TW202002615A - 攝像元件、攝像元件之控制方法及電子機器 - Google Patents

攝像元件、攝像元件之控制方法及電子機器 Download PDF

Info

Publication number
TW202002615A
TW202002615A TW108113522A TW108113522A TW202002615A TW 202002615 A TW202002615 A TW 202002615A TW 108113522 A TW108113522 A TW 108113522A TW 108113522 A TW108113522 A TW 108113522A TW 202002615 A TW202002615 A TW 202002615A
Authority
TW
Taiwan
Prior art keywords
signal
output
section
pixel
imaging element
Prior art date
Application number
TW108113522A
Other languages
English (en)
Other versions
TWI827594B (zh
Inventor
長城尚人
橫川峰志
北原淳
立澤之康
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202002615A publication Critical patent/TW202002615A/zh
Application granted granted Critical
Publication of TWI827594B publication Critical patent/TWI827594B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本發明之課題在於提供一種可產生雜訊經減少之圖像之攝像元件。 本發明提供一種攝像元件，其具備：信號輸出部，其輸出特定信號；開關部，其對來自前述信號輸出部之輸出或來自藉由光電轉換而輸出像素信號之像素陣列之輸出之任一者進行切換並輸出；及信號處理部，其利用來自前述開關部之輸出執行信號處理。

Description

攝像元件、攝像元件之控制方法及電子機器
本發明係關於一種攝像元件、攝像元件之控制方法及電子機器。
先前，業界曾有利用比較器比較類比像素信號與呈線形減少之斜波波形之參考信號，藉由計數直至參考信號低於像素信號為止之時間，而對像素信號進行AD(類比-數位)轉換之CMOS圖像感測器(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2009-124513號公報
[發明所欲解決之問題]
在CMOS圖像感測器中，有產生起因於由比較器等利用之類比電路之偏差的固定圖案雜訊之現象。尤其是，若為了降低CMOS圖像感測器之耗電而降低比較器之電源電壓，則容易產生縱向條紋之雜訊。
因而，在本發明中提案一種可產生雜訊經減少之圖像之新穎且經改良之攝像元件、攝像元件之控制方法及電子機器。 [解決問題之技術手段]
根據本發明提供一種攝像元件，其具備：像素陣列，其具有複數個藉由光電轉換而輸出像素信號之像素；信號輸出部，其輸出特定信號；開關部，其對來自前述信號輸出部之輸出或基於前述像素信號之輸出之任一者進行切換並輸出；及AD轉換處理部，其利用來自前述開關部之輸出執行AD轉換。
又，根據本發明提供一種攝像元件之控制方法，該攝像元件具備：像素陣列，其具有複數個藉由光電轉換而輸出像素信號之像素；信號輸出部，其輸出特定信號；開關部，其對來自前述信號輸出部之輸出或基於前述像素信號之輸出之任一者進行切換並輸出；及AD轉換處理部，其利用來自前述開關部之輸出執行AD轉換；且前述攝像元件之控制方法在滿足特定條件時以對前述AD轉換處理部輸出來自前述信號輸出部之輸出之方式進行切換前述開關部的控制。
又，根據本發明提供一種電子機器，其具備：攝像元件；及處理部，其處理自前述攝像元件輸出之信號，且前述攝像元件具備：像素陣列，其具有複數個藉由光電轉換而輸出像素信號之像素；信號輸出部，其輸出特定信號；開關部，其對來自前述信號輸出部之輸出或基於前述像素信號之輸出之任一者進行切換並輸出；及AD轉換處理部，其利用來自前述開關部之輸出執行AD轉換。 [發明之效果]
如以上所說明般，根據本發明能夠提供一種可產生使雜訊減少之圖像之新穎且經改良之攝像元件、攝像元件之控制方法及電子機器。
此外，上述之效果不一定為限定性效果，本發明可發揮上述之效果，且可發揮本說明書所示之任一效果、或根據本說明書可掌握之其他效果而取代上述之效果。
以下，一面參照附圖一面針對本發明之較佳之實施形態詳細地說明。此外，在本說明書及圖式中，針對實質上具有同一功能構成之構成要素，藉由賦予同一符號而省略重複說明。
此外，說明按照以下之順序進行。 1.本發明之實施形態 1.1.CMOS圖像感測器之構成例 1.2.CMOS圖像感測器之動作例 2.積層型固體攝像裝置之構成例 3.總結
＜1.本發明之實施形態＞ [1.1.CMOS圖像感測器之構成例] 首先，針對本發明之實施形態之CMOS圖像感測器之構成例進行說明。圖1係顯示本發明之實施形態之CMOS圖像感測器之構成例的說明圖。以下，利用圖1說明本發明之實施形態之CMOS圖像感測器之構成例。
如圖1所示，本發明之實施形態之CMOS圖像感測器100構成為包含：像素部101、垂直掃描電路102、行讀出電路103、信號源104、開關部105、基準電壓產生部106、信號處理電路107、及事件控制部108。
在像素部101中行列狀地配置有包含將入射光光電轉換為相應於其光量之電荷量之光電轉換元件的單位像素(以下也簡稱為像素)。針對單位像素之具體的電路構成參照圖2A於後文敘述。又，在像素部101中，相對於行列狀之像素排列，就每列沿圖之左右方向(像素列之像素排列方向/水平方向)配線有像素驅動線109，就每行沿圖之上下方向(像素行之像素排列方向/垂直方向)配線有垂直信號線110。像素驅動線109之一端連接於與垂直掃描電路102之各列對應之輸出端。此外，雖然在圖1中，就每一像素列各顯示1條像素驅動線109，但可就各像素列設置2條以上之像素驅動線109。
垂直掃描電路102係由移位暫存器及位址解碼器等構成。此處，雖然針對具體的構成省略圖示，但垂直掃描電路102包含讀出掃描系統及排除掃描系統。
讀出掃描系統針對讀出信號之單位像素以列單位依序進行選擇掃描。另一方面，排除掃描系統對於由讀出掃描系統進行讀出掃描之讀出列，較該讀出掃描提前快門速度之時間份額進行自該讀出列之單位像素之光電轉換元件排除(重置)不必要之電荷之排除掃描。藉由該排除掃描系統對不必要電荷之排除(重置)而進行所謂之電子快門動作。此處，所謂電子快門動作係意味著捨棄光電轉換元件之光電荷而重新開始曝光(開始光電荷之蓄積)之動作。由讀出掃描系統之讀出動作讀出之信號與在緊接其前之讀出動作或電子快門動作以後入射之光量對應。而且，自緊接在前之讀出動作之讀出時序或電子快門動作之排除時序至此次之讀出動作之讀出時序之期間為單位像素中之光電荷之蓄積時間(曝光時間)。
自由垂直掃描電路102選擇掃描之像素列之各單位像素輸出之像素信號VSL經由各行之垂直信號線110對行讀出電路103供給。
行讀出電路103具備比較器、計數器、及鎖存器等。比較器、計數器、及鎖存器分別就像素部101之每行設置有1個，且就每複數行各設置有1個，而構成ADC。亦即，在行讀出電路103中，就像素部101之每行設置1個ADC，或就每複數行設置1個ADC。比較器之具體的構成例於後文敘述。又，對行讀出電路103之比較器施加特定之基準電壓。針對行讀出電路103之構成例，參照圖2B進行說明。
信號源104係本發明之信號輸出部之一例，經由開關部105對行讀出電路103供給信號。來自該信號源104之信號在CMOS圖像感測器100執行修正行讀出電路103之特性之處理(以下也簡稱為修正處理)時對行讀出電路103供給。信號源104可構成為輸出任意之電壓之信號，可包含分別輸出特定之電壓之信號之複數個信號源。
開關部105執行以對行讀出電路103供給來自像素部101之信號或來自信號源104之信號之任一者之方式切換的動作。亦即，在攝像時，開關部105以對行讀出電路103供給來自像素部101之信號之方式連接，在修正處理時，開關部105以對行讀出電路103供給來自信號源104之信號之方式連接。開關部105可藉由事件控制部108控制切換。開關部105包含就每條垂直信號線110設置1個之開關元件。各個開關元件係藉由事件控制部108控制切換。
信號處理電路107對於數位像素信號進行特定信號處理而產生二維圖像資料。例如，信號處理電路107進行縱線缺陷、點缺陷之修正、或信號之箝位，抑或進行並串轉換、壓縮、符號化、相加、平均、及斷續動作等數位信號處理。信號處理電路107朝後段之裝置輸出產生之圖像資料。
在本實施形態中，信號處理電路107執行修正行讀出電路103之類比特性之修正處理。信號處理電路107藉由執行修正處理而可減少起因於行讀出電路103之類比特性之雜訊。
事件控制部108檢測特定之事件之發生，相應於檢測控制垂直掃描電路102、開關部105、信號處理電路107之動作。因而，事件控制部108係本發明之控制部之一例。例如，當確定以檢測到特定之溫度變化為契機執行修正處理時，事件控制部108在利用未圖示之溫度感測器檢測到特定之溫度變化時，為了執行修正處理，而以連接信號源104與行讀出電路103之方式切換開關部105。又，例如，當確定以檢測到CMOS圖像感測器100之內部之特定之電壓變化為契機執行修正處理時，事件控制部108在檢測到特定之電壓變化時，為了執行修正處理，而以連接信號源104與行讀出電路103之方式切換開關部105。
垂直掃描電路102、行讀出電路103、信號源104、開關部105、基準電壓產生部106、及信號處理電路107可藉由來自未圖示之時序控制電路之時序信號控制驅動。
＜像素之構成例＞ 圖2A係顯示設置於像素部101之像素150之構成例之電路圖。
像素150作為光電轉換元件具備例如光電二極體151，相對於光電二極體151，具備傳送電晶體152、放大電晶體154、選擇電晶體155、重置電晶體156之4個電晶體作為主動元件。
光電二極體151將入射光光電轉換為相應於其光量之量的電荷(此處為電子)。
傳送電晶體152連接於光電二極體151與FD(浮動擴散)153之間。傳送電晶體152在藉由自垂直掃描電路102供給之驅動信號TX成為導通狀態時，朝FD 153傳送蓄積於光電二極體151之電荷。
在FD 153連接有放大電晶體154之閘極。放大電晶體154經由選擇電晶體155連接於垂直信號線110，構成像素部101之外之定電流源157與源極隨耦器。若藉由自垂直掃描電路102供給之驅動信號SEL而選擇電晶體155導通，則放大電晶體154放大FD 153之電位，朝垂直信號線110輸出顯示相應於該電位之電壓的像素信號。而且，自各像素150輸出之像素信號經由垂直信號線110對行讀出電路103之各比較器供給。
重置電晶體156連接於電源VDD與FD 153之間。在重置電晶體156藉由自垂直掃描電路102供給之驅動信號RST而導通時，FD 153之電位被重置為電源VDD之電位。
＜行讀出電路之構成例＞ 圖2B係顯示行讀出電路103之構成例之說明圖。行讀出電路103構成為包含比較器200、計數器300、及開關310。
比較器200係比較來自垂直信號線110之輸出信號與來自信號源104之斜波信號之電路。來自信號源104之斜波信號為依照來自PLL(未圖示)之時脈脈衝而其值以一定之斜率時間性變化的波形。而且，比較器200以來自垂直信號線110之輸出信號與來自信號源104之斜波信號之大小關係反轉之時序輸出將開關310設為斷開之信號。
計數器300係依照來自PLL之時脈脈衝進行計數之電路。計數器300之開關310變為斷開，進行計數直至不再供給來自PLL之時脈脈衝為止。亦即，計數器300執行計數直至變為來自垂直信號線110之輸出信號與來自信號源104之斜波信號之大小關係反轉之時序為止。因而，計數器300之值為來自垂直信號線110之輸出信號之數位值。
＜比較器之構成例＞ 圖3A係顯示應用於圖1之比較器121之比較器200之構成例的電路圖。
比較器200具備：差動放大器201、輸出放大器221、電容器C11至電容器C13、C42、開關SW11、及開關SW12。差動放大器201具備：PMOS電晶體PT11、PMOS電晶體PT12、及NMOS電晶體NT11至NMOS電晶體NT13。
PMOS電晶體PT11之源極及PMOS電晶體PT12之源極連接於電源VDD1。PMOS電晶體PT11之汲極連接於PMOS電晶體PT11之閘極、及NMOS電晶體NT11之汲極。PMOS電晶體PT12之汲極連接於NMOS電晶體NT12之汲極、及輸出信號OUT1之輸出端子T15。NMOS電晶體NT11之源極連接於NMOS電晶體NT12之源極、及NMOS電晶體NT13之汲極。NMOS電晶體NT13之源極連接於接地GND1。
而且，由PMOS電晶體PT11及PMOS電晶體PT12構成電流鏡電路。又，由NMOS電晶體NT11至NMOS電晶體NT13構成差動之比較部。亦即，NMOS電晶體NT13藉由經由輸入端子T14自外部輸入之偏壓電壓VG而作為電流源動作，NMOS電晶體NT11及NMOS電晶體NT112作為差動電晶體動作。
電容器C11連接於像素信號VSL之輸入端子T11或可輸出任意之電壓之信號源104與NMOS電晶體NT11之閘極之間，為對於像素信號VSL之輸入電容。
電容器C12連接於參考信號RAMP之輸入端子T12與NMOS電晶體NT11之閘極之間，為對於參考信號RAMP之輸入電容。
開關SW11連接於NMOS電晶體NT11之汲極-閘極間，藉由經由輸入端子T13輸入之驅動信號AZSW1而導通或斷開。
開關SW12連接於NMOS電晶體NT12之汲極-閘極間，藉由經由輸入端子T13輸入之驅動信號AZSW1而導通或斷開。
電容器C13連接於NMOS電晶體NT12之閘極與接地GND1之間。
此外，以下，將電容器C11、電容器C12、及開關SW11之連接點設為節點HiZ。又，以下，將NMOS電晶體NT12之閘極、電容器C13、及開關SW12之連接點設為節點VSH。
輸出放大器221作為為了將差動放大器201之輸出信號OUT1以適切之位準朝後段之電路輸出而進行緩衝之緩衝器而發揮功能。亦即，輸出放大器221以特定之增益放大差動放大器201之輸出信號OUT1，並將該結果所獲得之輸出信號OUT2自輸出端子T42輸出。
輸出放大器221具備PMOS電晶體PT41、NMOS電晶體NT41、電容器C41、及開關SW41。
PMOS電晶體PT41之源極連接於電源VDD1，閘極連接於差動放大器201之輸出，汲極連接於PMOS電晶體PT41之汲極、及輸出端子T42。NMOS電晶體NT41之源極連接於接地GND1，閘極經由電容器C41連接於接地GND1。開關SW41連接於NMOS電晶體NT41之汲極-閘極間，藉由自時序控制電路經由輸入端子T41輸入之驅動信號AZSW2而導通或斷開。
電容器C42連接於電源VDD1與PMOS電晶體PT12之汲極(差動放大器201之輸出)之間。由該電容器C42去除差動放大器201之輸出信號OUT1之高頻成分。
＜比較器之動作＞ 其次，參照圖4之時序圖，針對比較器200之動作進行說明。圖4顯示驅動信號AZSW1、驅動信號AZSW2、參考信號RAMP、像素信號VSL、節點VSH、節點HiZ、輸出信號OUT1、及輸出信號OUT2之時序圖。
在時刻t1時，驅動信號AZSW1被設定為高位準。而且，開關SW11及開關SW12導通，將NMOS電晶體NT11之汲極與閘極、及NMOS電晶體NT12之汲極與閘極連接。又，參考信號RAMP被設定為特定之重置位準。進而，成為讀出對象之像素150之FD 153被重置，像素信號VSL被設定為重置位準。
藉此，開始差動放大器201之自動歸零動作。亦即，NMOS電晶體NT11之汲極及閘極、以及NMOS電晶體NT12之汲極及閘極收斂成特定之相同電壓(以下稱為基準電壓)。藉此，節點HiZ及節點VSH之電壓被設定為基準電壓。
且，驅動信號AZSW2被設定為高位準。而且，開關SW41導通，將PMOS電晶體PT41之汲極與閘極連接。
藉此，開始輸出放大器221之自動歸零動作。亦即，電容器C41之電壓與PMOS電晶體PT41之汲極電壓變為相等，在電容器C41蓄積有電荷。
在時刻t2時，驅動信號AZSW2被設定為低位準。而且，開關SW41斷開，輸出放大器221之自動歸零動作結束。此外，在開關SW41被斷開後，電容器C41之電壓也被就此保持，並對NMOS電晶體NT41之閘極施加。因而，NMOS電晶體NT41作為流出與開關SW41導通時大致相同之電流的電流源而發揮功能。
其次，在時刻t3時，驅動信號AZSW1被設定為低位準，開關SW11及開關SW12斷開。藉此，差動放大器201之自動歸零動作結束。節點HiZ之電壓因像素信號VSL及參考信號RAMP未變化，故被就此保持為基準電壓。且，節點VSH之電壓因蓄積於電容器C13之電荷而被就此保持為基準電壓。
在時刻t4時，參考信號RAMP之電壓自重置位準降低特定之值。藉此，節點HiZ之電壓降低，低於節點VSH之電壓(基準電壓)，差動放大器201之輸出信號OUT1成為低位準。
在時刻t5時，參考信號RAMP開始線形增加。與其相配對應地，節點HiZ之電壓也線形增加。且，計數器122開始計數。
之後，在節點HiZ之電壓高於節點VSH之電壓(基準電壓)時，差動放大器201之輸出信號OUT1反轉而成為高位準。而後，輸出信號OUT1反轉為高位準時之計數器122之計數值作為P相(重置位準)之像素信號VSL之值被保持於鎖存器123。
在時刻t6時，參考信號RAMP之電壓被設定為重置電壓。且，像素150之傳送電晶體152被導通，在曝光期間內蓄積於光電二極體151之電荷朝FD 153傳送，像素信號VSL被設定為信號位準。藉此，節點HiZ之電壓降低與信號位準對應之值，低於節點VSH之電壓(基準電壓)，差動放大器201之輸出信號OUT1反轉為低位準。
在時刻t7時，與時刻t4同樣地，參考信號RAMP之電壓自重置位準降低特定之值。藉此，節點HiZ之電壓進一步降低。
在時刻t8時，與時刻t5同樣地，參考信號RAMP開始線形增加。與其相配對應地，節點HiZ之電壓也線形增加。且，計數器122開始計數。
之後，在節點HiZ之電壓高於節點VSH之電壓(基準電壓)時，差動放大器201之輸出信號OUT1反轉而成為高位準。而且，輸出信號OUT1反轉為高位準時之計數器122之計數值作為D相(信號位準)之像素信號VSL之值被保持於鎖存器123。又，鎖存器123藉由取得D相之像素信號VSL與在時刻t5與時刻t6之間讀出之P相之像素信號VSL之差分而進行CDS。如此，進行像素信號VSL之AD轉換。
又，在差動放大器201之輸出信號OUT1變為高位準時，輸出放大器221之PMOS電晶體PT41斷開，輸出信號OUT2變為低位準。另一方面，在差動放大器201之輸出信號OUT1變為低位準時，輸出放大器221之PMOS電晶體PT41導通，輸出信號OUT2變為高位準。亦即，輸出放大器221將差動放大器201之輸出信號OUT1之位準反轉並輸出。
之後，在時刻t9以後，重複與時刻t1至時刻t8同樣之動作。
藉此，藉由降低電源VDD1之電壓，而降低行讀出電路103之耗電，其結果為，可降低CMOS圖像感測器100之耗電。
圖5之上方之圖顯示比較器之構成例。
在圖5之比較器中，對差動放大器201之一個輸入(NMOS電晶體NT11之閘極)經由電容器C21輸入線形減少之斜波波形之參考信號RAMP。對差動放大器201之另一輸入(NMOS電晶體NT12之閘極)經由電容器C22輸入像素信號VSL。
而且，如圖5之下方之圖所示，比較參考信號RAMP與像素信號VSL，將該比較結果作為輸出信號OUT輸出。此時，輸出信號OUT之反轉時之差動放大器201之輸入電壓(參考信號RAMP及像素信號VSL之電壓)因像素信號VSL之電壓而變動。因而，例如，有若降低比較器之驅動用之電源VDD之電壓，則輸出信號OUT之反轉時之差動放大器201之輸入電壓超過比較器之輸入動態範圍，而無法確保AD轉換之線形性之虞。
另一方面，在比較器200中，如上述般，經由輸入電容將像素信號VSL與參考信號RAMP相加之信號之電壓(節點HiZ之電壓)和節點VSH之電壓(基準電壓)之比較結果作為輸出信號OUT1被輸出。圖3B係顯示圖3A所示之電路之效果之說明圖。在圖3A所示之比較器200中，如圖3B所示，輸出信號OUT1之反轉時之差動放大器201之輸入電壓(節點HiZ及節點VSH之電壓)不變動而為一定。
又，在CMOS圖像感測器100中，參考信號RAMP變化之方向與圖5之比較器之參考信號RAMP相反，與像素信號VSL反向地呈線形變化。此處，所謂與像素信號VSL反向地變化係指隨著信號成分變大而與像素信號VSL變化之方向反向地變化。例如，在此例中，相對於像素信號VSL隨著信號成分變大而朝負方向變化，參考信號RAMP朝其相反之正方向變化。因而，節點HiZ之電壓(差動放大器201之輸入電壓)為與像素信號VSL和圖5之參考信號RAMP之差分對應之電壓，振幅變小。
如此，由於輸出信號OUT1之反轉時之差動放大器201之輸入電壓為一定，且輸入電壓之振幅變小，故可縮小差動放大器201之輸入動態範圍。
因而，可將比較器200之驅動用之電源VDD1之電壓較圖5之比較器降低，其結果為，可降低行讀出電路103之耗電，降低CMOS圖像感測器100之耗電。
另一方面，在CMOS圖像感測器中，有產生起因於由比較器等利用之類比電路之偏差的固定圖案雜訊之現象。尤其是，若為了降低CMOS圖像感測器之耗電而降低比較器之電源電壓，則容易產生縱向條紋之雜訊。
因而，本實施形態之CMOS圖像感測器100以信號處理電路107執行修正行讀出電路103之類比特性之修正處理。本實施形態之CMOS圖像感測器100藉由以信號處理電路107執行修正處理，而可產生使起因於行讀出電路103之類比特性之雜訊減少之圖像。
具體而言，在修正處理時，切換開關部105，對各個比較器200供給來自信號源104之信號。在信號源104如圖3A般由DAC構成時，被設定為任意之電壓之信號朝各個比較器200被供給。同樣地，在圖5所示之比較器中亦然，在修正處理時，切換開關部105，對各個比較器供給來自信號源104之信號。藉由如上述般使開關部105動作，而本實施形態之CMOS圖像感測器100可修正行讀出電路103之類比特性。
圖6係顯示本發明之實施形態之信號處理電路107之功能構成例的說明圖。以下，利用圖6針對本發明之實施形態之信號處理電路107之功能構成例進行說明。
如圖6所示，本發明之實施形態之信號處理電路107構成為包含：增益誤差測定部131、修正值計算部132、記憶部133、及修正部134。
增益誤差測定部131在修正處理時，對於行讀出電路103中所含之各個ADC之輸出測定增益之誤差。因類比電路之特性之偏差，而偏移與增益就各個ADC之每一輸出而不同。因而，增益誤差測定部131測定就該ADC之每一輸出而不同之偏移與增益之偏差。亦即，增益誤差測定部131測定來自信號源104之信號通過行讀出電路103被轉換為數位信號時的偏移與增益之偏差。
修正值計算部132基於增益誤差測定部131測定之增益之誤差計算用於修正該增益之誤差之修正值。具體的修正值之計算例於後文敘述。記憶部133記憶修正值計算部132計算之修正值。修正部134在攝像時利用記憶於記憶部133之修正值修正自行讀出電路103輸出之信號。
信號處理電路107藉由具有此種構成而可減少起因於行讀出電路103之類比特性之雜訊。因而，本發明之實施形態之CMOS圖像感測器100藉由以信號處理電路107執行修正處理，而可產生使起因於行讀出電路103之類比特性之雜訊減少之圖像。
本發明之實施形態之CMOS圖像感測器100可相應於檢測到特定之事件之發生以信號處理電路107執行修正處理。因而，信號處理電路107可保持執行完修正處理之時點之CMOS圖像感測器100之電壓值、溫度值等之與動作環境相關之資訊。
[1.2.CMOS圖像感測器之動作例] 繼而，說明本發明之實施形態之CMOS圖像感測器100之動作例。圖7A、圖7B係顯示本發明之實施形態之CMOS圖像感測器100之動作例的流程圖。
CMOS圖像感測器100在電源被導通時執行特定之初始設定(步驟S101)，成為待機狀態(步驟S102)。在執行修正處理時，CMOS圖像感測器100首先執行修正設定(步驟S103)。該修正設定例如可設定自信號源104輸出之信號之電壓、及在信號源104包含複數個信號源時選擇所使用之信號源等。
CMOS圖像感測器100在執行修正設定時，以行讀出電路103執行自信號源104輸出之修正用之資料之AD轉換(步驟S104)。繼而，CMOS圖像感測器100利用自行讀出電路103輸出之數位信號以修正值計算部132執行增益修正係數之計算(步驟S105)。在此步驟S105中，修正值計算部132可進行偏移修正用之偏移修正係數之計算。繼而，CMOS圖像感測器100將計算之修正係數儲存於記憶部133(步驟S106)。CMOS圖像感測器100當將修正係數儲存於記憶部133時，判斷是否已經過後述之攝像時之再次執行修正之判定(步驟S107)。若未經過再次執行修正之判定(步驟S107，否)，則CMOS圖像感測器100變為待機狀態(步驟S108)。在此待機狀態下，開關部105以對行讀出電路103輸出來自像素部101之輸出之方式切換開關。另一方面，若已經過再次執行修正之判定(步驟S107，是)，CMOS圖像感測器100不變為待機狀態，而前進至下一處理。
此處顯示信號處理電路107之修正處理之例。圖8係顯示信號處理電路107之修正處理之例之說明圖。在圖8中顯示修正4個ADC之輸出時之信號處理電路107之修正處理。
如圖8之左上方之圖所示，數位值相對於光量之變化因類比電路之特性之偏差而在所有ADC中並非一樣。數位值相對於光量之變化在所有ADC中並非一樣，此係形成縱向條紋雜訊而顯現之原因。
因而，信號處理電路107以使數位值相對於光量之變化在所有ADC中變為一樣之方式進行修正處理。例如，信號處理電路107如圖8之右上方之圖所示般，首先，對於所有ADC之輸出，使光量為0時之數位值(偏移值)一致。而後，信號處理電路107如圖8之左下方之圖所示，對於所有ADC之輸出，進行增益之修正、亦即如斜率變為相同之處理。此時之斜率既可為特定之ADC之輸出之斜率，也可為所有ADC之輸出之斜率之平均值。
雖然藉由修正增益而所有ADC之特性、亦即數位值相對於光量之變化一致，但另一方面，飽和點、亦即數位值不上升之光量值不一致。在此狀態下，產生所謂之飽和假色。因而，信號處理電路107如圖8之右下方之圖所示，執行如對於所有ADC之輸出使飽和點一致之處理。信號處理電路107可藉由此一系列之處理使所有ADC之特性一致。
此外，此處所說明之方法僅為信號處理電路107之動作之一例，只要進行使圖8之最左側之圖所示之各ADC之特性如最右側之圖般一致之處理，則信號處理電路107可進行各種處理。又，在圖8之圖中顯示了光量與數位值之關係，但本發明並不限定於上述之例。例如，信號處理電路107可根據基於光量由像素部101產生之信號之電壓值與數位值之關係，進行使各ADC之特性一致之處理。
CMOS圖像感測器100在為攝像時，首先判斷是否應該再次執行修正處理(步驟S109)。作為是否應該再次執行修正處理之判斷基準，可為例如電壓值變化特定值以上變化、溫度變化特定值以上變化、自進行前一次修正處理後經過了特定時間、自外部供給指示修正之信號等。
若判斷為應該再次執行修正處理(步驟S109，是)，則CMOS圖像感測器100返回上述步驟S103之修正設定之處理，再次執行修正處理。關於該攝像時之修正處理之再次執行，CMOS圖像感測器100可在不經由待機下返回攝像。另一方面，若判斷為不應該再次執行修正處理(步驟S109，否)，則CMOS圖像感測器100利用行讀出電路103讀出來自像素部101之輸出(步驟S110)，對所讀出之資料進行信號處理，且以信號處理電路107執行利用由修正處理求得之係數之數位修正處理(步驟S111)。
CMOS圖像感測器100，之後，判斷攝像處理是否結束(步驟S112)，若攝像處理未結束(步驟S112，否)，則返回是否應該再次執行步驟S109之修正處理之判斷。另一方面，若攝像處理結束(步驟S112，是)，則CMOS圖像感測器100再次轉移為待機模式(步驟S113)。又，若應該結束動作，則CMOS圖像感測器100執行特定之結束設定(步驟S114)，將電源設為斷開。
繼而，說明基於事件之發生的CMOS圖像感測器100之修正處理之執行例。圖9係以時間序列顯示本發明之實施形態之CMOS圖像感測器100之動作的說明圖。當在發生事件而啟動CMOS圖像感測器100時，CMOS圖像感測器100以垂直同步信號Vsync之輸出時序執行啟動時之修正處理。該啟動時之修正處理與後述之啟動後之修正處理相比可耗費更長之時間而進行。
在CMOS圖像感測器100之啟動後，例如在CMOS圖像感測器100之內部之電壓變化特定值以上時，CMOS圖像感測器100以垂直同步信號Vsync之輸出時序執行相應於電壓變化之修正處理。又，例如在CMOS圖像感測器100之內部之溫度變化特定值以上時，CMOS圖像感測器100以垂直同步信號Vsync之輸出時序執行相應於溫度變化之修正處理。可將此時之修正設為「每V修正」，而與啟動時之修正進行區別。每V修正之執行時間可短於啟動時之修正之執行時間，例如可為如在1圖框內終結之執行時間。
又，在圖9中顯示每隔特定之圖框數執行每V修正之例、及溫度變化特定值以上時執行每V修正之例。
圖10係顯示啟動時之修正處理與每V修正處理之例之說明圖。CMOS圖像感測器100作為啟動時之修正處理，執行複數次高電壓值(修正用圖像1)與低電壓值(修正用圖像2)之組合。另一方面，CMOS圖像感測器100由於作為每V修正處理係假設為在攝像處理中執行之修正，故僅執行一次高電壓值(修正用圖像1)與低電壓值(修正用圖像2)之組合之修正。具體而言，CMOS圖像感測器100在1圖框內之空白區域中執行修正。CMOS圖像感測器100藉由如上述般執行每V修正處理，而可精製對於以後之圖框之圖像使雜訊減少之圖像。
在圖3A中顯示作為信號源104具備可輸出任意之電壓之DAC之例，但本發明並不限定於上述之例，信號源104可由輸出特定之電壓之信號之複數個電壓源構成。圖11係顯示啟動時之修正處理與每V修正處理之例之說明圖。在圖11中顯示輸出特定之電壓之信號之2個電壓源構成為信號源104之例。在修正處理時，切換開關部105，對比較器200輸出來自各電壓源之信號。若對比較器200供給來自至少2個電壓源之信號，則可掌握如圖8所示之光量與數位值之關係之斜率。因而，信號處理電路107可基於在修正處理時自比較器200輸出之數位信號修正比較器200之類比特性之偏差。
針對圖5所示之比較器也同樣地，可連接有由輸出特定之電壓之信號之複數個電壓源構成之信號源104。圖12係顯示比較器之構成例之說明圖，在圖12中顯示輸出特定之電壓之信號之2個電壓源構成為信號源104之例。
本實施形態之CMOS圖像感測器100對於行讀出電路103所具備之ADC也可利用逐次比較式(Successive Approximation Register；SAR，逐漸近似暫存器)ADC。而且，本實施形態之CMOS圖像感測器100即便在對於行讀出電路103利用SAR ADC時也可修正比較器之類比特性之偏差。
圖13係顯示行讀出電路103所具備的之SAR ADC之構成例之說明圖，在圖13中顯示可輸出任意之電壓之DAC構成為信號源104之例。而且，圖13所示之ADC利用SAR ADC。圖13所示之ADC具備：開關部171、電容器陣列172、比較器173、及SAR邏輯電路174。
圖14係顯示行讀出電路103所具備之SAR ADC之構成例之說明圖，在圖14中顯示輸出特定之電壓之信號之2個電壓源構成為信號源104之例。而且，圖14所示之ADC利用SAR ADC，該構成與圖13所示之構成同樣。毋庸置疑，此外，行讀出電路103所具備之SAR ADC之構成並不限定於圖13或圖14所示之構成。
本實施形態之CMOS圖像感測器100可具有如自像素部101以區域單位而非以行單位讀出由像素部101光電轉換之資料之構成。圖15係顯示本發明之實施形態之CMOS圖像感測器100之構成例的說明圖。圖15所示的是具備將像素部101之相鄰接之複數個像素設為1個群組，且具備以該群組單位讀出資料之讀出電路103之構成的CMOS圖像感測器100之構成例。圖15所示的是自像素部101對讀出電路103輸出來自包含複數個像素之像素群組之信號，讀出電路103以像素群組單位讀出來自像素部101之信號或來自信號源104之信號，並對信號處理電路107輸出的構成。在圖15中，作為一例，在讀出電路103中分別顯示：讀出來自像素群組A1之信號之讀出電路A1、讀出來自像素群組A2之信號之讀出電路A2、讀出來自像素群組B1之信號之讀出電路B1、及讀出來自像素群組B2之信號之讀出電路B2。即便為此種構成，也可藉由開關部105對行讀出電路103供給來自像素部101之輸出或來自信號源104之輸出之任一者。
＜2.積層型固體攝像裝置之構成例＞ 圖16係顯示可應用本發明之技術之積層型固體攝像裝置之構成例之概要的圖。
圖16A顯示非積層型固體攝像裝置之概略構成例。固體攝像裝置23010係如圖16A所示般具有1片晶粒(半導體基板)23011。在該晶粒23011中搭載有：像素呈陣列狀配置之像素區域23012、進行像素之驅動及其他各種控制之控制電路23013、及用於信號處理之邏輯電路23014。
圖16B及圖16C顯示積層型固體攝像裝置之概略構成例。固體攝像裝置23020係如圖16B及圖16C所示般積層有感測器晶粒23021與邏輯晶粒23024之2片晶粒，將其等電性連接，構成為1個半導體晶片。
在圖16B中，在感測器晶粒23021中搭載有像素區域23012及控制電路23013，在邏輯晶粒23024搭載有包含進行信號處理之信號處理電路之邏輯電路23014。
在圖16C中，在感測器晶粒23021搭載有像素區域23012，在邏輯晶粒23024搭載有控制電路23013及邏輯電路23014。
圖17係顯示積層型固體攝像裝置23020之第1構成例之剖視圖。
在感測器晶粒23021中形成有：構成成為像素區域23012之像素之PD(光電二極體)、FD(浮動擴散)、Tr(MOS FET)、及成為控制電路23013之Tr等。進而，在感測器晶粒23021中形成有具有複數層、在本例中為3層配線23110之配線層23101。此外，控制電路23013(成為其之Tr)可在邏輯晶粒23024而非在感測器晶粒23021構成。
在邏輯晶粒23024中形成有構成邏輯電路23014之Tr。再者，在邏輯晶粒23024中形成有具有複數層、在本例中為3層配線23170之配線層23161。又，在邏輯晶粒23024形成有在內壁面形成有絕緣膜23172之連接孔23171，在連接孔23171內埋入與配線23170等連接之連接導體23173。
感測器晶粒23021與邏輯晶粒23024以彼此之配線層23101及23161對向之方式貼合，藉此，構成積層有感測器晶粒23021與邏輯晶粒23024之積層型固體攝像裝置23020。在感測器晶粒23021與邏輯晶粒23024貼合之面形成有保護膜等之膜23191。
在感測器晶粒23021形成有自感測器晶粒23021之背面側(光朝PD入射之側)(上側)貫通感測器晶粒23021而到達邏輯晶粒23024之最上層之配線23170的連接孔23111。再者，在感測器晶粒23021，靠近連接孔23111，形成有自感測器晶粒23021之背面側到達第1層配線23110的連接孔23121。在連接孔23111之內壁面形成有絕緣膜23112，在連接孔23121之內壁面形成有絕緣膜23122。而且，在連接孔23111及23121內分別埋入連接導體23113及23123。連接導體23113與連接導體23123在感測器晶粒23021之背面側電性連接，藉此，感測器晶粒23021與邏輯晶粒23024經由配線層23101、連接孔23121、連接孔23111、及配線層23161電性連接。
圖18係顯示積層型固體攝像裝置23020之第2構成例之剖視圖。
在固體攝像裝置23020之第2構成例中，藉由形成於感測器晶粒23021之1個連接孔23211電性連接感測器晶粒23021(之配線層23101(之配線23110))與邏輯晶粒23024(之配線層23161(之配線23170))。
亦即，在圖18中，連接孔23211形成為自感測器晶粒23021之背面側貫通感測器晶粒23021而到達邏輯晶粒23024之最上層之配線23170，且到達感測器晶粒23021之最上層之配線23110。在連接孔23211之內壁面形成有絕緣膜23212，在連接孔23211內埋入連接導體23213。在上述之圖17中，藉由2個連接孔23111及23121電性連接感測器晶粒23021與邏輯晶粒23024，但在圖18中，藉由1個連接孔23211電性連接感測器晶粒23021與邏輯晶粒23024。
圖19係顯示積層型固體攝像裝置23020之第3構成例之剖視圖。
圖19之固體攝像裝置23020於在感測器晶粒23021與邏輯晶粒23024貼合之面形成有保護膜等之膜23191之點上，與在感測器晶粒23021與邏輯晶粒23024貼合之面形成有保護膜等之膜23191之圖17之情形不同。
圖19之固體攝像裝置23020以配線23110及23170直接接觸之方式使感測器晶粒23021與邏輯晶粒23024重合，藉由一面施加所需之重量一面加熱，而將配線23110及23170直接接合而構成。
圖20係顯示可應用本發明之技術之積層型固體攝像裝置之另一構成例的剖視圖。
在圖20中，固體攝像裝置23401為積層有感測器晶粒23411、邏輯晶粒23412、及記憶體晶粒23413之3片晶粒的3層積層構造。
記憶體晶粒23413例如具有在以邏輯晶粒23412進行之信號處理中暫時進行所需之資料記憶的記憶體電路。
在圖20中，在感測器晶粒23411之下，邏輯晶粒23412及記憶體晶粒23413依序積層，但邏輯晶粒23412及記憶體晶粒23413可相反順序地、亦即以記憶體晶粒23413及邏輯晶粒23412之順序積層於感測器晶粒23411之下。
此外，在圖20中，在感測器晶粒23411形成有成為像素之光電轉換部之PD、及像素Tr之源極/汲極區域。
在PD之周圍介隔著閘極絕緣膜形成有閘極電極，由閘極電極及成對之源極/汲極區域形成像素Tr23421、像素Tr23422。
與PD相鄰之像素Tr23421係傳送Tr，構成該像素Tr23421之成對之源極/汲極區域之一者為FD。
又，在感測器晶粒23411形成有層間絕緣膜，在層間絕緣膜形成有連接孔。在連接孔形成有連接於像素Tr23421、及像素Tr23422之連接導體23431。
再者，在感測器晶粒23411形成有具有連接於各連接導體23431之複數層配線23432的配線層23433。
又，在感測器晶粒23411之配線層23433之最下層形成有成為外部連接用之電極之鋁墊23434。亦即，在感測器晶粒23411中，在較配線23432更靠近與邏輯晶粒23412之接著面23440之位置形成有鋁墊23434。鋁墊23434被用作與外部之信號之輸入輸出的配線之一端。
再者，在感測器晶粒23411形成有用於與邏輯晶粒23412之電性連接之接點23441。接點23441連接於邏輯晶粒23412之接點23451，且也連接於感測器晶粒23411之鋁墊23442。
而且，在感測器晶粒23411，以自感測器晶粒23411之背面側(上側)到達鋁墊23442之方式形成有襯墊孔23443。
本發明之技術可應用於如以上之固體攝像裝置。
例如，本發明之實施形態之CMOS圖像感測器100可如圖16B及圖16C所示般被製作為積層型固體攝像裝置。此時，例如，可將像素部101設置於感測器晶粒23021，將垂直掃描電路102、行讀出電路103、信號源104、開關部105、基準電壓產生部106、信號處理電路107、及事件控制部108設置於邏輯晶粒23024。
本發明之技術可應用於設置於數位相機、數位靜態相機、行動電話、平板型終端、個人電腦等之攝像裝置。又，本發明揭示之技術可實現為搭載於汽車、電力機動車、混合動力機動車、自動二輪車、自行車、個人行動性裝置、飛機、無人機、船舶、機器人等之任一種類之移動體之裝置。藉由對如上述之裝置應用本發明之技術，而可減少攝像裝置之耗電，且產生使起因於行讀出電路之類比特性之雜訊減少之圖像。
圖21係顯示應用本發明之實施形態之CMOS圖像感測器100之電子機器500之構成例的說明圖。
電子機器500係例如數位靜態相機或視訊攝影機等之攝像裝置、或智慧型手機或平板型終端機等之可攜式終端機裝置等之電子機器。
在圖21中，電子機器500具備：透鏡501、攝像元件502、DSP電路503、圖框記憶體504、顯示部505、記錄部506、操作部507、及電源部508。又，在電子機器500中，DSP電路503、圖框記憶體504、顯示部505、記錄部506、操作部507、及電源部508經由匯流排線509相互連接。
而且，作為攝像元件502可應用圖1之CMOS圖像感測器100。
DSP電路503係處理自攝像元件502供給之信號的信號處理電路。DSP電路503輸出處理來自攝像元件502之信號而獲得之圖像資料。圖框記憶體504以圖框單位暫時地保持由DSP電路503處理之圖像資料。
顯示部505包含例如液晶面板或有機EL(Electro Luminescence，電致發光)面板等之面板型顯示裝置，且顯示由攝像元件502拍攝之動畫或靜畫。記錄部506係將由攝像元件502拍攝之動畫或靜畫之圖像資料記錄於半導體記憶體或硬碟等之記錄媒體。
操作部507依照使用者之操作，輸出針對電子機器500所具有之各種功能之操作指令。電源部508將成為DSP電路503、圖框記憶體504、顯示部505、記錄部506、及操作部507之動作電源之各種電源對該等供給對象適宜供給。
＜3.總結＞ 如以上所說明般，根據本發明之實施形態，能夠提供一種可產生使起因於行讀出電路之類比特性之雜訊減少之圖像的CMOS圖像感測器100。
以上，一面參照附圖一面針對本發明之較佳之實施形態詳細地進行了說明，但本發明之技術性範圍不限定於上述之例。只要係具有本發明之技術領域之通常之知識的技術人員顯然可在專利申請範圍中所記載之技術性思想之範圍內想到各種變化例或修正例，應瞭解其等亦屬本發明之技術性範圍內。
且，本說明書所記載之效果終極而言僅為說明性或例示性效果，並非限定性效果。即，本發明之技術可發揮上述之效果外，且可發揮本領域技術人員根據本說明書之記載即顯而易知之其他效果而取代上述之效果。
此外，如以下之構成亦屬本發明之技術性範圍內。 (1) 一種攝像元件，其具備： 像素陣列，其具有複數個藉由光電轉換而輸出像素信號之像素； 信號輸出部，其輸出特定信號； 開關部，其對來自前述信號輸出部之輸出或基於前述像素信號之輸出之任一者進行切換並輸出；及 AD轉換處理部，其利用來自前述開關部之輸出執行AD轉換。 (2) 如前述(1)之攝像元件，其具備控制部，該控制部在滿足特定條件時以對前述AD轉換處理部輸出來自前述信號輸出部之輸出之方式進行切換前述開關部的控制。 (3) 如前述(2)之攝像元件，其中前述控制部按照以特定之週期對前述AD轉換處理部輸出來自前述信號輸出部之輸出之方式切換前述開關部。 (4) 如前述(2)或(3)之攝像元件，其中前述控制部以相應於特定之溫度變化之檢測對前述AD轉換處理部輸出來自前述信號輸出部之輸出之方式切換前述開關部。 (5) 如前述(2)或(3)之攝像元件，其中前述控制部以相應於特定之電壓變化之檢測對前述AD轉換處理部輸出來自前述信號輸出部之輸出之方式切換前述開關部。 (6) 如前述(1)至(5)中任一項之攝像元件，其中前述信號輸出部輸出任意之電壓值之信號。 (7) 如前述(1)至(5)中任一項之攝像元件，其中前述信號輸出部對至少2個電壓值之信號進行切換並輸出。 (8) 如前述(1)至(7)中任一項之攝像元件，其中前述AD轉換處理部基於對將前述像素信號及與前述像素信號反向地呈線形變化之參考信號相加之信號的第1電壓和成為基準之第2電壓進行比較之結果，將前述像素信號轉換為數位信號。 (9) 如前述(8)之攝像元件，其中前述AD轉換處理部具備比較前述第1電壓與前述第2電壓，並輸出顯示比較結果之輸出信號的比較器。 (10) 如前述(9)之攝像元件，其更具備執行對於來自前述AD轉換處理部之輸出之信號處理之信號處理電路。 (11) 如前述(10)之攝像元件，其中前述信號處理電路在前述開關部朝前述AD轉換處理部輸出來自前述信號輸出部之輸出之狀態下，執行針對來自複數個前述AD轉換處理部之輸出算出用於使光量與數位值之關係一致之修正值的信號處理。 (12) 如前述(11)之攝像元件，其中前述信號處理電路在前述開關部朝前述AD轉換處理部輸出來自前述像素陣列之輸出之狀態下，利用前述修正值進行對於來自前述AD轉換處理部之輸出之修正處理。 (13) 如前述(1)至(12)中任一項之攝像元件，其中前述AD轉換處理部至少具有一個比較器，前述比較器具備第一差動電晶體及第二差動電晶體。 (14) 如前述(13)之攝像元件，其中前述第一差動電晶體輸入參考信號，前述第二差動電晶體經由前述開關部選擇性地輸入來自前述信號輸出部之輸出、或基於前述像素信號之輸出。 (15) 如前述(13)或(14)之攝像元件，其中前述第一差動電晶體連接於參考電壓，前述第二差動電晶體連接於第一電容及第二電容。 (16) 如前述(15)之攝像元件，其中前述第一電容輸入參考信號，前述第二電容經由開關選擇性地輸入基於前述像素信號之輸出、或來自前述信號輸出部之輸出。 (17) 如前述(16)之攝像元件，其中前述參考電壓係接地電壓。 (18) 一種攝像元件之控制方法，該攝像元件具備： 像素陣列，其具有複數個藉由光電轉換而輸出像素信號之像素； 信號輸出部，其輸出特定信號； 開關部，其對來自前述信號輸出部之輸出或基於前述像素信號之輸出之任一者進行切換並輸出；及 AD轉換處理部，其利用來自前述開關部之輸出執行AD轉換；且 前述攝像元件之控制方法在滿足特定條件時以對前述AD轉換處理部輸出來自前述信號輸出部之輸出之方式進行切換前述開關部的控制。 (19) 一種電子機器，其具備： 攝像元件；及 處理部，其處理自前述攝像元件輸出之信號；且 前述攝像元件具備： 像素陣列，其具有複數個藉由光電轉換而輸出像素信號之像素； 信號輸出部，其輸出特定信號； 開關部，其對來自前述信號輸出部之輸出或基於前述像素信號之輸出之任一者進行切換並輸出；及 AD轉換處理部，其利用來自前述開關部之輸出執行AD轉換。
100‧‧‧CMOS圖像感測器 101‧‧‧像素部 102‧‧‧垂直掃描電路 103‧‧‧行讀出電路/讀出電路 104‧‧‧信號源 105‧‧‧開關部 106‧‧‧基準電壓產生部 107‧‧‧信號處理電路 108‧‧‧事件控制部 109‧‧‧像素驅動線 110‧‧‧垂直信號線 131‧‧‧增益誤差測定部 132‧‧‧修正值計算部 133‧‧‧記憶部 134‧‧‧修正部 150‧‧‧像素 151‧‧‧像素 152‧‧‧傳送電晶體 153‧‧‧FD(浮動擴散) 154‧‧‧放大電晶體 155‧‧‧選擇電晶體 156‧‧‧重置電晶體 157‧‧‧定電流源 171‧‧‧開關部 172‧‧‧電容器陣列 173‧‧‧比較器 174‧‧‧SAR邏輯電路 200‧‧‧比較器 201‧‧‧差動放大器 221‧‧‧差動放大器 300‧‧‧計數器 310‧‧‧開關 500‧‧‧電子機器 501‧‧‧透鏡 502‧‧‧攝像元件 503‧‧‧DSP電路 504‧‧‧圖框記憶體 505‧‧‧顯示部 506‧‧‧記錄部 507‧‧‧操作部 508‧‧‧電源部 509‧‧‧匯流排線 23010‧‧‧固體攝像裝置 23011‧‧‧晶粒(半導體基板) 23012‧‧‧像素區域 23013‧‧‧控制電路 23014‧‧‧邏輯電路 23020‧‧‧固體攝像裝置 23021‧‧‧感測器晶粒 23024‧‧‧邏輯晶粒 23101‧‧‧配線層 23110‧‧‧配線 23111‧‧‧連接孔 23112‧‧‧絕緣膜 23113‧‧‧連接導體 23121‧‧‧連接孔 23122‧‧‧絕緣膜 23123‧‧‧連接導體 23161‧‧‧配線層 23170‧‧‧配線 23171‧‧‧連接孔 23172‧‧‧絕緣膜 23173‧‧‧連接導體 23191‧‧‧膜 23401‧‧‧固體攝像裝置 23411‧‧‧感測器晶粒 23412‧‧‧邏輯晶粒 23413‧‧‧記憶體晶粒 23431‧‧‧連接導體 23432‧‧‧配線 23433‧‧‧配線層 23434‧‧‧鋁墊 23440‧‧‧接著面 23441‧‧‧接點 23442‧‧‧鋁墊 23443‧‧‧襯墊孔 23451‧‧‧接點 A1‧‧‧像素群組/讀出電路 A2‧‧‧像素群組/讀出電路 AZSW1‧‧‧驅動信號 AZSW2‧‧‧驅動信號 B1‧‧‧像素群組/讀出電路 B2‧‧‧像素群組/讀出電路 C11‧‧‧電容器 C12‧‧‧電容器 C13‧‧‧電容器 C21‧‧‧電容器 C22‧‧‧電容器 C41‧‧‧電容器 C42‧‧‧電容器 GND1‧‧‧接地 HiZ‧‧‧節點 NT11‧‧‧NMOS電晶體 NT12‧‧‧NMOS電晶體 NT13‧‧‧NMOS電晶體 NT41‧‧‧NMOS電晶體 OUT1‧‧‧輸出信號 OUT2‧‧‧輸出信號 PD‧‧‧光電二極體 PT11‧‧‧PMOS電晶體 PT12‧‧‧PMOS電晶體 PT41‧‧‧PMOS電晶體 RAMP‧‧‧參考信號 RST‧‧‧驅動信號 SEL‧‧‧驅動信號 SW11‧‧‧開關 SW12‧‧‧開關 SW41‧‧‧開關 t‧‧‧時刻 t1～t17‧‧‧時刻 T11～T14‧‧‧輸入端子 T41‧‧‧輸入端子 T42‧‧‧輸出端子 Tr‧‧‧MOS FET TX‧‧‧驅動信號 VDD‧‧‧電源 VDD1‧‧‧電源 VG‧‧‧偏壓電壓 VSH‧‧‧節點 VSL‧‧‧像素信號 Vsync‧‧‧垂直同步信號
圖1係顯示本發明之實施形態之CMOS圖像感測器之構成例的說明圖。 圖2A係顯示設置於像素部之像素之構成例之電路圖。 圖2B係顯示行讀出電路之構成例之說明圖。 圖3A係顯示圖1之比較器之構成例之電路圖。 圖3B係顯示圖3A之比較器之動作點之圖。 圖4係針對比較器之動作進行說明之時序圖。 圖5係顯示先前之比較器之構成例之電路圖。 圖6係顯示本發明之實施形態之信號處理電路之功能構成例的說明圖。 圖7A係顯示該實施形態之CMOS圖像感測器之動作例之流程圖。 圖7B係顯示該實施形態之CMOS圖像感測器之動作例之流程圖。 圖8係顯示信號處理電路之修正處理之例之說明圖。 圖9係以時間序列顯示該實施形態之CMOS圖像感測器之動作之說明圖。 圖10係顯示啟動時之修正處理與每V修正處理之圖像例之說明圖。 圖11係顯示比較器之構成例之電路圖。 圖12係顯示比較器之構成例之電路圖。 圖13係顯示行讀出電路所具備之SAR ADC之構成例之說明圖。 圖14係顯示行讀出電路所具備之SAR ADC之構成例之說明圖。 圖15係顯示該實施形態之CMOS圖像感測器之構成例之說明圖。 圖16A-圖16C係顯示可應用本發明之技術之積層型固體攝像裝置之構成例之概要的圖。 圖17係顯示積層型固體攝像裝置之第1構成例之剖視圖。 圖18係顯示積層型固體攝像裝置之第2構成例之剖視圖。 圖19係顯示積層型固體攝像裝置之第3構成例之剖視圖。 圖20係顯示可應用本發明之技術之積層型固體攝像裝置之另一構成例的剖視圖。 圖21係顯示電子機器之構成例之說明圖。
100‧‧‧CMOS圖像感測器
101‧‧‧像素部
102‧‧‧垂直掃描電路
103‧‧‧行讀出電路/讀出電路
104‧‧‧信號源
105‧‧‧開關部
106‧‧‧基準電壓產生部
107‧‧‧信號處理電路
108‧‧‧事件控制部
109‧‧‧像素驅動線
110‧‧‧垂直信號線

Claims (19)

  1. 一種攝像元件，其具備： 像素陣列，其具有複數個藉由光電轉換而輸出像素信號之像素； 信號輸出部，其輸出特定信號； 開關部，其對來自前述信號輸出部之輸出或基於前述像素信號之輸出之任一者進行切換並輸出；及 AD轉換處理部，其利用來自前述開關部之輸出執行AD轉換。
  2. 如請求項1之攝像元件，其具備控制部，該控制部在滿足特定條件時以對前述AD轉換處理部輸出來自前述信號輸出部之輸出之方式進行切換前述開關部的控制。
  3. 如請求項2之攝像元件，其中前述控制部按照以特定之週期對前述AD轉換處理部輸出來自前述信號輸出部之輸出之方式切換前述開關部。
  4. 如請求項2之攝像元件，其中前述控制部以相應於特定之溫度變化之檢測對前述AD轉換處理部輸出來自前述信號輸出部之輸出之方式切換前述開關部。
  5. 如請求項2之攝像元件，其中前述控制部以相應於特定之電壓變化之檢測對前述AD轉換處理部輸出來自前述信號輸出部之輸出之方式切換前述開關部。
  6. 如請求項1之攝像元件，其中前述信號輸出部輸出任意之電壓值之信號。
  7. 如請求項1之攝像元件，其中前述信號輸出部對至少2個電壓值之信號進行切換並輸出。
  8. 如請求項1之攝像元件，其中前述AD轉換處理部基於對將前述像素信號及與前述像素信號反向地呈線形變化之參考信號相加之信號的第1電壓和成為基準之第2電壓進行比較之結果，將前述像素信號轉換為數位信號。
  9. 如請求項8之攝像元件，其中前述AD轉換處理部具備比較前述第1電壓與前述第2電壓，並輸出顯示比較結果之輸出信號的比較器。
  10. 如請求項9之攝像元件，其更具備執行對於來自前述AD轉換處理部之輸出之信號處理之信號處理電路。
  11. 如請求項10之攝像元件，其中前述信號處理電路在前述開關部朝前述AD轉換處理部輸出來自前述信號輸出部之輸出之狀態下，執行針對來自複數個前述AD轉換處理部之輸出算出用於使光量與數位值之關係一致之修正值的信號處理。
  12. 如請求項11之攝像元件，其中前述信號處理電路在前述開關部朝前述AD轉換處理部輸出來自前述像素陣列之輸出之狀態下，利用前述修正值進行對於來自前述AD轉換處理部之輸出之修正處理。
  13. 如請求項1之攝像元件，其中前述AD轉換處理部至少具有一個比較器，前述比較器具備第一差動電晶體及第二差動電晶體。
  14. 如請求項13之攝像元件，其中前述第一差動電晶體輸入參考信號，前述第二差動電晶體經由前述開關部選擇性地輸入來自前述信號輸出部之輸出、或基於前述像素信號之輸出。
  15. 如請求項13之攝像元件，其中前述第一差動電晶體連接於參考電壓，前述第二差動電晶體連接於第一電容及第二電容。
  16. 如請求項15之攝像元件，其中前述第一電容輸入參考信號，前述第二電容經由開關選擇性地輸入基於前述像素信號之輸出、或來自前述信號輸出部之輸出。
  17. 如請求項16之攝像元件，其中前述參考電壓係接地電壓。
  18. 一種攝像元件之控制方法，該攝像元件具備： 像素陣列，其具有複數個藉由光電轉換而輸出像素信號之像素； 信號輸出部，其輸出特定信號； 開關部，其對來自前述信號輸出部之輸出或基於前述像素信號之輸出之任一者進行切換並輸出；及 AD轉換處理部，其利用來自前述開關部之輸出執行AD轉換；且 前述攝像元件之控制方法以在滿足特定條件時以對前述AD轉換處理部輸出來自前述信號輸出部之輸出之方式進行切換前述開關部的控制。
  19. 一種電子機器，其具備： 攝像元件；及 處理部，其處理自前述攝像元件輸出之信號；且 前述攝像元件具備： 像素陣列，其具有複數個藉由光電轉換而輸出像素信號之像素； 信號輸出部，其輸出特定信號； 開關部，其對來自前述信號輸出部之輸出或基於前述像素信號之輸出之任一者進行切換並輸出；及 AD轉換處理部，其利用來自前述開關部之輸出執行AD轉換。
TW108113522A 2018-06-08 2019-04-18 攝像元件、攝像元件之控制方法及電子機器 TWI827594B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-110276 2018-06-08
JP2018110276A JP2021153210A (ja) 2018-06-08 2018-06-08 撮像素子、撮像素子の制御方法、及び、電子機器

Publications (2)

Publication Number Publication Date
TW202002615A true TW202002615A (zh) 2020-01-01
TWI827594B TWI827594B (zh) 2024-01-01

Family

ID=68769341

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112146846A TW202418812A (zh) 2018-06-08 2019-04-18 攝像元件、攝像元件之控制方法及電子機器
TW108113522A TWI827594B (zh) 2018-06-08 2019-04-18 攝像元件、攝像元件之控制方法及電子機器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112146846A TW202418812A (zh) 2018-06-08 2019-04-18 攝像元件、攝像元件之控制方法及電子機器

Country Status (7)

Country Link
US (1) US20210218925A1 (zh)
JP (1) JP2021153210A (zh)
KR (2) KR20240110991A (zh)
CN (2) CN112204952A (zh)
DE (1) DE112019002905T5 (zh)
TW (2) TW202418812A (zh)
WO (1) WO2019235033A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021121060A (ja) * 2020-01-30 2021-08-19 キヤノン株式会社 半導体装置、システム、および機器
JP2021197648A (ja) * 2020-06-16 2021-12-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
KR20220085619A (ko) 2020-12-15 2022-06-22 삼성전자주식회사 비전 센서 및 이의 동작 방법
US11683609B2 (en) 2021-07-22 2023-06-20 Samsung Electronics Co., Ltd. Amplifier circuit for enabling power efficient and faster pixel settling in image sensors
WO2023181663A1 (ja) * 2022-03-24 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 比較器、増幅器及び固体撮像装置
CN118614076A (zh) * 2022-04-12 2024-09-06 华为技术有限公司 比较器和比较电压的方法
WO2024202331A1 (ja) * 2023-03-24 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置
CN116086621B (zh) * 2023-03-31 2023-07-25 杭州海康微影传感科技有限公司 一种红外读出电路及红外读出电路的控制方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03205921A (ja) * 1990-01-08 1991-09-09 Hitachi Denshi Ltd デジタイザ回路
KR100517548B1 (ko) * 2002-07-30 2005-09-28 삼성전자주식회사 씨모오스 영상 소자를 위한 아날로그-디지털 변환기
US6903670B1 (en) * 2002-10-04 2005-06-07 Smal Camera Technologies Circuit and method for cancellation of column pattern noise in CMOS imagers
JP4247995B2 (ja) * 2005-02-03 2009-04-02 富士通マイクロエレクトロニクス株式会社 固体撮像素子のデータ読出回路、撮像装置および固体撮像素子のデータ読出方法
JP2009124514A (ja) * 2007-11-15 2009-06-04 Sony Corp 固体撮像素子、およびカメラシステム
JP4900200B2 (ja) 2007-11-15 2012-03-21 ソニー株式会社 固体撮像素子、およびカメラシステム
JP4569647B2 (ja) * 2008-03-18 2010-10-27 ソニー株式会社 Ａｄ変換装置、ａｄ変換方法、固体撮像素子、およびカメラシステム
US8164657B2 (en) * 2008-06-27 2012-04-24 AltaSens, Inc Pixel or column fixed pattern noise mitigation using partial or full frame correction with uniform frame rates
JP2011109612A (ja) * 2009-11-20 2011-06-02 Sony Corp 固体撮像装置
US8823850B2 (en) * 2010-12-30 2014-09-02 Hynix Semiconductor Inc. Image processing system with on-chip test mode for column ADCs
JP2012151664A (ja) * 2011-01-19 2012-08-09 Toshiba Corp 固体撮像装置
WO2012144218A1 (ja) * 2011-04-22 2012-10-26 パナソニック株式会社 固体撮像装置および固体撮像装置の駆動方法
JP2013090305A (ja) * 2011-10-21 2013-05-13 Sony Corp 比較器、ａｄ変換器、固体撮像装置、およびカメラシステム
JP6019714B2 (ja) * 2012-04-27 2016-11-02 ソニー株式会社 信号処理装置および方法、撮像装置、並びに、固体撮像素子
TWI694726B (zh) * 2013-02-27 2020-05-21 日商新力股份有限公司 攝像元件
JP2015008348A (ja) * 2013-06-24 2015-01-15 株式会社東芝 固体撮像装置
US9432004B2 (en) * 2014-04-17 2016-08-30 Stmicroelectronics, Inc. Automatic gain and offset compensation for an electronic circuit
WO2017082093A1 (ja) * 2015-11-13 2017-05-18 ソニー株式会社 撮像素子、撮像素子の駆動方法、及び、電子機器
KR20170119764A (ko) * 2016-04-19 2017-10-30 에스케이하이닉스 주식회사 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
KR102563926B1 (ko) * 2016-05-23 2023-08-04 삼성전자 주식회사 전압 정보와 온도 정보를 피드백할 수 있는 이미지 센서 칩과 이를 포함하는 이미지 처리 시스템
KR102431242B1 (ko) * 2017-11-29 2022-08-11 에스케이하이닉스 주식회사 Ｓａｒ 아날로그-디지털 변환 장치 및 그 시스템

Also Published As

Publication number Publication date
KR20240110991A (ko) 2024-07-16
JP2021153210A (ja) 2021-09-30
CN112204952A (zh) 2021-01-08
WO2019235033A1 (ja) 2019-12-12
CN115665575A (zh) 2023-01-31
TW202418812A (zh) 2024-05-01
TWI827594B (zh) 2024-01-01
KR20210018247A (ko) 2021-02-17
US20210218925A1 (en) 2021-07-15
DE112019002905T5 (de) 2021-03-18
CN115665575B (zh) 2023-12-15
KR102708582B1 (ko) 2024-09-20

Similar Documents

Publication Publication Date Title
TWI827594B (zh) 攝像元件、攝像元件之控制方法及電子機器
US10574925B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US20190141270A1 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US9142689B2 (en) Solid-state imaging apparatus and imaging apparatus
JP5516960B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP6740067B2 (ja) 固体撮像装置及びその駆動方法
JP5552858B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP6120091B2 (ja) 固体撮像素子および駆動方法、並びに電子機器
US10645327B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US11070761B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus having an amplifier with an inverting input terminal having at least a first inverting input channel and a second inverting input channel
JP2008167004A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
TW201507472A (zh) 攝像裝置、電子機器
JP2009182383A (ja) 固体撮像素子、固体撮像素子の信号読み出し方法および撮像装置
TW201119374A (en) Solid-state imaging device, method of driving the same, and electronic system including the device
JP2008306325A (ja) Ａ／ｄ変換回路、ａ／ｄ変換回路の制御方法、固体撮像装置および撮像装置
TW201511564A (zh) 轉換裝置、攝像裝置、電子機器、轉換方法
JP2013051576A (ja) 撮像装置および撮像方法、並びに電子機器
WO2016098590A1 (ja) 固体撮像装置および制御方法、並びに電子機器
JP2013162148A (ja) 個体撮像装置および駆動方法、並びに電子機器
US9843748B2 (en) Solid-state image pickup device
WO2018012068A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2007068099A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
TWI788972B (zh) 暗電流校準方法及相關像素電路
US9338374B2 (en) Solid-state image sensor, method for driving solid-state image sensor, and electronic device
JP7327916B2 (ja) 光電変換装置および機器