CN116086621B - 一种红外读出电路及红外读出电路的控制方法 - Google Patents

Abstract

本申请提供一种红外读出电路及红外读出电路的控制方法，红外阵列包括第一维度的M个像元组，每个像元组包括多个像元；红外读出电路包括数字逻辑电路和M个像元组对应的M个处理电路；M个像元组被划分为多个像元组集合，每个像元组集合包括K个像元组，K为大于1的正整数，且K小于M；数字逻辑电路，用于从像元组集合的K个像元组对应的K个处理电路中选取目标处理电路，从所述K个像元组中选取目标像元组，控制目标像元组与目标处理电路连通，以使目标处理电路获取所述目标像元组对应的像元信号，基于所述像元信号确定所述目标像元组对应的电压响应值。通过本申请技术方案，能够使K个像元组能够复用目标处理电路，明显降低电路功耗。

Description

一种红外读出电路及红外读出电路的控制方法

技术领域

本申请涉及红外测温技术领域，尤其是涉及一种红外读出电路及红外读出电路的控制方法。

背景技术

热成像测温是一种非接触式的测温方式，能够获取目标场景的目标对象的温度值。比如说，红外阵列包括多个像元，每个像元可以是热敏电阻，也就是传感器单元，针对每个像元来说，在目标场景的红外热辐射到达像元后，像元能够感知外界环境温度，产生与外界环境温度匹配的像元信号，红外读出电路采集像元对应的像元信号，基于像元信号就能够确定该像元对应的电压响应值，并输出这个电压响应值，基于这个电压响应值就可以确定像元对应的温度值。

在热成像测温过程中，需要预先标定电压值与温度值之间的映射关系（即函数关系），基于此，基于每个像元对应的电压输出值，可以查询该映射关系，从而得到该像元对应的温度值。综上所述，可以得到每个像元对应的温度值，而这些像元对应的温度值也就是目标场景的目标对象对应的温度值。

发明内容

本申请提供一种红外读出电路，红外阵列包括第一维度的M个像元组，M为大于1的正整数，每个像元组包括多个像元；

其中，所述红外读出电路包括数字逻辑电路和所述M个像元组对应的M个处理电路；其中，所述M个像元组被划分为多个像元组集合，每个像元组集合包括K个像元组，K为大于1的正整数，且K小于M；

所述数字逻辑电路，用于从像元组集合的K个像元组对应的K个处理电路中选取目标处理电路，从所述K个像元组中选取目标像元组，并控制所述目标像元组与所述目标处理电路连通，以使所述目标处理电路获取所述目标像元组对应的像元信号，基于所述像元信号确定所述目标像元组对应的电压响应值。

本申请提供一种红外读出电路的控制方法，红外阵列包括第一维度的M个像元组，M为大于1的正整数，每个像元组包括多个像元，所述红外读出电路包括所述M个像元组对应的M个处理电路，所述方法包括：

针对每个像元组集合，从所述像元组集合的K个像元组对应的K个处理电路中选取目标处理电路；其中，所述M个像元组被划分为多个像元组集合，每个像元组集合包括K个像元组，K为大于1的正整数，且K小于M；

从所述像元组集合的K个像元组中选取目标像元组；

通过所述目标处理电路获取所述目标像元组对应的像元信号，并基于所述像元信号确定所述目标像元组对应的电压响应值。

由以上技术方案可见，本申请实施例中设计一种红外读出电路，红外读出电路包括M个像元组对应的M个处理电路，通过将M个像元组划分为多个像元组集合，每个像元组集合包括K个像元组，从K个像元组对应的K个处理电路中选取目标处理电路，从K个像元组中选取目标像元组（即在不同读取周期依次选取每个像元组作为目标像元组），控制目标像元组与目标处理电路连通，以使目标处理电路确定目标像元组对应的电压响应值，从而使K个像元组能够复用一个目标处理电路，明显降低电路功耗（K个处理电路的功耗降低为一个处理电路的功耗）。此外，通过控制某个处理电路作为目标处理电路，能够提高图像清晰度，避免工艺差异导致的噪声问题。比如说，若K个处理电路为4个处理电路，在选取第1、5、9、…等处理电路作为目标处理电路时，假设第1个处理电路与第5个处理电路存在工艺差异，则会导致图像存在噪声，继而导致图像清晰度降低。这样，通过选择第2、6、10、…等处理电路作为目标处理电路，若这些处理电路不存在工艺差异，则能够提高图像清晰度，避免工艺差异导致的噪声问题。显然，通过K个像元组复用一个目标处理电路，且可以将不同处理电路选取为目标处理电路，即切换目标处理电路，能够提高图像清晰度。

附图说明

图1是本申请一种实施方式中的红外阵列和红外读出电路的结构示意图；

图2是本申请一种实施方式中的红外阵列和红外读出电路的结构示意图；

图3是本申请一种实施方式中的红外阵列和红外读出电路的结构示意图；

图4是本申请一种实施方式中的像元及偏置电路的示意图；

图5是本申请一种实施方式中的红外阵列和红外读出电路的结构示意图；

图6是本申请一种实施方式中的红外阵列和红外读出电路的结构示意图。

具体实施方式

热成像设备可以包括但不限于热成像相机（如采用热成像实现测温的相机、摄像机等），热成像测温是非接触式的测温方式，能够获取目标场景的目标对象的温度值。为了实现热成像测温，热成像设备可以包括红外阵列、红外读出电路和外部处理器。其中，红外阵列也可以称为焦平面阵列（如非制冷红外焦平面阵列等），红外阵列可以包括多个像元，每个像元是一个热敏电阻，也就是传感器单元，针对每个像元，在目标场景的红外热辐射到达像元之后，像元能够感知外界环境温度，并产生与外界环境温度匹配的像元信号。红外读出电路能够采集每个像元对应的像元信号，基于像元信号确定该像元对应的电压响应值，并向外部处理器输出电压响应值。外部处理器基于电压响应值确定每个像元对应的温度值。比如说，可以预先标定电压值与温度值之间的映射关系（即函数关系），基于每个像元对应的电压输出值，外部处理器可以查询该映射关系，从而得到每个像元对应的温度值。综上所述，可以得到每个像元对应的温度值，而这些像元对应的温度值也就是目标场景的目标对象对应的温度值。

在一种可能的实施方式中，参见图1所示，为红外阵列和红外读出电路的结构示意图，红外阵列可以包括N*M个像元，N表示N行像元，M表示M列像元，即红外阵列包括N行像元，且每行像元包括M个像元，N和M均为大于1的正整数。红外读出电路包括数字逻辑电路和M个处理电路，M个处理电路与M列像元一一对应。比如说，处理电路1与第一列像元对应、处理电路2与第二列像元对应、...，以此类推，处理电路M与第M列像元对应。

数字逻辑电路在帧周期内产生N个行控制信号，将N个行控制信号分别发送给每个处理电路。比如说，数字逻辑电路在将第一个行控制信号分别发送给每个处理电路时，处理电路1确定第一列像元中的第一个像元对应的电压响应值，向外部处理器输出第一列像元中的第一个像元对应的电压响应值。处理电路2确定第二列像元中的第一个像元对应的电压响应值，向外部处理器输出第二列像元中的第一个像元对应的电压响应值。以此类推，处理电路M确定第M列像元中的第一个像元对应的电压响应值，向外部处理器输出第M列像元中的第一个像元对应的电压响应值。数字逻辑电路在将第二个行控制信号分别发送给每个处理电路时，处理电路1确定第一列像元中的第二个像元对应的电压响应值，向外部处理器输出第一列像元中的第二个像元对应的电压响应值。处理电路2确定第二列像元中的第二个像元对应的电压响应值，向外部处理器输出第二列像元中的第二个像元对应的电压响应值。以此类推，处理电路M确定第M列像元中的第二个像元对应的电压响应值，向外部处理器输出第M列像元中的第二个像元对应的电压响应值。以此类推，数字逻辑电路在将第N个行控制信号分别发送给每个处理电路时，处理电路1确定第一列像元中的第N个像元对应的电压响应值，向外部处理器输出第一列像元中的第N个像元对应的电压响应值。处理电路2确定第二列像元中的第N个像元对应的电压响应值，向外部处理器输出第二列像元中的第N个像元对应的电压响应值。以此类推，处理电路M确定第M列像元中的第N个像元对应的电压响应值，向外部处理器输出第M列像元中的第N个像元对应的电压响应值。

在上述方式中，红外阵列包括M列像元，红外读出电路包括与M列像元对应的M个处理电路，M个处理电路同时工作时的功耗很大。

针对上述发现，本申请实施例中提出一种红外读出电路，红外读出电路与红外阵列连接，用于确定红外阵列内每个像元对应的电压响应值，并将电压响应值输出给外部处理器，由外部处理器基于电压响应值确定温度值。

示例性的，红外阵列可以包括第一维度的M个像元组，每个像元组包括多个像元，且红外阵列可以包括第二维度的N个像元组，每个像元组包括多个像元，M和N均可以为大于1的正整数。其中，第一维度的M个像元组可以为行维度的M行像元，第二维度的N个像元组可以为列维度的N列像元；或者，第一维度的M个像元组可以为列维度的M列像元，第二维度的N个像元组可以为行维度的N行像元。为了方便描述，本实施例中，以第一维度的M个像元组为列维度的M列像元，第二维度的N个像元组为行维度的N行像元为例。

示例性的，红外读出电路可以包括数字逻辑电路和M个像元组对应的M个处理电路，M个像元组与M个处理电路一一对应，以M个像元组为M列像元为例，则M个像元组对应的M个处理电路为M个列处理电路。其中，处理电路用于确定像元组中每个像元对应的电压响应值，确定方式参见后续实施例。

示例性的，参见图2所示，为红外阵列和红外读出电路的结构示意图，每个处理电路对应第一选择开关（即M个处理电路对应M个第一选择开关），相邻两个处理电路对应的第一选择开关之间存在第二选择开关（即一共存在M-1个第二选择开关），每个像元组对应第三选择开关（即M个像元组对应M个第三选择开关），相邻两个像元组对应的第三选择开关之间存在第二选择开关。

比如说，参见图2所示，每个处理电路与该处理电路对应的像元组之间存在第一选择开关和第三选择开关，第一选择开关的第一端连接该处理电路，第三选择开关的第一端连接该像元组，且第一选择开关的第二端与第三选择开关的第二端连接。相邻两个连接线之间存在第二选择开关，其中，该连接线可以为第一选择开关的第二端与第三选择开关的第二端之间的连接线。

参见图3所示，为红外阵列和红外读出电路的结构示意图，M个像元组与M个处理电路一一对应，第1个像元组包括像元T₁₁、T₂₁、T₃₁、…、T_N1，第2个像元组包括像元T₁₂、T₂₂、T₃₂、…、T_N2，第3个像元组包括像元T₁₃、T₂₃、T₃₃、…、T_N3，第4个像元组包括像元T₁₄、T₂₄、T₃₄、…、T_N4，以此类推，第M个像元组包括像元T_1M、T_2M、T_3M、…、T_NM。M个处理电路对应的M个第一选择开关分别为S_r1、S_r2、S_r3、S_r4、…、S_rM，第1个处理电路对应的第一选择开关为S_r1，第2个处理电路对应的第一选择开关为S_r2，以此类推，第M个处理电路对应的第一选择开关为S_rM，第一选择开关也称为处理电路选择开关。

M个像元组对应的M个第三选择开关分别为S₁、S₂、S₃、S₄、…、S_M，第1个像元组（即第1列像元）对应的第三选择开关为S₁，第2个像元组对应的第三选择开关为S₂，第3个像元组对应的第三选择开关为S₃，以此类推，第M个像元组对应的第三选择开关为S_M，第三选择开关也称为像元组选择开关。

M-1个第二选择开关分别为a₁、a₂、a₃、…、a_M-1，a₁位于第一选择开关S_r1与第一选择开关S_r2之间，且a₁位于第三选择开关S₁与第三选择开关S₂之间，a₂位于第一选择开关S_r2与第一选择开关S_r3之间，且a₂位于第三选择开关S₂与第三选择开关S₃之间，a₃位于第一选择开关S_r3与第一选择开关S_r4之间，且a₃位于第三选择开关S₃与第三选择开关S₄之间，以此类推，a_M位于第一选择开关S_rM-1与第一选择开关S_rM之间，且a_M位于第三选择开关S_M-1与第三选择开关S_M之间，第二选择开关也称为列共用方式选择开关（即列之间选择开关）。

参见图3所示，第1个像元组通过第三选择开关S₁和第一选择开关S_r1与第1个像元组对应的第1个处理电路连接。第2个像元组通过第三选择开关S₂和第一选择开关S_r2与第2个处理电路连接。以此类推，第M个像元组通过第三选择开关S_M和第一选择开关S_rM与第M个处理电路连接。

在一种可能的实施方式中，可以将M个像元组划分为多个像元组集合，对此划分过程不做限制，每个像元组集合包括K个像元组，K可以为大于1的正整数，且K可以小于M。其中，通过将M个像元组划分为多个像元组集合，且每个像元组集合包括K个像元组，使得K个像元组可以共用同一个处理电路。

比如说，假设M个像元组为200个像元组，那么，将200个像元组划分为25个像元组集合，每个像元组集合包括8个像元组，这样，8个像元组可以共用同一个处理电路。或者，将200个像元组划分为50个像元组集合，每个像元组集合包括4个像元组，这样，4个像元组可以共用同一个处理电路。

为了使K个像元组共用同一个处理电路，数字逻辑电路从像元组集合的K个像元组对应的K个处理电路中选取目标处理电路，从K个像元组中选取目标像元组，并控制目标像元组与目标处理电路连通，以使目标处理电路获取目标像元组对应的像元信号，基于像元信号确定目标像元组对应的电压响应值。

比如说，参见图3所示，红外阵列包括M个像元组（即M列像元，每列像元包括N个像元），红外读出电路包括数字逻辑电路和M个处理电路，M个像元组与M个处理电路一一对应。假设数字逻辑电路将M个像元组划分为多个像元组集合时，每个像元组集合包括4个像元组，那么，将第1-4个像元组划分到像元组集合1，将第5-8个像元组划分到像元组集合2，以此类推。

像元组集合1的4个像元组对应第1-4个处理电路，数字逻辑电路从第1-4个处理电路中选取目标处理电路，如第2个处理电路作为目标处理电路，像元组集合1的4个像元组可以共用目标处理电路。在从4个像元组中选取第1个像元组作为目标像元组时，控制第1个像元组与目标处理电路连通，目标处理电路获取第1个像元组对应的像元信号，基于像元信号确定第1个像元组对应的电压响应值。在从4个像元组中选取第2个像元组作为目标像元组时，控制第2个像元组与目标处理电路连通，目标处理电路获取第2个像元组对应的像元信号，基于像元信号确定第2个像元组对应的电压响应值。在从4个像元组中选取第3个像元组作为目标像元组时，控制第3个像元组与目标处理电路连通，目标处理电路获取第3个像元组对应的像元信号，基于像元信号确定第3个像元组对应的电压响应值。在从4个像元组中选取第4个像元组作为目标像元组时，控制第4个像元组与目标处理电路连通，目标处理电路获取第4个像元组对应的像元信号，基于像元信号确定第4个像元组对应的电压响应值。

像元组集合2的4个像元组对应第5-8个处理电路，数字逻辑电路可以从第5-8个处理电路中选取目标处理电路，如第6个处理电路作为目标处理电路，像元组集合2的4个像元组可以共用目标处理电路，以此类推。

示例性的，数字逻辑电路从像元组集合的K个像元组对应的K个处理电路中选取目标处理电路时，可以将K个处理电路中的任一处理电路选取为目标处理电路。此外，多个像元组集合对应的目标处理电路可以对应同一序号（表示目标处理电路是K个处理电路中的第几个处理电路），也可以对应不同序号。

比如说，针对所有像元组集合，可以均将K个处理电路中的第1个处理电路选取为目标处理电路，或者，可以均将K个处理电路中的第2个处理电路选取为目标处理电路，以此类推，或者，可以均将K个处理电路中的第K个处理电路选取为目标处理电路。又例如，针对像元组集合1，可以将K个处理电路中的第1个处理电路选取为目标处理电路，针对像元组集合2，可以将K个处理电路中的第2个处理电路选取为目标处理电路，针对像元组集合3，可以将K个处理电路中的第1个处理电路选取为目标处理电路，以此类推。

在一种可能的实施方式中，数字逻辑电路可以从K个处理电路中随机选取一个处理电路作为目标处理电路；或者，基于处理电路的选取命令从K个处理电路中选取目标处理电路。其中，该选取命令可以是上层应用下发的选取命令，也可以是用户输入的选取命令，还可以是采用其它方式得到的选取命令，对此不做限制，该选取命令用于指示哪个处理电路作为目标处理电路。

在从像元组集合的K个像元组对应的K个处理电路中选取目标处理电路之后，若接收到处理电路的更新命令，该更新命令用于更新K个处理电路中的目标处理电路，则基于该更新命令从K个处理电路中选取新的处理电路，并将新的处理电路作为目标处理电路。其中，该更新命令可以是上层应用下发的更新命令，也可以是用户输入的更新命令，还可以是采用其它方式得到的更新命令，对此不做限制，该更新命令用于指示哪个处理电路作为目标处理电路。比如说，在将K个处理电路中的第1个处理电路选取为目标处理电路之后，还可以对目标处理电路进行更新，如通过更新命令将目标处理电路更新为第2个处理电路，即将K个处理电路中的第2个处理电路选取为目标处理电路。

比如说，若K个处理电路为4个处理电路，在选取第1、5、9、…等处理电路作为目标处理电路时，假设第1个处理电路与第5个处理电路存在工艺差异，则会导致图像存在噪声，继而导致图像清晰度降低。这样，通过更新命令将目标处理电路更新为第2、6、10、…等处理电路，若这些处理电路不存在工艺差异，则能够提高图像清晰度，避免工艺差异导致的噪声问题。

示例性的，数字逻辑电路从K个像元组中选取目标像元组时，若K个像元组对应K个读取周期，则在每个读取周期，数字逻辑电路可以将该读取周期对应的像元组选取为目标像元组，也就是说，在K个像元组对应K个读取周期，分别将K个像元组选取为目标像元组，即每个读取周期对应一个目标像元组。

示例性的，可以将帧周期划分为K个读取周期，K个读取周期为K个第一维度周期（如K个列周期），且K个像元组与K个第一维度周期一一对应。数字逻辑电路从K个像元组中选取目标像元组时，在每个第一维度周期的开始时刻，将第一维度周期对应的像元组选取为目标像元组，并向目标像元组对应的目标处理电路发送控制信号。目标处理电路在接收到控制信号之后，获取目标像元组对应的像元信号，基于像元信号确定目标像元组对应的电压响应值。

比如说，帧周期可以被划分为4个列周期，在第1个列周期的开始时刻，数字逻辑电路将第1个像元组选取为目标像元组，并向像元组集合1对应的目标处理电路（如第2个处理电路）发送控制信号，目标处理电路在接收到控制信号之后，获取第1个像元组对应的像元信号，基于像元信号确定第1个像元组对应的电压响应值。以及，数字逻辑电路将第5个像元组选取为目标像元组，并向像元组集合2对应的目标处理电路（如第6个处理电路）发送控制信号，目标处理电路在接收到控制信号之后，获取第5个像元组对应的像元信号，基于像元信号确定第5个像元组对应的电压响应值，以此类推。

在第2个列周期的开始时刻，数字逻辑电路将第2个像元组选取为目标像元组，并向像元组集合1对应的目标处理电路发送控制信号，目标处理电路在接收到控制信号之后，获取第2个像元组对应的像元信号，基于像元信号确定第2个像元组对应的电压响应值。以及，数字逻辑电路将第6个像元组选取为目标像元组，并向像元组集合2对应的目标处理电路发送控制信号，目标处理电路在接收到控制信号之后，获取第6个像元组对应的像元信号，基于像元信号确定第6个像元组对应的电压响应值，以此类推。

在第3个列周期的开始时刻，数字逻辑电路将第3个像元组选取为目标像元组，并向像元组集合1对应的目标处理电路发送控制信号，目标处理电路在接收到控制信号之后，获取第3个像元组对应的像元信号，基于像元信号确定第3个像元组对应的电压响应值。以及，数字逻辑电路将第7个像元组选取为目标像元组，并向像元组集合2对应的目标处理电路发送控制信号，目标处理电路在接收到控制信号之后，获取第7个像元组对应的像元信号，基于像元信号确定第7个像元组对应的电压响应值，以此类推。

在第4个列周期的开始时刻，数字逻辑电路将第4个像元组选取为目标像元组，并向像元组集合1对应的目标处理电路发送控制信号，目标处理电路在接收到控制信号之后，获取第4个像元组对应的像元信号，基于像元信号确定第4个像元组对应的电压响应值。以及，数字逻辑电路将第8个像元组选取为目标像元组，并向像元组集合2对应的目标处理电路发送控制信号，目标处理电路在接收到控制信号之后，获取第8个像元组对应的像元信号，基于像元信号确定第8个像元组对应的电压响应值，以此类推。

示例性的，数字逻辑电路从K个处理电路中选取目标处理电路，从K个像元组中选取目标像元组时，需要控制目标像元组与目标处理电路连通，以使目标处理电路获取目标像元组对应的像元信号，基于像元信号确定目标像元组对应的电压响应值。为控制目标像元组与目标处理电路连通，可以采用如下方式：

数字逻辑电路控制同一像元组集合对应的处理电路之间的第二选择开关闭合，并控制不同像元组集合对应的处理电路之间的第二选择开关打开。比如说，像元组集合1对应第1-4个处理电路，像元组集合2对应第5-8个处理电路，以此类推，那么，第二选择开关a₁、a₂、a₃是同一像元组集合1对应的处理电路之间的第二选择开关，第二选择开关a₅、a₆、a₇是同一像元组集合2对应的处理电路之间的第二选择开关，因此，数字逻辑电路需要控制第二选择开关a₁、a₂、a₃、a₅、a₆、a₇闭合。第二选择开关a₄是不同像元组集合对应的处理电路之间的第二选择开关（即像元组集合1对应的处理电路与像元组集合2对应的处理电路之间的第二选择开关），因此，数字逻辑电路需要控制第二选择开关a₄打开。

数字逻辑电路在从像元组集合的K个像元组对应的K个处理电路中选取目标处理电路之后，还可以控制目标处理电路对应的第一选择开关闭合，并控制除目标处理电路之外的其它处理电路对应的第一选择开关打开。比如说，像元组集合1对应的第2个处理电路为目标处理电路，像元组集合2对应的第6个处理电路为目标处理电路，则数字逻辑电路需要控制第一选择开关S_r2、S_r6闭合，数字逻辑电路需要控制第一选择开关S_r1、S_r3、S_r4、S_r6、S_r7、S_r8打开。

数字逻辑电路控制目标像元组与目标处理电路连通时，控制K个像元组中的目标像元组对应的第三选择开关闭合，并控制K个像元组中除目标像元组之外的其它像元组对应的第三选择开关打开。比如说，针对像元组集合1，在将第1个像元组选取为目标像元组时，控制第1个像元组对应的第三选择开关S₁闭合，并控制第2、3、4个像元组对应的第三选择开关S₂、S₃、S₄打开，在将第2个像元组选取为目标像元组时，控制第2个像元组对应的第三选择开关S₂闭合，并控制第1、3、4个像元组对应的第三选择开关S₁、S₃、S₄打开，以此类推。

示例性的，红外读出电路还可以包括第一选择开关对应的第一寄存器和第二选择开关对应的第二寄存器。其中，寄存器用于存储二进制代码，由具有存储功能的触发器或锁存器组成，将存储信息传递给电路用于进行功能间的切换。

数字逻辑电路控制目标处理电路对应的第一选择开关闭合，并控制除目标处理电路之外的其它处理电路对应的第一选择开关打开时，可以将第一代码信号存储到第一寄存器，以通过第一代码信号控制目标处理电路对应的第一选择开关闭合，并控制除目标处理电路之外的其它处理电路对应的第一选择开关打开。比如说，第一代码信号包括目标处理电路对应的第一选择开关的第一数值，第一数值存储到第一寄存器中该第一选择开关对应的控制位，且第一数值用于控制第一选择开关闭合。第一代码信号包括除该目标处理电路之外的其它处理电路对应的第一选择开关的第二数值，第二数值存储到第一寄存器中该第一选择开关对应的控制位，且第二数值用于控制第一选择开关打开。

数字逻辑电路控制同一像元组集合对应的处理电路之间的第二选择开关闭合，并控制不同像元组集合对应的处理电路之间的第二选择开关打开时，数字逻辑电路可以将第二代码信号存储到第二寄存器，以通过该第二代码信号控制同一像元组集合对应的处理电路之间的第二选择开关闭合，并控制不同像元组集合对应的处理电路之间的第二选择开关打开。比如说，该第二代码信号可以包括同一像元组集合对应的处理电路之间的第二选择开关的第一数值，该第一数值存储到第二寄存器中该第二选择开关对应的控制位，且该第一数值用于控制第二选择开关闭合。以及，该第二代码信号还可以包括不同像元组集合对应的处理电路之间的第二选择开关的第二数值，该第二数值存储到第二寄存器中该第二选择开关对应的控制位，且该第二数值用于控制第二选择开关打开。

在一种可能的实施方式中，红外读出电路还可以包括M个像元组对应的M个盲元电阻，即M个像元组与M个盲元电阻一一对应。参见图4所示，为像元及偏置电路的示意图，Vsk为电源，用于对像元供电，Veb和Vfid为电压信号，由模拟电源VDDA信号产生。电阻Rdm为阵列级共用匹配电阻，红外阵列的所有像元对应同一个电阻Rdm。Rsm为行级共用匹配电阻，红外阵列的每一行的所有像元对应同一个电阻Rsm。Rd为盲元电阻，红外阵列的每一列的所有像元对应同一个盲元电阻Rd。Rs为像元电阻（即上述实施例的像元），红外阵列包括大量像元电阻Rs，像元电阻Rs产生的信号经处理电路进行积分、采样保持、以及模数转换等操作后，可以得到电压响应值，并输出电压响应值。

本申请实施例中，能够实现盲元电阻Rd的复用，通过复用盲元电阻Rd，能够提高红外读出电路的合格率，降低红外读出电路的生产成本。

示例性的，参见图5所示，外读出电路的结构示意图，红外读出电路可以包括M个像元组对应的M个盲元电阻，每个盲元电阻对应第四选择开关（即M个盲元电阻可以对应M个第四选择开关），盲元电阻通过第四选择开关与该盲元电阻对应的像元组连接，且相邻两个盲元电阻对应的第四选择开关之间存在第五选择开关（即一共存在M-1个第五选择开关）。

参见图5所示，M个盲元电阻对应的M个第四选择开关分别为EN₁、EN₂、EN₃、EN₄、…、EN_M，第1个盲元电阻对应的第四选择开关为EN₁，第1个盲元电阻通过第四选择开关EN₁与第1个像元组（即第1列的像元组）连接，第2个盲元电阻对应的第四选择开关为EN₂，第2个盲元电阻通过第四选择开关EN₂与第2个像元组连接，以此类推，第M个盲元电阻对应的第四选择开关为EN_M，第M个盲元电阻通过第四选择开关EN_M与第M个像元组连接。其中，第四选择开关EN₁、EN₂、EN₃、EN₄、…、EN_M也可以称为共用盲元电阻使能开关。

M-1个第五选择开关分别为en₁、en₂、en₃、en₄、…、en_M-1，en₁位于第四选择开关为EN₁与第四选择开关EN₂之间，en₂位于第四选择开关EN₂与第四选择开关EN₃之间，en₃位于第四选择开关EN₃与第四选择开关EN₄之间，以此类推，en_M-1位于第四选择开关EN_M-1与第四选择开关EN_M之间。其中，第五选择开关en₁、en₂、en₃、en₄、…、en_M-1也可以称为盲元电阻的列与列之间共用开关。

在一种可能的实施方式中，可以将M个盲元电阻划分为多个盲元电阻集合，对此划分方式不做限制，每个盲元电阻集合包括P个盲元电阻，P为大于1的正整数，且P可以小于M。其中，通过将M个盲元电阻划分为多个盲元电阻集合，且每个盲元电阻集合包括P个盲元电阻，使得像元组可以复用P个盲元电阻。

示例性的，针对将M个盲元电阻划分为多个盲元电阻集合的过程、将M个像元组划分为多个像元组集合的过程，二者为独立过程，即盲元电阻集合中的盲元电阻的数量P与像元组集合中的像元组的数量K无关。

比如说，假设M个盲元电阻为200个盲元电阻，那么，可以将200个盲元电阻划分为50个盲元电阻集合，每个盲元电阻集合包括4个盲元电阻，这样，像元组可以复用4个盲元电阻，即4个盲元电阻并联后接入像元组。或者，可以将200个盲元电阻划分为100个盲元电阻集合，每个盲元电阻集合包括2个盲元电阻，像元组可以复用2个盲元电阻，即2个盲元电阻并联后接入像元组。

为了复用P个盲元电阻，数字逻辑电路可以控制每个盲元电阻对应的第四选择开关闭合，控制同一盲元电阻集合对应的盲元电阻之间的第五选择开关闭合，并控制不同盲元电阻集合对应的盲元电阻之间的第五选择开关打开。

比如说，参见图5所示，红外读出电路包括M个盲元电阻，M个盲元电阻与M个像元组一一对应。假设M个盲元电阻被划分为多个盲元电阻集合时，每个盲元电阻集合包括4个盲元电阻，则将第1-4个盲元电阻划分到盲元电阻集合1，将第5-8个盲元电阻划分到盲元电阻集合2，以此类推，即盲元电阻集合1对应第1-4个盲元电阻，盲元电阻集合2对应第5-8个盲元电阻。

示例性的，第四选择开关EN₁、EN₂、EN₃、EN₄是同一盲元电阻集合1内的盲元电阻对应的第四选择开关，第四选择开关EN₅、EN₆、EN₇、EN₈是同一盲元电阻集合2内的盲元电阻对应的第四选择开关，以此类推，因此，数字逻辑电路在控制每个盲元电阻对应的第四选择开关闭合时，需要控制第四选择开关EN₁、EN₂、EN₃、EN₄、EN₅、EN₆、EN₇、EN₈…、EN_M均闭合。

示例性的，en₁、en₂、en₃是同一盲元电阻集合1对应的盲元电阻之间的第五选择开关，en₅、en₆、en₇是同一盲元电阻集合2对应的盲元电阻之间的第五选择开关，因此，数字逻辑电路需要控制第五选择开关en₁、en₂、en₃、en₅、en₆、en₇闭合。此外，en₄是不同盲元电阻集合对应的盲元电阻之间的第五选择开关（即盲元电阻集合1对应的盲元电阻与盲元电阻集合2对应的盲元电阻之间的第五选择开关），因此，数字逻辑电路需要控制第五选择开关en₄打开。

在第四选择开关EN₁、EN₂、EN₃、EN₄、EN₅、EN₆、EN₇、EN₈闭合，第五选择开关en₁、en₂、en₃、en₅、en₆、en₇闭合，第五选择开关en₄、en₈打开时，在确定第1、5个像元组（第1、5个像元组作为目标像元组）对应的电压响应值时，第1-4个盲元电阻并联后接入到第1个像元组，第5-8个盲元电阻并联后接入到第5个像元组，从而复用多个盲元电阻。在确定第2、6个像元组对应的电压响应值时，第1-4个盲元电阻并联后接入到第2个像元组，第5-8个盲元电阻并联后接入到第6个像元组。在确定第3、7个像元组对应的电压响应值时，第1-4个盲元电阻并联后接入到第3个像元组，第5-8个盲元电阻并联后接入到第7个像元组。在确定第4、8个像元组对应的电压响应值时，第1-4个盲元电阻并联后接入到第4个像元组，第5-8个盲元电阻并联后接入到第8个像元组。

示例性的，红外读出电路还可以包括第四选择开关对应的第三寄存器和第五选择开关对应的第四寄存器。其中，数字逻辑电路控制每个盲元电阻对应的第四选择开关闭合时，数字逻辑电路可以将第三代码信号存储到第三寄存器，以通过第三代码信号控制每个盲元电阻对应的第四选择开关闭合。比如说，第三代码信号包括每个第四选择开关的第一数值，第一数值存储到第三寄存器中该第四选择开关对应的控制位，且第一数值用于控制第四选择开关闭合。

其中，数字逻辑电路控制同一盲元电阻集合对应的盲元电阻之间的第五选择开关闭合，并控制不同盲元电阻集合对应的盲元电阻之间的第五选择开关打开时，数字逻辑电路可以将第四代码信号存储到第四寄存器，以通过第四代码信号控制同一盲元电阻集合对应的盲元电阻之间的第五选择开关闭合，并控制不同盲元电阻集合对应的盲元电阻之间的第五选择开关打开。比如说，第四代码信号可以包括同一盲元电阻集合对应的盲元电阻之间的第五选择开关的第一数值，第一数值存储到第四寄存器中该第五选择开关对应的控制位，且第一数值用于控制第五选择开关闭合。第四代码信号还可以包括不同盲元电阻集合对应的盲元电阻之间的第五选择开关的第二数值，第二数值存储到第四寄存器中该第五选择开关对应的控制位，且第二数值用于控制第五选择开关打开。

在一种可能的实施方式中，数字逻辑电路选取目标处理电路和目标像元组，并控制目标像元组与目标处理电路连通之后，目标处理电路可以获取目标像元组对应的像元信号，基于像元信号确定目标像元组对应的电压响应值。比如说，假设目标像元组为第1列的像元组，则目标处理电路先获取目标像元组中的第一个像元T₁₁对应的像元信号，基于像元信号确定像元T₁₁对应的电压响应值。然后，目标处理电路获取目标像元组中的第二个像元T₂₁对应的像元信号，基于像元信号确定像元T₂₁对应的电压响应值。以此类推，目标处理电路获取目标像元组中的最后一个像元T_N1对应的像元信号，基于像元信号确定像元T_N1对应的电压响应值。至此，得到目标像元组中每个像元对应的电压响应值。

比如说，针对每个第一维度周期（如列周期），可以将列周期划分为N个第二维度周期（如行周期），N个行周期可以与N个像元（即目标像元组中的N个像元）一一对应。在第1个行周期，目标处理电路获取目标像元组中的第一个像元T₁₁对应的像元信号，在第2个行周期，目标处理电路获取目标像元组中的第二个像元T₂₁对应的像元信号，以此类推，在第N个行周期，目标处理电路获取目标像元组中的最后一个像元T_N1对应的像元信号。

示例性的，目标处理电路可以包括积分电路、采样保持电路和模数转换电路。在此基础上，目标处理电路基于像元信号确定像元对应的电压响应值，可以包括但不限于：通过积分电路对像元信号进行积分，得到第一电压输入值，通过采样保持电路对第一电压输入值进行采样保持，得到第二电压输入值；通过模数转换电路对第二电压输入值进行模数转换，得到电压响应值。

示例性的，目标处理电路可以包括积分电路和采样保持电路。在此基础上，目标处理电路基于像元信号确定像元对应的电压响应值，可以包括但不限于：通过积分电路对像元信号进行积分，得到第一电压输入值，并通过采样保持电路对第一电压输入值进行采样保持，得到第二电压输入值。在得到第二电压输入值之后，可以基于第二电压输入值确定像元对应的电压响应值，比如说，可以将第二电压输入值（即模拟信号的第二电压输入值）作为电压响应值。

其中，积分电路的输入电流可以称为积分电流Iint，是像元信号对应的积分电流Iint，在已知积分电流Iint的基础上，可以通过积分电路对积分电流Iint进行积分操作，对此过程不做限制，得到像元对应的第一电压输入值Vo_int。比如说，积分电路用于将像元Rs的微弱电信号进行积分放大，积分放大的输出结果就是第一电压输入值Vo_int。比如说，可以采用如下方式确定出第一电压输入值Vo_int：Vo_int=Vref-Iint*Tint/Cint，在上述公式中，Vref是积分电路的基准电压，Iint是积分电流，Tint为积分时间，Cint为积分电容。

其中，采样保持电路又称为采样保持放大器，当对模拟信号进行模拟数值转换时，需要一定的转换时间，在这个转换时间内，模拟信号要保持基本不变，这样才能保证转换精度，采样保持电路即为实现这种功能的电路。在此基础上，可以通过采样保持电路对第一电压输入值进行采样保持，得到第二电压输入值。比如说，采样保持电路的输入端是第一电压输入值Vo_int，采样保持电路的输出端是第二电压输入值Vo，可以通过采样保持电路对第一电压输入值Vo_int进行采样保持操作，得到像元对应的第二电压输入值Vo，即Vo=Vo_int。

其中，模数转换电路用于将模拟信号的第二电压输入值Vo转换为数字信号的电压值，而数字信号的电压值就是电压响应值，因此，可以通过模数转换电路对第二电压输入值进行模数转换，得到像元对应的电压响应值，该像元对应的电压响应值可以为数字信号的电压响应值，并输出数字信号的电压响应值。

由以上技术方案可见，本申请实施例中设计一种红外读出电路，K个像元组能够复用目标处理电路，明显降低电路功耗（K个处理电路的功耗降低为一个处理电路的功耗），在不减慢读出速率的基础上，通过改变处理电路的读出模式，使多个像元组复用一个处理电路，能够降低红外读出电路的功耗。能够实现盲元电阻Rd的复用，即一个像元组可以复用P个盲元电阻Rd，通过复用盲元电阻Rd，能够提高红外读出电路的合格率，降低红外读出电路的生产成本。此外，通过控制某个处理电路作为目标处理电路，能够提高图像清晰度，避免工艺差异导致的噪声问题。比如说，若K个处理电路为4个处理电路，在选取第1、5、9、…等处理电路作为目标处理电路时，假设第1个处理电路与第5个处理电路存在工艺差异，则会导致图像存在噪声，继而导致图像清晰度降低。这样，通过选择第2、6、10、…等处理电路作为目标处理电路，若这些处理电路不存在工艺差异，则能够提高图像清晰度，避免工艺差异导致的噪声问题。显然，通过K个像元组复用一个目标处理电路，且可以将不同处理电路选取为目标处理电路，即切换目标处理电路，能够提高图像清晰度。

本申请实施例中，在红外读出电路中增加了开关电路，开关电路可以包括第一选择开关、第二选择开关、第三选择开关、第四选择开关和第五选择开关。第一选择开关、第二选择开关、第三选择开关、第四选择开关和第五选择开关可以为CMOS类型的开关，也可以为其它类型的开关，对此开关类型不做限制。

本申请实施例中，在红外读出电路中增加了寄存器，寄存器配置决定选择开关的状态，通过寄存器配置实现一个像元组复用P个盲元电阻Rd及K个像元组复用一个目标处理电路。寄存器包括第一寄存器、第二寄存器、第三寄存器和第四寄存器。第一寄存器决定第一选择开关的状态，如控制第一选择开关闭合或打开，第二寄存器决定第二选择开关的状态，如控制第二选择开关闭合或打开，第三寄存器决定第四选择开关的状态，如控制第四选择开关闭合或打开，第四寄存器决定第五选择开关的状态，如控制第五选择开关闭合或打开。

通过增加寄存器可配置的开关，通过开关的状态改变红外读出电路的复用模式，实现K (1≤K≤M)个像元组复用一个处理电路，并实现一个像元组复用P（1≤P≤M，P可以为偶数）个盲元电阻Rd，将像元信号进行积分、放大、采样/保持等处理，最终可通过一个IO输出模拟信号，也可通过内部ADC转换成数字信号输出。通过实现K (1≤K≤M)个像元组复用一个处理电路，将M列像元组的工作变为M/K列像元组的工作，明显降低电路功耗。在M个盲元电阻Rd的性能良好的条件下，P个盲元电阻Rd共用，其阻值变为原来的1/P倍，为了保证输出电压不发生改变，可以通过OOC校正来实现校准输出电压值。

在一种可能的实施方式中，参见图3所示，对于N行、M列的红外阵列来说，T₁₁、T₂₁、T₃₁、…、T_N1、…、T_1M、T_2M、T_3M、…、T_NM为像元，S₁、S₂、S₃、S₄、…、S_M为M个像元组对应的M个第三选择开关（可以称为列选开关），在数字逻辑电路的控制下产生行选时序信号和列选时序信号控制像元进行行选和列选，可以通过配置不同寄存器，进而采用不同的处理电路读出模式。

在此基础上，增加M个处理电路对应的M个第一选择开关（可以称为处理电路选择开关）和M-1个第二选择开关（可以称为处理电路的列与列之间的开关），通过寄存器的配置控制选择开关工作。其中，M个第一选择开关分别为S_r1、S_r2、S_r3、S_r4、…、S_rM，M-1个第二选择开关分别为a₁、a₂、a₃、…、a_M-1。

此外，参见图5所示，还可以增加M个盲元电阻对应的M个第四选择开关（可以称为共用盲元电阻Rd使能开关）和M-1个第五选择开关（可以称为列共用盲元电阻Rd列与列之间的开关），通过寄存器的配置控制第四选择开关和第五选择开关工作。其中，M个第四选择开关分别为EN₁、EN₂、EN₃、EN₄、…、EN_M，M-1个第五选择开关分别为en₁、en₂、en₃、en₄、…、en_M-1。

参见图5所示，为4个盲元电阻Rd共用、4个处理电路共用的示意图，当然，盲元电阻Rd的共用模式与处理电路的共用模式相互独立，即盲元电阻Rd的共用数量P与处理电路的共用数量K可以不同，这里是为了方便描述，以盲元电阻Rd的共用数量P为4，处理电路的共用数量K为4为例进行说明。

示例性的，第五选择开关对应的第四寄存器可以为4bit的寄存器sel_en_R，4bit的寄存器的控制位sel_en_R＜3:0＞用于控制第五选择开关en₁、en₂、en₃、en₄、…、en_M-1，寄存器的控制位sel_en_R＜3＞用于控制第五选择开关en₁、en₅、…、en_M-3，寄存器的控制位sel_en_R＜2＞用于控制第五选择开关en₂、en₆、…、en_M-2，寄存器的控制位sel_en_R＜1＞用于控制第五选择开关en₃、en₇、…、en_M-1，寄存器的控制位sel_en_R＜0＞用于控制第五选择开关en₄、en₈、…、en_M-4。

示例性的，第四选择开关对应的第三寄存器可以为4bit的寄存器sel_EN，4bit的寄存器的控制位sel_EN＜3:0＞用于控制第四选择开关EN₁、EN₂、EN₃、EN₄、…、EN_M，寄存器的控制位sel_EN＜3＞用于控制第四选择开关EN₁、EN₅、…、EN_M-3，寄存器的控制位sel_EN＜2＞用于控制第四选择开关EN₂、EN₆、…、EN_M-2，寄存器的控制位sel_EN＜1＞用于控制第四选择开关EN₃、EN₇、…、EN_M-1，寄存器的控制位sel_EN＜0＞用于控制第四选择开关EN₄、EN₈、…、EN_M。

示例性的，列选信号S₁、S₂、…、S_M受时序控制依次选通读出，这样，就可以控制第三选择开关S₁、S₂、…、S_M的打开或者闭合，对此过程不做限制。

示例性的，第二选择开关对应的第二寄存器可以为4bit的寄存器sel_col，4bit的寄存器的控制位sel_col＜3:0＞用于控制第二选择开关a₁、a₂、a₃、…、a_M-1，比如说，寄存器的控制位sel_col＜3＞用于控制第二选择开关a₁、a₅、…、a_M-3，寄存器的控制位sel_col＜2＞用于控制第二选择开关a₂、a₆、…、a_M-2，寄存器的控制位sel_col＜1＞用于控制第二选择开关a₃、a₇、…、a_M-1，寄存器的控制位sel_col＜0＞用于控制第二选择开关a₄、a₈、…、a_M-4。在处理电路四列共用时，M列像元信号分为M/4组，每组存在4个处理电路（处理电路1~4）。

示例性的，第一选择开关对应的第一寄存器可以为4bit的寄存器sel_mode，4bit的寄存器的控制位sel_mode＜3:0＞用于控制第一选择开关S_r1、S_r2、S_r3、S_r4、…、S_rM，寄存器的控制位sel_mode＜3＞用于控制第一选择开关S_r1、S_r5、…、S_rM-3，寄存器的控制位sel_mode＜2＞用于控制第一选择开关S_r2、S_r6、…、S_rM-2，寄存器的控制位sel_mode＜1＞用于控制第一选择开关S_r3、S_r7、…、S_rM-1，寄存器的控制位sel_mode＜0＞用于控制第一选择开关S_r4、S_r8、…、S_rM。

在一种可能的实施方式中，当盲元电阻Rd在正常模式（P=1且K=1）下使用时，那么，4bit寄存器的控制位sel_EN＜3:0＞用于控制第四选择开关EN₁、EN₂、EN₃、EN₄、…、EN_M闭合。4bit寄存器的控制位sel_en_R＜3＞用于控制第五选择开关en₁、en₂、en₃、en₄、…、en_M-1断开。4bit寄存器的控制位sel_col＜3:0＞用于控制第二选择开关a₁、a₂、a₃、…、a_M-1断开。4bit寄存器的控制位sel_mode＜3:0＞用于控制第一选择开关S_r1、S_r2、S_r3、S_r4、…、S_rM闭合。在上述开关状态下，像元信号在列选信号的控制下，可以采用单列读出模式输出信号。

在一种可能的实施方式中，当盲元电阻Rd在复用模式（P=4且K=4）下使用时，假设盲元电阻Rd的电阻值为R，则复用模式下的电阻值变为R/4，那么，4bit寄存器的控制位sel_EN＜3:0＞用于控制第四选择开关EN₁、EN₂、EN₃、EN₄、…、EN_M闭合。4bit寄存器的控制位sel_en_R＜3＞用于控制第五选择开关en₁、en₅、…、en_M-3闭合，4bit寄存器的控制位sel_en_R＜2＞用于控制第五选择开关en₂、en₆、…、en_M-2闭合，4bit寄存器的控制位sel_en_R＜1＞用于控制第五选择开关en₃、en₇、…、en_M-1闭合，4bit寄存器的控制位sel_en_R＜0＞用于控制第五选择开关en₄、en₈、…、en_M-4打开。4bit寄存器的控制位sel_col＜3＞用于控制第二选择开关a₁、a₅、…、a_M-3闭合，4bit寄存器的控制位sel_col＜2＞用于控制第二选择开关a₂、a₆、…、a_M-2闭合，4bit寄存器的控制位sel_col＜1＞用于控制第二选择开关a₃、a₇、…、a_M-1闭合，4bit寄存器的控制位sel_col＜0＞用于控制第二选择开关a₄、a₈、…、a_M-4打开。此外，在列选时序的控制下，像元信号被逐列读出信号，处理电路的选择由4bit寄存器的控制位sel_mode＜3:0＞控制，比如说，4bit寄存器的控制位sel_mode＜3:0＞控制第一选择开关S_r1、S_r2、S_r3、S_r4、…、S_rM。

在4列处理电路共用时，存在四种读出方式，第一种读出方式：4bit寄存器的控制位sel_mode＜3＞用于控制第一选择开关S_r1、S_r5、…、S_rM-3闭合，4bit寄存器的控制位sel_mode＜2＞用于控制第一选择开关S_r2、S_r6、…、S_rM-2打开，4bit寄存器的控制位sel_mode＜1＞用于控制第一选择开关S_r3、S_r7、…、S_rM-1打开，4bit寄存器的控制位sel_mode＜0＞用于控制第一选择开关S_r4、S_r8、…、S_rM打开，在第一种读出方式下，像元信号被第一组处理电路读出。第二种读出方式：4bit寄存器的控制位sel_mode＜3＞用于控制第一选择开关S_r1、S_r5、…、S_rM-3打开，4bit寄存器的控制位sel_mode＜2＞用于控制第一选择开关S_r2、S_r6、…、S_rM-2闭合，4bit寄存器的控制位sel_mode＜1＞用于控制第一选择开关S_r3、S_r7、…、S_rM-1打开，4bit寄存器的控制位sel_mode＜0＞用于控制第一选择开关S_r4、S_r8、…、S_rM打开，在第二种读出方式下，像元信号被第二组处理电路读出。第三种读出方式：4bit寄存器的控制位sel_mode＜3＞用于控制第一选择开关S_r1、S_r5、…、S_rM-3打开，4bit寄存器的控制位sel_mode＜2＞用于控制第一选择开关S_r2、S_r6、…、S_rM-2打开，4bit寄存器的控制位sel_mode＜1＞用于控制第一选择开关S_r3、S_r7、…、S_rM-1闭合，4bit寄存器的控制位sel_mode＜0＞用于控制第一选择开关S_r4、S_r8、…、S_rM打开，在第三种读出方式下，像元信号被第三组处理电路读出。第四种读出方式：4bit寄存器的控制位sel_mode＜3＞用于控制第一选择开关S_r1、S_r5、…、S_rM-3打开，4bit寄存器的控制位sel_mode＜2＞用于控制第一选择开关S_r2、S_r6、…、S_rM-2打开，4bit寄存器的控制位sel_mode＜1＞用于控制第一选择开关S_r3、S_r7、…、S_rM-1打开，4bit寄存器的控制位sel_mode＜0＞用于控制第一选择开关S_r4、S_r8、…、S_rM闭合，在第四种读出方式下，像元信号被第四组处理电路读出。

示例性的，当盲元电阻Rd共用时，电路性能可以通过调整Veb进行片上非均匀性校正、调整Vfid的值或者Rdm的阻值以满足性能要求，从而可以实现其它盲元电阻Rd的共用补偿，假设第二列的盲元电阻Rd损坏，通过寄存器控制位sel_EN＜2＞控制第二列盲元电阻Rd工作的开关EN₂、EN₆、…、EN_M-2断开，采用每组其余三列盲元电阻Rd并联工作，电阻变为R/3，抵消由于盲元电阻Rd损坏导致的异常工作情况，且多列盲元电阻Rd共用可以忽略此列电阻对电路的性能影响。盲元电阻Rd的共用可以限于偶数列共用，即1≤P≤M，且P为偶数。

在一种可能的实施方式中，参见图6所示，为红外阵列和红外读出电路的结构示意图，以8列（M=8）单行像元为例，采用四个盲元电阻Rd共用及两个处理电路共用，即P=4且K=2，且选择奇数列的处理电路读出像元信号。

4bit寄存器的控制位sel_EN＜3:0＞用于控制第四选择开关EN₁、EN₂、EN₃、EN₄、…、EN_M闭合。此外，4bit寄存器的控制位sel_en_R＜3＞用于控制第五选择开关en₁、en₅、…、en_M-3闭合，4bit寄存器的控制位sel_en_R＜2＞用于控制第五选择开关en₂、en₆、…、en_M-2闭合，4bit寄存器的控制位sel_en_R＜1＞用于控制第五选择开关en₃、en₇、…、en_M-1闭合，4bit寄存器的控制位sel_en_R＜0＞用于控制第五选择开关en₄、en₈、…、en_M-4打开（即断开）。

在K=2时，由两个处理电路共用读出信号，第二选择开关对应的第二寄存器为2bit的寄存器sel_col，2bit的寄存器的控制位sel_col＜1:0＞用于控制第二选择开关a₁、a₂、a₃、…、a_M-1。比如说，寄存器的控制位sel_col＜1＞用于控制第二选择开关a₁、a₃、a₅、a₇闭合，寄存器的控制位sel_col＜0＞用于控制第二选择开关a₂、a₄、a₆打开。在两个处理电路共用时，M列处理电路分为M/2组，每组包含2个处理电路（处理电路1~2）。第一选择开关对应的第一寄存器为2bit的寄存器sel_mode，2bit的寄存器的控制位sel_mode＜1:0＞用于控制第一选择开关S_r1、S_r2、S_r3、S_r4、…、S_rM。比如说，寄存器的控制位sel_mode＜1＞用于控制第一选择开关S_r1、S_r3、S_r5、S_r7闭合，以采用奇数列的处理电路读出像元信号，寄存器的控制位sel_mode＜0＞用于控制第一选择开关S_r2、S_r4、S_r6、S_r8闭合，以采用偶数列的处理电路读出像元信号。在选择奇数列的处理电路读出像元信号时，寄存器的控制位sel_mode＜1＞用于控制第一选择开关S_r1、S_r3、S_r5、S_r7闭合，寄存器的控制位sel_mode＜0＞用于控制第一选择开关S_r2、S_r4、S_r6、S_r8打开。

在一种可能的实施方式中，在M*N（M、N为偶数）的红外阵列内，最多K（K为偶数，且1≤K≤M）个处理电路共用，第二选择开关a₁、a₂、a₃、…、a_M-1采用Kbit的寄存器控制，K个处理电路为一组，K列像元为一组（即几个像元组为一个像元组集合），一共将M列像元划分为M/K组（K为偶数，且K≤M）。比如说，若2个处理电路共用，则采用2bit的寄存器控制第二选择开关a₁、a₂、a₃、…、a_M-1，2列像元为一组，一共将M个像元组划分为M/2组。又例如，若8个处理电路共用，则采用8bit的寄存器控制第二选择开关a₁、a₂、a₃、…、a_M-1，8列像元一组，一共将M个像元组划分为M/8组，以此类推。

示例性的，在P个盲元电阻共用时，通过Pbit的寄存器sel_en_R控制第五选择开关en₁、en₂、en₃、en₄、…、en_M-1，并通过Pbit的寄存器sel_EN控制第四选择开关EN₁、EN₂、EN₃、EN₄、…、EN_M，在选择P（P为偶数，且1≤P≤M）个盲元电阻共用时，仅采用偶数列盲元电阻共用。以及，K个处理电路共用，通过Kbit的寄存器sel_col控制第二选择开关a₁、a₂、a₃、…、a_M-1，并通过Kbit的寄存器sel_mode控制第一选择开关S_r1、S_r2、S_r3、S_r4、…、S_rM。在上述过程中，P和K相互独立，P可以为偶数，K可以为偶数，对此不做限制。

在一种可能的实施方式中，上述开关（第一选择开关、第二选择开关、第三选择开关、第四选择开关、第五选择开关）可以为CMOS开关。在电路设计中，可以限制盲元电阻Rd共用的最大数量，从而限制寄存器的最高比特位，可以限制处理电路共用的最大数量，从而限制寄存器的最高比特位。

基于与上述红外读出电路同样的申请构思，本申请实施例中提出另一种红外读出电路，红外阵列可以包括第一维度的M个像元组，M为大于1的正整数，每个像元组可以包括多个像元。其中，红外读出电路可以包括数字逻辑电路和M个像元组对应的M个处理电路，M个像元组与M个处理电路一一对应。其中，M个像元组被划分为多个像元组集合，每个像元组集合可以包括K个像元组，K可以为大于1的正整数，且K可以小于M。

数字逻辑电路，用于从像元组集合的K个像元组对应的K个处理电路中选取目标处理电路，从K个像元组中选取目标像元组，并控制该目标像元组与该目标处理电路连通，以使该目标处理电路获取该目标像元组对应的像元信号，并基于该像元信号确定该目标像元组对应的电压响应值。

在一种可能的实施方式中，数字逻辑电路从K个像元组中选取目标像元组时具体用于：若K个像元组对应K个读取周期，则在每个读取周期，数字逻辑电路将该读取周期对应的像元组选取为目标像元组。

在一种可能的实施方式中，每个处理电路与该处理电路对应的像元组之间存在第一选择开关和第三选择开关，第一选择开关的第一端连接该处理电路，第三选择开关的第一端连接该像元组，且第一选择开关的第二端与第三选择开关的第二端连接；相邻两个连接线之间存在第二选择开关，其中，连接线为第一选择开关的第二端与第三选择开关的第二端之间的连接线；

数字逻辑电路，用于控制同一像元组集合对应的处理电路之间的第二选择开关闭合，并控制不同像元组集合对应的处理电路之间的第二选择开关打开；

数字逻辑电路，用于控制目标处理电路对应的第一选择开关闭合，并控制除目标处理电路之外的其它处理电路对应的第一选择开关打开；

数字逻辑电路，用于控制K个像元组中的目标像元组对应的第三选择开关闭合，并控制除目标像元组之外的其它像元组对应的第三选择开关打开。

在一种可能的实施方式中，红外读出电路还可以包括第一选择开关对应的第一寄存器以及第二选择开关对应的第二寄存器；

数字逻辑电路，用于将第一代码信号存储到第一寄存器，以通过该第一代码信号控制目标处理电路对应的第一选择开关闭合，并通过该第一代码信号控制除目标处理电路之外的其它处理电路对应的第一选择开关打开；

数字逻辑电路，用于将第二代码信号存储到第二寄存器，以通过第二代码信号控制同一像元组集合对应的处理电路之间的第二选择开关闭合，并通过第二代码信号控制不同像元组集合对应的处理电路之间的第二选择开关打开。

在一种可能的实施方式中，第一代码信号包括目标处理电路对应的第一选择开关的第一数值，第一数值存储到第一寄存器中该第一选择开关对应的控制位，且第一数值用于控制第一选择开关闭合；第一代码信号包括除该目标处理电路之外的其它处理电路对应的第一选择开关的第二数值，第二数值存储到第一寄存器中该第一选择开关对应的控制位，且第二数值用于控制第一选择开关打开；第二代码信号包括同一像元组集合对应的处理电路之间的第二选择开关的第一数值，第一数值存储到第二寄存器中该第二选择开关对应的控制位，且第一数值用于控制第二选择开关闭合；第二代码信号包括不同像元组集合对应的处理电路之间的第二选择开关的第二数值，第二数值存储到第二寄存器中该第二选择开关对应的控制位，且第二数值用于控制第二选择开关打开。

在一种可能的实施方式中，若K个像元组对应K个读取周期，数字逻辑电路，用于在每个读取周期的开始时刻，将该读取周期对应的像元组选取为目标像元组，并向目标像元组对应的目标处理电路发送控制信号；

目标处理电路，用于在接收到控制信号之后，获取目标像元组对应的像元信号，基于像元信号确定目标像元组对应的电压响应值。

在一种可能的实施方式中，红外读出电路可以包括M个像元组对应的M个盲元电阻，每个盲元电阻对应第四选择开关，盲元电阻可以通过第四选择开关与该盲元电阻对应的像元组连接，且相邻两个盲元电阻对应的第四选择开关之间存在第五选择开关；其中，M个盲元电阻被划分为多个盲元电阻集合，每个盲元电阻集合可以包括P个盲元电阻，P可以为大于1的正整数，且P小于M。

示例性的，数字逻辑电路，用于控制每个盲元电阻对应的第四选择开关闭合，控制同一盲元电阻集合对应的盲元电阻之间的第五选择开关闭合，并控制不同盲元电阻集合对应的盲元电阻之间的第五选择开关打开。

在一种可能的实施方式中，红外读出电路还可以包括第四选择开关对应的第三寄存器和第五选择开关对应的第四寄存器；数字逻辑电路，用于将第三代码信号存储到第三寄存器，以通过第三代码信号控制每个盲元电阻对应的第四选择开关闭合；数字逻辑电路，用于将第四代码信号存储到第四寄存器，以通过第四代码信号控制同一盲元电阻集合对应的盲元电阻之间的第五选择开关闭合，控制不同盲元电阻集合对应的盲元电阻之间的第五选择开关打开。

在一种可能的实施方式中，第三代码信号可以包括每个第四选择开关的第一数值，该第一数值存储到第三寄存器中该第四选择开关对应的控制位，且该第一数值用于控制第四选择开关闭合。此外，第四代码信号可以包括同一盲元电阻集合对应的盲元电阻之间的第五选择开关的第一数值，该第一数值存储到第四寄存器中该第五选择开关对应的控制位，且该第一数值用于控制第五选择开关闭合；第四代码信号还可以包括不同盲元电阻集合对应的盲元电阻之间的第五选择开关的第二数值，该第二数值存储到第四寄存器中该第五选择开关对应的控制位，且该第二数值用于控制第五选择开关打开。

基于与上述红外读出电路同样的申请构思，本申请实施例中提出一种红外读出电路的控制方法，红外阵列可以包括第一维度（如列维度或者行维度）的M个像元组，M为大于1的正整数，每个像元组包括多个像元，红外读出电路包括M个像元组对应的M个处理电路，该方法可以包括：

步骤S11、针对每个像元组集合，从该像元组集合的K个像元组对应的K个处理电路中选取目标处理电路；其中，M个像元组被划分为多个像元组集合，每个像元组集合包括K个像元组，K为大于1的正整数，且K小于M。

步骤S12、从像元组集合的K个像元组中选取目标像元组。

步骤S13、通过目标处理电路获取目标像元组对应的像元信号，并基于该像元信号确定目标像元组对应的电压响应值。

示例性的，从该像元组集合的K个像元组对应的K个处理电路中选取目标处理电路，可以包括但不限于：从K个处理电路中随机选取一个处理电路作为目标处理电路；或，基于处理电路的选取命令从K个处理电路中选取目标处理电路。进一步的，从像元组集合的K个像元组对应的K个处理电路中选取目标处理电路之后，若接收到处理电路的更新命令，该更新命令用于更新K个处理电路中的目标处理电路，那么，还可以基于该更新命令从K个处理电路中选取新的处理电路，并将新的处理电路作为目标处理电路。

示例性的，从像元组集合的K个像元组中选取目标像元组，可以包括但不限于：若K个像元组对应K个读取周期，则在每个读取周期的开始时刻，将读取周期对应的像元组选取为目标像元组。

示例性的，每个处理电路与该处理电路对应的像元组之间存在第一选择开关和第三选择开关，第一选择开关的第一端连接该处理电路，第三选择开关的第一端连接该像元组，且第一选择开关的第二端与第三选择开关的第二端连接；相邻两个连接线之间存在第二选择开关，其中，连接线为第一选择开关的第二端与第三选择开关的第二端之间的连接线；在此基础上，通过目标处理电路获取目标像元组对应的像元信号，可以包括但不限于：控制同一像元组集合对应的处理电路之间的第二选择开关闭合，并控制不同像元组集合对应的处理电路之间的第二选择开关打开；控制目标处理电路对应的第一选择开关闭合，控制除目标处理电路之外的其它处理电路对应的第一选择开关打开，控制目标像元组对应的第三选择开关闭合，并控制除目标像元组之外的其它像元组对应的第三选择开关打开，以使目标像元组与目标处理电路连通；在目标像元组与目标处理电路连通之后，通过目标处理电路获取目标像元组对应的像元信号。

示例性的，红外读出电路还包括第一选择开关对应的第一寄存器和第二选择开关对应的第二寄存器；控制目标处理电路对应的第一选择开关闭合，控制除目标处理电路之外的其它处理电路对应的第一选择开关打开，包括：将第一代码信号存储到第一寄存器，以通过第一代码信号控制目标处理电路对应的第一选择开关闭合，并通过第一代码信号控制除目标处理电路之外的其它处理电路对应的第一选择开关打开；控制同一像元组集合对应的处理电路之间的第二选择开关闭合，并控制不同像元组集合对应的处理电路之间的第二选择开关打开，包括：将第二代码信号存储到第二寄存器，以通过第二代码信号控制同一像元组集合对应的处理电路之间的第二选择开关闭合，并通过第二代码信号控制不同像元组集合对应的处理电路之间的第二选择开关打开。

示例性的，第一代码信号包括目标处理电路对应的第一选择开关的第一数值，第一数值存储到第一寄存器中该第一选择开关对应的控制位，且第一数值用于控制第一选择开关闭合；第一代码信号包括除该目标处理电路之外的其它处理电路对应的第一选择开关的第二数值，第二数值存储到第一寄存器中该第一选择开关对应的控制位，且第二数值用于控制第一选择开关打开；第二代码信号包括同一像元组集合对应的处理电路之间的第二选择开关的第一数值，第一数值存储到第二寄存器中该第二选择开关对应的控制位，且第一数值用于控制第二选择开关闭合；第二代码信号包括不同像元组集合对应的处理电路之间的第二选择开关的第二数值，第二数值存储到第二寄存器中该第二选择开关对应的控制位，且第二数值用于控制第二选择开关打开。

以上仅为本申请的实施例而已，并不用于限制本申请的技术方案，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求的保护范围之内。

Claims (16)

1.一种红外读出电路，其特征在于，红外阵列包括第一维度的M个像元组，M为大于1的正整数，每个像元组包括多个像元；

其中，所述红外读出电路包括数字逻辑电路和所述M个像元组对应的M个处理电路；其中，所述M个像元组被划分为多个像元组集合，每个像元组集合包括K个像元组，K为大于1的正整数，且K小于M；

所述数字逻辑电路，用于从像元组集合的K个像元组对应的K个处理电路中选取目标处理电路，从所述K个像元组中选取目标像元组，并控制所述目标像元组与所述目标处理电路连通，以使所述目标处理电路获取所述目标像元组对应的像元信号，基于所述像元信号确定所述目标像元组对应的电压响应值。

2.根据权利要求1所述的红外读出电路，其特征在于，

所述数字逻辑电路从所述K个像元组中选取目标像元组时具体用于：

若所述K个像元组对应K个读取周期，则在每个读取周期，所述数字逻辑电路将该读取周期对应的像元组选取为目标像元组。

3.根据权利要求1所述的红外读出电路，其特征在于，

每个处理电路与该处理电路对应的像元组之间存在第一选择开关和第三选择开关，所述第一选择开关的第一端连接该处理电路，所述第三选择开关的第一端连接该像元组，且所述第一选择开关的第二端与所述第三选择开关的第二端连接；相邻两个连接线之间存在第二选择开关，其中，所述连接线为所述第一选择开关的第二端与所述第三选择开关的第二端之间的连接线；

所述数字逻辑电路，用于控制同一像元组集合对应的处理电路之间的第二选择开关闭合，控制不同像元组集合对应的处理电路之间的第二选择开关打开；

所述数字逻辑电路，用于控制目标处理电路对应的第一选择开关闭合，并控制除目标处理电路之外的其它处理电路对应的第一选择开关打开；

所述数字逻辑电路，用于控制所述K个像元组中的目标像元组对应的第三选择开关闭合，控制除目标像元组之外的其它像元组对应的第三选择开关打开。

4.根据权利要求3所述的红外读出电路，其特征在于，所述红外读出电路还包括第一选择开关对应的第一寄存器和第二选择开关对应的第二寄存器；

所述数字逻辑电路，用于将第一代码信号存储到所述第一寄存器，以通过所述第一代码信号控制目标处理电路对应的第一选择开关闭合，并控制除目标处理电路之外的其它处理电路对应的第一选择开关打开；

所述数字逻辑电路，用于将第二代码信号存储到所述第二寄存器，以通过所述第二代码信号控制同一像元组集合对应的处理电路之间的第二选择开关闭合，并控制不同像元组集合对应的处理电路之间的第二选择开关打开。

5.根据权利要求4所述的红外读出电路，其特征在于，

所述第一代码信号包括目标处理电路对应的第一选择开关的第一数值，第一数值存储到第一寄存器中该第一选择开关对应的控制位，且第一数值用于控制第一选择开关闭合；所述第一代码信号包括除该目标处理电路之外的其它处理电路对应的第一选择开关的第二数值，第二数值存储到第一寄存器中该第一选择开关对应的控制位，且第二数值用于控制第一选择开关打开；

所述第二代码信号包括同一像元组集合对应的处理电路之间的第二选择开关的第一数值，第一数值存储到第二寄存器中该第二选择开关对应的控制位，且第一数值用于控制第二选择开关闭合；所述第二代码信号包括不同像元组集合对应的处理电路之间的第二选择开关的第二数值，第二数值存储到第二寄存器中该第二选择开关对应的控制位，且第二数值用于控制第二选择开关打开。

6.根据权利要求1-5任一项所述的红外读出电路，其特征在于，

若所述K个像元组对应K个读取周期，所述数字逻辑电路，用于在每个读取周期的开始时刻，将所述读取周期对应的像元组选取为目标像元组，并向所述目标像元组对应的所述目标处理电路发送控制信号；

所述目标处理电路，用于在接收到所述控制信号之后，获取所述目标像元组对应的像元信号，基于所述像元信号确定所述目标像元组对应的电压响应值。

7.根据权利要求1-5任一项所述的红外读出电路，其特征在于，

所述红外读出电路包括所述M个像元组对应的M个盲元电阻，每个盲元电阻对应第四选择开关，盲元电阻通过第四选择开关与该盲元电阻对应的像元组连接，相邻两个盲元电阻对应的第四选择开关之间存在第五选择开关；

其中，所述M个盲元电阻被划分为多个盲元电阻集合，每个盲元电阻集合包括P个盲元电阻，P为大于1的正整数，且P小于M；

所述数字逻辑电路，用于控制每个盲元电阻对应的第四选择开关闭合，控制同一盲元电阻集合对应的盲元电阻之间的第五选择开关闭合，并控制不同盲元电阻集合对应的盲元电阻之间的第五选择开关打开。

8.根据权利要求7所述的红外读出电路，其特征在于，所述红外读出电路还包括第四选择开关对应的第三寄存器和第五选择开关对应的第四寄存器；

所述数字逻辑电路，用于将第三代码信号存储到所述第三寄存器，以通过所述第三代码信号控制每个盲元电阻对应的第四选择开关闭合；

所述数字逻辑电路，用于将第四代码信号存储到所述第四寄存器，以通过所述第四代码信号控制同一盲元电阻集合对应的盲元电阻之间的第五选择开关闭合，控制不同盲元电阻集合对应的盲元电阻之间的第五选择开关打开。

9.根据权利要求8所述的红外读出电路，其特征在于，所述第三代码信号包括每个第四选择开关的第一数值，第一数值存储到第三寄存器中该第四选择开关对应的控制位，且第一数值用于控制第四选择开关闭合；

所述第四代码信号包括同一盲元电阻集合对应的盲元电阻之间的第五选择开关的第一数值，第一数值存储到第四寄存器中该第五选择开关对应的控制位，且第一数值用于控制第五选择开关闭合；所述第四代码信号包括不同盲元电阻集合对应的盲元电阻之间的第五选择开关的第二数值，第二数值存储到第四寄存器中该第五选择开关对应的控制位，且第二数值用于控制第五选择开关打开。

10.一种红外读出电路的控制方法，其特征在于，红外阵列包括第一维度的M个像元组，M为大于1的正整数，每个像元组包括多个像元，所述红外读出电路包括所述M个像元组对应的M个处理电路，所述方法包括：

针对每个像元组集合，从所述像元组集合的K个像元组对应的K个处理电路中选取目标处理电路；其中，所述M个像元组被划分为多个像元组集合，每个像元组集合包括K个像元组，K为大于1的正整数，且K小于M；

从所述像元组集合的K个像元组中选取目标像元组；

通过所述目标处理电路获取所述目标像元组对应的像元信号，并基于所述像元信号确定所述目标像元组对应的电压响应值。

11.根据权利要求10所述的方法，其特征在于，所述从所述像元组集合的K个像元组对应的K个处理电路中选取目标处理电路，包括：

从所述K个处理电路中随机选取一个处理电路作为目标处理电路；或，

基于处理电路的选取命令从所述K个处理电路中选取目标处理电路。

12.根据权利要求11所述的方法，其特征在于，所述从所述像元组集合的K个像元组对应的K个处理电路中选取目标处理电路之后，还包括：

若接收到处理电路的更新命令，所述更新命令用于更新所述K个处理电路中的目标处理电路，则基于所述更新命令从所述K个处理电路中选取新的处理电路，并将所述新的处理电路作为所述目标处理电路。

13.根据权利要求10所述的方法，其特征在于，

所述从所述像元组集合的K个像元组中选取目标像元组，包括：

若所述K个像元组对应K个读取周期，则在每个读取周期的开始时刻，将所述读取周期对应的像元组选取为所述目标像元组。

14.根据权利要求10-13任一项所述的方法，其特征在于，

每个处理电路与该处理电路对应的像元组之间存在第一选择开关和第三选择开关，所述第一选择开关的第一端连接该处理电路，所述第三选择开关的第一端连接该像元组，且所述第一选择开关的第二端与所述第三选择开关的第二端连接；相邻两个连接线之间存在第二选择开关，其中，所述连接线为所述第一选择开关的第二端与所述第三选择开关的第二端之间的连接线；

所述通过所述目标处理电路获取所述目标像元组对应的像元信号，包括：

控制同一像元组集合对应的处理电路之间的第二选择开关闭合，并控制不同像元组集合对应的处理电路之间的第二选择开关打开；

控制所述目标处理电路对应的第一选择开关闭合，控制除所述目标处理电路之外的其它处理电路对应的第一选择开关打开，控制所述目标像元组对应的第三选择开关闭合，并控制除所述目标像元组之外的其它像元组对应的第三选择开关打开，以使所述目标像元组与所述目标处理电路连通；

在所述目标像元组与所述目标处理电路连通之后，通过所述目标处理电路获取所述目标像元组对应的像元信号。

15.根据权利要求14所述的方法，其特征在于，所述红外读出电路还包括第一选择开关对应的第一寄存器和第二选择开关对应的第二寄存器；

所述控制所述目标处理电路对应的第一选择开关闭合，控制除所述目标处理电路之外的其它处理电路对应的第一选择开关打开，包括：

将第一代码信号存储到所述第一寄存器，以通过所述第一代码信号控制所述目标处理电路对应的第一选择开关闭合，并通过所述第一代码信号控制除所述目标处理电路之外的其它处理电路对应的第一选择开关打开；

所述控制同一像元组集合对应的处理电路之间的第二选择开关闭合，并控制不同像元组集合对应的处理电路之间的第二选择开关打开，包括：

将第二代码信号存储到所述第二寄存器，以通过所述第二代码信号控制同一像元组集合对应的处理电路之间的第二选择开关闭合，并通过所述第二代码信号控制不同像元组集合对应的处理电路之间的第二选择开关打开。

16.根据权利要求15所述的方法，其特征在于，

所述第一代码信号包括目标处理电路对应的第一选择开关的第一数值，第一数值存储到第一寄存器中该第一选择开关对应的控制位，且第一数值用于控制第一选择开关闭合；所述第一代码信号包括除该目标处理电路之外的其它处理电路对应的第一选择开关的第二数值，第二数值存储到第一寄存器中该第一选择开关对应的控制位，且第二数值用于控制第一选择开关打开；

所述第二代码信号包括同一像元组集合对应的处理电路之间的第二选择开关的第一数值，第一数值存储到第二寄存器中该第二选择开关对应的控制位，且第一数值用于控制第二选择开关闭合；所述第二代码信号包括不同像元组集合对应的处理电路之间的第二选择开关的第二数值，第二数值存储到第二寄存器中该第二选择开关对应的控制位，且第二数值用于控制第二选择开关打开。