CN117294968B

CN117294968B - 信号处理电路和电子设备

Info

Publication number: CN117294968B
Application number: CN202310962957.3A
Authority: CN
Inventors: 郭同辉
Original assignee: Pulse Vision Beijing Technology Co ltd
Current assignee: Pulse Vision Beijing Technology Co ltd
Priority date: 2023-08-01
Filing date: 2023-08-01
Publication date: 2024-05-07
Anticipated expiration: 2043-08-01
Also published as: CN117294968A

Abstract

本公开实施例公开了一种信号处理电路和电子设备，其中，信号处理电路包括：第一像素阵列，第二像素阵列，以及n个列处理器；第一像素阵列，用于根据复位信号控制第一像素阵列中的所述第一像素单元逐行执行复位，每行第一像素阵列输出n个复位信号并分别发送到n个所述列处理器；第二像素阵列，用于在所述第一像素阵列完成复位后，根据外部控制信号控制所述第二像素单元逐行进行像素信号的量化，每行所述第二像素单元输出n个目标信号并分别发送到n个所述列处理器；每个所述列处理器，分别用于接收每个所述第二像素单元的所述目标信号，根据所述目标信号和预存的m个所述复位信号，确定所述第二像素单元对应的编码数据。

Description

信号处理电路和电子设备

技术领域

本公开涉及图像传感器技术领域，尤其是一种信号处理电路和电子设备。

背景技术

图像传感器已经被广泛地应用在数码相机、移动手机、医疗、汽车、无人机和机器识别等领域，特别是制造互补型金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)图像传感器技术的快速发展，使人们对图像传感器的输出图像品质有了更高的要求。CMOS图像传感器依据信号采集方式，可分为两种类别：一种方式是，对像素设定曝光时长进而测量电压信号变化量的方式；第二种方式是，对像素设定电压变化量进而测量曝光时长的方式，此种图像传感器称为脉冲序列式图像传感器。

发明内容

根据本公开实施例的一个方面，提供了一种信号处理电路，包括：由m行*n列的第一像素单元组成的第一像素阵列，由p行*n列的第二像素单元组成的第二像素阵列，以及n个列处理器；其中，每个所述列处理器对应一列中的m个所述第一像素单元和p个所述第二像素单元；所述m、n、p分别为大于等于1的整数；

所述第一像素阵列，用于根据复位信号控制所述第一像素阵列中的所述第一像素单元逐行执行复位，每行所述第一像素阵列输出n个所述复位信号并分别发送到n个所述列处理器；

所述第二像素阵列，用于在所述第一像素阵列完成复位后，根据外部控制信号控制所述第二像素单元逐行进行像素信号的量化，每行所述第二像素单元输出n个目标信号并分别发送到n个所述列处理器；

每个所述列处理器，分别用于接收每个所述第二像素单元的所述目标信号，根据所述目标信号和预存的m个所述复位信号，确定所述第二像素单元对应的编码数据。

可选地，所述列处理器包括信号存储单元和一个比较器；

所述信号存储单元的一端与所述比较器的第一输入端连接，以及通过开关与外部信号输入端连接；所述信号存储单元的另一端通过一个开关与比较信号连接，通过另一个开关接地；

所述比较器的第一输入端与所述信号存储单元的一端连接，并通开关与所述外部信号输入端连接；所述比较器的第二输入端通过一个开关与所述外部信号输入端连接，通过另一个开关接地。

可选地，所述信号存储单元包括m个电容和m个开关；每个所述电容与一个开关串联后互相并联；

每个所述电容，用于存储一个所述第一像素单元传输的所述复位信号；

所述信号存储单元通过并联结构确定m个所述复位信号的信号平均值，将所述信号平均值和所述比较信号的差值作为所述比较器的第一输入端的差值信号。

可选地，所述比较器，用于响应于所述第二像素单元输出所述目标信号，通过控制多个所述开关的导通和断开，使所述差值信号输入所述比较器的第一输入端，所述目标信号输入所述比较器的第二输入端；根据所述差值信号和所述目标信号之间的关系，确定所述编码数据。

可选地，所述列处理器中还包括一个D触发器；

所述D触发器的输入端与所述比较器的输出端连接，输出端与所述列处理器对应的每个所述第一像素单元以及所述列处理器对应的每个所述第二像素单元连接；并根据外部时钟信号的控制输出复位信号到每个所述第一像素单元和每个所述第二像素单元。

可选地，所述第二像素组中每个所述第二像素单元在输出所述目标信号后，根据所述列处理器反馈的复位信号和第一时序信号控制所述第二像素单元执行复位操作，并根据第二时序信号的控制结束所述第二像素单元的复位操作。

可选地，所述第一像素单元和所述第二像素单元分别为图像传感器像素单元。

可选地，所述图像传感器像素单元包括：光电二极管、复位控制电路和辅助电路；

所述光电二极管，用于在曝光时长内接收光信号以产生光电电荷，并根据所述复位控制电路的控制执行复位操作；

所述复位控制电路，用于根据第一时序信号控制所述光电二极管执行复位操作；

所述辅助电路，用于在所述光电二极管复位时输出复位信号，或根据所述光电二极管的电势变化，输出目标信号。

可选地，所述复位控制电路包括复位晶体管和至少一个辅助晶体管；

所述复位晶体管的源极与所述光电二极管连接，漏极与供电电源连接，栅极与至少一个辅助晶体管连接，用于根据所述至少一个辅助晶体管的导通或断开，控制所述光电二极管执行复位操作。

可选地，所述至少一个辅助晶体管包括第一辅助晶体管和第二辅助晶体管；

所述第一辅助晶体管的源极与列处理器连接，漏极与所述复位晶体管的栅极连接，栅极连接第一时序信号，根据所述第一时序信号连通或断开所述复位晶体管的栅极与所述列处理器之间的连接；

所述第二辅助晶体管的源极接地，漏极与所述复位晶体管的栅极连接，栅极连接第二时序信号，根据所述第二时序信号连通或断开所述复位晶体管的栅极与地之间的连接。

可选地，所述辅助电路包括源跟随晶体管和像素选择晶体管；

所述源跟随晶体管的栅极与所述光电二极管连接，源极与所述像素选择晶体管连接，漏极与供电电源连接；用于探测并跟随所述光电二极管的电势变化，确定目标信号或复位信号；

所述像素选择晶体管的漏极与所述源跟随晶体管的源极连接，源极为图像传感器像素的信号输出端，栅极与外部控制信号连接，并根据所述外部控制信号的控制确定是否输出所述目标信号或所述复位信号。

根据本公开实施例的另一方面，提供了一种电子设备，包括：处理器，以及与所述处理器通信连接的存储器，还包括上述任一实施例所述的图像传感器；

所述存储器存储计算机执行指令；

所述处理器执行所述存储器存储的计算机执行指令，以控制所述图像传感器。

可选地，所述电子设备被纳入为以下任意一项：脉冲相机、高速相机、音/视频播放器、导航设备、固定位置终端、娱乐单元、智能手机、通信设备、机动交通工具中的设备、摄像头、运动或可穿戴式相机、检测设备、飞行设备、医疗设备、安防设备。

基于本公开上述实施例提供的信号处理电路和电子设备，包括：由m行*n列的第一像素单元组成的第一像素阵列，由p行*n列的第二像素单元组成的第二像素阵列，以及n个列处理器；其中，每个所述列处理器对应一列中的m个第一像素单元和p个所述第二像素单元；所述m、n、p分别为大于等于1的整数；所述第一像素阵列，用于根据复位信号控制所述第一像素阵列中的所述第一像素单元逐行执行复位，每行所述第一像素阵列输出n个所述复位信号并分别发送到n个所述列处理器；所述第二像素阵列，用于在所述第一像素阵列完成复位后，根据外部控制信号控制所述第二像素单元逐行进行像素信号的量化，每行所述第二像素单元输出n个目标信号并分别发送到n个所述列处理器；每个所述列处理器，分别用于接收每个所述第二像素单元的所述目标信号，根据所述目标信号和预存的m个所述复位信号，确定所述第二像素单元对应的编码数据；本实施例通过在列处理器中预存第一像素阵列产生m个复位信号，基于这些复位信号与目标信号确定第二像素单元对应的编码数据，实现了以第一像素阵列的复位信号作为列处理器的信号量化基准，进而实现第二像素单元的自校准，由于复位信号来源于信号处理电路中的第一像素阵列，避免了因生产工艺波引起的列处理器电路量化比特(bit)数据流噪声，提升图像传感器输出图像的品质，尤其是暗光环境下图像的质量，有效提升了图像的信噪比。

下面通过附图和实施例，对本公开的技术方案做进一步的详细描述。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同描述一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1是本公开一示例性实施例提供的信号处理电路的电路结构示意图；

图2-1是本公开一示例性实施例提供的信号处理电路中列处理器的电路结构示意图；

图2-2是本公开另一示例性实施例提供的信号处理电路中列处理器的电路结构示意图；

图2-3是本公开一示例性实施例提供的信号处理电路中列处理器的端口节点示意图；

图3是本公开一示例性实施例提供的图像传感器像素单元的电路结构示意图；

图4是本公开另一示例性实施例提供的图像传感器像素单元的电路结构示意图；

图5是本公开一示例性实施例提供的信号处理电路中图像传感器像素单元的器件连线方式及器件节点示意图；

图6是图1公开的信号处理电路中涉及的多种信号的时序图；

图7图示了根据本公开实施例的电子设备的框图。

具体实施方式

下面，将参考附图详细地描述根据本公开的示例实施例。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是本公开的全部实施例，应理解，本公开不受这里描述的示例实施例的限制。

应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。

本领域技术人员可以理解，本公开实施例中的“第一”、“第二”等术语仅用于区别不同步骤、设备或模块等，既不代表任何特定技术含义，也不表示它们之间的必然逻辑顺序。

还应理解，在本公开实施例中，“多个”可以指两个或两个以上，“至少一个”可以指一个、两个或两个以上。

还应理解，对于本公开实施例中提及的任一部件、数据或结构，在没有明确限定或者在前后文给出相反启示的情况下，一般可以理解为一个或多个。

另外，本公开中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本公开中字符“/”，一般表示前后关联对象是一种“或”的关系。本公开中所指数据可以包括文本、图像、视频等非结构化数据，也可以是结构化数据。

还应理解，本公开对各个实施例的描述着重强调各个实施例之间的不同之处，其相同或相似之处可以相互参考，为了简洁，不再一一赘述。

同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

图1是本公开一示例性实施例提供的信号处理电路的电路结构示意图。如图1所示，本实施例提供的图像传感器包括：由m行*n列的第一像素单元111组成的第一像素阵列11，由p行*n列的第二像素单元121组成的第二像素阵列12，以及n个列处理器13；其中，每个列处理器13对应一列中的m个第一像素单元和p个第二像素单元；m、n、p分别为大于等于1的整数(例如，图1提供的实施例中m取值为4，n为大于4的整数，p为大于2的整数；当然，该实施例中的取值仅为便于本领域技术人员对方案的理解，并不用于限制m、n、p的取值，m、n、p可分别取值为任意大于等于1的整数，可以相同或不同)。

第一像素阵列11，用于根据复位信号控制第一像素阵列11中的第一像素单元111逐行执行复位，每行第一像素阵列输出n个复位信号并分别发送到n个列处理器13。

可选地，本实施例中的第一像素阵列11不用于感光，可认为第一像素阵列11中的所有第一像素单元111为遮光像素单元，第一像素单元111仅在进行复位时，将复位信号输出到对应的列处理器13中，以作为第二像素单元121的目标信号的参考信号，实现目标信号的自校准。

第二像素阵列12，用于在第一像素阵列11完成复位后，根据外部控制信号控制第二像素单元121逐行进行像素信号的量化，每行第二像素单元输出n个目标信号并分别发送到n个列处理器13。

可选地，本实施例中的第二像素阵列12用于感光，即，基于第二像素阵列12采集光信号，基于采集的光信号转换为电信号进而获得脉冲图像；并根据每列第二像素单元121对应的列处理器13发出的信号执行复位；在每帧图像的时序中，第一像素阵列11的时序在先，第二像素阵列12的时序在后。

每个列处理器13，分别用于接收每个第二像素单元的目标信号，根据目标信号和预存的m个复位信号，确定第二像素单元对应的编码数据。

本实施例中，根据目标信号和预存的m个复位信号之间的关系，确定该第二像素单元对应的编码数据；可选地，首先基于预存的m个复位信号确定一个差值信号(例如，求平均等)，将目标信号与该差值信号进行比较，根据大小关系确定输出的编码数据。

本公开上述实施例提供的信号处理电路，本实施例通过在列处理器中预存第一像素阵列产生m个复位信号，基于这些复位信号与目标信号确定第二像素单元对应的编码数据，实现了以第一像素阵列的复位信号作为列处理器的信号量化基准，进而实现第二像素单元的自校准，由于复位信号来源于信号处理电路中的第一像素阵列，避免了因生产工艺波引起的列处理器电路量化比特(bit)数据流噪声，提升图像传感器输出图像的品质，尤其是暗光环境下图像的质量，有效提升了图像的信噪比。

图2-1是本公开一示例性实施例提供的信号处理电路中列处理器的电路结构示意图。如图2-1所示，列处理器13包括信号存储单元131和一个比较器132；

信号存储单元131的一端与比较器132的第一输入端连接，以及通过开关与外部信号输入端连接；信号存储单元131的另一端通过一个开关与比较信号连接，通过另一个开关接地；

比较器132的第一输入端与信号存储单元的一端连接，并通过开关与外部信号输入端连接；比较器132的第二输入端通过一个开关与外部信号输入端连接，通过另一个开关接地。

本实施例中，信号存储单元131用于存储第一像素阵列11中对应列的第一像素单元111对应的复位信号，例如，通过n个电容(或n个其他电荷存储元件)分别存储该列中每个第一像素单元111的复位信号的电荷，列处理器13通过外部预先配置的控制电路控制闭合或断开，以实现通过信号存储单元131的电荷存储，并在第二像素阵列12感光时，通过开关的控制断开第一像素阵列11与列处理器13之间的连接，使第二像素阵列12中的第二像素单元121与列处理器13连通，以实现对第二像素信号121输出的目标信号的自校准。

图2-2是本公开另一示例性实施例提供的信号处理电路中列处理器的电路结构示意图。如图2-2所示，信号存储单元131包括m个电容和m个开关；每个电容与一个开关串联后互相并联，可选地，该示例中m取值为4，该取值仅为示意以便于理解技术方案，并不用于限制m的取值。

每个电容，用于存储一个第一像素单元传输的复位信号；

信号存储单元131通过并联结构确定m个复位信号的信号平均值，将信号平均值和比较信号的差值作为比较器的第一输入端的差值信号。

本实施例中，信号存储单元131通过对应第一像素阵列行数数量的电容，实现对第一像素阵列中每列第一像素单元的复位信号进行存储，并通过与每个电容串联的开关控制对应电容执行电荷存储操作，当一个第一像素单元执行复位时，通过开关导通对应的电容，进行电荷存储；在接收第二像素阵列传输的目标信号后，通过并联m个电容，实现对m个信号求平均值，得到信号平均值，以信号平均值与信号存储单元另一端连接的比较信号的差值作为目标信号的参考信号，实现了信号处理的自校准。如图3所示，比较器的第一输入端为正输入端INP，第二输入端为负输入端INN；将4个电容分别命名为C1、C2、C3、C4，对应与每个电容连接的开关为S1、S2、S3、S4；控制复位信号与信号存储单元131是否导通的开关为S0，控制信号存储单元是否接地的开关为S6，控制信号存储单元与比较信号Vref是否导通的开关为S5，控制比较器第二输入端是否与目标信号Vpix导通的开关为S7，控制比较器第二输入端是否接地的开关为S8。

为了方便本公开实施例的说明，提供如图2-2所示的列处理器的端口节点的示意图，如图2-3所示，图2-3中，S0～S8和OUT位于底部，RD、Vref、CK、Vpix端口位于顶部。

可选地，比较器132，用于响应于第二像素单元121输出目标信号，通过控制多个开关的导通和断开，使差值信号输入比较器的第一输入端，目标信号输入比较器的第二输入端；根据差值信号和目标信号之间的关系，确定编码数据。目标信号和差值信号可以是脉冲信号、电势信号和具有限位的数值等信号中的任意一种或多种信号。

本实施例中，通过比较器度差值信号和目标信号实现比较，以比较器的输出作为编码数据，其中，第一输入端可以为正输入端，第二输入端可以为负输入端；例如，当目标信号Vpix大于差值信号(Vreset-Vref)时，通过比较器可输出低电位，即，编码数据为0；当目标信号Vpix小于差值信号(Vreset-Vref)时，通过比较器可输出高电位，即，编码数据为1；其中，Vreset表示信号平均值，该信号平均值可通过信号存储单元的结构可直接获得，Vref表示外部输入的比较信号；本实施例中由于比较器的第一输入端输入的差值信号是基于第一像素阵列得到的，当第一像素阵列中包括的第一像素单元与第二像素阵列中的第二像素单元为相同结构，位于同一芯片，减少了电压信号的波动，降低了应用本实施例提供的电路的图像传感器采集图像时的噪声干扰。

如图2-2所示，列处理器13中还包括一个D触发器133；

D触发器133的输入端与比较器132的输出端连接，输出端与列处理器13对应的每个第一像素单元以及列处理器对应的每个第二像素单元连接；并根据外部时钟信号的控制输出复位信号到每个第一像素单元和每个第二像素单元。

本实施例中，D触发器133根据外部时钟信号给与触发脉冲(即外部时钟信号CK为高电平)，D触发器输出端Q(对应D触发器输出端)锁定其输入D端(对应D触发器输入端)状态；即，通过D触发器输出端输出输入的高电平或低电平以复位信号RD的形式发送到第一像素阵列或第二像素阵列中对应的像素单元中，具体控制哪些像素单元执行复位或不复位根据像素单元对应的第一时序信号控制像素单元内部的辅助晶体管是否导通将该复位信号传输到复位晶体管中；例如，复位信号为高电平时，当第一像素阵列中第一行第一像素单元中的辅助晶体管根据第一时序信号控制导通，将该高电平传输到复位晶体管的栅极，复位晶体管导通，对应光电二极管开始复位，将该复位信号输出到列处理器中。

在一些可选的实施例中，第二像素组中每个第二像素单元在输出目标信号后，根据列处理器反馈的复位信号和第一时序信号控制第二像素单元执行复位操作，并根据第二时序信号的控制结束第二像素单元的复位操作。

本实施例中，在第二像素单元输出目标信号后，需要对其中的光电二极管执行复位操作，可选地，根据列处理器反馈的相应的复位信号控制第二像素单元中的复位晶体管是否导通实现复位，另外，复位信号是否传输到对应的第二像素单元，通过第一时序信号是否导通复位信号与复位晶体管之间的栅极通路来实现，导通复位信号后，第二像素单元执行复位；通过第二时序信号实现第二像素单元的复位停止，以实现通过列处理器输出的复位信号对第二像素序列中每行第二像素单元逐行复位。

在一些可选的实施例中，第一像素单元和第二像素单元分别为图像传感器像素单元。

本实施例中，为了提升自校准的准确率，进一步降低噪声，第一像素单元和第二像素单元可以为相同结构的图像传感器像素单元。

图3是本公开一示例性实施例提供的图像传感器像素单元的电路结构示意图。如图3所示，本实施例提供的图像传感器像素单元包括：光电二极管310、复位控制电路320和辅助电路330。

光电二极管310，用于在曝光时长内接收光信号以产生光电电荷，并根据复位控制电路320的控制执行复位操作。

光电二极管是一种能够将光根据使用方式，转换成电流或者电压信号的光探测器。管芯常使用一个具有光敏特征的PN结，对光的变化非常敏感，具有单向导电性，而且光强不同的时候会改变电学特性，因此，可以利用光照强弱来改变电路中的电压或电流。

复位控制电路320，用于根据第一时序信号控制光电二极管310执行复位操作。

本实施例中，复位控制电路320中可至少包括一个复位晶体管，通过复位晶体管的导通或断开控制光电二极管310是否复位，也可以通过其他电路结构实现控制光电二极管310的复位操作。

辅助电路330，用于在光电二极管310复位时输出复位信号，或根据光电二极管310的电势变化，输出目标信号。

可选地，目标信号和复位信号可以包括如下信号中的至少一种：脉冲信号、电势信号和具有限位的数值等。

在一些可选的实施例中，复位控制电路320包括复位晶体管321和至少一个辅助晶体管；

复位晶体管321的源极与光电二极管310连接，漏极与供电电源连接，栅极与至少一个辅助晶体管连接，用于根据至少一个辅助晶体管的导通或断开，控制光电二极管执行复位操作。

本实施例中，通过至少一个辅助晶体管的导通或断开来控制复位晶体管321的导通和断开，并且，由于复位晶体管321的源极与光电二极管310连接，漏极与供电电源连接；光电二极管310的一端与复位晶体管321的源极相连接，光电二极管310的另一端接地；在复位晶体管321根据至少一个辅助晶体管的控制导通时，光电二极管310执行复位操作。

图4是本公开另一示例性实施例提供的图像传感器像素单元的电路结构示意图。如图4所示，至少一个辅助晶体管包括第一辅助晶体管322和第二辅助晶体管323；

第一辅助晶体管322的源极R与列处理器连接，漏极与复位晶体管321的栅极连接，栅极Vr连接第一时序信号R_sel，根据第一时序信号R_sel连通或断开复位晶体管的栅极与列处理器之间的连接；

第二辅助晶体管323的源极接地，漏极与复位晶体管321的栅极连接，栅极CL连接第二时序信号，根据第二时序信号CLR连通或断开复位晶体管321的栅极与地之间的连接。

如图4所示，RD表示列处理器传输的信号，根据该信号RD的电平高低，可根据第一辅助晶体管322的导通将该信号RD传输到复位晶体管321的栅极，此时，当信号RD为高电平时，复位晶体管321导通，进而控制光电二极管310复位；而第一辅助晶体管322的导通由第一时序信号R_sel控制，当第一时序信号R_sel为高电平时，第一辅助晶体管322导通，另外，第一时序信号R_sel与第二时序信号CLR的时序相反，即，第一时序信号R_sel为高电平时，第二时序信号CLR为低电平，第一时序信号R_sel为低电平时，第二时序信号CLR为高电平；因此，第一辅助晶体管322和第二辅助晶体管323不会同时导通，当第二辅助晶体管323导通时，复位晶体管321的栅极接地，复位晶体管321断开，光电二极管310不执行复位操作。

如图4所示，在一些可选的实施例中，辅助电路330包括源跟随晶体管331和像素选择晶体管332；

源跟随晶体管331的栅极与光电二极管310连接，源极与像素选择晶体管332连接，漏极与供电电源连接；用于探测并跟随光电二极管310的电势变化，确定目标信号或复位信号；

像素选择晶体管332的漏极与源跟随晶体管331的源极连接，源极Vp为图像传感器像素单元的信号输出端，栅极Vs与外部控制信号V_sel连接，并根据外部控制信号V_sel的控制确定是否输出目标信号或复位信号。

本实施例中，源跟随晶体管331的栅极端与光电二极管310连接，并且跟随光电二极管310的电势变化，得到电势信号，像素选择晶体管332根据外部控制信号V_sel的控制选择是否输出目标信号或复位信号，外部控制信号V_sel可以为外部时钟信号或外部脉冲信号等；基于外部时钟电路可以定时发送信号控制像素选择晶体管输出目标信号或复位信号。

图像传感器像素单元是图像传感器中的信号采集器件，该器件连线方式及器件节点示意图如图5所示。图5中，将图像传感器像素单元各元件省略只保留部分节点，第一时序信号R_sel走线位于顶部为水平方向走线，第二时序信号CLR走线位于顶部第一时序信号R_sel下方为水平方向走线，外部控制信号V_sel走线位于底部为水平方向走线，列处理器传输的信号RD走线位于左侧为竖直方向走线，目标信号Vpix走线位于右侧为竖直方向走线。

基于图5提供的器件节点示意图可将多个图像传感器像素单元呈阵列排布，得到例如第一像素阵列和第二像素阵列的结构。

一些可选示例中，结合图5提供的图像传感器像素单元和图2-3提供的列处理器的结构，连接后即可得到如图1所示的一个信号处理电路的电路结构示意图。在该实施例中，每列图像传感器像素单元底部设置有一组列处理器13；第一像素阵列11包括4行*4列的第一像素单元111(即，遮光像素为4行)；第一像素阵列11位于第二像素阵列12上方，第二像素阵列12为感光像素。图1所示的信号处理电路中，第一像素阵列11中的第一行、第二行、第三行、第四行像素的CL走线分别标记为CLR_D1、CLR_D2、CLR_D3、CLR_D4，第一像素阵列11中第一行、第二行、第三行、第四行像素单元的Vr走线分别标记为R_sel_D1、R_sel_D2、R_sel_D3、R_sel_D4，第一像素阵列11中第一行、第二行、第三行、第四行像素单元的Vs走线分别标记为V_sel_D1、V_sel_D2、V_sel_D3、V_sel_D4；第二像素单元12的CL走线分别标记为CLR_1、CLR_2、…、CLR_(p)，第二像素单元的Vr走线分别标记为R_sel_1、R_sel_2、…、R_sel_(p)，第二像素单元的Vs走线分别标记为V_sel_1、V_sel_2、…、V_sel_(p)。第一像素阵列和第二像素阵列结合在已知的像素阵列中，每列像素单元的RD走线接在一起，并与底部的列处理器的RD端相接；每列像素单元的Vpix走线接在一起，并与底部的列处理器的Vpix端相接。

为了更清晰地阐述本公开，下面将结合图6所示的时序进一步说明。图6所示，示出了图1所示信号处理电路的时序，包含有第一像素阵列V_sel_Dx、R_sel_Dx、CLR_Dx的时序，其中x＝1，2，3，4；以及第二像素阵列V_sel、R_sel、CLR的时序；还示出了列处理器电路中的S0～S8、D触发器触发脉冲CK时序；其中，OUT时序中翻转动作表征列处理器电路量化并输出bit数据流。图6所示，第一像素阵列的时序操作在前，第二像素阵列的时序在后。

本公开实施例提供的信号处理电路的时序方法如下，如图6所示，在同一行像素单元的工作时序保持同步，所有行像素单元的时序以滚动方式轮流进行，首先对第一像素阵列中第一行像素单元进行量化，然后对第一像素阵列中第二行像素单元进行量化，…第一像素阵列中所有像素单元量化完成后；对第二像素阵列中第一行像素单元进行量化，然后对第二像素阵列中第二行像素单元进行量化，…直到第二像素阵列中所有像素单元完成量化，然后下一帧开始重复上述过程，从第一像素阵列中第一行像素单元进行量化，…。下面对本实施例中的第一像素阵列和第二像素阵列的像素信号采集时序方法进行详细说明。

首先，将第0号、5号、8号开关(例如，晶体管开关)接通，对应图2-2中的开关S0、S5、S8接通(本实施例中所有开关的闭合和断开通过外部配置的时序逻辑电路控制)，即置为高电平；开关S0接通，使列处理器中的第一输入端INP与像素单元的输出端连接，开关S8接通，使列处理器中的第二输入端INN接地，开关S5接通，使外部输入的比较信号Vref与列处理器中的多个电容连接，此时，无论像素单元是否执行复位，输出的信号都大于0，使比较器输出高电平，此时，向D触发器的D端发送高电平；关闭第一像素阵列中第一行像素单元中的第二辅助晶体管，即将CLR_D1置为低电平；开启第一像素阵列中第一行像素单元的像素选择晶体管，将V_sel_D1置为高电平；开启第一像素阵列中第一行像素单元的第一辅助晶体管，将R_sel_D1置为高电平。

下一步，关闭第一像素阵列中第一行像素单元的第一辅助晶体管，将R_sel_D1置为低电平；开启第一像素阵列中第一行像素单元的第二辅助晶体管，将CLR_D1置为高电平。

下一步，列处理器中的D触发器给与触发脉冲操作，CK高电平操作，其输出端锁定其D端状态，即，将D触发器D端的电平状态锁定到Q端并发送到第一行像素单元中，通过上述步骤可知D端的电平状态为高电平，即实现控制第一行像素单元执行复位。

下一步，接通开关S1，S1高电平操作，将第一像素阵列中第一行像素单元对应的像素单元输出Vpix的复位信号电压Vreset1存储在第1号电容C1中。

下一步，关闭第一像素阵列中第一行像素单元的像素选择晶体管，将V_sel_D1置为低电平；关闭第一像素阵列中第二行像素单元的第二辅助晶体管，将CLR_D2置为低电平；开启第一像素阵列中第二行像素单元的第一辅助晶体管，将R_Sel_D2置为高电平。

下一步，关闭第一像素阵列中第二行像素单元的第一辅助晶体管，将R_Sel_D2置为低电平；开启第一像素阵列中第二行像素单元的第二辅助晶体管，将CLR_D2置为高电平。

下一步，……；

直到第一像素阵列中第四行像素单元输出的复位信号电压Vreset4存储在第4号电容C4中。

下一步，断开第0号、第5号、第8号开关(例如，晶体管开关)，对应图2-2中的开关S0、S5、S8置为低电平；接通第4号、第1号、第2号、第3号、第6号、第7号晶体管开关，将S4、S1、S2、S3、S6、S7置为高电平，S1、S2、S3、S4、S6同时导通时，实现四个电容C1、C2、C3、C4并联且一端接地，另一端与比较器的第一输入端连接，列处理器13中的比较器，其正输入端INP(第一输入端)获得4个第一像素阵列中像素输出的复位信号电压的平均值，Vreset＝(Vreset1+Vreset2+Vreset3+Vreset4)/4，而S7导通，使像素单元输出的目标信号输入到比较器的负输入端INN(第二输入端)；将复位信号电压的平均值作为第二像素阵列中像素信号的自校准信号，减少了由于温度变化，在不同行像素中引起的像素变化不同，导致的电压信号变化量不一致产生的噪声；通过计算平均值实现电荷重新分布，使比较器的正负输入端的变化量相同，起到过滤噪声的效果，提升了脉冲序列式图像传感器输出图像的品质。

下一步，为第二像素阵列中像素单元的时序方法，首先开启第二像素阵列中第一行像素单元的像素选择晶体管，将V_sel_1置为高电平；列处理器中的比较器输出信号OUT量化bit数据0或1，0表示低电位，1表示电源电位Vdd，输出的像素为第二像素阵列中第一行像素输出端Vpix的数据，当Vpix>(Vreset-Vref)时输出的编码数据为0，当Vpix<(Vreset-Vref)时输出的编码数据为1；

下一步，列处理器中的D触发器给与触发脉冲，给与CK高电平操作，其输出端Q锁定其D端状态；

下一步，断开第二像素阵列中第一行像素单元中的第二辅助晶体管，将CLR_1置为低电平，导通第二像素阵列中第一行像素单元中的第一辅助晶体管，将R_sel_1置为高电平；

下一步，关闭第二像素阵列中第一行像素单元中的第一辅助晶体管，将R_sel_1置为低电平；开启第二像素阵列中第一行像素单元中的第二辅助晶体管，将CLR_2置为高电平，目的是根据列处理器中的D触发器输出端RD的状态高电平或地电平，完成相对应的像素的复位操作或不复位操作；

下一步，进行第二像素阵列中第二行像素单元的信号量化操作，第二像素阵列中每行像素单元的信号量化操作与第一行像素单元的信号两个过程相同，以下简化；

下一步，…，直到完成第二像素阵列中第p个像素的时序操作，时序操作一帧完毕。

下一步，返回第一像素阵列中像素单元的时序操作，进行下一帧的操作。

因生产工艺波动引起Vreset电压波动，不同晶圆wafer(每个晶圆中封装有多个芯片)或同一晶圆中不同芯片Vreset都会有所变化，而在相同拍照条件下像素单元输出的目标信号Vpix的波动与复位信号Vreset波动变化量的方向和大小相同，而本公开实施例采用相同拍照条件下的第一像素阵列输出的复位信号Vreset作为第二像素阵列的目标信号Vpix的参考信号，因此本实施例实现了目标信号的自校准功能，应用本公开实施例提供的信号处理电路的脉冲序列式图像传感器具有低噪声的优点。

本公开提供的电子设备可被纳入为以下任意一项：脉冲相机、高速相机、音/视频播放器、导航设备、固定位置终端、娱乐单元、智能手机、通信设备、机动交通工具中的设备、摄像头、运动或可穿戴式相机、检测设备、飞行设备、医疗设备、安防设备等。

本公开提供的电子设备可被应用于以下任意一项：脉冲相机、高速相机、音/视频播放器、导航设备、固定位置终端、娱乐单元、智能手机、通信设备、机动交通工具中的设备、摄像头、运动或可穿戴式相机、检测设备、飞行设备、医疗设备、安防设备等。

下面，参考图7来描述根据本公开实施例的电子设备。该电子设备可以是第一设备和第二设备中的任一个或两者、或与它们独立的单机设备，该单机设备可以与第一设备和第二设备进行通信，以从它们接收所采集到的差值信号。

图7图示了根据本公开实施例的电子设备的框图。

如图7所示，电子设备包括一个或多个处理器和存储器。

处理器可以是中央处理单元(CPU)或者具有数据处理能力和/或指令执行能力的其他形式的处理单元，并且可以控制电子设备中的其他组件以执行期望的功能。

存储器可以存储一个或多个计算机程序产品，所述存储器可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。所述易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。所述非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。在所述计算机可读存储介质上可以存储一个或多个计算机程序产品，处理器可以运行所述计算机程序产品，以实现上文所述的本公开的各个实施例的信号处理电路以及/或者其他期望的功能。

在一个示例中，电子装置还可以包括：输入装置和输出装置，这些组件通过总线系统和/或其他形式的连接机构(未示出)互连。

此外，该输入装置还可以包括例如键盘、鼠标等等。

该输出装置可以向外部输出各种信息，包括确定出的距离信息、方向信息等。该输出装置可以包括例如显示器、扬声器、打印机、以及通信网络及其所连接的远程输出装置等等。

当然，为了简化，图7中仅示出了该电子设备中与本公开有关的组件中的一些，省略了诸如总线、输入/输出接口等等的组件。除此之外，根据具体应用情况，电子设备还可以包括任何其他适当的组件。

除了上述方法和设备以外，本公开的实施例还可以是计算机程序产品，其包括计算机程序指令，所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述部分中描述的根据本公开各种实施例的信号处理电路。

所述计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本公开实施例操作的程序代码，所述程序设计语言包括面向对象的程序设计语言，诸如Java、C++等，还包括常规的过程式程序设计语言，诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。

此外，本公开的实施例还可以是计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述部分中描述的根据本公开各种实施例的信号处理电路。

所述计算机可读存储介质可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以包括但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。

以上结合具体实施例描述了本公开的基本原理，但是，需要指出的是，在本公开中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本公开的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本公开为必须采用上述具体的细节来实现。

本说明书中各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似的部分相互参见即可。对于系统实施例而言，由于其与方法实施例基本对应，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本公开中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。

可能以许多方式来实现本公开的方法和装置。例如，可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本公开的方法和装置。用于所述方法的步骤的上述顺序仅是为了进行说明，本公开的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。此外，在一些实施例中，还可将本公开实施为记录在记录介质中的程序，这些程序包括用于实现根据本公开的方法的机器可读指令。因而，本公开还覆盖存储用于执行根据本公开的方法的程序的记录介质。

还需要指出的是，在本公开的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本公开的等效方案。

提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本公开。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本公开的范围。因此，本公开不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。

为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本公开的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。

Claims

1.一种信号处理电路，其特征在于，包括：由m行列的第一像素单元组成的第一像素阵列，由p行/>列的第二像素单元组成的第二像素阵列，以及n个列处理器；其中，每个所述列处理器对应一列中的m个所述第一像素单元和p个所述第二像素单元；所述m、n、p分别为大于等于1的整数；

所述第一像素阵列，用于根据复位信号控制所述第一像素阵列中的所述第一像素单元逐行执行复位，每行所述第一像素单元输出n个所述复位信号并分别发送到n个所述列处理器；

2.根据权利要求1所述的信号处理电路，其特征在于，所述列处理器包括信号存储单元和一个比较器；

所述比较器的第一输入端与所述信号存储单元的一端连接，并通过开关与所述外部信号输入端连接；所述比较器的第二输入端通过一个开关与所述外部信号输入端连接，通过另一个开关接地。

3.根据权利要求2所述的信号处理电路，其特征在于，所述信号存储单元包括m个电容和m个开关；每个所述电容与一个开关串联后互相并联；

4.根据权利要求3所述的信号处理电路，其特征在于，所述比较器，用于响应于所述第二像素单元输出所述目标信号，通过控制多个所述开关的导通和断开，使所述差值信号输入所述比较器的第一输入端，所述目标信号输入所述比较器的第二输入端；根据所述差值信号和所述目标信号之间的关系，确定所述编码数据。

5.根据权利要求2所述的信号处理电路，其特征在于，所述列处理器中还包括一个D触发器；

6.根据权利要求1-5任一所述的信号处理电路，其特征在于，所述第二像素阵列中每个所述第二像素单元在输出所述目标信号后，根据所述列处理器反馈的复位信号和第一时序信号控制所述第二像素单元执行复位操作，并根据第二时序信号的控制结束所述第二像素单元的复位操作。

7.根据权利要求1-5任一所述的信号处理电路，其特征在于，所述第一像素单元和所述第二像素单元分别为图像传感器像素单元。

8.根据权利要求7所述的信号处理电路，其特征在于，所述图像传感器像素单元包括：光电二极管、复位控制电路和辅助电路；

9.根据权利要求8所述的信号处理电路，其特征在于，所述复位控制电路包括复位晶体管和至少一个辅助晶体管；

10.根据权利要求9所述的信号处理电路，其特征在于，所述至少一个辅助晶体管包括第一辅助晶体管和第二辅助晶体管；

11.根据权利要求8所述的信号处理电路，其特征在于，所述辅助电路包括源跟随晶体管和像素选择晶体管；

12.一种电子设备，其特征在于，包括：处理器，以及与所述处理器通信连接的存储器，还包括权利要求1-11任一所述的信号处理电路；

所述存储器存储计算机执行指令；

所述处理器执行所述存储器存储的计算机执行指令，以控制所述信号处理电路。

13.根据权利要求12所述的电子设备，其特征在于，所述电子设备被纳入为以下任意一项：脉冲相机、高速相机、音/视频播放器、导航设备、通信设备、摄像头、运动或可穿戴式相机、检测设备、飞行设备、医疗设备。