WO2019194266A1 - 横筋ノイズを低減する固体撮像装置及びその駆動方法並びに電子機器 - Google Patents

Abstract

複数本の画素信号線（１０２）の各１本に各１個が接続された複数個のＡ／Ｄ変換器（１１０）の各々は、参照電圧（ＶＲＥＦ１）が入力される第１入力端子（＋）と、複数本の画素信号線のうちの対応する１本がオートゼロ処理に用いられる容量（１０８）を介して接続される第２入力端子（－）と、を含む差動増幅器（１２０）と、差動増幅器（１２０）の出力端子と第２入力端子とを接続する帰還配線に設けられたスイッチ（１０７）と、を含む。複数個のＡ／Ｄ変換器（１０６）のオートゼロ処理を制御する制御回路（１４０）は、複数個のＡ／Ｄ変換器の一部に設けられたスイッチ（１０８）を開放するタイミングと、複数個のＡ／Ｄ変換器の他の一部に設けられたスイッチ（１０８）を開放するタイミングとを異ならせる。

Description

横筋ノイズを低減する固体撮像装置及びその駆動方法並びに電子機器

　本発明は、横筋ノイズを低減する固体撮像装置及びその駆動方法並びに電子機器等に関する。

　特許文献１，２に、横筋ノイズを低減する固体撮像素子が開示されている。特許文献１，２では、有効画素領域の列が並び終わった両端に配置され、遮光された無効画素領域を利用する。無効画素領域から読み出された暗時のＡ／Ｄ変換結果の中央値や平均値を用い、有効画素のＡ／Ｄ変換結果をデジタルクランプすることで、横筋ノイズを除去しようとしている。

特開２０１４－２０７６３１号公報 特開２００６－１５７２６３号公報

　特許文献１，２では、暗時のＡ／Ｄ変換結果の中央値や平均値を作る母数が少ないと、量子化誤差が大きくなる。そうすると、有効画素の１行全画素が同じ暗時のＡ／Ｄ変換結果でデジタルクランプされる結果、新たな横筋ノイズを発生させてしまう。

　また、特許文献１では、複数行の暗時のＡ／Ｄ変換結果の中央値や平均値をメモリに蓄えて、ある１つの画素のデジタルクランプに使う値をランダムにメモリから参照している。この場合、参照される値の多くにはその行の並列Ａ／Ｄ変換で受けた参照電圧ノイズや電源ノイズへの相関性が無い。そのため、横筋ノイズの低減効果が低く、また画像平面空間のランダムノイズが増した結果として、横筋ノイズが目立たなくなるため、良好な画像が得られない可能性がある。

　本発明は、横筋ノイズを低減する効果が高い固体撮像装置及びその駆動方法並びに電子機器等を提供することを目的とする。

　（１）本発明の一態様は、
　複数行及び複数列に配列された、各画素が光電変換素子をそれぞれ含む複数の画素と、各１本が各列の前記画素に共通接続される複数本の画素信号線と、を含む画素アレイと、
　前記複数本の画素信号線の前記各１本に各１個が接続された複数個のＡ／Ｄ変換器と、
　オートゼロ処理期間に、時間軸に従って連続的に又は段階的に電圧レベルが変化する参照電圧を供給する電圧供給部と、
　前記複数個のＡ／Ｄ変換器のオートゼロ処理を制御する制御回路と、
を有し、
　前記複数個のＡ／Ｄ変換器の各々は、
　前記参照電圧が入力される第１入力端子と、前記複数本の画素信号線のうちの対応する１本が、オートゼロ処理に用いられる容量を介して接続される第２入力端子と、出力端子と、を含む差動増幅器と、
　前記差動増幅器の前記出力端子と前記第２入力端子とを接続する帰還配線に設けられたスイッチと、
を含み、
　前記制御回路は、前記オートゼロ処理期間において、前記複数個のＡ／Ｄ変換器の一部に設けられた前記スイッチを開放するタイミングと、前記複数個のＡ／Ｄ変換器の他の一部に設けられた前記スイッチを開放するタイミングとを異ならせる固体撮像装置に関する。

　本発明の一態様によれば、各列の差動増幅器の一部と他の一部とは、スイッチの開放タイミングで決せられる基準電圧でオートゼロを取る。こうして、並列に読み出されるアナログ信号が同一の場合でも差動増幅器の差動入力の電位が反転するタイミングを分散することで、複数のＡ／Ｄ変換結果が同じノイズの影響を同時に受けることを回避している。それにより、横筋ノイズが目立たなくなるため、良好な画像が得られる。

　（２）本発明の一態様（１）において、前記制御回路は、前記スイッチを開放制御するタイミングが異なる複数の制御信号が供給される複数の制御信号線を含み、前記複数個のＡ／Ｄ変換器の各一つに設けられた前記スイッチは、前記複数本の制御信号線の１本に接続することができる。それにより、各列の差動増幅器の一部と他の一部とは、スイッチの開放タイミングを異ならせることができる。

　（３）本発明の一態様（２）において、前記複数の制御信号線の数をＮ（Ｎは２以上の整数）とし、前記複数列の画素の列数をＬとしたとき、前記複数の制御信号の数はＮであり、かつ、Ｎ≪Ｌとすることができる。実際の固定撮像装置の列数Ｌは例えば数千規模となる。このため、制御信号の数Ｎを列数Ｌと同数にしてすることは、限られたチップ規模に収めるのは困難である。そのため、列数Ｌよりも十分に少ない数Ｎであって制御信号線と同数の制御信号を用いることが好ましい。本明細書においてＮ≪Ｌとは、例えば、１００≦Ｌ≦２００００であるとき、２≦Ｎ≦Ｌ／１０とすることができる。

　（４）本発明の一態様（３）において、前記Ｌ列のうちの行方向で連続するＮ個のＡ／Ｄ変換器の各一つに設けられた前記スイッチに対する前記Ｎ本の制御信号線の接続順序と、前記行方向で連続する他のＮ個のＡ／Ｄ変換器の各一つに設けられた前記スイッチに対する前記Ｎ本の制御信号線の接続順序とを異なることができる。こうすると、オートゼロ完了時の各列の差動増幅器の第２入力端子のフィードバック電圧の周期性（以下、列方向の周期性と言う）自体を低減することができる。

　（５）本発明の一態様（２）～（４）において、前記画素アレイは、各１本が各行の前記画素に共通接続される複数本の走査信号線と、行選択走査回路とを含み、前記制御回路は、前記行選択走査回路が前記複数本の走査信号線の１本を選択した時に、前記複数の制御信号の中の一つの制御信号を前記複数本の制御信号線の１本に供給し、前記行選択走査回路が前記複数本の走査信号線の他の１本を選択した時に、前記一つの制御信号を前記複数本の制御信号線の他の１本に供給することができる。それにより、列方向の周期性を、行選択毎に異ならせることができる。

　（６）本発明の一態様（２）において、前記画素アレイは、各１本が各行の前記画素に共通接続される複数本の走査信号線と、行選択走査回路とを含み、前記複数の制御信号線の数をＮ（Ｎは２以上の整数）とし、前記複数の制御信号の数をＭ（Ｍは整数）とし、前記複数列の画素の列数をＬとしたとき、Ｎ≦Ｍ≪Ｌであり、前記制御回路は、前記行選択走査回路が前記複数本の走査信号線の１本を選択する毎に、前記Ｍ個の制御信号の中から選ばれた前記Ｎ個の制御信号を供給することができる。こうすると、限りある数Ｎの制御信号を用いながら、列方向の周期性を、行選択毎に異ならせることができる。本明細書においてＭ≪Ｌとは、例えば、２≦Ｌ≦２００００であるとき、Ｎ≦Ｍ≦Ｌ／５とすることができる。

　（７）本発明の一態様（５）または（６）において、前記制御回路は、前記行選択走査回路が前記複数本の走査信号線の各１本を順次選択するＮ^２回の走査の各々で、前記Ｎ本の制御信号線に前記Ｎ個の制御信号を供給するＮ^２種類の供給先の異なる一つを選択することができる。こうすると、列方向の周期性を、行選択毎により異ならせることができる。

　（８）本発明の一態様（７）において、前記制御回路は、前記Ｎ^２回の走査が終了する毎に、前記Ｎ本の制御信号線に前記Ｎ個の制御信号を供給する前記Ｎ^２種類の供給順序を変更することができる。こうすると、列方向の周期性を、行選択毎にランダムに異ならせることができる。

　（９）本発明の一態様（５）または（６）において、前記制御回路は、前記行選択走査回路が前記複数本の走査信号線の１本を選択する毎に、前記複数本の制御信号線に対する前記複数の制御信号の供給先をランダムに変更することができる。それにより、列方向の周期性を、行選択毎にランダムに変更することができる。

　（１０）本発明の一態様（５）または（６）において、
　前記参照電圧は、階段的に変化する第１レベル電圧と第２レベル電圧とを少なくとも含み、前記行選択走査回路が前記複数本の走査信号線の１本を選択した時に、前記複数の制御信号の中の一つの制御信号を前記複数本の制御信号線の１本に供給し、かつ、前記一つの制御信号により決められる前記スイッチを開放制御するタイミングでの前記参照電圧を、前記第１レベル電圧とし、前記行選択走査回路が前記複数本の走査信号線の他の１本を選択した時に、前記一つの制御信号を前記１本の制御信号線に供給し、前記一つの制御信号により決められる前記スイッチを開放制御するタイミングでの前記参照電圧を、前記第２レベル電圧とすることができる。このように、特定の１本の制御信号線に供給される特定の一つの制御信号を行選択に拘わらず変更せずに、行選択毎に参照電圧の電圧レベルを変更している。こうしても、列方向の周期性を、行選択毎に異ならせることができる。よって、このようにしても、オートゼロ完了時の各列の差動増幅器の第２入力端子のフィードバック電圧を、ランダムに変更することができる。

　（１１）本発明の他の態様は、
　参照電圧が入力される第１入力端子と、複数本の画素信号線のうちの対応する各１本がオートゼロ処理に用いられる容量を介して接続される第２入力端子と、出力端子と、を含む複数個の差動増幅器を用いて、光電変換されたアナログ信号をデジタル信号に変換する固体撮像装置の駆動方法であって、
　オートゼロ処理期間に、前記差動増幅器の前記第１入力端子に、時間軸に従って連続的に又は段階的に電圧レベルが変化する前記参照電圧を入力させるステップと、
　前記出力端子と前記第２入力端子とを接続する帰還配線に設けられたスイッチを開放して、前記複数個の差動増幅器をオートゼロ処理するステップと、
を有し、
　前記オートゼロ処理するステップは、前記複数個の差動増幅器の一部に設けられた前記スイッチを開放するタイミングと、前記複数個の差動増幅器の他の一部に設けられた前記スイッチを開放するタイミングとを異ならせる固体撮像装置の駆動方法に関する。

　本発明の他の態様においても、各列の差動増幅器の一部と他の一部とは、スイッチの開放タイミングで決せられる基準電圧でオートゼロを取る。こうして、並列に読み出されるアナログ信号が同一の場合でも差動増幅器の差動入力の電位が反転するタイミングを分散することで、複数のＡ／Ｄ変換結果が同じノイズの影響を同時に受けることを回避することができる。それにより、横筋ノイズが目立たなくなるため、良好な画像が得られる。

　（１２）本発明のさらに他の態様は、
　光を集光する光学系と、
　前記光学系を介して受光し、画像を撮像する本発明の一態様（１）～（１０）のいずれかに記載の固体撮像装置と、
　前記固体撮像装置から出力される信号を処理する信号処理回路と、
を有する電子機器に関する。

　本発明のさらに他の態様に係る電子機器によれば、横筋ノイズが低減された画像を撮像することができる。

本発明の第１実施形態である固体撮像装置を示すブロック図である。 図１中の各画素の画素回路を示す図である。 比較例である固体撮像装置を示すブロック図である。 本発明の第１実施形態であるの固体撮像装置のタイミングチャートである。 本発明の第１実施形態であるの固体撮像装置により得られる横筋ノイズを低減した画像を示す図である。 比較例の固体撮像装置のタイミングチャートである。 比較例の固体撮像装置により得られる横筋ノイズが発生した画像を示す図である。 制御信号線に対するオートゼロ制御信号の供給のランダム配列を示す図である。 オートゼロ制御信号線とスイッチとの接続のランダム配列を示す図である。 本発明の第３実施形態である電子機器のブロック図である。 画素出力に重畳したノイズに起因する横筋ノイズの発生を説明するための図である。 参照電圧を階段波とした変形例を示す図である。

　以下の開示において、提示された主題の異なる特徴を実施するための多くの異なる実施形態や実施例を提供する。もちろんこれらは単なる例であり、限定的であることを意図するものではない。さらに、本開示では、様々な例において参照番号および／または文字を反復している場合がある。このように反復するのは、簡潔明瞭にするためであり、それ自体が様々な実施形態および／または説明されている構成との間に関係があることを必要とするものではない。さらに、第１の要素が第２の要素に「接続されている」または「連結されている」と記述するとき、そのような記述は、第１の要素と第２の要素とが互いに直接的に接続または連結されている実施形態を含むとともに、第１の要素と第２の要素とが、その間に介在する１以上の他の要素を有して互いに間接的に接続または連結されている実施形態も含む。

　１．第１実施形態の固体撮像装置
　図１に本実施形態の固体撮像装置１００Ａを示す。固体撮像装置１００Ａは、複数例えば３列×３行に画素が並んだ画素アレイ１０１を有する。画素アレイ１０１は、各一列の画素に共通接続された画素信号線１０２と、各１行の画素に共通接続された走査信号線１０３とを含む。複数の走査信号線１０３は、行選択走査回路１０４に接続される。各一列の画素信号線１０２からのアナログ信号ＶＰＩＸを高速にアナログ／デジタル変換するために、Ａ／Ｄ変換器１１０が各列に１つ以上配置される。行選択走査回路１０４から走査信号線１０３に供給される走査信号により１行の画素が同時に選択されて、画素のアナログ信号を並列にＡ／Ｄ変換する。それにより、全画素をＡ／Ｄ変換するのに必要な時間を短くしている。

　固体撮像装置１００ＡのＡ／Ｄ変換器１１０の多くは積分型が採用される。積分型Ａ／Ｄ変換器１１０の主要構成は、比較器１２０と、比較器１２０の出力をカウントするカウンタ１３０である。比較器１２０は、容量１２１と、差動増幅器（オペアンプともいう）１２２と、スイッチ１２３と、を含む。差動増幅器１２２の第１入力端子例えば非反転入力端子（＋）には参照電圧ＶＲＥＦ１が入力される。差動増幅器１２２の第２入力端子例えば反転入力端子（－）には、複数本の画素信号線１０２のうちの対応する１本が、オートゼロ処理に用いられる容量１２１を介して接続される。スイッチ１２３は、差動増幅器１２２の出力端子と第２入力端子（－）とを接続する帰還配線１２４に設けられる。なお、本実施形態では、差動増幅器１２２の出力端子には、論理の反転と信号増幅とを行うインバータ１２５が接続される。

　図１に示す参照電圧生成回路（電圧供給部）１４０Ａは、差動増幅器１２２の非反転入力端子（＋）に供給される参照電圧ＶＲＥＦ１を生成する。参照電圧ＶＲＥＦ１は、後述するように、オートゼロ処理期間、リセットレベルＡ／Ｄ変換期間および信号レベルＡ／Ｄ変換期間とで、それぞれランプ波形の電圧を供給する。参照電圧生成回路１４０は、各列のＡ／Ｄ変換器１１０に共通して一つ設けられる。

　図１に示す制御回路１５０Ａは、後述するオートゼロ処理期間において、３つのＡ／Ｄ変換器１１０に設けられたスイッチ１２３を開放するタイミングを異ならせた３種類の制御信号ＡＺ［１］，ＡＺ［２］及びＡＺ［３］をスイッチ１２３に供給する。本実施形態では、制御回路１５０Ａは、スイッチ１２３を開放制御するタイミングが異なる複数の制御信号が供給される３本の制御信号線を含む。３つのＡ／Ｄ変換器１１０の各一つに設けられたスイッチ１２３は、３本の制御信号線の１本に接続されて、開閉制御される。

　図２は、図１に示す画素アレイ１０１中の各画素の画素回路を示している。画素回路２００は、光電変換を行うフォトダイオード２１０と、フォトダイオード２１０で発生した電子をＦＤノード２２０の拡散層容量２２１へ転送するためのＭＯＳトランジスタ２３０と、フォトダイオード２１０とＦＤノード２２０の各容量の電位を電源電圧ＶＤＤで初期化するためのＭＯＳトランジスタ２４０と、容量２２１，２２３に保存された電圧ＶＦＤを読み出し電圧ＶＳＩＧとして出力するためのＭＯＳトランジスタ２５０と、読み出す画素を選択するためのＭＯＳトランジスタ２６０と、で構成される。ＭＯＳトランジスタ２３０，２４０，２６０のゲートノードはそれぞれ入力信号ＲＤ，ＲＳＴ，ＳＥＬで制御される。図２のバッファ回路２７０は、画素回路２００内の２つのＭＯＳトランジスタ２５０，２６０と、画素回路２００外の電流源２８０とで構成される。

　画素回路２００のフォトダイオード２１０で発生した電子は、画素回路２００内の浮遊拡散領域からなるＦＤノード２２０が持つ拡散層容量２２１へ転送されて電圧に変換される。そのＦＤノード２２０の電圧は、ＭＯＳトランジスタ２５０を画素回路２００外部の電流源２８０が駆動して読み出される。

　２．比較例の固体撮像装置
　上述した本実施形態の固体撮像装置１００Ａの動作を比較例の固体撮像装置と比較して説明するために、先ず比較例の固体撮像装置について図３を参照して説明する。図３に示す比較例の固体撮像装置１００Ｂは、図１に示す本実施形態の固体撮像装置１００Ａと対比して、参照電圧生成回路１４０Ｂと制御回路１５０Ｂとが異なる。参照電圧生成回路１４０Ｂは、オートゼロ処理期間ではランプ波形ではない一定電圧の参照電圧ＶＲＥＦ２を生成する点が、参照電圧生成回路１４０Ａと異なる。制御回路１５０Ｂは、１本の制御信号線に１種類の制御信号ＡＺを供給する点が、制御回路１５０Ａと異なる。つまり、制御回路１５０Ｂは、３つのＡ／Ｄ変換器１１０の各一つに設けられたスイッチ１２３を同時にオン／オフする。

　３．固体撮像装置の動作
　図１に示す本実施形態に係る固体撮像装置１００Ａの動作を図４のタイミンクチャートと図５の出力画像とを用いて説明する。併せて、図３に示す比較例の固体撮像装置１００Ｂの動作を図６のタイミンクチャートと図７の出力画像とを用いて説明する。図４又は図６のタイミングチャートは、図１又は図３の固体撮像装置で全画素から同一のアナログ信号が出力されるフラット画像における動作を表している。図４及び図６では、３×３の画素配列の１行目から３行目まで逐次行選択走査した時の波形が示されている。図４及び図６では、１行走査中のオートゼロ処理期間、リセットレベルＡ／Ｄ変換期間及び信号レベルＡ／Ｄ変換期間が示されている。図４及び図６に示す画素出力のレベル差は、リセットレベルＡ／Ｄ変換の値と、信号レベルＡ／Ｄ変換の値との差によって特定される。

　３．１．本実施形態と比較例との共通動作
　３．１．１．オートゼロ処理期間
　画素信号のＡ／Ｄ変換を実施する前に、差動増幅器１２２の入力オフセットをキャンセルするためと、差動増幅器１２２の同相入力電圧を適切な範囲へ設定するために、画素のリセットレベルと任意の参照電圧を基準にオペアンプのオートゼロを行う必要がある。

　差動増幅器１２２とスイッチ１２３と容量１２１とは、スイッチド容量回路を構成する。スイッチ１２３を閉じて差動増幅器１２２の出力と反転入力（－）とを短絡する。それにより、非反転入力（＋）の任意の参照電圧にオペアンプ１０６の入力オフセットを加えたフィードバック電圧が、反転入力（－）の電圧となる。その後、スイッチ１２３を開いて短絡を解除した時のフィードバック電圧が、容量１２１に保存されて、オートゼロが完了する。

　オートゼロ処理期間での動作を、図４及び図６を参照して具体的に説明する。先ず、行選択走査回路１０４からの信号ＳＥＬ１（図６参照）によって図２のＭＯＳトランジスタ２６０がオンされ、１行の画素が選択される。次に、図２に示すＭＯＳトランジスタ２４０のゲートに、図６に示す信号ＲＳＴ１が入力され、図２に示すフォトダイオード２１０とＦＤノード２２０の各容量の電位を電源電圧ＶＤＤで初期化（リセット）する。選択された行の画素からのリセット時のアナログ信号ＶＰＩＸは、各列の画素信号線１０２を介して各列の比較器１２０へと入力される。

　比較器１２０を構成するオペアンプ１２２の非反転入力（＋）には、参照電圧ＶＲＥＦ１（比較例ではＶＲＥＦ２）が入力される。オートゼロ制御信号ＡＺ［１］～ＡＺ［３］（比較例ではＡＺ）がＨｉｇｈの期間中は、スイッチ１０７は閉じられている。参照電圧ＶＲＥＦ１（比較例ではＶＲＥＦ２）は、初期電圧からオペアンプ１２２のオートゼロを取る基準電圧（本実施形態ではランプ波形、比較例では一定電圧）へと変化する。スイッチ１２３を閉じて出力と反転入力（－）とを短絡する。それにより、非反転入力（＋）の任意の参照電圧ＶＲＥＦ１（比較例ではＶＲＥＦ２）に、オペアンプ１２２の入力オフセットを加えたフィードバック電圧が、反転入力（－）の電圧となる。

　その後、オートゼロ制御信号ＡＺ［１］～ＡＺ［３］（比較例ではＡＺ）をＬＯＷにする。こうして、スイッチ１０７を開いて短絡を解除した時のフィードバック電圧（オートゼロ制御信号ＡＺ［１］～ＡＺ［３］（比較例ではＡＺ）がＨｉｇｈからＬｏｗへ変位したタイミングのフィードバック電圧）が容量１２１に保存されて、オートゼロが完了する。それにより、アナログ信号ＶＰＩＸは画素のリセットレベル（フィードバック電圧）へとセットされる。その後、参照電圧ＶＲＥＦ１（比較例ではＶＲＥＦ２）は初期電圧へ戻る。このリセットレベルは、図４及び図６中の「オペアンプ入力」の欄に破線で示す通り、参照電圧ＶＲＥＦ１（比較例ではＶＲＥＦ２）が初期電圧へ戻っても一定に維持される。

　３．１．２．リセットレベルＡ／Ｄ変換期間
　アナログ信号ＶＰＩＸは画素のリセットレベルを維持したまま、リセットレベルＡ／Ｄ変換期間では参照電圧ＶＲＥＦ１，２はある傾きで変化するランプ波に変位する。それと同時に、カウンタ１３０はカウント数０からカウントダウンを開始する。カウンタ１３０は、比較器１２０の出力ＣＯＵＴがＬｏｗからＨＩＧＨへ反転することでカウントダウンを停止する。こうして信号レベルＡ／Ｄ変換期間だけカウンタ１３０が動作することで、カウンタ１３０は、画素のアナログ信号がデジタル信号へ変換された値ＣＯＤＥを出力する。例えば図６の１行目の走査では、カウンタ１３０は例えば－７までカウントダウンした時点で停止する。その後、参照電圧ＶＲＥＦ１，２は初期電圧へ戻る。

　３．１．３．信号レベルＡ／Ｄ変換期間
　次に、アナログ信号ＶＰＩＸと容量１２１でＡＣ結合するオペアンプ１２２の反転入力（－）の電圧ＶＣＮは、図４及び図６の破線で示すように、画素のリセットレベルから画素の受光量に相当する信号レベルの分だけ変化する。一方、参照電圧ＶＲＥＦ１（比較例ではＶＲＥＦ２）は、リセットレベルＡ／Ｄ変換期間と同じ傾きで変化するランプ波に変化する。ランプ波への変化と同時に、カウンタ１３０はリセットレベルのカウント値（例えば－７）からカウントアップを開始する。その後カウンタ１３０は、リセットレベルＡ／Ｄ変換期間と同様に、オペアンプ１２２及びインバータ１２５の出力が反転すると、比較器１２０からの出力ＣＯＵＴによりカウントアップを停止する。例えば図６の１行目操作では、カウンタ１０５は－７から＋７へと１４回カウントアップした時点で停止する。このカウント値＋７は、画素の信号レベルをＡ／Ｄ変換したデジタル値となる。

　図６に示すように、１行目の走査は信号ＳＥＬ１がＬｏｗとなることで終了する。その後、図６に示す信号ＳＥＬ２がＨＩＧＨとなり、２行目の走査が１行目の走査と同様にして実施される。３行目の走査以降も同様にして行われる。ここで、全画素で信号レベルが同一でＡ／Ｄ変換にノイズの影響が無い理想的な条件では、画素アレイ１０１を全て走査して得られる信号レベルのデジタル値は全て７となる。

　３．２．比較例での横筋ノイズの発生
　図６のタイミングチャートでは、１行目の走査では、カウンタ１３０は例えば＋７までカウントアップした時点で停止する。２行目の走査のリセットレベルＡ／Ｄ変換の参照電圧ＶＲＥＦにノイズが加わり、その影響でカウンタ１３０を停止するタイミングが他の行より早まった結果を表している。２行目のリセットレベルＡ／Ｄ変換のカウントダウン数が少なくなるためカウント値（－５）となる。その一方で、信号レベルＡ／Ｄ変換では他の行と同じ１４回カウントアップして停止する。それにより、－５から１４回カウントアップしたカウント値＋９が、２行目における信号レベルをＡ／Ｄ変換したデジタル値となる。

　全画素の信号レベルをＡ／Ｄ変換した結果をマトリクス状に配置した画像にすると、図７に示すように、１行目と３行目はノイズの影響を受けなかったデジタル値７が並ぶ一方で、ノイズの影響を受けた２行目のデジタル値９が並ぶ。このため、ノイズの影響が横筋として表れてしまう。

　複数のＡ／Ｄ変換器の特性を揃えて並列で動作させるために１つ参照電圧を全てのＡ／Ｄ変換器で共通する手段は一般的であるが、参照電圧にノイズが加わったタイミングで出力されたＡ／Ｄ変換結果には全て同じ傾向の影響が出てしまう弊害がある。固体撮像装置では、Ａ／Ｄ変換器の参照電圧や画素の電源グランドに乗るノイズが、並列のＡ／Ｄ変換結果に同じ傾向の影響を与えてしまい、横筋ノイズとして画像に現れてしまう。

　３．３．本実施形態での横筋ノイズの低減
　３．３．１．オートゼロ処理期間
　本実施形態では、図４に示すように、参照電圧ＶＲＥＦ１はオートゼロ処理期間でもランプ波形とされる。つまり、一つの参照電圧ＶＲＥＦ１で各列のオペアンプ１２２のオートゼロをそれぞれ異なる基準電圧で行うために、全てのオペアンプ１２２がオートゼロを実施している期間で参照電圧ＶＲＥＦ１は時間軸に従って初期電圧からある傾きで変化するランプ波を採用している。参照電圧ＶＲＥＦ１が変化している間に、オートゼロ制御信号ＡＺ［１］～ＡＺ［３］の順に時間差をつけてＨｉｇｈからＬｏｗに変位させて、各列のスイッチ１２３を異なるタイミングで開く。こうすると、各列の容量１２１に保持されるオートゼロ完了時のオペアンプ１２２の反転入力（－）の電圧ＶＣＮは、各列で差を持つことになる。図４のタイミングチャートでは１列目のＶＣＮ［１］は一番電位が高く、３列目のＶＣＮ［３］は一番電位が低くなる。

　３．３．２．リセットレベルＡ／Ｄ変換期間及び信号レベルＡ／Ｄ変換期間
　リセットレベルＡ／Ｄ変換期間と信号レベルＡ／Ｄ変換期間において、例えば１列目のオペアンプ１２２の差動入力の電位の反転は、反転入力の電圧ＶＣＮ［１］が高いため、参照電圧ＶＲＥＦ１のランプ波形の変化が小さい箇所で起こることになる。そのため、カウンタ１３０を停止するタイミングは、他の列より早くなるので、総カウント数も他の列より少なくなる。一方、例えば３列目のオペアンプ１２２の差動入力の電位の反転は、反転入力の電圧ＶＣＮ［３］が低いため、参照電圧ＶＲＥＦ１のランプ波形の変化が大きい箇所で起こることになる。そのため、カウンタ１３０を停止するタイミングは、他の列より遅くなるので、総カウント数も他の列より多くなる。

　しかし、参照電圧ＶＲＥＦ１のランプ波形の傾きはリセットレベルＡ／Ｄ変換期間と信号レベルＡ／Ｄ変換期間で同じであるため、ＶＣＮの違いによるリセットレベルＡ／Ｄ変換期間のカウンタダウン回数増減と、信号レベルＡ／Ｄ変換期間のカウンタアップ回数増減は等しくなる。よって、カウントダウンした値からカウントアップした値となる画素の信号レベルのデジタル値は、ＶＣＮの違いによらず各列で等しくなる（図４に示すデジタル値７）。

　２行目の走査のリセットレベルＡ／Ｄ変換期間の参照電圧ＶＲＥＦ１に、比較例と同じノイズが加わった場合、各列のカウンタの停止のタイミングは参照電圧ＶＲＥＦ１のランプ波形の異なる電圧を参照して起こる。そのため、このノイズは２行目の各列全てのＡ／Ｄ変換結果に影響を与えなくなる。図４のタイミングチャートでは、２行目２列目の信号レベルＡ／Ｄ変換の結果だけが、ノイズの影響を受けたデジタル値９を得る。

　全画素の信号レベルをＡ／Ｄ変換した結果をマトリクス状に配置した画像にすると、図５の通りとなる。図５の通り、２行２列目の画素のＡ／Ｄ変換だけがノイズの影響を受けてデジタル値９となり、他の画素のデジタル値７と異なるが、図７と比較すると１行全体に亘ってノイズの影響が連続する横筋にはならず、ノイズの視認性は低下している。

　４．第２実施形態
　図１の実施形態では画素列の数Ｌが３に対して制御信号のビット数Ｎが３で一致していたが、実際の固定撮像装置の列数は例えば数千規模となる。このため、制御信号のビット数Ｎを列数Ｌと同数にしてすることは、限られたチップ規模に収めるのは困難である。そのため、Ｎ≪Ｌとした列数Ｌよりも十分に少ないビット数Ｎの制御信号を使う必要がある。Ｎ≪Ｌとは、例えば、１００≦Ｌ≦２００００であるとき、２≦Ｎ≦Ｌ／１０とすることができる。

　ここで、図１に示す第１実施形態では、制御信号ＡＺ［１］～ＡＺ［３］の数と制御信号線の数を共にＮと等しくしている。そして、３ビットの制御信号ＡＺ［１］～ＡＺ［３］のうち、１番目の制御信号線に制御信号ＡＺ［１］を、２番目の制御信号線に制御信号ＡＺ［２］を、３番目の制御信号線に制御信号ＡＺ［３］を、各行の走査で共通して供給している。こうすると、制御信号ＡＺ［１］～ＡＺ［３］で決まる各列のオートゼロを取るタイミングは、各行の走査で同じとなる。

　このため、もし参照電圧ＶＲＦ１のランプ波形に生じる非線形性や、オペアンプ１２２のオフセットや、ゲインや周波数特性に同相入力電圧依存のドリフトがあると、これらの影響は信号レベルＡ／Ｄ変換のゲイン誤差やオフセット誤差となる。この結果、画像には視認性の強い縦方向の固定パターンとして表れる可能性がある。

　そこで、図８に示すように、各行の走査で、各列のスイッチ１２３に供給される制御信号ＡＺを変更することが好ましい。例えば、制御回路１５０Ａは、ｎ行目の走査の時に制御信号ＡＺ［１］を１番目の制御信号線に供給し、（ｎ＋１）行目の走査の時に制御信号ＡＺ［１］を２番目の制御信号線に供給し、毎走査で制御信号ＡＺ［１］の供給先を変更することができる。図８に示すように、他の制御信号ＡＺ［２］，ＡＺ［３］も、同様にして各行の走査で供給先が変更される。供給先の変更は、一定の順序に従って繰り返しても良いし、好ましくはランダムに変更しても良い。それにより、オートゼロ完了時の各列の差動増幅器１２２の第２入力端子（－）のフィードバック電圧の周期性（列方向の周期性）は、行選択毎に異ならせることができる。

　図８では、制御信号線の数と制御信号の数とを共にＮ（図９ではＮ＝３）とすることで、Ｎ本の制御信号線にＮ個の制御信号を供給するＮ^２種類の供給先が存在する。なお、図８では、（ｎ＋１）行目走査と（ｎ＋５）行目走査とが同じであるので、Ｎ^２＝９種類のうちの６種類のみを示している。図９とは異なり、制御回路１５０Ａは、行選択走査回路１０４が走査信号線１０３の各１本を順次選択するＮ^２回の走査の各々で、Ｎ本の制御信号線にＮ個の制御信号を供給するＮ^２種類の供給先の異なる一つを選択することができる。こうすると、列方向の周期を、行選択毎により異ならせることができる。

　さらに、制御回路１５０Ａは、上述したＮ^２回の走査が終了する毎に、Ｎ本の制御信号線にＮ個の制御信号を供給するＮ^２種類の供給順序を変更することができる。こうすると、列方向の周期を、行選択毎にさらに異ならせることができる。

　あるいは、複数の制御信号線の数をＮ（Ｎは２以上の整数）とし、複数の制御信号の数をＭ（Ｍは整数）とし、画素列の数をＬとしたとき、Ｎ≦Ｍ≪Ｌとすることができる。Ｍ≪Ｌとは、例えば、２≦Ｌ≦２００００であるとき、Ｎ≦Ｍ≦Ｌ／５とすることができる。この場合、制御回路１５０Ａは、行選択走査回路１０４が１本の走査信号線を選択する毎に、Ｍ個の制御信号ＡＺ［１］～ＡＺ［Ｍ］の中から選ばれたＮ個の制御信号を供給することができる。このようにしても、列方向の周期性を行選択毎に異ならせることができる。

　あるいは、図９に示すように、制御信号ＡＺ［１］～ＡＺ［３］が供給される列番号に対する周期性を無くすように、制御信号線とスイッチ１２３との接続をランダムに変更しても良い。図９では、制御信号ＡＺ［１］が供給される一番目の制御信号線は、３列目と５列目に、制御信号ＡＺ［２］が供給される二番目の制御信号線は、１列目と６列目に、制御信号ＡＺ［３］が供給される三番目の制御信号線は、２列目、４列目及び７列目に接続される。つまり、図９では、Ｌ列のうちの行方向で連続するＮ個（図９中の例えば１～３列目）のＡ／Ｄ変換器１１０の各一つに設けられたスイッチ１２３に対するＮ本の制御信号線の接続順序（ＡＺ［１］は３列目、ＡＺ［２］は１列目、ＡＺ［３］は２列目と接続）と、行方向で連続する他のＮ個（図９中の例えば左側の４～６列目）のＡ／Ｄ変換器１１０の各一つに設けられたスイッチ１２３に対するＮ本の制御信号線の接続順序（ＡＺ［１］は５列目、ＡＺ［２］は６列目、ＡＺ［３］は４列目と接続）とを異ならせることができる。こうすると、列方向の周期性のパターンを生じることを防止できる。横筋ノイズと横方向の周期性を無くす上では、隣り合うオペアンプ１２２で同じ制御信号を使わないことや、制御信号の各ビットが制御するオペアンプ１２２の総数を等しくすることが望ましい。加えて、図８の行選択毎に制御信号の制御信号線に対する供給先の変更を、図９に示す接続形態の制御信号線を用いて実施することで、列方向の周期性を低減すると共に、その列方向の周期性を行選択毎に異ならせることができる。

　５．第３実施形態
　図１０は、本発明の第３実施形態に係る電子機器例えば撮像装置のブロック図である。撮像装置３００は、レンズ群などからなる光学系３１０と、図１に示す構成を有する固体撮像装置３２０と、信号処理回路（DSP：Digital Signal Processor）３３０と、表示部３４０とを有する。被写体からの入射光は、光学系３１０により固体撮像装置３２０の撮像面に結像される。固体撮像装置３２０は、撮像面上に結像された入射光を画素単位で電気信号に変換して、画素信号として出力する。信号処理部３３０は、固体撮像装置３２０からの信号を処理して、表示部３４０に表示する。固体撮像装置３２０が図１の構成を備えることで、表示部３４０に表示される画像では、横筋ノイズが低減される。

　なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。

　本発明は、図４に示すように参照電圧ＶＥＲＦ１に重畳したノイズに起因する横筋ノイズを低減するものとは限らない。例えば、図２に示す電源電圧ＶＤＤが変動し、図４に示す画素出力にノイズが重畳した図１１の場合にも適用できる。図１１は、リセットレベルの画素出力にノイズが重畳している。この場合は、比較例の固体撮像装置１００Ｂでは、図１０に示すようにＶＣＮに重畳したノイズによって、オペアンプ１２２の出力は、ノイズが無い場合の実線の出力から、ノイズの影響がある破線の出力に変化し、図６と同様な横筋ノイズの原因となる。図１に示す固体撮像装置１００Ａは、図４に示すフローチャートの動作と同様にして、画素出力にノイズが重畳した場合でも横筋ノイズを低減できる。

　本発明は、図８に示すように、各行の走査で、各列のスイッチ１２３に供給される制御信号ＡＺを変更するものに限らない。例えば、参照電圧ＶＲＥＦ１は、図１２に示すように、オートゼロ処理期間では、時間軸で階段的に変化する複数例えば３つの第１～第３レベル電圧を含むことができる。図１２では、行選択走査毎に、１本目の制御信号線には制御信号ＡＺ［１］を、２本目の制御信号線には制御信号ＡＺ［２］を、３本目の制御信号線には制御信号ＡＺ［３］を、それぞれ供給している。

　ただし、第１行目走査では、制御信号ＡＺ［１］により、最も大きいフィードバック電圧ＶＣＮ［１］が得られるように、参照電圧ＶＲＥＦ１は第１レベル電圧に設定される。第２行目走査では、制御信号ＡＺ［１］により、最も小さいフィードバック電圧ＶＣＮ［３］が得られるように、照電圧ＶＲＥＦ１は第３レベル電圧に設定される。第３行目走査では、制御信号ＡＺ［１］により、中間のフィードバック電圧ＶＣＮ［２］が得られるように、照電圧ＶＲＥＦ１は第２レベル電圧に設定される。他の二本の制御信号線に供給される制御信号ＡＺ［２］及びＡＺ［３］も、それと対で設定される参照電圧ＶＲＥＦ１の電圧レベルが行選択毎に変更される。こうしても、オートゼロ完了時の各列のオペアンプ１２２の反転入力端子（－）のフィードバック電圧ＶＣＮの周期性は、行選択毎に異ならせることができる。よって、このようにしても、オートゼロ完了時の各列のオペアンプ１２２の反転入力端子（－）のフィードバック電圧を、ランダムに変更することができる。

　１００Ａ　固体撮像装置、１０１　画素アレイ、１０２　画素信号線、１０３　走査信号線、１０４　行選択走査回路、１１０　Ａ／Ｄ変換器、１２０　比較器、１２１　容量、１２２　差動増幅器（オペアンプ）、１２３　スイッチ、１２４　帰還配線、１２５　インバータ、１３０　カウンタ、１４０Ａ　電圧供給部（参照電圧生成回路）、１５０Ａ　制御回路、２００　画素回路、２１０　光電変換素子、２２０　ＦＤノード、２２１，２２３　容量、２３０，２４０，２５０，２６０　ＭＯＳトランジスタ、２８０　電流源、３００　電子機器（撮像装置）、３１０　光学系、３２０　固体撮像装置、３３０　信号処理回路、３４０　表示部、ＡＺ［１］～ＡＺ［３］　制御信号、ＶＲＥＦ１　参照電圧

Claims (12)

1. 　複数行及び複数列に配列された、各画素が光電変換素子をそれぞれ含む複数の画素と、各１本が各列の前記画素に共通接続される複数本の画素信号線と、を含む画素アレイと、
   　前記複数本の画素信号線の前記各１本に各１個が接続された複数個のＡ／Ｄ変換器と、
   　オートゼロ処理期間に、時間軸に従って連続的に又は段階的に電圧レベルが変化する参照電圧を前記複数のＡ／Ｄ変換器に供給する電圧供給部と、
   　前記複数個のＡ／Ｄ変換器のオートゼロ処理を制御する制御回路と、
   を有し、
   　前記複数個のＡ／Ｄ変換器の各々は、
   　前記参照電圧が入力される第１入力端子と、前記複数本の画素信号線のうちの対応する１本が、オートゼロ処理に用いられる容量を介して接続される第２入力端子と、出力端子と、を含む差動増幅器と、
   　前記差動増幅器の前記出力端子と前記第２入力端子とを接続する帰還配線に設けられたスイッチと、
   を含み、
   　前記制御回路は、前記オートゼロ処理期間において、前記複数個のＡ／Ｄ変換器の一部に設けられた前記スイッチを開放するタイミングと、前記複数個のＡ／Ｄ変換器の他の一部に設けられた前記スイッチを開放するタイミングとを異ならせることを特徴とする固体撮像装置。
2. 　請求項１において、
   　前記制御回路は、前記スイッチを開放制御するタイミングが異なる複数の制御信号が供給される複数の制御信号線を含み、
   　前記複数個のＡ／Ｄ変換器の各一つに設けられた前記スイッチは、前記複数本の制御信号線の１本に接続されることを特徴とする固体撮像装置。
3. 　請求項２において、
   　前記複数の制御信号線の数をＮ（Ｎは２以上の整数）とし、前記複数列の画素の列数をＬとしたとき、前記複数の制御信号の数はＮであり、かつ、Ｎ≪Ｌであることを特徴とする固体撮像装置。
4. 　請求項３において、
   　前記Ｌ列のうちの行方向で連続するＮ個のＡ／Ｄ変換器の各一つに設けられた前記スイッチに対する前記Ｎ本の制御信号線の接続順序と、前記行方向で連続する他のＮ個のＡ／Ｄ変換器の各一つに設けられた前記スイッチに対する前記Ｎ本の制御信号線の接続順序とが異なることを特徴とする固体撮像装置。
5. 　請求項２乃至４のいずれか一項において、
   　前記画素アレイは、各１本が各行の前記画素に共通接続される複数本の走査信号線と、行選択走査回路とを含み、
   　前記制御回路は、前記行選択走査回路が前記複数本の走査信号線の１本を選択した時に、前記複数の制御信号の中の一つの制御信号を前記複数本の制御信号線の１本に供給し、前記行選択走査回路が前記複数本の走査信号線の他の１本を選択した時に、前記一つの制御信号を前記複数本の制御信号線の他の１本に供給することを特徴とする固体撮像装置。
6. 　請求項２において、
   　前記画素アレイは、各１本が各行の前記画素に共通接続される複数本の走査信号線と、行選択走査回路とを含み、
   　前記複数の制御信号線の数をＮ（Ｎは２以上の整数）とし、前記複数の制御信号の数をＭ（Ｍは整数）とし、前記複数列の画素の列数をＬとしたとき、Ｎ≦Ｍ≪Ｌであり、
   　前記制御回路は、前記行選択走査回路が前記複数本の走査信号線の１本を選択する毎に、前記Ｍ個の制御信号の中から選ばれた前記Ｎ個の制御信号を供給することを特徴とする固体撮像装置。
7. 　請求項５または６において、
   　前記制御回路は、前記行選択走査回路が前記複数本の走査信号線の各１本を順次選択するＮ^２回の走査の各々で、前記Ｎ本の制御信号線に前記Ｎ個の制御信号を供給するＮ^２種類の供給先の異なる一つを選択することを特徴とする固体撮像装置。
8. 　請求項７において、
   　前記制御回路は、前記Ｎ^２回の走査が終了する毎に、前記Ｎ本の制御信号線に前記Ｎ個の制御信号を供給する前記Ｎ^２種類の供給順序を変更することを特徴とする固体撮像装置。
9. 　請求項５または６において、
   　前記制御回路は、前記行選択走査回路が前記複数本の走査信号線の１本を選択する毎に、前記複数本の制御信号線に対する前記複数の制御信号の供給先をランダムに変更することを特徴とすることを特徴とする固体撮像装置。
10. 　請求項５または６において、
    　前記参照電圧は、階段的に変化する第１レベル電圧と第２レベル電圧とを少なくとも含み、
    　前記行選択走査回路が前記複数本の走査信号線の１本を選択した時に、前記複数の制御信号の中の一つの制御信号を前記複数本の制御信号線の１本に供給し、かつ、前記一つの制御信号により決められる前記スイッチを開放制御するタイミングでの前記参照電圧は、前記第１レベル電圧であり、
    　前記行選択走査回路が前記複数本の走査信号線の他の１本を選択した時に、前記一つの制御信号を前記１本の制御信号線に供給し、前記一つの制御信号により決められる前記スイッチを開放制御するタイミングでの前記参照電圧は、前記第２レベル電圧であることを特徴とする固体撮像装置。
11. 　参照電圧が入力される第１入力端子と、複数本の画素信号線のうちの対応する各１本がオートゼロ処理に用いられる容量を介して接続される第２入力端子と、出力端子と、を含む複数個の差動増幅器を用いて、光電変換されたアナログ信号をデジタル信号に変換する固体撮像装置の駆動方法であって、
    　オートゼロ処理期間に、前記差動増幅器の前記第１入力端子に、時間軸に従って連続的に又は段階的に電圧レベルが変化する前記参照電圧を入力させるステップと、
    　前記出力端子と前記第２入力端子とを接続する帰還配線に設けられたスイッチを開放して、前記複数個の差動増幅器をオートゼロ処理するステップと、
    を有し、
    　前記オートゼロ処理するステップは、前記複数個の差動増幅器の一部に設けられた前記スイッチを開放するタイミングと、前記複数個の差動増幅器の他の一部に設けられた前記スイッチを開放するタイミングとを異ならせることを特徴とする固体撮像装置の駆動方法。
12. 　光を集光する光学系と、
    　前記光学系を介して受光し、画像を撮像する請求項１乃至１０のいずれか一項に記載の固体撮像装置と、
    　前記固体撮像装置から出力される信号を処理する信号処理回路と、
    を有することを特徴とする電子機器。

Images