CN110611782A - 全局曝光图像传感器 - Google Patents

Abstract

本发明提供一种全局曝光图像传感器，所述全局曝光图像传感器的采样保持单元包括并行连接设置的复位信号采样存储单元和图像信号采样存储单元，分别由一个或多个控制晶体管及电容构成。复位信号采样存储单元用于存储和控制读取像素电路的复位信号，图像信号采样存储单元用于存储和控制读取像素电路的图像信号。图像传感器的读出电路和控制电路对像素阵列输出的复位信号和图像信号读取控制和量化处理，根据不同的采样保持单元设计结构及读取方式，实现复位信号和图像信号的相关双采样，并通过计算获得输出图像的有效值。本发明所提供的内容与现有技术中全局曝光图像传感器的实现方案相比，能有效简化像素电路的时序操作，实现更小的CDS计算误差。

Description

全局曝光图像传感器

技术领域

本发明涉及图像传感器技术领域，尤其涉及一种采样保持单元采用并行设计结构并进行读取操作实现全局曝光的图像传感器设计。

背景技术

CMOS图像传感器广泛应用于各领域，数码相机、无人机，视频监控设备，自动驾驶等。通常的图像传感器设计具有两种曝光方式，滚动曝光方式(rolling shutter)和全局曝光方式(global shutter)。滚动曝光的图像传感器的像素阵列中像素为逐行进行曝光扫描的方式，第一行，第二行…直至最后一行。滚动曝光方式适用于静态物体或环境的图像采集。滚动曝光方式的图像传感器采集动态的景物时，由于每行像素的曝光时间段都不相同，第一行像素采集图像信号时的实物位置与最后一行像素采集图像信号时的实物位置可能会相差很大，例如拍照快速转动的风扇，行进的汽车等，会发现所采集的图像发生了扭曲、畸变(果冻效应)。全局曝光方式的图像传感器采集图像时，像素阵列中的每个像素都同时曝光，曝光结束后，再逐个读取像素采集到的图像信号。全局曝光方式的图像传感器，像素阵列中的每个像素同步曝光采集图像信号，可以消除果冻效应带来的影响。因此全局曝光方式的图像传感器，适合采集运动物体的图像。

传统的全局曝光像素单元采用5T结构像素电路，这种像素电路实现的全局曝光方式存在一些问题和缺点。例如，信号读取时无法实现真正的相关双采样(CDS，CorrelatedDouble Sampling)，因而不能消除浮动节点(FD，floating diffusion)的复位噪声，像素输出时其读出噪声会很大。另外，由于浮动节点处的漏电流大，此种像素结构在信号读取过程中，后读取的像素信号电荷存储不够完整，因而会存在影响输出图像的质量的问题。

公开号为CN102447848B，名称为“CMOS图像传感器全局曝光像素单元”的发明专利中公开的技术方案采样保持电路中第一开关和第一采样保持电容，与第二开关和第二采样保持电容设置为串行连接结构。第一采样保持电容采样保存图像信号，第二采样保持电容采样保存复位信号。此像素电路中串行连接结构的两部分采样保持电路，其读取操作时序复杂，像素电路的最短曝光时间长。同时，在图像信号和复位信号采样过程中，基于图像信号和复位信号采样保持电路串行连接结构其先后采样信号过程不完全对称，存在的误差会较大。

基于上述存在的多种问题，本发明提出一种创新的全局曝光图像传感器设计结构及读取控制的方式，以解决现有技术中全局曝光图像传感器存在的多种问题，满足应用需求。

发明内容

本发明目的在于提供一种具有创新像素电路结构设计的全局曝光图像传感器，所述全局曝光图像传感器的像素阵列包含若干按行和列设置的像素单元，每个所述像素单元包括：

感光单元，所述感光单元包括感光器件，如光电二极管，以及传输晶体管，通过所述传输晶体管将感光器件光电效应累计的电子转移到浮动节点；

复位电路，包括复位晶体管，通过复位控制信号复位节点电路；

第一输出单元，所述第一输出单元包括第一源极跟随晶体管和偏置控制晶体管，所述第一源极跟随晶体管的栅极连接到所述浮动节点，其源极连接到所述偏置控制晶体管，所述偏执控制晶体管由偏压控制信号控制；所述第一输出单元输出复位信号电压及图像信号电压；

第二输出单元，所述第二输出单元包括第二源极跟随晶体管和行选择晶体管；所述行选择晶体管连接到所述第二源极跟随晶体管的源极输出端，通过行选择控制信号控制其输出至列线；

采样保持单元，所述采样保持单元连接在所述第一输出单元和所述第二输出单元之间，用于采样和存储复位信号电压和图像信号电压；

控制电路和读出电路，对所述全局曝光图像传感器的像素阵列的输出进行读取控制和量化处理，所述量化处理包括模数转换及放大处理；

可选的，所述采样保持单元包括复位信号采样存储单元和图像信号采样存储单元，所述复位信号采样存储单元和所述图像信号采样存储单元并行连接在第一输出单元的输出端和第二输出单元的输入端之间；

所述复位信号采样存储单元包括复位信号存储控制晶体管，复位信号存储电容，以及复位信号读取控制晶体管；所述复位信号存储控制晶体管和所述复位信号读取控制晶体管构成串行连接，所述复位信号存储电容连接至所述复位信号存储控制晶体管和所述复位信号读取控制晶体管的连接点，另一端接地；所述图像信号采样存储单元包括图像信号存储控制晶体管，图像信号存储电容，以及图像信号读取控制晶体管；所述图像信号存储控制晶体管和所述图像信号读取控制晶体管构成串行连接，所述图像信号存储电容连接至所述图像信号存储控制晶体管和所述图像信号读取控制晶体管的连接点，另一端接地；所述复位信号存储控制晶体管和所述图像信号存储控制晶体管分别连接至所述第一输出单元的第一源极跟随晶体管的源极输出端；所述复位信号读取控制晶体管和所述图像信号读取控制晶体管分别连接至所述第二输出单元的第二源极跟随晶体管的栅极；

复位信号经所述复位信号存储控制晶体管控制存储到所述复位信号存储电容；图像信号经所述图像信号存储控制晶体管存储到所述图像信号存储电容；通过所述复位信号读取控制晶体管控制读出所述复位信号电压，通过所述图像信号读取控制晶体管控制读出所述图像信号电压；

所述全局曝光图像传感器的读出电路分别对所读出的复位信号电压和所述图像信号电压进行量化处理，得到复位信号电压数值和图像信号电压数值，所述复位信号的电压数值减去所述图像信号电压数值，得到有效的输出图像信号值；

可选的，所述采样保持单元包括复位信号采样存储单元和图像信号采样存储单元，以及读取控制晶体管；所述图像信号采样存储单元和所述读取控制晶体管串行连接，与所述复位信号采样存储单元构成并行连接在所述第一输出单元和所述第二输出单元之间；所述复位信号采样存储单元包括复位信号存储控制晶体管和复位信号存储电容，所述复位信号存储控制晶体管连接在所述第一输出单元的第一源极跟随晶体管的源极输出端和所述第二输出单元的第二源极跟随晶体管的栅极之间，所述复位信号存储电容一端连接到所述复位信号存储控制晶体管的输出端，另一端接地；所述图像信号采样存储单元包括图像信号存储控制晶体管和图像信号存储电容；所述图像信号存储控制晶体管连接在所述第一输出单元的第一源极跟随晶体管的源极输出端和所述读取控制晶体管之间，所述图像信号存储电容一端连接到所述图像信号存储控制晶体管和所述读取控制晶体管的连接点，另一端接地；所述读取控制晶体管另一端连接至所述第二输出单元的第二源极跟随晶体管的栅极；

复位信号经所述复位信号存储控制晶体管控制存储到所述复位信号存储电容；图像信号经所述图像信号存储控制晶体管控制存储到所述图像信号存储电容；

读取所述复位信号存储电容的复位信号电压，所述全局曝光图像传感器的读出电路对所述复位信号电压进行量化处理，得到所述复位信号电压数值；通过控制所述读取控制晶体管，将存储在所述复位信号存储电容的复位信号电压和存储在所述图像信号存储电容的图像信号电压求平均，经所述全局曝光图像传感器的读出电路进行量化处理，得到平均信号电压数值；将所述复位信号电压数值减去所述平均信号电压数值，得到有效的输出图像信号值；在上述过程中，所述读取控制晶体管打开，存储的所述复位信号电压和所述图像信号电压求平均后，所述读取控制晶体管可以选择关闭，或者保持打开状态；

作为本可选方案中的另一种实现形式，所述采样保持单元中所述复位信号采样存储单元和所述读取控制晶体管串行连接，与所述图像信号采样存储单元构成并行连接在所述第一输出单元和所述第二输出单元之间；所述复位信号采样存储单元包括复位信号存储控制晶体管和复位信号存储电容；所述复位信号存储控制晶体管连接在所述第一输出单元的第一源极跟随晶体管的源极输出端和所述读取控制晶体管之间，所述复位信号存储电容一端连接到所述复位信号存储控制晶体管和所述读取控制晶体管的连接点，另一端接地；所述读取控制晶体管另一端连接至所述第二输出单元的第二源极跟随晶体管的栅极；所述图像信号采样存储单元包括图像信号存储控制晶体管和图像信号存储电容，所述图像信号存储控制晶体管连接在所述第一输出单元的第一源极跟随晶体管的源极输出端和所述第二输出单元的第二源极跟随晶体管的栅极之间，所述图像信号存储电容一端连接到所述图像信号存储控制晶体管的输出端，另一端接地；

读取所述图像信号存储电容的图像信号电压，所述全局曝光图像传感器的读出电路对所述图像信号电压进行量化处理，得到所述图像信号电压数值；通过控制所述读取控制晶体管，将存储在所述复位信号存储电容的复位信号电压和存储在所述图像信号存储电容的图像信号电压求平均，经所述全局曝光图像传感器的读出电路进行量化处理，得到平均信号电压数值；将所述平均信号电压数值减去所述图像信号电压数值，得到有效的输出图像信号值；在上述过程中，所述读取控制晶体管打开，存储的所述复位信号电压和所述图像信号电压求平均后，所述读取控制晶体管可以选择关闭，或者保持打开状态；

可选的，所述采样保持单元包括复位信号采样存储单元和图像信号采样存储单元，所述复位信号采样存储单元包括复位信号存储控制晶体管和复位信号存储电容；所述图像信号采样存储单元包括图像信号存储控制晶体管和图像信号存储电容；

所述复位信号存储控制晶体管连接到所述第一输出单元的第一源极跟随晶体管的源极输出端和所述第二输出单元的第二源极跟随晶体管的栅极，所述复位信号存储电容一端连接到所述第二输出单元的第二源极跟随晶体管的栅极，另一端接地；所述图像信号存储控制晶体管一端连接到所述第一输出单元的第一源极跟随晶体管的源极输出端，另一端连接到所述图像信号存储电容，所述图像信号存储电容的另一端接地；

复位信号经所述复位信号存储控制晶体管控制存储到所述复位信号存储电容；图像信号经所述图像信号存储控制晶体管控制存储到所述图像信号存储电容；读取所述复位信号存储电容的复位信号电压，所述全局曝光图像传感器的读出电路对所述复位信号电压进行量化处理，得到所述复位信号电压数值；通过控制所述复位信号存储控制晶体管和所述图像信号存储控制晶体管，将存储的所述复位信号电压和所述图像信号电压求平均，经所述全局曝光图像传感器的读出电路进行量化处理，得到平均信号电压数值；将所述复位信号电压数值减去所述平均信号电压数值，得到有效的输出图像信号值；在上述读出过程中，复位信号存储控制晶体管和图像信号存储控制晶体管打开，存储的所述复位信号电压和所述图像信号电压求平均后，所述复位信号存储控制晶体管和所述图像信号存储控制晶体管可以选择关闭，或者保持打开；

作为本可选方案中的另一种实现形式，所述采样保持单元中所述复位信号存储控制晶体管一端连接到所述第一输出单元的第一源极跟随晶体管的源极输出端，另一端连接到所述复位信号存储电容，所述复位信号存储电容的另一端接地；所述图像信号存储控制晶体管连接到所述第一输出单元的第一源极跟随晶体管的源极输出端和所述第二输出单元的第二源极跟随晶体管的栅极，所述图像信号存储电容一端连接到所述第二输出单元的第二源极跟随晶体管的栅极，另一端接地；

读取所述图像信号存储电容的图像信号电压，所述全局曝光图像传感器的读出电路对所述图像信号电压进行量化处理，得到所述图像信号电压数值；通过控制所述复位信号存储控制晶体管和所述图像信号存储控制晶体管，将存储的所述复位信号电压和所述图像信号电压求平均，经所述全局曝光图像传感器的读出电路进行量化处理，得到平均信号电压数值；将所述平均信号电压数值减去所述图像信号电压数值，得到有效的输出图像信号值；在上述读出过程中，复位信号存储控制晶体管和图像信号存储控制晶体管打开，存储的所述复位信号电压和所述图像信号电压求平均后，所述复位信号存储控制晶体管和所述图像信号存储控制晶体管可以选择关闭，或者保持打开；

根据本发明上述所提出的多个发明方案和发明内容，所述全局曝光图像传感器还可以包括：

可选的，所述第一输出单元可设计为包括第一源极跟随晶体管，所述第一源极跟随晶体管的源极输出端连接到所述采样保持单元；所述第一源极跟随晶体管的漏极连接可变电压源。

本发明提出的技术发明方案适用于全局曝光图像传感器设计，所述全局曝光图像传感器的采样保持单元采用并行结构对复位信号和图像信号分别进行存储和读取控制，实现CDS(Correlated Double Sample，相关双采样)过程。本发明方案相对于现有技术中采样保持单元为串行连接方式的实现方案，能够有效简化电路的时序操作，可以实现像素更小的最短曝光时间，以及像素电路的功耗较低，对电源及地的冲击更少。同时，并行连接方式设计，在复位信号和图像信号的采样过程中，信号的匹配度好，能够实现更小的CDS计算误差。

附图说明

图1为图像传感器的系统基本结构框图；

图2为本发明第一实施例全局曝光图像传感器像素电路图；

图3为第一实施例中全局曝光图像传感器像素电路时序图；

图4为本发明第一实施例全局曝光图像传感器另一应用例像素电路图；

图5为第一实施例全局曝光图像传感器的另一应用例像素电路时序图；

图6为本发明第二实施例全局曝光图像传感器像素电路图；

图7为第二实施例中全局曝光图像传感器像素电路时序图；

图8为本发明第二实施例全局曝光图像传感器另一应用例像素电路图；

图9为本发明第三实施例全局曝光图像传感器像素电路图；

图10为第三实施例中全局曝光图像传感器像素电路时序图；及

图11为本发明第三实施例全局曝光图像传感器另一应用例像素电路图。

具体实施方式

为使本发明的实施例的目的、技术方案和优点更加清楚，下面结合本发明所提供的多个附图，对本发明实施例中的技术方案进行清楚、完整的描述。本领域技术人员可以理解的是，此处所记载的实施例是本发明能够实现的实施例中的一部分，并非穷尽全部实施例。其他多个可实现本发明技术方案的应用实施例也属于本发明所保护的内容范围内。

图1为图像传感器系统基本结构框图，如图1中所示，图像传感器100包括连接到像素阵列101的读出电路102和控制电路104，数据处理/存储模块103连接到读出电路102，对像素电路的输出进行数据处理及存储等操作处理；状态/时序控制模块105连接到读出电路102和控制电路104，实现对像素阵列101的读取控制。像素阵列101包括按行(R1，R2，R3…Ry)和列(C1，C2，C3…Cx)多个像素单元，像素阵列101输出的像素信号经列线输出至读出电路102。在一个实施例中，每一像素单元获取图像数据后，图像数据采用状态/时序控制模块105指定读出模式的读出电路102读出，然后传输到数据处理/存储模块103。在具体应用中，读出电路102可包括模数转换(ADC)电路，放大电路及其他。在某些应用实施例中，状态/时序控制模块105可包含有程序化选择系统用以确定读出是通过全局曝光模式读出或者是滚动曝光模式读出。数据处理/存储模块103可以仅存储图像数据或通过图像效果应用或处理的图像数据。在一应用例中，读出电路102可沿读出列线(如图1中所示)一次读出一行图像数据，或者可采用各种其他方式读出图形数据。控制电路104的操作可通过状态/时序控制模块105的当前设置确定。例如，控制电路104产生一个快门信号用于控制图像获取。在某些应用例中，此快门信号可以是一个全局曝光信号使得像素阵列101的所有像素通过单一获取窗口同时获取其图像数据。

图2为本发明给出的第一实施例中全局曝光图像传感器像素电路图，如图2中所示，为全局曝光图像传感器像素阵列所包含的若干个像素单元电路。感光器件光电二极管PD通过传输晶体管TX将光电效应累积的电子转移到浮动节点FD。复位晶体管RST经复位控制信号rst复位浮动节点FD。第一源极跟随晶体管SF1和偏置控制晶体管NB构成第一输出单元，SF1源极输出端连接到偏置控制晶体管NB，偏置电压信号Bias_ctrl控制偏置控制晶体管NB的导通。第二源极跟随晶体管SF2和行选择晶体管RS构成第二输出单元，RS的输出连接至列线Pixout。采样保持单元设置在第一输出单元和第二输出单元之间，包括复位信号存储控制晶体管S_rst，复位信号存储电容Crst和复位信号读取控制晶体管R_rst构成的复位信号采样存储单元，以及图像信号存储控制晶体管S_sig，图像信号存储电容Csig和图像信号读取控制晶体管R_sig构成的图像信号采样存储单元。复位信号采样存储单元和图像信号采样存储单元形成并行连接结构设置在第一输出单元和第二输出单元之间。采样存储单元设计采用并行连接方式，能够有效简化像素电路的时序操作，可以实现像素更小的最短曝光时间，像素电路的功耗更低，对电源及地的冲击较少。同时，并行连接设计结构在复位信号和图像信号的采样过程中，信号采样过程的匹配度好，可实现更小的CDS计算误差。

图3为本发明第一实施例中全局曝光图像传感器像素电路时序图，以下结合图3给出第一实施例对应的工作时序，对本发明第一实施例给出的发明方案内容进行详细的说明：

T1：Bias_ctrl使能，晶体管RS，S_rst，S_sig，R_rst，R_sig高电平导通，对像素电路内所有内部节点，采样电容(Crst，Csig)，位线(bit line)进行清零操作，以消除上一次操作历史状态的影响；

T2：复位控制信号rst高电平，复位浮动节点FD，之后复位控制信号rst置低；

T3：晶体管S_rst高电平导通，复位信号电压经过SF1放大后采样存储到复位信号存储电容Crst；tx置高电平晶体管TX导通，读出光电二极管PD累积的电子至浮动节点FD，晶体管S_sig高电平导通，图像信号电压经SF1放大后存储到图像信号存储电容Csig；

T4：逐行打开像素阵列中的行选择晶体管RS，分别将电容Crst和Csig存储的电压经过SF2放大读出，由图像传感器的读出电路分别进行量化处理，得到复位信号电压数值Vrst，图像信号电压数值Vsig，做CDS减法计算得到输出图像信号的有效值为Vo＝Vrst-Vsig。

作为本发明第一实施例的另一种应用实施例，全局曝光图像传感器的像素电路中，第一输出单元可以设计为包含第一源极跟随晶体管SF1，去掉偏置控制晶体管NB。SF1的源极输出端连接到采样保持单元，SF1的漏极连接到可变电压源Vrsf，通过Vrsf置低电压或高电压控制像素电路的复位及复位信号和图像信号从第一输出单元读出。采样保持单元及第二输出单元部分的电路设计与本实施例一图2中给出的像素电路相同，如图4中所示，同时结合图5中给出的本应用例像素电路时序图，本应用实施例的具体实施过程如下：

T1：Vrsf接通较低电压，晶体管RS，S_rst，S_sig，R_rst，R_sig高电平导通，对像素电路内所有内部节点，采样电容(Crst，Csig)，位线进行清零操作，以消除上一次操作历史状态的影响；

T2：Vrsf接通高电压，复位控制信号rst高电平，复位浮动节点FD，之后复位控制信号rst置低；

T3：晶体管S_rst高电平导通，复位信号电压经过SF1放大后采样存储到复位信号存储电容Crst；tx置高电平晶体管TX导通，读出光电二极管PD累积的电子至浮动节点FD，晶体管S_sig高电平导通，图像信号电压经SF1放大后存储到图像信号存储电容Csig；

T4：逐行打开像素阵列中的行选择晶体管RS，分别将电容Crst和Csig存储的电压经过SF2放大读出，图像传感器的读出电路进行量化处理，得到复位信号电压数值Vrst，图像信号电压数值Vsig，做CDS减法计算得到输出图像信号的有效值为Vo＝Vrst-Vsig。

图6是本发明第二实施例给出的全局曝光图像传感器像素电路图，如图6中所示，图像传感器的像素单元中采样保持单元包括并行连接设置的复位信号采样存储单元，以及图像信号采样存储单元和读取控制晶体管。复位信号采样存储单元包括复位信号存储控制晶体管S_rst和复位信号存储电容Crst。图像信号采集存储单元包括图像信号存储控制晶体管S_sig和图像信号存储电容Csig。读取控制晶体管R_avg串行连接到图像信号采集存储单元，用于控制复位信号采样存储单元和图像信号采样存储单元信号读取求平均。以下结合图7给出的第二实施例中像素电路工作时序，对本实施例二提出的发明内容实现过程进行详细的说明：

T1：Bias_ctrl使能，晶体管RS，S_rst，S_sig，R_avg高电平导通，对像素电路内所有内部节点，采样电容(Crst，Csig)，位线(bit line)进行清零操作，以消除上一次操作历史状态的影响；

T2：复位控制信号rst高电平，复位浮动节点FD，之后复位控制信号rst置低；

T3：晶体管S_rst高电平导通，复位信号电压经过SF1放大后采样存储到复位信号存储电容Crst；tx置高电平晶体管TX导通，读出光电二极管PD累积的电子至浮动节点FD，晶体管S_sig高电平导通，图像信号电压经SF1放大后存储到图像信号存储电容Csig；

T4：逐行操作1：打开像素阵列中的行选择晶体管RS，将电容Crst存储的复位信号电压经过SF2放大读出，图像传感器的读出电路进行量化处理，得到复位信号电压数值Vrst；

T5：逐行操作2：打开读取控制晶体管R_avg，将电容Csig中存储的图像信号电压Vsig和Crst中存储的复位信号电压Vrst求平均，得到(Vsig+Vrst)/2，经SF2放大输出，图像传感器的读出电路进行量化处理后得到信号的均值(Vsig+Vrst)/2，与T4中读出的复位信号电压数值Vrst做减法，得到Vrst-(Vsig+Vrst)/2＝(Vrst-Vsig)/2，实现CDS，得到输出图像信号的有效值为Vo＝(Vrst-Vsig)/2。

上述实施例方案中，T5时段过程，打开读取控制晶体管R_avg，电容Csig中存储的图像信号电压Vsig和Crst中存储的复位信号电压Vrst求平均后，可以选择关闭读取控制晶体管R_avg或者保持晶体管R_avg打开状态，如图7中R_avg(1)和R_avg(2)所示。选择关闭R_avg的方式时，该方式下开关电荷注入抵消较好，可以有效减少固定模式噪声。晶体管R_avg保持打开时，该方式少一次晶体管开关翻转，可以有效减少随机噪声。两种设计方式及应用均在本发明实施例限定和保护的内容范围之内。

作为本发明第二实施例的另一种应用实施例，全局曝光图像传感器的像素电路中，第一输出单元可以设计为包含第一源极跟随晶体管SF1，去掉偏置控制晶体管NB。SF1的源极输出端连接到采样保持单元，SF1的漏极连接到可变电压源Vrsf，通过Vrsf置低电压或高电压控制像素电路的复位及复位信号和图像信号从第一输出单元读出。该应用实施例的电路图如图8所示。本应用例在具体实现过程中，除Vrsf电压高/低转换控制不同，其他实现过程可参照本实施例二的图6和图7中实现过程，此处不再另行赘述。此应用实施例中所示提供的像素电路设计方案及实施过程也在本发明内容的保护范围之内。

本发明第二实施例中所提出的多个像素电路设计，作为另外一种实现方式，采样保持单元中的读取控制晶体管R_avg可串行连接到复位信号采样存储单元，与图像信号采集存储单元并行连接在第一输出单元和第二输出单元之间。其具体的设计连接方式为：复位信号存储控制晶体管S_rst连接到第一输出单元的输出端，另一端串行连接至读取控制晶体管R_avg；复位信号存储电容Crst连接到复位信号存储控制晶体管S_rst和读取控制晶体管R_avg的连接点，其另一端接地。图像信号存储控制晶体管S_sig连接在第一输出单元和第二输出单元之间，图像信号存储电容Csig一端连接到图像信号存储控制晶体管S_sig的输出端，其另一端接地。该设计方式像素电路在具体实施过程中，其工作时序及实现过程与上述描述的步骤类同，区别在T4时段和T5时段中：

T4：打开像素阵列中的行选择晶体管RS，将电容Csig存储的图像信号电压经过SF2放大读出，图像传感器的读出电路进行量化处理，得到图像信号电压数值Vsig；

T5：打开读取控制晶体管R_avg，将电容Csig中存储的图像信号电压Vsig和Crst中存储的复位信号电压Vrst求平均，得到(Vsig+Vrst)/2，经SF2放大输出，图像传感器的读出电路进行量化处理后得到信号电压的均值(Vsig+Vrst)/2，与T4中读出的图像信号电压数值Vsig做减法，得到(Vsig+Vrst)/2-Vsig＝(Vrst-Vsig)/2，实现CDS，得到输出图像信号的有效值为Vo＝(Vrst-Vsig)/2。

图9是本发明第三实施例全局曝光图像传感器像素电路图，如图9中所示，图像传感器的像素单元中采样保持单元包括并行连接设置的复位信号采样存储单元和图像信号采样存储单元。复位信号采样存储单元包括复位信号存储控制晶体管S_rst和复位信号存储电容Crst，连接在第一输出单元和第二输出单元之间。图像信号采集存储单元包括图像信号存储控制晶体管S_sig和图像信号存储电容Csig，图像信号存储控制晶体管S_sig连接到第一输出单元，与图像信号存储电容Csig串行连接，图像信号存储电容Csig的另一端接地。以下结合图10给出的第三实施例中像素电路工作时序，对本实施例中提出的发明内容进行详细的说明：

T1：Bias_ctrl使能，晶体管RS，S_rst，S_sig高电平导通，对像素电路内所有内部节点，采样电容(Crst，Csig)，位线(bit line)进行清零操作，以消除上一次操作历史状态的影响；

T2：复位控制信号rst高电平，复位浮动节点FD，之后复位控制信号rst置低；

T3：晶体管S_rst高电平导通，复位信号电压经过SF1放大后采样存储到复位信号存储电容Crst；tx置高电平晶体管TX导通，读出光电二极管PD累积的电子至浮动节点FD，晶体管S_sig高电平导通，图像信号电压经SF1放大后存储到图像信号存储电容Csig；

T4：逐行操作1：打开像素阵列中的行选择晶体管RS，将电容Crst存储的复位信号电压经过SF2放大读出，图像传感器的读出电路进行量化处理，得到复位信号电压数值Vrst；

T5：逐行操作2：打开晶体管S_rst和S_sig，将电容Csig中存储的图像信号电压Vsig和Crst中存储的复位信号电压Vrst求平均，得到(Vsig+Vrst)/2，经SF2放大输出，图像传感器的读出电路进行量化处理后得到信号电压的均值(Vsig+Vrst)/2，与T4中读出的复位信号电压数值Vrst做减法，得到Vrst-(Vsig+Vrst)/2＝(Vrst-Vsig)/2，实现CDS，得到输出图像信号的有效值为Vo＝(Vrst-Vsig)/2。

上述实施例三的发明方案中，T5时段过程，打开晶体管S_rst和S_sig，电容Csig中存储的图像信号电压Vsig和Crst中存储的复位信号电压Vrst求平均后，可以选择关闭晶体管S_rst和S_sig或者保持晶体管S_rst和S_sig打开状态，如图10中S_rst(1)和S_sig(1)，以及S_rst(2)和S_sig(2)所示。选择关闭S_rst和S_sig的方式时，该开关方式下电荷注入抵消较好，可以有效减少固定模式噪声。晶体管S_rst和S_sig保持打开时，该方式少一次晶体管开关翻转，可以有效减少随机噪声。两种设计方式及应用均在本实施例限定和保护的内容范围之内。

作为本发明第三实施例的另一种应用实施例，全局曝光图像传感器的像素电路中，第一输出单元可以设计为包含第一源极跟随晶体管SF1，去掉偏置控制晶体管NB。SF1的源极输出端连接到采样保持单元，SF1的漏极连接到可变电压源Vrsf，通过Vrsf置低电压或高电压控制像素电路的复位及复位信号和图像信号从第一输出单元读出。该应用实施例的电路图如图11中所示。本应用例在具体实现过程中，除Vrsf电压高/低转换控制不同，其实现过程可参照本实施例三的图9和图10中实现过程，此处不再另行赘述。此应用实施例中所示提出的像素电路设计方案和实施过程也在本发明内容的保护范围之内。

本发明第三实施例中所提出的多个像素电路设计，作为另外一种实现方式，其采样保持单元可设计为：复位信号存储控制晶体管S_rst连接到第一输出单元的输出端，另一端连接至复位信号存储电容Crst，复位信号存储电容Crst的另一端接地。图像信号存储控制晶体管S_sig连接在第一输出单元和第二输出单元之间，图像信号存储电容Csig的一端连接到图像信号存储控制晶体管S_sig的输出端，另一端接地。该设计方式像素电路在具体实施过程中，其工作时序及实现过程与本实施例的图9和图11中有少许差异，主要体现在图像信号的读取，以及复位信号和图像信号求平均值后的差值计算上，即T4和T5时段的读取和计算过程：

T4：打开像素阵列中的行选择晶体管RS，将电容Csig存储的图像信号电压经过SF2放大读出，图像传感器的读出电路进行量化处理，得到图像信号电压数值Vsig；

T5：打开晶体管S_rst和S_sig，将电容Csig中存储的图像信号电压Vsig和Crst中存储的复位信号电压Vrst求平均，得到(Vsig+Vrst)/2，经SF2放大输出，图像传感器的读出电路进行量化处理后得到信号电压的均值(Vsig+Vrst)/2，与T4中读出的图像信号电压数值Vsig做减法，得到(Vsig+Vrst)/2-Vsig＝(Vrst-Vsig)/2，实现CDS，得到输出图像信号的有效值为Vo＝(Vrst-Vsig)/2。

本发明的多个具体实施例及其延伸应用实施例中记载的发明方案所提出的全局曝光图像传感器设计，采用多种并行连接方式的采样保持单元及不同的读取控制，实现对像素电路的复位信号和图像信号相关双采样处理过程。这种设计方式能够有效简化电路的时序操作，实现像素电路更小的最短曝光时间，像素电路的功耗较低，对电源及地的冲击更少。采用本发明提出的并行连接方式设计，像素电路中复位信号和图像信号的采样过程中，信号的匹配度好，CDS的计算误差会更小，进一步提高全局曝光图像传感器的性能。

本发明给出的各个实施例及附图，是为了说明的目的，在不背离本发明更广泛的主旨和范围下，不同形式的等效修改是可行的。根据上述详细的说明可对本发明实施例进行修改，其修改视为落入本发明所保护的范围内。用于权利要求中的术语不应解释为限定于本发明具体实施内容和权利要求部分中所揭露的具体实施例。相反地，权利要求中完整确定的范围应解释为根据权利要求解释确立的声明。本发明的说明书和附图应被看作是解释性的，而不是约束性的。

Claims (29)

1.一种全局曝光图像传感器，其特征在于，所述全局曝光图像传感器像素阵列中的像素单元包括：

第一输出单元，输出复位信号电压及图像信号电压；

第二输出单元，包括第二源极跟随晶体管及行选择晶体管；

采样保持单元，连接在所述第一输出单元和所述第二输出单元之间，所述采样保持单元包括并行连接的复位信号采样存储单元和图像信号采样存储单元；

控制电路和读出电路，对所述像素阵列的输出进行读取控制和量化处理；

所述第二输出单元分别输出存储的复位信号电压和图像信号电压；所述全局曝光图像传感器输出图像信号的有效值为分别量化处理后的所述复位信号电压和所述图像信号电压的差值。

2.根据权利要求1所述的全局曝光图像传感器，其特征在于，所述复位信号采样存储单元包括复位信号存储控制晶体管，复位信号存储电容，以及复位信号读取控制晶体管；所述复位信号存储控制晶体管连接至所述第一输出单元的输出端；所述复位信号存储控制晶体管和所述复位信号读取控制晶体管串行连接；所述复位信号存储电容连接至所述复位信号存储控制晶体管和所述复位信号读取控制晶体管的连接点，另一端接地。

3.根据权利要求1所述的全局曝光图像传感器，其特征在于，所述图像信号采样存储单元包括图像信号存储控制晶体管，图像信号存储电容，以及图像信号读取控制晶体管；所述图像信号存储控制晶体管连接至所述第一输出单元的输出端；所述图像信号存储控制晶体管和所述图像信号读取控制晶体管串行连接；所述图像信号存储电容连接至所述图像信号存储控制晶体管和所述图像信号读取控制晶体管的连接点，另一端接地。

4.根据权利要求1所述的全局曝光图像传感器，其特征在于，所述第一输出单元包括第一源极跟随晶体管和偏置控制晶体管，所述偏置控制晶体管连接在所述第一源极跟随晶体管的源极和地线之间。

5.根据权利要求1所述的全局曝光图像传感器，其特征在于，所述第一输出单元包括第一源极跟随晶体管，所述第一源极跟随晶体管的漏极连接可变电压源。

6.一种全局曝光图像传感器，其特征在于，所述全局曝光图像传感器的像素阵列中的像素单元包括：

第一输出单元，输出复位信号电压及图像信号电压；

第二输出单元，包括第二源极跟随晶体管及行选择晶体管；

采样保持单元，包括复位信号采样存储单元，图像信号采样存储单元，及

读取控制晶体管；所述图像信号采样存储单元串行连接所述读取控制晶体管，与所述复位信号采样存储单元并行连接在所述第一输出单元和所述第二输出单元之间；

控制电路和读出电路，对所述像素阵列的输出进行读取控制和量化处理；

所述第二输出单元分别输出存储的复位信号电压，以及复位信号电压和图像信号电压的平均值；所述全局曝光图像传感器输出图像信号的有效值为分别量化处理后的所述复位信号电压与所述复位信号电压和图像信号电压平均值的差值。

7.根据权利要求6所述的全局曝光图像传感器，其特征在于，所述复位信号采样存储单元包括复位信号存储控制晶体管和复位信号存储电容，所述复位信号存储控制晶体管连接在所述第一输出单元和所述第二输出单元之间；所述复位信号存储电容一端连接至所述第二输出单元的输入端，另一端接地。

8.根据权利要求6所述的全局曝光图像传感器，其特征在于，所述图像信号采样存储单元包括图像信号存储控制晶体管和图像信号存储电容，所述图像信号存储控制晶体管一端连接至所述第一输出单元，另一端连接至所述读取控制晶体管，所述图像信号存储电容一端连接至所述图像信号存储控制晶体管和所述读取控制晶体管的连接点，另一端接地。

9.根据权利要求7或8所述的全局曝光图像传感器，其特征在于，所述读取控制晶体管打开，所述复位信号采样存储单元存储的复位信号电压和所述图像信号采样存储单元存储图像信号电压平均后，所述读取控制晶体管关闭或保持打开。

10.根据权利要求6所述的全局曝光图像传感器，其特征在于，所述第一输出单元包括第一源极跟随晶体管和偏置控制晶体管，所述偏置控制晶体管连接在所述第一源极跟随晶体管的源极和地线之间。

11.根据权利要求6所述的全局曝光图像传感器，其特征在于，所述第一输出单元包括第一源极跟随晶体管，所述第一源极跟随晶体管的漏极连接可变电压源。

12.一种全局曝光图像传感器，其特征在于，所述全局曝光图像传感器的像素阵列中的像素单元包括：

第一输出单元，输出复位信号电压及图像信号电压；

第二输出单元，包括第二源极跟随晶体管及行选择晶体管；

采样保持单元，包括复位信号采样存储单元，图像信号采样存储单元，及

读取控制晶体管；所述复位信号采样存储单元串行连接所述读取控制晶体管，与所述图像信号采样存储单元并行连接在所述第一输出单元和所述第二输出单元之间；

控制电路和读出电路，对所述像素阵列的输出进行读取控制和量化处理；

所述第二输出单元分别输出存储的图像信号电压，以及复位信号电压和图像信号电压的平均值；所述全局曝光图像传感器输出图像信号的有效值为分别量化处理后的所述复位信号电压和图像信号电压平均值与所述图像信号电压的差值。

13.根据权利要求12所述的全局曝光图像传感器，其特征在于，所述复位信号采样存储单元包括复位信号存储控制晶体管和复位信号存储电容，所述复位信号存储控制晶体管一端连接至所述第一输出单元，另一端连接至所述读取控制晶体管，所述复位信号存储电容一端连接至所述复位信号存储控制晶体管和所述读取控制晶体管的连接点，另一端接地。

14.根据权利要求12所述的全局曝光图像传感器，其特征在于，所述图像信号采样存储单元包括图像信号存储控制晶体管和图像信号存储电容，所述图像信号存储控制晶体管连接在所述第一输出单元和所述第二输出单元之间；所述图像信号存储电容一端连接至所述第二输出单元的输入端，另一端接地。

15.根据权利要求13或14所述的全局曝光图像传感器，其特征在于，所述读取控制晶体管打开，所述复位信号采样存储单元存储的复位信号电压和所述图像信号采样存储单元存储图像信号电压平均后，所述读取控制晶体管关闭或保持打开。

16.根据权利要求12所述的全局曝光图像传感器，其特征在于，所述第一输出单元包括第一源极跟随晶体管和偏置控制晶体管，所述偏置控制晶体管连接在所述第一源极跟随晶体管的源极和地线之间。

17.根据权利要求12所述的全局曝光图像传感器，其特征在于，所述第一输出单元包括第一源极跟随晶体管，所述第一源极跟随晶体管的漏极连接可变电压源。

18.一种全局曝光图像传感器，其特征在于，所述全局曝光图像传感器的像素阵列中的像素单元包括：

第一输出单元，输出复位信号电压及图像信号电压；

第二输出单元，包括第二源极跟随晶体管及行选择晶体管；

采样保持单元，包括复位信号采样存储单元和图像信号采样存储单元，所述复位信号采样存储单元连接在所述第一输出单元和所述第二输出单元之间，所述图像信号采样存储单元连接在所述第一输出单元和地之间；

控制电路和读出电路，对所述像素阵列的输出进行读取控制和量化处理；

所述第二输出单元分别输出存储的复位信号电压，以及复位信号电压和图像信号电压的平均值；所述全局曝光图像传感器输出图像信号的有效值为分别量化处理后的所述复位信号电压与所述复位信号电压和图像信号电压平均值的差值。

19.根据权利要求18所述的全局曝光图像传感器，其特征在于，所述复位信号采样存储单元包括复位信号存储控制晶体管和复位信号存储电容，所述复位信号存储控制晶体管连接在所述第一输出单元和所述第二输出单元之间；所述复位信号存储电容一端连接至所述第二输出单元的输入端，另一端接地。

20.根据权利要求18所述的全局曝光图像传感器，其特征在于，所述图像信号采样存储单元包括图像信号存储控制晶体管和图像信号存储电容，所述图像信号存储控制晶体管一端连接至所述第一输出单元输出端，另一端连接所述图像信号存储电容，所述图像信号存储电容的另一端接地。

21.根据权利要求19或20所述的全局曝光图像传感器，其特征在于，所述复位信号存储控制晶体管及所述图像信号存储控制晶体管打开，所述复位信号采样存储单元存储的复位信号电压和所述图像信号采样存储单元存储图像信号电压平均后，所述复位信号存储控制晶体管及所述图像信号存储控制晶体管关闭或保持打开。

22.根据权利要求18所述的全局曝光图像传感器，其特征在于，所述第一输出单元包括第一源极跟随晶体管和偏置控制晶体管，所述偏置控制晶体管连接在所述第一源极跟随晶体管的源极和地线之间。

23.根据权利要求18所述的全局曝光图像传感器，其特征在于，所述第一输出单元包括第一源极跟随晶体管，所述第一源极跟随晶体管的漏极连接可变电压源。

24.一种全局曝光图像传感器，其特征在于，所述全局曝光图像传感器的像素阵列中的像素单元包括：

第一输出单元，输出复位信号电压及图像信号电压；

第二输出单元，包括第二源极跟随晶体管及行选择晶体管；

采样保持单元，包括复位信号采样存储单元和图像信号采样存储单元，所述复位信号采样存储单元连接在所述第一输出单元和地之间，所述图像信号采样存储单元连接在所述第一输出单元和所述第二输出单元之间；

控制电路和读出电路，对所述像素阵列的输出进行读取控制和量化处理；所述第二输出单元分别输出存储的图像信号电压，以及复位信号电压和图像信号电压的平均值；所述全局曝光图像传感器输出图像信号的有效值为分别量化处理后的所述复位信号电压和图像信号电压平均值与所述图像信号电压的差值。

25.根据权利要求24所述的全局曝光图像传感器，其特征在于，所述复位信号采样存储单元包括复位信号存储控制晶体管和复位信号存储电容，所述复位信号存储控制晶体管一端连接至所述第一输出单元输出端，另一端连接所述复位信号存储电容，所述复位信号存储电容的另一端接地。

26.根据权利要求24所述的全局曝光图像传感器，其特征在于，所述图像信号采样存储单元包括图像信号存储控制晶体管和图像信号存储电容，所述图像信号存储控制晶体管连接在所述第一输出单元和所述第二输出单元之间；所述图像信号存储电容一端连接至所述第二输出单元的输入端，另一端接地。

27.根据权利要求25或26所述的全局曝光图像传感器，其特征在于，所述复位信号存储控制晶体管及所述图像信号存储控制晶体管打开，所述复位信号采样存储单元存储的复位信号电压和所述图像信号采样存储单元存储图像信号电压平均后，所述复位信号存储控制晶体管及所述图像信号存储控制晶体管关闭或保持打开。

28.根据权利要求24所述的全局曝光图像传感器，其特征在于，所述第一输出单元包括第一源极跟随晶体管和偏置控制晶体管，所述偏置控制晶体管连接在所述第一源极跟随晶体管的源极和地线之间。

29.根据权利要求24所述的全局曝光图像传感器，其特征在于，所述第一输出单元包括第一源极跟随晶体管，所述第一源极跟随晶体管的漏极连接可变电压源。