JP2019164039A - 距離センサおよび距離測定装置 - Google Patents

Abstract

【課題】測定精度を高めることができる距離センサを得る。【解決手段】本開示の距離センサは、光に基づいて電荷を生成可能な第１の受光素子と、第１の受光素子により生成された電荷を蓄積可能な複数の第１の蓄積部と、複数の第１の蓄積部に対応して設けられ、それぞれが、オン状態になることにより、第１の受光素子において生成された電荷を、対応する第１の蓄積部に供給可能な複数の第１のトランジスタと、複数の第１の蓄積部に対応して設けられ、それぞれが、対応する第１の蓄積部における電圧に応じた第１の検出電圧を出力可能な複数の第１の出力部と、複数の第１の出力部から出力された複数の第１の検出電圧に基づいて複数の第１のトランジスタのオンオフ動作を制御可能な第１の制御部とを備える。【選択図】図３

Description

本開示は、距離を検出する距離センサ、そのような距離センサを用いた距離測定装置に関する。

測定対象物までの距離を測定する際、しばしば、ＴＯＦ（Time Of Flight）法が用いられる。このＴＯＦ法を用いた距離測定装置は、光を射出するとともに、測定対象物により反射された反射光を検出する。そして、距離測定装置は、光を射出した射出タイミングおよび反射光を検出した検出タイミングの時間差を検出することにより、測定対象物までの距離を測定する（例えば、特許文献１）。

国際公開２０１４−２０７９８３号公報

ところで、距離測定装置では、測定精度が高いことが望まれており、さらなる測定精度の向上が期待されている。

測定精度を高めることができる距離センサおよび距離測定装置を提供することが望ましい。

本開示の一実施の形態における距離センサは、第１の受光素子と、複数の第１の蓄積部と、複数の第１のトランジスタと、複数の第１の出力部と、第１の制御部とを備えている。第１の受光素子は、光に基づいて電荷を生成可能なものである。複数の第１の蓄積部は、第１の受光素子により生成された電荷を蓄積可能なものである。複数の第１のトランジスタは、複数の第１の蓄積部に対応して設けられ、それぞれが、オン状態になることにより、第１の受光素子において生成された電荷を、対応する第１の蓄積部に供給可能なものである。複数の第１の出力部は、複数の第１の蓄積部に対応して設けられ、それぞれが、対応する第１の蓄積部における電圧に応じた第１の検出電圧を出力可能なものである。第１の制御部は、複数の第１の出力部から出力された複数の第１の検出電圧に基づいて複数の第１のトランジスタのオンオフ動作を制御可能なものである。

本開示の一実施の形態における距離測定装置は、光源と、第１の受光素子と、複数の第１の蓄積部と、複数の第１のトランジスタと、複数の第１の出力部と、第１の制御部とを備えている。光源は、発光と非発光とを交互に繰り返す発光動作を行うことが可能なものである。第１の受光素子は、光源から射出された光に応じた光を受光可能であり、受光した光に基づいて電荷を生成可能なものである。複数の第１の蓄積部は、第１の受光素子により生成された電荷を蓄積可能なものである。複数の第１のトランジスタは、複数の第１の蓄積部に対応して設けられ、それぞれが、オン状態になることにより、第１の受光素子において生成された電荷を、対応する第１の蓄積部に供給可能なものである。複数の第１の出力部は、複数の第１の蓄積部に対応して設けられ、それぞれが、対応する第１の蓄積部における電圧に応じた第１の検出電圧を出力可能なものである。第１の制御部は、複数の第１の出力部から出力された複数の第１の検出電圧に基づいて複数の第１のトランジスタのオンオフ動作を制御可能なものである。

本開示の一実施の形態における距離センサおよび距離測定装置では、受光素子に生成された電荷が、複数の第１のトランジスタを介して複数の第１の蓄積部に供給される。複数の蓄積部における電圧は、複数の第１の出力部により、複数の第１の検出電圧として出力される。そして、これらの複数の検出電圧に基づいて、複数の第１のトランジスタのオンオフ動作が制御される。

本開示の一実施の形態における距離センサおよび距離測定装置によれば、複数の第１の蓄積部における電圧に応じた複数の第１の検出電圧に基づいて複数の第１のトランジスタのオンオフ動作を制御するようにしたので、測定精度を高めることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。

本開示の一実施の形態に係る距離測定装置の一構成例を表すブロック図である。 図１に示した撮像部の一構成例を表すブロック図である。 図２に示した画素アレイの一構成例を表す回路図である。 図１に示した距離測定装置の一構成例を表す説明図である。 図２に示した読出部の一構成例を表す回路図である。 図１に示した距離測定装置の一動作例を表すタイミング図である。 第１の実施の形態に係る露光動作の一例を表すタイミング波形図である。 第１の実施の形態に係る露光動作の一例を表す他のタイミング波形図である。 第１の実施の形態に係る露光動作の一例を表す説明図である。 第１の実施の形態に係る露光動作の一例を表す他のタイミング波形図である。 一実施の形態に係る読出動作の一例を表す他のタイミング波形図である。 第１の実施の形態の変形例に係る画素アレイの一構成例を表す回路図である。 第１の実施の形態の変形例に係る露光動作の一例を表すタイミング波形図である。 第１の実施の形態の変形例に係る露光動作の一例を表す他のタイミング波形図である。 第２の実施の形態に係る画素アレイの一構成例を表す回路図である。 第２の実施の形態に係る露光動作の一例を表すタイミング波形図である。 第２の実施の形態に係る露光動作の一例を表す他のタイミング波形図である。 第２の実施の形態に係る露光動作の一例を表す説明図である。 第２の実施の形態に係る露光動作の一例を表す他の説明図である。 第２の実施の形態の変形例に係る制御回路の一構成例を表す回路図である。 第２の実施の形態の他の変形例に係る制御回路の一構成例を表す回路図である。 第３の実施の形態に係る画素アレイの一構成例を表す回路図である。 第３の実施の形態に係る露光動作の一例を表すタイミング波形図である。 第３の実施の形態に係る露光動作の一例を表す他のタイミング波形図である。 第３の実施の形態に係る露光動作の一例を表す説明図である。 第３の実施の形態の変形例に係る画素アレイの一構成例を表す回路図である。 第３の実施の形態の変形例に係る露光動作の一例を表すタイミング波形図である。 第３の実施の形態の変形例に係る露光動作の一例を表す他のタイミング波形図である。 第３の実施の形態の変形例に係る露光動作の一例を表す他のタイミング波形図である。 第１の実施の形態に係る距離測定装置の要部の一構成例を表すブロック図である。 第２の実施の形態に係る距離測定装置の要部の一構成例を表すブロック図である。 変形例に係る距離測定装置の要部の一構成例を表すブロック図である。 他の変形例に係る距離測定装置の要部の一構成例を表すブロック図である。 第３の実施の形態に係る距離測定装置の要部の一構成例を表すブロック図である。 他の変形例に係る距離測定装置の要部の一構成例を表すブロック図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態

＜１．第１の実施の形態＞
［構成例］
図１は、一実施の形態に係る距離測定装置（距離測定装置１）の一構成例を表すものである。距離測定装置１は、ＴＯＦ法を用いて測定対象物までの距離Ｄを測定するものである。距離測定装置１は、光源１１と、光源制御部１２と、光学系１３と、撮像部２０と、制御部１４とを備えている。

光源１１は、測定対象物に向かって光パルスＬ１を射出するものであり、例えば発光ダイオード（ＬＥＤ；Light Emitting Diode）を用いて構成されるものである。光源制御部１２は、制御部１４からの指示に基づいて、光源１１の動作を制御するものである。光源１１は、光源制御部１２からの指示に基づいて、発光および非発光を交互に繰り返す発光動作を行うことにより光パルスＬ１を射出するようになっている。

光学系１３は、撮像部２０の撮像面Ｓ１において像を結像させるレンズを含んで構成されるものである。この光学系１３には、光源１１から射出され、測定対象物により反射された光パルス（反射光パルスＬ２）が入射するようになっている。

撮像部２０は、制御部１４からの指示に基づいて、反射光パルスＬ２を受光することにより、距離画像ＰＩＣを生成するものである。距離画像ＰＩＣに含まれる複数の画素値のそれぞれは、測定対象物までの距離Ｄについての値（距離信号値）を示すものである。そして、撮像部２０は、取得した距離画像ＰＩＣを画像信号ＤＡＴＡとして出力するようになっている。

制御部１４は、光源制御部１２および撮像部２０に制御信号を供給し、これらの回路の動作を制御することにより、距離測定装置１の動作を制御するものである。

図２は、撮像部２０の一構成例を表すものである。撮像部２０は、画素アレイ２１と、駆動部２２と、読出部３０と、処理部２４と、撮像制御部２５とを有している。

画素アレイ２１は、複数の撮像画素Ｐがマトリックス状に配置されたものである。各撮像画素Ｐは、受光量に応じた画素信号ＳＩＧを出力するようになっている。

図３は、撮像画素Ｐの一構成例を表すものである。画素アレイ２１は、複数の制御線ＲＳＴＬと、複数の制御線ＳＥＬＬと、複数の制御線ＳＥＬＣＬと、複数の制御線ＳＥＴＬと、複数のクロック信号線ＣＫＬと、複数の信号線ＳＧＬＡと、複数の信号線ＳＧＬＢとを有している。制御線ＲＳＴＬは、水平方向（図２，３における横方向）に延伸するものであり、制御線ＲＳＴＬには、駆動部２２により制御信号ＳＲＳＴが印加される。制御線ＳＥＬＬは、水平方向（図２，３における横方向）に延伸するものであり、制御線ＳＥＬＬには、駆動部２２により制御信号ＳＳＥＬが印加される。制御線ＳＥＬＣＬは、水平方向（図２，３における横方向）に延伸するものであり、制御線ＳＥＬＣＬには、駆動部２２により制御信号ＳＳＥＬＣが印加される。制御線ＳＥＴＬは、水平方向（図２，３における横方向）に延伸するものであり、制御線ＳＥＴＬには、駆動部２２により制御信号ＳＳＥＴが印加される。クロック信号線ＣＫＬは、水平方向（図２，３における横方向）に延伸するものであり、クロック信号線ＣＫＬには、駆動部２２によりクロック信号ＳＣＫが印加される。信号線ＳＧＬＡは、垂直方向（図２，３における縦方向）に延伸するものであり、読出部３０に対して画素信号ＳＩＧを伝えるものである。信号線ＳＧＬＢは、垂直方向（図２，３における縦方向）に延伸するものであり、読出部３０に対して画素信号ＳＩＧを伝えるものである。

撮像画素Ｐは、画素回路Ｐ１００と、制御回路Ｐ２００とを有している。画素回路Ｐ１００は、反射光パルスＬ２に応じた電荷を蓄積するものである。制御回路Ｐ２００は、画素回路Ｐ１００における露光時間を制御するものである。

画素回路Ｐ１００は、フォトダイオードＰＤと、トランジスタＴＧＡ，ＴＧＢと、フローティングディフュージョンＦＤＡ，ＦＤＢと、トランジスタＲＳＴ，ＲＳＴＡ，ＲＳＴＢと、トランジスタＡＭＰＡ，ＡＭＰＢと、トランジスタＳＥＬＡ，ＳＥＬＢとを有している。トランジスタＴＧＡ，ＴＧＢ，ＲＳＴ，ＲＳＴＡ，ＲＳＴＢ，ＡＭＰＡ，ＡＭＰＢ，ＳＥＬＡ，ＳＥＬＢは、この例では、Ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである。

フォトダイオードＰＤは、受光量に応じて電荷を発生させる光電変換素子である。フォトダイオードＰＤのアノードは接地され、カソードはトランジスタＴＧＡ，ＴＧＢ，ＲＳＴのソースに接続されている。

トランジスタＴＧＡのゲートには信号ＴＲＧ０が供給され、ソースはフォトダイオードＰＤのカソードおよびトランジスタＴＧＢ，ＲＳＴのソースに接続され、ドレインはフローティングディフュージョンＦＤＡ、トランジスタＲＳＴＡのソース、およびトランジスタＡＭＰＡのゲートに接続されている。フローティングディフュージョンＦＤＡは、フォトダイオードＰＤからトランジスタＴＧＡを介して供給された電荷を蓄積し、蓄積された電荷を電圧に変換するものである。フローティングディフュージョンＦＤＡは、例えば、半導体基板の表面に形成された拡散層を用いて構成される。この図３では、フローティングディフュージョンＦＤＡを、容量素子のシンボルを用いて示している。トランジスタＡＭＰＡのゲートはフローティングディフュージョンＦＤＡ、トランジスタＴＧＡのドレイン、およびトランジスタＲＳＴＡのソースに接続され、ドレインには電源電圧ＶＤＤが供給され、ソースはトランジスタＳＥＬＡのドレインおよび制御回路Ｐ２００に接続されている。トランジスタＳＥＬＡのゲートは制御線ＳＥＬＬに接続され、ドレインはトランジスタＡＭＰＡのソースおよび制御回路Ｐ２００に接続され、ソースは信号線ＳＧＬＡに接続されている。

制御回路Ｐ２００におけるトランジスタＳＥＬＡ２（後述）がオン状態であり、画素回路Ｐ１００におけるトランジスタＳＥＬＡがオフ状態である場合には、トランジスタＡＭＰＡのソースは、このトランジスタＳＥＬＡ２を介して電流源１０１Ａ（後述）に接続される。これにより、トランジスタＡＭＰＡは、いわゆるソースフォロワとして動作し、フローティングディフュージョンＦＤＡにおける電圧に応じた電圧ＶＳＬＡを制御回路Ｐ２００に供給する。また、トランジスタＳＥＬＡがオン状態であり、制御回路Ｐ２００におけるトランジスタＳＥＬＡ２（後述）がオフ状態である場合には、トランジスタＡＭＰＡのソースは、このトランジスタＳＥＬＡおよび信号線ＳＧＬＡを介して、読出部３０の電流源３３（後述）に接続される。これにより、トランジスタＡＭＰＡは、いわゆるソースフォロワとして動作し、フローティングディフュージョンＦＤＡにおける電圧に応じた電圧ＶＳＬＡを読出部３０に供給するようになっている。

トランジスタＴＧＢのゲートには信号ＴＲＧ１８０が供給され、ソースはフォトダイオードＰＤのカソードおよびトランジスタＴＧＡ，ＲＳＴのソースに接続され、ドレインはフローティングディフュージョンＦＤＢ、トランジスタＲＳＴＢのソース、およびトランジスタＡＭＰＢのゲートに接続されている。フローティングディフュージョンＦＤＢは、フォトダイオードＰＤからトランジスタＴＧＢを介して供給された電荷を蓄積し、蓄積された電荷を電圧に変換するものである。フローティングディフュージョンＦＤＢは、例えば、半導体基板の表面に形成された拡散層を用いて構成される。この図３では、フローティングディフュージョンＦＤＢを、容量素子のシンボルを用いて示している。トランジスタＡＭＰＢのゲートはフローティングディフュージョンＦＤＢ、トランジスタＴＧＢのドレイン、およびトランジスタＲＳＴＢのソースに接続され、ドレインには電源電圧ＶＤＤが供給され、ソースはトランジスタＳＥＬＢのドレインおよび制御回路Ｐ２００に接続されている。トランジスタＳＥＬＢのゲートは制御線ＳＥＬＬに接続され、ドレインはトランジスタＡＭＰＢのソースおよび制御回路Ｐ２００に接続され、ソースは信号線ＳＧＬＢに接続されている。

制御回路Ｐ２００におけるトランジスタＳＥＬＢ２（後述）がオン状態であり、画素回路Ｐ１００におけるトランジスタＳＥＬＢがオフ状態である場合には、トランジスタＡＭＰＢのソースは、このトランジスタＳＥＬＢ２を介して電流源１０１Ｂ（後述）に接続される。これにより、トランジスタＡＭＰＢは、いわゆるソースフォロワとして動作し、フローティングディフュージョンＦＤＢにおける電圧に応じた電圧ＶＳＬＢを制御回路Ｐ２００に供給する。また、トランジスタＳＥＬＢがオン状態であり、制御回路Ｐ２００におけるトランジスタＳＥＬＢ２（後述）がオフ状態である場合には、トランジスタＡＭＰＢのソースは、このトランジスタＳＥＬＢおよび信号線ＳＧＬＢを介して、読出部３０の電流源３３（後述）に接続される。これにより、トランジスタＡＭＰＢは、いわゆるソースフォロワとして動作し、フローティングディフュージョンＦＤＢにおける電圧に応じた電圧ＶＳＬＢを読出部３０に供給するようになっている。

トランジスタＲＳＴのゲートは制御線ＲＳＴＬに接続され、ドレインには電圧ＶＲＳＴＸが供給され、ソースはフォトダイオードＰＤのカソードおよびトランジスタＴＧＡ，ＴＧＢのソースに接続されている。トランジスタＲＳＴＡのゲートは制御線ＲＳＴＬに接続され、ドレインには電圧ＶＲＳＴが供給され、ソースはフローティングディフュージョンＦＤＡ、トランジスタＴＧＡのドレイン、およびトランジスタＡＭＰＡのゲートに接続されている。トランジスタＲＳＴＢのゲートは制御線ＲＳＴＬに接続され、ドレインには電圧ＶＲＳＴが供給され、ソースはフローティングディフュージョンＦＤＢ、トランジスタＴＧＢのドレイン、およびトランジスタＡＭＰＢのゲートに接続されている。

制御回路Ｐ２００は、トランジスタＳＥＬＡ２，ＳＥＬＢ２と、電流源１０１Ａ，１０１Ｂと、コンパレータ１０２Ａ，１０２Ｂと、反転論理積回路１０３と、ラッチ１０４と、論理積回路１０５Ａ，１０５Ｂとを有している。トランジスタＳＥＬＡ２，ＳＥＬＢ２は、Ｎ型のＭＯＳトランジスタである。

トランジスタＳＥＬＡ２のゲートは制御線ＳＥＬＣＬに接続され、ドレインは画素回路Ｐ１００におけるトランジスタＡＭＰＡのソースおよびトランジスタＳＥＬＡのドレインに接続され、ソースは電流源１０１Ａおよびコンパレータ１０２Ａに接続されている。電流源１０１Ａは、トランジスタＳＥＬＡ２のソースから接地に向かって所定の電流値の電流を流すものである。コンパレータ１０２Ａは、正入力端子、負入力端子、および出力端子を有し、正入力端子に入力された電圧および負入力端子に入力された電圧を比較し、比較結果を出力端子から出力するものである。コンパレータ１０２Ａの正入力端子は、トランジスタＳＥＬＡ２のソースに接続され、負入力端子には電圧ＶＲＥＦが供給され、出力端子は反転論理積回路１０３に接続されている。この構成により、コンパレータ１０２Ａは、トランジスタＳＥＬＡ２がオン状態である場合において、画素回路Ｐ１００から供給された電圧ＶＳＬＡと電圧ＶＲＥＦとを比較することにより信号ＣＯＡを生成するようになっている。

トランジスタＳＥＬＢ２のゲートは制御線ＳＥＬＣＬに接続され、ドレインは画素回路Ｐ１００におけるトランジスタＡＭＰＢのソースおよびトランジスタＳＥＬＢのドレインに接続され、ソースは電流源１０１Ｂおよびコンパレータ１０２Ｂに接続されている。電流源１０１Ｂは、トランジスタＳＥＬＢ２のソースから接地に向かって所定の電流値の電流を流すものである。コンパレータ１０２Ｂは、正入力端子、負入力端子、および出力端子を有し、正入力端子に入力された電圧および負入力端子に入力された電圧を比較し、比較結果を出力端子から出力するものである。コンパレータ１０２Ｂの正入力端子は、トランジスタＳＥＬＢ２のソースに接続され、負入力端子には電圧ＶＲＥＦが供給され、出力端子は反転論理積回路１０３に接続されている。この構成により、コンパレータ１０２Ａは、トランジスタＳＥＬＢ２がオン状態である場合において、画素回路Ｐ１００から供給された電圧ＶＳＬＢと電圧ＶＲＥＦとを比較することにより信号ＣＯＢを生成するようになっている。

反転論理積回路１０３は、第１の入力端子、第２の入力端子、および出力端子を有し、第１の入力端子に入力された論理値および第２の入力端子に入力された論理値の反転論理積（ＮＡＮＤ）を求め、求めた結果を出力端子から出力するものである。反転論理積回路１０３の第１の入力端子はコンパレータ１０２Ａの出力端子に接続され、第２の入力端子はコンパレータ１０２Ｂの出力端子に接続され、出力端子はラッチ１０４に接続されている。この構成により、反転論理積回路１０３は、信号ＣＯＡ，ＣＯＢの反転論理積を求めることにより制御信号ＳＲＥＳＥＴを生成するようになっている。

ラッチ１０４は、セット端子、リセット端子、および出力端子を有する、いわゆるＳＲラッチであり、セット端子は制御線ＳＥＴＬに接続され、リセット端子は反転論理積回路１０３の出力端子に接続され、出力端子は論理積回路１０５Ａ，１０５Ｂに接続されている。この構成により、ラッチ１０４は、セット端子に供給された制御信号ＳＳＥＴに基づいて信号ＱＯの値を“１”にセットするとともにその値を保持し、リセット端子に供給された制御信号ＳＲＥＳＥＴに基づいて信号ＱＯの値を“０”にリセットするとともにその値を保持するようになっている。

論理積回路１０５Ａは、信号ＱＯとクロック信号ＳＣＫとの論理積（ＡＮＤ）を求めることにより信号ＴＲＧ０を生成するものである。論理積回路１０５Ｂは、信号ＱＯとクロック信号ＳＣＫの反転信号との論理積（ＡＮＤ）を求めることにより信号ＴＲＧ１８０を生成するものである。

この構成により、撮像画素Ｐでは、制御回路Ｐ２００は、露光動作Ｄ１において、クロック信号ＳＣＫに応じた信号ＴＲＧ０，ＴＲＧ１８０をトランジスタＴＧＡ，ＴＧＢにそれぞれ供給する。これにより、画素回路Ｐ１００のトランジスタＴＧＡ，ＴＧＢは、いずれか１つがオン状態になるようにオンオフし、フォトダイオードＰＤにより生成された電荷がフローティングディフュージョンＦＤＡおよびフローティングディフュージョンＦＤＢに選択的に蓄積される。画素回路Ｐ１００は、フローティングディフュージョンＦＤＡにおける電圧に応じた電圧ＶＳＬＡを制御回路Ｐ２００に供給するとともに、フローティングディフュージョンＦＤＢにおける電圧に応じた電圧ＶＳＬＢを制御回路Ｐ２００に供給する。制御回路Ｐ２００は、電圧ＶＳＬＡ，ＶＳＬＢのうちの少なくとも一方が所定の電圧（電圧ＶＲＥＦ）に到達した場合に、信号ＴＲＧ０，ＴＲＧ１８０をともに低レベルにする。これにより、画素回路Ｐ１００のトランジスタＴＧＡ，ＴＧＢはオフ状態になり、これ以降、フォトダイオードＰＤとフローティングディフュージョンＦＤＡ，ＦＤＢは、電気的に切断される。このようにして、距離測定装置１は、複数の撮像画素Ｐのそれぞれにおいて、露光時間を個別に設定する。そして、その後に、画素回路Ｐ１００は、電圧ＶＳＬＡ，電圧ＶＳＬＢを、画素信号ＳＩＧとして、信号線ＳＧＬＡ，ＳＧＬＢを介して読出部３０に供給するようになっている。

図４は、距離測定装置１の一構成例を表すものである。距離測定装置１は、例えば、２枚の半導体基板２０１，２０２を用いて構成される。半導体基板２０１，２０２は、互いに重ね合わせて配置される。半導体基板２０１は、撮像面Ｓ１側に配置される。撮像画素Ｐのうちの画素回路Ｐ１００は半導体基板２０１に形成され、制御回路Ｐ２００は半導体基板２０２に形成される。画素回路Ｐ１００および制御回路Ｐ２００は、例えばＣｕ−Ｃｕ接続を用いて互いに電気的に接続される。

駆動部２２（図２）は、撮像制御部２５からの指示に基づいて、複数の撮像画素Ｐを駆動するものである。具体的には、駆動部２２は、複数の制御線ＲＳＴＬに対して制御信号ＳＲＳＴを印加し、複数の制御線ＳＥＬＬに対して制御信号ＳＳＥＬを印加し、複数の制御線ＳＥＬＣＬに対して制御信号ＳＳＥＬＣを印加し、複数の制御線ＳＥＴＬに対して制御信号ＳＳＥＴを印加し、複数のクロック信号線ＣＫＬに対してクロック信号ＳＣＫを印加するようになっている。また、駆動部２２は、電圧ＶＲＥＦ，ＶＲＳＴ，ＶＲＳＴＸを生成する機能をも有している。

読出部３０は、画素アレイ２１から信号線ＳＧＬ（信号線ＳＧＬＡ，ＳＧＬＢ）を介して供給された画素信号ＳＩＧに基づいてＡＤ変換を行うことにより、画像信号ＤＡＴＡ０を生成するものである。

図４は、読出部３０の一構成例を表すものである。なお、図４には、読出部３０に加え、処理部２４および撮像制御部２５をも描いている。読出部３０は、複数のＡＤ（Analog to Digital）変換部ＡＤＣ（ＡＤ変換部ＡＤＣ［０］，ＡＤＣ［１］，ＡＤＣ［２］，…）と、複数のスイッチ部ＳＷ（スイッチ部ＳＷ［０］，ＳＷ［１］，ＳＷ［２］，…）と、バス配線ＢＵＳとを有している。

ＡＤ変換部ＡＤＣは、画素アレイ２１から供給された画素信号ＳＩＧに基づいてＡＤ変換を行うことにより、画素信号ＳＩＧの電圧をデジタルコードＣＯＤＥに変換するものである。複数のＡＤ変換部ＡＤＣは、複数の信号線ＳＧＬに対応して設けられている。具体的には、０番目のＡＤ変換部ＡＤＣ［０］は、０番目の信号線ＳＧＬ［０］に対応して設けられ、１番目のＡＤ変換部ＡＤＣ［１］は、１番目の信号線ＳＧＬ［１］に対応して設けられ、２番目のＡＤ変換部ＡＤＣ［２］は、２番目の信号線ＳＧＬ［２］に対応して設けられている。

ＡＤ変換部ＡＤＣは、容量素子３１，３２と、電流源３３と、コンパレータ３４と、カウンタ３５と、ラッチ３６とを有している。容量素子３１の一端には、参照信号ＲＥＦが供給され、他端はコンパレータ３４の正入力端子に接続されている。この参照信号ＲＥＦは、撮像制御部２５の参照信号生成部２６（後述）により生成されるものであり、後述するように、ＡＤ変換を行う２つの期間（変換期間Ｔ１，Ｔ２）において、時間の経過に応じて電圧レベルが徐々に低下する、いわゆるランプ波形を有するものである。容量素子３２の一端は信号線ＳＧＬに接続され、他端はコンパレータ３４の負入力端子に接続されている。電流源３３は、信号線ＳＧＬから接地に所定の電流値の電流を流すものである。コンパレータ３４は、正入力端子における入力電圧と負入力端子における入力電圧とを比較して、その比較結果を信号ＣＭＰとして出力するものである。コンパレータ３４の正入力端子には、容量素子３１を介して参照信号ＲＥＦが供給され、負入力端子には、容量素子３２を介して画素信号ＳＩＧが供給されるようになっている。このコンパレータ３４は、正入力端子および負入力端子を電気的に接続するゼロ調整を行う機能をも有している。カウンタ３５は、コンパレータ３４から供給された信号ＣＭＰ、撮像制御部２５から供給されたクロック信号ＣＬＫおよび制御信号ＣＣに基づいて、カウント動作を行うものである。ラッチ３６は、カウンタ３５により得られたカウント値ＣＮＴを、複数のビットを有するデジタルコードＣＯＤＥとして保持するものである。

スイッチ部ＳＷは、撮像制御部２５から供給された制御信号ＳＳＷに基づいて、ＡＤ変換部ＡＤＣから出力されたデジタルコードＣＯＤＥをバス配線ＢＵＳに供給するものである。複数のスイッチ部ＳＷは、複数のＡＤ変換部ＡＤＣに対応して設けられている。具体的には、０番目のスイッチ部ＳＷ［０］は、０番目のＡＤ変換部ＡＤＣ［０］に対応して設けられ、１番目のスイッチ部ＳＷ［１］は、１番目のＡＤ変換部ＡＤＣ［１］に対応して設けられ、２番目のスイッチ部ＳＷ［２］は、２番目のＡＤ変換部ＡＤＣ［２］に対応して設けられている。

スイッチ部ＳＷは、この例では、デジタルコードＣＯＤＥのビット数と同じ数のトランジスタを用いて構成されている。これらのトランジスタは、撮像制御部２５から供給された制御信号ＳＳＷの各ビット（制御信号ＳＳＷ［０］，ＳＳＷ［１］，ＳＳＷ［２］，…）に基づいて、オンオフ制御される。具体的には、例えば、０番目のスイッチ部ＳＷ［０］は、制御信号ＳＳＷ［０］に基づいて各トランジスタがオン状態になることにより、０番目のＡＤ変換部ＡＤＣ［０］から出力されたデジタルコードＣＯＤＥをバス配線ＢＵＳに供給する。同様に、例えば、１番目のスイッチ部ＳＷ［１］は、制御信号ＳＳＷ［１］に基づいて各トランジスタがオン状態になることにより、１番目のＡＤ変換部ＡＤＣ［１］から出力されたデジタルコードＣＯＤＥをバス配線ＢＵＳに供給する。他のスイッチ部ＳＷについても同様である。

バス配線ＢＵＳは、複数の配線を有し、ＡＤ変換部ＡＤＣから出力されたデジタルコードＣＯＤＥを伝えるものである。読出部３０は、このバス配線ＢＵＳを用いて、ＡＤ変換部ＡＤＣから供給された複数のデジタルコードＣＯＤＥを、画像信号ＤＡＴＡ０として、処理部２４に順次転送するようになっている（データ転送動作）。

処理部２４は、画像信号ＤＡＴＡ０に基づいて、各画素値が距離Ｄについての値を示す距離画像ＰＩＣを生成し、この距離画像ＰＩＣを画像信号ＤＡＴＡとして出力するものである。

撮像制御部２５（図２）は、駆動部２２、読出部３０、および処理部２４に制御信号を供給し、これらの回路の動作を制御することにより、撮像部２０の動作を制御するものである。具体的には、撮像制御部２５は、例えば、駆動部２２に対して制御信号を供給することにより、駆動部２２が画素アレイ２１における複数の撮像画素Ｐを駆動するように制御する。また、撮像制御部２５は、読出部３０に対して、参照信号ＲＥＦ、クロック信号ＣＬＫ、制御信号ＣＣ、および制御信号ＳＳＷ（制御信号ＳＳＷ［０］，ＳＳＷ［１］，ＳＳＷ［２］，…）を供給することにより、読出部３０が、画素信号ＳＩＧに基づいて画像信号ＤＡＴＡ０を生成するように制御する。また、撮像制御部２５は、処理部２４に対して制御信号を供給することにより、処理部２４の動作を制御するようになっている。

撮像制御部２５は、参照信号生成部２６を有している。参照信号生成部２６は、参照信号ＲＥＦを生成するものである。参照信号ＲＥＦは、ＡＤ変換を行う２つの期間（変換期間Ｔ１，Ｔ２）において、時間の経過に応じて電圧レベルが徐々に低下する、いわゆるランプ波形を有するものである。そして、参照信号生成部２６は、生成した参照信号ＲＥＦを、読出部３０のＡＤ変換部ＡＤＣに供給するようになっている。

制御部１４（図１）は、光源制御部１２および撮像部２０に制御信号を供給し、これらの回路の動作を制御することにより、距離測定装置１の動作を制御するものである。

ここで、フォトダイオードＰＤは、本開示における「第１の受光素子」の一具体例に対応する。フローティングディフュージョンＦＤＡ，ＦＤＢは、本開示における「複数の第１の蓄積部」の一具体例に対応する。トランジスタＴＧＡ，ＴＧＢは、本開示における「複数の第１のトランジスタ」の一具体例に対応する。トランジスタＡＭＰＡ，ＳＥＬＡ，ＡＭＰＢ，ＳＥＬＢは、本開示における「複数の第１の出力部」の一具体例に対応する。制御回路Ｐ２００は、本開示における「第１の制御部」の一具体例に対応する。コンパレータ１０２Ａ，１０２Ｂおよび反転論理積回路１０３は、本開示における「検出部」の一具体例に対応する。ラッチ１０４は、本開示における「保持部」の一具体例に対応する。論理積回路１０５Ａ，１０５Ｂは、本開示における「駆動部」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の距離測定装置１の動作および作用について説明する。

（全体動作概要）
まず、図１〜３を参照して、距離測定装置１の全体動作概要を説明する。光源制御部１２（図１）は、制御部１４からの指示に基づいて、光源１１の動作を制御する。光源１１は、光源制御部１２からの指示に基づいて、発光および非発光を交互に繰り返す発光動作を行うことにより、光パルスＬ１を射出する。撮像部２０は、制御部１４からの指示に基づいて、光源１１が射出した光パルスＬ１に応じた反射光パルスＬ２を受光することにより、距離画像ＰＩＣを生成する。具体的には、撮像部２０の画素アレイ２１における複数の撮像画素Ｐは、反射光パルスＬ２を受光することにより画素信号ＳＩＧを生成する。読出部３０は、画素アレイ２１から供給された画素信号ＳＩＧに基づいてＡＤ変換を行うことにより、画像信号ＤＡＴＡ０を生成する。処理部２４は、画像信号ＤＡＴＡ０に基づいて、各画素値が距離Ｄについての値を示す距離画像ＰＩＣを生成し、この距離画像ＰＩＣを画像信号ＤＡＴＡとして出力する。

（詳細動作）
距離測定装置１は、まず、露光動作Ｄ１を行うことにより、複数の撮像画素ＰのそれぞれにおけるフローティングディフュージョンＦＤＡ，ＦＤＢに電荷を蓄積する。そして、距離測定装置１は、読出動作Ｄ２を行うことにより、複数の撮像画素Ｐから、画素アレイ２１から信号線ＳＧＬを介して供給された画素信号ＳＩＧに基づいてＡＤ変換を行い、画像信号ＤＡＴＡ０を生成する。そして、距離測定装置１は、画像信号ＤＡＴＡ０に基づいて、各画素値が距離Ｄについての値を示す距離画像ＰＩＣを生成する。以下に、この動作について詳細に説明する。

図６は、距離測定装置１における露光動作Ｄ１および読出動作Ｄ２の一例を表すものである。この図６において、上端は画素アレイ２１の最上部を示し、下端は画素アレイ２１の最下部を示す。

距離測定装置１は、タイミングｔ１〜ｔ２の期間において、露光動作Ｄ１を行う。具体的には、光源制御部１２は、光源１１の動作を制御し、光源１１は、発光および非発光を交互に繰り返す発光動作を行うことにより、光パルスＬ１を射出する。また、駆動部２２は、画素アレイ２１における複数の撮像画素Ｐを駆動し、複数の撮像画素Ｐは、光パルスＬ１に応じた反射光パルスＬ２を受光する。この露光動作Ｄ１では、距離測定装置１は、複数の撮像画素Ｐのそれぞれにおいて、露光時間を個別に設定する。

そして、距離測定装置１は、タイミングｔ２〜ｔ３の期間において、読出動作Ｄ２を行う。具体的には、駆動部２２は、画素アレイ２１における複数の撮像画素Ｐを、画素ライン単位で順次駆動し、複数の撮像画素Ｐは、画素信号ＳＩＧを、信号線ＳＧＬ（信号線ＳＧＬＡ，ＳＧＬＢ）を介して読出部３０に供給する。そして、読出部３０は、この画素信号ＳＩＧに基づいてＡＤ変換を行うことにより、画像信号ＤＡＴＡ０を生成する。

その後、距離測定装置１は、露光動作Ｄ１および読出動作Ｄ２を繰り返す。処理部２４は、画像信号ＤＡＴＡ０に基づいて、各画素値が距離Ｄについての値を示す距離画像ＰＩＣを生成する。

（露光動作Ｄ１）
次に、距離測定装置１における露光動作Ｄ１について、詳細に説明する。以下に、複数の撮像画素Ｐのうちのある撮像画素Ｐ１に着目し、この撮像画素Ｐ１に係る露光動作Ｄ１について詳細に説明する。

図７は、露光動作Ｄ１の一例を表すものであり、（Ａ）は光源１１が射出する光パルスＬ１の波形を示し、（Ｂ）は制御信号ＳＲＳＴの波形を示し、（Ｃ）は電圧ＶＳＬＡの波形を示し、（Ｄ）は電圧ＶＳＬＢの波形を示し、（Ｅ）は信号ＣＯＡの波形を示し、（Ｆ）は信号ＣＯＢの波形を示し、（Ｇ）は制御信号ＳＳＥＴの波形を示し、（Ｈ）は制御信号ＳＲＥＳＥＴの波形を示し、（Ｉ）は信号ＱＯの波形を示し、（Ｊ）はクロック信号ＳＣＫの波形を示し、（Ｋ）は信号ＴＲＧ０の波形を示し、（Ｌ）は信号ＴＲＧ１８０の波形を示す。

この露光動作Ｄ１では、駆動部２２は、制御信号ＳＳＥＬの電圧を低レベルにするとともに、制御信号ＳＳＥＬＣの電圧を高レベルにする。これにより、画素回路Ｐ１００のトランジスタＳＥＬＡ，ＳＥＬＢはオフ状態になり、制御回路Ｐ２００のトランジスタＳＥＬＡ２，ＳＥＬＢ２はオン状態になる。これにより、画素回路Ｐ１００は、電圧ＶＳＬＡ，ＶＳＬＢを制御回路Ｐ２００に供給し、制御回路Ｐ２００は、この電圧ＶＳＬＡ，ＶＳＬＢに基づいて信号ＴＲＧ０，ＴＲＧ１８０を生成し、これらの信号ＴＲＧ０，ＴＲＧ１８０を画素回路Ｐ１００に供給する。これにより、撮像画素Ｐ１は、電圧ＶＳＬＡ，ＶＳＬＢに基づいて露光時間を個別に設定する。以下に、この動作について詳細に説明する。

タイミングｔ１２より前において、駆動部２２は、制御信号ＳＲＳＴの電圧を高レベルにする（図７（Ｂ））。これにより、画素回路Ｐ１００のトランジスタＲＳＴ，ＲＳＴＡ，ＲＳＴＢはオン状態になり、フォトダイオードＰＤのカソードに電圧ＶＲＳＴＸが供給され、フローティングディフュージョンＦＤＡ，ＦＤＢに電圧ＶＲＳＴが供給される。これにより、画素回路Ｐ１００が出力する電圧ＶＳＬＡ，ＶＳＬＢは、この電圧ＶＲＳＴに応じた電圧Ｖ１に設定される（図７（Ｃ），（Ｄ））。

次に、タイミングｔ１１において、駆動部２２は、制御信号ＳＳＥＴの電圧を低レベルから高レベルに変化させる（図７（Ｇ））。これにより、ラッチ１０４がセットされ、ラッチ１０４は、信号ＱＯの電圧を低レベルから高レベルに変化させる（図７（Ｉ））。これに応じて、論理積回路１０５Ａは、クロック信号ＳＣＫを信号ＴＲＧ０として出力し始め、論理積回路１０５Ｂは、クロック信号ＳＣＫの反転信号を信号ＴＲＧ１８０として出力し始める（図７（Ｊ）〜（Ｌ））。

次に、タイミングｔ１２において、駆動部２２は、制御信号ＳＳＥＴの電圧を高レベルから低レベルに変化させる（図７（Ｇ））。また、このタイミングｔ１２において、駆動部２２は、制御信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図７（Ｂ））。これにより、画素回路Ｐ１００のトランジスタＲＳＴ，ＲＳＴＡ，ＲＳＴＢは、ともにオフ状態になる。また、光源１１は、このタイミングｔ１２において、発光および非発光を交互に繰り返す発光動作を開始する（図７（Ａ））。図７（Ａ），（Ｊ）に示したように、光源１１の発光動作の周波数は、クロック信号ＳＣＫの周波数と同じであり、光パルスＬ１の位相およびクロック信号ＳＣＫの位相は一致している。すなわち、制御部１４は、撮像部２０の撮像制御部２５に対して制御信号を供給し、撮像制御部２５は、駆動部２２に対して、クロック信号ＳＣＫおよび制御信号ＳＲＳＴを生成するように指示する。また、制御部１４は、光源制御部１２に対して制御信号を供給し、光源制御部１２は、光源１１に対して、発光および非発光を交互に繰り返す発光動作を開始するように指示する。これにより、距離測定装置１では、光パルスＬ１の位相とクロック信号ＳＣＫの位相とを一致させることができる。その結果、光パルスＬ１の位相および信号ＴＲＧ０，ＴＲＧ１８０の位相は同期する。

このようにして、このタイミングｔ１２において露光期間ＴＢが開始する。この露光期間ＴＢにおいて、フォトダイオードＰＤは、光パルスＬ１に応じた反射光パルスＬ２に基づいて電荷を生成する。画素回路Ｐ１００のトランジスタＴＧＡは、信号ＴＲＧ０に基づいてオンオフし、トランジスタＴＧＢは、信号ＴＲＧ１８０に基づいてオンオフする。すなわち、トランジスタＴＲＡ，ＴＲＢのいずれか一方がオン状態になる。これにより、フォトダイオードＰＤにより生成された電荷がフローティングディフュージョンＦＤＡおよびフローティングディフュージョンＦＤＢに選択的に蓄積される。

図８は、撮像画素Ｐ１の一動作例を表すものであり、（Ａ）は光パルスＬ１の波形を示し、（Ｂ）は反射光パルスＬ２の波形を示し、（Ｃ）は信号ＴＲＧ０の波形を示し、（Ｄ）は信号ＴＲＧ１８０の波形を示す。この例では、タイミングｔ２１において、光パルスＬ１が立ち上がり、信号ＴＲＧ０が立ち上がり、信号ＴＲＧ１８０が立ち下がる。そして、タイミングｔ２１から位相が“π”だけ遅れたタイミングｔ２３において、光パルスＬ１が立ち下がり、信号ＴＲＧ０が立ち下がり、信号ＴＲＧ１８０が立ち上がる。同様に、タイミングｔ２３から位相が“π”だけ遅れたタイミングｔ２５において、光パルスＬ１が立ち上がり、信号ＴＲＧ０が立ち上がり、信号ＴＲＧ１８０が立ち下がる。そして、タイミングｔ２５から位相が“π”だけ遅れたタイミングｔ２６において、光パルスＬ１が立ち下がり、信号ＴＲＧ０が立ち下がり、信号ＴＲＧ１８０が立ち上がる。

反射光パルスＬ２の位相は、光パルスＬ１の位相よりも位相φだけずれる（図８（Ｂ））。この位相φは、距離測定装置１から測定対象物までの距離Ｄに対応する。この例では、タイミングｔ２１よりも位相φに対応する時間だけ遅れたタイミングｔ２２において反射光パルスＬ２が立ち上がり、タイミングｔ２３よりも位相φに対応する時間だけ遅れたタイミングｔ２４において反射光パルスＬ２が立ち下がる。画素回路Ｐ１００のフォトダイオードＰＤは、この反射光パルスＬ２に基づいて、タイミングｔ２２〜ｔ２４の期間において電荷を生成する。

トランジスタＴＧＡは、信号ＴＲＧ０が高レベルである期間において、フォトダイオードＰＤにより生成された電荷をフローティングディフュージョンＦＤＡに転送し、トランジスタＴＧＢは、信号ＴＲＧ１８０が高レベルである期間において、フォトダイオードＰＤにより生成された電荷をフローティングディフュージョンＦＤＢに転送する。すなわち、トランジスタＴＧＡは、タイミングｔ２２〜ｔ２３の期間においてフォトダイオードＰＤにより生成された電荷をフローティングディフュージョンＦＤＡに転送し、トランジスタＴＧＢは、タイミングｔ２３〜ｔ２４の期間においてフォトダイオードＰＤにより生成された電荷をフローティングディフュージョンＦＤＢに転送する。これにより、タイミングｔ２２〜ｔ２３の期間において、フローティングディフュージョンＦＤＡに電荷Ｓ０が蓄積され、タイミングｔ２３〜ｔ２４の期間において、フローティングディフュージョンＦＤＢに電荷Ｓ１８０が蓄積される。

この電荷Ｓ０と電荷Ｓ１８０の差である信号Ｉ（φ）（＝Ｓ０−Ｓ１８０）は、位相φに応じて変化する。

図９は、信号Ｉ（φ）の一例を表すものである。ここで、信号Ｉ（φ）を正規化している。位相φが“０”（ゼロ）である場合には、信号Ｉ（φ）は“１”になる。そして、位相φが“０”（ゼロ）から“π”まで変化すると、信号Ｉ（φ）は一次関数的に減少し、“１”から“−１”に変化する。このように、信号Ｉ（φ）は、位相φに応じて変化する。言い換えれば、信号Ｉ（φ）は、距離測定装置１から測定対象物までの距離Ｄに応じて変化する。

図７，８に示したように、撮像画素Ｐ１は、タイミングｔ２１〜ｔ２５における動作を繰り返す。これにより、フローティングディフュージョンＦＤＡには、電荷Ｓ０が繰り返し蓄積され、フローティングディフュージョンＦＤＢには、電荷Ｓ１８０が繰り返し蓄積される。これにより、フローティングディフュージョンＦＤＡ，ＦＤＢの電圧は、徐々に低下していく。これに応じて、電圧ＶＳＬＡ，ＶＳＬＢもまた、徐々に低下していく（図７（Ｃ），（Ｄ））。電圧ＶＳＬＡにおける電圧変化量は電荷Ｓ０に対応し、電圧ＶＳＬＢにおける電圧変化量は電荷Ｓ１８０に対応する。この例では、電圧ＶＳＬＡの変化度合いは、電圧ＶＳＬＢの変化度合いよりも大きい。

タイミングｔ１３までの期間では、電圧ＶＳＬＡ，ＶＳＬＢが電圧ＶＲＥＦよりも高いので、コンパレータ１０３Ａは、信号ＣＯＡの電圧を高レベルに維持し（図７（Ｅ））、コンパレータ１０３Ｂは、信号ＣＯＢの電圧を高レベルに維持する（図７（Ｆ））。よって、反転論理積回路１０３は、制御信号ＳＲＥＳＥＴの電圧を低レベルに維持する（図７（Ｈ））。

そして、タイミングｔ１３において、電圧ＶＳＬＡは、電圧ＶＲＥＦに到達する。これにより、コンパレータ１０２Ａは、信号ＣＯＡの電圧を高レベルから低レベルに変化させる（図７（Ｅ））。これに伴い、反転論理積回路１０３は、制御信号ＳＲＥＳＥＴの電圧を低レベルから高レベルに変化させる（図７（Ｈ））。これにより、ラッチ１０４がリセットされ、ラッチ１０４は、信号ＱＯの電圧を高レベルから低レベルに変化させる（図７（Ｉ））。これに応じて、論理積回路１０５Ａは、信号ＴＲＧ０の電圧を低レベルにし、論理積回路１０５Ｂは、信号ＴＲＧ１８０の電圧を低レベルにする（図７（Ｋ），（Ｌ））。これにより、トランジスタＴＧＡ，ＴＧＢは、オフ状態になる。その結果、これ以降、フォトダイオードＰＤとフローティングディフュージョンＦＤＡ，ＦＤＢは、電気的に切断される。このようにして、タイミングｔ１３において露光期間ＴＢが終了する。

この例では、タイミングｔ１３において、電圧ＶＳＬＡが電圧ＶＲＥＦに到達し、露光期間ＴＢが終了したが、電圧ＶＳＬＡ，電圧ＶＳＬＢの変化度合いが図７の例よりも小さい場合には、より遅いタイミングで露光期間ＴＢが終了する。距離測定装置１では、図７に示したように、露光可能期間ＴＡ（タイミングｔ１２〜ｔ１４）が設けられており、この露光可能期間ＴＡの期間内において、電圧ＶＳＬＡ，ＶＳＬＢのうちの少なくとも一方が電圧ＶＲＥＦに到達した場合に、その到達タイミングで露光期間ＴＢが終了する。この露光可能期間ＴＡの期間内に、電圧ＶＳＬＡ，ＶＳＬＢのいずれもが電圧ＶＲＥＦに到達しなかった場合には、この露光可能期間ＴＡが終了するタイミングｔ１４において、例えばラッチ１０４がリセットされることにより、信号ＴＲＧ０，ＴＲＧ１８０の電圧が低レベルに設定され、露光期間ＴＢが終了する。この露光可能期間ＴＡの時間長は、例えば、図６におけるタイミングｔ１〜ｔ２の時間長に対応している。

そして、タイミングｔ１４において、光源１１は、発光動作を終了する（図７（Ａ））。

次に、複数の撮像画素Ｐのうちの２つの撮像画素Ｐ１，Ｐ２における動作について説明する。撮像画素Ｐ１は、距離測定装置１から近い位置において反射された反射光パルスＬ２を受光し、撮像画素Ｐ２は、距離測定装置１から遠い位置において反射された反射光パルスＬ２を受光する。

図１０は、２つの撮像画素Ｐ１，Ｐ２における動作の一例を表すものであり、（Ａ）は撮像画素Ｐ１，Ｐ２に供給される制御信号ＳＲＳＴの波形を示し、（Ｂ）は撮像画素Ｐ１，Ｐ２に供給される制御信号ＳＳＥＴの波形を示し、（Ｃ）は撮像画素Ｐ１における電圧ＶＳＬＡ（電圧ＶＳＬＡ１）の波形を示し、（Ｄ）は撮像画素Ｐ１における電圧ＶＳＬＢ（電圧ＶＳＬＢ１）の波形を示し、（Ｅ）は撮像画素Ｐ１における制御信号ＳＲＥＳＥＴ（制御信号ＳＲＥＳＥＴ１）の波形を示し、（Ｆ）は撮像画素Ｐ２における電圧ＶＳＬＡ（電圧ＶＳＬＡ２）の波形を示し、（Ｇ）は撮像画素Ｐ２における電圧ＶＳＬＢ（電圧ＶＳＬＢ２）の波形を示し、（Ｈ）は撮像画素Ｐ２における制御信号ＳＲＥＳＥＴ（制御信号ＳＲＥＳＥＴ２）の波形を示す。

タイミングｔ１２において、撮像画素Ｐ１における露光期間ＴＢ１が開始するとともに、撮像画素Ｐ２における露光期間ＴＢ２が開始する。

そして、この例では、タイミングｔ１８において、撮像画素Ｐ１における電圧ＶＳＬＡ１が電圧ＶＲＥＦに到達し、このタイミングｔ１８よりも後のタイミングｔ１９において、撮像画素Ｐ２における電圧ＶＳＬＡ２が電圧ＶＲＥＦに到達する。すなわち、撮像画素Ｐ１は、距離測定装置１から近い位置において反射された反射光パルスＬ２を受光するので、受光量が多いため、電圧ＶＳＬＡ１，ＶＳＬＢ１の変化度合いが大きい。一方、撮像画素Ｐ２は、距離測定装置１から遠い位置において反射された反射光パルスＬ２を受光するので、受光量が少ないため、電圧ＶＳＬＡ２，ＶＳＬＢ２の変化度合いが小さい。これにより、この例では、撮像画素Ｐ１における電圧ＶＳＬＡ１が、撮像画素Ｐ２における電圧ＶＳＬＡ２よりも早く電圧ＶＲＥＦに到達する。

このようにして、タイミングｔ１８において、撮像画素Ｐ１における露光期間ＴＢ１が終了し、タイミングｔ１９において、撮像画素Ｐ２における露光期間ＴＢ２が終了する。 このように、距離測定装置１では、複数の撮像画素Ｐのそれぞれにおいて、露光時間が個別に設定される。

このように、距離測定装置１では、複数の撮像画素Ｐのそれぞれに制御回路Ｐ２００を設け、この制御回路Ｐ２００が、画素回路Ｐ１００から供給された電圧ＶＳＬＡ，ＶＳＬＢに基づいて、その画素回路Ｐ１００に供給する信号ＴＲＧ０，ＴＲＧ１８０を生成するようにした。これにより、距離測定装置１では、複数の撮像画素Ｐのそれぞれにおいて、露光時間を個別に設定することができるので、距離Ｄを測定する際の測定精度を高めることができる。すなわち、例えば、全ての撮像画素Ｐにおける露光時間を同じにした場合には、距離測定装置１から近い位置において反射された反射光パルスＬ２を受光する撮像画素では、受光量が多くなるので例えば信号レベルが飽和するおそれがあり、距離測定装置１から遠い位置において反射された反射光パルスＬ２を受光する撮像画素では、受光量が少なくなるので信号雑音比が低下するおそれがある。この場合には、距離Ｄを測定する際の測定精度が低下してしまう。一方、距離測定装置１では、撮像画素Ｐの制御回路Ｐ２００が、画素回路Ｐ１００から供給された電圧ＶＳＬＡ，ＶＳＬＢに基づいて信号ＴＲＧ０，ＴＲＧ１８０を生成するようにしたので、複数の撮像画素Ｐにおける露光時間を個別に設定することができる。よって、例えば、距離測定装置１から近い位置において反射された反射光パルスＬ２を受光する撮像画素Ｐ１では、露光時間を短くし、距離測定装置１から遠い位置において反射された反射光パルスＬ２を受光する撮像画素Ｐ２では、露光時間を長くすることができる。その結果、距離測定装置１では、測定精度を高めることができる。

（読出動作Ｄ２）
次に、距離測定装置１における読出動作Ｄ２について、詳細に説明する。以下に、複数の撮像画素Ｐのうちのある撮像画素Ｐ１に着目し、この撮像画素Ｐ１に係る読出動作Ｄ２について詳細に説明する。

図１１は、露光動作Ｄ１の一例を表すものであり、（Ａ）は制御信号ＳＳＥＬの波形を示し、（Ｃ）は制御信号ＳＲＳＴの波形を示し、（Ｄ）は参照信号ＲＥＦの波形を示し、（Ｄ）は画素信号ＳＩＧ（電圧ＶＳＬＡ）の波形を示し、（Ｅ）はＡＤ変換部ＡＤＣのコンパレータ３４から出力される信号ＣＭＰの波形を示し、（Ｆ）はクロック信号ＣＬＫの波形を示し、（Ｇ）はＡＤ変換部ＡＤＣのカウンタ３５におけるカウント値ＣＮＴを示す。ここで、図１１（Ｃ），（Ｄ）では、各信号の波形を同じ電圧軸で示している。図１１（Ｃ）の参照信号ＲＥＦは、コンパレータ３４の正入力端子における波形を示し、図１１（Ｄ）の画素信号ＳＩＧは、コンパレータ３４の負入力端子における波形を示す。

この読出動作Ｄ２では、駆動部２２は、制御信号ＳＳＥＬの電圧を高レベルにするとともに、制御信号ＳＳＥＬＣの電圧を低レベルにする。これにより、画素回路Ｐ１００のトランジスタＳＥＬＡ，ＳＥＬＢはオン状態になり、制御回路Ｐ２００のトランジスタＳＥＬＡ２，ＳＥＬＢ２はオフ状態になる。これにより、画素回路Ｐ１００は、電圧ＶＳＬＡ，ＶＳＬＢを読出部３０に供給する。そして、読出部３０のＡＤ変換部ＡＤＣが、変換期間Ｔ１において、撮像画素Ｐ１が出力した画素信号ＳＩＧ（電圧ＶＳＬＡ）に基づいてＡＤ変換を行う。そして、駆動部２２が、撮像画素Ｐ１に対してリセット動作を行い、ＡＤ変換部ＡＤＣが、変換期間Ｔ２において、撮像画素Ｐ１が出力した画素信号ＳＩＧに基づいてＡＤ変換を行う。以下にこの動作について詳細に説明する。なお、この例では、電圧ＶＳＬＡに基づく動作について説明するが、電圧ＶＳＬＢについても同様である。

まず、タイミングｔ３１において、駆動部２２は、タイミングｔ３１において、制御信号ＳＳＥＬの電圧を低レベルから高レベルに変化させる（図１１（Ａ））。これにより、撮像画素Ｐ１では、トランジスタＳＥＬＡ，ＳＥＬＢがオン状態になり、撮像画素Ｐ１が信号線ＳＧＬＡ，ＳＧＬＢと電気的に接続される。これにより、撮像画素Ｐ１は、信号線ＳＧＬＡを介して、電圧ＶＳＬＡを画素信号ＳＩＧとして読出部３０に供給するとともに、信号線ＳＧＬＢを介して、電圧ＶＳＬＢを画素信号ＳＩＧとして読出部３０に供給する。

次に、タイミングｔ３２〜ｔ３４の期間（変換期間Ｔ１）において、ＡＤ変換部ＡＤＣは、この画素信号ＳＩＧに基づいてＡＤ変換を行う。具体的には、タイミングｔ３２において、撮像制御部２５は、クロック信号ＣＬＫの生成を開始し（図１１（Ｆ））、これと同時に、参照信号生成部２６は、参照信号ＲＥＦの電圧を、電圧Ｖ２から所定の変化度合いで低下させ始める（図１１（Ｃ））。これに応じて、ＡＤ変換部ＡＤＣのカウンタ３５は、カウント値ＣＮＴを“０”から減らすようにカウント動作を開始する（図１１（Ｇ））。

そして、タイミングｔ３３において、参照信号ＲＥＦの電圧が画素信号ＳＩＧの電圧を下回る（図１１（Ｃ），（Ｄ））。これに応じて、ＡＤ変換部ＡＤＣのコンパレータ３４は、信号ＣＭＰの電圧を高レベルから低レベルに変化させ（図１１（Ｅ））、その結果、カウンタ３５は、カウント動作を停止する（図１１（Ｇ））。このときのカウント値ＣＮＴは負の値“−ＣＮＴ１”である。

次に、タイミングｔ３４において、撮像制御部２５は、変換期間Ｔ１の終了に伴い、クロック信号ＣＬＫの生成を停止する（図１１（Ｆ））。これと同時に、参照信号生成部２６は、参照信号ＲＥＦの電圧の変化を停止させ、その後のタイミングｔ３５において、参照信号ＲＥＦの電圧を電圧Ｖ２に変化させる（図１１（Ｃ））。これに伴い、参照信号ＲＥＦの電圧が画素信号ＳＩＧの電圧を上回るので（図１１（Ｃ），（Ｄ））、ＡＤ変換部ＡＤＣのコンパレータ３４は、信号ＣＭＰの電圧を低レベルから高レベルに変化させる（図１１（Ｅ））。

次に、タイミングｔ３６において、ＡＤ変換部ＡＤＣのカウンタ３５は、制御信号ＣＣに基づいて、カウント値ＣＮＴの極性を反転する（図１１（Ｇ））。これにより、カウント値ＣＮＴは正の値“ＣＮＴ１”になる。

次に、タイミングｔ３７において、駆動部２２は、制御信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図１１（Ｂ））。これにより、撮像画素Ｐ１の画素回路Ｐ１００では、トランジスタＲＳＴ，ＲＳＴＡ，ＲＳＴＢがオン状態になり、フォトダイオードＰＤのカソードに電圧ＶＲＳＴＸが供給され、フローティングディフュージョンＦＤＡ，ＦＤＢに電圧ＶＲＳＴが供給される（リセット動作）。これにより、画素信号ＳＩＧの電圧（電圧ＶＳＬＡ）は、電圧ＶＲＳＴに応じた電圧Ｖ１に向かって上昇する。

次に、タイミングｔ３７において、駆動部２２は、制御信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図１１（Ｂ））。これにより、撮像画素Ｐ１の画素回路Ｐ１００では、トランジスタＲＳＴ，ＲＳＴＡ，ＲＳＴＢがオフ状態になる。

次に、タイミングｔ３９〜ｔ４１の期間（変換期間Ｔ２）において、ＡＤ変換部ＡＤＣは、この画素信号ＳＩＧに基づいてＡＤ変換を行う。具体的には、タイミングｔ３９において、撮像制御部２５は、クロック信号ＣＬＫの生成を開始し（図１１（Ｆ））、これと同時に、参照信号生成部２６は、参照信号ＲＥＦの電圧を、電圧Ｖ２から所定の変化度合いで低下させ始める（図１１（Ｃ））。これに応じて、ＡＤ変換部ＡＤＣのカウンタ３５は、カウント値を減らすようにカウント動作を開始する（図１１（Ｇ））。

そして、タイミングｔ４０において、参照信号ＲＥＦの電圧が画素信号ＳＩＧの電圧を下回る（図１１（Ｃ），（Ｄ））。これに応じて、ＡＤ変換部ＡＤＣのコンパレータ３４は、信号ＣＭＰの電圧を高レベルから低レベルに変化させ（図１１（Ｅ））、その結果、カウンタ３５は、カウント動作を停止する（図１１（Ｇ））。タイミングｔ３９〜ｔ４０の期間において、カウント値ＣＮＴは、値ＣＮＴ２だけ減少する。この値ＣＮＴ２は、撮像画素Ｐがリセットされた後の電圧ＶＳＬＡに対応するものである。そして、ＡＤ変換部ＡＤＣのラッチ３６は、カウンタ３５におけるカウント値ＣＮＴ（ＣＮＴ１−ＣＮＴ２）を、デジタルコードＣＯＤＥとして出力する。

次に、タイミングｔ４１において、撮像制御部２５は、変換期間Ｔ２の終了に伴い、クロック信号ＣＬＫの生成を停止する（図１１（Ｆ））。これと同時に、参照信号生成部２６は、参照信号ＲＥＦの電圧の変化を停止させ、その後のタイミングｔ４２において、参照信号ＲＥＦの電圧を電圧Ｖ２に変化させる（図１１（Ｃ））。これに伴い、参照信号ＲＥＦの電圧が画素信号ＳＩＧの電圧を上回るので（図１１（Ｃ），（Ｄ））、ＡＤ変換部ＡＤＣのコンパレータ３４は、信号ＣＭＰの電圧を低レベルから高レベルに変化させる。（図１１（Ｅ））。

そして、タイミングｔ４３において、駆動部２２は、制御信号ＳＳＥＬの電圧を高レベルから低レベルに変化させる（図１１（Ａ））。これにより、撮像画素Ｐ１では、トランジスタＳＥＬＡ，ＳＥＬＢがオフ状態になり、撮像画素Ｐ１が信号線ＳＧＬＡ，ＳＧＬＢから電気的に切り離される。

このように、距離測定装置１では、変換期間Ｔ１において撮像画素Ｐ１から供給された画素信号ＳＩＧ（電圧ＶＳＬＡ）に基づいてカウント動作を行い、カウント値ＣＮＴの極性を反転したのちに、変換期間Ｔ２においてリセットされた撮像画素Ｐ１から供給された画素信号（電圧ＶＳＬＡ）に基づいてカウント動作を行うようにした。距離測定装置１では、このようないわゆる２重データサンプリング（ＤＤＳ；Double Data Sampling）を行うようにしたので、画素信号ＳＩＧに含まれるノイズ成分を取り除くことができ、その結果、距離Ｄを測定する際の測定精度を高めることができる。

読出部３０は、撮像画素Ｐ１の電圧ＶＳＬＡに基づいて、このように読出動作Ｄ２を行うことによりデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥＡ）を生成するとともに、電圧ＶＳＬＢに基づいて、同様に読出動作Ｄ２を行うことによりデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥＢ）を生成する。そして、読出部３０は、これらのデジタルコードＣＯＤＥＡ，ＣＯＤＥＢを含む画像信号ＤＡＴＡ０を処理部２４に供給する。

処理部２４は、画像信号ＤＡＴＡ０に含まれるデジタルコードＣＯＤＥＡ，ＣＯＤＥＢに基づいて、その撮像画素Ｐ１における画素値を求める。

すなわち、電圧ＶＳＬＡは、図８に示した電荷Ｓ０に対応する電圧であるので、デジタルコードＣＯＤＥＡは、この電荷Ｓ０に対応するコードである。同様に、電圧ＶＳＬＢは、図８に示した電荷Ｓ１８０に対応する電圧であるので、デジタルコードＣＯＤＥＢは、この電荷Ｓ１８０に対応するコードである。よって、デジタルコードＣＯＤＥＡが示す値からデジタルコードＣＯＤＥＢが示す値を減算した値は、信号Ｉ（φ）に対応するものであり、距離測定装置１から測定対象物までの距離Ｄに対応するものである。

処理部２４は、デジタルコードＣＯＤＥＡ，ＣＯＤＥＢに基づいて、その撮像画素Ｐ１における距離Ｄについての値を求めることができる。処理部２４は、複数の撮像画素Ｐに対してこのような処理を行うことにより、距離画像ＰＩＣを生成する。そして、処理部２４は、この距離画像ＰＩＣを画像信号ＤＡＴＡとして出力する。

［効果］
以上のように本実施の形態では、複数の撮像画素のそれぞれに制御回路を設け、その制御回路が、画素回路から供給された電圧ＶＳＬＡ，ＶＳＬＢに基づいて、その画素回路に供給する信号ＴＲＧ０，ＴＲＧ１８０を生成するようにしたので、複数の撮像画素のそれぞれにおいて露光時間を個別に設定することができるので、距離を測定する際の測定精度を高めることができる。

［変形例１］
上記実施の形態では、図３に示したように画素回路Ｐ１００を構成したが、これに限定されるものではない。以下に、本変形例に係る距離測定装置１Ａについて説明する。距離測定装置１Ａは、撮像部２０Ａを備えている。撮像部２０Ａは、画素アレイ２１Ａと、駆動部２２Ａとを有している。

図１２は、画素アレイ２１Ａにおける撮像画素Ｐの一構成例を表すものである。画素アレイ２１Ａは、複数の制御線ＣＭＲＬと、複数の制御線ＩＳＷＬと、複数の制御線ＯＦＧＬと、複数の制御線ＣＴＬＬとを有している。制御線ＣＭＲＬは、水平方向（図１２における横方向）に延伸するものであり、制御線ＣＭＲＬには、駆動部２２Ａにより制御信号ＳＣＭＲが印加される。制御線ＩＳＷＬは、水平方向（図１２における横方向）に延伸するものであり、制御線ＩＳＷＬには、駆動部２２Ａにより制御信号ＳＩＳＷが印加される。制御線ＯＦＧＬは、水平方向（図１２における横方向）に延伸するものであり、制御線ＯＦＧＬには、駆動部２２Ａにより制御信号ＳＯＦＧが印加される。制御線ＣＴＬＬは、水平方向（図１２における横方向）に延伸するものであり、制御線ＣＴＬＬには、駆動部２２Ａにより制御信号ＳＣＴＬが印加される。撮像画素Ｐは、画素回路Ｐ１００Ａと、制御回路Ｐ２００Ａとを有している。

画素回路Ｐ１００Ａは、トランジスタＣＭＲ，ＲＳＴＡ，ＲＳＴＢ，ＯＦＧ，ＩＳＷＡ，ＩＳＷＢと、容量素子ＣＡＰＡ，ＣＡＰＢとを有している。トランジスタＣＭＲ，ＲＳＴＡ，ＲＳＴＢ，ＯＦＧ，ＩＳＷＡ，ＩＳＷＢは、この例では、Ｎ型のＭＯＳトランジスタである。

トランジスタＣＭＲのドレインには電圧ＶＤＤＸが供給され、ゲートは制御線ＣＭＲＬに接続され、ソースはノードＦＤＯに接続されている。トランジスタＲＳＴＡのドレインには電圧ＦＢＬが供給され、ゲートは制御線ＲＳＴＬに接続され、ソースはトランジスタＩＳＷＡのドレインおよび容量素子ＣＡＰＡの一端に接続されている。トランジスタＲＳＴＢのドレインには電圧ＦＢＬが供給され、ゲートは制御線ＲＳＴＬに接続され、ソースはトランジスタＩＳＷＢのドレインおよび容量素子ＣＡＰＢの一端に接続されている。トランジスタＯＦＧのドレインは、ノードＦＤＯに接続され、ゲートは制御線ＯＦＧＬに接続され、ソースはフォトダイオードＰＤおよびトランジスタＴＧＡ，ＴＧＢのソースに接続されている。トランジスタＩＳＷＡのドレインはトランジスタＲＳＴＡのソースおよび容量素子ＣＡＰＡの一端に接続され、ゲートは制御線ＩＳＷＬに接続され、ソースはフローティングディフュージョンＦＤＡ、トランジスタＴＧＡのドレイン、およびトランジスタＡＭＰＡのゲートに接続されている。トランジスタＩＳＷＢのドレインはトランジスタＲＳＴＢのソースおよび容量素子ＣＡＰＢの一端に接続され、ゲートは制御線ＩＳＷＬに接続され、ソースはフローティングディフュージョンＦＤＢ、トランジスタＴＧＢのドレイン、およびトランジスタＡＭＰＢのゲートに接続されている。

容量素子ＣＡＰＡの一端はトランジスタＲＳＴＡのソースおよびトランジスタＩＳＷＡのドレインに接続され、他端はノードＦＤＯに接続されている。容量素子ＣＡＰＢの一端はトランジスタＲＳＴＢのソースおよびトランジスタＩＳＷＢのドレインに接続され、他端はノードＦＤＯに接続されている。

制御回路Ｐ２００Ａは、論理積回路１０７Ａ，１０７Ｂを有している。論理積回路１０７Ａは、信号ＱＯ、クロック信号ＳＣＫ、および制御信号ＳＣＴＬの論理積（ＡＮＤ）を求めることにより信号ＴＲＧ０を生成するものである。論理積回路１０７Ｂは、信号ＱＯ、クロック信号ＳＣＫの反転信号、および制御信号ＳＣＴＬの論理積（ＡＮＤ）を求めることにより信号ＴＲＧ１８０を生成するものである。

駆動部２２Ａは、上記実施の形態に係る駆動部２２と同様に、撮像制御部２５からの指示に基づいて、複数の撮像画素Ｐを駆動するものである。駆動部２２Ａは、複数の制御線ＣＭＲＬに対して制御信号ＳＣＭＲを印加し、複数の制御線ＩＳＷＬに対して制御信号ＳＩＳＷを印加し、複数の制御線ＯＦＧＬに対して制御信号ＳＯＦＧを印加し、複数の制御線ＣＴＬＬに対して制御信号ＳＣＴＬを印加する。また、駆動部２２Ａは、電圧ＦＢＬ，ＶＤＤＸを生成する機能をも有している。

ここで、トランジスタＴＧＡは、本開示における「第１のスイッチングトランジスタ」の一具体例に対応する。トランジスタＴＧＢは、本開示における「第２のスイッチングトランジスタ」の一具体例に対応する。フローティングディフュージョンＦＤＡは、本開示における「第１の電荷蓄積部」の一具体例に対応する。フローティングディフュージョンＦＤＢは、本開示における「第２の電荷蓄積部」の一具体例に対応する。トランジスタＯＦＧは、本開示における「第７のトランジスタ」の一具体例に対応する。トランジスタＩＳＷＡは、本開示における「第８のトランジスタ」の一具体例に対応する。トランジスタＩＳＷＢは、本開示における「第９のトランジスタ」の一具体例に対応する。トランジスタＣＭＲは、本開示における「第１０のトランジスタ」の一具体例に対応する。トランジスタＲＳＴＡは、本開示における「第１１のトランジスタ」の一具体例に対応する。トランジスタＲＳＴＢは、本開示における「第１２のトランジスタ」の一具体例に対応する。駆動部２２Ａは、本開示における「第２の制御部」の一具体例に対応する。

図１３は、距離測定装置１Ａにおける露光動作Ｄ１の一例を表すものであり、（Ａ）は光源１１が射出する光パルスＬ１の波形を示し、（Ｂ）は制御信号ＳＩＳＷの波形を示し、（Ｃ）は制御信号ＳＣＭＲの波形を示し、（Ｄ）は制御信号ＳＲＳＴの波形を示し、（Ｅ）は制御信号ＳＯＦＧの波形を示し、（Ｆ）は電圧ＶＳＬＡの波形を示し、（Ｇ）は電圧ＶＳＬＢの波形を示し、（Ｈ）は制御信号ＳＳＥＴの波形を示し、（Ｉ）は制御信号ＳＲＥＳＥＴの波形を示し、（Ｊ）は信号ＱＯの波形を示し、（Ｋ）は制御信号ＳＣＴＬの波形を示し、（Ｌ）は信号ＴＲＧ０の波形を示し、（Ｍ）は信号ＴＲＧ１８０の波形を示す。

タイミングｔ５２より前において、駆動部２２Ａは、制御信号ＳＩＳＷ，ＳＣＭＲ，ＳＲＳＴ，ＳＯＦＧの電圧を高レベルにする（図１３（Ｂ）〜（Ｅ））。これにより、画素回路Ｐ１００ＡのトランジスタＣＭＲ，ＲＳＴＡ，ＲＳＴＢ，ＯＦＧ，ＩＳＷＡ，ＩＳＷＢはオン状態になり、フォトダイオードＰＤのカソードに電圧ＶＤＤＸが供給され、フローティングディフュージョンＦＤＡ，ＦＤＢに電圧ＦＢＬが供給される。画素回路Ｐ１００Ａが出力する電圧ＶＳＬＡ，ＶＳＬＢは、この電圧ＦＢＬに応じた電圧Ｖ１に設定される（図１３（Ｆ），（Ｇ））。

次に、タイミングｔ５１において、駆動部２２Ａは、制御信号ＳＳＥＴの電圧を低レベルから高レベルに変化させる（図１３（Ｈ））。これにより、ラッチ１０４がセットされ、ラッチ１０４は、信号ＱＯの電圧を低レベルから高レベルに変化させる（図１３（Ｊ））。制御信号ＳＣＴＬは低レベルであるため（図１３（Ｋ））、論理積回路１０７Ａは、信号ＴＲＧ０の電圧を低レベルに維持し、論理積回路１０７Ｂは、信号ＴＲＧ１８０の電圧を低レベルに維持する（図１３（Ｌ），（Ｍ））。そして、タイミングｔ５２において、駆動部２２Ａは、制御信号ＳＳＥＴの電圧を高レベルから低レベルに変化させる（図１３（Ｈ））。

タイミングｔ５２〜ｔ５３の期間において、駆動部２２Ａは、制御信号ＳＣＴＬの電圧を低レベルに維持する（図１３（Ｋ））。これにより、論理積回路１０７Ａは、信号ＴＲＧ０の電圧を低レベルに維持し、論理積回路１０７Ｂは、信号ＴＲＧ１８０の電圧を低レベルに維持する（図１３（Ｌ），（Ｍ））。これにより、電圧ＶＳＬＡ，ＶＳＬＢは、ほぼ同じ電圧に維持される。

次に、タイミングｔ５３において、駆動部２２Ａは、制御信号ＳＣＴＬの電圧を低レベルから高レベルに変化させる（図１３（Ｋ））。これにより、タイミングｔ５３〜ｔ５４の期間（露光期間ＴＢ）において、論理積回路１０７Ａは、クロック信号ＳＣＫを信号ＴＲＧ０として出力し、論理積回路１０７Ｂは、クロック信号ＳＣＫの反転信号を信号ＴＲＧ１８０として出力する（図１３（Ｌ），（Ｍ））。また、タイミングｔ５３〜ｔ５４の期間において、光源１１は、発光および非発光を交互に繰り返す発光動作を行う（図１３（Ａ））。これにより、フォトダイオードＰＤは反射光パルスＬ２に基づいて電荷を生成し、フローティングディフュージョンＦＤＡ，ＦＤＢは、フォトダイオードＰＤにより生成された電荷を蓄積する。そして、電圧ＶＳＬＡ，ＶＳＬＢは、フローティングディフュージョンＦＤＡ，ＦＤＢにおける電圧に応じてそれぞれ変化する（図１３（Ｆ），（Ｇ））。

次に、タイミングｔ５４において、駆動部２２Ａは、制御信号ＳＣＴＬの電圧を高レベルから低レベルに変化させる（図１３（Ｋ））。これにより、タイミングｔ５４〜ｔ５５の期間において、論理積回路１０７Ａは、信号ＴＲＧ０の電圧を低レベルに維持し、論理積回路１０７Ｂは、信号ＴＲＧ１８０の電圧を低レベルに維持する（図１３（Ｌ），（Ｍ））。また、タイミングｔ５４〜ｔ５５の期間において、光源１１は、発光動作を停止する（図１３（Ａ））。これにより、電圧ＶＳＬＡ，ＶＳＬＢは、ほぼ同じ電圧に維持される。

次に、タイミングｔ５５において、駆動部２２Ａは、制御信号ＳＣＴＬの電圧を低レベルから高レベルに変化させる（図１３（Ｋ））。これにより、タイミングｔ５５〜ｔ５６の期間（露光期間ＴＢ）において、論理積回路１０７Ａは、クロック信号ＳＣＫを信号ＴＲＧ０として出力し、論理積回路１０７Ｂは、クロック信号ＳＣＫの反転信号を信号ＴＲＧ１８０として出力する（図１３（Ｌ），（Ｍ））。また、タイミングｔ５５〜ｔ５６の期間において、光源１１は、発光および非発光を交互に繰り返す発光動作を行う（図１３（Ａ））。これにより、電圧ＶＳＬＡ，ＶＳＬＢは、フローティングディフュージョンＦＤＡ，ＦＤＢにおける電圧に応じてそれぞれ変化する（図１３（Ｆ），（Ｇ））。

これ以降も、距離測定装置１Ａでは、タイミングｔ５４〜ｔ５６の期間における動作と、タイミングｔ５５〜ｔ５６の期間（露光期間ＴＢ）における動作とを交互に繰り返す。

タイミングｔ５７において、駆動部２２Ａは、制御信号ＳＣＴＬの電圧を低レベルから高レベルに変化させる（図１３（Ｋ））。これにより、論理積回路１０７Ａは、クロック信号ＳＣＫを信号ＴＲＧ０として出力し始め、論理積回路１０７Ｂは、クロック信号ＳＣＫの反転信号を信号ＴＲＧ１８０として出力し始める（図１３（Ｌ），（Ｍ））。また、光源１１は、発光および非発光を交互に繰り返す発光動作を開始する（図１３（Ａ））。これにより、電圧ＶＳＬＡ，ＶＳＬＢは、フローティングディフュージョンＦＤＡ，ＦＤＢにおける電圧に応じてそれぞれ変化する（図１３（Ｆ），（Ｇ））。

そして、タイミングｔ５８において、電圧ＶＳＬＡが電圧ＶＲＥＦに到達する。これにより、反転論理積回路１０３は、制御信号ＳＲＥＳＥＴの電圧を低レベルから高レベルに変化させる（図１３（Ｉ））。これにより、ラッチ１０４がリセットされ、ラッチ１０４は、信号ＱＯの電圧を高レベルから低レベルに変化させる（図１３（Ｊ））。これに応じて、論理積回路１０７Ａは、信号ＴＲＧ０の電圧を低レベルにし、論理積回路１０７Ｂは、信号ＴＲＧ１８０の電圧を低レベルにする（図１３（Ｌ），（Ｍ））。これにより、タイミングｔ５７から開始された露光期間ＴＢが終了する。

図１４は、図１３に示したタイミングｔ５４〜ｔ５６の期間における動作の一例を表すものであり、（Ａ）は光源１１が射出する光パルスＬ１の波形を示し、（Ｂ）は制御信号ＳＩＳＷの波形を示し、（Ｃ）は制御信号ＳＣＭＲの波形を示し、（Ｄ）は制御信号ＳＲＳＴの波形を示し、（Ｅ）は制御信号ＳＯＦＧの波形を示し、（Ｆ）はノードＦＤＯにおける電圧ＶＦＤＯの波形を示し、（Ｇ）は電圧ＶＳＬＡの波形を示し、（Ｈ）は電圧ＶＳＬＢの波形を示し、（Ｉ）は信号ＴＲＧ０の波形を示し、（Ｊ）は信号ＴＲＧ１８０の波形を示す。

タイミングｔ５４において、駆動部２２Ａは、制御信号ＳＣＭＲ，ＳＲＳＴ，ＳＯＦＧの電圧を低レベルから高レベルにそれぞれ変化させる（図１４（Ｃ）〜（Ｅ））。これにより、トランジスタＣＭＲ，ＲＳＴＡ，ＲＳＴＢ，ＯＦＧがそれぞれオン状態になる。これにより、電圧ＶＤＤＸがトランジスタＣＭＲ，ＯＦＧを介してフォトダイオードＰＤのカソードに供給される。これにより、ノードＦＤＯの電圧ＶＦＤＯは電圧ＶＤＤＸに設定される。また、容量素子ＣＡＰＡの両端間の電圧が、電圧ＦＢＬ，ＶＤＤＸの電圧差に応じた電圧に設定され、容量素子ＣＡＰＢの両端間の電圧が、電圧ＦＢＬ，ＶＤＤＸの電圧差に応じた電圧に設定される。

次に、タイミングｔ６１において、駆動部２２Ａは、制御信号ＳＣＭＲの電圧を高レベルから低レベルに変化させる（図１４（Ｃ））。これにより、トランジスタＣＭＲがオフ状態になる。

タイミングｔ６１〜ｔ６２の期間において、フォトダイオードＰＤは、背景光に基づいて電荷を生成する。トランジスタＯＦＧはオン状態であるので、ノードＦＤＯにおける電圧ＶＦＤＯは、フォトダイオードＰＤが生成した電荷に応じて徐々に低下する。これに応じて、容量素子ＣＡＰＡの両端間の電圧は変化し、同様に、容量素子ＣＡＰＢの両端間の電圧は変化する。

そして、タイミングｔ６２において、駆動部２２Ａは、制御信号ＳＦＯＧの電圧を高レベルから低レベルに変化させる（図１４（Ｅ））。これにより、トランジスタＯＦＧはオフ状態になる。これにより、ノードＦＤＯはフローティング状態になり、これ以降、容量素子ＣＡＰＡの両端間の電圧、および容量素子ＣＡＰＢの両端間の電圧は維持される。

そして、タイミングｔ６３において、駆動部２２Ａは、制御信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図１４（Ｄ））。これにより、トランジスタＲＳＴＡ，ＲＳＴＢはそれぞれオフ状態になる。

次に、タイミングｔ６４において、駆動部２２Ａは、制御信号ＳＣＭＲの電圧を低レベルから高レベルに変化させる（図１４（Ｃ））。これにより、トランジスタＣＭＲがオン状態になり、ノードＦＤＯに電圧ＶＤＤＸが供給され、電圧ＶＦＤＯが電圧ＶＤＤＸに設定される（図１４（Ｆ））。このとき、容量素子ＣＡＰＡの両端間の電圧、および容量素子ＣＡＰＢの両端間の電圧は維持されるので、容量素子ＣＡＰＡの一端における電圧、および容量素子ＣＡＰＢの一端における電圧が上昇する。

次に、タイミングｔ６５において、駆動部２２Ａは、制御信号ＳＩＳＷの電圧を低レベルから高レベルに変化させる（図１４（Ｂ））。これにより、トランジスタＩＳＷＡ，ＩＳＷＢがそれぞれオン状態になり、フローティングディフュージョンＦＤＡ，ＦＤＢにおける電圧が上昇する。これに応じて、電圧ＶＳＬＡ，ＶＳＬＢが上昇する（図１４（Ｆ），（Ｇ））この電圧ＶＳＬＡ，ＶＳＬＢの上昇量は、タイミングｔ６２における電圧ＶＤＯの電圧ＶＤＤＸからの変化量に応じたものである。言い換えれば、電圧ＶＳＬＡ，ＶＳＬＢの上昇量は、背景光の強さに応じたものである。

次に、タイミングｔ６６において、駆動部２２Ａは、制御信号ＳＩＳＷの電圧を高レベルから低レベルに変化させ（図１４（Ｂ））、タイミングｔ５５において、制御信号ＳＣＭＲの電圧を高レベルから低レベルに変化させる（図１４（Ｃ））。

そして、続くタイミングｔ５５〜ｔ５６の期間において、光源１１は、発光および非発光を交互に繰り返す発光動作を行い（図１４（Ａ））、論理積回路１０７Ａは、クロック信号ＳＣＫを信号ＴＲＧ０として出力し、論理積回路１０７Ｂは、クロック信号ＳＣＫの反転信号を信号ＴＲＧ１８０として出力する（図１４（Ｉ），（Ｊ））。これにより、フォトダイオードＰＤは反射光パルスＬ２に基づいて電荷を生成し、フローティングディフュージョンＦＤＡ，ＦＤＢは、フォトダイオードＰＤにより生成された電荷を蓄積する。そして、電圧ＶＳＬＡ，ＶＳＬＢは、フローティングディフュージョンＦＤＡ，ＦＤＢにおける電圧に応じてそれぞれ変化する（図１４（Ｇ），（Ｈ））。

このように、距離測定装置１Ａでは、タイミングｔ６１〜ｔ６２の期間（背景光露光期間ＴＣ）において、フォトダイオードＰＤは、背景光に基づいて電荷を蓄積する。そして、画素回路Ｐ１００Ａは、この背景光露光期間ＴＣにおける電荷の蓄積量に応じて、電圧ＶＳＬＡ，ＶＳＬＢの電圧を上昇させる。タイミングｔ６１〜ｔ６２の期間（背景光露光期間ＴＣ）の時間長は、タイミングｔ５５〜ｔ５６の期間（露光期間ＴＢ）の時間長と同じ長さに設定される。これにより、距離測定装置１Ａでは、タイミングｔ５５〜ｔ５６の期間において得られた電圧ＶＳＬＡ，ＶＳＬＢに含まれる、背景光に基づく成分を差し引くことができる。これにより、距離測定装置１Ａでは、距離Ｄを測定する際の測定精度を高めることができる。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係る距離測定装置２について説明する。本実施の形態は、互いに位相が異なる４つの信号を用いて露光時間を設定するものである。なお、上記第１の実施の形態に係る距離測定装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

距離測定装置２は、図１に示したように、撮像部４０を備えている。撮像部４０は、図２に示したように、画素アレイ４１と、駆動部４２と、処理部４４とを有している。

図１５は、画素アレイ４１の一構成例を表すものである。画素アレイ４１は、複数の制御線ＲＳＴＬ１と、複数の制御線ＲＳＴＬ２と、複数の制御線ＳＥＬＬ１と、複数の制御線ＳＥＬＬ２と、複数の制御線ＳＥＬＣＬと、複数の制御線ＳＥＴＬと、複数のクロック信号線ＣＫＩＬと、複数のクロック信号線ＣＫＱＬとを有している。制御線ＲＳＴＬ１は、水平方向（図１５における横方向）に延伸するものであり、制御線ＲＳＴＬ１には、駆動部４２により制御信号ＳＲＳＴ１が印加される。制御線ＲＳＴＬ２は、水平方向（図１５における横方向）に延伸するものであり、制御線ＲＳＴＬ２には、駆動部４２により制御信号ＳＲＳＴ２が印加される。制御線ＳＥＬＬ１は、水平方向（図１５における横方向）に延伸するものであり、制御線ＳＥＬＬ１には、駆動部４２により制御信号ＳＳＥＬ１が印加される。制御線ＳＥＬＬ２は、水平方向（図１５における横方向）に延伸するものであり、制御線ＳＥＬＬ２には、駆動部４２により制御信号ＳＳＥＬ２が印加される。制御線ＳＥＬＣＬは、水平方向（図１５における横方向）に延伸するものであり、制御線ＳＥＬＣＬには、駆動部４２により制御信号ＳＳＥＬＣが印加される。制御線ＳＥＴＬは、水平方向（図１５における横方向）に延伸するものであり、制御線ＳＥＴＬには、駆動部４２により制御信号ＳＳＥＴが印加される。クロック信号線ＣＫＩＬは、水平方向（図１５における横方向）に延伸するものであり、クロック信号線ＣＫＩＬには、駆動部４２によりクロック信号ＳＣＫＩが印加される。クロック信号線ＣＫＱＬは、水平方向（図１５における横方向）に延伸するものであり、クロック信号線ＣＫＱＬには、駆動部４２によりクロック信号ＳＣＫＱが印加される。クロック信号ＳＣＫＱは、クロック信号ＳＣＫＩよりも位相が９０度遅れた信号である。

画素アレイ４１は、画素回路Ｑ１１０，Ｑ１２０と、制御回路Ｑ２００とを有している。画素回路Ｑ１１０，Ｑ１２０および制御回路Ｑ２００は、画素アレイ４１における２つの撮像画素Ｑに対応している。画素回路Ｑ１１０，Ｑ１２０は、上記第１の実施の形態に係る画素回路Ｐ１００と同じ回路構成を有するものである。

画素回路Ｑ１１０は、フォトダイオードＰＤ１と、トランジスタＴＧＡ，ＴＧＢと、フローティングディフュージョンＦＤＡ，ＦＤＢと、トランジスタＲＳＴ１，ＲＳＴＡ，ＲＳＴＢと、トランジスタＡＭＰＡ，ＡＭＰＢと、トランジスタＳＥＬＡ，ＳＥＬＢとを有している。トランジスタＴＧＡのゲートには信号ＴＲＧ０が供給され、トランジスタＴＧＢのゲートには信号ＴＲＧ１８０が供給される。制御回路Ｑ２００におけるトランジスタＳＥＬＡ２がオン状態であり、トランジスタＳＥＬＡがオフ状態である場合には、トランジスタＡＭＰＡは、フローティングディフュージョンＦＤＡにおける電圧に応じた電圧ＶＳＬＡを制御回路Ｑ２００に供給する。また、制御回路Ｑ２００におけるトランジスタＳＥＬＢ２がオン状態であり、トランジスタＳＥＬＢがオフ状態である場合には、トランジスタＡＭＰＢは、フローティングディフュージョンＦＤＢにおける電圧に応じた電圧ＶＳＬＢを制御回路Ｑ２００に供給する。

画素回路Ｑ１２０は、フォトダイオードＰＤ２と、トランジスタＴＧＣ，ＴＧＤと、フローティングディフュージョンＦＤＣ，ＦＤＤと、トランジスタＲＳＴ２，ＲＳＴＣ，ＲＳＴＤと、トランジスタＡＭＰＣ，ＡＭＰＤと、トランジスタＳＥＬＣ，ＳＥＬＤとを有している。トランジスタＴＧＣのゲートには信号ＴＲＧ９０が供給され、トランジスタＴＧＤのゲートには信号ＴＲＧ２７０が供給される。制御回路Ｑ２００におけるトランジスタＳＥＬＣ２（後述）がオン状態であり、トランジスタＳＥＬＣがオフ状態である場合には、トランジスタＡＭＰＣは、フローティングディフュージョンＦＤＣにおける電圧に応じた電圧ＶＳＬＣを制御回路Ｑ２００に供給する。また、制御回路Ｑ２００におけるトランジスタＳＥＬＤ２（後述）がオン状態であり、トランジスタＳＥＬＤがオフ状態である場合には、トランジスタＡＭＰＤは、フローティングディフュージョンＦＤＤにおける電圧に応じた電圧ＶＳＬＤを制御回路Ｑ２００に供給する。

制御回路Ｑ２００は、トランジスタＳＥＬＡ２，ＳＥＬＢ２，ＳＥＬＣ２，ＳＥＬＤ２と、電流源１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄと、コンパレータ１０２Ａ，１０２Ｂ，１０２Ｃ，１０２Ｄと、反転論理積回路１１３と、ラッチ１０４と、論理積回路１０５Ａ，１０５Ｂ，１０５Ｃ，１０５Ｄとを有している。

トランジスタＳＥＬＡ２のゲートは制御線ＳＥＬＣＬに接続され、ドレインは画素回路Ｑ１１０におけるトランジスタＡＭＰＡのソースおよびトランジスタＳＥＬＡのドレインに接続されている。

トランジスタＳＥＬＢ２のゲートは制御線ＳＥＬＣＬに接続され、ドレインは画素回路Ｑ１１０におけるトランジスタＡＭＰＢのソースおよびトランジスタＳＥＬＢのドレインに接続されている。

トランジスタＳＥＬＣ２のゲートは制御線ＳＥＬＣＬに接続され、ドレインは画素回路Ｑ１２０におけるトランジスタＡＭＰＣのソースおよびトランジスタＳＥＬＣのドレインに接続され、ソースは電流源１０１Ｃおよびコンパレータ１０２Ｃに接続されている。電流源１０１Ｃは、トランジスタＳＥＬＣ２のソースから接地に向かって所定の電流値の電流を流すものである。コンパレータ１０２Ｃの正入力端子は、トランジスタＳＥＬＣ２のソースに接続され、負入力端子には電圧ＶＲＥＦが供給され、出力端子は反転論理積回路１１３に接続されている。この構成により、コンパレータ１０２Ｃは、トランジスタＳＥＬＣ２がオン状態である場合において、画素回路Ｑ１２０から供給された電圧ＶＳＬＣと電圧ＶＲＥＦとを比較することにより信号ＣＯＣを生成するようになっている。

トランジスタＳＥＬＤ２のゲートは制御線ＳＥＬＣＬに接続され、ドレインは画素回路Ｑ１２０におけるトランジスタＡＭＰＤのソースおよびトランジスタＳＥＬＤのドレインに接続され、ソースは電流源１０１Ｄおよびコンパレータ１０２Ｄに接続されている。電流源１０１Ｄは、トランジスタＳＥＬＤ２のソースから接地に向かって所定の電流値の電流を流すものである。コンパレータ１０２Ｄの正入力端子は、トランジスタＳＥＬＤ２のソースに接続され、負入力端子には電圧ＶＲＥＦが供給され、出力端子は反転論理積回路１１３に接続されている。この構成により、コンパレータ１０２Ｄは、トランジスタＳＥＬＤ２がオン状態である場合において、画素回路Ｑ１２０から供給された電圧ＶＳＬＤと電圧ＶＲＥＦとを比較することにより信号ＣＯＤを生成するようになっている。

反転論理積回路１１３は、４つの信号ＣＯＡ，ＣＯＢ，ＣＯＣ，ＣＯＤの反転論理積を求めることにより制御信号ＳＲＥＳＥＴを生成するものである。

ラッチ１０４は、セット端子に供給された制御信号ＳＳＥＴに基づいて信号ＱＯの値を“１”にセットするとともにその値を保持し、リセット端子に供給された制御信号ＳＲＥＳＥＴに基づいて信号ＱＯの値を“０”にリセットするとともにその値を保持するものである。

論理積回路１０５Ａは、信号ＱＯとクロック信号ＳＣＫＩとの論理積を求めることにより信号ＴＲＧ０を生成するものである。論理積回路１０５Ｂは、信号ＱＯとクロック信号ＳＣＫＩの反転信号との論理積を求めることにより信号ＴＲＧ１８０を生成するものである。論理積回路１０５Ｃは、信号ＱＯとクロック信号ＳＣＫＱとの論理積を求めることにより信号ＴＲＧ９０を生成するものである。論理積回路１０５Ｄは、信号ＱＯとクロック信号ＳＣＫＱの反転信号との論理積を求めることにより信号ＴＲＧ２７０を生成するものである。

駆動部４２は、上記第１の実施の形態に係る駆動部２２と同様に、撮像制御部２５からの指示に基づいて、複数の撮像画素Ｑを駆動するものである。駆動部４２は、複数の制御線ＲＳＴＬ１に対して制御信号ＳＲＳＴ１を印加し、複数の制御線ＲＳＴＬ２に対して制御信号ＳＲＳＴ２を印加し、複数の制御線ＳＥＬＬ１に対して制御信号ＳＳＥＬ１を印加し、複数の制御線ＳＥＬＬ２に対して制御信号ＳＳＥＬ２を印加し、複数の制御線ＳＥＬＣＬに対して制御信号ＳＳＥＬＣを印加し、複数の制御線ＳＥＴＬに対して制御信号ＳＳＥＴを印加し、複数のクロック信号線ＣＫＩＬに対してクロック信号ＳＣＫＩを印加し、複数のクロック信号線ＣＫＱＬに対してクロック信号ＳＣＫＱを印加するようになっている。

処理部４４は、画像信号ＤＡＴＡ０に基づいて、各画素値が距離Ｄについての値を示す距離画像ＰＩＣを生成し、この距離画像ＰＩＣを画像信号ＤＡＴＡとして出力するものである。

ここで、フォトダイオードＰＤ１は、本開示における「第１の受光素子」の一具体例に対応する。フォトダイオードＰＤ２は、本開示における「第２の受光素子」の一具体例に対応する。フローティングディフュージョンＦＤＣ，ＦＤＤは、本開示における「複数の第２の蓄積部」の一具体例に対応する。トランジスタＴＧＣ，ＴＧＤは、本開示における「複数の第２のトランジスタ」の一具体例に対応する。トランジスタＡＭＰＣ，ＳＥＬＣ，ＡＭＰＤ，ＳＥＬＤは、本開示における「複数の第２の出力部」の一具体例に対応する。制御回路Ｑ２００は、本開示における「第１の制御部」の一具体例に対応する。コンパレータ１０２Ａ，１０２Ｂ，１０２Ｃ，１０２Ｄおよび反転論理積回路１１３は、本開示における「検出部」の一具体例に対応する。論理積回路１０５Ａ，１０５Ｂ，１０５Ｃ，１０５Ｄは、本開示における「駆動部」の一具体例に対応する。

次に、距離測定装置１における露光動作Ｄ１について、詳細に説明する。以下に、複数の撮像画素Ｑのうちの、１つの制御回路Ｑ２００に係る２つの撮像画素Ｑ１，Ｑ２に着目し、この撮像画素Ｑ１，Ｑ２に係る露光動作Ｄ１について詳細に説明する。

図１６は、距離測定装置２における露光動作Ｄ１の一例を表すものであり、（Ａ）は光源１１が射出する光パルスＬ１の波形を示し、（Ｂ）は制御信号ＳＲＳＴ（制御信号ＳＲＳＴ１，ＳＲＳＴ２）の波形を示し、（Ｃ）は電圧ＶＳＬＡ，ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤの波形を示し、（Ｄ）は制御信号ＳＳＥＴの波形を示し、（Ｅ）は制御信号ＳＲＥＳＥＴの波形を示し、（Ｆ）は信号ＱＯの波形を示し、（Ｇ）はクロック信号ＳＣＫＩの波形を示し、（Ｈ）はクロック信号ＳＣＫＱの波形を示し、（Ｉ）は信号ＴＲＧ０の波形を示し、（Ｊ）は信号ＴＲＧ９０の波形を示し、（Ｋ）は信号ＴＲＧ１８０の波形を示し、（Ｌ）は信号ＴＲＧ２７０の波形を示す。

タイミングｔ７２より前において、駆動部４２は、制御信号ＳＲＳＴ１，ＳＲＳＴ２の電圧を高レベルにする（図１６（Ｂ））。これにより、画素回路Ｑ１１０のトランジスタＲＳＴ１，ＲＳＴＡ，ＲＳＴＢはオン状態になり、フォトダイオードＰＤ１のカソードに電圧ＶＲＳＴＸが供給され、フローティングディフュージョンＦＤＡ，ＦＤＢに電圧ＶＲＳＴが供給される。同様に、画素回路Ｑ１２０のトランジスタＲＳＴ２，ＲＳＴＣ，ＲＳＴＤはオン状態になり、フォトダイオードＰＤ２のカソードに電圧ＶＲＳＴＸが供給され、フローティングディフュージョンＦＤＣ，ＦＤＤに電圧ＶＲＳＴが供給される。これにより、画素回路Ｑ１１０が出力する電圧ＶＳＬＡ，ＶＳＬＢ、および画素回路Ｑ１２０が出力する電圧ＶＳＬＣ，ＶＳＬＤは、この電圧ＶＲＳＴに応じた電圧Ｖ１にそれぞれ設定される（図１６（Ｃ））。

次に、タイミングｔ７１において、駆動部４２は、制御信号ＳＳＥＴの電圧を低レベルから高レベルに変化させる（図１６（Ｄ））。これにより、ラッチ１０４がセットされ、ラッチ１０４は、信号ＱＯの電圧を低レベルから高レベルに変化させる（図１６（Ｆ））。これに応じて、論理積回路１０５Ａは、クロック信号ＳＣＫＩを信号ＴＲＧ０として出力し始め、論理積回路１０５Ｂは、クロック信号ＳＣＫＩの反転信号を信号ＴＲＧ１８０として出力し始め、論理積回路１０５Ｃは、クロック信号ＳＣＫＱを信号ＴＲＧ９０として出力し始め、論理積回路１０５Ｄは、クロック信号ＳＣＫＱの反転信号を信号ＴＲＧ２７０として出力し始める（図１６（Ｇ）〜（Ｌ））。

次に、タイミングｔ７２において、駆動部４２は、制御信号ＳＳＥＴの電圧を高レベルから低レベルに変化させる（図１６（Ｄ））。また、このタイミングｔ７２において、駆動部４２は、制御信号ＳＲＳＴ１，ＳＲＳＴ２の電圧を高レベルから低レベルに変化させる（図１６（Ｂ））。これにより、画素回路Ｑ１１０のトランジスタＲＳＴ１，ＲＳＴＡ，ＲＳＴＢ、および画素回路Ｑ１２０のトランジスタＲＳＴ２，ＲＳＴＣ，ＲＳＴＣは、ともにオフ状態になる。また、光源１１は、このタイミングｔ７２において、発光および非発光を交互に繰り返す発光動作を開始する（図１６（Ａ））。図１６（Ａ），（Ｇ）に示したように、光源１１の発光動作の周波数は、クロック信号ＳＣＫＩの周波数と同じであり、光パルスＬ１の位相とクロック信号ＳＣＫＩの位相は一致している。その結果、光パルスＬ１の位相および信号ＴＲＧ０，ＴＲＧ９０，ＴＲＧ１８０，ＴＲＧ２７０の位相は同期する。

このようにして、このタイミングｔ７２において露光期間ＴＢが開始する。この露光期間ＴＢにおいて、フォトダイオードＰＤ１，ＰＤ２は、光パルスＬ１に応じた反射光パルスＬ２に基づいて電荷を生成する。画素回路Ｑ１１０では、トランジスタＴＧＡは、信号ＴＲＧ０に基づいてオンオフし、トランジスタＴＧＢは、信号ＴＲＧ１８０に基づいてオンオフする。すなわち、トランジスタＴＲＡ，ＴＲＢのいずれか一方がオン状態になる。これにより、フォトダイオードＰＤ１により生成された電荷がフローティングディフュージョンＦＤＡおよびフローティングディフュージョンＦＤＢに選択的に蓄積される。同様に、画素回路Ｑ１２０では、トランジスタＴＧＣは、信号ＴＲＧ９０に基づいてオンオフし、トランジスタＴＧＤは、信号ＴＲＧ２７０に基づいてオンオフする。すなわち、トランジスタＴＲＣ，ＴＲＤのいずれか一方がオン状態になる。これにより、フォトダイオードＰＤ２により生成された電荷がフローティングディフュージョンＦＤＣおよびフローティングディフュージョンＦＤＤに選択的に蓄積される。

図１７は、撮像画素Ｑ１，Ｑ２の一動作例を表すものであり、（Ａ）は光パルスＬ１の波形を示し、（Ｂ）はフォトダイオードＰＤ１，ＰＤ２が受光する反射光パルスＬ２の波形を示し、（Ｃ）は信号ＴＲＧ０の波形を示し、（Ｄ）は信号ＴＲＧ１８０の波形を示し、（Ｅ）は信号ＴＲＧ９０の波形を示し、（Ｆ）は信号ＴＲＧ２７０の波形を示す。この例では、画素回路Ｑ１１０のフォトダイオードＰＤ１と、画素回路Ｑ１２０のフォトダイオードＰＤ２は、ほぼ同じ反射光パルスＬ２（図１７（Ｂ））を受光している。この例では、タイミングｔ８１において、光パルスＬ１が立ち上がり、信号ＴＲＧ０が立ち上がり、信号ＴＲＧ１８０が立ち下がる。そして、タイミングｔ８１から位相が“π／２”だけ遅れたタイミングｔ８３において、信号ＴＲＧ９０が立ち上がり、信号ＴＲＧ２７０が立ち下がる。そして、タイミングｔ８３から位相が“π／２”だけ遅れたタイミングｔ８４において、光パルスＬ１が立ち下がり、信号ＴＲＧ０が立ち下がり、信号ＴＲＧ１８０が立ち上がる。そして、タイミングｔ８４から位相が“π／２”だけ遅れたタイミングｔ８６において、信号ＴＲＧ９０が立ち下がり、信号ＴＲＧ２７０が立ち上がる。

この例では、トランジスタＴＧＡは、タイミングｔ８２〜ｔ８４の期間においてフォトダイオードＰＤ１により生成された電荷をフローティングディフュージョンＦＤＡに転送し、トランジスタＴＧＢは、タイミングｔ８４〜ｔ８５の期間において、フォトダイオードＰＤ１により生成された電荷をフローティングディフュージョンＦＤＢに転送する。これにより、タイミングｔ８２〜ｔ８４の期間において、フローティングディフュージョンＦＤＡに電荷Ｓ０が蓄積され、タイミングｔ８４〜ｔ８５の期間において、フローティングディフュージョンＦＤＢに電荷Ｓ１８０が蓄積される。

また、トランジスタＴＧＤは、タイミングｔ８２〜ｔ８３の期間において、フォトダイオードＰＤ２により生成された電荷をフローティングディフュージョンＦＤＤに転送し、トランジスタＴＧＣは、タイミングｔ８３〜ｔ８５の期間においてフォトダイオードＰＤ２により生成された電荷をフローティングディフュージョンＦＤＣに転送する。これにより、タイミングｔ８２〜ｔ８３の期間において、フローティングディフュージョンＦＤＤに電荷Ｓ２７０が蓄積され、タイミングｔ８３〜ｔ８５の期間において、フローティングディフュージョンＦＤＣに電荷Ｓ９０が蓄積される。

電荷Ｓ０と電荷Ｓ１８０の差である信号Ｉ（φ）（＝Ｓ０−Ｓ１８０）は、位相φに応じて変化し、同様に、電荷Ｓ９０と電荷Ｓ２７０との差である信号Ｑ（φ）（＝Ｓ９０−Ｓ２７０）は、位相φに応じて変化する。

図１８，１９は、信号Ｉ（φ），Ｑ（φ）の一例を表すものである。ここで、信号Ｉ（φ），Ｑ（φ）を正規化している。

位相φが“０”（ゼロ）である場合には、信号Ｉ（φ）は“１”になる。そして、位相φが“０”（ゼロ）から“π”まで変化すると、信号Ｉ（φ）は一次関数的に減少し、“１”から“−１”に変化する。そして、位相φが“π”から“２π”まで変化すると、信号Ｉ（φ）は一次関数的に増加し、“−１”から“１”に変化する。

また、位相φが“０”（ゼロ）である場合には、信号Ｑ（φ）は“０”（ゼロ）になる。そして、位相φが“０”（ゼロ）から“π／２”まで変化すると、信号Ｑ（φ）は一次関数的に増加し、“０”から“１”に変化する。そして、位相φが“π／２”から“３π／２”まで変化すると、信号Ｑ（φ）は一次関数的に減少し、“１”から“−１”に変化する。そして、位相φが“３π／２”から“２π”まで変化すると、信号Ｑ（φ）は一次関数的に増加し、“−１”から“０”（ゼロ）に変化する。

図１９に示したように、信号Ｑ（φ）と信号Ｉ（φ）の比（Ｑ（φ）／Ｉ（φ））のアークタンジェントは、位相φである。よって、処理部４４は、信号Ｉ（φ），Ｑ（φ）に基づいて位相φを求めることができる。

図１６，１７に示したように、撮像画素Ｑ１，Ｑ２は、タイミングｔ８１〜ｔ８７における動作を繰り返す。これにより、フローティングディフュージョンＦＤＡには、電荷Ｓ０が繰り返し蓄積され、フローティングディフュージョンＦＤＢには、電荷Ｓ１８０が繰り返し蓄積され、フローティングディフュージョンＦＤＣには、電荷Ｓ９０が繰り返し蓄積され、フローティングディフュージョンＦＤＤには、電荷Ｓ２７０が繰り返し蓄積される。これにより、フローティングディフュージョンＦＤＡ，ＦＤＢ，ＦＤＣ，ＦＤＤの電圧は、徐々に低下していく。これに応じて、電圧ＶＳＬＡ，ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤもまた、徐々に低下していく（図１６（Ｃ））。この例では、電圧ＶＳＬＡの変化度合いが、電圧ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤの変化度合いよりも大きい。

そして、タイミングｔ７３において、電圧ＶＳＬＡは、電圧ＶＲＥＦに到達する。これにより、コンパレータ１０２Ａは、信号ＣＯＡの電圧を高レベルから低レベルに変化させる。これに伴い、反転論理積回路１１３は、制御信号ＳＲＥＳＥＴの電圧を低レベルから高レベルに変化させる（図１６（Ｅ））。これにより、ラッチ１０４がリセットされ、ラッチ１０４は、信号ＱＯの電圧を高レベルから低レベルに変化させる（図１６（Ｆ））。これに応じて、論理積回路１０５Ａは、信号ＴＲＧ０の電圧を低レベルにし、論理積回路１０５Ｂは、信号ＴＲＧ１８０の電圧を低レベルにし、論理積回路１０５Ｃは、信号ＴＲＧ９０の電圧を低レベルにし、論理積回路１０５Ｄは、信号ＴＲＧ２７０の電圧を低レベルにする（図１６（Ｉ）〜（Ｌ））。このようにして、タイミングｔ７３において露光期間ＴＢが終了する。

そして、タイミングｔ７４において、光源１１は、発光動作を終了する（図１６（Ａ））。

読出部３０は、画素回路Ｑ１１０から供給された電圧ＶＳＬＡに基づいて、このように読出動作Ｄ２を行うことによりデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥＡ）を生成するとともに、画素回路Ｑ１１０から供給された電圧ＶＳＬＢに基づいて、同様に読出動作Ｄ２を行うことによりデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥＢ）を生成する。同様に、読出部３０は、画素回路Ｑ１２０から供給された電圧ＶＳＬＣに基づいて、読出動作Ｄ２を行うことによりデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥＣ）を生成するとともに、画素回路Ｑ１２０から供給された電圧ＶＳＬＤに基づいて、読出動作Ｄ２を行うことによりデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥＤ）を生成する。読出部３０は、これらのデジタルコードＣＯＤＥＡ，ＣＯＤＥＢ，ＣＯＤＥＣ，ＣＯＤＥＤを含む画像信号ＤＡＴＡ０を処理部４４に供給する。

処理部４４は、画像信号ＤＡＴＡ０に含まれるデジタルコードＣＯＤＥＡ，ＣＯＤＥＢ，ＣＯＤＥＣ，ＣＯＤＥＤに基づいて、その撮像画素Ｑ１，Ｑ２における画素値を求める。すなわち、処理部４４は、デジタルコードＣＯＤＥＡが示す値からデジタルコードＣＯＤＥＢが示す値を減算した値を信号Ｉ（φ）として扱い、デジタルコードＣＯＤＥＣが示す値からデジタルコードＣＯＤＥＤが示す値を減算した値を信号Ｑ（φ）として扱い、これらの信号Ｉ（φ），Ｑ（φ）に基づいて、その撮像画素Ｑ１，Ｑ２における距離Ｄについての値を求めることができる。処理部４４は、複数の撮像画素Ｑに対してこのような処理を行うことにより、距離画像ＰＩＣを生成する。そして、処理部４４は、この距離画像ＰＩＣを画像信号ＤＡＴＡとして出力する。

このように、距離測定装置２では、４つの信号ＴＲＧ０，ＴＲＧ９０，ＴＲＧ１８０，ＴＲＧ２７０を用いるようにしたので、図１８に示したように信号Ｉ（φ），Ｑ（φ）に基づいて距離Ｄを求めることができるので、２つの信号ＴＲＧ０，ＴＲＧ１８０を用いて信号Ｉ（φ）に基づいて距離Ｄを求める場合（図９）に比べて、測定可能な距離を２倍に伸ばすことができる。

また、距離測定装置２では、信号ＴＲＧ０，ＴＲＧ１８０に基づいて動作する画素回路Ｑ１１０における露光時間と、信号ＴＲＧ９０，ＴＲＧ２７０に基づいて動作する画素回路Ｑ１２０における露光時間とを同じにしたので、距離Ｄを測定する際の測定精度を高めることができる。すなわち、例えば、画素回路Ｑ１１０における露光時間が、画素回路Ｑ１２０における露光時間よりも長い場合には、画素回路Ｑ１１０において蓄積された電荷の量が、画素回路Ｑ１２０において蓄積された電荷の量よりも多くなるので、画素回路Ｑ１１０から得られた値と、画素回路Ｑ１２０から得られた値との間で、バランスが崩れる。その結果、デジタルコードＣＯＤＥＡが示す値からデジタルコードＣＯＤＥＢが示す値を信号Ｉ（φ）として扱うとともに、デジタルコードＣＯＤＥＣが示す値からデジタルコードＣＯＤＥＤが示す値を減算した値を信号Ｑ（φ）として扱うことができなくなる。一方、距離測定装置２では、画素回路Ｑ１１０における露光時間と、画素回路Ｑ１２０における露光時間とを同じにしたので、デジタルコードＣＯＤＥＡが示す値からデジタルコードＣＯＤＥＢが示す値を信号Ｉ（φ）として扱うとともに、デジタルコードＣＯＤＥＣが示す値からデジタルコードＣＯＤＥＤが示す値を減算した値を信号Ｑ（φ）として扱うことができる。そして、距離測定装置２は、これらの信号Ｉ（φ），Ｑ（φ）に基づいて、その撮像画素Ｑ１，Ｑ２における距離Ｄについての値を求めることができる。その結果、距離測定装置２では、距離Ｄを測定する際の測定精度を高めることができる。

また、距離測定装置２では、２つの画素回路Ｑ１１０，Ｑ１２０に対して１つの制御回路Ｑ２００を設けるようにしたので、１つの画素回路に対して１つの制御回路を設ける場合に比べて、回路規模を小さくすることができる。

以上のように本実施の形態では、４つの信号ＴＲＧ０，ＴＲＧ９０，ＴＲＧ１８０，ＴＲＧ２７０を用いるようにしたので、測定可能な距離を伸ばすことができる。

本実施の形態では、信号ＴＲＧ０，ＴＲＧ１８０に基づいて動作する画素回路における露光時間と、信号ＴＲＧ９０，ＴＲＧ２７０に基づいて動作する画素回路における露光時間とを同じにしたので、距離を測定する際の測定精度を高めることができる。

本実施の形態では、２つの画素回路に対して１つの制御回路を設けるようにしたので、回路規模を小さくすることができる。

［変形例２］
上記実施の形態では、図１５に示したように、４つのコンパレータ１０２Ａ〜１０２Ｄを設けたが、これに限定されるものではない。以下に、いくつか例を挙げて、本変形例について詳細に説明する。

図２０は、本変形例に係る制御回路Ｑ２００Ａの要部の一構成例を表すものである。この図２０は、図１５に示した制御回路Ｑ２００のうちの、４つのコンパレータ１０２Ａ〜１０２Ｄ、反転論理積回路１１３、およびラッチ１０４に対応する部分を示している。

制御回路Ｑ２００Ａは、トランジスタ１１１Ａ〜１１１Ｄと、電流源１１２Ａ〜１１２Ｄと、コンパレータ１２０とを有している。コンパレータ１２０は、容量素子１２１，１２２と、トランジスタ１２３〜１２６と、スイッチ１２７，１２８と、電流源１２９とを有している。トランジスタ１１１Ａ〜１１１Ｄ，１２３，１２４は、Ｐ型のＭＯＳトランジスタであり、トランジスタ１２５，１２６は、Ｎ型のＭＯＳトランジスタである。

トランジスタ１１１Ａのゲートには電圧ＶＳＬＡが供給され、ソースはノードＮ１に接続され、ドレインは接地されている。このトランジスタ１１１Ａのゲートは、例えばトランジスタＳＥＬＡ２のソースに接続されている。電流源１１２Ａの一端には電源電圧ＶＤＤが供給され、他端はトランジスタ１１１Ａのソースに接続されている。トランジスタ１１１Ａおよび電流源１１２Ａは、ソースフォロワ回路を構成する。

トランジスタ１１１Ｂのゲートには電圧ＶＳＬＢが供給され、ソースはノードＮ１に接続され、ドレインは接地されている。このトランジスタ１１１Ｂのゲートは、例えばトランジスタＳＥＬＢ２のソースに接続されている。電流源１１２Ｂの一端には電源電圧ＶＤＤが供給され、他端はトランジスタ１１１Ｂのソースに接続されている。トランジスタ１１１Ｂおよび電流源１１２Ｂは、ソースフォロワ回路を構成する。

トランジスタ１１１Ｃのゲートには電圧ＶＳＬＣが供給され、ソースはノードＮ１に接続され、ドレインは接地されている。このトランジスタ１１１Ｃのゲートは、例えばトランジスタＳＥＬＣ２のソースに接続されている。電流源１１２Ｃの一端には電源電圧ＶＤＤが供給され、他端はトランジスタ１１１Ｃのソースに接続されている。トランジスタ１１１Ｃおよび電流源１１２Ｃは、ソースフォロワ回路を構成する。

トランジスタ１１１Ｄのゲートには電圧ＶＳＬＤが供給され、ソースはノードＮ１に接続され、ドレインは接地されている。このトランジスタ１１１Ｄのゲートは、例えばトランジスタＳＥＬＤ２のソースに接続されている。電流源１１２Ｄの一端には電源電圧ＶＤＤが供給され、他端はトランジスタ１１１Ｄのソースに接続されている。トランジスタ１１１Ｄおよび電流源１１２Ｄは、ソースフォロワ回路を構成する。

容量素子１２１の一端はノードＮ１に接続され、他端はトランジスタ１２５のゲートおよびスイッチ１２７の一端に接続されている。容量素子１２２の一端には電圧ＶＲＥＦが供給され、他端はトランジスタ１２６のゲートおよびスイッチ１２８の一端に接続されている。

トランジスタ１２３のゲートは、トランジスタ１２４のゲート、トランジスタ１２４，１２６のドレイン、およびスイッチ１２８の他端に接続され、ソースには電源電圧ＶＤＤが供給され、ドレインはトランジスタ１２５のドレイン、スイッチ１２７の他端、およびラッチ１０４に接続されている。トランジスタ１２４のゲートはトランジスタ１２３のゲート、トランジスタ１２４，１２６のドレイン、およびスイッチ１２８の他端に接続され、ソースには電源電圧ＶＤＤが供給され、ドレインはトランジスタ１２３，１２４のゲート、トランジスタ１２６のドレイン、およびスイッチ１２８の他端に接続されている。

トランジスタ１２５のゲートは容量素子１２１の他端およびスイッチ１２７の一端に接続され、ドレインはトランジスタ１２３のドレイン、スイッチ１２７の他端、およびラッチ１０４に接続され、ソースはトランジスタ１２６のソースおよび電流源１２９に接続されている。トランジスタ１２６のゲートは容量素子１２２の他端およびスイッチ１２８の一端に接続され、ドレインはトランジスタ１２４のドレイン、トランジスタ１２３，１２４のゲート、およびスイッチ１２８の他端に接続され、ソースはトランジスタ１２５のソースおよび電流源１２９に接続されている。

スイッチ１２７の一端は容量素子１２１の他端およびトランジスタ１２５のゲートに接続され、他端はトランジスタ１２３，１２５のドレインおよびラッチ１０４に接続されている。スイッチ１２８の一端は容量素子１２２の他端およびトランジスタ１２６のゲートに接続され、他端はトランジスタ１２４，１２６のドレインおよびトランジスタ１２３，１２４のゲートに接続されている。電流源１２９の一端はトランジスタ１２５，１２６のソースに接続され、他端は接地されている。スイッチ１２７，１２８は、例えば、露光動作Ｄ１において、制御信号ＳＲＳＴ（制御信号ＳＲＳＴ１，ＳＲＳＴ２）が高レベルになる期間においてオン状態になり、それ以外の期間において低レベルになる。

ラッチ１０４のリセット端子は、トランジスタ１２３，１２５のドレインおよびスイッチ１２７の他端に接続されている。

図２０に示したように、４つのトランジスタ１１１Ａ〜１１１Ｄのソースは、互いに接続されている。これにより、４つの電圧ＶＳＬＡ〜ＶＳＬＤのうちの一番低い電圧に対応する電圧がノードＮ１に現れる。そして、コンパレータ１２０が、このノードＮ１における電圧と電圧ＶＲＥＦとを比較することにより、制御信号ＳＲＥＳＥＴを生成する。制御回路Ｑ２００Ａでは、このように構成することにより、コンパレータの数を少なくすることができる。

図２１は、本変形例に係る他の制御回路Ｑ２００Ｂの要部の一構成例を表すものである。この図２１は、図１５に示した制御回路Ｑ２００のうちの、４つのコンパレータ１０２Ａ〜１０２Ｄ、反転論理積回路１１３、およびラッチ１０４に対応する部分を示している。

制御回路Ｑ２００Ｂは、コンパレータ１３０を有している。コンパレータ１３０は、容量素子１３１Ａ〜１３１Ｄと、トランジスタ１３２Ａ〜１３２Ｄ，１３３Ａ〜１３３Ｄと、スイッチ１３４Ａ〜１３４Ｄと、電流源ＣＳと、容量素子１３５と、トランジスタ１３６と、スイッチ１３７と、トランジスタ１３８，１３９とを有している。トランジスタ１３２Ａ〜１３２Ｄ，１３３Ａ〜１３３Ｄ、１３６は、Ｐ型のＭＯＳトランジスタであり、トランジスタ１３８，１３９はＮ型のＭＯＳトランジスタである。

容量素子１３１Ａの一端には電圧ＶＳＬＡが供給され、他端はトランジスタ１３２Ａのゲートおよびスイッチ１３４Ａの一端に接続される。この容量素子１３１Ａの一端は、例えばトランジスタＳＥＬＡ２のソースに接続されている。トランジスタ１３２Ａのゲートは容量素子１３１Ａの他端およびスイッチ１３４Ａの一端に接続され、ソースはノードＮ２に接続され、ドレインはトランジスタ１３３Ａのソースに接続されている。トランジスタ１３３Ａのゲートには信号ＳＷＡが供給され、ソースはトランジスタ１３２Ａのドレインに接続され、ドレインはノードＮ３に接続されている。スイッチ１３４Ａの一端は容量素子１３１Ａの他端およびトランジスタ１３２Ａのゲートに接続され、他端はノードＮ３に接続されている。

容量素子１３１Ｂの一端には電圧ＶＳＬＢが供給され、他端はトランジスタ１３２Ｂのゲートおよびスイッチ１３４Ｂの一端に接続される。この容量素子１３１Ｂの一端は、例えばトランジスタＳＥＬＢ２のソースに接続されている。トランジスタ１３２Ｂのゲートは容量素子１３１Ｂの他端およびスイッチ１３４Ｂの一端に接続され、ソースはノードＮ２に接続され、ドレインはトランジスタ１３３Ｂのソースに接続されている。トランジスタ１３３Ｂのゲートには信号ＳＷＢが供給され、ソースはトランジスタ１３２Ｂのドレインに接続され、ドレインはノードＮ３に接続されている。スイッチ１３４Ｂの一端は容量素子１３１Ｂの他端およびトランジスタ１３２Ｂのゲートに接続され、他端はノードＮ３に接続されている。

容量素子１３１Ｃの一端には電圧ＶＳＬＣが供給され、他端はトランジスタ１３２Ｃのゲートおよびスイッチ１３４Ｃの一端に接続される。この容量素子１３１Ｃの一端は、例えばトランジスタＳＥＬＣ２のソースに接続されている。トランジスタ１３２Ｃのゲートは容量素子１３１Ｃの他端およびスイッチ１３４Ｃの一端に接続され、ソースはノードＮ２に接続され、ドレインはトランジスタ１３３Ｃのソースに接続されている。トランジスタ１３３Ｃのゲートには信号ＳＷＣが供給され、ソースはトランジスタ１３２Ｃのドレインに接続され、ドレインはノードＮ３に接続されている。スイッチ１３４Ｃの一端は容量素子１３１Ｃの他端およびトランジスタ１３２Ｃのゲートに接続され、他端はノードＮ３に接続されている。

容量素子１３１Ｄの一端には電圧ＶＳＬＤが供給され、他端はトランジスタ１３２Ｄのゲートおよびスイッチ１３４Ｄの一端に接続される。この容量素子１３１Ｄの一端は、例えばトランジスタＳＥＬＤ２のソースに接続されている。トランジスタ１３２Ｄのゲートは容量素子１３１Ｄの他端およびスイッチ１３４Ｄの一端に接続され、ソースはノードＮ２に接続され、ドレインはトランジスタ１３３Ｄのソースに接続されている。トランジスタ１３３Ｄのゲートには信号ＳＷＤが供給され、ソースはトランジスタ１３２Ｄのドレインに接続され、ドレインはノードＮ３に接続されている。スイッチ１３４Ｄの一端は容量素子１３１Ｄの他端およびトランジスタ１３２Ｄのゲートに接続され、他端はノードＮ３に接続されている。

トランジスタ１３３Ａ〜１３３Ｄを設けることにより、４つの電圧ＶＳＬＡ〜ＶＳＬＤのうちの、露光時間を設定する際に使用する電圧を選択することができる。例えば、信号ＳＷＡ，ＳＷＢの電圧を低レベル（アクティブ）にし、信号ＳＷＣ，ＳＷＤの電圧を高レベル（非アクティブ）にすることにより、画素回路Ｑ１１０から供給される電圧ＶＳＬＡ，ＶＳＬＢに基づいて、露光時間を設定することができる。

電流源ＣＳの一端には電源電圧ＶＤＤが供給され、他端はトランジスタ１３２Ａ〜１２３Ｄのソースおよびトランジスタ１３６のソースに接続されている。

容量素子１３５の一端には電圧ＶＲＥＦが供給され、他端はトランジスタ１３６のゲートおよびスイッチ１３７の一端に接続されている。トランジスタ１３６のゲートは容量素子１３５の他端およびスイッチ１３７の一端に接続され、ソースはトランジスタ１３２Ａ〜１３２Ｄのソースおよび電流源ＣＳの他端に接続され、ドレインはトランジスタ１３９のドレイン、トランジスタ１３８，１３９のゲート、およびスイッチ１３７の他端に接続されている。スイッチ１３７の一端は容量素子１３５の他端およびトランジスタ１３６のゲートに接続され、他端はトランジスタ１３６，１３９のドレインおよびトランジスタ１３８，１３９のゲートに接続されている。

トランジスタ１３８のゲートはトランジスタ１３９のゲート、トランジスタ１３６，１３９のドレイン、およびスイッチ１３７の他端に接続され、ドレインはノードＮ２に接続され、ソースは接地されている。トランジスタ１３９のゲートはトランジスタ１３８のゲート、トランジスタ１３６，１３９のドレイン、およびスイッチ１３７の他端に接続され、ドレインはトランジスタ１３８，１３９のゲート、トランジスタ１３６のドレイン、およびスイッチ１３７の他端に接続され、ソースは接地されている。

スイッチ１３４Ａ〜１３４Ｄ，１３７は、例えば、露光動作Ｄ１において、制御信号ＳＲＳＴ（制御信号ＳＲＳＴ１，ＳＲＳＴ２）が高レベルになる期間においてオン状態になり、それ以外の期間において低レベルになる。

ここで、トランジスタ１３２Ａ，１３２Ｂ，１３２Ｃ，１３２Ｄは、本開示における「複数の第３のトランジスタ」の一具体例に対応する。トランジスタ１３６は、本開示における「第６のトランジスタ」の一具体例に対応する。容量素子１３１Ａ，１３１Ｂ，１３１Ｃ，１３１Ｄは、本開示における「複数の第３の容量素子」の一具体例に対応する。容量素子１３５は、本開示における「第４の容量素子」の一具体例に対応する。

図２１に示したように、４つのトランジスタ１３２Ａ〜１３２Ｄのソースは、互いに接続されている。これにより、コンパレータ１３０は、４つの電圧ＶＳＬＡ〜ＶＳＬＤのうちの一番低い電圧と電圧ＶＲＥＦとを比較することにより、制御信号ＳＲＥＳＥＴを生成する。制御回路Ｑ２００Ｂでは、このように構成することにより、コンパレータの数を少なくすることができる

［その他の変形例］
上記実施の形態に係る距離測定装置２に、上記第１の実施の形態の変形例を適用してもよい。

＜３．第３の実施の形態＞
次に、第３の実施の形態に係る距離測定装置３について説明する。本実施の形態は、１つの画素回路から供給された４つの電圧ＶＳＬＡ，ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤに基づいて、その撮像画素における露光時間を設定するものである。なお、上記第２の実施の形態に係る距離測定装置２と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

距離測定装置３は、図１に示したように、撮像部５０を備えている。撮像部５０は、図２に示したように、画素アレイ５１と、駆動部５２と、処理部５４とを有している。

図２２は、画素アレイ５１の一構成例を表すものである。画素アレイ５１は、複数の制御線ＲＳＴＬ１と、複数の制御線ＲＳＴＬ２と、複数の制御線ＳＥＬＬ１と、複数の制御線ＳＥＬＬ２と、複数の制御線ＳＥＬＣＬと、複数の制御線ＳＥＴＬと、複数のクロック信号線ＣＫＡＬと、複数のクロック信号線ＣＫＢＬと、複数のクロック信号線ＣＫＣＬと、複数のクロック信号線ＣＫＤＬとを有している。クロック信号線ＣＫＡＬは、水平方向（図２２における横方向）に延伸するものであり、クロック信号線ＣＫＡＬには、駆動部５２によりクロック信号ＳＣＫＡが印加される。クロック信号線ＣＫＢＬは、水平方向（図２２における横方向）に延伸するものであり、クロック信号線ＣＫＢＬには、駆動部５２によりクロック信号ＳＣＫＢが印加される。クロック信号線ＣＫＣＬは、水平方向（図２２における横方向）に延伸するものであり、クロック信号線ＣＫＣＬには、駆動部５２によりクロック信号ＳＣＫＣが印加される。クロック信号線ＣＫＤＬは、水平方向（図２２における横方向）に延伸するものであり、クロック信号線ＣＫＤＬには、駆動部５２によりクロック信号ＳＣＫＤが印加される。クロック信号ＳＣＫＡ〜ＳＣＫＤは、デューティ比が２５％の信号である。クロック信号ＳＣＫＣは、クロック信号ＳＣＫＡよりも位相が９０度遅れた信号であり、クロック信号ＳＣＫＢは、クロック信号ＳＣＫＣよりも位相が９０度遅れた信号であり、クロック信号ＳＣＫＤは、クロック信号ＳＣＫＢよりも位相が９０度遅れた信号である。

画素アレイ５１は、画素回路Ｒ１００と、制御回路Ｒ２００とを有している。画素回路Ｒ１００および制御回路Ｒ２００は、画素アレイ５１における撮像画素Ｒに対応している。

画素回路Ｒ１００は、フォトダイオードＰＤと、トランジスタＴＧＡ，ＴＧＢ，ＴＧＣ，ＴＧＤと、フローティングディフュージョンＦＤＡ，ＦＤＢ，ＦＤＣ，ＦＤＤと、トランジスタＲＳＴ，ＲＳＴＡ，ＲＳＴＢ，ＲＳＴＣ，ＲＳＴＤと、トランジスタＡＭＰＡ，ＡＭＰＢ，ＡＭＰＣ，ＡＭＰＤと、トランジスタＳＥＬＡ，ＳＥＬＢ，ＳＥＬＣ，ＳＥＬＤとを有している。

トランジスタＴＧＡのゲートには信号ＴＲＧ０が供給され、ソースはフォトダイオードＰＤのカソードおよびトランジスタＴＧＢ，ＴＧＣ，ＴＧＤ，ＲＳＴのソースに接続され、ドレインはフローティングディフュージョンＦＤＡ、トランジスタＲＳＴＡのソース、およびトランジスタＡＭＰＡのゲートに接続されている。

トランジスタＴＧＢのゲートには信号ＴＲＧ１８０が供給され、ソースはフォトダイオードＰＤのカソードおよびトランジスタＴＧＡ，ＴＧＣ，ＴＧＤ，ＲＳＴのソースに接続され、ドレインはフローティングディフュージョンＦＤＢ、トランジスタＲＳＴＢのソース、およびトランジスタＡＭＰＢのゲートに接続されている。

トランジスタＴＧＣのゲートには信号ＴＲＧ９０が供給され、ソースはフォトダイオードＰＤのカソードおよびトランジスタＴＧＡ，ＴＧＢ，ＴＧＤ，ＲＳＴのソースに接続され、ドレインはフローティングディフュージョンＦＤＣ、トランジスタＲＳＴＣのソース、およびトランジスタＡＭＰＣのゲートに接続されている。

トランジスタＴＧＤのゲートには信号ＴＲＧ２７０が供給され、ソースはフォトダイオードＰＤのカソードおよびトランジスタＴＧＡ，ＴＧＢ，ＴＧＣ，ＲＳＴのソースに接続され、ドレインはフローティングディフュージョンＦＤＤ、トランジスタＲＳＴＤのソース、およびトランジスタＡＭＰＤのゲートに接続されている。

制御回路Ｒ２００は、トランジスタＳＥＬＡ２，ＳＥＬＢ２，ＳＥＬＣ２，ＳＥＬＤ２と、電流源１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄと、コンパレータ１０２Ａ，１０２Ｂ，１０２Ｃ，１０２Ｄと、反転論理積回路１１３と、ラッチ１０４と、論理積回路１１５Ａ，１１５Ｂ，１１５Ｃ，１１５Ｄとを有している。

論理積回路１１５Ａは、信号ＱＯとクロック信号ＳＣＫＡとの論理積を求めることにより信号ＴＲＧ０を生成するものである。論理積回路１１５Ｂは、信号ＱＯとクロック信号ＳＣＫＢとの論理積を求めることにより信号ＴＲＧ１８０を生成するものである。論理積回路１１５Ｃは、信号ＱＯとクロック信号ＳＣＫＣとの論理積を求めることにより信号ＴＲＧ９０を生成するものである。論理積回路１１５Ｄは、信号ＱＯとクロック信号ＳＣＫＤとの論理積を求めることにより信号ＴＲＧ２７０を生成するものである。

駆動部５２は、上記第２の実施の形態に係る駆動部４２と同様に、撮像制御部２５からの指示に基づいて、複数の撮像画素Ｒを駆動するものである。駆動部５２は、複数のクロック信号線ＣＫＡＬに対してクロック信号ＳＣＫＡを印加し、複数のクロック信号線ＣＫＢＬに対してクロック信号ＳＣＫＢを印加し、複数のクロック信号線ＣＫＣＬに対してクロック信号ＳＣＫＣを印加し、複数のクロック信号線ＣＫＤＬに対してクロック信号ＳＣＫＤを印加するようになっている。

処理部５４は、画像信号ＤＡＴＡ０に基づいて、各画素値が距離Ｄについての値を示す距離画像ＰＩＣを生成し、この距離画像ＰＩＣを画像信号ＤＡＴＡとして出力するものである。

ここで、フォトダイオードＰＤは、本開示における「第１の受光素子」の一具体例に対応する。フローティングディフュージョンＦＤＡ，ＦＤＢ，ＦＤＣ，ＦＤＤは、本開示における「複数の第１の蓄積部」の一具体例に対応する。トランジスタＴＧＡ，ＴＧＢ，ＴＧＣ，ＴＧＤは、本開示における「複数の第１のトランジスタ」の一具体例に対応する。トランジスタＡＭＰＡ，ＳＥＬＡ，ＡＭＰＢ，ＳＥＬＢ，ＡＭＰＣ，ＳＥＬＣ，ＡＭＰＤ，ＳＥＬＤは、本開示における「複数の第１の出力部」の一具体例に対応する。制御回路Ｒ２００は、本開示における「第１の制御部」の一具体例に対応する。論理積回路１１５Ａ，１１５Ｂ，１１５Ｃ，１１５Ｄは、本開示における「駆動部」の一具体例に対応する。

次に、距離測定装置３における露光動作Ｄ１について、詳細に説明する。以下に、複数の撮像画素Ｒのうちのある撮像画素Ｒ１に着目し、この撮像画素Ｒ１に係る露光動作Ｄ１について詳細に説明する。

図２３は、距離測定装置３における露光動作Ｄ１の一例を表すものであり、（Ａ）は光源１１が射出する光パルスＬ１の波形を示し、（Ｂ）は制御信号ＳＲＳＴ（制御信号ＳＲＳＴ１，ＳＲＳＴ２）の波形を示し、（Ｃ）は電圧ＶＳＬＡ，ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤの波形を示し、（Ｄ）は制御信号ＳＳＥＴの波形を示し、（Ｅ）は制御信号ＳＲＥＳＥＴの波形を示し、（Ｆ）は信号ＱＯの波形を示し、（Ｇ）はクロック信号ＳＣＫＡの波形を示し、（Ｈ）は信号ＴＲＧ０の波形を示し、（Ｉ）は信号ＴＲＧ９０の波形を示し、（Ｊ）は信号ＴＲＧ１８０の波形を示し、（Ｋ）は信号ＴＲＧ２７０の波形を示す。

タイミングｔ９２より前において、駆動部５２は、制御信号ＳＲＳＴ１，ＳＲＳＴ２の電圧を高レベルにする（図２３（Ｂ））。これにより、画素回路Ｒ１００のトランジスタＲＳＴ，ＲＳＴＡ，ＲＳＴＢ，ＲＳＴＣ，ＲＳＴＤはオン状態になり、フォトダイオードＰＤのカソードに電圧ＶＲＳＴＸが供給され、フローティングディフュージョンＦＤＡ，ＦＤＢ，ＦＤＣ，ＦＤＤに電圧ＶＲＳＴが供給される。これにより、画素回路Ｒ１００が出力する電圧ＶＳＬＡ，ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤは、この電圧ＶＲＳＴに応じた電圧Ｖ１にそれぞれ設定される（図２３（Ｃ））。

次に、タイミングｔ９１において、駆動部５２は、制御信号ＳＳＥＴの電圧を低レベルから高レベルに変化させる（図２３（Ｄ））。これにより、ラッチ１０４がセットされ、ラッチ１０４は、信号ＱＯの電圧を低レベルから高レベルに変化させる（図２３（Ｆ））。これに応じて、論理積回路１１５Ａは、クロック信号ＳＣＫＡを信号ＴＲＧ０として出力し始め、論理積回路１１５Ｂは、クロック信号ＳＣＫＢを信号ＴＲＧ１８０として出力し始め、論理積回路１１５Ｃは、クロック信号ＳＣＫＣを信号ＴＲＧ９０として出力し始め、論理積回路１１５Ｄは、クロック信号ＳＣＫＤを信号ＴＲＧ２７０として出力し始める（図２３（Ｇ）〜（Ｋ））。

次に、タイミングｔ９２において、駆動部５２は、制御信号ＳＳＥＴの電圧を高レベルから低レベルに変化させる（図２３（Ｄ））。また、このタイミングｔ９２において、駆動部５２は、制御信号ＳＲＳＴ１，ＳＲＳＴ２の電圧を高レベルから低レベルに変化させる（図２３（Ｂ））。これにより、画素回路Ｒ１００のトランジスタＲＳＴ，ＲＳＴＡ，ＲＳＴＢ，ＲＳＴＣ，ＲＳＴＤは、ともにオフ状態になる。また、光源１１は、このタイミングｔ９２において、発光および非発光を交互に繰り返す発光動作を開始する（図２３（Ａ））。図２３（Ａ），（Ｇ）に示したように、光源１１の発光動作の周波数は、クロック信号ＳＣＫＡの周波数と同じであり、光パルスＬ１の位相とクロック信号ＳＣＫＡの位相は一致している。その結果、光パルスＬ１の位相および信号ＴＲＧ０，ＴＲＧ９０，ＴＲＧ１８０，ＴＲＧ２７０の位相は同期する。

このようにして、このタイミングｔ９２において露光期間ＴＢが開始する。この露光期間ＴＢにおいて、フォトダイオードＰＤは、光パルスＬ１に応じた反射光パルスＬ２に基づいて電荷を生成する。画素回路Ｒ１００では、トランジスタＴＧＡは、信号ＴＲＧ０に基づいてオンオフし、トランジスタＴＧＢは、信号ＴＲＧ１８０に基づいてオンオフし、トランジスタＴＧＣは、信号ＴＲＧ９０に基づいてオンオフし、トランジスタＴＧＤは、信号ＴＲＧ２７０に基づいてオンオフする。すなわち、トランジスタＴＲＡ，ＴＲＢ，ＴＲＣ，ＴＲＤのいずれか１つがオン状態になる。これにより、フォトダイオードＰＤにより生成された電荷がフローティングディフュージョンＦＤＡ、ＦＤＢ，ＦＤＣ，ＦＤＤに選択的に蓄積される。

図２４は、撮像画素Ｒ１の一動作例を表すものであり、（Ａ）は光パルスＬ１の波形を示し、（Ｂ）はフォトダイオードＰＤが受光する反射光パルスＬ２の波形を示し、（Ｃ）は信号ＴＲＧ０の波形を示し、（Ｄ）は信号ＴＲＧ１８０の波形を示し、（Ｅ）は信号ＴＲＧ９０の波形を示し、（Ｆ）は信号ＴＲＧ２７０の波形を示す。この例では、タイミングｔ１０１において、光パルスＬ１が立ち上がり、信号ＴＲＧ０が立ち上がり、信号ＴＲＧ２７０が立ち下がる。そして、タイミングｔ１０１から位相が“π／２”だけ遅れたタイミングｔ１０３において、信号ＴＲＧ０が立ち下がり、信号ＴＲＧ９０が立ち上がる。そして、タイミングｔ１０３から位相が“π／２”だけ遅れたタイミングｔ１０４において、光パルスＬ１が立ち下がり、信号ＴＲＧ９０が立ち下がり、信号ＴＲＧ１８０が立ち上がる。そして、タイミングｔ１０４から位相が“π／２”だけ遅れたタイミングｔ１０６において、信号ＴＲＧ１８０が立ち下がり、信号ＴＲＧ２７０が立ち上がる。

この例では、トランジスタＴＧＡは、タイミングｔ１０２〜ｔ１０３の期間においてフォトダイオードＰＤにより生成された電荷をフローティングディフュージョンＦＤＡに転送し、トランジスタＴＧＣは、タイミングｔ１０３〜ｔ１０４の期間において、フォトダイオードＰＤにより生成された電荷をフローティングディフュージョンＦＤＣに転送し、トランジスタＴＧＢは、タイミングｔ１０４〜ｔ１０５の期間においてフォトダイオードＰＤにより生成された電荷をフローティングディフュージョンＦＤＢに転送する。これにより、タイミングｔ１０２〜ｔ１０３の期間において、フローティングディフュージョンＦＤＡに電荷Ｓ０が蓄積され、タイミングｔ１０３〜ｔ１０４の期間において、フローティングディフュージョンＦＤＣに電荷Ｓ９０が蓄積され、タイミングｔ１０４〜ｔ１０５の期間において、フローティングディフュージョンＦＤＢに電荷Ｓ１８０が蓄積される。

図２５は、フローティングディフュージョンＦＤＡ，ＦＤＢ，ＦＤＣ，ＦＤＤに蓄積される電荷Ｓ０，Ｓ１８０，Ｓ９０，Ｓ２７０と信号Ｉ（φ），Ｑ（φ）との関係を表すものであり、（Ａ）はフローティングディフュージョンＦＤＡに蓄積される電荷Ｓ０を示し、（Ｂ）はフローティングディフュージョンＦＤＢに蓄積される電荷Ｓ１８０を示し、（Ｃ）はフローティングディフュージョンＦＤＣに蓄積される電荷Ｓ９０を示し、（Ｄ）はフローティングディフュージョンＦＤＤに蓄積される電荷Ｓ２７０を示し、（Ｅ）は信号Ｉ（φ），Ｑ（φ）の一例を表すものである。

位相φが“０”（ゼロ）から“π／２”まで変化すると、信号Ｉ（φ）は一次関数的に減少し、“１”から“−１”に変化する。そして、位相φが“π／２”から“π”まで変化すると、信号Ｉ（φ）は“−１”を維持する。そして、位相φが“π”から“３π／２”まで変化すると、信号Ｉ（φ）は一次関数的に増加し、“−１”から“１”に変化する。そして、位相φが“３π／２”から“２π”まで変化すると、信号Ｉ（φ）は“１”を維持する。

位相φが“０”（ゼロ）から“π／２”まで変化すると、信号Ｑ（φ）は“１”を維持する。そして、位相φが“π／２”から“π”まで変化すると、信号Ｑ（φ）は一次関数的に減少し、“１”から“−１”に変化する。そして、位相φが“π”から“３π／２”まで変化すると、信号Ｑ（φ）は“−１”を維持する。そして、位相φが“３π／２”から“２π”まで変化すると、信号Ｑ（φ）は一次関数的に増加し、“−１”から“１”に変化する。

処理部５４は、信号Ｉ（φ），Ｑ（φ）に基づいて、図２５に示したように、位相φを求めることができる。

図２３，２４に示したように、撮像画素Ｒ１は、タイミングｔ１０１〜ｔ１０７における動作を繰り返す。これにより、フローティングディフュージョンＦＤＡには、電荷Ｓ０が繰り返し蓄積され、フローティングディフュージョンＦＤＢには、電荷Ｓ１８０が繰り返し蓄積され、フローティングディフュージョンＦＤＣには、電荷Ｓ９０が繰り返し蓄積され、フローティングディフュージョンＦＤＤには、電荷Ｓ２７０が繰り返し蓄積される。これにより、フローティングディフュージョンＦＤＡ，ＦＤＢ，ＦＤＣ，ＦＤＤの電圧は、徐々に低下していく。これに応じて、電圧ＶＳＬＡ，ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤもまた、徐々に低下していく（図２３（Ｃ））。この例では、電圧ＶＳＬＡの変化度合いが、電圧ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤの変化度合いよりも大きい。

そして、タイミングｔ９３において、電圧ＶＳＬＡは、電圧ＶＲＥＦに到達する。これにより、コンパレータ１０２Ａは、信号ＣＯＡの電圧を高レベルから低レベルに変化させる。これに伴い、反転論理積回路１１３は、制御信号ＳＲＥＳＥＴの電圧を低レベルから高レベルに変化させる（図２３（Ｅ））。これにより、ラッチ１０４がリセットされ、ラッチ１０４は、信号ＱＯの電圧を高レベルから低レベルに変化させる（図２３（Ｆ））。これに応じて、論理積回路１１５Ａは、信号ＴＲＧ０の電圧を低レベルにし、論理積回路１１５Ｂは、信号ＴＲＧ１８０の電圧を低レベルにし、論理積回路１１５Ｃは、信号ＴＲＧ９０の電圧を低レベルにし、論理積回路１１５Ｄは、信号ＴＲＧ２７０の電圧を低レベルにする（図２３（Ｈ）〜（Ｋ））。このようにして、タイミングｔ９３において露光期間ＴＢが終了する。

そして、タイミングｔ９４において、光源１１は、発光動作を終了する（図２３（Ａ））。

読出部３０は、画素回路Ｒ１００から供給された電圧ＶＳＬＡに基づいて、このように読出動作Ｄ２を行うことによりデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥＡ）を生成するとともに、電圧ＶＳＬＢに基づいて、同様に読出動作Ｄ２を行うことによりデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥＢ）を生成する。同様に、読出部３０は、電圧ＶＳＬＣに基づいて、読出動作Ｄ２を行うことによりデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥＣ）を生成するとともに、電圧ＶＳＬＤに基づいて、読出動作Ｄ２を行うことによりデジタルコードＣＯＤＥ（デジタルコードＣＯＤＥＤ）を生成する。読出部３０は、これらのデジタルコードＣＯＤＥＡ，ＣＯＤＥＢ，ＣＯＤＥＣ，ＣＯＤＥＤを含む画像信号ＤＡＴＡ０を処理部５４に供給する。

処理部５４は、画像信号ＤＡＴＡ０に含まれるデジタルコードＣＯＤＥＡ，ＣＯＤＥＢ，ＣＯＤＥＣ，ＣＯＤＥＤに基づいて、その撮像画素Ｒ１における画素値を求める。すなわち、処理部５４は、デジタルコードＣＯＤＥＡが示す値からデジタルコードＣＯＤＥＢが示す値を減算した値を信号Ｉ（φ）として扱い、デジタルコードＣＯＤＥＣが示す値からデジタルコードＣＯＤＥＤが示す値を減算した値を信号Ｑ（φ）として扱い、これらの信号Ｉ（φ），Ｑ（φ）に基づいて、その撮像画素Ｒ１における距離Ｄについての値を求めることができる。処理部５４は、複数の撮像画素Ｑに対してこのような処理を行うことにより、距離画像ＰＩＣを生成する。そして、処理部５４は、この距離画像ＰＩＣを画像信号ＤＡＴＡとして出力する。

このように、距離測定装置３では、１つの画素回路Ｒ１００から供給された４つの電圧ＶＳＬＡ，ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤに基づいて、その画素回路Ｒ１００における露光時間を設定するようにした。これにより、距離Ｄを測定する際の測定精度を高めることができる。すなわち、例えば、上記第２の実施の形態に係る距離測定装置２では、画素回路Ｑ１１０から供給された２つの電圧ＶＳＬＡ，ＶＳＬＢ、および画素回路Ｑ１２０から供給された２つの電圧ＶＳＬＣ，ＶＳＬＤに基づいて、この２つの画素回路Ｑ１１０，Ｑ１２０における露光時間を設定する。よって、画素回路Ｑ１１０，Ｑ１２０のフォトダイオードＰＤ１，ＰＤ２における受光量が異なる場合や、これらのフォトダイオードＰＤ１，ＰＤ２が受光する反射光パルスＬ２の位相がずれている場合には、距離Ｄを測定する際の測定精度が低下するおそれがある。一方、本実施の形態にかかる距離測定装置３では、１つの画素回路Ｒ１００から供給された４つの電圧ＶＳＬＡ，ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤに基づいて、その画素回路Ｒ１００における露光時間を設定する。すなわち、４つの電圧ＶＳＬＡ，ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤは、１つのフォトダイオードＰＤが生成した電荷に基づいて生成される。その結果、距離測定装置３では、距離Ｄを測定する際の測定精度を高めることができる。

以上のように本実施の形態では、１つの画素回路から供給された４つの電圧に基づいて、その画素回路における露光時間を設定するようにしたので、距離を測定する際の測定精度を高めることができる。

［変形例３］
上記実施の形態では、デューティ比が２５％のクロック信号ＳＣＫＡ〜ＳＣＫＤを用いたが、これに限定されるものではない。以下に、本変形例に係る距離測定装置３Ａについて説明する。距離測定装置３Ａは、撮像部５０Ａを備えている。撮像部５０Ａは、画素アレイ５１Ａと、駆動部５２Ａと、処理部５４Ａとを有している。

図２６は、画素アレイ５１Ａの一構成例を表すものである。画素アレイ５１Ａは、複数のクロック信号線ＣＫＩＬと、複数のクロック信号線ＣＫＱＬと、複数の制御線ＣＴＬＬとを有している。クロック信号線ＣＫＩＬは、水平方向（図２６における横方向）に延伸するものであり、クロック信号線ＣＫＩＬには、駆動部５２Ａによりクロック信号ＳＣＫＩが印加される。クロック信号線ＣＫＱＬは、水平方向（図２６における横方向）に延伸するものであり、クロック信号線ＣＫＱＬには、駆動部５２Ａによりクロック信号ＳＣＫＱが印加される。制御線ＣＴＬＬは、水平方向（図２６における横方向）に延伸するものであり、制御線ＣＴＬＬには、駆動部５２Ａにより制御信号ＳＣＴＬが印加される。画素アレイ５１Ａは、画素回路Ｒ１００と、制御回路Ｒ２００Ａとを有している。

制御回路Ｒ２００Ａは、論理積回路１１７Ａ，１１７Ｂ，１１７Ｃ，１１７Ｄを有している。論理積回路１１７Ａは、信号ＱＯ、クロック信号ＳＣＫＩ、および制御信号ＳＣＴＬの論理積（ＡＮＤ）を求めることにより信号ＴＲＧ０を生成するものである。論理積回路１０７Ｂは、信号ＱＯ、クロック信号ＳＣＫＩの反転信号、および制御信号ＳＣＴＬの論理積（ＡＮＤ）を求めることにより信号ＴＲＧ１８０を生成するものである。論理積回路１１７Ｃは、信号ＱＯ、クロック信号ＳＣＫＱ、および制御信号ＳＣＴＬの反転信号の論理積（ＡＮＤ）を求めることにより信号ＴＲＧ９０を生成するものである。論理積回路１１７Ｄは、信号ＱＯ、クロック信号ＳＣＫＱの反転信号、および制御信号ＳＣＴＬの反転信号の論理積（ＡＮＤ）を求めることにより信号ＴＲＧ２７０を生成するものである。

駆動部５２Ａは、上記実施の形態に係る駆動部５２と同様に、撮像制御部２５からの指示に基づいて、複数の撮像画素Ｒを駆動するものである。駆動部５２Ａは、複数のクロック信号線ＣＫＩＬに対してクロック信号ＳＣＫＩを印加し、複数のクロック信号線ＣＫＱＬに対してクロック信号ＳＣＫＱを印加し、複数の制御線ＣＴＬＬに対して制御信号ＳＣＴＬを印加するものである。

図２７は、距離測定装置３Ａにおける露光動作Ｄ１の一例を表すものであり、（Ａ）は光源１１が射出する光パルスＬ１の波形を示し、（Ｂ）は制御信号ＳＲＳＴ（制御信号ＳＲＳＴ１，ＳＲＳＴ２）の波形を示し、（Ｃ）は電圧ＶＳＬＡ，ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤの波形を示し、（Ｄ）は制御信号ＳＳＥＴの波形を示し、（Ｅ）は制御信号ＳＲＥＳＥＴの波形を示し、（Ｆ）は信号ＱＯの波形を示し、（Ｇ）は制御信号ＳＣＴＬの波形を示し、（Ｈ）はクロック信号ＳＣＫＩの波形を示し、（Ｉ）は信号ＴＲＧ０の波形を示し、（Ｊ）は信号ＴＲＧ９０の波形を示し、（Ｋ）は信号ＴＲＧ１８０の波形を示し、（Ｌ）は信号ＴＲＧ２７０の波形を示す。

タイミングｔ１１２より前において、駆動部５２Ａは、制御信号ＳＲＳＴ１，ＳＲＳＴ２の電圧を高レベルにする（図２７（Ｂ））。これにより、画素回路Ｒ１００のトランジスタＲＳＴ，ＲＳＴＡ，ＲＳＴＢ，ＲＳＴＣ，ＲＳＴＤはオン状態になり、フォトダイオードＰＤのカソードに電圧ＶＲＳＴＸが供給され、フローティングディフュージョンＦＤＡ，ＦＤＢ，ＦＤＣ，ＦＤＤに電圧ＶＲＳＴが供給される。画素回路Ｒ１００が出力する電圧ＶＳＬＡ，ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤは、この電圧ＶＲＳＴに応じた電圧Ｖ１に設定される（図２７（Ｃ））。

次に、タイミングｔ１１１において、駆動部５２Ａは、制御信号ＳＳＥＴの電圧を低レベルから高レベルに変化させる（図２７（Ｄ））。これにより、ラッチ１０４がセットされ、ラッチ１０４は、信号ＱＯの電圧を低レベルから高レベルに変化させる（図２７（Ｆ））。制御信号ＳＣＴＬは低レベルであるため（図２７（Ｇ））、論理積回路１１７Ａは、信号ＴＲＧ０の電圧を低レベルに維持し、論理積回路１１７Ｂは、信号ＴＲＧ１８０の電圧を低レベルに維持する（図２７（Ｉ），（Ｋ））。また、論理積回路１１７Ｃは、クロック信号ＳＣＫＱを信号ＴＲＧ９０として出力し始め、論理積回路１１７Ｄは、クロック信号ＳＣＫＱの反転信号を信号ＴＲＧ２７０として出力し始める（図２７（Ｊ），（Ｌ））。

次に、タイミングｔ１１２において、駆動部５２Ａは、制御信号ＳＳＥＴの電圧を高レベルから低レベルに変化させる（図２７（Ｄ））。また、このタイミングｔ１１２において、駆動部５２Ａは、制御信号ＳＲＳＴ１，ＳＲＳＴ２の電圧を高レベルから低レベルに変化させる（図２７（Ｂ））。これにより、画素回路Ｒ１００のトランジスタＲＳＴ，ＲＳＴＡ，ＲＳＴＢ，ＲＳＴＣ，ＲＳＴＤは、ともにオフ状態になる。また、光源１１は、このタイミングｔ１１２において、発光および非発光を交互に繰り返す発光動作を開始する（図２７（Ａ））。図２７（Ａ），（Ｈ）に示したように、光源１１の発光動作の周波数は、クロック信号ＳＣＫＡの周波数と同じであり、光パルスＬ１の位相とクロック信号ＳＣＫＡの位相は一致している。このようにして、タイミングｔ１１２において、露光期間ＴＢが開始する。

タイミングｔ１１２において、駆動部５２Ａは、制御信号ＳＣＴＬの電圧を低レベルから高レベルに変化させる。これにより、タイミングｔ１１２〜ｔ１１３の期間において、論理積回路１１７Ａは、クロック信号ＳＣＫＩを信号ＴＲＧ０として出力し、論理積回路１１７Ｂは、クロック信号ＳＣＫＩの反転信号を信号ＴＲＧ１８０として出力する（図２７（Ｉ），（Ｋ））。一方、論理積回路１１７Ｃは、信号ＴＲＧ９０の電圧を低レベルに維持し、論理積回路１１７Ｄは、信号ＴＲＧ２７０の電圧を低レベルに維持する（図２７（Ｊ），（Ｌ））。これにより、フォトダイオードＰＤは反射光パルスＬ２に基づいて電荷を生成し、フローティングディフュージョンＦＤＡ，ＦＤＢは、フォトダイオードＰＤにより生成された電荷を蓄積する。そして、電圧ＶＳＬＡ，ＶＳＬＢは、フローティングディフュージョンＦＤＡ，ＦＤＢにおける電圧に応じてそれぞれ変化する（図２８（Ｃ））。電圧ＶＳＬＣ，ＶＳＬＤは、ほぼ同じ電圧に維持される。

図２８は、タイミングｔ１１２〜ｔ１１３の期間における撮像画素Ｒ１の一動作例を表すものであり、（Ａ）は光パルスＬ１の波形を示し、（Ｂ）は反射光パルスＬ２の波形を示し、（Ｃ）は信号ＴＲＧ０の波形を示し、（Ｄ）は信号ＴＲＧ１８０の波形を示す。タイミングｔ１２２〜ｔ１２３の期間において、フローティングディフュージョンＦＤＡに電荷Ｓ０が蓄積され、タイミングｔ１２３〜ｔ１２４の期間において、フローティングディフュージョンＦＤＢに電荷Ｓ１８０が蓄積される。

タイミングｔ１１３において、駆動部５２Ａは、制御信号ＳＣＴＬの電圧を高レベルから低レベルに変化させる。これにより、タイミングｔ１１３〜ｔ１１４の期間において、論理積回路１１７Ｃは、クロック信号ＳＣＫＱを信号ＴＲＧ９０として出力し、論理積回路１１７Ｄは、クロック信号ＳＣＫＱの反転信号を信号ＴＲＧ２７０として出力する（図２７（Ｊ），（Ｌ））。一方、論理積回路１１７Ａは、信号ＴＲＧ０の電圧を低レベルに維持し、論理積回路１１７Ｂは、信号ＴＲＧ１８０の電圧を低レベルに維持する（図２７（Ｉ），（Ｋ））。これにより、フォトダイオードＰＤは反射光パルスＬ２に基づいて電荷を生成し、フローティングディフュージョンＦＤＣ，ＦＤＤは、フォトダイオードＰＤにより生成された電荷を蓄積する。そして、電圧ＶＳＬＣ，ＶＳＬＤは、フローティングディフュージョンＦＤＣ，ＦＤＤにおける電圧に応じてそれぞれ変化する（図２８（Ｃ））。電圧ＶＳＬＡ，ＶＳＬＢは、ほぼ同じ電圧に維持される。

図２９は、タイミングｔ１１２〜ｔ１１３の期間における撮像画素Ｒ１の一動作例を表すものであり、（Ａ）は光パルスＬ１の波形を示し、（Ｂ）は反射光パルスＬ２の波形を示し、（Ｃ）は信号ＴＲＧ０の波形を示し、（Ｄ）は信号ＴＲＧ１８０の波形を示す。タイミングｔ１３２〜ｔ１３３の期間において、フローティングディフュージョンＦＤＤに電荷Ｓ２７０が蓄積され、タイミングｔ１３３〜ｔ１３５の期間において、フローティングディフュージョンＦＤＣに電荷Ｓ９０が蓄積される。

これ以降も、距離測定装置３Ａでは、タイミングｔ１１２〜ｔ１１３の期間における動作と、タイミングｔ１１３〜ｔ１１４の期間における動作とを交互に繰り返す。

タイミングｔ１１６において、駆動部５２Ａは、制御信号ＳＣＴＬの電圧を低レベルから高レベルに変化させる（図２７（Ｇ））。これにより、論理積回路１１７Ａは、クロック信号ＳＣＫＩを信号ＴＲＧ０として出力し始め、論理積回路１１７Ｂは、クロック信号ＳＣＫＩの反転信号を信号ＴＲＧ１８０として出力し始める（図２７（Ｉ），（Ｋ））。一方、論理積回路１１７Ｃは、信号ＴＲＧ９０の電圧を低レベルに維持し、論理積回路１１７Ｄは、信号ＴＲＧ２７０の電圧を低レベルに維持する（図２７（Ｊ），（Ｌ））。これにより、電圧ＶＳＬＡ，ＶＳＬＢは、フローティングディフュージョンＦＤＡ，ＦＤＢにおける電圧に応じてそれぞれ変化する（図１３（Ｆ），（Ｇ））。電圧ＶＳＬＣ，ＶＳＬＤは、ほぼ同じ電圧に維持される。

そして、タイミングｔ１１７において、電圧ＶＳＬＡが電圧ＶＲＥＦに到達する。これにより、反転論理積回路１１３は、制御信号ＳＲＥＳＥＴの電圧を低レベルから高レベルに変化させる（図２７（Ｅ））。これにより、ラッチ１０４がリセットされ、ラッチ１０４は、信号ＱＯの電圧を高レベルから低レベルに変化させる（図２７（Ｆ））。これに応じて、論理積回路１１７Ａは、信号ＴＲＧ０の電圧を低レベルにし、論理積回路１１７Ｂは、信号ＴＲＧ１８０の電圧を低レベルにする（図２７（Ｉ），（Ｋ））。これにより、このタイミングｔ１１７において、露光期間ＴＢが終了する。

このように構成しても、上記実施の形態の場合と同様の効果を得ることができる。

［その他の変形例］
上記実施の形態に係る距離測定装置３に、上記第１の実施の形態の変形例を適用してもよいし、上記第２の実施の形態の変形例を適用してもよい。

以上、いくつかの実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、第１の実施の形態に係る距離測定装置１（図３）では、図３０に示したように、１つの画素回路Ｐ１００に対して１つの制御回路Ｐ２００を設けるようにした。そして、画素回路Ｐ１００が電圧ＶＳＬＡ，ＶＳＬＢを制御回路Ｐ２００に供給し、制御回路Ｐ２００がこの電圧ＶＳＬＡ，ＶＳＬＢに基づいて信号ＴＲＧ０，ＴＲＧ１８０を生成し、この信号ＴＲＧ０，ＴＲＧ１８０を画素回路Ｐ１００に供給するようにした。また、第２の実施の形態に係る距離測定装置２（図１５）では、図３１に示したように、２つの画素回路Ｑ１１０，Ｑ１２０に対して１つの制御回路Ｑ２００を設けるようにした。そして、画素回路Ｑ１１０が電圧ＶＳＬＡ，ＶＳＬＢを制御回路Ｑ２００に供給し、画素回路Ｑ１２０が電圧ＶＳＬＣ，ＶＳＬＤを制御回路Ｑ２００に供給し、制御回路Ｑ２００が、この電圧ＶＳＬＡ，ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤに基づいて信号ＴＲＧ０，ＴＲＧ９０，ＴＲＧ１８０，ＴＲＧ２７０を生成し、信号ＴＲＧ０，ＴＲＧ１８０を画素回路Ｑ１１０に供給し、信号ＴＲＧ９０，ＴＲＧ２７０を画素回路Ｑ１２０に供給するようにした。これらに限定されるものではなく、例えば３つ以上の画素回路に対して１つの制御回路を設けてもよい。例えば、図３２の例では、４つの画素回路Ｑ１１０，Ｑ１２０，Ｑ１３０，Ｑ１４０に対して１つの制御回路Ｑ２１０を設けている。この例では、画素回路Ｑ１１０，Ｑ１２０は、信号ＴＲＧ０，ＴＲＧ１８０に基づいて動作し、画素回路Ｑ１３０，Ｑ１４０は、信号ＴＲＧ９０，ＴＲＧ２７０に基づいて動作する。制御回路Ｑ２１０は、画素回路Ｑ１１０，Ｑ１２０，Ｑ１３０，Ｑ１４０から供給された８つの電圧に基づいて信号ＴＲＧ０，ＴＲＧ９０，ＴＲＧ１８０，ＴＲＧ２７０を生成する。具体的には、制御回路Ｑ２１０は、これらの８つの電圧のうちの少なくとも１つが電圧ＶＲＥＦに到達した場合に、信号ＴＲＧ０，ＴＲＧ９０，ＴＲＧ１８０，ＴＲＧ２７０をともに低レベルにする。制御回路Ｑ２１０は、例えば、上記第２の実施の形態の場合（図１５）と同様に８つのコンパレータ１０２を有するようにしてもよいし、図２０，２１に示したように構成することにより、１つのコンパレータを有するようにしてもよい。また、例えば図３３に示したように、制御回路Ｑ２１０にセレクタ２１１を設け、８つの電圧を時分割的に選択し、選択された電圧のうちの少なくとも１つが電圧ＶＲＥＦに到達した場合に、信号ＴＲＧ０，ＴＲＧ９０，ＴＲＧ１８０，ＴＲＧ２７０をともに低レベルにする。この例では、８つの電圧から、４つの電圧を単位として交互に選択している。

また、例えば、第３の実施の形態に係る距離測定装置３（図２２）では、図３４に示したように、１の画素回路Ｒ１００に対して１つの制御回路Ｒ２００を設けるようにした。そして、画素回路Ｒ１００が電圧ＶＳＬＡ，ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤを制御回路Ｒ２００に供給し、制御回路Ｒ２００が、この電圧ＶＳＬＡ，ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤに基づいて信号ＴＲＧ０，ＴＲＧ９０，ＴＲＧ１８０，ＴＲＧ２７０を生成し、信号ＴＲＧ０，ＴＲＧ９０，ＴＲＧ１８０，ＴＲＧ２７０を画素回路Ｒ１００に供給するようにした。この場合でも、例えば２つ以上の画素回路に対して１つの制御回路を設けてもよい。例えば、図３５の例では、２つの画素回路Ｒ１００，Ｒ１１０に対して１つの制御回路Ｒ２１０を設けている。この例では、画素回路Ｒ１００，Ｒ１１０は、信号ＴＲＧ０，ＴＲＧ９０，ＴＲＧ１８０，ＴＲＧ２７０に基づいて動作する。制御回路Ｒ２１０は、画素回路Ｒ１００，Ｒ１１０から供給された８つの電圧に基づいて信号ＴＲＧ０，ＴＲＧ９０，ＴＲＧ１８０，ＴＲＧ２７０を生成する。具体的には、制御回路Ｒ２１０は、これらの８つの電圧のうちの少なくとも１つが電圧ＶＲＥＦに到達した場合に、信号ＴＲＧ０，ＴＲＧ９０，ＴＲＧ１８０，ＴＲＧ２７０をともに低レベルにする。制御回路Ｒ２１０は、例えば、上記第３の実施の形態の場合（図２２）と同様に８つのコンパレータ１０２を有するようにしてもよいし、図２０，２１に示したように構成することにより、１つのコンパレータを有するようにしてもよい。また、例えば図３３に示した制御回路Ｑ２００と同様に、制御回路Ｒ２１０にセレクタ２１１を設け、８つの電圧を時分割的に選択し、選択された電圧のうちの少なくとも１つが電圧ＶＲＥＦに到達した場合に、信号ＴＲＧ０，ＴＲＧ９０，ＴＲＧ１８０，ＴＲＧ２７０をともに低レベルにしてもよい。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成とすることができる。

（１）光に基づいて電荷を生成可能な第１の受光素子と、
前記第１の受光素子により生成された前記電荷を蓄積可能な複数の第１の蓄積部と、
前記複数の第１の蓄積部に対応して設けられ、それぞれが、オン状態になることにより、前記第１の受光素子において生成された前記電荷を、対応する前記第１の蓄積部に供給可能な複数の第１のトランジスタと、
前記複数の第１の蓄積部に対応して設けられ、それぞれが、対応する前記第１の蓄積部における電圧に応じた第１の検出電圧を出力可能な複数の第１の出力部と、
前記複数の第１の出力部から出力された複数の前記第１の検出電圧に基づいて前記複数の第１のトランジスタのオンオフ動作を制御可能な第１の制御部と
を備えた距離センサ。
（２）前記第１の制御部は、前記複数の第１の検出電圧のうちの少なくとも１つが所定の電圧に到達するまでの第１の期間において、前記複数の第１のトランジスタのうちのいずれか１つをオン状態にするように前記複数の第１のトランジスタをオンオフさせることが可能であり、前記第１の期間の終了タイミングから開始する第２の期間において、前記複数の第１のトランジスタをオフ状態にすることが可能である
前記（１）に記載の距離センサ。
（３）前記第１の受光素子は、発光と非発光とを交互に繰り返す発光動作を行うことが可能な光源から射出された光パルスに応じた反射光パルスを受光可能であり、
前記第１の制御部は、前記第１の期間において、前記複数の第１のトランジスタを、前記発光動作と同期するようにオンオフさせることが可能である
前記（２）に記載の距離センサ。
（４）前記第２の期間の期間内の第３の期間において、前記複数の第１の検出電圧を読み出す読出部をさらに備えた
前記（３）に記載の距離センサ。
（５）前記複数の第１の検出電圧に基づいて、前記光源から射出された光に応じた光が前記第１の受光素子において受光されるまでの時間を検出可能な処理部をさらに備えた
前記（３）または（４）に記載の距離センサ。
（６）光に基づいて電荷を生成可能な第２の受光素子と、
前記第２の受光素子により生成された前記電荷を蓄積可能な複数の第２の蓄積部と、
前記複数の第２の蓄積部に対応して設けられ、それぞれが、オン状態になることにより、前記第２の受光素子において生成された前記電荷を、対応する前記第２の蓄積部に供給可能な複数の第２のトランジスタと、
前記複数の第２の蓄積部に対応して設けられ、それぞれが、対応する前記第２の蓄積部における電圧に応じた第２の検出電圧を出力可能な複数の第２の出力部と
をさらに備え、
前記第１の制御部は、前記複数の第１の検出電圧、および前記複数の第２の出力部から出力された複数の前記第２の検出電圧に基づいて、前記複数の第１のトランジスタおよび前記複数の第２のトランジスタのオンオフ動作を制御可能である
前記（１）に記載の距離センサ。
（７）前記第１の制御部は、前記複数の第１の検出電圧および前記複数の第２の検出電圧のうちの少なくとも１つが所定の電圧に到達するまでの第１の期間において、前記複数の第１のトランジスタのうちのいずれか１つをオン状態にするように前記複数の第１のトランジスタをオンオフさせるとともに前記複数の第２のトランジスタのうちのいずれか１つをオン状態にするように前記複数の第２のトランジスタをオンオフさせることが可能であり、前記第１の期間の終了タイミングから開始する第２の期間において、前記複数の第１のトランジスタおよび前記複数の第２のトランジスタをオフ状態にすることが可能である
前記（６）に記載の距離センサ。
（８）前記第１の期間において、前記複数の第２のトランジスタのオンオフタイミングは、前記複数の第１のトランジスタのオンオフタイミングと同じである
前記（６）または（７）に記載の距離センサ。
（９）前記第１の期間において、前記複数の第２のトランジスタのオンオフタイミングは、前記複数の第１のトランジスタのオンオフタイミングと異なる
前記（６）または（７）に記載の距離センサ。
（１０）前記第１の制御部は、
前記複数の検出電圧のうちの少なくとも１つが所定の電圧に到達したことを検出可能な検出部と、
前記検出部による検出結果を保持する保持部と、
前記保持部による保持結果に基づいて前記複数の第１のトランジスタのオンオフ動作を制御する駆動部と
を有する
前記（１）から（９）のいずれかに記載の距離センサ。
（１１）前記検出部は、前記複数の検出電圧に対応して設けられ、それぞれが、互いに接続されたソースと、対応する前記検出電圧が供給されることが可能なゲートとを有する複数の第３のトランジスタを有する
前記（１０）に記載の距離センサ。
（１２）前記検出部は、
第１の容量素子と、
第２の容量素子と、
ソースと、前記複数の第３のトランジスタのソースと前記第１の容量素子を介して接続されたゲートとを有する第４のトランジスタと、
前記第４のトランジスタのソースに接続されたソースと、前記第２の容量素子を介して前記所定の電圧が供給されることが可能なゲートとを有する第５のトランジスタと
を有する
前記（１１）に記載の距離センサ。
（１３）前記検出部は
前記複数の第３のトランジスタに対応して設けられた複数の第３の容量素子と、
第４の容量素子と、
前記複数の第３のトランジスタのソースに接続されたソースと、前記第４の容量素子を介して前記所定の電圧が供給されることが可能なゲートとを有する第６のトランジスタと
を有し、
前記複数の第３のトランジスタのそれぞれゲートには、対応する前記第３の容量素子を介して、対応する前記検出電圧が供給された
前記（１１）に記載の距離センサ。
（１４）前記複数の第１のトランジスタは、第１のスイッチングトランジスタと、第２のスイッチングトランジスタとを有し、
前記複数の第１の蓄積部は、第１の電荷蓄積部と、第２の電荷蓄積部とを有し、
オン状態になることにより、第１のノードと前記第１の受光素子とを接続可能な第７のトランジスタと、
オン状態になることにより、第２のノードと前記第１の電荷蓄積部とを接続可能な第８のトランジスタと、
オン状態になることにより、第３のノードと前記第２の電荷蓄積部とを接続可能な第９のトランジスタと、
前記第１のノードと前記第２のノードとの間に挿設された第５の容量素子と、
前記第１のノードと前記第３のノードとの間に挿設された第６の容量素子と、
オン状態になることにより、前記第１のノードに第１の電圧を印加可能な第１０のトランジスタと、
オン状態になることにより、前記第２のノードに第２の電圧を印加可能な第１１のトランジスタと、
オン状態になることにより、前記第３のノードに前記第２の電圧を印加可能な第１２のトランジスタと
前記第７のトランジスタ、前記第８のトランジスタ、前記第９のトランジスタ、前記第１０のトランジスタ、前記第１１のトランジスタ、および前記第１２のトランジスタの動作を制御可能な第２の制御部と
をさらに備えた
前記（２）から（５）のいずれかに記載の距離センサ。
（１５）前記第２の制御部は、
前記第１の期間の前の第１の準備期間において、前記第７のトランジスタ、前記第１０のトランジスタ、前記第１１のトランジスタ、および前記第１２のトランジスタをオン状態にするとともに、前記第８のトランジスタおよび前記第９のトランジスタをオフ状態にすることが可能であり、
前記第１の準備期間と前記第１の期間との間の第２の準備期間において、前記第７のトランジスタ、前記第１１のトランジスタ、および前記第１２のトランジスタをオン状態にするとともに、前記第８のトランジスタ、前記第９のトランジスタ、および前記第１０のトランジスタをオフ状態にすることが可能であり、
前記第２の準備期間と前記第１の期間との間の第３の準備期間において、前記第８のトランジスタ、前記第９のトランジスタ、および前記第１０のトランジスタをオン状態にするとともに、前記第７のトランジスタ、前記第１１のトランジスタ、および前記第１２のトランジスタをオフ状態にすることが可能である
前記（１４）に記載の距離センサ。
（１６）前記第１の受光素子、前記複数の第１の蓄積部、前記複数の第１のトランジスタ、および複数の第１の出力部は、第１の基板に形成され、
前記第１の制御部は、前記第１の基板と重ね合わされた第２の基板に形成された
前記（１）から（１５）のいずれかに記載の距離センサ。
（１７）発光と非発光とを交互に繰り返す発光動作を行うことが可能な光源と、
前記光源から射出された光に応じた光を受光可能であり、受光した光に基づいて電荷を生成可能な第１の受光素子と、
前記第１の受光素子により生成された前記電荷を蓄積可能な複数の第１の蓄積部と、
前記複数の第１の蓄積部に対応して設けられ、それぞれが、オン状態になることにより、前記第１の受光素子において生成された前記電荷を、対応する前記第１の蓄積部に供給可能な複数の第１のトランジスタと、
前記複数の第１の蓄積部に対応して設けられ、それぞれが、対応する前記第１の蓄積部における電圧に応じた第１の検出電圧を出力可能な複数の第１の出力部と、
前記複数の第１の出力部から出力された複数の前記第１の検出電圧に基づいて前記複数の第１のトランジスタのオンオフ動作を制御可能な第１の制御部と
を備えた距離測定装置。

１〜３…距離測定装置、１１…光源、１２…光源制御部、１３…光学系、１４…制御部、２０，４０，５０…撮像部、２１，４１，５１…画素アレイ、２２，４２，５２…駆動部、２４，４４，５４…処理部、２５…撮像制御部、２６…参照信号生成部、３０…読出部、３１，３２…容量素子、３３…電流源、３４…コンパレータ、３５…カウンタ、３６…ラッチ、１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄ…電流源、１０２Ａ，１０２Ｂ，１０２Ｃ，１０２Ｄ…コンパレータ、１０３，１１３…反転論理積回路、１０４…ラッチ、１０５Ａ，１０５Ｂ，１０５Ｃ，１０５Ｄ，１０７Ａ，１０７Ｂ，１１５Ａ，１１５Ｂ，１１５Ｃ，１１５Ｄ，１１７Ａ，１１７Ｂ，１１７Ｃ，１１７Ｃ…論理積回路、１１１Ａ，１１１Ｂ，１１１Ｃ，１１１Ｃ…トランジスタ、１１２Ａ，１１２Ｂ，１１２Ｃ，１１２Ｃ…電流源、１２０…コンパレータ、１２１，１２２…容量素子、１２３〜１２６…トランジスタ、１２７，１２８…スイッチ、１２９…電流源、１３０…コンパレータ、１３１Ａ，１３１Ｂ，１３１Ｃ，１３１Ｄ…容量素子、１３２Ａ，１３２Ｂ，１３２Ｃ，１３２Ｄ，１３３Ａ，１３３Ｂ，１３３Ｃ，１３３Ｄ…トランジスタ、１３４Ａ，１３４Ｂ，１３４Ｃ，１３４Ｄ…スイッチ、１３５…容量素子、１３６…トランジスタ、１３７…スイッチ、１３８，１３９…トランジスタ、２０１，２０２…半導体基板、２１１…セレクタ、ＡＭＰＡ，ＡＭＰＢ，ＡＭＰＣ，ＡＭＰＤ，ＣＭＲ，ＩＳＷＡ，ＩＳＷＢ，ＯＦＧ，ＲＳＴ，ＲＳＴ１，ＲＳＴ２，ＲＳＴＡ，ＲＳＴＢ，ＲＳＴＣ，ＲＳＴＤ，ＳＥＬＡ，ＳＥＬＡ２，ＳＥＬＢ，ＳＥＬＢ２，ＳＥＬＣ，ＳＥＬＣ２，ＳＥＬＤ，ＳＥＬＤ２，ＴＧＡ，ＴＧＢ，ＴＧＣ，ＴＧＤ…トランジスタ、ＢＵＳ…バス配線、ＣＣ，ＳＣＭＲ，ＳＣＴＬ，ＳＩＳＷ，ＳＯＦＧ，ＳＲＥＳＥＴ，ＳＲＳＴ，ＳＳＥＬ，ＳＳＥＬＣ，ＳＳＥＴ，ＳＳＷ…制御信号、ＣＫＡＬ，ＣＫＢＬ，ＣＫＣＬ，ＣＫＤＬ，ＣＫＩＬ，ＣＫＬ，ＣＫＱＬ…クロック信号線、ＣＬＫ，ＳＣＫ，ＳＣＫＡ，ＳＣＫＢ，ＳＣＫＣ，ＳＣＫＤ，ＳＣＫＩ，ＳＣＫＱ…クロック信号、ＣＭＰ，ＣＯＡ，ＣＯＢ，ＣＯＣ，ＣＯＤ，Ｉ（φ），Ｑ（φ），ＱＯ，ＴＲＧ０，ＴＲＧ９０，ＴＲＧ１８０，ＴＲＧ２７０…信号、ＣＮＴ…カウント値、ＣＳ…電流源、ＣＴＬＬ，ＲＳＴＬ，ＳＥＬＬ，ＳＥＬＣＬ，ＳＥＴＬ…制御線、ＤＡＴＡ，ＤＡＴＡ０…画像信号、Ｄ１…露光動作、Ｄ２…読出動作、ＦＤＡ，ＦＤＢ，ＦＤＣ，ＦＤＤ…フローティングディフュージョン、Ｌ１…光パルス、Ｌ２…反射光パルス、Ｐ，Ｑ，Ｒ…撮像画素、ＰＤ，ＰＤ１，ＰＤ２…フォトダイオード、Ｐ１００，Ｐ１００Ａ，Ｑ１１０，Ｑ１２０，Ｑ１３０，Ｑ１４０、Ｒ１００，Ｒ１１０…画素回路、Ｐ２００，Ｐ２００Ａ，Ｑ２００，Ｑ２１０，Ｒ２００，Ｒ２００Ａ，Ｒ２１０…制御回路、ＲＥＦ…参照信号、ＳＧＬ，ＳＧＬＡ，ＳＧＬＢ…信号線、ＳＩＧ…画素信号、Ｓ１…撮像面、Ｓ０，Ｓ９０，Ｓ１８０，Ｓ２７０…電荷、ＴＡ…露光可能期間、ＴＢ…露光期間、ＴＣ…背景光露光期間、Ｔ１，Ｔ２…変換期間、ＶＤＤ…電源電圧、ＶＲＥＦ，ＶＲＳＴ，ＶＲＳＴＸ，ＶＳＬＡ，ＶＳＬＢ，ＶＳＬＣ，ＶＳＬＤ…電圧、φ…位相。

Claims (17)

1. 光に基づいて電荷を生成可能な第１の受光素子と、
   前記第１の受光素子により生成された前記電荷を蓄積可能な複数の第１の蓄積部と、
   前記複数の第１の蓄積部に対応して設けられ、それぞれが、オン状態になることにより、前記第１の受光素子において生成された前記電荷を、対応する前記第１の蓄積部に供給可能な複数の第１のトランジスタと、
   前記複数の第１の蓄積部に対応して設けられ、それぞれが、対応する前記第１の蓄積部における電圧に応じた第１の検出電圧を出力可能な複数の第１の出力部と、
   前記複数の第１の出力部から出力された複数の前記第１の検出電圧に基づいて前記複数の第１のトランジスタのオンオフ動作を制御可能な第１の制御部と
   を備えた距離センサ。
2. 前記第１の制御部は、前記複数の第１の検出電圧のうちの少なくとも１つが所定の電圧に到達するまでの第１の期間において、前記複数の第１のトランジスタのうちのいずれか１つをオン状態にするように前記複数の第１のトランジスタをオンオフさせることが可能であり、前記第１の期間の終了タイミングから開始する第２の期間において、前記複数の第１のトランジスタをオフ状態にすることが可能である
   請求項１に記載の距離センサ。
3. 前記第１の受光素子は、発光と非発光とを交互に繰り返す発光動作を行うことが可能な光源から射出された光パルスに応じた反射光パルスを受光可能であり、
   前記第１の制御部は、前記第１の期間において、前記複数の第１のトランジスタを、前記発光動作と同期するようにオンオフさせることが可能である
   請求項２に記載の距離センサ。
4. 前記第２の期間の期間内の第３の期間において、前記複数の第１の検出電圧を読み出す読出部をさらに備えた
   請求項３に記載の距離センサ。
5. 前記複数の第１の検出電圧に基づいて、前記光源から射出された光に応じた光が前記第１の受光素子において受光されるまでの時間を検出可能な処理部をさらに備えた
   請求項３に記載の距離センサ。
6. 光に基づいて電荷を生成可能な第２の受光素子と、
   前記第２の受光素子により生成された前記電荷を蓄積可能な複数の第２の蓄積部と、
   前記複数の第２の蓄積部に対応して設けられ、それぞれが、オン状態になることにより、前記第２の受光素子において生成された前記電荷を、対応する前記第２の蓄積部に供給可能な複数の第２のトランジスタと、
   前記複数の第２の蓄積部に対応して設けられ、それぞれが、対応する前記第２の蓄積部における電圧に応じた第２の検出電圧を出力可能な複数の第２の出力部と
   をさらに備え、
   前記第１の制御部は、前記複数の第１の検出電圧、および前記複数の第２の出力部から出力された複数の前記第２の検出電圧に基づいて、前記複数の第１のトランジスタおよび前記複数の第２のトランジスタのオンオフ動作を制御可能である
   請求項１に記載の距離センサ。
7. 前記第１の制御部は、前記複数の第１の検出電圧および前記複数の第２の検出電圧のうちの少なくとも１つが所定の電圧に到達するまでの第１の期間において、前記複数の第１のトランジスタのうちのいずれか１つをオン状態にするように前記複数の第１のトランジスタをオンオフさせるとともに前記複数の第２のトランジスタのうちのいずれか１つをオン状態にするように前記複数の第２のトランジスタをオンオフさせることが可能であり、前記第１の期間の終了タイミングから開始する第２の期間において、前記複数の第１のトランジスタおよび前記複数の第２のトランジスタをオフ状態にすることが可能である
   請求項６に記載の距離センサ。
8. 前記第１の期間において、前記複数の第２のトランジスタのオンオフタイミングは、前記複数の第１のトランジスタのオンオフタイミングと同じである
   請求項６に記載の距離センサ。
9. 前記第１の期間において、前記複数の第２のトランジスタのオンオフタイミングは、前記複数の第１のトランジスタのオンオフタイミングと異なる
   請求項６に記載の距離センサ。
10. 前記第１の制御部は、
    前記複数の検出電圧のうちの少なくとも１つが所定の電圧に到達したことを検出可能な検出部と、
    前記検出部による検出結果を保持する保持部と、
    前記保持部による保持結果に基づいて前記複数の第１のトランジスタのオンオフ動作を制御する駆動部と
    を有する
    請求項１に記載の距離センサ。
11. 前記検出部は、前記複数の検出電圧に対応して設けられ、それぞれが、互いに接続されたソースと、対応する前記検出電圧が供給されることが可能なゲートとを有する複数の第３のトランジスタを有する
    請求項１０に記載の距離センサ。
12. 前記検出部は、
    第１の容量素子と、
    第２の容量素子と、
    ソースと、前記複数の第３のトランジスタのソースと前記第１の容量素子を介して接続されたゲートとを有する第４のトランジスタと、
    前記第４のトランジスタのソースに接続されたソースと、前記第２の容量素子を介して前記所定の電圧が供給されることが可能なゲートとを有する第５のトランジスタと
    を有する
    請求項１１に記載の距離センサ。
13. 前記検出部は
    前記複数の第３のトランジスタに対応して設けられた複数の第３の容量素子と、
    第４の容量素子と、
    前記複数の第３のトランジスタのソースに接続されたソースと、前記第４の容量素子を介して前記所定の電圧が供給されることが可能なゲートとを有する第６のトランジスタと
    を有し、
    前記複数の第３のトランジスタのそれぞれゲートには、対応する前記第３の容量素子を介して、対応する前記検出電圧が供給された
    請求項１１に記載の距離センサ。
14. 前記複数の第１のトランジスタは、第１のスイッチングトランジスタと、第２のスイッチングトランジスタとを有し、
    前記複数の第１の蓄積部は、第１の電荷蓄積部と、第２の電荷蓄積部とを有し、
    オン状態になることにより、第１のノードと前記第１の受光素子とを接続可能な第７のトランジスタと、
    オン状態になることにより、第２のノードと前記第１の電荷蓄積部とを接続可能な第８のトランジスタと、
    オン状態になることにより、第３のノードと前記第２の電荷蓄積部とを接続可能な第９のトランジスタと、
    前記第１のノードと前記第２のノードとの間に挿設された第５の容量素子と、
    前記第１のノードと前記第３のノードとの間に挿設された第６の容量素子と、
    オン状態になることにより、前記第１のノードに第１の電圧を印加可能な第１０のトランジスタと、
    オン状態になることにより、前記第２のノードに第２の電圧を印加可能な第１１のトランジスタと、
    オン状態になることにより、前記第３のノードに前記第２の電圧を印加可能な第１２のトランジスタと
    前記第７のトランジスタ、前記第８のトランジスタ、前記第９のトランジスタ、前記第１０のトランジスタ、前記第１１のトランジスタ、および前記第１２のトランジスタの動作を制御可能な第２の制御部と
    をさらに備えた
    請求項２に記載の距離センサ。
15. 前記第２の制御部は、
    前記第１の期間の前の第１の準備期間において、前記第７のトランジスタ、前記第１０のトランジスタ、前記第１１のトランジスタ、および前記第１２のトランジスタをオン状態にするとともに、前記第８のトランジスタおよび前記第９のトランジスタをオフ状態にすることが可能であり、
    前記第１の準備期間と前記第１の期間との間の第２の準備期間において、前記第７のトランジスタ、前記第１１のトランジスタ、および前記第１２のトランジスタをオン状態にするとともに、前記第８のトランジスタ、前記第９のトランジスタ、および前記第１０のトランジスタをオフ状態にすることが可能であり、
    前記第２の準備期間と前記第１の期間との間の第３の準備期間において、前記第８のトランジスタ、前記第９のトランジスタ、および前記第１０のトランジスタをオン状態にするとともに、前記第７のトランジスタ、前記第１１のトランジスタ、および前記第１２のトランジスタをオフ状態にすることが可能である
    請求項１４に記載の距離センサ。
16. 前記第１の受光素子、前記複数の第１の蓄積部、前記複数の第１のトランジスタ、および複数の第１の出力部は、第１の基板に形成され、
    前記第１の制御部は、前記第１の基板と重ね合わされた第２の基板に形成された
    請求項１に記載の距離センサ。
17. 発光と非発光とを交互に繰り返す発光動作を行うことが可能な光源と、
    前記光源から射出された光に応じた光を受光可能であり、受光した光に基づいて電荷を生成可能な第１の受光素子と、
    前記第１の受光素子により生成された前記電荷を蓄積可能な複数の第１の蓄積部と、
    前記複数の第１の蓄積部に対応して設けられ、それぞれが、オン状態になることにより、前記第１の受光素子において生成された前記電荷を、対応する前記第１の蓄積部に供給可能な複数の第１のトランジスタと、
    前記複数の第１の蓄積部に対応して設けられ、それぞれが、対応する前記第１の蓄積部における電圧に応じた第１の検出電圧を出力可能な複数の第１の出力部と、
    前記複数の第１の出力部から出力された複数の前記第１の検出電圧に基づいて前記複数の第１のトランジスタのオンオフ動作を制御可能な第１の制御部と
    を備えた距離測定装置。
    

Images