JP2023061645A - 光電変換装置、光電変換システム、移動体、機器 - Google Patents

Abstract

【課題】 露光期間の制御範囲に制約が伴う課題がある。【解決手段】 露光期間の開始と終了とを規定する信号が制御ノードに入力されるクエンチ素子と、前記クエンチ素子に接続されたアバランシェフォトダイオードとを各々が有する複数の画素が複数の行に渡って配された画素部と、前記画素の信号を読み出す読み出し処理と、前記露光期間の開始処理と、前記露光期間の終了処理とを、１行もしくは２つ以上の行を単位として、前記複数の行に対して行順次に行うことで前記画素部の走査を行う走査部と、前記読み出し処理のタイミングを制御する同期信号を前記走査部に出力する制御部とを有し、前記開始処理と前記終了処理の少なくとも一方のタイミングが、前記同期信号とは別の制御信号によって制御されることを特徴とする光電変換装置である。【選択図】 図４

Description

本開示は光電変換装置、光電変換システム、移動体、機器に関する。

各々がアバランシェフォトダイオード（ＡＰＤ）を含む複数の画素が配置された画素アレイを含む光電変換装置が知られている。ＡＰＤが備えるＰＮ接合領域において、入射光によって生成した電荷によりアバランシェ増倍が生じる。

特許文献１には、ＡＰＤと、ＡＰＤに接続されたクエンチ回路と、ゲートにパルス信号が入力されるクエンチ回路と、当該パルス信号を生成するパルス生成回路とを備えた装置が開示されている。パルス生成回路は、クエンチ回路のオン、オフを制御する。このパルス信号により、ＡＰＤの露光期間が制御されている。

特開２０２０－１２３８４７号公報

特許文献１に記載の技術では、露光期間の制御に関する検討が為されていない。

露光期間の制御として、画素の走査を制御する垂直同期信号、あるいは画素の行ごとの読み出し処理を制御する水平同期信号と同期して設定する方法が考えられる。この方法の場合、垂直同期信号あるいは水平同期信号のタイミングにより露光期間の調整範囲が規定される。したがって、露光期間の制御範囲に制約が伴う課題がある。

本開示の一の側面は、露光期間の開始と終了とを規定するパルス信号がゲートに入力されるクエンチ素子と、前記クエンチ素子に接続されたアバランシェフォトダイオードとを各々が有する複数の画素が複数の行に渡って配された画素部と、前記画素の信号を読み出す読み出し処理と、前記露光期間の開始処理と、前記露光期間の終了処理とを、１行もしくは２つ以上の行を単位として、前記複数の行に対して行順次に行うことで前記画素部の走査を行う走査部と、前記読み出し処理のタイミングを制御する同期信号を前記走査部に出力する制御部とを有し、前記開始処理と前記終了処理の少なくとも一方のタイミングが、前記同期信号とは別の制御信号によって制御されることを特徴とする光電変換装置である。

本開示により、露光時間の制御範囲に関する制約を低減でき、露光時間をより適切に設定することができる。

光電変換装置の構成図 画素の構成図 制御部の構成図 垂直走査制御部の構成図 垂直走査部の構成図 画素駆動のタイミング図 垂直走査制御部の構成図 垂直走査部の構成図 画素駆動のタイミング図 垂直走査制御部の構成図 垂直走査部の構成図 画素駆動のタイミング図 制御部の構成図 垂直走査制御部の構成図 垂直走査部の構成図 画素駆動のタイミング図 制御部の構成図 垂直走査制御部の構成図 垂直走査部の構成図 画素駆動のタイミング図 垂直走査制御部の構成図 垂直走査部の構成図 画素駆動のタイミング図 垂直走査制御部の構成図 垂直走査部の構成図 画素駆動のタイミング図 光電変換システムの構成を示す図 移動体の構成、動作を示す図 機器の構成を示す図

以下、図面を参照しながら各実施形態を説明する。

なお、以下に述べる各実施形態では、光電変換装置の一例として、撮像装置を中心に説明する。ただし、各実施形態は、撮像装置に限られるものではなく、光電変換装置の他の例にも適用可能である。例えば、測距装置（焦点検出やＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）を用いた距離測定等の装置）、測光装置（入射光量の測定等の装置）などがある。

なお、以下に述べる実施形態に記載されるトランジスタの導電型は一例のものであって、実施例中に記載された導電型のみに限定されるものでは無い。実施形態中に記載された導電型に対し、導電型は適宜変更できるし、この変更に伴って、トランジスタのゲート、ソース、ドレインの電位は適宜変更される。

例えば、スイッチとして動作させるトランジスタであれば、ゲートに供給する電位のローレベルとハイレベルとを、導電型の変更に伴って、実施形態中の説明に対し逆転させるようにすればよい。また、以下に述べる実施例中に記載される半導体領域の導電型についても一例のものであって、実施形態中に記載された導電型のみに限定されるものでは無い。実施形態中に記載された導電型に対し、導電型は適宜変更できるし、この変更に伴って、半導体領域の電位は適宜変更される。たとえば、以下の実施形態ではアバランシェダイオードに接続されたクエンチ素子１２をＰＭＯＳトランジスタとした例を説明するが、ＮＭＯＳトランジスタに変更してもよい。この場合、ゲートに供給される信号のハイレベル、ローレベルを変更すればよい。

＜第１実施形態＞
〔光電変換装置１００の全体説明〕
図１は、本実施形態による光電変換装置の概略構成を示すブロック図である。本実施形態による光電変換装置１００は、図１に示すように、画素部１０と、制御部２０と、垂直走査部３０（走査部）と、信号処理部４０と、水平走査部５０（第２走査部）と、出力部６０と、を含む。

画素部１０には、複数の行及び複数列に渡って配された複数の画素Ｐが設けられている。図１には、第１行から第Ｎ行までのＮ行と、第１列から第Ｍ列までのＭ列に配された画素Ｐを、行番号及び列番号を示す符号とともに示している。例えば、第１行第１列に配された画素Ｐには、Ｐ（１，１）の符号を付している。

なお、画素部１０には、必ずしも画素Ｐが複数列に配されている必要はない。例えば、画素Ｐが１列、複数の行に配されていても良い。

画素部１０の画素アレイの各行には、第１の方向（図１において横方向）に延在して、制御線群１５０が配されている。制御線群１５０は、第１の方向に並ぶ画素Ｐにそれぞれ接続され、これら１行に配された複数列の画素Ｐに対して共通に接続されている。なお、制御線群１５０は、１行の画素Ｐを制御するための複数の制御線を含む。この複数の制御線のそれぞれは、後述する信号ｐＣＬＫ、信号ｐＲＥＳ、信号ｐＶＳＥＬを垂直走査部３０から対応する行の画素Ｐに伝送する。垂直走査部３０は、画素部１０の各行の画素Ｐを１行ずつ、あるいは２つ以上の行を単位として行順次に選択する。これにより、垂直走査部３０による画素部１０の行走査（垂直走査）が行われる。なお、ここでいう「単位」とは、垂直走査部３０によって選択する期間が重なっている１つ、あるいは２つ以上の画素行を１つのグループとして纏めて表すものである。

制御線群１５０の延在する第１の方向は、行方向或いは水平方向と表記することがある。なお、図１には、制御線群１５０を、行番号を示す符号とともに表している。例えば、第１行の制御線群には、１５０［１］の符号を付している。

各行の制御線群１５０は、垂直走査部３０に接続されている。垂直走査部３０は、画素Ｐを駆動するための制御信号を、制御線を介して画素Ｐに供給する。

画素部１０の画素アレイの各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、出力線１５２が配されている。出力線１５２は、第２の方向に並ぶ画素Ｐにそれぞれ接続され、これら画素Ｐに共通の信号線をなしている。

出力線１５２の延在する第２の方向は、列方向或いは垂直方向と表記することがある。なお、図１には、出力線１５２を、列番号を示す符号とともに表している。例えば、第１列の出力線には、ｐＯＵＴ［１］の符号を付している。出力線１５２の各々には、垂直走査部３０によって選択された行の画素Ｐからデジタル信号である画素信号が出力される。典型的には、画素信号は複数ビットのデジタル信号である。出力線１５２は、複数ビットのデジタル信号のうち、対応する１ビットの信号を伝送する信号線を複数含むバスの形態とすることができる。これにより、デジタル信号の各ビットの信号をパラレル伝送することができる。また、このバスを１列の画素Ｐに対して複数設けてもよい。この複数のバスのうちの一部のバスが、複数の行の一部の行の画素Ｐに接続され、別の一部のバスが別の一部の行の画素Ｐに接続される。これにより、複数の行の画素Ｐのデジタル信号を並行して読み出すことができる。なお、本開示はこの形態に限定されるものではなく、１列の画素Ｐに対応する出力線１５２を１本のみとし、複数ビットのデジタル信号をシリアルに伝送するようにしてもよい。

出力線１５２は、信号処理部４０に接続されている。信号処理部４０は、画素部１０の各列に対応してそれぞれ設けられており、対応する列の出力線１５２に接続されている。信号処理部４０は、対応する列の出力線１５２を介して画素Ｐから出力される画素信号を保持する保持部を備える。

水平走査部５０は、信号処理部４０から信号を読み出すための制御信号を信号処理部４０に供給する回路部である。水平走査部５０は、各列の信号処理部４０に、制御線１５４を介して制御信号を供給する。水平走査部５０から制御信号を受信した信号処理部４０は、保持部に保持している信号を、出力部６０へと出力する。この水平走査部５０が複数列の信号処理部４０を１列ずつ、あるいは２つ以上の列ずつ選択することによって列走査（水平走査）が行われる。水平走査部５０には水平同期信号ＨＤが制御部２０から入力される。水平走査部５０は水平同期信号ＨＤのレベルが変化すると、各列の信号処理部４０の水平走査（第２走査）を開始する。典型的には、水平同期信号ＨＤがローレベルからハイレベルに遷移することによって、水平走査部５０は各列の信号処理部４０の水平走査を開始する。水平同期信号ＨＤは、水平走査が行われる周期を制御する信号である。

なお、図１には、制御線１５４を、列番号を示す符号とともに表している。例えば、第１列の制御線には、１５４［１］の符号を付している。

出力部６０は、信号処理部４０から出力された信号を、光電変換装置１００の外部へ出力するための回路部である。なお、出力部６０は、ノイズ低減処理や補正処理など、種々の処理を行ってから光電変換装置１００の外部に信号を出力するようにしても良い。

制御部２０は、垂直走査部３０、信号処理部４０、水平走査部５０、出力部６０の動作やそのタイミングを制御する制御信号を供給するための回路部である。

ＣＰＵ７０は、プログラムを実行することにより、制御部２０を介して光電変換装置を制御するための回路部である。

なお、制御部２０、垂直走査部３０、信号処理部４０、水平走査部５０、出力部６０、ＣＰＵ７０の動作やそのタイミングを制御する制御信号の少なくとも一部は、光電変換装置１００の外部から供給してもよい。

〔画素Ｐ（ｍ，ｎ）〕
図２は、本実施例の光電変換装置の画素Ｐ（ｍ，ｎ）の構成を示した図である。

画素Ｐ（ｍ，ｎ）は、ＡＰＤ１１、クエンチ素子１２、波形整形部１３、カウンタ１４、画素出力回路１５を有する。

ＡＰＤ１１は、入射光に応じて（光子の入射に応じて）光電変換により電荷対を生成する。ＡＰＤ１１のアノードには、電圧ＶＬ（第１電圧）が供給される。また、ＡＰＤ１１のカソードには、アノードに供給される電圧ＶＬよりも高い電圧ＶＨ（第２電圧）が供給される。アノードとカソードには、ＡＰＤ１１がアバランシェ増倍動作をするような逆バイアス電圧が供給される。このような電圧を供給した状態とすることで、入射光によって生じた電荷（種電荷）がアバランシェ増倍を起こし、アバランシェ電流が発生する。

なお、逆バイアスの電圧が供給される場合において、アノードおよびカソードの電位差が降伏電圧より大きい電位差で動作させるガイガーモードと、アノードおよびカソードの電位差が降伏電圧近傍、もしくはそれ以下の電圧差で動作させるリニアモードがある。

ガイガーモードで動作させるＡＰＤをＳＰＡＤ（シングルフォトンアバランシェダイオード）と呼ぶ。例えば、電圧ＶＬ（第１電圧）は、－３０Ｖ、電圧ＶＨ（第２電圧）は、３Ｖである。ＡＰＤ１１は、リニアモードで動作させてもよいし、ガイガーモードで動作させてもよい。

クエンチ素子１２は、電圧ＶＨを供給する電源線とＡＰＤ１１に接続される。クエンチ素子１２は、アバランシェ増倍による信号増倍時に負荷回路（クエンチ回路）として機能する。

クエンチ素子１２は、トランジスタにより構成することができる。例えばクエンチ素子１２をＭＯＳトランジスタで構成することができ、図２では、クエンチ素子１２がＰＭＯＳトランジスタである場合を示している。

クエンチ素子１２は、制御ノードであるゲートに信号ｐＣＬＫが入力される。信号ｐＣＬＫが非アクティブの場合にはクエンチ素子１２は非導通状態（オフ状態）にある。一方で、信号ｐＣＬＫがアクティブの場合にはクエンチ素子１２は導通状態（オン状態）にある。クエンチ素子１２が非導通状態のときには、ＡＰＤ１１に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ（クエンチ動作）。また、クエンチ素子１２が導通状態のときには、クエンチ動作で電圧降下した分の電流を流すことにより、ＡＰＤ１１に供給する電圧を電圧ＶＨへと戻す働きを持つ（リチャージ動作）。なお、クエンチ素子１２のオフ状態は、電圧ＶＨを供給する電源線とＡＰＤ１１との間の電気的経路を完全な非導通（遮断）としなくても良く、クエンチ動作に必要な抵抗値になるように制御されればよい。したがって、クエンチ素子１２のオフ状態は、クエンチ素子１２のオン状態に比べて電源線とＡＰＤ１１の間の電気的経路の抵抗値が大きい状態とすれば良い。

クエンチ素子１２のゲートには、制御線（図１では不図示）を介して信号ｐＣＬＫ［ｎ］が供給され、クエンチ素子１２の導通状態、非導通状態を切り替える。この信号ｐＣＬＫは、画素Ｐの露光期間の開始と終了を規定する制御信号としてクエンチ素子１２のゲートに入力されるパルス信号である。

波形整形部１３は、光子検出時に得られるＡＰＤ１１のカソードの電位変化を整形して、パルス信号を出力する。波形整形部１３としては、例えば、インバータ回路が用いられる。なお、図２では、波形整形部１３としてインバータを一つ用いた例を示したが、複数のインバータを直列接続した回路を用いてもよい。また、波形整形部１３として波形整形効果があるその他の回路を用いてもよい。

カウンタ１４は、波形整形部１３から出力されたパルス信号の数をカウントするとともに、カウント値を保持する。また、制御線（図１では不図示）を介して垂直走査部３０から信号ｐＲＥＳ［ｎ］が供給される。この信号ｐＲＥＳ［ｎ］がアクティブの場合、カウンタ１４に保持されたカウント値が初期値にリセットされる。この初期値は全ビットが０である場合が典型的であるが、他の初期値へのリセットとしても良い。

画素出力回路１５には、制御線を介して垂直走査部３０から信号ｐＶＳＥＬ［ｎ］が供給される。この信号ｐＶＳＥＬ［ｎ］は、カウンタ１４と信号線ｐＯＵＴ［ｍ］との電気的な接続、非接続を切り替える。画素出力回路１５には、例えば、信号を出力するためのバッファ回路などを含む。

また、ＡＰＤ１１とクエンチ素子１２との間にトランジスタ等のスイッチをさらに配して、電気的な接続、非接続を切り替えてもよい。同様に、クエンチ素子１２に供給される電圧ＶＨの供給、非供給を切り替えるトランジスタ等のスイッチを図２の構成に対してさらに配しても良い。このスイッチは画素ごとに設けられても良いし、画素行ごとに設けられてもよい。また、全画素に対して１つのスイッチが共有されていても良い。同様に、ＡＰＤ１１に供給される電圧ＶＬの供給、非供給を切り替えるトランジスタ等のスイッチを図２の構成に対してさらに配しても良い。このスイッチは画素ごとに設けられても良いし、画素行ごとに設けられてもよい。また、全画素に対して１つのスイッチが共有されていても良い。

本実施形態では、カウンタ１４を用いる構成を示した。しかし、カウンタ１４の代わりに、時間・デジタル変換回路（Ｔｉｍｅ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：以下、ＴＤＣ）、メモリを用いて、パルス検出タイミングを取得する光電変換装置１００としてもよい。このとき、波形整形部１３から出力されたパルス信号の発生タイミングは、ＴＤＣによってデジタル信号に変換される。ＴＤＣには、パルス信号のタイミングの測定に、図１の垂直走査部３０から制御線（図１では不図示）を介して、信号ｐＲＥＦ［ｎ］が供給される。ＴＤＣは、信号ｐＲＥＦ［ｎ］を基準として、波形整形部１３を介して各画素から出力された信号の入力タイミングを相対的な時間としたときの信号をデジタル信号として取得する。

〔制御部２０〕
図３は、制御部２０の構成図である。制御部２０には、制御部２０の外部に設けられたＣＰＵ７０から制御信号が入力される。制御部２０は、同期信号生成部２１、垂直走査制御部２２、信号処理制御部２３、水平走査制御部２４を備える。

同期信号生成部２１は、ＣＰＵ７０の制御に従い、垂直同期信号ＶＤと、水平同期信号ＨＤと、クロックＭＣＬＫ（クロック信号）をそれぞれ生成する。垂直同期信号ＶＤは、１フレームの期間を制御する信号である。典型的には、垂直同期信号ＶＤに基づいて垂直走査部３０の垂直走査の開始が制御される。水平同期信号ＨＤは、垂直走査および水平走査における画素行の選択を切り替える信号である。水平同期信号ＨＤは、各行の画素Ｐの信号を読み出す読み出し処理を制御する信号である。また、垂直同期信号ＶＤは、画素部全体の信号を読み出す読み出し処理を制御する信号である。

垂直走査制御部２２は、垂直走査部３０の駆動タイミングを制御する信号を生成し、垂直走査部３０に出力する。

信号処理制御部２３は、信号処理部４０の駆動タイミングを制御する信号を生成し、信号処理部４０に出力する。

水平走査制御部２４は、水平走査部５０の駆動タイミングを制御する信号を生成し、水平走査部５０に出力する。

〔垂直走査制御部２２〕
図４は、垂直走査制御部２２の構成図である。垂直走査制御部２２は、パルス信号生成部２２１、水平同期信号カウント部２２２、パルスカウント部２２３、読出信号生成部２２４、リセット信号生成部２２５、開始トリガ生成部２２６、終了トリガ生成部２２７を備える。

パルス信号生成部２２１は不図示の分周回路を有しており、クロックＭＣＬＫを分周して信号Ｐ＿ＣＬＫを生成する。クロックＭＣＬＫを元信号とすることにより、信号Ｐ＿ＣＬＫの周期はクロックＭＣＬＫの１サイクル単位で制御することが可能となる。信号Ｐ＿ＣＬＫは垂直走査部３０に入力され、制御信号ｐＣＬＫとして画素部１０に入力される。

水平同期信号カウント部２２２は、垂直同期信号ＶＤと水平同期信号ＨＤを入力して、垂直同期信号ＶＤの１周期の水平同期信号ＨＤを計数し、カウント値ｃｎｔ＿ＨＤを出力する。

パルスカウント部２２３は、垂直同期信号ＶＤと信号Ｐ＿ＣＬＫを入力して、垂直同期信号ＶＤの１周期の信号Ｐ＿ＣＬＫを計数し、カウント値ｃｎｔ＿Ｐ＿ＣＬＫを出力する。

読出信号生成部２２４は、カウント値ｃｎｔ＿ＨＤを入力して、カウント値ｃｎｔ＿ＨＤに応じた信号Ｐ＿ＶＳＥＬを生成する。

リセット信号生成部２２５は、カウント値ｃｎｔ＿ＨＤを入力して、カウント値ｃｎｔ＿ＨＤに応じた信号Ｐ＿ＲＥＳを生成する。

開始トリガ生成部２２６は、カウント値ｃｎｔ＿Ｐ＿ＣＬＫを入力して、カウント値ｃｎｔ＿Ｐ＿ＣＬＫに応じた信号Ｐ＿ＥＸＰ＿ＳＴＲを生成する。ここで、信号Ｐ＿ＥＸＰ＿ＳＴＲは画素Ｐの露光開始タイミングを制御する、第１制御信号である。

終了トリガ生成部２２７は、カウント値ｃｎｔ＿Ｐ＿ＣＬＫを入力して、カウント値ｃｎｔ＿Ｐ＿ＣＬＫに応じた信号Ｐ＿ＥＸＰ＿ＳＴＯＰを生成する。ここで、信号Ｐ＿ＥＸＰ＿ＳＴＯＰは、画素Ｐの露光終了タイミングを制御する、第２制御信号である。

〔垂直走査部３０〕
図５は、垂直走査部３０の構成図である。垂直走査部３０は、第１デコーダ部３１と、第２デコーダ部３２と、第３デコーダ部３３と、第４デコーダ部３４と、画素部１０の画素の行毎に配置されたＮ個の行駆動部３５と、を備える。行駆動部３５は、１つで画素部１０の画素１行を駆動する構成を採るが、複数の行を駆動する構成でもよい。

第１デコーダ部３１は、垂直走査制御部２２で生成された信号Ｐ＿ＶＳＥＬをデコードして、読み出し行選択信号ｖｐ＿ｖｓｅｌ（１）～（Ｎ）を生成し、各行駆動部３５に出力する。

同様に、第２デコーダ部３２は、垂直走査制御部２２で生成された信号Ｐ＿ＲＥＳをデコードして、リセット行選択信号ｖｐ＿ｒｅｓ（１）～（Ｎ）を生成し、各行駆動部３５に出力する。

同様に、第３デコーダ部３３は、垂直走査制御部２２で生成された信号Ｐ＿ＥＸＰ＿ＳＴＲをデコードして、露光開始行選択信号ｖｐ＿ｅｘｐ＿ｓｔｒ（１）～（Ｎ）を生成し、各行駆動部３５に出力する。

同様に、第４デコーダ部３４は、垂直走査制御部２２で生成された信号Ｐ＿ＥＸＰ＿ＳＴＯＰをデコードして、露光終了行選択信号ｖｐ＿ｅｘｐ＿ｓｔｏｐ（１）～（Ｎ）を生成し、各行駆動部３５に出力する。

行駆動部３５は、読み出し制御部３５１、露光開始制御部３５２、露光終了制御部３５３、画素駆動信号生成部３５４を備える。

以下の説明においては、主として１行目の行駆動部３５の構成について説明するが、他の行の行駆動部３５も同様の構成を備えるものとする。

第１デコーダ部３１から出力された読み出し行選択信号ｖｐ＿ｖｓｅｌ（１）と第２デコーダ部３２から出力されたリセット行選択信号ｖｐ＿ｒｅｓ（１）は、読み出し制御部３５１に入力される。読み出し制御部３５１は読み出し制御信号によって制御され、読み出し行選択信号ｖｐ＿ｖｓｅｌ（１）とリセット行選択信号ｖｐ＿ｒｅｓ（１）のレベルを記憶する。読み出し制御部３５１の出力信号は、対応する行の画素Ｐのカウンタ１４のリセットおよび信号線ｐＯＵＴとの接続を行わせるための信号である。

第３デコーダ部３３から出力された露光開始行選択信号ｖｐ＿ｅｘｐ＿ｓｔｒ（１）は、露光開始制御部３５２に入力される。露光開始制御部３５２は、露光開始行選択信号ｖｐ＿ｅｘｐ＿ｓｔｒ（１）のレベルを記憶する。露光開始制御部３５２の出力信号は、対応する行の画素Ｐの露光を開始させるための信号（開始信号）である。

第４デコーダ部３４から出力された露光終了行選択信号ｖｐ＿ｅｘｐ＿ｓｔｏｐ（１）は、露光終了制御部３５３に入力される。露光終了制御部３５３は露光終了制御信号によって制御され、露光終了行選択信号ｖｐ＿ｅｘｐ＿ｓｔｏｐ（１）のレベルを記憶する。露光終了制御部３５３の出力信号は、対応する行の画素Ｐの露光を終了させるための信号（終了信号）である。

画素駆動信号生成部３５４は、読み出し制御部３５１に記憶された読み出し行選択信号ｖｐ＿ｖｓｅｌ（１）とリセット行選択信号ｖｐ＿ｒｅｓ（１）、露光開始制御部３５２に記憶された露光開始行選択信号ｖｐ＿ｅｘｐ＿ｓｔｒ（１）、露光終了制御部３５３に記憶された露光終了行選択信号ｖｐ＿ｅｘｐ＿ｓｔｏｐ（１）が入力される。これらの信号を用いて、対応する画素行の読み出し、リセット処理、露光開始処理、露光終了処理をそれぞれ行う。また、これらの処理を行うタイミングが、画素駆動信号生成部３５４に入力される信号によって制御される。画素駆動信号生成部３５４は、これらの処理に必要な各画素駆動信号を、対応する画素行に対して出力する。画素駆動信号生成部３５４から出力される画素駆動信号は、信号ｐＣＬＫ［１］、信号ｐＶＳＥＬ［１］、信号ｐＲＥＳ［１］である。ここで、画素駆動信号生成部３５４は、１つで画素部１０の１行を駆動する構成を採るが、２行以上を駆動する構成でもよい。

〔画素駆動信号の動作〕
図１に示す第１実施形態に係る光電変換装置の動作を説明する。

図６は、垂直走査制御部２２、垂直走査部３０、画素部１０の動作例を示したタイミング図である。以下、図６を参照しながら、動作を説明する。

《垂直走査制御部２２の入力》
まず、ＣＰＵ７０によってプログラムが実行され、光電変換装置１００を制御する信号が制御部２０に供給される。

これに従って、制御部２０内の同期信号生成部２１が、垂直同期信号ＶＤ、水平同期信号ＨＤ、クロックＭＣＬＫを生成する。これらの信号は、垂直走査制御部２２、信号処理制御部２３、水平走査制御部２４に供給される。

《ｃｎｔ＿ＨＤ》
時刻ｔ１００において、垂直同期信号ＶＤがハイベルに遷移すると、これに基づいてカウンタ値ｃｎｔ＿ＨＤが値０に初期化される。

時刻ｔ１０２において、水平同期信号ＨＤがハイレベルに遷移すると、これに基づいてカウンタ値ｃｎｔ＿ＨＤがカウントアップし、値１に遷移する。カウンタ値ｃｎｔ＿ＨＤは、水平同期信号ＨＤがハイレベルに遷移するたびにカウントアップする。

《ｃｎｔ＿Ｐ＿ＣＬＫ》
時刻ｔ１００において、垂直同期信号ＶＤがハイベルに遷移すると、パルスカウント部２２３は信号Ｐ＿ＣＬＫのカウントを開始する。

時刻ｔ１０１において、信号Ｐ＿ＣＬＫがハイレベルに遷移すると、カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫが値０に初期化される。

時刻ｔ１０３において、信号Ｐ＿ＣＬＫがハイレベルに遷移すると、これに基づいてカウンタ値ｃｎｔ＿Ｐ＿ＣＬＫがカウントアップし、値１に遷移する。カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫは、信号Ｐ＿ＣＬＫがハイレベルに遷移するたびにカウントアップする。

《リセット処理》
時刻ｔ１０２では、ｃｎｔ＿ＨＤ＝１に基づいて、信号Ｐ＿ＲＥＳが値０に遷移する。値０はあらかじめ定められた設定値であり、レジスタなどで制御できる構成でもよい。また、信号Ｐ＿ＲＥＳが値０に遷移するタイミングは必ずしもカウンタ値ｃｎｔ＿ＨＤが値１のときでなくてもよく、レジスタなどで制御できる構成でもよい。

時刻ｔ１０４において、水平同期信号ＨＤがハイレベルに遷移すると、これに基づいて信号Ｐ＿ＲＥＳが値１に遷移（カウントアップ）する。遷移の幅は必ずしも＋１でなくてよく、また、特定の値に遷移してもよい。これらの遷移の設定はレジスタに保持された設定情報を用いて制御できる構成でもよい。以後、信号Ｐ＿ＲＥＳは、水平同期信号ＨＤがハイレベルに遷移するたびにカウントアップ（＋１）される。

また、時刻ｔ１０２にて、信号Ｐ＿ＲＥＳの値が値０に遷移すると、信号ｐＲＥＳ［１］がハイレベルに遷移し、画素部１０の１行目がリセット処理の対象行となる。信号ｐＲＥＳ［１］は画素Ｐのカウンタ１４を制御し、ハイレベルであればカウンタ１４に保持されたカウント値をリセットする。

時刻ｔ１０４にて、信号Ｐ＿ＲＥＳ値が値１に遷移すると、画素部１０の１行目がリセット処理の対象行でなくなり、信号ｐＲＥＳ［１］がローレベルに遷移する。

《露光開始処理と露光終了処理》
時刻ｔ１０１では、ｃｎｔ＿Ｐ＿ＣＬＫ＝０に基づいて、信号ｈｄ＿ｅｘｐがハイレベルに遷移する。値０はあらかじめ定められた設定値であり、レジスタなどで制御できる構成でもよい。以後、信号ｈｄ＿ｅｘｐはｃｎｔ＿Ｐ＿ＣＬＫが１回カウントアップするたびにハイレベルに遷移する。なお、信号ｈｄ＿ｅｘｐがハイレベルに遷移するタイミングはｃｎｔ＿Ｐ＿ＣＬＫが２回カウントアップするたびや３回カウントアップするたびやｃｎｔ＿Ｐ＿ＣＬＫが特定の値のときでもよく、これらはレジスタなどで制御できる構成でもよい。

時刻ｔ１０５では、ｃｎｔ＿Ｐ＿ＣＬＫ＝３に基づいて、信号Ｐ＿ＥＸＰ＿ＳＴＲが値０に遷移する。値０はあらかじめ定められた設定値であり、レジスタなどで制御できる構成でもよい。また、信号Ｐ＿ＥＸＰ＿ＳＴＲが値０に遷移するタイミングは必ずしもカウンタ値ｃｎｔ＿Ｐ＿ＣＬＫが値３でなくてもよく、レジスタなどで制御できる構成でもよい。

時刻ｔ１０６において、信号ｈｄ＿ｅｘｐがハイレベルに遷移すると、これに基づいて信号Ｐ＿ＥＸＰ＿ＳＴＲが値１に遷移する。遷移の幅は必ずしも＋１でなくてよく、また、特定の値に遷移してもよい。これらの遷移の設定はレジスタに保持された設定情報を用いて制御できる構成でもよい。以後、信号Ｐ＿ＥＸＰ＿ＳＴＲは、信号ｈｄ＿ｅｘｐがハイレベルに遷移するたびにカウントアップ（＋１）される。

また、時刻ｔ１０５にて、信号Ｐ＿ＥＸＰ＿ＳＴＲの値が値０に遷移すると、画素部１０の１行目が露光開始処理の対象行となる。これにより、垂直走査部３０は信号ｐＣＬＫ［１］の供給を開始する。信号ｐＣＬＫ［１］の生成には、信号Ｐ＿ＣＬＫが用いられる。信号ｐＣＬＫ［１］は画素部１０の１行目の画素Ｐのクエンチ素子１２を制御し、ＡＰＤ１１に供給する電圧を制御する。クエンチ素子１２はＰＭＯＳトランジスタであるため、信号ｐＣＬＫがハイレベルの時にオフ状態にあり、ローレベルの時にオン状態にある。

時刻ｔ１０７では、ｃｎｔ＿Ｐ＿ＣＬＫ＝７に基づいて、信号Ｐ＿ＥＸＰ＿ＳＴＯＰが値０に遷移する。値０はあらかじめ定められた設定値であり、レジスタなどで制御できる構成でもよい。また、信号Ｐ＿ＥＸＰ＿ＳＴＯＰが値０に遷移するタイミングは必ずしもカウンタ値ｃｎｔ＿Ｐ＿ＣＬＫが値７のときでなくてもよく、レジスタなどで制御できる構成でもよい。

時刻ｔ１０８において、信号ｈｄ＿ｅｘｐがハイレベルに遷移すると、これに基づいて信号Ｐ＿ＥＸＰ＿ＳＴＯＰが値１に遷移する。遷移の幅は必ずしも＋１でなくてよく、また、特定の値に遷移してもよく、これらはレジスタなどで制御できる構成でもよい。以後、信号Ｐ＿ＥＸＰ＿ＳＴＯＰは、信号ｈｄ＿ｅｘｐがハイレベルに遷移するたびにカウントアップ（＋１）される。

また、時刻ｔ１０７にて、信号Ｐ＿ＥＸＰ＿ＳＴＯＰの値が値０に遷移すると、画素部１０の１行目が露光終了処理の対象行となり、信号ｐＣＬＫ［１］の供給を終了する。

時刻ｔ１０５から時刻ｔ１０７までの期間が、画素部１０の１行目の露光時間となる。信号Ｐ＿ＥＸＰ＿ＳＴＲが値０に遷移するタイミングおよび信号Ｐ＿ＥＸＰ＿ＳＴＯＰが値０に遷移するタイミングをカウンタ値ｃｎｔ＿Ｐ＿ＣＬＫで制御することにより、露光時間を信号Ｐ＿ＣＬＫの１サイクル単位で制御することが可能となる。

《読み出し処理》
時刻ｔ１０９では、ｃｎｔ＿ＨＤ＝０に基づいて、信号Ｐ＿ＶＳＥＬが値０に遷移する。値０はあらかじめ定められた設定値であり、レジスタなどで制御できる構成でもよい。また、信号Ｐ＿ＶＳＥＬが値０に遷移するタイミングは必ずしもカウンタ値ｃｎｔ＿ＨＤが値０のときでなくてもよい。例えば、レジスタに保持された設定情報に基づいて信号Ｐ＿ＶＳＥＬが遷移するタイミングをカウンタ値ｃｎｔ＿ＨＤが所定の値のタイミングの時とするように調整しても良い。

時刻ｔ１１０において、水平同期信号ＨＤがハイレベルに遷移すると、これに基づいて信号Ｐ＿ＶＳＥＬが値１に遷移する。遷移の幅は必ずしも＋１でなくてよく、また、特定の値に遷移してもよく、これらはレジスタなどで制御できる構成でもよい。以後、信号Ｐ＿ＶＳＥＬは、水平同期信号ＨＤがハイレベルに遷移するたびにカウントアップ（＋１）される。

また、時刻ｔ１０９にて、信号Ｐ＿ＶＳＥＬの値が値０に遷移すると、信号ｐＶＳＥＬ［１］がハイレベルに遷移し、画素部１０の１行目が読み出し処理の対象行となる。信号ｐＶＳＥＬ［１］は画素Ｐの画素出力回路１５を制御し、ハイレベルであればカウンタ１４と信号線ｐＯＵＴが接続されて、カウント値を読み出す。

時刻ｔ１１０にて、信号Ｐ＿ＶＳＥＬの値が値１に遷移すると、画素部１０の１行目が読み出し処理の対象行でなくなり、信号ｐＶＳＥＬ［１］がローレベルに遷移する。

《各処理の対象行の遷移》
時刻ｔ１０４にて、信号Ｐ＿ＲＥＳの値が値１に遷移すると、画素部１０の２行目がリセット処理の対象行となる。

時刻ｔ１０６にて、信号Ｐ＿ＥＸＰ＿ＳＴＲの値が値１に遷移すると、画素部１０の２行目が露光開始処理の対象行となる。

時刻ｔ１０８にて、信号Ｐ＿ＥＸＰ＿ＳＴＯＰの値が値１に遷移すると、画素部１０の２行目が露光終了処理の対象行となる。

時刻ｔ１１０にて、信号Ｐ＿ＶＳＥＬの値が値１に遷移すると、画素部１０の２行目が読み出し処理の対象行となる。

なお、画素部１０の２行目の動作は、画素部１０の１行目の動作と同様である。

本実施形態では、信号Ｐ＿ＣＬＫをカウントするカウンタ値ｃｎｔ＿Ｐ＿ＣＬＫを生成する。さらに、カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫに従って露光開始を制御する信号Ｐ＿ＥＸＰ＿ＳＴＲと、カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫに従って露光終了を制御する信号Ｐ＿ＥＸＰ＿ＳＴＯＰとを生成する。

これにより、信号Ｐ＿ＣＬＫの周期をＭＣＬＫの１サイクル単位で制御し、その信号Ｐ＿ＣＬＫの１サイクル単位で信号Ｐ＿ＥＸＰ＿ＳＴＲと信号Ｐ＿ＥＸＰ＿ＳＴＯＰを制御し、それらの信号で画素に供給する信号ｐＣＬＫの周期と回数を制御することができる。一方、水平同期信号ＨＤと同期して露光時間の開始、終了を設定する場合に比べて、画素Ｐの露光時間を細やかに制御することができる。本実施形態は、露光期間の開始と終了の両方を水平同期信号ＨＤと同期せずに設定している。ただし、この例に限定されるものではなく、露光時間の開始と終了の少なくとも一方を水平同期信号ＨＤと同期せずに設定すればよい。これにより、露光期間の開始と終了の少なくとも一方について、水平同期信号ＨＤのタイミングに制限されずに細やかに制御することができる。

また、本実施形態は、露光開始処理と終了処理の両方を水平同期信号ＶＤと同期せずに設定している。ただし、この例に限定されるものではなく、露光開始処理と終了処理の少なくとも一方のタイミングを垂直同期信号ＶＤと同期せずに設定すればよい。これにより、露光期間の開始処理と終了処理の少なくとも一方のタイミングについて、垂直同期信号ＶＤのタイミングに制限されずに細やかに制御することができる。

＜第２実施形態＞
次に、本開示の第２実施形態に係る光電変換装置について、図７、図８、図９に基づき、第１実施形態と異なる点を中心に説明する。本実施形態は、垂直走査制御部２２の構成および行駆動部３５の構成について第１実施形態と異なる具体的には、第１実施形態では、垂直走査制御部２２は、パルスカウント部２２３と、終了トリガ生成部２２７を備えていた。本実施形態では開始トリガ生成部２２６が信号Ｐ＿ＥＸＰ＿ＳＴＲを生成するのに用いる信号が第１実施形態とは異なる。また、本実施形態では露光終了を制御する信号を終了トリガ生成部２２７とは別の回路が生成する点で第１実施形態とは異なる。

〔垂直走査制御部２２〕
図７は、第２実施形態に係る垂直走査制御部２２の構成図である。本実施形態において、垂直走査制御部２２は、第１実施形態とは異なり、パルスカウント部２２３と終了トリガ生成部２２７を備えない構成としている。

〔垂直走査部３０〕
図８は、第２実施形態に係る垂直走査部３０の構成図である。本実施形態において、垂直走査部３０は、第４デコーダ部３４を備えない構成としている。一方で、本実施形態において、垂直走査部３０内の行駆動部３５は、パルスカウント部３５５を備える。

〔画素駆動信号の動作〕
図９は、第２実施形態に係る垂直走査部３０および画素部１０の動作例を示したタイミング図である。以下、図９を参照しながら、動作を説明する。

《ｃｎｔ＿Ｐ＿ＣＬＫ》
時刻ｔ１００において、信号Ｐ＿ＥＸＰ＿ＳＴＲの値が値０に遷移すると、パルスカウント部３５５は信号Ｐ＿ＣＬＫのカウントを開始する。

時刻ｔ１０１において、信号Ｐ＿ＣＬＫがハイレベルに遷移すると、カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫが値０に初期化される。

時刻ｔ１０２において、信号Ｐ＿ＣＬＫがハイレベルに遷移すると、これに基づいてカウンタ値ｃｎｔ＿Ｐ＿ＣＬＫがカウントアップし、値１に遷移する。カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫは、信号Ｐ＿ＣＬＫがハイレベルに遷移するたびにカウントアップする。

《露光開始処理と露光終了処理》
時刻ｔ１００にて、信号Ｐ＿ＥＸＰ＿ＳＴＲの値が値０に遷移すると、画素部１０の１行目が露光開始処理の対象行となり、信号ｐＣＬＫ［１］の供給を開始する。信号ｐＣＬＫ［１］の生成には、信号Ｐ＿ＣＬＫが用いられる。

時刻ｔ１０４にて、ｃｎｔ＿Ｐ＿ＣＬＫ［１］＝４に基づいて、信号ｐ＿ｅｘｐ＿ｓｔｏｐ［１］がハイレベルに遷移する。なお、信号ｐ＿ｅｘｐ＿ｓｔｏｐ［１］がハイレベルに遷移するタイミングは必ずしもカウンタ値ｃｎｔ＿Ｐ＿ＣＬＫ［１］が値４のときでなくてもよい。例えばレジスタに保持された設定情報を用いて制御する構成としてもよい。

時刻ｔ１０４にて、信号ｐ＿ｅｘｐ＿ｓｔｏｐ［１］がハイレベルに遷移すると、画素部１０の１行目が露光終了処理の対象行となり、信号ｐＣＬＫ［１］の供給を終了する。つまり、行駆動部３５が備えるパルスカウント部３５５が、露光期間終了処理を制御している。行駆動部３５は典型的には画素Ｐの各行に対応して設けられる。また、各行の行駆動部３５において、信号ｐ＿ｅｘｐ＿ｓｔｏｐをハイレベルとするタイミングに対応する、パルスカウント部３５５のカウント値を任意に設定できる。よって、露光終了処理のタイミングを画素部１０の画素行ごとに任意に設定することができる。

時刻ｔ１０１から時刻ｔ１０４までの期間が、画素部１０の１行目の露光時間となる。露光時間の間、信号ｐＣＬＫ［１］は画素部１０の１行目の画素Ｐのクエンチ素子１２を制御し、ＡＰＤ１１に供給する電圧を制御する。

《露光開始処理と露光終了処理の対象行の遷移》
時刻ｔ１０３にて、信号Ｐ＿ＥＸＰ＿ＳＴＲの値が値１に遷移すると、画素部１０の２行目が露光開始処理の対象行となる。

時刻ｔ１０５にて、カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫ［２］の値が値４に遷移すると、これに基づいて信号ｐ＿ｅｘｐ＿ｓｔｏｐ［２］がハイレベルに遷移し、画素部１０の２行目が露光終了処理の対象行となる。

なお、画素部１０の２行目の動作は、画素部１０の１行目の動作と同様であるため、説明を省略する。

本実施形態によれば、行駆動部３５の各々にパルスカウント部３５５を備えることで露光終了処理の制御がより容易に行うことができる。また、行駆動部３５がパルスカウント部３５５を備えることにより、上述したように、画素部１０の画素行ごとに露光終了処理のタイミングを任意に設定することができる。

＜第３実施形態＞
次に、本開示の第３実施形態に係る光電変換装置について、図１０、図１１、図１２に基づき、第２実施形態と異なる点を中心に説明する。本実施形態は、垂直走査制御部２２の構成および行駆動部３５の構成が第２実施形態と異なる。具体的には、垂直走査制御部２２が選択生成部２２８を備える。開始トリガ生成部２２６が出力する信号Ｐ＿ＥＸＰ＿ＳＴＲが選択生成部２２８に入力される。

〔垂直走査制御部２２〕
図１０は、第３実施形態に係る垂直走査制御部２２の構成図である。本実施形態において、垂直走査制御部２２は、選択生成部２２８を備える。

選択生成部２２８は、信号Ｐ＿ＥＸＰ＿ＳＴＲを入力して、番号を示す信号Ｐ＿ＳＨ１と信号Ｐ＿ＳＨ２を生成する。なお、入力する信号Ｐ＿ＥＸＰ＿ＳＴＲの数は２つ以上でもよく、出力する信号Ｐ＿ＳＨの数は、３つ以上でもよい。

また、パルス信号生成部２２１は、それぞれ異なる周波数の信号Ｐ＿ＣＬＫ１と信号Ｐ＿ＣＬＫ２を出力する。なお、出力する信号Ｐ＿ＣＬＫの数は、３つ以上でもよい。

〔垂直走査部３０〕
図１１は、第３実施形態に係る垂直走査部３０の構成図である。本実施形態において、垂直走査部３０内の行駆動部３５は、選択保持部３５６とパルス信号選択部３５７を備える。

選択保持部３５６は、信号Ｐ＿ＳＨ１、信号Ｐ＿ＳＨ２、信号ｖｐ＿ｅｘｐ＿ｓｔｒ（１）を入力して、対象行の番号を示す信号ｐ＿ｓｈ［１］を生成する。

パルス信号選択部３５７は、信号Ｐ＿ＣＬＫ１、信号Ｐ＿ＣＬＫ２、信号ｐ＿ｓｈ［１］を入力して、対象行で使用する信号Ｐ＿ＣＬＫを信号Ｐ＿ＣＬＫ１と信号Ｐ＿ＣＬＫ２のいずれかから選択し、信号ｐ＿ｃｌｋ［１］として出力する。

〔画素駆動信号の動作〕
図１２は、第３実施形態に係る垂直走査制御部２２、垂直走査部３０、画素部１０の動作例を示したタイミング図である。以下、図１２を参照しながら、動作を説明する。

《垂直走査制御部２２の動作》
時刻ｔ１００において、信号Ｐ＿ＥＸＰ＿ＳＴＲの値が値０に遷移すると、これに基づいて信号Ｐ＿ＳＨ１がハイレベルに遷移し、信号Ｐ＿ＳＨ２がローレベルに遷移する。時刻ｔ１０２において、信号Ｐ＿ＥＸＰ＿ＳＴＲの値が値０に遷移すると、これに基づいて信号Ｐ＿ＳＨ１がローレベルに遷移し、信号Ｐ＿ＳＨ２がハイレベルに遷移する。以後、信号Ｐ＿ＳＨ１と信号Ｐ＿ＳＨ２は、信号Ｐ＿ＥＸＰ＿ＳＴＲの値が値０に遷移するたびにトグルする。

なお、信号Ｐ＿ＳＨ１と信号Ｐ＿ＳＨ２がトグルするタイミングは必ずしも信号Ｐ＿ＥＸＰ＿ＳＴＲが値０のときでなくてもよく、レジスタなどで制御できる構成でもよい。

《画素駆動信号の動作》
時刻ｔ１００において、信号Ｐ＿ＥＸＰ＿ＳＴＲの値が値０に遷移したとき、信号Ｐ＿ＳＨ１はハイレベルであり、信号Ｐ＿ＳＨ２はローレベルである。このとき、信号ｐ＿ｓｈ［１］はハイレベルに遷移する。

時刻ｔ１０２において、信号Ｐ＿ＥＸＰ＿ＳＴＲの値が値０に遷移したとき、信号Ｐ＿ＳＨ１はローレベルであり、信号Ｐ＿ＳＨ２はハイレベルである。このとき、信号ｐ＿ｓｈ［１］はローレベルに遷移する。

パルス信号選択部３５７は、信号ｐ＿ｓｈ［１］がハイレベルを示す時刻ｔ１００から時刻ｔ１０２までの期間において、信号Ｐ＿ＣＬＫ１を選択し、信号ｐ＿ｃｌｋ［１］として出力する。

なお、パルス信号選択部３５７は、信号ｐ＿ｓｈ［１］がローレベルを示す期間においては、信号Ｐ＿ＣＬＫ２を選択し、ｐ＿ｃｌｋ［１］として出力する。

また、時刻ｔ１００にて、信号Ｐ＿ＥＸＰ＿ＳＴＲの値が値０に遷移すると、画素部１０の１行目が露光開始処理の対象行となり、信号ｐＣＬＫ［１］の供給を開始する。信号ｐＣＬＫ［１］の元信号として信号ｐ＿ｃｌｋ［１］が用いられる。

時刻ｔ１０１において、信号Ｐ＿ＥＸＰ＿ＳＴＲの値が値１に遷移したとき、信号Ｐ＿ＳＨ１はハイレベルであり、信号Ｐ＿ＳＨ２はローレベルである。このとき、信号ｐ＿ｓｈ［２］はハイレベルに遷移する。

時刻ｔ１０３において、信号Ｐ＿ＥＸＰ＿ＳＴＲの値が値１に遷移したとき、信号Ｐ＿ＳＨ１はローレベルであり、信号Ｐ＿ＳＨ２はハイレベルである。このとき、信号ｐ＿ｓｈ［２］はローレベルに遷移する。

パルス信号選択部３５７は、信号ｐ＿ｓｈ［２］がハイレベルを示す時刻ｔ１０１から時刻１０３までの期間において、信号Ｐ＿ＣＬＫ１を選択し、ｐ＿ｃｌｋ［２］として出力する。

なお、パルス信号選択部３５７は、信号ｐ＿ｓｈ［２］がローレベルを示す期間においては、信号Ｐ＿ＣＬＫ２を選択し、信号ｐ＿ｃｌｋ［２］として出力する。

また、時刻ｔ１０１にて、信号Ｐ＿ＥＸＰ＿ＳＴＲの値が値１に遷移すると、画素部１０の２行目が露光開始処理の対象行となり、信号ｐＣＬＫ［２］の供給を開始する。信号ｐＣＬＫ［２］の元信号として信号ｐ＿ｃｌｋ［２］が用いられる。

本実施形態によれば、垂直走査制御部２２に選択生成部２２８を備える。また、行駆動部３５の各々に選択保持部３５６とパルス信号選択部３５７を備え、信号ｐＣＬＫの周期とパルス数をフレーム毎に制御する。これにより、撮影対象の輝度が急激に変化した場合でも、変化した輝度に対応した露光時間を設定することが可能となる。撮影対象の輝度が大きく低下した場合でも、撮影画像の明るさの低下を抑制することができる。

＜第４実施形態＞
次に、本開示の第４実施形態に係る光電変換装置について、図１３、図１４、図１５、図１６に基づき、第１実施形態と異なる点を中心に説明する。本実施形態は、制御部２０、垂直走査制御部２２、垂直走査部３０の構成について、第１実施形態と異なる。本実施形態の構成は、画素Ｐの露光期間の開始と終了を全ての画素で同時とした、いわゆるグローバルシャッタ動作を行うことができる構成である。

〔制御部２０〕
図１３は、第４実施形態に係る制御部２０の構成図である。本実施形態において、制御部２０は、同期信号生成部２１にて信号ＴＲＧ＿ＳＴＲと信号ＴＲＧ＿ＳＴＯＰを生成し、垂直走査部３０に出力する。信号ＴＲＧ＿ＳＴＲは露光開始を示すトリガ信号であり、全行に共通で用いられる。信号ＴＲＧ＿ＳＴＯＰは露光終了を示すトリガ信号であり、全行に共通で用いられる。なお、信号ＴＲＧ＿ＳＴＲと信号ＴＲＧ＿ＳＴＯＰは、ＣＰＵ７０で生成してもよい。

〔垂直走査制御部２２〕
図１４は、第４実施形態に係る垂直走査制御部２２の構成図である。本実施形態において、垂直走査制御部２２は、パルスカウント部２２３、開始トリガ生成部２２６、終了トリガ生成部２２７を備えない。

また、垂直走査制御部２２には、同期信号生成部２１にて生成された信号ＲＥＳ＿ＥＮが入力される。信号ＲＥＳ＿ＥＮは、リセット信号生成部２２５の出力である信号Ｐ＿ＲＥＳの生成許可信号である。信号Ｐ＿ＲＥＳは、垂直同期信号ＶＤと信号ＲＥＳ＿ＥＮを元に生成され、全行に共通で用いられる。

〔垂直走査部３０〕
図１５は、第４実施形態に係る垂直走査部３０の構成図である。本実施形態において、垂直走査部３０は、第２デコーダ部３２、第３デコーダ部３３、第４デコーダ部３４を備えない。また、露光開始制御部３５２、露光終了制御部３５３を備えない。

〔画素駆動信号の動作〕
図１６は、第４実施形態に係る垂直走査制御部２２、垂直走査部３０、画素部１０の動作例を示したタイミング図である。以下、図１６を参照しながら、動作を説明する。

《垂直走査制御部２２の動作》
時刻ｔ１００において、垂直同期信号ＶＤがハイレベルに遷移したとき、信号ＲＥＳ＿ＥＮがハイレベルであれば、これに基づいて信号Ｐ＿ＲＥＳがハイレベルに遷移する。

また、時刻ｔ１０１において、垂直同期信号ＶＤがローレベルに遷移すると、これに基づいて信号Ｐ＿ＲＥＳがローレベルに遷移する。

なお、信号Ｐ＿ＲＥＳのレベルが遷移するタイミングについては、必ずしも垂直同期信号ＶＤを参照する必要はなく、例えばカウンタ値ｃｎｔ＿ＨＤを参照するなどして、制御できる構成でもよい。

《画素駆動信号の動作》
時刻ｔ１０２において、ＴＲＧ＿ＳＴＲがハイレベルに遷移すると、各行のｐＣＬＫの供給が開始される。

時刻ｔ１０３において、ＴＲＧ＿ＳＴＯＰがハイレベルに遷移すると、各行のｐＣＬＫの供給が終了される。

時刻ｔ１０４にて、信号Ｐ＿ＶＳＥＬの値が値０に遷移すると、信号ｐＶＳＥＬ［１］がハイレベルに遷移し、画素部１０の１行目が読み出し処理の対象行となる。信号ｐＶＳＥＬ［１］は画素Ｐの画素出力回路１５を制御し、ハイレベルであればカウンタ１４と信号線ｐＯＵＴが接続されて、カウント値を読み出す。

時刻ｔ１０５にて、信号Ｐ＿ＶＳＥＬの値が値１に遷移すると、画素部１０の１行目が読み出し処理の対象行でなくなり、信号ｐＶＳＥＬ［１］がローレベルに遷移する。

また、時刻ｔ１０５にて、信号Ｐ＿ＶＳＥＬの値が値１に遷移すると、信号ｐＶＳＥＬ［２］がハイレベルに遷移し、画素部１０の２行目が読み出し処理の対象行となる。

以下同様にして、信号ｐＶＳＥＬが順次ハイレベルに遷移し、ローレベルに遷移していく。

本実施形態によれば、露光開始処理と露光終了処理のタイミングを全行で同時としたグローバルシャッタ動作を行うことができる。これにより、ローリングシャッタ歪みのない画像を得ることができる。また、露光開始処理と露光終了処理のタイミングを水平同期信号ＨＤとは別の制御信号を用いて制御することで、露光時間を細やかに制御できる。

＜第５実施形態＞
次に、本開示の第５実施形態に係る光電変換装置について、図１７、図１８、図１９、図２０に基づき、第４実施形態と異なる点を中心に説明する。本実施形態は、制御部２０、垂直走査制御部２２、垂直走査部３０の構成について、第４実施形態と異なる。本実施形態についても、グローバルシャッタ動作を行うことができる構成である。

〔制御部２０〕
図１７は、第５実施形態に係る制御部２０の構成図である。本実施形態において、制御部２０は、同期信号生成部２１にて信号ＴＲＧ＿ＳＴＯＰを生成しない。

〔垂直走査制御部２２〕
図１８は、第５実施形態に係る垂直走査制御部２２の構成図である。本実施形態において、垂直走査制御部２２は、パルスカウント部２２３、終了トリガ生成部２２７を備える。

パルスカウント部２２３には、信号Ｐ＿ＣＬＫと信号ＴＲＧ＿ＳＴＲが入力され、カウント値ｃｎｔ＿Ｐ＿ＣＬＫが出力される。

終了トリガ生成部２２７の出力である信号Ｐ＿ＥＸＰ＿ＳＴＯＰは、カウント値ｃｎｔ＿Ｐ＿ＣＬＫを元に生成され、全行に共通で用いられる。

〔垂直走査部３０〕
図１９は、第５実施形態に係る垂直走査部３０の構成図である。本実施形態において、垂直走査部３０には、信号ＴＲＧ＿ＳＴＯＰが入力されない代わりに、信号Ｐ＿ＥＸＰ＿ＳＴＯＰが入力される。

〔画素駆動信号の動作〕
図２０は、第６実施形態に係る垂直走査制御部２２、垂直走査部３０、画素部１０の動作例を示したタイミング図である。以下、図２４を参照しながら、動作を説明する。

時刻ｔ１００において、信号ＴＲＧ＿ＳＴＲがハイレベルに遷移すると、各行のｐＣＬＫの供給が開始される。

また、時刻ｔ１００において、信号ＴＲＧ＿ＳＴＲがハイレベルに遷移すると、パルスカウント部２２３が信号Ｐ＿ＣＬＫのカウントを開始する。

時刻ｔ１０１において、信号Ｐ＿ＣＬＫがハイレベルに遷移すると、カウント値ｃｎｔ＿Ｐ＿ＣＬＫの値が値０に遷移する。カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫは、信号Ｐ＿ＣＬＫがハイレベルに遷移するたびにカウントアップする。

時刻ｔ１０２において、カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫの値が値１０に遷移すると、信号Ｐ＿ＥＸＰ＿ＳＴＯＰがハイレベルに遷移する。なお、信号Ｐ＿ＥＸＰ＿ＳＴＯＰがハイレベルに遷移するタイミングは必ずしもカウンタ値ｃｎｔ＿Ｐ＿ＣＬＫが値１０のときでなくてもよく、レジスタなどで制御できる構成でもよい。

時刻ｔ１０２において、信号Ｐ＿ＥＸＰ＿ＳＴＯＰがハイレベルに遷移すると、各行のｐＣＬＫの供給が終了される。

時刻ｔ１０１から時刻ｔ１０２までの期間が、画素部１０の各行の露光時間となる。信号Ｐ＿ＥＸＰ＿ＳＴＯＰがハイレベルに遷移するタイミングをカウンタ値ｃｎｔ＿Ｐ＿ＣＬＫで制御することにより、露光時間を信号Ｐ＿ＣＬＫの１サイクル単位で制御することが可能となる。

本実施形態によれば、露光開始と露光終了のタイミングを全行で共通とすることで、ローリングシャッタ歪みのない静止画を撮影することができる。また、露光終了のタイミングをカウント値ｃｎｔ＿Ｐ＿ＣＬＫで制御することで、露光時間を信号Ｐ＿ＣＬＫの数によって管理することが可能となり、制御がより簡易になる。

＜第６実施形態＞
次に、本開示の第６実施形態に係る光電変換装置について、図２１、図２２、図２３に基づき、第５実施形態と異なる点を中心に説明する。本実施形態は、垂直走査制御部２２、垂直走査部３０の構成について、第５実施形態と異なる点がある。

〔垂直走査制御部２２〕
図２１は、第６実施形態に係る垂直走査制御部２２の構成図である。

本実施形態において、垂直走査制御部２２内のパルス信号生成部２２１は、信号Ｐ＿ＣＬＫ１と、信号Ｐ＿ＣＬＫ１と同じ周期で位相の異なる信号Ｐ＿ＣＬＫ２を生成する。

また、垂直走査制御部２２は、第１カウント部２２９、終了トリガ１生成部２２１０、第２カウント部２２１１、終了トリガ２生成部２２１２を備える。

第１カウント部２２９には、信号Ｐ＿ＣＬＫ１と信号ＴＲＧ＿ＳＴＲが入力され、カウント値ｃｎｔ＿Ｐ＿ＣＬＫ１（第１カウント値）が出力される。第２カウント部２２１１には、信号Ｐ＿ＣＬＫ２と信号ＴＲＧ＿ＳＴＲが入力され、カウント値ｃｎｔ＿Ｐ＿ＣＬＫ２（第２カウント値）が出力される。

終了トリガ１生成部２２１０の出力である信号Ｐ＿ＥＸＰ＿ＳＴＯＰ１は、カウント値ｃｎｔ＿Ｐ＿ＣＬＫ１を元に生成される。終了トリガ２生成部２２１２の出力である信号Ｐ＿ＥＸＰ＿ＳＴＯＰ２は、カウント値ｃｎｔ＿Ｐ＿ＣＬＫ２を元に生成される。

なお、信号Ｐ＿ＣＬＫの数が３つ以上となるように、適宜構成を変更してもよい。

〔垂直走査部３０〕
図２２は、第６実施形態に係る垂直走査部３０の構成図である。本実施形態において、垂直走査部３０には、信号Ｐ＿ＣＬＫが入力されない。一方、信号Ｐ＿ＣＬＫ１と信号Ｐ＿ＣＬＫ２が垂直走査部３０に入力される。また、信号Ｐ＿ＥＸＰ＿ＳＴＯＰが入力されない。一方、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ１と信号Ｐ＿ＥＸＰ＿ＳＴＯＰ２が垂直走査部３０に入力される。

信号Ｐ＿ＣＬＫ１と信号Ｐ＿ＥＸＰ＿ＳＴＯＰ１は、画素部１０の１行目からＮ／２行目までに対応する行駆動部３５で使用される。また、信号Ｐ＿ＣＬＫ２と信号Ｐ＿ＥＸＰ＿ＳＴＯＰ２は、画素部１０の（Ｎ／２）＋１行目からＮ行目までに対応する行駆動部３５で使用される。各行駆動部で使用する各信号の割り当て方はこれに限定されるものではない。例えば１行毎や２行毎に異なる信号を繰り返し用いてもよく、不規則でもよく、レジスタなどで制御できる構成でもよい。

〔画素駆動信号の動作〕
図２３は、第６実施形態に係る垂直走査制御部２２、垂直走査部３０、画素部１０の動作例を示したタイミング図である。以下、図２３を参照しながら、動作を説明する。

時刻ｔ１００において、信号ＴＲＧ＿ＳＴＲがハイレベルに遷移すると、各行の信号ｐＣＬＫの供給が開始される。画素部１０の１行目からＮ／２行目までに対応する信号ｐＣＬＫの元信号として信号Ｐ＿ＣＬＫ１が用いられ、画素部１０の（Ｎ／２）＋１行目からＮ行目までに対応するｐＣＬＫの元信号として信号Ｐ＿ＣＬＫ２が用いられる。

また、時刻ｔ１００において、信号ＴＲＧ＿ＳＴＲがハイレベルに遷移すると、第１カウント部２２９および第２カウント部２２１１が、信号Ｐ＿ＣＬＫ１および信号Ｐ＿ＣＬＫ２のカウントを開始する。

時刻ｔ１０１において、信号Ｐ＿ＣＬＫ１がハイレベルに遷移すると、カウント値ｃｎｔ＿Ｐ＿ＣＬＫ１の値が値０に遷移する。カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫ１は、信号Ｐ＿ＣＬＫ１がハイレベルに遷移するたびにカウントアップする。

時刻ｔ１０２において、信号Ｐ＿ＣＬＫ２がハイレベルに遷移すると、カウント値ｃｎｔ＿Ｐ＿ＣＬＫ２の値が値０に遷移する。カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫ２は、信号Ｐ＿ＣＬＫ２がハイレベルに遷移するたびにカウントアップする。

時刻ｔ１０３において、カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫ１の値が値１０に遷移すると、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ１がハイレベルに遷移する。なお、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ１がハイレベルに遷移するタイミングは必ずしもカウンタ値ｃｎｔ＿Ｐ＿ＣＬＫ１が値１０のときでなくてもよく、レジスタなどで制御できる構成でもよい。

時刻ｔ１０３において、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ１がハイレベルに遷移すると、画素部１０の１行目からＮ／２行目までに対応するｐＣＬＫの供給が終了される。

時刻ｔ１０４において、カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫ２の値が値１０に遷移すると、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ２がハイレベルに遷移する。なお、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ２がハイレベルに遷移するタイミングは必ずしもカウンタ値ｃｎｔ＿Ｐ＿ＣＬＫ２が値１０のときでなくてもよく、レジスタなどで制御できる構成でもよい。

時刻ｔ１０４において、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ２がハイレベルに遷移すると、画素部１０の（Ｎ／２）＋１行目からＮ行目までに対応するｐＣＬＫの供給が終了される。

画素Ｐに供給される信号ｐＣＬＫの位相を複数用意する。これにより、アバランシェ増倍動作等によって光電変換装置の電源系統に生じる瞬時的な電流の増大を抑制することができる。よって、光電変換装置の回路動作をより安定させることができる。

本実施形態によれば、露光開始と露光終了のそれぞれのタイミングを全行で同時とすることでグローバルシャッタ動作を行うことができる。これにより、ローリングシャッタ歪みのない画像を得ることができる。また、信号ｐＣＬＫの生成に用いる信号Ｐ＿ＣＬＫを異なる位相で複数用意することで、電源系統に流れる瞬時的な電流の増大を抑制することができる。これにより、光電変換装置の電源系統が安定化することから、光電変換装置の回路動作をより安定せることができる。

＜第７実施形態＞
次に、本開示の第７実施形態に係る光電変換装置について、図２４、図２５、図２６に基づき、第６実施形態と異なる点を中心に説明する。本実施形態は、垂直走査制御部２２、垂直走査部３０の構成について、第６実施形態と異なる。

〔垂直走査制御部２２〕
図２４は、第７実施形態に係る垂直走査制御部２２の構成図である。

本実施形態において、垂直走査制御部２２内のパルス信号生成部２２１は、信号Ｐ＿ＣＬＫ１、信号Ｐ＿ＣＬＫ２、信号Ｐ＿ＣＬＫ３、信号Ｐ＿ＣＬＫ４を生成する。各信号の周期はＭＣＬＫの１サイクル単位で制御することが可能であり、また、各々を異なる周期に設定することが可能である。

また、垂直走査制御部２２は、第１カウント部２２９、終了トリガ１生成部２２１０、第２カウント部２２１１を備える。さらに垂直走査制御部２２は、終了トリガ２生成部２２１２、第３カウント部２２１３、終了トリガ３生成部２２１４、第４カウント部２２１５、終了トリガ４生成部２２１６を備える。

第１カウント部２２９には、信号Ｐ＿ＣＬＫ１と信号ＴＲＧ＿ＳＴＲが入力され、カウント値ｃｎｔ＿Ｐ＿ＣＬＫ１が出力される。第２カウント部２２１１には、信号Ｐ＿ＣＬＫ２と信号ＴＲＧ＿ＳＴＲが入力され、カウント値ｃｎｔ＿Ｐ＿ＣＬＫ２が出力される。第３カウント部２２１３には、信号Ｐ＿ＣＬＫ３と信号ＴＲＧ＿ＳＴＲが入力され、カウント値ｃｎｔ＿Ｐ＿ＣＬＫ３が出力される。第４カウント部２２１５には、信号Ｐ＿ＣＬＫ４と信号ＴＲＧ＿ＳＴＲが入力され、カウント値ｃｎｔ＿Ｐ＿ＣＬＫ４が出力される。

終了トリガ１生成部２２１０の出力である信号Ｐ＿ＥＸＰ＿ＳＴＯＰ１は、カウント値ｃｎｔ＿Ｐ＿ＣＬＫ１を元に生成される。終了トリガ２生成部２２１２の出力である信号Ｐ＿ＥＸＰ＿ＳＴＯＰ２は、カウント値ｃｎｔ＿Ｐ＿ＣＬＫ２を元に生成される。終了トリガ３生成部２２１４の出力である信号Ｐ＿ＥＸＰ＿ＳＴＯＰ３は、カウント値ｃｎｔ＿Ｐ＿ＣＬＫ３を元に生成される。終了トリガ４生成部２２１６の出力である信号Ｐ＿ＥＸＰ＿ＳＴＯＰ４は、カウント値ｃｎｔ＿Ｐ＿ＣＬＫ４を元に生成される。

なお、信号Ｐ＿ＣＬＫの数が５つ以上となるように、適宜構成を変更してもよい。

〔垂直走査部３０〕
図２５は、第７実施形態に係る垂直走査部３０の構成図である。本実施形態において、垂直走査部３０には、信号Ｐ＿ＣＬＫが入力されない。一方、信号Ｐ＿ＣＬＫ１、信号Ｐ＿ＣＬＫ２、信号Ｐ＿ＣＬＫ３、信号Ｐ＿ＣＬＫ４が垂直走査部３０に入力される。また、信号Ｐ＿ＥＸＰ＿ＳＴＯＰが垂直走査部３０に入力されない。一方、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ１、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ２、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ３、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ４が垂直走査部３０に入力される。

信号Ｐ＿ＣＬＫ１、信号Ｐ＿ＣＬＫ２、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ１、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ２は、画素部１０の１行目からＮ／２行目までに対応する行駆動部３５で使用される。また、信号ｐＣＬＫ＿Ｌの元信号として信号Ｐ＿ＣＬＫ１が使用され、信号ｐＣＬＫ＿Ｒの元信号として信号Ｐ＿ＣＬＫ２が使用される。

信号Ｐ＿ＣＬＫ３、信号Ｐ＿ＣＬＫ４、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ３、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ４は、画素部１０の（Ｎ／２）＋１行目からＮ行目までに対応する行駆動部３５で使用される。また、信号ｐＣＬＫ＿Ｌの元信号として信号Ｐ＿ＣＬＫ３が使用され、信号ｐＣＬＫ＿Ｒの元信号として信号Ｐ＿ＣＬＫ４が使用される。

なお、各行駆動部で使用する各信号の割り当て方はこれに限定されるものではない。例えば１行毎や２行毎に異なる信号を繰り返し用いてもよく、不規則でもよく、レジスタなどで制御できる構成でもよい。

信号ｐＣＬＫ＿Ｌは、画素部１０の１列目から（Ｍ／２）列目までに供給され、信号ｐＣＬＫ＿Ｒは、画素部１０の（Ｍ／２）＋１列目からＭ列目までに供給される。

なお、信号ｐＣＬＫの割り当て方はこれに限定されるものではない。例えば１列毎や２列毎に異なる信号を繰り返し用いてもよく、不規則でもよく、レジスタなどで制御できる構成でもよい。

〔画素駆動信号の動作〕
図２６は、第７実施形態に係る垂直走査制御部２２、垂直走査部３０、画素部１０の動作例を示したタイミング図である。以下、図２６を参照しながら、動作を説明する。

時刻ｔ１００において、信号ＴＲＧ＿ＳＴＲがハイレベルに遷移すると、各行の信号ｐＣＬＫ＿Ｌと信号ｐＣＬＫ＿Ｒの供給が開始される。

また、時刻ｔ１００において、信号ＴＲＧ＿ＳＴＲがハイレベルに遷移する。これにより、第１カウント部２２９、第２カウント部２２１１、第３カウント部２２１３、第４カウント部２２１５が、信号Ｐ＿ＣＬＫ１、信号Ｐ＿ＣＬＫ２、信号Ｐ＿ＣＬＫ３、信号Ｐ＿ＣＬＫ４のカウントを開始する。第１カウント部２２９、第２カウント部２２１１、第３カウント部２２１３、第４カウント部２２１５が生成するカウント値がそれぞれ順に、第１カウント値、第２カウント値、第３カウント値、第４カウント値である。

時刻ｔ１０１において、カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫ３の値が値１１に遷移すると、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ３がハイレベルに遷移する。なお、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ３がハイレベルに遷移するタイミングは必ずしもカウンタ値ｃｎｔ＿Ｐ＿ＣＬＫ３が値１１のときでなくてもよく、レジスタなどで制御できる構成でもよい。

時刻ｔ１０１において、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ３がハイレベルに遷移すると、画素部１０の（Ｎ／２）＋１行目からＮ行目までに対応する信号ｐＣＬＫ＿Ｌの供給が終了される。

時刻ｔ１０２において、カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫ１の値が値１０に遷移すると、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ１がハイレベルに遷移する。なお、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ１がハイレベルに遷移するタイミングは必ずしもカウンタ値ｃｎｔ＿Ｐ＿ＣＬＫ１が値１０のときでなくてもよく、レジスタなどで制御できる構成でもよい。

時刻ｔ１０２において、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ１がハイレベルに遷移すると、画素部１０の１行目からＮ／２行目までに対応する信号ｐＣＬＫ＿Ｌの供給が終了される。

時刻ｔ１０３において、カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫ２の値が値９に遷移すると、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ２がハイレベルに遷移する。なお、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ２がハイレベルに遷移するタイミングは必ずしもカウンタ値ｃｎｔ＿Ｐ＿ＣＬＫ２が値９のときでなくてもよく、レジスタなどで制御できる構成でもよい。

時刻ｔ１０３において、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ２がハイレベルに遷移すると、画素部１０の１行目からＮ／２行目までに対応する信号ｐＣＬＫ＿Ｒの供給が終了される。

時刻ｔ１０４において、カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫ４の値が値８に遷移すると、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ４がハイレベルに遷移する。なお、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ４がハイレベルに遷移するタイミングは必ずしもカウンタ値ｃｎｔ＿Ｐ＿ＣＬＫ４が値８のときでなくてもよく、レジスタなどで制御できる構成でもよい。

時刻ｔ１０４において、信号Ｐ＿ＥＸＰ＿ＳＴＯＰ４がハイレベルに遷移すると、画素部１０の（Ｎ／２）＋１行目からＮ行目までに対応する信号ｐＣＬＫ＿Ｒの供給が終了される。

各信号Ｐ＿ＥＸＰ＿ＳＴＯＰがハイレベルに遷移するタイミングを各カウンタ値ｃｎｔ＿Ｐ＿ＣＬＫで制御することにより、各ｐＣＬＫで制御される領域の露光時間を、信号Ｐ＿ＣＬＫの１サイクル単位で個別に制御することが可能となる。

本実施形態によれば、露光開始と露光終了のそれぞれのタイミングを全行で同時としたグローバルシャッタ動作を行うことができる。これにより、ローリングシャッタ歪みのない画像を得ることができる。また、信号ｐＣＬＫを複数用意し、各信号ｐＣＬＫの周期と回数を個別に制御することで、信号ｐＣＬＫが供給される領域毎に異なる露光時間を設定することができる。これにより、撮影対象の領域毎に明暗差がある場合でも、それぞれの領域に適した長さの露光時間を設定することが可能となる。

＜第８実施形態＞
本実施形態による光電変換システムについて、図２７を用いて説明する。図２７は、本実施形態による光電変換システムの概略構成を示すブロック図である。

上記第１～第７実施形態で述べた撮像装置は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光電変換システムに含まれる。図２７には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図２７に例示した光電変換システムは、撮像装置１００４、被写体の光学像を撮像装置１００４に結像させるレンズ１００２、レンズ１００２を通過する光量を可変にするための絞り１００３、レンズ１００２の保護のためのバリア１００１を有する。レンズ１００２及び絞り１００３は、撮像装置１００４に光を集光する光学系である。撮像装置１００４は、上記のいずれかの実施形態の光電変換装置（撮像装置）であって、レンズ１００２により結像された光学像を電気信号に変換する。

光電変換システムは、また、撮像装置１００４より出力される出力信号の処理を行うことで画像を生成する画像生成部である信号処理部１００７を有する。信号処理部１００７は、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部１００７は、撮像装置１００４が設けられた半導体基板に形成されていてもよいし、撮像装置１００４とは別の半導体基板に形成されていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。

光電変換システムは、更に、画像データを一時的に記憶するためのメモリ部１０１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１０１３を有する。更に光電変換システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１０１２、記録媒体１０１２に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１０１１を有する。なお、記録媒体１０１２は、光電変換システムに内蔵されていてもよく、着脱可能であってもよい。

更に光電変換システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１００９、撮像装置１００４と信号処理部１００７に各種タイミング信号を出力するタイミング発生部１００８を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された出力信号を処理する信号処理部１００７とを有すればよい。

撮像装置１００４は、撮像信号を信号処理部１００７に出力する。信号処理部１００７は、撮像装置１００４から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部１００７は、撮像信号を用いて、画像を生成する。

このように、本実施形態によれば、上記のいずれかの実施形態の光電変換装置（撮像装置）を適用した光電変換システムを実現することができる。

＜第９実施形態＞
本実施形態の光電変換システム及び移動体について、図２８を用いて説明する。図２８は、本実施形態の光電変換システム及び移動体の構成を示す図である。

図２８（ａ）は、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記のいずれかの実施形態に記載の光電変換装置（撮像装置）である。光電変換システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、光電変換システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、光電変換システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

光電変換システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、光電変換システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム３００で撮像する。図２８（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の光電変換システムを示した。車両情報取得装置３２０が、光電変換システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［変形実施形態］
本開示は、上記実施形態に限らず種々の変形が可能である。

例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本開示の実施形態に含まれる。

また、上記第８実施形態、第９実施形態に示した光電変換システムは、光電変換装置を適用しうる光電変換システム例を示したものであって、本開示の光電変換装置を適用可能な光電変換システムは図２７及び図２８に示した構成に限定されるものではない。

なお、上記実施形態は、いずれも本開示を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本開示の技術的範囲が限定的に解釈されてはならないものである。すなわち、本開示はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

＜第１０実施形態＞
本実施形態は第１～第７実施形態のいずれにも適用可能である。図２９（ａ）は本実施形態の光電変換装置９３０を備えた機器９１９１を説明する模式図である。光電変換装置９３０は、第１～第７実施形態で説明した光電変換装置のいずれか、あるいは複数の実施形態を組み合わせた光電変換装置とすることができる。光電変換装置９３０を備える機器９１９１について詳細に説明する。光電変換装置９３０は、上述のように、半導体層１０を有する半導体デバイス９１０のほかに、半導体デバイス９１０を収容するパッケージ９２０を含むことができる。パッケージ９２０は、半導体デバイス９１０が固定された基体と、半導体デバイス９１０に対向するガラスなどの蓋体と、を含むことができる。パッケージ９２０は、さらに、基体に設けられた端子と半導体デバイス９１０に設けられた端子とを接続するボンディングワイヤやバンプなどの接合部材を含むことができる。

機器９１９１は、光学装置９４０、制御装置９５０、処理装置９６０、表示装置９７０、記憶装置９８０、機械装置９９０の少なくともいずれかを備えることができる。光学装置９４０は、光電変換装置９３０に対応する。光学装置９４０は、例えばレンズやシャッタ、ミラーである。制御装置９５０は、光電変換装置９３０を制御する。制御装置９５０は、例えばＡＳＩＣなどの光電変換装置である。

処理装置９６０は、光電変換装置９３０から出力された信号を処理する。処理装置９６０は、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの光電変換装置である。表示装置９７０は、光電変換装置９３０で得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置９８０は、光電変換装置９３０で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置９８０は、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。

機械装置９９０は、モーターやエンジンなどの可動部あるいは推進部を有する。機器９１９１では、光電変換装置９３０から出力された信号を表示装置９７０に表示したり、機器９１９１が備える通信装置（不図示）によって外部に送信したりする。そのために、機器９１９１は、光電変換装置９３０が有する記憶回路や演算回路とは別に、記憶装置９８０や処理装置９６０をさらに備えることが好ましい。機械装置９９０は、光電変換装置９３０から出力された信号に基づいて制御されてもよい。

また、機器９１９１は、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器に適する。カメラにおける機械装置９９０はズーミングや合焦、シャッタ動作のために光学装置９４０の部品を駆動することができる。あるいは、カメラにおける機械装置９９０は防振動作のために光電変換装置９３０を移動することができる。

また、機器９１９１は、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置９９０は移動装置として用いられうる。輸送機器としての機器９１９１は、光電変換装置９３０を輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置９６０は、光電変換装置９３０で得られた情報に基づいて移動装置としての機械装置９９０を操作するための処理を行うことができる。あるいは、機器９１９１は内視鏡などの医療機器や、測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器、ロボットなどの産業機器であってもよい。

上述した実施形態によれば、良好な画素特性を得ることが可能となる。従って、光電変換装置の価値を高めることができる。ここでいう価値を高めることには、機能の追加、性能の向上、特性の向上、信頼性の向上、製造歩留まりの向上、環境負荷の低減、コストダウン、小型化、軽量化の少なくともいずれかが該当する。

従って、本実施形態に係る光電変換装置９３０を機器９１９１に用いれば、機器の価値をも向上することができる。例えば、光電変換装置９３０を輸送機器に搭載して、輸送機器の外部の撮影や外部環境の測定を行う際に優れた性能を得ることができる。よって、輸送機器の製造、販売を行う上で、本実施形態に係る光電変換装置を輸送機器へ搭載することを決定することは、輸送機器自体の性能を高める上で有利である。特に、光電変換装置で得られた情報を用いて輸送機器の運転支援および／または自動運転を行う輸送機器に光電変換装置９３０は好適である。

１０ 画素部
１１ アバランシェダイオード
１２ クエンチ素子
１３ 波形成形回路
１４ カウンタ
１５ 画素出力回路
２０ 制御部
２２ 垂直走査制御部
３０ 垂直走査部
４０ 信号保持部
５０ 水平走査部（第２走査部）
６０ 出力部
７０ ＣＰＵ（演算部）
１００ 光電変換装置

Claims (20)

1. 露光期間の開始と終了とを規定する信号が制御ノードに入力されるクエンチ素子と、前記クエンチ素子に接続されたアバランシェフォトダイオードとを各々が有する複数の画素が複数の行に渡って配された画素部と、
   前記画素の信号を読み出す読み出し処理と、前記露光期間の開始処理と、前記露光期間の終了処理とを、１行もしくは２つ以上の行を単位として、前記複数の行に対して行順次に行うことで前記画素部の走査を行う走査部と、
   前記読み出し処理のタイミングを制御する同期信号を前記走査部に出力する制御部とを有し、
   前記開始処理と前記終了処理の少なくとも一方のタイミングが、前記同期信号とは別の制御信号によって制御されることを特徴とする光電変換装置。
2. 前記同期信号は、前記読み出し処理を行う前記画素の行を切り替えるタイミングを制御する信号であることを特徴とする請求項１に記載の光電変換装置。
3. 前記複数の画素は複数の列に渡って配されており、
   前記光電変換装置は、前記読み出し処理によって前記画素から読み出される前記画素の信号が入力されるとともに、前記複数の列の各々に対応して配された複数の信号処理部と、前記複数の信号処理部から順次、前記画素の信号を読み出す第２走査を行う第２走査部とを有し
   前記同期信号は、前記第２走査を開始する周期を制御する信号であることを特徴とする請求項１または２に記載の光電変換装置。
4. 前記同期信号は、前記走査部の前記走査の開始を制御する信号であることを特徴とする請求項１に記載の光電変換装置。
5. 前記開始処理のタイミングが前記制御信号である第１制御信号によって制御され、
   前記終了処理のタイミングが前記制御信号である第２制御信号によって制御されることを特徴とする請求項１～４のいずれか１項に記載の光電変換装置。
6. 前記制御部は、パルス信号をカウントすることでカウント値を生成するパルスカウント部と、
   前記カウント値に従って前記開始処理を制御する前記制御信号を生成する開始トリガ生成部とを有し、
   前記開始トリガ生成部が前記別の制御信号を前記走査部に出力することを特徴とする請求項１～４のいずれか１項に記載の光電変換装置。
7. 前記制御部は、パルス信号をカウントすることでカウント値を生成するパルスカウント部と、
   前記カウント値に従って前記終了処理を制御する前記制御信号を生成する終了トリガ生成部とを有し、
   前記終了トリガ生成部が前記制御信号を前記走査部に出力することを特徴とする請求項１～５のいずれか１項に記載の光電変換装置。
8. 前記パルスカウント部には、前記同期信号と、前記パルス信号であるクロック信号とが入力され、前記パルスカウント部は前記カウント値の生成を、前記同期信号のレベルの変化に従って開始することを特徴とする請求項６または７に記載の光電変換装置。
9. 前記走査部は、前記画素の行にそれぞれ対応するように配され、それぞれが対応する行の画素を制御する複数の行駆動部を有し、
   前記複数の行駆動部の各々が、パルス信号をカウントすることでカウント値を生成するパルスカウント部と、
   前記終了処理を制御する前記制御信号を、前記カウント値に従って生成する終了制御部とを有することを特徴とする請求項１～５のいずれか１項に記載の光電変換装置。
10. 前記行駆動部は前記開始処理を制御する開始信号を生成する開始制御部を有し、
    前記パルスカウント部は前記カウント値の生成を、前記開始信号のレベルの変化に従って開始することを特徴とする請求項９に記載の光電変換装置。
11. 前記制御部は、互いに周期の異なる複数のクロック信号を生成する信号生成部と、
    選択信号を前記行駆動部に生成する選択生成部とを有し、
    前記パルスカウント部に、前記複数のクロック信号の中から前記選択信号に従って選択された１つのクロック信号が、前記カウント値の生成に用いる前記パルス信号として入力されることを特徴とする請求項９または１０に記載の光電変換装置。
12. 前記制御部は、前記複数のクロック信号のうちの１つのクロック信号をカウントすることで第１カウント値を生成する第１カウント部と、前記複数のクロック信号のうちの別の１つのクロック信号をカウントすることで第２カウント値を生成する第２カウント部とを有し、
    前記第１カウント値を用いて前記複数の行の一部の行に対応する前記行駆動部が前記終了処理に用いる前記制御信号を生成し、
    前記第２カウント値を用いて前記複数の行の別の一部の行に対応する前記行駆動部が前記終了処理に用いる前記制御信号を生成することを特徴とする請求項１１に記載の光電変換装置。
13. 前記複数の画素はさらに複数の列に渡って配されており、
    前記第１カウント値を用いて前記複数の行の一部の行かつ前記複数の列の一部の列に対応する前記行駆動部が前記終了処理に用いる前記制御信号を生成し、
    前記第２カウント値を用いて前記複数の行の別の一部の行かつ前記複数の列の一部の列に対応する前記行駆動部が前記終了処理に用いる前記制御信号を生成することを特徴とする請求項１２に記載の光電変換装置。
14. 前記開始処理が、前記複数の行で同時に行われることを特徴とする請求項１～１３のいずれか１項に記載の光電変換装置。
15. 前記開始処理が、前記制御信号によって制御されることを特徴とする請求項１４に記載の光電変換装置。
16. 前記終了処理が、前記複数の行で同時に行われることを特徴とする請求項１４または１５に記載の光電変換装置。
17. 前記終了処理が、前記制御信号に従って、前記複数の行で行順次に行われることを特徴とする請求項１４または１５に記載の光電変換装置。
18. 請求項１～１７のいずれか１項に記載の光電変換装置と、
    前記光電変換装置が出力する信号を用いて画像を生成する信号処理部とを有することを特徴とする光電変換システム。
19. 請求項１～１７のいずれか１項に記載の光電変換装置を備える移動体であって、
    前記光電変換装置が出力する信号を用いて前記移動体の移動を制御する制御部を有することを特徴とする移動体。
20. 請求項１乃至１７のいずれか１項に記載の光電変換装置を備える機器であって、
    前記光電変換装置に対応した光学装置、
    前記光電変換装置を制御する制御装置、
    前記光電変換装置から出力された信号を処理する処理装置、
    前記光電変換装置で得られた情報を表示する表示装置、
    前記光電変換装置で得られた情報を記憶する記憶装置、および、
    前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかを更に備えることを特徴とする機器。

Images