DE112021003422T5 - Festkörper-bildgebungsvorrichtung - Google Patents

Festkörper-bildgebungsvorrichtung Download PDF

Info

Publication number
DE112021003422T5
DE112021003422T5 DE112021003422.7T DE112021003422T DE112021003422T5 DE 112021003422 T5 DE112021003422 T5 DE 112021003422T5 DE 112021003422 T DE112021003422 T DE 112021003422T DE 112021003422 T5 DE112021003422 T5 DE 112021003422T5
Authority
DE
Germany
Prior art keywords
transistor
circuit
imaging device
photoelectric conversion
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021003422.7T
Other languages
English (en)
Inventor
Tsutomu Imoto
Yusuke Ikeda
Atsumi Niwa
Atsushi Suzuki
Shinichirou Etou
Kenichi Takamiya
Takuya Maruyama
Ren Hiyoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of DE112021003422T5 publication Critical patent/DE112021003422T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Der Zweck der vorliegenden Erfindung ist das Unterdrücken einer Totzeit zum Zeitpunkt der Betriebsartumschaltung. Eine Festkörper-Bildgebungsvorrichtung gemäß der vorliegenden Erfindung ist ausgestattet mit: mehreren Pixeln (300), die jeweils eine Leuchtdichtenänderung von einfallendem Licht ausgeben; und einer Detektionsschaltung (305) zum Ausgeben eines Ereignissignals basierend auf der von jedem der Pixel ausgegebenen Leuchtdichtenänderung. Jedes der Pixel ist ausgestattet mit: einem photoelektrischen Umsetzungselement (311) zum Erzeugen einer Ladung gemäß einer einfallenden Lichtmenge; logarithmischen Transformationsschaltungen (312, 313), die mit dem photoelektrischen Umsetzungselement verbunden sind und die einen aus dem photoelektrischen Umsetzungselement fließenden Photostrom in ein Spannungssignal gemäß logarithmischen Wert des Photostroms transformieren; und einem ersten Transistor (318), dessen Drain mit einem Erfassungsknoten der logarithmischen Transformationsschaltungen verbunden ist.

Description

  • Gebiet
  • Die vorliegende Offenbarung bezieht sich auf eine Festkörper-Bildgebungsvorrichtung und eine Bildgebungsvorrichtung.
  • Hintergrund
  • Herkömmliche Technologien in Bezug auf Bildgebungsvorrichtungen oder dergleichen haben eine synchrone Festkörper-Bildgebungsvorrichtung verwendet, die Bilddaten (Rahmen) in Synchronisation mit einem Synchronisationssignal wie z. B. einem Vertikalsynchronisationssignal aufnimmt. Diese typische synchrone Festkörper-Bildgebungsvorrichtung kann Bilddaten nur in jeder Synchronisationssignalzeitspanne(z. B. 1/60 Sekunde) erfassen, was den Umgang mit schnellerer Verarbeitung erschwert, wenn sie in Bereichen wie Verkehr, Roboter oder dergleichen erforderlich ist. Um dies zu handhaben, ist eine Festkörper-Bildgebungsvorrichtung vorgeschlagen worden, die für jede Pixeladresse ein Ereignis, bei dem der Änderungsbetrag der Leuchtdichte des Pixels einen Schwellenwert überschritten hat, als Adressereignis detektiert (siehe beispielsweise Patentliteratur 1). Die Festkörper-Bildgebungsvorrichtung, die auf diese Weise ein Adressereignis für jedes Pixel detektiert, wird auch als ereignisbasierter Bildsensor (EVS) oder dynamischer Bildsensor (DVS) bezeichnet.
  • Entgegenhaltungsliste
  • Patentliteratur
  • Patentliteratur 1: JP 5244587 B2
  • Zusammenfassung
  • Technische Aufgabe
  • Bei dem herkömmlichen EVS gibt es jedoch den Fall, in dem der Betrieb aufgrund der Erzeugung von Rauschen, Potentialfluktuationen zur Zeit des Umschaltens der Betriebsart und dergleichen instabil wird.
  • Im Hinblick darauf schlägt die vorliegende Offenbarung eine Festkörper-Bildgebungsvorrichtung und eine Bildgebungsvorrichtung vor, die in der Lage sind, das Auftreten von instabilem Betrieb zu unterdrücken.
  • Lösung der Aufgabe
  • Um die vorstehend beschriebene Aufgabe zu lösen, umfasst eine Festkörper-Bildgebungsvorrichtung gemäß einem Aspekt der vorliegenden Offenbarung: mehrere Pixel, die jeweils eine Leuchtdichtenänderung des einfallenden Lichts ausgeben; und eine Detektionsschaltung, die ein Ereignissignal basierend auf der von jedem der Pixel ausgegebenen Leuchtdichtenänderung ausgibt, wobei jedes der Pixel enthält: ein photoelektrisches Umsetzungselement, das gemäß einer einfallenden Lichtmenge eine Ladung erzeugt; eine logarithmische Umsetzungsschaltung, die mit dem photoelektrischen Umsetzungselement verbunden ist und einen aus dem photoelektrischen Umsetzungselement fließenden Photostrom in ein Spannungssignal, das einem logarithmischen Wert des Photostroms entspricht, umsetzt; und eine ersten Transistor, dessen Drain mit einem Erfassungsknoten der logarithmischen Umsetzungsschaltung verbunden ist.
  • Figurenliste
    • 1 ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Bildgebungsvorrichtung gemäß einer ersten Ausführungsform darstellt.
    • 2 ist ein Diagramm, das ein Beispiel für eine gestapelte Struktur einer Festkörper-Bildgebungsvorrichtung gemäß der ersten Ausführungsform darstellt.
    • 3 ist ein Beispiel für eine Draufsicht eines Lichtempfangschips gemäß der ersten Ausführungsform.
    • 4 ist ein Beispiel für eine Draufsicht eines Detektionschips gemäß der ersten Ausführungsform.
    • 5 ist ein Beispiel für eine Draufsicht eines Adressereignisdetektionsabschnitts gemäß der ersten Ausführungsform;
    • 6 ist ein Schaltplan, der ein Konfigurationsbeispiel eines logarithmischen Antwortabschnitts gemäß der ersten Ausführungsform darstellt.
    • 7 ist ein Schaltplan, der ein weiteres Konfigurationsbeispiel des logarithmischen Antwortabschnitts gemäß der ersten Ausführungsform darstellt.
    • 8 ist ein Schaltplan, der ein schematisches Konfigurationsbeispiel einer Ausleseschaltung gemäß der ersten Ausführungsform darstellt.
    • 9 ist ein Schaltplan, der ein schematisches Konfigurationsbeispiel einer Antwortschaltung gemäß der ersten Ausführungsform darstellt.
    • 10 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Detektionsblocks gemäß der ersten Ausführungsform darstellt.
    • 11 ist ein Schaltplan, der ein Konfigurationsbeispiel eines Differenzierers gemäß der ersten Ausführungsform darstellt.
    • 12 ist ein Schaltplan, der ein Konfigurationsbeispiel eines Vergleichsabschnitts der ersten Ausführungsform darstellt.
    • 13 ist ein Schaltplan, der ein Konfigurationsbeispiel eines Differenzierers, eines Selektors und eines Komparators gemäß der ersten Ausführungsform darstellt.
    • 14 ist ein Zeitdiagramm, das ein Beispiel für die Steuerung der Zeilenansteuerschaltung in einer EVS-Betriebsart gemäß der ersten Ausführungsform darstellt.
    • 15 ist ein Zeitdiagramm, das ein Beispiel für die Steuerung der Zeilenansteuerschaltung in a CIS-Betriebsart gemäß der ersten Ausführungsform darstellt.
    • 16 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Detektionspixels und einer Detektionsschaltung gemäß der ersten Ausführungsform darstellt.
    • 17 ist ein Ablaufplan, der ein Beispiel des Betriebs der Festkörper-Bildgebungsvorrichtung gemäß der ersten Ausführungsform darstellt.
    • 18 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Detektionspixels und einer Detektionsschaltung gemäß einer Modifikation der ersten Ausführungsform darstellt.
    • 19 ist ein Zeitdiagramm, das ein Beispiel für die Steuerung einer Zeilenansteuerschaltung gemäß der Modifikation der ersten Ausführungsform darstellt.
    • 20 ist ein Wellenformdiagramm, das eine Totzeit zum Zeitpunkt des Betriebsartübergangs darstellt.
    • 21 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß der ersten Ausführungsform darstellt.
    • 22 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer ersten Modifikation der ersten Ausführungsform darstellt.
    • 23 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer zweiten Modifikation der ersten Ausführungsform darstellt.
    • 24 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer dritten Modifikation der ersten Ausführungsform darstellt.
    • 25 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer vierten Modifikation der ersten Ausführungsform darstellt.
    • 26 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer fünften Modifikation der ersten Ausführungsform darstellt.
    • 27 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer sechsten Modifikation der ersten Ausführungsform darstellt.
    • 28 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer siebten Modifikation der ersten Ausführungsform darstellt.
    • 29 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer achten Modifikation der ersten Ausführungsform darstellt.
    • 30 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von der CIS-Betriebsart zu der EVS-Betriebsart gemäß der ersten Ausführungsform darstellt.
    • 31 ist ein Ablaufplan, der ein Betriebsbeispiel der Bildgebungsvorrichtung gemäß der ersten Ausführungsform darstellt.
    • 32 ist ein Schaltplan, der ein Beispiel für eine Schaltungskonfiguration eines gemeinsam verwendeten Blocks gemäß einem ersten Beispiel für die gemeinsame Verwendung der ersten Ausführungsform darstellt.
    • 33 ist ein Schaltplan, der ein Beispiel für eine Schaltungskonfiguration eines gemeinsam verwendeten Blocks gemäß einem zweiten Beispiel für die gemeinsame Verwendung der ersten Ausführungsform darstellt.
    • 34 ist ein Schaltplan, der ein Beispiel für eine Schaltungskonfiguration eines gemeinsam verwendeten Blocks gemäß einem dritten Beispiel für die gemeinsame Verwendung der ersten Ausführungsform darstellt.
    • 35 ist ein Schaltplan, der ein Beispiel für eine Schaltungskonfiguration eines gemeinsam verwendeten Blocks gemäß einem vierten Beispiel für die gemeinsame Verwendung der ersten Ausführungsform darstellt.
    • 36 ist eine Draufsicht, die ein Layout-Beispiel für einen gemeinsam verwendeten Block gemäß einem ersten Layout-Beispiel der ersten Ausführungsform darstellt.
    • 37 ist eine Draufsicht, die ein Layout-Beispiel für einen gemeinsam verwendeten Block gemäß einem zweiten Layout-Beispiel der ersten Ausführungsform darstellt.
    • 38 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von der CIS-Betriebsart zu der EVS-Betriebsart gemäß einem ersten Steuerbeispiel der zweiten Ausführungsform darstellt.
    • 39 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von einer CIS-Betriebsart zu einer EVS-Betriebsart gemäß einem zweiten Steuerbeispiel der zweiten Ausführungsform darstellt.
    • 40 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von einer CIS-Betriebsart zu einer EVS-Betriebsart gemäß einem dritten Steuerbeispiel der zweiten Ausführungsform darstellt.
    • 41 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von einer CIS-Betriebsart zu einer EVS-Betriebsart gemäß einem vierten Steuerbeispiel der zweiten Ausführungsform darstellt.
    • 42 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von einer CIS-Betriebsart zu einer EVS-Betriebsart gemäß einem fünften Steuerbeispiel der zweiten Ausführungsform darstellt.
    • 43 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von einer CIS-Betriebsart zu einer EVS-Betriebsart gemäß einem sechsten Steuerbeispiel der zweiten Ausführungsform darstellt.
    • 44 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von einer CIS-Betriebsart zu einer EVS-Betriebsart gemäß einem siebten Steuerbeispiel der zweiten Ausführungsform darstellt.
    • 45 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer dritten Ausführungsform darstellt.
    • 46 ist ein Schaltplan, der eine Modifikation der Antwortschaltung gemäß der dritten Ausführungsform darstellt.
    • 47 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von der CIS-Betriebsart zu der EVS-Betriebsart gemäß der dritten Ausführungsform darstellt.
    • 48 ist ein Ablaufplan, der ein Betriebsbeispiel einer Bildgebungsvorrichtung gemäß der dritten Ausführungsform darstellt.
    • 49 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer vierten Ausführungsform darstellt.
    • 50 ist ein Schaltplan, der eine Modifikation der Antwortschaltung gemäß der vierten Ausführungsform darstellt.
    • 51 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von der CIS-Betriebsart zu der EVS-Betriebsart gemäß der fünften Ausführungsform darstellt.
    • 52 ist ein Ablaufplan, der ein Betriebsbeispiel einer Bildgebungsvorrichtung gemäß der vierten Ausführungsform darstellt.
    • 53 ist ein Beispiel für eine Draufsicht eines Detektionschips gemäß einer fünften Ausführungsform.
    • 54 ist ein Schaltplan, der ein Konfigurationsbeispiel eines gemeinsam verwendeten Blocks gemäß der fünften Ausführungsform darstellt.
    • 55 ist ein Schaltplan, der ein Beispiel für eine Schaltungskonfiguration eines gemeinsam verwendeten Blocks gemäß einem ersten Beispiel für die gemeinsame Verwendung der fünften Ausführungsform darstellt.
    • 56 ist ein Schaltplan, der ein Beispiel für eine Schaltungskonfiguration eines gemeinsam verwendeten Blocks gemäß einem zweiten Beispiel für die gemeinsame Verwendung der fünften Ausführungsform darstellt.
    • 57 ist ein Schaltplan, der ein Beispiel für eine Schaltungskonfiguration eines gemeinsam verwendeten Blocks gemäß einem dritten Beispiel für die gemeinsame Verwendung der fünften Ausführungsform darstellt.
    • 58 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer sechsten Ausführungsform darstellt.
    • 59 ist eine Draufsicht, die ein schematisches Konfigurationsbeispiel eines Detektionschips in einer Festkörper-Bildgebungsvorrichtung gemäß einer siebten Ausführungsform darstellt.
    • 60 ist eine Draufsicht, die ein Layout-Beispiel für einen gemeinsam verwendeten Block gemäß einer ersten Layout-Modifikation einer achten Ausführungsform darstellt.
    • 61 ist eine Draufsicht, die ein Layout-Beispiel für einen gemeinsam verwendeten Block gemäß einer zweiten Layout-Modifikation der achten Ausführungsform darstellt.
    • 62 ist eine Draufsicht, die ein Layout-Beispiel für einen gemeinsam verwendeten Block gemäß einer dritten Layout-Modifikation der achten Ausführungsform darstellt.
    • 63 ist eine Draufsicht, die ein Layout-Beispiel für einen gemeinsam verwendeten Block gemäß einer vierten Layout-Modifikation der achten Ausführungsform darstellt.
    • 64 ist eine Draufsicht, die ein Layout-Beispiel für einen gemeinsam verwendeten Block gemäß einer fünften Layout-Modifikation der achten Ausführungsform darstellt.
    • 65 ist eine Draufsicht, die ein Layout-Beispiel für einen gemeinsam verwendeten Block gemäß einer sechsten Layout-Modifikation der achten Ausführungsform darstellt.
    • 66 ist eine Draufsicht, die ein Layout-Beispiel für einen gemeinsam verwendeten Block gemäß einer siebten Layout-Modifikation der achten Ausführungsform darstellt.
    • 67 ist eine Querschnittsansicht, die eine Verdrahtungsstruktur gemäß einem ersten Beispiel einer neunten Ausführungsform darstellt.
    • 68 ist eine Querschnittsansicht, die eine Verdrahtungsstruktur gemäß einem zweiten Beispiel der neunten Ausführungsform darstellt.
    • 69 ist eine Querschnittsansicht, die eine Verdrahtungsstruktur gemäß einem dritten Beispiel der neunten Ausführungsform darstellt.
    • 70 ist eine Querschnittsansicht, die eine Verdrahtungsstruktur gemäß einem vierten Beispiel der neunten Ausführungsform darstellt.
    • 71 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel einer ersten Verdrahtungsschicht gemäß der neunten Ausführungsform darstellt.
    • 72 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel einer zweiten Verdrahtungsschicht gemäß der neunten Ausführungsform darstellt.
    • 73 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel einer dritten Verdrahtungsschicht gemäß der neunten Ausführungsform darstellt.
    • 74 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel einer vierten Verdrahtungsschicht gemäß der neunten Ausführungsform darstellt.
    • 75 ist eine Querschnittsansicht, die ein Beispiel einer Querschnittsstruktur entlang der Linie A-A' in den 71 bis 74 darstellt.
    • 76 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel einer ersten Verdrahtungsschicht gemäß einer Modifikation der neunten Ausführungsform darstellt.
    • 77 ist ein Diagramm, das ein Beispiel für eine Schaltungskonfiguration eines gemeinsam verwendeten Blocks in einer zehnten Ausführungsform darstellt.
    • 78 ist ein Diagramm, das ein Beispiel für eine Verbindung zwischen einem Übertragungstransistor/Schalttransistor und jeder in der zehnten Ausführungsform dargestellten Ansteuerleitung darstellt.
    • 79 ist eine Querschnittsansicht, die ein Beispiel für eine Verdrahtungsstruktur gemäß der zehnten Ausführungsform darstellt.
    • 80 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel einer ersten Verdrahtungsschicht gemäß der ersten Ausführungsform darstellt.
    • 81 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel einer zweiten Verdrahtungsschicht gemäß der ersten Ausführungsform darstellt.
    • 82 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel einer dritten Verdrahtungsschicht gemäß der ersten Ausführungsform darstellt.
    • 83 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel einer vierten Verdrahtungsschicht gemäß der ersten Ausführungsform darstellt.
    • 84 ist ein Blockdiagramm, das ein Beispiel für die schematische Konfiguration eines Fahrzeugsteuersystems abbildet.
    • 85 ist ein Diagramm zum Unterstützten der Erläuterung eines Beispiels für die Installationspositionen eines Abschnitts zum Detektieren von Informationen außerhalb des Fahrzeugs und eines Abbildungsabschnitts. Beschreibung von Ausführungsformen
  • Eine Ausführungsform der vorliegenden Offenbarung wird im Folgenden unter Bezugnahme auf die Zeichnungen genau beschrieben. In jeder der folgenden Ausführungsformen sind die gleichen Teile durch dieselben Bezugszeichen bezeichnet, und ihre wiederholte Beschreibung wird weggelassen.
  • Die vorliegende Offenbarung wird in der folgenden Reihenfolge beschrieben.
    • 1. Erste Ausführungsform
    • 1.1 Konfigurationsbeispiel der Bildgebungsvorrichtung
    • 1.2 Konfigurationsbeispiel der Festkörper-Bildgebungsvorrichtung
    • 1.3 Konfigurationsbeispiel des logarithmischen Antwortabschnitts
    • 1.3.1 Modifikation des logarithmischen Antwortabschnitts
    • 1.4 Konfigurationsbeispiel der Pixelschaltung
    • 1.5 Beispiel für die Grundkonfiguration der Antwortschaltung
    • 1.6 Konfigurationsbeispiel des Detektionsblocks
    • 1.6.1 Konfigurationsbeispiel des Differenzierers, Selektors und Komparators
    • 1.7 Steuerbeispiel der Zeilenansteuerschaltung
    • 1.7.1 EVS-Betriebsart
    • 1.7.2 CIS-Betriebsart
    • 1.8 Konfigurationsbeispiel des Detektionspixels und der Detektionsschaltung
    • 1.8.1 Betriebsbeispiel der Festkörper-Bildgebungsvorrichtung in der EVS-Betriebsart
    • 1.9 Modifikation des Detektionspixels und der Detektionsschaltung
    • 1.9.1 Steuerbeispiel der Zeilenansteuerschaltung gemäß der Modifikation
    • 1.10 Totzeit während des Betriebsartübergangs
    • 1.11 Konfigurationsbeispiel der Antwortschaltung
    • 1.12 Modifikation der Antwortschaltung
    • 1.12.1 Erste Modifikation
    • 1.12.2 Zweite Modifikation
    • 1.12.3 Dritte Modifikation
    • 1.12.4 Vierte Modifikation
    • 1.12.5 Fünfte Modifikation
    • 1.12.6 Sechste Modifikation
    • 1.12.7 Siebte Modifikation
    • 1.12.8 Achte Modifikation
    • 1.13 Übergang von der CIS-Betriebsart zur EVS-Betriebsart
    • 1.14 Betriebsablauf
    • 1.15 Gemeinsame Verwendung von Schaltungen
    • 1.15.1 Erstes Beispiel für die gemeinsame Verwendung
    • 1.15.2 Zweites Beispiel für die gemeinsame Verwendung
    • 1.15.3 Drittes Beispiel für die gemeinsame Verwendung
    • 1.15.4 Viertes Beispiel für die gemeinsame Verwendung
    • 1.16 Binning-Betriebsart und Alle-Pixel-Betriebsart mit gemeinsamer Verwendung von Schaltungen
    • 1.17 Layout des gemeinsam verwendeten Blocks
    • 1.17.1 Erstes Layout-Beispiel
    • 1.17.2 Zweites Layout-Beispiel
    • 1.18 Aktion und Effekte
    • 2. Zweite Ausführungsform
    • 2.1 Erstes Steuerbeispiel
    • 2.2 Zweites Steuerbeispiel
    • 2.3 Drittes Steuerbeispiel
    • 2.4 Viertes Steuerbeispiel
    • 2.5 Fünftes Steuerbeispiel
    • 2.6 Sechstes Steuerbeispiel
    • 2.7 Siebtes Steuerbeispiel
    • 2.8 Aktion und Effekte
    • 3. Dritte Ausführungsform
    • 3.1 Konfigurationsbeispiel der Antwortschaltung
    • 3.1.1 Modifikation der Antwortschaltung
    • 3.2 Übergang von der CIS-Betriebsart zur EVS-Betriebsart
    • 3.3 Betriebsablauf
    • 3.4 Aktion und Effekte
    • 4. Vierte Ausführungsform
    • 4.1 Konfigurationsbeispiel der Antwortschaltung
    • 4.1.1 Modifikation der Antwortschaltung
    • 4.2 Übergang von der CIS-Betriebsart zur EVS-Betriebsart
    • 4.3 Betriebsablauf
    • 4.4 Aktion und Effekte
    • 5. Fünfte Ausführungsform
    • 5.1 Layout-Beispiel des Detektionschips
    • 5.2 Beispiel für die Grundkonfiguration des gemeinsam verwendeten Blocks
    • 5.3 Binning-Betriebsart durch gemeinsame Verwendung von Schaltungen
    • 5.3.1 Erstes Beispiel für die gemeinsame Verwendung
    • 5.3.2 Zweites Beispiel für die gemeinsame Verwendung
    • 5.3.3 Drittes Beispiel für die gemeinsame Verwendung
    • 5.4 Aktion und Effekte
    • 6. Sechste Ausführungsform
    • 6.1 Konfigurationsbeispiel der Antwortschaltung
    • 6.2 Aktion und Effekte
    • 7. Siebte Ausführungsform
    • 8. Achte Ausführungsform
    • 8.1 Erste Layout-Modifikation
    • 8.2 Zweite Layout-Modifikation
    • 8.3 Dritte Layout-Modifikation
    • 8.4 Vierte Layout-Modifikation
    • 8.5 Fünfte Layout-Modifikation
    • 8.6 Sechste Layout-Modifikation
    • 8.7 Siebte Layout-Modifikation
    • 9. Neunte Ausführungsform
    • 9.1 Beispiel für die Verdrahtungsstruktur
    • 9.2 Effekte
    • 9.3 Spezifisches Beispiel für das Verdrahtungs-Layout
    • 10. Zehnte Ausführungsform
    • 10.1 Querschnittsstruktur und Verdrahtungs-Layout-Beispiel
    • 11. Beispiel für die Anwendung auf ein sich bewegendes Objekt
  • 1. Erste Ausführungsform
  • Zuerst wird eine erste Ausführungsform unter Bezugnahme auf die Zeichnungen genau beschrieben. Durch Schalten in dem EVS der Anzahl der photoelektrischen Umsetzungselemente, die zum Detektieren eines Adressereignisses verwendet werden, ist es möglich, verschiedene Betriebsarten zu implementieren, in denen sich die Empfindlichkeit und die Auflösung in Bezug auf ein Adressereignis ändern. Darüber hinaus ist es durch Integrieren einer Ausleseschaltung in den EVS zum Erzeugen von Gradationsdaten aus dem photoelektrischen Umsetzungselement auch möglich, zusätzlich zu einer Betriebsart zum Detektieren eines Adressereignisses eine Betriebsart zum Erzeugen von Graustufen- oder Farbbilddaten zu implementieren.
  • Wenn jedoch die Betriebsart im herkömmlichen EVS umgeschaltet wird, weicht das Potential eines Erfassungsknotens in einer Schaltung zum Detektieren des Adressereignisses manchmal von einem gewünschten Bereich ab. Die Abweichung des Potentials des Erfassungsknotens von einem normalen Bereich führt zu einem Fehler bei der Detektion des Adressereignisses. Deshalb hatte der herkömmliche EVS ein Problem, dass eine Totzeit auftritt, in der ein Adressereignis nicht detektiert werden kann, bis sich das Potential des Leseknotens in einem normalen Bereich einstellte.
  • In Anbetracht dessen schlägt die vorliegende Ausführungsform eine Festkörper-Bildgebungsvorrichtung und eine Bildgebungsvorrichtung vor, die in der Lage sind, eine Totzeit zum Zeitpunkt der Betriebsartumschaltung zu unterdrücken.
  • 1.1 Konfigurationsbeispiel für die Bildgebungsvorrichtung
  • 1 ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Bildgebungsvorrichtung 100 gemäß der ersten Ausführungsform der vorliegenden Offenbarung darstellt. Die Bildgebungsvorrichtung 100 enthält einen optischen Abschnitt 110, eine Festkörper-Bildgebungsvorrichtung 200, einen Aufzeichnungsabschnitt 120 und einen Steuerabschnitt 130. Die angenommenen Beispiele für die Bildgebungsvorrichtung 100 enthalten Vorrichtungen wie z. B. eine an einem Industrieroboter montierte Kamera und eine fahrzeuginterne Kamera.
  • Der optische Abschnitt 110 bündelt einfallendes Licht und leitet das Licht zu der Festkörper-Bildgebungsvorrichtung 200. Die Festkörper-Bildgebungsvorrichtung 200 setzt das einfallende Licht photoelektrisch um, um Bilddaten zu erzeugen. Die Festkörper-Bildgebungsvorrichtung 200 führt eine vorbestimmte Signalverarbeitung wie z. B. eine Bilderkennungsverarbeitung an den erzeugten Bilddaten aus und gibt die verarbeiteten Daten über eine Signalleitung 209 an den Aufzeichnungsabschnitt 120 aus.
  • Der Aufzeichnungsabschnitt 120 enthält Vorrichtungen wie beispielsweise einen Flash-Speicher und zeichnet Daten, die von der Festkörper-Bildgebungsvorrichtung 200 ausgegeben werden, und Daten, die von dem Steuerabschnitt 130 ausgegeben werden, auf.
  • Der Steuerabschnitt 130 enthält eine Datenverarbeitungsvorrichtung wie beispielsweise einen Anwendungsprozessor, und steuert die Festkörper-Bildgebungsvorrichtung 200, um Bilddaten auszugeben.
  • 1.2 Konfigurationsbeispiel der Festkörper-Bildgebungsvorrichtung
  • (Beispiel der Stapelstruktur)
  • 2 ist ein Diagramm, das ein Beispiel für eine gestapelte Struktur der Festkörper-Bildgebungsvorrichtung 200 gemäß der vorliegenden Ausführungsform darstellt. Die Festkörper-Bildgebungsvorrichtung 200 enthält einen Detektionschip 202 und einen Lichtempfangschip 201, der auf dem Detektionschip 202 gestapelt ist. Diese Chips sind über einen Verbindungsabschnitt wie z. B. eine Durchkontaktierung elektrisch miteinander verbunden. Zusätzlich zu der Durchkontaktierung können auch Cu-Cu-Bonding oder eine Kontaktfläche zur Verbindung verwendet werden. Beispielsweise kann der Lichtempfangschip 201 ein Beispiel für einen ersten Chip in den Ansprüchen sein, und der Detektionschip 202 kann ein Beispiel für einen zweiten Chip in den Ansprüchen sein.
  • (Layout-Beispiel des Lichtempfangschips)
  • 3 ist ein Beispiel für eine Draufsicht auf einen Lichtempfangschip gemäß der vorliegenden Ausführungsform. Der Lichtempfangschip 201 enthält einen Lichtempfangsabschnitt 220 und Durchkontaktierungsanordnungsabschnitte 211, 212 und 213.
  • Die Durchkontaktierungsanordnungsabschnitte 211, 212 und 213 sind Abschnitte, in denen mit dem Detektionschip 202 verbundene Durchkontaktierungen angeordnet sind. Der Lichtempfangsabschnitt 220 ist ein Ort, an dem mehrere gemeinsam verwendete Blöcke 221 in einem zweidimensionalen Gittermuster angeordnet sind.
  • In jedem der gemeinsam verwendeten Blöcke 221 sind ein oder mehrere Antwortschaltungen 301 angeordnet. Beispielsweise sind vier Antwortschaltungen 301 in einem Muster von 2 Zeilen × 2 Spalten für jeden gemeinsam verwendeten Block 221 angeordnet. Diese vier Antwortschaltungen 301 verwenden eine Schaltung auf dem Detektionschip 202 gemeinsam. Die Einzelheiten der gemeinsam verwendeten Schaltung werden nachstehend beschrieben. Es wird darauf hingewiesen, dass die Anzahl der Antwortschaltungen 301 in dem gemeinsam verwendeten Block 221 nicht auf vier beschränkt ist. Zusätzlich kann ein Teil der oder die gesamte Schaltungskonfiguration mit Ausnahme eines photoelektrischen Umsetzungselements 311 in jeder Antwortschaltung 301 auf der Seite des Detektionschips 202 angeordnet sein.
  • Wie nachstehend beschrieben, enthält die Antwortschaltung 301: einen logarithmischen Antwortabschnitt 310, der den aus dem photoelektrischen Umsetzungselement 311 fließenden Photostrom in ein Spannungssignal VPR gemäß dem logarithmischen Wert umsetzt; und eine Pixelschaltung 370, die ein Pixelsignal (entsprechend den Gradationsdaten) mit einem Spannungswert gemäß der Ladungsmenge der in dem photoelektrischen Umsetzungselement 311 akkumulierten Ladung erzeugt.
  • Jeder der Antwortschaltungen 301 ist eine Pixeladresse, die eine Zeilenadresse und eine Spaltenadresse enthält, zugewiesen. Es wird darauf hingewiesen, dass das Pixel in der vorliegenden Offenbarung eine Konfiguration besitzen kann, die auf einem nachstehend beschriebenen photoelektrischen Umsetzungselement 311 basiert, und in der vorliegenden Ausführungsform beispielsweise eine Konfiguration besitzen kann, die als ein Detektionspixel und/oder ein Gradationspixel bezeichnet wird, die nachstehend beschrieben wird.
  • (Layout-Beispiel des Detektionschips)
  • 4 ist ein Beispiel für eine Draufsicht des Detektionschips gemäß der vorliegenden Ausführungsform. Der Detektionschip 202 enthält Durchkontaktierungsanordnungsabschnitte 231, 232 und 233, eine Signalverarbeitungsschaltung 240, eine Zeilenansteuerschaltung 251, eine Spaltenansteuerschaltung 252, einen Adressereignisdetektionsabschnitt 260 und einen Spalten-Analog/Digital-Umsetzer (Spalten-ADC) 270. Die Durchkontaktierungsanordnungsabschnitte 231, 232 und 233 sind Abschnitte, in denen mit dem Lichtempfangschip 201 verbundene Durchkontaktierungen angeordnet sind.
  • Der Adressereignisdetektionsabschnitt 260 detektiert das Vorhandensein oder Nichtvorhandensein eines Adressereignisses für jede Antwortschaltung 301, insbesondere für jeden logarithmischen Antwortabschnitt 310, und erzeugt ein Detektionssignal, das ein Detektionsergebnis angibt.
  • Die Zeilenansteuerschaltung 251 wählt eine Zeilenadresse aus und veranlasst den Adressereignisdetektionsabschnitt 260, ein der Zeilenadresse entsprechendes Detektionssignal auszugeben.
  • Die Spaltenansteuerschaltung 252 wählt eine Spaltenadresse aus und veranlasst den Adressereignisdetektionsabschnitt 260, ein der Spaltenadresse entsprechendes Detektionssignal auszugeben.
  • Die Signalverarbeitungsschaltung 240 führt eine vorbestimmte Signalverarbeitung an dem aus dem Adressereignisdetektionsabschnitt 260 ausgegebenen Detektionssignal aus. Die Signalverarbeitungsschaltung 240 ordnet die Detektionssignale als Pixelsignale in einem zweidimensionalen Gittermuster an und erzeugt Bilddaten mit 2-Bit Informationen für jedes Pixel. Die Signalverarbeitungsschaltung 240 führt dann eine Signalverarbeitung wie z. B. eine Bilderkennungsverarbeitung an den Bilddaten aus.
  • Darüber hinaus enthält der Spalten-ADC 270 beispielsweise einen AD-Umsetzer, der eins-zu-eins jeder der vertikalen Signalleitungen VSL entspricht, die für jede der Antwortschaltungen 301, insbesondere für jede der Pixelschaltungen 370, vorgesehen sind, und führt eine Analog/Digital-Umsetzung (AD-Umsetzung) an einem analogen Pixelsignal aus, das von jeder der Pixelschaltungen 370 über die vertikale Signalleitung VSL eingegeben wird. Anschließend führt der Spalten-ADC 270 das digitale Signal, das einer AD-Umsetzung unterzogen worden ist, der Signalverarbeitungsschaltung 240 zu. Die Signalverarbeitungsschaltung 240 führt eine vorbestimmte Bildverarbeitung an den Bilddaten, die die digitalen Signale enthalten, aus. Es wird darauf hingewiesen, dass der Spalten-ADC 270 beispielsweise eine Schaltung für korrelierte Doppelabtastung (CDS-Schaltung) enthalten kann und das in einem digitalen Pixelsignal enthaltene kTC-Rauschen reduzieren kann.
  • (Layout-Beispiel des Detektionschips)
  • 5 ist ein Beispiel für eine Draufsicht des Adressereignisdetektionsabschnitts 260 gemäß der vorliegenden Ausführungsform. Der Adressereignisdetektionsabschnitt 260 ist ein Abschnitt, in dem mehrere Detektionsblöcke 320 angeordnet sind. Der Detektionsblock 320 ist für jeden gemeinsam verwendeten Block 221 auf dem Lichtempfangschip 201 angeordnet. In einem Fall, in dem die Anzahl der gemeinsam verwendeten Blöcke 221 N ist (N ist eine ganze Zahl), sind N Detektionsblöcke 320 angeordnet. Jeder Detektionsblock 320 ist mit dem entsprechenden gemeinsam verwendeten Block 221 verbunden.
  • 1.3 Konfigurationsbeispiel des logarithmischen Antwortabschnitts
  • 6 ist ein Schaltplan, der ein Beispiel für eine Grundkonfiguration des logarithmischen Antwortabschnitts gemäß der vorliegenden Ausführungsform darstellt. Wie in 6 dargestellt, enthält der in der Antwortschaltung 301 enthaltene logarithmische Antwortabschnitt 310 ein photoelektrisches Umsetzungselement 311, n-Kanal-Metalloxid-Halbleiter- (nMOS-) Transistoren 312 und 313 und einen p-Kanal-MOS- (pMOS-) Transistor 314. Unter diesen bilden beispielsweise die beiden nMOS-Transistoren 312 und 313 eine logarithmische Umsetzungsschaltung, die den aus dem photoelektrischen Umsetzungselement 311 fließenden Photostrom in ein Spannungssignal, das dem logarithmischen Wert des Photostroms entspricht, umsetzt. Die mit dem Gate des nMOS-Transistors 313 verbundene Verdrahtung und die Verdrahtung, durch die der Photostrom aus dem photoelektrischen Umsetzungselement 311 fließt, funktionieren zum Zeitpunkt des Detektierens eines Adressereignisses als ein Erfassungsknoten SN. Der nMOS-Transistor 313 kann beispielsweise einem zweiten Transistor in den Ansprüchen entsprechen, und der nMOS-Transistor 312 kann beispielsweise einem dritten Transistor in den Ansprüchen entsprechen.
  • Darüber hinaus arbeitet der pMOS-Transistor 314 als ein Last-MOS-Transistor für eine logarithmische Umsetzungsschaltung, die die beiden nMOS-Transistoren 312 und 313 enthält. Es wird darauf hingewiesen, dass beispielsweise das photoelektrische Umsetzungselement 311 und die nMOS-Transistoren 312 und 313 auf dem Lichtempfangschip 201 angeordnet sein können und der pMOS-Transistor 314 auf dem Detektionschip 202 angeordnet sein kann.
  • Der nMOS-Transistor 312 weist eine Source, die mit der Kathode des photoelektrischen Umsetzungselements 311 verbunden ist, auf, während ein Drain mit dem Stromversorgungsanschluss verbunden ist. Der pMOS-Transistor 314 und der nMOS-Transistor 313 sind in Reihe zwischen dem Stromversorgungsanschluss und dem Masseanschluss verbunden. Darüber hinaus ist der Verbindungspunkt des pMOS-Transistors 314 und des nMOS-Transistors 313 mit dem Gate des nMOS-Transistors 312 und dem Eingangsanschluss des Detektionsblocks 320 verbunden und funktioniert als ein Ausgangsknoten, der das Spannungssignal VPR an den Detektionsblock 320 ausgibt. Darüber hinaus ist an das Gate des pMOS-Transistors 314 eine vorbestimmte Vorspannung Vbias1 angelegt.
  • Die Drains der nMOS-Transistoren 312 und 313 sind mit der Stromversorgungsseite verbunden, und eine solche Schaltung wird als Source-Folger bezeichnet. Die beiden schleifenförmig verbundenen Source-Folger setzen den Photostrom aus dem photoelektrischen Umsetzungselement 311 in ein dem logarithmischen Wert entsprechendes Spannungssignal VPR um. Darüber hinaus führt der pMOS-Transistor 314 dem nMOS-Transistor 313 einen konstanten Strom zu.
  • Es wird darauf hingewiesen, dass die Masse des Lichtempfangschips 201 und die Masse des Detektionschips 202 als Gegenmaßnahme gegen Störungen voneinander isoliert sein können.
  • 1.3.1 Modifikation des logarithmischen Antwortabschnitts
  • Obwohl 6 ein Beispiel für die Konfiguration des logarithmischen Antwortabschnitts 310 vom Source-Folger-Typ ist, ist die Konfiguration des Abschnitts nicht auf ein solches Beispiel beschränkt. 7 ist ein Schaltplan, der ein Beispiel für eine Grundkonfiguration eines logarithmischen Antwortabschnitts gemäß einer Modifikation der vorliegenden Ausführungsform darstellt. Wie in 7 dargestellt, besitzt beispielsweise ein logarithmischer Antwortabschnitt 310A eine Konfiguration, die als Schaltungskonfiguration vom Verstärkungserhöhungs-Typ bezeichnet wird und einen zusätzlichen nMOS-Transistor 315, der zwischen dem nMOS-Transistor 312 und einer Stromversorgungsleitung in Reihe geschaltet ist, sowie einen zusätzlichen nMOS-Transistor 316, der zwischen dem nMOS-Transistor 313 und dem pMOS-Transistor 314 in Reihe geschaltet ist, enthält, im Vergleich zu der in 6 dargestellten Schaltungskonfiguration vom Source-Folger-Typ. Die vier nMOS-Transistoren 312, 313, 315 und 316 bilden beispielsweise eine logarithmische Umsetzungsschaltung, die den aus dem photoelektrischen Umsetzungselement 311 fließenden Photostrom in ein Spannungssignal VPR gemäß einem logarithmischen Wert des Photostroms umsetzt.
  • Auf diese Weise ist es möglich, den Photostrom aus dem photoelektrischen Umsetzungselement 311 in das Spannungssignal VPR mit einem logarithmischen Wert, der der Ladungsmenge entspricht, umzusetzen, auch wenn der logarithmische Antwortabschnitt 310A vom Verstärkungserhöhungs-Typ verwendet wird.
  • 1.4 Konfigurationsbeispiel der Pixelschaltung
  • 8 ist ein Schaltplan, der ein schematisches Konfigurationsbeispiel einer Pixelschaltung gemäß der vorliegenden Ausführungsform darstellt. Wie in 8 dargestellt, enthält die Pixelschaltung 370 in der Antwortschaltung 301 einen Übertragungstransistor 372, einen Rücksetztransistor 373, einen Verstärkungstransistor 375 und einen Auswahltransistor 376. Ein Knoten, der mit dem Drain des Übertragungstransistors 372, der Source des Rücksetztransistors 373 und dem Gate des Verstärkungstransistors 375 verbunden ist, funktioniert als schwebender Diffusionsbereich (FD) 374, der eine Strom/Spannung-Umsetzungsfunktion, das heißt eine Funktion zum Umsetzen akkumulierter Ladung in eine der Ladungsmenge entsprechende Spannung, aufweist. Der Übertragungstransistor 372 kann beispielsweise einem fünften Transistor in den Ansprüchen entsprechen.
  • Die Pixelschaltung 370 verwendet das photoelektrische Umsetzungselement 311 mit dem logarithmischen Antwortabschnitt 310/310A in einer gleichen Antwortschaltung 301 gemeinsam und arbeitet als Gradationspixel, das ein Pixelsignal gemäß der durch das photoelektrische Umsetzungselement 311 empfangenen Lichtmenge erzeugt.
  • Der Drain des Rücksetztransistors 373 und der Drain des Verstärkungstransistors 375 sind beispielsweise mit einer Versorgungsspannung VDD verbunden. Der Drain des Rücksetztransistors 373 kann jedoch beispielsweise mit einer von der Versorgungsspannung VDD verschiedenen Rücksetzspannung verbunden sein. Die Source des Verstärkungstransistors 375 ist mit dem Drain des Auswahltransistors 376 verbunden, und die Source des Auswahltransistors 376 ist mit der vertikalen Signalleitung VSL verbunden, um ein analoges Pixelsignal in den nachstehend beschriebenen Spalten-ADC 270 einzugeben.
  • Wenn das Pixelsignal gelesen wird, wird ein Hochpegel-Übertragungssignal TRG aus der Zeilenansteuerschaltung 251 an das Gate des Übertragungstransistors 372 angelegt. Dies schaltet den Übertragungstransistor 372 an, was bewirkt, dass die in der Kathode des photoelektrischen Umsetzungselements 311 akkumulierte Ladung über den Übertragungstransistor 372 in den schwebenden Diffusionsbereich 374 übertragen wird. Als ein Ergebnis erscheint an der Source des Verstärkungstransistors 375 ein Pixelsignal mit einem Spannungswert, der der Ladungsmenge der in dem schwebenden Diffusionsbereich 374 akkumulierten Ladung entspricht. Danach erscheint durch Einstellen des Auswahlsignals SEL, das aus der Zeilenansteuerschaltung 251 an das Gate des Auswahltransistors 376 angelegt wird, auf den hohen Pegel das in der Source des Verstärkungstransistors 375 erscheinende Pixelsignal in der vertikalen Signalleitung VSL.
  • Darüber hinaus wird, wenn die im schwebenden Diffusionsbereich 374 akkumulierte Ladung freigesetzt wird, um den schwebenden Diffusionsbereich 374 zurückzusetzen, ein Hochpegel-Rücksetzsignal RST aus der Zeilenansteuerschaltung 251 an das Gate des Rücksetztransistors 373 angelegt. Das ermöglicht es, dass die im schwebenden Diffusionsbereich 374 akkumulierte Ladung über den Rücksetztransistor 373 zur Stromversorgungsseite entladen wird (FD-Rücksetzen). Zu diesem Zeitpunkt ist es durch Einschalten des Übertragungstransistors 372 während derselben Zeitspanne auch möglich, die in der Kathode des photoelektrischen Umsetzungselements 311 akkumulierte Ladung zu der Stromversorgungsseite zu entladen (PD-Rücksetzen).
  • In jedem gemeinsam verwendeten Block 221 ist die Anzahl der photoelektrischen Umsetzungselemente 311, die gleichzeitig mit der Pixelschaltung 370 verbunden sind, wenn die Gradationsbilddaten gelesen werden, das heißt die Anzahl der Übertragungstransistoren 372, die während desselben Zeitspanne eingeschaltet sind, nicht auf eins beschränkt, und es können auch mehrere sein. Wenn beispielsweise hochauflösende Gradationsbilddaten in jedem gemeinsam verwendeten Block 221 gelesen werden, können die Übertragungstransistoren 372 sequenziell mit der Pixelschaltung 370 im Zeitmultiplex verbunden werden, und wenn das Lesen mit einem erweiterten Dynamikbereich bei niedriger Lichtintensität oder dergleichen (zum Zeitpunkt des Binning) ausgeführt wird, können zwei oder mehr Übertragungstransistoren 372 während derselben Zeitspanne eingeschaltet sein.
  • 1.5 Beispiel für die Grundkonfiguration der Antwortschaltung
  • Als Nächstes wird ein Beispiel für eine Grundkonfiguration der Antwortschaltung 301, die den logarithmischen Antwortabschnitt 310/310A und die Pixelschaltung 370 enthält, beschrieben. 9 ist ein Schaltplan, der ein Beispiel für eine Grundkonfiguration der Antwortschaltung gemäß der vorliegenden Ausführungsform darstellt. Obwohl die folgende Beschreibung ein beispielhafter Fall ist, in dem der logarithmische Antwortabschnitt 310A verwendet ist, ist die Konfiguration nicht darauf beschränkt, und es ist zulässig, verschiedene Schaltungen, die den Photostrom aus dem photoelektrischen Umsetzungselement 311 in das Spannungssignal VPR mit einem logarithmischen Wert gemäß der Ladungsmenge umsetzen, wie z. B. den logarithmischen Antwortabschnitt 310, einzusetzen.
  • Wie in 9 dargestellt, besitzt die Antwortschaltung 301 gemäß der vorliegenden Ausführungsform eine Konfiguration, bei der der in 7 dargestellte logarithmische Antwortabschnitt 310A und die in 8 dargestellte Pixelschaltung 370 das photoelektrische Umsetzungselement 311 gemeinsam verwenden. Die Antwortschaltung 301 enthält jedoch zusätzlich einen Schalttransistor 317, der zum Umschalten zwischen der EVS-Betriebsart und der CIS-Betriebsart verwendet wird. Der Schalttransistor 317 kann beispielsweise ein nMOS-Transistor sein. Der Schalttransistor 317 kann beispielsweise einem vierten Transistor in den Ansprüchen entsprechen.
  • In der EVS-Betriebsart legt die Zeilenansteuerschaltung 251 beispielsweise konstant ein Hochpegel-Schaltsignal an das Gate des Schalttransistors 317 an. Andererseits legt beispielsweise die Zeilenansteuerschaltung 251 konstant ein Niedrigpegel-Übertragungssignal TRG an das Gate des Übertragungstransistors 372 an. Dies führt zur Bildung eines Strompfades, durch den der aus dem photoelektrischen Umsetzungselement 311 fließende Photostrom über den Schalttransistor 317 zur Seite des Erfassungsknotens SN fließt.
  • Andererseits wird in der CIS-Betriebsart beispielsweise konstant ein Niedrigpegel-Schaltsignal aus der Zeilenansteuerschaltung 251 an das Gate des Schalttransistors 317 angelegt. Andererseits wird beispielsweise ein Übertragungssignal TRG, das einen hohen Pegel in Übereinstimmung mit einer vorbestimmten Steueroperation angibt, aus der Zeilenansteuerschaltung 251 an das Gate des Übertragungstransistors 372 angelegt. Bei diesem Vorgang wird die im photoelektrischen Umsetzungselement 311 akkumulierte Ladung zu einem vorbestimmten Zeitpunkt auf den schwebenden Diffusionsbereich 374 der Pixelschaltung 370 übertragen.
  • 1.6 Konfigurationsbeispiel des Detektionsblocks
  • 10 ist ein Blockdiagramm, das ein Konfigurationsbeispiel des Detektionsblocks 320 gemäß der vorliegenden Ausführungsform darstellt. Der Detektionsblock 320 enthält mehrere Puffer 330, mehrere Differenzierer 340, einen Auswahlabschnitt 400, einen Vergleichsabschnitt 500 und eine Übertragungsschaltung 360. Der Puffer 330 und der Differenzierer 340 sind für jeden logarithmischen Antwortabschnitt 310 in dem gemeinsam verwendeten Block 221 angeordnet. Wenn beispielsweise vier logarithmische Antwortabschnitte 310 in dem gemeinsam verwendeten Block 221 vorhanden sind, sind vier Puffer 330 und vier Differenzierer 340 angeordnet.
  • Der Puffer 330 gibt ein Spannungssignal aus dem entsprechenden logarithmischen Antwortabschnitt 310 an den Differenzierer 340 aus. Der Puffer 330 kann zum Ansteuern der nachfolgenden Stufe verwendete Ansteuerleistung verbessern. Zusätzlich kann der Puffer 330 die Isolation des einem Schaltvorgang in der nachfolgenden Stufe zugeordneten Rauschens sicherstellen.
  • Der Differenzierer 340 erhält einen Änderungsbetrag des Spannungssignals, das heißt eine Leuchtdichtenänderung des auf das photoelektrische Umsetzungselement 311 einfallenden Lichts, als ein Differenzsignal. Der Differenzierer 340 empfängt über den Puffer 330 ein Spannungssignal aus dem entsprechenden logarithmischen Antwortabschnitt 310 und erhält einen Änderungsbetrag des Spannungssignals durch Differenzierung. Danach führt der Differenzierer 340 das Differenzsignal dem Auswahlabschnitt 400 zu. Ein m-tes (m ist eine ganze Zahl von 1 bis M) Differenzsignal Sin in dem Detektionsblock 320 ist als Sinm definiert. Der Differenzierer 340 kann beispielsweise einer ersten Schaltung in den Ansprüchen entsprechen.
  • Der Auswahlabschnitt 400 wählt eines der M Differenzsignale gemäß einem Auswahlsignal aus der Zeilenansteuerschaltung 251 aus. Der Auswahlabschnitt 400 enthält die Selektoren 410 und 420.
  • M Differenzsignale Sin werden in den Selektor 410 eingegeben. Der Selektor 410 wählt eines dieser Differenzsignale Sin gemäß dem Auswahlsignal aus und führt das ausgewählte Differenzsignal Sin dem Vergleichsabschnitt 500 als Sout+ zu. M Differenzsignale Sin werden auch in den Selektor 420 eingegeben. Der Selektor 420 wählt eines dieser Differenzsignale Sin gemäß dem Auswahlsignal aus und führt das ausgewählte Differenzsignal Sin dem Vergleichsabschnitt 500 als Sout- zu.
  • Der Vergleichsabschnitt 500 vergleicht das durch den Auswahlabschnitt 400 ausgewählte Differenzsignal (das heißt den Änderungsbetrag) mit einem vorbestimmten Schwellenwert. Der Vergleichsabschnitt 500 führt ein Signal, das ein Vergleichsergebnis angibt, der Übertragungsschaltung 360 als ein Detektionssignal zu. Der Vergleichsabschnitt 500 kann beispielsweise einer zweiten Schaltung in den Ansprüchen entsprechen.
  • Die Übertragungsschaltung 360 überträgt das Detektionssignal an die Signalverarbeitungsschaltung 240 gemäß dem Spaltenansteuersignal aus der Spaltenansteuerschaltung 252.
  • (Konfigurationsbeispiel für den Differenzierer)
  • 11 ist ein Schaltplan, der ein Konfigurationsbeispiel des Differenzierers 340 gemäß der vorliegenden Ausführungsform darstellt. Der Differenzierer 340 enthält die Kondensatoren 341 und 343, einen Inverter 342 und einen Schalter 344.
  • Ein Ende des Kondensators 341 ist mit dem Ausgangsanschluss des Puffers 330 verbunden, und das andere Ende ist mit dem Eingangsanschluss des Inverters 342 verbunden. Der Kondensator 343 ist parallel zu dem Inverter 342 verbunden. Der Schalter 344 öffnet und schließt einen Pfad, der die beiden Enden des Kondensators 343 verbindet, gemäß dem Zeilenansteuersignal.
  • Der Inverter 342 invertiert das über den Kondensator 341 eingegebene Spannungssignal. Der Inverter 342 gibt das invertierte Signal an den Auswahlabschnitt 400 aus.
  • Wenn der Schalter 344 eingeschaltet ist, wird ein Spannungssignal Vinit in die Seite des Puffers 330 des Kondensators 341 eingegeben, wodurch die gegenüberliegende Seite zu einem virtuellen Masseanschluss wird. Das Potential des virtuellen Masseanschlusses ist der Einfachheit halber als Null angenommen. Zu diesem Zeitpunkt, wenn die Kapazität des Kondensators 341 C1 ist, wird ein Potential Qinit, das in dem Kondensator 341 akkumuliert ist, durch die folgende Formel (1) ausgedrückt. Andererseits ist, da beide Enden des Kondensators 343 kurzgeschlossen sind, die akkumulierte Ladung 0. Q init = C 1 × V init
    Figure DE112021003422T5_0001
  • Als Nächstes wird in einem angenommenen Fall, in dem der Schalter 344 ausgeschaltet ist und sich die Spannung auf der Seite des Puffers 330 des Kondensators 341 zu einer Spannung Vafter verändert hat, die in dem Kondensator 341 akkumulierte Ladung Qafter durch die folgende Formel (2) ausgedrückt. Q after = C 1 × V after
    Figure DE112021003422T5_0002
  • Andererseits wird, wenn die Ausgangsspannung Vout ist, die in dem Kondensator 343 akkumulierte Ladung Q2 durch die folgende Formel (3) ausgedrückt. Q 2 = − C 2 × V out
    Figure DE112021003422T5_0003
  • Zu diesem Zeitpunkt gilt, da sich die Gesamtladungsmengen der Kondensatoren 341 und 343 nicht ändern, die folgende Formel (4). Q init = Q after + Q 2
    Figure DE112021003422T5_0004
  • Wenn die Formeln (1) bis (3) in Formel (4) eingesetzt werden, kann das Ergebnis in die folgende Formel (5) umgewandelt werden. V out = − ( C 1 / C 2 ) × ( V after − V init )
    Figure DE112021003422T5_0005
  • Formel (5) repräsentiert eine Subtraktionsoperation der Spannungssignale, wobei die Verstärkung für das Subtraktionsergebnis C1/C2 ist. Da in üblichen Fällen eine maximale Verstärkung erwünscht ist, ist es vorzuziehen, C1 als groß und C2 als klein zu konstruieren. Andererseits würde ein übermäßig kleines C2 das kTC-Rauschen erhöhen und eine Verschlechterung der Rauscheigenschaften verursachen. Daher ist die Kapazitätsreduktion von C2 auf einen Bereich mit zulässigem Rauschen eingeschränkt. Zusätzlich weisen Kapazitäten C1 und C2 einer Flächenbeschränkung auf, da der Differenzierer 340 für jedes Pixel vorgesehen ist. Unter Berücksichtigung dessen wird beispielsweise C1 auf einen Wert im Bereich von 20 bis 200 Femtofarad (fF) eingestellt, und C2 wird auf einen Wert im Bereich von 1 bis 20 Femtofarad (fF) eingestellt.
  • (Konfigurationsbeispiel des Vergleichsabschnitts)
  • 12 ist ein Schaltplan, der ein Konfigurationsbeispiel des Vergleichsabschnitts 500 gemäß der vorliegenden Ausführungsform darstellt. Der Vergleichsabschnitt 500 umfasst die Komparatoren 510 und 520.
  • Der Komparator 510 vergleicht das Differenzsignal Sout+ aus dem Selektor 410 mit einem vorbestimmten oberen Schwellenwert Vrefp. Der Komparator 510 führt ein Ergebnis des Vergleichs als ein Detektionssignal DET+ der Übertragungsschaltung 360 zu. Das Detektionssignal DET+ gibt das Vorhandensein oder Nichtvorhandensein eines Ein-Ereignisses an. Hier repräsentiert das Ein-Ereignis ein Ereignis, bei dem der Änderungsbetrag der Leuchtdichte einen vorbestimmt oberen Schwellenwert überschreitet.
  • Der Komparator 520 vergleicht das Differenzsignal Sout- aus dem Selektor 420 mit einem unteren Schwellenwert Vrefn, der niedriger ist als der obere Schwellenwert Vrefp. Der Komparator 520 führt ein Ergebnis des Vergleichs als ein Detektionssignal DET- der Übertragungsschaltung 360 zu. Das Detektionssignal DET- gibt das Vorhandensein oder Nichtvorhandensein eines Aus-Ereignisses an. Hier repräsentiert das Aus-Ereignis ein Ereignis, bei dem der Änderungsbetrag der Leuchtdichte kleiner ist als ein vorbestimmter unterer Schwellenwert. Es wird darauf hingewiesen, dass, obwohl der Vergleichsabschnitt 500 das Vorhandensein oder Nichtvorhandensein sowohl des Ein-Ereignisses als auch des Aus-Ereignisses detektiert, es auch möglich ist, nur eines aus dem Ein-Ereignis und dem Aus-Ereignis zu detektieren.
  • Es wird darauf hingewiesen, dass beispielsweise der Komparator 510 ein Beispiel für einen in den Ansprüchen beschriebenen ersten Komparator sein kann und der Komparator 520 ein Beispiel für einen in den Ansprüchen beschriebenen zweiten Komparator sein kann. Beispielsweise kann der obere Schwellenwert ein Beispiel für einen in den Ansprüchen beschriebenen ersten Schwellenwert sein, und der untere Schwellenwert kann ein Beispiel für einen in den Ansprüchen beschriebenen zweiten Schwellenwert sein.
  • 1.6.1 Konfigurationsbeispiel des Differenzierers, Selektors und Komparators
  • 13 ist ein Schaltplan, der ein Konfigurationsbeispiel des Differenzierers 340, des Selektors 410 und des Komparators 510 in dem Detektionsblock 320 gemäß der vorliegenden Ausführungsform darstellt.
  • Der Differenzierer 340 enthält die Kondensatoren 341 und 343, die pMOS-Transistoren 345 und 346 und einen nMOS-Transistor 347. Der pMOS-Transistor 345 und der nMOS-Transistor 347 sind zwischen einem Stromversorgungsanschluss und einem Masseanschluss in Reihe verbunden, wobei der pMOS-Transistor 345 die Stromversorgungsseite ist. Der Kondensator 341 ist zwischen den Gates des pMOS-Transistors 345/nMOS-Transistors 347 und dem Puffer 330 eingefügt. Ein Verbindungspunkt des pMOS-Transistors 345 und des nMOS-Transistors 347 ist mit dem Selektor 410 verbunden. Bei dieser Verbindungskonfiguration funktionieren der pMOS-Transistor 345 und der nMOS-Transistor 347 als der Inverter 342.
  • Zusätzlich sind der Kondensator 341 und der pMOS-Transistor 345 zwischen dem Verbindungspunkt des pMOS-Transistors 346 und des nMOS-Transistors 347 und dem Kondensator 343 parallel verbunden. Der pMOS-Transistor 346 funktioniert als der Schalter 344.
  • Darüber hinaus ist der Selektor 410 mit mehreren pMOS-Transistoren 411 ausgestattet. Der pMOS-Transistor 411 ist für jeden Differenzierer 340 angeordnet.
  • Der pMOS-Transistor 411 ist zwischen dem entsprechenden Differenzierer 340 und dem Komparator 510 eingefügt. Darüber hinaus wird das Auswahlsignal SEL individuell in jedes der Gates des pMOS-Transistors 411 eingegeben. Das Auswahlsignal SEL des m-ten pMOS-Transistors 411 ist als SELm bezeichnet. Durch diese Auswahlsignale SEL kann die Zeilenansteuerschaltung 251 steuern, dass einer der M pMOS-Transistoren 411 eingeschaltet und die übrigen ausgeschaltet werden. Zusätzlich wird das Differenzsignal Sout+ als das ausgewählte Signal über den pMOS-Transistor 411 in dem Ein-Zustand an den Komparator 510 ausgegeben. Es wird darauf hingewiesen, dass die Schaltungskonfiguration des Selektors 420 ähnlich der des Selektors 410 ist.
  • Der Komparator 510 enthält einen pMOS-Transistor 511 und einen nMOS-Transistor 512. Der pMOS-Transistor 511 und der nMOS-Transistor 512 sind in Reihe zwischen dem Stromversorgungsanschluss und dem Masseanschluss verbunden. Darüber hinaus wird das Differenzsignal Sout+ in das Gate des pMOS-Transistors 511 eingegeben, während die Spannung des oberen Schwellenwerts Vrefp in das Gate des nMOS-Transistors 512 eingegeben wird. Das Detektionssignal DET+ wird aus einem Verbindungspunkt des pMOS-Transistors 511 und des nMOS-Transistors 512 ausgegeben. Es wird darauf hingewiesen, dass die Schaltungskonfiguration des Komparators 520 ähnlich der des Komparators 510 ist.
  • Es wird darauf hingewiesen, dass die Schaltungskonfigurationen des Differenzierers 340, des Selektors 410 und des Komparators 510 nicht auf die in 13 dargestellten beschränkt sind, solange sie die unter Bezugnahme auf 10 beschriebenen Funktionen besitzen. Beispielsweise sind der nMOS-Transistor und der pMOS-Transistor austauschbar.
  • 1.7 Steuerbeispiel der Zeilenansteuerschaltung
  • Als Nächstes wird ein Beispiel für die Steuerung der Zeilenansteuerschaltung 251 gemäß der vorliegenden Ausführungsform beschrieben. In der vorliegenden Ausführungsform schaltet die Zeilenansteuerschaltung 251 die Ausführung von Betriebsarten zwischen einer Betriebsart zum Detektieren eines Adressereignisses (nachstehend als EVS-Betriebsart bezeichnet) und einer Betriebsart (nachstehend als CIS-Betriebsart bezeichnet) zum Erfassen von Graustufen- oder Farbbilddaten (nachstehend als Gradationsbilddaten bezeichnet) um.
  • 1.7.1 EVS-Betriebsart
  • 14 ist ein Zeitdiagramm, das ein Beispiel für die Steuerung der Zeilenansteuerschaltung in der EVS-Betriebsart gemäß der vorliegenden Ausführungsform darstellt. Zum Zeitpunkt T0 wählt die Zeilenansteuerschaltung 251 die erste Zeile durch ein Zeilenansteuersignal L1 aus und steuert den Differenzierer 340 der ausgewählten Zeile an. Das Zeilenansteuersignal L1 initialisiert den Kondensator 343 in dem Differenzierer 340 in der ersten Zeile. Zusätzlich wählt die Zeilenansteuerschaltung 251 die obere linke Seite des 2-Zeilen-x-2-Spalten-Musters in dem gemeinsam verwendeten Block 221 über eine spezielle Zeitspanne durch ein Auswahlsignal SEL1 aus und steuert den Auswahlabschnitt 400 an. Mit dieser Ansteuerung wird das Vorhandensein oder Nichtvorhandensein des Adressereignisses in den ungeradzahligen Spalten der ersten Zeile detektiert.
  • Als Nächstes steuert zum Zeitpunkt T1 die Zeilenansteuerschaltung 251 den Differenzierer 340 in der ersten Zeile erneut durch das Zeilenansteuersignal L1 an. Zusätzlich wählt die Zeilenansteuerschaltung 251 die obere rechte Seite des 2-Zeilen-x-2-Spalten-Musters in dem gemeinsam verwendeten Block 221 über eine spezielle Zeitspanne durch ein Auswahlsignal SEL2 aus. Dementsprechend wird das Vorhandensein oder Nichtvorhandensein des Adressereignisses in den geradzahligen Spalten der ersten Zeile detektiert.
  • Zum Zeitpunkt T2 steuert die Zeilenansteuerschaltung 251 den Differenzierer 340 in der zweiten Zeile durch ein Zeilenansteuersignal L2 an. Das Zeilenansteuersignal L2 initialisiert den Kondensator 343 in dem Differenzierer 340 in der zweiten Zeile. Zusätzlich wählt die Zeilenansteuerschaltung 251 die unten linke Seite des 2-Zeilen-x-2-Spalten-Musters in dem gemeinsam verwendeten Block 221 über eine spezielle Zeitspanne durch das Auswahlsignal SEL3 aus. Mit dieser Ansteuerung wird das Vorhandensein oder Nichtvorhandensein des Adressereignisses in den ungeradzahligen Spalten der zweiten Zeile detektiert.
  • Danach steuert zum Zeitpunkt T3 die Zeilenansteuerschaltung 251 den Differenzierer 340 in der zweiten Zeile erneut durch das Zeilenansteuersignal L2 an. Zusätzlich wählt die Zeilenansteuerschaltung 251 die untere rechte Seite des 2-Zeilen-x-2-Spalten-Musters in dem gemeinsam verwendeten Block 221 über eine spezielle Zeitspanne durch ein Auswahlsignal SEL4 aus. Dementsprechend wird das Vorhandensein oder Nichtvorhandensein des Adressereignisses in den geradzahligen Spalten der zweiten Zeile detektiert.
  • Danach wählt die Zeilenansteuerschaltung 251 in ähnlicher Weise nacheinander eine Zeile aus, in der die Antwortschaltungen 301 angeordnet sind, und steuert die ausgewählte Zeile durch das Zeilenansteuersignal an. Zusätzlich wählt die Zeilenansteuerschaltung 251 jedes Mal, wenn eine Zeile ausgewählt wird, nacheinander jedes der Detektionspixel 300 in dem gemeinsam verwendeten Block 221 der ausgewählten Zeile durch ein Auswahlsignal aus. Beispielsweise in einem Fall, in dem die Detektionspixel 300 eines 2 Zeilen × 2 Spalten-Musters in dem gemeinsam verwendeten Block 221 angeordnet sind, wird jedes Mal, wenn eine Zeile ausgewählt wird, eine ungeradzahlige Spalte und eine geradzahlige Spalte in der Zeile nacheinander ausgewählt.
  • Es wird darauf hingewiesen, dass die Zeilenansteuerschaltung 251 nacheinander auch eine Zeile (mit anderen Worten zwei Zeilen der Antwortschaltung 301), in der der gemeinsam verwendete Block 221 angeordnet ist, auswählen kann. In diesem Fall werden jedes Mal, wenn eine Zeile ausgewählt wird, nacheinander vier Detektionspixel in dem gemeinsam verwendeten Block 221 der der Zeile ausgewählt.
  • 1.7.2 CIS-Betriebsart
  • 15 ist ein Zeitdiagramm, das ein Beispiel für die Steuerung der Zeilenansteuerschaltung in der CIS-Betriebsart gemäß der vorliegenden Ausführungsform darstellt. Wie in 15 dargestellt, setzt die Zeilenansteuerschaltung 251 zuerst die im photoelektrischen Umsetzungselement 311 akkumulierte Ladung zurück. Insbesondere stellt die Zeilenansteuerschaltung 251 das Rücksetzsignal RST und das Übertragungssignal TRG während einer Zeitspanne von T11 bis T12 auf einen hohen Pegel ein, wodurch die in dem photoelektrischen Umsetzungselement 311 akkumulierte Ladung über den Übertragungstransistor 372 und den Rücksetztransistor 373 (PD-Rücksetzen) zu der Seite der Stromversorgung (VDD) freigesetzt wird.
  • Als Nächstes stellt beispielsweise die Zeilenansteuerschaltung 251 das Auswahlsignal SEL zum Zeitpunkt T13 auf den hohen Pegel ein und stellt das Rücksetzsignal RST während der Zeitspanne zwischen T13 bis T14 auf den hohen Pegel ein. Das ermöglicht es, dass die in dem schwebenden Diffusionsbereich 374 akkumulierte Ladung über den Rücksetztransistor 373 zu der Seite der Stromversorgung (VDD) entladen wird und dadurch der schwebende Diffusionsbereich 374 zurückgesetzt wird (FD-Rücksetzen).
  • In der nachfolgenden Zeitspanne T14 bis T15 wird das Potential, das in der vertikalen Signalleitung VSL in einem Zustand auftritt, in dem der schwebende Diffusionsbereich 374 zurückgesetzt ist, durch den Spalten-ADC 270 als Pixelsignal eines Rücksetzpegels (auch als Rücksetzsignal bezeichnet) gelesen (Auslesen des Rücksetzpegels). Das gelesene Rücksetzsignal wird beispielsweise zur CDS-Verarbeitung in des Spalten-ADC 270 verwendet.
  • Als Nächstes stellt die Zeilenansteuerschaltung 251 das Übertragungssignal TRG während einer Zeitspanne von T15 bis T16 auf den hohen Pegel ein. Das ermöglicht, dass die in dem photoelektrischen Umsetzungselement 311 akkumulierte Ladung über den Übertragungstransistor 372 auf den schwebenden Diffusionsbereich 374 übertragen wird. Es wird darauf hingewiesen, dass eine Zeitspanne ab einem Abfallpunkt des Rücksetzsignals RST zum Zeitpunkt T12 bis zu einem Anstiegspunkt des Übertragungssignals TRG zum Zeitpunkt T15 eine Akkumulationszeitspanne (auch als Belichtungszeitspanne bezeichnet) ist, während der die durch die photoelektrische Umsetzung erzeugte Ladung in dem photoelektrischen Umsetzungselement 311 akkumuliert wird.
  • Die nachfolgende Zeitspanne T16 bis T17 ist eine Zeitspanne, während der das in der vertikalen Signalleitung VSL auftretende Potential durch den Spalten-ADC 270 als ein Pixelsignal eines Signalpegels in einem Zustand gelesen wird, in dem die von dem photoelektrischen Umsetzungselement 311 übertragene Ladung in dem schwebenden Diffusionsbereich 374 akkumuliert ist, mit anderen Worten, in einem Zustand, in dem eine auf der Ladungsmenge, nämlich der Menge der von dem photoelektrischen Umsetzungselement 311 übertragenen Ladung, basierende Spannung an das Gate des Verstärkungstransistors 375 angelegt wird. Es wird darauf hingewiesen, dass der Spalten-ADC 270 eine CDS-Verarbeitung des Pixelsignals, das während der Zeitspanne von dem Zeitpunkt T16 bis zum Zeitpunkt T17 gelesen wird, unter Verwendung des zuvor gelesenen Rücksetzsignals ausführt, wodurch ein Pixelsignal erzeugt wird, aus dem kTC-Rauschen und dergleichen entfernt worden ist.
  • 1.8 Konfigurationsbeispiel des Detektionspixel und der Detektionsschaltung
  • 16 ist ein Blockdiagramm, das ein Konfigurationsbeispiel des Detektionspixels 300 und einer Detektionsschaltung 305 gemäß der vorliegenden Ausführungsform darstellt. Unter den Detektionsblöcken 320, die von den mehreren logarithmischen Antwortabschnitten 310 in dem gemeinsam verwendeten Block 221 gemeinsam verwendet werden, ist eine Schaltung, die den Auswahlabschnitt 400, dem Vergleichsabschnitt 500 und der Übertragungsschaltung 360 enthält, als die Detektionsschaltung 305 definiert. Darüber hinaus ist eine Schaltung, die den logarithmischen Antwortabschnitt 310, den Puffer 330 und den Differenzierer 340 enthält, als das Detektionspixel 300 definiert. Wie in der Zeichnung dargestellt, wird die Detektionsschaltung 305 von den mehreren Detektionspixeln 300 gemeinsam verwendet.
  • Jedes der mehreren Detektionspixel 300, die die Detektionsschaltung 305 gemeinsam verwenden, erzeugt ein Spannungssignal, das dem logarithmischen Wert des Photostroms entspricht. Danach gibt jedes der Detektionspixel 300 ein Differenzsignal Sin, das einen Änderungsbetrag des Spannungssignals angibt, an die Detektionsschaltung 305 gemäß dem Zeilenansteuersignal aus. In jedem der Detektionspixel 300 wird ein Spannungssignal, das einem logarithmischen Wert entspricht, durch den logarithmischen Antwortabschnitt 310 erzeugt, während ein Differenzsignal durch den Differenzierer 340 erzeugt wird.
  • Auswahlsignale wie z. B. die Auswahlsignale SEL1 und SEL2 werden gemeinsam in die Selektoren 410 und 420 in der Detektionsschaltung 305 eingegeben. Die Detektionsschaltung 305 wählt ein Differenzsignal (das heißt den Änderungsbetrag) des durch das Auswahlsignal angegebenen Detektionspixels aus den mehreren Detektionspixeln 300 aus und detektiert, ob der Änderungsbetrag einen vorbestimmten Schwellenwert überschreitet. Die Detektionsschaltung 305 überträgt dann das Detektionssignal an die Signalverarbeitungsschaltung 240 gemäß dem Spaltenansteuersignal. In der Detektionsschaltung 305 wird das Differenzsignal durch den Auswahlabschnitt 400 ausgewählt, und der Vergleich mit dem Schwellenwert wird durch den Vergleichsabschnitt 500 ausgeführt. Zusätzlich wird das Detektionssignal durch die Übertragungsschaltung 360 übertragen.
  • Hier sind in einem typischen DVS der Vergleichsabschnitt 500 und die Übertragungsschaltung 360 für jedes Detektionspixel zusammen mit dem logarithmischen Antwortabschnitt 310, dem Puffer 330 und dem Differenzierer 340 angeordnet. Im Gegensatz dazu ist in der vorstehend beschriebenen Konfiguration, in der die Detektionsschaltung 305, die den Vergleichsabschnitt 500 und die Übertragungsschaltung 360 enthält, von den mehreren Detektionspixel 300 gemeinsam verwendet wird, möglich, die Schaltungsgröße der Festkörper-Bildgebungsvorrichtung 200 im Vergleich zu einem Fall, in dem die Detektionsschaltung nicht gemeinsam verwendet ist, zu verringern. Dies erleichtert die Mikroherstellung von Pixeln.
  • Wenn insbesondere die gestapelte Struktur eingesetzt wird, würde das Verwenden einer herkömmlichen Konfiguration ohne gemeinsame Verwendung der Detektionsschaltung 305 dazu führen, dass der Detektionschip 202 im Vergleich zum Lichtempfangschip 201 eine größere Schaltungsgröße aufweist. Mit dieser Konfiguration ist die Dichte der Pixel durch die Schaltung auf dem Detektionschip 202 begrenzt, was es schwierig macht, eine Mikroherstellung der Pixel zu erreichen. Durch das Verwenden einer Konfiguration, in der mehrere Detektionspixel 300 die Detektionsschaltung 305 gemeinsam verwenden, ist es jedoch möglich, die Schaltungsgröße des Detektionschips 202 zu reduzieren, was die Mikroherstellung der Pixel erleichtert.
  • Obwohl der Puffer 330 für jedes Detektionspixel 300 angeordnet ist, ist die Konfiguration nicht auf diese Konfiguration beschränkt, und es ist auch möglich, den Puffer 330 wegzulassen.
  • Zusätzlich ist, obwohl das photoelektrische Umsetzungselement 311 und die nMOS-Transistoren 312 und 313 des logarithmischen Antwortabschnitts 310 auf dem Lichtempfangschip 201 angeordnet sind und die pMOS-Transistoren 314 und die nachfolgenden Transistoren auf dem Detektionschip 202 angeordnet sind, die Konfiguration nicht auf dieses Beispiel beschränkt. Beispielsweise kann allein das photoelektrische Umsetzungselement 311 auf dem Lichtempfangschip 201 angeordnet sein, und die anderen Vorrichtungen können auf dem Detektionschip 202 angeordnet sein. Alternativ kann allein der logarithmische Antwortabschnitt 310 auf dem Lichtempfangschip 201 angeordnet sein, und die Puffer 330 und die nachfolgenden Vorrichtungen können auf dem Detektionschip 202 angeordnet sein. Weiterhin können alternativ der logarithmische Antwortabschnitt 310 und der Puffer 330 auf dem Lichtempfangschip 201 angeordnet sein, während der Differenzierer 340 die nachfolgenden Vorrichtungen auf dem Detektionschip 202 angeordnet sein können. Zusätzlich können der logarithmische Antwortabschnitt 310, der Puffer 330 und der Differenzierer 340 auf dem Lichtempfangschip 201 angeordnet sein, und die Detektionsschaltung 305 und die nachfolgenden Schaltungen können auf dem Detektionschip 202 angeordnet sein. Weiterhin können alternativ Abschnitte bis zum Auswahlabschnitt 400 auf dem Lichtempfangschip 201 angeordnet sein, während der Vergleichsabschnitt 500 und die nachfolgenden Abschnitte auf dem Detektionschip 202 angeordnet sein können.
  • 1.8.1 Betriebsbeispiel der Festkörper-Bildgebungsvorrichtung in der EVS-Betriebsart
  • 17 ist ein Ablaufplan, der ein Beispiel für den Betrieb der Festkörper-Bildgebungsvorrichtung in der EVS-Betriebsart gemäß der vorliegenden Ausführungsform darstellt. Der Betrieb wird zu einem Zeitpunkt gestartet, zu dem eine vorbestimmte Anwendung ausgeführt wird, beispielsweise zum Detektieren des Vorhandenseins oder Nichtvorhandenseins eines Adressereignisses.
  • Wie in 17 dargestellt, wählt die Zeilenansteuerschaltung 251 in der EVS-Betriebsart eine der Zeilen aus (Schritt S901). Die Zeilenansteuerschaltung 251 wählt eines der Detektionspixel 300 in jedem gemeinsam verwendeten Block 221 in der ausgewählten Zeile aus und steuert es an (Schritt S902). Die Detektionsschaltung 305 detektiert das Vorhandensein oder Nichtvorhandensein eines Adressereignisses in dem ausgewählten Detektionspixel 300 (Schritt S903). Nach dem Schritt S903 führt die Festkörper-Bildgebungsvorrichtung 200 wiederholt den Schritt S901 und die nachfolgenden Schritte aus.
  • Auf diese Weise besitzt die vorliegende Ausführungsform eine Konfiguration, bei der die Detektionsschaltung 305, die das Vorhandensein oder Nichtvorhandensein des Adressereignisses detektiert, von mehreren Detektionspixeln 300 gemeinsam verwendet wird, wodurch es möglich ist, die Schaltungsgröße im Vergleich zu dem Fall, in dem die Detektionsschaltung 305 nicht gemeinsam verwendet wird, zu reduzieren. Dies erleichtert die Mikroherstellung des Detektionspixels 300.
  • 1.9 Modifikation des Detektionspixels und der Detektionsschaltung
  • In der vorstehend beschriebenen ersten Ausführungsform wählt die Festkörper-Bildgebungsvorrichtung 200 die Detektionspixel 300 einzeln aus und detektiert gleichzeitig ein Ein-Ereignis und ein Aus-Ereignis für die Detektionspixel. Alternativ kann die Festkörper-Bildgebungsvorrichtung 200 auch zwei Detektionspixel auswählen, ein Ein-Ereignis für eines der Detektionspixel detektieren und ein Aus-Ereignis für das andere Detektionspixel detektieren. Die Festkörper-Bildgebungsvorrichtung 200 gemäß einer Modifikation der ersten Ausführungsform unterscheidet sich von derjenigen der ersten Ausführungsform darin, dass für eines der beiden Detektionspixel ein Ein-Ereignis detektiert wird und für das andere Detektionspixel ein Aus-Ereignis detektiert wird.
  • 18 ist ein Blockdiagramm, das ein Konfigurationsbeispiel des Detektionspixels 300 und der Detektionsschaltung 305 gemäß der Modifikation der vorliegenden Ausführungsform darstellt. Die Detektionsschaltung 305 gemäß der Modifikation der ersten Ausführungsform unterscheidet sich von derjenigen der ersten Ausführungsform darin, dass ein Auswahlsignal wie z. B. ein Auswahlsignal SEL1p oder SEL2p in den Selektor 410 eingegeben wird, während ein Auswahlsignal wie z. B. ein Auswahlsignal SEL1n oder SEL2n in den Selektor 420 eingegeben wird. In der Modifikation der ersten Ausführungsform werden zwei Detektionspixel 300 ausgewählt, und der Selektor 410 wählt ein Differenzsignal gemäß einem Auswahlsignal SEL1p, SEL2p oder dergleichen aus. Gleichzeitig wählt der Selektor 420 das andere Differenzsignal gemäß dem Auswahlsignal SELln, SEL2n oder dergleichen aus.
  • 1.9.1 Steuerbeispiel für die Zeilenansteuerschaltung gemäß der Modifikation
  • 19 ist ein Zeitdiagramm, das ein Beispiel für die Steuerung der Zeilenansteuerschaltung 251 in der Modifikation der vorliegenden Ausführungsform darstellt. Zu den Zeitpunkten T0 bis T2 ist angenommen, dass zwei Pixel ausgewählt sind, das heißt das Detektionspixel 300, das ein Differenzsignal Sin1 ausgibt, und das Detektionspixel 300, das ein Differenzsignal Sin2 ausgibt. Zu den Zeitpunkten T0 bis T1 stellt die Zeilenansteuerschaltung 251 die Auswahlsignale SEL1p und SEL2n auf den hohen Pegel ein und stellt die Auswahlsignale SEL2p und SEL1n auf den niedrigen Pegel ein. Mit dieser Einstellung wird für das Pixel, das dem Differenzsignal Sin1 entspricht, ein Ein-Ereignis detektiert, und für das Pixel, das dem Differenzsignal Sin2 entspricht, wird ein Aus-Ereignis detektiert.
  • Als Nächstes stellt zu den Zeitpunkten T1 bis T2 die Zeilenansteuerschaltung 251 die Auswahlsignale SEL1p und SEL2n auf den niedrigen Pegel ein und stellt die Auswahlsignale SEL2p und SEL1n auf den hohen Pegel ein. Mit dieser Einstellung wird für das Pixel, das dem Differenzsignal Sin2 entspricht, ein Ein-Ereignis detektiert, und für das Pixel, das dem Differenzsignal Sin1 entspricht, wird ein Aus-Ereignis detektiert.
  • Auf diese Weise ist es, da das Ein-Ereignis für eines der beiden Detektionspixel detektiert wird und das Aus-Ereignis für das andere Detektionspixel detektiert wird, gemäß der Modifikation der vorliegenden Ausführungsform möglich, das Ein-Ereignis und das Aus-Ereignis räumlich parallel zur gleichen Zeit zu detektieren.
  • 1.10 Totzeit während des Betriebsartübergangs
  • 20 ist ein Wellenformdiagramm, das eine Totzeit zum Zeitpunkt des Betriebsartübergangs darstellt. Bei der vorstehend beschriebenen Konfiguration in der CIS-Betriebsart wird das Kathodenpotential des photoelektrischen Umsetzungselements 311 auf ein Potential zurückgesetzt, das höher ist als das Potential (beispielsweise 0,5 Volt (V)) des Erfassungsknotens SN (PD-Rücksetzen), ähnlich wie bei dem schwebenden Diffusionsbereich 374. Hier ist die im photoelektrischen Umsetzungselement 311 erzeugte Ladungsmenge bei niedriger Lichtintensität gering. Deshalb wird das Kathodenpotential des photoelektrischen Umsetzungselement 311 selbst am Ende der CIS-Betriebsart an einem Potential gehalten, das höher ist als das Potential des Erfassungsknotens SN (im Folgenden als SN-Potential bezeichnet). In diesem Zustand wird, wenn die Betriebsart zu der EVS-Betriebsart übergeht und der Schalttransistor 317 eingeschaltet ist, das Kathodenpotential des photoelektrischen Umsetzungselements 311, das höher als das SN-Potential ist, mit dem Erfassungsknoten SN kurzgeschlossen, was zu einem Anstieg des SN-Potentials führt. Dies schaltet die nMOS-Transistoren 312 und 315 aus, wie in 20 dargestellt, was bewirkt, dass der Spannungspegel des Spannungssignals VPR auf dem Massepotential (GND) hängen bleibt. Dies führt zum Auftreten einer Totzeit, in der keine Reaktion auf den aus dem photoelektrischen Umsetzungselement 311 fließenden Photostrom erfolgt, mit anderen Worten zu einer Zeitspanne, in der die Detektion von Adressereignissen fehlschlägt. Diese Totzeit wird so lange fortgesetzt, bis sich das SN-Potential auf ein vorbestimmtes Potential einpendelt, und kann somit beispielsweise eine lange Zeitspanne von etwa 100 Millisekunden (ms) sein.
  • Im Hinblick darauf wird in der vorliegenden Ausführungsform zur Zeit des Betriebsartübergangs von der CIS-Betriebsart zur EVS-Betriebsart das SN-Potential auf eine Spannung VX, die niedriger ist als das SN-Potential im Normalbetrieb, festgelegt. Mit dieser Konfiguration ist es möglich, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Schalttransistor 317 in einen eingeschalteten Zustand übergeht, was es ermöglicht zu vermeiden, dass die nMOS-Transistoren 312 und 315 ausgeschaltet werden. Als ein Ergebnis ist es möglich, eine Totzeit, die dadurch verursacht ist, dass der Spannungspegel des Spannungssignals VPR auf dem Massepotential (GND) hängen bleibt, zu unterdrücken.
  • 1.11 Konfigurationsbeispiel der Antwortschaltung
  • 21 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß der vorliegenden Ausführungsform darstellt. Wie in 21 dargestellt, besitzt eine Antwortschaltung 301A gemäß der vorliegenden Ausführungsform eine ähnliche Konfiguration wie die vorstehend unter Bezugnahme auf 9 beschriebene Antwortschaltung 301, wobei ein Steuertransistor 318 mit dem Erfassungsknoten SN verbunden ist. Der Steuertransistor 318 kann beispielsweise ein nMOS-Transistor sein. Der Steuertransistor 318 kann beispielsweise einem ersten Transistor in den Ansprüchen entsprechen.
  • Wie vorstehend beschrieben, weist der Steuertransistor 318 einen Drain, der mit dem Erfassungsknoten SN verbunden ist, und eine Source, die mit einem Potential, beispielsweise einem festen Potential VX, das gleich einem oder höher als ein Bezugspotential und niedriger als die Versorgungsspannung VDD ist, verbunden ist, auf. Das Bezugspotential kann beispielsweise ein Wannenpotential VSS oder ein Massepotential (GND) eines Elementisolationsbereichs eines Halbleitersubstrats, auf dem das photoelektrische Umsetzungselement 311 gebildet ist, sein. Zusätzlich kann das Wannenpotential VSS des Elementisolationsbereichs ein negatives Potential sein. In diesem Fall ist der Spannungswert des festen Potentials VX beispielsweise ein Spannungswert, der gleich einem oder größer als ein Anodenpotential (beispielsweise VSS oder GND) des photoelektrischen Umsetzungselements 311 und gleich einem oder kleiner als ein Potential VSN des Erfassungsknotens SN im Normalbetrieb ist. Es wird darauf hingewiesen, dass das Potential VSN des Erfassungsknotens SN im Normalbetrieb das Potential VSN des Erfassungsknotens SN im Normalbetrieb des logarithmischen Antwortabschnitts 310A sein kann und beispielsweise eine Gate-Source-Spannung VGS des nMOS-Transistors 313 sein kann, die durch einen durch die beiden nMOS-Transistoren 313 und 316 fließenden Vorspannungsstrom BIAS und durch eine Schwellenspannung des nMOS-Transistors 313 bestimmt wird.
  • Darüber hinaus wird beispielsweise ein Steuersignal MST zum Steuern von Ein/Aus des Steuertransistors 318 von der Zeilenansteuerschaltung 251 an das Gate des Steuertransistors 318 angelegt.
  • In einer solchen Konfiguration wird zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart ein Hochpegel-Steuersignal MST an das Gate des Steuertransistors 318 angelegt. Dies schaltet den Steuertransistor 318 ein und steuert das SN-Potential des Erfassungsknotens SN, so dass es auf das feste Potential VX eingestellt wird. Deshalb ist es möglich, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Schalttransistor 317 in den Ein-Zustand übergeht. Das ermöglicht es zu vermeiden, dass die nMOS-Transistoren 312 und 315 ausgeschaltet werden, was zu dem Erreichen der Unterdrückung der Totzeit aufgrund dessen, dass der Spannungspegel des Spannungssignals VPR auf dem Massepotential (GND) hängen bleibt, führt.
  • 1.12 Modifikation der Antwortschaltung
  • Als Nächstes werden die Modifikationen der Antwortschaltung gemäß der vorliegenden Ausführungsform anhand einiger Beispiele beschrieben.
  • 1.12.1 Erste Modifikation
  • 22 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer ersten Modifikation der vorliegenden Ausführungsform darstellt. Wie in 22 dargestellt, besitzt eine Antwortschaltung 301B gemäß der ersten Modifikation eine ähnliche Konfiguration wie die in 21 dargestellte Antwortschaltung 301A, wobei der Drain des Steuertransistors 318 mit dem Drain des Übertragungstransistors 372 in der Pixelschaltung 370 verbunden ist.
  • Zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart in einer solchen Konfiguration wird der Schalttransistor 317 in einem Zustand eingeschaltet, in dem der Steuertransistor 318 und der Übertragungstransistor 372 eingeschaltet sind. Das ermöglicht es, dass das feste Potential VX über den Steuertransistor 318, den Übertragungstransistor 372 und den Schalttransistor 317 an den Erfassungsknoten SN angelegt wird, wodurch es möglich ist, das SN-Potential des Erfassungsknotens SN so zu steuern, dass es auf das feste Potential VX eingestellt wird. Das heißt, es ist möglich, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Schalttransistor 317 in den Ein-Zustand übergeht.
  • 1.12.2 Zweite Modifikation
  • 23 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer zweiten Modifikation der vorliegenden Ausführungsform darstellt. Wie in 23 dargestellt, besitzt eine Antwortschaltung 301C gemäß der zweiten Modifikation eine ähnliche Konfiguration wie die in 22 dargestellte Antwortschaltung 301B, wobei ferner ein Steuertransistor 319 zwischen den Drains des Steuertransistors 318 und des Übertragungstransistors 372 und dem Erfassungsknoten SN verbunden ist. Der Steuertransistor 319 kann beispielsweise einem sechsten Transistor in den Ansprüchen entsprechen.
  • Der Steuertransistor 319 weist eine Source auf, die mit den Drains des Steuertransistors 318 und des Übertragungstransistors 372 verbunden ist, und weist einen Drain auf, der mit dem Erfassungsknoten SN verbunden ist. Darüber hinaus wird beispielsweise ein Steuersignal MSM aus der Zeilenansteuerschaltung 251 an das Gate des Steuertransistors 319 angelegt.
  • In einer solchen Konfiguration werden beim Übergang von der CIS-Betriebsart zur EVS-Betriebsart die Steuertransistoren 318 und 319 eingeschaltet. Das ermöglicht es, dass das feste Potential VX über die Steuertransistoren 318 und 319 an den Erfassungsknoten SN angelegt wird, wodurch es möglich ist, das SN-Potential des Erfassungsknotens SN so zu steuern, dass es auf das feste Potential VX eingestellt wird. Das ermöglicht es, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Schalttransistor 317 in den Ein-Zustand übergeht.
  • 1.12.3 Dritte Modifikation
  • 24 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer dritten Modifikation der vorliegenden Ausführungsform darstellt. Wie in 24 dargestellt, besitzt eine Antwortschaltung 301D gemäß der dritten Modifikation eine ähnliche Konfiguration wie die in 21 dargestellte Antwortschaltung 301A, wobei der Drain des Übertragungstransistors 372 und der Drain des Schalttransistors 317 über den Steuertransistor 319 miteinander verbunden sind.
  • Der Steuertransistor 319 weist eine Source auf, die mit dem Drain des Übertragungstransistors 372 verbunden ist, und weist einen Drain auf, der mit dem Drain des Schalttransistors 317 verbunden ist. Darüber hinaus wird beispielsweise ein Steuersignal MSM von der Zeilenansteuerschaltung 251 an das Gate des Steuertransistors 319 angelegt.
  • In einer solchen Konfiguration wird der Steuertransistor 318 beim Übergang von der CIS-Betriebsart zur EVS-Betriebsart ähnlich wie bei der ersten Modifikation eingeschaltet. Das ermöglicht es, dass das feste Potential VX über die Steuertransistoren 318 an den Erfassungsknoten SN angelegt wird, wodurch es möglich ist, das SN-Potential des Erfassungsknotens SN so zu steuern, dass es auf das feste Potential VX eingestellt wird. Das ermöglicht es, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Schalttransistor 317 in den Ein-Zustand übergeht.
  • 1.12.4 Vierte Modifikation
  • 25 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer vierten Modifikation der vorliegenden Ausführungsform darstellt. Wie in 25 dargestellt, besitzt eine Antwortschaltung 301E gemäß der vierten Modifikation eine ähnliche Konfiguration wie die in 9 dargestellte Antwortschaltung 301, wobei ein festes Potential VX anstelle der Versorgungsspannung VDD als die Rücksetzspannung (FD-Rücksetzspannung und PD-Rücksetzspannung) der Pixelschaltung 370 verwendet wird.
  • In einer solchen Konfiguration werden beim Übergang von der CIS-Betriebsart zur EVS-Betriebsart der Rücksetztransistor 373 und der Übertragungstransistor 372 eingeschaltet. Das ermöglicht es, dass das feste Potential VX über den Rücksetztransistor 373 und den Übertragungstransistor 372 an den Erfassungsknoten SN angelegt wird, wodurch es möglich ist, das SN-Potential des Erfassungsknotens SN so zu steuern, dass es auf das feste Potential VX eingestellt wird. Das ermöglicht es, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Schalttransistor 317 in den Ein-Zustand übergeht.
  • 1.12.5 Fünfte Modifikation
  • 26 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer fünften Modifikation der vorliegenden Ausführungsform darstellt. Wie in 26 dargestellt, besitzt eine Antwortschaltung 301F gemäß der fünften Modifikation eine ähnliche Konfiguration wie die in 25 dargestellte Antwortschaltung 301E, wobei der Drain des Übertragungstransistors 372 und der Drain des Schalttransistors 317 über den Steuertransistor 319 miteinander verbunden sind.
  • In einer solchen Konfiguration werden zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart der Rücksetztransistor 373 und der Steuertransistor 319 eingeschaltet. Das ermöglicht es, dass das feste Potential VX über den Rücksetztransistor 373 und den Steuertransistor 319 an den Erfassungsknoten SN angelegt wird, wodurch es möglich ist, das SN-Potential des Erfassungsknotens SN so zu steuern, dass es auf das feste Potential VX eingestellt wird. Das ermöglicht es, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Schalttransistor 317 in den Ein-Zustand übergeht.
  • 1.12.6 Sechste Modifikation
  • 27 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer sechsten Modifikation der vorliegenden Ausführungsform darstellt. Wie in 27 dargestellt, besitzt eine Antwortschaltung 301G gemäß der sechsten Modifikation eine ähnliche Konfiguration wie die in 21 dargestellte Antwortschaltung 301A, wobei der Steuertransistor 318 mit der Kathode des photoelektrischen Umsetzungselements 311 anstelle des Erfassungsknotens SN verbunden ist.
  • In einer solchen Konfiguration wird beim Übergang von der CIS-Betriebsart zur EVS-Betriebsart der Schalttransistor 317 eingeschaltet, während der Steuertransistor 318 eingeschaltet ist. Das ermöglicht es, dass das feste Potential VX über den Steuertransistor 318 und den Schalttransistor 317 an den Erfassungsknoten SN angelegt wird, wodurch es möglich ist, das SN-Potential des Erfassungsknotens SN so zu steuern, dass es auf das feste Potential VX eingestellt wird. Das ermöglicht es, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Schalttransistor 317 in den Ein-Zustand übergeht.
  • 1.12.7 Siebte Modifikation
  • 28 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer siebten Modifikation der vorliegenden Ausführungsform darstellt. Wie in 28 dargestellt, besitzt eine Antwortschaltung 301H gemäß der siebten Modifikation eine ähnliche Konfiguration wie die in 23 dargestellte Antwortschaltung 301C, wobei der Übertragungstransistor 372 und der Schalttransistor 317 in Reihe verbunden sind und der Erfassungsknoten SN über den Steuertransistor 319 und den Schalttransistor 317 mit der Kathode des photoelektrischen Umsetzungselements 311 verbunden ist.
  • In einer solchen Konfiguration werden beim Übergang von der CIS-Betriebsart zur EVS-Betriebsart die Steuertransistoren 318 und 319 eingeschaltet. Das ermöglicht es, dass das feste Potential VX über die Steuertransistoren 318 und 319 an den Erfassungsknoten SN angelegt wird, wodurch es möglich ist, das SN-Potential des Erfassungsknotens SN so zu steuern, dass es auf das feste Potential VX eingestellt wird. Das ermöglicht es, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Schalttransistor 317 in den Ein-Zustand übergeht.
  • 1.12.8 Achte Modifikation
  • 29 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß einer achten Modifikation der vorliegenden Ausführungsform darstellt. Wie in 29 dargestellt, besitzt eine Antwortschaltung 3011 gemäß der achten Modifikation eine ähnliche Konfiguration wie die in 26 dargestellte Antwortschaltung 301F, wobei ähnlich der siebten Modifikation der Übertragungstransistor 372 und der Schalttransistor 317 in Reihe verbunden sind und der Erfassungsknoten SN über den Steuertransistor 319 und den Schalttransistor 317 mit der Kathode des photoelektrischen Umsetzungselements 311 verbunden ist.
  • In einer solchen Konfiguration werden beim Übergang von der CIS-Betriebsart zur EVS-Betriebsart der Rücksetztransistor 373, der Übertragungstransistor 372 und der Steuertransistor 319 eingeschaltet. Das ermöglicht es, dass das feste Potential VX über den Rücksetztransistor 373, den Übertragungstransistor 372 und den Steuertransistor 319 an den Erfassungsknoten SN angelegt wird, wodurch es möglich ist, das SN-Potential des Erfassungsknotens SN so zu steuern, dass es auf das feste Potential VX eingestellt wird. Das ermöglicht es, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Schalttransistor 317 in den Ein-Zustand übergeht.
  • 1.13 Übergang von der CIS-Betriebsart zur EVS-Betriebsart
  • Als Nächstes wird ein Betrieb zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart beschrieben. Die vorliegende Beschreibung bezieht sich auf die in 21 als Beispiel dargestellte Antwortschaltung 301A. Durch entsprechende Steuerung des Steuertransistors 319, des Übertragungstransistors 372, des Rücksetztransistors 373 und dergleichen in Übereinstimmung mit der Steuerung des Steuertransistors 318 ist es jedoch auch möglich, einen Betrieb auf ähnliche Weise mit der Modifikation zu erreichen.
  • 30 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart gemäß der vorliegenden Ausführungsform darstellt. Wie in 30 dargestellt, wird zuerst beim Übergang von der CIS-Betriebsart zur EVS-Betriebsart das Zuführen des Steuersignals (TRG, SEL und RST) von der Zeilenansteuerschaltung 251 an den Übertragungstransistor 372, den Auswahltransistor 376 und den Rücksetztransistor 373, die die Pixelschaltung 370 bilden, zum Endzeitpunkt t0 der CIS-Betriebsart angehalten.
  • Als Nächstes stellt die Zeilenansteuerschaltung 251 in einer Übergangszeitspanne (t0 bis t4) von der CIS-Betriebsart zur EVS-Betriebsart das Steuersignal MST zum Zeitpunkt t1 auf den hohen Pegel ein, um den Steuertransistor 318 einzuschalten. Das ermöglicht es, das SN-Potential des Erfassungsknotens SN auf das feste Potential VX festzulegen. Danach stellt die Zeilenansteuerschaltung 251 ein Schaltsignal TGD zum Zeitpunkt t2 auf den hohen Pegel ein, um den Schalttransistor 317 einzuschalten. Zu diesem Zeitpunkt ist es, da das SN-Potential des Erfassungsknotens SN auf das feste Potential VX festgelegt ist, möglich zu vermeiden, dass der Spannungspegel des Spannungssignals VPR an dem Massepotential (GND) hängen bleibt.
  • Danach schaltet die Zeilenansteuerschaltung 251 den Steuertransistor 318 zum Zeitpunkt t3 aus. Die Zeilenansteuerschaltung 251 führt dann ab dem Zeitpunkt t4 die EVS-Betriebsart aus.
  • 1.14 Betriebsablauf
  • Als Nächstes wird ein Betriebsbeispiel für die Bildgebungsvorrichtung 100 gemäß der vorliegenden Ausführungsform beschrieben. 31 ist ein Ablaufplan, der ein Betriebsbeispiel der Bildgebungsvorrichtung gemäß der vorliegenden Ausführungsform darstellt. Die folgende Beschreibung ist ein beispielhafter Fall, in dem die Antwortschaltung 301A in einen gemeinsam verwendeten Block 221X integriert ist. Die Konfiguration ist jedoch nicht darauf beschränkt, und die Antwortschaltung 301A kann durch die Antwortschaltungen 301B bis 3011 usw. gemäß den Modifikationen ersetzt werden. Darüber hinaus kann der in 31 dargestellte Betrieb durch einen Unterbrechungsvorgang wie beispielsweise das Abschalten beendet werden.
  • Wie in 31 dargestellt, wird in der vorliegenden Operation, wenn die Bildgebungsvorrichtung 100 aktiviert wird, beispielsweise zuerst die EVS-Betriebsart in der Festkörper-Bildgebungsvorrichtung 200 ausgeführt. Wie vorstehend beschrieben detektiert die EVS-Betriebsart ein Ein-Ereignis oder ein Aus-Ereignis basierend auf dem Änderungsbetrag des Photostroms, der aus dem photoelektrischen Umsetzungselement 311 fließt, wodurch die Bewegung des Objekts, das in den Sichtwinkel der Bildgebungsvorrichtung 100 eintritt, detektiert wird (Schritt S101). Es wird darauf hingewiesen, dass diese Bewegungsdetektion beispielsweise durch die Signalverarbeitungsschaltung 240 oder dergleichen in der Festkörper-Bildgebungsvorrichtung 200 ausgeführt werden kann, oder durch den Steuerabschnitt 130, der mit der Festkörper-Bildgebungsvorrichtung 200 verbunden ist, einen Server (einschließlich eines Cloud-Servers oder dergleichen), der mit der Bildgebungsvorrichtung 100 über ein vorbestimmtes Netz verbunden ist, oder dergleichen ausgeführt werden kann.
  • Als Nächstes wird bestimmt, ob die Bewegung des Objekts in Schritt S101 detektiert worden ist (Schritt S102). Wenn die Bewegung des Objekts nicht detektiert worden ist (Nein in Schritt S102), setzt die Bildgebungsvorrichtung 100 die EVS-Betriebsart fort.
  • Im Gegensatz dazu wird, wenn die Bewegung des Objekts detektiert worden ist (Ja in Schritt S102), der Übergang von der EVS-Betriebsart zur CIS-Betriebsart ausgeführt. In dieser Übergangszeitspanne schaltet die Zeilenansteuerschaltung 251 zuerst den pMOS-Transistor 314 in der Antwortschaltung 301 aus, um einen Vorspannungsstrom BIAS, der durch die nMOS-Transistoren 313 und 316 des logarithmischen Antwortabschnitts 310A fließt, auszuschalten (Schritt S103). Danach schaltet die Zeilenansteuerschaltung 251 den Schalttransistor (auch als ein TGD-Gate bezeichnet) 317 aus (Schritt S104). Das hält die Zuführung des Photostroms zu dem logarithmischen Antwortabschnitt 310A an, und die Betriebsart geht zur CIS-Betriebsart über.
  • In der CIS-Betriebsart steuert die Zeilenansteuerschaltung 251 die Pixelschaltungen 370 an, um Bilddaten eines aufgenommene Bilds eines Objekts zu erzeugen (Schritt S105). Danach wird eine Erkennungsverarbeitung an den erzeugten Rahmendaten ausgeführt, um das aufgenommene Objekt zu identifizieren (Schritt S106). Es wird darauf hingewiesen, dass die Objekterkennungsverarbeitung nicht für einen Rahmen, sondern für mehrere Rahmen ausgeführt werden kann. Es wird darauf hingewiesen, dass diese Objekterkennungsverarbeitung beispielsweise durch die Signalverarbeitungsschaltung 240 oder dergleichen in der Festkörper-Bildgebungsvorrichtung 200 ausgeführt werden kann, oder durch den Steuerabschnitt 130, der mit der Festkörper-Bildgebungsvorrichtung 200 verbunden ist, einen Server (einschließlich eines Cloud-Servers oder dergleichen), der mit der Bildgebungsvorrichtung 100 über ein vorbestimmtes Netz verbunden ist, oder dergleichen ausgeführt werden kann.
  • Wenn die Identifizierung des Objekts auf diese Weise fertiggestellt ist, führt die Festkörper-Bildgebungsvorrichtung 200 den Übergang von der CIS-Betriebsart zur EVS-Betriebsart aus. Während dieser Übergangszeitspanne schaltet die Zeilenansteuerschaltung 251 zuerst den Steuertransistor (auch als das MST-Gate bezeichnet) 318 ein (Schritt S107). Das ermöglicht es, das SN-Potential des Erfassungsknotens SN des logarithmischen Antwortabschnitts 310A auf das feste Potential VX zu steuern. Danach schaltet die Zeilenansteuerschaltung 251 den Schalttransistor 317 ein (Schritt S108), schaltet den Steuertransistor 318 aus (Schritt S109) und schaltet danach den pMOS-Transistor 314 in der Antwortschaltung 301 ein, um zu ermöglichen, dass der Vorspannungsstrom BIAS in den nMOS-Transistoren 313 und 316 des logarithmischen Antwortabschnitts 310A fließt (Schritt S110). Dies startet die Zuführung des Photostroms zu dem logarithmischen Antwortabschnitt 310A, und die Betriebsart geht zur EVS-Betriebsart über.
  • 1.15 Gemeinsame Verwendung von Schaltungen
  • Die vorstehende Beschreibung ist ein Beispiel für die Konfiguration, bei der jede von mehreren Antwortschaltungen 301X (die Antwortschaltung 301X kann eine beliebige der vorstehend beschriebenen Antwortschaltungen 301A bis 3011 und der nachstehend beschriebenen Antwortschaltungen 301J bis 301N sein), die zu einem gemeinsam verwendeten Block 221 gehören, einen logarithmischen Antwortabschnitt 310/310A und eine Pixelschaltung 370 enthält. Einige der Schaltungen, die die Antwortschaltung 301X bilden, können jedoch mit anderen Antwortschaltungen 301X gemeinsam verwendet werden. Nachstehend wird ein Beispiel für eine Schaltungskonfiguration eines gemeinsam verwendeten Blocks, bei dem ein Teil der Schaltungskonfiguration von mehreren Antwortschaltungen 301X gemeinsam verwendet wird, mit einigen Beispielen beschrieben.
  • 1.15.1 Erstes Beispiel für die gemeinsame Verwendung
  • 32 ist ein Schaltplan, der ein Beispiel für eine Schaltungskonfiguration eines gemeinsam verwendeten Blocks gemäß einem ersten Beispiel für die gemeinsame Verwendung darstellt. Es wird darauf hingewiesen, dass das erste Beispiel für die gemeinsame Verwendung einen Fall darstellt, in dem ein Teil der Pixelschaltung 370 (insbesondere eine Schaltungskonfiguration ohne das photoelektrische Umsetzungselement 311 und den Übertragungstransistor 372) in dem gemeinsam verwendeten Block 221, der die vier in 21 dargestellten Antwortschaltungen 301A enthält, gemeinsam verwendet wird. In der folgenden Beschreibung ist eine Schaltungskonfiguration ohne das photoelektrische Umsetzungselement 311 und den Übertragungstransistor 372 in der Pixelschaltung 370, das heißt eine Schaltungskonfiguration, die den Rücksetztransistor 373, den schwebenden Diffusionsbereich 374, den Verstärkungstransistor 375 und den Auswahltransistor 376 enthält, als eine Ausleseschaltung 370a bezeichnet.
  • Wie in 32 dargestellt, ist in einem gemeinsam verwendeten Block 221A gemäß dem ersten Beispiel für die gemeinsame Verwendung der Drain des Übertragungstransistors 372 in jeder der Antwortschaltungen 301A1 bis 301A4 mit einer gemeinsamen Leitung 3101 verbunden. Die gemeinsame Leitung 3101 ist mit der Ausleseschaltung 370a verbunden. Die Ausleseschaltung 370a von den mehreren Antwortschaltungen 301A1 bis 301A4 über die gemeinsame Leitung 3101 gemeinsam verwendet. Das heißt, jede der vier Pixelschaltungen 370 in jedem gemeinsam verwendeten Block 221A enthält das photoelektrische Umsetzungselement 311 und den Übertragungstransistor 372 jeder Antwortschaltung 301A1 bis 301A4 sowie die gemeinsam verwendete Ausleseschaltung 370a.
  • 1.15.2 Zweites Beispiel für die gemeinsame Verwendung
  • 33 ist ein Schaltplan, der ein Beispiel für eine Schaltungskonfiguration eines gemeinsam verwendeten Blocks gemäß einem zweiten Beispiel für die gemeinsame Verwendung darstellt. Das zweite Beispiel für die gemeinsame Verwendung ist ein Fall, in dem die Ausleseschaltung 370a der Pixelschaltung 370 in dem gemeinsam verwendeten Block 221, der die vier in 23 dargestellten Antwortschaltungen 301C enthält, gemeinsam verwendet wird.
  • Wie in 33 dargestellt, besitzt, ähnlich dem gemeinsam verwendeten Block 221A gemäß dem ersten Beispiel für die gemeinsame Verwendung, ein gemeinsam verwendeter Block 221C gemäß dem zweiten Beispiel für die gemeinsame Verwendung eine Konfiguration, bei der der Drain des Übertragungstransistors 372 in jeder der Antwortschaltungen 301C1 bis 301C4 mit der gemeinsamen Leitung 3101 verbunden ist und die Ausleseschaltung 370a mit der gemeinsamen Leitung 3101 verbunden ist. Mit dieser Konfiguration enthält jede der vier Pixelschaltungen 370 in jedem gemeinsam verwendeten Block 221C das photoelektrische Umsetzungselement 311 und den Übertragungstransistor 372 jeder Antwortschaltung 301C1 bis 301C4 sowie die gemeinsam verwendete Ausleseschaltung 370a.
  • 1.15.3 Drittes Beispiel für die gemeinsame Verwendung
  • 34 ist ein Schaltplan, der ein Beispiel für eine Schaltungskonfiguration eines gemeinsam verwendeten Blocks gemäß einem dritten Beispiel für die gemeinsame Verwendung darstellt. Das dritte Beispiel für die gemeinsame Verwendung ist ein Fall, in dem die Ausleseschaltung 370a der Pixelschaltung 370 in dem gemeinsam verwendeten Block 221, der die vier in 24 dargestellten Antwortschaltungen 301D enthält, gemeinsam verwendet wird.
  • Wie in 34 dargestellt, besitzt, ähnlich dem gemeinsam verwendeten Block 221A gemäß dem ersten Beispiel für die gemeinsame Verwendung, ein gemeinsam verwendeter Block 221D gemäß dem dritten Beispiel für die gemeinsame Verwendung eine Konfiguration, bei der der Drain des Übertragungstransistors 372 in jeder der Antwortschaltungen 301D1 bis 301D4 mit der gemeinsamen Leitung 3101 verbunden ist und die Ausleseschaltung 370a mit der gemeinsamen Leitung 3101 verbunden ist. Mit dieser Konfiguration enthält jede der vier Pixelschaltungen 370 in jedem gemeinsam verwendeten Block 221D das photoelektrische Umsetzungselement 311 und den Übertragungstransistor 372 jeder Antwortschaltung 301D1 bis 301D4 sowie die gemeinsam verwendete Ausleseschaltung 370a.
  • 1.15.4 Viertes Beispiel für die gemeinsame Verwendung
  • 35 ist ein Schaltplan, der ein Beispiel für eine Schaltungskonfiguration eines gemeinsam verwendeten Blocks gemäß einem vierten Beispiel für die gemeinsame Verwendung darstellt. Das vierte Beispiel für die gemeinsame Verwendung stellt einen Fall dar, in dem ferner der Steuertransistor 318 in dem in 33 dargestellten zweiten Beispiel für die gemeinsame Verwendung gemeinsam verwendet wird.
  • Wie in 35 dargestellt, besitzt ein gemeinsam verwendeter Block 221CC gemäß dem vierten Beispiel für die gemeinsame Verwendung eine ähnliche Konfiguration wie der gemeinsam verwendete Block 221C gemäß dem zweiten Beispiel für die gemeinsame Verwendung, wobei der Steuertransistor 318 in jeder der Antwortschaltungen 301C1 bis 301C4 weggelassen ist und stattdessen die Source eines Steuertransistors 318 mit der gemeinsamen Leitung 3101 verbunden ist. Mit dieser Konfiguration wird der Steuertransistor 318 von dem logarithmischen Antwortabschnitt 310A jeder der Antwortschaltungen 301B1 bis 301B4 gemeinsam verwendet.
  • Wie vorstehend beschrieben, ist es durch die gemeinsame Verwendung eines Teils der Schaltungen durch die mehreren Antwortschaltungen 301X möglich, die belegte Fläche in dem Lichtempfangschip 201 und/oder in dem Detektionschip 202 zu reduzieren, was es ermöglicht, Effekte wie die Verkleinerung der Festkörper-Bildgebungsvorrichtung 200 und die Verbesserung der Empfindlichkeit durch Flächenerweiterung des photoelektrischen Umsetzungselements 311 zu erhalten.
  • 1.16 Binning-Betriebsart und Alle-Pixel-Betriebsart mit gemeinsamer Verwendung von Schaltungen
  • Die gemeinsam verwendete Ausleseschaltung 370a und/oder der Steuertransistor 318 können in unterschiedlichen Zeitspannen in jeder Antwortschaltung 301X verwendet werden oder können in derselben Zeitspanne verwendet werden.
  • Beispielsweise wird in einem Fall, in dem die Ausleseschaltung 370a in unterschiedlichen Zeitspannen in jeder Antwortschaltung 301X in der CIS-Betriebsart verwendet wird, jeder gemeinsam verwendete Block 221X (der gemeinsam verwendete Block 221X kann ein beliebiger der vorstehend beschriebenen gemeinsam verwendeten Blöcke 221A bis 221D oder ein beliebiger der gemeinsam verwendeten Blöcke sein, die durch Anwenden einer anderen Antwortschaltung 301X auf die gemeinsam verwendeten Blöcke 221A bis 221D erhalten werden) in einer Betriebsart angesteuert (im Folgenden wird sie als Alle-Pixel-Betriebsart bezeichnet), wobei jeder gemeinsam verwendete Block 221X vier Pixelschaltungen 370 aufweist.
  • Andererseits wird in einem Fall, in dem die Ausleseschaltung 370a in jeder Antwortschaltung 301X in derselben Zeitspanne in der CIS-Betriebsart verwendet wird, jeder gemeinsam verwendete Block 221X in einer Betriebsart (im Folgenden als Binning-Betriebsart bezeichnet) angesteuert, wobei jeder gemeinsam verwendete Block 221X eine Pixelschaltung 370 aufweist. Die Binning-Betriebsart ermöglicht es, dass die in den mehreren photoelektrischen Umsetzungselementen 311 erzeugte Ladung in einem schwebenden Diffusionsbereich 374 gesammelt wird, was zu einer Erweiterung des Dynamikbereichs beim Auslesen der Gradationsdaten (Pixelsignal) führt, was eine Verbesserung der Bildqualität bei geringer Lichtintensität ermöglicht.
  • Darüber hinaus können die Alle-Pixel-Betriebsart und die Binning-Betriebsart nicht nur in der CIS-Betriebsart, sondern auch in der EVS-Betriebsart angewandt werden.
  • Beispielsweise ist es in dem ersten Beispiel für die gemeinsame Verwendung und in dem vierten Beispiel für die gemeinsame Verwendung in dem vorstehend beschriebenen Beispiel für die gemeinsame Verwendung möglich, durch Verwenden der Konfiguration in der EVS-Betriebsart, in der der Übertragungstransistoren 372 und der Schalttransistor 317 in der Antwortschaltung 301A1/301B1 eingeschaltet ist, die Übertragungstransistoren 372 in den anderen Antwortschaltungen 301A2/301B1 bis 301A4/301B4 eingeschaltet sind und der Schalttransistor 317 ausgeschaltet ist, zu ermöglichen, dass der Photostrom, der aus dem photoelektrischen Umsetzungselement 311 jeder der Antwortschaltungen 301A1/301B1 bis 301A4/301B4 fließt, in dem logarithmischen Antwortabschnitt 310A der Antwortschaltung 301A1/301B1 aggregiert wird (Binning-Betriebsart).
  • Darüber hinaus ist es in dem zweiten Beispiel für die gemeinsame Verwendung und in dem dritten Beispiel für die gemeinsame Verwendung in dem vorstehend beschriebenen Beispiel für die gemeinsame Verwendung möglich, durch Verwenden der Konfiguration in der EVS-Betriebsart, in der der Steuertransistor 319 und der Schalttransistor 317 in der Antwortschaltung 301C1/301D1 eingeschaltet ist, die Übertragungstransistoren 372 in den anderen Antwortschaltungen 301C2/301D2 bis 301C4/319D4 eingeschaltet sind und der Steuertransistor 319 und der Schalttransistor 317 ausgeschaltet sind, zu ermöglichen, dass der Photostrom, der aus dem photoelektrischen Umsetzungselement 311 jeder der Antwortschaltungen 301C1/301D1 bis 301C4/301D4 fließt, in dem logarithmischen Antwortabschnitt 310A der Antwortschaltung 301C1/301D1 aggregiert wird.
  • Auf diese Weise ist es möglich, durch Aggregieren der aus jedem der photoelektrischen Umsetzungselemente 311 fließenden Photoströme in einem logarithmischen Antwortabschnitt 310/310A die Menge der gleichzeitig fließenden Photoströme zu erhöhen, was zu einer Erweiterung des Dynamikbereichs bei der Detektion des Adressereignisses führt. Das ermöglicht es beispielsweise, die Empfindlichkeit für ein Adressereignis bei geringer Lichtintensität zu verbessern.
  • Es wird darauf hingewiesen, dass die Alle-Pixel-Betriebsart und die Binning-Betriebsart bei der Ausführung sowohl in der CIS-Betriebsart als auch der EVS-Betriebsart entsprechend umgeschaltet werden können. Selbst in diesem Fall besteht eine Möglichkeit, dass das SN-Potential des Erfassungsknotens SN beim Übergang von der Alle-Pixel-Betriebsart zur Binning-Betriebsart oder von der Binning-Betriebsart zur Alle-Pixel-Betriebsart schwankt. Deshalb wird, ähnlich dem vorstehend beschriebenen Übergang von der CIS-Betriebsart zur EVS-Betriebsart, es daher als effektiv betrachtet, die Einschwingzeit zum Zeitpunkt des Betriebsartübergangs zu verkürzen, indem das SN-Potential auf das feste Potential VX festgelegt wird.
  • 1.17 Layout des gemeinsam verwendeten Blocks
  • Darüber hinaus wird im Folgenden anhand eines Beispiels ein Layout in dem Lichtempfangsabschnitt 220 des gemeinsam verwendeten Blocks 221X gemäß der vorliegenden Ausführungsform beschrieben. Zur Vereinfachung der Beschreibung wird im Folgenden ein schematisches Layout-Beispiel auf der Seite einer Elementbildungsfläche des Halbleitersubstrats, auf dem das photoelektrische Umsetzungselement 311 gebildet ist, beschrieben. Der Übersichtlichkeit halber wird außerdem die Anordnung jedes Transistors durch die Position der Gate-Elektrode angegeben.
  • 1.17.1 Erstes Layout-Beispiel
  • Als ein erstes Layout-Beispiel wird ein Layout-Beispiel des gemeinsam verwendeten Blocks 221A gemäß dem ersten Beispiel für die gemeinsame Verwendung beschrieben. 36 ist eine Draufsicht, die ein Layout-Beispiel für den gemeinsam verwendeten Block gemäß dem ersten Layout-Beispiel darstellt. Wie in 36 dargestellt, ist auf dem Lichtempfangschip 201 Pixelbereich 10, in dem eine Antwortschaltung 301A angeordnet ist, durch einen Pixelisolationsabschnitt 12, der sich in Zeilenrichtung und Spaltenrichtung erstreckt, unterteilt. Jede der Antwortschaltungen 301A1 bis 301A4 enthält das photoelektrische Umsetzungselement 311 und Transistoren, die entlang der äußeren Umfangsabschnitte des Pixelbereichs angeordnet sind, mit anderen Worten, die so angeordnet sind, dass sie das photoelektrische Umsetzungselement 311 in wenigstens zwei Richtungen (drei Richtungen in 36) umgeben, nämlich die mehreren nMOS-Transistoren 312, 313, 315 und 316, den Schalttransistor 317 und den Steuertransistor 318. Darüber hinaus ist in jedem der vier Pixelbereiche 10 auch irgendeiner der drei Transistoren (373, 375 oder 376), die die Ausleseschaltung 370a bilden, oder ein Dummy-Transistor 972 angeordnet. Im Übrigen ist der Dummy-Transistor 972 ein Transistor, der nicht in der Antwortschaltung 301A enthalten ist, und kann beispielsweise ein elektrisch schwebender Transistor sein.
  • In dem in 36 dargestellten Layout-Beispiel sind die vier nMOS-Transistoren 312, 313, 315 und 316 in jedem logarithmischen Antwortabschnitt 310A auf einer Seite des photoelektrischen Umsetzungselements 311 angeordnet. Auf diese Weise ist es durch gemeinsames Anordnen der nMOS-Transistoren 312, 313, 315 und 316, die den logarithmischen Antwortabschnitt 310A bilden, auf einer Seite des photoelektrischen Umsetzungselements 311 möglich, die Zeitkonstante, die durch die Verdrahtung gebildet wird, die die logarithmische Umsetzungsschaltung bildet, zu verringern, was zu einer Verbesserung der Reaktionsgeschwindigkeit der logarithmischen Umsetzungsschaltung führt.
  • 1.17.2 Zweites Layout-Beispiel
  • Als ein zweites Layout-Beispiel wird ein Layout-Beispiel eines gemeinsam verwendeten Blocks 221CC gemäß dem vierten Beispiel für die gemeinsame Verwendung beschrieben. 37 ist eine Draufsicht, die ein Layout-Beispiel für den gemeinsam verwendeten Block gemäß dem zweiten Layout-Beispiel darstellt. Wie in 37 dargestellt, besitzt das zweite Layout-Beispiel eine ähnliche Konfiguration wie das erste Layout-Beispiel auf, wobei der Steuertransistor 319 in einem Bereich angeordnet ist, in dem der Steuertransistor 318 im ersten Layout-Beispiel angeordnet ist, und der gemeinsame Steuertransistor 318 in einem Bereich angeordnet ist, in dem der Dummy-Transistor 972 angeordnet ist.
  • 1.18 Aktion und Effekte
  • Wie vorstehend beschrieben wird gemäß der vorliegenden Ausführungsform zur Zeit des Betriebsartübergangs von der CIS-Betriebsart zur EVS-Betriebsart das SN-Potential auf die Spannung VX, die niedriger ist als das SN-Potential im Normalbetrieb, festgelegt. Mit dieser Konfiguration ist es möglich, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Schalttransistor 317 in einen eingeschalteten Zustand übergeht, was es ermöglicht zu vermeiden, dass die nMOS-Transistoren 312 und 315 ausgeschaltet werden. Als ein Ergebnis ist es möglich, eine Totzeit, die dadurch verursacht ist, dass der Spannungspegel des Spannungssignals VPR auf dem Massepotential (GND) hängen bleibt, zu unterdrücken.
  • 2. Zweite Ausführungsform
  • In der vorstehend beschriebenen ersten Ausführungsform wird das SN-Potential zur Zeit des Betriebsartübergangs von der CIS-Betriebsart zur EVS-Betriebsart auf die Spannung VX, die niedriger ist als das SN-Potential im Normalbetrieb, festgelegt, was ermöglicht, einen unbeabsichtigten Anstieg des SN-Potenztals zu verhindern, um die Totzeit zu unterdrücken. Im Gegensatz dazu wird in der zweiten Ausführungsform das Kathodenpotential des photoelektrischen Umsetzungselements 311 einmal auf ein Potential, das niedriger ist als das SN-Potential im Normalbetrieb, abgesenkt, und dann wird das photoelektrische Umsetzungselement 311 elektrisch schwebend gehalten, und danach wird der Schalttransistor 317 eingeschaltet. Auf diese Weise ist es möglich, durch Absenken des Kathodenpotentials des photoelektrischen Umsetzungselements 311 auf ein Potential, das niedriger ist als das SN-Potential im Normalbetrieb, und dann Verbinden der Kathode des photoelektrischen Umsetzungselements 311 mit dem Erfassungsknoten SN einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, ähnlich der ersten Ausführungsform. Dies ermöglicht es, eine Totzeit, die dadurch verursacht ist, dass der Spannungspegel des Spannungssignals VPR auf dem Massepotential (GND) hängen bleibt, zu unterdrücken. Nachstehend wird die Steuerung der Antwortschaltung 301X zum Zeitpunkt des Übergangs von der CIS-Betriebsart zu der EVS-Betriebsart anhand einiger Beispiele beschrieben.
  • Da die Konfigurationen der Bildgebungsvorrichtung, der Festkörper-Bildgebungsvorrichtung und jedes Abschnitts, der die Festkörper-Bildgebungsvorrichtung gemäß der vorliegenden Ausführungsform bildet, den Konfigurationen der ersten Ausführungsform ähnlich sein können, wird die vorliegende Ausführungsform mit Bezugnahme beschrieben.
  • 2.1 Erstes Steuerbeispiel
  • Ein erstes Steuerbeispiel ist ein beispielhafter Fall, in dem die vorliegende Ausführungsform auf die Antwortschaltung 301B gemäß der ersten Modifikation, die unter Bezugnahme auf 22 in der ersten Ausführungsform beschrieben ist, angewandt wird. 38 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart gemäß dem ersten Steuerbeispiel darstellt. Wie in 38 dargestellt, schaltet die Zeilenansteuerschaltung 251 in der in 22 dargestellten Konfiguration in der Übergangszeitspanne (t10 bis t14) zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart den Steuertransistor 318 und den Übertragungstransistor 372 zum Zeitpunkt t11 ein. Das ermöglicht es, dass das feste Potential VX über den Steuertransistor 318 und den Übertragungstransistor 372 an die Kathode des photoelektrischen Umsetzungselements 311 angelegt werden kann, was ermöglicht, das Kathodenpotential des photoelektrischen Umsetzungselements 311 so zu steuern, dass es auf das feste Potential VX eingestellt wird.
  • Danach schaltet die Zeilenansteuerschaltung 251 den Steuertransistor 318 und den Übertragungstransistor 372 zum Zeitpunkt t12 aus, um das photoelektrische Umsetzungselement 311 elektrisch schwebend zu halten, und schaltet dann den Schalttransistor 317 zum Zeitpunkt t13 ein. In diesem Fall ist es, da das Kathodenpotential des photoelektrischen Umsetzungselements 311 auf das feste Potential VX, das niedriger ist als das SN-Potential im Normalbetrieb, gedrückt wird, möglich, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Schalttransistor 317 in den eingeschalteten Zustand übergeht.
  • 2.2 Zweites Steuerbeispiel
  • Ein zweites Steuerbeispiel ist ein beispielhafter Fall, in dem die vorliegende Ausführungsform auf die Antwortschaltung 301C gemäß der zweiten Modifikation, die unter Bezugnahme auf 23 in der ersten Ausführungsform beschrieben ist, angewandt wird. 39 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart gemäß dem zweiten Steuerbeispiel darstellt. Wie in 39 dargestellt, schaltet die Zeilenansteuerschaltung 251 in einer in 23 dargestellten Konfiguration in der Übergangszeitspanne (t20 bis t25) zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart den Steuertransistor 318 und den Übertragungstransistor 372 zum Zeitpunkt t21 ein, ähnlich dem ersten Steuerbeispiel. Das ermöglicht es, dass das feste Potential VX über den Steuertransistor 318 und den Übertragungstransistor 372 an die Kathode des photoelektrischen Umsetzungselements 311 angelegt wird, was ermöglicht, das Kathodenpotential des photoelektrischen Umsetzungselements 311 so zu steuern, dass es auf das feste Potential VX eingestellt wird.
  • Danach schaltet die Zeilenansteuerschaltung 251, ähnlich dem ersten Steuerbeispiel, den Steuertransistor 318 und den Übertragungstransistor 372 zum Zeitpunkt t22 aus, um das photoelektrische Umsetzungselement 311 elektrisch schwebend zu halten, und schaltet dann den Schalttransistor 317 zum Zeitpunkt t23 ein. In diesem Fall ist es, da das Kathodenpotential des photoelektrischen Umsetzungselements 311 auf das feste Potential VX, das niedriger ist als das SN-Potential im Normalbetrieb, gedrückt wird, möglich, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Schalttransistor 317 in den eingeschalteten Zustand übergeht.
  • Es wird darauf hingewiesen, dass, wie in 39 dargestellt, die Zeilenansteuerschaltung 251 den Steuertransistor 318 und den Übertragungstransistor 372 zum Zeitpunkt t21 einschalten kann und gleichzeitig auch den Steuertransistor 319 während der Zeitspanne von t21 bis t24 einschalten kann. Dies steuert auch das SN-Potential des Erfassungsknoten SN, so dass es auf das feste Potential VX eingestellt wird, was ermöglicht, einen unbeabsichtigten Anstieg des SN-Potentials weiter zu unterdrücken.
  • 2.3 Drittes Steuerbeispiel
  • Ein drittes Steuerbeispiel ist ein beispielhafter Fall, in dem die vorliegende Ausführungsform auf die Antwortschaltung 301E gemäß der vierten Modifikation, die unter Bezugnahme auf 25 in der ersten Ausführungsform beschrieben ist, angewandt wird. 40 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart gemäß dem dritten Steuerbeispiel darstellt. Wie in 40 dargestellt, schaltet die Zeilenansteuerschaltung 251 in der in 25 dargestellten Konfiguration in der Übergangszeitspanne (t30 bis t34) zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart den Rücksetztransistor 373 und den Übertragungstransistor 372 zum Zeitpunkt t31 ein. Dies ermöglicht es, dass das feste Potential VX über den Rücksetztransistor 373 und den Übertragungstransistor 372 an Kathode des photoelektrischen Umsetzungselements 311 angelegt wird, was ermöglicht, das Kathodenpotential des photoelektrischen Umsetzungselements 311 so zu steuern, dass es auf das feste Potential VX eingestellt wird.
  • Danach schaltet die Zeilenansteuerschaltung 251 den Rücksetztransistor 373 und den Übertragungstransistor 372 zum Zeitpunkt t32 aus, um das photoelektrische Umsetzungselement 311 elektrisch schwebend zu halten, und schaltet dann den Schalttransistor 317 zum Zeitpunkt t33 ein. In diesem Fall ist es, da das Kathodenpotential des photoelektrischen Umsetzungselements 311 auf das feste Potential VX, das niedriger ist als das SN-Potential im Normalbetrieb, gedrückt wird, möglich, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Schalttransistor 317 in den eingeschalteten Zustand übergeht.
  • 2.4 Viertes Steuerbeispiel
  • Ein viertes Steuerbeispiel ist ein beispielhafter Fall, in dem die vorliegende Ausführungsform auf die Antwortschaltung 301F gemäß der fünften Modifikation, die unter Bezugnahme auf 26 in der ersten Ausführungsform beschrieben ist, angewandt wird. 41 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart gemäß dem vierten Steuerbeispiel darstellt. Wie in 41 dargestellt, schaltet die Zeilenansteuerschaltung 251 in einer in 26 dargestellten Konfiguration in der Übergangszeitspanne (t40 bis t45) zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart den Rücksetztransistor 373 und den Übertragungstransistor 372 zum Zeitpunkt t41 ein, ähnlich dem dritten Steuerbeispiel. Dies ermöglicht es, dass das feste Potential VX über den Rücksetztransistor 373 und den Übertragungstransistor 372 an Kathode des photoelektrischen Umsetzungselements 311 angelegt wird, was ermöglicht, das Kathodenpotential des photoelektrischen Umsetzungselements 311 so zu steuern, dass es auf das feste Potential VX eingestellt wird.
  • Danach schaltet die Zeilenansteuerschaltung 251, ähnlich dem vierten Steuerbeispiel, den Rücksetztransistor 373 und den Übertragungstransistor 372 zum Zeitpunkt t42 aus, um das photoelektrische Umsetzungselement 311 elektrisch schwebend zu halten, und schaltet dann den Schalttransistor 317 zum Zeitpunkt t23 ein. In diesem Fall ist es, da das Kathodenpotential des photoelektrischen Umsetzungselements 311 auf das feste Potential VX, das niedriger ist als das SN-Potential im Normalbetrieb, gedrückt wird, möglich, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Schalttransistor 317 in den eingeschalteten Zustand übergeht.
  • Es wird darauf hingewiesen, dass, wie in 41 dargestellt, die Zeilenansteuerschaltung 251 den Rücksetztransistor 373 und den Übertragungstransistor 372 zum Zeitpunkt t41 einschalten kann und gleichzeitig auch den Steuertransistor 319 während der Zeitspanne von t41 bis t44 einschalten kann. Dies steuert auch das SN-Potential des Erfassungsknoten SN so, dass es auf das feste Potential VX eingestellt wird, was ermöglicht, einen unbeabsichtigten Anstieg des SN-Potentials weiter zu unterdrücken.
  • 2.5 Fünftes Steuerbeispiel
  • Ein fünftes Steuerbeispiel ist ein beispielhafter Fall, in dem die vorliegende Ausführungsform auf die Antwortschaltung 301G gemäß der sechsten Modifikation, die unter Bezugnahme auf 27 in der ersten Ausführungsform beschrieben ist, angewandt wird. 42 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart gemäß dem fünften Steuerbeispiel darstellt. Wie in 42 dargestellt, schaltet die Zeilenansteuerschaltung 251 in der in 27 dargestellten Konfiguration in der Übergangszeitspanne (t50 bis t54) zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart den Steuertransistor 318 zum Zeitpunkt t51 ein. Das ermöglicht es, dass das feste Potential VX über den Steuertransistor 318 an die Kathode des photoelektrischen Umsetzungselements 311 angelegt wird, was ermöglicht, das Kathodenpotential des photoelektrischen Umsetzungselements 311 so zu steuern, dass es auf das feste Potential VX eingestellt wird.
  • Danach schaltet die Zeilenansteuerschaltung 251 den Steuertransistor 318 zum Zeitpunkt t52 aus, um das photoelektrische Umsetzungselement 311 elektrisch schwebend zu halten, und schaltet dann den Schalttransistor 317 zum Zeitpunkt t53 ein. In diesem Fall ist es, da das Kathodenpotential des photoelektrischen Umsetzungselements 311 auf das feste Potential VX, das niedriger ist als das SN-Potential im Normalbetrieb, gedrückt wird, möglich, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Schalttransistor 317 in den eingeschalteten Zustand übergeht.
  • 2.6 Sechstes Steuerbeispiel
  • Ein sechstes Steuerbeispiel ist ein beispielhafter Fall, in dem die vorliegende Ausführungsform auf die Antwortschaltung 301H gemäß der siebten Modifikation, die unter Bezugnahme auf 28 in der ersten Ausführungsform beschrieben ist, angewandt wird. 43 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart gemäß dem sechsten Steuerbeispiel darstellt. Wie in 43 dargestellt, schaltet die Zeilenansteuerschaltung 251 in der in 28 dargestellten Konfiguration in der Übergangszeitspanne (t60 bis t64) zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart den Steuertransistor 318 und den Schalttransistor 317 zum Zeitpunkt t61 ein. Das ermöglicht es, dass das feste Potential VX über den Steuertransistor 318 und den Schalttransistor 317 an die Kathode des photoelektrischen Umsetzungselements 311 angelegt wird, was ermöglicht, das Kathodenpotential des photoelektrischen Umsetzungselements 311 so zu steuern, dass es auf das feste Potential VX eingestellt wird.
  • Danach schaltet die Zeilenansteuerschaltung 251 den Steuertransistor 318 zum Zeitpunkt t62 aus, um das photoelektrische Umsetzungselement 311 und den Schalttransistor 317 elektrisch schwebend zu halten, und schaltet dann den Steuertransistor 319 zum Zeitpunkt t63 ein. In diesem Fall ist es, da das Kathodenpotential des photoelektrischen Umsetzungselements 311 auf das feste Potential VX, das niedriger ist als das SN-Potential während des Normalbetriebs, gedrückt wird, möglich, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Steuertransistor 319 in den eingeschalteten Zustand übergeht.
  • Es wird darauf hingewiesen, dass die Zeilenansteuerschaltung 251 den Steuertransistor 318 und den Schalttransistor 317 zum Zeitpunkt t61 einschalten kann und gleichzeitig den Steuertransistor 319 einschalten kann. Dies steuert auch das SN-Potential des Erfassungsknotens SN so, dass es auf das feste Potential VX eingestellt wird, was ermöglicht, einen unbeabsichtigten Anstieg des SN-Potentials weiter zu unterdrücken.
  • 2.7 Siebtes Steuerbeispiel
  • Ein siebtes Steuerbeispiel ist ein beispielhafter Fall, in dem die vorliegende Ausführungsform auf die Antwortschaltung 301I gemäß der achten Modifikation, die unter Bezugnahme auf 29 in der ersten Ausführungsform beschrieben ist, angewandt wird. 44 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart gemäß dem achten Steuerbeispiel darstellt. Wie in 44 dargestellt, schaltet die Zeilenansteuerschaltung 251 in der in 29 dargestellten Konfiguration in der Übergangszeitspanne (t70 bis t74) zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart den Rücksetztransistor 373, den Übertragungstransistor 372 und den Schalttransistor 317 zum Zeitpunkt t71 ein. Das ermöglicht es, dass das feste Potential VX über den Rücksetztransistor 373, den Übertragungstransistor 372 und den Schalttransistor 317 an die Kathode des photoelektrische Umsetzungselements 311 angelegt wird, was ermöglicht, das Kathodenpotential des photoelektrischen Umsetzungselements 311 so zu steuern, dass es auf das feste Potential VX eingestellt wird.
  • Danach schaltet die Zeilenansteuerschaltung 251 den Rücksetztransistor 373 und den Übertragungstransistor 372 zum Zeitpunkt t72 aus, um das photoelektrische Umsetzungselement 311 und den Schalttransistor 317 elektrisch schwebend zu halten, und schaltet dann den Steuertransistor 319 zum Zeitpunkt t73 ein. In diesem Fall ist es, da das Kathodenpotential des photoelektrischen Umsetzungselements 311 auf das feste Potential VX, das niedriger ist als das SN-Potential während des Normalbetriebs, gedrückt wird, möglich, einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, selbst wenn der Steuertransistor 319 in den eingeschalteten Zustand übergeht.
  • Es wird darauf hingewiesen, dass die Zeilenansteuerschaltung 251 den Rücksetztransistor 373, den Übertragungstransistor 372 und den Schalttransistor 317 zum Zeitpunkt t71 einschalten kann und gleichzeitig den Steuertransistor 319 einschalten kann. Dies steuert auch das SN-Potential des Erfassungsknoten SN so, dass es auf das feste Potential VX eingestellt wird, was ermöglicht, einen unbeabsichtigten Anstieg des SN-Potentials weiter zu unterdrücken.
  • 2.8 Aktion und Effekte
  • Wie vorstehend beschrieben wird gemäß der vorliegenden Ausführungsform das Kathodenpotential des photoelektrischen Umsetzungselements 311 einmal auf ein Potential, das niedriger ist als das SN-Potential im Normalbetrieb, abgesenkt, das photoelektrische Umsetzungselement 311 wird elektrisch schwebend gehalten, und dann wird der Schalttransistor 317 eingeschaltet. Das ermöglicht es, einen unbeabsichtigten Anstieg des SN-Potentials ähnlich wie bei der ersten Ausführungsform zu unterdrücken, was zu einer Unterdrückung der Totzeit aufgrund des Spannungspegels des am Massepotential (GND) hängen bleibenden Spannungssignals VPR führt.
  • Da andere Konfigurationen, Operationen und Effekte denen der vorstehend beschriebenen Ausführungsform ähnlich sein können, wird hier eine genaue Beschreibung weggelassen. Darüber hinaus kann die Konfiguration gemäß der vorliegenden Ausführungsform in geeigneter Weise mit der vorstehend beschriebenen Ausführungsform und/oder der nachstehend beschriebenen Ausführungsform kombiniert werden.
  • 3. Dritte Ausführungsform
  • Eine dritte Ausführungsform wird anhand eines Beispiels einen Fall beschreiben, dass der durch die nMOS-Transistoren 313/nMOS-Transistoren 313 und 316 in der logarithmischen Umsetzungsschaltung des logarithmischen Antwortabschnitts 310/310A fließende Vorspannungsstrom BIAS gesteuert wird und dadurch ein unbeabsichtigter Anstieg des SN-Potentials unterdrückt wird, um die Totzeit zu unterdrücken, die durch den am Massepotential (GND) hängen bleibenden Spannungspegel des Spannungssignals VPR verursacht ist.
  • Da die Konfigurationen der Bildgebungsvorrichtung, der Festkörper-Bildgebungsvorrichtung und jedes Abschnitts, der die Festkörper-Bildgebungsvorrichtung gemäß der vorliegenden Ausführungsform bildet, den Konfigurationen der ersten Ausführungsform ähnlich sein können, wird die vorliegende Ausführungsform unter Bezugnahme beschrieben. In der vorliegenden Ausführungsform wird jedoch die Antwortschaltung 301X, die den gemeinsam verwendeten Block 221X bildet, durch eine Antwortschaltung ersetzt, die nachstehend beschrieben wird. Die folgende Beschreibung ist ein beispielhafter Fall, in dem die Antwortschaltung den logarithmischen Antwortabschnitt 310A verwendet, der unter Bezugnahme auf 7 in der ersten Ausführungsform beschrieben ist. Die Konfiguration ist jedoch nicht darauf beschränkt, und es ist auch möglich, andere logarithmische Antwortabschnitte zu verwenden, wie z. B. den unter Bezugnahme auf 6 beschriebenen logarithmischen Antwortabschnitt 310.
  • 3.1 Konfigurationsbeispiel der Antwortschaltung
  • 45 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß der vorliegenden Ausführungsform darstellt. Wie in 45 dargestellt, besitzt eine Antwortschaltung 301J gemäß der vorliegenden Ausführungsform eine ähnliche Konfiguration wie die unter Bezugnahme auf 9 in der ersten Ausführungsform beschriebene Antwortschaltung 301, wobei beispielsweise ein pMOS-Transistor 314 als eine Konstantstromschaltung (auch als ein Last-MOS-Transistor oder Lastwiderstand bezeichnet) in dem logarithmischen Antwortabschnitt 310A durch eine Vorspannungsschaltung 314A ersetzt ist.
  • Die Vorspannungsschaltung 314A enthält Folgendes: zwei pMOS-Transistoren, und zwar die pMOS-Transistoren 314a und 314b, die eine Stromspiegelschaltung bilden; und einen Digital/Analog-Umsetzer (DAC) 314c, der eine Spannung zum Steuern des durch die Stromspiegelschaltung fließenden Vorspannungsstroms BIAS gemäß einem von der Zeilenansteuerschaltung 251 eingegebenen Steuersignal CTL erzeugt.
  • Der DAC 314c setzt das digitale Steuersignal CTL, das von der Zeilenansteuerschaltung 251 eingegeben wird, in eine analoge Spannung um und legt die erhaltene analoge Spannung an die Source des pMOS-Transistors 314b an, wodurch der Vorspannungsstrom BIAS, der durch die nMOS-Transistoren 313 und 316 der logarithmischen Umsetzungsschaltung fließt, die mit der Source des anderen pMOS-Transistors 314a verbunden ist, gesteuert wird.
  • Insbesondere führt der DAC 314c, wenn beispielsweise das Steuersignal CTL, das ‚1‘ angibt, von der Zeilenansteuerschaltung 251 eingegeben wird, der Stromspiegelschaltung einen Referenzstrom zu. Das ermöglicht es, dass ein dem Referenzstrom entsprechender Vorspannungsstrom BIAS durch die nMOS-Transistoren 313 und 316 der logarithmischen Umsetzungsschaltung fließt.
  • Wenn andererseits das Steuersignal CTL, das ‚0‘ angibt, von der Zeilenansteuerschaltung 251 eingegeben wird, unterbricht der DAC 314c das Zuführen des Referenzstroms zu der Stromspiegelschaltung. Dadurch wird der durch die nMOS-Transistoren 313 und 316 der logarithmischen Umsetzungsschaltung fließende Vorspannungsstrom BIAS unterbrochen.
  • Die Vorspannungsschaltung 314A kann beispielsweise auf der Seite des Detektionschips 202 angeordnet sein. Darüber hinaus kann der DAC 314c unter Verwendung eines binären Systems unter Verwendung mit einer R-2R-Leiter, eines Stromspiegels unter Verwendung eines nMOS-Transistors (im Folgenden auch als nMOS-Stromspiegel bezeichnet) oder dergleichen gebildet sein. Im Fall der Verwendung eines nMOS-Stromspiegels ist es möglich, den Referenzstrom durch eine Bandlücken-Referenzschaltung zu erzeugen.
  • 3.1.1 Modifikation der Antwortschaltung
  • 46 ist ein Schaltplan, der eine Modifikation der Antwortschaltung gemäß der vorliegenden Ausführungsform darstellt. Wie in 46 dargestellt, besitzt eine Antwortschaltung 301K gemäß der Modifikation eine Konfiguration ähnlich der vorstehend unter Bezugnahme auf 45 beschriebenen Konfiguration der Antwortschaltung 301J, wobei die Vorspannungsschaltung 314A beispielsweise durch eine Vorspannungsschaltung 314B ersetzt ist.
  • Die Vorspannungsschaltung 314B besitzt eine Konfiguration ähnlich der Konfiguration der Vorspannungsschaltung 314A, wobei der DAC 314c durch eine Konstantstromquelle 314e ersetzt ist und ein Vorspannungssteuertransistor 314d zur Source des pMOS-Transistors 314a, der die Stromspiegelschaltung bildet, hinzugefügt ist.
  • Wenn der logarithmischen Umsetzungsschaltung in einer solchen Konfiguration der Vorspannungsstrom zugeführt wird, legt die Zeilenansteuerschaltung 251 beispielsweise das Hochpegel-Steuersignal CTL an das Gate des Vorspannungssteuertransistors 314d an. Dadurch wird ein Strompfad von der Stromspiegelschaltung zur logarithmischen Umsetzungsschaltung gebildet, was ermöglicht, dass der Vorspannungsstrom BIAS mit dem durch die Konstantstromquelle 314e fließenden Strom als Referenzstrom der logarithmischen Umsetzungsschaltung zugeführt wird. Im Gegensatz dazu legt die Zeilenansteuerschaltung 251 beispielsweise das Niedrigpegel-Steuersignal CTL an das Gate des Vorspannungssteuertransistors 314d an, wenn der Vorspannungsstrom nicht der logarithmischen Umsetzungsschaltung zugeführt wird. Dadurch wird der Strompfad von der Stromspiegelschaltung zur logarithmischen Umsetzungsschaltung unterbrochen, was zur Unterbrechung des Zuführens des Vorspannungsstroms BIAS zu der logarithmischen Umsetzungsschaltung führt.
  • Der Vorspannungssteuertransistor 314d kann auf dem Lichtempfangschip 201 angeordnet sein oder kann auf dem Detektionschip 202 angeordnet sein. Andere Konfigurationen können ähnlich den vorstehend beschriebenen Konfigurationen der Antwortschaltung 301J sein.
  • In der vorstehenden Konfiguration wird zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart der durch die nMOS-Transistoren 313 und 316 der logarithmischen Umwandlungsschaltung fließende Vorspannungsstrom BIAS unter Verwendung des Steuersignals CTL, das dem DAC 314c oder dem Vorspannungssteuertransistor 314d zugeführt wird, unterbrochen. Das ermöglicht es, ähnlich der vorstehend beschriebenen Ausführungsform einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, wenn der Schalttransistor 317 in den Ein-Zustand übergeht. Das ermöglicht es zu vermeiden, dass die nMOS-Transistoren 312 und 315 ausgeschaltet werden, was zu dem Erreichen der Unterdrückung der Totzeit aufgrund dessen, dass der Spannungspegel des Spannungssignals VPR auf dem Massepotential (GND) hängen bleibt, führt.
  • Zusätzlich ist es in einem Fall, in dem der Fluss des Vorspannungsstroms BIAS in der logarithmischen Umwandlungsschaltung wie in der vorliegenden Ausführungsform gesteuert wird, auch möglich, die erforderliche Beschränkung für die für die Antwortschaltung 301J Schaltungskonstruktion zu lockern. Dadurch ist es möglich, die Antwortschaltung 301J, insbesondere die Festkörper-Bildgebungsvorrichtung 200, mit einem höheren Freiheitsgrad der Konstruktion zu konstruieren.
  • 3.2 Übergang von der CIS-Betriebsart zur EVS-Betriebsart
  • Als Nächstes wird ein Betrieb zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart beschrieben. Obwohl die vorliegende Beschreibung die in 45 dargestellte Antwortschaltung 301J als Referenz verwendet wird, ist es auch möglich, die vorliegende Beschreibung in ähnlicher Weise auf die in 46 dargestellte Antwortschaltung 301K anzuwenden.
  • 47 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart gemäß der vorliegenden Ausführungsform darstellt. Wie in 47 dargestellt, wird zuerst beim Übergang von der CIS-Betriebsart zur EVS-Betriebsart das Zuführen des Steuersignals (TRG, SEL und RST) von der Zeilenansteuerschaltung 251 zu dem Übertragungstransistor 372, dem Auswahltransistor 376 und dem Rücksetztransistor 373, die die Pixelschaltung 370 bilden, zum Endzeitpunkt t80 der CIS-Betriebsart angehalten.
  • Als Nächstes schaltet die Zeilenansteuerschaltung 251 in einer Übergangszeitspanne (t80 bis t82) von der CIS-Betriebsart zur EVS-Betriebsart zum Zeitpunkt t81 den Schalttransistor 317 ein. Das Steuersignal CTL gibt während der Übergangszeitspanne (t80 bis t82) den Wert ‚0‘ an, so dass der durch die logarithmische Umsetzungsschaltung fließende Vorspannungsstrom BIAS (an niedrigem Pegel) unterbrochen wird.
  • Danach stellt die Zeilenansteuerschaltung 251 zum Zeitpunkt t82 das Steuersignal CTL auf ‚1‘ ein. Das ermöglicht es, dass der Vorspannungsstrom BIAS (an einem hohen Pegel) über die Vorspannungsschaltung 314A/314B der logarithmischen Umsetzungsschaltung zugeführt wird. Danach führt die Zeilenansteuerschaltung 251 ab dem Zeitpunkt t82 die EVS-Betriebsart aus.
  • 3.3 Betriebsablauf
  • Als Nächstes wird ein Betriebsbeispiel für die Bildgebungsvorrichtung 100 gemäß der vorliegenden Ausführungsform beschrieben. 48 ist ein Ablaufplan, der ein Betriebsbeispiel der Bildgebungsvorrichtung gemäß der vorliegenden Ausführungsform darstellt. Die folgende Beschreibung ist ein beispielhafter Fall, in dem die Antwortschaltung 301J in einen gemeinsam verwendeten Block 221X integriert ist. Die Konfiguration ist jedoch nicht darauf beschränkt, und die Antwortschaltung 301J kann durch die Antwortschaltungen 301K usw. gemäß den Modifikationen ersetzt werden. Darüber hinaus kann der in 48 dargestellte Betrieb durch einen Unterbrechungsvorgang wie beispielsweise Abschalten beendet werden.
  • Wie in 48 dargestellt, wird in dem vorliegenden Betrieb, wenn die Bildgebungsvorrichtung 100 aktiviert wird, beispielsweise die EVS-Betriebsart aktiviert und es wird eine Bewegungsdetektionsverarbeitung ausgeführt (Schritt 301), um zu bestimmen, ob die Bewegung des Objekts detektiert wird (Schritt S302), ähnlich den Schritten S101 bis S102 von 31 in der ersten Ausführungsform.
  • Wenn die Bewegung des Objekts in Schritt S302 detektiert wird (Ja in Schritt S302), wird der Übergang von der EVS-Betriebsart zur CIS-Betriebsart ausgeführt. In dieser Übergangszeitspanne schaltet zuerst die Zeilenansteuerschaltung 251 die Vorspannungsschaltung 314A in der Antwortschaltung 301J aus, um den Vorspannungsstrom BIAS, der durch die nMOS-Transistoren 313 und 316 des logarithmischen Antwortabschnitts 310A fließt, auszuschalten (Schritt S303). Es wird darauf hingewiesen, dass das Ausschalten der Vorspannungsschaltung 314A durch Eingeben des Steuersignals CTL, das ‚0‘ angibt, in den DAC 314c implementiert sein kann.
  • Danach schaltet die Zeilenansteuerschaltung 251 den Schalttransistor (TGD-Gate) 317 aus (Schritt S304). Das hält die Zuführung des Photostroms zu dem logarithmischen Antwortabschnitt 310A an, und die Betriebsart geht zur CIS-Betriebsart über.
  • In der CIS-Betriebsart erzeugt die Zeilenansteuerschaltung 251 Rahmendaten eines aufgenommenen Bildes eines Objekts (Schritt S305), ähnlich wie die Schritte S105 bis S106 in 31, und identifiziert das aufgenommene Objekt (Schritt S306).
  • Wenn die Identifizierung des Objekts auf diese Weise fertiggestellt ist, führt die Festkörper-Bildgebungsvorrichtung 200 den Übergang von der CIS-Betriebsart zur EVS-Betriebsart aus. In dieser Übergangszeitspanne schaltet die Zeilenansteuerschaltung 251 zuerst den Schalttransistor 317 ein (Schritt S307) und schaltet dann die Vorspannungsschaltung 314A in der Antwortschaltung 301 ein, um zu ermöglichen, dass der Vorspannungsstrom BIAS zu den nMOS-Transistoren 313 und 316 des logarithmischen Antwortabschnitts 310A fließt (Schritt S308). Dies startet die Zuführung des Photostroms zu dem logarithmischen Antwortabschnitt 310A, und die Betriebsart geht zur EVS-Betriebsart über. Es wird darauf hingewiesen, dass das Einschalten der Vorspannungsschaltung 314A durch Eingeben des Steuersignals CTL, das ‚1‘ angibt, in den DAC 314c implementiert sein kann.
  • 3.4 Aktion und Effekte
  • Wie vorstehend beschrieben, wird gemäß der vorliegenden Ausführungsform die Zufuhr des Vorspannungsstroms BIAS zu der logarithmischen Umsetzungsschaltung während der Übergangszeitspanne von der CIS-Betriebsart zur EVS-Betriebsart unterbrochen. Das ermöglicht es, ähnlich der vorstehend beschriebenen Ausführungsform einen unbeabsichtigten Anstieg des SN-Potentials zu unterdrücken, wenn der Schalttransistor 317 in den Ein-Zustand übergeht. Das ermöglicht es zu vermeiden, dass die nMOS-Transistoren 312 und 315 ausgeschaltet werden, was zu dem Erreichen der Unterdrückung der Totzeit aufgrund dessen, dass der Spannungspegel des Spannungssignals VPR auf dem Massepotential (GND) hängen bleibt, führt.
  • Zusätzlich ist es in einem Fall, in dem der Fluss des Vorspannungsstroms BIAS in der logarithmischen Umwandlungsschaltung wie in der vorliegenden Ausführungsform gesteuert wird, auch möglich, die erforderliche Beschränkung für das für die Antwortschaltung 301J Schaltungsdesign zu lockern. Dadurch ist es möglich, die Antwortschaltung 301J, insbesondere die Festkörper-Bildgebungsvorrichtung 200, mit einem höheren Freiheitsgrad der Konstruktion zu konstruieren.
  • Da andere Konfigurationen, Operationen und Effekte denen der vorstehend beschriebenen Ausführungsform ähnlich sein können, wird hier eine genaue Beschreibung weggelassen. Darüber hinaus kann die Konfiguration gemäß der vorliegenden Ausführungsform in geeigneter Weise mit der vorstehend beschriebenen Ausführungsform und/oder der nachstehend beschriebenen Ausführungsform kombiniert werden.
  • 4. Vierte Ausführungsform
  • Eine vierte Ausführungsform wird einen beispielhaften Fall beschreiben, in dem die Konfiguration gemäß der ersten und/oder der zweiten Ausführungsform und die Konfiguration gemäß der dritten Ausführungsform, die vorstehend beschrieben sind, miteinander kombiniert sind.
  • Da die Konfigurationen der Bildgebungsvorrichtung, der Festkörper-Bildgebungsvorrichtung und jedes Abschnitts, der die Festkörper-Bildgebungsvorrichtung gemäß der vorliegenden Ausführungsform bildet, den Konfigurationen irgendeiner aus der ersten bis dritten Ausführungsform ähnlich sein können, wird die vorliegende Ausführungsform unter Bezugnahme beschrieben. In der vorliegenden Ausführungsform ist jedoch die Antwortschaltung 301X, die den gemeinsam verwendeten Block 221X bildet, durch eine Antwortschaltung, die nachstehend beschrieben wird, ersetzt. Die folgende Beschreibung ist ein beispielhafter Fall, in dem die Antwortschaltung den logarithmischen Antwortabschnitt 310A, der unter Bezugnahme auf 7 in der ersten Ausführungsform beschrieben ist, verwendet. Die Konfiguration ist jedoch nicht darauf beschränkt, und es ist auch möglich, andere logarithmische Antwortabschnitte, wie z. B. den unter Bezugnahme auf 6 beschriebenen logarithmischen Antwortabschnitt 310, zu verwenden.
  • 4.1 Konfigurationsbeispiel der Antwortschaltung
  • 49 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß der vorliegenden Ausführungsform darstellt. Wie in 49 dargestellt, besitzt eine Antwortschaltung 301L gemäß der vorliegenden Ausführungsform beispielsweise eine Konfiguration, die die unter Bezugnahme auf 21 in der ersten oder zweiten Ausführungsform beschriebene Antwortschaltung 301A mit der unter Bezugnahme auf 45 in der dritten Ausführungsform beschriebenen Antwortschaltung 301J kombiniert. Insbesondere besitzt die Antwortschaltung 301L eine Konfiguration, bei der der Steuertransistor 318 mit dem Erfassungsknoten SN in der unter Bezugnahme auf 45 in der dritten Ausführungsform beschriebenen Antwortschaltung 301J verbunden ist.
  • 4.1.1 Modifikation der Antwortschaltung
  • 50 ist ein Schaltplan, der eine Modifikation der Antwortschaltung gemäß der vorliegenden Ausführungsform darstellt. Wie in 50 dargestellt, besitzt eine Antwortschaltung 301M gemäß der Modifikation beispielsweise eine Konfiguration, die die unter Bezugnahme auf 21 in der ersten oder zweiten Ausführungsform beschriebene Antwortschaltung 301A mit der unter Bezugnahme auf 46 in der dritten Ausführungsform beschriebenen Antwortschaltung 301K kombiniert. Insbesondere besitzt die Ansprechschaltung 301M eine Konfiguration, bei der der Steuertransistor 318 mit dem Erfassungsknoten SN in der unter Bezugnahme auf 46 in der dritten Ausführungsform beschriebenen Antwortschaltung 301K verbunden ist.
  • Gemäß einer solchen Konfiguration kann zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart das SN-Potential des Erfassungsknotens SN und/oder das Kathodenpotential des photoelektrischen Umsetzungselements 311 auf das feste Potential VX, das niedriger ist als das SN-Potential im Normalbetrieb, festgelegt sein, und die Zufuhr des Vorspannungsstroms zur logarithmischen Antwortschaltung in dem logarithmischen Antwortabschnitt 310A kann unterbrochen sein, was ermöglicht, einen unbeabsichtigten Anstieg des SN-Potentials weiter zu unterdrücken. Das ermöglicht es, die Totzeit, die dadurch verursacht ist, dass der Spannungspegel des Spannungssignals VPR auf dem Massepotential (GND) hängen bleibt, weiter zu unterdrücken.
  • Es wird darauf hingewiesen, dass die Konfiguration, die mit der Antwortschaltung 301J/301K gemäß der dritten Ausführungsform kombiniert ist, nicht auf die in 21 dargestellte Antwortschaltung 301A beschränkt ist und beispielsweise irgendeine der in den 22 bis 29 dargestellten Antwortschaltungen 301B bis 301I sein kann.
  • 4.2 Übergang von der CIS-Betriebsart zur EVS-Betriebsart
  • Als Nächstes wird ein Betrieb zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart beschrieben. Die vorliegende Beschreibung bezieht sich auf die in 49 als Beispiel dargestellte Antwortschaltung 301L. Durch entsprechendes Steuern des Steuertransistors 319, des Übertragungstransistors 372, des Rücksetztransistors 373 und dergleichen in Übereinstimmung mit der Steuerung des Steuertransistors 318 ist es jedoch auch möglich, einen Betrieb auf ähnliche Weise mit der Modifikation zu erreichen.
  • 51 ist ein Zeitdiagramm, das ein Betriebsbeispiel zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart gemäß der vorliegenden Ausführungsform darstellt. Wie in 51 dargestellt, wird zuerst beim Übergang von der CIS-Betriebsart zur EVS-Betriebsart das Zuführen des Steuersignals (TRG, SEL und RST) von der Zeilenansteuerschaltung 251 zu dem Übertragungstransistor 372, dem Auswahltransistor 376 und dem Rücksetztransistor 373, die die Pixelschaltung 370 bilden, an dem Endzeitpunkt t90 der CIS-Betriebsart angehalten.
  • Als nächstes stellt die Zeilenansteuerschaltung 251 in einer Übergangszeitspanne (t90 bis t94) von der CIS-Betriebsart zur EVS-Betriebsart das Steuersignal MST zum Zeitpunkt t91 auf den hohen Pegel ein, um den Steuertransistor 318 einzuschalten. Dies ermöglicht es, das SN-Potential des Erfassungsknotens SN auf das feste Potential VX festzulegen. Das Steuersignal CTL gibt während der Übergangszeitspanne (t90 bis t92) den Wert ‚0‘ an, so dass der durch die logarithmische Umsetzungsschaltung fließende Vorspannungsstrom BIAS (auf niedrigem Pegel) unterbrochen wird.
  • Danach stellt die Zeilenansteuerschaltung 251 das Schaltsignal TGD zum Zeitpunkt t92 auf den hohen Pegel ein, um den Schalttransistor 317 einzuschalten. Zu diesem Zeitpunkt ist es, da das SN-Potential des Erfassungsknotens SN auf das feste Potential VX festgelegt ist, möglich zu vermeiden, dass der Spannungspegel des Spannungssignals VPR an dem Massepotential (GND) hängen bleibt.
  • Danach schaltet die Zeilenansteuerschaltung 251 zum Zeitpunkt t93 den Steuertransistor 318 aus und stellt dann das Steuersignal CTL zum Zeitpunkt t94 auf ‚1‘ ein. Das ermöglicht es, dass der Vorspannungsstrom BIAS (mit einem hohen Pegel) der logarithmischen Umsetzungsschaltung über die Vorspannungsschaltung 314A/314B zugeführt wird. Danach führt die Zeilenansteuerschaltung 251 ab dem Zeitpunkt t94 die EVS-Betriebsart aus.
  • 4.3 Betriebsablauf
  • Als Nächstes wird ein Betriebsbeispiel für die Bildgebungsvorrichtung 100 gemäß der vorliegenden Ausführungsform beschrieben. 52 ist ein Ablaufplan, der ein Betriebsbeispiel der Bildgebungsvorrichtung gemäß der vorliegenden Ausführungsform darstellt. Die folgende Beschreibung ist ein beispielhafter Fall, in dem die Antwortschaltung 301L in einen gemeinsam verwendeten Block 221X integriert ist. Die Konfiguration ist jedoch nicht darauf beschränkt, und die Antwortschaltung 301L kann durch die Antwortschaltungen 301M usw. gemäß den Modifikationen ersetzt werden. Darüber hinaus kann der in 52 dargestellte Betrieb durch einen Unterbrechungsvorgang wie beispielsweise Abschalten beendet werden.
  • Wie in 52 dargestellt, wird bei dem vorliegenden Betrieb, wenn die Bildgebungsvorrichtung 100 aktiviert wird, beispielsweise die EVS-Betriebsart aktiviert, und es wird eine Bewegungsdetektionsverarbeitung ausgeführt (Schritt 401), um zu bestimmen, ob die Bewegung des Objekts detektiert wird (Schritt S402), ähnlich den Schritten S101 bis S102 von 31 in der ersten Ausführungsform.
  • Wenn die Bewegung des Objekts in Schritt S402 detektiert worden ist (Ja in Schritt S402), wird der Übergang von der EVS-Betriebsart zur CIS-Betriebsart ausgeführt. Während dieser Übergangszeitspanne schaltet die Zeilenansteuerschaltung 251 beispielsweise ähnlich wie in den Schritten S303 bis S304 in 48 in der dritten Ausführungsform die Vorspannungsschaltung 314A in der Antwortschaltung 301L aus, um den Vorspannungsstrom BIAS auszuschalten (Schritt S403), und schaltet danach den Schalttransistor (TGD-Gate) 317 aus (Schritt S404). Das hält die Zuführung des Photostroms zu dem logarithmischen Antwortabschnitt 310A an, und die Betriebsart geht zur CIS-Betriebsart über.
  • In der CIS-Betriebsart erzeugt die Zeilenansteuerschaltung 251 Rahmendaten eines aufgenommenen Bildes eines Objekts (Schritt S405) und identifiziert das aufgenommene Objekt (Schritt S406), ähnlich den Schritten S105 bis S106 in 31 in der ersten Ausführungsform oder den Schritten S305 bis S306 in 48 in der dritten Ausführungsform.
  • Wenn die Identifizierung des Objekts auf diese Weise fertiggestellt ist, führt die Festkörper-Bildgebungsvorrichtung 200 den Übergang von der CIS-Betriebsart zur EVS-Betriebsart aus. Während dieser Übergangszeitspanne schaltet die Zeilenansteuerschaltung 251 den Steuertransistor (auch als das MST-Gate bezeichnet) 318 und den Schalttransistor 317 ein (Schritte S407 bis 5408) und schaltet den Steuertransistor 318 aus (Schritt S409), ähnlich den Schritten S107 bis S109 in 31 in der ersten Ausführungsform. Danach schaltet die Zeilenansteuerschaltung 251, ähnlich wie in Schritt S308 von 48 in der dritten Ausführungsform, die Vorspannungsschaltung 314A in der Antwortschaltung 301L ein, um zu ermöglichen, dass der Vorspannungsstrom BIAS zu den nMOS-Transistoren 313 und 316 des logarithmischen Antwortabschnitts 310A fließt (Schritt S410). Dies startet die Zuführung des Photostroms zu dem logarithmischen Antwortabschnitt 310A, und die Betriebsart geht zur EVS-Betriebsart über.
  • 4.4 Aktion und Effekte
  • Wie vorstehend beschrieben kann gemäß der vorliegenden Ausführungsform zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart das SN-Potential des Erfassungsknotens SN und/oder das Kathodenpotential des photoelektrischen Umsetzungselements 311 auf das feste Potential VX, das niedriger ist als das SN-Potential im Normalbetrieb, festgelegt sein, und die Zufuhr des Vorspannungsstroms zur logarithmischen Antwortschaltung in dem logarithmischen Antwortabschnitt 310A kann unterbrochen sein, was ermöglicht, einen unbeabsichtigten Anstieg des SN-Potentials weiter zu unterdrücken. Das ermöglicht es, die Totzeit, die dadurch verursacht ist, dass der Spannungspegel des Spannungssignals VPR auf dem Massepotential (GND) hängen bleibt, weiter zu unterdrücken.
  • Da andere Konfigurationen, Operationen und Effekte denen der vorstehend beschriebenen Ausführungsform ähnlich sein können, wird hier eine genaue Beschreibung weggelassen. Darüber hinaus kann die Konfiguration gemäß der vorliegenden Ausführungsform in geeigneter Weise mit der vorstehend beschriebenen Ausführungsform und/oder der nachstehend beschriebenen Ausführungsform kombiniert werden.
  • 5. Fünfte Ausführungsform
  • Die vorstehende Ausführungsform hat den Fall beschrieben, in dem die Totzeit, die beim Übergang von der CIS-Betriebsart zur EVS-Betriebsart auftritt, unterdrückt wird. Die vorliegende Ausführungsform wird einen Fall beschreiben, in dem die Totzeit, die beim Übergang von der Alle-Pixel-Betriebsart zur Binning-Betriebsart oder von der Binning-Betriebsart zur Alle-Pixel-Betriebsart auftreten kann, beispielsweise während des EVS-Betriebs (der die EVS-Betriebsart sein kann), unterdrückt wird.
  • Wie vorstehend beschrieben, kann das SN-Potential des Erfassungsknotens SN beim Übergang von der Alle-Pixel-Betriebsart zur Binning-Betriebsart oder von der Binning-Betriebsart zur Alle-Pixel-Betriebsart schwanken, während die Festkörper-Bildgebungsvorrichtung 200 als EVS arbeitet. In diesem Fall kann eine Totzeit auftreten, in der das Adressereignis während der Einschwingzeit nicht detektiert werden kann, bis sich das SN-Potential auf den Spannungspegel des Normalbetriebs einpendelt. Deshalb wird in der vorliegenden Ausführungsform eine Konfiguration, die das Auftreten der Totzeit unterdrücken kann, anhand der folgenden Beispiele beschrieben.
  • Die folgende Beschreibung wird einen Fall beschreiben, in dem die Festkörper-Bildgebungsvorrichtung 200 die CIS-Betriebsart nicht enthält, das heißt die Festkörper-Bildgebungsvorrichtung 200 enthält nicht die Pixelschaltung 370 zum Erfassen der Gradationsdaten. Die vorliegende Ausführungsform ist jedoch nicht darauf beschränkt, und ähnlich der vorstehend beschriebenen Ausführungsform kann die vorliegende Ausführungsform zum Zeitpunkt des Übergangs von der Alle-Pixel-Betriebsart zur Binning-Betriebsart oder von der Binning-Betriebsart zur Alle-Pixel-Betriebsart angewandt werden, während die Festkörper-Bildgebungsvorrichtung 200, die die Pixelschaltung 370 enthält, in der EVS-Betriebsart arbeitet.
  • Da die Konfigurationen der Bildgebungsvorrichtung, der Festkörper-Bildgebungsvorrichtung und jedes Abschnitts, der die Festkörper-Bildgebungsvorrichtung gemäß der vorliegenden Ausführungsform bildet, den Konfigurationen irgendeiner aus der ersten bis vierten Ausführungsform ähnlich sein können, wird die vorliegende Ausführungsform unter Bezugnahme beschrieben. In der vorliegenden Ausführungsform ist jedoch der Detektionschip 202 durch einen nachstehend zu beschreibenden Detektionschip ersetzt, und der gemeinsam verwendete Block 221X ist durch einen nachstehend zu beschreibenden gemeinsam verwendeten Block ersetzt. Die folgende Beschreibung ist ein beispielhafter Fall der Verwendung des logarithmischen Antwortabschnitts 310A, der unter Bezugnahme auf 7 in der ersten Ausführungsform beschrieben ist. Die Konfiguration ist jedoch nicht darauf beschränkt, und es können auch andere logarithmische Antwortabschnitte, wie z. B. der in 6 beschriebene logarithmische Antwortabschnitt 310, verwendet werden.
  • 5.1 Layout-Beispiel des Detektionschips
  • 53 ist ein Beispiel für eine Draufsicht des Detektionschips gemäß der vorliegenden Ausführungsform. Wie in 53 dargestellt, besitzt ein Detektionschip 202A gemäß der vorliegenden Ausführungsform eine Konfiguration, bei der der Spalten-ADC 270 zum Lesen der Arbeitsdaten niedrigerer Ordnung in einer Konfiguration ähnlich dem unter Bezugnahme auf 4 in der ersten Ausführungsform beschriebenen Detektionschip 202 weggelassen ist.
  • 5.2 Beispiel für die Grundkonfiguration des gemeinsam verwendeten Blocks
  • 54 ist ein Schaltplan, der Konfigurationsbeispiel eines gemeinsam verwendeten Blocks gemäß der vorliegenden Ausführungsform darstellt. Wie in 54 dargestellt, enthält ein gemeinsam verwendeter Block 821 gemäß der vorliegenden Ausführungsform mehrere Antwortschaltungen 801A1 bis 801A4 (im Folgenden als 801A bezeichnet, wenn die Antwortschaltungen 801A1 bis 801A4 nicht voneinander unterschieden werden). Es wird darauf hingewiesen, dass die Gesamtzahl der Antwortschaltungen 801A in dem gemeinsam verwendeten Block 821 nicht auf vier in einem Muster aus 2 Zeilen × 2 Spalten beschränkt ist, sondern eine ganze Zahl von 2 oder größer sein kann.
  • Jede der Antwortschaltungen 801A besitzt beispielsweise eine ähnliche Konfiguration wie die Antwortschaltung 301A, die unter Bezugnahme auf 21 in der ersten Ausführungsform beschrieben ist, in der der Übertragungstransistor 372, der Rücksetztransistor 373, der schwebende Diffusionsbereich 374, der Verstärkungstransistor 375 und der Auswahltransistor 376, die die Pixelschaltung 370 bilden, weggelassen sind.
  • In einer solchen Konfiguration wird bei der Unterdrückung der Schwankung des SN-Potentials des Erfassungsknotens SN in jeder Antwortschaltung 801 der Steuertransistor 318 eingeschaltet, und das feste Potential VX wird an den Erfassungsknoten SN angelegt. Das steuert das SN-Potential des Erfassungsknotens SN so, dass es auf das feste Potential VX eingestellt wird, was es ermöglicht, die Einschwingzeit, die durch das Schwanken des SN-Potentials erzeugt wird, zu verkürzen.
  • 5.3 Binning-Betriebsart durch gemeinsame Verwendung von Schaltungen
  • In der in 54 dargestellten Konfiguration ist es beispielsweise möglich, durch Ermöglichen der Bildung eines Strompfads, der die Erfassungsknoten SN der einzelnen Antwortschaltungen 801A verbindet, eine Konfiguration zu erhalten, die zum Umschalten zwischen der Alle-Pixel-Betriebsart und der Binning-Betriebsart fähig ist. Deshalb wird nachstehend anhand einiger Beispielen ein Beispiel einer Schaltungskonfiguration des gemeinsam verwendeten Blocks 821 beschrieben, die das Umschalten zwischen dem der Alle-Pixel-Betriebsart und der Binning-Betriebsart ermöglicht.
  • 5.3.1 Erstes Beispiel für die gemeinsame Verwendung
  • 55 ist ein Schaltplan, der ein Beispiel für eine Schaltungskonfiguration eines gemeinsam verwendeten Blocks gemäß einem ersten Beispiel für die gemeinsame Verwendung darstellt. Das erste Beispiel für die gemeinsame Verwendung ist ein beispielhafter Fall, in dem der gemeinsam verwendete Block 221C gemäß dem zweiten Beispiel für die gemeinsame Verwendung, das unter Bezugnahme auf 33 in der ersten Ausführungsform beschrieben ist, als Grundlage verwendet ist.
  • Wie in 55 dargestellt, besitzt ein gemeinsam verwendeter Block 821C gemäß dem ersten Beispiel für die gemeinsame Verwendung eine Konfiguration, bei der die Ausleseschaltung 370a, die mit der gemeinsamen Leitung 3101 verbunden ist, aus einer Konfiguration ähnlich dem unter Bezugnahme auf 33 beschriebenen gemeinsam verwendeten Block 221C weggelassen ist. Insbesondere besitzt der gemeinsam verwendete Block 821C eine Konfiguration, bei der die Erfassungsknoten SN mehrerer Antwortschaltungen 801C1 bis 801C4 über den Steuertransistor 319 und die gemeinsame Leitung 3101 miteinander verbunden sind. Der gemeinsam verwendete Block 821C hat jedoch den Übertragungstransistor 372 beibehalten, um die Verbindung zwischen dem photoelektrischen Umsetzungselement 311 und der gemeinsamen Leitung 3101 in jeder der Antwortschaltungen 801C1 bis 801C4 zu steuern.
  • In einer solchen Konfiguration schaltet die Zeilenansteuerschaltung 251 den Übertragungstransistor 372 und den Steuertransistor 319 jeder der Antwortschaltungen 801C1 bis 801C4 aus, wenn der gemeinsam verwendete Block 821C in der Alle-Pixel-Betriebsart angesteuert wird. Das ermöglicht es, dass das photoelektrische Umsetzungselement 311 jeder der Antwortschaltungen 801C1 bis 801C4 mit jedem Erfassungsknoten SN verbunden sein kann, was ermöglicht, ein Adressereignis in der Alle-Pixel-Betriebsart zu detektieren.
  • Zusätzlich werden bei der Unterdrückung des Schwankens des SN-Potentials des Erfassungsknotens SN in der Alle-Pixel-Betriebsart die Steuertransistoren 318 und 319 der Antwortschaltungen 801C1 bis 801C4 eingeschaltet. Das ermöglicht es, dass das feste Potential VX an den Erfassungsknoten SN jeder der Antwortschaltungen 801C1 bis 801C4 angelegt wird, was ermöglicht, die Einschwingzeit, die durch das Schwanken des SN-Potentials erzeugt wird, zu verkürzen. Zu diesem Zeitpunkt kann das Kathodenpotential des photoelektrischen Umsetzungselements 311 durch Einschalten des Übertragungstransistors 372 und/oder des Schalttransistors 317 jeder der Antwortschaltungen 801C1 bis 801C4 auf das feste Potential VX gesteuert werden.
  • Darüber hinaus schaltet die Zeilenansteuerschaltung 251, wenn der gemeinsam verwendete Block 821C in der Binning-Betriebsart angesteuert wird, den Schalttransistor 317 und den Steuertransistor 319 der Antwortschaltung 801C1 ein, schaltet den Schalttransistor 317 und den Steuertransistor 319 in den anderen Antwortschaltungen 801C2 bis 801C4 aus und schaltet den Übertragungstransistor 372 ein. Dies führt zur Bildung eines Strompfades von dem photoelektrischen Umsetzungselement 311 jeder der Antwortschaltungen 801C1 bis 801C4 zu dem Erfassungsknoten SN der Antwortschaltung 801C1, was die Detektion des Adressereignisses in der Binning-Betriebsart ermöglicht.
  • Zusätzlich werden bei der Unterdrückung des Schwankens des SN-Potentials des Erfassungsknotens SN in der Binning-Betriebsart die Steuertransistoren 318 und 319 der Antwortschaltungen 801C1 bis 801C4 eingeschaltet. Das ermöglicht es, dass das feste Potential VX an den Erfassungsknoten SN jeder der Antwortschaltungen 801C1 bis 801C4 angelegt wird, was ermöglicht, die Einschwingzeit, die durch das Schwanken des SN-Potentials erzeugt wird, zu verkürzen. Zu diesem Zeitpunkt kann das Kathodenpotential des photoelektrischen Umsetzungselements 311 durch Einschalten des Übertragungstransistors 372 und/oder des Schalttransistors 317 jeder der Antwortschaltungen 801C1 bis 801C4 auf das feste Potential VX gesteuert werden.
  • 5.3.2 Zweites Beispiel für die gemeinsame Verwendung
  • 56 ist ein Schaltplan, der ein Beispiel für eine Schaltungskonfiguration eines gemeinsam verwendeten Blocks gemäß einem zweiten Beispiel für die gemeinsame Verwendung darstellt. Das zweite Beispiel für die gemeinsame Verwendung ist ein beispielhafter Fall, der auf dem gemeinsam verwendeten Block 221D gemäß dem dritten Beispiel für die gemeinsame Verwendung, das unter Bezugnahme auf 34 in der ersten Ausführungsform beschrieben ist, basiert.
  • Wie in 56 dargestellt, besitzt ein gemeinsam verwendeter Block 821D gemäß dem zweiten Beispiel für die gemeinsame Verwendung eine Konfiguration, bei der die Ausleseschaltung 370a, die mit der gemeinsamen Leitung 3101 verbunden ist, in einer Konfiguration ähnlich dem unter Bezugnahme auf 34 beschriebenen gemeinsam verwendeten Block 221D weggelassen ist. Insbesondere besitzt der gemeinsam verwendete Block 821D eine Konfiguration, bei der die Erfassungsknoten SN mehrerer Antwortschaltungen 801D1 bis 801D4 über den Steuertransistor 319 und die gemeinsame Leitung 3101 miteinander verbunden sind. Der gemeinsam verwendete Block 821D hat jedoch den Übertragungstransistor 372 beibehalten, um die Verbindung zwischen dem photoelektrischen Umsetzungselement 311 und der gemeinsamen Leitung 3101 in jeder der Antwortschaltungen 801D1 bis 801D4 zu steuern.
  • In einer solchen Konfiguration schaltet die Zeilenansteuerschaltung 251 den Übertragungstransistor 372 und den Steuertransistor 319 jeder der Antwortschaltungen 801D1 bis 801D4 aus, wenn der gemeinsam verwendete Block 821D in der Alle-Pixel-Betriebsart angesteuert wird. Das ermöglicht es, dass das photoelektrische Umsetzungselement 311 jeder der Antwortschaltungen 801D1 bis 801D4 mit jedem Erfassungsknoten SN verbunden sein kann, was ermöglicht, ein Adressereignis in der Alle-Pixel-Betriebsart zu detektieren.
  • Zusätzlich werden bei der Unterdrückung des Schwankens des SN-Potentials des Erfassungsknotens SN in der Alle-Pixel-Betriebsart die Steuertransistoren 318 der Antwortschaltungen 801D1 bis 801D4 eingeschaltet. Das ermöglicht es, dass das feste Potential VX an den Erfassungsknoten SN jeder der Antwortschaltungen 801D1 bis 801D4 angelegt wird, was ermöglicht, die Einschwingzeit, die durch das Schwanken des SN-Potentials erzeugt wird, zu verkürzen. Zu diesem Zeitpunkt kann das Kathodenpotential des photoelektrischen Umsetzungselements 311 durch Einschalten des Schalttransistors 317 jeder der Antwortschaltungen 801D1 bis 801D4 auf das feste Potential VX gesteuert werden.
  • Darüber hinaus schaltet die Zeilenansteuerschaltung 251, wenn der gemeinsam verwendete Block 821D in der Binning-Betriebsart angesteuert wird, den Schalttransistor 317 und den Steuertransistor 319 der Antwortschaltung 801D1 ein, schaltet den Schalttransistor 317 und den Steuertransistor 319 in den anderen Antwortschaltungen 801D2 bis 801D4 aus und schaltet den Übertragungstransistor 372 ein. Dies führt zur Bildung eines Strompfades von dem photoelektrischen Umsetzungselement 311 jeder der Antwortschaltungen 801D1 bis 801D4 zu dem Erfassungsknoten SN der Antwortschaltung 801D1, was die Detektion des Adressereignisses in der Binning-Betriebsart ermöglicht.
  • Zusätzlich werden bei der Unterdrückung des Schwankens des SN-Potentials des Erfassungsknotens SN in der Binning-Betriebsart die Steuertransistoren 318 der Antwortschaltungen 801D1 bis 801D4 eingeschaltet. Das ermöglicht es, dass das feste Potential VX an den Erfassungsknoten SN jeder der Antwortschaltungen 801D1 bis 801D4 angelegt wird, was ermöglicht, die Einschwingzeit, die durch das Schwanken des SN-Potentials erzeugt wird, zu verkürzen. Zu diesem Zeitpunkt kann das Kathodenpotential des photoelektrischen Umsetzungselements 311 durch Einschalten des Schalttransistors 317 jeder der Antwortschaltungen 801D1 bis 801D4 auf das feste Potential VX gesteuert werden.
  • 5.3.3 Drittes Beispiel für die gemeinsame Verwendung
  • 57 ist ein Schaltplan, zweiten ein Beispiel für eine Schaltungskonfiguration eines gemeinsam verwendeten Blocks gemäß einem dritten Beispiel für die gemeinsame Verwendung darstellt. Das dritte Beispiel für die gemeinsame Verwendung ist ein beispielhafter Fall, in dem der gemeinsam verwendete Block 221CC gemäß dem vierten Beispiel für die gemeinsame Verwendung, das unter Bezugnahme auf 35 in der ersten Ausführungsform beschrieben ist, als Grundlage verwendet ist.
  • Wie in 57 dargestellt, besitzt ein gemeinsam verwendeter Block 821CC gemäß dem dritten Beispiel für die gemeinsame Verwendung eine Konfiguration, bei der die Ausleseschaltung 370a, die mit der gemeinsamen Leitung 3101 verbunden ist, aus einer Konfiguration ähnlich dem unter Bezugnahme auf 35 beschriebenen gemeinsam verwendeten Block 221CC weggelassen ist. Insbesondere besitzt der gemeinsam verwendete Block 821CC eine Konfiguration, bei der die Erfassungsknoten SN mehrerer Antwortschaltungen 801C1 bis 801C4 über den Steuertransistor 319 und die gemeinsame Leitung 3101 miteinander verbunden sind. Der gemeinsam verwendete Block 821CC hat jedoch den Übertragungstransistor 372 beibehalten, um die Verbindung zwischen dem photoelektrischen Umsetzungselement 311 und der gemeinsamen Leitung 3101 in jeder der Antwortschaltungen 801C1 bis 801C4 zu steuern. Dies kann der Konfiguration ähnlich sein, bei der der Steuertransistor 318 in jeder der Antwortschaltungen 801C1 bis 801C4 durch den gemeinsamen Steuertransistor 318 ersetzt ist, der mit der gemeinsamen Leitung 3101 in dem gemeinsam verwendeten Block 821C gemäß dem ersten Beispiel für die gemeinsame Verwendung, das unter Bezugnahme auf 55 beschrieben ist, verbunden ist.
  • In einer solchen Konfiguration schaltet die Zeilenansteuerschaltung 251 den Übertragungstransistor 372 und den Steuertransistor 319 jeder der Antwortschaltungen 801C1 bis 801C4 aus, wenn der gemeinsam verwendete Block 821D in der Alle-Pixel-Betriebsart angesteuert wird. Das ermöglicht es, dass das photoelektrische Umsetzungselement 311 jeder der Antwortschaltungen 801C1 bis 801C4 mit jedem Erfassungsknoten SN verbunden werden kann, was ermöglicht, ein Adressereignis in der Alle-Pixel-Betriebsart zu detektieren.
  • Darüber hinaus wird bei der Unterdrückung der Schwankung des SN-Potentials des Erfassungsknotens SN in der Alle-Pixel-Betriebsart der mit der gemeinsamen Leitung 3101 verbundene Steuertransistor 318 eingeschaltet. Das ermöglicht es, dass das feste Potential VX an den Erfassungsknoten SN jeder der Antwortschaltungen 801C1 bis 801C4 angelegt wird, was ermöglicht, die Einschwingzeit, die durch das Schwanken des SN-Potentials erzeugt wird, zu verkürzen. Zu diesem Zeitpunkt kann das Kathodenpotential des photoelektrischen Umsetzungselements 311 durch Einschalten des Schalttransistors 317 jeder der Antwortschaltungen 801C1 bis 801C4 auf das feste Potential VX gesteuert werden.
  • Darüber hinaus schaltet die Zeilenansteuerschaltung 251, wenn der gemeinsam verwendete Block 821D in der Binning-Betriebsart angesteuert wird, den Schalttransistor 317 und den Steuertransistor 319 der Antwortschaltung 801D1 ein, schaltet den Schalttransistor 317 und den Steuertransistor 319 in den anderen Antwortschaltungen 801D2 bis 801D4 aus und schaltet den Übertragungstransistor 372 ein. Dies führt zur Bildung eines Strompfades von dem photoelektrischen Umsetzungselement 311 jeder der Antwortschaltungen 801D1 bis 801D4 zu dem Erfassungsknoten SN der Antwortschaltung 801D1, was die Detektion des Adressereignisses in der Binning-Betriebsart ermöglicht.
  • Darüber hinaus wird bei der Unterdrückung der Schwankung des SN-Potentials des Erfassungsknotens SN in der Binning-Betriebsart der mit der gemeinsamen Leitung 3101 verbundene Steuertransistor 318 eingeschaltet. Das ermöglicht es, dass das feste Potential VX an den Erfassungsknoten SN jeder der Antwortschaltungen 801C1 bis 801C4 angelegt wird, was ermöglicht, die Einschwingzeit, die durch das Schwanken des SN-Potentials erzeugt wird, zu verkürzen. Zu diesem Zeitpunkt kann das Kathodenpotential des photoelektrischen Umsetzungselements 311 durch Einschalten des Schalttransistors 317 jeder der Antwortschaltungen 801C1 bis 801C4 auf das feste Potential VX gesteuert werden.
  • 5.4 Aktion und Effekte
  • Wie vorstehend beschrieben ist es möglich, selbst während die Festkörper-Bildgebungsvorrichtung als EVS arbeitet, durch Festlegen des SN-Potentials des Erfassungsknotens SN auf das feste Potential VX zur Zeit des Übergangs von der Pixel-Betriebsart zur Binning-Betriebsart und von der Binning-Betriebsart zur Alle-Pixel-Betriebsart die Einschwingzeit, die durch die Schwankung des SN-Potentials entsteht, zu verkürzen und die für den Betriebsartübergang erforderliche Zeitspanne zu verkürzen.
  • Da andere Konfigurationen, Operationen und Effekte denen der vorstehend beschriebenen Ausführungsform ähnlich sein können, wird hier ihre genaue Beschreibung weggelassen. Darüber hinaus kann die Konfiguration gemäß der vorliegenden Ausführungsform in geeigneter Weise mit der vorstehend beschriebenen Ausführungsform und/oder der nachstehend beschriebenen Ausführungsform kombiniert werden.
  • 6. Sechste Ausführungsform
  • Eine sechste Ausführungsform wird ein Beispiel für eine weitere Konfiguration zum Festlegen des SN-Potentials des Erfassungsknotens SN zum Zeitpunkt des Betriebsartübergangs beschreiben.
  • Da die Konfigurationen der Bildgebungsvorrichtung, der Festkörper-Bildgebungsvorrichtung und jedes Abschnitts, der die Festkörper-Bildgebungsvorrichtung gemäß der vorliegenden Ausführungsform bildet, den Konfigurationen irgendeiner aus der ersten bis dritten Ausführungsform ähnlich sein können, wird die vorliegende Ausführungsform unter Bezugnahme beschrieben. In der vorliegenden Ausführungsform wird jedoch die Antwortschaltung 301X, die den gemeinsam verwendeten Block 221X bildet, durch eine Antwortschaltung ersetzt, die nachstehend beschrieben ist. Die folgende Beschreibung ist ein beispielhafter Fall, in dem die Antwortschaltung den logarithmischen Antwortabschnitt 310A verwendet, der unter Bezugnahme auf 7 in der ersten Ausführungsform beschrieben ist. Die Konfiguration ist jedoch nicht darauf beschränkt, und es ist auch möglich, andere logarithmische Antwortabschnitte zu verwenden, wie z. B. den unter Bezugnahme auf 6 beschriebenen logarithmischen Antwortabschnitt 310.
  • 6.1 Konfigurationsbeispiel der Antwortschaltung
  • 58 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Antwortschaltung gemäß der vorliegenden Ausführungsform darstellt. Wie in 58 dargestellt, besitzt eine Antwortschaltung 301N gemäß der vorliegenden Ausführungsform eine Konfiguration ähnlich der Konfiguration der Antwortschaltung 301A, die unter Bezugnahme auf 21 in der ersten Ausführungsform beschrieben ist, in der beispielsweise der Steuertransistor 318 zwischen dem Gate des nMOS-Transistors 312 und dem Gate (das dem Erfassungsknoten SN entspricht) des nMOS-Transistors 313, die die logarithmische Umwandlungsschaltung bilden, verbunden ist.
  • 6.2 Aktion und Effekte
  • In der vorstehenden Konfiguration kann das SN-Potential des Erfassungsknotens SN durch den durch den nMOS-Transistor 313 fließenden Vorspannungsstrom BIAS bestimmt werden, wenn der Steuertransistor 318 eingeschaltet ist. Deshalb wird in der vorliegenden Ausführungsform beispielsweise zum Zeitpunkt des Übergangs von der CIS-Betriebsart zur EVS-Betriebsart oder zum Zeitpunkt des Umschaltens zwischen der Alle-Pixel-Betriebsart und der Binning-Betriebsart der Steuertransistor 318 in einem Zustand, in dem die Zufuhr des Vorspannungsstroms BIAS zum nMOS-Transistor 313 ausgeschaltet ist, eingeschaltet, und dann wird der Schalttransistor 317 in einem Zustand, in dem der Steuertransistor 318 eingeschaltet ist, eingeschaltet. Das ermöglicht es, ein SN-Potential niedriger als das SN-Potential im Normalbetrieb zu haben, was zur Unterdrückung der Totzeit aufgrund dessen, dass der Spannungspegel des Spannungssignals VPR an dem Massepotential (GND) hängen bleibt, führt. Wenn die EVS-Betriebsart gestartet wird, wird das Zuführen des Vorspannungsstroms BIAS zu dem nMOS-Transistor 313 gestartet.
  • Da andere Konfigurationen, Operationen und Effekte denen der vorstehend beschriebenen Ausführungsform ähnlich sein können, wird hier ihre genaue Beschreibung weggelassen. Darüber hinaus kann die Konfiguration gemäß der vorliegenden Ausführungsform in geeigneter Weise mit der vorstehend beschriebenen Ausführungsform und/oder der nachstehend beschriebenen Ausführungsform kombiniert werden.
  • 7. Siebte Ausführungsform
  • Obwohl die vorstehend beschriebene Ausführungsform ein beispielhafter Fall der Anwendung eines synchronen EVS ist, der keine Arbitrierung einer Anforderung zum Anfordern des Auslesens eines Detektionssignals, das von jedem gemeinsam verwendeten Block 221 oder dergleichen an die Festkörper-Bildgebungsvorrichtung 200 ausgegeben wird, erfordert, ist die Konfiguration nicht auf ein solches Beispiel beschränkt. Beispielsweise, wie in der Festkörper-Bildgebungsvorrichtung in 59 dargestellt, ist es auch zulässig, einen asynchronen EVS mit einem Zeilen-Arbiter 280 anzuwenden, der über Anforderungen, die von jeder Zeile des Adressereignisdetektionsabschnitts 260 ausgegeben werden, entscheidet und die Reihenfolge der ausgelesenen Zeilen der Detektionssignale bestimmt. Es wird darauf hingewiesen, dass 59 einen Detektionschip 1202 in der Festkörper-Bildgebungsvorrichtung gemäß der vorliegenden Ausführungsform darstellt.
  • Auf diese Weise ist es selbst in einem Fall, in dem ein asynchroner EVS angewendet wird, möglich, die Totzeit zum Zeitpunkt des Betriebsartübergangs zu unterdrücken, um einen schnellen Betriebsartübergang mit einer Konfiguration und einem Betrieb, die denen der vorstehend beschriebenen Ausführungsform ähnlich sind, zu erhalten.
  • Da andere Konfigurationen, Operationen und Effekte denen der vorstehend beschriebenen Ausführungsform ähnlich sein können, wird hier eine genaue Beschreibung weggelassen. Darüber hinaus kann die Konfiguration gemäß der vorliegenden Ausführungsform in geeigneter Weise mit der vorstehend beschriebenen Ausführungsform und/oder der nachstehend beschriebenen Ausführungsform kombiniert werden.
  • 8. Achte Ausführungsform
  • Wenn die Antwortschaltung 301/801 oder dergleichen die Steuertransistoren 318 und/oder 319 wie in der vorstehend beschriebenen Ausführungsform enthält, müssen der existierenden Antwortschaltung Verdrahtungsleitungen oder dergleichen hinzugefügt werden. In diesem Fall ändert sich die Verdrahtungskapazität vor und nach der zusätzlichen Anordnung der Steuertransistoren 318 und/oder 319, was zu der Möglichkeit führt, dass dies einen Einfluss auf die Quanteneffizienz in Bezug auf einfallendes Licht, die Betriebseigenschaften des EVS und dergleichen besitzen kann. Angesichts dessen wird eine achte Ausführungsform Beispiele für ein Pixel-Layout beschreiben, das zum Unterdrücken der Auswirkungen der Quanteneffizienz, der Betriebseigenschaften und dergleichen selbst mit zusätzlichen Steuertransistoren 318 und/oder 319 fähig ist.
  • Die folgende Beschreibung wird ein Layout-Beispiel gemäß der vorliegenden Ausführungsform als eine Modifikation des zugrunde liegenden Layout-Beispiels (siehe 36 oder 37) in dem Lichtempfangsabschnitt 220 des gemeinsam verwendeten Blocks 221X, der in der ersten Ausführungsform als Beispiel dargestellt ist, sein. Darüber hinaus wird die folgende Beschreibung ein schematisches Layout-Beispiel auf der Seite der Elementbildungsfläche des Halbleitersubstrats, auf dem das photoelektrische Umsetzungselement 311 gebildet ist, erläutern, ähnlich der Beschreibung von 36 oder 37 in der ersten Ausführungsform. Der Übersichtlichkeit halber wird Zusätzlich die Anordnung jedes Transistors durch die Position der Gate-Elektrode angegeben.
  • 8.1 Erste Layout-Modifikation
  • In der ersten Layout-Modifikation wird ein Layout-Beispiel des gemeinsam verwendeten Blocks 221A (siehe 32) gemäß dem ersten Beispiel für die gemeinsame Verwendung der ersten Ausführungsform beschrieben. Das heißt, die erste Layout-Modifikation stellt einen Fall dar, in dem jede der Antwortschaltungen 301A1 bis 301A4 einen individuellen Steuertransistor 318 enthält. 60 ist eine Draufsicht, die ein Layout-Beispiel für den gemeinsam verwendeten Block gemäß der ersten Layout-Modifikation darstellt.
  • Wie in 60 dargestellt, sind in der ersten Layout-Modifikation, ähnlich wie in dem vorstehend unter Bezugnahme auf 36 beschriebenen ersten Layout-Beispiel, die Antwortschaltungen 301A1 bis 301A4 in dem Pixelbereich 10 angeordnet, der in 2 × 2-Pixel-Mustern gebildet ist, die den gemeinsam verwendeten Block 221A bilden. Die in den individuellen Pixelbereichen 10 angeordneten Antwortschaltungen 301A1 bis 301A4 sind so angeordnet, dass sie in vertikaler Richtung (beispielsweise der Spaltenrichtung) symmetrisch sind.
  • In jedem Pixelbereich 10 ist der Steuertransistor 318 in der Nähe eines peripheren Abschnitts des Pixelbereichs 10 angeordnet. Mit anderen Worten ist in der ersten Layout-Modifikation der Steuertransistor 318 in einem Isolationsbereich, der die benachbarten photoelektrischen Umsetzungselemente 311 elektrisch voneinander isoliert, angeordnet. Das ermöglicht es, das photoelektrische Umsetzungselement 311 in der Mitte des Pixelbereichs 10 anzuordnen, was zu einer Unterdrückung der Verschlechterung der Quanteneffizienz in Abhängigkeit von dem Lichteinfallswinkel führt. Zusätzlich ermöglicht diese Anordnung, einen Abstand zwischen den benachbarten photoelektrischen Umsetzungselementen 311 einzuhalten, was zu der Reduktion der Farbmischung aufgrund von Entweichen von einfallendem Lichts zum benachbarten Pixel führt.
  • Darüber hinaus sind in der ersten Layout-Modifikation der Rücksetztransistor 373, der Verstärkungstransistor 375 und der Auswahltransistor 376, die die Pixelschaltung 370 bilden, in der Mitte des 2 × 2 Pixel-Layouts, das den gemeinsam verwendeten Block 221A bildet, angeordnet. Diese Anordnung kann die Länge der Verdrahtung, die den schwebenden Diffusionsbereich 374 mit dem Verstärkungstransistor 375 und dem Rücksetztransistor 373 (und dem Dummy-Transistor 972) verbindet, verkürzen, was es ermöglicht, eine Optimierung der Kapazität (FD-Kapazität) des schwebenden Diffusionsbereichs 374 zu erleichtern.
  • In der ersten Layout-Modifikation ist der in 7 dargestellte logarithmische Antwortabschnitt 310A durch Verbinden der nMOS-Transistoren 312 und 315 mit den nMOS-Transistoren 313 und 316, die nahe an den einander zugewandten Seiten im benachbarten Pixelbereich 10 angeordnet sind, konfiguriert. Dies ermöglicht außerdem, die Länge der Verdrahtungsleitung, die die nMOS-Transistoren 312 und 315 mit den nMOS-Transistoren 313 und 316 verbindet, zu verkürzen, was zum Erhalten eines Effekts wie z. B. der Verbesserung der Betriebsleistung aufgrund einer Abnahme der Kopplungskapazität führt.
  • Andere Konfigurationen und Effekte können denen des vorstehend unter Bezugnahme auf 36 oder 37 beschriebenen Layout-Beispiels ähnlich sein, und somit ist ihre genaue Beschreibung hier weggelassen.
  • 8.2 Zweite Layout-Modifikation
  • In der zweiten Layout-Modifikation wird ein Layout-Beispiel des gemeinsam verwendeten Blocks 221CC (siehe 35) gemäß dem vierten Beispiel für die gemeinsame Verwendung der ersten Ausführungsform beschrieben. Das heißt, die zweite Layout-Modifikation stellt einen Fall dar, in dem die Antwortschaltung 301C1 bis 301C4 den gemeinsamen Steuertransistor 318 enthält und jede der Antwortschaltungen 301C1 bis 301C4 den individuellen Steuertransistor 319 enthält. 61 ist eine Draufsicht, die ein Layout-Beispiel für den gemeinsam verwendeten Block gemäß der zweiten Layout-Modifikation darstellt.
  • Wie in 61 dargestellt, besitzt die zweite Layout-Modifikation ein ähnliches Layout auf wie die vorstehend unter Bezugnahme auf 60 beschriebene erste Layout-Modifikation, wobei jeder Steuertransistor 319 an der Position jedes Steuertransistors 318 angeordnet ist und der gemeinsame Steuertransistor 318 an der Position des Dummy-Transistors 972 angeordnet ist.
  • Durch Einsetzen eines solchen Layouts ist es möglich, Effekte wie z. B. die Unterdrückung der Verschlechterung der Quanteneffizienz und Reduktion der Farbmischung zu erreichen, ähnlich der ersten Layout-Modifikation.
  • Darüber hinaus besitzt die zweite Layout-Modifikation eine Konfiguration, bei der der gemeinsame Steuertransistor 318 in der Mitte des 2 × 2-Pixel-Layouts angeordnet ist. Daher ist es in der Konfiguration, die in der Lage ist, zwischen der EVS-Betriebsart und der CIS-Betriebsart umzuschalten, möglich, die Betriebsstabilität beim Umschalten zwischen der EVS-Betriebsart und der CIS-Betriebsart zu verbessern, während die Reduktion der Lichtempfangsfläche, des Öffnungsverhältnisses, der Sättigungsladungsmenge und dergleichen im photoelektrischen Umsetzungselement 311 unterdrückt wird.
  • Andere Konfigurationen und Effekte können denen der vorstehend unter Bezugnahme auf 60 beschriebenen erstem Layout-Modifikation ähnlich sein, und somit wird ihre genaue Beschreibung hier weggelassen.
  • 8.3 Dritte Layout-Modifikation
  • In der dritten Layout-Modifikation wird, ähnlich der zweiten Layout-Modifikation, ein Layout-Beispiel des gemeinsam verwendeten Blocks 221CC (siehe 35) gemäß dem vierten Beispiel für die gemeinsame Verwendung der ersten Ausführungsform beschrieben. 62 ist eine Draufsicht, die ein Layout-Beispiel für den gemeinsam verwendeten Block gemäß der dritten Layout-Modifikation darstellt.
  • Wie in 62 dargestellt, verwendet die dritte Layout-Modifikation ein ähnliches Layout wie die vorstehend unter Bezugnahme auf 61 beschriebene zweite Layout-Modifikation, wobei die individuellen Steuertransistoren 319 in der Mitte des 2 × 2-Pixel-Layouts, das den gemeinsam verwendeten Block 221CC bildet, angeordnet sind und die Pixelschaltung 370 und der Steuertransistor 318 in einem an einen weiteren gemeinsam verwendeten Block 221CC angrenzenden Bereich angeordnet sind.
  • Durch Einsetzen eines solchen Layouts ist es, ähnlich der zweiten Layout-Modifikation, möglich, die Betriebsstabilität beim Umschalten zwischen der EVS-Betriebsart und der CIS-Betriebsart zu verbessern, und es ist möglich, Effekte wie z. B. die Unterdrückung der Verschlechterung der Quanteneffizienz und Reduktion der Farbmischung zu erreichen.
  • Darüber hinaus ist es, da die individuellen Steuertransistoren 319 in der dritten Layout-Modifikation in der Mitte des 2 × 2-Pixel-Layouts angeordnet sind, möglich, die Verdrahtungslänge des Erfassungsknotens SN zu verkürzen. Das ermöglicht es, die Verschlechterung der Latenz in der Binning-Betriebsart zu unterdrücken.
  • Andere Konfigurationen und Effekte können denen der vorstehend unter Bezugnahme auf 61 beschriebenen zweiten Layout-Modifikation ähnlich sein, und somit wird ihre genaue Beschreibung hier weggelassen.
  • 8.4 Vierte Layout-Modifikation
  • In der vierten Layout-Modifikation wird, ähnlich der ersten Layout-Modifikation, ein Layout-Beispiel des gemeinsam verwendeten Blocks 221A (siehe 32) gemäß dem ersten Beispiel für die gemeinsame Verwendung der ersten Ausführungsform beschrieben. 63 ist eine Draufsicht, die ein Layout-Beispiel für den gemeinsam verwendeten Block gemäß der vierten Layout-Modifikation darstellt.
  • Wie in 63 dargestellt, sind bei der vierten Layout-Modifikation alle in den Pixelbereichen 10 angeordneten Antwortschaltungen 301A1 bis 301A4 so angeordnet, dass sie in die gleiche Richtung weisen. Das heißt, in der vierten Layout-Modifikation sind die Antwortschaltungen des gleichen Layouts im gesamten Lichtempfangsabschnitt 220 periodisch angeordnet.
  • Durch Einsetzen eines solchen Layouts ist es in der vierten Layout-Modifikation möglich, die Fehlausrichtung des photoelektrischen Umsetzungselements 311 in Bezug auf die optische Achse des einfallenden Lichts und den Unterschied zwischen den Pixeln im Verdrahtungs-Layout zu reduzieren, wodurch es möglich ist, den Empfindlichkeitsunterschied zwischen den benachbarten Pixeln und die Variation in der Lichtmenge, die zu den benachbarten Pixeln entweicht, zu reduzieren, was zu einer Verbesserung der Gleichmäßigkeit der Pixelempfindlichkeit im gesamten Lichtempfangsabschnitt 220 führt.
  • Andere Konfigurationen und Effekte können denen der vorstehend unter Bezugnahme auf 60 beschriebenen Layout-Modifikation ähnlich sein, und somit wird ihre genaue Beschreibung hier weggelassen.
  • 8.5 Fünfte Layout-Modifikation
  • In einer fünften Layout-Modifikation wird ein Layout-Beispiel in einem Fall beschrieben, in dem die Pixelschaltung 370 nicht in dem gemeinsam verwendeten Block enthalten ist, das heißt in einem Fall, in dem die Antwortschaltung als EVS konstruiert ist. In diesem Fall kann eine Antwortschaltung 301Y (siehe 64) den logarithmischen Antwortabschnitt 310/310A, der in der ersten Ausführungsform unter Bezugnahme auf 7 beschrieben ist, enthalten. 64 ist eine Draufsicht, die ein Layout-Beispiel für den gemeinsam verwendeten Block gemäß der fünften Layout-Modifikation darstellt.
  • Wie in 64 dargestellt, ist in der fünften Layout-Modifikation das photoelektrische Umsetzungselement 311 in der Mitte des Pixelbereichs 10 angeordnet, wobei die nMOS-Transistoren 312 und 315 sowie die nMOS-Transistoren 313 und 316 so angeordnet sind, dass das photoelektrische Umsetzungselement 311 zwischen ihnen eingeschoben ist. Ein Diffusionsbereich des nMOS-Transistors 313 ist mit dem photoelektrischen Umsetzungselement 311 kontinuierlich. Darüber hinaus ist eine Antwortschaltung 301Y durch Verbinden der nMOS-Transistoren 312 und 315 mit den nMOS-Transistoren 313 und 316, die in zwei benachbarten Pixelbereichen 10 angeordnet sind, konfiguriert.
  • Durch Einsetzen eines solchen Layouts können die Antwortschaltungen 301Y, die das gleiche Layout besitzen, in Bezug auf den gesamten Lichtempfangsabschnitt 220 periodisch angeordnet werden, und somit ist es, ähnlich der vierten Layout-Modifikation, möglich, die Fehlausrichtung des photoelektrischen Umsetzungselements 311 in Bezug auf die optische Achse des einfallenden Lichts und den Unterschied zwischen den Pixeln im Verdrahtungs-Layout zu reduzieren. Das kann den Empfindlichkeitsunterschied zwischen den benachbarten Pixeln und die Variation der Lichtmenge, die zu den benachbarten Pixeln entweicht, reduzieren, was es ermöglicht, die Gleichmäßigkeit der Pixelempfindlichkeit im gesamten Lichtempfangsbereich 220 zu verbessern.
  • Andere Konfigurationen und Effekte können denen des vorstehend unter Bezugnahme auf 36 oder 37 beschriebenen Layout-Beispiels ähnlich sein, und somit ist ihre genaue Beschreibung hier weggelassen.
  • 8.6 Sechste Layout-Modifikation
  • In einer sechsten Layout-Modifikation wird ein Layout-Beispiel des gemeinsam verwendeten Blocks 821C (siehe 55) gemäß dem ersten Beispiel für die gemeinsame Verwendung der fünften Ausführungsform beschrieben. Das heißt, die sechste Layout-Modifikation stellt einen Fall dar, in dem der gemeinsam verwendete Block 821C als ein gemeinsam verwendeter Block für EVS konstruiert ist und jede der Antwortschaltungen 301C1 bis 301C4 den individuellen Steuertransistor 318 und den individuellen Steuertransistor 319 enthält. 65 ist eine Draufsicht, die ein Layout-Beispiel für den gemeinsam verwendeten Block gemäß der sechsten Layout-Modifikation darstellt.
  • Wie in 65 dargestellt, verwendet die sechste Layout-Modifikation ein Layout ähnlich der vorstehend unter Bezugnahme auf 60 beschriebenen ersten Layout-Modifikation, wobei individuelle Steuertransistoren 319 anstelle der Pixelschaltungen 370 und der Dummy-Transistoren 972 angeordnet sind.
  • Mit einem solchen Layout ist es möglich, das photoelektrische Umsetzungselement 311 in der Mitte des Pixelbereichs 10 anzuordnen, was es ermöglicht, Effekte wie die Unterdrückung der Verschlechterung der Quanteneffizienz und die Reduktion der Farbmischung zu erreichen. Zusätzlich ist es, da die individuellen Steuertransistoren 318 in der Mitte des 2 × 2-Pixel-Layouts angeordnet sind, möglich, eine Verschlechterung der Latenz in der Binning-Betriebsart aufgrund der verkürzten Verdrahtungslänge des Erfassungsknotens SN zu unterdrücken.
  • Andere Konfigurationen und Effekte können denen der vorstehend unter Bezugnahme auf 60 beschriebenen Layout-Modifikation ähnlich sein, und somit wird ihre genaue Beschreibung hier weggelassen.
  • 8.7 Siebte Layout-Modifikation
  • In der siebten Layout-Modifikation wird ein Layout-Beispiel des gemeinsam verwendeten Blocks 821CC (siehe 57) gemäß dem dritten Beispiel für die gemeinsame Verwendung der fünften Ausführungsform beschrieben. Das heißt, die siebte Layout-Modifikation stellt einen Fall dar, in dem der gemeinsam verwendete Block 821C als ein gemeinsam verwendeter Block für EVS konstruiert ist und jede der Antwortschaltungen 301C1 bis 301C4 einen gemeinsamen Steuertransistor 318 und einen individuellen Steuertransistor 319 enthält. 66 ist eine Draufsicht, die ein Layout-Beispiel für den gemeinsam verwendeten Block gemäß der siebten Layout-Modifikation darstellt.
  • Wie in 66 dargestellt, verwendet die siebte Layout-Modifikation ein Layout ähnlich der sechsten Layout-Modifikation, die vorstehend unter Bezugnahme auf 65 beschrieben ist, wobei drei der vier Steuertransistoren 318 durch Dummy-Transistoren 973 ersetzt sind. Es wird darauf hingewiesen, dass sich das Gate des Dummy-Transistors 973 in einem stets ausgeschalteten Zustand befinden kann.
  • Durch Einsetzen eines solchen Layouts ist es, ähnlich der sechsten Layout-Modifikation, möglich, die Verschlechterung der Latenz in der Binning-Betriebsart zu unterdrücken, zusätzlich zu Effekten wie z. B. der Unterdrückung der Verschlechterung der Quanteneffizienz und der Reduktion der Farbmischung.
  • Andere Konfigurationen und Effekte können denen der vorstehend unter Bezugnahme auf 65 beschriebenen sechsten Layout-Modifikation ähnlich sein, und somit wird ihre genaue Beschreibung hier weggelassen.
  • 9. Neunte Ausführungsform
  • Als Nächstes wird eine neunte Ausführungsform der vorliegenden Offenbarung beschrieben. Beim EVS kann aufgrund von Rauschen eine fehlerhafte Detektion auftreten, auch wenn sich die Lichtintensität nicht ändert. Die Häufigkeit dieser fehlerhaften Detektion ist als Hintergrundrate (BGR) bezeichnet. Es wird davon ausgegangen, dass die BGR ansteigt, wenn die Detektionsempfindlichkeit der Änderung der Lichtintensität erhöht wird.
  • In der vorstehend beschriebenen Ausführungsform ist beispielsweise bekannt, dass das dominante Rauschen, das die BGR verursacht, thermisches Rauschen ist, das im Rücksetztransistor 373, im Verstärkungstransistor 375 und im Auswahltransistor 376, die die Pixelschaltung 370 bilden, erzeugt wird, und außerdem in den nMOS-Transistoren 312 und 316, die in der logarithmischen Umwandlungsschaltung enthalten sind, erzeugt wird. Darüber hinaus ist, da die BGR durch das Rauschen, das sich zum Komparator ausbreitet, verursacht wird, zu erkennen, dass die Frequenzbandbreite der Schaltung von dem Pixel zu dem Komparator ein bestimmender Faktor der BGR ist.
  • Da das Band durch eine pixelinterne Kapazität auf der Seite des Lichtempfangschips 201 und die Bänder der Blöcke des Source-Folgers (beispielsweise des Puffers 330) und des Vergleichsabschnitts 500, die auf der Seite des Detektionschips 202 gebildet sind, bestimmt wird, ist aus den Simulationsergebnissen auch bekannt, dass eine Empfindlichkeit gegenüber der pixelinternen Kapazität vorhanden ist.
  • Hier enthält, wie in 18 dargestellt, der EVS gemäß der vorstehend beschriebenen Ausführungsform: ein Detektionspixel 300, das einen logarithmischen Antwortabschnitt 310/310A, einen Puffer 330 und einen Differenzierer 340 enthält; und eine Detektionsschaltung 305, die beispielsweise einen Auswahlabschnitt 400, einen Vergleichsabschnitt 500 und eine Übertragungsschaltung 360 enthält. Der Einfachheit halber wird im Folgenden ein beispielhafter Fall der Verwendung des logarithmischen Antwortabschnitts 310A beschrieben.
  • Der logarithmische Antwortabschnitt 310A setzt den aus dem photoelektrischen Umsetzungselement 311 fließenden Photostrom in ein Spannungssignal um, das dem logarithmischen Wert des Photostroms entspricht, und gibt das erhaltene Spannungssignal an einen Ausgangsknoten (als Knoten N4 bezeichnet (siehe 7)) aus, der mit dem Gate des nMOS-Transistors 315 verbunden ist. Es wird darauf hingewiesen, dass die Konfiguration des logarithmischen Antwortabschnitts 310/310A nicht auf dieses Beispiel beschränkt ist. Die Anzahl der in Reihe verbundenen nMOS-Transistoren ist beispielsweise zwei in dem in 6 dargestellten Beispiel und drei in dem in 7 dargestellten Beispiel. Die Anzahl der in Reihe verbundenen nMOS-Transistoren kann jedoch vier oder mehr sein. Darüber hinaus kann die Anzahl der nMOS-Transistoren, die mit dem photoelektrischen Umsetzungselement 311 in Reihe verbunden sind, von der Anzahl der nMOS-Transistoren, die ihnen gegenüber in Reihe geschaltet sind, verschieden sein.
  • In dem logarithmischen Antwortabschnitt 310/310A, der eine solche Konfiguration besitzt, kann Rauschen aus den nMOS-Transistoren 312, 313, 315 und 316, die die logarithmische Umsetzungsschaltung bilden, erzeugt werden. Das erzeugte Rauschen wird über den Knoten N4 in die Detektionsschaltung 305 eingegeben. Deshalb reagiert die Detektionsschaltung 305 auf Spannungsfluktuationen aufgrund von Rauschen, und somit gibt es einen Fall, in dem das Detektionssignal auch dann ausgegeben wird (fehlerhafte Detektion), wenn sich die einfallende Lichtmenge nicht ändert.
  • Im Hinblick auf ein solches Problem haben die jetzigen Erfinder festgestellt, dass die Kopplungskapazität zwischen den Knoten N1 bis N4 (siehe 7) und die Kopplungskapazität zwischen jedem der Knoten N1 bis N4 und der Stromversorgung (VDD, GND und VSS) für die BGR relevant sind.
  • Deshalb werden in der vorliegenden Ausführungsform die Struktur und die Positionsbeziehung zwischen den Knoten N1 bis M4 und der Stromversorgungsleitung so gesteuert, dass eine oder mehrere der nachstehend beispielhaft aufgeführten Bedingungen erfüllt sind. In der vorliegenden Ausführungsform ist angenommen, dass die Knoten N1 bis M4 und die Stromversorgungsleitung zwei oder mehr Verdrahtungsschichten M1, M2, .... enthalten.
  • (Erste Bedingung)
  • Jede Kapazität ist so gebildet, dass N1-N2-Kapazität, N1-N3-Kapazität, N1-N4-Kapazität und N3-N4-Kapazität, die durch eine zweite Verdrahtungsschicht M2 oder mehr gebildet sind, größer sind als N1-N2-Kapazität, N1-N3-Kapazität, N1-N4-Kapazität und N3-N4-Kapazität, die durch die erste Verdrahtungsschicht M1 zwischen Verdrahtungsleitungen innerhalb derselben Schicht gebildet sind.
  • (Zweite Bedingung)
  • Eine Abschirmungsschicht ist zwischen der N1-N2-Kapazität, der N1-N3-Kapazität, der N1-N4-Kapazität und der N3-N4-Kapazität, die durch die zweite Verdrahtungsschicht oder mehr gebildet sind, und dem Halbleitersubstrat, auf dem verschiedene Transistoren gebildet sind, angeordnet, um die Kapazität zwischen der Nl-Verdrahtungsleitung/N3-Verdrahtungsleitung und dem Halbleitersubstrat zu reduzieren. Die Abschirmungsschicht kann eine Verdrahtungsleitung (beispielsweise eine Stromversorgungsleitung oder dergleichen) sein, die eine andere Verdrahtungsschicht enthält, oder eine verbleibende Isolierschicht sein, die durch Entfernen eines Verdrahtungsmusters von einer weiteren Verdrahtungsschicht erhalten wird.
  • (Dritte Bedingung)
  • Durch Verwendung einer Konfiguration, in der die N1-N2-Kapazität, die N1-N3-Kapazität, die N1-N4-Kapazität und die N3-N4-Kapazität mit einer Metall-Oxid-Metall-Struktur (MOM-Struktur), wie z.B. einer Kammzahnstruktur, oder mit einer Metall-Isolator-Metall-Struktur (MIM-Struktur) unter Verwendung eines Verdrahtungsschicht-Zwischenschicht-Isolierfilms gebildet sind, und durch Anordnen der N4-Verdrahtungsleitung auf der Substratseite, soll die Kopplungskapazität (nachstehend als N4-Substratkapazität bezeichnet) zwischen dem Knoten N4 und dem Halbleitersubstrat erhöht werden, und die Kopplungskapazität (nachstehend als N1-Substratkapazität bezeichnet) zwischen dem Knoten N1 und dem Halbleitersubstrat und die Kopplungskapazität (nachstehend als N3-Substratkapazität bezeichnet) zwischen dem Knoten N3 und dem Halbleitersubstrat sollen reduziert werden. Zu diesem Zeitpunkt können beispielsweise eine erste Verdrahtungsschicht oder Gate-Elektroden verschiedener Transistoren für die N4-Verdrahtungsleitung verwendet werden.
  • 9.1 Beispiel für eine Verdrahtungsstruktur
  • Als Nächstes wird eine Verdrahtungsstruktur, die wenigstens eine der vorstehenden Bedingungen erfüllt, anhand einiger Beispiele beschrieben. Der Einfachheit halber wird die folgende Beschreibung ein Halbleitersubstrat (ein nachstehend zu beschreibendes Halbleitersubstrat 1001) und eine Verdrahtungsschicht (ein nachstehend zu beschreibender Zwischenschicht-Isolierfilm 1010), auf denen die Knoten N1 bis N4 angeordnet sind, herausnehmen. Darüber hinaus kann in der vorliegenden Beschreibung der Knoten N1 den vorstehend beschriebenen Erfassungsknoten SN repräsentieren.
  • 67 bis 70 sind Diagramme, die Beispiele für eine Verdrahtungsstruktur, die wenigstens eine der vorstehenden Bedingungen erfüllt, darstellen. Insbesondere ist 67 eine Querschnittsansicht, die eine Verdrahtungsstruktur gemäß einem ersten Beispiel darstellt; 68 ist eine Querschnittsansicht, die eine Verdrahtungsstruktur gemäß einem zweiten Beispiel darstellt; 69 ist eine Querschnittsansicht, die eine Verdrahtungsstruktur gemäß einem dritten Beispiel darstellt; und 70 ist eine Querschnittsansicht, die eine Verdrahtungsstruktur gemäß einem vierten Beispiel darstellt. In dem ersten bis vierten Beispiel sind Verdrahtungsleitungen (nachstehend als N1-Verdrahtungsleitung, N2-Verdrahtungsleitung, N3-Verdrahtungsleitung bzw. N4-Verdrahtungsleitung bezeichnet) und Stromversorgungsleitungen (VDD, GND und VSS), die die Knoten N1 bis N4 bilden, über die drei Verdrahtungsschichten M1 bis M3 angeordnet. Die 67 bis 70 sind jedoch Querschnitte, bei denen die N2-Verdrahtungsleitung nicht freiliegt, so dass die N2-Verdrahtungsleitung nicht dargestellt ist.
  • Wie in den 67 bis 70 dargestellt ist, sind in dem ersten bis vierten Beispiel verschiedene Transistoren 1004, die die Pixelschaltung 370 und/oder den logarithmischen Antwortabschnitt 310/310A bilden, in einer p-Typ-Wannenschicht 1002 gebildet, die auf einer Seite der Elementbildungsfläche des Halbleitersubstrats 1001 über einem Gate-Isolierfilm 1003 angeordnet ist. Auf der Elementbildungsfläche, auf der die verschiedenen Transistoren 1004 gebildet sind, befindet sich ein Zwischenschicht-Isolierfilm 1010, der die N1-Verdrahtungsleitung, die N2-Verdrahtungsleitung, die N3-Verdrahtungsleitung, die N4-Verdrahtungsleitung und Stromversorgungsleitungen (VDD, GND und VSS) enthält.
  • (Erste Verdrahtungsschicht M1)
  • Unter den drei Verdrahtungsschichten M1 bis M3, die in dem Zwischenschicht-Isolierfilm 1010 vorgesehen sind, ist die erste Verdrahtungsschicht M1, die dem Halbleitersubstrat 1001 am nächsten liegt, eine Schicht, in der die N4-Verdrahtungsleitung hauptsächlich angeordnet ist. Es wird darauf hingewiesen, dass einige der oder alle anderen Verdrahtungsleitungen (N1- bis N3-Verdrahtungsleitungen, Stromversorgungsleitung und dergleichen) in der ersten Verdrahtungsschicht M1 angeordnet sein können, um eine Verbindung mit verschiedenen Transistoren 1004, die auf der Elementbildungsoberfläche vorgesehen sind, und dergleichen herzustellen.
  • Die in der ersten Verdrahtungsschicht M1 angeordnete N4-Verdrahtungsleitung kann beispielsweise eine Kammzahnstruktur besitzen, die zwei oder mehr Kammzähne enthält, (im Folgenden als Kammzahn-Verdrahtungsleitung bezeichnet), die sich in einer Richtung parallel zur Elementbildungsfläche erstrecken, wie in dem in 67 dargestellten ersten Beispiel, oder sie kann ein massives Muster sein, das eine Hauptebene parallel zur Elementbildungsfläche enthält, wie in dem in 68 dargestellten zweiten Beispiel. Die Konfiguration ist jedoch nicht darauf beschränkt, und es sind verschiedene Modifikationen zulässig, wie z. B. ein massives Muster, das teilweise eine Kammzahnstruktur, eine Öffnung und dergleichen aufweist.
  • Auf diese Weise ist es durch Anordnen der N4-Verdrahtungsleitung in der ersten Verdrahtungsschicht M1 am nächsten an dem Halbleitersubstrat 1001 möglich, die Kopplungskapazität (N4-Substrat-Kapazität) der N4-Verdrahtungsleitung und des Halbleitersubstrats 1001 (das die Wannenschicht 1002 enthält; nachstehend gilt dasselbe) zu erhöhen. Zusätzlich ist es, da die N4-Verdrahtungsleitung als Abschirmungsschicht in Bezug auf andere Verdrahtungsleitungen, die in der zweiten Verdrahtungsschicht M2 oder mehr gebildet sind, funktionieren kann, möglich, einen Anstieg der Kopplungskapazität (N1-Substratkapazität, N2-Substratkapazität und N3-Substratkapazität) zwischen den N1- bis N3-Verdrahtungsleitungen und dem Halbleitersubstrat 1001 zu unterdrücken.
  • Die Konfiguration ist jedoch nicht darauf beschränkt, und wie in dem in 69 dargestellten dritten Beispiel ist es zulässig, eine Konfiguration einzusetzen, bei der die N1- bis N4-Verdrahtungsleitungen nicht in der ersten Verdrahtungsschicht M1 angeordnet sind (siehe Bereich R2-2). Das ermöglicht es, einen Abstand zwischen den N1- bis N3-Verdrahtungsleitungen, die in der zweiten Verdrahtungsschicht M2 gebildet sind, oder mehr und dem Halbleitersubstrat 1001 beizubehalten, was zur Unterdrückung eines Anstiegs der Kopplungskapazität zwischen den N1- bis N3-Verdrahtungsleitungen und dem Halbleitersubstrat 1001 führt.
  • Zusätzlich können, wenn die auf dem Halbleitersubstrat 1001 vorgesehene Gate-Elektrode 1005 als Knoten N4 verwendet ist, wie in dem in 70 dargestellten vierten Beispiel, andere Verdrahtungsleitungen (N1-, N2- und N3-Verdrahtungsleitungen) in einem Bereich auf der Gate-Elektrode 1005 in der ersten Verdrahtungsschicht M1 angeordnet sein, und die N1-N4-Kapazität und die N3-N4-Kapazität können durch die MIM-Kapazität gebildet sein.
  • (Zweite Verdrahtungsschicht M2)
  • Eine oder mehrere Verdrahtungsleitungen, die hauptsächlich aus den N1-, N2- und N3-Verdrahtungsleitungen ausgewählt sind, können in der zweiten Verdrahtungsschicht M2 oberhalb der ersten Verdrahtungsschicht M1 angeordnet sein. Einige der oder alle anderen Verdrahtungsleitungen (N4-Verdrahtungsleitung, Stromversorgungsleitung oder dergleichen) können jedoch in der zweiten Verdrahtungsschicht M2 angeordnet sein, abhängig von dem Zweck, wie z. B. Anpassen der Kopplungskapazität zwischen den Verdrahtungsleitungen. Beispielsweise wird, wie in den 67 bis 70 dargestellt, durch die Anordnung der Kammzahnverdrahtungsleitung, die die N4-Verdrahtungsleitung bildet, zwischen den Kammzahnverdrahtungsleitungen, die jeweils die N1-Verdrahtungsleitung, die N2-Verdrahtungsleitung und die N3-Verdrahtungsleitung bilden, die Kammzahnkapazität zwischen der N1-Verdrahtungsleitung, der N2-Verdrahtungsleitung und der N3-Verdrahtungsleitung und der N4-Verdrahtungsleitung gebildet, was es ermöglicht, die N1-N4-Kapazität, die N2-N4-Kapazität und die N3-N4-Kapazität zu erhöhen.
  • In dem in 68 dargestellten zweiten Beispiel kann die MIM-Kapazität zwischen der in der zweiten Verdrahtungsschicht M2 angeordneten Nl-Verdrahtungsleitung und der in der ersten Verdrahtungsschicht M1 angeordneten N4-Verdrahtungsleitung gebildet sein. Zusätzlich kann in dem in 70 dargestellten vierten Beispiel die MIM-Kapazität zwischen der in der zweiten Verdrahtungsschicht M2 angeordneten N3-Verdrahtungsleitung und der in der ersten Verdrahtungsschicht M1 angeordneten Gate-Elektrode 1005 sowie zwischen der in der zweiten Verdrahtungsschicht M2 angeordneten Nl-Verdrahtungsleitung und der in der ersten Verdrahtungsschicht M1 angeordneten Gate-Elektrode 1005 gebildet sein.
  • (Dritte Verdrahtungsschicht M3 und höhere Schichten)
  • Wenn die dritte Verdrahtungsschicht M3 und höhere Verdrahtungsschichten auf der zweiten Verdrahtungsschicht M2 angeordnet werden sollen, ist es ähnlich wie bei der zweiten Verdrahtungsschicht M2 zulässig, die Kammzahnkapazität zu bilden, indem die N1- bis N4-Verdrahtungsleitungen und/oder die Stromversorgungsleitung entsprechend der für jede der Verdrahtungsleitungen erforderlichen Kopplungskapazität angeordnet werden.
  • Zu diesem Zeitpunkt sind die Stromversorgungsleitungen (VDD, GND und VSS) vorzugsweise auf der obersten Schicht (in diesem Beispiel der dritten Verdrahtungsschicht M3) angeordnet. Das ermöglicht es, dass die Stromversorgungsleitung als Abschirmungsschicht gegen elektromagnetische Störungen von außen, wie z. B. durch den Detektionschip 202, funktioniert, was zu einer verbesserten Betriebsstabilität führt.
  • Zusätzlich kann ferner ein N4-Draht auf der obersten Schicht angeordnet werden, um eine Kammzahnkapazität zwischen der N4-Verdrahtungsleitung und der Stromversorgungsleitung zu bilden.
  • Ferner ist unter den wie vorstehend beschrieben konfigurierten Kammzahnkapazitäten die durch den N4-Draht und den anderen Draht konfigurierte Kammzahnkapazität vorzugsweise so konfiguriert, dass der N4-Draht an der äußersten Peripherie angeordnet ist. Zusätzlich kann eine Stromversorgungsleitung neben dem an der äußersten Peripherie angeordneten N4-Draht angeordnet sein.
  • 9.2 Effekte
  • Durch Konstruieren der N1- bis N4-Verdrahtungsleitungen und der Stromversorgungsleitungen (VDD, GND und VSS) so, dass wenigstens eine der vorstehend beschriebenen ersten bis dritten Bedingung erfüllt ist, können die folgenden Effekte erzielt werden.
  • Durch Anordnen der N4-Verdrahtungsleitung in der ersten Verdrahtungsschicht M1 und Anordnung der Kammzahnkapazität mit den N1- bis N3-Verdrahtungsleitungen als eine Seitenelektrode in der zweiten Verdrahtungsschicht M2 oder höheren Schichten kann die erste Verdrahtungsschicht M1 als eine Abschirmungsschicht funktionieren, die das elektrische Feld zwischen den N1-bis N3-Verdrahtungsleitungen und den Stromversorgungsleitungen (VDD, GND und VSS) abschirmt. Dies kann die Kopplungskapazität zwischen den N1- bis N3-Verdrahtungsleitungen und dem Halbleitersubstrat 1001 verringern, was eine Reduzierung der BGR ermöglicht.
  • Durch Anordnen der N4-Verdrahtungsleitung in der ersten Verdrahtungsschicht M1 und Bilden der N4-Substratkapazität mit einer großen Fläche, was zur Bildung der N4-Substratkapazität mit einer großen Kapazität führt, ist es möglich, die BGR erheblich zu reduzieren.
  • Durch Anordnen der N3-N4-Kapazität, der N2-N4-Kapazität, der N1-N4-Kapazität, der N1-N3-Kapazität, der N1-N2-Kapazität und der N4-Stromversorgungsleitungskapazität, die Kammzahnkapazitäten sind, in der zweiten Verdrahtungsschicht M2 oder höheren Schichten ist es möglich, diese Kapazitäten zu erhöhen, ohne die Kopplungskapazität zwischen den N1- bis N4-Verdrahtungsleitungen und dem Halbleitersubstrat 1001 zu erhöhen, was zu einer Reduzierung der BGR führt.
  • Durch Anordnen der N4-Verdrahtungsleitung in der ersten Verdrahtungsschicht M1 und Anordnen der N1- bis N3-Verdrahtungsleitungen in der zweiten Verdrahtungsschicht M2 ist eine Kopplungskapazität zwischen den N1- bis N3-Verdrahtungsleitungen und der N4-Verdrahtungsleitung durch den Zwischenschicht-Isolierfilm gebildet, der den Zwischenschicht-Isolierfilm 1010 bildet, was zur Reduktion der BGR führt.
  • Da die äußerste Peripherie der Kammzahnkapazität mit der N4-Verdrahtungsleitung gebildet ist, wird die Kopplung zwischen der N1-Verdrahtung bis N3-Verdrahtung und der Stromversorgungsleitung in derselben Schicht durch die N4-Verdrahtungsleitung in derselben Schicht abgeschirmt. Dadurch wird es möglich, die Kapazität der N4-Stromversorgungsleitung zu erhöhen und gleichzeitig die Kopplungskapazität zwischen den N1- bis N3-Verdrahtungsleitungen und der Stromversorgungsleitung zu reduzieren. Das ermöglicht das Reduzieren der BGR.
  • 9.3 Spezifisches Beispiel für ein Verdrahtungs-Layout
  • Als Nächstes wird ein spezifisches Layout-Beispiel der N1- bis N4-Verdrahtungsleitungen und der Stromversorgungsleitungen (VDD, GND und VSS) gemäß der vorliegenden Ausführungsform beschrieben. Der Einfachheit halber konzentriert sich die folgende Beschreibung auf die N1- bis N4-Verdrahtungsleitungen und die Stromversorgungsleitungen (VDD, GND und VSS), die für die Antwortschaltung 301 angeordnet sind. Darüber hinaus wird das vorliegende Beispiel einen beispielhaften Fall beschreiben, in dem der Zwischenschicht-Isolierfilm 1010 vier Schichten von der ersten Verdrahtungsschicht M1 bis zur vierten Verdrahtungsschicht M4 enthält.
  • 71 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel für die erste Verdrahtungsschicht M1 darstellt; 72 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel für die zweite Verdrahtungsschicht M2 darstellt; 73 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel für die dritte Verdrahtungsschicht M3 darstellt; und 74 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel für die vierte Verdrahtungsschicht M4 darstellt. Zusätzlich ist 75 eine Querschnittsansicht, die ein Beispiel einer Querschnittsstruktur entlang der Linie A-A' in 71 bis 74 darstellt. Darüber hinaus ist 76 eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel für die erste Verdrahtungsschicht M1 gemäß einer Modifikation darstellt.
  • Wie in den 71 bis 75 dargestellt, besitzt die erste Verdrahtungsschicht M1 eine Konfiguration, bei der die N4-Verdrahtungsschicht mit einer Kammzahnstruktur im größten Teil des Gebiets in dem Pixelbereich 10 angeordnet ist und die Stromversorgungsleitungen (VDD, GND und VSS) so angeordnet sind, dass sie die Peripherie der N4-Verdrahtungsleitung umgeben. In der ersten Verdrahtungsschicht M1 sind Teile der N1- bis N3-Verdrahtungsleitungen so angeordnet, dass sie mit verschiedenen Transistoren, die die Ansprechschaltung 301 bilden, elektrisch verbunden sind.
  • In der zweiten Verdrahtungsschicht M2 sind die jeweiligen Kammzahn-Verdrahtungsleitungen so angeordnet, dass die N4-Verdrahtungsleitung und die N1- oder N3-Verdrahtungsleitung abwechselnd angeordnet sind. Zu diesem Zeitpunkt ist eine N4-Verdrahtungsleitung an der äußersten Peripherie angeordnet. In der dritten Verdrahtungsschicht M3 ist die Stromversorgungsleitung VDD so angeordnet, dass sie die N4-Verdrahtungsleitung umgibt.
  • In der vierten Verdrahtungsschicht M4, die die oberste Schicht ist, sind die jeweiligen Kammzahn-Verdrahtungsleitungen so angeordnet, dass die N4- und N3-Verdrahtungsleitungen abwechselnd angeordnet sind, und ihre Peripherie ist von der Stromversorgungsleitung GND umgeben.
  • Wie in den 71 und 72 dargestellt, sind die Erstreckungsrichtung der Kammzahn-Verdrahtungsleitungen, die in einer speziellen Verdrahtungsschicht (der ersten Verdrahtungsschicht M1 im vorliegenden Beispiel) angeordnet sind, und die Erstreckungsrichtung der Kammzahn-Verdrahtungsleitungen, die in einer weiteren Verdrahtungsschicht (der zweiten Verdrahtungsschicht M2 im vorliegenden Beispiel) angeordnet sind, sind vorzugsweise nicht parallel (in diesem Beispiel senkrecht) zueinander. Mit dieser Konfiguration kann das Licht, das das photoelektrische Umsetzungselement 311 durchlaufen hat und in den Zwischenschicht-Isolierfilm 1010 eingetreten ist, durch die N1- bis N4-Verdrahtungsleitungen und die Stromversorgungsleitung reflektiert und zum photoelektrischen Umsetzungselement 311 zurückgeführt werden, was zu einer Verbesserung der Quanteneffizienz führt.
  • Wie in 76 dargestellt, kann die in der ersten Verdrahtungsschicht M1 angeordnete N4-Verdrahtung anstelle der vorstehend beschriebenen Kammzahnstruktur ein massives Muster sein.
  • 10. Zehnte Ausführungsform
  • Als Nächstes wird eine zehnte Ausführungsform der vorliegenden Offenbarung beschrieben. In der vorstehend beschriebenen Ausführungsform besteht die Möglichkeit, dass dann, wenn die EVS-Betriebsart und die CIS-Betriebsart gleichzeitig angesteuert werden, das Potential des Erfassungsknoten SN aufgrund einer Potentialänderung des Übertragungssignals TRG fluktuiert, wenn der Übertragungstransistor 372 der Pixelschaltung 370 angesteuert wird, und diese Fluktuation eine fehlerhafte Detektion und eine Totzeit im EVS-Betrieb verursacht. Dies wird unter Verwendung eines Beispiels einer Schaltungskonfiguration eines in 77 dargestellten gemeinsam verwendeten Blocks und eines Beispiels für die Verbindung des Übertragungstransistors 372 und des Schalttransistors 317 mit den in 78 dargestellten Ansteuerleitungen TG11 bis TG42 beschrieben. Obwohl ein in 77 dargestellter gemeinsam verwendeter Block 221Z eine Konfiguration besitzt, in der der Steuertransistor 318 aus dem vorstehend unter Bezugnahme auf 32 beschriebenen gemeinsam verwendeten Block 221A weggelassen ist, ist dies lediglich ein Beispiel, und die Konfiguration des gemeinsam verwendeten Blocks 221Z ist nicht auf dieses Beispiel beschränkt.
  • Wie in 77 dargestellt, arbeitet in der Hybridbetriebsart, in der die EVS-Betriebsart und die CIS-Betriebsart gleichzeitig angesteuert werden, ein Pixel (beispielsweise die Antwortschaltung 301A1) unter den insgesamt 4 Pixeln (beispielsweise die Antwortschaltung 301A1 bis 301A4) des 2 × 2-Musters, das den gemeinsam verwendeten Block 221X bildet, in der EVS-Betriebsart, um konstant eine Leuchtdichtenänderung zu detektieren, während die übrigen drei Pixel (beispielsweise die Antwortschaltung 301A2 bis 301A4) in der CIS-Betriebsart arbeiten, um ein Gradationsbild mit einer vorbestimmten Rahmenrate zu erzeugen. Das ermöglicht es, ein Gradationsbild in dem Moment zu erfassen, in dem eine Leuchtdichtenänderung für ein Gebiet auftritt, in dem die Leuchtdichtenänderung in der EVS-Betriebsart detektiert worden ist.
  • Wie in 78 dargestellt ist, wird jedoch in der Hybridbetriebsart ein Übertragungssignal zum Übertragen einer Signalladung aus dem photoelektrischen Umsetzungselement 311 zu dem schwebenden Diffusionsbereich 374 wiederholt mit einer vorbestimmten Periode an die Steuerleitungen TG22, TG32 und TG42, die mit dem Gate des Übertragungstransistors 372 der drei in der CIS-Betriebsart arbeitenden Pixel verbunden sind, angelegt (Antwortschaltung 301A2 bis 301A4; nachstehend ist das in der CIS-Betriebsart arbeitende Pixel auch als CIS-Pixel bezeichnet (entsprechend dem vorstehend beschriebenen Gradationspixel)), während an eine Ansteuerleitung TG12, die mit dem Gate des Übertragungstransistors 372 des in der EVS-Betriebsart arbeitenden Pixels verbunden ist, ständig eine AUS-Spannung angelegt wird (Antwortschaltung 301A1; nachstehend ist das in der EVS-Betriebsart arbeitende Pixel auch als EVS-Pixel bezeichnet (entsprechend dem vorstehend beschriebenen Detektionspixel)).
  • Deshalb fluktuiert das SN-Potential des Erfassungsknotens SN, wenn eine Kopplungskapazität zwischen den mit den CIS-Pixeln verbundenen Ansteuerleitungen TG22, TG32 und TG42 (der Antwortschaltung 301A2 bis 301A4) und dem Erfassungsknoten SN in dem EVS-Pixel (der Antwortschaltung 301A1) vorhanden ist, durch elektrostatische Induktion gemäß einer Potentialänderung des an die Ansteuerleitungen TG22, TG32 und TG42 angelegten Übertragungssignals. Dies wirkt sich auf den Betrieb des logarithmischen Antwortabschnitts 310/310A des EVS-Pixels aus, ähnlich wie in dem Fall, in dem das SN-Potential fluktuiert, wenn die CIS-Betriebsart zur EVS-Betriebsart übergeht, was zu einer Möglichkeit führt, dass eine fehlerhafte Detektion oder eine Totzeit auftritt. Im Übrigen kann eine solche Fluktuation des SN-Potentials des Erfassungsknotens SN beispielsweise zusätzlich zu dem Übertragungssignal auf ähnliche Weise auch durch ein Auswahlsignal oder ein Rücksetzsignal auftreten.
  • Deshalb reduziert die vorliegende Ausführungsform die Kopplungskapazität zwischen der Ansteuerleitung, die jeweils mit dem Gate des Übertragungstransistors 372, des Auswahltransistors 376 und des Rücksetztransistors 373 des CIS-Pixels verbunden ist, und dem Erfassungsknoten SN des EVS-Pixels, um ein Problem zu vermeiden, das durch die Fluktuation des SN-Potentials des Erfassungsknotens SN durch das Übertragungssignal verursacht wird.
  • 10.1 Querschnittsstruktur und Verdrahtungs-Layout-Beispiel
  • 79 ist eine Querschnittsansicht, die ein Beispiel einer Verdrahtungsstruktur gemäß der vorliegenden Ausführungsform darstellt. Zur Vereinfachung der Beschreibung stellt 79 Ausschnitte des Halbleitersubstrats 1001 und des Zwischenschicht-Isolierfilms 1010 dar, auf denen die Knoten N1 bis N4 angeordnet sind. 80 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel für die erste Verdrahtungsschicht M1 darstellt; 81 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel für die zweite Verdrahtungsschicht M2 darstellt; 82 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel für die dritte Verdrahtungsschicht M3 darstellt; und 83 ist eine Draufsicht, die ein Verdrahtungs-Layout-Beispiel für die vierte Verdrahtungsschicht M2 darstellt.
  • Wie in den 79 bis 83 dargestellt, ist in der vorliegenden Ausführungsform eine Ansteuerleitung LD, die mit den Gates des Übertragungstransistors 372, des Rücksetztransistors 373 und des Auswahltransistors 376, die die Pixelschaltung 370 bilden, verbunden ist, in einer anderen Verdrahtungsschicht als der Erfassungsknoten SN angeordnet. Die Beispiele in den 79 bis 83 stellen Fälle dar, in denen die Ansteuerleitung TG11 aus den Ansteuerleitungen LD in der vierten Verdrahtungsschicht M4, die die oberste Schicht in dem Zwischenschicht-Isolierfilm 1010 ist, angeordnet ist und der Erfassungsknoten SN in der ersten Verdrahtungsschicht M1 und der zweiten Verdrahtungsschicht M2 angeordnet ist.
  • Zusätzlich ist in der vorliegenden Ausführungsform eine Verdrahtungsleitung (nachstehend auch als eine Abschirmungsverdrahtungsleitung bezeichnet) 1012 vorhanden, die als elektromagnetische Abschirmung funktioniert und zwischen der Ansteuerleitung LD und dem Erfassungsknoten SN angeordnet ist. Das Beispiel in 79 stellt einen Fall dar, in dem die Abschirmungsverdrahtungsleitung 1012 in der dritten Verdrahtungsschicht M3 zwischen der ersten Verdrahtungsschicht M1 und der zweiten Verdrahtungsschicht M2, in denen der Erfassungsknoten SN angeordnet ist, und der vierten Verdrahtungsschicht M4, in der die Ansteuerleitung LD angeordnet ist, angeordnet ist. Die Abschirmungsverdrahtungsleitung 1012 kann beispielsweise eine N2- bis N4-Verdrahtungsleitung, Stromversorgungsleitungen (VDD, GND und VSS) oder dergleichen sein.
  • Darüber hinaus ist die Ansteuerleitung LD mit der Pixelschaltung 370 (dem Übertragungstransistor 372 in den in den 79 bis 83 dargestellten Beispielen), die auf der Elementbildungsfläche des Halbleitersubstrats 1001 vorgesehen ist, über eine in dem Zwischenschicht-Isolierfilm 1010 gebildete Durchkontaktierungsverdrahtungsleitung 1011 verbunden. Dementsprechend verläuft in einem Fall, in dem die Ansteuerleitung LD in einer Verdrahtungsschicht oberhalb des Erfassungsknotens SN angeordnet ist, eine Verdrahtungsleitung (ebenfalls ein Teil der Ansteuerleitung LD), die die Ansteuerleitung LD und die Pixelschaltung 370 miteinander verbindet, durch die mit dem Erfassungsknoten SN ausgestattete Verdrahtungsschicht. Deshalb ist in der vorliegenden Ausführungsform in derselben Schicht wie die mit dem Erfassungsknoten SN ausgestattete Verdrahtungsschicht die als elektromagnetische Abschirmung funktionierende Abschirmungsverdrahtungsleitung 1012 zwischen der durch die Verdrahtungsschicht verlaufenden Ansteuerleitung LD und dem Erfassungsknoten SN vorgesehen. In den in den 79 bis 83 dargestellten Beispielen ist die Abschirmungsverdrahtungsleitung in einem Bereich R12 zwischen der Ansteuerleitung LD, die in einem Bereich R13 ist und die Ansteuerleitung TG11 der vierten Verdrahtungsschicht M4 und das Gate des Übertragungstransistors 372 in der Antwortschaltung 301A1 miteinander verbindet, und dem Erfassungsknoten SN in der anderen Antwortschaltung 301A2 (und 301A3, 301A4) angeordnet. Die Abschirmungsverdrahtungsleitung kann beispielsweise eine N2- bis N4-Verdrahtungsleitung, Stromversorgungsleitungen (VDD, GND und VSS) oder dergleichen sein.
  • Mit der Abschirmungsverdrahtungsleitung 1012, die auf diese Weise zwischen dem Erfassungsknoten SN und der Ansteuerleitung LD angeordnet ist, ist es möglich die Kopplungskapazität zwischen dem Erfassungsknoten SN und der Ansteuerleitung LD zu reduzieren. Dies unterdrückt die Fluktuation des SN-Potentials aufgrund der Potentialänderung des an die Ansteuerleitung LD angelegten Ansteuersignals, so dass es möglich ist, das Auftreten einer fehlerhaften Detektion und einer Totzeit zu unterdrücken.
  • Darüber hinaus ist in der vorliegenden Ausführungsform die Verdrahtungsleitung (die Ansteuerleitung LD im Bereich R13 in den beispielsweise in den 79 bis 83 dargestellten Beispielen), die die Ansteuerleitungen LD und die Gates der verschiedenen Transistoren auf dem Halbleitersubstrat 1001 verbindet, im Wesentlichen senkrecht zu der Elementbildungsfläche des Halbleitersubstrats 1001. Das ermöglicht es, die gegenüber liegende Fläche zwischen dem Erfassungsknoten SN und der Ansteuerleitung LD zu reduzieren, was zu einer Reduktion der Kopplungskapazität zwischen dem Erfassungsknoten SN und der Ansteuerleitung LD führt. Dies unterdrückt die Fluktuation des SN-Potentials aufgrund des an die Ansteuerleitung LD angelegten Ansteuersignals, so dass es möglich ist, das Auftreten einer fehlerhaften Detektion und einer Totzeit zu unterdrücken.
  • 11. Beispiel für die Anwendung auf ein sich bewegendes Objekt
  • Die Technologie gemäß der vorliegenden Offenbarung (die vorliegende Technologie) ist auf verschiedene Produkte anwendbar. Die Technologie gemäß der vorliegenden Offenbarung kann auf Vorrichtungen angewandt werden, die an beweglichen Objekten wie z. B. Autos, Elektrofahrzeugen, Hybrid-Elektrofahrzeugen, Motorrädern, Fahrrädern, persönlicher Mobilität, Flugzeugen, Drohnen, Schiffen und Robotern montiert sind.
  • 84 ist ein Blockdiagramm, das ein Beispiel für eine schematische Konfiguration eines Fahrzeugsteuersystems als Beispiel für ein Steuersystem eines mobilen Körpers abbildet, auf das die Technologie gemäß einer Ausführungsform der vorliegenden Offenbarung angewandt werden kann.
  • Das Fahrzeugsteuersystem 12000 enthält mehrere elektronische Steuereinheiten, die über ein Kommunikationsnetz 12001 miteinander verbunden sind. In dem in 84 abgebildeten Beispiel enthält das Fahrzeugsteuersystem 12000 eine Fahrsystemsteuereinheit 12010, eine Karosseriesystemsteuereinheit 12020, eine Einheit 12030 zum Detektieren von Informationen außerhalb des Fahrzeugs, eine Einheit 12040 zum Detektieren von Informationen über das Fahrzeuginnere und eine integrierte Steuereinheit 12050. Zusätzlich sind ein Mikrocomputer 12051, ein Ton/Bildausgabeabschnitt 12052 und eine im Fahrzeug montierte Netzschnittstelle (Netz-I/F) 12053 als eine funktionale Konfiguration der integrierten Steuereinheit 12050 dargestellt.
  • Die Fahrsystemsteuereinheit 12010 steuert den Betrieb von Vorrichtungen, die mit dem Fahrsystem des Fahrzeugs zusammenhängen, in Übereinstimmung mit verschiedenen Arten von Programmen. Die Fahrsystemsteuereinheit 12010 funktioniert beispielsweise als eine Steuervorrichtung für eine Antriebskrafterzeugungsvorrichtung zum Erzeugen der Antriebskraft des Fahrzeugs, wie z. B. eine Brennkraftmaschine, einen Antriebsmotor oder dergleichen, einen Antriebskraftübertragungsmechanismus zum Übertragen der Antriebskraft auf die Räder, einen Lenkmechanismus zum Einstellen des Lenkwinkels des Fahrzeugs, eine Bremsvorrichtung zum Erzeugen der Bremskraft des Fahrzeugs und dergleichen.
  • Die Karosseriesystemsteuereinheit 12020 steuert den Betrieb verschiedener Arten von Vorrichtungen, die für eine Fahrzeugkarosserie vorgesehen sind, in Übereinstimmung mit verschiedenen Arten von Programmen. Die Karosseriesystemsteuereinheit 12020 funktioniert beispielsweise als eine Steuervorrichtung für ein schlüsselloses Zugangssystem, ein Smart-Key-System, eine elektrische Fensterhebervorrichtung oder verschiedene Arten von Leuchten wie z. B. Scheinwerfer, Rückfahrscheinwerfer, Bremsleuchten, Blinker, Nebelscheinwerfer oder dergleichen. In diesem Fall können Funkwellen, die von einer mobilen Vorrichtung als Alternative zu einem Schlüssel übertragen werden, oder Signale verschiedener Arten von Schaltern in die Karosseriesystemsteuereinheit 12020 eingegeben werden. Die Karosseriesystemsteuereinheit 12020 empfängt diese eingegebenen Funkwellen oder Signale und steuert eine Türverriegelungsvorrichtung, die elektrische Fensterhebervorrichtung, die Leuchten oder dergleichen des Fahrzeugs.
  • Die Einheit 12030 zum Detektieren von Informationen außerhalb des Fahrzeugs detektiert Informationen über die Außenwelt des Fahrzeugs, das das Fahrzeugsteuersystem 12000 enthält. Beispielsweise ist die Einheit 12030 zum Detektieren von Informationen außerhalb des Fahrzeugs mit einem Bildgebungsabschnitt 12031 verbunden. Die Einheit 12030 zum Detektieren von Informationen außerhalb des Fahrzeugs lässt den Bildgebungsabschnitt 12031 ein Bild des Bereichs außerhalb des Fahrzeugs aufnehmen und empfängt das aufgenommene Bild. Auf der Basis des empfangenen Bildes kann die Einheit 12030 zum Detektieren von Informationen außerhalb des Fahrzeugs eine Verarbeitung zum Detektieren eines Objekts, wie z. B. eines Menschen, eines Fahrzeugs, eines Hindernisses, eines Verkehrszeichens, eines Schriftzeichens auf einer Straßenoberfläche oder dergleichen, oder eine Verarbeitung zum Detektieren einer Entfernung zu diesem ausführen.
  • Der Bildgebungsabschnitt 12031 ist ein optischer Sensor, der Licht empfängt und der ein elektrisches Signal, das einer empfangenen Lichtmenge des Lichts entspricht, ausgibt. Der Bildgebungsabschnitt 12031 kann das elektrische Signal als Bild ausgeben oder kann das elektrische Signal als Information über eine gemessene Entfernung ausgeben. Zusätzlich kann das durch die Bildgebungseinheit 12031 empfangene Licht sichtbares Licht sein oder kann unsichtbares Licht wie z. B. Infrarotstrahlen oder dergleichen sein.
  • Die Einheit 12040 zum Detektieren von Informationen über das Fahrzeuginnere detektiert Informationen über den Innenraum des Fahrzeugs. Die Einheit 12040 zum Detektieren von Informationen über das Fahrzeuginnere ist beispielsweise mit einem Fahrerzustandsdetektionsabschnitt 12041, der den Zustand eines Fahrers detektiert, verbunden. Der Fahrerzustandsdetektionsabschnitt 12041 enthält beispielsweise eine Kamera, die den Fahrer aufnimmt. Auf der Basis von Detektionsinformationen, die von dem Fahrerzustandsdetektionsabschnitt 12041 eingegeben werden, kann die Einheit 12040 zum Detektieren von Informationen über das Fahrzeuginnere einen Ermüdungsgrad des Fahrers oder einen Konzentrationsgrad des Fahrers berechnen oder bestimmen, ob der Fahrer schläft.
  • Der Mikrocomputer 12051 kann einen Steuersollwert für die Antriebskrafterzeugungsvorrichtung, den Lenkmechanismus oder die Bremsvorrichtung auf der Basis der Informationen über den Innenraum oder die Außenwelt des Fahrzeugs berechnen, wobei diese Informationen von der Einheit 12030 zum Detektieren von Informationen außerhalb des Fahrzeugs oder Einheit 12040 zum Detektieren von Informationen über das Fahrzeuginnere erhalten werden, und einen Steuerbefehl an die Fahrsystemsteuereinheit 12010 ausgeben. Beispielsweise kann der Mikrocomputer 12051 eine kooperative Steuerung ausführen, die dazu vorgesehen ist, Funktionen eines erweiterten Fahrerassistenzsystems (ADAS) zu implementieren, wobei diese Funktionen die Vermeidung von Kollisionen oder die Abmilderung von Stößen für das Fahrzeug, das Verfolgungsfahren auf der Basis eines Folgeabstands, Fahren unter Beibehalten der Fahrzeuggeschwindigkeit, eine Warnung vor einer Kollision des Fahrzeugs, eine Warnung vor einer Abweichung des Fahrzeugs von einer Fahrspur oder dergleichen enthalten.
  • Zusätzlich kann der Mikrocomputer 12051 eine kooperative Steuerung ausführen, die für ein automatisiertes Fahren vorgesehen ist, das das Fahrzeug zum automatisierten Fahren veranlasst, ohne von der Bedienung des Fahrers oder dergleichen abhängig zu sein, indem er die Antriebskrafterzeugungsvorrichtung, den Lenkmechanismus, die Bremsvorrichtung oder dergleichen auf der Basis der Informationen über die Außenwelt oder den Innenraum des Fahrzeugs steuert, wobei diese Informationen von der Einheit 12030 zum Detektieren von Informationen außerhalb des Fahrzeugs oder der Einheit 12040 zum Detektieren von Informationen über das Fahrzeuginnere erhalten werden.
  • Zusätzlich kann der Mikrocomputer 12051 einen Steuerbefehl an die Karosseriesystemsteuereinheit 12020 auf der Basis der Informationen über die Außenwelt des Fahrzeugs, die von der Einheit 12030 zum Detektieren von Informationen außerhalb des Fahrzeugs erhalten werden, ausgeben. Beispielsweise kann der Mikrocomputer 12051 eine kooperative Steuerung ausführen, die dazu vorgesehen ist, eine Blendung zu verhindern, indem der Scheinwerfer so gesteuert wird, dass er von einem Fernlicht auf ein Abblendlicht umschaltet, beispielsweise in Übereinstimmung mit der Position eines vorausfahrenden Fahrzeugs oder eines entgegenkommenden Fahrzeugs, die durch die Einheit 12030 zum Detektieren von Informationen außerhalb des Fahrzeugs detektiert wird.
  • Der Ton/Bild-Ausgabeabschnitt 12052 sendet ein Ausgangssignal aus wenigstens einem aus einem Ton und einem Bild an eine Ausgabevorrichtung, die in der Lage ist, einem Fahrzeuginsassen oder der Außenwelt des Fahrzeugs visuell oder akustisch Informationen mitzuteilen. In dem Beispiel von 85 sind ein Audio-Lautsprecher 12061, ein Anzeigeabschnitt 12062 und eine Instrumententafel 12063 als die Ausgabevorrichtung dargestellt. Der Anzeigeabschnitt 12062 kann beispielsweise eine Bordanzeigevorrichtung und/oder ein Head-up-Display enthalten.
  • 85 ist ein Diagramm, das ein Beispiel für die Installationsposition des Bildgebungsabschnitts 12031 abbildet.
  • In 85 enthält der Bildgebungsabschnitt 12031 die Bildgebungsabschnitte 12101, 12102, 12103, 12104 und 12105.
  • Die Bildgebungsabschnitte 12101, 12102, 12103, 12104 und 12105 sind beispielsweise an Positionen auf einer vorderen Nase, den Seitenspiegeln, einem hinteren Stoßfänger und einer Heckklappe des Fahrzeugs 12100 sowie an einer Position am oberen Abschnitt der Windschutzscheibe im Innenraum des Fahrzeugs angeordnet. Der Bildgebungsabschnitt 12101, der an der vorderen Nase vorgesehen ist, und der Bildgebungsabschnitt 12105, der am oberen Abschnitt der Windschutzscheibe im Innenraum des Fahrzeugs vorgesehen ist, erhalten hauptsächlich ein Bild des Bereichs vor dem Fahrzeug 12100. Die Bildgebungsabschnitte 12102 und 12103, die an den Seitenspiegeln vorgesehen sind, erhalten hauptsächlich ein Bild des Bereichs seitlich des Fahrzeugs 12100. Der Bildgebungsabschnitt 12104, der an dem hinteren Stoßfänger oder an der Heckklappe vorgesehen ist, erhält hauptsächlich ein Bild des Bereichs hinter dem Fahrzeug 12100. Der Bildgebungsabschnitt 12105, der an dem oberen Abschnitt der Windschutzscheibe im Innenraum des Fahrzeugs vorgesehen ist, wird hauptsächlich verwendet, um ein vorausfahrendes Fahrzeug, einen Fußgänger, ein Hindernis, ein Signal, ein Verkehrszeichen, eine Fahrspur oder dergleichen zu detektieren.
  • Im Übrigen bildet 85 ein Beispiel für die Photographiereichweiten der Bildgebungsabschnitte 12101 bis 12104 ab. Eine Bildgebungsreichweite 12111 repräsentiert die Bildgebungsreichweite des Bildgebungsabschnitts 12101, der an der vorderen Nase vorgesehen ist. Die Bildgebungsreichweiten 12112 und 12113 repräsentieren jeweils die Bildgebungsreichweiten der Bildgebungsabschnitte 12102 und 12103, die an den Seitenspiegeln vorgesehen sind. Eine Bildgebungsreichweite 12114 repräsentiert die Bildgebungsreichweite des Bildgebungsabschnitts 12104, der an dem hinteren Stoßfänger oder der Heckklappe vorgesehen ist. Ein Bild des Fahrzeugs 12100 gesehen von oben aus der Vogelperspektive wird beispielsweise durch Überlagerung der durch die Bildgebungsabschnitte 12101 bis 12104 aufgenommenen Bilddaten erhalten.
  • Wenigstens einer der Bildgebungsabschnitte 12101 bis 12104 kann eine Funktion aufweisen, Entfernungsinformationen zu erhalten. Beispielsweise kann wenigstens einer der Bildgebungsabschnitte 12101 bis 12104 eine Stereokamera sein, die aus mehreren Bildgebungselementen besteht, oder kann ein Bildgebungselement sein, das Pixel zur Phasendifferenzdetektion aufweist.
  • Beispielsweise kann der Mikrocomputer 12051 auf der Basis der aus den Bildgebungsabschnitten 12101 bis 12104 erhaltenen Entfernungsinformationen eine Entfernung zu jedem dreidimensionalen Objekt innerhalb der Bildgebungsreichweiten 12111 bis 12114 und eine zeitliche Änderung der Entfernung (Relativgeschwindigkeit in Bezug auf das Fahrzeug 12100) bestimmen und dadurch als vorausfahrendes Fahrzeug insbesondere ein nächstgelegenes dreidimensionales Objekt extrahieren, das sich auf einem Fahrweg des Fahrzeugs 12100 befindet und sich mit einer vorbestimmten Geschwindigkeit (beispielsweise gleich oder größer als 0 km/h) im Wesentlichen in dieselbe Richtung wie das Fahrzeug 12100 bewegt. Ferner kann der Mikrocomputer 12051 im Voraus einen Folgeabstand einstellen, der nach vorne zu einem vorausfahrenden Fahrzeug einzuhalten ist, und eine automatische Bremssteuerung (einschließlich einer Folgestoppsteuerung), eine automatische Beschleunigungssteuerung (einschließlich einer Folgestartsteuerung) oder dergleichen ausführen. Es ist somit möglich, eine kooperative Steuerung für das automatisierte Fahren durchzuführen, die das Fahrzeug veranlasst, automatisiert zu fahren, ohne dass es von der Bedienung durch den Fahrer oder dergleichen abhängt.
  • Beispielsweise kann der Mikrocomputer 12051 dreidimensionale Objektdaten über dreidimensionale Objekte in dreidimensionale Objektdaten eines zweirädrigen Fahrzeugs, eines Standardfahrzeugs, eines großen Fahrzeugs, eines Fußgängers, eines Versorgungsmasts und anderer dreidimensionaler Objekte auf der Basis der von den Bildgebungsabschnitten 12101 bis 12104 erhaltenen Entfernungsinformationen klassifizieren, die klassifizierten dreidimensionalen Objektdaten extrahieren und die extrahierten dreidimensionalen Objektdaten zur automatischen Vermeidung eines Hindernisses verwenden. Beispielsweise identifiziert der Mikrocomputer 12051 Hindernisse in der Umgebung des Fahrzeugs 12100 als Hindernisse, die der Fahrer des Fahrzeugs 12100 visuell erkennen kann, und als Hindernisse, die für den Fahrer des Fahrzeugs 12100 visuell nur schwer zu erkennen sind. Dann bestimmt der Mikrocomputer 12051 ein Kollisionsrisiko, das ein Risiko einer Kollision mit jedem Hindernis angibt. In einer Situation, in der das Kollisionsrisiko gleich einem oder höher als ein Sollwert ist und somit die Möglichkeit einer Kollision besteht, gibt der Mikrocomputer 12051 über den Lautsprecher 12061 oder den Anzeigeabschnitt 12062 eine Warnung an den Fahrer aus und führt über die Fahrsystemsteuereinheit 12010 eine Zwangsverzögerung oder Ausweichlenkung aus. Der Mikrocomputer 12051 kann dadurch das Fahren unterstützen, um eine Kollision zu vermeiden.
  • Wenigstens einer der Bildgebungsabschnitte 12101 bis 12104 kann eine Infrarotkamera sein, die Infrarotstrahlen detektiert. Der Mikrocomputer 12051 kann beispielsweise einen Fußgänger erkennen, indem er bestimmt, ob ein Fußgänger auf den aufgenommenen Bildern der Bildgebungsabschnitte 12101 bis 12104 vorhanden ist oder nicht. Eine solche Erkennung eines Fußgängers wird beispielsweise durch eine Prozedur zum Extrahieren charakteristischer Punkte in den aufgenommenen Bildern der Bildgebungsabschnitte 12101 bis 12104 als Infrarotkameras und eine Prozedur zum Bestimmen, ob es der Fußgänger ist oder nicht, indem eine Reihe charakteristischer Punkte, die die Kontur des Objekts repräsentieren, einer Mustervergleichsverarbeitung unterzogen wird, ausgeführt. Wenn der Mikrocomputer 12051 bestimmt, dass ein Fußgänger in den aufgenommenen Bildern der Bildgebungsabschnitte 12101 bis 12104 vorhanden ist, und somit den Fußgänger erkennt, steuert der Ton/Bild-Ausgabeabschnitt 12052 den Anzeigeabschnitt 12062 so, dass eine quadratische Konturlinie zur Hervorhebung so angezeigt wird, dass sie dem erkannten Fußgänger überlagert ist. Der Ton/Bildausgabeabschnitt 12052 kann auch den Anzeigeabschnitt 12062 so steuern, dass ein Symbol oder dergleichen, das den Fußgänger repräsentiert, an einer gewünschten Position angezeigt wird.
  • Vorstehend ist ein Beispiel für ein Fahrzeugsteuersystem beschrieben worden, auf das die Technologie gemäß der vorliegenden Offenbarung anwendbar ist, beschrieben worden. Die Technologie gemäß der vorliegenden Offenbarung kann in geeigneter Weise auf den Bildgebungsabschnitt 12031 unter den vorstehend beschriebenen Konfigurationen angewandt werden. Insbesondere kann die Bildgebungsvorrichtung 100 in 1 auf den Bildgebungsabschnitt 12031 angewandt werden. Durch Anwenden der Technologie gemäß der vorliegenden Offenbarung auf den Bildgebungsabschnitt 12031 ist es möglich, eine Mikrofabrikation von Pixeln und eine höhere Sichtbarkeit im aufgenommenen Bild zu erreichen, was zur Verminderung der Ermüdung des Fahrers führt.
  • Es wird darauf hingewiesen, dass die vorstehend beschriebene Ausführungsform ein Beispiel für die Verwirklichung der vorliegenden Technologie darstellt, und dass die Gegenstände der Ausführungsform und die Erfindung, die die Gegenstände in den Ansprüchen spezifizieren, in einer Zuordnungsbeziehung stehen. In ähnlicher Weise stehen die Gegenstände, die die Erfindung in den Ansprüchen spezifizieren, und die Gegenstände in den Ausführungsformen der vorliegenden Technologie, die mit denselben Namen wie die Gegenstände, die die Erfindung spezifizieren, bezeichnet sind, in einer Zuordnungsbeziehung. Die vorliegende Technologie ist jedoch nicht auf die Ausführungsformen beschränkt und kann durch Vornehmen verschiedener Modifikationen an den Ausführungsformen verwirklicht werden, ohne von dem Schutzbereich und dem Geist der vorliegenden Technologie abzuweichen.
  • Die in der vorliegenden Spezifikation beschriebenen Effekte sind lediglich Beispiele, und somit können andere Effekte vorhanden sein, die nicht auf die beispielhaft genannten Effekte beschränkt sind.
  • Es wird darauf hingewiesen, dass die vorliegende Technologie auch die folgenden Konfigurationen besitzen kann.
    • (1) Festkörper-Bildgebungsvorrichtung, die Folgendes umfasst:
      • mehrere Pixel, die jeweils eine Leuchtdichtenänderung des einfallenden Lichts ausgeben; und
      • eine Detektionsschaltung, die basierend auf der von jedem der Pixel ausgegebenen Leuchtdichteänderung ein Ereignissignal ausgibt,
      • wobei jedes der Pixel Folgendes enthält:
        • ein photoelektrisches Umsetzungselement, das eine Ladung gemäß einer einfallenden Lichtmenge erzeugt;
        • eine logarithmische Umsetzungsschaltung, die mit dem photoelektrischen Umsetzungselement verbunden ist und einen aus dem photoelektrischen Umsetzungselement fließenden Photostrom in ein Spannungssignal, das einem logarithmischen Wert des Photostroms entspricht, umsetzt; und
        • einem ersten Transistor, dessen Drain mit einem Erfassungsknoten der logarithmischen Umsetzungsschaltung verbunden ist.
    • (2) Festkörper-Bildgebungsvorrichtung nach (1), wobei eine Source des ersten Transistors mit einem ersten Potential, das gleich einem oder höher als ein Bezugspotential und niedriger als eine Stromversorgungsspannung ist, verbunden ist.
    • (3) Festkörper-Bildgebungsvorrichtung nach (2), wobei jedes der Pixel ferner eine erste Schaltung enthält, die eine Leuchtdichtenänderung des einfallenden Lichts, das in das photoelektrische Umsetzungselement eingetreten ist, basierend auf dem aus der logarithmischen Umsetzungsschaltung ausgegebenen Spannungssignal ausgibt, und die Detektionsschaltung eine zweite Schaltung enthält, die das Ereignissignal basierend auf der von jedem der Pixel ausgegebenen Leuchtdichtenänderung ausgibt.
    • (4) Festkörper-Bildgebungsvorrichtung nach (2), wobei das Bezugspotential entweder ein negatives Potential oder ein Massepotential ist.
    • (5) Festkörper-Bildgebungsvorrichtung nach (2), wobei das erste Potential ein Potential ist, das niedriger ist als ein Potential des Erfassungsknotens bei normalem Betrieb der logarithmischen Umsetzungsschaltung.
    • (6) Festkörper-Bildgebungsvorrichtung nach einem aus (2) bis (5), wobei die logarithmische Umsetzungsschaltung Folgendes enthält:
      • einen zweiten Transistor, dessen Gate mit dem photoelektrischen Umsetzungselement verbunden ist; und
      • einen dritten Transistor, dessen Source mit dem photoelektrischen Umsetzungselement verbunden ist,
      • wobei ein Gate des dritten Transistors mit einem Drain des zweiten Transistors verbunden ist, und
      • der Erfassungsknoten eine Verdrahtungsleitung ist, die mit dem Gate des zweiten Transistors verbunden ist.
    • (7) Festkörper-Bildgebungsvorrichtung nach (6), wobei jedes der Pixel ferner einen vierten Transistor enthält, dessen Drain mit dem Gate des zweiten Transistors und der Source des dritten Transistors verbunden ist und dessen Source mit dem photoelektrischen Umsetzungselement verbunden ist.
    • (8) Festkörper-Bildgebungsvorrichtung nach (7), wobei jedes der Pixel ferner Folgendes enthält:
      • einen fünften Transistor, dessen Source mit dem photoelektrischen Umsetzungselement verbunden ist; und
      • eine Ausleseschaltung, die mit einem Drain des fünften Transistors verbunden ist und ein Pixelsignal gemäß einer in dem photoelektrischen Umsetzungselement erzeugten Ladung erzeugt.
    • (9) Festkörper-Bildgebungsvorrichtung nach (8), wobei der erste Transistor über den fünften Transistor und den vierten Transistor mit dem Erfassungsknoten verbunden ist.
    • (10) Festkörper-Bildgebungsvorrichtung (8) oder (9), wobei jedes der Pixel ferner einen sechsten Transistor enthält, der mit dem Drain des vierten Transistors und dem Drain des fünften Transistors verbunden ist.
    • (11) Festkörper-Bildgebungsvorrichtung nach (10), wobei der erste Transistor über den sechsten Transistor mit dem Erfassungsknoten verbunden ist.
    • (12) Festkörper-Bildgebungsvorrichtung nach einem aus (8) bis (11), wobei die Ausleseschaltung den ersten Transistor enthält, dessen Source mit dem Drain des fünften Transistors verbunden ist und dessen Drain mit dem ersten Potential verbunden ist.
    • (13) Festkörper-Bildgebungsvorrichtung nach (12), wobei jedes der Pixel ferner einen sechsten Transistor enthält, der mit dem Drain des vierten Transistors und dem Drain des fünften Transistors verbunden ist.
    • (14) Festkörper-Bildgebungsvorrichtung nach einem aus (8) bis (13), wobei der erste Transistor über den vierten Transistor mit dem Erfassungsknoten verbunden ist.
    • (15) Festkörper-Bildgebungsvorrichtung nach (7), wobei jedes der Pixel ferner Folgendes enthält:
      • einen fünften Transistor, dessen Source mit dem Drain des vierten Transistors verbunden ist; und
      • einen sechsten Transistor, dessen Drain mit dem Drain des vierten Transistors, mit der Source des dritten Transistors und mit dem Gate des zweiten Transistors verbunden ist und dessen Source mit dem Drain des fünften Transistors verbunden ist, und
      • wobei der erste Transistor über den sechsten Transistor mit dem Erfassungsknoten verbunden ist.
    • (16) Festkörper-Bildgebungsvorrichtung nach (15), wobei jedes der Pixel ferner eine Ausleseschaltung enthält, die mit dem Drain des fünften Transistors verbunden ist und ein Pixelsignal gemäß einer in dem photoelektrischen Umsetzungselement erzeugten Ladung erzeugt, und die Ausleseschaltung den ersten Transistor enthält, dessen Source mit dem Drain des fünften Transistors verbunden ist und dessen Drain mit dem ersten Potential verbunden ist.
    • (17) Festkörper-Bildgebungsvorrichtung nach einem aus (1) bis (16), wobei die logarithmische Umsetzungsschaltung eine Vorspannungsschaltung enthält, die einen durch die logarithmische Umsetzungsschaltung fließenden Strom steuert.
    • (18) Festkörper-Bildgebungsvorrichtung nach einem aus (1) bis (17), wobei jedes der Pixel ferner einen fünften Transistor enthält, dessen Source mit dem photoelektrischen Umsetzungselement verbunden ist, und die Festkörper-Bildgebungsvorrichtung ferner eine gemeinsame Leitung enthält, die den Drain des fünften Transistors mit den mehreren Pixeln gemeinsam verbindet.
    • (19) Festkörper-Bildgebungsvorrichtung nach (18), die ferner eine Ausleseschaltung umfasst, die mit der gemeinsamen Leitung verbunden ist und ein Pixelsignal gemäß einer in dem photoelektrischen Umsetzungselement jedes der Pixel erzeugten Ladung erzeugt.
    • (20) Festkörper-Bildgebungsvorrichtung nach (18) oder (19), wobei der erste Transistor mit der gemeinsamen Leitung verbunden ist und von den mehreren Pixeln gemeinsam verwendet wird.
    • (21) Festkörper-Bildgebungsvorrichtung nach einem aus (1) bis (20), wobei die photoelektrischen Umsetzungselemente, die in jedem der mehreren Pixel enthalten sind, in einer Matrix auf einer Elementbildungsfläche eines Halbleitersubstrats angeordnet sind, und der erste Transistor auf der Elementbildungsfläche zwischen den in der Matrix angeordneten photoelektrischen Umsetzungselementen angeordnet ist.
    • (22) Festkörper-Bildgebungsvorrichtung nach (10), wobei die photoelektrischen Umsetzungselemente, die in jedem der mehreren Pixel enthalten sind, in einer Matrix auf einer Elementbildungsfläche eines Halbleitersubstrats angeordnet sind, und der sechste Transistor auf der Elementbildungsfläche zwischen den in der Matrix angeordneten photoelektrischen Umsetzungselementen angeordnet ist.
    • (23) Festkörper-Bildgebungsvorrichtung nach (21) oder (22), wobei das photoelektrische Umsetzungselement und der erste Transistor in der Matrix auf der Elementbildungsfläche periodisch angeordnet sind.
    • (24) Festkörper-Bildgebungsvorrichtung, die Folgendes enthält:
      • mehrere Pixel, die jeweils eine Leuchtdichtenänderung von einfallendem Licht ausgeben; und
      • eine Detektionsschaltung, die basierend auf der von jedem der Pixel ausgegebenen Leuchtdichteänderung ein Ereignissignal ausgibt,
      • wobei jedes der Pixel Folgendes enthält:
        • ein photoelektrisches Umsetzungselement, das eine Ladung gemäß einer einfallenden Lichtmenge erzeugt; und
        • eine logarithmische Umsetzungsschaltung, die mit dem photoelektrischen Umsetzungselement verbunden ist und einen aus dem photoelektrischen Umsetzungselement fließenden Photostrom in ein Spannungssignal, das einem logarithmischen Wert des Photostroms entspricht, umsetzt,
        • wobei die photoelektrischen Umsetzungselemente, die in jedem der mehreren Pixel enthalten sind, in einer Matrix auf einer Elementbildungsfläche eines Halbleitersubstrats angeordnet sind,
        • wobei die logarithmische Umsetzungsschaltung Folgendes enthält:
          • einen ersten Transistor, dessen Gate mit dem photoelektrischen Umsetzungselement verbunden ist;
          • einen zweiten Transistor, dessen Source mit dem photoelektrischen Umsetzungselement verbunden ist und dessen Gate mit einem Drain des ersten Transistors verbunden ist;
          • einen dritten Transistor, dessen Source mit einem Drain des ersten Transistors und mit dem Gate des zweiten Transistors verbunden ist und dessen Gate mit einem Drain des zweiten Transistors verbunden ist; und
          • einen vierten Transistor, dessen Source mit dem Drain des zweiten Transistors und mit dem Gate des dritten Transistors verbunden ist und dessen Gate mit einem Drain des dritten Transistors verbunden ist,
      • wobei die Festkörper-Bildgebungsvorrichtung ferner Folgendes enthält:
        • eine erste Verdrahtungsleitung, die mit dem Gate des ersten Transistors verbunden ist;
        • eine zweite Verdrahtungsleitung, die das Gate des zweiten Transistors und den Drain des ersten Transistors miteinander verbindet;
        • eine dritte Verdrahtungsleitung, die das Gate des dritten Transistors und den Drain des zweiten Transistors miteinander verbindet; und
        • eine vierte Verdrahtungsleitung, die das Gate des vierten Transistors und den Drain des dritten Transistors miteinander verbindet,
      • wobei die erste bis vierte Verdrahtungsleitung in mehreren Verdrahtungsschichten in einem Zwischenschicht-Isolierfilm, der auf einer Seite der Elementbildungsfläche des Halbleitersubstrats angeordnet ist, verteilt angeordnet sind, und
      • wenigstens ein Teil der vierten Verdrahtungsleitung in einer Verdrahtungsschicht angeordnet ist, die unter den mehreren Verdrahtungsschichten, die in dem Zwischenschicht-Isolierfilm angeordnet sind, einer Seite des Halbleitersubstrats am nächsten ist.
    • (25) Festkörper-Bildgebungsvorrichtung, die Folgendes enthält:
      • mehrere Pixel, die jeweils eine Leuchtdichtenänderung des einfallenden Lichts ausgeben; und
      • eine Detektionsschaltung, die basierend auf der von jedem der Pixel ausgegebenen Leuchtdichteänderung ein Ereignissignal ausgibt,
      • wobei jedes der Pixel Folgendes enthält:
        • ein photoelektrisches Umsetzungselement, das eine Ladung gemäß einer einfallenden Lichtmenge erzeugt; und
        • eine logarithmische Umsetzungsschaltung, die mit dem photoelektrischen Umsetzungselement verbunden ist und einen aus dem photoelektrischen Umsetzungselement fließenden Photostrom in ein Spannungssignal, das einem logarithmischen Wert des Photostroms entspricht, umsetzt,
        • wobei die photoelektrischen Umsetzungselemente, die in jedem der mehreren Pixel enthalten sind, in einer Matrix auf einer Elementbildungsfläche eines Halbleitersubstrats angeordnet sind,
      • wobei die logarithmische Umsetzungsschaltung Folgendes enthält:
        • einen ersten Transistor, dessen Gate mit dem photoelektrischen Umsetzungselement verbunden ist;
        • einen zweiten Transistor, dessen Source mit dem photoelektrischen Umsetzungselement verbunden ist und dessen Gate mit einem Drain des ersten Transistors verbunden ist;
        • einen dritten Transistor, dessen Source mit einem Drain des ersten Transistors und mit einem Gate des zweiten Transistors verbunden ist und dessen Gate mit einem Drain des zweiten Transistors verbunden ist; und
        • einen vierten Transistor, dessen Source mit einem Drain des zweiten Transistors und mit einem Gate des dritten Transistors verbunden ist und dessen Gate mit einem Drain des dritten Transistors verbunden ist,
      • wobei die Festkörper-Bildgebungsvorrichtung ferner Folgendes enthält:
        • eine erste Verdrahtungsleitung, die mit dem Gate des ersten Transistors verbunden ist;
        • eine zweite Verdrahtungsleitung, die das Gate des zweiten Transistors und den Drain des ersten Transistors miteinander verbindet;
        • eine dritte Verdrahtungsleitung, die das Gate des dritten Transistors und den Drain des zweiten Transistors miteinander verbindet; und
        • eine vierte Verdrahtungsleitung, die das Gate des vierten Transistors und den Drain des dritten Transistors miteinander verbindet,
      • wobei die erste bis vierte Verdrahtungsleitung in mehreren Verdrahtungsschichten in einem Zwischenschicht-Isolierfilm, der auf einer Seite der Elementbildungsfläche des Halbleitersubstrats angeordnet ist, verteilt angeordnet sind, und
      • wenigstens eine der ersten bis vierten Verdrahtungsleitung eine Kammzahnstruktur besitzt.
    • (26) Festkörper-Bildgebungsvorrichtung, die Folgendes enthält:
      • mehrere Pixel, die jeweils eine Leuchtdichtenänderung des einfallenden Lichts ausgeben; und
      • eine Detektionsschaltung, die basierend auf der von jedem der Pixel ausgegebenen Leuchtdichteänderung ein Ereignissignal ausgibt,
      • wobei jedes der Pixel Folgendes enthält:
        • ein photoelektrisches Umsetzungselement, das eine Ladung gemäß einer einfallenden Lichtmenge erzeugt; und
        • eine logarithmische Umsetzungsschaltung, die mit dem photoelektrischen Umsetzungselement verbunden ist und einen aus dem photoelektrischen Umsetzungselement fließenden Photostrom in ein Spannungssignal, das einem logarithmischen Wert des Photostroms entspricht, umsetzt,
      • wobei die photoelektrischen Umsetzungselemente, die in jedem der mehreren Pixel enthalten sind, in einer Matrix auf einer Elementbildungsfläche eines Halbleitersubstrats angeordnet sind,
      • wobei die logarithmische Umsetzungsschaltung Folgendes enthält:
        • einen ersten Transistor, dessen Gate mit dem photoelektrischen Umsetzungselement verbunden ist;
        • einen zweiten Transistor, dessen Source mit dem photoelektrischen Umsetzungselement verbunden ist und dessen Gate mit einem Drain des ersten Transistors verbunden ist;
        • einen dritten Transistor, dessen Source mit dem Drain des ersten Transistors und mit einem Gate des zweiten Transistors verbunden ist und dessen Gate mit einem Drain des zweiten Transistors verbunden ist; und
        • einen vierten Transistor, dessen Source mit dem Drain des zweiten Transistors und mit dem Gate des dritten Transistors verbunden ist und dessen Gate mit einem Drain des dritten Transistors verbunden ist,
      • wobei die Festkörper-Bildgebungsvorrichtung ferner Folgendes umfasst:
        • eine erste Verdrahtungsleitung, die mit dem Gate des ersten Transistors verbunden ist;
        • eine zweite Verdrahtungsleitung, die das Gate des zweiten Transistors und den Drain des ersten Transistors miteinander verbindet;
        • eine dritte Verdrahtungsleitung, die das Gate des dritten Transistors und den Drain des zweiten Transistors miteinander verbindet; und
        • eine vierte Verdrahtungsleitung, die das Gate des vierten Transistors und den Drain des dritten Transistors miteinander verbindet,
      • wobei die erste bis vierte Verdrahtungsleitung in mehreren Verdrahtungsschichten in einem Zwischenschicht-Isolierfilm, der auf einer Seite der Elementbildungsfläche des Halbleitersubstrats angeordnet ist, verteilt angeordnet sind,
      • wobei wenigstens ein Teil der vierten Verdrahtungsleitung in einer Verdrahtungsschicht angeordnet ist, die unter den mehreren Verdrahtungsschichten, die in dem Zwischenschicht-Isolierfilm angeordnet sind, einer Seite des Halbleitersubstrats am nächsten ist, und
      • wobei der wenigstens eine Teil der vierten Verdrahtungsleitung, der in der Verdrahtungsschicht, die der Seite des Halbleitersubstrats am nächsten liegt, angeordnet ist, ein massives Muster aufweist.
    • (27) Festkörper-Bildgebungsvorrichtung, die Folgendes enthält:
      • mehrere Pixel, die jeweils eine Leuchtdichtenänderung des einfallenden Lichts ausgeben; und
      • eine Detektionsschaltung, die basierend auf der von jedem der Pixel ausgegebenen Leuchtdichteänderung ein Ereignissignal ausgibt,
      • wobei jedes der Pixel Folgendes enthält:
        • ein photoelektrisches Umsetzungselement, das eine Ladung gemäß einer einfallenden Lichtmenge erzeugt; und
        • eine logarithmische Umsetzungsschaltung, die mit dem photoelektrischen Umsetzungselement verbunden ist und einen aus dem photoelektrischen Umsetzungselement fließenden Photostrom in ein Spannungssignal, das einem logarithmischen Wert des Photostroms entspricht, umsetzt,
      • wobei die photoelektrischen Umsetzungselemente, die in jedem der mehreren Pixel enthalten sind, in einer Matrix auf einer Elementbildungsfläche eines Halbleitersubstrats angeordnet sind,
      • wobei die logarithmische Umsetzungsschaltung Folgendes enthält:
        • einen ersten Transistor, dessen Gate mit dem photoelektrischen Umsetzungselement verbunden ist;
        • einen zweiten Transistor, dessen Source mit dem photoelektrischen Umsetzungselement verbunden ist und dessen Gate mit einem Drain des ersten Transistors verbunden ist;
        • einen dritten Transistor, dessen Source mit dem Drain des ersten Transistors und mit dem Gate des zweiten Transistors verbunden ist und dessen Gate mit einem Drain des zweiten Transistors verbunden ist; und
        • einen vierten Transistor, dessen Source mit dem Drain des zweiten Transistors und mit dem Gate des dritten Transistors verbunden ist und dessen Gate mit einem Drain des dritten Transistors verbunden ist,
      • wobei die Festkörper-Bildgebungsvorrichtung ferner Folgendes enthält:
        • eine erste Verdrahtungsleitung, die mit dem Gate des ersten Transistors verbunden ist;
        • eine zweite Verdrahtungsleitung, die das Gate des zweiten Transistors und den Drain des ersten Transistors miteinander verbindet;
        • eine dritte Verdrahtungsleitung, die das Gate des dritten Transistors und den Drain des zweiten Transistors miteinander verbindet; und
        • eine vierte Verdrahtungsleitung, die das Gate des vierten Transistors und den Drain des dritten Transistors miteinander verbindet,
      • wobei die erste bis vierte Verdrahtungsleitung in mehreren Verdrahtungsschichten in einem Zwischenschicht-Isolierfilm, der auf einer Seite der Elementbildungsfläche des Halbleitersubstrats angeordnet ist, verteilt angeordnet sind,
      • wobei eine Verdrahtungsschicht, die dem Halbleitersubstrat am nächsten ist, eine Gate-Elektrode eines oder mehrerer Transistoren, die auf der Elementbildungsfläche des Halbleitersubstrats gebildet sind, enthält, und
      • wobei wenigstens ein Teil der vierten Verdrahtungsleitung eine Gate-Elektrode wenigstens eines aus dem einen oder den mehreren Transistoren ist.
    • (28) Festkörper-Bildgebungsvorrichtung, die Folgendes enthält:
      • mehrere Pixel, die jeweils eine Leuchtdichtenänderung des einfallenden Lichts ausgeben; und
      • eine Detektionsschaltung, die basierend auf der von jedem der Pixel ausgegebenen Leuchtdichteänderung ein Ereignissignal ausgibt,
      • wobei jedes der Pixel Folgendes enthält:
        • ein photoelektrisches Umsetzungselement, das eine Ladung gemäß einer einfallenden Lichtmenge erzeugt; und
        • eine logarithmische Umsetzungsschaltung, die mit dem photoelektrischen Umsetzungselement verbunden ist und einen aus dem photoelektrischen Umsetzungselement fließenden Photostrom in ein Spannungssignal, das einem logarithmischen Wert des Photostroms entspricht, umsetzt,
      • wobei die photoelektrischen Umsetzungselemente, die in jedem der mehreren Pixel enthalten sind, in einer Matrix auf einer Elementbildungsfläche eines Halbleitersubstrats angeordnet sind,
      • wobei die logarithmische Umsetzungsschaltung Folgendes enthält:
        • einen ersten Transistor, dessen Gate mit dem photoelektrischen Umsetzungselement verbunden ist;
        • einen zweiten Transistor, dessen Source mit dem photoelektrischen Umsetzungselement verbunden ist und dessen Gate mit einem Drain des ersten Transistors verbunden ist;
        • einen dritten Transistor, dessen Source mit dem Drain des ersten Transistors und mit dem Gate des zweiten Transistors verbunden ist und dessen Gate mit einem Drain des zweiten Transistors verbunden ist; und
        • einen vierten Transistor, dessen Source mit dem Drain des zweiten Transistors und mit dem Gate des dritten Transistors verbunden ist und dessen Gate mit einem Drain des dritten Transistors verbunden ist,
      • wobei die Festkörper-Bildgebungsvorrichtung ferner Folgendes enthält:
        • eine erste Verdrahtungsleitung, die mit dem Gate des ersten Transistors verbunden ist;
        • eine zweite Verdrahtungsleitung, die das Gate des zweiten Transistors und den Drain des ersten Transistors miteinander verbindet;
        • eine dritte Verdrahtungsleitung, die das Gate des dritten Transistors und den Drain des zweiten Transistors miteinander verbindet;
        • eine vierte Verdrahtungsleitung, die das Gate des vierten Transistors und den Drain des dritten Transistors miteinander verbindet; und
        • eine Stromversorgungsleitung, die in der Zwischenschicht-Isolierfolie angeordnet ist und mit einem aus einer Stromversorgungsspannung, Masse oder einem vorbestimmten Potential verbunden ist,
      • wobei die erste bis vierte Verdrahtungsleitung in mehreren Verdrahtungsschichten in einem Zwischenschicht-Isolierfilm, der auf einer Seite der Elementbildungsfläche des Halbleitersubstrats angeordnet ist, verteilt angeordnet sind, und
      • wobei wenigstens ein Teil der vierten Verdrahtungsleitung an einer Position angeordnet ist, die näher am Halbleitersubstrat ist als eine Schicht, die unter einer Schicht, in der die Stromversorgungsleitung angeordnet ist, dem Halbleitersubstrat am nächsten ist.
    • (29) Festkörper-Bildgebungsvorrichtung nach einem aus (24) bis (28), wobei eine Kopplungskapazität, die zwischen Verdrahtungsleitungen gebildet ist, die in einer Verdrahtungsschicht angeordnet sind, die der Seite des Halbleitersubstrats am nächsten ist, unter der ersten bis vierten Verdrahtungsleitung kleiner ist als eine Kopplungskapazität, die zwischen Verdrahtungsleitungen gebildet ist, die in einer Verdrahtungsschicht oberhalb der Verdrahtungsschicht, die der Seite des Halbleitersubstrats am nächsten ist, angeordnet sind.
    • (30) Festkörper-Bildgebungsvorrichtung, die Folgendes enthält:
      • mehrere Pixel, die jeweils eine Leuchtdichtenänderung des einfallenden Lichts ausgeben; und
      • eine Detektionsschaltung, die basierend auf der von jedem der Pixel ausgegebenen Leuchtdichteänderung ein Ereignissignal ausgibt,
      • wobei jedes der Pixel Folgendes enthält:
        • ein photoelektrisches Umsetzungselement, das eine Ladung gemäß einer einfallenden Lichtmenge erzeugt; und
        • eine logarithmische Umsetzungsschaltung, die mit dem photoelektrischen Umsetzungselement verbunden ist und einen aus dem photoelektrischen Umsetzungselement fließenden Photostrom in ein Spannungssignal, das einem logarithmischen Wert des Photostroms entspricht, umsetzt,
      • wobei die photoelektrischen Umsetzungselemente, die in jedem der mehreren Pixel enthalten sind, in einer Matrix auf einer Elementbildungsfläche eines Halbleitersubstrats angeordnet sind,
      • wobei die logarithmische Umsetzungsschaltung Folgendes enthält:
        • einen ersten Transistor, dessen Gate mit dem photoelektrischen Umsetzungselement verbunden ist;
        • einen zweiten Transistor, dessen Source mit dem photoelektrischen Umsetzungselement verbunden ist und dessen Gate mit einem Drain des ersten Transistors verbunden ist; und
        • einen Erfassungsknoten, der mit dem Gate des ersten Transistors verbunden ist;
      • wobei jedes der Pixel ferner Folgendes enthält:
        • einen dritten Transistor, dessen Drain mit dem Gate des ersten Transistors und mit der Source des zweiten Transistors verbunden ist und dessen Source mit dem photoelektrischen Umsetzungselement verbunden ist;
        • einen vierten Transistor, dessen Source mit dem photoelektrischen Umsetzungselement verbunden ist; und
        • eine Ausleseschaltung, die mit einem Drain des vierten Transistors verbunden ist und ein Pixelsignal gemäß einer in dem photoelektrischen Umsetzungselement erzeugten Ladung erzeugt,
      • wobei die Festkörper-Bildgebungsvorrichtung ferner Folgendes enthält:
        • eine erste Ansteuerleitung, die mit einem Gate des dritten Transistors verbunden ist;
        • eine zweite Ansteuerleitung, zweiten mit einem Gate des vierten Transistors verbunden ist; und
        • eine oder mehrere dritte Ansteuerleitungen, die mit den Gates eines oder mehrerer Transistoren, die die Ausleseschaltung bilden, verbunden sind,
      • wobei die erste bis vierte Verdrahtungsleitung und der Erfassungsknoten in mehreren Verdrahtungsschichten in einem Zwischenschicht-Isolierfilm, der auf einer Seite der Elementbildungsfläche des Halbleitersubstrats angeordnet ist, verteilt angeordnet sind, und
      • die erste bis dritte Ansteuerleitung und der Erfassungsknoten in wechselseitig verschiedenen Schichten unter den mehreren Verdrahtungsschichten angeordnet sind.
    • (31) Festkörper-Bildgebungsvorrichtung nach (30), die ferner eine Abschirmungsschicht enthält, die zwischen dem Erfassungsknoten und der ersten bis dritten Ansteuerleitung angeordnet ist.
    • (32) Die Festkörper-Bildgebungsvorrichtung nach (31), wobei die Abschirmungsschicht wenigstens eines aus dem Folgenden enthält: eine Stromversorgungsleitung, die mit einer Versorgungsspannung, einer Massespannung oder einem vorbestimmten Potential verbunden ist; und eine andere Verdrahtungsleitung als der Erfassungsknoten unter den Verdrahtungsleitungen, die die logarithmische Umsetzungsschaltung bilden.
    • (33) Die Festkörper-Bildgebungsvorrichtung nach einem aus (30) bis (32), wobei die erste bis dritte Ansteuerleitung in einer obersten Schicht aus den mehreren Verdrahtungsschichten angeordnet sind.
    • (34) Festkörper-Bildgebungsvorrichtung nach einem aus (30) bis (32), wobei sich eine Verdrahtungsleitung, die wenigstens eine aus der ersten bis dritten Ansteuerungsleitung und das Gate miteinander verbindet, im Wesentlichen senkrecht zu der Elementbildungsfläche erstreckt.
    • (35) Bildgebungsvorrichtung, die Folgendes enthält:
      • die Festkörper-Bildgebungsvorrichtung nach (2); und
      • einen Steuerabschnitt, der die Festkörper-Bildgebungsvorrichtung steuert,
      • wobei die Festkörper-Bildgebungsvorrichtung mehrere Betriebsarten enthält, und
      • der Steuerabschnitt ein Potential des Erfassungsknotens zum Zeitpunkt des Umschaltens der Betriebsarten der Festkörper-Bildgebungsvorrichtung steuert.
    • (36) Bildgebungsvorrichtung nach (35), wobei der Steuerabschnitt das erste Potential an den Erfassungsknoten und/oder die Kathode des photoelektrischen Umsetzungselements über den ersten Transistor zum Zeitpunkt des Umschaltens der Betriebsarten der Festkörper-Bildgebungsvorrichtung anlegt.
    • (37) Bildgebungsvorrichtung nach (35) oder (36), wobei der Steuerabschnitt einen durch die logarithmische Umsetzungsschaltung fließenden Strom zum Zeitpunkt des Umschaltens der Betriebsarten der Festkörper-Bildgebungsvorrichtung unterbricht.
  • Bezugszeichenliste
    • 100
    BILDGEBUNGSVORRICHTUNG
    110
    OPTISCHER ABSCHNITT
    120
    AUFNAHMEABSCHNITT
    130
    STEUERABSCHNITT
    200
    FESTKÖRPER-BILDGEBUNGSVORRICHTUNG
    201
    LICHTEMPFANGSCHIP
    202, 202A, 1202
    DETEKTIONSCHIP
    211 BIS 213, 231 BIS 233
    DURCHKONTAKTIERUNGSANORDNUNGSABSCHNITT
    220
    LICHTEMPFANGSABSCHNITT
    221, 221A, 221C, 221CC, 221D, 821, 821C, 821CC, 821D
    GEMEINSAM VERWENDETER BLOCK
    240
    SIGNALVERARBEITUNGSSCHALTUNG
    251
    ZEILENANSTEUERSCHALTUNG
    252
    SPALTENANSTEUERSCHALTUNG
    260
    ADRESSEREIGNISDETEKTIONSABSCHNITT
    270
    SPALTEN-ADC
    280
    ZEILEN-ARBITER
    300
    DETEKTIONSPIXEL
    301, 301A BIS 301N, 301Y, 801A, 801C, 801D
    ANTWORTSCHALTUNG
    305
    DETEKTIONSSCHALTUNG
    310, 310A
    LOGARITHMISCHER ANTWORTABSCHNITT
    311
    PHOTOELEKTRISCHES UMSETZUNGSELEMENT
    312, 313, 315, 316, 347, 512
    nMOS-TRANSISTOR
    314, 314A, 314B, 345, 346, 411, 511
    pMOS-TRANSISTOR
    314A, 314B
    VORSPANNUNGSSCHALTUNG
    314C
    DAC
    314D
    VORSPANNUNGSSTEUERTRANSISTOR
    314E
    KONSTANTENSTROMQUELLE
    317
    SCHALTTRANSISTOR
    318, 319
    STEUERTRANSISTOR
    320
    DETEKTIONSBLOCK
    370
    PIXELSCHALTUNG
    370A
    AUSLESESCHALTUNG
    372
    ÜBERTRAGUNGSTRANSISTOR
    373
    RÜCKSETZTRANSISTOR
    374
    SCHWEBENDER DIFFUSIONSBEREICH
    375
    VERSTÄRKUNGSTRANSISTOR
    376
    AUSWAHLTRANSISTOR
    330
    BUFFER
    340
    DIFFERENZIERER
    341, 343
    KONDENSATOR
    342
    INVERTER
    344
    SCHALTER
    360
    ÜBERTRAGUNGSSCHALTUNG
    400
    AUSWAHLABSCHNITT
    410, 420
    SELEKTOR
    500
    VERGLEICHSABSCHNITT
    510, 520
    KOMPARATOR
    972, 973
    DUMMY-TRANSISTOR
    1001
    HALBLEITERSUBSTRAT
    1002
    WANNENSCHICHT
    1003
    GATE-ISOLIERFILM
    1004
    TRANSISTOR
    1010
    ZWISCHENSCHICHT-ISOLIERFILM
    1011
    DURCHKONTAKTIERUNGSVERDRAHTUNGSLEITUNG
    1012
    ABSCHIRMUNGSVERDRAHTUNGSLEITUNG
    3101
    GEMEINSAME LEITUNG
    LD, TG11 bis TG42
    ANSTEUERLEITUNG
    M1
    ERSTE VERDRAHTUNGSSCHICHT
    M2
    ZWEITE VERDRAHTUNGSSCHICHT
    M3
    DRITTE VERDRAHTUNGSSCHICHT
    M4
    VIERTE VERDRAHTUNGSSCHICHT
    N1
    KNOTEN (Nl-VERDRAHTUNGSLEITUNG)
    N2
    KNOTEN (N2-VERDRAHTUNGSLEITUNG)
    N3
    KNOTEN (N3-VERDRAHTUNGSLEITUNG)
    N4
    KNOTEN (N4-VERDRAHTUNGSLEITUNG)
    SN
    VERFASSUNGSKNOTEN
    VSL
    VERTIKALE SIGNALLEITUNG
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 5244587 B2 [0003]

Claims (20)

  1. Festkörper-Bildgebungsvorrichtung, die Folgendes umfasst: mehrere Pixel, die jeweils eine Leuchtdichtenänderung des einfallenden Lichts ausgeben; und eine Detektionsschaltung, die basierend auf der von jedem der Pixel ausgegebenen Leuchtdichtenänderung ein Ereignissignal ausgibt, wobei jedes der Pixel Folgendes enthält: ein photoelektrisches Umsetzungselement, das eine Ladung gemäß einer einfallenden Lichtmenge erzeugt; eine logarithmische Umsetzungsschaltung, die mit dem photoelektrischen Umsetzungselement verbunden ist und einen aus dem photoelektrischen Umsetzungselement fließenden Photostrom in ein Spannungssignal, das einem logarithmischen Wert des Photostroms entspricht, umsetzt; und einen ersten Transistor, dessen Drain mit einem Erfassungsknoten der logarithmischen Umsetzungsschaltung verbunden ist.
  2. Festkörper-Bildgebungsvorrichtung nach Anspruch 1, wobei eine Source des ersten Transistors mit einem ersten Potential, das gleich einem oder höher als ein Bezugspotential und niedriger als eine Stromversorgungsspannung ist, verbunden ist.
  3. Festkörper-Bildgebungsvorrichtung nach Anspruch 2, wobei jedes der Pixel ferner eine erste Schaltung enthält, die eine Leuchtdichtenänderung des einfallenden Lichts, das in das photoelektrische Umsetzungselement eingetreten ist, basierend auf dem aus der logarithmischen Umsetzungsschaltung ausgegebenen Spannungssignal ausgibt, und die Detektionsschaltung eine zweite Schaltung enthält, die das Ereignissignal basierend auf der von jedem der Pixel ausgegebenen Leuchtdichtenänderung ausgibt.
  4. Festkörper-Bildgebungsvorrichtung nach Anspruch 2, wobei das Bezugspotential entweder ein negatives Potential oder ein Massepotential ist.
  5. Festkörper-Bildgebungsvorrichtung nach Anspruch 2, wobei das erste Potential ein Potential ist, das niedriger ist als ein Potential des Erfassungsknotens bei normalem Betrieb der logarithmischen Umsetzungsschaltung.
  6. Festkörper-Bildgebungsvorrichtung nach Anspruch 2, wobei die logarithmische Umsetzungsschaltung Folgendes enthält: einen zweiten Transistor, dessen Gate mit dem photoelektrischen Umsetzungselement verbunden ist; und einen dritten Transistor, dessen Source mit dem photoelektrischen Umsetzungselement verbunden ist, wobei ein Gate des dritten Transistors mit einem Drain des zweiten Transistors verbunden ist, und der Erfassungsknoten eine Verdrahtungsleitung ist, die mit dem Gate des zweiten Transistors verbunden ist.
  7. Festkörper-Bildgebungsvorrichtung nach Anspruch 6, wobei jedes der Pixel ferner einen vierten Transistor enthält, dessen Drain mit dem Gate des zweiten Transistors und der Source des dritten Transistors verbunden ist und dessen Source mit dem photoelektrischen Umsetzungselement verbunden ist.
  8. Festkörper-Bildgebungsvorrichtung nach Anspruch 7, wobei jedes der Pixel ferner Folgendes enthält: einen fünften Transistor, dessen Source mit dem photoelektrischen Umsetzungselement verbunden ist; und eine Ausleseschaltung, die mit einem Drain des fünften Transistors verbunden ist und ein Pixelsignal gemäß einer in dem photoelektrischen Umsetzungselement erzeugten Ladung erzeugt.
  9. Festkörper-Bildgebungsvorrichtung nach Anspruch 8, wobei der erste Transistor über den fünften Transistor und den vierten Transistor mit dem Erfassungsknoten verbunden ist.
  10. Festkörper-Bildgebungsvorrichtung nach Anspruch 8, wobei jedes der Pixel ferner einen sechsten Transistor enthält, der mit dem Drain des vierten Transistors und mit dem Drain des fünften Transistors verbunden ist.
  11. Festkörper-Bildgebungsvorrichtung nach Anspruch 10, wobei der erste Transistor über den sechsten Transistor mit dem Erfassungsknoten verbunden ist.
  12. Festkörper-Bildgebungsvorrichtung nach Anspruch 8, wobei die Ausleseschaltung den ersten Transistor enthält, dessen Source mit dem Drain des fünften Transistors verbunden ist und dessen Drain mit dem ersten Potential verbunden ist.
  13. Festkörper-Bildgebungsvorrichtung nach Anspruch 12, wobei jedes der Pixel ferner einen sechsten Transistor enthält, der mit dem Drain des vierten Transistors und mit dem Drain des fünften Transistors verbunden ist.
  14. Festkörper-Bildgebungsvorrichtung nach Anspruch 8, wobei der erste Transistor über den vierten Transistor mit dem Erfassungsknoten verbunden ist.
  15. Festkörper-Bildgebungsvorrichtung nach Anspruch 7, wobei jedes der Pixel ferner Folgendes enthält: einen fünften Transistor, dessen Source mit dem Drain des vierten Transistors verbunden ist; und einen sechsten Transistor, dessen Drain mit dem Drain des vierten Transistors, mit der Source des dritten Transistors und mit dem Gate des zweiten Transistors verbunden ist und dessen Source mit dem Drain des fünften Transistors verbunden ist, und wobei der erste Transistor über den sechsten Transistor mit dem Erfassungsknoten verbunden ist.
  16. Festkörper-Bildgebungsvorrichtung nach Anspruch 15, wobei jedes der Pixel ferner eine Ausleseschaltung enthält, die mit dem Drain des fünften Transistors verbunden ist und ein Pixelsignal gemäß einer in dem photoelektrischen Umsetzungselement erzeugten Ladung erzeugt, und die Ausleseschaltung den ersten Transistor enthält, dessen Source mit dem Drain des fünften Transistors verbunden ist und dessen Drain mit dem ersten Potential verbunden ist.
  17. Festkörper-Bildgebungsvorrichtung nach Anspruch 1, wobei jedes der Pixel ferner einen fünften Transistor enthält, dessen Source mit dem photoelektrischen Umsetzungselement verbunden ist, und die Festkörper-Bildgebungsvorrichtung ferner eine gemeinsame Leitung enthält, die den Drain des fünften Transistors mit den mehreren Pixeln gemeinsam verbindet.
  18. Festkörper-Bildgebungsvorrichtung nach Anspruch 17, die ferner eine Ausleseschaltung umfasst, die mit der gemeinsamen Leitung verbunden ist und ein Pixelsignal gemäß einer in dem photoelektrischen Umsetzungselement jedes der Pixel erzeugten Ladung erzeugt.
  19. Festkörper-Bildgebungsvorrichtung nach Anspruch 17, wobei der erste Transistor mit der gemeinsamen Leitung verbunden ist und von den mehreren Pixeln gemeinsam verwendet wird.
  20. Festkörper-Bildgebungsvorrichtung nach Anspruch 1, wobei die photoelektrischen Umsetzungselemente, die in jedem der mehreren Pixel enthalten sind, in einer Matrix auf einer Elementbildungsfläche eines Halbleitersubstrats angeordnet sind, und der erste Transistor auf der Elementbildungsfläche zwischen den in der Matrix angeordneten photoelektrischen Umsetzungselementen angeordnet ist.
DE112021003422.7T 2020-06-26 2021-04-23 Festkörper-bildgebungsvorrichtung Pending DE112021003422T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020110956 2020-06-26
JP2020-110956 2020-06-26
JP2021-052370 2021-03-25
JP2021052370 2021-03-25
PCT/JP2021/016555 WO2021261069A1 (ja) 2020-06-26 2021-04-23 固体撮像装置

Publications (1)

Publication Number Publication Date
DE112021003422T5 true DE112021003422T5 (de) 2023-04-27

Family

ID=79282433

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021003422.7T Pending DE112021003422T5 (de) 2020-06-26 2021-04-23 Festkörper-bildgebungsvorrichtung

Country Status (7)

Country Link
US (1) US20230247314A1 (de)
EP (1) EP4175288A4 (de)
JP (1) JPWO2021261069A1 (de)
KR (1) KR20230028422A (de)
CN (1) CN115715468A (de)
DE (1) DE112021003422T5 (de)
WO (1) WO2021261069A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022188985A (ja) * 2021-06-10 2022-12-22 キヤノン株式会社 情報処理装置、情報処理方法およびプログラム
US12003870B2 (en) * 2022-04-15 2024-06-04 Sony Semiconductor Solutions Corporation Binning in hybrid pixel structure of image pixels and event vision sensor (EVS) pixels
WO2024018812A1 (ja) * 2022-07-19 2024-01-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2024034352A1 (ja) * 2022-08-10 2024-02-15 ソニーセミコンダクタソリューションズ株式会社 光検出素子、電子機器、及び、光検出素子の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5244587B2 (ja) 2005-06-03 2013-07-24 ウニヴェルズィテート チューリッヒ 時間依存性の画像データを検出するフォトアレイ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5244587B2 (de) 1974-05-02 1977-11-09
WO2017150240A1 (ja) * 2016-03-04 2017-09-08 ソニー株式会社 固体撮像素子、駆動方法、および電子機器
US10348994B2 (en) * 2017-04-06 2019-07-09 Samsung Electronics Co., Ltd. Intensity image acquisition from dynamic vision sensors
JP2019134271A (ja) * 2018-01-31 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2019239722A1 (ja) * 2018-06-12 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2022002355A (ja) * 2018-09-28 2022-01-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の制御方法および電子機器
JP2020072317A (ja) * 2018-10-30 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 センサ及び制御方法
JP2020088722A (ja) * 2018-11-29 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
WO2020129435A1 (ja) * 2018-12-18 2020-06-25 ソニーセミコンダクタソリューションズ株式会社 イメージセンサ、記録装置、リセット方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5244587B2 (ja) 2005-06-03 2013-07-24 ウニヴェルズィテート チューリッヒ 時間依存性の画像データを検出するフォトアレイ

Also Published As

Publication number Publication date
KR20230028422A (ko) 2023-02-28
EP4175288A4 (de) 2023-06-21
WO2021261069A1 (ja) 2021-12-30
EP4175288A1 (de) 2023-05-03
CN115715468A (zh) 2023-02-24
JPWO2021261069A1 (de) 2021-12-30
US20230247314A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
DE112021003422T5 (de) Festkörper-bildgebungsvorrichtung
DE112018005712T5 (de) Solid-state bildaufnahmeelement
DE112018004410T5 (de) Festkörper-bildsensor und elektronisches gerät
DE112018003978T5 (de) Festkörper-bildgebungsvorrichtung
DE112018005409T5 (de) Festkörper-bildgebungselement, bildgebungseinrichtung und steuerungsverfahren eines festkörper-bildgebungselements
DE112021002443T5 (de) Solid-State-Bildgebungselement
DE112019005786T5 (de) Festkörper-bildsensor und bildgebungsvorrichtung
DE112017006977T5 (de) Abbildungssystem und abbildungseinrichtung
DE112020004446T5 (de) Festkörperbildgebungsvorrichtung und bildgebungsvorrichtung mitkombinierten dynamic-vision-sensor- und bildgebungsfunktionen
DE112018001967T5 (de) Festkörper-bildaufnahmevorrichtung und elektronisches gerät
DE112019004581T5 (de) Festkörperbildgebungsvorrichtung und elektronische ausrüstung
DE112020002523T5 (de) Festkörper-bildgebungsvorrichtung und abstandsmessvorrichtung
DE112021004025T5 (de) Festkörperbildgebungsvorrichtung und steuerverfahren derselben
DE112018000861T5 (de) Abbildungssystem und abbildungsvorrichtung
DE112020002709T5 (de) Bildgebungssystem
DE112019005789T5 (de) Festkörperbildgebungsvorrichtung und elektronische Einrichtung
DE112020001607T5 (de) Fotodetektionsvorrichtung und elektronische einrichtung
DE112020002459T5 (de) Lichtempfangende vorrichtung, festkörper-bildgebungseinrichtung, elektronisches gerät und informationsverarbeitungssystem
DE202018006745U1 (de) Festkörper-Bildgebungselement und Bildgebungsvorrichtung
DE112021003436T5 (de) Festkörperbildgebungsvorrichtung und bildgebungsvorrichtung
DE112018001136T5 (de) Halbleitervorrichtung, Verfahren zur Herstellung einer Halbleitervorrichtung und elektronische Vorrichtung
DE112020003436T5 (de) Festkörper-Bildgebungselement, Bildgebungseinrichtung und Verfahren zum Steuern eines Festkörper-Bildgebungselements
DE112022001831T5 (de) Festkörper-bildgebungselement, bildgebungsvorrichtung und verfahren zum steuern eines festkörper-bildgebungselements
DE112021004397T5 (de) Festkörperbildgebungselement und bildgebungsvorrichtung
DE112020004202T5 (de) Bildgebungsvorrichtungen und Bildgebungseinrichtungen und Verfahren dafür