DE112021004397T5 - Festkörperbildgebungselement und bildgebungsvorrichtung - Google Patents

Festkörperbildgebungselement und bildgebungsvorrichtung Download PDF

Info

Publication number
DE112021004397T5
DE112021004397T5 DE112021004397.8T DE112021004397T DE112021004397T5 DE 112021004397 T5 DE112021004397 T5 DE 112021004397T5 DE 112021004397 T DE112021004397 T DE 112021004397T DE 112021004397 T5 DE112021004397 T5 DE 112021004397T5
Authority
DE
Germany
Prior art keywords
potential
transistor
input
gate
imaging element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021004397.8T
Other languages
English (en)
Inventor
Daisuke Nakagawa
Yosuke Ueno
Kouji Matsuura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of DE112021004397T5 publication Critical patent/DE112021004397T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals

Abstract

Die vorliegende Erfindung erhöht des Gestaltungsfreiheitsgrad in einem Festkörperbildgebungselement, das ein Logikgatter in einem Komparator aufweist. Eine Vergleichsschaltung vergleicht ein Eingangspotenzial, das eingegeben worden ist, mit einem vorbestimmten Referenzpotenzial und gibt eines eines Paars von Ausgangspotenzialen als ein Vergleichsergebnis aus. Eine Pegelverschiebungsschaltung gibt auf Grundlage des Vergleichsergebnisses eines eines Paars von Verschiebungspotenzialen, das eine größere Potenzialdifferenz als das Paar von Ausgangspotenzialen aufweist, als ein Ausgangssignal aus. Ein Logikgatter bestimmt, ob das Ausgangssignal höher als ein vorbestimmter Schwellenwert zwischen dem Paar von Verschiebungspotenzialen ist, und gibt ein Bestimmungsergebnis aus. Ein Zähler zählt einen Zählwert über eine Periode, bis das Bestimmungsergebnis invertiert ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Technologie betrifft ein Festkörperbildgebungselement. Insbesondere betrifft die vorliegende Technologie auf ein Festkörperbildgebungselement, das mit einem Komparator für jede Spalte versehen ist, und eine Bildgebungsvorrichtung.
  • STAND DER TECHNIK
  • Herkömmlicherweise wird in Festkörperbildgebungselementen und dergleichen aufgrund der einfachen Struktur oftmals ein Single-Slope-Analog-Digital-Wandler (ADC) zur Analog-Digital(AD)-Umwandlung verwendet. Der Single-Slope-ADC umfasst im Allgemeinen einen Komparator und einen Zähler, der das Zählen auf Grundlage eines Vergleichsergebnisses des Komparators durchführt. Beispielsweise wird ein Festkörperbildgebungselement vorgeschlagen, bei dem ein p-Kanal-Metall-Oxid-Halbleiter(pMOS)-Transistor, eine Stromquelle und ein Logikgatter (ein Inverter oder dergleichen) in einem Komparator bereitgestellt sind (siehe zum Beispiel Patentdokument 1). Der pMOS-Transistor und die Stromquelle sind mit einer Pixelschaltung in Reihe geschaltet, und der pMOS-Transistor vergleicht ein Pixelsignal von der Pixelschaltung mit einem Referenzsignal und gibt ein Vergleichsergebnis von einem Drain über den Inverter aus.
  • LISTE DER ANFÜHRUNGEN
  • PATENTDOKUMENT
  • Patentdokument 1: US-Patentanmeldung mit der Offenlegungs-Nr. 2018/0103222
  • KURZDARSTELLUNG DER ERFINDUNG
  • DURCH DIE ERFINDUNG ZU LÖSENDE PROBLEME
  • Bei dem oben beschriebenen Festkörperbildgebungselement wird eine Leistungsversorgung der Pixelschaltung gemeinsam durch den Komparator verwendet, sodass der Energieverbrauch im Vergleich zu einer Konfiguration, bei der die Leistungsversorgung getrennt von der Pixelschaltung auch in dem Komparator bereitgestellt ist, reduziert wird. Jedoch sind die Pixelschaltung, der pMOS-Transistor und die Stromquelle in dem oben beschriebenen Festkörperbildgebungselement in Reihe geschaltet und haben somit einen engen Spannungsbereich auf einer Eingangsseite des Inverters als bei einer Parallelschaltung. Ist der Spannungsbereich eng, so wird ein Ausgang des Inverters nicht zu einem Zeitpunkt invertiert, zu dem der Drain (also der Eingang des Inverters) des pMOS-Transistors invertiert wird, und es besteht die Möglichkeit, dass der Inverter eine Fehlfunktion aufweist. Ferner besteht, wenn der Spannungsbereich eng ist, die Möglichkeit, dass ein Leckstrom fließt, wenn der Eingang des Inverters einen Wert nahe einem Schwellenwert annimmt. Bei dem oben beschriebenen Festkörperbildgebungselement ist es notwendig, eine Leistungsversorgungsspannung ausreichend zu erhöhen und den Schwellenwert ausreichend zu verringern, um diese Fehlfunktion und diesen Leckstrom zu verhindern, und es besteht das Problem, dass der Gestaltungsfreiheitsgrad abnimmt.
  • Die vorliegende Technologie wurde im Hinblick auf eine solche Situation entwickelt, und eine ihrer Aufgaben besteht darin, einen Gestaltungsfreiheitsgrad in einem Festkörperbildgebungselement zu verbessern, in dem ein Logikgatter in einem Komparator bereitgestellt ist.
  • LÖSUNGEN DER PROBLEME
  • Die vorliegende Technologie wurde entwickelt, um das oben beschriebene Problem zu lösen, und ein erster Aspekt davon ist ein Festkörperbildgebungselement, das Folgendes umfasst: eine Vergleichsschaltung, die ein Eingangspotenzial, das eingegeben wurde, mit einem vorbestimmten Referenzpotenzial vergleicht und ein beliebiges eines Paars von Ausgangspotenzialen als Vergleichsergebnis ausgibt; eine Pegelverschiebungsschaltung, die auf Grundlage des Vergleichsergebnisses ein beliebiges eines Paars von Verschiebungspotenzialen mit einer größeren Potenzialdifferenz als das Ausgangspotenzialpaar als Ausgangssignal ausgibt; ein Logikgatter, das bestimmt, ob das Ausgangssignal höher als ein vorbestimmter Schwellenwert zwischen dem Paar von Verschiebungspotenzialen ist oder nicht, und ein Bestimmungsergebnis ausgibt; und einen Zähler, der einen Zählwert über einen Zeitraum zählt, bis das Bestimmungsergebnis invertiert ist. Dies bewirkt eine Verbesserung des Gestaltungsfreiheitsgrads.
  • Ferner kann in dem ersten Aspekt eines des Paars von Verschiebungspotenzialen ein Leistungsversorgungspotenzial sein, das höher als das Eingangspotenzial ist, und das andere des Paars von Verschiebungspotenzialen kann gleiche einem niedrigeren des Paars von Ausgangspotenzialen sein. Dies bewirkt, dass ein Spannungsbereich zu einer Leistungsversorgungsseite erweitert wird.
  • Ferner kann in dem ersten Aspekt eines des Paars von Verschiebungspotenzialen das gleiche Potenzial wie das Eingangspotenzial sein, und das andere des Paars von Verschiebungspotenzialen kann ein Standardpotenzial sein, das niedriger als ein niedrigeres des Paars von Ausgangspotenzialen ist. Dies bewirkt, dass der Spannungsbereich zu einer Masseseite erweitert wird.
  • Ferner kann in dem ersten Aspekt eines des Paars von Verschiebungspotenzialen ein Leistungsversorgungspotenzial sein, das höher als das Eingangspotenzial ist, und das andere des Paars von Verschiebungspotenzialen kann ein Standardpotenzial sein, das niedriger als ein niedrigeres des Paars von Ausgangspotenzialen ist. Dies bewirkt, dass der Spannungsbereich zu der Leistungsversorgungsseite und der Masseseite erweitert wird.
  • Ferner kann die Pegelverschiebungsschaltung in dem ersten Aspekt Folgendes umfassen: einen N-Transistor mit einem Gate, das mit einer vertikalen Signalleitung des Eingangspotenzials verbunden ist, und einer Source, in die das Vergleichsergebnis eingegeben wird; einen leistungsversorgungsseitigen Vorladetransistor, der ein Potenzial eines Drains des N- Transistors auf das Leistungsversorgungspotenzial initialisiert; einen P-Transistor mit einem Gate, das mit dem Drain des N-Transistors verbunden ist, und einem Drain, das mit dem Logikgatter verbunden ist; und einen standardseitigen Vorladetransistor, der ein Potenzial des Drains des P-Transistors auf das Standardpotenzial initialisiert. Dies bewirkt, dass ein Spannungskreis um die vier Transistoren erweitert wird.
  • Darüber hinaus kann in dem ersten Aspekt ferner ein Kurzschlusstransistor bereitgestellt sein, der das Gate und die Source des N-Transistors kurzschließt. Dies bewirkt, dass ein Leckstrom unterdrückt wird.
  • Ferner können in dem ersten Aspekt ein Backgate und die Source des N-Transistors kurzgeschlossen sein. Daher ist es möglich, eine durch das Potenzial (Eingangspotenzial) der vertikalen Signalleitung verursachte Änderung eines Schwellenwerts des N-Transistors zu unterdrücken.
  • Ferner kann in dem ersten Aspekt ein Backgate des N-Transistors auf Masse gelegt sein. Dies bewirkt, dass eine Montagefläche im Vergleich zu einem Fall, in dem das Backgate und die Source kurzgeschlossen sind, reduziert wird.
  • Ferner kann die Pegelverschiebungsschaltung in dem ersten Aspekt Folgendes umfassen: einen P-Transistor mit einem Gate, in das das Vergleichsergebnis eingegeben wird, und einer Source, die mit einer vertikalen Signalleitung des Eingangspotenzials verbunden ist; einen standardseitigen Vorladetransistor, der ein Potenzial eines Drains des P-Transistors auf das Standardpotenzial initialisiert; einen N-Transistor mit einem Gate, das mit dem Drain des P-Transistors verbunden ist, und einem Drain, das mit dem Logikgatter verbunden ist; und einen leistungsversorgungsseitigen Vorladetransistor, der ein Potenzial des Drains des N-Transistors auf das Leistungsversorgungspotenzial initialisiert. Dies bewirkt, dass der Normalbetrieb selbst in einem Fall durchgeführt werden kann, in dem ein Ausgangsspannungsbereich höher als eine Leistungsversorgungsspannung der Pegelverschiebungsschaltung ist.
  • Darüber hinaus kann in dem ersten Aspekt ferner ein Kurzschlusstransistor bereitgestellt sein, der die vertikale Signalleitung und das Gate des P-Transistors kurzschließt. Dies bewirkt, dass ein Leckstrom des P-Transistors unterdrückt wird.
  • Ferner kann die Vergleichsschaltung in dem ersten Aspekt Folgendes umfassen: einen Eingangstransistor mit einer Source, die mit der vertikalen Signalleitung verbunden ist, und einem Gate, in das das Referenzpotenzial eingegeben wird; und eine Stromquelle, die mit einem Drain des Eingangstransistors verbunden ist.
  • Ferner kann die Vergleichsschaltung in dem ersten Aspekt Folgendes umfassen: ein Paar von Kondensatoren, das eine Spannung zwischen dem Eingangspotenzial und dem Referenzpotenzial teilt; einen Eingangstransistor mit einem Gate, das mit einem Verbindungsknoten des Paars von Kondensatoren verbunden ist, und einer Source, in die ein Abfallpotenzial eingegeben wird, das niedriger als das Leistungsversorgungspotenzial ist; und eine Stromquelle, die mit einem Drain des Eingangstransistors verbunden ist.
  • Darüber hinaus kann in dem ersten Aspekt ferner eine Filterschaltung bereitgestellt sein, die eine Variation eines ersten Leistungsversorgungspotenzials unterdrückt, und die Filterschaltung kann zwischen einer Leistungsversorgungsleitung des ersten Leistungsversorgungspotenzials und der Pegelverschiebungsschaltung eingefügt sein. Dies bewirkt, dass Inter-Spalten-Interferenz (Streifenbildung) durch eine Leistungsversorgungspotenzialvariation der Pegelverschiebungsschaltung verursacht wird.
  • Ferner kann die Filterschaltung in dem ersten Aspekt einen Kondensator und einen Transistor umfassen, die in Reihe zwischen die Leistungsversorgungsleitung des ersten Leistungsversorgungspotenzials und die Pegelverschiebungsschaltung geschaltet sind. Dies bewirkt, dass eine Stromvariation unterdrückt wird.
  • Ferner kann in dem ersten Aspekt ein vorbestimmtes Potenzial zum konstanten Einschalten des Transistors an das Gate des Transistors angelegt werden. Daher wird eine RC-Filterschaltung gebildet, die einen Einschaltwiderstand des Transistors und des Kondensators umfasst. Dann kann ein Band des Filters durch ein an den oben beschriebenen Transistor angelegtes Potenzial gesteuert werden.
  • Darüber hinaus kann in dem ersten Aspekt ferner ein Zeitsteuerungsabschnitt bereitgestellt sein, der ein Steuersignal an das Gate des Transistors liefert. Dies ermöglicht eine dynamische Steuerung der Filterbandfunktion.
  • Ferner kann in dem ersten Aspekt das Eingangspotenzial einen Rücksetzpegel und einen Signalpegel umfassen, und der Zeitsteuerungsabschnitt kann den Transistor so steuern, dass er über eine erste Impulsperiode vor einer Zählperiode des Zählwerts entsprechend dem Rücksetzpegel durch das Steuersignal eingeschaltet wird. Daher kann die oben beschriebene Pegelverschiebungsschaltung zum Zeitpunkt des Vorladens zuverlässig initialisiert werden, eine gewünschte Filterfunktion kann während der Zählperiode implementiert werden.
  • Ferner kann in dem ersten Aspekt der Zeitsteuerungsabschnitt den Transistor so steuern, dass er durch das Steuersignal über sowohl eine zweite Impulsperiode als auch die erste Impulsperiode zwischen der Zählperiode des Zählwerts entsprechend dem Rücksetzpegel und einer Zählperiode des Zählwerts entsprechend dem Signalpegel eingeschaltet wird. Dies bewirkt, dass eine Leistungsversorgungsspannungsvariation selbst in einem Fall, in dem ein Wert des Kondensators relativ klein ist, zuverlässig unterdrückt wird.
  • Darüber hinaus kann in dem ersten Aspekt ferner eine Filterschaltung bereitgestellt sein, die eine Variation des zweiten Leistungsversorgungspotenzials unterdrückt, und die Filterschaltung kann zwischen einer Leistungsversorgungsleitung des zweiten Leistungsversorgungspotenzials und dem Logikgatter eingefügt sein. Dies bewirkt, dass eine Streifenbildung, die durch eine Leistungsversorgungspotenzialvariation des Logikgatters verursacht wird, unterdrückt wird.
  • Ferner ist ein zweiter Aspekt der vorliegenden Technologie eine Bildgebungsvorrichtung, die Folgendes umfasst: eine Vergleichsschaltung, die ein Eingangspotenzial, das eingegeben wurde, mit einem vorbestimmten Referenzpotenzial vergleicht und ein beliebiges eines Paars von Ausgangspotenzialen als Vergleichsergebnis ausgibt; eine Pegelverschiebungsschaltung, die auf Grundlage des Vergleichsergebnisses ein beliebiges eines Paars von Verschiebungspotenzialen mit einer größeren Potenzialdifferenz als das Ausgangspotenzialpaar als Ausgangssignal ausgibt; ein Logikgatter, das bestimmt, ob das Ausgangssignal höher als ein vorbestimmter Schwellenwert zwischen dem Paar von Verschiebungspotenzialen ist oder nicht, und ein Bestimmungsergebnis ausgibt; einen Zähler, der einen Zählwert über einen Zeitraum zählt, bis das Bestimmungsergebnis invertiert ist; und ein Speicherabschnitt, der Bilddaten speichert, in denen ein digitales Signal angeordnet ist, das den Zählwert angibt. Dies bewirkt eine Verbesserung des Gestaltungsfreiheitsgrads einer Schaltung in der Bildgebungsvorrichtung.
  • Figurenliste
    • 1 ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Bildgebungsvorrichtung in einer ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 2 ist ein Diagramm, das ein Beispiel einer gestapelten Struktur eines Festkörperbildgebungselements in der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 3 ist ein Blockdiagramm, das ein Konfigurationsbeispiel des Festkörperbildgebungselements in der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 4 ist ein Schaltbild, das ein Konfigurationsbeispiel einer Pixelschaltung in der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 5 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Spaltensignalverarbeitungsabschnitts in der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 6 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Komparators in der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 7 ist ein Schaltbild, das ein Konfigurationsbeispiel einer Pegelverschiebungsschaltung und von Invertern in der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 8 ist ein Diagramm zur Beschreibung einer Variation eines Ausgabewerts jeder Stufe in der ersten Ausführungsform der vorliegenden Technologie.
    • 9 ist ein Diagramm zur Beschreibung eines Ausgabebereichs jeder Stufe in der ersten Ausführungsform der vorliegenden Technologie.
    • 10 ist ein Zeitdiagramm, das ein Beispiel des Betriebs des Festkörperbildgebungselements in der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 11 ist ein Flussdiagramm, das ein Beispiel des Betriebs des Festkörperbildgebungselements in der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 12 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Komparators in einem ersten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 13 ist ein Schaltbild, das ein Konfigurationsbeispiel einer Pegelverschiebungsschaltung und eines Inverters in dem ersten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 14 ist ein Zeitdiagramm, das ein Beispiel des Betriebs eines Festkörperbildgebungselements in dem ersten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 15 ist ein Diagramm zur Beschreibung eines Ausgabebereichs jeder Stufe in dem ersten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie.
    • 16 ist ein Schaltbild, das ein Konfigurationsbeispiel einer Pegelverschiebungsschaltung und eines Inverters in einem zweiten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 17 ist ein Zeitdiagramm, das ein Beispiel eines Betriebs eines Festkörperbildgebungselements in dem zweiten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 18 ist ein Beispiel einer Querschnittsansicht des Festkörperbildgebungselements in dem zweiten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie.
    • 19 ist ein Schaltbild, das ein Konfigurationsbeispiel einer Pegelverschiebungsschaltung und eines Inverters in einem dritten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 20 ist ein Beispiel einer Querschnittsansicht eines Festkörperbildgebungselements in dem dritten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie.
    • 21 ist ein Schaltbild, das ein Konfigurationsbeispiel einer Pegelverschiebungsschaltung in einem vierten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 22 ist ein Zeitdiagramm, das ein Beispiel des Betriebs eines Festkörperbildgebungselements in dem vierten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 23 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Spaltensignalverarbeitungsabschnitts in einem fünften modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 24 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Komparators in dem fünften modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 25 ist ein Zeitdiagramm, das ein Beispiel des Betriebs eines Festkörperbildgebungselements in dem fünften modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 26 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Komparators in einem sechsten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 27 ist ein Zeitdiagramm, das ein Beispiel des Betriebs eines Festkörperbildgebungselements in dem sechsten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt.
    • 28 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Komparators in einer zweiten Ausführungsform der vorliegenden Technologie darstellt.
    • 29 ist ein Diagramm zur Beschreibung eines Streifenbildungsunterdrückungseffekts in der zweiten Ausführungsform der vorliegenden Technologie.
    • 30 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Komparators in einem ersten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt.
    • 31 ist ein Zeitdiagramm, das ein Beispiel des Betriebs eines Festkörperbildgebungselements in dem ersten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt.
    • 32 ist ein Zeitdiagramm, das ein anderes Beispiel des Betriebs des Festkörperbildgebungselements in dem ersten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt.
    • 33 ist ein Diagramm zur Beschreibung eines Streifenbildungsunterdrückungseffekts in dem ersten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie.
    • 34 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Komparators in einem zweiten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt.
    • 35 ist ein Schaltbild, das ein Konfigurationsbeispiel einer Differenzverstärkerschaltung in dem zweiten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt.
    • 36 ist ein Schaltbild, das ein Konfigurationsbeispiel einer Verstärkerschaltung und von Logikgattern in dem zweiten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt.
    • 37 ist ein Diagramm, das ein Beispiel von Wellenformen einer Spannung und eines Stroms in einem Vergleichsbeispiel darstellt.
    • 38 ist ein Diagramm, das ein anderes Beispiel der Wellenformen der Spannung und des Stroms in dem Vergleichsbeispiel darstellt.
    • 39 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Komparators in einem dritten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt.
    • 40 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Komparators in einem vierten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt.
    • 41 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Komparators in einem fünften modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt.
    • 42 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Komparators in einem sechsten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt.
    • 43 ist ein Schaltbild, das ein Konfigurationsbeispiel einer Differenzverstärkerschaltung in dem sechsten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt.
    • 44 ist ein Schaltbild, das ein Konfigurationsbeispiel einer Verstärkerschaltung in dem sechsten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt.
    • 45 ist ein Blockdiagramm, das ein Beispiel einer schematischen Konfiguration eines Fahrzeugsteuersystems darstellt.
    • 46 ist ein erläuterndes Diagramm, das ein Beispiel einer Installationsposition eines Bildgebungsabschnitts darstellt.
  • MODUS ZUM AUSFÜHREN DER ERFINDUNG
  • Im Folgenden werden Modi zum Ausführen der vorliegenden Technologie (nachfolgend als Ausführungsformen bezeichnet) beschrieben. Die Beschreibung erfolgt in der folgenden Reihenfolge.
    1. 1. Erste Ausführungsform (Beispiel, bei dem der Spannungsbereich durch eine Pegelverschiebungsschaltung erweitert wird)
    2. 2. Zweite Ausführungsform (Beispiel, bei dem eine Potenzialvariation durch eine Filterschaltung unterdrückt wird)
    3. 3. Beispiel für eine Anwendung auf einen mobilen Körper
  • <1. Erste Ausführungsform>
  • [Konfigurationsbeispiel einer Bildgebungsvorrichtung]
  • 1 ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Bildgebungsvorrichtung 100 in einer ersten Ausführungsform der vorliegenden Technologie darstellt. Die Bildgebungsvorrichtung 100 ist eine Vorrichtung, die zum bildlichen Erfassen von Bilddaten ausgelegt ist, und umfasst einen optischen Abschnitt 110, ein Festkörperbildgebungselement 200 und eine Digitalsignalverarbeitungs(DSP)-Schaltung 120. Die Bildgebungsvorrichtung 100 umfasst ferner einen Anzeigeabschnitt 130, einen Bedienungsabschnitt 140, einen Bus 150, einen Framespeicher 160, einen Speicherabschnitt 170 und einen Leistungsversorgungsabschnitt 180. Als Bildgebungsvorrichtung 100 wird eine an einem Smartphone montierte Kamera, eine an einem Fahrzeug montierte Kamera oder dergleichen angenommen.
  • Der optische Abschnitt 110 sammelt Licht von einem Objekt und leitet das Licht zu dem Festkörperbildgebungselement 200. Das Festkörperbildgebungselement 200 erzeugt Bilddaten durch fotoelektrische Umwandlung. Das Festkörperbildgebungselement 200 liefert die erzeugten Bilddaten über eine Signalleitung 209 an die DSP-Schaltung 120.
  • Die DSP-Schaltung 120 führt eine vorbestimmte Signalverarbeitung an den Bilddaten aus. Die DSP-Schaltung 120 gibt die verarbeiteten Bilddaten über den Bus 150 an den Framespeicher 160 und dergleichen aus.
  • Der Anzeigeabschnitt 130 zeigt die Bilddaten an. Als Anzeigeabschnitt 130 wird beispielsweise ein Flüssigkristallpanel oder ein Organische-Elektrolumineszenz(EL)-Panel angenommen. Der Bedienungsabschnitt 140 erzeugt ein Bedienungssignal gemäß einem Bedienvorgang eines Benutzers.
  • Der Bus 150 ist ein gemeinsamer Pfad, der zur Übertragung und zum Empfang von Daten zwischen dem optischen Abschnitt 110, dem Festkörperbildgebungselement 200, der DSP-Schaltung 120, dem Anzeigeabschnitt 130, dem Bedienungsabschnitt 140, dem Framespeicher 160, dem Speicherabschnitt 170 und dem Leistungsversorgungsabschnitt 180 ausgelegt ist.
  • Der Framespeicher 160 hält die Bilddaten. Der Speicherabschnitt 170 speichert verschiedene Arten von Daten, wie etwa Bilddaten. Der Leistungsversorgungsabschnitt 180 liefert Energie an das Festkörperbildgebungselement 200, die DSP-Schaltung 120, den Anzeigeabschnitt 130 und dergleichen.
  • 2 ist ein Diagramm, das ein Beispiel einer gestapelten Struktur des Festkörperbildgebungselements 200 in der ersten Ausführungsform der vorliegenden Technologie darstellt. Das Festkörperbildgebungselement 200 umfasst einen Schaltungschip 202 und einen auf dem Schaltungschip 202 gestapelten Lichtempfangschip 201. Diese Chips sind über einen Verbindungsabschnitt, wie etwa eine Durchkontaktierung, elektrisch verbunden. Es sei angemerkt, dass die Verbindung außer durch die Durchkontaktierung auch durch Cu-Cu-Bonden oder einen Kontakthügel hergestellt werden kann.
  • <Konfigurationsbeispiel des Festkörperbildgebungselements>
  • 3 ist ein Blockdiagramm, das ein Konfigurationsbeispiel des Festkörperbildgebungselements 200 in der ersten Ausführungsform der vorliegenden Technologie darstellt. Das Festkörperbildgebungselement 200 umfasst eine Vertikalscanschaltung 210, einen Zeitsteuerungsabschnitt 220, einen Digital-Analog-Wandler (DAC) 230, einen Pixelarrayabschnitt 240, einen Spaltensignalverarbeitungsabschnitt 260 und eine Horizontalscanschaltung 270. In dem Pixelarrayabschnitt 240 sind mehrere Pixelschaltungen 250 in einem zweidimensionalen Gittermuster angeordnet.
  • Der Pixelarrayabschnitt 240 ist beispielsweise auf dem Lichtempfangschip 201 angeordnet, und die verbleibenden Schaltungen sind auf dem Schaltungschip 202 angeordnet. Es sei angemerkt, dass die in den jeweiligen Chips angeordneten Schaltungen nicht auf die in der Zeichnung veranschaulichten beschränkt sind.
  • Die Vertikalscanschaltung 210 wählt nacheinander Zeilen in dem Pixelarrayabschnitt 240 aus und steuert sie an.
  • Der Zeitsteuerungsabschnitt 220 steuert Betriebszeitpunkte der Vertikalscanschaltung 210, des DAC 230, des Spaltensignalverarbeitungsabschnitts 260 und der Horizontalscanschaltung 270 synchron mit einem Vertikalsynchronisationssignal VSYNC.
  • Der DAC 230 erzeugt ein Sägezahnwellen-ähnliches Rampensignal und liefert das erzeugte Rampensignal als Referenzsignal an den Spaltensignalverarbeitungsabschnitt 260.
  • Die Pixelschaltung 250 erzeugt ein analoges Pixelsignal durch fotoelektrische Umwandlung unter der Steuerung der Vertikalscanschaltung 210. Die Pixelschaltung 250 jeder Spalte gibt das Pixelsignal über eine vertikale Signalleitung (nicht veranschaulicht) an den Spaltensignalverarbeitungsabschnitt 260 aus.
  • In dem Spaltensignalverarbeitungsabschnitt 260 ist ein ADC (nicht veranschaulicht) für jede Spalte der Pixelschaltungen 250 angeordnet. Jeder der ADCs wandelt das Pixelsignal der entsprechenden Spalte in ein digitales Signal um und gibt das digitale Signal unter der Steuerung der Horizontalscanschaltung 270 an die DSP-Schaltung 120 aus.
  • Die Horizontalscanschaltung 270 steuert den Spaltensignalverarbeitungsabschnitt 260 zum sequenziellen Ausgeben der digitalen Signale.
  • [Konfigurationsbeispiel der Pixelschaltung]
  • 4 ist ein Schaltbild, das ein Konfigurationsbeispiel der Pixelschaltung 250 in der ersten Ausführungsform der vorliegenden Technologie darstellt. Die Pixelschaltung 250 umfasst ein fotoelektrisches Umwandlungselement 251, einen Übertragungstransistor 252, einen Rücksetztransistor 253, eine Floating-Diffusion-Schicht 254, einen Verstärkungstransistor 255 und einen Auswahltransistor 256. Ferner sind vertikale Signalleitungen 259 für jede Spalte entlang einer vertikalen Richtung in dem Pixelarrayabschnitt 240 verlegt.
  • Das fotoelektrische Umwandlungselement 251 wandelt einfallendes Licht fotoelektrisch um, um eine Ladung zu erzeugen. Der Übertragungstransistor 252 überträgt die Ladung von dem fotoelektrischen Umwandlungselement 251 zu der Floating-Diffusion-Schicht 254 gemäß einem Ansteuerungssignal TRG von der Vertikalscanschaltung 210.
  • Der Rücksetztransistor 253 extrahiert und initialisiert die Ladung von der Floating-Diffusion-Schicht 254 gemäß einem Ansteuerungssignal RST von der Vertikalscanschaltung 210.
  • Die Floating-Diffusion-Schicht 254 akkumuliert die Ladung und erzeugt eine der Ladungsmenge entsprechende Spannung. Der Verstärkungstransistor 255 verstärkt die Spannung der Floating-Diffusion-Schicht 254.
  • Der Auswahltransistor 256 gibt ein Signal der verstärkten Spannung als ein Pixelsignal über die vertikale Signalleitung 259 an den Spaltensignalverarbeitungsabschnitt 260 gemäß einem Ansteuerungssignal SEL von der Vertikalscanschaltung 210 aus.
  • [Konfigurationsbeispiel des Spaltensignalverarbeitungsabschnitts]
  • 5 ist ein Blockdiagramm, das ein Konfigurationsbeispiel des Spaltensignalverarbeitungsabschnitts 260 in der ersten Ausführungsform der vorliegenden Technologie darstellt. In dem Spaltensignalverarbeitungsabschnitt 260 sind für jede Spalte ein Komparator 300, ein Zähler 261 und ein Latch 262 angeordnet. Wenn die Anzahl von Spalten N beträgt (N ist eine ganze Zahl), sind N Komparatoren 300, N Zähler 261 und N Latches 262 angeordnet.
  • Der Komparator 300 vergleicht das Referenzsignal von dem DAC 230 mit dem Pixelsignal von der entsprechenden Spalte. Im Folgenden wird ein Potenzial des Referenzsignals als Referenzpotenzial VRMP bezeichnet, und ein Potenzial der vertikalen Signalleitung 259, die das Pixelsignal überträgt, wird als ein Eingangspotenzial VVSL bezeichnet. Der Komparator 300 liefert ein Ausgangssignal VCO, das ein Vergleichsergebnis angibt, an den Zähler 261 der entsprechenden Spalte.
  • Außerdem wird ein Pegel (also das Eingangspotenzial VVSL) des Pixelsignals, wenn die Pixelschaltung 250 initialisiert wird, im Folgenden als „Rücksetzpegel“ bezeichnet, und ein Pegel des Pixelsignals, wenn die Ladung zu der Floating-Diffusion-Schicht 254 übertragen wird, wird im Folgenden als „Signalpegel“ bezeichnet.
  • Der Zähler 261 zählt einen Zählwert über eine Periode, bis das Ausgangssignal VCO invertiert ist. Beispielsweise führt der Zähler 261 eine Abwärtszählung über eine Periode durch, bis das dem Rücksetzpegel entsprechende Ausgangssignal VCO invertiert ist, und führt eine Aufwärtszählung über eine Periode durch, bis das dem Signalpegel entsprechende Ausgangssignal VCO invertiert ist. Daher wird eine Korrelierte-Doppelabtastung(CDS)-Verarbeitung implementiert, um eine Differenz zwischen dem Rücksetzpegel und dem Signalpegel zu erhalten.
  • Dann bewirkt der Zähler 261, dass das Latch 262 ein digitales Signal hält, das den Zählwert angibt. Der Komparator 300 und der Zähler 261 implementieren eine AD-Umwandlungsverarbeitung, um ein analoges Pixelsignal in ein digitales Signal umzuwandeln. Das heißt, der Komparator 300 und der Zähler 261 fungieren als ADC. Der ADC, der den Komparator und den Zähler verwendet, wie oben beschrieben, wird allgemein als Single-Slope-ADC bezeichnet.
  • Es sei angemerkt, dass die CDS-Verarbeitung durch die Aufwärtszählung und die Abwärtszählung implementiert wird, jedoch nicht auf diese Konfiguration beschränkt ist. Der Zähler 261 kann nur eine Aufwärtszählung oder nur eine Abwärtszählung durchführen, und eine Schaltung in der nachfolgenden Stufe kann die CDS-Verarbeitung zum Erhalten der Differenz ausführen.
  • Der Latch 262 hält das digitale Signal. Der Latch 262 gibt das gehaltene digitale Signal unter der Steuerung der Horizontalscanschaltung 270 aus.
  • [Konfigurationsbeispiel des Komparators]
  • 6 ist ein Schaltbild, das ein Konfigurationsbeispiel des Komparators 300 in der ersten Ausführungsform der vorliegenden Technologie darstellt. Der Komparator 300 umfasst eine Vergleichsschaltung 310, eine Pegelverschiebungsschaltung 320 und Inverter 330 und 340.
  • In der Vergleichsschaltung 310 sind Kondensatoren 311 und 314, ein Eingangstransistor 312, ein Auto-Zero-Transistor 313, ein Klemmtransistor 315, ein Ausgangstransistor 316 und Stromquellen 317 und 318 bereitgestellt.
  • Der Kondensator 311 ist zwischen dem DAC 230 und einem Gate des Eingangstransistors 312 eingefügt.
  • Der Eingangstransistor 312 weist eine Source auf, die mit der vertikalen Signalleitung 259 verbunden ist, und das Eingangspotenzial VVSL, bei dem es sich um das Potenzial der vertikalen Signalleitung 259 handelt, wird in die Source eingegeben. Ferner wird das Referenzpotenzial VRMP über den Kondensator 311 in das Gate des Eingangstransistors 312 eingegeben. Wenn das in die Source eingegebene Eingangspotenzial VVSL und das in das Gate eingegebene Referenzpotenzial VRMP im Wesentlichen übereinstimmen, gibt der Eingangstransistor 312 ein Signal mit einem Pegel, der dem Eingangspotenzial VVSL und dem Referenzpotenzial VRMP entspricht, aus einem Drain als Vergleichsergebnis CMP1 aus. Hier bedeutet „im Wesentlichen übereinstimmend“, dass jeweilige Potenziale von Vergleichszielen vollständig übereinstimmen oder eine Differenz zwischen ihnen innerhalb eines vorbestimmten zulässigen Werts liegt. Dieser zulässige Wert wird auf einen Schwellenwert Vt des Eingangstransistors 312 eingestellt. Als Eingangstransistor 312 wird beispielsweise ein pMOS-Transistor verwendet.
  • Ferner ist es wünschenswert, dass ein Backgate und die Source des Eingangstransistors 312 kurzgeschlossen sind, um einen Backgate-Effekt zu unterdrücken.
  • Der Auto-Zero-Transistor 313 erzeugt einen Kurzschluss zwischen dem Gate und dem Drain des Eingangstransistors 312 gemäß einem Steuersignal AZSW von dem Zeitsteuerungsabschnitt 220. Als Auto-Zero-Transistor 313 wird beispielsweise ein pMOS-Transistor verwendet.
  • Die Stromquelle 317 ist zwischen dem Drain des Eingangstransistors 312 und einem vorbestimmten Standardpotenzial VSSB eingefügt. Die Stromquelle 317 liefert einen konstanten Strom. Die Stromquelle 317 wird durch einen n-Kanal-Metall-Oxid-Halbleiter(nMOS)-Transistor oder dergleichen umgesetzt.
  • Der Kondensator 314 ist zwischen der Source und dem Drain des Eingangstransistors 312 eingefügt.
  • Der Klemmtransistor 315 ist zwischen der Source und dem Drain des Eingangstransistors 312 eingefügt. Als Klemmtransistor 315 wird ein p-Kanal-MOS(pMOS)-Transistor verwendet, und ein Gate davon ist mit einem Drain kurzgeschlossen. Außerdem sind ein Backgate und eine Source des Klemmtransistors 315 wünschenswerterweise kurzgeschlossen. Der Klemmtransistor 315 kann eine Abnahme einer Drain-Spannung unterdrücken, wenn sich der Eingangstransistor 312 in einem Aus-Zustand befindet. Ein Potenzial, das um eine Drain-Source-Spannung des Klemmtransistors 315 niedriger als das Eingangspotenzial VVSL ist, wird im Folgenden als „Klemmpotenzial VCLP“ bezeichnet.
  • Eine Source des Ausgangstransistors 316 ist mit der vertikalen Signalleitung 259 verbunden und das Eingangspotenzial VVSL wird in die Source eingegeben. Ferner ist ein Gate des Ausgangstransistors 316 mit dem Drain des Eingangstransistors 312 verbunden und empfängt eine Eingabe des Vergleichsergebnisses CMP1. Als Ausgangstransistor 316 wird beispielsweise ein pMOS-Transistor verwendet. Ferner sind ein Backgate und die Source des Ausgangstransistors 316 wünschenswerterweise kurzgeschlossen.
  • Der Ausgangstransistor 316 gibt ein Signal, das angibt, ob eine Differenz zwischen dem in die Source eingegebenen Eingangspotenzial VVSL und dem in das Gate eingegebenen Vergleichsergebnis CMP1 eine vorbestimmte Schwellenspannung überschreitet, von einem Drain als Vergleichsergebnis CMP2 aus. Das Vergleichsergebnis CMP2 wird in die
  • Pegelverschiebungsschaltung 320 eingegeben.
  • Hier variiert, wenn das Pixelsignal und das Referenzsignal im Wesentlichen übereinstimmen, die Drain-Spannung (also das Vergleichsergebnis CMP1) des Eingangstransistors 312 gemäß dem Pegel des Pixelsignals. Daher kann in einem Fall, in dem das Vergleichsergebnis CMP1 beispielsweise in eine nachfolgende Schaltung mit einem festen Schwellenwert basierend auf einem Massepotenzial eingegeben wird, ein Zeitpunkt, zu dem die Drain-Spannung invertiert wird, von einem idealen Zeitpunkt, zu dem das Pixelsignal und das Referenzsignal im Wesentlichen übereinstimmen, abweichen.
  • Die Verbindung in der Zeichnung ermöglicht, dass eine Drain-Source-Spannung des Eingangstransistors 312 als eine Gate-Source-Spannung des Ausgangstransistors 316 eingegeben wird. Da ein Variationsbetrag der Drain-Spannung des Eingangstransistors 312 gleich einem Variationsbetrag der Spannung des Pixelsignals ist, wird das Vergleichsergebnis CMP2 von dem Ausgangstransistor 316 zum idealen Zeitpunkt, zu dem das Pixelsignal und die Referenzsignal im Wesentlichen übereinstimmen, invertiert. In einem Fall, in dem das Vergleichsergebnis CMP2 beispielsweise mit der nachfolgenden Schaltung verbunden ist, die den festen Schwellenwert basierend auf dem Massepotenzial aufweist, variiert das Vergleichsergebnis CMP2 in Abhängigkeit von dem Pegel des Pixelsignals ähnlich wie das Vergleichsergebnis CMP1, jedoch ist es weniger wahrscheinlich, dass ein Fehler auftritt, da eine Verstärkung höher als die des Vergleichsergebnisses CMP1 ist. Auf diese Weise kann der Fehler des Invertierungszeitpunkts unterdrückt werden, indem der Ausgangstransistor 316 hinzugefügt wird.
  • Die Stromquelle 318 ist zwischen dem Drain des Ausgangstransistors 316 und dem Standardpotenzial VSSB eingefügt und liefert einen konstanten Strom. Die Stromquelle 318 wird durch einen nMOS-Transistor oder dergleichen umgesetzt. Im Folgenden wird ein Potenzial auf der Leistungsversorgungsseite der Stromquelle 318 (also ein Potenzial, das um eine Drain-Source-Spannung Vds des nMOS-Transistors höher als das Standardpotenzial VSSB ist) als ein „Stromquellenbetriebspotenzial Vds'“ bezeichnet.
  • Es sei angemerkt, dass der Kondensator 314, der Klemmtransistor 315 und der Ausgangstransistor 316 in der Vergleichsschaltung 310 angeordnet sind, es jedoch auch möglich ist, eine Konfiguration zu verwenden, bei der mindestens einer von diesen nicht bereitgestellt ist. Wenn der Ausgangstransistor 316 nicht bereitgestellt ist, ist die Stromquelle 318 nicht notwendig.
  • Das Referenzpotenzial VRMP ist höher eingestellt als die Auto-Zero-Zeit, wenn die AD-Umwandlung gestartet wird, und nimmt mit Ablauf der Zeit innerhalb einer AD-Umwandlungsperiode ab. Hier ist die AD-Umwandlungsperiode eine Periode, für die der Zähler 261 Zählen durchführt. Zu Beginn der AD-Umwandlungsperiode wird der Eingangstransistor 312 der ersten Stufe in den Aus-Zustand versetzt, ein Strom fließt durch den Klemmtransistor 315 und das durch den Klemmtransistor 315 bestimmte Klemmpotenzial VCLP wird als das Vergleichsergebnis CMP1 ausgegeben. Der Ausgangstransistor 316 der zweiten Stufe wird in einen Ein-Zustand versetzt und gibt das Eingangspotenzial VVSL als das Vergleichsergebnis CMP2 aus.
  • Dann geht, wenn das Referenzpotenzial VRMP abnimmt und ein Gate-Potenzial des Eingangstransistors 312 in dem oben beschriebenen im Wesentlichen übereinstimmenden Zustand niedriger als ein durch Subtrahieren des Schwellenwerts Vt des Eingangstransistors von dem Eingangspotenzial VVSL erhaltener Wert wird, der Eingangstransistor 312 der ersten Stufe in den Ein-Zustand über, und das Vergleichsergebnis CMP1 wird auf das Eingangspotenzial VVSL invertiert. Der Ausgangstransistor 316 der zweiten Stufe geht in den Aus-Zustand über, und das Vergleichsergebnis CMP2 wird auf das Stromquellenbetriebspotenzial Vds' invertiert.
  • Auf diese Weise vergleicht die Vergleichsschaltung 310 das Eingangspotenzial VVSL mit dem Referenzpotenzial VRMP und gibt das Eingangspotenzial VVSL oder das Stromquellenbetriebspotenzial Vds' als das Vergleichsergebnis CMP2 aus.
  • Die Pegelverschiebungsschaltung 320 gibt ein beliebiges eines Paars von Potenzialen (mit anderen Worten eines hohen Pegels und eines niedrigen Pegels), das eine größere Potenzialdifferenz als das Eingangspotenzial VVSL und das Stromquellenbetriebspotenzial Vds' aufweist, als ein Ausgangssignal auf Grundlage des Vergleichsergebnisses CMP2 an den Inverter 330 aus. Der hohe Pegel wird beispielsweise auf ein Leistungsversorgungspotenzial eingestellt, das höher als das Eingangspotenzial VVSL ist. Der niedrige Pegel wird beispielsweise so eingestellt, dass er im Wesentlichen gleich dem Stromquellenbetriebspotenzial Vds' ist. Es sei angemerkt, dass das Eingangspotenzial VVSL und das Stromquellenbetriebspotenzial Vds' einem Beispiel eines in den Ansprüchen beschriebenen Paars von Ausgangspotenzialen entsprechen. Das Leistungsversorgungspotenzial und das Stromquellenbetriebspotenzial Vds' entsprechen einem Beispiel eines in den Ansprüchen beschriebenen Paars von Verschiebungspotenzialen.
  • Der Inverter 330 bestimmt, ob das Ausgangssignal der Pegelverschiebungsschaltung 320 höher als eine vorbestimmte Schwellen ist oder nicht und gibt ein Bestimmungsergebnis an den Inverter 340 aus. Der Schwellenwert wird auf ein Potenzial zwischen dem Leistungsversorgungspotenzial und dem Stromquellenbetriebspotenzial Vds' eingestellt. Ferner wird das Bestimmungsergebnis in einem Fall, in dem das Ausgangssignal der Pegelverschiebungsschaltung 320 auf dem hohen Pegel ist, auf den niedrigen Pegel gesetzt, und in einem Fall, in dem das Ausgabesignal auf dem niedrigen Pegel ist, wird das Bestimmungsergebnis auf den hohen Pegel gesetzt.
  • Der Inverter 340 hat eine ähnliche Schaltungskonfiguration wie der Inverter 330. Der Inverter 340 gibt das Bestimmungsergebnis als das Ausgangssignal VCO an den Zähler 261 aus.
  • Es sei angemerkt, dass anstelle des Inverters 330 ein anderes Logikgatter, wie etwa ein Puffer oder ein Negativ-ODER-Gatter (NOR-Gatter), bereitgestellt werden kann. Der Inverter 330 ist ein Beispiel eines in den Ansprüchen beschriebenen Logikgatters.
  • [Konfigurationsbeispiel der Pegelverschiebungsschaltung]
  • 7 ist ein Schaltbild, das ein Konfigurationsbeispiel der Pegelverschiebungsschaltung 320 und der Inverter 330 und 340 in der ersten Ausführungsform der vorliegenden Technologie darstellt. Die Pegelverschiebungsschaltung 320 umfasst einen Vorladetransistor 321 und einen nMOS-Transistor 322. Als Vorladetransistor 321 wird beispielsweise ein pMOS-Transistor verwendet.
  • Ferner umfasst der Inverter 330 einen pMOS-Transistor 331 und einen nMOS-Transistor 332. Der Inverter 340 umfasst einen pMOS-Transistor 341 und einen nMOS-Transistor 342.
  • Der Vorladetransistor 321 weist eine Source, die mit einem Leistungsversorgungspotenzial VDDB verbunden ist, und ein Gate, in das eine Eingabe eines Steuersignals PreChg von dem Zeitsteuerungsabschnitt 220 eingegeben wird, auf. Der Vorladetransistor 321 weist einen Drain auf, der mit einem Drain des nMOS-Transistors 322 verbunden ist. Hier ist das Leistungsversorgungspotenzial VDDB ein Leistungsversorgungspotenzial, das sich von einem Leistungsversorgungspotenzial VDDA der Pixelschaltung 250 unterscheidet. Ferner sind die Komparatoren 300 der jeweiligen Spalten gemeinsam mit einer Leistungsversorgungsleitung verbunden, die das Leistungsversorgungspotenzial VDDB liefert.
  • Der nMOS-Transistor 322 weist ein Gate, das mit der vertikalen Signalleitung 259 verbunden ist, und eine Source, in die das Vergleichsergebnis CMP2 von dem Ausgangstransistor 316 eingegeben wird, auf. Ferner ist ein Verbindungsknoten des Vorladetransistors 321 und des nMOS-Transistors 322 mit dem Inverter 330 verbunden, und ein Ausgangssignal OUT wird von dem Verbindungsknoten ausgegeben. Ein Backgate und die Source des nMOS-Transistors 322 sind kurzgeschlossen.
  • Der pMOS-Transistor 331 und der nMOS-Transistor 332 in dem Inverter 330 sind zwischen einem Leistungsversorgungspotenzial VDDC und einem Standardpotenzial VSSC in Reihe geschaltet. Das Ausgangssignal OUT wird in die Gates dieser Transistoren eingegeben. Ein invertiertes Signal INV wird von dem Verbindungsknoten des pMOS-Transistors 331 und des nMOS-Transistors 332 an den Inverter 340 ausgegeben. Hier ist das Leistungsversorgungspotenzial VDDC ein Leistungsversorgungspotenzial, das niedriger als das Leistungsversorgungspotenzial VDDB ist. Ferner ist das Standardpotenzial VSSC ein Potenzial, das sich von dem Standardpotenzial VSSB unterscheidet.
  • Der pMOS-Transistor 341 und der nMOS-Transistor 342 in dem Inverter 340 sind zwischen dem Leistungsversorgungspotenzial VDDC und dem Standardpotenzial VSSC in Reihe geschaltet. Das invertierte Signal INV wird in die Gates dieser Transistoren eingegeben. Das Ausgangssignal VCO wird von einem Verbindungsknoten des pMOS-Transistors 341 und des nMOS-Transistors 342 an den Zähler 261 ausgegeben.
  • Die Inverter 330 und 340 können das Leistungsversorgungspotenzial VDDB der vorhergehenden Stufe in das Leistungsversorgungspotenzial VDDC umwandeln.
  • Der Zeitsteuerungsabschnitt 220 versetzt den Vorladetransistor 321 durch das Steuersignal PreChg unmittelbar vor der AD-Umwandlungsperiode in den Ein-Zustand. Der Vorladetransistor 321 lädt im Ein-Zustand eine parasitäre Kapazität 323 vor und initialisiert den Drain des nMOS-Transistors 322 auf das Leistungsversorgungspotenzial VDDB. Außerdem wird der Vorladetransistor 321 während der AD-Umwandlungsperiode in den Aus-Zustand gesteuert.
  • Wenn die AD-Umwandlung gestartet wird, wird das Vergleichsergebnis CMP2 zum Eingangspotenzial VVSL (hoher Pegel). Zu diesem Zeitpunkt wird der nMOS-Transistor 322 in den Aus-Zustand versetzt, und das Leistungsversorgungspotenzial VDDB der vorgeladenen parasitären Kapazität 323 wird als das Ausgangssignal OUT ausgegeben.
  • Dann geht, wenn das Vergleichsergebnis CMP2 auf das Stromquellenbetriebspotenzial Vds' (niedriger Pegel) invertiert wird, der nMOS-Transistor 322 in den Ein-Zustand über, und das Potenzial des Ausgangssignals OUT wird auf das Stromquellenbetriebspotenzial Vds' invertiert.
  • 8 ist ein Diagramm zur Beschreibung einer Variation eines Ausgabewerts jeder Stufe in der ersten Ausführungsform der vorliegenden Technologie. Wenn die AD-Umwandlung gestartet wird, wird das Referenzpotenzial VRMP höher eingestellt als ein Auto-Zero-Potenzial VAZ. Zu diesem Zeitpunkt gibt der Eingangstransistor 312 der ersten Stufe das Vergleichsergebnis CMP1 des Klemmpotenzials VCLP (niedriger Pegel) aus. Gemäß dem Vergleichsergebnis CMP1 gibt der Ausgangstransistor 316 der zweiten Stufe das Vergleichsergebnis CMP2 des Eingangspotenzials VVSL (hoher Pegel) aus.
  • Gemäß dem Vergleichsergebnis CMP2 gibt der nMOS-Transistor 322 der dritten Stufe das Ausgangssignal OUT des Leistungsversorgungspotenzials VDDB (hoher Pegel) aus. Gemäß dem Ausgangssignal OUT gibt der Inverter 330 der vierten Stufe das invertierte Signal INV des Standardpotenzials VSSC (niedriger Pegel) aus. Gemäß dem invertierten Signal INV gibt der Inverter 340 der fünften Stufe das Ausgangssignal VCO des Leistungsversorgungspotenzials VDDC (hoher Pegel) aus.
  • Dann wird, wenn das Referenzpotenzial VRMP abnimmt und das Gate-Potenzial des Eingangstransistors 312 in dem oben beschriebenen im Wesentlichen übereinstimmenden Zustand in der AD-Umwandlungsperiode niedriger als der durch Subtrahieren des Schwellenwerts Vt des Eingangstransistors von dem Eingangspotenzial VVSL erhaltene Wert wird, das Vergleichsergebnis CMP1, das die Ausgabe der ersten Stufe ist, auf das Eingangspotenzial VVSL (hoher Pegel) invertiert. Gemäß dem Vergleichsergebnis CMP1 wird das Vergleichsergebnis CMP2, das die Ausgabe der zweiten Stufe ist, auf das Stromquellenbetriebspotenzial Vds' (niedriger Pegel) invertiert.
  • Gemäß dem Vergleichsergebnis CMP2 wird das Ausgangssignal OUT der dritten Stufe auf das Stromquellenbetriebspotenzial Vds' (niedriger Pegel) invertiert. Gemäß dem Ausgangssignal OUT wird das invertierte Signal INV, das die Ausgabe der vierten Stufe ist, auf das Leistungsversorgungspotenzial VDDC (hoher Pegel) invertiert. Gemäß dem invertierten Signal INV wird das Ausgangssignal VCO, das die Ausgabe der fünften Stufe ist, auf das Standardpotenzial VSSC (niedriger Pegel) invertiert.
  • 9 ist ein Diagramm zur Beschreibung eines Ausgabebereichs jeder Stufe in der ersten Ausführungsform der vorliegenden Technologie. Eine Drain-Source-Spannung des Verstärkungstransistors 255 in der Pixelschaltung 250 im Ein-Zustand, wenn kein Licht einfällt, ist mit Vds bezeichnet. In diesem Fall wird das maximale Potenzial (also das Eingangspotenzial VVSL) der vertikalen Signalleitung 259 zu einem Potenzial VVSLH, das um Vds niedriger als das Leistungsversorgungspotenzial VDDA der Pixelschaltung 250 ist.
  • Ferner variiert das Potenzial der vertikalen Signalleitung 259 abhängig von einer empfangenen Lichtmenge des durch die Pixelschaltung 250 empfangenen Lichts, und ein Potenzial (sogenannter Weißpegel) der vertikalen Signalleitung 259 bei maximaler empfangener Lichtmenge ist mit VVSLL bezeichnet. Ein Bereich von dem Potenzial VVSL bis zu dem Potenzial VVSLH entspricht einem vollen Amplitudenumfang der vertikalen Signalleitung 259. Ferner ist ein Potenzial auf der Leistungsversorgungsseite der Stromquelle 318 das Stromquellenbetriebspotenzial Vds'. Daher reicht ein Ausgabebereich der zweiten Stufe von dem Stromquellenbetriebspotenzial Vds' bis zu dem Potenzial VVSLH am Maximum und von dem Stromquellenbetriebspotenzial Vds' bis zu dem Potenzial VVSL am Minimum. Der Ausgabebereich der zweiten Stufe der Zeichnung gibt einen Bereich an, wenn der Weißpegel ausgegeben wird.
  • Der nMOS-Transistor 322 in der Pegelverschiebungsschaltung 320 gibt das Ausgangssignal OUT des Stromquellenbetriebspotenzials Vds' gemäß der Eingabe des Vergleichsergebnisses CMP2 des Stromquellenbetriebspotenzials Vds' aus. Außerdem gibt der nMOS-Transistor 322 das Ausgangssignal OUT des Leistungsversorgungspotenzials VDDB gemäß der Eingabe des Vergleichsergebnisses CMP2 des Eingangspotenzials VVSL aus. Daher reicht der Ausgabebereich der dritten Stufe von dem Stromquellenbetriebspotenzial Vds' bis zu dem Leistungsversorgungspotenzial VDDB.
  • Der Inverter 330 der vierten Stufe gibt das Leistungsversorgungspotenzial VDDC oder das Standardpotenzial VSSC in Abhängigkeit davon aus, ob das Ausgangssignal OUT höher als der Schwellenwert Vth ist oder nicht. Daher reicht ein Ausgabebereich der vierten Stufe von dem Standardpotenzial VSSC bis zu dem Leistungsversorgungspotenzial VDDC.
  • Wie in der Zeichnung dargestellt, sind die Pixelschaltung 250, der Ausgangstransistor 316 und die Stromquelle 318 in Reihe geschaltet, und somit wird der Ausgabebereich der zweiten Stufe im Vergleich zu dem Fall, in dem diese parallel geschaltet sind, eingeschränkt. Insbesondere wird, wenn der Weißpegel ausgegeben wird, der Ausgabebereich der zweiten Stufe extrem beschränkt.
  • Hier wird ein Vergleichsbeispiel angenommen, bei dem die Pegelverschiebungsschaltung 320 nicht bereitgestellt ist und eine Ausgabe (Vergleichsergebnis CMP2) der zweiten Stufe direkt in den Inverter 330 eingegeben wird. Wenn die Eingabe (Vergleichsergebnis CMP2) des Inverters 330 auf einem hohen Pegel ist, gibt es einen Fall, in dem der Pegel den Schwellenwert Vth nicht überschreitet, da ein Ausgabebereich der zweiten Stufe in diesem Vergleichsbeispiel beschränkt ist. In diesem Fall nimmt eine Ausgabe (invertiertes Signal INV) des Inverters 330 keinen niedrigen Pegel an, und es tritt eine Fehlfunktion in dem Inverter 330 auf.
  • Ferner gibt es, wenn die Eingabe (Vergleichsergebnis CMP2) des Inverters 330 auf dem hohen Pegel ist, einen Fall, in dem der Pegel einen Wert nahe dem Schwellenwert Vth annimmt, da der Ausgabebereich der zweiten Stufe in diesem Vergleichsbeispiel beschränkt ist. In diesem Fall werden sowohl der pMOS-Transistor 331 als auch der nMOS-Transistor 332 in dem Inverter 330 in einen Ein-Zustand versetzt, und es besteht die Möglichkeit, dass ein Leckstrom zum Inverter 330 fließt.
  • In dem Vergleichsbeispiel ist es notwendig, ein Leistungsversorgungspotenzial ausreichend zu erhöhen, um keine Fehlfunktion und dergleichen zu verursachen, und den Schwellenwert zu verringern, um die Fehlfunktion und den Leckstrom zu verhindern, sodass ein Gestaltungsfreiheitsgrad abnimmt.
  • Andererseits wird in einem Fall, in dem die Pegelverschiebungsschaltung 320 bereitgestellt ist, das Leistungsversorgungspotenzial VDDB gemäß dem Eingangspotenzial VVSL der Pegelverschiebungsschaltung 320 ausgegeben, und somit kann ein Spannungsbereich auf der Eingangsseite des Inverters 330 gegenüber dem des Vergleichsbeispiels erweitert werden. Mit Erweiterung des Spannungsbereichs wird eine Differenz zwischen einer unteren Grenze und einer oberen Grenze des Bereichs und dem Schwellenwert des Inverters 330 ausreichend groß, sodass die Fehlfunktion und der Leckstrom des Inverters 330 verhindert werden können. Daher werden Beschränkungen im Design zum Verhindern der Fehlfunktion und des Leckstroms des Inverters 330 verringert, und der Gestaltungsfreiheitsgrad wird verbessert. Es sei angemerkt, dass die Pegelverschiebungsschaltung 320 nur die Leistungsversorgungsseite erweitert, jedoch auch nur die Masseseite erweitern kann, indem sie das Stromquellenbetriebspotenzial Vds' auf der Masseseite auf das Standardpotenzial VSSB verschiebt, ohne das Eingangspotenzial VVSL auf der Leistungsversorgungsseite zu verschieben.
  • [Betriebsbeispiel des Festkörperbildgebungselements]
  • 10 ist ein Zeitdiagramm, das ein Beispiel des Betriebs des Festkörperbildgebungselements 200 in der ersten Ausführungsform der vorliegenden Technologie darstellt. Eine abwechselnd lang und kurz gestrichelte Linie in der Zeichnung gibt eine Variation des Potenzials (Eingangspotenzial VVSL) der vertikalen Signalleitung 259 an.
  • Der Zeitsteuerungsabschnitt 220 setzt das Steuersignal AZSW zu einem Zeitpunkt T1 am Ende der Auto-Zero-Periode von dem niedrigen Pegel auf den hohen Pegel, um den Auto-Zero-Transistor 313 in den Aus-Zustand zu versetzen.
  • Ferner setzt der Zeitsteuerungsabschnitt 220 das Steuersignal PreChg auf den niedrigen Pegel und bewirkt, dass der Vorladetransistor 321 bis zu einem Zeitpunkt T2 vor dem Start der AD-Umwandlung vorgeladen wird. Das Steuersignal PreChg wird vom Zeitpunkt T2 bis zu einem Zeitpunkt T5 auf den hohen Pegel gesteuert.
  • Der DAC 230 verringert allmählich das Referenzpotenzial VRMP über die AD-Umwandlungsperiode des Rücksetzpegels ab unmittelbar nach dem Zeitpunkt T2 bis zu einem Zeitpunkt T4. Zu einem Zeitpunkt T3 in der AD-Umwandlungsperiode wird eine Differenz zwischen dem Referenzpotenzial VRMP und dem Potenzial VVSL der vertikalen Signalleitung 259 als gleich oder kleiner als ein zulässiger Wert (eine Gate-Source-Spannung Vgs des Eingangstransistors 312) angenommen. Zu diesem Zeitpunkt wird das Ausgangssignal VCO des Komparators 300 von dem hohen Pegel auf den niedrigen Pegel invertiert.
  • Dann geht das Potenzial (Eingangspotenzial VVSL) der vertikalen Signalleitung in einer Periode zwischen den Zeitpunkten T4 und T5 vom Rücksetzpegel auf den Signalpegel über.
  • Der Zeitsteuerungsabschnitt 220 setzt das Steuersignal PreChg auf den niedrigen Pegel und bewirkt, dass der Vorladetransistor 321 zwischen den Zeitpunkten T5 und T6 vor dem Start der AD-Umwandlung des Signalpegels vorgeladen wird. Das Steuersignal PreChg wird vom Zeitpunkt T6 bis zu einem Zeitpunkt T8 auf den hohen Pegel gesteuert.
  • Der DAC 230 verringert allmählich das Referenzpotenzial VRMP über die AD-Umwandlungsperiode des Rücksetzpegels ab unmittelbar nach dem Zeitpunkt T6 bis zu dem Zeitpunkt T8. Zu einem Zeitpunkt T7 in der AD-Umwandlungsperiode wird die Differenz zwischen dem Referenzpotenzial VRMP und dem Potenzial VVSL der vertikalen Signalleitung 259 als gleich oder kleiner als der zulässige Wert (Gate-Source-Spannung Vgs) angenommen. Zu diesem Zeitpunkt wird das Ausgangssignal VCO des Komparators 300 von dem hohen Pegel auf den niedrigen Pegel invertiert.
  • Wie in der Zeichnung veranschaulicht, wird das Vorladen unmittelbar vor der AD-Umwandlungsperiode des Rücksetzpegels und unmittelbar vor der AD-Umwandlungsperiode des Signalpegels durchgeführt.
  • 11 ist ein Flussdiagramm, das ein Beispiel des Betriebs des Festkörperbildgebungselements 200 in der ersten Ausführungsform der vorliegenden Technologie darstellt. Dieser Betrieb wird beispielsweise gestartet, wenn eine vorbestimmte Anwendung zum bildlichen Erfassen von Bilddaten ausgeführt wird.
  • Die Vertikalscanschaltung 210 wählt eine gelesene Zeile aus und belichtet sie (Schritt S911). Der Vorladetransistor 321 führt eine Vorladung durch (Schritt 912). Der Spaltensignalverarbeitungsabschnitt 260 führt eine AD-Umwandlung des Rücksetzpegels für jede Spalte durch (Schritt 913). Der Vorladetransistor 321 führt eine Vorladung durch (Schritt 914) und der Spaltensignalverarbeitungsabschnitt 260 führt eine AD-Umwandlung des Signalpegels für jede Spalte durch (Schritt 915). Dann bestimmt die Vertikalscanschaltung 210, ob die gelesene Zeile die letzte Zeile ist oder nicht (Schritt S916).
  • Wenn die gelesene Zeile nicht die letzte Zeile ist (Schritt S916: Nein), wiederholt das Festkörperbildgebungselement 200 Schritt S911 und die nachfolgenden Schritte. Ist dagegen die gelesene Zeile die letzte Zeile (Schritt S916: Ja), beendet das Festkörperbildgebungselement 200 den Betrieb zur Bildgebung.
  • Es sei angemerkt, dass der Betrieb des in 10 dargestellten Zeitdiagramms den Schritten S912 bis S915 in 11 entspricht.
  • Wenn mehrere Bilddaten kontinuierlich bildlich erfasst werden, werden die Schritte S911 bis S916 wiederholt synchron mit dem Vertikalsynchronisationssignal ausgeführt.
  • Auf diese Weise gibt die Pegelverschiebungsschaltung 320 gemäß der ersten Ausführungsform der vorliegenden Technologie eines des Paars von Potenzialen aus, das die größere Potenzialdifferenz als das Eingangspotenzial VVSL und das Stromquellenbetriebspotenzial Vds' aufweist, und somit kann der Spannungsbereich auf der Eingangsseite des Inverters 330 erweitert werden. Mit Erweiterung des Spannungsbereichs wird eine Differenz zwischen einer unteren Grenze und einer oberen Grenze des Bereichs und dem Schwellenwert des Inverters 330 ausreichend groß, sodass die Fehlfunktion und der Leckstrom des Inverters 330 verhindert werden können. Daher werden die Beschränkungen des Designs bezüglich der Leistungsversorgungsspannung und des Schwellenwerts zum Verhindern der Fehlfunktion und des Leckstroms verringert, und der Gestaltungsfreiheitsgrad kann verbessert werden.
  • [Erstes modifiziertes Beispiel]
  • In der oben beschriebenen ersten Ausführungsform erweitert die Pegelverschiebungsschaltung 320 einen Spannungsbereich von dem Stromquellenbetriebspotenzial Vds' bis zu dem Eingangspotenzial VVSL auf einen Spannungsbereich von dem Stromquellenbetriebspotenzial Vds' bis zu der Leistungsversorgungsspannung VDDB. Jedoch besteht, wenn das Stromquellenbetriebspotenzial Vds' relativ hoch ist, die Möglichkeit, dass eine Fehlfunktion und ein Leckstrom des Inverters 330 auftreten. Das Festkörperbildgebungselement 200 eines ersten modifizierten Beispiels der ersten Ausführungsform unterscheidet sich von dem der ersten Ausführungsform darin, dass ein Spannungsbereich weiter erweitert ist.
  • 12 ist ein Schaltbild, das ein Konfigurationsbeispiel des Komparators 300 in dem ersten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt. Der Komparator 300 gemäß dem ersten modifizierten Beispiel der ersten Ausführungsform unterscheidet sich von dem der ersten Ausführungsform darin, dass der Inverter 340 nicht bereitgestellt ist.
  • Ferner werden Steuersignale PreChg1 und PreChg2 von dem Zeitsteuerungsabschnitt 220 in die Pegelverschiebungsschaltung 320 des ersten modifizierten Beispiels der ersten Ausführungsform eingegeben.
  • 13 ist ein Schaltbild, das ein Konfigurationsbeispiel der Pegelverschiebungsschaltung 320 und des Inverters 330 in dem ersten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt. Die Pegelverschiebungsschaltung 320 des ersten modifizierten Beispiels der ersten Ausführungsform unterscheidet sich von der der ersten Ausführungsform darin, dass sie ferner einen pMOS-Transistor 324 und einen Vorladetransistor 325 umfasst. Als Vorladetransistor 325 wird beispielsweise ein nMOS-Transistor verwendet.
  • Der pMOS-Transistor 324 weist eine Source, die mit dem Leistungsversorgungspotenzial VDDB verbunden ist, und ein Gate, das mit einem Verbindungsknoten des Vorladetransistors 321 und des nMOS-Transistors 322 verbunden ist, auf. Ein Ausgangssignal nOUT wird von dem Verbindungsknoten ausgegeben. Der pMOS-Transistor 324 weist einen Drain auf, der mit einem Drain des Vorladetransistors 325 verbunden ist.
  • Der Vorladetransistor 325 weist eine Source, die mit dem Standardpotenzial VSSB verbunden ist, und ein Gate, in das das Steuersignal PreChg2 eingegeben wird, auf. Ferner ist ein Verbindungsknoten des pMOS-Transistors 324 und des Vorladetransistors 325 mit dem Inverter 330 verbunden, und ein Ausgangssignal pOUT wird von dem Verbindungsknoten ausgegeben.
  • Es sei angemerkt, dass der Vorladetransistor 321 ein Beispiel eines in den Ansprüchen beschriebenen leistungsversorgungsseitigen Vorladetransistors ist. Der nMOS-Transistor 322 ist ein Beispiel eines in den Ansprüchen beschriebenen N-Transistors. Der pMOS-Transistor 324 ist ein Beispiel eines in den Ansprüchen beschriebenen P-Transistors. Der Vorladetransistor 325 ist ein Beispiel eines in den Ansprüchen beschriebenen standardseitigen Vorladetransistors.
  • Der Zeitsteuerungsabschnitt 220 versetzt die Vorladetransistoren 321 und 325 durch die Steuersignale PreChg1 und PreChg2 unmittelbar vor einer AD-Umwandlungsperiode in einen Ein-Zustand. Der Vorladetransistor 321 lädt im Ein-Zustand eine parasitäre Kapazität 323 vor und initialisiert den Drain des nMOS-Transistors 322 auf das Leistungsversorgungspotenzial VDDB. Ferner lädt der Vorladetransistor 325 im Ein-Zustand die parasitäre Kapazität 326 vor und initialisiert den Drain des nMOS-Transistors 322 auf das Standardpotenzial VSSB. Ferner werden die Vorladetransistoren 321 und 325 während der AD-Umwandlungsperiode in einen Aus-Zustand gesteuert.
  • Wenn die AD-Wandlung gestartet wird, wird das Vergleichsergebnis CMP2 zum Eingangspotenzial VVSL (hoher Pegel). Zu diesem Zeitpunkt wird der nMOS-Transistor 322 in den Aus-Zustand versetzt, und das Leistungsversorgungspotenzial VDDB der vorgeladenen parasitären Kapazität 323 wird als das Ausgangssignal nOUT ausgegeben. Gemäß dem Ausgangssignal nOUT wird der pMOS-Transistor 324 in den Aus-Zustand versetzt, und das Standardpotenzial VSSB der vorgeladenen parasitären Kapazität 326 wird als das Ausgangssignal pOUT ausgegeben.
  • Dann geht, wenn das Vergleichsergebnis CMP2 auf das Stromquellenbetriebspotenzial Vds' (einen niedrigen Pegel) invertiert wird, der nMOS-Transistor 322 in den Ein-Zustand über, und ein Potenzial des Ausgangssignals nOUT wird auf das Stromquellenbetriebspotenzial Vds' invertiert. Dann geht der pMOS-Transistor 324 gemäß dem Ausgangssignal nOUT in den Ein-Zustand über, und ein Potenzial des Ausgangssignals pOUT wird auf das Leistungsversorgungspotenzial VDDB invertiert.
  • 14 ist ein Zeitdiagramm, das ein Beispiel des Betriebs des Festkörperbildgebungselements 200 in dem ersten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt.
  • Der Zeitsteuerungsabschnitt 220 setzt das Steuersignal PreChg1 auf den niedrigen Pegel und setzt das Steuersignal PreChg2 auf den hohen Pegel, um die Vorladetransistoren 321 und 325 bis zu einem Zeitpunkt T2 vor dem Start der AD-Umwandlung vorzuladen. Von dem Zeitpunkt T2 bis zu einem Zeitpunkt T5 wird das Steuersignal PreChg1 auf den hohen Pegel gesteuert, und das Steuersignal PreChg2 wird auf den niedrigen Pegel gesteuert.
  • Ferner setzt der Zeitsteuerungsabschnitt 220 das Steuersignal PreChg1 auf den niedrigen Pegel und setzt das Steuersignal PreChg2 auf den hohen Pegel, um die Vorladetransistoren 321 und 325 zwischen den Zeitpunkten T5 und T6 vorzuladen. Von dem Zeitpunkt T6 bis zu einem Zeitpunkt T8 wird das Steuersignal PreChg1 auf den hohen Pegel gesteuert, und das Steuersignal PreChg2 wird auf den niedrigen Pegel gesteuert.
  • 15 ist ein Diagramm zur Beschreibung eines Ausgabebereichs jeder Stufe in dem ersten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie. Ausgabebereiche der zweiten Stufe und der dritten Stufe sind denen der ersten Ausführungsform ähnlich.
  • Der pMOS-Transistor 324 in der Pegelverschiebungsschaltung 320 gibt das Ausgangssignal pOUT des Standardpotenzials VSSB gemäß einer Eingabe des Ausgangssignals nOUT des Leistungsversorgungspotenzials VDDB aus. Ferner gibt der pMOS-Transistor 324 das Ausgangssignal pOUT des Leistungsversorgungspotenzials VDDB gemäß einer Eingabe des Ausgangssignals nOUT des Stromquellenbetriebspotenzials Vds' aus. Daher reicht der Ausgabebereich der dritten Stufe von dem Standardpotenzial VSSB bis zu dem Leistungsversorgungspotenzial VDDB.
  • Wie in der Zeichnung veranschaulicht, erweitert der pMOS-Transistor 324 der vierten Stufe den Spannungsbereich von dem Stromquellenbetriebspotenzial Vds' bis zu dem Leistungsversorgungspotenzial VDDB weiter auf einen Spannungsbereich von dem Standardpotenzial VSSB bis zu der Leistungsversorgungsspannung VDDB. Daher ist es möglich, die Fehlfunktion und den Leckstrom des Wechselrichters 330 zuverlässiger zu verhindern.
  • Auf diese Weise erweitert pMOS-Transistor 324 in dem ersten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie den Spannungsbereich von dem Stromquellenbetriebspotenzial Vds' bis zu dem Leistungsversorgungspotenzial VDDB weiter auf den Spannungsbereich von dem Standardpotenzial VSSB bis zu der Leistungsversorgungsspannung VDDB. Daher ist es möglich, die Fehlfunktion und den Leckstrom des Wechselrichters 330 zuverlässiger zu verhindern.
  • [Zweites modifiziertes Beispiel]
  • In dem ersten modifizierten Beispiel der oben beschriebenen ersten Ausführungsform ist das Gate des nMOS-Transistors 322 mit der vertikalen Signalleitung 259 verbunden, und die Source ist mit dem Verbindungsknoten des Ausgangstransistors 316 und der Stromquelle 318 verbunden. Bei dieser Verbindungskonfiguration besteht jedoch die Möglichkeit, dass der nMOS-Transistor 322 in einer Auto-Zero-Periode in einen Ein-Zustand versetzt wird, sodass ein Leckstrom durch den Transistor fließt. Das Festkörperbildgebungselement 200 gemäß einem zweiten modifizierten Beispiel der ersten Ausführungsform unterscheidet sich von dem des ersten modifizierten Beispiels der ersten Ausführungsform darin, dass ein Leckstrom durch einen Kurzschluss zwischen einem Gate und einer Source eines nMOS-Transistors 322 verhindert wird.
  • 16 ist ein Schaltbild, das ein Konfigurationsbeispiel der Pegelverschiebungsschaltung 320 und des Inverters 330 in dem zweiten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt. Die Pegelverschiebungsschaltung 320 des zweiten modifizierten Beispiels dieser zweiten Ausführungsform unterscheidet sich von der des ersten modifizierten Beispiels der ersten Ausführungsform darin, dass sie ferner einen Kurzschlusstransistor 327 umfasst.
  • Der Kurzschlusstransistor 327 schließt das Gate und die Source des nMOS-Transistors 322 gemäß einem Steuersignal Sht von dem Zeitsteuerungsabschnitt 220 kurz. Als Kurzschlusstransistor 327 wird beispielsweise ein pMOS-Transistor verwendet.
  • In der Auto-Zero-Periode wird der Auto-Zero-Transistor 313 in den Ein-Zustand versetzt. Ein Potenzial eines Referenzsignals zu diesem Zeitpunkt wird als ein Auto-Zero-Potenzial eingestellt. In der Auto-Zero-Periode wird eine Ausgabe (Vergleichsergebnis CMP2) der zweiten Stufe auch zum Auto-Zero-Potenzial. Dagegen ist ein Potenzial der vertikalen Signalleitung 259 ein Rücksetzpegel. Daher wird eine Potenzialdifferenz zwischen dem Potenzial (Rücksetzpegel) des Gates und dem Potenzial (Auto-Zero-Potenzial) der Source in dem nMOS-Transistor 322 erzeugt, und es besteht die Möglichkeit, dass der nMOS-Transistor 322 in einem Fall, in dem der Kurzschlusstransistor 327 fehlt, in den Ein-Zustand versetzt wird. Wenn der nMOS-Transistor 322 in den Ein-Zustand versetzt wird, wird der Vorladetransistor 321 in der Auto-Zero-Periode ebenfalls in den Ein-Zustand versetzt, und somit besteht die Möglichkeit, dass ein Leckstrom durch den Vorladetransistor 321, den nMOS-Transistor 322 und die Stromquelle 318 fließt.
  • Daher schließt der Zeitsteuerungsabschnitt 220 das Gate und die Source des nMOS-Transistors 322 kurz, indem er den Kurzschlusstransistor 327 in der Auto-Zero-Periode in den Ein-Zustand versetzt. Daher kann der nMOS-Transistor 322 in einen Aus-Zustand versetzt werden, um den Leckstrom zu verhindern.
  • 17 ist ein Zeitdiagramm, das ein Beispiel des Betriebs des Festkörperbildgebungselements 200 in dem zweiten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt. Der Zeitsteuerungsabschnitt 220 setzt das Steuersignal Sht auf einen niedrigen Pegel und schließt das Gate und die Source des nMOS-Transistors 322 bis zu einem Zeitpunkt T2 unmittelbar nach der Auto-Zero-Periode kurz. Von dem Zeitpunkt T2 bis zu einem Zeitpunkt T8 wird das Steuersignal Sht auf einen hohen Pegel gesteuert.
  • 18 ist ein Beispiel einer Querschnittsansicht des Festkörperbildgebungselements 200 in dem zweiten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie. Eine n-Schicht 501 ist auf einem p-Substrat gebildet. In der n-Schicht 501 sind p-Schichten 502, 503 und 507 gebildet. Die p-Schichten 502 und 507 sind mit dem Standardpotenzial VSSB verbunden.
  • Ferner sind n-Schichten 504 und 506 in der p-Schicht 503 gebildet, und eine Gate-Elektrode 505 ist mit einem dazwischen angeordneten Oxidfilm bereitgestellt. Die p-Schicht 503, die n-Schichten 504 und 506 und die Gate-Elektrode 505 fungieren als nMOS-Transistor 322. Die n-Schicht 504 wird als Source des nMOS-Transistors 322 verwendet und ist mit einem Backgate (der p-Schicht 503) verbunden. Ferner wird die n-Schicht 506 als ein Drain des nMOS-Transistors 322 verwendet.
  • Ein Potenzial des Backgates (p-Schicht 503) ist dasselbe wie die Ausgabe der zweiten Stufe und unterscheidet sich von dem Standardpotenzial VSSB. Daher ist zwischen jeder der p-Schichten 502 und 507 und der p-Schicht 503 ein Wannenisolationsgebiet mit ausreichender Länge bereitgestellt. Ein Liniensegment mit einem Pfeil in der Zeichnung gibt die Länge des Wannenisolationsgebiets an.
  • Es sei angemerkt, dass der Kurzschlusstransistor 327 des zweiten modifizierten Beispiels zu der ersten Ausführungsform hinzugefügt werden kann, in der der pMOS-Transistor 324 in der nachfolgenden Stufe nicht bereitgestellt ist.
  • Auf diese Weise kann der nMOS-Transistor 322 in den Aus-Zustand versetzt werden, da der Kurzschlusstransistor 327 das Gate und die Source des nMOS-Transistors 322 in der Auto-Zero-Periode gemäß dem zweiten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie kurzschließt. Daher kann der durch den nMOS-Transistor 322 fließende Leckstrom verhindert werden.
  • [Drittes modifiziertes Beispiel]
  • In dem zweiten modifizierten Beispiel der oben beschriebenen ersten Ausführungsform ist das Backgate des nMOS-Transistors 322 mit der Source verbunden. Bei dieser Konfiguration muss das Wannenisolationsgebiet jedoch ausreichend lang sein, und es ist schwierig, eine Montagefläche zu reduzieren. Ein drittes modifiziertes Beispiel der ersten Ausführungsform unterscheidet sich von dem zweiten modifizierten Beispiel der ersten Ausführungsform darin, dass ein Backgate des nMOS-Transistors 322 mit dem Standardpotenzial VSSB verbunden (auf Masse gelegt) ist, um eine Breite eines Wannenisolationsgebiets zu verkleinern.
  • 19 ist ein Schaltbild, das ein Konfigurationsbeispiel der Pegelverschiebungsschaltung 320 und des Inverters 330 in dem dritten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt. Die Pegelverschiebungsschaltung 320 des dritten modifizierten Beispiels der ersten Ausführungsform unterscheidet sich von der des zweiten modifizierten Beispiels der ersten Ausführungsform darin, dass das Backgate des nMOS-Transistors 322 mit dem Standardpotenzial VSSB verbunden ist.
  • 20 ist ein Beispiel einer Querschnittsansicht des Festkörperbildgebungselements 200 in dem dritten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie. Wie in der Zeichnung veranschaulicht, ist das Backgate (p-Schicht 503) des nMOS-Transistors 322 mit dem Standardpotenzial VSSB verbunden. Da die p-Schicht 503 das gleiche Potenzial wie die p-Schichten 502 und 507 aufweist, kann das Wannenisolationsgebiet dazwischen im Vergleich zu dem zweiten modifizierten Beispiel der ersten Ausführungsform verkürzt werden. Daher kann die Montagefläche reduziert werden.
  • Es sei angemerkt, dass das dritte modifizierte Beispiel auch auf die erste Ausführungsform oder das erste modifizierte Beispiel der ersten Ausführungsform angewendet werden kann.
  • Auf diese Weise kann das Wannenisolationsgebiet verkürzt werden, da das Backgate des nMOS-Transistors 322 in dem dritten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie mit dem Standardpotenzial VSSB verbunden ist. Daher kann die Montagefläche reduziert werden.
  • [Viertes modifiziertes Beispiel]
  • In dem zweiten modifizierten Beispiel der oben beschriebenen ersten Ausführungsform wird in die Source des nMOS-Transistors 322 die Ausgabe (Vergleichsergebnis CMP2) der zweiten Stufe eingegeben, und das Gate ist mit der vertikalen Signalleitung verbunden. Bei dieser Verbindungskonfiguration besteht jedoch in einem Fall, in dem ein niedriger Pegel (das Stromquellenbetriebspotenzial Vds') des Vergleichsergebnisses CMP2 der zweiten Stufe relativ hoch ist, die Möglichkeit, dass der nMOS-Transistor 322 nicht in einen Ein-Zustand versetzt wird. Das Festkörperbildgebungselement 200 gemäß einem vierten modifizierten Beispiel der ersten Ausführungsform unterscheidet sich von dem zweiten modifizierten Beispiel der ersten Ausführungsform darin, dass ein pMOS-Transistor anstelle des nMOS-Transistors 322 bereitgestellt ist.
  • 21 ist ein Schaltbild, das ein Konfigurationsbeispiel der Pegelverschiebungsschaltung 320 in dem vierten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt. Die Pegelverschiebungsschaltung 320 des vierten modifizierten Beispiels der ersten Ausführungsform unterscheidet sich von der des zweiten modifizierten Beispiels der ersten Ausführungsform darin, dass ein pMOS-Transistor 351 anstelle des nMOS-Transistors 322 bereitgestellt ist. Ferner ist anstelle des pMOS-Transistors 324 ein nMOS-Transistor 355 bereitgestellt. Anstelle der Vorladetransistoren 321 und 325 sind Vorladetransistoren 352 und 354 bereitgestellt. Als Vorladetransistoren 352 und 354 werden beispielsweise ein nMOS-Transistor und ein pMOS-Transistor verwendet. Zudem ist der Inverter 340 hinzugefügt, was ein Unterschied zu dem zweiten modifizierten Beispiel der ersten Ausführungsform darstellt.
  • Der pMOS-Transistor 351 weist eine Source, die mit der vertikalen Signalleitung 259 verbunden ist, und ein Gate, in das das Vergleichsergebnis CMP2 eingegeben wird, auf. Der pMOS-Transistor 351 weist einen Drain auf, der mit einem Drain des Vorladetransistors 352 verbunden ist.
  • Ferner schließt der Kurzschlusstransistor 327 das Gate und die Source des pMOS-Transistors 351 kurz.
  • Der Vorladetransistor 352 weist eine Source, die mit dem Standardpotenzial VSSB verbunden ist, und ein Gate, in das das Steuersignal PreChg1 eingegeben wird, auf. Ferner wird das Ausgangssignal pOUT von einem Verbindungsknoten des pMOS-Transistors 351 und des Vorladetransistors 352 ausgegeben.
  • Der nMOS-Transistor 355 weist eine Source, die mit dem Standardpotenzial VSSB verbunden ist, und ein Gate, das mit dem Verbindungsknoten des pMOS-Transistors 351 und des Vorladetransistors 352 verbunden ist, auf. Der nMOS-Transistor 355 weist einen Drain auf, der mit einem Drain des Vorladetransistors 354 verbunden ist.
  • Der Vorladetransistor 354 weist eine Source, die mit dem Leistungsversorgungspotenzial VDDB verbunden ist, und ein Gate, in das das Steuersignal PreChg2 eingegeben wird, auf. Ferner ist ein Verbindungsknoten des Vorladetransistors 354 und des nMOS-Transistors 355 mit dem Inverter 330 verbunden, und das Ausgangssignal nOUT wird von dem Verbindungsknoten ausgegeben.
  • Es sei angemerkt, dass der pMOS-Transistor 351 ein Beispiel eines in den Ansprüchen beschriebenen P-Transistors ist. Der Vorladetransistor 352 ist ein Beispiel eines in den Ansprüchen beschriebenen standardseitigen Vorladetransistors. Der Vorladetransistor 354 ist ein Beispiel eines in den Ansprüchen beschriebenen leistungsversorgungsseitigen Vorladetransistors. Der nMOS-Transistor 355 ist ein Beispiel eines in den Ansprüchen beschriebenen N-Transistors.
  • Der Zeitsteuerungsabschnitt 220 versetzt die Vorladetransistoren 352 und 354 durch die Steuersignale PreChg1 und PreChg2 unmittelbar vor einer AD-Umwandlungsperiode in den Ein-Zustand. Der Vorladetransistor 352 lädt im Ein-Zustand die parasitäre Kapazität 353 vor und initialisiert den Drain des pMOS-Transistors 351 auf das Standardpotenzial VSSB. Ferner lädt der Vorladetransistor 354 im Ein-Zustand die parasitäre Kapazität 356 vor und initialisiert den Drain des nMOS-Transistors 355 auf das Leistungsversorgungspotenzial VDDB. Ferner werden die Vorladetransistoren 352 und 354 während der AD-Umwandlungsperiode in einen Aus-Zustand gesteuert.
  • Wenn die AD-Umwandlung gestartet wird, wird das Vergleichsergebnis CMP2 zum Eingangspotenzial VVSL (hoher Pegel). Zu diesem Zeitpunkt wird der pMOS-Transistor 351 in den Aus-Zustand versetzt, und das Standardpotenzial VSSB der vorgeladenen parasitären Kapazität 353 wird als das Ausgangssignal pOUT ausgegeben. Gemäß dem Ausgangssignal pOUT wird der nMOS-Transistor 355 in den Aus-Zustand versetzt, und das Standardpotenzial VDDB der vorgeladenen parasitären Kapazität 356 wird als das Ausgangssignal nOUT ausgegeben.
  • Dann geht, wenn das Vergleichsergebnis CMP2 auf das Stromquellenbetriebspotenzial Vds' (niedriger Pegel) invertiert wird, der pMOS-Transistor 351 in den Ein-Zustand über, und das Potenzial des Ausgangssignals pOUT wird auf das Eingangspotenzial VVSL invertiert. Dann geht der nMOS-Transistor 355 gemäß dem Ausgangssignal pOUT in den Ein-Zustand über, und das Potenzial des Ausgangssignals nOUT wird auf das Standardpotenzial VSSB invertiert.
  • Da der pMOS-Transistor 351 anstelle des nMOS-Transistors 322 verwendet wird, kann eine Betriebsspannung des Transistors selbst bei einer hohen Spannung, bei der ein Signalbereich der vertikalen Signalleitung das Leistungsversorgungspotenzial VDDB der Pegelverschiebungsschaltung 320 überschreitet, leicht sichergestellt werden, und VDDB kann frei eingestellt werden.
  • Es sei angemerkt, dass es auch möglich ist, eine Konfiguration zu verwenden, bei der der Vorladetransistor 354 und der nMOS-Transistor 355 in der vierten Stufe nicht bereitgestellt sind. In diesem Fall ist der Inverter 340 nicht notwendig. Ferner ist es auch möglich, eine Konfiguration zu verwenden, bei der der Kurzschlusstransistor 327 nicht bereitgestellt ist. Ferner kann das dritte modifizierte Beispiel, bei dem das Backgate des nMOS-Transistors 322 mit dem Standardpotenzial VSSB verbunden ist, auch auf das vierte modifizierte Beispiel der ersten Ausführungsform angewendet werden.
  • 22 ist ein Zeitdiagramm, das ein Beispiel des Betriebs des Festkörperbildgebungselements 200 in dem vierten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt.
  • Der Zeitsteuerungsabschnitt 220 setzt das Steuersignal PreChg1 auf den hohen Pegel und setzt das Steuersignal PreChg2 auf den niedrigen Pegel, um die Vorladetransistoren 321 und 325 bis zu einem Zeitpunkt T2 vor dem Start der AD-Umwandlung vorzuladen. Von dem Zeitpunkt T2 bis zu einem Zeitpunkt T5 wird das Steuersignal PreChg1 auf den niedrigen Pegel gesteuert, und das Steuersignal PreChg2 wird auf den hohen Pegel gesteuert.
  • Ferner setzt der Zeitsteuerungsabschnitt 220 das Steuersignal PreChg1 auf den hohen Pegel und setzt das Steuersignal PreChg2 auf den niedrigen Pegel, um die Vorladetransistoren 321 und 325 zwischen den Zeitpunkten T5 und T6 vorzuladen. Von dem Zeitpunkt T6 bis zu einem Zeitpunkt T8 wird das Steuersignal PreChg1 auf den niedrigen Pegel gesteuert, und das Steuersignal PreChg2 wird auf den hohen Pegel gesteuert.
  • Da auf diese Weise der pMOS-Transistor 351 in dem vierten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie in der nachfolgenden Stufe der zweiten Stufe bereitgestellt ist, ist das Leistungsversorgungspotenzial VDDB der Pegelverschiebungsschaltung 320 nicht in den Betrieb des pMOS-Transistors involviert, und somit kann die Betriebsspannung des Transistors leicht sichergestellt werden, und VDDB kann frei eingestellt werden.
  • [Fünftes modifiziertes Beispiel]
  • In der oben beschriebenen ersten Ausführungsform weist der Eingangstransistor 312 die Source, mit der die vertikale Signalleitung 259 verbunden ist, und das Gate, in das das Referenzpotenzial VRMP eingegeben wird, auf. Bei dieser Konfiguration ist es jedoch schwierig, eine Leistungsversorgungsspannung des Komparators 300 weiter zu reduzieren. Das Festkörperbildgebungselement 200 gemäß einem fünften modifizierten Beispiel der ersten Ausführungsform unterscheidet sich von dem der ersten Ausführungsform darin, dass ein Leistungsversorgungspotenzial des Komparators 300 durch eine Spannungsteilung des Referenzpotenzials VRMP und des Eingangspotenzials VVSL verringert wird.
  • 23 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Spaltensignalverarbeitungsabschnitts in dem fünften modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt. Wie in der Zeichnung dargestellt, ist eine Last-MOS-Stromquelle 257 mit der vertikalen Signalleitung 259 in jeder Spalte verbunden.
  • 24 ist ein Schaltbild, das ein Konfigurationsbeispiel des Komparators 300 in dem fünften modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt. Der Komparator 300 des fünften modifizierten Beispiels der ersten Ausführungsform unterscheidet sich von dem der ersten Ausführungsform darin, dass er ferner Kondensatoren 361 und 362 und einen LDO-Transistor 363 umfasst.
  • Der Kondensator 361 ist zwischen der vertikalen Signalleitung 259 und einem Gate des Eingangstransistors 312 eingefügt. Der Kondensator 362 ist zwischen dem DAC 230 und dem Gate des Eingangstransistors 312 eingefügt. Eine Spannung zwischen dem Eingangspotenzial VVSL und dem Referenzpotenzial VRMP wird durch ein Spannungsteilungsverhältnis geteilt, das auf Grundlage der jeweiligen Werte dieser Kondensatoren bestimmt wird. Eine Spannung diff eines Verbindungsknotens der Kondensatoren 361 und 362 wird in das Gate des Eingangstransistors 312 eingegeben.
  • Ferner ist der LDO-Transistor 363 zwischen einem Leistungsversorgungspotenzial und einer Source des Eingangstransistors 312 eingefügt. Der LDO-Transistor 363 weist ein Gate auf, an das eine vorbestimmte Vorspannung Vb1 angelegt wird. Der LDO-Transistor 363 liefert ein Abfallpotenzial dmm zu, das niedriger als das Leistungsversorgungspotenzial ist, an die Source des Eingangstransistors 312. Eine Konfiguration von Schaltungen in den nachfolgenden Stufen nach dem Eingangstransistor 312 ist der der ersten Ausführungsform ähnlich.
  • Da die Kondensatoren 361 und 362, die die Spannung zwischen dem Eingangspotenzial VVSL und dem Referenzpotenzial VRMP teilen, bereitgestellt sind, kann das Leistungsversorgungspotenzial des Komparators 300 weiter reduziert werden, um den Energieverbrauch zu reduzieren.
  • 25 ist ein Zeitdiagramm, das ein Beispiel des Betriebs des Festkörperbildgebungselements 200 in dem fünften modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt. Wie in der Zeichnung veranschaulicht, nimmt das Referenzpotenzial VRMP sowohl in einer AD-Umwandlungsperiode von unmittelbar nach einem Zeitpunkt T2 bis zu einem Zeitpunkt T4 als auch in einer AD-Umwandlungsperiode von unmittelbar nach einem Zeitpunkt T6 bis zu einem Zeitpunkt T8 allmählich zu.
  • Ferner wird das Ausgangssignal VCO zu den Zeitpunkten T3 und T7 invertiert, wenn eine Differenz zwischen der geteilten Spannung diff und dem Abfallpotenzial dmm gleich oder kleiner als ein zulässiger Wert (die Gate-Source-Spannung Vgs) wird.
  • Es sei angemerkt, dass das zweite, dritte oder vierte modifizierte Beispiel auf das fünfte modifizierte Beispiel der ersten Ausführungsform angewendet werden kann.
  • Auf diese Weise kann das Leistungsversorgungspotenzial des Komparators 300 verringert werden, da die Kondensatoren 361 und 362, die das Referenzpotenzial VRMP und das Eingangspotenzial VVSL teilen, gemäß dem fünften modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie hinzugefügt werden.
  • [Sechstes modifiziertes Beispiel]
  • In dem fünften modifizierten Beispiel der oben beschriebenen ersten Ausführungsform erweitert die Pegelverschiebungsschaltung 320 den Spannungsbereich von dem Stromquellenbetriebspotenzial Vds' bis zu dem Eingangspotenzial VVSL auf den Spannungsbereich von dem Stromquellenbetriebspotenzial Vds' bis zu der Leistungsversorgungsspannung VDDB. Jedoch besteht, wenn das Stromquellenbetriebspotenzial Vds' relativ hoch ist, die Möglichkeit, dass eine Fehlfunktion und ein Leckstrom des Inverters 330 auftreten. Das Festkörperbildgebungselement 200 gemäß einem sechsten modifizierten Beispiel der ersten Ausführungsform unterscheidet sich von dem des fünften modifizierten Beispiels der ersten Ausführungsform darin, dass ein Spannungsbereich weiter erweitert ist.
  • 26 ist ein Schaltbild, das ein Konfigurationsbeispiel des Komparators 300 in dem sechsten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt. Der Komparator 300 gemäß dem sechsten modifizierten Beispiel der ersten Ausführungsform unterscheidet sich von dem des fünften modifizierten Beispiels der ersten Ausführungsform darin, dass der pMOS-Transistor 324 und der Vorladetransistor 325 ferner in der Pegelverschiebungsschaltung 320 bereitgestellt sind. Das sechste modifizierte Beispiel der ersten Ausführungsform entspricht dem, was durch Anwenden des ersten modifizierten Beispiels auf das fünfte modifizierte Beispiel erhalten wird.
  • 27 ist ein Zeitdiagramm, das ein Beispiel des Betriebs des Festkörperbildgebungselements in dem sechsten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie darstellt. Die Steuerung des Vorladens in dem sechsten modifizierten Beispiel der ersten Ausführungsform ist der in dem ersten modifizierten Beispiel der ersten Ausführungsform ähnlich.
  • Es sei angemerkt, dass das zweite, dritte oder vierte modifizierte Beispiel auf das sechste modifizierte Beispiel der ersten Ausführungsform angewendet werden kann.
  • Auf diese Weise erweitert pMOS-Transistor 324 in dem sechsten modifizierten Beispiel der ersten Ausführungsform der vorliegenden Technologie einen Spannungsbereich von dem Stromquellenbetriebspotenzial Vds' bis zu dem Leistungsversorgungspotenzial VDDB weiter auf einen Spannungsbereich von dem Standardpotenzial VSSB bis zu der Leistungsversorgungsspannung VDDB. Daher ist es möglich, die Fehlfunktion und den Leckstrom des Wechselrichters 330 zuverlässiger zu verhindern.
  • <2. Zweite Ausführungsform>
  • In dem ersten modifizierten Beispiel der oben beschriebenen ersten Ausführungsform sind die Komparatoren 300 der jeweiligen Spalten gemeinsam mit der Leistungsversorgungsleitung verbunden, die das Leistungsversorgungspotenzial VDDB liefert. Bei dieser Konfiguration besteht jedoch die Möglichkeit, dass sich eine bestimmten Spalte erzeugte Variation des Leistungsversorgungspotenzials über die Leistungsversorgungsleitung zu einer anderen Spalte ausbreitet, sodass sie eine Interferenz zwischen den Spalten (Streifenbildung) verursacht. Ein Festkörperbildgebungselement 200 der zweiten Ausführungsform unterscheidet sich von dem des ersten modifizierten Beispiels der ersten Ausführungsform darin, dass eine Filterschaltung hinzugefügt ist, um die Streifenbildung zu unterdrücken.
  • 28 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Komparators 300 in der zweiten Ausführungsform der vorliegenden Technologie darstellt. Der Komparator 300 der zweiten Ausführungsform unterscheidet sich von dem des ersten modifizierten Beispiels der ersten Ausführungsform darin, dass er ferner eine Filterschaltung 370 umfasst.
  • Die Filterschaltung 370 ist zwischen einer gemeinsamen Leistungsversorgungsleitung 308 und einer Pegelverschiebungsschaltung 320 eingefügt. Die gemeinsame Leistungsversorgungsleitung 308 ist eine Leistungsversorgungsleitung, mit der die jeweiligen Pegelverschiebungsschaltungen 320 von Spalten gemeinsam verbunden sind, und wird mit einem Leistungsversorgungspotenzial VDDB versorgt. Es sei angemerkt, dass das Leistungsversorgungspotenzial der gemeinsamen Leistungsversorgungsleitung 308 ein Beispiel eines in den Ansprüchen beschriebenen ersten Leistungsversorgungspotenzials ist.
  • Die Filterschaltung 370 unterdrückt eine Variation des Leistungsversorgungspotenzials VDDB. Die Filterschaltung 370 umfasst einen Kondensator 371 und einen pMOS-Transistor 372. Der pMOS-Transistor 372 weist einen Drain, der mit der gemeinsamen Leistungsversorgungsleitung 308 verbunden ist, und eine Source, die mit einem pMOS-Transistor 324 verbunden ist, auf. Ferner weist der pMOS-Transistor 372 ein Gate auf, an das ein vorbestimmtes Potenzial (Standardpotenzial VSSB oder dergleichen) zum konstanten Einschalten des pMOS-Transistors 372 angelegt wird. Der Kondensator 371 ist zwischen einem Verbindungsknoten der pMOS-Transistoren 372 und 324 und dem Standardpotenzial VSSB eingefügt.
  • Mit der oben beschriebenen Schaltungskonfiguration fungiert die Filterschaltung 370 als ein RC-Filter, das einen Einschaltwiderstand des pMOS-Transistors 372 und des Kondensators 371 umfasst.
  • 29 ist ein Diagramm zur Beschreibung eines Streifenbildungsunterdrückungseffekts in der zweiten Ausführungsform der vorliegenden Technologie. Es wird angenommen, dass ein Abfall der Leistungsversorgung während des Betriebs einer Spalte eine andere Spalte beeinflusst. In diesem Fall wird die beeinflussende Spalte als „Aggressor“ und die beeinflusste Spalte als „Opfer“ bezeichnet. Die linke Seite der Zeichnung ist der Aggressor und die rechte Seite das Opfer.
  • In dem Aggressor geht, wenn ein Ausgangssignal VCO invertiert wird, der pMOS-Transistor 324 der dritten Stufe in einen Ein-Zustand über, und ein Strom von dem Leistungsversorgungspotenzial VDDB fließt durch den Transistor. Daher fällt das Leistungsversorgungspotenzial VDDB ab. Dieser Abfall der Leistungsversorgung breitet sich über die gemeinsame Leistungsversorgungsleitung 308 zu dem Opfer aus, und ein Strom fließt zu der Pegelverschiebungsschaltung 320 in dem Opfer. Eine oberhalb der Pegelverschiebungsschaltung 320 in der Zeichnung abgebildete dicke durchgezogene Linie gibt eine Wellenform eines Potenzials in einem Fall an, in dem die Filterschaltung 370 vorhanden ist. Ferner gibt eine gepunktete Linie eine Wellenform eines Potenzials in einem Fall an, in dem die Filterschaltung 370 fehlt.
  • In dem Fall, in dem die Filterschaltung 370 fehlt, wird die Wellenform des Potenzials steil. Daher besteht die Möglichkeit, dass die Streifenbildung, bei der es zur Streifenrauschen in Bilddaten kommt, auftritt. Wenn jedoch die Filterschaltung 370 bereitgestellt ist, wird die Wellenform des Potenzials sanft, und die Potenzialvariation wird unterdrückt. Daher ist es möglich, das Auftreten der Streifenbildung zu verhindern.
  • Auf diese Weise ist es möglich, das Auftreten der durch die Potenzialvariation verursachten Streifenbildung zu verhindern, da die Filterschaltung 370 die Variation des Leistungsversorgungspotenzials gemäß der zweiten Ausführungsform der vorliegenden Technologie unterdrückt.
  • [Erstes modifiziertes Beispiel]
  • In der oben beschriebenen zweiten Ausführungsform ist der pMOS-Transistor 372 konstant eingeschaltet, es gibt jedoch einen Fall, in dem die Potenzialvariation bei dieser Konfiguration nicht ausreichend unterdrückt wird. Ein erstes modifiziertes Beispiel der zweiten Ausführungsform unterscheidet sich von der zweiten Ausführungsform darin, dass der pMOS-Transistor 372 nur in einer bestimmten Impulsperiode in einen Ein-Zustand versetzt wird.
  • 30 ist ein Schaltbild, das ein Konfigurationsbeispiel des Komparators 300 in dem ersten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt. Der Komparator 300 gemäß dem ersten modifizierten Beispiel der zweiten Ausführungsform unterscheidet sich von dem der zweiten Ausführungsform darin, dass ein Steuersignal XSH von einem Zeitsteuerungsabschnitt 220 in ein Gate des pMOS-Transistors 372 eingegeben wird.
  • 31 ist ein Zeitdiagramm, das ein Beispiel des Betriebs des Festkörperbildgebungselements 200 in dem ersten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt. Der Zeitsteuerungsabschnitt 220 erzeugt ein Horizontalsynchronisationssignal HSYNC und liefert das Horizontalsynchronisationssignal HSYNC an eine Vertikalscanschaltung 210. Das Horizontalsynchronisationssignal HSYNC ist ein Signal, das einen Zeitpunkt angibt, zu dem die Vertikalscanschaltung 210 eine Zeile ansteuert. Als Horizontalsynchronisationssignal HSYNC wird ein periodisches Signal mit einer höheren Frequenz als ein Vertikalsynchronisationssignal erzeugt.
  • Das Horizontalsynchronisationssignal HSYNC steigt zu den Zeitpunkten T0 und T8 an. Der Zeitsteuerungsabschnitt 220 setzt das Steuersignal XSH zu jedem dieser Zeitpunkte T0 und T8 über eine vorbestimmte Impulsdauer auf einen niedrigen Pegel. Daher wird der pMOS-Transistor 372 in den Ein-Zustand versetzt, und das Leistungsversorgungspotenzial VDDB wird in dem Kondensator 371 abgetastet. In einer anderen Periode als diesen Impulsperioden wird das Steuersignal XSH auf einen hohen Pegel gesteuert.
  • Ferner wird das Ausgangssignal VCO zu den Zeitpunkten T3 und T7 nach dem Abtasten invertiert, und zu diesem Zeitpunkt fließt ein Strom in der dritten Stufe in dem Aggressor. Jedoch befindet sich der pMOS-Transistor 372 zu diesem Zeitpunkt in einem Aus-Zustand, und die gemeinsame Leistungsversorgungsleitung 308 und die dritte Stufe sind getrennt. Daher tritt kein Abfall der Leistungsversorgung auf, und eine Potenzialvariation kann zuverlässiger unterdrückt werden.
  • 32 ist ein Zeitdiagramm, das ein anderes Beispiel des Betriebs des Festkörperbildgebungselements in dem ersten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt. Wie in der Zeichnung veranschaulicht, kann der Zeitsteuerungsabschnitt 220 das Steuersignal XSH über eine Impulsperiode sowohl zu einem Zeitpunkt T0 unmittelbar vor einer AD-Umwandlungsperiode eines Rücksetzpegels als auch zu einem Zeitpunkt T4 unmittelbar vor einer AD-Umwandlung eines Signalpegels auf den niedrigen Pegel setzen. In einem Fall, in dem ein Kapazitätswert des Kondensators 371 relativ klein ist, ist die Steuerung in der Zeichnung wünschenswert.
  • 33 ist ein Diagramm zur Beschreibung eines Streifenbildungsunterdrückungseffekts in dem ersten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie. Die linke Seite der Zeichnung ist der Aggressor und die rechte Seite das Opfer. Eine oberhalb der Pegelverschiebungsschaltung 320 in der Zeichnung abgebildete dicke durchgezogene Linie gibt eine Wellenform eines Potenzials in einem Fall an, in dem die Filterschaltung 370 vorhanden ist. Ferner gibt eine gepunktete Linie eine Wellenform eines Potenzials in einem Fall an, in dem die Filterschaltung 370 fehlt.
  • Wie oben beschrieben, sind die gemeinsame Leistungsversorgungsleitung 308 und die dritte Stufe getrennt, da der pMOS-Transistor 372 in der Filterschaltung 370 zu dem Zeitpunkt, zu dem das Ausgangssignal VCO invertiert wird, im Aus-Zustand ist. Daher wird der Abfall der Leistungsversorgung im Wesentlichen null, wie in der Zeichnung veranschaulicht.
  • Auf diese Weise versetzt die Zeitsteuerungsschaltung 220 den pMOS-Transistor 372 in dem ersten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie erst unmittelbar vor der AD-Umwandlungsperiode in den Ein-Zustand. Daher wird der pMOS-Transistor 324 der dritten Stufe von der gemeinsamen Leistungsversorgungsleitung 308 getrennt, wenn das Ausgangssignal VCO invertiert wird. Daher ist es möglich, die Potenzialvariation zuverlässiger zu unterdrücken.
  • [Zweites modifiziertes Beispiel]
  • In der oben beschriebenen zweiten Ausführungsform ist die Filterschaltung 370 zwischen der Pegelverschiebungsschaltung 320 und der gemeinsamen Leistungsversorgungsleitung 308 eingefügt, jedoch kann die Filterschaltung 370 auch in einem Komparator angeordnet sein, in dem die Pegelverschiebungsschaltung 320 nicht angeordnet ist. Das Festkörperbildgebungselement 200 gemäß einem zweiten modifizierten Beispiel der zweiten Ausführungsform unterscheidet sich von dem der zweiten Ausführungsform darin, dass die Filterschaltung 370 in einem Komparator angeordnet ist, der eine Differenzverstärkerschaltung umfasst, deren Eingangsanschluss mit einem Verbindungsknoten eines Paars von Kondensatoren verbunden ist.
  • 34 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Komparators 400 in dem zweiten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt. Der Komparator 400 umfasst Kondensatoren 411 bis 413, eine Differenzverstärkerschaltung 420, eine Verstärkerschaltung 430, die Filterschaltung 370, ein Negativ-ODER-(NOR)-Gatter 440 und einen Inverter 450.
  • Einer von zwei Eingangsanschlüssen der Differenzverstärkerschaltung 420 ist mit einem Verbindungsknoten der Kondensatoren 411 und 412 verbunden, und der andere ist mit dem Kondensator 413 verbunden. Der Kondensator 411 ist zwischen einer vertikalen Signalleitung 259 und dem Eingangsanschluss der Differenzverstärkerschaltung 420 eingefügt. Der Kondensator 412 ist zwischen einem DAC 230 und dem Eingangsanschluss der Differenzverstärkerschaltung 420 eingefügt. Der Kondensator 413 ist zwischen einem vorbestimmten Standardpotenzial und dem Eingangsanschluss der Differenzverstärkerschaltung 420 eingefügt.
  • Die Differenzverstärkerschaltung 420 verstärkt eine Differenz zwischen Potenzialen der zwei Eingangsanschlüsse und gibt die Differenz als ein Vergleichsergebnis CMP an die Verstärkerschaltung 430 aus.
  • Die Verstärkerschaltung 430 liefert ein verstärktes Signal, das durch Verstärken des Vergleichsergebnisses CMP erhalten wird, an das NOR-Gatter 440.
  • Das NOR-Gatter 440 gibt ein Negativ-ODER des verstärkten Signals von der Verstärkerschaltung 430 und ein Freigabesignal EN an den Inverter 450 aus. Das Freigabesignal EN wird beispielsweise von dem Zeitsteuerungsabschnitt 220 geliefert.
  • Der Inverter 450 invertiert die Ausgabe des NOR-Gatters 440 und gibt die invertierte Ausgabe als das Ausgangssignal VCO an einen Zähler 261 aus.
  • Ferner sind leistungsversorgungsseitige Anschlüsse des NOR-Gatters 440 und des Inverters 450 verbunden. Die Filterschaltung 370 ist zwischen einem solchen Verbindungsknoten und einer gemeinsamen Leistungsversorgungsleitung 409 eingefügt. Die gemeinsame Leistungsversorgungsleitung 409 ist eine Leistungsversorgungsleitung, mit der Logikgatter (das NOR-Gatter 440 und der Inverter 450) von Spalten gemeinsam verbunden sind, und ein Leistungsversorgungspotenzial VDDC wird daran angelegt. Ferner ist eine Schaltungskonfiguration der Filterschaltung 370 der der zweiten Ausführungsform ähnlich.
  • 35 ist ein Schaltbild, das ein Konfigurationsbeispiel der Differenzverstärkerschaltung 420 in dem zweiten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt. Die Differenzverstärkerschaltung 420 umfasst eine Stromquelle 421, pMOS-Transistoren 422 und 423, Auto-Zero-Schalter 424 und 425 und nMOS-Transistoren 426 und 427.
  • Die Stromquelle 421 liefert einen konstanten Strom und ist zwischen einem Verbindungsknoten der pMOS-Transistoren 422 und 423 und dem Leistungsversorgungspotenzial VDDB eingefügt.
  • Sources der pMOS-Transistoren 422 und 423 sind gemeinsam mit der Stromquelle 421 verbunden. Der pMOS-Transistor 422 weist ein Gate, das mit dem Verbindungsknoten der Kondensatoren 411 und 412 verbunden ist, und einen Drain, der mit einem Drain des nMOS-Transistors 426 verbunden ist, auf. Der pMOS-Transistor 423 weist ein Gate, das mit einem Ende des Kondensators 413 verbunden ist, und einen Drain, der mit einem Drain des nMOS-Transistors 427 verbunden ist, auf.
  • Der Auto-Zero-Schalter 424 schließt das Gate und den Drain des pMOS-Transistors 422 gemäß einem Auto-Zero-Signal AZSW von dem Zeitsteuerungsabschnitt 220 kurz. Der Auto-Zero-Schalter 425 schließt das Gate und den Drain des pMOS-Transistors 423 gemäß dem Steuersignal AZSW kurz.
  • Sources der nMOS-Transistoren 426 und 427 sind mit dem Standardpotenzial VSSB verbunden. Ferner sind ein Gate und der Drain des nMOS-Transistors 426 kurzgeschlossen. Die jeweiligen Gates der nMOS-Transistoren 426 und 427 sind verbunden.
  • Ferner wird das Vergleichsergebnis CMP von einem Verbindungsknoten des pMOS-Transistors 423 und des nMOS-Transistors 427 an das NOR-Gatter 440 ausgegeben.
  • 36 ist ein Schaltbild, das ein Konfigurationsbeispiel der Verstärkerschaltung 430 und der Logikgatter (des NOR-Gatters 440 und des Inverters 450) in dem zweiten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt.
  • Die Verstärkerschaltung 430 umfasst einen pMOS-Transistor 431, einen Auto-Zero-Schalter 432 und einen nMOS-Transistor 433. Das NOR-Gatter 440 umfasst nMOS-Transistoren 441 und 444 und pMOS-Transistoren 442 und 443. Der Inverter 450 umfasst einen pMOS-Transistor 451 und einen nMOS-Transistor 452.
  • Der pMOS-Transistor 431 und der nMOS-Transistor 433 sind zwischen dem Leistungsversorgungspotenzial VDDB und dem Standardpotenzial VSSB in Reihe geschaltet. Ferner wird das Vergleichsergebnis CMP von der Differenzverstärkerschaltung 420 in ein Gate des nMOS-Transistors 433 eingegeben. Ein verstärktes Signal AMP, das durch Verstärken des Vergleichsergebnisses CMP erhalten wird, wird von einem Verbindungsknoten des pMOS-Transistors 431 und des nMOS-Transistors 433 ausgegeben.
  • Der Auto-Zero-Schalter 432 schließt ein Gate und einen Drain des pMOS-Transistors 431 gemäß dem Steuersignal AZSW von dem Zeitsteuerungsabschnitt 220 kurz.
  • Ferner sind in dem NOR-Gate 440 die pMOS-Transistoren 442 und 443 mit der Filterschaltung 370 in Reihe geschaltet. Die nMOS-Transistoren 441 und 444 sind zwischen dem pMOS-Transistor 443 und dem Standardpotenzial VSSC parallel geschaltet.
  • Das Freigabesignal EN wird in Gates des pMOS-Transistors 442 und des nMOS-Transistors 444 eingegeben. Das verstärkte Signal AMP wird in Gates des pMOS-Transistors 443 und des nMOS-Transistors 441 eingegeben. Bei Freigabe wird ein invertiertes Signal INV, das durch Invertieren des verstärkten Signals AMP erhalten wird, von einem Verbindungsknoten des pMOS-Transistors 443 und des nMOS-Transistors 444 ausgegeben.
  • In dem Inverter 450 sind der pMOS-Transistor 451 und der nMOS-Transistor 452 mit der Filterschaltung 370 in Reihe geschaltet. Das invertierte Signal INV wird in die Gates dieser Transistoren eingegeben. Ein Signal, das durch Invertieren des invertierten Signals INV erhalten wird, wird von einem Verbindungsknoten des pMOS-Transistors 451 und des nMOS-Transistors 452 an den Zähler 261 als das Ausgangssignal VCO ausgegeben.
  • 37 ist ein Diagramm, das ein Beispiel von Wellenformen einer Spannung und eines Stroms in einem Vergleichsbeispiel darstellt. Dieses Vergleichsbeispiel geht von der Abwesenheit der Filterschaltung 370 aus. In der Zeichnung ist a ein Graph, der ein Beispiel einer Variation des invertierten Signals INV darstellt. In a der Zeichnung repräsentiert die vertikale Achse einen Pegel des invertierten Signals INV jeder Spalte, und die horizontale Achse repräsentiert die Zeit. In der Zeichnung ist b ein Graph, der ein Beispiel einer Variation des Stroms jeder Spalte darstellt. In b der Zeichnung repräsentiert die vertikale Achse einen Pegel des Stroms, und die horizontale Achse repräsentiert die Zeit. In der Zeichnung ist c ein Graph, der eine Variation eines Leistungsversorgungspotenzials darstellt. In c der Zeichnung repräsentiert die vertikale Achse einen Pegel des Leistungsversorgungspotenzials, und die horizontale Achse repräsentiert die Zeit. In der Zeichnung ist d ein Graph, der ein Beispiel einer Variation des Ausgangssignals VCO eines Opfers darstellt. In d der Zeichnung repräsentiert die vertikale Achse einen Pegel des Ausgangssignals VCO, und die horizontale Achse repräsentiert die Zeit.
  • Es wird angenommen, dass alle Spalten Pixelsignale mit Pegeln nahe einem Schwarzpegel ausgeben. In diesem Fall werden die jeweiligen invertierten Signale INV der Spalten beispielsweise in der Nähe eines Zeitpunkts T7 invertiert, wie in a der Zeichnung beispielhaft dargestellt. Als Opfer wird eine Spalte angenommen, die dem invertierten Signal INV, das zum Zeitpunkt T7 invertiert wird, entspricht.
  • In diesem Fall fließen, wie in b der Zeichnung beispielhaft dargestellt, die Ströme, die von den jeweiligen Spalten zu einem Standardpotenzial VDDL fließen, zusammen, und der Gesamtstrom wird größer als der Strom in jeder Spalte. Eine dicke durchgezogene Linie in b der Zeichnung gibt den Gesamtstrom an. Wie in c der Zeichnung dargestellt, nimmt ein Abfall des Leistungsversorgungspotenzials aufgrund des erhöhten Gesamtstroms zu. Dann wird in dem Vergleichsbeispiel, in dem die Filterschaltung 370 fehlt, ein Invertierungszeitpunkt des Ausgangssignals VCO des Opfers gegenüber dem Zeitpunkt T7 der Eingabe aufgrund des erhöhten Abfalls der Leistungsversorgung verzögert, wie in d der Zeichnung dargestellt. Aufgrund dieser Verzögerung tritt eine Streifenbildung auf.
  • Dagegen wird in einem Fall, in dem die Filterschaltung 370 bereitgestellt ist, der Abfall der Leistungsversorgung abgeschwächt, und eine Verzögerungszeit des Ausgangssignals VCO wird verkürzt. Daher kann die Streifenbildung unterdrückt werden.
  • 38 ist ein Diagramm, das ein anderes Beispiel der Wellenformen der Spannung und des Stroms in dem Vergleichsbeispiel darstellt. Es wird angenommen, dass die meisten Spalten Pixelsignale mit Pegeln nahe einem Weißpegel ausgeben und eine bestimmte Spalte ein Pixelsignal mit dem Schwarzpegel ausgibt. In diesem Fall geht, wie in a der Zeichnung beispielhaft dargestellt, das invertierte Signal INV der Spalte bei dem Schwarzpegel zu einem Zeitpunkt T7 auf einen hohen Pegel über, und das invertierte Signal INV jeder Spalte bei dem Weißpegel geht nach dem Zeitpunkt T7 auf den hohen Pegel über. Dann wird eine Variation des Stroms zum Zeitpunkt T7 stark reduziert, wie in b der Zeichnung dargestellt. Daher wird ein Abfall der Leistungsversorgung zum Zeitpunkt T7 reduziert, wie in c der Zeichnung dargestellt. Da der Abfall der Leistungsversorgung klein ist, wird eine Verzögerungszeit des Ausgangssignals VCO in dieser Spalte kurz, wie in d der Zeichnung dargestellt.
  • Auf diese Weise ist die Filterschaltung 370 zwischen jedem der Logikgatter und dem Leistungsversorgungspotenzial VDDC in dem zweiten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie eingefügt, und somit kann die Verzögerungszeit der Ausgabe in Bezug auf die Eingabe jedes der Logikgatter verkürzt werden. Daher kann die Streifenbildung unterdrückt werden.
  • [Drittes modifiziertes Beispiel]
  • In dem zweiten modifizierten Beispiel der oben beschriebenen zweiten Ausführungsform ist der pMOS-Transistor 372 konstant eingeschaltet, es gibt jedoch einen Fall, in dem die Potenzialvariation bei dieser Konfiguration nicht ausreichend unterdrückt wird. Ein drittes modifiziertes Beispiel der zweiten Ausführungsform unterscheidet sich von dem zweiten modifizierten Beispiel der zweiten Ausführungsform darin, dass der pMOS-Transistor 372 nur in einer bestimmten Impulsperiode in einen Ein-Zustand versetzt wird.
  • 39 ist ein Schaltbild, das ein Konfigurationsbeispiel des Komparators 400 in dem ersten modifizierten Beispiel der dritten Ausführungsform der vorliegenden Technologie darstellt. Der Komparator 400 gemäß dem ersten modifizierten Beispiel der dritten Ausführungsform unterscheidet sich von dem der zweiten Ausführungsform darin, dass das Steuersignal XSH von einem Zeitsteuerungsabschnitt 220 in ein Gate des pMOS-Transistors 372 eingegeben wird. Das dritte modifizierte Beispiel der zweiten Ausführungsform wird durch Anwenden des ersten modifizierten Beispiels der zweiten Ausführungsform auf das zweite modifizierte Beispiel der zweiten Ausführungsform erhalten.
  • Auf diese Weise versetzt die Zeitsteuerungsschaltung 220 den pMOS-Transistor 372 in dem dritten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie erst unmittelbar vor einer AD-Umwandlungsperiode in den Ein-Zustand. Daher wird der pMOS-Transistor 324 der dritten Stufe von der gemeinsamen Leistungsversorgungsleitung 308 getrennt, wenn das Ausgangssignal VCO invertiert wird. Daher ist es möglich, die Potenzialvariation zuverlässiger zu unterdrücken.
  • [Viertes modifiziertes Beispiel]
  • In der oben beschriebenen zweiten Ausführungsform ist die Filterschaltung 370 zwischen der Pegelverschiebungsschaltung 320 und dem Leistungsversorgungspotenzial eingefügt. Jedoch ist in einem Fall, in dem ein LDO-Transistor 363 mit einer Source eines Eingangstransistors 312 verbunden ist, die Filterschaltung 370 auf der Seite der Pegelverschiebungsschaltung 320 nicht notwendig. Das Festkörperbildgebungselement 200 gemäß einem vierten modifizierten Beispiel der zweiten Ausführungsform unterscheidet sich von dem der zweiten Ausführungsform darin, dass die Filterschaltung 370 auf einer Logikgatterseite angeordnet ist.
  • 40 ist ein Schaltbild, das ein Konfigurationsbeispiel des Komparators 300 in dem vierten modifizierten Beispiel der dritten Ausführungsform der vorliegenden Technologie darstellt. Der Komparator 300 des vierten modifizierten Beispiels der zweiten Ausführungsform unterscheidet sich von dem der zweiten Ausführungsform darin, dass er ferner Kondensatoren 361 und 362 und den LDO-Transistor 363 umfasst.
  • Verbindungskonfigurationen zwischen den Kondensatoren 361 und 362 und dem LDO-Transistor 363 sind denen des fünften modifizierten Beispiels der ersten Ausführungsform ähnlich. Das vierte modifizierte Beispiel der zweiten Ausführungsform wird durch Anwenden der zweiten Ausführungsform auf das fünfte modifizierte Beispiel der ersten Ausführungsform erhalten.
  • Außerdem sind leistungsversorgungsseitige Anschlüsse der Inverter 330 und 340 (Logikgatter) in der nachfolgenden Stufe der Pegelverschiebungsschaltung 320 verbunden. Die Filterschaltung 370 ist zwischen einem solchen Verbindungsknoten und einer gemeinsamen Leistungsversorgungsleitung 309 des Leistungsversorgungspotenzials VDDC eingefügt. Es sei angemerkt, dass ein Leistungsversorgungspotenzial der gemeinsamen Leistungsversorgungsleitung 309 ein Beispiel eines in den Ansprüchen beschriebenen zweiten Leistungsversorgungspotenzials ist.
  • Auf diese Weise unterdrückt die Filterschaltung 370 zwischen dem Logikgatter und der gemeinsamen Leistungsversorgungsleitung eine Potenzialvariation gemäß dem vierten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie, und somit ist es möglich, das Auftreten einer durch die mögliche Variation verursachten Streifenbildung zu verhindern.
  • [Fünftes modifiziertes Beispiel]
  • In dem vierten modifizierten Beispiel der oben beschriebenen zweiten Ausführungsform erweitert die Pegelverschiebungsschaltung 320 einen Spannungsbereich von einem Stromquellenbetriebspotenzial Vds' bis zu einem Eingangspotenzial VVSL auf einen Spannungsbereich von dem Stromquellenbetriebspotenzial Vds' bis zu der Leistungsversorgungsspannung VDDB. Jedoch besteht, wenn das Stromquellenbetriebspotenzial Vds' relativ hoch ist, die Möglichkeit, dass eine Fehlfunktion und ein Leckstrom des Inverters 330 auftreten. Das Festkörperbildgebungselement 200 gemäß einem fünften modifizierten Beispiel der zweiten Ausführungsform unterscheidet sich von dem des vierten modifizierten Beispiels der zweiten Ausführungsform darin, dass ein Spannungsbereich weiter erweitert ist.
  • 41 ist ein Schaltbild, das ein Konfigurationsbeispiel des Komparators 400 in dem fünften modifizierten Beispiel der dritten Ausführungsform der vorliegenden Technologie darstellt. Der Komparator 400 gemäß dem fünften modifizierten Beispiel der zweiten Ausführungsform unterscheidet sich von dem des vierten modifizierten Beispiels der zweiten Ausführungsform darin, dass ferner der pMOS-Transistor 324 und ein Vorladetransistor 325 in der Pegelverschiebungsschaltung 320 bereitgestellt sind. Ferner ist der Inverter 340 nicht bereitgestellt, und die Filterschaltung 370 ist zwischen einer Leistungsversorgungsleitung des Leistungsversorgungspotenzials VDDB und der Pegelverschiebungsschaltung 320 eingefügt. Das fünfte modifizierte Beispiel der zweiten Ausführungsform wird durch Anwenden des ersten modifizierten Beispiels der zweiten Ausführungsform auf das vierte modifizierte Beispiel der zweiten Ausführungsform erhalten.
  • Auf diese Weise erweitert pMOS-Transistor 324 in dem fünften modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie einen Spannungsbereich von dem Stromquellenbetriebspotenzial Vds' bis zu dem Leistungsversorgungspotenzial VDDB weiter auf einen Spannungsbereich von dem Standardpotenzial VSSB bis zu der Leistungsversorgungsspannung VDDB. Daher ist es möglich, die Fehlfunktion und den Leckstrom des Wechselrichters 330 zuverlässiger zu verhindern.
  • [Sechstes modifiziertes Beispiel]
  • In der oben beschriebenen zweiten Ausführungsform ist die Filterschaltung 370 zwischen der Pegelverschiebungsschaltung 320 und der gemeinsamen Leistungsversorgungsleitung 308 eingefügt, jedoch kann die Filterschaltung 370 auch in einem Komparator angeordnet sein, in dem die Pegelverschiebungsschaltung 320 nicht angeordnet ist. Das Festkörperbildgebungselement 200 gemäß einem sechsten modifizierten Beispiel der zweiten Ausführungsform unterscheidet sich von dem der zweiten Ausführungsform darin, dass die Filterschaltung 370 in einem Komparator angeordnet ist, der eine allgemeine Differenzverstärkerschaltung umfasst.
  • 42 ist ein Blockdiagramm, das ein Konfigurationsbeispiel des Komparators 400 in dem sechsten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt. Der Komparator 400 gemäß dem sechsten modifizierten Beispiel der zweiten Ausführungsform umfasst die Kondensatoren 411 und 412, eine Differenzverstärkerschaltung 460, eine Verstärkerschaltung 470, die Filterschaltung 370, das NOR-Gatter 440 und den Inverter 450.
  • Einer von zwei Eingangsanschlüssen der Differenzverstärkerschaltung 460 ist über den Kondensator 411 mit der vertikalen Signalleitung 259 verbunden. Der andere dieser Eingangsanschlüsse ist über den Kondensator 412 mit dem DAC 230 verbunden. Ein Vergleichsergebnis der Differenzverstärkerschaltung 460 wird an die Verstärkerschaltung 470 ausgegeben.
  • 43 ist ein Schaltbild, das ein Konfigurationsbeispiel der Differenzverstärkerschaltung 460 in dem sechsten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt. Die Differenzverstärkerschaltung 460 umfasst pMOS-Transistoren 461 und 462, einen Kondensator 463, Auto-Zero-Schalter 464 und 465, nMOS-Transistoren 467 und 468 und eine Stromquelle 469.
  • Sources der pMOS-Transistoren 461 und 462 sind mit dem Leistungsversorgungspotenzial VDDB verbunden. Ferner sind ein Gate und ein Drain des pMOS-Transistors 461 kurzgeschlossen. Die jeweiligen Gates der pMOS-Transistoren 461 und 462 sind verbunden. Der Kondensator 463 ist zwischen dem Leistungsversorgungspotenzial VDDB und einem Verbindungsknoten des pMOS-Transistors 462 und des nMOS-Transistors 468 eingefügt.
  • Der Auto-Zero-Schalter 464 schließt ein Gate und einen Drain des nMOS-Transistors 467 gemäß dem Steuersignal AZSW von dem Zeitsteuerungsabschnitt 220 kurz. Der Auto-Zero-Schalter 465 schließt ein Gate und einen Drain des nMOS-Transistors 468 gemäß dem Steuersignal AZSW kurz.
  • Sources der nMOS-Transistoren 467 und 468 sind gemeinsam mit der Stromquelle 469 verbunden. Das Gate des nMOS-Transistors 467 ist mit einem Ende des Kondensators 412 verbunden und das Drain ist mit dem Drain des pMOS-Transistors 461 verbunden. Das Gate des nMOS-Transistors 468 ist mit einem Ende des Kondensators 411 verbunden und das Drain ist mit einem Drain des pMOS-Transistors 462 verbunden.
  • Das Vergleichsergebnis CMP wird von dem Verbindungsknoten des pMOS-Transistors 462 und des nMOS-Transistors 468 an das NOR-Gatter 440 ausgegeben.
  • Die Stromquelle 469 liefert einen konstanten Strom und ist zwischen einem Verbindungsknoten der nMOS-Transistoren 467 und 468 und dem Standardpotenzial VSSB eingefügt.
  • 44 ist ein Schaltbild, das ein Konfigurationsbeispiel der Verstärkerschaltung 470 in dem sechsten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie darstellt. Die Verstärkerschaltung 470 umfasst einen pMOS-Transistor 471, einen Auto-Zero-Schalter 472, einen Kondensator 473 und einen nMOS-Transistor 474.
  • Der pMOS-Transistor 471 und der nMOS-Transistor 474 sind zwischen dem Leistungsversorgungspotenzial VDDB und dem Standardpotenzial VSSB in Reihe geschaltet. Ferner wird das Vergleichsergebnis CMP von der Differenzverstärkerschaltung 460 in ein Gate des pMOS-Transistors 471 eingegeben. Ein verstärktes Signal, das durch Verstärken des Vergleichsergebnisses CMP erhalten wird, wird von einem Verbindungsknoten des pMOS-Transistors 471 und des nMOS-Transistors 474 ausgegeben.
  • Der Auto-Zero-Schalter 472 schließt ein Gate und einen Drain des nMOS-Transistors 474 gemäß dem Steuersignal AZSW von dem Zeitsteuerungsabschnitt 220 kurz. Der Kondensator 473 ist zwischen dem Gate des nMOS-Transistors 474 und dem Standardpotenzial VSSC eingefügt. Es sei angemerkt, dass Konfigurationen des NOR-Gatters 440 und des Inverters 450 ähnlich denen des zweiten modifizierten Beispiels der zweiten Ausführungsform sind.
  • Wie in Fig. Wie in 42 bis 44 veranschaulicht, ist die Filterschaltung 370 zwischen einem Logikgatter und dem Leistungsversorgungspotenzial VDDC in dem Komparator 300 unter Verwendung der allgemeinen Differenzverstärkerschaltung 460 eingefügt, und somit kann eine Verzögerungszeit eines Ausgangs in Bezug auf einen Eingang des Logikgatters verkürzt werden. Daher kann die Streifenbildung unterdrückt werden.
  • Es sei angemerkt, dass das erste modifizierte Beispiel der zweiten Ausführungsform auch auf das sechste modifizierte Beispiel der zweiten Ausführungsform angewendet werden kann.
  • Auf diese Weise kann die Verzögerungszeit des Ausgangs in Bezug auf den Eingang des Logikgatters verkürzt werden, da die Filterschaltung 370 in dem sechsten modifizierten Beispiel der zweiten Ausführungsform der vorliegenden Technologie zwischen dem Logikgatter und dem Leistungsversorgungspotenzial VDDC eingefügt ist. Daher kann die Streifenbildung unterdrückt werden.
  • <3. Beispiel für eine Anwendung auf einen mobilen Körper>
  • Die Technologie gemäß der vorliegenden Offenbarung (vorliegende Technologie) kann auf verschiedene Produkte angewendet werden. Zum Beispiel kann die Technologie gemäß der vorliegenden Offenbarung als eine Vorrichtung umgesetzt werden, die auf einer beliebigen Art eines mobilen Körpers, wie etwa einem Kraftfahrzeug, einem Elektrofahrzeug, einem Hybridelektrofahrzeug, einem Motorrad, einem Fahrrad, einer Personal-Mobility-Vorrichtung, einem Flugzeug, einer Drohne, einem Schiff oder einem Roboter, montiert ist.
  • 45 ist ein Blockdiagramm, das ein Beispiel einer schematischen Konfiguration eines Fahrzeugsteuersystems als Beispiel eines Mobilkörpersteuersystems darstellt, auf das die Technologie gemäß der vorliegenden Offenbarung angewendet werden kann.
  • Das Fahrzeugsteuersystem 12000 umfasst mehrere elektronische Steuereinheiten, die über ein Kommunikationsnetz 12001 miteinander verbunden sind. Bei dem in 45 dargestellten Beispiel umfasst das Fahrzeugsteuersystem 12000 eine Antriebssystemsteuereinheit 12010, eine Karosseriesystemsteuereinheit 12020 eine Fahrzeugaußenbereichsinformationsdetektionseinheit 12030, eine Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 und eine integrierte Steuereinheit 12050. Ferner werden ein Mikrocomputer 12051, ein Ton/Bild-Ausgabeabschnitt 12052 und eine Fahrzeugbordnetzschnittstelle (SST) 12053 als eine Funktionskonfiguration der integrierten Steuereinheit 12050 dargestellt.
  • Die Antriebssystemsteuereinheit 12010 steuert den Betrieb von Vorrichtungen im Zusammenhang mit dem Antriebssystem des Fahrzeugs gemäß verschiedenen Arten von Programmen. Zum Beispiel dient die Antriebssystemsteuereinheit 12010 als eine Steuervorrichtung für eine Antriebskrafterzeugungsvorrichtung zum Erzeugen der Antriebskraft des Fahrzeugs, wie etwa einen Verbrennungsmotor, einen Antriebsmotor oder dergleichen, einen Antriebskraftübertragungsmechanismus zum Übertragen der Antriebskraft an Räder, einen Lenkmechanismus zum Anpassen des Lenkwinkels des Fahrzeugs, eine Bremsvorrichtung zum Erzeugen der Bremskraft des Fahrzeugs und dergleichen.
  • Die Karosseriesystemsteuereinheit 12020 steuert den Betrieb verschiedener Arten von Vorrichtungen, die an einer Fahrzeugkarosserie bereitgestellt sind, gemäß verschiedenen Arten von Programmen. Die Karosseriesystemsteuereinheit 12020 dient zum Beispiel als eine Steuervorrichtung für ein schlüsselloses Zugangssystem, ein Smart-Schlüssel-System, eine elektrische Fensterhebervorrichtung oder verschiedene Arten von Lampen, wie etwa einen Scheinwerfer, eine Rückleuchte, ein Bremslicht, ein Fahrtrichtungssignal, ein Nebellicht oder dergleichen. In diesem Fall können Funkwellen, die von einer mobilen Vorrichtung übertragen werden, als eine Alternative zu einem Schlüssel oder Signale verschiedener Arten von Schaltern in die Karosseriesystemsteuereinheit 12020 eingegeben werden. Die Karosseriesystemsteuereinheit 12020 empfängt diese eingegebenen Funkwellen oder Signale und steuert eine Türverriegelungsvorrichtung, die elektrische Fensterhebervorrichtung, die Lampen oder dergleichen des Fahrzeugs.
  • Die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 detektiert Informationen über den Außenbereich des Fahrzeugs, das das Fahrzeugsteuersystem 12000 umfasst. Zum Beispiel ist die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 mit einem Bildgebungsabschnitt 12031 verbunden. Die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 bewirkt, dass der Bildgebungsabschnitt 12031 ein Bild des Außenbereichs des Fahrzeugs bildlich erfasst, und empfängt das bildlich erfasste Bild. Basierend auf dem empfangenen Bild kann die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 eine Verarbeitung zum Detektieren eines Objekts, wie etwa eines Menschen, eines Fahrzeugs, eines Hindernisses, eines Zeichens, eines Symbols auf einer Straßenoberfläche oder dergleichen oder eine Verarbeitung zum Detektieren einer Entfernung zu diesen durchführen.
  • Der Bildgebungsabschnitt 12031 ist ein optischer Sensor, der Licht empfängt und der ein elektrisches Signal ausgibt, das einer empfangenen Lichtmenge des Lichts entspricht. Der Bildgebungsabschnitt 12031 kann das elektrische Signal als ein Bild ausgeben oder kann das elektrische Signal als Informationen über eine gemessene Entfernung ausgeben. Außerdem kann das Licht, das durch den Bildgebungsabschnitt 12031 empfangen wird, sichtbares Licht sein oder kann nichtsichtbares Licht, wie etwa Infrarotstrahlen oder dergleichen, sein.
  • Die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 detektiert Informationen über den Innenbereich des Fahrzeugs. Die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 ist zum Beispiel mit einem Fahrerzustandsdetektionsabschnitt 12041 verbunden, der den Zustand eines Fahrers detektiert. Der Fahrerzustandsdetektionsabschnitt 12041 umfasst zum Beispiel eine Kamera, die den Fahrer bildlich erfasst. Basierend auf Detektionsinformationen, die von dem Fahrerzustandsdetektionsabschnitt 12041 eingegeben werden, kann die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 einen Ermüdungsgrad des Fahrers oder einen Konzentrationsgrad des Fahrers berechnen, oder kann bestimmen, ob der Fahrer döst.
  • Der Mikrocomputer 12051 kann einen Steuersollwert für die Antriebskrafterzeugungsvorrichtung, den Lenkmechanismus oder die Bremsvorrichtung basierend auf den Informationen über den Innenbereich oder den Außenbereich des Fahrzeugs berechnen, wobei die Informationen durch die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 oder die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 erfasst werden, und einen Steuerbefehl an die Antriebssystemsteuereinheit 12010 ausgeben. Zum Beispiel kann der Mikrocomputer 12051 eine kooperative Steuerung durchführen, die zum Implementieren von Funktionen eines Fahrassistenzsystems (FAS) bereitgestellt ist, dessen Funktionen eine Kollisionsvermeidung oder Stoßabschwächung für das Fahrzeug, eine Folgefahrt basierend auf einer Folgeentfernung, eine Fahrt mit Fahrzeuggeschwindigkeitsbeibehaltung, eine Fahrzeugkollisionswarnung, eine Fahrzeugspurverlassenswarnung oder dergleichen beinhalten.
  • Außerdem kann der Mikrocomputer 12051 eine kooperative Steuerung durchführen, bereitgestellt für automatisiertes Fahren, was bewirkt, dass das Fahrzeug automatisiert ohne Abhängigkeit von der Bedienung des Fahrers fährt, oder dergleichen, indem die Antriebskrafterzeugungsvorrichtung, der Lenkmechanismus, die Bremsvorrichtung oder dergleichen basierend auf den Informationen über den Außenbereich oder den Innenbereich des Fahrzeugs gesteuert werden, wobei die Informationen durch die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 oder die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 erhalten werden.
  • Darüber hinaus kann der Mikrocomputer 12051 einen Steuerbefehl an die Karosseriesystemsteuereinheit 12020 basierend auf den Informationen über den Außenbereich des Fahrzeugs ausgeben, wobei die Informationen durch die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 erhalten werden. Der Mikrocomputer 12051 kann zum Beispiel eine kooperative Steuerung durchführen, die auf das Verhindern einer Blendung abzielt, indem der Scheinwerfer so gesteuert wird, dass er zum Beispiel von einem Fernlicht zu einem Abblendlicht gemäß der Position eines vorausfahrenden Fahrzeuges oder eines entgegenkommenden Fahrzeugs wechselt, das durch die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 detektiert wird.
  • Der Ton/Bild-Ausgabeabschnitt 12052 überträgt ein Ausgabesignal eines Tons und/oder eines Bilds an eine Ausgabevorrichtung, die dazu in der Lage ist, einem Insassen des Fahrzeuges oder dem Außenbereich des Fahrzeugs Informationen visuell oder akustisch mitzuteilen. Bei dem Beispiel von 45 werden ein Audiolautsprecher 12061, ein Anzeigeabschnitt 12062 und ein Armaturenbrett 12063 als die Ausgabevorrichtung veranschaulicht. Der Anzeigeabschnitt 12062 kann zum Beispiel eine On-Board-Anzeige und/oder eine Head-Up-Anzeige umfassen.
  • 46 ist ein Diagramm, das ein Beispiel für die Installationsposition des Bildgebungsabschnitts 12031 darstellt.
  • In 46 umfasst der Bildgebungsabschnitt 12031 Bildgebungsabschnitte 12101, 12102, 12103, 12104 und 12105.
  • Die Bildgebungsabschnitte 12101, 12102, 12103, 12104 und 12105 sind zum Beispiel bei Positionen an einem Vorderende, Seitenspiegeln, einem hinteren Stoßfänger und einer Hecktür des Fahrzeugs 12100 sowie einer Position auf einem oberen Teil einer Windschutzscheibe im Inneren des Fahrzeugs angeordnet. Der Bildgebungsabschnitt 12101, der an dem Vorderende bereitgestellt ist, und der Bildgebungsabschnitt 12105, der an dem oberen Teil der Windschutzscheibe im Inneren des Fahrzeugs bereitgestellt ist, erhalten hauptsächlich ein Bild der Vorderseite des Fahrzeugs 12100. Die Bildgebungsabschnitte 12102 und 12103, die an den Seitenspiegeln bereitgestellt sind, erhalten hauptsächlich ein Bild der Seiten des Fahrzeugs 12100. Der Bildgebungsabschnitt 12104, der am hinteren Stoßfänger oder an der Hecktür bereitgestellt ist, erhält hauptsächlich ein Bild der Hinterseite des Fahrzeugs 12100. Der Bildgebungsabschnitt 12105, der an dem oberen Teil der Windschutzscheibe im Inneren des Fahrzeugs bereitgestellt ist, wird hauptsächlich dazu verwendet, ein vorausfahrendes Fahrzeug, einen Fußgänger, ein Hindernis, ein Signal, ein Verkehrszeichen, eine Fahrbahn oder dergleichen zu detektieren.
  • Es sei angemerkt, dass 46 ein Beispiel für Fotografierbereiche der Bildgebungsabschnitte 12101 bis 12104 darstellt. Ein Bildgebungsbereich 12111 repräsentiert den Bildgebungsbereich des an dem Vorderende bereitgestellten Bildgebungsabschnitts 12101. Die Bildgebungsbereiche 12112 und 12113 repräsentieren jeweils die Bildgebungsbereiche der Bildgebungsabschnitte 12102 und 12103, die an den Seitenspiegeln bereitgestellt sind. Ein Bildgebungsbereich 12114 repräsentiert den Bildgebungsbereich des Bildgebungsabschnitts 12104, der an dem hinteren Stoßfänger oder der Hecktür bereitgestellt ist. Ein von oben gesehenes Vogelperspektivenbild des Fahrzeugs 12100 wird zum Beispiel durch Überlagern von Bilddaten, die durch die Bildgebungsabschnitte 12101 bis 12104 abgebildet werden, erhalten.
  • Mindestens einer der Bildgebungsabschnitte 12101 bis 12104 kann eine Funktion zum Erhalten von Abstandsinformationen aufweisen. Zum Beispiel kann mindestens einer der Bildgebungsabschnitte 12101 bis 12104 eine Stereokamera sein, die aus mehreren Bildgebungselementen besteht, oder kann ein Bildgebungselement mit Pixeln zur Phasendifferenzdetektion sein.
  • Zum Beispiel kann der Mikrocomputer 12051 einen Abstand zu jedem dreidimensionalen Objekt innerhalb der Bildgebungsbereiche 12111 bis 12114 und eine zeitliche Änderung des Abstands (relative Geschwindigkeit bezüglich des Fahrzeugs 12100) basierend auf den Abstandsinformationen, die von den Bildgebungsabschnitten 12101 bis 12104 erhalten werden, bestimmen und dadurch ein nächstes dreidimensionales Objekt, das insbesondere auf einem Bewegungspfad des Fahrzeugs 12100 vorhanden ist und das im Wesentlichen in der gleichen Richtung wie das Fahrzeug 12100 mit einer vorbestimmten Geschwindigkeit fährt (zum Beispiel gleich oder größer als 0 km/h) als ein vorausfahrendes Fahrzeug extrahieren. Ferner kann der Mikrocomputer 12051 einen Folgeabstand, der zu dem vorausfahrenden Fahrzeug einzuhalten ist, im Voraus einstellen und kann eine automatische Bremssteuerung (einschließlich einer Folgestoppsteuerung), eine automatische Beschleunigungssteuerung (einschließlich einer Folgestartsteuerung) oder dergleichen durchführen. Es ist dementsprechend möglich, eine kooperative Steuerung durchzuführen, die auf das automatisierte Fahren abzielt, das bewirkt, dass das Fahrzeug automatisiert ohne Abhängigkeit von einer Bedienung des Fahrers oder dergleichen fährt.
  • Zum Beispiel kann der Mikrocomputer 12051 dreidimensionale Objektdaten über dreidimensionale Objekte in dreidimensionale Objektdaten eines zweirädrigen Fahrzeugs, eines Fahrzeugs mit Standardgröße, eines Fahrzeugs mit großer Größe, eines Fußgängers, eines Strommasts und anderer dreidimensionaler Objekte basierend auf den Abstandsinformationen, die von den Bildgebungsabschnitten 12101 bis 12104 erhalten werden, klassifizieren, die klassifizierten dreidimensionalen Objektdaten extrahieren und die extrahierten dreidimensionalen Objektdaten für eine automatische Vermeidung eines Hindernisses verwenden. Zum Beispiel identifiziert der Mikrocomputer 12051 Hindernisse um das Fahrzeug 12100 herum als Hindernisse, die der Fahrer des Fahrzeugs 12100 visuell erkennen kann, und Hindernisse, die der Fahrer des Fahrzeugs 12100 schwer visuell erkennen kann. Dann bestimmt der Mikrocomputer 12051 ein Kollisionsrisiko, das ein Risiko für eine Kollision mit jedem Hindernis angibt. In einer Situation, in der das Kollisionsrisiko gleich einem oder höher als ein festgelegter Wert ist und es dementsprechend eine Möglichkeit einer Kollision gibt, gibt der Mikrocomputer 12051 eine Warnung an den Fahrer über den Audiolautsprecher 12061 oder den Anzeigeabschnitt 12062 aus und führt eine erzwungene Verlangsamung oder eine Ausweichlenkung über die Antriebssystemsteuereinheit 12010 durch. Der Mikrocomputer 12051 kann somit das Fahren unterstützen, um eine Kollision zu vermeiden.
  • Mindestens einer der Bildgebungsabschnitte 12101 bis 12104 kann eine Infrarotkamera sein, die Infrarotstrahlen detektiert. Der Mikrocomputer 12051 kann zum Beispiel einen Fußgänger erkennen, indem er bestimmt, ob es einen Fußgänger in bildlich erfassten Bildern der Bildgebungsabschnitte 12101 bis 12104 gibt. Eine solche Erkennung eines Fußgängers wird zum Beispiel durch eine Prozedur zum Extrahieren von charakteristischen Punkten in den bildlich erfassten Bildern der Bildgebungsabschnitte 12101 bis 12104 als Infrarotkameras und eine Prozedur zum Bestimmen, ob es der Fußgänger ist oder nicht, durchgeführt, indem eine Musterabgleichverarbeitung an einer Reihe von charakteristischen Punkten, die die Kontur des Objekts repräsentieren, durchgeführt wird. Wenn der Mikrocomputer 12051 bestimmt, dass es in den bildlich erfassten Bildern der Bildaufnahmeabschnitte 12101 bis 12104 einen Fußgänger gibt, und dementsprechend den Fußgänger erkennt, steuert der Ton/Bild-Ausgabeabschnitt 12052 den Anzeigeabschnitt 12062 derart, dass eine quadratische Konturlinie zur Hervorhebung so angezeigt wird, dass sie auf dem erkannten Fußgänger überlagert wird. Der Ton/Bild-Ausgabeabschnitt 12052 kann den Anzeigeabschnitt 12062 auch so steuern, dass ein Symbol oder dergleichen, das den Fußgänger repräsentiert, an einer gewünschten Position angezeigt wird.
  • Ein Beispiel für das Fahrzeugsteuersystem, auf das die Technologie gemäß der vorliegenden Offenbarung angewendet werden kann, wurde oben beschrieben. Die Technologie gemäß der vorliegenden Offenbarung kann beispielsweise auf den Bildgebungsabschnitt 12031 unter den oben beschriebenen Konfigurationen angewendet werden. Insbesondere kann die Bildgebungsvorrichtung 100 in 1 auf den Bildgebungsabschnitt 12031 angewendet werden. Wenn die Technologie gemäß der vorliegenden Offenbarung auf den Bildgebungsabschnitt 12031 angewendet wird, kann eine Streifenbildung unterdrückt werden, und ein leichter sichtbares bildlich erfasstes Bild kann erhalten werden, sodass die Ermüdung des Fahrers reduziert werden kann.
  • Es sei angemerkt, dass die oben beschriebenen Ausführungsformen Beispiele zum Umsetzen der vorliegenden Technologie veranschaulichen und die Gegenstände in den Ausführungsformen jeweils Korrespondenzbeziehungen mit den Gegenständen haben, die die Erfindung in den Ansprüchen spezifizieren. Gleichermaßen haben die Gegenstände, die die Erfindung in den Ansprüchen spezifizieren, jeweils Korrespondenzbeziehungen mit den Gegenständen in den Ausführungsformen der vorliegenden Technologie mit den gleichen Bezeichnungen. Die vorliegende Technologie ist jedoch nicht auf die Ausführungsformen beschränkt und kann umgesetzt werden, indem innerhalb des Schutzumfangs verschiedene Modifikationen an den Ausführungsformen vorgenommen werden, ohne von deren Grundidee abzuweichen.
  • Es sei angemerkt, dass die in der vorliegenden Beschreibung beschriebenen Effekte lediglich Beispiele sind und nicht beschränkt sind und dass es zusätzliche Effekte geben kann.
  • Es sei angemerkt, dass die vorliegende Technologie auch die folgenden Konfigurationen aufweisen kann.
    • (1) Ein Festkörperbildgebungselement, das Folgendes umfasst:
      • eine Vergleichsschaltung, die ein Eingangspotenzial, das eingegeben worden ist, mit einem vorbestimmten Referenzpotenzial vergleicht und ein beliebiges eines Paars von Ausgangspotenzialen als ein Vergleichsergebnis ausgibt;
      • eine Pegelverschiebungsschaltung, die auf Grundlage des Vergleichsergebnisses ein beliebiges eines Paars von Verschiebungspotenzialen mit einer größeren Potenzialdifferenz als das Paar von Ausgangspotenzialen als ein Ausgangssignal ausgibt;
      • ein Logikgatter, das bestimmt, ob das Ausgangssignal höher als ein vorbestimmter Schwellenwert zwischen dem Paar von Verschiebungspotenzialen ist oder nicht, und ein Bestimmungsergebnis ausgibt; und
      • einen Zähler, der einen Zählwert über eine Periode zählt, bis das Bestimmungsergebnis invertiert ist.
    • (2) Das Festkörperbildgebungselement nach (1), wobei eines des Paars von Verschiebungspotenzialen ein Leistungsversorgungspotenzial ist, das höher als das Eingangspotenzial ist, und ein anderes des Paars von Verschiebungspotenzialen gleich einem niedrigeren des Paars von Ausgangspotenzialen ist.
    • (3) Das Festkörperbildgebungselement nach (1), wobei eines des Paars von Verschiebungspotenzialen ist das gleiche Potenzial wie das Eingangspotenzial, und ein anderes des Paars von Verschiebungspotenzialen ist ein Standardpotenzial, das niedriger als ein niedrigeres des Paars von Ausgangspotenzialen ist.
    • (4) Das Festkörperbildgebungselement nach (1), wobei eines des Paars von Verschiebungspotenzialen ein Leistungsversorgungspotenzial ist, das höher als das Eingangspotenzial ist, und ein anderes des Paars von Verschiebungspotenzialen ein Standardpotenzial ist, das niedriger als ein niedrigeres des Paars von Ausgangspotenzialen ist.
    • (5) Das Festkörperbildgebungselement nach (4), wobei die Pegelverschiebungsschaltung Folgendes umfasst:
      • einen N-Transistor mit einem Gate, das mit einer vertikalen Signalleitung des Eingangspotenzials verbunden ist, und einer Source, in die das Vergleichsergebnis eingegeben wird;
      • einen leistungsversorgungsseitigen Vorladetransistor, der ein Potenzial eines Drains des N-Transistors auf das Leistungsversorgungspotenzial initialisiert;
      • einen P-Transistor mit einem Gate, das mit dem Drain des N-Transistors verbunden ist, und einem Drain, der mit dem Logikgatter verbunden ist; und
      • einen standardseitigen Vorladetransistor, der ein Potenzial des Drains des P-Transistors auf das Standardpotenzial initialisiert.
    • (6) Das Festkörperbildgebungselement nach (5), das ferner einen Kurzschlusstransistor umfasst, der das Gate und die Source des N-Transistors kurzschließt.
    • (7) Das Festkörperbildgebungselement nach (5) oder (6), wobei ein Backgate und die Source des N-Transistors kurzgeschlossen sind.
    • (8) Das Festkörperbildgebungselement nach (5) oder (6), wobei ein Backgate des N-Transistors auf Masse gelegt ist.
    • (9) Das Festkörperbildgebungselement nach (4), wobei die Pegelverschiebungsschaltung Folgendes umfasst:
      • einen P-Transistor mit einem Gate, in das das Vergleichsergebnis eingegeben wird, und einer Source, die mit einer vertikalen Signalleitung des Eingangspotenzials verbunden ist;
      • einen standardseitigen Vorladetransistor, der ein Potenzial eines Drains des P-Transistors auf das Standardpotenzial initialisiert;
      • einen N-Transistor mit einem Gate, das mit dem Drain des P-Transistors verbunden ist, und einem Drain, der mit dem Logikgatter verbunden ist; und
      • einen leistungsversorgungsseitigen Vorladetransistor, der ein Potenzial des Drains des N-Transistors auf das Leistungsversorgungspotenzial initialisiert.
    • (10) Das Festkörperbildgebungselement nach (9), das ferner einen Kurzschlusstransistor umfasst, der die vertikale Signalleitung und das Gate des P-Transistors kurzschließt.
    • (11) Das Festkörperbildgebungselement nach einem von (1) bis (10), wobei die Vergleichsschaltung Folgendes umfasst:
      • einen Eingangstransistor mit einer Source, die mit der vertikalen Signalleitung verbunden ist, und einem Gate, in das das Referenzpotenzial eingegeben wird; und
      • eine Stromquelle, die mit einem Drain des Eingangstransistors verbunden ist.
    • (12) Das Festkörperbildgebungselement nach einem von (1) bis (10), wobei die Vergleichsschaltung Folgendes umfasst: ein Paar von Kondensatoren, das eine Spannung zwischen dem Eingangspotenzial und dem Referenzpotenzial teilt; einen Eingangstransistor mit einem Gate, das mit einem Verbindungsknoten des Paars von Kondensatoren verbunden ist, und einer Source, in die ein Abfallpotenzial eingegeben wird, das niedriger als das Leistungsversorgungspotenzial ist; und eine Stromquelle, die mit einem Drain des Eingangstransistors verbunden ist.
    • (13) Das Festkörperbildgebungselement nach einem von (1) bis (12), das ferner eine Filterschaltung umfasst, die eine Variation eines ersten Leistungsversorgungspotenzials unterdrückt, wobei die Filterschaltung zwischen einer Leistungsversorgungsleitung des ersten Leistungsversorgungspotenzials und der Pegelverschiebungsschaltung eingefügt ist.
    • (14) Das Festkörperbildgebungselement nach (13), wobei die Filterschaltung einen Kondensator und einen Transistor umfasst, die zwischen der Leistungsversorgungsleitung des ersten Leistungsversorgungspotenzials und der Pegelverschiebungsschaltung in Reihe geschaltet sind.
    • (15) Das Festkörperbildgebungselement nach (14), wobei ein vorbestimmtes Potenzial zum konstanten Einschalten des Transistors an ein Gate des Transistors angelegt wird.
    • (16) Das Festkörperbildgebungselement nach (14), das ferner Folgendes umfasst:
      • einen Zeitsteuerungsabschnitt, der ein Steuersignal an ein Gate des Transistors liefert.
    • (17) Das Festkörperbildgebungselement nach (16), wobei das Eingangspotenzial einen Rücksetzpegel und einen Signalpegel umfasst und der Zeitsteuerungsabschnitt den Transistor so steuert, dass er über eine erste Impulsperiode vor einer Zählperiode des Zählwerts entsprechend dem Rücksetzpegel durch das Steuersignal eingeschaltet wird.
    • (18) Das Festkörperbildgebungselement nach (17), wobei der Zeitsteuerungsabschnitt den Transistor so steuert, dass er durch das Steuersignal über sowohl eine zweite Impulsperiode als auch die erste Impulsperiode zwischen der Zählperiode des Zählwerts entsprechend dem Rücksetzpegel und einer Zählperiode des Zählwerts entsprechend dem Signalpegel eingeschaltet wird.
    • (19) Das Festkörperbildgebungselement nach einem von (1) bis (12), das ferner eine Filterschaltung umfasst, die eine Variation eines zweiten Leistungsversorgungspotenzials unterdrückt, wobei die Filterschaltung zwischen einer Leistungsversorgungsleitung des zweiten Leistungsversorgungspotenzials und dem Logikgatter eingefügt ist.
    • (20) Eine Bildgebungsvorrichtung, die Folgendes umfasst:
      • eine Vergleichsschaltung, die ein Eingangspotenzial, das eingegeben worden ist, mit einem vorbestimmten Referenzpotenzial vergleicht und ein beliebiges eines Paars von Ausgangspotenzialen als ein Vergleichsergebnis ausgibt;
      • eine Pegelverschiebungsschaltung, die auf Grundlage des Vergleichsergebnisses ein beliebiges eines Paars von Verschiebungspotenzialen mit einer größeren Potenzialdifferenz als das Paar von Ausgangspotenzialen als ein Ausgangssignal ausgibt;
      • ein Logikgatter, das bestimmt, ob das Ausgangssignal höher als ein vorbestimmter Schwellenwert zwischen dem Paar von Verschiebungspotenzialen ist oder nicht, und ein Bestimmungsergebnis ausgibt;
      • einen Zähler, der einen Zählwert über eine Periode zählt, bis das Bestimmungsergebnis invertiert ist; und
      • einen Speicherabschnitt, der Bilddaten speichert, in denen ein digitales Signal angeordnet ist, das den Zählwert angibt.
  • Bezugszeichenliste
    • 100
    Bildgebungsvorrichtung
    110
    Optischer Abschnitt
    120
    DSP-Schaltung
    130
    Anzeigeabschnitt
    140
    Bedienungsabschnitt
    150
    Bus
    160
    Framespeicher
    170
    Speicherabschnitt
    180
    Leistungsversorgungsabschnitt
    200
    Festkörperbildgebungselement
    201
    Lichtempfangschip
    202
    Schaltungschip
    210
    Vertikalscanschaltung
    220
    Zeitsteuerungsabschnitt
    230
    DAC
    240
    Pixelarrayabschnitt
    250
    Pixelschaltung
    251
    Fotoelektrisches Umwandlungselement
    252
    Übertragungstransistor
    253
    Rücksetztransistor
    254
    Floating-Diffusion-Schicht
    255
    Verstärkungstransistor
    256
    Auswahltransistor
    257
    Last-MOS-Stromquelle
    260
    Spaltensignalverarbeitungsabschnitt
    261
    Zähler
    262
    Latch
    270
    Horizontalscanschaltung
    300, 400
    Komparator
    310
    Vergleichsschaltung
    311, 314, 361, 362, 371, 411 bis 413, 463, 473
    Kondensator
    312
    Eingangstransistor
    313
    Auto-Zero-Transistor
    315
    Klemmtransistor
    316
    Ausgangstransistor
    317, 318, 421, 469
    Stromquelle
    320
    Pegelverschiebungsschaltung
    321, 325, 352, 354
    Vorladetransistor
    322, 332, 342, 355, 426, 427, 433, 441, 444, 452, 467, 468,474
    nMOS-Transistor
    323, 326, 353, 356
    Parasitäre Kapazität
    324, 331, 341, 351, 372, 422, 423, 431, 442, 443, 451, 461,462, 471
    pMOS-Transistor
    327
    Kurzschlusstransistor
    330, 340, 450
    Inverter
    363
    LDO-Transistor
    370
    Filterschaltung
    420, 460
    Differenzverstärkerschaltung
    424, 425, 432, 464, 465, 472
    Auto-Zero-Schalter
    430, 470
    Verstärkerschaltung
    440
    NOR-Gatter
    501, 504, 506
    n-Schicht
    502, 503, 507
    p-Schicht
    505
    Gate-Elektrode
    12031
    Bildgebungsabschnitt

Claims (20)

  1. Festkörperbildgebungselement, das Folgendes umfasst: eine Vergleichsschaltung, die ein Eingangspotenzial, das eingegeben worden ist, mit einem vorbestimmten Referenzpotenzial vergleicht und ein beliebiges eines Paars von Ausgangspotenzialen als ein Vergleichsergebnis ausgibt; eine Pegelverschiebungsschaltung, die auf Grundlage des Vergleichsergebnisses ein beliebiges eines Paars von Verschiebungspotenzialen mit einer größeren Potenzialdifferenz als das Paar von Ausgangspotenzialen als ein Ausgangssignal ausgibt; ein Logikgatter, das bestimmt, ob das Ausgangssignal höher als ein vorbestimmter Schwellenwert zwischen dem Paar von Verschiebungspotenzialen ist oder nicht, und ein Bestimmungsergebnis ausgibt; und einen Zähler, der einen Zählwert über eine Periode zählt, bis das Bestimmungsergebnis invertiert ist.
  2. Festkörperbildgebungselement nach Anspruch 1, wobei eines des Paars von Verschiebungspotenzialen ein Leistungsversorgungspotenzial ist, das höher als das Eingangspotenzial ist, und ein anderes des Paars von Verschiebungspotenzialen gleich einem niedrigeren des Paars von Ausgangspotenzialen ist.
  3. Festkörperbildgebungselement nach Anspruch 1, wobei eines des Paars von Verschiebungspotenzialen ist ein gleiches Potenzial wie das Eingangspotenzial, und ein anderes des Paars von Verschiebungspotenzialen ist ein Standardpotenzial, das niedriger als ein niedrigeres des Paars von Ausgangspotenzialen ist.
  4. Festkörperbildgebungselement nach Anspruch 1, wobei eines des Paars von Verschiebungspotenzialen ein Leistungsversorgungspotenzial ist, das höher als das Eingangspotenzial ist, und ein anderes des Paars von Verschiebungspotenzialen ein Standardpotenzial ist, das niedriger als ein niedrigeres des Paars von Ausgangspotenzialen ist.
  5. Festkörperbildgebungselement nach Anspruch 4, wobei die Pegelverschiebungsschaltung Folgendes umfasst: einen N-Transistor mit einem Gate, das mit einer vertikalen Signalleitung des Eingangspotenzials verbunden ist, und einer Source, in die das Vergleichsergebnis eingegeben wird; einen leistungsversorgungsseitigen Vorladetransistor, der ein Potenzial eines Drains des N-Transistors auf das Leistungsversorgungspotenzial initialisiert; einen P-Transistor mit einem Gate, das mit dem Drain des N-Transistors verbunden ist, und einem Drain, der mit dem Logikgatter verbunden ist; und einen standardseitigen Vorladetransistor, der ein Potenzial des Drains des P-Transistors auf das Standardpotenzial initialisiert.
  6. Festkörperbildgebungselement nach Anspruch 5, das ferner einen Kurzschlusstransistor umfasst, der das Gate und die Source des N-Transistors kurzschließt.
  7. Festkörperbildgebungselement nach Anspruch 5, wobei ein Backgate und die Source des N-Transistors kurzgeschlossen sind.
  8. Festkörperbildgebungselement nach Anspruch 5, wobei ein Backgate des N-Transistors auf Masse gelegt ist.
  9. Festkörperbildgebungselement nach Anspruch 4, wobei die Pegelverschiebungsschaltung Folgendes umfasst: einen P-Transistor mit einem Gate, in das das Vergleichsergebnis eingegeben wird, und einer Source, die mit einer vertikalen Signalleitung des Eingangspotenzials verbunden ist; einen standardseitigen Vorladetransistor, der ein Potenzial eines Drains des P-Transistors auf das Standardpotenzial initialisiert; einen N-Transistor mit einem Gate, das mit dem Drain des P-Transistors verbunden ist, und einem Drain, der mit dem Logikgatter verbunden ist; und einen leistungsversorgungsseitigen Vorladetransistor, der ein Potenzial des Drains des N-Transistors auf das Leistungsversorgungspotenzial initialisiert.
  10. Festkörperbildgebungselement nach Anspruch 9, das ferner einen Kurzschlusstransistor umfasst, der die vertikale Signalleitung und das Gate des P-Transistors kurzschließt.
  11. Festkörperbildgebungselement nach Anspruch 1, wobei die Vergleichsschaltung Folgendes umfasst: einen Eingangstransistor mit einer Source, die mit der vertikalen Signalleitung verbunden ist, und einem Gate, in das das Referenzpotenzial eingegeben wird; und eine Stromquelle, die mit einem Drain des Eingangstransistors verbunden ist.
  12. Festkörperbildgebungselement nach Anspruch 1, wobei die Vergleichsschaltung Folgendes umfasst: ein Paar von Kondensatoren, das eine Spannung zwischen dem Eingangspotenzial und dem Referenzpotenzial teilt; einen Eingangstransistor mit einem Gate, das mit einem Verbindungsknoten des Paars von Kondensatoren verbunden ist, und einer Source, in die ein Abfallpotenzial eingegeben wird, das niedriger als das Leistungsversorgungspotenzial ist; und eine Stromquelle, die mit einem Drain des Eingangstransistors verbunden ist.
  13. Festkörperbildgebungselement nach Anspruch 1, das ferner eine Filterschaltung umfasst, die eine Variation eines ersten Leistungsversorgungspotenzials unterdrückt, wobei die Filterschaltung zwischen einer Leistungsversorgungsleitung des ersten Leistungsversorgungspotenzials und der Pegelverschiebungsschaltung eingefügt ist.
  14. Festkörperbildgebungselement nach Anspruch 13, wobei die Filterschaltung einen Kondensator und einen Transistor umfasst, die zwischen der Leistungsversorgungsleitung des ersten Leistungsversorgungspotenzials und der Pegelverschiebungsschaltung in Reihe geschaltet sind.
  15. Festkörperbildgebungselement nach Anspruch 14, wobei ein vorbestimmtes Potenzial zum konstanten Einschalten des Transistors an ein Gate des Transistors angelegt wird.
  16. Festkörperbildgebungselement nach Anspruch 14, das ferner Folgendes umfasst: einen Zeitsteuerungsabschnitt, der ein Steuersignal an ein Gate des Transistors liefert.
  17. Festkörperbildgebungselement nach Anspruch 16, wobei das Eingangspotenzial einen Rücksetzpegel und einen Signalpegel umfasst und der Zeitsteuerungsabschnitt den Transistor so steuert, dass er über eine erste Impulsperiode vor einer Zählperiode des Zählwerts entsprechend dem Rücksetzpegel durch das Steuersignal eingeschaltet wird.
  18. Festkörperbildgebungselement nach Anspruch 17, wobei der Zeitsteuerungsabschnitt den Transistor so steuert, dass er durch das Steuersignal über sowohl eine zweite Impulsperiode als auch die erste Impulsperiode zwischen der Zählperiode des Zählwerts entsprechend dem Rücksetzpegel und einer Zählperiode des Zählwerts entsprechend dem Signalpegel eingeschaltet wird.
  19. Festkörperbildgebungselement nach Anspruch 1, das ferner eine Filterschaltung umfasst, die eine Variation eines zweiten Leistungsversorgungspotenzials unterdrückt, wobei die Filterschaltung zwischen einer Leistungsversorgungsleitung des zweiten Leistungsversorgungspotenzials und dem Logikgatter eingefügt ist.
  20. Bildgebungsvorrichtung, die Folgendes aufweist: eine Vergleichsschaltung, die ein Eingangspotenzial, das eingegeben worden ist, mit einem vorbestimmten Referenzpotenzial vergleicht und ein beliebiges eines Paars von Ausgangspotenzialen als ein Vergleichsergebnis ausgibt; eine Pegelverschiebungsschaltung, die auf Grundlage des Vergleichsergebnisses ein beliebiges eines Paars von Verschiebungspotenzialen mit einer größeren Potenzialdifferenz als das Paar von Ausgangspotenzialen als ein Ausgangssignal ausgibt; ein Logikgatter, das bestimmt, ob das Ausgangssignal höher als ein vorbestimmter Schwellenwert zwischen dem Paar von Verschiebungspotenzialen ist oder nicht, und ein Bestimmungsergebnis ausgibt; einen Zähler, der einen Zählwert über eine Periode zählt, bis das Bestimmungsergebnis invertiert ist; und einen Speicherabschnitt, der Bilddaten speichert, in denen ein digitales Signal angeordnet ist, das den Zählwert angibt.
DE112021004397.8T 2020-08-19 2021-06-21 Festkörperbildgebungselement und bildgebungsvorrichtung Pending DE112021004397T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020138539A JP2022034709A (ja) 2020-08-19 2020-08-19 固体撮像素子、および、撮像装置
JP2020-138539 2020-08-19
PCT/JP2021/023354 WO2022038885A1 (ja) 2020-08-19 2021-06-21 固体撮像素子、および、撮像装置

Publications (1)

Publication Number Publication Date
DE112021004397T5 true DE112021004397T5 (de) 2023-06-07

Family

ID=80323609

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021004397.8T Pending DE112021004397T5 (de) 2020-08-19 2021-06-21 Festkörperbildgebungselement und bildgebungsvorrichtung

Country Status (5)

Country Link
US (1) US20230345151A1 (de)
JP (1) JP2022034709A (de)
CN (1) CN116018756A (de)
DE (1) DE112021004397T5 (de)
WO (1) WO2022038885A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022180670A (ja) * 2019-10-30 2022-12-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012147339A (ja) * 2011-01-13 2012-08-02 Panasonic Corp 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法
JP2015152699A (ja) * 2014-02-13 2015-08-24 ソニー株式会社 発光素子駆動回路、表示装置、及び、ａ／ｄ変換回路
CN109565559B (zh) * 2016-08-22 2021-07-20 索尼半导体解决方案公司 固态摄像装置、用于驱动固态摄像装置的方法和电子设备
JP7181868B2 (ja) * 2017-07-20 2022-12-01 ソニーセミコンダクタソリューションズ株式会社 アナログデジタル変換器、固体撮像素子、および、アナログデジタル変換器の制御方法
JP2019047383A (ja) * 2017-09-04 2019-03-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置、および、固体撮像素子の制御方法

Also Published As

Publication number Publication date
US20230345151A1 (en) 2023-10-26
CN116018756A (zh) 2023-04-25
JP2022034709A (ja) 2022-03-04
WO2022038885A1 (ja) 2022-02-24

Similar Documents

Publication Publication Date Title
DE112018005712T5 (de) Solid-state bildaufnahmeelement
DE112019000572T5 (de) DAC-Schaltung, Festkörper-Bildgebungselement und elektronisches Gerät
DE112018005710T5 (de) Festkörperbildaufnahmeelement
DE102016218843A1 (de) Bilderzeugungspixel mit hohem Dynamikumfang mit verbesserter Auslesung
DE112019000034T5 (de) Festkörperbildaufnahmeelement und bildaufnahmeeinrichtung
US11178350B2 (en) Solid-state image sensor and imaging device
DE112018005409T5 (de) Festkörper-bildgebungselement, bildgebungseinrichtung und steuerungsverfahren eines festkörper-bildgebungselements
DE112019006901T5 (de) Festkörper-bildsensor
DE112021004025T5 (de) Festkörperbildgebungsvorrichtung und steuerverfahren derselben
DE112021003422T5 (de) Festkörper-bildgebungsvorrichtung
DE112017006977T5 (de) Abbildungssystem und abbildungseinrichtung
US11632513B2 (en) Solid-state image sensor and imaging device
DE112020005923T5 (de) Festkörper-bildgebungsvorrichtung und bildgebungsvorrichtung mit kombinierten dynamik-vision-sensor- und bildgebungsfunktionen
DE112019005786T5 (de) Festkörper-bildsensor und bildgebungsvorrichtung
DE112020004446T5 (de) Festkörperbildgebungsvorrichtung und bildgebungsvorrichtung mitkombinierten dynamic-vision-sensor- und bildgebungsfunktionen
DE112020004621T5 (de) Lichtdetektierende Vorrichtung und System
DE112021004397T5 (de) Festkörperbildgebungselement und bildgebungsvorrichtung
DE112021004136T5 (de) Bildgebungsvorrichtung und elektronische einrichtung
DE112019005789T5 (de) Festkörperbildgebungsvorrichtung und elektronische Einrichtung
DE112020001607T5 (de) Fotodetektionsvorrichtung und elektronische einrichtung
DE112020002709T5 (de) Bildgebungssystem
DE112020003436T5 (de) Festkörper-Bildgebungselement, Bildgebungseinrichtung und Verfahren zum Steuern eines Festkörper-Bildgebungselements
DE112021001237T5 (de) Bildgebungsschaltung und bildgebungsvorrichtung
DE112021003436T5 (de) Festkörperbildgebungsvorrichtung und bildgebungsvorrichtung
DE112021006207T5 (de) Festkörperbildgebungsvorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed