JP2015152699A - 発光素子駆動回路、表示装置、及び、a/d変換回路 - Google Patents
発光素子駆動回路、表示装置、及び、a/d変換回路 Download PDFInfo
- Publication number
- JP2015152699A JP2015152699A JP2014025048A JP2014025048A JP2015152699A JP 2015152699 A JP2015152699 A JP 2015152699A JP 2014025048 A JP2014025048 A JP 2014025048A JP 2014025048 A JP2014025048 A JP 2014025048A JP 2015152699 A JP2015152699 A JP 2015152699A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- light emitting
- sawtooth waveform
- saw
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【課題】乱れのない波形の鋸波形電圧を用いた比較動作を行うことが可能な発光素子駆動回路、A/D変換回路、及び、表示装置を提供する。【解決手段】本開示の発光素子駆動回路は、入力される少なくとも2つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、アナログの信号電圧と鋸波形電圧とを比較する比較部と、を備え、比較部の比較結果に基づいて発光素子を駆動する。これにより、乱れのない波形の鋸波形電圧を用いた比較動作を行うことが可能になる。【選択図】 図1
Description
本開示は、発光素子駆動回路、表示装置、及び、A/D変換回路に関する。
発光部(発光素子)として発光ダイオード(Light Emitting Diode:LED)を用いた発光ダイオード表示装置の開発が、鋭意、進められている。発光ダイオード表示装置においては、赤色発光ダイオードから成る発光部が赤色発光副画素(サブピクセル)として機能し、緑色発光ダイオードから成る発光部が緑色発光副画素として機能し、青色発光ダイオードから成る発光部が青色発光副画素として機能する。そして、これらの3種類の副画素の発光状態によってカラー画像の表示が行われる。
発光部として有機エレクトロルミネッセンス(Electro Luminescence:EL)素子を用いた有機EL表示装置も知られている。有機EL表示装置においては、発光部を駆動する駆動回路として、発光デューティ固定の可変定電流駆動法が広く使用されている。また、有機EL表示装置では、発光ばらつきを軽減する観点から、PWM(Pulse Width Modulation:パルス幅変調)駆動法が用いられている(例えば、特許文献1参照)。PWM駆動法では、鋸波形(ランプ波形)の電圧変化を有する鋸波形電圧を用い、当該鋸波形電圧とアナログの映像信号電圧とを比較し、その比較結果に基づいて発光部(発光素子)の発光期間を決めることになる。
ところで、鋸波形電圧を外部から発光素子駆動回路に入力する構成を採ると、鋸波形電圧を伝送する配線のインピーダンス等の影響によって鋸波形電圧の波形が歪んでしまう場合がある。そして、PWM駆動法を用いて発光素子を駆動する際に、鋸波形電圧の特に先端部分、即ち、低階調表示のために先鋭度が要求される部分の波形が乱れると、同じ映像信号電圧に対して輝度や色度が正確に表示されずに表示ムラが発生することになる。
尚、ここでは、PWM駆動法を用いて発光素子を駆動する発光素子駆動回路を例に挙げて鋸波形電圧の波形の乱れに起因する問題点について述べたが、当該問題点は発光素子駆動回路の場合に限られるものではない。例えば、鋸波形電圧を用いてアナログ信号との比較動作を行うことによって、アナログ信号をデジタル信号に変換するA/D変換回路に対しても言える問題点である。
そこで、本開示は、乱れのない波形の鋸波形電圧を用いた比較動作を行うことが可能な発光素子駆動回路、当該発光素子駆動回路を用いる表示装置、及び、A/D変換回路を提供することを目的とする。
上記の目的を達成するための本開示の発光素子駆動回路は、
入力される少なくとも2つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいて発光素子を駆動する。
入力される少なくとも2つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいて発光素子を駆動する。
上記の目的を達成するための本開示の表示装置は、
発光部、及び、発光部を駆動する駆動回路から構成された複数の画素が2次元マトリクス状に配置されて成り、
駆動回路は、
入力される少なくとも2つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいて発光部を駆動する。
発光部、及び、発光部を駆動する駆動回路から構成された複数の画素が2次元マトリクス状に配置されて成り、
駆動回路は、
入力される少なくとも2つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいて発光部を駆動する。
上記の目的を達成するための本開示のA/D変換回路は、
入力される少なくとも2つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいてデジタル信号を生成する。
入力される少なくとも2つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいてデジタル信号を生成する。
上記の構成の発光素子駆動回路、表示装置、あるいは、A/D変換回路において、鋸波形電圧を生成する鋸波形生成部を有する(内蔵する)ことで、鋸波形電圧を伝送配線によって伝送して入力する必要がなくなる。これにより、伝送配線のインピーダンス等の影響で鋸波形電圧の波形が歪むことはなく、内部で生成した鋸波形電圧、即ち、乱れのない波形の鋸波形電圧を比較部の比較基準入力とすることができる。
本開示によれば、内部で生成した鋸波形電圧を比較部の比較基準入力とすることができるため、乱れのない波形の鋸波形電圧を用いた比較動作を行うことが可能となる。
尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
以下、本開示の技術を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
1.本開示の発光素子駆動回路、表示装置、及び、A/D変換回路、全般に関する説明
2.実施例1(発光素子駆動回路の例)
3.実施例2(表示装置の例)
4.実施例3(列並列A/D変換方式の固体撮像装置の例)
1.本開示の発光素子駆動回路、表示装置、及び、A/D変換回路、全般に関する説明
2.実施例1(発光素子駆動回路の例)
3.実施例2(表示装置の例)
4.実施例3(列並列A/D変換方式の固体撮像装置の例)
<本開示の発光素子駆動回路、表示装置、及び、A/D変換回路、全般に関する説明>
本開示の発光素子駆動回路、表示装置、及び、A/D変換回路にあっては、少なくとも2つの基準信号として、鋸波形電圧よりも緩やかに電圧が変化する鋸波形の信号を用いる構成とすることができる。
本開示の発光素子駆動回路、表示装置、及び、A/D変換回路にあっては、少なくとも2つの基準信号として、鋸波形電圧よりも緩やかに電圧が変化する鋸波形の信号を用いる構成とすることができる。
上述した好ましい構成を含む本開示の発光素子駆動回路、表示装置、及び、A/D変換回路にあっては、少なくとも2つの基準信号について、鋸波形電圧よりも周波数が低い信号の形態とすることができる。あるいは又、少なくとも2つの基準信号について、周波数が同一の信号の形態とすることができる。このとき、2つの基準信号について、時間軸方向において波形が反転した相似形の信号であり、波形の一部がオーバーラップしている形態とすることができる。
上述した好ましい構成、形態を含む本開示の発光素子駆動回路、表示装置、及び、A/D変換回路にあっては、鋸波形生成部について、2つの基準信号のオーバーラップしている急峻な波形部分に基づいて鋸波形電圧を生成する構成とすることができる。また、鋸波形生成部について、2つの基準信号の差分をとる差動回路と、差動回路の一方の出力信号と同相の信号に基づいて2つの基準信号の一方の波形部分を切り取り、差動回路の一方の出力信号と逆相の信号に基づいて2つの基準信号の他方の波形部分を切り取る切取部と、を有する構成とすることができる。このとき、切取部について、2つの基準信号の急峻な波形部分を切り取る構成とし、当該切取部によって切り取った2つの波形部分を合成して鋸波形電圧とする構成とすることができる。
上述した好ましい構成、形態を含む本開示の表示装置にあっては、複数の画素が第1の方向及び第2の方向に2次元マトリクス状に配列されている。この画素の配列において、第1の方向に沿って配列された画素群を『列方向画素群』と呼ぶ場合があるし、第2の方向に沿って配列された画素群を『行方向画素群』と呼ぶ場合がある。第1の方向を表示装置における垂直方向とし、第2の方向を表示装置における水平方向とした場合、列方向画素群とは垂直方向に配列された画素群を意味し、行方向画素群とは水平方向に配列された画素群を意味する。
また、上述した好ましい構成、形態を含む本開示の表示装置にあっては、鋸波形電圧を生成する際に2つの基準信号の一方を入力する第1の入力端子、及び、アナログの信号電圧を書き込む際に所定の電圧を入力し、鋸波形電圧を生成する際に2つの基準信号の他方を入力する第2の入力端子を有する構成とすることができる。このとき、所定の電圧について、発光部の発光時に利用されない電圧の形態とすることができる。また、駆動回路が、発光部に定電流を流す定電流源部を有するとき、所定の電圧について、定電流源部において定電流を決めるために用いられる基準電圧の形態とすることができる。
また、以上に説明した各種の好ましい構成、形態を含む本開示の表示装置において、発光部について、発光ダイオード(LED)から構成されている形態とすることができる。発光ダイオードは、周知の構成、構造の発光ダイオードとすることができる。すなわち、発光ダイオードの発光色によって、最適な構成、構造を有し、適切な材料から作製された発光ダイオードを選択すればよい。発光ダイオードを発光部として用いる表示装置にあっては、赤色発光ダイオードから成る発光部が赤色発光副画素(サブピクセル)として機能し、緑色発光ダイオードから成る発光部が緑色発光副画素として機能し、青色発光ダイオードから成る発光部が青色発光副画素として機能し、これらの3種類の副画素によって1画素が構成され、これらの3種類の副画素の発光状態によってカラー画像を表示することができる。
尚、本開示における『1画素』は、このような表示装置における「1副画素」に相当するので、このような表示装置における「1副画素」を、『1画素』と読み替えればよい。3種類の副画素によって1画素を構成する場合、3種類の副画素の配列として、デルタ配列、ストライプ配列、ダイアゴナル配列、レクタングル配列を挙げることができる。そして、発光ダイオードを、PWM駆動法に基づき、しかも、定電流駆動することで、発光ダイオードのスペクトル波長にブルーシフトが生じることを防止することができる。また、3つのパネルを準備し、第1のパネルを赤色発光ダイオードから成る発光部から構成し、第2のパネルを緑色発光ダイオードから成る発光部から構成し、第3のパネルを青色発光ダイオードから成る発光部から構成し、これらの3つのパネルからの光を、例えば、ダイクロイック・プリズムを用いて纏めるプロジェクタへ適用することもできる。
図1Aは、本開示の実施例1に係る発光素子駆動回路の構成を示す回路図である。図1Bに、実施例1に係る発光素子駆動回路の各部の信号波形を示す。
図1Aに示すように、実施例1に係る発光素子駆動回路1は、鋸波形生成部11、比較部12、発光部駆動用トランジスタTRDrv、及び、定電流源部13から成り、発光部10を駆動する。発光部10は、発光ダイオード(LED)から構成されている。鋸波形生成部11には、鋸波形電圧VSawの生成の基となる、例えば2つの基準信号VSaw_1,VSaw_2が入力される。鋸波形生成部11は、入力される2つの基準信号VSaw_1,VSaw_2に基づいて、鋸波形(鋸歯状波形/ランプ波形)の電圧変化を有する鋸波形電圧VSawを生成する。
図1Bに示すように、鋸波形電圧VSawは、先端部が尖がった波形を有している。この鋸波形電圧VSawを生成する基となる2つの基準信号VSaw_1,VSaw_2は、鋸波形電圧VSawよりも緩やかに電圧が変化する鋸波形の信号である。より具体的には、2つの基準信号VSaw_1,VSaw_2については、鋸波形電圧VSawよりも周波数が低い鋸波形の信号の形態とすることができる。このとき、2つの基準信号VSaw_1,VSaw_2は、周波数が互いに同一の信号であるのが好ましい。
また、2つの基準信号VSaw_1,VSaw_2としては、図1Bに示すように、時間軸方向において波形が反転した互いに相似形の信号であるのが好ましい。このとき、2つの基準信号VSaw_1,VSaw_2の波形の一部が、図1Bに示すように、オーバーラップしていることとする。尚、ここで言う「相似形」とは、厳密に相似形である場合の他、実質的に相似形である場合も含む意味であり、設計上あるいは製造上生ずる種々のばらつきの存在は許容される。
上記の2つの基準信号VSaw_1,VSaw_2を入力とする鋸波形生成部11は、当該2つの基準信号VSaw_1,VSaw_2のオーバーラップしている急峻な波形部分に基づいて鋸波形電圧VSawを生成する。図1Bでは、基準信号VSaw_1を実線で示し、基準信号VSaw_2を破線で示している。従って、上記の急峻な波形部分、即ち、鋸波形電圧VSawは、基準信号VSaw_1のオーバーラップしている実線部分と、基準信号VSaw_2のオーバーラップしている破線部分とから成る。鋸波形生成部11で生成された鋸波形電圧VSawは、比較部12に対してその比較基準入力として与えられる。
比較部12は、コンパレータ回路から成り、高電位側の電源Vdd(Vdd1)と低電位側の電源(例えば、グランドGND)とを動作電源とする。比較部12を構成するコンパレータ回路としては、どのような型式のコンパレータ回路であってもよく、例えば、2つの入力信号の差分を検出する差動回路部を有するチョッパ型のコンパレータ回路や差動型のコンパレータ回路を例示することができる。比較部12の具体的な回路構成については後述する。
比較部12は、データ線DTLを通して供給されるアナログ映像信号の信号電圧VSigを、走査線SCLを通して与えられる走査信号VGateに同期して取り込むことによって比較入力とする。そして、比較部12は、比較入力である映像信号の信号電圧VSigを、鋸波形生成部11から比較基準入力として与えられる鋸波形電圧VSawと比較し、その比較結果として、信号電圧VSigの大きさに応じたパルス幅の駆動パルスPDrvを出力する。
発光素子駆動回路1の駆動対象である発光部10は、発光部駆動用トランジスタTRDrv及び定電流源部13と共に、高電位側の電源Vdd(Vdd2)と低電位側の電源(例えば、グランドGND)との間に直列に接続されている。発光部駆動用トランジスタTRDrvは、例えばNチャネル型電界効果トランジスタから成る。但し、Nチャネル型電界効果トランジスタに限られるものではない。定電流源部13は、発光部駆動用トランジスタTRDrvに対して定電流を流す。発光部駆動用トランジスタTRDrvは、比較部12から高レベルの駆動パルスPDrvがゲート電極に与えられることで、当該駆動パルスPDrvのパルス幅の期間に亘って導通状態となり、発光部10に駆動電流を供給する。これにより、駆動パルスPDrvのパルス幅の期間に亘って発光部10が発光する。
このように、実施例1に係る発光素子駆動回路1では、駆動対象である発光部10が発光ダイオードから成る場合において、映像信号の信号電圧VSigと鋸波形電圧VSawとを比較し、その比較結果に基づいて発光ダイオードの発光期間を決めるPWM駆動法を採っている。
ところで、発光ダイオードにおいては、駆動電流量の増加によってスペクトル波長にブルーシフトが生じ、発光波長が変化してしまう。従って、可変定電流駆動では、単色色度点が輝度(駆動電流量)によって変化してしまうといった難点がある。このような観点から、発光部10として発光ダイオードを用いる際には、当該発光ダイオードをPWM駆動法に基づいて駆動することが重要である。
以上説明したように、実施例1に係る発光素子駆動回路1は、鋸波形電圧VSawを外部から入力するのではなく、外部から入力される2つの基準信号VSaw_1,VSaw_2に基づいて鋸波形電圧VSawを生成する鋸波形生成部11を内蔵する構成を採っている。尚、本実施例では、鋸波形電圧VSawを生成する基となる鋸波形の基準信号について、2つの場合を例に挙げて説明したが、2つに限られるものではなく、3つ以上であってもよい。
ところで、鋸波形電圧VSawを外部から発光素子駆動回路1に入力する構成を採ると、鋸波形電圧VSawを伝送する配線のインピーダンス等の影響によって鋸波形電圧VSawの波形が歪んでしまう場合がある。そして、PWM駆動法を用いて発光部10を駆動する際に、鋸波形電圧VSawの特に先端部分の波形が乱れると、同じ信号電圧VSigに対して輝度や色度が正確に表示されないことになる。因みに、鋸波形電圧VSawの先端部分は、低階調表示のために先鋭度が要求される波形部分である。
これに対して、実施例1に係る発光素子駆動回路1にあっては、鋸波形電圧VSawを生成する鋸波形生成部11を内蔵していることで、鋸波形電圧VSawを伝送する必要がなくなる。その結果、伝送配線のインピーダンス等の影響による鋸波形電圧VSawの先端部分の波形の乱れを抑えることができる。従って、PWM駆動法において、映像信号の信号電圧VSigの大きさに正確に対応したパルス幅の駆動パルスPDrvにて発光部10を駆動できるため、信号電圧VSigの大きさに正確に対応した輝度や色度を表示できる。
一方、鋸波形電圧VSawを生成する基となる2つの基準信号VSaw_1,VSaw_2については外部から発光素子駆動回路1に入力することになる。これら2つの基準信号VSaw_1,VSaw_2は、鋸波形電圧VSawよりも緩やかに電圧が変化する鋸波形の信号、即ち、鋸波形電圧VSawよりも正弦波に近い信号である。換言すれば、鋸波形電圧VSawが多くの高調波成分を伴うのに対して、基準信号VSaw_1,VSaw_2は、鋸波形電圧VSawよりも高調波成分を伴わない。従って、伝送配線を通して鋸波形電圧VSawを伝送するのに比べて、基準信号VSaw_1,VSaw_2を伝送する方が、伝送配線のインピーダンス等の影響による波形の歪みを抑えることができる。
このことは、PWM駆動法を採用する発光素子駆動回路1にとっては、外部から入力される鋸波形電圧VSawを用いてPWM駆動を行う場合よりも、内蔵する鋸波形生成部11で生成する鋸波形電圧VSawを用いてPWM駆動を行う場合の方が優れていることを意味する。
(鋸波形生成部の回路構成例)
続いて、鋸波形電圧VSawを生成する鋸波形生成部11の具体的な回路構成について説明する。図2は、鋸波形生成部11の回路構成の一例を示す回路図である。本例に係る鋸波形生成部11は、差動回路111、2段のインバータ回路112,113、及び、切取部114を有する構成となっている。
続いて、鋸波形電圧VSawを生成する鋸波形生成部11の具体的な回路構成について説明する。図2は、鋸波形生成部11の回路構成の一例を示す回路図である。本例に係る鋸波形生成部11は、差動回路111、2段のインバータ回路112,113、及び、切取部114を有する構成となっている。
差動回路111は、差動対トランジスタ、電流源トランジスタ、及び、能動負荷から構成されている。差動対トランジスタは、ソース電極が共通に接続されて差動動作を為す2つのPチャネル型電界効果トランジスタTR11,TR12から成る。電流源トランジスタは、高電位側の電源Vdd1と差動対トランジスタTR11,TR12のソース共通接続ノードとの間に接続されたPチャネル型電界効果トランジスタTR13から成る。Pチャネル型電界効果トランジスタTR13のゲート電極には、所定のバイアス電圧VBiasが与えられている。
能動負荷は、カレントミラー回路を構成する2つのNチャネル型電界効果トランジスタTR14,TR15から成る。具体的には、Nチャネル型電界効果トランジスタTR14は、ドレイン電極及びゲート電極が共にPチャネル型電界効果トランジスタTR11のドレイン電極に接続され、ソース電極が低電位側の電源GNDに接続されている。Nチャネル型電界効果トランジスタTR15は、ゲート電極がNチャネル型電界効果トランジスタTR14のゲート電極に接続され、ドレイン電極がPチャネル型電界効果トランジスタTR12のドレイン電極に接続され、ソース電極が低電位側の電源GNDに接続されている。
上記の構成の差動回路111において、Pチャネル型電界効果トランジスタTR11のゲート電極が一方の入力端となり、回路入力端子IN_1を介して供給される基準信号VSaw_1を入力とする。また、Pチャネル型電界効果トランジスタTR12のゲート電極が他方の入力端となり、回路入力端子IN_2を介して供給される基準信号VSaw_2を入力とする。そして、Pチャネル型電界効果トランジスタTR12及びNチャネル型電界効果トランジスタTR15のドレイン共通接続ノードN1が差動回路111の一方の出力端となり、当該出力端N1から差動回路111の一方の出力信号VAが導出されるようになっている。
1段目のインバータ回路112は、高電位側の電源Vdd1と低電位側の電源GNDとの間に直列に接続された、Pチャネル型電界効果トランジスタTR16とNチャネル型電界効果トランジスタTR17とから成る。Pチャネル型電界効果トランジスタTR16のゲート電極には、所定のバイアス電圧VBiasが与えられている。Nチャネル型電界効果トランジスタTR17のゲート電極は、差動回路111の出力端N1に接続されている。そして、Pチャネル型電界効果トランジスタTR16及びNチャネル型電界効果トランジスタTR17のドレイン共通接続ノードN2がインバータ回路112の出力端となり、当該出力端N2から差動回路111の一方の出力信号VAと逆相の信号VCが導出されるようになっている。
2段目のインバータ回路113は、高電位側の電源Vdd1と低電位側の電源GNDとの間に直列に接続された、Pチャネル型電界効果トランジスタTR18とNチャネル型電界効果トランジスタTR19とから成る。Pチャネル型電界効果トランジスタTR18及びNチャネル型電界効果トランジスタTR19の各ゲート電極は、1段目のインバータ回路112の出力端N2に共通に接続されている。そして、Pチャネル型電界効果トランジスタTR18及びNチャネル型電界効果トランジスタTR19のドレイン共通接続ノードN3がインバータ回路113の出力端となり、当該出力端N3から差動回路111の一方の出力信号VAと同相の信号VBが導出されるようになっている。
切取部114は、回路入力端子IN_1,IN_2と回路出力端子OUTとの間にそれぞれ接続された2つのスイッチ素子によって構成されている。2つのスイッチ素子は、Nチャネル型電界効果トランジスタTR21,TR22から成る。Nチャネル型電界効果トランジスタTR21は、回路入力端子IN_1と回路出力端子OUTとの間に接続され、ゲート電極が2段目のインバータ回路113の出力端N3に接続されている。Nチャネル型電界効果トランジスタTR22は、回路入力端子IN_2と回路出力端子OUTとの間に接続され、ゲート電極が1段目のインバータ回路112の出力端N2に接続されている。
次に、上記の回路構成の鋸波形生成部11の回路動作について、図3の波形図を用いて説明する。図3には、鋸波形生成部11の各部の信号波形、即ち、2つの基準信号VSaw_1,VSaw_2、差動回路111の一方の出力信号VA、1段目のインバータ回路112の出力信号VC、及び、2段目のインバータ回路113の出力信号VBの各波形を示している。
図2に示す回路構成の鋸波形生成部11において、鋸波形の2つの基準信号VSaw_1,VSaw_2に応じて差動回路111が差動動作を行うことで、差動回路111の一方の出力端N1から基準信号VSaw_1,VSaw_2の差分が、一方の出力信号VAとして導出される。この出力信号VAは、1段目のインバータ回路112を経ることで、図3に示すような矩形波の出力信号VCとして導出され、2段目のインバータ回路113を経ることで、出力信号VCと同様に矩形波の出力信号VBとして導出される。
そして、1段目のインバータ回路112の出力信号VC、即ち、差動回路111の一方の出力信号VAと逆相の信号VCは、切取部114のNチャネル型電界効果トランジスタTR22のゲート電極にスイッチング信号として印加される。これにより、Nチャネル型電界効果トランジスタTR22は、1段目のインバータ回路112の出力信号VCに応答して導通状態となる、即ち、基準信号VSaw_2の基準信号VSaw_1とオーバーラップした波形部分で導通状態となる。その結果、Nチャネル型電界効果トランジスタTR22は、基準信号VSaw_1とオーバーラップした基準信号VSaw_2の急峻な波形部分を切り取ることになる。
2段目のインバータ回路113の出力信号VB、即ち、差動回路111の一方の出力信号VAと同相の信号VBは、切取部114のNチャネル型電界効果トランジスタTR21のゲート電極にスイッチング信号として印加される。これにより、Nチャネル型電界効果トランジスタTR21は、2段目のインバータ回路113の出力信号VBに応答して導通状態となる、即ち、基準信号VSaw_1の基準信号VSaw_2とオーバーラップした波形部分で導通状態となる。その結果、Nチャネル型電界効果トランジスタTR21は、基準信号VSaw_2とオーバーラップした基準信号VSaw_1の急峻な波形部分を切り取ることになる。
そして、Nチャネル型電界効果トランジスタTR21,TR22の各ソース電極が回路出力端子OUTに共通接続されていることで、電界効果トランジスタTR21によって切り取られた波形部分と電界効果トランジスタTR22によって切り取られた波形部分とが合成される。すなわち、切取部114は、鋸波形の2つの基準信号VSaw_1,VSaw_2がオーバーラップする急峻な波形部分を切り取る機能を持つとともに、切り取った2つの波形部分を合成する機能を持つ。そして、切取部114で切り取られ、合成された結果が鋸波形電圧VSawとして回路出力端子OUTから導出されることになる。
上述したように、本例に係る鋸波形生成部11は、差動回路111の出力信号VAに基づいて、鋸波形の基準信号VSaw_1,VSaw_2がオーバーラップする急峻な波形部分を切り取り、これら切り取った急峻な波形部分を合成することで、鋸波形電圧VSawを生成する回路構成となっている。換言すれば、鋸波形電圧VSawを生成する基となる鋸波形の基準信号VSaw_1,VSaw_2の波形をそのまま切り取って合成する回路構成となっている。従って、鋸波形の基準信号VSaw_1,VSaw_2の波形をそのまま用いて鋸波形電圧VSawを生成することができるため、基準信号VSaw_1,VSaw_2の波形によって容易に鋸波形電圧VSawの波形を決めることができる。
尚、ここで例示した鋸波形生成部11の回路構成は一例に過ぎず、これに限られるものではない。また、鋸波形生成部11を構成する電界効果トランジスタTR11〜TR19,TR21,TR22の導電型についても、図2に示した導電型の電界効果トランジスタに限られるものではない。
(比較部及び定電流源部の回路構成例)
次に、映像信号の信号電圧VSigと鋸波形電圧VSawとを比較する比較部12及び定電流源部13の具体的な回路構成について説明する。図4は、比較部12及び定電流源部13の回路構成の一例を示す回路図である。
次に、映像信号の信号電圧VSigと鋸波形電圧VSawとを比較する比較部12及び定電流源部13の具体的な回路構成について説明する。図4は、比較部12及び定電流源部13の回路構成の一例を示す回路図である。
先ず、比較部12の回路構成について説明する。本例に係る比較部12は、差動回路121を有する差動型のコンパレータ回路の構成となっている。差動回路121は、ソース電極が共通に接続されて差動動作を為す2つのPチャネル型電界効果トランジスタ(差動対トランジスタ)TR31,TR32から成る。差動回路121の一方の電界効果トランジスタTR31のドレイン電極と低電位側の電源GNDとの間には、Nチャネル型電界効果トランジスタTR33,TR34から成るカレントミラー回路122が接続されている。また、差動回路121の他方の電界効果トランジスタTR32のドレイン電極と低電位側の電源GNDとの間には、Nチャネル型電界効果トランジスタTR35,TR36から成るカレントミラー回路123が接続されている。
カレントミラー回路122において、電界効果トランジスタTR33,TR34はゲート電極同士が接続されている。電界効果トランジスタTR33のドレイン電極は、Pチャネル型電界効果トランジスタTR37を介して高電位側の電源Vdd1に接続されている。電界効果トランジスタTR34はゲート電極とドレイン電極とが接続されている。カレントミラー回路123において、電界効果トランジスタTR35,TR36はゲート電極同士が接続されている。電界効果トランジスタTR35のドレイン電極は、Pチャネル型電界効果トランジスタTR38を介して高電位側の電源Vdd1に接続されている。電界効果トランジスタTR36はゲート電極とドレイン電極とが接続されている。電源Vdd1側の2つのPチャネル型電界効果トランジスタTR37,TR38は、ゲート電極同士が接続され、且つ、電界効果トランジスタTR37のゲート電極とドレイン電極とが接続されてカレントミラー回路124を構成している。
差動対トランジスタTR31,TR32のソース共通接続ノードN11と高電位側の電源Vdd1との間には、2つのPチャネル型電界効果トランジスタTR39,TR40が直列に接続されている。電界効果トランジスタTR39は、スイッチ回路の一例であり、入力端子202を介してゲート電極に与えられる鋸波形電圧VSawに応じてオン/オフ動作を行う。電界効果トランジスタTR40は、差動回路121に定電流を供給する電流源トランジスタである。
差動回路121の一方の入力端となる差動対トランジスタTR32のゲート電極と、映像信号の信号電圧VSigを入力とする入力端子201との間にはNチャネル型電界効果トランジスタTR41が接続されている。電界効果トランジスタTR41は、入力端子203から入力され、直接ゲート電極に与えられる高レベルの走査信号VGateに応答して導通状態になることによって信号電圧VSigを取り込む信号書込み用トランジスタ(サンプリングトランジスタ)である。
また、差動対トランジスタTR32のゲート電極と、鋸波形電圧VSawを入力とする入力端子202との間にはNチャネル型電界効果トランジスタTR42が接続されている。電界効果トランジスタTR42は、入力端子203から入力され、インバータ回路125で極性反転されてゲート電極に与えられる反転走査信号invVGateに応答して導通状態になることによって鋸波形電圧VSawを取り込む鋸波書込み用トランジスタ(サンプリングトランジスタ)である。
基準電圧VRefを入力とする入力端子204と高電位側の電源Vdd1との間には、Pチャネル型電界効果トランジスタTR43と容量素子C11とが直列に接続されている。電界効果トランジスタTR43は、入力端子203から入力され、インバータ回路125で極性反転されてゲート電極に与えられる反転走査信号invVGateに応答して導通状態になる。電界効果トランジスタTR43と容量素子C11との共通接続ノードN12に得られる電圧は、電流源トランジスタTR40のゲート電極にバイアス電圧として与えられる。すなわち、入力端子204から入力される基準電圧VRefは、電流源トランジスタTR40のゲート電極に与えるバイアス電圧を決める電圧である。
基準電圧IRefを入力とする入力端子205と、差動回路121の他方の入力端となる差動対トランジスタTR31のゲート電極との間には、容量素子C12が接続されている。また、差動対トランジスタTR31のゲート電極と、電界効果トランジスタTR35,TR38のドレイン共通接続ノードN13との間には、Nチャネル型電界効果トランジスタTR44が接続されている。電界効果トランジスタTR44は、入力端子203を介してゲート電極に与えられる高レベルの走査信号VGateに応答して導通状態になることによって差動対トランジスタTR31のゲート電極とノードN13との間を短絡する。
電界効果トランジスタTR35,TR38のドレイン共通接続ノードN13とノードN14との間には、Pチャネル型電界効果トランジスタTR45とNチャネル型電界効果トランジスタTR46とが並列に接続されている。電界効果トランジスタTR45は、入力端子203から入力され、直接ゲート電極に与えられる走査信号VGateが低レベルのときに導通状態となる。同じく、電界効果トランジスタTR46は、入力端子203から入力され、インバータ回路125で極性反転されてゲート電極に与えられる反転走査信号invVGateが高レベルのときに導通状態となる。
ノードN14と高電位側の電源Vdd1との間には、Pチャネル型電界効果トランジスタTR47が接続されている。電界効果トランジスタTR47は、入力端子203から入力され、インバータ回路125で極性反転されてゲート電極に与えられる反転走査信号invVGateが低レベルのときに導通状態となることによってノードN14の電位を電源Vdd1の電位にする。ノードN14の電位は、インバータ回路126で極性反転されることで駆動パルスPDrvとなって発光部駆動用トランジスタTRDrvのゲート電極に印加される。尚、発光ダイオードから成る発光部10に対して、Pチャネル型電界効果トランジスタTR48が並列に接続されている。
続いて、定電流源部13の回路構成について説明する。定電流源部13には、入力端子204から基準電圧VRefが入力されるとともに、入力端子205から基準電圧IRefが入力される。定電流源部13は、基準電圧VRef及び基準電圧IRefを基に電圧電流変換して発光部10に流す(供給する)定電流を生成する。すなわち、基準電圧VRef及び基準電圧IRefは、発光部10に流す定電流を決める電圧である。
本例に係る定電流源部13は、Nチャネル型電界効果トランジスタTR51〜TR55及び容量素子C21を有する構成となっている。電界効果トランジスタTR51は、入力端子203から入力される高レベルの走査信号VGateに応答して導通状態になることによって基準電圧VRefを取り込む。電界効果トランジスタTR52は、入力端子203から入力される高レベルの走査信号VGateに応答して導通状態になることによって基準電圧IRefを取り込む。すなわち、基準電圧VRef及び基準電圧IRefは、走査信号VGateが高レベルとなるとき、即ち、映像信号の信号電圧VSigを書き込むときに定電流源部13に取り込まれて、それらの差電圧が容量素子C21に書き込まれ、それ以外では定電流源部13に取り込まれない。
電界効果トランジスタTR55は、発光部駆動用トランジスタTRDrvに定電流を流す電流源トランジスタであり、発光部駆動用トランジスタTRDrvに対して直列に接続されている。容量素子C21は、電界効果トランジスタTR51,TR52の各ソース電極間に接続されている。
電界効果トランジスタTR53は、電界効果トランジスタTR51のソース電極と電界効果トランジスタTR55のゲート電極との間に接続されており、入力端子203から入力され、インバータ回路125で極性反転されてゲート電極に与えられる反転走査信号invVGateが高レベルのときに導通状態となる。電界効果トランジスタTR54は、電界効果トランジスタTR52のソース電極と電界効果トランジスタTR55のソース電極との間に接続されており、入力端子203から入力され、インバータ回路125で極性反転されてゲート電極に与えられる反転走査信号invVGateが高レベルのときに導通状態となる。すなわち、電界効果トランジスタTR53及び電界効果トランジスタTR54は、走査信号invVGateが高レベルとなるとき以外で、即ち、映像信号の信号電圧VSigを書き込むとき以外で導通状態となることにより、容量素子C21の両端電圧を電界効果トランジスタTR55のゲート−ソース間に印加する。
尚、ここで例示した比較部12及び定電流源部13の回路構成は一例に過ぎず、当該回路構成に限られるものではない。また、比較部12を構成する電界効果トランジスタTR31〜電界効果トランジスタTR48、及び、定電流源部13を構成する電界効果トランジスタTR51〜電界効果トランジスタTR55の導電型についても、図4に示した導電型の電界効果トランジスタに限られるものではない。
実施例2に係る表示装置(本開示の表示装置)における発光部及び駆動回路から構成された画素等の概念図を図5に示し、実施例2に係る表示装置を構成する回路の概念図を図6に示す。尚、図面の簡略化のため、図5には、1つの画素の回路構成を代表して示し、図6には、5×5個の画素を図示している。
実施例2に係る表示装置は、発光部10、及び、発光部10を駆動する駆動回路20から構成された画素(より具体的には、副画素であり、以下においても同様である)2が、複数、2次元マトリクス状に配列されて成る。具体的には、複数の画素2は、第1の方向及び第2の方向に2次元マトリクス状に配列されている。実施例2に係る表示装置は更に、画素2を駆動するための周辺の駆動部として、例えば、走査部101及び映像信号出力部102等を備えている。
発光部10は、発光ダイオード(LED)から構成されている。複数の画素2の各駆動回路20は、実施例1に係る発光素子駆動回路1から成る。これにより、実施例2に係る表示装置は、映像信号の信号電圧VSigに基づく電位に応じた時間だけ発光部10を発光させる、即ち、発光部10をPWM駆動する駆動法を採っている。このPWM駆動法によれば、発光部10の発光ばらつきを軽減できる利点がある。
より具体的には、図5に示すように、複数の画素2の各駆動回路20は、鋸波形生成部11、比較部12、発光部駆動用トランジスタTRDrv、及び、定電流源部13を備えている。発光部駆動用トランジスタTRDrvは、例えば、Nチャネル型電界効果トランジスタから成る。但し、Nチャネル型電界効果トランジスタに限られるものではない。発光部駆動用トランジスタTRDrvは、駆動対象である発光部10に対して、定電流源部13と共に、高電位側の電源Vdd(Vdd2)と低電位側の電源(例えば、グランドGND)との間に直列に接続されている。
鋸波形生成部11は、入力される2つの基準信号VSaw_1,VSaw_2に基づいて、鋸波形の電圧変化を有する鋸波形電圧VSawを生成し、比較部12に与える。比較部12には、鋸波形電圧VSawが与えられるとともに、信号電圧(発光強度信号)VSigが与えられる。尚、信号電圧VSigは、具体的には、画素2における発光状態(輝度)を制御する映像信号電圧である。
比較部12は、コンパレータ回路から成り、データ線DTLを通して供給されるアナログ映像信号の信号電圧VSigを、走査線SCLを通して与えられる走査信号VGateに同期して取り込むことによって比較入力とする。そして、比較部12は、比較入力である映像信号の信号電圧VSigを、鋸波形生成部11から比較基準入力として与えられる鋸波形電圧VSawと比較し、その比較結果として、信号電圧VSigの大きさに応じたパルス幅の駆動パルスPDrvを出力する。
定電流源部13は、発光部駆動用トランジスタTRDrvに対して定電流を流す(供給する)。発光部駆動用トランジスタTRDrvは、比較部12から出力される駆動パルスPDrvによって駆動されることで、発光部10に電流を供給し、発光部10を発光させる。
図7は、実施例2に係る表示装置において、1つの画素の動作を説明するための模式図である。図7には、走査信号VGate、鋸波形電圧VSaw、及び、信号電圧VSigの各波形、並びに、発光部10の発光状態を示している。鋸波形電圧VSawの変化は、低階調部(低電圧部分)が非常に急峻に変化しており、特に、この部分の鋸波形電圧VSawの波形品位に対して敏感である。
発光部10が発光する時間は、例えば、映像信号出力部102から与えられる信号電圧VSigと、鋸波形生成部11から与えられる鋸波形電圧VSawとに基づく。そして、時間の経過と共に変化する鋸波形電圧VSawによってガンマ補正がなされる。すなわち、時間を変数とした鋸波形電圧VSawの変化率の絶対値は、定数2.2に比例するので、ガンマ補正のための回路を設けることは不要である。
実施例2に係る表示装置にあっては、複数の画素2の各駆動回路20として、実施例1に係る発光素子駆動回路1を用いていることで、複数の画素2の各々(各駆動回路20)が、入力される2つの基準信号VSaw_1,VSaw_2に基づいて鋸波形電圧VSawを生成する鋸波形生成部11を内蔵している。
一般的には、PWM駆動法を採用する表示装置にあっては、鋸波形電圧VSawを外部から複数の画素2の各駆動回路20に入力する構成が採られる。鋸波形電圧VSawを外部から入力する構成を採る表示装置の構成を参考例として図8に示す。参考例に係る表示装置は、図8に示すように、鋸波形電圧VSawを入力する第1の入力端子301を有する。鋸波形電圧VSawは、第1の入力端子301から入力され、画素行毎に配線された伝送配線Lによって画素行毎に各画素2に伝送される。そして、鋸波形電圧VSawは、図4の入力端子202から比較部12に入力される。
参考例に係る表示装置は、第1の入力端子301に加えて、基準電圧VRefを入力する第2の入力端子302、及び、基準電圧IRefを入力する第3の入力端子303を有している。基準電圧VRefは、第2の入力端子302から入力された後、図4の入力端子204を介して比較部12及び定電流源部13に入力される。基準電圧IRefは、第3の入力端子303から入力された後、図4の入力端子205を介して比較部12及び定電流源部13に入力される。
ところで、参考例に係る表示装置のように、鋸波形電圧VSawを外部から複数の画素2の各駆動回路20に入力する構成を採ると、鋸波形電圧VSawを伝送する配線Lのインピーダンス等の影響によって鋸波形電圧VSawの波形が歪んでしまう場合がある。このことについて、図9の概念図を用いて具体的に説明する。
図9に示すように、基板上に複数の画素2等が作製されて成る表示パネル31には、外部に設けられた鋸波形発生部32で発生された鋸波形電圧VSawが出力バッファ33を介して表示パネル31に設けられた端子(図8の第2の入力端子302に相当)から入力される。そして、鋸波形電圧VSawは、画素行毎に配線された伝送配線Lによって画素行毎に各画素2に伝送される。
伝送配線Lによる鋸波形電圧VSawの伝送において、配線Lのインピーダンスが大きいと、図9に示すように、配線Lの入力部では鋸波形電圧VSawの先端部分の先鋭度が高くても、配線Lの末端部では鋸波形電圧VSawの先端部分の波形が歪んでしまう。そして、PWM駆動法を採用する表示装置にあっては、鋸波形電圧VSawの特に先端部分、即ち、低階調表示のために先鋭度が要求される部分の波形が乱れると、同じ映像信号電圧VSigに対して輝度や色度が正確に表示されずに表示ムラが発生し、極端な場合は低階調で画面の一部が発光しないなどの問題が発生する。
ここで、伝送配線Lのインピーダンスが高くなる場合としては、次のような場合を例に挙げることができる。一例として、表示パネル31の基板としてガラス基板を用いる場合を想定する。表示パネル31の基板としてガラス基板を用いるということは、ガラス基板上に伝送配線Lを形成するということになる。一般に安価に入手できるガラス基板(ガラス配線基板)としては、TFT(Thin Film Transistor;薄膜トランジスタ)に用いられるようなAlスパッタの配線基板が考えられる。しかし、Alスパッタの配線基板の場合、配線の膜厚を厚くできなく、1ミクロン程度の厚さとなるため、ガラエポ(ガラスエポキシ)基板等を用いる場合に比べて、配線のインピーダンスが高くなる。
また、表示装置にあっては、より高精細化が求められ、それに伴って、画素サイズの微細化、更には、画素間に配線される、鋸波形電圧VSawの伝送配線Lの線幅の狭幅化が図られる。そして、配線の線幅が狭くなると、その分だけ伝送配線Lのインピーダンスが高くなる。また、表示装置の大型化に伴って伝送配線Lの配線長が長くなり、高精細化に伴って画素数が増えると、それに応じて伝送配線Lの配線幅が狭くなり、それに伴って伝送配線Lのインピーダンスが高くなる。以上のような理由から、鋸波形電圧VSawの伝送配線Lのインピーダンスが高くなると、伝送距離が長くなるにつれて鋸波形電圧VSawの波形が歪んでしまう。
このような鋸波形電圧VSawの伝送配線Lのインピーダンス等の影響によって鋸波形電圧VSawの波形が歪んでしまうという問題を解決するために為されたのが、実施例2に係る表示装置である。実施例2に係る表示装置は、複数の画素2の各々(各駆動回路20)に、鋸波形電圧VSawを生成する鋸波形生成部11を設けた(内蔵した)構成を採っている。これにより、実施例2に係る表示装置にあっては、参考例に係る表示装置のように、鋸波形電圧VSawを伝送配線Lによって伝送しなくて済むため、伝送配線Lのインピーダンス等の影響による鋸波形電圧VSawの波形の歪みの問題を解消できる。
その結果、表示パネル31の基板としてガラス基板を用いても、鋸波形電圧VSawの波形が歪むのを抑えることができる。そして、PWM駆動法を採用する表示装置において、映像信号の信号電圧VSigの大きさに正確に対応したパルス幅の駆動パルスPDrvにて発光部10を駆動できる。従って、信号電圧VSigの大きさに正確に対応した輝度や色度を表示できるため、表示ムラの発生を抑えることができる。
一方、2つの基準信号VSaw_1,VSaw_2については、画素行毎に設けられる配線によって画素行毎に各画素2に伝送することになるが、鋸波形電圧VSawを伝送する場合に比べて波形の歪みを抑えることができる。その理由は、先述した通り、基準信号VSaw_1,VSaw_2として、鋸波形電圧VSawよりも緩やかに電圧が変化する鋸波形の信号、即ち、鋸波形電圧VSawよりも正弦波に近い信号を用いるためである。
より具体的には、画素行毎に配線される信号線路は、配線の抵抗成分Rだけでなく、容量成分Cを持っており、これらの抵抗成分R及び容量成分CによってRC低域通過フィルタが形成される。すなわち、抵抗成分R及び容量成分Cを有する信号線路は周波数特性を持つ。そして、当該RC低域通過フィルタを鋸波形電圧VSawのように急激に電圧が変化するような信号が通ると、高周波成分がなくなってしまい、その結果、電圧変化がなだらかになって波形が歪む(なまる)ということになる。
上述したことから、2つの基準信号VSaw_1,VSaw_2として、鋸波形電圧VSawよりも緩やかに電圧が変化する鋸波形の信号を用いることで、鋸波形電圧VSawを伝送する場合に比べて波形の歪みを抑えることができるのである。2つの基準信号VSaw_1,VSaw_2の周波数等については、これらの基準信号VSaw_1,VSaw_2を伝送する信号線路(伝送配線)の周波数特性などを基に決めるようにすればよい。
ところで、複数の画素2の各々(各駆動回路20)に鋸波形生成部11を設け、2つの基準信号VSaw_1,VSaw_2に基づいて鋸波形電圧VSawを生成する構成を採るには、基準信号VSaw_1,VSaw_2を入力するための端子が2つ必要になる。因みに、鋸波形電圧VSawを外部から複数の画素2の各駆動回路20に入力する構成を採る参考例に係る表示装置にあっては、図8に示すように、鋸波形電圧VSawを入力するための端子が1個(第1の入力端子301)で済む。
これに対して、実施例2に係る表示装置にあっては、既存の端子を基準信号VSaw_1,VSaw_2を入力するための端子として兼用した構成を採っている。具体的には、参考例に係る表示装置において、発光部10の発光時には利用されない所定の電圧、例えば、基準電圧VRefを入力する第2の入力端子302を、基準信号VSaw_1,VSaw_2を入力するための端子として兼用している。
ここで、所定の電圧、例えば、基準電圧VRefを入力する第2の入力端子302を、基準信号VSaw_1,VSaw_2を入力するための端子として兼用できる理由について説明する。基準電圧VRefは、先述したように、定電流源部13において発光部10に流す定電流を決めるために用いられる電圧であるが、映像信号の信号電圧VSigを書き込むとき以外では定電流源部13に取り込まれない。すなわち、基準電圧VRefは、発光部10の発光時には利用されない電圧である。
一方、鋸波形電圧VSawが必要となるのは発光部10の発光期間であるため、当該発光期間に基準信号VSaw_1,VSaw_2を鋸波形生成部11に入力できればよいことになる。そして、信号電圧VSigを書き込む期間と発光部10の発光期間とがオーバーラップすることはないため、基準電圧VRefを入力する第2の入力端子302を、基準信号VSaw_1,VSaw_2を入力するための端子として兼用できるのである。
具体的には、図6に示すように、実施例2に係る表示装置にあっては、参考例に係る表示装置で鋸波形電圧VSawを入力するのに用いられていた第1の入力端子301を、基準信号VSaw_1の入力端子として用いる。そして、第1の入力端子301は、鋸波形電圧VSawを生成する際に基準信号VSaw_1を入力する。また、参考例に係る表示装置で基準電圧VRefを入力するのに用いられていた第2の入力端子302を、基準電圧VRef及び基準信号VSaw_2の入力端子として用いる。そして、第2の入力端子302は、少なくとも信号電圧VSigを書き込む際に所定の電圧(例えば、基準電圧VRef)を入力し、鋸波形電圧VSawを生成する際に基準信号VSaw_2を入力する。
尚、ここでは、所定の電圧として、発光部10に流す定電流を決めるために用いられる基準電圧VRefを例示したが、基準電圧VRefに限られるものではない。発光部10の発光時には利用されない電圧であれば、当該電圧を入力する端子を、基準信号VSaw_1,VSaw_2を入力するための端子として兼用することができる。
上述したように、鋸波形生成部11を内蔵し、2つの基準信号VSaw_1,VSaw_2に基づいて鋸波形電圧VSawを生成するに当たって、既存の端子を兼用する構成を採ることで、表示パネル31の端子数を増やさなくて済むという利点がある。また、複数の画素2(駆動回路20)の各々においても、図10に示すように、基準電圧VRef及び基準信号VSaw_2の入力端子として入力端子204を兼用することができるため、駆動回路20の端子数を増やさなくて済むという利点もある。
次に、実施例1に係る発光素子駆動回路1の原理を、鋸波形電圧VSaw鋸波形電圧VSawを用いてアナログ信号をデジタル信号に変換するA/D変換回路に適用する実施例3について説明する。実施例3では、列並列A/D変換方式の固体撮像装置におけるA/D変換回路に、実施例1に係る発光素子駆動回路1の技術を適用する場合を例に挙げて説明するものとする。
図11に、実施例3に係る固体撮像装置、例えばX−Yアドレス方式固体撮像装置の一種であるCMOSイメージセンサの構成の概略を示すシステム構成図である。ここで、CMOSイメージセンサとは、CMOSプロセスを応用して、又は、部分的に使用して作成されたイメージセンサである。
[システム構成]
図11に示すように、実施例3に係るCMOSイメージセンサは、画素40が、複数、2次元マトリクス状に配列されて成る画素アレイ部51と、当該画素アレイ部51の各画素40を駆動する周辺の駆動系や信号処理系を有する。本例では、周辺の駆動系や信号処理系として、例えば、行走査部52、電流源部53、カラム処理部54、鋸波形生成部55、列走査部56、水平出力線57、及び、タイミング制御部58が設けられている。これらの駆動系や信号処理系は、画素アレイ部51と同一の半導体基板(チップ)上に集積されている。
図11に示すように、実施例3に係るCMOSイメージセンサは、画素40が、複数、2次元マトリクス状に配列されて成る画素アレイ部51と、当該画素アレイ部51の各画素40を駆動する周辺の駆動系や信号処理系を有する。本例では、周辺の駆動系や信号処理系として、例えば、行走査部52、電流源部53、カラム処理部54、鋸波形生成部55、列走査部56、水平出力線57、及び、タイミング制御部58が設けられている。これらの駆動系や信号処理系は、画素アレイ部51と同一の半導体基板(チップ)上に集積されている。
このシステム構成において、タイミング制御部58は、マスタークロックMCKに基づいて、行走査部52、カラム処理部54、及び、列走査部56などの動作の基準となるクロック信号CKや制御信号CS1,CS2などを生成する。タイミング制御部58で生成されたクロック信号CKや制御信号CS1,CS2などは、行走査部52、カラム処理部54、及び、列走査部56などに対してそれらの駆動信号として与えられる。
画素アレイ部51は、受光した光量に応じた光電荷を生成し、かつ、蓄積する光電変換部を有する画素40が行方向及び列方向に、即ち、行列状に2次元配置された構成となっている。ここで、行方向とは画素行の画素の配列方向(即ち、水平方向)を言い、列方向とは画素列の画素の配列方向(即ち、垂直方向)を言う。
この画素アレイ部51において、行列状の画素配置に対して、画素行毎に行制御線61(611〜61n)が行方向に沿って配線され、画素列ごとに列信号線62(621〜62m)が列方向に沿って配線されている。行制御線61は、画素40から信号を読み出す際の制御を行うための制御信号を伝送する。図11では、行制御線61について1本の配線として示しているが、1本に限られるものではない。行制御線611〜61nの各一端は、行走査部52の各行に対応した各出力端に接続されている。列信号線621〜62mには、電流源531〜53mが接続されている。
行走査部52は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部51の各画素40を全画素同時あるいは行単位等で駆動する。すなわち、行走査部52は、当該行走査部52を制御するタイミング制御部58と共に、画素アレイ部51の各画素40を駆動する駆動部を構成している。この行走査部52はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の2つの走査系を有する構成となっている。
読出し走査系は、画素40から信号を読み出すために、画素アレイ部51の各画素40を行単位で順に選択走査する。画素40から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。この掃出し走査系による掃出し走査により、読出し行の画素40の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出す(リセットする)ことにより、所謂、電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する(光電荷の蓄積を開始する)動作のことを言う。
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、画素40における光電荷の露光期間となる。
カラム処理部54は、例えば、画素アレイ部51の画素列毎、即ち、列信号線62(621〜62m)毎に1対1の対応関係をもって設けられたA/D変換回路63(631〜63m)を有する。A/D変換回路63(631〜63m)は、画素アレイ部51の各画素40から列毎に、列信号線621〜62mを通して出力されるアナログ信号(画素信号)をデジタル信号に変換する。
鋸波形生成部55(551〜55m)は、A/D変換回路63(631〜63m)に対応して、画素アレイ部51の画素列毎に設けられている。鋸波形生成部55(551〜55m)は、入力される2つの基準信号VSaw_1,VSaw_2に基づいて、鋸波形の電圧変化を有する、所謂、ランプ(RAMP)波形の鋸波形電圧VSawを生成する。そして、鋸波形生成部55(551〜55m)は、生成した鋸波形電圧VSawをA/D変換回路631〜63mに対して供給する。
A/D変換回路631〜63mは全て同じ構成となっている。ここでは、m列目のA/D変換回路63mを例に挙げてその具体的な構成について説明するものとする。A/D変換回路63mは、コンパレータ回路71、計数手段である例えばアップ/ダウンカウンタ(図中、「U/Dカウンタ」と表記している)72、転送スイッチ73、及び、メモリ装置74を有する構成となっている。
コンパレータ回路71は、画素アレイ部51のm列目の各画素40から出力される画素信号に応じた列信号線62mの信号電圧VOutと、鋸波形生成部55mで生成された鋸波形電圧VSawとを比較する。そして、コンパレータ回路71は、例えば、鋸波形電圧VSawが信号電圧VOutを超えるときに出力Vcoが低レベルになり、鋸波形電圧VSawが信号電圧VOut以下のときに出力Vcoが高レベルになる。
アップ/ダウンカウンタ72は非同期カウンタであり、タイミング制御部58から与えられる制御信号CS1による制御の下に、当該タイミング制御部58からクロック信号CKが与えられる。そして、アップ/ダウンカウンタ72は、クロック信号CKに同期してダウン(DOWN)カウントまたはアップ(UP)カウントを行うことで、コンパレータ回路71での比較動作の開始から比較動作の終了までの比較期間を計測する。
転送スイッチ73は、タイミング制御部58から与えられる制御信号CS2による制御の下に、ある行の画素40についてのアップ/ダウンカウンタ72のカウント動作が完了した時点でオン(閉)状態となる。そして、転送スイッチ73は、アップ/ダウンカウンタ72のカウント結果をメモリ装置74に転送する。
このようにして、画素アレイ部51の各画素40から列信号線621〜62mを経由して画素列毎に供給されるアナログ信号について、A/D変換回路63(631〜63m)において、先ず、コンパレータ回路71で比較動作が行われる。そして、アップ/ダウンカウンタ72において、コンパレータ回路71での比較動作の開始から比較動作の終了までカウント動作を行うことで、アナログ信号がデジタル信号に変換されてメモリ装置74に格納される。
列走査部56は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部54におけるA/D変換回路631〜63mの列アドレスや列走査の制御を行う。この列走査部56による制御の下に、A/D変換回路631〜63mの各々でA/D変換されたデジタル信号は順に水平出力線57に読み出され、当該水平出力線57を経由して撮像データとして出力される。
尚、上記の構成例では、カラム処理部54について、A/D変換回路63が列信号線62毎に1対1の対応関係をもって設ける構成を例に挙げて説明したが、1対1の対応関係の配置に限られるものではない。例えば、1つのA/D変換回路63を複数の画素列で共有し、複数の画素列間で時分割にて使用する構成を採ることも可能である。
[画素構成]
図12は、画素40の構成の一例を示す。図12に示すように、本構成例に係る画素40は、光電変換部として例えばフォトダイオード41を有している。画素40は、フォトダイオード41に加えて、例えば、電荷電圧変換部42、転送トランジスタ(転送ゲート部)43、リセットトランジスタ44、増幅トランジスタ45、及び、選択トランジスタ46を有する構成となっている。
図12は、画素40の構成の一例を示す。図12に示すように、本構成例に係る画素40は、光電変換部として例えばフォトダイオード41を有している。画素40は、フォトダイオード41に加えて、例えば、電荷電圧変換部42、転送トランジスタ(転送ゲート部)43、リセットトランジスタ44、増幅トランジスタ45、及び、選択トランジスタ46を有する構成となっている。
尚、ここでは、転送トランジスタ43、リセットトランジスタ44、増幅トランジスタ45、及び、選択トランジスタ46として、例えばNチャネル型のMOSトランジスタを用いている。但し、ここで例示した転送トランジスタ43、リセットトランジスタ44、増幅トランジスタ45、及び、選択トランジスタ46の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
この画素40に対して、先述した行制御線61(611〜61n)として、複数の制御線が同一画素行の各画素に対して共通に配線される。図12では、図面の簡略化のために、複数の制御線については図示を省略している。複数の制御線は、行走査部52の各画素行に対応した出力端に画素行単位で接続されている。行走査部52は、複数の制御線に対して転送信号TRG、リセット信号RST、及び、選択信号SELを適宜出力する。
フォトダイオード41は、アノード電極が低電位側の電源(例えば、グランドGND)に接続されており、受光した光をその光量に応じた電荷量の光電荷(ここでは、光電子)に光電変換してその光電荷を蓄積する。フォトダイオード41のカソード電極は、転送トランジスタ43を介して増幅トランジスタ45のゲート電極と電気的に接続されている。
増幅トランジスタ45のゲート電極と電気的に繋がった領域は、電荷を電圧に変換する電荷電圧変換部42である。以下、電荷電圧変換部42をFD(フローティング・ディフュージョン/浮遊拡散領域/不純物拡散領域)部42と呼ぶ。
転送トランジスタ43は、フォトダイオード41のカソード電極とFD部42との間に接続されている。転送トランジスタ43のゲート電極には、高レベル(例えば、VDDレベル)がアクティブ(以下、「Highアクティブ」と記述する)となる転送信号TRGが行走査部13から与えられる。転送トランジスタ43は、転送信号TRGに応答して導通状態となることで、フォトダイオード41で光電変換され、蓄積された光電荷をFD部42に転送する。
リセットトランジスタ44は、ドレイン電極がリセット電源VRSTに、ソース電極がFD部42にそれぞれ接続されている。リセットトランジスタ44のゲート電極には、Highアクティブのリセット信号RSTが行走査部52から与えられる。リセットトランジスタ44は、リセット信号RSTに応答して導通状態となり、FD部42の電荷をリセット電源VRSTに捨てることで当該FD部42をリセットする。
増幅トランジスタ45は、ゲート電極がFD部42に、ドレイン電極が画素電源VDDにそれぞれ接続されている。この増幅トランジスタ45は、フォトダイオード41での光電変換によって得られる信号を読み出す読出し回路であるソースフォロワの入力部となる。すなわち、増幅トランジスタ45は、ソース電極が選択トランジスタ46を介して列信号線22に接続されることで、当該列信号線22の一端に接続される電流源53(531〜53m)とソースフォロワを構成する。
選択トランジスタ46は、例えば、ドレイン電極が増幅トランジスタ45のソース電極に、ソース電極が列信号線62にそれぞれ接続されている。選択トランジスタ46のゲート電極には、Highアクティブの選択信号SELが行走査部52から与えられる。選択トランジスタ46は、選択信号SELに応答して導通状態となることで、画素40を選択状態として増幅トランジスタ45から出力される信号を列信号線62に伝達する。
尚、選択トランジスタ46については、画素電源VDDと増幅トランジスタ45のドレイン電極との間に接続した回路構成を採ることも可能である。また、画素40としては、上記の4Trの画素構成のものに限られるものではなく、例えば、選択トランジスタ46を省略し、増幅トランジスタ45に選択トランジスタ46の機能を持たせる3Trの画素構成のものであってもよい。
以上に説明したように、実施例3にあっては、列並列A/D変換方式のCMOSイメージセンサにおいて、A/D変換回路63(631〜63m)に、実施例1に係る発光素子駆動回路1の技術を適用することを特徴としている。すなわち、鋸波形生成部55(551〜55m)を、A/D変換回路63(631〜63m)に対応して、画素アレイ部51の画素列毎に設ける。そして、画素列毎に、鋸波形生成部55で2つの基準信号VSaw_1,VSaw_2に基づいて鋸波形電圧VSawを生成する。
このように、A/D変換回路63(631〜63m)に、実施例1に係る発光素子駆動回路1の技術を適用することで、鋸波形電圧VSawを画素行に沿って伝送する必要がなくなる。従って、伝送配線のインピーダンス等の影響による鋸波形電圧VSaw、特に、先端部分の波形の乱れを抑えることができるため、A/D変換回路63において、より正確なA/D変換動作を実現できる。
尚、本実施例では、実施例1に係る発光素子駆動回路1の技術を、列並列A/D変換方式のCMOSイメージセンサにおけるA/D変換回路63に適用するとしたが、これに限られるものではない。すなわち、実施例1に係る発光素子駆動回路1の技術については、鋸波形電圧VSawを用いるA/D変換回路において、伝送配線のインピーダンス等の影響によって波形に歪みが生じる程度に長い距離に亘って鋸波形電圧VSawを伝送する必要がある単独のA/D変換回路に対しても適用できる。
以上説明した実施例1乃至実施例3では、鋸波形電圧VSawを生成する基準となる鋸波形の信号として、2つの基準信号VSaw_1,VSaw_2を用いるとしたが、2つの基準信号VSaw_1,VSaw_2に限られるものではない。但し、基準信号を伝送する配線の数を最小限に抑えるという観点からすると、2つの基準信号VSaw_1,VSaw_2に基づいて鋸波形電圧VSawを生成するのが好ましい。
尚、本開示は以下のような構成をとることもできる。
[1]入力される少なくとも2つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいて発光素子を駆動する、
発光素子駆動回路。
[2]少なくとも2つの基準信号は、鋸波形電圧よりも緩やかに電圧が変化する鋸波形の信号である、
上記[1]に記載の発光素子駆動回路。
[3]少なくとも2つの基準信号は、鋸波形電圧よりも周波数が低い信号である、
上記[2]に記載の発光素子駆動回路。
[4]少なくとも2つの基準信号は、周波数が同一の信号である、
上記[2]又は上記[3]に記載の発光素子駆動回路。
[5]2つの基準信号は、時間軸方向において波形が反転した相似形の信号であり、波形の一部がオーバーラップしている、
上記[2]から上記[4]のいずれかに記載の発光素子駆動回路。
[6]鋸波形生成部は、2つの基準信号のオーバーラップしている急峻な波形部分に基づいて鋸波形電圧を生成する、
上記[5]に記載の発光素子駆動回路。
[7]鋸波形生成部は、
2つの基準信号の差分をとる差動回路と、
差動回路の一方の出力信号と同相の信号に基づいて2つの基準信号の一方の波形部分を切り取り、差動回路の一方の出力信号と逆相の信号に基づいて2つの基準信号の他方の波形部分を切り取る切取部と、
を有し、
切取部によって切り取った2つの波形部分を合成して鋸波形電圧とする、
上記[6]に記載の発光素子駆動回路。
[8]切取部は、2つの基準信号の急峻な波形部分を切り取る、
上記[7]に記載の発光素子駆動回路。
[9]発光部、及び、発光部を駆動する駆動回路から構成された複数の画素が2次元マトリクス状に配置されて成り、
駆動回路は、
入力される少なくとも2つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいて発光部を駆動する、
表示装置。
[10]鋸波形電圧を生成する際に2つの基準信号の一方を入力する第1の入力端子、及び、
アナログの信号電圧を書き込む際に所定の電圧を入力し、鋸波形電圧を生成する際に2つの基準信号の他方を入力する第2の入力端子を有する、
上記[9]に記載の表示装置。
[11]所定の電圧は、発光部の発光時に利用されない電圧である、
上記[10]に記載の表示装置。
[12]駆動回路は、発光部に定電流を流す定電流源部を有し、
所定の電圧は、定電流源部において定電流を決めるために用いられる基準電圧である、
上記[11]に記載の表示装置。
[13]発光部は発光ダイオードから構成されている、
上記[9]から上記[2]のいずれかにに記載の表示装置。
[14]入力される少なくとも2つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいてデジタル信号を生成する、
A/D変換回路。
[1]入力される少なくとも2つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいて発光素子を駆動する、
発光素子駆動回路。
[2]少なくとも2つの基準信号は、鋸波形電圧よりも緩やかに電圧が変化する鋸波形の信号である、
上記[1]に記載の発光素子駆動回路。
[3]少なくとも2つの基準信号は、鋸波形電圧よりも周波数が低い信号である、
上記[2]に記載の発光素子駆動回路。
[4]少なくとも2つの基準信号は、周波数が同一の信号である、
上記[2]又は上記[3]に記載の発光素子駆動回路。
[5]2つの基準信号は、時間軸方向において波形が反転した相似形の信号であり、波形の一部がオーバーラップしている、
上記[2]から上記[4]のいずれかに記載の発光素子駆動回路。
[6]鋸波形生成部は、2つの基準信号のオーバーラップしている急峻な波形部分に基づいて鋸波形電圧を生成する、
上記[5]に記載の発光素子駆動回路。
[7]鋸波形生成部は、
2つの基準信号の差分をとる差動回路と、
差動回路の一方の出力信号と同相の信号に基づいて2つの基準信号の一方の波形部分を切り取り、差動回路の一方の出力信号と逆相の信号に基づいて2つの基準信号の他方の波形部分を切り取る切取部と、
を有し、
切取部によって切り取った2つの波形部分を合成して鋸波形電圧とする、
上記[6]に記載の発光素子駆動回路。
[8]切取部は、2つの基準信号の急峻な波形部分を切り取る、
上記[7]に記載の発光素子駆動回路。
[9]発光部、及び、発光部を駆動する駆動回路から構成された複数の画素が2次元マトリクス状に配置されて成り、
駆動回路は、
入力される少なくとも2つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいて発光部を駆動する、
表示装置。
[10]鋸波形電圧を生成する際に2つの基準信号の一方を入力する第1の入力端子、及び、
アナログの信号電圧を書き込む際に所定の電圧を入力し、鋸波形電圧を生成する際に2つの基準信号の他方を入力する第2の入力端子を有する、
上記[9]に記載の表示装置。
[11]所定の電圧は、発光部の発光時に利用されない電圧である、
上記[10]に記載の表示装置。
[12]駆動回路は、発光部に定電流を流す定電流源部を有し、
所定の電圧は、定電流源部において定電流を決めるために用いられる基準電圧である、
上記[11]に記載の表示装置。
[13]発光部は発光ダイオードから構成されている、
上記[9]から上記[2]のいずれかにに記載の表示装置。
[14]入力される少なくとも2つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいてデジタル信号を生成する、
A/D変換回路。
1・・・発光素子駆動回路、2・・・画素、10・・・発光部、11・・・鋸波形生成部、12・・・比較部、13・・・定電流源部、20・・・駆動回路、31・・・表示パネル、32・・・鋸波形発生部、33・・・出力バッファ、40・・・画素、41・・・フォトダイオード、42・・・電荷電圧変換部、43・・・転送トランジスタ(転送ゲート部)、44・・・リセットトランジスタ、45・・・増幅トランジスタ、46・・・選択トランジスタ、51・・・画素アレイ部、52・・・行走査部、53・・・電流源部、54・・・カラム処理部、55(551〜55m)・・・鋸波形生成部、56・・・列走査部、57・・・水平出力線、58・・・タイミング制御部、61(611〜61n)・・・行制御線、62(621〜62m)・・・列信号線、63(631〜63m)・・・A/D変換回路、71・・・コンパレータ回路、72・・・アップ/ダウンカウンタ、73・・・転送スイッチ、74・・・メモリ装置、101・・・走査部、102・・・映像信号出力部、111,121・・・差動回路、112,113,125,126・・・インバータ回路、114・・・切取部、122,123,124・・・カレントミラー回路、201〜205・・・入力端子、301・・・第1の入力端子、302・・・第2の入力端子、303・・・第3の入力端子、TRDrv・・・発光部駆動用トランジスタ、PDrv・・・駆動パルス、VGate・・・走査信号、VSaw_1,VSaw_2・・・基準信号、VSig・・・アナログ映像信号の信号電圧、Vaw・・・鋸波形電圧、VRef,IRef・・・基準電圧
Claims (14)
- 入力される少なくとも2つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいて発光素子を駆動する、
発光素子駆動回路。 - 少なくとも2つの基準信号は、鋸波形電圧よりも緩やかに電圧が変化する鋸波形の信号である、
請求項1に記載の発光素子駆動回路。 - 少なくとも2つの基準信号は、鋸波形電圧よりも周波数が低い信号である、
請求項2に記載の発光素子駆動回路。 - 少なくとも2つの基準信号は、周波数が同一の信号である、
請求項2に記載の発光素子駆動回路。 - 2つの基準信号は、時間軸方向において波形が反転した相似形の信号であり、波形の一部がオーバーラップしている、
請求項2に記載の発光素子駆動回路。 - 鋸波形生成部は、2つの基準信号のオーバーラップしている急峻な波形部分に基づいて鋸波形電圧を生成する、
請求項5に記載の発光素子駆動回路。 - 鋸波形生成部は、
2つの基準信号の差分をとる差動回路と、
差動回路の一方の出力信号と同相の信号に基づいて2つの基準信号の一方の波形部分を切り取り、差動回路の一方の出力信号と逆相の信号に基づいて2つの基準信号の他方の波形部分を切り取る切取部と、
を有し、
切取部によって切り取った2つの波形部分を合成して鋸波形電圧とする、
請求項6に記載の発光素子駆動回路。 - 切取部は、2つの基準信号の急峻な波形部分を切り取る、
請求項7に記載の発光素子駆動回路。 - 発光部、及び、発光部を駆動する駆動回路から構成された複数の画素が2次元マトリクス状に配置されて成り、
駆動回路は、
入力される少なくとも2つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいて発光部を駆動する、
表示装置。 - 鋸波形電圧を生成する際に2つの基準信号の一方を入力する第1の入力端子、及び、
アナログの信号電圧を書き込む際に所定の電圧を入力し、鋸波形電圧を生成する際に2つの基準信号の他方を入力する第2の入力端子を有する、
請求項9に記載の表示装置。 - 所定の電圧は、発光部の発光時に利用されない電圧である、
請求項10に記載の表示装置。 - 駆動回路は、発光部に定電流を流す定電流源部を有し、
所定の電圧は、定電流源部において定電流を決めるために用いられる基準電圧である、
請求項11に記載の表示装置。 - 発光部は発光ダイオードから構成されている、
請求項9に記載の表示装置。 - 入力される少なくとも2つの基準信号に基づいて、鋸波形の電圧変化を有する鋸波形電圧を生成する鋸波形生成部と、
アナログの信号電圧と鋸波形電圧とを比較する比較部と、
を備え、
比較部の比較結果に基づいてデジタル信号を生成する、
A/D変換回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014025048A JP2015152699A (ja) | 2014-02-13 | 2014-02-13 | 発光素子駆動回路、表示装置、及び、a/d変換回路 |
US15/116,608 US10157578B2 (en) | 2014-02-13 | 2015-02-02 | Light emitting device driving circuit, display, and A/D conversion circuit |
CN201580007352.2A CN105981092B (zh) | 2014-02-13 | 2015-02-02 | 发光元件驱动电路、显示装置以及a/d转换电路 |
PCT/JP2015/052862 WO2015122305A1 (ja) | 2014-02-13 | 2015-02-02 | 発光素子駆動回路、表示装置、及び、a/d変換回路 |
KR1020167021503A KR102276536B1 (ko) | 2014-02-13 | 2015-02-02 | 발광 소자 구동 회로, 표시 장치, 및, a/d 변환 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014025048A JP2015152699A (ja) | 2014-02-13 | 2014-02-13 | 発光素子駆動回路、表示装置、及び、a/d変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015152699A true JP2015152699A (ja) | 2015-08-24 |
Family
ID=53800052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014025048A Pending JP2015152699A (ja) | 2014-02-13 | 2014-02-13 | 発光素子駆動回路、表示装置、及び、a/d変換回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10157578B2 (ja) |
JP (1) | JP2015152699A (ja) |
KR (1) | KR102276536B1 (ja) |
CN (1) | CN105981092B (ja) |
WO (1) | WO2015122305A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108133688A (zh) * | 2016-11-30 | 2018-06-08 | 乐金显示有限公司 | 电致发光显示装置 |
WO2019073663A1 (ja) * | 2017-10-11 | 2019-04-18 | 株式会社テックイデア | 時間領域a/d変換器群およびこれを用いたセンサー装置 |
US10367519B2 (en) | 2017-10-11 | 2019-07-30 | Tech Idea Co., Ltd. | Time domain A/D converter group and sensor device using the same |
WO2022038885A1 (ja) * | 2020-08-19 | 2022-02-24 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、および、撮像装置 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10909928B2 (en) | 2017-06-23 | 2021-02-02 | Huawei Technologies Co., Ltd. | Image display apparatus and control method thereof |
WO2019075646A1 (en) * | 2017-10-17 | 2019-04-25 | Huawei Technologies Co., Ltd. | DISPLAY DEVICE |
KR102429063B1 (ko) * | 2017-12-05 | 2022-08-04 | 현대자동차주식회사 | 순차 점등 장치 및 방법 |
CN110061742B (zh) * | 2018-01-19 | 2023-03-10 | 创意电子股份有限公司 | 模拟数字转换器校准系统 |
CN108648690B (zh) * | 2018-04-26 | 2020-04-17 | 上海天马有机发光显示技术有限公司 | 一种显示面板及显示装置 |
CN110796985B (zh) * | 2018-07-24 | 2022-03-11 | 群创光电股份有限公司 | 电子装置 |
US10885830B2 (en) * | 2018-07-24 | 2021-01-05 | Innolux Corporation | Electronic device capable of reducing color shift |
TWI683434B (zh) | 2018-09-21 | 2020-01-21 | 友達光電股份有限公司 | 畫素結構 |
US10600356B1 (en) * | 2018-11-14 | 2020-03-24 | a.u. Vista Inc. | Display systems and methods involving time-modulated current control |
US11710445B2 (en) | 2019-01-24 | 2023-07-25 | Google Llc | Backplane configurations and operations |
TWI712021B (zh) | 2019-05-08 | 2020-12-01 | 友達光電股份有限公司 | 可調變驅動電流脈波寬度的畫素電路和相關的顯示面板 |
EP4024730A4 (en) * | 2019-09-10 | 2022-09-07 | Huawei Technologies Co., Ltd. | IMAGE SENSOR PIXEL CIRCUIT AND CONTROL METHOD, AND IMAGE SENSOR AND TERMINAL DEVICE |
TWI707328B (zh) | 2019-09-17 | 2020-10-11 | 友達光電股份有限公司 | 驅動晶片與相關的顯示器 |
WO2021051289A1 (zh) * | 2019-09-17 | 2021-03-25 | 华为技术有限公司 | 像素电路、阵列基板与显示装置 |
US20210150979A1 (en) * | 2020-12-22 | 2021-05-20 | Intel Corporation | Display pixels having integrated memory |
US11676538B2 (en) * | 2021-10-15 | 2023-06-13 | Innolux Corporation | Electronic device |
CN113948040B (zh) * | 2021-11-22 | 2023-07-07 | 视涯科技股份有限公司 | 显示面板 |
KR20230110931A (ko) * | 2022-01-17 | 2023-07-25 | 한국전자통신연구원 | 화소 회로 구동 방법과 이를 위한 화소 회로 및 이를 이용하는 디스플레이 모듈 |
WO2023157627A1 (ja) * | 2022-02-18 | 2023-08-24 | ソニーセミコンダクタソリューションズ株式会社 | 比較器、光検出素子および電子機器 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2367413A (en) * | 2000-09-28 | 2002-04-03 | Seiko Epson Corp | Organic electroluminescent display device |
JP2003043999A (ja) | 2001-08-03 | 2003-02-14 | Toshiba Corp | 表示画素回路および自己発光型表示装置 |
JP3892732B2 (ja) | 2002-01-31 | 2007-03-14 | 株式会社日立製作所 | 表示装置の駆動方法 |
CN100395805C (zh) * | 2002-12-28 | 2008-06-18 | 鸿富锦精密工业(深圳)有限公司 | 发光二极管驱动装置 |
JP2004246320A (ja) * | 2003-01-20 | 2004-09-02 | Sanyo Electric Co Ltd | アクティブマトリクス駆動型表示装置 |
KR101219033B1 (ko) * | 2004-08-20 | 2013-01-07 | 삼성디스플레이 주식회사 | 전원 공급 장치 및 표시 장치 |
JP4682750B2 (ja) * | 2005-08-22 | 2011-05-11 | ソニー株式会社 | Da変換装置 |
JP2007253501A (ja) * | 2006-03-24 | 2007-10-04 | Seiko Epson Corp | 発光素子用駆動回路及びその駆動制御方法並びに、その発光素子用駆動回路を備えた表示装置及びその表示装置を備えた電子機器 |
CN101106850A (zh) * | 2006-07-12 | 2008-01-16 | 鸿富锦精密工业(深圳)有限公司 | 发光二极管驱动电路 |
JP4256888B2 (ja) | 2006-10-13 | 2009-04-22 | 株式会社 日立ディスプレイズ | 表示装置 |
KR101366271B1 (ko) * | 2007-08-31 | 2014-02-20 | 엘지전자 주식회사 | 디스플레이 장치 및 휘도 제어 방법 |
KR101101683B1 (ko) * | 2009-12-16 | 2011-12-30 | 삼성전기주식회사 | Pwm를 이용한 발광 소자 구동 장치 |
-
2014
- 2014-02-13 JP JP2014025048A patent/JP2015152699A/ja active Pending
-
2015
- 2015-02-02 CN CN201580007352.2A patent/CN105981092B/zh active Active
- 2015-02-02 US US15/116,608 patent/US10157578B2/en active Active
- 2015-02-02 WO PCT/JP2015/052862 patent/WO2015122305A1/ja active Application Filing
- 2015-02-02 KR KR1020167021503A patent/KR102276536B1/ko active IP Right Grant
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108133688A (zh) * | 2016-11-30 | 2018-06-08 | 乐金显示有限公司 | 电致发光显示装置 |
WO2019073663A1 (ja) * | 2017-10-11 | 2019-04-18 | 株式会社テックイデア | 時間領域a/d変換器群およびこれを用いたセンサー装置 |
US10367519B2 (en) | 2017-10-11 | 2019-07-30 | Tech Idea Co., Ltd. | Time domain A/D converter group and sensor device using the same |
US10382051B2 (en) | 2017-10-11 | 2019-08-13 | Tech Idea Co., Ltd. | Time domain A/D converter group and sensor device using the same |
CN111201715A (zh) * | 2017-10-11 | 2020-05-26 | 科技创意有限公司 | 时域a/d转换器组以及使用该时域a/d转换器的传感器装置 |
CN111201715B (zh) * | 2017-10-11 | 2023-05-23 | 科技创意有限公司 | 时域a/d转换器组以及使用该时域a/d转换器的传感器装置 |
WO2022038885A1 (ja) * | 2020-08-19 | 2022-02-24 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、および、撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105981092B (zh) | 2019-09-06 |
US20160351130A1 (en) | 2016-12-01 |
US10157578B2 (en) | 2018-12-18 |
KR102276536B1 (ko) | 2021-07-13 |
WO2015122305A1 (ja) | 2015-08-20 |
KR20160120283A (ko) | 2016-10-17 |
CN105981092A (zh) | 2016-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2015122305A1 (ja) | 発光素子駆動回路、表示装置、及び、a/d変換回路 | |
US10615786B2 (en) | Comparator circuit, A/D conversion circuit, and display apparatus | |
JP6180318B2 (ja) | コンパレータ回路 | |
WO2016013412A1 (ja) | 固体撮像素子、撮像制御方法、信号処理方法、及び、電子機器 | |
JP4604121B2 (ja) | イメージセンサと組み合わされた表示デバイス | |
JP6157178B2 (ja) | 表示装置 | |
WO2017197702A1 (zh) | Oled显示装置的阈值电压侦测电路 | |
US8035713B2 (en) | Driving circuit, driving method, solid imaging device, and electronic apparatus | |
JP2005300897A (ja) | 画素回路の駆動方法、画素回路、電気光学装置および電子機器 | |
JP2007043689A (ja) | 暗電流補償機能を有するcmosイメージセンサ | |
US11563907B2 (en) | Photo-detection pixel circuit, a detector panel, and photoelectric detection apparatus | |
US10506184B2 (en) | Solid-state image pickup element, method of driving solid-state image pickup element, and electronic apparatus | |
TWI474301B (zh) | 源極驅動器、其運作方法及其顯示裝置 | |
JP5284476B2 (ja) | 光センサおよび表示装置 | |
US9972250B2 (en) | Display apparatus and drive method of display apparatus | |
US20170154575A1 (en) | Display driver and method for driving display device |