KR20210042087A - 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법 - Google Patents

고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법 Download PDF

Info

Publication number
KR20210042087A
KR20210042087A KR1020217002610A KR20217002610A KR20210042087A KR 20210042087 A KR20210042087 A KR 20210042087A KR 1020217002610 A KR1020217002610 A KR 1020217002610A KR 20217002610 A KR20217002610 A KR 20217002610A KR 20210042087 A KR20210042087 A KR 20210042087A
Authority
KR
South Korea
Prior art keywords
signal
transistor
reference signal
unit
output
Prior art date
Application number
KR1020217002610A
Other languages
English (en)
Inventor
마사히로 세가미
토모노리 야마시타
유헤이 오오사코
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20210042087A publication Critical patent/KR20210042087A/ko

Links

Images

Classifications

    • H04N5/378—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—Dc amplifiers in which all stages are dc-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H04N5/37455—
    • H04N5/37457—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters

Abstract

참조 신호를 사용하여 AD 변환을 행하는 고체 촬상 소자에 있어서, 참조 신호를 생성하는 회로의 소비 전력을 저감한다. 　화소부는, 입사광의 광량에 기초한 화소 신호를 출력한다. 참조 신호 공급부는, 제1 참조 신호 및 제2 참조 신호를 생성한다. 비교부는, 화소 신호와 제1 참조 신호에 기초한 신호가 입력되는 제1 차동쌍 트랜지스터 및 제2 참조 신호가 입력되는 제2 차동쌍 트랜지스터를 포함한다. 카운터부는, 비교부의 신호에 기초하여 카운트한다.

Description

고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법
본 기술은, 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법에 관한 것이다. 구체적으로는, 비교기 및 카운터를 사용하여 아날로그 신호를 디지털 신호로 변환하는 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법에 관한 것이다.
종래부터, 고체 촬상 소자에 있어서는, 그 구조가 간이하기 때문에, 싱글 슬로프 방식의 아날로그 디지털 변환기(ADC:Analog to Digital Converter)가 널리 사용되고 있다. 이 싱글 슬로프 방식의 ADC(single-slope ADC)는, 비교기 및 카운터로 이루어지며, 비교기는, 변환 대상의 입력 신호와 소정의 참조 신호를 비교한다. 또한, 그 ADC 내의 카운터는, 비교기의 비교 결과가 반전할 때까지의 기간에 걸쳐 계수값을 계수하고, 그 계수값을 나타내는 디지털 신호를 출력한다. 참조 신호로서는, 램프 신호 등이 사용된다. 이 램프 신호의 진폭이 클수록, ADC의 분해능 사양에 의해 결정되는 디지털 신호의 범위에 대응하는 입력 신호의 풀 스케일(full scale)이 커지게 된다. 예를 들면, 열마다 ADC를 배치하고, DAC(Digital to Analog Converter)가 싱글 엔드 신호(single end signal)를 참조 신호로서 생성하여, 이들을 ADC에 공급하는 고체 촬상 소자가 제안되고 있다(예를 들면, 특허문헌 1 참조).
특허문헌 1: 일본특허공개 2009-296423호 공보
상술한 종래 기술에서는, 열마다의 ADC에 의해, 1행 분의 아날로그 신호를 동시에 AD 변환할 수 있다. 그러나, 참조 신호를 생성하기 위한 DAC의 소비 전력을 저감하는 것이 곤란하다. 예를 들면, 참조 신호의 진폭을 작게 함으로써, DAC의 출력 전압의 최대값도 작게 하고, 이에 의해 전원 전압도 낮춤으로써 DAC의 소비 전력을 저감하려고 해도, DAC가 출력하는 참조 신호의 풀 스케일과 노이즈 실효값의 비(PSNR: Peak Signal-to-Noise Ratio)를 유지하기 위한 소비 전류 증가분이 전원 전압을 줄인 효과를 상쇄하기 때문이다.
본 기술은 이러한 상황을 감안하여 이루어진 것이며, 참조 신호를 사용하여 AD 변환을 행하는 고체 촬상 소자에 있어서, 참조 신호를 생성하는 회로의 소비 전력을 저감하는 것을 목적으로 한다.
본 기술은, 상술한 문제점을 해소하기 위해 이루어진 것이며, 그 제1 측면은, 입사광의 광량에 기초한 화소 신호를 출력하는 화소부와, 제1 참조 신호 및 제2 참조 신호를 생성하는 참조 신호 공급부와, 화소 신호와 상기 제1 참조 신호에 기초한 신호가 입력되는 제1 차동쌍 트랜지스터 및 상기 제2 참조 신호가 입력되는 제2 차동쌍 트랜지스터를 포함하는 비교부와, 상기 비교부의 신호에 기초하여 카운트하는 카운터부를 구비하는 고체 촬상 소자, 및 그 제어 방법이다. 이에 의해, 제1 및 제2 참조 신호와 입력 신호로부터 비교 결과가 생성되는 작용을 나타낸다.
또한, 이 제1 측면에 있어서, 상기 비교부는, 상기 제1 참조 신호와 상기 화소 신호의 차분을 분압한 신호를 비교 대상 신호로서 상기 제1 차동쌍 트랜지스터로 공급하는 입력측 분압 회로를 더 구비하고, 상기 제1 및 제2 차동쌍 트랜지스터를 포함하는 차동 앰프는, 상기 비교 대상 신호와 상기 제2 참조 신호와의 차분을 증폭하여 상기 비교 결과로서 상기 카운터부에 출력해도 된다. 이에 의해, 제1 참조 신호와 화소 신호의 차분을 분압한 신호가 제2 참조 신호와 비교되는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 비교부는, 상기 제2 참조 신호와 소정의 고정 전위와의 차분을 분압한 신호를 상기 제2 차동쌍 트랜지스터로 공급하는 참조측 분압 회로를 더 구비하고, 상기 차동 앰프는, 상기 비교 대상 신호와 상기 참조측 분압 회로에 의해 분압된 신호와의 차분을 증폭해도 된다. 이에 의해, 차동 대칭성이 높은 제1 및 제2 참조 신호가 공급된다고 하는 작용을 나타낸다.
또한, 이 제1 측면에 있어서, 상기 비교부는, 상기 비교 결과를 증폭하여 상기 카운터에 출력하는 출력 앰프를 더 구비하여도 된다. 이에 의해, 증폭된 신호에 의해 카운터 이후의 회로가 구동된다고 하는 작용을 나타낸다.
또한, 이 제1 측면에 있어서, 상기 비교부는 상기 비교 결과의 진폭을 제한하여 상기 출력 앰프에 공급하는 진폭 제한부를 더 구비하여도 된다. 이에 의해, 비교 결과의 진폭이 제한된다고 하는 작용을 나타낸다.
또한, 이 제1 측면에 있어서, 상기 진폭 제한부는, 서로 다른 바이어스 전압을 공급하는 한 쌍의 바이어스 전압 공급부와, 상기 한 쌍의 바이어스 전압 공급부의 사이에 직렬로 삽입된 한 쌍의 다이오드를 구비하고, 상기 차동 앰프의 출력 단자와 상기 출력 앰프의 입력 단자는, 상기 한 쌍의 다이오드의 접속점에 공통으로 접속되어도 된다. 이에 의해, 상한값으로부터 하한값까지의 범위 내로 진폭이 제한된다고 하는 작용을 나타낸다.
또한, 이 제1 측면에 있어서, 상기 진폭 제한부는, 직렬로 접속된 P형 트랜지스터 및 N형 트랜지스터와, 서로 다른 바이어스 전압을 상기 P형 트랜지스터 및 N형 트랜지스터의 각각의 게이트에 공급하는 한 쌍의 바이어스 전압 공급부를 구비하고, 상기 차동 앰프의 출력 단자와 상기 출력 앰프의 입력 단자는, 상기 P형 트랜지스터 및 상기 N형 트랜지스터의 접속점에 공통으로 접속되어도 된다. 이에 의해, 상한값으로부터 하한값까지의 범위 내로 진폭이 제한된다고 하는 작용을 나타낸다.
또한, 이 제1 측면에 있어서, 상기 진폭 제한부는, 전원 단자에 접속된 전원측 전류원과, 상기 전원측 전류원에 소스 및 드레인의 일단이 접속된 게이트 접지 트랜지스터와, 상기 게이트 접지 트랜지스터의 게이트에 소정의 바이어스 전압을 공급하는 바이어스 전압 공급부와, 상기 게이트 접지 트랜지스터의 소스 및 드레인의 타단과 접지 단자와의 사이에 삽입된 접지측 전류원을 구비하고, 상기 전원측 전류원 및 상기 접지측 전류원의 일방과 상기 게이트 접지 트랜지스터의 소스와의 접속점이 상기 차동 앰프의 출력 단자에 접속되고, 상기 전원측 전류원 및 상기 접지측 전류원의 타방과 상기 게이트 접지 트랜지스터의 드레인과의 접속점이 상기 출력 앰프의 입력 단자에 접속되어도 된다. 이에 의해, 하한값을 초과하는 범위 내로 진폭이 제한된다고 하는 작용을 나타낸다.
또한, 이 제1 측면에 있어서, 상기 진폭 제한부는, 상기 전원측 전류원 및 상기 접지측 전류원의 일방과 상기 게이트 접지 트랜지스터의 소스와의 접속점과, 상기 차동 앰프의 출력 단자와의 사이의 경로를 개폐하는 입력측 스위치와, 상기 전원측 전류원 및 상기 접지측 전류원의 타방과 상기 게이트 접지 트랜지스터의 드레인과의 접속점과, 상기 접지 단자와의 사이의 경로를 개폐하는 출력측 스위치를 더 구비하고, 상기 입력측 스위치 및 상기 출력측 스위치의 일방이 열림 상태의 경우에는 타방이 닫힘 상태로 이행해도 된다. 이에 의해, 오토 제로 동작중에 차동 앰프의 출력이 차단된다고 하는 작용을 나타낸다.
또한, 이 제1 측면에 있어서, 상기 참조 신호 공급부는, 소정의 선택 신호에 따라 제1 및 제2 출력 단자의 일방으로부터 소정 전류를 출력하는 복수의 선택 회로와, 상기 복수의 선택 회로의 각각의 상기 제1 출력 단자에 일단이 공통으로 접속된 제1 저항과, 상기 복수의 선택 회로의 각각의 상기 제2 출력 단자에 일단이 공통으로 접속된 제2 저항을 구비하고, 상기 제1 저항의 상기 일단으로부터 상기 제1 참조 신호가 출력되고, 상기 제2 저항의 상기 일단으로부터 상기 제2 참조 신호가 출력되어도 된다. 이에 의해 선택 신호에 따라 제1 및 제2 참조 신호가 생성된다고 하는 작용을 나타낸다.
또한, 이 제1 측면에 있어서, 상기 선택 회로는, 상기 소정 전류를 공급하는 전류원과, 상기 전류원에 공통으로 접속된 제1 및 제2 선택 트랜지스터와, 상기 선택 신호를 반전시켜 상기 제1 및 제2 선택 트랜지스터의 일방의 게이트에 공급하는 인버터와, 상기 제1 선택 트랜지스터와 상기 제1 출력 단자의 사이에 직렬로 삽입된 제1 캐스코드 트랜지스터(cascode transistor)와, 상기 제2 선택 트랜지스터와 상기 제2 출력 단자의 사이에 직렬로 삽입된 제2 캐스코드 트랜지스터를 구비하고, 상기 제1 및 제2 선택 트랜지스터의 타방의 게이트에는 상기 선택 신호가 입력되고, 상기 제1 및 제2 캐스코드 트랜지스터의 각각의 게이트에는, 소정의 바이어스 전압이 인가되어도 된다. 이에 의해, DAC 출력의 정밀도가 향상된다고 하는 작용을 나타낸다.
또한, 이 제1 측면에 있어서 광전 변환에 의해 상기 입력 신호를 생성하는 화소를 더 구비하고, 상기 화소는 소정의 수광 기판에 배치되고, 상기 참조 신호 공급부, 상기 비교부 및 상기 카운터부는, 상기 수광 기판에 적층된 소정의 회로 기판에 배치되어도 된다. 이에 의해, 기판 당 회로 규모가 삭감된다고 하는 작용을 나타낸다.
또한, 본 기술의 제2 측면은, 입사광의 광량에 기초한 화소 신호를 출력하는 화소부와, 제1 참조 신호 및 제2 참조 신호를 생성하는 참조 신호 공급부와, 화소 신호와 상기 제1 참조 신호에 기초한 신호가 입력되는 제1 차동쌍 트랜지스터 및 상기 제2 참조 신호가 입력되는 제2 차동쌍 트랜지스터를 포함하는 비교부와, 상기 비교부의 신호에 기초하여 카운트하는 카운터부와, 상기 카운터부의 계수값을 나타내는 디지털 신호를 처리하는 신호 처리부를 구비하는 촬상 장치이다. 이에 의해, 제1 및 제2 참조 신호와 입력 신호로부터 비교 결과가 생성되고, 그 비교 결과로 생성된 디지털 신호가 처리된다고 하는 작용을 나타낸다.
본 기술에 의하면, 참조 신호를 사용하여 AD 변환을 행하는 고체 촬상 소자에 있어서, 참조 신호를 생성하는 회로의 소비 전력을 저감할 수 있다고 하는 우수한 효과를 얻을 수 있다. 한편, 여기에 기재된 효과는 반드시 한정되는 것이 아니며, 본 개시 중에 기재된 어떠한 효과이어도 된다.
도 1은 본 기술의 제1 실시형태에 있어서의 촬상 장치의 일 구성예를 나타내는 블록도이다.
도 2는 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자의 일 구성예를 나타내는 블록도이다.
도 3은 본 기술의 제1 실시형태에 있어서의 컬럼 신호 처리부의 일 구성예를 나타내는 블록도이다.
도 4는 본 기술의 제1 실시형태에 있어서의 DAC 및 ADC의 일 구성예를 나타내는 블록도이다.
도 5는 본 기술의 제1 실시형태에 있어서의 비교기의 일 구성예를 나타내는 회로도이다.
도 6은 본 기술의 제1 실시형태에 있어서의 차동 앰프의 일 구성예를 나타내는 회로도이다.
도 7은 본 기술의 제1 실시형태에 있어서의 접속을 변경한 차동 앰프의 일 구성예를 나타내는 회로도이다.
도 8는 본 기술의 제1 실시형태에 있어서의 트랜지스터의 극성을 변경한 차동 앰프의 일 구성예를 나타내는 회로도이다.
도 9는 본 기술의 제1 실시형태에 있어서의 DAC의 일 구성예를 나타내는 회로도이다.
도 10은 본 기술의 제1 실시형태에 있어서의 선택 회로의 일 구성예를 나타내는 회로도이다.
도 11은 본 기술의 제1 실시형태에 있어서의 참조 신호의 변동의 일례를 나타내는 타이밍 차트이다.
도 12는 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자의 동작의 일례를 나타내는 순서도이다.
도 13은 본 기술의 제2 실시형태에 있어서의 고체 촬상 소자의 적층 구조의 일례를 나타내는 도면이다.
도 14는 본 기술의 제3 실시형태에 있어서의 비교기의 일 구성예를 나타내는 회로도이다.
도 15는 본 기술의 제3 실시형태에 있어서의 차동 앰프 및 출력 앰프의 일 구성예를 나타내는 회로도이다.
도 16은 본 기술의 제4 실시형태에 있어서의 비교기의 일 구성예를 나타내는 회로도이다.
도 17은 본 기술의 제4 실시형태에 있어서의 진폭 제한부의 일 구성예를 나타내는 회로도이다.
도 18은 본 기술의 제4 실시형태의 제1 변형예에 있어서의 진폭 제한부의 일 구성예를 나타내는 회로도이다.
도 19는 본 기술의 제4 실시형태의 제2 변형예에 있어서의 진폭 제한부의 일 구성예를 나타내는 회로도이다.
도 20은 본 기술의 제4 실시형태의 제3 변형예에 있어서의 진폭 제한부의 일 구성예를 나타내는 회로도이다.
도 21은 본 기술의 제5 실시형태에 있어서의 선택 회로의 일 구성예를 나타내는 회로도이다.
도 22는 본 기술의 제6 실시형태에 있어서의 비교기의 일 구성예를 나타내는 회로도이다.
도 23은 본 기술의 제6 실시형태에 있어서의 DAC의 일 구성예를 나타내는 회로도이다.
도 24는 본 기술의 제6 실시형태에 있어서의 참조 신호의 변동의 일례를 나타내는 타이밍 차트이다.
도 25는 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
도 26은 촬상부의 설치 위치의 일례를 나타내는 설명도이다.
이하, 본 기술을 실시하기 위한 형태 (이하, 실시형태라고 칭함)에 대해 설명한다. 설명은 이하의 순서에 의해 행한다.
1. 제1 실시형태(한 쌍의 참조 신호를 비교기에 공급하는 예)
2. 제2 실시형태(적층 구조에 있어서 한 쌍의 참조 신호를 비교기에 공급하는 예)
3. 제3 실시형태(한 쌍의 참조 신호를 비교기에 공급하고, 비교기 내에 2단 앰프를 배치하는 예)
4. 제4 실시형태(한 쌍의 참조 신호를 비교기에 공급하고, 비교 결과의 진폭을 제한하는 예)
5. 제5 실시형태(한 쌍의 참조 신호를 비교기에 공급하고, DAC 내에 캐스코드 트랜지스터를 추가하는 예)
6. 제6 실시형태(차동 대칭성이 높은 한 쌍의 참조 신호를 비교기에 공급하는 예)
7. 이동체에의 응용예
<1. 제1 실시형태>
[촬상 장치의 구성예]
도 1은, 본 기술의 제1 실시형태에 있어서의 촬상 장치(100)의 일 구성예를 나타내는 블록도이다. 이 촬상 장치(100)는, 화상 데이터를 촬상하기 위한 장치이며, 광학부(110), 고체 촬상 소자(200) 및 DSP(Digital Signal Processing) 회로(120)를 구비한다. 또한, 촬상 장치(100)는, 표시부(130), 조작부(140), 버스(150), 프레임 메모리(160), 기억부(170) 및 전원부(180)를 구비한다. 촬상 장치(100)로서는, 산업용 로봇에 탑재되는 카메라나, 차량용 카메라 등이 상정된다.
광학부(110)는, 피사체로부터의 광을 집광하여 고체 촬상 소자(200)로 가이드하는 것이다. 고체 촬상 소자(200)는, 광전 변환에 의해 화상 데이터를 생성하는 것이다. 이 고체 촬상 소자(200)는, 화상 데이터를 생성하고, DSP 회로(120)에 신호선(209)을 통해 공급한다.
DSP 회로(120)는, 화상 데이터에 대해 소정의 신호 처리를 실행하는 것이다. 이 DSP 회로(120)는, 처리 후의 화상 데이터를 버스(150)를 통해 프레임 메모리(160) 등으로 출력한다. 한편, DSP 회로(120)는, 특허청구의 범위에 기재된 신호 처리부의 일례이다.
표시부(130)는, 화상 데이터를 표시하는 것이다. 표시부(130)로서는, 예를 들면, 액정 패널이나 유기 EL(Electro Luminescence) 패널이 상정된다. 조작부(140)는, 사용자의 조작에 따라 조작 신호를 생성하는 것이다.
버스(150)는, 광학부(110), 고체 촬상 소자(200), DSP 회로(120), 표시부(130), 조작부(140), 프레임 메모리(160), 기억부(170) 및 전원부(180)가 서로 데이터를 교환하기 위한 공통 경로이다.
프레임 메모리(160)는, 화상 데이터를 보유하는 것이다. 기억부(170)는, 화상 데이터 등의 다양한 데이터를 기억하는 것이다. 전원부(180)는, 고체 촬상 소자(200), DSP 회로(120), 표시부(130) 등에 전원을 공급하는 것이다.
[고체 촬상 소자의 구성예]
도 2는, 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자(200)의 일 구성예를 나타내는 블록도이다. 이 고체 촬상 소자(200)는, 행 선택부(210), 타이밍 제어부(220), DAC(230), 화소 어레이부(250), 컬럼 신호 처리부(260) 및 수평 전송 주사부(270)를 구비한다. 이들 회로는, 단일의 반도체 기판에 배치된다. 화소 어레이부(250)에는, 복수의 화소(251)가 2차원 격자 형상으로 배열된다. 이하, 수평 방향으로 배열된 화소(251)의 집합을 「행」이라고 칭하고, 수직 방향으로 배열된 화소(251)의 집합을 「열」이라고 칭한다. 또한, 화소 어레이부(250) 내에는, 열마다 수직 방향으로 수직 신호선(259)이 배선된다. 한편, 화소 어레이부(250)는, 특허청구의 범위에 기재된 화소부의 일례이다.
타이밍 제어부(220)는, 수직 동기 신호(VSYNC)에 동기하여 행 선택부(210), DAC(230), 컬럼 신호 처리부(260) 및 수평 전송 주사부(270)의 각각의 동작 타이밍을 제어하는 것이다.
행 선택부(210)는, 화소 어레이부(250) 내의 행을 순차로 선택하여 구동하고, 화소 신호를 출력시키는 것이다. 선택된 행 내의 화소(251)의 각각은, 대응하는 수직 신호선(259)을 통해 컬럼 신호 처리부(260)에 아날로그의 화소 신호를 출력한다.
DAC(230)는, 시간의 경과에 따라 변동하는 한 쌍의 차동 신호를 한 쌍의 참조 신호로서 생성하는 것이다. 예를 들면, 참조 신호로서 램프 신호가 생성된다. DAC(230)는, 생성한 한 쌍의 참조 신호를 컬럼 신호 처리부(260)로 공급한다. 한편, DAC(230)는, 특허청구의 범위에 기재된 참조 신호 공급부의 일례이다.
컬럼 신호 처리부(260)는, 열마다 화소 신호에 대해, AD 변환, CDS(Correlated Double Sampling) 처리 등의 처리를 행하는 것이다. 이 컬럼 신호 처리부(260)는, 처리 후의 디지털 신호로 이루어지는 화상 데이터를 DSP 회로(120)로 공급한다.
수평 전송 주사부(270)는, 열을 순서대로 선택하고, 그 열의 디지털 신호를 컬럼 신호 처리부(260)로부터 출력시키는 것이다.
[컬럼 신호 처리부의 구성예]
도 3은, 본 기술의 제1 실시형태에 있어서의 컬럼 신호 처리부(260)의 일 구성예를 나타내는 블록도이다. 이 컬럼 신호 처리부(260)는, 정전류원 회로(261) 및 AD 변환부(300)를 구비한다.
정전류원 회로(261)에는, 열마다 정전류원(262)이 배치된다. 각각의 정전류원(262)은, 대응하는 열의 수직 신호선(259)에 접속된다.
AD 변환부(300)에는, ADC(310) 및 래치 회로(395)로 이루어지는 조가 열마다 배치된다.
ADC(310)는, 대응하는 열의 수직 신호선(259)을 통해 입력된 화소 신호를 디지털 신호로 변환하는 것이다. 이 ADC(310)는, 변환 후의 디지털 신호를 래치 회로(395)에 출력한다.
래치 회로(395)는, 대응하는 열의 디지털 신호를 보유하는 것이다. 이 래치 회로(395)는, 보유한 디지털 신호를 수평 전송 주사부(270)의 제어에 따라 DSP 회로(120)에 출력한다.
[ADC의 구성예]
도 4는, 본 기술의 제1 실시형태에 있어서의 DAC(230) 및 ADC(310)의 일 구성예를 나타내는 블록도이다. ADC(310)는, 비교기(320) 및 카운터(390)를 구비한다.
DAC(230)는, 한 쌍의 차동 신호 중 정측의 신호를 참조 신호(RMPp)으로서 출력하고, 부측의 신호를 참조 신호(RMPn)으로서 출력한다. 이들 참조 신호로서, 예를 들면, 램프 신호를 사용할 수 있다.
비교기(320)에는, 참조 신호(RMPp)를 기준으로 한 화소 신호(Vvsl)의 값에 따른 비교 대상 신호를, 참조 신호(RMPn)와 비교하는 것이다. 예를 들면, 비교기(320)는, 참조 신호(RMPp)와 화소 신호(Vvsl)의 차분을 분압한 신호를 비교 대상 신호로서 생성하고, 참조 신호(RMPn)와 비교한다. 그리고, 비교기(320)는, 비교 결과(CMP)를 카운터(390)로 공급한다. 한편, 비교기(320)를 구성하는 회로는, 특허청구의 범위에 기재된 비교부의 일례이다.
카운터(390)는, 비교 결과(CMP)가 반전할 때까지의 기간에 걸쳐, 타이밍 제어부(220)로부터의 클럭 신호(CLK)에 동기하여 계수값을 계수하는 것이다. 여기서, 행 선택부(210)는, 노광 종료 전에, 선택한 행 내의 화소(251)가 출력하는 화소 신호(Vvsl)의 전위를 리셋 레벨로 초기화한다. 또한, 행 선택부(210)는, 노광 종료 후에, 노광량에 따른 화소 신호(Vvsl)를 화소(251)에 출력시킨다. 이 때의 화소 신호(Vvsl)의 전위는, 신호 레벨이라고 불린다. 한편, 카운터(390)를 구성하는 회로는, 특허청구의 범위에 기재된 카운터부의 일례이다.
타이밍 제어부(220)는, 리셋 레벨의 출력 전에, 리셋 신호(RST)에 의해 카운터(390)에 계수값을 초기화시킨다. 카운터(390)는, 비교 결과(CMP)가 반전할 때까지의 기간에 걸쳐, 클럭 신호(CLK)에 동기하여 계수값을 다운 카운트한다. 이에 의해, 리셋 레벨이 AD 변환된다.
그리고, 타이밍 제어부(220)는, 신호 레벨의 출력 직전에, 반전 신호(INV)에 의해 증분값의 극성을 반전시킨다. 카운터(390)는, 비교 결과(CMP)가 반전할 때까지의 기간에 걸쳐, 클럭 신호(CLK)에 동기하여 계수값을 업 카운트한다. 이에 의해, 신호 레벨이 AD 변환된다. 또한, 계수 종료시의 계수값은, 리셋 레벨과 신호 레벨의 차분을 나타낸다. 이들 절차에 따라, AD 변환 및 CDS 처리가 실행된다. 카운터(390)는, 계수값을 나타내는 디지털 신호 Dout를 래치 회로(395)에 출력한다.
한편, 카운터(390)는, 리셋 레벨의 변환시에 다운 카운트하고, 신호 레벨의 변환시에 업 카운트하고 있으나, 이 구성에 한정되지 않는다. 예를 들면, 카운터(390)는, 리셋 레벨의 변환시에 업 카운트하고, 신호 레벨의 변환시에 다운 카운트할 수도 있다.
또한, 하나의 DAC(230)가, 참조 신호(RMPp 및 RMPn)의 양쪽을 생성하고 있으나, 한 쌍의 DAC를 배치하고, 이들의 일방이 참조 신호(RMPp)를 생성하고, 타방이 참조 신호(RMPn)를 생성하는 구성이어도 된다.
[비교기의 구성예]
도 5는, 본 기술의 제1 실시형태에 있어서의 비교기(320)의 일 구성예를 나타내는 회로도이다. 이 비교기(320)는, 용량(321, 322 및 323)과, 차동 앰프(330)를 구비한다.
용량(321)의 일단에는 화소 신호(Vvsl)가 입력되고, 타단은, 차동 앰프(330)의 비반전 입력 단자(+)에 접속된다. 용량(322)의 일단에는 참조 신호(RMPp)가 입력되고, 타단은, 용량(321)과 공통으로 차동 앰프(330)의 비반전 입력 단자(+)에 접속된다. 이 접속 구성에 의해, 차동 앰프(330)의 비반전 입력 단자(+)에는, 입력된 화소 신호(Vvsl)와, 참조 신호(RMPp)와의 차분을 분압한 신호가 입력된다. 한편, 용량(321 및 322)으로 이루어지는 회로는, 특허청구의 범위에 기재된 입력측 분압 회로의 일례이다.
또한, 용량(323)의 일단에는, 참조 신호(RMPn)가 입력되고, 타단은, 차동 앰프(330)의 비반전 입력 단자(-)에 접속된다.
차동 앰프(330)는, 비반전 입력 단자(+)에 입력된 신호와, 반전 입력 단자(-)에 입력된 신호와의 차분을 증폭하는 것이다. 이 차동 앰프(330)는, 증폭한 신호를 비교 결과(CMP)로서 카운터(390)에 출력한다. 또한, 차동 앰프(330)에는, 타이밍 제어부(220)로부터의 오토 제로 신호(AZ1)가 입력된다.
여기서, DAC(230)가 싱글 엔드 신호를 참조 신호로서 용량(322)에 공급하는 비교예를 상정한다. 풀 스케일을 일정하게 하면, 이 비교예의 DAC(230)의 소비 전력은, DAC(230)가 한 쌍의 차동 신호를 공급하는 구성과 비교하여 크다. 그 이유에 대해서는 후술한다.
한편, 용량(322)의 일단에 참조 신호(RMPp)를 입력하고, 용량(323)의 일단에 참조 신호(RMPn)를 입력하고 있으나, 이 구성에 한정되지 않는다. 예를 들면, 용량(322)의 일단에 참조 신호(RMPn)를 입력하고, 용량(323)의 일단에 참조 신호(RMPp)를 입력할 수도 있다.
도 6은, 본 기술의 제1 실시형태에 있어서의 차동 앰프(330)의 일 구성예를 나타내는 회로도이다. 이 차동 앰프(330)는, P형 트랜지스터(331 및 332)와, N형 트랜지스터(333~336)와, 전류원 트랜지스터(337)를 구비한다. 이들 트랜지스터로서, 예를 들면, MOS(Metal-Oxide-Semiconductor) 트랜지스터를 사용할 수 있다. 전류원 트랜지스터(337)로서, 예를 들면, N형의 MOS 트랜지스터를 사용할 수 있다.
P형 트랜지스터(331 및 332)의 소스는, 전원 전위(VDDCOM)의 전원 단자에 공통으로 접속된다. 또한, P형 트랜지스터(331)의 게이트는, 자신의 드레인과, P형 트랜지스터(332)의 게이트에 접속된다.
N형 트랜지스터(335)의 드레인은, P형 트랜지스터(331)의 드레인과 접속되고, 게이트는, 용량(321 및 322)의 접속점에 접속되고, 소스는 전류원 트랜지스터(337)의 드레인에 접속된다. N형 트랜지스터(336)의 드레인은, P형 트랜지스터(332)의 드레인과 접속되고, 게이트는, 용량(323)에 접속되고, 소스는 전류원 트랜지스터(337)의 드레인에 접속된다. 또한, P형 트랜지스터(332) 및 N형 트랜지스터(336)의 접속점으로부터는, 비교 결과(CMP)가 출력된다. 한편, P형 트랜지스터(332)는, 특허청구의 범위에 기재된 제1 차동쌍 트랜지스터의 일례이고, N형 트랜지스터(336)는, 특허청구의 범위에 기재된 제2 차동쌍 트랜지스터의 일례이다.
전류원 트랜지스터(337)의 게이트에는, 일정한 바이어스 전압(VbCOM)이 인가되고, 소스는 접지 단자에 접속된다. 이 전류원 트랜지스터(337)는, 테일 전류원(tail current source)으로서 기능한다.
N형 트랜지스터(333)는, 오토 제로 신호(AZ1)에 따라 N형 트랜지스터(335)의 게이트 및 드레인을 단락(short-circuit)한다. N형 트랜지스터(334)는, 오토 제로 신호(AZ1)에 따라 N형 트랜지스터(336)의 게이트 및 드레인을 단락한다. 이들 트랜지스터에 의해, 오토 제로 동작이 실현된다.
상술한 구성에 의해, N형 트랜지스터(335 및 336)의 각각의 게이트에 입력된 신호의 차분을 증폭한 신호가, 비교 결과(CMP)로서 생성된다.
한편, 차동 앰프(330)는, P형 트랜지스터(332) 및 N형 트랜지스터(336)의 접속점의 신호를 비교 결과(CMP)로서 출력하고 있으나, 이 구성에 한정되지 않는다. 차동 앰프(330)는, 도 7에 예시된 바와 같이 P형 트랜지스터(331) 및 N형 트랜지스터(335)의 접속점을 비교 결과(CMP)로서 출력할 수도 있다. 이 경우에는, P형 트랜지스터(331)의 게이트를 드레인과 접속하지 않고, P형 트랜지스터(332)의 게이트를, 그 드레인과, P형 트랜지스터(331)의 게이트에 접속하면 된다.
또한, 차동 앰프(330)의 구성은, 입력 단자 간의 차분을 증폭할 수 있는 것이라면, 도 6이나 도 7에 예시한 회로에 한정되지 않는다. 예를 들면, 도 8에 예시된 바와 같이, N형 트랜지스터(335 및 336) 대신 P형 트랜지스터(335-1 및 336-2)를 배치해도 된다. 이 경우에는, P형 트랜지스터(331 및 332) 대신 N형 트랜지스터(331-1 및 332-2)가 배치되고, N형의 전류원 트랜지스터(337) 대신 P형의 전류원 트랜지스터(337-1)가 배치된다. 또한, 이 구성에서는, 전류원 트랜지스터(337-1)는 전원측에 배치되고, N형 트랜지스터(331-1 및 332-2)는 접지측에 배치하면 된다. 한편, 도 6 내지 도 8에 있어서 N형 트랜지스터(333 및 334)를 오토 제로 동작시에 제어하는 스위치로서 사용하고 있으나, 이들에 대해서도 N형 트랜지스터 대신 P형 트랜지스터를 사용할 수도 있다.
[DAC의 구성예]
도 9는, 본 기술의 제1 실시형태에 있어서의 DAC(230)의 일 구성예를 나타내는 회로도이다. 이 DAC(230)는, M(M은, 정수)개의 선택 회로(240)와, 저항 (231~233)을 구비한다. 선택 회로(240)의 각각은, 전류원(241)과, 스위치(243 및 245)를 구비한다. M개의 전류원(241)은, 전원 전위(VDDDAC)의 전원 단자에 병렬로 접속된다. 또한, DAC(230)에는, 타이밍 제어부(220)로부터의 M비트의 제어 신호(CTL)가 입력된다. 이 제어 신호(CTL)의 m(m은, 1~M-1의 정수) 비트째는, 선택 신호(CTL_m)으로서, m개째의 선택 회로(240)에 입력된다.
전류원(241)은, 소정 전류를 공급하는 것이다. 스위치(243 및 245)는, 대응하는 선택 신호(CTL_m)에 따라, 한 쌍의 출력 단자 중 어느 하나에 전류원(241)으로부터의 전류를 출력하는 것이다.
선택 회로(240)의 각각의 출력 단자의 일방은, 저항(231)에 공통으로 접속되고, 타방은, 저항(232)에 공통으로 접속된다. 또한, 저항(231 및 232)은, 저항(233)의 일단에 공통으로 접속된다. 저항(233)의 타단은, 기준 전위(VSSDAC)의 단자에 접속된다.
저항(231)과 선택 회로(240)와의 접속점으로부터는, 참조 신호(RMPp)가 출력되고, 저항(232)과 선택 회로(240)의 접속점으로부터는, 참조 신호(RMPn)가 출력된다.
상술한 구성에 의해, 선택 회로(240)의 각각은, 제어 신호(CTL)에 따라, M개의 전류원(241)의 합계 전류(IFS)를 저항(231)측과 저항(232)측에 배분한다. 저항(231)과 저항(232)의 각각으로 분류한 전류는, 다시 가산되어 저항(233)으로 흐르기 때문에, 저항(233)의 단자 전위는 일정하게 된다. 분류비를 k(k는 0~1의 실수)로 하고 저항(231), 저항(232) 및 저항(233)의 저항값을 R1, R2 및 R3으로 하면, 참조 신호(RMPp 및 RMPn)의 각각의 전압(VRMPp 및 VRMPn)은, 다음 식에 의해 나타내진다.
VRMPp=VSSDAC+R3·IFS+R1·k·IFS … 식 1
VRMPn=VSSDAC+R3·IFS+R2·(1-k)·IFS … 식 2
여기서, 차동 앰프(330)에 용량(321~323)을 통해, 화소 신호(Vvsl)와, 참조 신호(RMPp 및 RMPn)가 입력되는 것에 주목한다. 이들 용량이 적절하게 초기 전압으로 초기화된다면, DAC(230)와, 화소(251)(정전류원(262)을 포함함)와, 차동 앰프(330)의 직류 전위는 임의로 결정할 수 있다. 이 때문에, 기준 전위(VSSDAC)를 0볼트(V)로 하여도 문제는 없다. 또한, 차동 앰프(330)의 비반전 입력 단자(+)의 전위(VCMp)는, 용량(321 및 322)의 분압에 의해 결정된다. 용량(321 및 322)의 용량값을 C1 및 C2로 하면, 차동 앰프(330)의 비반전 입력 단자(+)의 전위(VCMp)는, 다음 식에 의해 나타내진다.
VCMp=Vvsl·C1/(C1+C2)+VRMPp·C2/(C1+C2) … 식 3
한편, 차동 앰프(330)의 반전 입력 단자(-)의 전위(VCMn)는, 다음 식에 의해 나타내진다.
VCMn=VRMPn … 식 4
전위(VCMp 및 VCMn)가 동일하게 될 때 비교 결과(CMP)가 반전된다. 이 때의 화소 신호(Vvsl)를 Vvsleq로 하면, 식 3 및 식 4으로부터 다음 식이 얻어진다.
VRMPn=Vvsleq·C1/(C1+C2)+VRMPp·C2/(C1+C2) … 식 5
기준 전위(VSSDAC)를 0볼트(V)로 하고, 식 5에 식 1 및 식 2를 대입하여 변형하면, 다음 식이 얻어진다.
Vvsleq=R3·IFS+R2·IFS·(1+C2/C1)-k{R1·IFS·C2/C1+R2·IFS·(1+C2/C1)} …식 6
여기서, 비교기(320)가 동작가능한 신호 범위로서, 분류비(k)가 0으로부터 1로 변화하였을 때의 전위(Vvsleq)의 변화량을 구한다. 이는, DAC(230)의 진폭 최대값인 풀 스케일을, 화소 신호(Vvsl)의 진폭의 최대값인 풀 스케일로 환산한 값이며, 이 값을 실효 풀 스케일이라고 칭한다. 식 6으로부터, 실효 풀 스케일(VFS)은, 다음 식에 의해 나타내진다.
VFS=R1·IFS·C2/C1+R2·IFS·(1+C2/C1) … 식 7
여기서, DAC(230)가 싱글 엔드 신호를 참조 신호로서 공급하는 경우를, 비교예로서 상정한다. 이 비교예에서는, 차동 앰프(330)의 반전 입력 단자(-) 측의 용량(323)을 접지 단자에 접속하는 구성과, 차동 앰프(330)의 비반전 입력 단자(+) 측에 화소 신호(Vvsl)를 용량(321)과 용량(322)에 의한 분압으로 생성한 비교 대상 신호를 입력하는 구성의 2가지가 생각된다. 전자의 실효 풀 스케일(VFS)은, 식 7 우변의 제1항만으로 나타내진다. 후자의 실효 풀 스케일(VFS)은, 식 7 우변의 제2항만으로 나타내진다. 실효 풀 스케일(VFS)에 일정한 목표값을 설정하는 경우, 식 7 우변의 제1항 및 제2항의 일방만을 사용하는 비교예와 비교하여, 제1항 및 제2항의 양쪽을 사용하는 구성에서는, 그 목표값을 실현하기 위해 DAC(230)가 출력하는 전압의 최대값을 작게 설계할 수 있다. 이에 맞추어 전원 전압(VDDCOM)도 작게 함으로써, DAC(230)의 소비 전력을 비교예보다 저감할 수 있다.
나아가, 실효 풀 스케일(VFS)로 일정한 목표값을 설정하는 경우, 식 7 우변의 제1항이나 제2항 중 일방만을 사용하는 비교예와 비교하여, 제1항 및 제2항의 양쪽을 사용하는 구성에서는, 그 목표값을 실현하기 위해 필요한 전류(IFS)를 작게 하는 것도 가능하고, 이에 의해, DAC(230)의 소비 전력을 비교예보다 저감할 수 있다.
한편, DAC(230) 내의 회로는, 참조 신호(RMPp 및 RMPn)를 생성할 수 있는 것이라면, 도 9에 예시한 회로에 한정되지 않는다.
도 10은, 본 기술의 제1 실시형태에 있어서의 선택 회로(240)의 일 구성예를 나타내는 회로도이다. 이 선택 회로(240)는, 전류원 트랜지스터(242)와, 선택 트랜지스터(244 및 246)와, 인버터(247)를 구비한다. 전류원 트랜지스터(242), 선택 트랜지스터(244) 및 선택 트랜지스터(246)로서, 예를 들면, P형의 MOS 트랜지스터가 사용된다.
전류원 트랜지스터(242)의 소스는, 전원 단자에 접속되고, 게이트에는 일정한 바이어스 전압(Vb1)이 인가된다. Vb1은, 예를 들면, 전원 전위(VDDCOM)와의 차이가 일정해지도록 제어된다.
선택 트랜지스터(244 및 246)의 각각의 소스는, 전류원 트랜지스터(242)의 드레인에 공통으로 접속된다. 또한, 선택 트랜지스터(244)의 드레인은 저항(231)에 접속된다. 선택 트랜지스터(246)의 드레인은 저항(232)에 접속되고, 게이트에는 선택 신호(CTL_m)가 입력된다.
인버터(247)는, 선택 신호(CTL_m)를 반전하여 선택 트랜지스터(244)의 게이트로 공급하는 것이다.
상술한 구성에 의해, 전류원 트랜지스터(242)는, 도 8의 전류원(241)으로서 기능하고, 인버터(247)와 선택 트랜지스터(244 및 246)로 이루어지는 회로는, 도 8의 스위치(243 및 245)로서 기능한다.
도 11은, 본 기술의 제1 실시형태에 있어서의 참조 신호의 변동의 일례를 나타내는 타이밍 차트이다. 도 11의 a는, 참조 신호(RMPp)의 변동의 일례를 나타내는 타이밍 차트이고, 도 11의 b는, 참조 신호(RMPn)의 변동의 일례를 나타내는 타이밍 차트이다. 도 11에 있어서의 종축은, 참조 신호의 전위를 나타내고, 횡축은 시간을 나타낸다. 또한, 도 11의 a의 실선은, 참조 신호(RMPp)의 파형을 나타내고, 1점 쇄선은, 비교예의 참조 신호의 파형을 나타낸다.
노광 종료의 직전 타이밍(T0~T1)까지의 기간에 걸쳐, 타이밍 제어부(220)는, 오토 제로 신호(AZ1)에 의해 비교기(320)에 오토 제로 동작을 행하게 한다.
그리고, 리셋 레벨이 출력되면 타이밍(T2~T3)까지의 기간에 걸쳐, DAC(230)는, 시간의 경과에 따라 증대하는 참조 신호(RMPp)와, 시간의 경과에 따라 감소하는 참조 신호(RMPn)를 생성한다. 이 기간에 있어서, 리셋 레벨의 AD 변환이 행해진다. 용량(321, 322 및 323)의 각각의 용량값에 따라, 참조 신호(RMPp)와 참조 신호(RMPn)의 진폭이 설정된다.
또한, 노광이 종료하고 신호 레벨이 출력되면 타이밍(T4~T5)까지의 기간에 걸쳐, DAC(230)는, 다시, 참조 신호(RMPp)와 참조 신호(RMPn)를 생성한다. 이 기간에 있어서, 신호 레벨의 AD 변환이 행해진다.
상술한 제어는, 행이 판독될 때마다 반복 실행된다. 한편, 참조 신호(RMPp)가 슬로프 형상으로 변화되는 기간과, 참조 신호(RMPn)가 슬로프 형상으로 변화되는 기간을 일치시키고 있으나, 이 구성에 한정되지 않는다. 예를 들면, 이들 기간의 적어도 일부가 오버랩하는 구성이어도 된다.
도 11의 a에 도시된 바와 같이, 싱글 엔드 신호를 참조 신호로서 사용하는 비교예에서는, 실효 풀 스케일(VFS)의 목표값을 실현하기 위해 필요한 참조 신호의 진폭이, 차동 신호를 사용하는 경우와 비교하여 커진다. 이 때문에, DAC의 소비 전력이 증대하게 된다.
[고체 촬상 소자의 동작 예]
도 12는, 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자(200)의 동작 일례를 나타내는 순서도이다. 이 동작은, 예를 들면, 화상 데이터를 촬상하기 위한 소정의 어플리케이션이 실행되었을 때에 개시된다.
행 선택부(210)는, 미선택의 행을 선택하여 구동한다(스텝(S901)). DAC(230)는, 참조 신호(RMPp 및 RMPn)를 생성한다(스텝(S902)). ADC(310)는, 리셋 레벨을 AD 변환하고(스텝(S903)), 신호 레벨을 AD 변환한다(스텝(S904)).
행 선택부(210)는, 전체 행의 판독이 완료되었는지를 판단한다(스텝(S905)). 전체 행의 판독이 완료되지 않은 경우(스텝(S905): No), 행 선택부(210)는, 스텝(S901) 이후를 반복하여 실행한다. 한편, 전체 행의 판독이 완료된 경우(스텝(S905): Yes), 행 선택부(210)는, 화상 데이터를 촬상하기 위한 동작을 종료한다. 복수매의 화상 데이터를 연속하여 촬상하는 경우에는, 스텝(S901~S905)이, 수직 동기 신호(VSYNC)에 동기하여 반복 실행된다.
이와 같이, 본 기술의 제1 실시형태에 의하면, 차동 신호의 일방(RMPp)을 기준으로 한 입력 신호의 값에 따른 신호를 타방(RMPn)과 비교하기 때문에, 싱글 엔드 신호를 사용하는 경우와 비교하여, 참조 신호의 진폭을 작게 할 수 있다. 이에 의해, 참조 신호를 공급하는 DAC(230)의 소비 전력을 저감할 수 있다.
<2. 제2 실시형태>
상술한 제1 실시형태에서는, 고체 촬상 소자(200) 내의 회로를 단일의 반도체 기판에 배치하고 있었으나, 화소 수가 많아질수록, 반도체 기판의 회로 규모가 증대한다. 이 제2 실시형태의 고체 촬상 소자는, 적층된 복수의 기판에, 고체 촬상 소자(200) 내의 회로를 분산하여 배치한 점에서 제1 실시형태와 다르다.
도 13은, 본 기술의 제2 실시형태에 있어서의 고체 촬상 소자(200)의 적층 구조의 일례를 나타내는 도면이다. 이 고체 촬상 소자(200)는, 수광 기판(201) 및 회로 기판(202)을 구비한다. 이들 기판은 적층되고, 전기적으로 접속되어 하나의 반도체 칩을 구성한다.
수광 기판(201)에는, 화소 어레이부(250)가 배치된다. 또한, 회로 기판(202)에는, 행 선택부(210), 타이밍 제어부(220), DAC(230), 컬럼 신호 처리부(260) 및 수평 전송 주사부(270)가 배치된다.
이와 같이, 본 기술의 제2 실시형태에 의하면, 고체 촬상 소자(200) 내의 회로를 복수의 기판에 분산되어 배치하였기 때문에, 기판마다의 회로 규모를 삭감할 수 있다.
<3. 제3 실시형태>
상술한 제1 실시형태에서는, 비교기(320) 내에 증폭 회로로서 차동 앰프(330)만을 배치하고 있었으나, 차동 앰프(330)만으로는, 카운터(390) 이후의 후단 회로의 구동 능력이 부족할 우려가 있다. 이 제3 실시형태의 비교기(320)는, 차동 앰프(330)의 출력을 증폭하는 출력 앰프를 더 배치한 점에서 제1 실시형태와 다르다.
도 14는, 본 기술의 제3 실시형태에 있어서의 비교기(320)의 일 구성예를 나타내는 회로도이다. 이 제3 실시형태의 비교기(320)는, 출력 앰프(340)를 더 구비하는 점에서 제1 실시형태와 다르다.
출력 앰프(340)는, 비교 결과(CMP)를 소정의 게인에 의해 증폭하는 것이다. 이 출력 앰프(340)는, 증폭 후의 신호를 CMP'로서 카운터(390)에 출력한다. 또한, 출력 앰프(340)에는, 타이밍 제어부(220)로부터의 오토 제로 신호(AZ2)가 입력된다.
도 15는, 본 기술의 제3 실시형태에 있어서의 차동 앰프(330) 및 출력 앰프(340)의 일 구성예를 나타내는 회로도이다. 제3 실시형태의 차동 앰프(330)는, 용량(338)을 더 구비하는 점에서 제1 실시형태와 다르다. 또한, 출력 앰프(340)는, P형 트랜지스터(341), N형 트랜지스터(342), 스위치(343) 및 용량(344)을 구비한다. P형 트랜지스터(341) 및 N형 트랜지스터(342)로서, 예를 들면, MOS 트랜지스터를 사용할 수 있다.
용량(338)은, P형 트랜지스터(332) 및 N형 트랜지스터(336)의 접속점(즉, 차동 앰프(330)의 출력 단자)와, 전원 단자와의 사이에 삽입된다.
P형 트랜지스터(341) 및 N형 트랜지스터(342)는, 전원 단자와 접지 단자의 사이에서 직렬로 접속된다. 또한, P형 트랜지스터(341)의 게이트는, 차동 앰프(330)의 출력 단자에 접속되고, P형 트랜지스터(341) 및 N형 트랜지스터(342)의 접속점으로부터, 비교 결과(CMP')가 출력된다.
용량(344)은, N형 트랜지스터(342)의 게이트와 접지 단자의 사이에 삽입된다. 스위치(343)는, 오토 제로 신호(AZ2)에 따라, N형 트랜지스터(342)의 드레인과 게이트의 사이의 경로를 개폐하는 것이다.
상술한 구성에 의해, 출력 앰프(340)는, 차동 앰프(330)의 출력을 더 증폭하여 출력한다. 또한, 출력 앰프(340)는, 오토 제로 신호(AZ2)에 따라 오토 제로 동작을 행한다.
이와 같이, 본 기술의 제3 실시형태에 의하면, 차동 앰프(330)의 출력을 더 증폭하는 출력 앰프(340)를 비교기(320) 내에 추가하였기 때문에, 카운터(390) 이후의 후단 회로의 구동력을 증대시킬 수 있다.
<4. 제4 실시형태>
상술한 제3 실시형태에서는, 출력 앰프(340)를 더 배치하고 있었으나, 이 구성에서는, 줄무늬 형상의 노이즈인 스트리킹(streaking)이 생길 우려가 있다. 이는, 차동 앰프(330)의 출력 측의 N형 트랜지스터(336)의 게이트에 참조 신호(RMPn)를 인가하는 구성에서는, 차동 앰프(330)의 출력 진폭이 크면, 그 참조 신호(RMPn)와의 사이에서 간섭이 생기게 되기 때문이다. 이 제4 실시형태의 비교기(320)는, 차동 앰프(330)의 출력 진폭을 제한하고, 스트리킹을 억제한 점에서 제3 실시형태와 다르다.
도 16은, 본 기술의 제4 실시형태에 있어서의 비교기(320)의 일 구성예를 나타내는 회로도이다. 이 제4 실시형태의 비교기(320)는, 진폭 제한부(350)를 더 구비하는 점에서 제3 실시형태와 다르다.
진폭 제한부(350)는, 차동 앰프(330)의 출력(비교 결과(CMP))의 진폭을, 일정 범위 내로 제한하여 출력 앰프(340)로 공급하는 것이다.
도 17은, 본 기술의 제4 실시형태에 있어서의 진폭 제한부(350)의 일 구성예를 나타내는 회로도이다. 이 진폭 제한부(350)는, 바이어스 전압 공급부(351), 전류원 트랜지스터(352), 게이트 접지 트랜지스터(353) 및 전류원 트랜지스터(354)를 구비한다. 전류원 트랜지스터(352)로서, 예를 들면, P형의 MOS 트랜지스터를 사용할 수 있다. 전류원 트랜지스터(354)로서, 예를 들면, N형의 MOS 트랜지스터를 사용할 수 있다. 게이트 접지 트랜지스터(353)로서, 예를 들면, P형의 MOS 트랜지스터를 사용할 수 있다.
바이어스 전압 공급부(351)는, 일정한 바이어스 전압을 생성하여 게이트 접지 트랜지스터(353)의 게이트로 공급하는 것이다.
전류원 트랜지스터(352), 게이트 접지 트랜지스터(353) 및 전류원 트랜지스터(354)는, 전원 단자와 접지 단자의 사이에 직렬로 접속된다. 또한, 전류원 트랜지스터(352) 및 게이트 접지 트랜지스터(353)의 접속점은, 입력측의 차동 앰프(330)의 출력 단자에 접속된다. 게이트 접지 트랜지스터(353) 및 전류원 트랜지스터(354)의 접속점은, 출력측의 출력 앰프(340)의 입력 단자에 접속된다.
전류원 트랜지스터(352)의 게이트에는, 일정한 바이어스 전압(VbLIM1)이 인가되고, 전류원 트랜지스터(354)의 게이트에는, 일정한 바이어스 전압(VbLIM2)이 인가된다. 이들 트랜지스터는, 전류원으로서 기능한다. 한편, 전류원 트랜지스터(352)는, 특허청구의 범위에 기재된 전원측 전류원의 일례이고, 전류원 트랜지스터(354)는, 특허청구의 범위에 기재된 접지측 전류원의 일례이다.
상술한 구성에 의해, 차동 앰프(330)의 출력(비교 결과(CMP))은, 소정의 상한값 미만의 범위 내로 제한되어, 출력 앰프(340)에 출력된다.
이와 같이, 본 기술의 제4 실시형태에 의하면, 차동 앰프(330)의 출력 진폭을 제한하기 때문에, 그 출력과 참조 신호(RMPn) 간의 간섭을 억제할 수 있다. 이에 의해, 이 간섭에 기인하는 스트리킹을 억제할 수 있다.
[제1 변형예]
상술한 제4 실시형태에서는, 차동 앰프(330)를 오토 제로 동작시킬 때에도 진폭 제한부(350)는, 차동 앰프(330)에 접속되어 있었다. 이 구성에서는, 오토 제로 동작 기간 동안, 회로 구조나 소자의 편차 또는 미스매치(mismatch)에 따른 전위를 발생하는 차동 앰프(330)의 출력이, 미리 전위가 정해져 있는 게이트 접지 트랜지스터(353)의 소스에 직접 접속되기 때문에, 이상 전류가 흐름으로써 오토 제로 특성이 악화될 우려가 있다. 이 제4 실시형태의 제1 변형예의 진폭 제한부는, 오토 제로 동작 중에 차동 앰프(330)의 입력을 차단하는 점에서 제1 실시형태와 다르다.
도 18은, 본 기술의 제4 실시형태의 제1 변형예에 있어서의 진폭 제한부(360)의 일 구성예를 나타내는 회로도이다. 이 제4 실시형태의 제1 변형예에서는, 진폭 제한부(350) 대신 진폭 제한부(360)가 배치된다.
진폭 제한부(360)는, 스위치 트랜지스터(361 및 365)를 더 구비하는 점에서 제4 실시형태와 다르다. 스위치 트랜지스터(361)로서, 예를 들면, P형의 MOS 트랜지스터를 사용할 수 있고, 스위치 트랜지스터(365)로서 예를 들면, N형의 MOS 트랜지스터를 사용할 수 있고, 스위치 트랜지스터(361 과 365)의 게이트는 모두 오토 제로 신호(AZ1)로 구동된다. 또한, 바이어스 전압 공급부(351)는, 예를 들면, P형 트랜지스터(362 및 363)와 전류원 트랜지스터(364)를 구비한다.
스위치 트랜지스터(361)는, 타이밍 제어부(220)로부터의 오토 제로 신호(AZ1)에 따라, 차동 앰프(330)의 출력 단자와 전류원 트랜지스터(352) 및 게이트 접지 트랜지스터(353)의 접속점과의 사이의 경로를 개폐하는 것이다. 한편, 스위치 트랜지스터(361)는, 특허청구의 범위에 기재된 입력측 스위치의 일례이다.
스위치 트랜지스터(365)는, 타이밍 제어부(220)로부터의 오토 제로 신호(AZ1)에 따라, 게이트 접지 트랜지스터(353), 전류원 트랜지스터(354) 및 출력 앰프(340)의 입력 단자의 접속점과 접지 단자의 사이의 경로를 개폐하는 것이다. 한편, 스위치 트랜지스터(365)는, 특허청구의 범위에 기재된 출력측 스위치의 일례이다.
또한, P형 트랜지스터(362 및 363)와 전류원 트랜지스터(364)는, 전원 단자와 접지 단자의 사이에 직렬로 접속된다. P형 트랜지스터(362)의 게이트 및 드레인은 단락된다. 또한, 게이트 접지 트랜지스터(353)의 게이트는, 자신의 드레인과 P형 트랜지스터(363)의 게이트에 접속된다. 이들 트랜지스터로서, 예를 들면, MOS 트랜지스터를 사용할 수 있다. 전류원 트랜지스터(364)의 게이트에는, 일정한 바이어스 전압(VbLIM3)이 인가되고, 전류원 트랜지스터(364)는, 전류원으로서 기능한다. 전류원 트랜지스터(364)로서는, 예를 들면, N형의 MOS 트랜지스터를 사용할 수 있다.
오토 제로(auto-zero) 신호(AZ1)가 하이 레벨인 경우에는, 차동 앰프(330)가 오토 제로 동작을 행하고, 그 출력은, 전원 전위(VDDCOM)로부터 N형 트랜지스터(331)의 게이트·소스 전압(VGS)만큼 내려간 전위가 발생한다. 바이어스 전압 공급부(351)는, 게이트 접지 트랜지스터(353)의 소스 전위가 차동 앰프(330)의 오토 제로 시의 출력, 즉 전원 전위(VDDCOM)로부터 N형 트랜지스터(331)의 게이트·소스 전압(VGS)만큼 내려간 전위와 대략 같은 전위가 되도록, 게이트 접지 트랜지스터(353)의 게이트를 구동하는 전위를 출력한다. 입력측의 스위치 트랜지스터(361)는, 열림 상태가 되고, 출력측의 스위치 트랜지스터(365)는 닫힘 상태가 된다. 진폭 제한부(360)의 출력은 접지 전위가 된다.
한편, 오토 제로 신호(AZ1)가 로우 레벨인 경우에는, 차동 앰프(330) 내의 N형 트랜지스터(333 및 334)는 오프 상태가 되고, 차동 앰프(330)가 차동 증폭을 행한다. 또한, 진폭 제한부(360)의 입력측의 스위치 트랜지스터(361)는, 닫힘 상태가 되고, 출력측의 스위치 트랜지스터(365)는 열림 상태가 된다. 여기서, 오토 제로 신호(AZ1)가 하이 레벨일 때 바이어스 전압 공급부(351)의 출력에 기초하여 결정되는 게이트 접지 트랜지스터(353)의 소스 전위는 차동 앰프(330)의 출력과 대략 같은 전위로 설정되어 있었기 때문에, 스위치 트랜지스터(361)가 닫힘 상태로 이행하였을 때의 과도 현상 시에도, 진폭 제한부(350) 내에 이상 전류는 흐르지 않는다.
이와 같이, 본 기술의 제4 실시형태의 제1 변형예에 의하면, 차동 앰프(330)가 오토 제로 동작 중에, 그 출력을 차단하는 스위치 트랜지스터(361)를 배치하였기 때문에, 진폭 제한부(350)의 이상 전류의 발생과 오토 제로 특성의 열화를 방지할 수 있다.
[제2 변형예]
상술한 제4 실시형태에서는, 차동 앰프(330)의 출력을 상한값 미만의 범위 내로 제한하고 있었으나, 하한값도 설정하는 것이 바람직하다. 이 제4 실시형태의 제2 변형예의 진폭 제한부는, 차동 앰프(330)의 출력을, 하한값에서부터 상한값까지의 범위 내로 제한하는 점에서 제4 실시형태와 다르다.
도 19는, 본 기술의 제4 실시형태의 제2 변형예에 있어서의 진폭 제한부(370)의 일 구성예를 나타내는 회로도이다. 이 제4 실시형태의 제2 변형예에서는, 진폭 제한부(350) 대신 진폭 제한부(370)가 배치된다.
진폭 제한부(370)는, 바이어스 전압 공급부(371 및 372)와, 다이오드(373 및 374)를 구비한다. 다이오드(373 및 374)는, 바이어스 전압 공급부(371 및 372)의 사이에서 직렬로 접속된다. 다이오드(373)의 캐소드는, 바이어스 전압 공급부(372)에 접속되고, 다이오드(374)의 애노드는, 바이어스 전압 공급부(371)에 접속된다. 또한, 다이오드(373 및 374)의 접속점은, 차동 앰프(330)의 출력 단자와, 출력 앰프(340)의 입력 단자에 접속된다.
바이어스 전압 공급부(371 및 372)는, 서로 다른 바이어스 전압(V1 및 V2)을 공급하는 것이다.
상술한 구성에 의해, 차동 앰프(330)의 출력(비교 결과(CMP))의 전압(VCMp)은, 다음 식에 나타내는 제한 범위 내로 제한된다.
V1-VF<VCMp<V2+VF
상기 식에 있어서, VF는, 다이오드(373 및 374)의 순방향 전압이다.
이와 같이, 본 기술의 제4 실시형태의 제2 변형예에 의하면, 차동 앰프(330)의 출력을, 하한값에서부터 상한값까지의 범위 내로 제한하기 때문에, 그 출력과 참조 신호(RMPn) 간의 간섭을 충분히 억제할 수 있다.
[제3 변형예]
상술한 제4 실시형태에서는, 차동 앰프(330)의 출력을 상한값 미만의 범위 내로 제한하고 있었으나, 하한값도 설정하는 것이 바람직하다. 이 제4 실시형태의 제3 변형예의 진폭 제한부는, 차동 앰프(330)의 출력을, 하한값에서부터 상한값까지의 범위 내로 제한하는 점에서 제4 실시형태와 다르다.
도 20은, 본 기술의 제4 실시형태의 제3 변형예에 있어서의 진폭 제한부(380)의 일 구성예를 나타내는 회로도이다. 이 제4 실시형태의 제3 변형예에서는, 진폭 제한부(350) 대신 진폭 제한부(380)가 배치된다.
진폭 제한부(380)는, N형 트랜지스터(381)와, P형 트랜지스터(382)와, 바이어스 전압 공급부(383 및 384)를 구비한다.
N형 트랜지스터(381) 및 P형 트랜지스터(382)는, 전원 단자와 접지 단자의 사이에서 직렬로 접속된다. 또한, N형 트랜지스터(381) 및 P형 트랜지스터(382)의 접속점은, 차동 앰프(330)의 출력 단자와, 출력 앰프(340)의 입력 단자에 접속된다.
바이어스 전압 공급부(383 및 384)는, 서로 다른 바이어스 전압(V3 및 V4)을 공급하는 것이다. 바이어스 전압(V3)은, N형 트랜지스터(381)의 게이트에 인가되고, 바이어스 전압(V4)는, P형 트랜지스터(382)의 게이트에 인가된다. 이들 전압의 조합은, N형 트랜지스터(381) 및 P형 트랜지스터(382)가 동시에 온 상태로 되지 않는 값의 조합으로 설정된다.
상술한 구성에 의해, 차동 앰프(330)의 출력(비교 결과(CMP))의 전압(VCMp)은, 다음 식에 나타내는 제한 범위 내로 제한된다.
V3-VGSN<VCMp<V4+VGSP
상기 식에 있어서, VGSN은, 온 상태의 N형 트랜지스터(381)의 게이트·소스 간 전압이고, VGSP는, 온 상태의 P형 트랜지스터(382)의 게이트·소스 간 전압이다.
이와 같이, 본 기술의 제4 실시형태의 제3 변형예에 의하면, 차동 앰프(330)의 출력을, 하한값에서부터 상한값까지의 범위 내로 제한하기 때문에, 그 출력과 참조 신호(RMPn) 간의 간섭을 충분히 억제할 수 있다.
<5. 제5 실시형태>
상술한 제1 실시형태에서는, DAC(230) 내에 있어서 선택 회로(240) 마다 전류원 트랜지스터(242)를 배치하여 전류를 생성하고 있었다. 그러나, 전원 변동 등에 기인하여, 이 트랜지스터의 드레인·소스 간 전압이 변동하면, 트랜지스터 고유의 특성에 따라 드레인 전류값이 변화하기 때문에, DAC(230)의 출력 정밀도가 열화할 우려가 있다. 구체적으로는, 예를 들면, 풀 스케일 정밀도나 직선성이 열화할 가능성이 있다. 이 제5 실시형태의 DAC(230)는, 전류원 트랜지스터(242)에 선택 트랜지스터(244 와 246)를 통해 캐스코드 트랜지스터를 접속하여 선형성을 확보한 점에서 제1 실시형태와 다르다.
도 21은, 본 기술의 제5 실시형태에 있어서의 선택 회로(240)의 일 구성예를 나타내는 회로도이다. 이 선택 회로(240)는, 캐스코드 트랜지스터(248 및 249)를 더 구비하는 점에서 제1 실시형태와 다르다. 이들 트랜지스터로서, 예를 들면, P형의 MOS 트랜지스터를 사용할 수 있다.
캐스코드 트랜지스터(248)의 소스는, 선택 트랜지스터(244)에 접속되고, 드레인은, 저항(231)과, 참조 신호(RMPp)를 출력하는 출력 단자에 접속된다. 캐스코드 트랜지스터(249)의 소스는, 선택 트랜지스터(246)에 접속되고, 드레인은, 저항(232)과, 참조 신호(RMPn)를 출력하는 출력 단자에 접속된다. 또한, 캐스코드 트랜지스터(248 및 249)의 게이트에는, 전류원 트랜지스터(242)의 드레인·소스 간 전압을 안정화하기 위해, 바이어스 전압(Vb2)이 인가된다.
상술한 구성에 있어서, 전류원 트랜지스터(242)의 드레인·소스 간 전압과, 캐스코드 트랜지스터(248 또는 249) 중 선택 신호(CTL_m)의 값에 기초하여 ON이 되는 쪽의 트랜지스터의 드레인·소스 간 전압의 합계의 변동에 대한, 전류원 트랜지스터(242)의 게이트·소스 간 전압의 변동은, 제1 실시형태와 비교하여 작게 된다. 이에 의해, 제1 실시형태와 비교하여 DAC(230)의 출력 정밀도의 열화를 작게 할 수 있다.
이와 같이, 본 기술의 제5 실시형태에 의하면, 캐스코드 트랜지스터(248 및 249)를 선택 트랜지스터(244 와 246)를 통해 전류원 트랜지스터(242)에 직렬로 접속하였기 때문에, 이들의 드레인·소스 간 전압의 합계의 변동에 대한, 전류원 트랜지스터(242)의 드레인·소스 간 전압의 변동이 작게 된다. 이에 의해, DAC(230)의 출력 정밀도를 향상시킬 수 있다.
<6. 제6 실시형태>
상술한 제1 실시형태에서는, 차동 앰프(330)의 비반전 입력 단자에는 용량(321, 322)으로 이루어지는 분압 회로를 구비하는 반면, 차동 앰프(330)의 반전 입력 단자에는, 분압 회로는 구성하고 있지 않기 때문에, 예를 들면, 차동 앰프(330)의 반전 및 비반전 입력 단자의 진폭을 균형 맞추고자 하면, 참조 신호(RMPp)의 진폭을 참조 신호(RMPn)보다 크게 할 필요가 있지만, 노이즈와의 사이의 간섭을 억제하는 관점에서, 참조 신호(RMPp 및 RMPn)의 차동 대칭성이 높은 것이 바람직하다. 이 제6 실시형태의 고체 촬상 소자(200)는, 차동 대칭성이 높은 참조 신호(RMPp 및 RMPn)를 생성하는 점에서 제1 실시형태와 다르다.
도 22는, 본 기술의 제6 실시형태에 있어서의 비교기(320)의 일 구성예를 나타내는 회로도이다. 이 비교기(320)는, 용량(324)을 더 구비하는 점에서 제1 실시형태와 다르다. 용량(324)의 일단에는, 소정의 고정 전압(Vc)이 입력되고, 타단은, 용량(323)과 공통으로 차동 앰프(330)의 반전 입력 단자(-)에 접속된다. 이들 용량(323 및 324)에 의해, 참조 신호(RMPn)와 고정 전압(Vc)의 차분이 분압된다. 한편, 용량(323 및 324)으로 이루어지는 회로는, 특허청구의 범위에 기재된 참조측 분압 회로의 일례이다.
차동 앰프(330)의 비반전 입력 단자(+)의 전위(VCMp)는, 제1 실시형태와 마찬가지로 식 3에 의해 나타내진다. 한편, 용량(323 및 324)의 용량값을 C3 및 C4로 하면, 차동 앰프(330)의 반전 입력 단자(-)의 전위(VCMn)는, 다음 식에 의해 나타내진다.
VCMn=Vc·C4/(C3+C4)+VRMPn·C3/(C3+C4) … 식 10
전위(VCMp 및 VCMn)가 동일해질 때 비교 결과(CMP)가 반전된다. 이 때의 화소 신호(Vvsl)를 Vvsleq으로 하면, 식 3 및 식 10으로부터 다음 식이 얻어진다.
Vvsleq·C1/(C1+C2)+VRMPp·C2/(C1+C2)=Vc·C4/(C3+C4)+VRMPn·C3/(C3+C4) …식 11
기준 전위(VSSDAC)를 0 볼트(V)로 하고, 식 11에 식 1 및 식 2를 대입하여 변형하면, 다음 식이 얻어진다.
Vvsleq=Vc·C4(C1+C2)/{(C3+C4)C1}+R3·IFS·C3(C1+C2)/{(C3+C4)C1}-R3·IFS·C2/C1+R2·IFS·C3(C1+C2)/{(C3+C4)C1}-k·R1·IFS·C2/C1-k·R2·IFS·C3(C1+C2)/{(C3+C4)C1} …식 12
식 12으로부터, 실효 풀 스케일(VFS)은, 다음 식에 의해 나타내진다.
VFS=R1·IFS·C2/C1+R2·IFS·C3(C1+C2)/{(C3+C4)C1} … 식 13
한편, 차동 대칭성을 더 향상시키기 위해 다음 식을 만족하는 값으로 저항값이나 용량값을 설정할 수도 있다.
R1=R2 … 식 14
C3/C4=C2/C1 … 식 15
식 14 및 식 15를 식 12 및 식 13에 적용하면, 다음 식이 얻어진다.
Vvsleq=Vc+R2·IFS·C2/C1-k·2R1·IFS·C2/C1
VFS=2R1·IFS·C2/C1
도 23은, 본 기술의 제6 실시형태에 있어서의 DAC(230)의 일 구성예를 나타내는 회로도이다. 이 제6 실시형태의 DAC(230)는, 고정 전압 생성부(234)를 더 구비하는 점에서 제1 실시형태와 다르다. 고정 전압 생성부(234)는, 고정 전압(Vc)을 생성하여 비교기(320)로 공급하는 것이다.
한편, 고정 전압 생성부(234)을 DAC(230) 내에 배치하고 있으나, DAC(230)의 외부에 배치할 수도 있다.
도 24는, 본 기술의 제6 실시형태에 있어서의 참조 신호의 변동의 일례를 나타내는 타이밍 차트이다. 도 24의 a는, 참조 신호(RMPp)의 변동의 일례를 나타내는 타이밍 차트이고, 도 24의 b는, 참조 신호(RMPn)의 변동의 일례를 나타내는 타이밍 차트이다. 도 24에 있어서의 종축은, 참조 신호의 전위를 나타내고, 횡축은 시간을 나타낸다. 동 도면에 예시된 바와 같이, 참조 신호(RMPp 및 RMPn)의 각각의 파형의 대칭성이 제1 실시형태와 비교하여 향상한다.
이와 같이, 본 기술의 제6 실시형태에 의하면, 비교기(320) 내에서, 용량(321 및 322)과, 용량(323 및 324)의 각각이 분압을 행하기 때문에, DAC(230)는, 차동 대칭성이 높은 참조 신호(RMPp 및 RMPn)를 공급할 수 있다. 이에 의해, 노이즈 등과 참조 신호의 사이의 간섭을 억제할 수 있다.
<7. 이동체에의 응용예>
본 개시와 관련되는 기술(본 기술)은 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시와 관련되는 기술은 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등 어느 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 25는, 본 개시와 관련되는 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
차량 제어 시스템(12000)은 통신 네트워크(12001)를 거쳐 접속된 복수의 전자 제어 유닛을 구비한다. 도 25에 나타낸 예에서는, 차량 제어 시스템(12000)은 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052), 및 차재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은 각종 프로그램에 따라 차량의 구동계에 관련하는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 보디계 제어 유닛(12020)은 키리스 엔트리(keyless entry) 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는 헤드 램프, 백 램프, 브레이크 램프, 깜빡이 또는 안개등 등의 각종 램프의 제어장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은 이들 전파 또는 신호의 입력을 수신하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은 촬상부(12031)에 차 밖의 화상을 촬상시키고, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장애물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면, 운전자를 촬상하는 카메라를 포함한다. 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하여, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 차선 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량 주위의 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)으로 검지한 선행차 또는 대향차의 위치에 따라 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 눈부심 방지를 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력장치로 음성 및 화상 중 적어도 일방의 출력 신호를 송신한다. 도 25의 예에서는, 출력장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되고 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이 중 적어도 하나를 포함하고 있어도 된다.
도 26은, 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 26에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104 및 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노즈, 사이드 미러, 리어범퍼, 백 도어 및 차실내의 프런트 글래스의 상부 등의 위치에 설치된다. 프런트 노즈에 구비되는 촬상부(12101) 및 차실내의 프런트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차실내의 프런트 글래스의 상부에 구비된 촬상부(12105)는, 주로 선행 차량 또는 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
한편, 도 26에는, 촬상부(12101 내지 12104)의 촬영 범위의 일례가 도시되어 있다. 촬상 범위(12111)는, 프런트 노즈에 설치된 촬상부(12101)의 촬상 범위를 나타낸다. 촬상 범위(12112, 12113)는, 각각 사이드 미러에 설치된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어범퍼 또는 백 도어에 설치된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)로 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방으로부터 본 부감 화상을 얻을 수 있다.
촬상부(12101 내지 12104) 중 적어도 하나는 거리 정보를 취득하는 기능을 갖고 있어도 된다. 예를 들면, 촬상부(12101 내지 12104) 중 적어도 하나는 복수의 촬상 소자로 이루어지는 스테레오 카메라여도 되고, 위상차 검출용의 화소를 가지는 촬상 소자여도 된다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어지는 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물로, 차량(12100)과 대략 같은 방향으로 소정의 속도(예를 들면, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는, 선행차와의 사이에서 미리 확보해야 하는 차간거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다. 이와 같이 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형차량, 보행자, 전신주 등 그 외의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100) 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통해 드라이버에 경보를 출력하거나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104) 중 적어도 하나는, 적외선을 검출하는 적외선 카메라여도 된다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 아닌지를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면, 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 절차와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 아닌지를 판별하는 절차에 의해 행해진다. 마이크로 컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하여, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어하여도 된다.
이상, 본 개시에 따른 기술이 적용될 수 있는 시스템의 일례에 대해 설명했다. 본 개시에 관한 기술은, 이상 설명한 구성 중 예를 들면, 촬상부(12031) 등에 적용될 수 있다. 구체적으로는, 도 1의 촬상 장치(100)는, 촬상부(12031) 등에 적용할 수 있다. 촬상부(12031)에 본 개시에 따른 기술을 적용함으로써, 촬상부(12031) 등의 소비 전력을 저감할 수 있기 때문에, 시스템 전체의 소비 전력을 삭감할 수 있다.
한편, 상술한 실시형태는 본 기술을 구체화하기 위한 일례를 제시한 것이며, 실시형태에 있어서의 사항과, 특허청구의 범위에 있어서의 발명 특정 사항은 각각 대응 관계를 갖는다. 마찬가지로, 특허청구의 범위에 있어서의 발명 특정 사항과, 이와 동일 명칭을 붙인 본 기술의 실시형태에 있어서의 사항과는 각각 대응 관계를 갖는다. 단, 본 기술은 실시형태에 한정되는 것이 아니며, 그 요지를 일탈하지 않는 범위에서 실시형태에 다양한 변형을 가함으로써 구체화할 수 있다.
한편, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 입사광의 광량에 기초한 화소 신호를 출력하는 화소부와,
제1 참조 신호 및 제2 참조 신호를 생성하는 참조 신호 공급부와,
화소 신호와 상기 제1 참조 신호에 기초한 신호가 입력되는 제1 차동쌍 트랜지스터 및 상기 제2 참조 신호가 입력되는 제2 차동쌍 트랜지스터를 포함하는 비교부와,
상기 비교부의 신호에 기초하여 카운트하는 카운터부를 구비하는 고체 촬상 소자.
(2) 상기 비교부는,
상기 제1 참조 신호와 상기 화소 신호의 차분을 분압한 신호를 비교 대상 신호로서 상기 제1 차동쌍 트랜지스터에 공급하는 입력측 분압 회로를 더 구비하고,
상기 제1 및 제2 차동쌍 트랜지스터를 포함하는 차동 앰프는, 상기 비교 대상 신호와 상기 제2 참조 신호와의 차분을 증폭하여 상기 비교 결과로서 상기 카운터부에 출력하는 상기 (1) 기재의 고체 촬상 소자.
(3) 상기 비교부는, 상기 제2 참조 신호와 소정의 고정 전위와의 차분을 분압한 신호를 상기 제2 차동쌍 트랜지스터로 공급하는 참조측 분압 회로를 더 구비하고,
상기 차동 앰프는, 상기 비교 대상 신호와 상기 참조측 분압 회로에 의해 분압된 신호와의 차분을 증폭하는 상기 (2) 기재의 고체 촬상 소자.
(4) 상기 비교부는, 상기 비교 결과를 증폭하여 상기 카운터에 출력하는 출력 앰프를 더 구비하는 상기 (2) 또는 (3)에 기재된 고체 촬상 소자.
(5) 상기 비교부는, 상기 비교 결과의 진폭을 제한하여 상기 출력 앰프에 공급하는 진폭 제한부를 더 구비하는 상기 (4) 기재의 고체 촬상 소자.
(6) 상기 진폭 제한부는,
서로 다른 바이어스 전압을 공급하는 한 쌍의 바이어스 전압 공급부와,
상기 한 쌍의 바이어스 전압 공급부의 사이에 직렬로 삽입된 한 쌍의 다이오드를 구비하고,
상기 차동 앰프의 출력 단자와 상기 출력 앰프의 입력 단자는, 상기 한 쌍의 다이오드의 접속점에 공통으로 접속되는 상기 (5) 기재의 고체 촬상 소자.
(7) 상기 진폭 제한부는,
직렬로 접속된 P형 트랜지스터 및 N형 트랜지스터와,
서로 다른 바이어스 전압을 상기 P형 트랜지스터 및 N형 트랜지스터의 각각의 게이트에 공급하는 한 쌍의 바이어스 전압 공급부를 구비하고,
상기 차동 앰프의 출력 단자와 상기 출력 앰프의 입력 단자는, 상기 P형 트랜지스터 및 상기 N형 트랜지스터의 접속점에 공통으로 접속되는 상기 (5)에 기재된 고체 촬상 소자.
(8) 상기 진폭 제한부는,
전원 단자에 접속된 전원측 전류원과,
상기 전원측 전류원에 소스 및 드레인의 일단이 접속된 게이트 접지 트랜지스터와,
상기 게이트 접지 트랜지스터의 게이트에 소정의 바이어스 전압을 공급하는 바이어스 전압 공급부와,
상기 게이트 접지 트랜지스터의 소스 및 드레인의 타단과 접지 단자와의 사이에 삽입된 접지측 전류원을 구비하고,
상기 전원측 전류원 및 상기 접지측 전류원의 일방과 상기 게이트 접지 트랜지스터의 소스와의 접속점이 상기 차동 앰프의 출력 단자에 접속되고, 상기 전원측 전류원 및 상기 접지측 전류원의 타방과 상기 게이트 접지 트랜지스터의 드레인과의 접속점이 상기 출력 앰프의 입력 단자에 접속되는 상기 (5) 기재의 고체 촬상 소자.
(9) 상기 진폭 제한부는,
상기 전원측 전류원 및 상기 접지측 전류원의 일방과 상기 게이트 접지 트랜지스터의 소스와의 접속점과, 상기 차동 앰프의 출력 단자와의 사이의 경로를 개폐하는 입력측 스위치와,
상기 전원측 전류원 및 상기 접지측 전류원의 타방과 상기 게이트 접지 트랜지스터의 드레인과의 접속점과, 상기 접지 단자와의 사이의 경로를 개폐하는 출력측 스위치를 더 구비하고, 상기 입력측 스위치 및 상기 출력측 스위치의 일방이 열림 상태의 경우에는 타방이 닫힘 상태로 이행하는 상기 (8) 기재의 고체 촬상 소자.
(10) 상기 참조 신호 공급부는,
소정의 선택 신호에 따라 제1 및 제2 출력 단자의 일방으로부터 소정 전류를 출력하는 복수의 선택 회로와,
상기 복수의 선택 회로의 각각의 상기 제1 출력 단자에 일단이 공통으로 접속된 제1 저항과,
상기 복수의 선택 회로의 각각의 상기 제2 출력 단자에 일단이 공통으로 접속된 제2 저항을 구비하고,
상기 제1 저항의 상기 일단으로부터 상기 제1 참조 신호가 출력되고, 상기 제2 저항의 상기 일단으로부터 상기 제2 참조 신호가 출력되는 상기 (1) 내지 (9) 중 어느 하나에 기재된 고체 촬상 소자.
(11) 상기 선택 회로는,
상기 소정 전류를 공급하는 전류원과,
상기 전류원에 공통으로 접속된 제1 및 제2 선택 트랜지스터와,
상기 선택 신호를 반전시켜 상기 제1 및 제2 선택 트랜지스터의 일방의 게이트에 공급하는 인버터와,
상기 제1 선택 트랜지스터와 상기 제1 출력 단자와의 사이에 직렬로 삽입된 제1 캐스코드 트랜지스터와,
상기 제2 선택 트랜지스터와 상기 제2 출력 단자와의 사이에 직렬로 삽입된 제2 캐스코드 트랜지스터를 구비하고,
상기 제1 및 제2 선택 트랜지스터의 타방의 게이트에는 상기 선택 신호가 입력되고, 상기 제1 및 제2 캐스코드 트랜지스터의 각각의 게이트에는, 소정의 바이어스 전압이 인가되는 상기 (10) 기재의 고체 촬상 소자.
(12) 광전 변환에 의해 상기 입력 신호를 생성하는 화소를 더 구비하고,
상기 화소는, 소정의 수광 기판에 배치되고,
상기 참조 신호 공급부, 상기 비교부 및 상기 카운터부는, 상기 수광 기판에 적층된 소정의 회로 기판에 배치되는 상기 (1) 내지 (11) 중 어느 하나에 기재된 고체 촬상 소자.
(13) 입사광의 광량에 기초한 화소 신호를 출력하는 화소부와,
제1 참조 신호 및 제2 참조 신호를 생성하는 참조 신호 공급부와,
화소 신호와 상기 제1 참조 신호에 기초한 신호가 입력되는 제1 차동쌍 트랜지스터, 및, 상기 제2 참조 신호가 입력되는 제2 차동쌍 트랜지스터를 포함하는 비교부와,
상기 비교부의 신호에 기초하여 카운트하는 카운터부와,
상기 카운터부의 계수값을 나타내는 디지털 신호를 처리하는 신호 처리부를 구비하는 촬상 장치.
(14) 제1 참조 신호 및 제2 참조 신호를 생성하는 참조 신호 공급 단계와,
입사광의 광량에 기초한 화소 신호와 상기 제1 참조 신호에 기초한 신호가 입력되는 제1 차동쌍 트랜지스터 및 상기 제2 참조 신호가 입력되는 제2 차동쌍 트랜지스터를 포함하는 비교 단계와,
상기 비교 단계에 의해 생성된 신호에 기초하여 카운트하는 카운트 단계를 구비하는 고체 촬상 소자의 제어 방법.
100: 촬상 장치
110: 광학부
120: DSP 회로
130: 표시부
140: 조작부
150: 버스
160: 프레임 메모리
170: 기억부
180: 전원부
200: 고체 촬상 소자
201: 수광 기판
202: 회로 기판
210: 행 선택부
220: 타이밍 제어부
230: DAC
231, 232, 233: 저항
234: 고정 전압 생성부
240: 선택 회로
241: 전류원
242, 337, 337-1, 352, 354, 364: 전류원 트랜지스터
243, 245, 343: 스위치
244, 246: 선택 트랜지스터
247: 인버터
248, 249: 캐스코드 트랜지스터
250: 화소 어레이부
251: 화소
260: 컬럼 신호 처리부
261: 정전류원 회로
262: 정전류원
270: 수평 전송 주사부
300: AD 변환부
310: ADC
320: 비교기
321, 322, 323, 324, 338, 344: 용량
330: 차동 앰프
331, 332, 335-1, 336-1, 341, 362, 363, 382: P형 트랜지스터
333∼336, 331-1, 332-2, 342, 381: N형 트랜지스터
340: 출력 앰프
350, 360, 370, 380: 진폭 제한부
351, 371, 372, 383, 384: 바이어스 전압 공급부
353: 게이트 접지 트랜지스터
361, 365: 스위치 트랜지스터
373, 374: 다이오드
390: 카운터
395: 래치 회로
12031: 촬상부

Claims (14)

  1. 입사광의 광량에 기초한 화소 신호를 출력하는 화소부와,
    제1 참조 신호 및 제2 참조 신호를 생성하는 참조 신호 공급부와,
    화소 신호와 상기 제1 참조 신호에 기초한 신호가 입력되는 제1 차동쌍 트랜지스터 및 상기 제2 참조 신호가 입력되는 제2 차동쌍 트랜지스터를 포함하는 비교부와,
    상기 비교부의 신호에 기초하여 카운트하는 카운터부를 구비하는 고체 촬상 소자.
  2. 제1항에 있어서,
    상기 비교부는,
    상기 제1 참조 신호와 상기 화소 신호의 차분을 분압한 신호를 비교 대상 신호로서 상기 제1 차동쌍 트랜지스터에 공급하는 입력측 분압 회로를 더 구비하고,
    상기 제1 및 제2 차동쌍 트랜지스터를 포함하는 차동 앰프는, 상기 비교 대상 신호와 상기 제2 참조 신호와의 차분을 증폭하여 비교 결과로서 상기 카운터부에 출력하는 고체 촬상 소자.
  3. 제2항에 있어서,
    상기 비교부는, 상기 제2 참조 신호와 미리 정해진 고정 전위와의 차분을 분압한 신호를 상기 제2 차동쌍 트랜지스터로 공급하는 참조측 분압 회로를 더 구비하고,
    상기 차동 앰프는, 상기 비교 대상 신호와 상기 참조측 분압 회로에 의해 분압된 신호와의 차분을 증폭하는 고체 촬상 소자.
  4. 제2항에 있어서,
    상기 비교부는, 상기 비교 결과를 증폭하여 상기 카운터에 출력하는 출력 앰프를 더 구비하는 고체 촬상 소자.
  5. 제4항에 있어서,
    상기 비교부는, 상기 비교 결과의 진폭을 제한하여 상기 출력 앰프에 공급하는 진폭 제한부를 더 구비하는 고체 촬상 소자.
  6. 제5항에 있어서,
    상기 진폭 제한부는,
    서로 다른 바이어스 전압을 공급하는 한 쌍의 바이어스 전압 공급부와,
    상기 한 쌍의 바이어스 전압 공급부의 사이에 직렬로 삽입된 한 쌍의 다이오드를 구비하고,
    상기 차동 앰프의 출력 단자와 상기 출력 앰프의 입력 단자는, 상기 한 쌍의 다이오드의 접속점에 공통으로 접속되는 고체 촬상 소자.
  7. 제5항에 있어서,
    상기 진폭 제한부는,
    직렬로 접속된 P형 트랜지스터 및 N형 트랜지스터와,
    서로 다른 바이어스 전압을 상기 P형 트랜지스터 및 N형 트랜지스터의 각각의 게이트에 공급하는 한 쌍의 바이어스 전압 공급부를 구비하고,
    상기 차동 앰프의 출력 단자와 상기 출력 앰프의 입력 단자는, 상기 P형 트랜지스터 및 상기 N형 트랜지스터의 접속점에 공통으로 접속되는 고체 촬상 소자.
  8. 제5항에 있어서,
    상기 진폭 제한부는,
    전원 단자에 접속된 전원측 전류원과,
    상기 전원측 전류원에 소스 및 드레인의 일단이 접속된 게이트 접지 트랜지스터와,
    상기 게이트 접지 트랜지스터의 게이트에 미리 정해진 바이어스 전압을 공급하는 바이어스 전압 공급부와,
    상기 게이트 접지 트랜지스터의 소스 및 드레인의 타단과 접지 단자와의 사이에 삽입된 접지측 전류원을 구비하고,
    상기 전원측 전류원 및 상기 접지측 전류원의 일방과 상기 게이트 접지 트랜지스터의 소스와의 접속점이 상기 차동 앰프의 출력 단자에 접속되고, 상기 전원측 전류원 및 상기 접지측 전류원의 타방과 상기 게이트 접지 트랜지스터의 드레인과의 접속점이 상기 출력 앰프의 입력 단자에 접속되는 고체 촬상 소자.
  9. 제8항에 있어서,
    상기 진폭 제한부는,
    상기 전원측 전류원 및 상기 접지측 전류원의 일방과 상기 게이트 접지 트랜지스터의 소스와의 접속점과, 상기 차동 앰프의 출력 단자와의 사이의 경로를 개폐하는 입력측 스위치와,
    상기 전원측 전류원 및 상기 접지측 전류원의 타방과 상기 게이트 접지 트랜지스터의 드레인과의 접속점과, 상기 접지 단자와의 사이의 경로를 개폐하는 출력측 스위치를 더 구비하고,
    상기 입력측 스위치 및 상기 출력측 스위치의 일방이 열림 상태의 경우에는 타방이 닫힘 상태로 이행하는 고체 촬상 소자.
  10. 제1항에 있어서,
    상기 참조 신호 공급부는,
    미리 정해진 선택 신호에 따라 제1 및 제2 출력 단자의 일방으로부터 미리 정해진 전류를 출력하는 복수의 선택 회로와,
    상기 복수의 선택 회로의 각각의 상기 제1 출력 단자에 일단이 공통으로 접속된 제1 저항과,
    상기 복수의 선택 회로의 각각의 상기 제2 출력 단자에 일단이 공통으로 접속된 제2 저항을 구비하고,
    상기 제1 저항의 상기 일단으로부터 상기 제1 참조 신호가 출력되고, 상기 제2 저항의 상기 일단으로부터 상기 제2 참조 신호가 출력되는 고체 촬상 소자.
  11. 제10항에 있어서,
    상기 선택 회로는,
    상기 미리 정해진 전류를 공급하는 전류원과,
    상기 전류원에 공통으로 접속된 제1 및 제2 선택 트랜지스터와,
    상기 선택 신호를 반전시켜 상기 제1 및 제2 선택 트랜지스터의 일방의 게이트에 공급하는 인버터와,
    상기 제1 선택 트랜지스터와 상기 제1 출력 단자와의 사이에 직렬로 삽입된 제1 캐스코드 트랜지스터와,
    상기 제2 선택 트랜지스터와 상기 제2 출력 단자와의 사이에 직렬로 삽입된 제2 캐스코드 트랜지스터를 구비하고,
    상기 제1 및 제2 선택 트랜지스터의 타방의 게이트에는 상기 선택 신호가 입력되고, 상기 제1 및 제2 캐스코드 트랜지스터의 각각의 게이트에는 미리 정해진 바이어스 전압이 인가되는 고체 촬상 소자.
  12. 제1항에 있어서,
    광전 변환에 의해 상기 입력 신호를 생성하는 화소를 더 구비하고,
    상기 화소는, 미리 정해진 수광 기판에 배치되고,
    상기 참조 신호 공급부, 상기 비교부 및 상기 카운터부는, 상기 수광 기판에 적층된 미리 정해진 회로 기판에 배치되는 고체 촬상 소자.
  13. 입사광의 광량에 기초한 화소 신호를 출력하는 화소부와,
    제1 참조 신호 및 제2 참조 신호를 생성하는 참조 신호 공급부와,
    화소 신호와 상기 제1 참조 신호에 기초한 신호가 입력되는 제1 차동쌍 트랜지스터 및 상기 제2 참조 신호가 입력되는 제2 차동쌍 트랜지스터를 포함하는 비교부와,
    상기 비교부의 신호에 기초하여 카운트하는 카운터부와,
    상기 카운터의 계수값을 나타내는 디지털 신호를 처리하는 신호 처리부를 구비하는 촬상 장치.
  14. 제1 참조 신호 및 제2 참조 신호를 생성하는 참조 신호 공급 단계와,
    입사광의 광량에 기초한 화소 신호와 상기 제1 참조 신호에 기초한 신호가 입력되는 제1 차동쌍 트랜지스터 및 상기 제2 참조 신호가 입력되는 제2 차동쌍 트랜지스터를 포함하는 비교 단계와,
    상기 비교 단계에 의해 생성된 신호에 기초하여 카운트하는 카운트 단계를 구비하는 고체 촬상 소자의 제어 방법.
KR1020217002610A 2018-08-07 2019-04-26 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법 KR20210042087A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-148292 2018-08-07
JP2018148292 2018-08-07
PCT/JP2019/017845 WO2020031439A1 (ja) 2018-08-07 2019-04-26 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Publications (1)

Publication Number Publication Date
KR20210042087A true KR20210042087A (ko) 2021-04-16

Family

ID=69414679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217002610A KR20210042087A (ko) 2018-08-07 2019-04-26 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법

Country Status (5)

Country Link
US (1) US11800257B2 (ko)
JP (1) JP7386163B2 (ko)
KR (1) KR20210042087A (ko)
CN (1) CN112514371A (ko)
WO (1) WO2020031439A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202147826A (zh) * 2020-06-08 2021-12-16 日商索尼半導體解決方案公司 固態攝像元件
JP2022038476A (ja) * 2020-08-26 2022-03-10 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2023197163A1 (en) * 2022-04-12 2023-10-19 Huawei Technologies Co., Ltd. Comparator and method of comparing voltages

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009296423A (ja) 2008-06-06 2009-12-17 Sony Corp 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2594642B2 (ja) * 1989-04-12 1997-03-26 ローム 株式会社 増幅回路
JP3141832B2 (ja) * 1997-12-03 2001-03-07 日本電気株式会社 Ａ／ｄ変換器及びこれを用いたａ／ｄ変換装置
JP4744343B2 (ja) 2006-04-10 2011-08-10 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP4774064B2 (ja) 2008-02-07 2011-09-14 シャープ株式会社 Ａ／ｄ変換回路及び固体撮像装置
JP5417055B2 (ja) * 2009-06-15 2014-02-12 シャープ株式会社 Ａ／ｄ変換器、固体撮像装置、及び電子情報機器
KR102125812B1 (ko) * 2014-03-28 2020-07-09 에스케이하이닉스 주식회사 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서
KR102134636B1 (ko) * 2014-07-14 2020-07-16 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
CN107113388B (zh) * 2015-01-28 2020-07-28 松下半导体解决方案株式会社 固体摄像装置以及照相机

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009296423A (ja) 2008-06-06 2009-12-17 Sony Corp 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法

Also Published As

Publication number Publication date
US11800257B2 (en) 2023-10-24
WO2020031439A1 (ja) 2020-02-13
TW202008772A (zh) 2020-02-16
JPWO2020031439A1 (ja) 2021-09-09
CN112514371A (zh) 2021-03-16
US20210297622A1 (en) 2021-09-23
JP7386163B2 (ja) 2023-11-24

Similar Documents

Publication Publication Date Title
US20200358977A1 (en) Solid-state imaging element, imaging device, and control method of solid-state imaging element
US11265503B2 (en) Analog to digital converter, solid-state imaging element, and control method of analog to digital converter
US11962927B2 (en) Solid-state image sensor
US11677319B2 (en) Voltage conversion circuit, solid-state imaging element, and method of controlling voltage conversion circuit
KR20210042087A (ko) 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법
US11889212B2 (en) Comparator and imaging device
KR20220089698A (ko) 센싱 디바이스, 전자 기기 및 센싱 디바이스의 제어 방법
US20230345151A1 (en) Solid-state imaging element and imaging device
TWI840361B (zh) 固態攝像元件、攝像裝置及固態攝像元件之控制方法
US20230232128A1 (en) Photodetection device and electronic apparatus
US20230007203A1 (en) Solid-state imaging element and imaging device
US20230300494A1 (en) Solid-state image sensor and imaging device
US20230336894A1 (en) Imaging device and electronic apparatus
US20230254609A1 (en) Solid state imaging element, imaging apparatus, and method for controlling solid state imaging element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal