JP2022038476A - 撮像装置および電子機器 - Google Patents

撮像装置および電子機器 Download PDF

Info

Publication number
JP2022038476A
JP2022038476A JP2020143005A JP2020143005A JP2022038476A JP 2022038476 A JP2022038476 A JP 2022038476A JP 2020143005 A JP2020143005 A JP 2020143005A JP 2020143005 A JP2020143005 A JP 2020143005A JP 2022038476 A JP2022038476 A JP 2022038476A
Authority
JP
Japan
Prior art keywords
node
transistor
power supply
voltage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020143005A
Other languages
English (en)
Inventor
佐智雄 曙
Sachio Akebono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2020143005A priority Critical patent/JP2022038476A/ja
Priority to PCT/JP2021/029636 priority patent/WO2022044809A1/ja
Priority to US18/042,240 priority patent/US20230336894A1/en
Publication of JP2022038476A publication Critical patent/JP2022038476A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45074—A comparator circuit compares the common mode signal to a reference before controlling the differential amplifier or related stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

【課題】画質を高めることができる撮像装置を得る。【解決手段】本開示の撮像装置は、受光画素と、参照信号生成部と、第１の電源ノードおよび第２の電源ノードに接続され、画素信号および参照信号に基づいて比較動作を行い、その比較結果に応じた信号を第１のノードに出力する第１の増幅部と、第１のノードに接続されたゲートと、第２のノードに接続されたドレインと、第２の電源ノードに接続されたソースとを有する第１のトランジスタと、第１の負荷回路とを有する第２の増幅部と、第２のノードに接続されたゲートと、第１の電源ノードに接続されたソースと、第３のノードに接続されたドレインとを有する第２のトランジスタと、オン状態になることにより第３のノードに所定の電圧を印加する第１のスイッチとを含む第３の増幅部と、第３の電源ノードおよび第４の電源ノードに接続され、第３のノードの電圧に基づいてカウント動作を停止するカウンタとを備える。【選択図】図４

Description

本開示は、被写体を撮像する撮像装置、およびそのような撮像装置を備えた電子機器に関する。
撮像装置では、しばしば、画素が受光量に応じた画素信号を生成し、ＡＤ（Analog to Digital）変換回路がその画素信号をデジタルコードに変換する。例えば、特許文献１には、ランプ波形を有する信号、および画素信号に基づいてＡＤ変換を行う撮像装置が開示されている。この撮像装置では、電源電圧ＡＶＤＤ，ＡＧＮＤに基づいて動作する差動部および増幅部と、電源電圧ＤＶＤＤ，ＤＧＮＤに基づいて動作するレベルシフタおよびカウンタとが、ＡＤ変換を行う。
特開２０１２－１４７３３９号公報
ところで、撮像装置では、画質が高いことが望まれており、さらなる画質の向上が期待されている。
画質を高めることができる撮像装置および電子機器を提供することが望ましい。
本開示の一実施の形態における第１の撮像装置は、受光画素と、参照信号生成部と、第１の増幅部と、第２の増幅部と、第３の増幅部と、カウンタとを備えている。受光画素は、受光量に応じた画素信号を生成するように構成される。参照信号生成部は、時間の経過に応じて信号レベルが変化する参照信号を生成するように構成される。第１の増幅部は、第１の電源ノードおよび第２の電源ノードに接続され、画素信号および参照信号に基づいて比較動作を行い、その比較結果に応じた信号を第１のノードに出力するように構成される。第２の増幅部は、第１のノードに接続されたゲートと、第２のノードに接続されたドレインと、第２の電源ノードに接続されたソースとを有する第１のトランジスタと、第１の電源ノードおよび第２のノードに接続された第１の負荷回路とを含む。第３の増幅部は、第２のノードに接続されたゲートと、第１の電源ノードに接続されたソースと、第３のノードに接続されたドレインとを有する第２のトランジスタと、オン状態になることにより第３のノードに所定の電圧を印加する第１のスイッチとを含む。カウンタは、第３の電源ノードおよび第４の電源ノードに接続され、カウント動作を行い、第３のノードの電圧に基づいてカウント動作を停止するように構成される。
本開示の一実施の形態における第２の撮像装置は、受光画素と、参照信号生成部と、第１の増幅部と、第２の増幅部と、第３の増幅部と、カウンタとを備えている。受光画素は、画素信号を生成するように構成される。参照信号生成部は、参照信号を生成するように構成される。第１の増幅部は、第１の電源ノードおよび第２の電源ノードに接続され、前記画素信号および前記参照信号に基づいて比較動作を行い、その比較結果に応じた信号を第１のノードに出力するように構成される。第２の増幅部は、第１のノードに接続されたゲートと、第２のノードに接続されたドレインと、前記第２の電源ノードに接続されたソースとを有する第１のトランジスタと、前記第１の電源ノードおよび前記第２のノードに接続された第１の負荷回路とを含む。第３の増幅部は、第２のノードに接続されたゲートと、前記第１の電源ノードに接続されたソースと、第３のノードに接続されたドレインとを有する第２のトランジスタと、制御信号に基づいてオンオフする第１のスイッチとを含む。カウンタは、第３の電源ノードおよび第４の電源ノードに接続される。
本開示の一実施の形態における電子機器は、上記第１の撮像装置を備えたものであり、例えば、スマートフォン、デジタルカメラ、ビデオカメラ、ノート型パーソナルコンピュータなどが該当する。
本開示の一実施の形態における第１の撮像装置、第２の撮像装置、および電子機器では、受光画素により画素信号が生成されるとともに、参照信号生成部により参照信号が生成される。第１の電源ノードおよび第２の電源ノードに接続された第１の増幅部では、画素信号および参照信号に基づいて比較動作が行われ、その比較結果に応じた信号が第１のノードに出力される。第２の増幅部には、第２の電源ノードに接続された第１のトランジスタと、第１の電源ノードに接続された第１の負荷回路が設けられ、増幅された信号が第２のノードに出力される。第３の増幅部には、第１の電源ノードに接続された第２のトランジスタと、第１のスイッチとが設けられ、増幅された信号が第３のノードに出力される。第３の電源ノードおよび第４の電源ノードに接続されたカウンタでは、カウント動作が行われる。
本開示の一実施の形態に係る撮像装置の一構成例を表すブロック図である。 図１に示した受光画素の一構成例を表す回路図である。 図１に示した読出部の一構成例を表すブロック図である。 図３に示した比較回路の一構成例を表す回路図である。 図１に示した撮像装置の一動作例を表すタイミング図である。 図１に示した撮像装置の一動作例を表すタイミング波形図である。 比較例に係る比較回路の一構成例を表す回路図である。 図４に示した比較回路の一動作例を表すタイミング波形図である。 変形例に係る比較回路の一構成例を表す回路図である。 図９に示した比較回路を有する撮像装置の一動作例を表すタイミング波形図である。 他の変形例に係る比較回路の一構成例を表す回路図である。 他の変形例に係る比較回路の一構成例を表す回路図である。 他の変形例に係る比較回路の一構成例を表す回路図である。 他の変形例に係る比較回路の一構成例を表す回路図である。 他の変形例に係る比較回路の一構成例を表す回路図である。 撮像装置の使用例を表す説明図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
２．撮像装置の使用例
３．移動体への応用例
＜１．第１の実施の形態＞
［構成例］
図１は、一実施の形態に係る撮像装置（撮像装置１）の一構成例を表すものである。撮像装置１は、画素アレイ１１と、駆動部１２と、参照信号生成部１３と、読出部２０と、信号処理部１５と、撮像制御部１６とを備えている。
画素アレイ１１は、マトリックス状に配置された複数の受光画素Ｐを有している。受光画素Ｐは、受光量に応じた画素電圧Ｖpixを含む信号ＳＩＧを生成するように構成される。
図２は、受光画素Ｐの一構成例を表すものである。画素アレイ１１は、複数の制御線ＴＲＧＬと、複数の制御線ＲＳＴＬと、複数の制御線ＳＥＬＬと、複数の信号線ＶＳＬとを有している。制御線ＴＲＧＬは、水平方向（図２における横方向）に延伸し、一端が駆動部１２に接続される。この制御線ＴＲＧＬには、駆動部１２により制御信号ＳＴＲＧが供給される。制御線ＲＳＴＬは、水平方向に延伸し、一端が駆動部１２に接続される。この制御線ＲＳＴＬには、駆動部１２により制御信号ＳＲＳＴが供給される。制御線ＳＥＬＬは、水平方向に延伸し、一端が駆動部１２に接続される。この制御線ＳＥＬＬには、駆動部１２により制御信号ＳＳＥＬが供給される。信号線ＶＳＬは、垂直方向（図２における縦方向）に延伸し、一端が読出部２０に接続される。この信号線ＶＳＬは、受光画素Ｐが生成した信号ＳＩＧを読出部２０に伝える。水平方向（図１，２において横方向）に並設された１行分の複数の受光画素Ｐは、画素ラインＬを構成する。
受光画素Ｐは、フォトダイオードＰＤと、トランジスタＴＲＧと、フローティングディフュージョンＦＤと、トランジスタＲＳＴ，ＡＭＰ，ＳＥＬとを有している。トランジスタＴＲＧ，ＲＳＴ，ＡＭＰ，ＳＥＬは、この例ではＮ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである。
フォトダイオードＰＤは、受光量に応じた量の電荷を生成し、生成した電荷を内部に蓄積する光電変換素子である。フォトダイオードＰＤのアノードは接地され、カソードはトランジスタＴＲＧのソースに接続される。
トランジスタＴＲＧのゲートは制御線ＴＲＧＬに接続され、ソースはフォトダイオードＰＤのカソードに接続され、ドレインはフローティングディフュージョンＦＤに接続される。
フローティングディフュージョンＦＤは、フォトダイオードＰＤからトランジスタＴＲＧを介して転送された電荷を蓄積するように構成される。フローティングディフュージョンＦＤは、例えば、半導体基板の表面に形成された拡散層を用いて構成される。図２では、フローティングディフュージョンＦＤを、容量素子のシンボルを用いて示している。
トランジスタＲＳＴのゲートは制御線ＲＳＴＬに接続され、ドレインには電源電圧ＶＤＤＨが供給され、ソースはフローティングディフュージョンＦＤに接続される。
トランジスタＡＭＰのゲートはフローティングディフュージョンＦＤに接続され、ドレインには電源電圧ＶＤＤＨが供給され、ソースはトランジスタＳＥＬのドレインに接続される。
トランジスタＳＥＬのゲートは制御線ＳＥＬＬに接続され、ドレインはトランジスタＡＭＰのソースに接続され、ソースは信号線ＶＳＬに接続される。
この構成により、受光画素Ｐでは、例えば制御信号ＳＴＲＧ，ＳＲＳＴに基づいてトランジスタＴＲＧ，ＲＳＴがオン状態になることにより、フォトダイオードＰＤに蓄積された電荷が排出される。そして、これらのトランジスタＴＲＧ，ＲＳＴがオフ状態になることにより、露光期間Ｔが開始され、フォトダイオードＰＤに、受光量に応じた量の電荷が蓄積される。そして、露光期間Ｔが終了した後に、受光画素Ｐは、リセット電圧Ｖresetおよび画素電圧Ｖpixを含む信号ＳＩＧを、信号線ＶＳＬに出力する。具体的には、まず、制御信号ＳＳＥＬに基づいてトランジスタＳＥＬがオン状態になることにより、受光画素Ｐが信号線ＶＳＬと電気的に接続される。これにより、トランジスタＡＭＰは、読出部２０の定電流源２１（後述）に接続され、いわゆるソースフォロワとして動作する。そして、受光画素Ｐは、後述するように、トランジスタＲＳＴがオン状態になることによりフローティングディフュージョンＦＤの電圧がリセットされた後のＰ相（Pre-charge相）期間ＴＰにおいて、その時のフローティングディフュージョンＦＤの電圧に応じた電圧をリセット電圧Ｖresetとして出力する。また、受光画素Ｐは、トランジスタＴＲＧがオン状態になることによりフォトダイオードＰＤからフローティングディフュージョンＦＤへ電荷が転送された後のＤ相（Data相）期間ＴＤにおいて、その時のフローティングディフュージョンＦＤの電圧に応じた電圧を画素電圧Ｖpixとして出力する。画素電圧Ｖpixとリセット電圧Ｖresetとの差電圧は、露光期間Ｔにおける受光画素Ｐの受光量に対応する。このようにして、受光画素Ｐは、これらのリセット電圧Ｖresetおよび画素電圧Ｖpixを含む信号ＳＩＧを、信号線ＶＳＬに出力するようになっている。
駆動部１２（図１）は、撮像制御部１６からの指示に基づいて、画素ラインＬ単位で、画素アレイ１１における複数の受光画素Ｐを順次駆動するように構成される。具体的には、駆動部１２は、画素アレイ１１における複数の制御線ＴＲＧＬに複数の制御信号ＳＴＲＧをそれぞれ供給し、複数の制御線ＲＳＴＬに複数の制御信号ＳＲＳＴをそれぞれ供給し、複数の制御線ＳＥＬＬに複数の制御信号ＳＳＥＬをそれぞれ供給することにより、画素ラインＬ単位で画素アレイ１１における複数の受光画素Ｐを駆動するようになっている。
参照信号生成部１３は、撮像制御部１６からの指示に基づいて、参照信号ＲＡＭＰを生成するように構成される。参照信号ＲＡＭＰは、読出部２０がＡＤ変換を行う２つの期間（Ｐ相期間ＴＰおよびＤ相期間ＴＤ）において、時間の経過に応じて電圧レベルが徐々に変化する、いわゆるランプ波形を有する。参照信号生成部１３は、このような参照信号ＲＡＭＰを読出部２０に供給するようになっている。
読出部２０は、撮像制御部１６からの指示に基づいて、画素アレイ１１から信号線ＶＳＬを介して供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、画像データＤＴ０を生成するように構成される。
図３は、読出部２０の一構成例を表すものである。なお、図３には、読出部２０に加え、参照信号生成部１３、信号処理部１５、および撮像制御部１６をも描いている。読出部２０は、複数の定電流源２１と、複数のＡＤ（Analog to Digital）変換部ＡＤＣと、転送制御部２７とを有している。複数の定電流源２１および複数のＡＤ変換部ＡＤＣは、複数の信号線ＶＳＬに対応してそれぞれ設けられる。以下に、ある１つの信号線ＶＳＬに対応する定電流源２１およびＡＤ変換部ＡＤＣについて説明する。
定電流源２１は、対応する信号線ＶＳＬに所定の電流を流すように構成される。定電流源２１の一端は、対応する信号線ＶＳＬに接続され、他端は接地される。
ＡＤ変換部ＡＤＣは、対応する信号線ＶＳＬにおける信号ＳＩＧに基づいてＡＤ変換を行うように構成される。ＡＤ変換部ＡＤＣは、容量素子２２，２３と、比較回路２４と、カウンタ２５と、ラッチ２６とを有している。
容量素子２２の一端は信号線ＶＳＬに接続されるとともに信号ＳＩＧが供給され、他端は比較回路２４に接続される。容量素子２３の一端には参照信号生成部１３から供給された参照信号ＲＡＭＰが供給され、他端は比較回路２４に接続される。
比較回路２４は、受光画素Ｐから信号線ＶＳＬおよび容量素子２２を介して供給された信号ＳＩＧ、および参照信号生成部１３から容量素子２３を介して供給された参照信号ＲＡＭＰに基づいて、比較動作を行うことにより信号ＣＰを生成するように構成される。比較回路２４は、撮像制御部１６から供給された制御信号ＡＺＳＷ，ＡＺＮに基づいて、容量素子２２，２３の電圧を設定することにより動作点を設定する。そしてその後に、比較回路２４は、Ｐ相期間ＴＰにおいて、信号ＳＩＧに含まれるリセット電圧Ｖresetと、参照信号ＲＡＭＰの電圧とを比較する比較動作を行い、Ｄ相期間ＴＤにおいて、信号ＳＩＧに含まれる画素電圧Ｖpixと、参照信号ＲＡＭＰの電圧とを比較する比較動作を行うようになっている。また、比較回路２４は、撮像制御部１６から供給された制御信号ＳＴＢＴに基づいて、Ｐ相期間ＴＰの前、およびＤ相期間ＴＤの前に、信号ＣＰの電圧を初期化する動作をも行うようになっている。
図４は、比較回路２４の一構成例を表すものである。なお、図４には、容量素子２２，２３およびカウンタ２５をも描いている。比較回路２４には、電源ノードＮＶＤＤＭを介して電源電圧ＶＤＤＭが供給され、電源ノードＮＶＳＳＭを介して電源電圧ＶＳＳＭが供給され、電源ノードＮＶＤＤＬを介して電源電圧ＶＤＤＬが供給され、電源ノードＮＶＳＳＬを介して電源電圧ＶＳＳＬが供給される。電源電圧ＶＤＤＭ，ＶＳＳＭはアナログ回路用の電源電圧であり、電源電圧ＶＤＤＭは、例えば１．８Ｖ～２．８Ｖ程度であり、電源電圧ＶＳＳＭは、例えば０Ｖである。電源電圧ＶＤＤＬ，ＶＳＳＬはデジタル回路用の電源電圧であり、電源電圧ＶＤＤＬは、例えば、０．７５Ｖ程度であり、電源電圧ＶＳＳＬは、例えば０Ｖである。なお、この例では、電源電圧ＶＳＳＭ，ＶＳＳＬは、ともに０Ｖとしたが、これに限定されるものではなく、例えば、電源電圧ＶＳＳＬが電源電圧ＶＳＳＭよりも高くてもよい。これにより、デジタル回路の消費電力を低減することができる。また、この例では、電源ノードＮＶＳＳＭと、電源ノードＮＶＳＳＬとを別々に設けたが、これに限定されるものではなく、共通の電源ノードを設けてもよい。比較回路２４は、増幅部ＡＭＰ１～ＡＭＰ４を有している。
増幅部ＡＭＰ１は、容量素子２２を介して供給された信号ＳＩＧ、および容量素子２３を介して供給された参照信号ＲＡＭＰに基づいて、比較動作を行うように構成される。増幅部ＡＭＰ１は、トランジスタＭＰ１１～ＭＰ１３と、スイッチＳＷ１４，ＳＷ１５と、容量素子Ｃ１６と、トランジスタＭＮ１７，ＭＮ１８と、容量素子Ｃ１９とを有している。トランジスタＭＰ１１～ＭＰ１３はＰ型のＭＯＳトランジスタであり、トランジスタＭＮ１７，ＭＮ１８はＮ型のＭＯＳトランジスタである。この増幅部ＡＭＰ１は、電源ノードＮＶＤＤＭ，ＮＶＳＳＭに接続され、電源電圧ＶＤＤＭ，ＶＳＳＭに基づいて動作する。
トランジスタＭＰ１１のゲートにはバイアス電圧Ｖbias1が供給され、ソースは電源ノードＮＶＤＤＭに接続され、ドレインはトランジスタＭＰ１２，ＭＰ１３のソースに接続される。トランジスタＭＰ１２のゲートはスイッチＳＷ１４に接続されるとともに容量素子２２，２３の他端に接続され、ソースはトランジスタＭＰ１１のドレインおよびトランジスタＭＰ１３のソースに接続され、ドレインはスイッチＳＷ１４、トランジスタＭＮ１７のドレイン、トランジスタＭＮ１７のゲート、およびトランジスタＭＮ１８のゲートに接続される。トランジスタＭＰ１３のゲートはスイッチＳＷ１５および容量素子Ｃ１６に接続され、ソースはトランジスタＭＰ１１のドレインおよびトランジスタＭＰ１２のソースに接続され、ドレインはノードＮ１に接続される。スイッチＳＷ１４の一端はトランジスタＭＰ１２のゲートに接続されるとともに容量素子２２，２３の他端に接続され、他端はトランジスタＭＰ１２のドレイン、トランジスタＭＮ１７のドレイン、トランジスタＭＮ１７のゲート、およびトランジスタＭＮ１８のゲートに接続される。スイッチＳＷ１４は、例えばＭＯＳトランジスタを用いて構成され、制御信号ＡＺＳＷに基づいてオンオフする。スイッチＳＷ１５の一端はトランジスタＭＰ１３のゲートおよび容量素子Ｃ１６に接続され、他端はノードＮ１に接続される。スイッチＳＷ１５は、例えばＭＯＳトランジスタを用いて構成され、制御信号ＡＺＳＷに基づいてオンオフする。容量素子Ｃ１６の一端にはバイアス電圧Ｖbias2が供給され、他端はトランジスタＭＰ１３のゲートおよびスイッチＳＷ１５の一端に接続される。トランジスタＭＮ１７のゲートはトランジスタＭＮ１２のドレイン、スイッチＳＷ１４の他端、トランジスタＭＮ１７のドレイン、およびトランジスタＭＮ１８のゲートに接続され、ドレインはトランジスタＭＰ１２のドレイン、スイッチＳＷ１４の他端、トランジスタＭＮ１７のゲート、およびトランジスタＭＮ１８のゲートに接続され、ソースは電源ノードＮＶＳＳＭに接続される。トランジスタＭＮ１８のゲートはトランジスタＭＰ１２のドレイン、スイッチＳＷ１４の他端、トランジスタＭＮ１７のドレイン、およびトランジスタＭＮ１７のゲートに接続され、ドレインはノードＮ１に接続され、ソースは電源ノードＮＶＳＳＭに接続される。容量素子Ｃ１９の一端はノードＮ１に接続され、他端は電源ノードＮＶＳＳＭに接続される。
この増幅部ＡＭＰ１は、差動アンプであり、トランジスタＭＰ１１は、電流源を構成し、トランジスタＭＰ１２，ＭＰ１３は差動対を構成し、トランジスタＭＮ１７，ＭＮ１８は能動負荷を構成する。ノードＮ１は、この増幅部ＡＭＰ１の出力ノードである。増幅部ＡＭＰ１では、スイッチＳＷ１４，ＳＷ１５がオン状態になることにより、容量素子２２，２３，Ｃ１６の電圧が設定され、増幅部ＡＭＰ１の動作点が設定される。そしてその後に、増幅部ＡＭＰ１は信号ＳＩＧおよび参照信号ＲＡＭＰに基づいて比較動作を行うようになっている。
増幅部ＡＭＰ２は、増幅部ＡＭＰ１の出力電圧を増幅するように構成される。増幅部ＡＭＰ２は、トランジスタＭＮ２１，ＭＰ２２と、容量素子Ｃ２３と、スイッチＳＷ２４と、トランジスタＭＰ２５とを有している。トランジスタＭＮ２１はＮ型のＭＯＳトランジスタであり、トランジスタＭＰ２２，ＭＰ２５はＰ型のＭＯＳトランジスタである。この増幅部ＡＭＰ２は、電源ノードＮＶＤＤＭ，ＮＶＳＳＭに接続され、電源電圧ＶＤＤＭ，ＶＳＳＭに基づいて動作する。
トランジスタＭＮ２１のゲートはノードＮ１に接続され、ドレインはノードＮ２に接続され、ソースは電源ノードＮＶＳＳＭに接続される。トランジスタＭＰ２２のゲートは容量素子Ｃ２３、スイッチＳＷ２４、およびトランジスタＭＰ２５のゲートに接続され、ソースは電源ノードＮＶＤＤＭに接続され、ドレインはノードＮ２に接続される。容量素子Ｃ２３の一端は電源ノードＮＶＤＤＭに接続され、他端はトランジスタＭＰ２２のゲート、スイッチＳＷ２４、およびトランジスタＭＰ２５のゲートに接続される。スイッチＳＷ２４の一端はトランジスタＭＰ２２のゲート、容量素子Ｃ２３の他端、およびトランジスタＭＰ２５のゲートに接続され、他端はノードＮ２に接続される。スイッチＳＷ２４は、例えばＭＯＳトランジスタを用いて構成され、制御信号ＡＺＮに基づいてオンオフするようになっている。トランジスタＭＰ２５のゲートはトランジスタＭＰ２２のゲート、容量素子Ｃ２３の他端、およびスイッチＳＷ２４の一端に接続され、ソースはノードＮ２に接続され、ドレインは電源ノードＮＶＳＳＭに接続される。
この増幅部ＡＭＰ２は、ソース接地アンプであり、トランジスタＭＰ２２、容量素子Ｃ２３、スイッチＳＷ２４、トランジスタＭＰ２５は、トランジスタＭＮ２１の負荷回路を構成する。トランジスタＭＰ２２は、電流源を構成する。ノードＮ２は、この増幅部ＡＭＰ２の出力ノードである。増幅部ＡＭＰ２では、スイッチＳＷ２４がオン状態になることにより、容量素子Ｃ２３の電圧が設定され、増幅部ＡＭＰ２の動作点が設定される。そしてその後に、増幅部ＡＭＰ２は、増幅部ＡＭＰ１の出力電圧を増幅するようになっている。
増幅部ＡＭＰ３は、増幅部ＡＭＰ２の出力電圧を増幅するように構成される。増幅部ＡＭＰ３は、トランジスタＭＰ３１，ＭＮ３２を有している。トランジスタＭＰ３１はＰ型のＭＯＳトランジスタであり、トランジスタＭＮ３２はＮ型のＭＯＳトランジスタである。この増幅部ＡＭＰ３は、電源ノードＮＶＤＤＭ，ＮＶＳＳＬに接続され、電源電圧ＶＤＤＭ，ＶＳＳＬに基づいて動作する。トランジスタＭＰ３１のゲートはノードＮ２に接続され、ソースは電源ノードＮＶＤＤＭに接続され、ドレインはノードＮ３に接続される。トランジスタＭＮ３２のゲートには制御信号ＳＴＢＴが供給され、ドレインはノードＮ３に接続され、ソースは電源ノードＮＶＳＳＬに接続される。ノードＮ３は、この増幅部ＡＭＰ３の出力ノードである。増幅部ＡＭＰ３では、トランジスタＭＮ３２がオン状態になることにより、ノードＮ３に電源電圧ＶＳＳＬが供給され、このノードＮ３の電圧が初期化される。そしてその後に、増幅部ＡＭＰ３は、増幅部ＡＭＰ２の出力電圧を増幅するようになっている。
増幅部ＡＭＰ４は、増幅部ＡＭＰ３の出力電圧を増幅するように構成される。増幅部ＡＭＰ４は、トランジスタＭＰ４１，ＭＮ４２を有している。トランジスタＭＰ４１はＰ型のＭＯＳトランジスタであり、トランジスタＭＮ４２はＮ型のＭＯＳトランジスタである。この増幅部ＡＭＰ４は、電源ノードＮＶＤＤＬ，ＮＶＳＳＬに接続され、電源電圧ＶＤＤＬ，ＶＳＳＬに基づいて動作する。トランジスタＭＰ４１のゲートはノードＮ３に接続され、ソースは電源ノードＮＶＤＤＬに接続され、ドレインはノードＮ４に接続される。トランジスタＭＮ４２のゲートはノードＮ３に接続され、ドレインはノードＮ４に接続され、ソースは電源ノードＮＶＳＳＬに接続される。この増幅部ＡＭＰ４は、ＣＭＯＳ（Complementary MOS）アンプである。ノードＮ４は、この増幅部ＡＭＰ４の出力ノードであり、カウンタ２５の入力端子に導かれる。
この構成により、比較回路２４では、受光画素Ｐから信号線ＶＳＬおよび容量素子２２を介して供給された信号ＳＩＧ、および参照信号生成部１３から容量素子２３を介して供給された参照信号ＲＡＭＰに基づいて、比較動作を行うことにより信号ＣＰを生成し、ノードＮ４に出力する。また、比較回路２４は、アナログ回路用の電源電圧ＶＤＤＭ，ＶＳＳＭに応じた信号ＳＩＧおよび参照信号ＲＡＭＰに基づいて、デジタル回路用の電源電圧ＶＤＤＬ，ＶＳＳＬに応じた信号ＣＰを生成する、いわゆるレベルシフタの機能をも有している。
カウンタ２５（図３）は、比較回路２４から供給された信号ＣＰに基づいて、撮像制御部１６から供給されたクロック信号ＣＬＫのパルスをカウントするカウント動作を行うように構成される。具体的には、カウンタ２５は、Ｐ相期間ＴＰにおいて、信号ＣＰが遷移するまでクロック信号ＣＬＫのパルスをカウントすることによりカウント値ＣＮＴＰを生成し、このカウント値ＣＮＴＰを、複数のビットを有するデジタルコードとして出力する。また、カウンタ２５は、Ｄ相期間ＴＤにおいて、信号ＣＰが遷移するまでクロック信号ＣＬＫのパルスをカウントすることによりカウント値ＣＮＴＤを生成し、このカウント値ＣＮＴＤを、複数のビットを有するデジタルコードとして出力する。カウンタ２５は、図４に示したように、電源ノードＮＶＤＤＬ，ＮＶＳＳＬに接続され、電源電圧ＶＤＤＬ，ＶＳＳＬに基づいて動作するようになっている。
ラッチ２６は、カウンタ２５から供給されたデジタルコードを一時的に保持するとともに、転送制御部２７からの指示に基づいて、そのデジタルコードをバス配線ＢＵＳに出力するように構成される。
転送制御部２７は、撮像制御部１６から供給された制御信号ＣＴＬに基づいて、複数のＡＤ変換部ＡＤＣのラッチ２６に対して、デジタルコードをバス配線ＢＵＳに順次出力させるように制御するように構成される。読出部２０は、このバス配線ＢＵＳを用いて、複数のＡＤ変換部ＡＤＣから供給された複数のデジタルコードを、画像データＤＴ０として、信号処理部１５に順次転送するようになっている。
信号処理部１５（図１）は、画像データＤＴ０および撮像制御部１６からの指示に基づいて、所定の画像処理を行うことにより画像データＤＴを生成するように構成される。所定の画像処理は、例えば、ＣＤＳ（ＣＤＳ；Correlated Double Sampling）処理を含む。ＣＤＳ処理では、信号処理部１５は、画像データＤＴ０に含まれる、Ｐ相期間ＴＰにおいて得られたカウント値ＣＮＴＰおよびＤ相期間ＴＤにおいて得られたカウント値ＣＮＴＤに基づいて、相関２重サンプリングの原理を利用して、画素値ＶＡＬを生成するようになっている。
撮像制御部１６は、駆動部１２、参照信号生成部１３、読出部２０、および信号処理部１５に制御信号を供給し、これらの回路の動作を制御することにより、撮像装置１の動作を制御するように構成される。具体的には、撮像制御部１６は、駆動部１２に対して制御信号を供給することにより、駆動部１２が、画素ラインＬ単位で、画素アレイ１１における複数の受光画素Ｐを順次駆動するように制御する。また、撮像制御部１６は、参照信号生成部１３に対して制御信号を供給することにより、参照信号生成部１３が参照信号ＲＡＭＰを生成するように制御する。また、撮像制御部１６は、読出部２０に対して制御信号を供給することにより、読出部２０が、信号ＳＩＧに基づいてＡＤ変換を行うことにより画像データＤＴ０を生成するように制御する。また、撮像制御部１６は、信号処理部１５に対して制御信号を供給することにより、信号処理部１５の動作を制御するようになっている。
ここで、受光画素Ｐは、本開示における「受光画素」の一具体例に対応する。信号ＳＩＧは、本開示における「画素信号」の一具体例に対応する。参照信号生成部１３は、本開示における「参照信号生成部」の一具体例に対応する。参照信号ＲＡＭＰは、本開示における「参照信号」の一具体例に対応する。増幅部ＡＭＰ１は、本開示における「第１の増幅部」の一具体例に対応する。ノードＮ１は、本開示における「第１のノード」の一具体例に対応する。増幅部ＡＭＰ２は、本開示における「第２の増幅部」の一具体例に対応する。トランジスタＭＮ２１は、本開示における「第１のトランジスタ」の一具体例に対応する。トランジスタＭＰ２２、容量素子Ｃ２３、スイッチＳＷ２４、およびトランジスタＭＰ２５は、本開示における「第１の負荷回路」の一具体例に対応する。ノードＮ２は、本開示における「第２のノード」の一具体例に対応する。増幅部ＡＭＰ３は、本開示における「第３の増幅部」の一具体例に対応する。トランジスタＭＰ３１は、本開示における「第２のトランジスタ」の一具体例に対応する。トランジスタＭＮ３２は、本開示における「第１のスイッチ」の一具体例に対応する。ノードＮ３は、本開示における「第３のノード」の一具体例に対応する。カウンタ２５は、本開示における「カウンタ」の一具体例に対応する。電源ノードＮＶＤＤＭは、本開示における「第１の電源ノード」の一具体例に対応する。電源ノードＮＶＳＳＭは、本開示における「第２の電源ノード」の一具体例に対応する。電源ノードＮＶＤＤＬは、本開示における「第３の電源ノード」の一具体例に対応する。電源ノードＮＶＳＳＬは、本開示における「第４の電源ノード」の一具体例に対応する。Ｄ相期間ＴＤは、本開示における「第１の期間」の一具体例に対応する。
トランジスタＭＰ２２は、本開示における「第１の負荷トランジスタ」の一具体例に対応する。容量素子Ｃ２３は、本開示における「第１の容量素子」の一具体例に対応する。スイッチＳＷ２４は、本開示における「第２のスイッチ」の一具体例に対応する。トランジスタＭＰ２５は、本開示における「第２の負荷トランジスタ」の一具体例に対応する。トランジスタＭＰ１１は、本開示における「電流源」の一具体例に対応する。トランジスタＭＰ１２は、本開示における「第３のトランジスタ」の一具体例に対応する。トランジスタＭＰ１３は、本開示における「第４のトランジスタ」の一具体例に対応する。容量素子２２は、本開示における「第２の容量素子」の一具体例に対応する。容量素子２３は、本開示における「第３の容量素子」の一具体例に対応する。スイッチＳＷ１４は、本開示における「第３のスイッチ」の一具体例に対応する。スイッチＳＷ１５は、本開示における「第４のスイッチ」の一具体例に対応する。トランジスタＭＮ１７，ＭＮ１８は、本開示における「第２の負荷回路」の一具体例に対応する。
［動作および作用］
続いて、本実施の形態の撮像装置１の動作および作用について説明する。
（全体動作概要）
まず、図１，３を参照して、撮像装置１の全体動作概要を説明する。駆動部１２は、撮像制御部１６からの指示に基づいて、画素ラインＬ単位で、画素アレイ１１における複数の受光画素Ｐを順次駆動する。参照信号生成部１３は、撮像制御部１６からの指示に基づいて、参照信号ＲＡＭＰを生成する。受光画素Ｐは、Ｐ相期間ＴＰにおいて、リセット電圧Ｖresetを信号ＳＩＧとして出力し、Ｄ相期間ＴＤにおいて、受光量に応じた画素電圧Ｖpixを信号ＳＩＧとして出力する。読出部２０は、画素アレイ１１から信号線ＶＳＬを介して供給された信号ＳＩＧ、および撮像制御部１６からの指示に基づいて、画像データＤＴ０を生成する。具体的には、読出部２０において、ＡＤ変換部ＡＤＣは、信号ＳＩＧに基づいて、Ｐ相期間ＴＰにおいてＡＤ変換を行うことによりカウント値ＣＮＴＰを生成し、このカウント値ＣＮＴＰを、複数のビットを有するデジタルコードとして出力する。また、ＡＤ変換部ＡＤＣは、信号ＳＩＧに基づいて、Ｄ相期間ＴＤにおいてＡＤ変換を行うことによりカウント値ＣＮＴＤを生成し、このカウント値ＣＮＴＤを、複数のビットを有するデジタルコードとして出力する。読出部２０は、複数のＡＤ変換部ＡＤＣにより生成された、カウント値ＣＮＴＰを含む複数のデジタルコード、およびカウント値ＣＮＴＤを含む複数のデジタルコードを、バス配線ＢＵＳを介して、順次、画像データＤＴ０として信号処理部１５に供給する。信号処理部１５は、画像データＤＴ０および撮像制御部１６からの指示に基づいて、所定の画像処理を行うことにより画像データＤＴを生成する。
（詳細動作）
撮像装置１において、複数の受光画素Ｐは、受光量に応じて電荷を蓄積し、受光量に応じた画素電圧Ｖpixを含む信号ＳＩＧを生成する。そして、読出部２０は、この信号ＳＩＧに基づいてＡＤ変換を行う。以下に、この動作について詳細に説明する。
図５は、画素アレイ１１における複数の受光画素Ｐを画素ラインＬ単位で走査する動作の一例を表すものである。
撮像装置１は、タイミングｔ０～ｔ１の期間において、画素アレイ１１に対して、垂直方向において上から順に露光開始駆動Ｄ１を行う。具体的には、駆動部１２は、例えば、制御信号ＳＴＲＧ，ＳＲＳＴを生成することにより、画素ラインＬを順次選択し、受光画素ＰにおけるトランジスタＴＲＧ，ＲＳＴを所定の長さの時間だけ順次オン状態にする。これにより、受光画素Ｐでは、フローティングディフュージョンＦＤの電圧およびフォトダイオードＰＤのカソードの電圧が電源電圧ＶＤＤＨに設定される。そして、トランジスタＴＲＧ，ＲＳＴがオフ状態になると、フォトダイオードＰＤは、受光量に応じて電荷を蓄積し始める。このようにして、複数の受光画素Ｐでは、露光期間Ｔが順次開始する。
そして、撮像装置１は、タイミングｔ２～ｔ３の期間において、画素アレイ１１に対して、垂直方向において上から順に読出駆動Ｄ２を行う。具体的には、駆動部１２は、後述するように、制御信号ＳＴＲＧ，ＳＲＳＴ，ＳＳＥＬを生成することにより、画素ラインＬを順次選択する。これにより、受光画素Ｐは、Ｐ相期間ＴＰにおいてリセット電圧Ｖresetを信号ＳＩＧとして出力し、Ｄ相期間ＴＤにおいて画素電圧Ｖpixを信号ＳＩＧとして出力する。読出部２０は、受光画素Ｐが出力した、リセット電圧Ｖresetおよび画素電圧Ｖpixを含む信号ＳＩＧに基づいてＡＤ変換を行う。
撮像装置１は、このような露光開始駆動Ｄ１および読出駆動Ｄ２を繰り返す。これにより、撮像装置１では、一連の撮像画像が得られる。
次に、読出駆動Ｄ２について、詳細に説明する。以下に、ある受光画素Ｐに着目し、この受光画素Ｐおよびその受光画素Ｐに接続されたＡＤ変換部ＡＤＣの動作について詳細に説明する。
図６は、読出駆動Ｄ２の一動作例を表すものであり、（Ａ）は制御信号ＳＳＥＬの波形を示し、（Ｂ）は制御信号ＳＲＳＴの波形を示し、（Ｃ）は制御信号ＳＴＲＧの波形を示し、（Ｄ）は制御信号ＡＺＳＷの波形を示し、（Ｅ）は制御信号ＳＴＢＴの波形を示し、（Ｆ）は信号ＳＩＧの波形を示し、（Ｇ）は参照信号ＲＡＭＰの波形を示し、（Ｈ）はＡＤ変換部ＡＤＣの比較回路２４におけるトランジスタＭＰ１２のゲート電圧Ｖｇの波形を示し、（Ｉ）は比較回路２４のノードＮ１における電圧ＶＮ１の波形を示し、（Ｊ）はノードＮ２における電圧ＶＮ２の波形を示し、（Ｋ）はノードＮ３における電圧ＶＮ３の波形を示し、（Ｌ）はノードＮ４における信号ＣＰの波形を示す。制御信号ＡＺＮの波形は、制御信号ＡＺＳＷの波形（図６（Ｄ））と同様である。
撮像装置１では、ある水平期間（Ｈ）において、まず、受光画素Ｐがリセット動作を行うことによりリセット電圧Ｖresetを出力し、ＡＤ変換部ＡＤＣがＰ相期間ＴＰにおいてそのリセット電圧Ｖresetに基づいてＡＤ変換を行う。そして、その後に受光画素Ｐが電荷転送動作を行うことにより画素電圧Ｖpixを出力し、ＡＤ変換部ＡＤＣがＤ相期間ＴＤにおいてその画素電圧Ｖpixに基づいてＡＤ変換を行う。以下にこの動作について詳細に説明する。
まず、タイミングｔ１１において、水平期間Ｈが開始すると、駆動部１２は、制御信号ＳＳＥＬの電圧を低レベルから高レベルに変化させる（図６（Ａ））。これにより、受光画素Ｐでは、トランジスタＳＥＬがオン状態になり、受光画素Ｐが信号線ＶＳＬと電気的に接続される。また、このタイミングｔ１１において、駆動部１２は、制御信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図６（Ｂ））。これにより、受光画素Ｐでは、トランジスタＲＳＴがオン状態になり、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤＨに設定される（リセット動作）。そして、受光画素Ｐは、このときのフローティングディフュージョンＦＤの電圧に対応する電圧（リセット電圧Ｖreset）を出力する。このようにして、信号ＳＩＧの電圧がリセット電圧Ｖresetになる（図６（Ｆ））。
また、このタイミングｔ１１において、参照信号生成部１３は、参照信号ＲＡＭＰを電圧Ｖ１にする（図６（Ｇ））。また、このタイミングｔ１１において、撮像制御部１６は、制御信号ＡＺＳＷ，ＡＺＮの電圧を低レベルから高レベルに変化させる（図６（Ｄ））。これにより、ＡＤ変換部ＡＤＣの比較回路２４では、スイッチＳＷ１４，ＳＷ１５，ＳＷ２４がともにオン状態になる。スイッチＳＷ１４がオン状態になることにより、トランジスタＭＰ１２のゲート電圧Ｖｇが、トランジスタＭＰ１２のドレイン電圧と同じ電圧（電圧Ｖ２）になり（図６（Ｈ））、容量素子２２，２３の電圧が設定される。同様に、スイッチＳＷ１５がオン状態になることにより、トランジスタＭＰ１３のゲート電圧が、トランジスタＭＰ１３のドレイン電圧と同じ電圧になり、容量素子Ｃ１６の電圧が設定され、ノードＮ１の電圧ＶＮ１が電圧Ｖ３になる（図６（Ｉ））。また、スイッチＳＷ２４がオン状態になることにより、トランジスタＭＰ２２のゲート電圧が、トランジスタＭＰ２２のドレイン電圧と同じ電圧になり、容量素子Ｃ２３の電圧が設定され、電圧ＶＮ２が電圧Ｖ４になる（図６（Ｊ））。このようにして、比較回路２４では、動作点が設定される。
次に、タイミングｔ１２において、駆動部１２は、制御信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図６（Ｂ））。これにより、受光画素Ｐでは、トランジスタＲＳＴがオフ状態になり、リセット動作が終了する。
次に、タイミングｔ１３において、撮像制御部１６は、制御信号ＡＺＳＷ，ＡＺＮの電圧を高レベルから低レベルに変化させる（図６（Ｄ））。これにより、ＡＤ変換部ＡＤＣの比較回路２４では、スイッチＳＷ１４，ＳＷ１５，ＳＷ２４がともにオフ状態になり、動作点の設定動作が終了する。比較回路２４は、これ以降、ゲート電圧Ｖｇと、電圧Ｖ２とを比較するように動作する。
次に、タイミングｔ１４において、参照信号生成部１３は、参照信号ＲＡＭＰの電圧を電圧Ｖ１から電圧Ｖ５に低下させる（図６（Ｇ））。これにより、ＡＤ変換部ＡＤＣの比較回路２４では、トランジスタＭＰ１２のゲート電圧Ｖｇが電圧Ｖ２より低くなるので（図６（Ｈ））、ノードＮ１の電圧ＶＮ１が下降して電源電圧ＶＳＳＭになり（図６（Ｉ））、ノードＮ２の電圧ＶＮ２が上昇する（図６（Ｊ））。このように、電圧ＶＮ２が上昇することにより、トランジスタＭＰ２５のソース電圧がトランジスタＭＰ２５のゲート電圧より高くなり、トランジスタＭＰ２５がオン状態になる。その結果、電圧ＶＮ２は、トランジスタＭＰ２５により、電源電圧ＶＤＤＭよりやや低い電圧にクランプされる。
また、このタイミングｔ１４において、撮像制御部１６は、制御信号ＳＴＢＴの電圧を低レベルから高レベルに変化させる（図６（Ｅ））。これにより、ＡＤ変換部ＡＤＣの比較回路２４では、トランジスタＭＮ３２がオン状態になり、ノードＮ３の電圧ＶＮ３が、電源電圧ＶＳＳＬに設定される（図６（Ｋ））。このとき、ノードＮ２の電圧ＶＮ２は電源電圧ＶＤＤＭに近い電圧であるので、トランジスタＭＰ３１はオフ状態であるため、増幅部ＡＭＰ３に電流は流れない。このように電圧ＶＮ３が電源電圧ＶＳＳＬに設定されることにより、ノードＮ４における信号ＣＰの電圧は高レベル（電源電圧ＶＤＤＬ）になる（図６（Ｌ））。このようにして、電圧ＶＮ３が初期化され、信号ＣＰの電圧が初期化される。
次に、タイミングｔ１５において、撮像制御部１６は、制御信号ＳＴＢＴの電圧を高レベルから低レベルに変化させる（図６（Ｅ））。これにより、ＡＤ変換部ＡＤＣの比較回路２４では、トランジスタＭＮ３２がオフ状態になる。
次に、タイミングｔ１６～ｔ１８の期間（Ｐ相期間ＴＰ）において、ＡＤ変換部ＡＤＣは、リセット電圧Ｖresetに基づいてＡＤ変換を行う。具体的には、まず、タイミングｔ１６において、参照信号生成部１３は、参照信号ＲＡＭＰの電圧を、電圧Ｖ５から所定の変化度合いで上昇させ始める（図６（Ｇ））。これに応じて、ＡＤ変換部ＡＤＣの比較回路２４では、トランジスタＭＰ１２のゲート電圧Ｖｇが上昇し始める（図６（Ｈ））。また、このタイミングｔ１６において、撮像制御部１６は、クロック信号ＣＬＫの生成を開始する。ＡＤ変換部ＡＤＣのカウンタ２５は、カウント動作を行うことにより、このクロック信号ＣＬＫのパルスをカウントする。
そして、タイミングｔ１７において、ゲート電圧Ｖｇが電圧Ｖ２を上回る（図６（Ｈ））。これにより、ＡＤ変換部ＡＤＣの比較回路２４では、ノードＮ１の電圧ＶＮ１が低レベル（電源電圧ＶＳＳＭ）から高レベル（電源電圧ＶＤＤＭ）に変化し（図６（Ｉ））、ノードＮ２の電圧ＶＮ２が高レベル（電源電圧ＶＤＤＭよりやや低い電圧）から低レベル（電源電圧ＶＳＳＭ）に変化し（図６（Ｊ））、ノードＮ３の電圧ＶＮ３が低レベル（電源電圧ＶＳＳＬ）から高レベル（電源電圧ＶＤＤＭ）に変化し（図６（Ｋ））、信号ＣＰの電圧が高レベル（電源電圧ＶＤＤＬ）から低レベル（電源電圧ＶＳＳＬ）に変化する（図６（Ｌ））。すなわち、比較回路２４は、ゲート電圧Ｖｇと電圧Ｖ２とを比較し、ゲート電圧Ｖｇがこの電圧Ｖ２を上回ったので、信号ＣＰの電圧を高レベルから低レベルに変化させる。ＡＤ変換部ＡＤＣのカウンタ２５は、この信号ＣＰの遷移に基づいて、カウント動作を停止する。このときのカウンタ２５のカウント値（カウント値ＣＮＴＰ）は、リセット電圧Ｖresetに応じた値である。ＡＤ変換部ＡＤＣのラッチ２６は、このカウント値ＣＮＴＰを保持する。そして、カウンタ２５は、カウント値をリセットする。
次に、タイミングｔ１８において、参照信号生成部１３は、Ｐ相期間ＴＰの終了に伴い、参照信号ＲＡＭＰの電圧を電圧Ｖ１に設定する。また、撮像制御部１６は、このタイミングｔ１８において、クロック信号ＣＬＫの生成を停止する。そして、このタイミングｔ１８以降の期間において、読出部２０は、ラッチ２６に保持されたカウント値ＣＮＴＰを、画像データＤＴ０として、信号処理部１５に供給する。
そして、このタイミングｔ１８において、駆動部１２は、制御信号ＳＴＲＧの電圧を低レベルから高レベルに変化させる（図６（Ｃ））。これにより、受光画素Ｐでは、トランジスタＴＲＧがオン状態になり、フォトダイオードＰＤで発生した電荷がフローティングディフュージョンＦＤに転送される（電荷転送動作）。そして、受光画素Ｐは、このときのフローティングディフュージョンＦＤの電圧に対応する電圧（画素電圧Ｖpix）を出力する。このようにして、信号ＳＩＧの電圧が画素電圧Ｖpixになる（図６（Ｆ））。この図６では、互いに異なる２つの画素電圧Ｖpix（電圧Ｖpix1，Ｖpix2）の例を示している。電圧Ｖpix1は、受光画素Ｐにおける受光量が少ない場合における画素電圧Ｖpixであり、電圧Ｖpix2は、受光画素Ｐにおける受光量が多い場合における画素電圧Ｖpixである。このように信号ＳＩＧの電圧が低下することにより、ＡＤ変換部ＡＤＣの比較回路２４では、トランジスタＭＰ１２のゲート電圧Ｖｇが低下する（図６（Ｈ））。ゲート電圧Ｖｇは、画素電圧Ｖpixに応じた電圧だけ変化する。このようにゲート電圧Ｖｇが低下することにより、ＡＤ変換部ＡＤＣの比較回路２４では、ノードＮ１の電圧ＶＮ１が下降して電源電圧ＶＳＳＭになり（図６（Ｉ））、ノードＮ２の電圧ＶＮ２が上昇する（図６（Ｊ））。このように、電圧ＶＮ２が上昇することにより、トランジスタＭＰ２５のソース電圧がトランジスタＭＰ２５のゲート電圧より高くなり、トランジスタＭＰ２５がオン状態になる。その結果、電圧ＶＮ２は、トランジスタＭＰ２５により、電源電圧ＶＤＤＭよりやや低い電圧にクランプされる。電圧ＶＮ２が電源電圧ＶＤＤＭよりやや低い電圧になることにより、トランジスタＭＰ３１はオフ状態になり、ノードＮ３はフローティング状態になる。よって、ノードＮ３の電圧は高レベル（電源電圧ＶＤＤＭ）を維持し（図６（Ｋ））、信号ＣＰの電圧は低レベル（電源電圧ＶＳＳＬ）を維持する（図６（Ｌ））。
次に、タイミングｔ１９において、駆動部１２は、制御信号ＳＴＲＧの電圧を高レベルから低レベルに変化させる（図６（Ｃ））。これにより、受光画素Ｐでは、トランジスタＴＲＧがオフ状態になり、電荷転送動作が終了する。
次に、タイミングｔ２０において、参照信号生成部１３は、参照信号ＲＡＭＰの電圧を電圧Ｖ１から電圧Ｖ５に低下させる（図６（Ｇ））。これにより、ＡＤ変換部ＡＤＣの比較回路２４では、トランジスタＭＰ１２のゲート電圧Ｖｇが低下する（図６（Ｈ））。
また、このタイミングｔ２０において、撮像制御部１６は、制御信号ＳＴＢＴの電圧を低レベルから高レベルに変化させる（図６（Ｅ））。これにより、ＡＤ変換部ＡＤＣの比較回路２４では、トランジスタＭＮ３２がオン状態になり、ノードＮ３の電圧ＶＮ３が、電源電圧ＶＳＳＬに設定される（図６（Ｋ））。このとき、ノードＮ２の電圧ＶＮ２は電源電圧ＶＤＤＭに近い電圧であるので、トランジスタＭＰ３１はオフ状態であるため、増幅部ＡＭＰ３に電流は流れない。このように電圧ＶＮ３が電源電圧ＶＳＳＬに設定されることにより、ノードＮ４における信号ＣＰの電圧は高レベル（電源電圧ＶＤＤＬ）になる（図６（Ｌ））。このようにして、電圧ＶＮ３が初期化され、信号ＣＰの電圧が初期化される。
次に、タイミングｔ２１において、撮像制御部１６は、制御信号ＳＴＢＴの電圧を高レベルから低レベルに変化させる（図６（Ｅ））。これにより、ＡＤ変換部ＡＤＣの比較回路２４では、トランジスタＭＮ３２がオフ状態になる。
次に、タイミングｔ２２～ｔ２４の期間（Ｄ相期間ＴＤ）において、ＡＤ変換部ＡＤＣは、画素電圧Ｖpixに基づいてＡＤ変換を行う。具体的には、まず、タイミングｔ２２において、参照信号生成部１３は、参照信号ＲＡＭＰの電圧を、電圧Ｖ５から所定の変化度合いで上昇させ始める（図６（Ｇ））。これに応じて、ＡＤ変換部ＡＤＣの比較回路２４では、トランジスタＭＰ１２のゲート電圧Ｖｇが上昇し始める（図６（Ｈ））。また、このタイミングｔ２２において、撮像制御部１６は、クロック信号ＣＬＫの生成を開始する。ＡＤ変換部ＡＤＣのカウンタ２５は、カウント動作を行うことにより、このクロック信号ＣＬＫのパルスをカウントする。
画素電圧Ｖpixが電圧Ｖpix1である場合には、タイミングｔ２３において、ゲート電圧Ｖｇが電圧Ｖ２を上回る（図６（Ｈ））。これにより、ＡＤ変換部ＡＤＣの比較回路２４では、ノードＮ１の電圧ＶＮ１が低レベル（電源電圧ＶＳＳＭ）から高レベル（電源電圧ＶＤＤＭ）に変化し（図６（Ｉ））、ノードＮ２の電圧ＶＮ２が高レベル（電源電圧ＶＤＤＭよりやや低い電圧）から低レベル（電源電圧ＶＳＳＭ）に変化し（図６（Ｊ））、ノードＮ３の電圧ＶＮ３が低レベル（電源電圧ＶＳＳＬ）から高レベル（電源電圧ＶＤＤＭ）に変化し（図６（Ｋ））、信号ＣＰの電圧が高レベル（電源電圧ＶＤＤＬ）から低レベル（電源電圧ＶＳＳＬ）に変化する（図６（Ｌ））。すなわち、比較回路２４は、ゲート電圧Ｖｇと電圧Ｖ２とを比較し、ゲート電圧Ｖｇが電圧Ｖ２を上回ったので、信号ＣＰの電圧を高レベルから低レベルに変化させる。
また、画素電圧Ｖpixが電圧Ｖpix2である場合には、タイミングｔ２４において、ゲート電圧Ｖｇが電圧Ｖ２を上回る（図６（Ｈ））。これにより、ＡＤ変換部ＡＤＣの比較回路２４は、同様に、信号ＣＰの電圧を高レベルから低レベルに変化させる（図６（Ｉ）～（Ｌ））。
ＡＤ変換部ＡＤＣのカウンタ２５は、この信号ＣＰの遷移に基づいて、カウント動作を停止する。このときのカウンタ２５のカウント値（カウント値ＣＮＴＤ）は、画素電圧Ｖpixに応じた値である。ＡＤ変換部ＡＤＣのラッチ２６は、このカウント値ＣＮＴＤを保持する。そして、カウンタ２５は、カウント値をリセットする。
次に、タイミングｔ２５において、参照信号生成部１３は、Ｄ相期間ＴＤの終了に伴い、参照信号ＲＡＭＰの電圧を電圧Ｖ１に設定する（図６（Ｇ））。また、撮像制御部１６は、このタイミングｔ２５において、クロック信号ＣＬＫの生成を停止する。そして、このタイミングｔ２５以降の期間において、読出部２０は、ラッチ２６に保持されたカウント値ＣＮＴＤを、画像データＤＴ０として、信号処理部１５に供給する。
そして、駆動部１２は、このタイミングｔ２５において、制御信号ＳＳＥＬの電圧を高レベルから低レベルに変化させる（図６（Ａ））。これにより、受光画素Ｐでは、トランジスタＳＥＬがオフ状態になり、受光画素Ｐが信号線ＶＳＬから電気的に切り離される。
このようにして、読出部２０は、カウント値ＣＮＴＰ，ＣＮＴＤを含む画像データＤＴ０を信号処理部１５に供給する。信号処理部１５は、例えば画像データＤＴ０に含まれるカウント値ＣＮＴＰ，ＣＮＴＤに基づいて、相関２重サンプリングの原理を利用して、画素値ＶＡＬを生成する。具体的には、信号処理部１５は、例えば、カウント値ＣＮＴＤからカウント値ＣＮＴＰを減算することにより、画素値ＶＡＬを生成する。このように、信号処理部１５は、所定の処理を行うことにより、画像データＤＴを生成する。
このように撮像装置１では、Ｐ相期間ＴＰにおいてリセット電圧Ｖresetに基づいてカウント動作を行うことによりカウント値ＣＮＴＰを取得し、Ｄ相期間ＴＤにおいて画素電圧Ｖpixに基づいてカウント動作を行うことによりカウント値ＣＮＴＤを取得するようにした。そして、撮像装置１では、カウント値ＣＮＴＰ，ＣＮＴＤに基づいて、相関２重サンプリングの原理を利用して、画素値ＶＡＬを生成するようにした。撮像装置１では、このような相関２重サンプリングを行うようにしたので、画素電圧Ｖpixに含まれるノイズ成分を取り除くことができ、その結果、撮像画像の画質を高めることができる。
撮像装置１では、図４に示したように、増幅部ＡＭＰ３を電源ノードＮＶＤＤＭに接続するようにした。また、増幅部ＡＭＰ３のトランジスタＭＰ３１のソースを電源ノードＮＶＤＤＭに接続するとともに、ノードＮ３の電圧を初期化するトランジスタＭＮ３２を設けるようにした。これにより、以下に比較例と対比して説明するように、電源電圧ＶＤＤＭ，ＶＤＤＬが揺れたときの、カウンタ２５におけるカウント値への影響を抑えることができる。
（比較例）
次に、比較例に係る撮像装置１Ｒについて説明する。本比較例は、比較回路２４の構成が、本実施の形態とは異なるものである。その他の構成は、本実施の形態に係る撮像装置１（図１，３など）と同様である。
図７は、撮像装置１Ｒに係る比較回路２４Ｒの一構成例を表すものである。比較回路２４Ｒは、増幅部ＡＭＰ２Ｒ，ＡＭＰ３Ｒを有している。
増幅部ＡＭＰ２Ｒは、トランジスタＭＮ２１，ＭＰ２２と、容量素子Ｃ２３と、スイッチＳＷ２４とを有している。すなわち、増幅部ＡＭＰ２Ｒは、本実施の形態に係る比較回路２４（図４）の増幅部ＡＭＰ３から、トランジスタＭＰ２５を省いたものである。
増幅部ＡＭＰ３Ｒは、トランジスタＭＰ３３，ＭＮ３４を有している。トランジスタＭＰ３３はＰ型のＭＯＳトランジスタであり、トランジスタＭＮ３４はＮ型のＭＯＳトランジスタである。この増幅部ＡＭＰ３Ｒは、電源ノードＮＶＤＤＬ，ＮＶＳＳＬに接続され、電源電圧ＶＤＤＬ，ＶＳＳＬに基づいて動作する。すなわち、本実施の形態に係る比較回路２４（図４）では、増幅部ＡＭＰ３は電源ノードＮＶＤＤＭに接続されるようにしたが、本比較例に係る比較回路２４Ｒでは、増幅部ＡＭＰ３Ｒは電源ノードＮＶＤＤＬに接続される。トランジスタＭＰ３３のゲートはノードＮ２に接続され、ソースは電源ノードＮＶＤＤＬに接続され、ドレインはノードＮ３に接続される。トランジスタＭＮ３４のゲートはノードＮ２に接続され、ドレインはノードＮ３に接続され、ソースは電源ノードＮＶＳＳＬに接続される。増幅部ＡＭＰ３Ｒは、本実施の形態に係る比較回路２４（図４）の増幅部ＡＭＰ３Ｒとは異なり、ＣＭＯＳアンプである。
このように、比較回路２４Ｒでは、増幅部ＡＭＰ１，ＡＭＰ２Ｒは、電源電圧ＶＤＤＭ，ＶＳＳＭに基づいて動作し、増幅部ＡＭＰ３Ｒ，ＡＭＰ４は、電源電圧ＶＤＤＬ，ＶＳＳＬに基づいて動作する。
増幅部ＡＭＰ３Ｒは、ＣＭＯＳアンプであるので、入力電圧である電圧ＶＮ２が、ＣＭＯＳアンプの論理しきい値よりも高い場合に、出力電圧である電圧ＶＮ３を低レベルにし、電圧ＶＮ２が論理しきい値よりも低い場合に、電圧ＶＮ３を高レベルにする。この論理しきい値は、例えば、電源電圧ＶＤＤＬおよび電源電圧ＶＳＳＬの中間電圧程度に設定される。
電源電圧ＶＤＤＬは、デジタル回路に供給されるので、電源電圧ＶＤＤＬには、例えばスイッチングノイズなどの多くのノイズが生じる。電源電圧ＶＤＤＬが揺れると、論理しきい値もまた揺れる。これにより、例えば、ノードＮ２の電圧ＶＮ２のスルーレートが低い場合には、電源電圧ＶＤＤＬの揺れに応じて、電圧ＶＮ３の遷移タイミングがずれるおそれがある。特に、この例では、ノイズを低減するために、増幅部ＡＭＰ１の出力ノードであるノードＮ１に容量素子Ｃ１９を設けているので、ノードＮ１の電圧ＶＮ１のスルーレートが低く、その結果、ノードＮ２の電圧ＶＮ２のスルーレートが低い。この電圧ＶＮ２は、電源電圧ＶＤＤＬに基づいて動作する回路のうちの初段回路である増幅部ＡＭＰ３Ｒに入力される。このように電圧ＶＮ２のスルーレートが低いので、電源電圧ＶＤＤＬの揺れに応じて、電圧ＶＮ３の遷移タイミングがずれてしまう。その結果、カウンタ２５におけるカウント値がずれてしまい、受光量に応じた画素値ＶＡＬもまた、本来の値からずれてしまう。
一方、本実施の形態に係る比較回路２４（図４）では、増幅部ＡＭＰ３を電源ノードＮＶＤＤＭに接続するようにした。これにより、３つの増幅部ＡＭＰ１，ＡＭＰ２，ＡＭＰ３が電源電圧ＶＤＤＭに基づいて動作するので、電源電圧ＶＤＤＬに基づいて動作する回路のうちの初段回路である増幅部ＡＭＰ４に入力される電圧ＶＮ３のスルーレートを高くすることができる。よって、比較回路２４では、電源電圧ＶＤＤＬが揺れた場合でも、その揺れに応じて、電圧ＶＮ３の遷移タイミングがずれるおそれを低減することができるので、電源電圧ＶＤＤＬの揺れが画素値ＶＡＬにおよぼす影響を低減することができる。
また、本実施の形態に係る比較回路２４では、増幅部ＡＭＰ３のトランジスタＭＰ３１のソースを電源ノードＮＶＤＤＭに接続するとともに、ノードＮ３の電圧を初期化するトランジスタＭＮ３２を設けるようにした。これにより、増幅部ＡＭＰ３は、入力電圧であるノードＮ２の電圧ＶＮ２に基づいて、トランジスタＭＰ３１のみがオンオフすることにより動作する。具体的には、増幅部ＡＭＰ３は、電源ノードＮＶＤＤＭから見たノードＮ２の電圧と、トランジスタＭＰ３１のしきい値電圧Ｖｔｈとの大小関係に基づいて動作する。よって、比較回路２４では、例えばアナログ回路用の電源電圧ＶＤＤＭが揺れた場合でも、この電源電圧ＶＤＤＭの揺れが電圧ＶＮ３の遷移タイミングにおよぼす影響を低減することができるので、電源電圧ＶＤＤＭの揺れが画素値ＶＡＬにおよぼす影響を低減することができる。
特に、この例では、ノードＮ２の電圧ＶＮ２が高レベルである場合に、この電圧ＶＮ２がトランジスタＭＰ２５によりクランプされるようにしている。これにより、ノードＮ２の電圧ＶＮ２が高レベルである場合でも、電流源であるトランジスタＭＰ２２のドレイン・ソース電圧をある程度確保することができる。このトランジスタＭＰ２５のゲート電圧は、容量素子Ｃ２３により設定された電圧である。この容量素子Ｃ２３の両端間の電圧は維持されるので、例えば、電源電圧ＶＤＤＭが揺れると、トランジスタＭＰ２５のゲート電圧もまた同様に揺れることとなる。これにより、トランジスタＭＰ２５によりクランプされた電圧ＶＮ２もまた、電源電圧ＶＤＤＭと同様に揺れる。このように、トランジスタＭＰ３１のソース電圧およびゲート電圧は、互いに同じように揺れる。これにより、以下に説明するように、電源電圧ＶＤＤＭの揺れが電圧ＶＮ３の遷移タイミングのずれにおよぼす影響を低減することができる。
図８は、図６に示したタイミングｔ２４付近における、ノードＮ２での電圧ＶＮ２、およびノードＮ３での電圧ＶＮ３の波形（部分Ｗ１）の一例を表すものである。なお、電源電圧ＶＤＤＭが揺れている場合でも、電圧ＶＮ２、ＶＮ３が遷移する短い期間では、電源電圧ＶＤＤＭはほとんど変化しないとみなせるので、この図８では、電源電圧ＶＤＤＭを直流電圧として描いている。電源電圧ＶＤＤＭは揺れているので、様々な電圧をとり得る。図８（Ａ）では、電源電圧ＶＤＤＭを３つの電圧レベルで示している。
タイミングｔ２４において遷移が生じる前には、図６に示したように、電圧ＶＮ２は、トランジスタＭＰ２５により、電源電圧ＶＤＤＭよりやや低い電圧にクランプされている。このクランプされた電圧ＶＮ２は、図８（Ａ）に示したように、電源電圧ＶＤＤＭが高い場合には高くなり、電源電圧ＶＤＤＭが低い場合には低くなる。
そして、電圧ＶＮ２が高レベルから低レベルに向かって変化し、電圧ＶＮ２が、電源電圧ＶＤＤＭよりトランジスタＭＰ３１のしきい値電圧Ｖｔｈの絶対値の分だけ低い電圧（ＶＤＤＭ－｜Ｖｔｈ｜）を下回ると、増幅部ＡＭＰ３のトランジスタＭＰ３１は、オン状態になる。このように、増幅部ＡＭＰ３は、電源ノードＮＶＤＤＭから見たノードＮ２の電圧と、トランジスタＭＰ３１のしきい値電圧Ｖｔｈとの大小関係に基づいて動作する。よって、図８（Ａ）に示したように、電源電圧ＶＤＤＭが高い場合には、トランジスタＭＰ３１がオン状態になるときの電圧ＶＮ２は高く、電源電圧ＶＤＤＭが低い場合には、トランジスタＭＰ３１がオン状態になるときの電圧ＶＮ２は低い。これにより、トランジスタＭＰ３１は、電源電圧ＶＤＤＭによらず、ほぼ同じタイミングでオン状態になり、その結果、増幅部ＡＭＰ３は、ほぼ同じタイミングで、電圧ＶＮ３を低レベルから高レベルに変化させる。
このように比較回路２４では、電源電圧ＶＤＤＭの揺れが電圧ＶＮ３の遷移タイミングにおよぼす影響を低減することができるので、電源電圧ＶＤＤＭの揺れが画素値ＶＡＬにおよぼす影響を低減することができる。
このように、撮像装置１では、増幅部ＡＭＰ１～ＡＭＰ３を設けるようにした。増幅部ＡＭＰ１は、電源ノードＮＶＤＤＭおよび電源ノードＮＶＳＳＭに接続され、信号ＳＩＧおよび参照信号ＲＡＭＰに基づいて比較動作を行い、その比較結果に応じた信号をノードＮ１に出力するようにした。増幅部ＡＭＰ２は、ノードＮ１に接続されたゲートと、ノードＮ２に接続されたドレインと、電源ノードＮＶＳＳＭに接続されたソースとを有するトランジスタＭＮ２１と、電源ノードＮＶＤＤＭおよびノードＮ２に接続された負荷回路（トランジスタＭＰ２２、容量素子Ｃ２３、スイッチＳＷ２４、およびトランジスタＭＰ２５）とを有するようにした。増幅部ＡＭＰ３は、ノードＮ２に接続されたゲートと、電源ノードＮＶＤＤＭに接続されたソースと、ノードＮ３に接続されたドレインとを有するトランジスタＭＰ３１と、オン状態になることによりノードＮ３に電源電圧ＶＳＳＬを印加するトランジスタＭＮ３２とを有するようにした。これにより、上述したように、電源電圧ＶＤＤＭ，ＶＤＤＬの揺れが電圧ＶＮ３の遷移タイミングにおよぼす影響を低減することができる。その結果、撮像装置１では、電源電圧ＶＤＤＭ、ＶＤＤＬの揺れが画素値ＶＡＬにおよぼす影響を低減することができるので、撮像画像の画質を高めることができる。
また、撮像装置では、電源ノードＮＶＤＤＭに接続されたソースと、ゲートと、ノードＮ２に接続されたドレインとを有するトランジスタＭＰ２２と、電源ノードＮＶＤＤＭに接続された第１の端子と、トランジスタＭＰ２２のゲートに接続された第２の端子とを有する容量素子Ｃ２３と、オン状態になることによりトランジスタＭＰ２２のゲートとノードＮ２とを接続するスイッチＳＷ２４と、ノードＮ２に接続されたソースと、トランジスタＭＰ２２のゲートに接続されたゲートと、電源ノードＮＶＳＳＭに接続されたドレインとを有するトランジスタＭＰ２５とを設けるようにした。これにより、上述したように、電源電圧ＶＤＤＭの揺れが電圧ＶＮ３の遷移タイミングにおよぼす影響を低減することができる。その結果、撮像装置１では、電源電圧ＶＤＤＭの揺れが画素値ＶＡＬにおよぼす影響を低減することができるので、撮像画像の画質を高めることができる。
［効果］
以上のように本実施の形態では、増幅部ＡＭＰ１～ＡＭＰ３を設けるようにした。増幅部ＡＭＰ１は、電源ノードＮＶＤＤＭおよび電源ノードＮＶＳＳＭに接続され、信号ＳＩＧおよび参照信号ＲＡＭＰに基づいて比較動作を行い、その比較結果に応じた信号をノードＮ１に出力するようにした。増幅部ＡＭＰ２は、ノードＮ１に接続されたゲートと、ノードＮ２に接続されたドレインと、電源ノードＮＶＳＳＭに接続されたソースとを有するトランジスタＭＮ２１と、電源ノードＮＶＤＤＭおよびノードＮ２に接続された負荷回路（トランジスタＭＰ２２、容量素子Ｃ２３、スイッチＳＷ２４、およびトランジスタＭＰ２５）とを有するようにした。増幅部ＡＭＰ３は、ノードＮ２に接続されたゲートと、電源ノードＮＶＤＤＭに接続されたソースと、ノードＮ３に接続されたドレインとを有するトランジスタＭＰ３１と、オン状態になることによりノードＮ３に電源電圧ＶＳＳＬを印加するトランジスタＭＮ３２とを有するようにした。これにより、撮像画像の画質を高めることができる。
本実施の形態では、電源ノードＮＶＤＤＭに接続されたソースと、ゲートと、ノードＮ２に接続されたドレインとを有するトランジスタＭＰ２２と、電源ノードＮＶＤＤＭに接続された第１の端子と、トランジスタＭＰ２２のゲートに接続された第２の端子とを有する容量素子Ｃ２３と、オン状態になることによりトランジスタＭＰ２２のゲートとノードＮ２とを接続するスイッチＳＷ２４と、ノードＮ２に接続されたソースと、トランジスタＭＰ２２のゲートに接続されたゲートと、電源ノードＮＶＳＳＭに接続されたドレインとを有するトランジスタＭＰ２５とを設けるようにした。これにより、撮像画像の画質を高めることができる。
［変形例１］
上記実施の形態では、図４に示したように、トランジスタＭＰ２５を設け、電圧ＶＮ２をクランプするようにしたが、図９に示した比較回路２４Ａのように、より確実にクランプさせるようにするための回路を付加してもよい。比較回路２４Ａは、スイッチＳＷ１９，ＳＷ２６を有している。スイッチＳＷ１９の一端はノードＮ１に接続され、他端は電源ノードＮＶＳＳＭに接続される。スイッチＳＷ１９は、例えばＭＯＳトランジスタを用いて構成され、制御信号ＳＷＡに基づいてオンオフする。スイッチＳＷ２６の一端は電源ノードＮＶＤＤＭに接続され、他端はノードＮ３に接続される。スイッチＳＷ２６は、例えばＭＯＳトランジスタを用いて構成され、制御信号ＳＷＢに基づいてオンオフする。この制御信号ＳＷＡ，ＳＷＢは、例えば、制御信号ＳＴＢＴと同様の波形にすることができる。図１０は、本変形例に係る撮像装置の一動作例を表すものである。タイミングｔ１４～ｔ１５の期間において、スイッチＳＷ１９，ＳＷ２６はオン状態になる。これにより、ノードＮ１の電圧ＶＮ１が電源電圧ＶＳＳＭに設定されるとともに（図１０（Ｉ））、ノードＮ２の電圧ＶＮ２が電源電圧ＶＤＤＭに設定される（図１０（Ｊ））。このように、ノードＮ２の電圧ＶＮ２が電源電圧ＶＤＤＭに設定されることにより、トランジスタＭＰ２５のソース電圧が十分に高くなるので、トランジスタＭＰ２５がオン状態になる。よって、タイミングｔ１５において、スイッチＳＷ２６がオフ状態になると、ノードＮ２の電圧ＶＮ２は、このトランジスタＭＰ２５により、電源電圧ＶＤＤＭよりやや低い電圧にクランプされる。タイミングｔ２０～ｔ２１の期間においても同様である。これにより、タイミングｔ２１において、スイッチＳＷ２６がオフ状態になると、ノードＮ２の電圧ＶＮ２は、トランジスタＭＰ２５により、電源電圧ＶＤＤＭよりやや低い電圧にクランプされる。
［変形例２］
上記実施の形態では、図４に示したように、Ｐ型のＭＯＳトランジスタを用いて増幅部ＡＭＰ１の差動対を構成したが、これに限定されるものではなく、これに代えて、例えば、Ｎ型のＭＯＳトランジスタを用いて差動対を構成してもよい。以下に、本変形例に係る比較回路２４Ｂについて詳細に説明する。
図１１は、比較回路２４Ｂの一構成例を表すものである。比較回路２４Ｂは、増幅部ＡＭＰ１Ｂ～ＡＭＰ４Ｂを有している。
増幅部ＡＭＰ１Ｂは、トランジスタＭＮ５１～ＭＮ５３と、スイッチＳＷ５４，ＳＷ５５と、容量素子Ｃ５６と、トランジスタＭＰ５７，ＭＰ５８と、容量素子Ｃ５９とを有している。トランジスタＭＮ５１～ＭＮ５３はＮ型のＭＯＳトランジスタであり、トランジスタＭＰ５７，ＭＰ５８はＰ型のＭＯＳトランジスタである。これらのトランジスタＭＮ５１～ＭＮ５３、スイッチＳＷ５４，ＳＷ５５、容量素子Ｃ５６、トランジスタＭＮ５７，ＭＮ５８、および容量素子Ｃ５９は、上記実施の形態に係る比較回路２４（図４）におけるトランジスタＭＰ１１～ＭＰ１３、スイッチＳＷ１４，ＳＷ１５、容量素子Ｃ１６、トランジスタＭＮ１７，ＭＮ１８、および容量素子Ｃ１９にそれぞれ対応している。
増幅部ＡＭＰ２Ｂは、トランジスタＭＰ６１，ＭＮ６２と、容量素子Ｃ６３と、スイッチＳＷ６４と、トランジスタＭＮ６５とを有している。トランジスタＭＰ６１はＰ型のＭＯＳトランジスタであり、トランジスタＭＮ６２，ＭＮ６５はＮ型のＭＯＳトランジスタである。トランジスタＭＰ６１，ＭＮ６２、容量素子Ｃ６３、スイッチＳＷ６４、およびトランジスタＭＮ６５は、上記実施の形態に係る比較回路２４（図４）におけるトランジスタＭＮ２１，ＭＰ２２、容量素子Ｃ２３、スイッチＳＷ２４、およびトランジスタＭＰ２５にそれぞれ対応している。
増幅部ＡＭＰ３Ｂは、トランジスタＭＮ７１，ＭＰ７２を有している。トランジスタＭＮ７１はＮ型のＭＯＳトランジスタであり、トランジスタＭＰ７２はＰ型のＭＯＳトランジスタである。この増幅部ＡＭＰ３Ｂは、電源ノードＮＶＤＤＭ，ＮＶＳＳＭに接続され、電源電圧ＶＤＤＭ，ＶＳＳＭに基づいて動作する。トランジスタＭＮ７１のゲートはノードＮ２に接続され、ドレインはノードＮ３に接続され、ソースは電源ノードＮＶＳＳＭに接続される。トランジスタＭＰ７２のゲートには制御信号ＳＴＢＴが供給され、ソースは電源ノードＮＶＤＤＭに接続され、ドレインはノードＮ３に接続される。
増幅部ＡＭＰ４Ｂは、トランジスタＭＮ８１，ＭＰ８２を有している。トランジスタＭＮ８１はＮ型のＭＯＳトランジスタであり、トランジスタＭＰ８２はＰ型のＭＯＳトランジスタである。トランジスタＭＮ８１，ＭＰ８２は、上記実施の形態に係る比較回路２４（図４）におけるトランジスタＭＰ４１，ＭＮ４２にそれぞれ対応している。
［変形例３］
上記実施の形態では、図４に示したように、増幅部ＡＭＰ１が差動対を有するようにしたが、これに限定されるものではなく、これに代えて、例えば、増幅部が差動対を有しなくてもよい。以下に、いくつか例を挙げて本変形例について説明する。
図１２は、本変形例に係る比較回路２４Ｃの一構成例を表すものである。比較回路２４Ｃは、増幅部ＡＭＰ１Ｃ，ＡＭＰ２Ｃ，ＡＭＰ３，ＡＭＰ４を有している。
増幅部ＡＭＰ１Ｃは、トランジスタＭＰ９１，ＭＮ９２と、スイッチＳＷ９３と、トランジスタＭＰ９４とを有している。トランジスタＭＰ９１，ＭＰ９４はＰ型のＭＯＳトランジスタであり、トランジスタＭＮ９２はＮ型のＭＯＳトランジスタである。トランジスタＭＰ９１のゲートにはバイアス電圧Ｖbias3が供給され、ソースは電源ノードＮＶＤＤＭに接続され、ドレインはノードＮ１に接続される。トランジスタＭＮ９２のゲートはスイッチＳＷ９３に接続されるとともに容量素子２２，２３の他端に接続され、ドレインはノードＮ１に接続され、ソースは電源ノードＮＶＳＳに接続される。スイッチＳＷ９３の一端はトランジスタＭＮ９２のゲートに接続されるとともに容量素子２２，２３の他端に接続され、他端はノードＮ１に接続される。スイッチＳＷ９３は、例えばＭＯＳトランジスタを用いて構成され、制御信号ＡＺＳＷに基づいてオンオフする。トランジスタＭＰ９４のゲートにはバイアス電圧Ｖbias4が供給され、ソースは電源ノードＮＶＳＳに供給され、ドレインは電源ノードＮＶＳＳＭに接続される。この増幅部ＡＭＰ１は、ソース接地アンプであり、トランジスタＭＰ９１は電流源であり、トランジスタＭＰ９４は、ソースフォォワとして動作することによりバイアス電圧Ｖbias4に応じた電源電圧ＶＳＳを電源ノードＮＶＳＳに供給する。
増幅部ＡＭＰ２Ｃは、上記実施の形態に係る比較回路２４（図４）の増幅部ＡＭＰ２と同様の構成を有する。増幅部ＡＭＰ２Ｃは、電源ノードＮＶＤＤＭ，ＮＶＳＳに接続され、電源電圧ＶＤＤＭ，ＶＳＳに基づいて動作する。
ここで、トランジスタＭＮ９２は、本開示における「第３のトランジスタ」の一具体例に対応する。容量素子２２は、本開示における「第２の容量素子」の一具体例に対応する。容量素子２３は、本開示における「第３の容量素子」の一具体例に対応する。スイッチＳＷ９３は、本開示における「第３のスイッチ」の一具体例に対応する。トランジスタＭＰ９１は、本開示における「第２の負荷回路」の一具体例に対応する。
図１３は、本変形例に係る他の比較回路２４Ｄの一構成例を表すものである。比較回路２４Ｄは、増幅部ＡＭＰ１Ｄ，ＡＭＰ２Ｄ，ＡＭＰ３Ｄ，ＡＭＰ４Ｂを有している。
増幅部ＡＭＰ１Ｄは、トランジスタＭＮ１０１，ＭＰ１０２と、スイッチＳＷ１０３と、トランジスタＭＮ１０４とを有している。トランジスタＭＮ１０１，ＭＮ１０４はＮ型のＭＯＳトランジスタであり、トランジスタＭＰ１０２はＰ型のＭＯＳトランジスタである。トランジスタＭＮ１０１，ＭＰ１０２、スイッチＳＷ１０３、およびトランジスタＭＮ１０４は、比較回路２４Ｃ（図１２）におけるトランジスタＭＰ９１，ＭＮ９２、スイッチＳＷ９３、およびトランジスタＭＰ９４にそれぞれ対応している。トランジスタＭＰ１０４は、ソースフォォワとして動作することによりバイアス電圧Ｖbias4に応じた電源電圧ＶＤＤを電源ノードＮＶＤＤに供給する。
増幅部ＡＭＰ２Ｄは、上記実施の形態に係る比較回路２４Ｂ（図１１）の増幅部ＡＭＰ２Ｂと同様の構成を有する。増幅部ＡＭＰ２Ｄは、電源ノードＮＶＤＤ，ＮＶＳＳＭに接続され、電源電圧ＶＤＤ，ＶＳＳＭに基づいて動作する。
増幅部ＡＭＰ３Ｄは、上記実施の形態に係る比較回路２４Ｂ（図１１）の増幅部ＡＭＰ３Ｂと同様の構成を有する。増幅部ＡＭＰ３Ｄは、電源ノードＮＶＤＤ，ＮＶＳＳＭに接続され、電源電圧ＶＤＤ，ＶＳＳＭに基づいて動作する。
［変形例４］
上記実施の形態では、図４に示したように、容量素子２２，２３の他端がともにトランジスタＭＰ１２のゲートに接続されるようにしたが、これに限定されるものではなく、これに代えて、例えば、容量素子Ｃ２２の他端および容量素子Ｃ２３の他端が、差動対を構成する２つのトランジスタのゲートにそれぞれ接続されてもよい。以下に、いくつか例を挙げて本変形例について説明する。
図１４は、本変形例に係る他の比較回路２４Ｅの一構成例を表すものである。比較回路２４Ｅは、増幅部ＡＭＰ１Ｅ，ＡＭＰ２，ＡＭＰ３，ＡＭＰ４を有している。増幅部ＡＭＰ１Ｅは、トランジスタＭＰ１１～ＭＰ１３と、スイッチＳＷ１４，ＳＷ１５と、トランジスタＭＮ１７，ＭＮ１８とを有している。トランジスタＭＰ１１のゲートにはバイアス電圧Ｖbias1が供給され、ソースは電源ノードＮＶＤＤＭに接続され、ドレインはトランジスタＭＰ１２，ＭＰ１３のソースに接続される。トランジスタＭＰ１２のゲートはスイッチＳＷ１４に接続されるとともに容量素子２３の他端に接続され、ソースはトランジスタＭＰ１１のドレインおよびトランジスタＭＰ１３のソースに接続され、ドレインはスイッチＳＷ１４、トランジスタＭＮ１７のドレイン、トランジスタＭＮ１７のゲート、およびトランジスタＭＮ１８のゲートに接続される。トランジスタＭＰ１３のゲートはスイッチＳＷ１５に接続されるとともに容量素子２２の他端に接続され、ソースはトランジスタＭＰ１１のドレインおよびトランジスタＭＰ１２のソースに接続され、ドレインはノードＮ１に接続される。スイッチＳＷ１４の一端はトランジスタＭＰ１２のゲートに接続されるとともに容量素子２３の他端に接続され、他端はトランジスタＭＰ１２のドレイン、トランジスタＭＮ１７のドレイン、トランジスタＭＮ１７のゲート、およびトランジスタＭＮ１８のゲートに接続される。スイッチＳＷ１４は、例えばＭＯＳトランジスタを用いて構成され、制御信号ＡＺＳＷに基づいてオンオフする。スイッチＳＷ１５の一端はトランジスタＭＰ１３のゲートに接続されるとともに容量素子２２の他端に接続され、他端はノードＮ１に接続される。スイッチＳＷ１５は、例えばＭＯＳトランジスタを用いて構成され、制御信号ＡＺＳＷに基づいてオンオフする。トランジスタＭＮ１７のゲートはトランジスタＭＮ１２のドレイン、スイッチＳＷ１４の他端、トランジスタＭＮ１７のドレイン、およびトランジスタＭＮ１８のゲートに接続され、ドレインはトランジスタＭＰ１２のドレイン、スイッチＳＷ１４の他端、トランジスタＭＮ１７のゲート、およびトランジスタＭＮ１８のゲートに接続され、ソースは電源ノードＮＶＳＳＭに接続される。トランジスタＭＮ１８のゲートはトランジスタＭＰ１２のドレイン、スイッチＳＷ１４の他端、トランジスタＭＮ１７のドレイン、およびトランジスタＭＮ１７のゲートに接続され、ドレインはノードＮ１に接続され、ソースは電源ノードＮＶＳＳＭに接続される。
図１５は、本変形例に係る他の比較回路２４Ｆの一構成例を表すものである。比較回路２４Ｆは、増幅部ＡＭＰ１Ｆ，ＡＭＰ２Ｂ，ＡＭＰ３Ｂ，ＡＭＰ４Ｂを有している。増幅部ＡＭＰ１Ｆは、トランジスタＭＮ５１～ＭＮ５３と、スイッチＳＷ５４，ＳＷ５５と、トランジスタＭＰ５７，ＭＰ５８とを有している。これらのトランジスタＭＮ５１～ＭＮ５３、スイッチＳＷ５４，ＳＷ５５、およびトランジスタＭＮ５７，ＭＮ５８は、上記実施の形態に係る比較回路２４Ｅ（図１４）におけるトランジスタＭＰ１１～ＭＰ１３、スイッチＳＷ１４，ＳＷ１５、およびトランジスタＭＮ１７，ＭＮ１８にそれぞれ対応している。
＜２．撮像装置の使用例＞
図１６は、上記実施の形態に係る撮像装置１の使用例を表すものである。上述した撮像装置１は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビジョンや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜３．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１８は、撮像部１２０３１の設置位置の例を示す図である。
図１８では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。これにより、車両制御システム１２０００では、撮像画像の画質を高めることができる。その結果、車両制御システム１２０００では、車両の衝突回避あるいは衝突緩和機能、車間距離に基づく追従走行機能、車速維持走行機能、車両の衝突警告機能、車両のレーン逸脱警告機能等の精度を高めることができる。
以上、実施の形態および変形例、ならびにそれらの具体的な応用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
例えば、上記の実施の形態では、図２に示したような構成の受光画素Ｐを用いたが、これに限定されるものではなく、様々な構成の受光画素を用いることができる。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術は以下のような構成とすることができる。以下の構成の本技術によれば、撮像画像の画質を高めることができる。
（１）
受光量に応じた画素信号を生成する受光画素と、
時間の経過に応じて信号レベルが変化する参照信号を生成する参照信号生成部と、
第１の電源ノードおよび第２の電源ノードに接続され、前記画素信号および前記参照信号に基づいて比較動作を行い、その比較結果に応じた信号を第１のノードに出力する第１の増幅部と、
前記第１のノードに接続されたゲートと、第２のノードに接続されたドレインと、前記第２の電源ノードに接続されたソースとを有する第１のトランジスタと、前記第１の電源ノードおよび前記第２のノードに接続された第１の負荷回路とを含む第２の増幅部と、
前記第２のノードに接続されたゲートと、前記第１の電源ノードに接続されたソースと、第３のノードに接続されたドレインとを有する第２のトランジスタと、オン状態になることにより前記第３のノードに所定の電圧を印加する第１のスイッチとを含む第３の増幅部と、
第３の電源ノードおよび第４の電源ノードに接続され、カウント動作を行い、前記第３のノードの電圧に基づいて前記カウント動作を停止するカウンタと
を備えた撮像装置。
（２）
前記参照信号生成部は、第１の期間において、前記信号レベルを時間の経過に応じて変化させ、
前記第１の増幅部は、前記第１の期間において前記比較動作を行い、
前記第１のスイッチは、前記第１の期間の前の第２の期間においてオン状態になり、前記第１の期間においてオフ状態になる
前記（１）に記載の撮像装置。
（３）
前記第１のスイッチは、オン状態になることにより、前記第３のノードと、前記第２の電源ノードまたは前記第４の電源ノードとを接続する
前記（１）または（２）に記載の撮像装置。
（４）
前記第１の電源ノードにおける電圧と前記第２の電源ノードにおける電圧との間の電圧差の絶対値は、前記第３の電源ノードにおける電圧と前記第４の電源ノードにおける電圧との間の電圧差の絶対値よりも大きい
前記（１）から（３）のいずれかに記載の撮像装置。
（５）
前記第１の負荷回路は、
前記第１の電源ノードに接続されたソースと、ゲートと、前記第２のノードに接続されたドレインとを有する第１の負荷トランジスタと、
前記第１の電源ノードに接続された第１の端子と、前記第１の負荷トランジスタの前記ゲートに接続された第２の端子とを有する第１の容量素子と、
オン状態になることにより、前記第１の負荷トランジスタの前記ゲートと、前記第２のノードとを接続する第２のスイッチと
を有する
前記（１）から（４）のいずれかに記載の撮像装置。
（６）
前記第１の負荷回路は、前記第２のノードに接続されたソースと、前記第１の負荷トランジスタの前記ゲートに接続されたゲートと、前記第２の電源ノードに接続されたドレインとを有する第２の負荷トランジスタを有する
前記（５）に記載の撮像装置。
（７）
前記参照信号生成部は、第１の期間において、前記信号レベルを時間の経過に応じて変化させ、
前記第１の増幅部は、前記第１の期間において前記比較動作を行い、
前記第２のスイッチは、前記第１の期間の前の第３の期間においてオン状態になり、前記第１の期間においてオフ状態になる
前記（５）または（６）に記載の撮像装置。
（８）
前記第１の増幅部は、
前記第１の電源ノードに接続された電流源と、
ゲートと、ドレインと、前記電流源に接続されたソースとを有する第３のトランジスタと、
ゲートと、前記第１のノードに接続されたドレインと、前記電流源に接続されたソースとを有する第４のトランジスタと、
前記画素信号が供給された第１の端子と、前記第３のトランジスタの前記ゲートに接続された第２の端子とを有する第２の容量素子と、
前記参照信号が供給された第１の端子と、前記第３のトランジスタの前記ゲートに接続された第２の端子とを有する第３の容量素子と、
オン状態になることにより前記第３のトランジスタの前記ゲートおよび前記第３のトランジスタの前記ドレインを接続する第３のスイッチと、
オン状態になることにより前記第４のトランジスタの前記ゲートおよび前記第４のトランジスタの前記ドレインを接続する第４のスイッチと、
前記第２の電源ノードと、前記第３のトランジスタの前記ドレインと、前記第４のトランジスタの前記ドレインとに接続された第２の負荷回路と
を有する
前記（１）から（７）のいずれかに記載の撮像装置。
（９）
前記第１の増幅部は、
ゲートと、前記第１のノードに接続されたドレインと、前記第２の電源ノードに接続されたソースとを有する第３のトランジスタと、
前記画素信号が供給された第１の端子と、前記第３のトランジスタの前記ゲートに接続された第２の端子とを有する第２の容量素子と、
前記参照信号が供給された第１の端子と、前記第３のトランジスタの前記ゲートに接続された第２の端子とを有する第３の容量素子と、
オン状態になることにより前記第３のトランジスタの前記ゲートおよび前記第３のトランジスタの前記ドレインを接続する第３のスイッチと、
前記第１の電源ノードおよび前記第１のノードに接続された第２の負荷回路と
を有する
前記（１）から（７）のいずれかに記載の撮像装置。
（１０）
前記第２の電源ノードおよび前記第４の電源ノードは、互いに接続された
前記（１）から（９）のいずれかに記載の撮像装置。
（１１）
画素信号を生成する受光画素と、
参照信号を生成する参照信号生成部と、
第１の電源ノードおよび第２の電源ノードに接続され、前記画素信号および前記参照信号に基づいて比較動作を行い、その比較結果に応じた信号を第１のノードに出力する第１の増幅部と、
前記第１のノードに接続されたゲートと、第２のノードに接続されたドレインと、前記第２の電源ノードに接続されたソースとを有する第１のトランジスタと、前記第１の電源ノードおよび前記第２のノードに接続された第１の負荷回路とを含む第２の増幅部と、
前記第２のノードに接続されたゲートと、前記第１の電源ノードに接続されたソースと、第３のノードに接続されたドレインとを有する第２のトランジスタと、制御信号に基づいてオンオフする第１のスイッチとを含む第３の増幅部と、
第３の電源ノードおよび第４の電源ノードに接続されたカウンタと
を備えた撮像装置。
（１２）
前記第１の増幅部は、
前記第１の電源ノードに接続された電流源と、
ゲートと、ドレインと、前記電流源に接続されたソースとを有する第３のトランジスタと、
ゲートと、前記第１のノードに接続されたドレインと、前記電流源に接続されたソースとを有する第４のトランジスタと、
前記画素信号が供給された第１の端子と、前記第３のトランジスタの前記ゲートに接続された第２の端子とを有する第２の容量素子と、
前記参照信号が供給された第１の端子と、前記第３のトランジスタの前記ゲートに接続された第２の端子とを有する第３の容量素子と、
前記第２の電源ノードと、前記第３のトランジスタの前記ドレインと、前記第４のトランジスタの前記ドレインとに接続された第２の負荷回路と
を有する
前記（１１）に記載の撮像装置。
（１３）
前記第１の増幅部は、
ゲートと、前記第１のノードに接続されたドレインと、前記第２の電源ノードに接続されたソースとを有する第３のトランジスタと、
前記画素信号が供給された第１の端子と、前記第３のトランジスタの前記ゲートに接続された第２の端子とを有する第２の容量素子と、
前記参照信号が供給された第１の端子と、前記第３のトランジスタの前記ゲートに接続された第２の端子とを有する第３の容量素子と、
前記第１の電源ノードおよび前記第１のノードに接続された第２の負荷回路と
を有する
前記（１１）に記載の撮像装置。
（１４）
撮像装置と、
前記撮像装置の動作を制御する処理部と
を備え、
受光量に応じた画素信号を生成する受光画素と、
時間の経過に応じて信号レベルが変化する参照信号を生成する参照信号生成部と、
第１の電源ノードおよび第２の電源ノードに接続され、前記画素信号および前記参照信号に基づいて比較動作を行い、その比較結果に応じた信号を第１のノードに出力する第１の増幅部と、
前記第１のノードに接続されたゲートと、第２のノードに接続されたドレインと、前記第２の電源ノードに接続されたソースとを有する第１のトランジスタと、前記第１の電源ノードおよび前記第２のノードに接続された第１の負荷回路とを含む第２の増幅部と、
前記第２のノードに接続されたゲートと、前記第１の電源ノードに接続されたソースと、第３のノードに接続されたドレインとを有する第２のトランジスタと、オン状態になることにより前記第３のノードに所定の電圧を印加する第１のスイッチとを含む第３の増幅部と、
第３の電源ノードおよび第４の電源ノードに接続され、カウント動作を行い、前記第３のノードの電圧に基づいて前記カウント動作を停止するカウンタと
を有する
電子機器。
１…撮像装置、１１…画素アレイ、１２…駆動部、１３…参照信号生成部、１５…信号処理部、１６…撮像制御部、２０…読出部、２１…定電流源、２２，２３…容量素子、２４，２４Ａ，２４Ｂ，２４Ｃ，２４Ｄ，２４Ｅ，２４Ｆ…比較回路、２５…カウンタ、２６…ラッチ、２７…転送制御部、ＡＭＰ１，ＡＭＰ１Ｂ，ＡＭＰ１Ｃ，ＡＭＰ１Ｄ，ＡＭＰ１Ｅ，ＡＭＰ１Ｆ，ＡＭＰ２，ＡＭＰ２Ｂ，ＡＭＰ２Ｄ，ＡＭＰ３，ＡＭＰ３Ｂ，ＡＭＰ３Ｄ，ＡＭＰ４，ＡＭＰ４Ｂ…増幅部、ＡＺＮ，ＡＺＳＷ，ＣＴＬ，ＳＴＢＴ，ＳＷＡ，ＳＷＢ…制御信号、ＢＵＳ…バス配線、ＣＬＫ…クロック信号、ＣＮＴＤ，ＣＮＴＰ…カウント値、ＣＰ…信号、Ｃ１６，Ｃ１９，Ｃ２３，Ｃ５６，Ｃ５９，Ｃ６３…容量素子、ＤＴ０，ＤＴ…画像データ、Ｄ１…露光開始駆動、Ｄ２…読出駆動、ＦＤ…フローティングディフュージョン、ＭＮ１７，ＭＮ１８，ＭＮ２１，ＭＮ３２，ＭＮ４２，ＭＮ５１～ＭＮ５３，ＭＮ６２，ＭＮ６５，ＭＮ７１，ＭＮ８１，ＭＮ９２，ＭＮ１０１，ＭＮ１０４，ＭＰ１１～ＭＰ１３，ＭＰ２２，ＭＰ２５，ＭＰ３１，ＭＰ４１，ＭＰ５７，ＭＰ５８，ＭＰ６１，ＭＰ７２，ＭＰ８２，ＭＰ９１，ＭＰ９４，ＭＰ１０２…トランジスタ、ＮＶＤＤ，ＮＶＤＤＬ，ＮＶＤＤＭ，ＮＶＳＳ，ＮＶＳＳＬ，ＮＶＳＳＭ…電源ノード、Ｎ１～Ｎ４…ノード、Ｐ…受光画素、ＰＤ…フォトダイオード、ＲＡＭＰ…参照信号、ＲＳＴ，ＳＥＬ，ＴＲＧ…トランジスタ、ＳＩＧ…信号、ＳＲＳＴ，ＳＳＥＬ，ＳＴＲＧ…制御信号、ＳＷ１４，ＳＷ１５，ＳＷ１９，ＳＷ２４，ＳＷ２６，ＳＷ５４，ＳＷ５５，ＳＷ６４，ＳＷ９３，ＳＷ１０３…スイッチ、Ｔ…露光期間、ＴＤ…Ｄ相期間、ＴＰ…Ｐ相期間、Ｖbias1～Ｖbias4…バイアス電圧、ＶＤＤ，ＶＤＤＨ，ＶＤＤＬ，ＶＤＤＭ，ＶＳＳ，ＶＳＳＬ，ＶＳＳＭ…電源電圧、ＶＮ１～ＶＮ３…電圧、Ｖpix…画素電圧、Ｖreset…リセット電圧、Ｖth…しきい値電圧、ＶＳＬ…信号線。

Claims (14)

  1. 受光量に応じた画素信号を生成する受光画素と、
    時間の経過に応じて信号レベルが変化する参照信号を生成する参照信号生成部と、
    第１の電源ノードおよび第２の電源ノードに接続され、前記画素信号および前記参照信号に基づいて比較動作を行い、その比較結果に応じた信号を第１のノードに出力する第１の増幅部と、
    前記第１のノードに接続されたゲートと、第２のノードに接続されたドレインと、前記第２の電源ノードに接続されたソースとを有する第１のトランジスタと、前記第１の電源ノードおよび前記第２のノードに接続された第１の負荷回路とを含む第２の増幅部と、
    前記第２のノードに接続されたゲートと、前記第１の電源ノードに接続されたソースと、第３のノードに接続されたドレインとを有する第２のトランジスタと、オン状態になることにより前記第３のノードに所定の電圧を印加する第１のスイッチとを含む第３の増幅部と、
    第３の電源ノードおよび第４の電源ノードに接続され、カウント動作を行い、前記第３のノードの電圧に基づいて前記カウント動作を停止するカウンタと
    を備えた撮像装置。
  2. 前記参照信号生成部は、第１の期間において、前記信号レベルを時間の経過に応じて変化させ、
    前記第１の増幅部は、前記第１の期間において前記比較動作を行い、
    前記第１のスイッチは、前記第１の期間の前の第２の期間においてオン状態になり、前記第１の期間においてオフ状態になる
    請求項１に記載の撮像装置。
  3. 前記第１のスイッチは、オン状態になることにより、前記第３のノードと、前記第２の電源ノードまたは前記第４の電源ノードとを接続する
    請求項１に記載の撮像装置。
  4. 前記第１の電源ノードにおける電圧と前記第２の電源ノードにおける電圧との間の電圧差の絶対値は、前記第３の電源ノードにおける電圧と前記第４の電源ノードにおける電圧との間の電圧差の絶対値よりも大きい
    請求項１に記載の撮像装置。
  5. 前記第１の負荷回路は、
    前記第１の電源ノードに接続されたソースと、ゲートと、前記第２のノードに接続されたドレインとを有する第１の負荷トランジスタと、
    前記第１の電源ノードに接続された第１の端子と、前記第１の負荷トランジスタの前記ゲートに接続された第２の端子とを有する第１の容量素子と、
    オン状態になることにより、前記第１の負荷トランジスタの前記ゲートと、前記第２のノードとを接続する第２のスイッチと
    を有する
    請求項１に記載の撮像装置。
  6. 前記第１の負荷回路は、前記第２のノードに接続されたソースと、前記第１の負荷トランジスタの前記ゲートに接続されたゲートと、前記第２の電源ノードに接続されたドレインとを有する第２の負荷トランジスタを有する
    請求項５に記載の撮像装置。
  7. 前記参照信号生成部は、第１の期間において、前記信号レベルを時間の経過に応じて変化させ、
    前記第１の増幅部は、前記第１の期間において前記比較動作を行い、
    前記第２のスイッチは、前記第１の期間の前の第３の期間においてオン状態になり、前記第１の期間においてオフ状態になる
    請求項５に記載の撮像装置。
  8. 前記第１の増幅部は、
    前記第１の電源ノードに接続された電流源と、
    ゲートと、ドレインと、前記電流源に接続されたソースとを有する第３のトランジスタと、
    ゲートと、前記第１のノードに接続されたドレインと、前記電流源に接続されたソースとを有する第４のトランジスタと、
    前記画素信号が供給された第１の端子と、前記第３のトランジスタの前記ゲートに接続された第２の端子とを有する第２の容量素子と、
    前記参照信号が供給された第１の端子と、前記第３のトランジスタの前記ゲートに接続された第２の端子とを有する第３の容量素子と、
    オン状態になることにより前記第３のトランジスタの前記ゲートおよび前記第３のトランジスタの前記ドレインを接続する第３のスイッチと、
    オン状態になることにより前記第４のトランジスタの前記ゲートおよび前記第４のトランジスタの前記ドレインを接続する第４のスイッチと、
    前記第２の電源ノードと、前記第３のトランジスタの前記ドレインと、前記第４のトランジスタの前記ドレインとに接続された第２の負荷回路と
    を有する
    請求項１に記載の撮像装置。
  9. 前記第１の増幅部は、
    ゲートと、前記第１のノードに接続されたドレインと、前記第２の電源ノードに接続されたソースとを有する第３のトランジスタと、
    前記画素信号が供給された第１の端子と、前記第３のトランジスタの前記ゲートに接続された第２の端子とを有する第２の容量素子と、
    前記参照信号が供給された第１の端子と、前記第３のトランジスタの前記ゲートに接続された第２の端子とを有する第３の容量素子と、
    オン状態になることにより前記第３のトランジスタの前記ゲートおよび前記第３のトランジスタの前記ドレインを接続する第３のスイッチと、
    前記第１の電源ノードおよび前記第１のノードに接続された第２の負荷回路と
    を有する
    請求項１に記載の撮像装置。
  10. 前記第２の電源ノードおよび前記第４の電源ノードは、互いに接続された
    請求項１に記載の撮像装置。
  11. 画素信号を生成する受光画素と、
    参照信号を生成する参照信号生成部と、
    第１の電源ノードおよび第２の電源ノードに接続され、前記画素信号および前記参照信号に基づいて比較動作を行い、その比較結果に応じた信号を第１のノードに出力する第１の増幅部と、
    前記第１のノードに接続されたゲートと、第２のノードに接続されたドレインと、前記第２の電源ノードに接続されたソースとを有する第１のトランジスタと、前記第１の電源ノードおよび前記第２のノードに接続された第１の負荷回路とを含む第２の増幅部と、
    前記第２のノードに接続されたゲートと、前記第１の電源ノードに接続されたソースと、第３のノードに接続されたドレインとを有する第２のトランジスタと、制御信号に基づいてオンオフする第１のスイッチとを含む第３の増幅部と、
    第３の電源ノードおよび第４の電源ノードに接続されたカウンタと
    を備えた撮像装置。
  12. 前記第１の増幅部は、
    前記第１の電源ノードに接続された電流源と、
    ゲートと、ドレインと、前記電流源に接続されたソースとを有する第３のトランジスタと、
    ゲートと、前記第１のノードに接続されたドレインと、前記電流源に接続されたソースとを有する第４のトランジスタと、
    前記画素信号が供給された第１の端子と、前記第３のトランジスタの前記ゲートに接続された第２の端子とを有する第２の容量素子と、
    前記参照信号が供給された第１の端子と、前記第３のトランジスタの前記ゲートに接続された第２の端子とを有する第３の容量素子と、
    前記第２の電源ノードと、前記第３のトランジスタの前記ドレインと、前記第４のトランジスタの前記ドレインとに接続された第２の負荷回路と
    を有する
    請求項１１に記載の撮像装置。
  13. 前記第１の増幅部は、
    ゲートと、前記第１のノードに接続されたドレインと、前記第２の電源ノードに接続されたソースとを有する第３のトランジスタと、
    前記画素信号が供給された第１の端子と、前記第３のトランジスタの前記ゲートに接続された第２の端子とを有する第２の容量素子と、
    前記参照信号が供給された第１の端子と、前記第３のトランジスタの前記ゲートに接続された第２の端子とを有する第３の容量素子と、
    前記第１の電源ノードおよび前記第１のノードに接続された第２の負荷回路と
    を有する
    請求項１１に記載の撮像装置。
  14. 撮像装置と、
    前記撮像装置の動作を制御する処理部と
    を備え、
    受光量に応じた画素信号を生成する受光画素と、
    時間の経過に応じて信号レベルが変化する参照信号を生成する参照信号生成部と、
    第１の電源ノードおよび第２の電源ノードに接続され、前記画素信号および前記参照信号に基づいて比較動作を行い、その比較結果に応じた信号を第１のノードに出力する第１の増幅部と、
    前記第１のノードに接続されたゲートと、第２のノードに接続されたドレインと、前記第２の電源ノードに接続されたソースとを有する第１のトランジスタと、前記第１の電源ノードおよび前記第２のノードに接続された第１の負荷回路とを含む第２の増幅部と、
    前記第２のノードに接続されたゲートと、前記第１の電源ノードに接続されたソースと、第３のノードに接続されたドレインとを有する第２のトランジスタと、オン状態になることにより前記第３のノードに所定の電圧を印加する第１のスイッチとを含む第３の増幅部と、
    第３の電源ノードおよび第４の電源ノードに接続され、カウント動作を行い、前記第３のノードの電圧に基づいて前記カウント動作を停止するカウンタと
    を有する
    電子機器。
JP2020143005A 2020-08-26 2020-08-26 撮像装置および電子機器 Pending JP2022038476A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020143005A JP2022038476A (ja) 2020-08-26 2020-08-26 撮像装置および電子機器
PCT/JP2021/029636 WO2022044809A1 (ja) 2020-08-26 2021-08-11 撮像装置および電子機器
US18/042,240 US20230336894A1 (en) 2020-08-26 2021-08-11 Imaging device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020143005A JP2022038476A (ja) 2020-08-26 2020-08-26 撮像装置および電子機器

Publications (1)

Publication Number Publication Date
JP2022038476A true JP2022038476A (ja) 2022-03-10

Family

ID=80353226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020143005A Pending JP2022038476A (ja) 2020-08-26 2020-08-26 撮像装置および電子機器

Country Status (3)

Country Link
US (1) US20230336894A1 (ja)
JP (1) JP2022038476A (ja)
WO (1) WO2022044809A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012147339A (ja) * 2011-01-13 2012-08-02 Panasonic Corp 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法
JP6421341B2 (ja) * 2014-01-22 2018-11-14 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
TWI669964B (zh) * 2015-04-06 2019-08-21 日商新力股份有限公司 Solid-state imaging device, electronic device, and AD conversion device
CN111615824B (zh) * 2018-02-02 2023-03-24 索尼半导体解决方案公司 摄像器件和电子设备
WO2020031439A1 (ja) * 2018-08-07 2020-02-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
TWI846800B (zh) * 2019-03-29 2024-07-01 日商索尼半導體解決方案公司 光檢測裝置及電子機器
EP4181502A4 (en) * 2020-07-07 2023-08-16 Sony Semiconductor Solutions Corporation IMAGING DEVICE AND ELECTRONIC APPARATUS

Also Published As

Publication number Publication date
WO2022044809A1 (ja) 2022-03-03
US20230336894A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
US11297268B2 (en) Solid-state imaging element, imaging apparatus, and method of controlling solid-state imaging element
US11677319B2 (en) Voltage conversion circuit, solid-state imaging element, and method of controlling voltage conversion circuit
WO2020203283A1 (ja) 光検出装置および電子機器
JP2020099015A (ja) センサ及び制御方法
US11381764B2 (en) Sensor element and electronic device
WO2019239887A1 (ja) 撮像素子、制御方法、および電子機器
WO2020012943A1 (ja) コンパレータ及び撮像装置
WO2022004289A1 (ja) 光検出装置、および電子機器
WO2022024615A1 (ja) 撮像装置およびその駆動方法
WO2022044809A1 (ja) 撮像装置および電子機器
WO2021220682A1 (ja) 撮像装置
WO2020203036A1 (ja) 光検出装置および電子機器
WO2021261229A1 (ja) 光検出装置、および電子機器
WO2022009720A1 (ja) 固体撮像装置、撮像方法および電子機器
WO2022014222A1 (ja) 撮像装置および撮像方法
JP2020017810A (ja) 撮像装置
WO2022230279A1 (ja) 撮像装置
WO2022158246A1 (ja) 撮像装置
WO2022215334A1 (ja) 撮像装置およびアナログデジタル変換回路
WO2021193168A1 (ja) 撮像装置
US20230007203A1 (en) Solid-state imaging element and imaging device