JP6112963B2

JP6112963B2 - 撮像装置

Info

Publication number: JP6112963B2
Application number: JP2013100249A
Authority: JP
Inventors: 彰沖田; 優有嶋; 康晴大田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2013-05-10
Filing date: 2013-05-10
Publication date: 2017-04-12
Anticipated expiration: 2033-05-10
Also published as: US9137468B2; JP2014220743A; US20140333817A1; CN104144306B; CN104144306A

Description

本発明は、撮像装置に関するものである。

近年撮像装置の発展が目覚しい。撮像装置の各画素にマイクロレンズが形成されたイメージセンサを用いて瞳分割方式の焦点検出を行う装置が開示されている（特許文献１）。

特許文献１によると、撮像装置は撮影レンズの予定結像面に配置されている。また、撮像装置の１つの画素は受光部Ａと受光部Ｂで構成されており、各受光部は撮影レンズ側に形成された撮像装置のマイクロレンズによって撮影レンズの瞳と略共役となるように配置されている。

焦点検出時には複数の画素の光電変換部ＡおよびＢから各々信号が独立して読みだされ、これにより撮影レンズの瞳の互いに異なる位置を透過した光束による２つの像が生成される。また、２つの光電変換部ＡとＢを加算することにより画像情報を得ることができる。

特開２００３−２４４７１２号公報

しかしながら特許文献１では光電変換部Ａ、Ｂの信号をそれぞれ独立して読み出すため、瞳分割数に対応する読み出しを行う転送トランジスタとそのスイッチを駆動するための駆動配線が必要となる。この転送トランジスタと駆動配線が増えることにより駆動配線間の短絡が生じやすくなる。これらの駆動配線同士が短絡した場合の画質に関して検討の余地があった。もしくはこのような短絡が生じないように駆動配線間の距離を取ってレイアウトした場合には、チップ面積の縮小化が困難であった。

上記課題に鑑み、本発明では、第１光電変換部と前記第１光電変換部に隣接する第２光電変換部とを含む複数の光電変換部と、前記第１光電変換部の電荷を転送する第１転送トランジスタと、前記第２光電変換部の電荷を転送する第２転送トランジスタと、前記第１転送トランジスタに駆動パルスを供給する第１駆動配線と、前記第２転送トランジスタに駆動パルスを供給する第２駆動配線と、前記第１駆動配線を駆動する第１駆動部と、前記第２駆動配線を駆動する第２駆動部と、を有し、前記第１駆動部が前記第１転送トランジスタに対し、前記第１転送トランジスタが導通状態となる駆動パルスを供給し、且つ、前記第２駆動部が前記第２転送トランジスタに対し、前記第２転送トランジスタが非導通状態となる駆動パルスを供給している期間の前記第２駆動部の出力インピーダンスが、前記第１駆動部が前記第１転送トランジスタに対し、前記第１転送トランジスタが導通状態となる駆動パルスを供給し、且つ、前記第２駆動部が前記第２転送トランジスタに対し、前記第２転送トランジスタが導通状態となる駆動パルスを供給している期間の前記第２駆動部の出力インピーダンスよりも高いことを特徴とする。

本発明によれば、例えば、駆動配線同士を近接して配置することが可能となる。

実施形態における概念図。実施例１の撮像装置の概念図。実施例１の撮像装置の駆動パルス図の一例を示す図。参考例の撮像装置の概念図実施例２の撮像装置の概念図実施例２の撮像装置の駆動パルス図の一例を示す図。実施例３の撮像装置の概念図実施例３の撮像装置の駆動パルス図の一例を示す図実施例４の撮像装置の概念図実施例４の撮像装置の駆動パルス図の一例を示す図

図面を用いて本発明の実施形態について説明する。以下の説明では、画素のトランジスタをＮＭＯＳトランジスタで構成した例を説明する。画素のトランジスタをＰＭＯＳトランジスタで構成する場合には電圧の極性を全て逆にすればよい。

本発明は、各転送トランジスタに駆動パルスを供給する駆動部の構成に特徴を有する。図１に本発明の実施形態を説明するための図を示す。

特徴的な構成として、駆動部の出力インピーダンスを、各転送トランジスタが導通状態となる駆動パルスを供給している期間と、非導通状態となる駆動パルスを供給している期間とで異ならせている。

図１を用いて本実施形態を説明する。

第１光電変換部１０１ａ、第２光電変換部１０１ｂはそれぞれ入射光を電荷に変換する。第２光電変換部は第１光電変換部に隣接して配される。第１転送トランジスタ１０２ａ、第２転送トランジスタ１０２ｂはそれぞれ、第１光電変換部１０１ａ、第２光電変換部１０１ｂの電荷を転送する。

第１駆動配線１０９ａ、第２駆動配線１０９ｂは、第１転送トランジスタ１０２ａ、第２転送トランジスタ１０２ｂに駆動パルスを供給する。第１駆動配線１０９ａ、第２駆動配線１０９ｂの主たる部分は、例えば、同じ配線層で隣接して配される部分を有する。

第１駆動部１１０ａ、第２駆動部１１０ｂは第１駆動配線１０９ａ、第２駆動配線１０９ｂを駆動する。

図１（ａ）は、第１駆動部１１０ａが第１転送トランジスタ１０２ａに導通状態となる駆動パルスを供給し、第２駆動部１１０ｂが第２転送トランジスタ１０２ｂに非導通状態となる駆動パルスを供給している期間を示している。

図１（ｂ）は、第１駆動部１１０ａが第１転送トランジスタ１０２ａに導通状態となる駆動パルスを供給し、第２駆動部１１０ｂが第２転送トランジスタ１０２ｂに導通状態となる駆動パルスを供給している期間を示している。

図１（ａ）における第２駆動部の出力インピーダンスをＺ１とし、図１（ｂ）における第２駆動部の出力インピーダンスをＺ２とする。本実施形態では、Ｚ１＞Ｚ２とすることを特徴としている。

このような構成とすることにより、第１駆動配線１０９ａと第２駆動配線１０９ｂとを近接して配置することが可能となる。もしくは、仮に、第１駆動配線１０９ａと第２駆動配線１０９ｂとが短絡した場合に、図１において点線で示した短絡箇所を介して流れる電流値を小さくすることができる。

以下、短絡箇所を介して流れる電流値を小さくすることができる理由を説明する。

図１（ａ）において第１駆動配線１０９ａの電位と第２駆動配線１０９ｂの電位とに差が生じる。仮に第１駆動配線１０９ａと第２駆動配線１０９ｂとが短絡するとこの電位差に基づく電流が流れ得る。この時流れる電流は、第２駆動部１１０ｂの出力インピーダンスの影響を受け得る。つまり出力インピーダンスが高ければ流れる電流が小さくなり、出力インピーダンスが低ければ流れる電流が相対的に大きくなる。ここで第２駆動部１１０ｂの出力インピーダンスを常に高くすると、例えば、第２駆動配線１０９ｂの電位を低い状態からこれに比べて高い状態とするのにかかる時間が長くなり得る。

したがって、図１（ａ）における第２駆動部１１０ｂの出力インピーダンスＺ１が図１（ｂ）における第２駆動部１１０ｂの出力インピーダンスＺ２よりも高くする。これにより、実際に駆動配線の電位を所望の電位にするのにかかる時間を長くすることなく、仮に短絡した場合に流れる電流値を小さくすることができる。もしくは、実際に駆動配線の電位を所望の電位にするのにかかる時間を長くすることなく、第１及び第２駆動配線間の最短距離を短くすることが可能となる。

以下、本発明を具体的な実施例を挙げて説明する。各実施例は、本発明を実施するうえでの一例であり、本発明の概念の範囲内で適宜変更、組み合わせなどは可能である。

（実施例１）
本実施例の撮像装置を図２を用いて説明する。画素ユニット１００Ａ〜Ｄは複数の光電変換部を有する。光電変換部としてフォトダイオードを用いることができ、画素ユニット１００Ａはフォトダイオード１０１ａ、１０１ｂを有する。これらはそれぞれ第１光電変換部、第２光電変換部として機能し得る。

第１転送トランジスタ１０２ａ、第２転送トランジスタ１０２ｂは対応する光電変換部の電荷を転送する。

更に画素ユニット１００はフローティングディフュージョン（ＦＤ）領域１０３、増幅素子１０４、リセットトランジスタ１０５、選択トランジスタ１０６を含み得る。

増幅素子１０４はＭＯＳトランジスタで構成することができる。ＦＤ領域１０３は増幅素子１０４を構成するＭＯＳトランジスタのゲートに電気的に接続される。ＦＤ領域１０３は複数の光電変換部に対して、一つの活性領域に設けられた共通の半導体領域で構成されていてもよいし、各光電変換部毎に独立した活性領域に設けられた複数の半導体領域により構成されていてもよい。後者の場合には、複数の半導体領域は導電体を用いて電気的に接続されるのがよい。

増幅素子１０４は複数の光電変換部に共通に設けられ得る。第１転送トランジスタ１０２ａは第１光電変換部１０１ａの電荷を増幅素子１０４に転送し、第２転送トランジスタ１０２ｂは第２光電変換部１０１ｂの電荷を増幅素子１０４に転送する。

不図示であるが、各画素ユニットに設けられる複数の光電変換部には単一のマイクロレンズで集光された光が入射し得る。このような構成にすることによって、撮像面での焦点検出動作を行なうことが可能となる。

増幅素子１０４を構成するＭＯＳトランジスタは、ソースフォロアアンプの一部を構成し、ＦＤ領域１０３に転送された電荷の量に応じた信号を出力し得る。増幅素子１０４をＭＯＳトランジスタで構成した場合には、そのゲートがソースフォロアアンプの入力ノードとなる。リセットトランジスタ１０５によって、ＦＤ領域１０３の電圧をリセットする。

本実施例において、増幅素子１０４を構成するＭＯＳトランジスタ、リセットトランジスタ１０５のドレイン電圧は共通の電源電圧ＳＶＤＤに設定されている。選択トランジスタ１０６は出力する行を選択する。

画素ユニット１００Ａの信号は垂直信号線１０７に読み出される。垂直信号線１０７には電流源１０８が電気的に接続される。電流源１０８は、増幅素子１０４を構成するＭＯＳトランジスタにバイアス電流を供給する。また各垂直信号線１０７は列ごとに設けられた読み出し回路に電気的に接続されている。読み出し回路にはノイズ除去回路、増幅回路、ＡＤ変換回路を設けることができる。

画素ユニット１００Ａ内の第１転送トランジスタ１０２ａ、第２転送トランジスタ１０２ｂのゲートには、それぞれ第１駆動配線１０９ａ、第２駆動配線１０９ｂが接続される。同様にリセットトランジスタ１０５、選択トランジスタ１０６のゲートにもそれぞれの駆動配線が接続されている（不図示）。

第１駆動配線１０９ａ、第２駆動配線１０９ｂは、それぞれ、第１駆動部１１０ａ、第２駆動部１１０ｂに電気的に接続されている。第１駆動配線１０９ａ、第２駆動配線１０９ｂの主たる部分は、例えば、同じ配線層で構成され、各々が隣接して配される部分を有する。第１駆動部１１０ａ、第２駆動部１１０ｂはそれぞれ制御パルスＴｘＡ、ＴｘＢを入力とする第１バッファ１１１ａ、第２バッファ１１１ｂに接続されている。第１バッファ１１１ａ、第２バッファ１１１ｂは例えばインバータで構成することができる。

第１駆動部１１０ａは、ＰＭＯＳトランジスタ１１２ａ（第１スイッチ）とＮＭＯＳトランジスタ１１３ａ（第２スイッチ）とを有している。さらに第１駆動部１１０ａは、ＮＭＯＳトランジスタ１１３ａの駆動力のｎ倍（ｎ＞０）の駆動力を有するＮＭＯＳトランジスタ１１４ａ（第６スイッチ）を有する。ＮＭＯＳトランジスタ１１４ａはＮＭＯＳトランジスタ１１３ａと並列接続されるように配される。もしくは一つのＮＭＯＳトランジスタを分割して構成することもできる。ＮＭＯＳトランジスタ１１３ａの制御ノードであるゲートと、ＮＭＯＳトランジスタ１１４ａの制御ノードであるゲートは共通ノードである。したがってＮＭＯＳトランジスタ１１３ａと、ＮＭＯＳトランジスタ１１４ａとは、共通の制御パルスで動作が制御される。

第２駆動部１１０ｂは、ＰＭＯＳトランジスタ１１２ｂ（第５スイッチ）とＮＭＯＳトランジスタ１１３ｂ（第４スイッチ）とを有する。さらにＮＭＯＳトランジスタ１１３ｂの駆動力のｎ倍の駆動力を有するＮＭＯＳトランジスタ１１４ｂ（第３スイッチ）を有する。ＮＭＯＳトランジスタ１１４ｂはＮＭＯＳトランジスタ１１３ｂに並列接続されるように配される。

ＰＭＯＳトランジスタ１１２ａ、ＮＭＯＳトランジスタ１１３ａ、ＮＭＯＳトランジスタ１１４ａ、ＮＭＯＳトランジスタ１１４ｂの制御ノードは共通ノード（第１共通ノード）となっており、この共通ノードには制御パルスＴｘＡの反転パルスが供給される。

ＰＭＯＳトランジスタ１１２ｂ、ＮＭＯＳトランジスタ１１３ｂの制御ノードは共通ノード（第２共通ノード）となっており、この共通ノードには制御パルスＴｘＢの反転パルスが供給される。第１共通ノードと第２共通ノードとは電気的に分離可能なノードとすればよい。本実施例では、互いに電気的に絶縁されたノードとなっている。したがって、ＮＭＯＳトランジスタ１１４ｂの制御ノードであるゲートと、ＮＭＯＳトランジスタ１１３ｂの制御ノードであるゲートとは電気的に分離可能なノードとなっている。つまり、それぞれが独立した制御パルスを受けることができる。

ＰＭＯＳトランジスタ１１２ａのソースには、第１転送トランジスタ１０２ａを導通状態とするための電圧（ＶＤＤ）が供給されている。ＰＭＯＳトランジスタ１１２ｂのソースには、第２転送トランジスタ１０２ｂを導通状態とするための電圧（ＶＤＤ）が供給されている。ＰＭＯＳトランジスタ１１２ａは第１転送トランジスタ１０２ａが導通状態となる駆動パルスに対応する電圧を供給する。同様にＰＭＯＳトランジスタ１１２ｂは第２転送トランジスタ１０２ｂが導通状態となる駆動パルスに対応する電圧を供給する。ＰＭＯＳトランジスタ１１２ａ、１１２ｂのドレインはそれぞれ第１駆動配線１０９ａ、第２駆動配線１０９ｂに電気的に接続されている。

またＮＭＯＳトランジスタ１１３ａ、１１３ｂ、１１４ａ、１１４ｂのソースは、第１転送トランジスタ１０２ａもしくは第２転送トランジスタ１０２ｂを非導通状態とするための電圧が供給されている。ＮＭＯＳトランジスタ１１３ａは、第１転送トランジスタ１０２ａが非導通状態となる駆動パルスに対応する電圧を供給する。ＮＭＯＳトランジスタ１１３ｂは、第２転送トランジスタ１０２ｂが非導通状態となる駆動パルスに対応する電圧を供給する。ＮＭＯＳトランジスタ１１４ａは、第１転送トランジスタ１０２ａが非導通状態となる駆動パルスに対応する電圧を供給する。ＮＭＯＳトランジスタ１１４ｂは、第２転送トランジスタ１０２ｂが非導通状態となる駆動パルスに対応する電圧を供給する。ここで第１及び第２転送トランジスタ１０２ａ、１０２ｂがＮＭＯＳトランジスタである場合には、非導通状態とするための電圧は接地電位もしくは負電位とすることが好ましい。

また、制御パルスＴｘＢを入力とする第２バッファ１１１ｂの出力ノード１２０ｂは、ＰＭＯＳトランジスタ１１２ｂ、ＮＭＯＳトランジスタ１１３ｂのゲートに接続されている。そして出力ノード１２０ｂは、ＰＭＯＳトランジスタ１１２ａ、ＮＭＯＳトランジスタ１１３ａ、ＮＭＯＳトランジスタ１１４ａ、ＮＭＯＳトランジスタ１１４ｂのゲートには接続されていない。つまり、電気的に分離されたノードとなっている。

図３を用いて本実施例の撮像装置の駆動パルスの一例を説明する。

時刻ｔ０においてＦＤ領域１０３の電位はリセットトランジスタ１０５によりリセットされる。また、選択トランジスタ１０６は導通状態（ＯＮ）している。そのため、増幅素子１０４の入力ノードであるＦＤ領域１０３の電位に基づく信号が画素のノイズ信号として垂直信号線１０７に出力される。この期間はＰＭＯＳトランジスタ１１２ａ、１１２ｂは非導通状態（ＯＦＦ）であり、ＮＭＯＳトランジスタ１１３ａ、１１４ａ、１１３ｂ、１１４ｂは導通状態（ＯＮ）である。これにより第１駆動配線１０９ａ、第２駆動配線１０９ｂは、第１転送トランジスタ１０２ａ、第２転送トランジスタ１０２ｂがＯＦＦする駆動パルスを供給する。

時刻ｔ１で制御パルスＴｘＡがＯＮへ遷移する。これにより、ＰＭＯＳトランジスタ１１２ａがＯＦＦからＯＮへ遷移し、ＮＭＯＳトランジスタ１１３ａ、１１４ａ、１１４ｂがＯＮからＯＦＦへ遷移する。第１駆動配線１０９ａの電位は、第１転送トランジスタ１０２ａをＯＮするレベルの駆動パルスへ遷移する。そして、フォトダイオード１０１ａの電荷がＦＤ領域１０３へ転送される。この時、制御パルスＴｘＢはＯＦＦのままである。ＮＭＯＳトランジスタ１１４ｂのゲートには制御パルスＴｘＡが供給されるため、ＮＭＯＳトランジスタ１１４ｂはＯＮからＯＦＦへ遷移する。しかし第２駆動配線１０９ｂの電位はＮＭＯＳトランジスタ１１３ｂにより第２転送トランジスタがＯＦＦするレベルにされている。

時刻ｔ２で制御パルスＴｘＡがＯＮからＯＦＦへ遷移する。このとき各駆動パルスは時刻ｔ０と同じ状態となる。そして、ＦＤ領域１０３の電位は時刻ｔ１においてフォトダイオード１０１ａから読みだされた電荷に相当する電圧だけ変化する。その出力が垂直信号線１０７を介して読み出し回路へ読みだされる。

また、第１駆動配線１０９ａが供給する駆動パルスをＯＮからＯＦＦへ遷移させるためには、第１駆動配線１０９ａの電位を下げる必要がある。このためＮＭＯＳトランジスタ１１３ａ、１１４ａのサイズはＴｘＡをＯＦＦする際に所望の時間内に静定させるために必要となる駆動力により決められる。ここでＭＯＳトランジスタの駆動力に寄与するパラメータの一例としては、ＭＯＳトランジスタのチャネル長をＬ、チャネル幅をＷとするとＷ／Ｌを適宜変更するのがよい。駆動力を高めたければＷ／Ｌの値を大きくすればよい。以下、ＭＯＳトランジスタのＷ／Ｌはサイズとして説明する場合もある。

この駆動力は大きければ大きいほど短い時間で静定させることができる。ＮＭＯＳトランジスタ１１４ａの駆動力をＮＭＯＳトランジスタ１１３ａの駆動力のｎ倍とする。そしてＮＭＯＳトランジスタ１１４ａ、１１４ｂが並列接続されているため、ＮＭＯＳトランジスタ１１４ａのみで駆動する場合に比べて、（１＋ｎ）倍の駆動力で駆動配線の電位を静定させることができる。具体的には、第３スイッチを構成するＭＯＳトランジスタ１１４ｂのチャネル長をＬ１、チャネル幅をＷ１とする。そして、第４スイッチを構成するＭＯＳトランジスタ１１３ｂのチャネル長をＬ２、チャネル幅をＷ２とする。この時、
Ｗ１／Ｌ１＞Ｗ２／Ｌ２
の条件を満たすのがよい。

時刻ｔ３で制御パルスＴｘＡ、ＴｘＢがＯＮへ遷移する。ＰＭＯＳトランジスタ１１２ａ、１１２ｂがＯＦＦからＯＮへ遷移し、ＮＭＯＳトランジスタ１１３ａ、１１４ａ、１１３ｂ、１１４ｂがＯＮからＯＦＦへ遷移する。これにより第１駆動配線１０９ａ、第２駆動配線１０９ｂの電位は各転送トランジスタをＯＮするレベルの駆動パルスへ遷移する。これにより、フォトダイオード１０１ａ、１０１ｂの電荷がＦＤ領域１０３へ転送される。この動作により、フォトダイオード１０１ａ、１０１ｂの電荷がＦＤ領域１０３で加算される。

フォトダイオード１０１ａの電荷は、いったん時刻ｔ１に転送されているが、再度転送を行う。これによりフォトダイオード１０１ａ、１０１ｂで生じた電荷がＦＤ領域１０３で加算され、フォトダイオード１０１ａ、１０１ｂにおける蓄積時間、蓄積期間を揃えることが可能となる。この動作により得られる信号は撮像動作に用いることができる。

時刻ｔ４で制御パルスＴｘＡ、ＴｘＢがＯＦＦへ遷移する。このとき各駆動パルスは時刻ｔ２と同じ状態であり、ＦＤ領域１０３の電位は時刻ｔ３においてフォトダイオード１０１ａ、１０１ｂから転送された電荷に相当する電圧分変化している。その信号が垂直信号線１０７を介して読み出し回路へ読みだされる。

フォトダイオード１０１ａで生じた電荷に基づく信号は、時刻ｔ０に読み出し回路に読み出された信号と、時刻ｔ２に読み出し回路に読み出された信号との差分により得ることができる。フォトダイオード１０１ａと１０１ｂで生じた電荷に基づく信号は、時刻ｔ０に読み出し回路に読み出された信号と、時刻ｔ４に読み出し回路に読み出された信号との差分により得ることができる。

本実施例は、第１駆動配線１０９ａと第２駆動配線１０９ｂが図の点線１３０で示すように短絡した際に流れる電流を低減することが可能となる。

仮に、このような短絡が生じた場合、時刻ｔ０においては第１駆動配線１０９ａと第２駆動配線１０９ｂの電位は同じであるために電流はほとんど流れない。

時刻ｔ１においては、第１駆動配線１０９ａは第１転送トランジスタ１０２ａをＯＮするレベルの出力（ＶＤＤ）であるのに対して第２駆動配線１０９ｂは第２転送トランジスタのＯＦＦレベルの出力（ＧＮＤ）である。第１駆動配線１０９ａの電位と、第２駆動配線１０９ｂの電位との間に電位差が生じるため短絡電流が流れ得る。

その際の電流経路としては、
＜経路１＞
ＶＤＤ→ＰＭＯＳトランジスタ１１２ａ→第１駆動配線１０９ａ→短絡箇所１３０→第２駆動配線１０９ｂ→ＮＭＯＳトランジスタ１１３ｂ→ＧＮＤ
となる。

ここで図４に本実施例の理解のために参考例を示す。図４において、インバータ３０１は電源電圧ＶＤＤ側に配されたＰＭＯＳトランジスタ１１２と接地側に配されたＮＭＯＳトランジスタ３０２とを有している。第１転送トランジスタを導通状態とし、第２転送トランジスタを非導通状態とする場合には、第１駆動配線１０９ａが高い電位となり、第２駆動配線１０９ｂがこれに比べて低い電位となる状態が存在し得る。図４に示すような、１つのＮＭＯＳトランジスタ３０２と１つのＰＭＯＳトランジスタ１１２で構成されるインバータ３０１の場合における短絡時の電流経路としては、
＜経路２＞
ＶＤＤ→ＰＭＯＳトランジスタ１１２ａ→第１駆動配線１０９ａ→短絡箇所１３０→第２駆動配線１０９ｂ→ＮＭＯＳトランジスタ３０２ｂ→ＧＮＤ
となる。

ＮＭＯＳトランジスタ３０２ａ，３０２ｂの駆動力は、図２の駆動配線の負荷と同じ大きさで、同じ時間内に静定すると仮定すると、前述したようにＮＭＯＳトランジスタ１１３ｂ、１１４ｂを合わせた駆動力がそれぞれ必要となる。

＜経路１＞と＜経路２＞とを比較すると、ＮＭＯＳトランジスタ１１３ｂとＮＭＯＳトランジスタ３０２ｂの差異となる。この場合ＮＭＯＳトランジスタ１１３ｂとＮＭＯＳトランジスタ３０２ｂの駆動力の比は１：（１＋ｎ）となる。

したがって短絡時の電流も概ねこの比率で流れることになり＜経路１＞の電流は＜経路２＞の電流に比べて概ね１／（１＋ｎ）に抑制することができる。

このことにより短絡により電流が流れた際に生じ得る、発熱、発光による画像への影響を低減させることができる。

瞬間的に時刻ｔ２においては、第１駆動配線１０９ａの電位を引き下げるＮＭＯＳトランジスタ１１３ｂ、１１４ｂが並列接続されて（１＋ｎ）倍の駆動力となる。そのため静定させる駆動力は図２と図４は変わらない。また静定後は第１駆動配線１０９ａ、第２駆動配線１０９ｂとも同じ電位になるために短絡していても転送トランジスタの動作に対しての影響は小さい。

時刻ｔ３において、第１駆動配線１０９ａは再度、第１転送トランジスタ１０２ａをＯＮするレベルの出力（ＶＤＤ）となる。この時には第２駆動配線１０９ｂも第２転送トランジスタ１０２ｂをＯＮするレベルの出力（ＶＤＤ）となるため短絡電流はほとんど流れない。時刻ｔ４も同様である。

すなわち図２の構成を用いることにより転送ＭＯＳトランジスタをＯＦＦする際の駆動部の駆動力を損なうことなく、仮に短絡した場合の電流を１／（１＋ｎ）に抑制することができる。

上記説明ではＮＭＯＳトランジスタの駆動力を用いて説明を行なっている。これは本実施形態で説明したように第２駆動部の出力インピーダンスの関係として規定することもできる。

具体的には、第１駆動部１１０ａが導通状態となる駆動パルスを供給し、第２駆動部１１０ｂが非導通状態となる駆動パルスを供給している期間の第２駆動部の出力インピーダンスをＺ１とする。そして第１駆動部１１０ａが導通状態となる駆動パルスを供給し、第２駆動部１１０ｂが、導通状態となる駆動パルスを供給している期間の第２駆動部１１０ｂの出力インピーダンスをＺ２とする。この時、Ｚ１＞Ｚ２とすることで短絡時の電流を低減することが可能となる。

なお、第１駆動部１１０ａ、第２駆動部１１０ｂのうち先に駆動する第１駆動部１１０ａのＮＭＯＳトランジスタ１１３ａ、１１４ａは同じ動作をするため、必ずしも１：ｎに分割する必要はない。しかしながら、ＮＭＯＳトランジスタ１１０ａ、１１０ｂのトランジスタの分割を第１駆動部１１０ａと第２駆動部１１０ｂとでそろえることにより、レイアウトの共通部分を増やすことができる。このため、例えば、製造上のばらつきが抑制され歩留まりが向上し得る。

以上述べたように本実施例によれば、実際に駆動配線の電位を所望の電位にするのにかかる時間を長くすることなく、仮に短絡した場合に流れる電流値を小さくすることができる。もしくは、実際に駆動配線の電位を所望の電位にするのにかかる時間を長くすることなく、第１及び第２駆動配線間の最短距離を短くすることが可能となる。

（実施例２）
図５に実施例２の撮像装置の概念図を示す。

本実施例の実施例１との差異は、各駆動部において並列接続した二つのＮＭＯＳトランジスタを有してしていたのを１つのＮＭＯＳトランジスタで構成した点である。更に、第１バッファ４０３ａの出力ノード４０４ａが、第２駆動部に配されるＮＭＯＳトランジスタ４０１ｂに接続されている点である。更に、第２バッファ４０３ｂの出力ノード４０４ｂがＰＭＯＳトランジスタ４０２ｂに接続され、ＮＭＯＳトランジスタ４０１ｂのゲートに接続されていない点である。

本実施例の駆動パルスの一例を図６に示す。本実施例において、期間ｔ１〜ｔ２の間、第２駆動配線４０５ｂの電位はフローティングになる。しかしながら、例えば第２駆動配線４０５ｂに生じる寄生容量により、この期間は第２転送トランジスタをＯＦＦする電位を保持することができる。

本実施例では、図５の第１駆動配線４０５ａ、第２駆動配線４０５ｂが、図の点線４０６において短絡した際に流れ得る電流を小さくすることができる。

短絡した際に流れ得る電流の経路は
＜経路３＞
ＶＤＤ→ＰＭＯＳトランジスタ４０２ａ→駆動線４０５ａ→短絡箇所４０６→駆動線４０５ｂ（終端）
となりＧＮＤへ接続されず、貫通電流がほとんど流れない。

すなわち本実施例においては仮に第１、第２駆動配線短絡した際にも貫通電流がほとんど流れないという利点がある。

（実施例３）
図７に実施例３の撮像装置の概念図を示し、駆動パルス図の一例を図８に示す。

本実施例の実施例１との差異はＮＭＯＳトランジスタ１１３ａ、１１４ａ（第１、第２ＭＯＳトランジスタ）のソース側にＭＯＳトランジスタ６０１ａ（第５ＭＯＳトランジスタ）、６０２ａ（第６ＭＯＳトランジスタ）を配した点である。第５ＭＯＳトランジスタと第６ＭＯＳトランジスタとは電流源として機能し得る。

そして、ＮＭＯＳトランジスタ１１３ｂ、１１４ｂ（第３、第４ＭＯＳトランジスタ）のソース側にＭＯＳトランジスタ６０１ｂ（第７ＭＯＳトランジスタ）、６０２ｂ（第８ＭＯＳトランジスタ）を配した点である。第７ＭＯＳトランジスタと第８ＭＯＳトランジスタとは電流源として機能し得る。

ＭＯＳトランジスタ１１３ａ、１１４ａのサイズ比とＭＯＳトランジスタ６０１ａ、６０２ａのサイズ比を等しくするとよい。同様に、ＭＯＳトランジスタ１１３ｂ、１１４ｂのサイズ比とＭＯＳトランジスタ６０１ｂ、６０２ｂのサイズ比を等しくするとよい。

ＭＯＳトランジスタ６０１ａ、６０２ａのゲートには一定の電圧が電圧供給部６０３から供給されている。ＭＯＳトランジスタ６０１ａ、６０２ａはＮＭＯＳトランジスタ１１３ａ、ＮＭＯＳトランジスタ１１４ａと同様に、１：ｎのサイズ比で構成してもよい。もしくは、ＮＭＯＳトランジスタ１１３ａとＮＭＯＳトランジスタ１１４ａのサイズ比と異なるものでもよい。

ＭＯＳトランジスタ６０１ａ、６０１ｂを有することにより第１駆動配線１０９ａ、第２駆動配線１０９ｂの電位変化を図８に示すように緩やかにすることができる。それに伴い第１転送トランジスタ１０２ａ、第２転送トランジスタ１０２ｂが、ＯＮからＯＦＦへ遷移する際にそのゲート電圧の変化が緩やかになる。これにより、光電変換部からの電荷の転送特性を向上させることが可能となる。

また、本実施例は、図７の第１駆動配線１０９ａ、第２駆動配線１０９ｂが図の点線１３０の部分のように短絡した際に効果を生じる。

この場合の経路は
＜経路４＞
ＶＤＤ→ＰＭＯＳトランジスタ１１２ａ→第１駆動配線１０９ａ→短絡箇所１３０→第２駆動配線１０９ｂ→ＮＭＯＳトランジスタ１１３ｂ→ＮＭＯＳトランジスタ６０１ｂ→ＧＮＤ
となる。ＮＭＯＳトランジスタ６０１ｂによりこの経路を流れる電流値に制限をかけることが可能となる。

したがってＭＯＳトランジスタ６０１ｂ、６０２ｂのサイズ比をより大きく（１：ｍのｍを大きく）することにより、さらに短絡電流を抑制することが可能になる。

その一方で、第１駆動配線１０９ａ、第２駆動配線１０９ｂの電位変化を図８に示すように緩やかにする動作においては、電流源として機能するＭＯＳトランジスタを用いて駆動配線の電荷を引き抜くのでサイズ比には依存しない。したがって１：ｍの値はｍが大きいほどよい。実レイアウトの関係から好ましくは２＜ｍ＜５０がよい。より好ましくは１０＜ｍ＜３０である。

（実施例４）
図９に実施例４の撮像装置の概念図を示す。

本実施例の実施例１との差異は、画素ユニット８００内の光電変換部が実施例１では２つであったのに対し、４つの光電変換部を設けた点である。４つの光電変換部に対応するのが、フォトダイオード８０１ａ、８０１ｂ、８０１ｃ、８０１ｄである。そして、各フォトダイオードに対応して設けられ、各フォトダイオードの電荷を転送する転送トランジスタ８０２ａ、８０２ｂ、８０２ｃ、８０２ｄを有している。更に、それぞれ対応する駆動配線８０９ａ、８０９ｂ、８０９ｃ、８０９ｄを有している。

駆動配線８０９ａ、８０９ｂ、８０９ｃ、８０９ｄは、それぞれ対応する駆動部８１０ａ、８１０ｂ、８１０ｃ、８１０ｄに接続されている。駆動部８１０ａ、８１０ｂ、８１０ｃ、８１０ｄはそれぞれ制御パルスＴｘＡ、ＴｘＢ、ＴｘＣ、ＴｘＤを入力とするバッファ８１１ａ、８１１ｂ、８１１ｃ、８１１ｄに接続されている。

バッファ８１１ａの出力ノードは駆動部８０１ｂの並列接続されたＮＭＯＳトランジスタのゲートに接続されている。同様にバッファ８１１ｂの出力ノードは駆動部８０１ｃの並列接続されたＮＭＯＳトランジスタのゲートに接続されている。さらにバッファ８１１ｃの出力ノードは駆動部８１１ｄの並列接続されたＮＭＯＳトランジスタのゲートに接続されている。

図１０は図９の撮像装置の駆動パルス図の一例である。図９に示すように、仮に短絡箇所８３０が生じた場合においても、これまでの実施例と同様に転送ＭＯＳトランジスタをＯＦＦする際の駆動力を損なうことなく、短絡時の電流を１／（１＋ｎ）に抑制することができる。

なお本実施例では画素ユニットに４つの光電変換部を設けた例を示したが分割個数は４つに限らず任意の数に分割していても同様となる。

このように光電変換部の数が増えるほど駆動配線の本数は増大するので、本実施例を適用するとより好ましい。

以上本発明を具体的に実施例を挙げて説明した。しかしながら本発明は各実施例に限定されるものではなく、本発明の思想を逸脱しない限り適宜修正、組み合わせが可能である。例えば撮像用の信号は画素の増幅素子で加算して得る例を説明したが外部で加算もしくは平均化を行なって得てもよい。

１０１ａ，ｂ光電変換部
１０２ａ，ｂ転送トランジスタ
１０９ａ，ｂ駆動配線

Claims

第１光電変換部と前記第１光電変換部に隣接する第２光電変換部とを含む複数の光電変換部と、
前記第１光電変換部の電荷を転送する第１転送トランジスタと、
前記第２光電変換部の電荷を転送する第２転送トランジスタと、
前記第１転送トランジスタに駆動パルスを供給する第１駆動配線と、
前記第２転送トランジスタに駆動パルスを供給する第２駆動配線と、
前記第１駆動配線を駆動する第１駆動部と、
前記第２駆動配線を駆動する第２駆動部と、を有し、
前記第１駆動部が前記第１転送トランジスタに対し、前記第１転送トランジスタが導通状態となる駆動パルスを供給し、且つ、前記第２駆動部が前記第２転送トランジスタに対し、前記第２転送トランジスタが非導通状態となる駆動パルスを供給している期間の前記第２駆動部の出力インピーダンスが、前記第１駆動部が前記第１転送トランジスタに対し、前記第１転送トランジスタが導通状態となる駆動パルスを供給し、且つ、前記第２駆動部が前記第２転送トランジスタに対し、前記第２転送トランジスタが導通状態となる駆動パルスを供給している期間の前記第２駆動部の出力インピーダンスよりも高いことを特徴とする撮像装置。
前記第１駆動部は、
前記第１転送トランジスタが導通状態となる駆動パルスに対応する電圧を供給する第１スイッチと、
前記第１転送トランジスタが非導通状態となる駆動パルスに対応する電圧を供給する第２スイッチと、を有し、
前記第２駆動部は、
前記第２転送トランジスタが非導通状態となる駆動パルスに対応する電圧を供給する第３スイッチと、を有し、
前記第１及び第２スイッチの制御ノードと前記第３スイッチの制御ノードが共通ノードであることを特徴とする請求項１に記載の撮像装置。
前記第１スイッチがＰＭＯＳトランジスタで構成され、前記第２及び第３スイッチがＮＭＯＳトランジスタで構成されることを特徴とする請求項２に記載の撮像装置。
前記第２駆動部は、
前記第３スイッチに並列に接続された第４スイッチを有し、
前記第４スイッチの制御ノードと前記第３スイッチの制御ノードとは電気的に分離可能なノードであることを特徴とする請求項２または３のいずれかに記載の撮像装置。
前記第３及び第４スイッチはＭＯＳトランジスタで構成され、
前記第３スイッチを構成するＭＯＳトランジスタの駆動力は、前記第４スイッチを構成するＭＯＳトランジスタの駆動力よりも大きいことを特徴とする請求項２〜４のいずれか１項に記載の撮像装置。
前記第３スイッチを構成するＭＯＳトランジスタのチャネル長をＬ１、チャネル幅をＷ１とし、前記第４スイッチを構成するＭＯＳトランジスタのチャネル長をＬ２、チャネル幅をＷ２とすると、
Ｗ１／Ｌ１＞Ｗ２／Ｌ２
であることを特徴とする請求項５に記載の撮像装置。
前記第１駆動部は、前記第２スイッチに並列に接続された第６スイッチを有し、
前記第６スイッチの制御ノードは、前記第１、第２、第３スイッチの制御ノードと共通ノードであることを特徴とする請求項２〜６のいずれか１項に記載の撮像装置。
前記第２駆動部は、
前記第２転送トランジスタが導通状態となる駆動パルスに対応する電圧を供給する第５スイッチを有し、
前記第１、第２、第３スイッチの制御ノードが共通ノードであり、
前記第５スイッチの制御ノードは前記共通ノードとは電気的に分離可能なノードであることを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
前記第１駆動部は、
前記第１転送トランジスタに対し、前記第１転送トランジスタが非導通状態となる駆動パルスに対応する電圧を供給する際に電流を流す電流源を有し、
前記第２駆動部は、
前記第２転送トランジスタに対し、前記第２転送トランジスタが非導通状態となる駆動パルスに対応する電圧を供給する際に電流を流す電流源を有することを特徴とする請求項１〜８のいずれか１項に記載の撮像装置。
前記第１駆動部は、
前記第１転送トランジスタが非導通状態となる駆動パルスに対応する電圧を供給する第２スイッチとして機能する第１ＭＯＳトランジスタと、前記第２スイッチと並列に接続された第６スイッチとして機能する第２ＭＯＳトランジスタと、を有し、
前記第２駆動部は、
前記第２転送トランジスタが非導通状態となる駆動パルスに対応する電圧を供給する第３スイッチとして機能する第３ＭＯＳトランジスタと、前記第３スイッチに並列に接続された第４スイッチとして機能する第４ＭＯＳトランジスタとを有し、
更に、
前記第１ＭＯＳトランジスタのソース側に配され電流源として機能する第５ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタのソース側に配され電流源として機能する第６ＭＯＳトランジスタと、前記第３ＭＯＳトランジスタのソース側に配され電流源として機能する第７ＭＯＳトランジスタと、前記第４ＭＯＳトランジスタのソース側に配され電流源として機能する第８ＭＯＳトランジスタとを有し、
前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタとのサイズ比と、前記第５ＭＯＳトランジスタと前記第６ＭＯＳトランジスタとのサイズ比とが等しく、
前記第３ＭＯＳトランジスタと前記第４ＭＯＳトランジスタとのサイズ比と、前記第７ＭＯＳトランジスタと前記第８ＭＯＳトランジスタとのサイズ比とが等しいことを特徴とする請求項１に記載の撮像装置。
前記第１転送トランジスタで転送される電荷及び前記第２転送トランジスタで転送される電荷は、共通の増幅素子の入力ノードに転送されることを特徴とする請求項１〜１０のいずれか１項に記載の撮像装置。
前記第１光電変換部で生じた電荷と前記第２光電変換部で生じた電荷は前記共通の増幅素子で加算されることを特徴とする請求項１１に記載の撮像装置。
前記第１駆動配線に前記第１転送トランジスタを導通状態とする駆動パルスを供給する期間と、前記第２駆動配線に前記第２転送トランジスタを非導通状態とする駆動パルスを供給する期間と、の少なくとも一部の期間を重ねることで、前記第１光電変換部の電荷を前記共通の増幅素子に転送した後、
前記第１駆動配線に前記第１転送トランジスタを導通状態とする駆動パルスを供給する期間と、前記第２駆動配線に前記第２転送トランジスタを導通状態とする駆動パルスを供給する期間と、の少なくとも一部を重ねることにより、前記第１光電変換部及び前記第２光電変換部の電荷を前記共通の増幅素子に転送して加算することを特徴とする請求項１２に記載の撮像装置。
前記第１駆動部は第１バッファにより駆動され、前記第２駆動部は第２バッファにより駆動されることを特徴とする請求項１〜１３のいずれか１項に記載の撮像装置。
前記第１光電変換部及び前記第２光電変換部には単一のマイクロレンズで集光された光が入射することを特徴とする請求項１〜１４のいずれか１項に記載の撮像装置。
前記第１光電変換部で生じた信号と、前記第２光電変換部で生じた信号とを用いて撮像面での焦点検出動作を行ない、
前記第１光電変換部で生じた信号と、前記第２光電変換部で生じた信号とを加算、もしくは平均化して用いることで、撮像動作を行なうことを特徴とする請求項１〜１５のいずれか１項に記載の撮像装置。
第１光電変換部と前記第１光電変換部に隣接する第２光電変換部とを含む複数の光電変換部と、
前記第１光電変換部の電荷を転送する第１転送トランジスタと、
前記第２光電変換部の電荷を転送する第２転送トランジスタと、
前記第１転送トランジスタに駆動パルスを供給する第１駆動配線と、
前記第２転送トランジスタに駆動パルスを供給する第２駆動配線と、
前記第１駆動配線を駆動する第１駆動部と、
前記第２駆動配線を駆動する第２駆動部と、を有する撮像装置であって、
前記第１駆動部は、
前記第１転送トランジスタが導通状態となる駆動パルスに対応する電圧を供給する第１スイッチと、前記第１転送トランジスタが非導通状態となる駆動パルスに対応する電圧を供給する第２スイッチと、前記第２スイッチに並列に接続された第６スイッチとを有し、
前記第２駆動部は、
前記第２転送トランジスタが導通状態となる駆動パルスに対応する電圧を供給する第５スイッチと、前記第２転送トランジスタが非導通状態となる駆動パルスに対応する電圧を供給する第３スイッチと、前記第３スイッチと並列に接続された第４スイッチとを有し、
前記第１、第２、第３及び第６スイッチを制御する制御ノードが共通ノードであり、
前記第４スイッチの制御ノードが前記共通ノードと電気的に独立していることを特徴とする撮像装置。
更に、前記第１駆動部は、
前記第１転送トランジスタに対し、前記第１転送トランジスタが非導通状態となる駆動パルスに対応する電圧を供給する際に電流を流す電流源を有し、
前記第２駆動部は、
前記第２転送トランジスタに対し、前記第２転送トランジスタが非導通状態となる駆動パルスに対応する電圧を供給する際に電流を流す電流源を有することを特徴とする請求項１７に記載の撮像装置。
前記第１光電変換部及び前記第２光電変換部には単一のマイクロレンズで集光された光が入射することを特徴とする請求項１７または１８のいずれかに記載の撮像装置。
前記第１光電変換部で生じた信号と、前記第２光電変換部で生じた信号とを用いて撮像面での焦点検出動作を行ない、
前記第１光電変換部で生じた信号と、前記第２光電変換部で生じた信号とを加算、もしくは平均化して用いることで、撮像動作を行なうことを特徴とする請求項１７〜１９のいずれか１項に記載の撮像装置。