JP4453640B2 - 容量性負荷を有する半導体装置を駆動する駆動方法および駆動装置、並びに電子機器 - Google Patents

Description

本発明は、ＣＣＤ（Charge Coupled Device）などの固体撮像素子の駆動電極などの容量性負荷を有する半導体装置を駆動する駆動方法および駆動装置と、この駆動方法および駆動装置が適用される電子機器、たとえばＣＣＤ固体撮像素子が２次元状に配列された撮像装置に関する。より詳細には、たとえば撮像装置における高速フレームレート化（信号の高速読出し）に関する。

近年、ＣＣＤ固体撮像素子を搭載したビデオカメラでは、ＴＶ（テレビジョン）方式と無関係にカメラ部分を高速で撮像してスロー再生を行なう要望が強く、また、ＣＣＤ固体撮像素子を搭載したデジタルスチルカメラでは、多画素化に伴い連写速度が低下してしまうことが問題視され、撮像素子の高速化が求められている。

図２２は、従来の撮像装置の仕組みを説明する図である。ここで、図２２（Ａ）は、インターライン転送（ＩＴ）方式のＣＣＤ固体撮像素子を用いた従来の撮像装置の一構成例の主要部を示す図であり、図２２（Ｂ）は、ＣＣＤ固体撮像素子の駆動方法の一例を示す図である。

従来の撮像装置３は、ＣＣＤ固体撮像素子３０と、このＣＣＤ固体撮像素子３０を駆動する駆動装置としての駆動回路４とを備えている。

ＣＣＤ固体撮像素子３０は、画素となる複数の受光センサ３１が２次元マトリクス（行列）状に配列され、また各受光センサ列に対応して複数のＣＣＤ構造の垂直転送レジスタ３３が形成された撮像部（受光部）３０ａを備えている。撮像部（受光部）３０ａの外側には、各垂直転送レジスタ３３の最終段に接続するようにＣＣＤ構造の水平転送レジスタ３４が形成され、水平転送レジスタ３４の後段には出力部３６が接続されている。

列（垂直）方向に延在した垂直転送レジスタ３３の上（受光面側）には、各列の同垂直位置の垂直転送レジスタ３３に共通となるように、水平方向に延在した４種類の垂直転送電極３２（それぞれに参照子_1，_2，_3，_4を付して示す）が、垂直方向に所定の順序で、受光センサ３１の受光面に開口部を形成するように配置されている。

４種類の垂直転送電極３２は、１つの受光センサ３１に２つの垂直転送電極３２が対応するように形成され、かつ駆動回路４から供給される４種類の垂直転送パルスΦＶ_1，ΦＶ_2，ΦＶ_3，ΦＶ_4で信号電荷を垂直方向に転送駆動するように構成されている。すなわち、２つの受光センサ３１を１組にして（ただし水平転送レジスタ３４側の最終段を除く）、４つの垂直転送電極３２にそれぞれ垂直転送パルスΦＶ_1，ΦＶ_2，ΦＶ_3，ΦＶ_4が駆動回路４から印加されるようになっている。

図示した例では、水平転送レジスタ３４側において、垂直方向に４つの垂直転送レジスタ３３の一組に対応して、その１組に対して垂直転送電極３２が設けられ、その中で、垂直方向の最上部に位置する受光センサ３１は、垂直転送パルスΦＶ_1が印加される垂直転送電極３２_1に対応している。さらに１段前（より水平転送レジスタ３４側）の垂直転送電極３２_2には垂直転送パルスΦＶ_2が印加され、さらに１段前（より水平転送レジスタ３４側）の垂直転送電極３２_3には垂直転送パルスΦＶ_3が印加され、最も水平転送レジスタ３４側の垂直転送電極３２_4には垂直転送パルスΦＶ_4が印加される。

垂直転送レジスタ３３は、最終段の１組分の垂直転送電極３２（ΦＶ_1〜ΦＶ_4が印加される転送電極）３２_1〜３２_4を介して水平転送レジスタ３４に接続される。

水平転送レジスタ３４は、各垂直転送レジスタ３３に対応して２つの水平転送電極３５（それぞれに参照子_1，_2を付して示す）が対応するように形成され、駆動回路４から供給される２相の水平駆動パルスΦＨ_1，ΦＨ_2で信号電荷を水平方向に転送駆動するように構成されている。

このような構造のＣＣＤ固体撮像素子３０では、受光センサ３１において受光され光電変換して受光量に応じた信号電荷が蓄積される。この受光センサ３１の信号電荷は、垂直ブランキング期間に受光センサ３１から垂直転送レジスタ３３へ読み出され、以後、水平ブランキング期間に１水平ラインごとの信号電荷が垂直転送され、いわゆる垂直ラインシフトが行なわれて、水平転送レジスタ３４に転送される。そして、水平転送レジスタ３４に転送された信号電荷は水平有効転送期間に水平方向に転送され、出力部３６を通じて外部に出力される。

ここで、従来のＣＣＤ固体撮像素子３０における信号電荷の垂直ラインシフトは、図２２（Ｂ）に示す垂直ラインシフトの駆動タイミングのように、ＴＶ方式の水平ブランキング期間Ｈｂ中に垂直転送パルス（ΦＶ_1〜ΦＶ_4）で転送駆動するように設計されていた。具体的には、図２２（Ｂ）に示すように、信号電荷の垂直ラインシフトでは、水平ブランキング期間Ｈｂにおいて、４種類の垂直駆動パルスΦＶ_1〜ΦＶ_4によって、たとえばΦＶ_2，ΦＶ_3に対応した垂直転送電極３２_2，３２_3に待機していた信号電荷が水平転送レジスタ３４へラインシフトされる。すなわち、垂直転送電極３２_4の垂直駆動パルスΦＶ_4の立下りで、水平転送レジスタ３４の各水平駆動パルスΦＨ_1が印加される水平転送電極３５_1へ信号電荷が転送される。

なお図示しないが、垂直ラインシフト時の、水平ブランキング期間Ｈｂの垂直転送電極３２_1〜３２_4に印加される各垂直駆動パスルΦＶ_1〜ΦＶ_4の立上りおよび立下りの傾きΔＶ／ΔＴ（ΔＶは電圧、ΔＴは時間を指す）、いわゆるトランジェントスピード（ΔＶ／ΔＴ）は、垂直ブランキング期間に垂直転送電極３２_1〜３２_4に印加される垂直転送パルスΦＶ_1〜ΦＶ_4のトランジェントスピード（ΔＶ／ΔＴ）と同じにしている。図２２（Ｂ）では駆動パルスが垂直に立ち上がり、立ち下がる矩形パルスで示している。

一方、たとえば、ＣＣＤ固体撮像素子を用いたビデオカメラなどの撮像装置における電子手振れ補正時の動作や、放送業務用のフレームインターライン転送（ＦＩＴ）方式のＣＣＤ固体撮像素子では、垂直ブランキング期間に高速の垂直転送を必要としている。

また、ＣＣＤ撮像素子において水平ブランキング期間に４種類の垂直転送パルスによって垂直ラインシフトを行なうことが、提案されている（たとえば特許文献１の図３参照）。

特開２０００−１３８９４３号公報

ところで、従来、上述したＣＣＤ固体撮像素子３０においては、垂直ラインシフトおよび垂直高速転送を、同一特性の垂直駆動走査回路、いわゆる垂直ドライバを駆動回路４に設けて駆動しており、一般的にスピードの速いＣＭＯＳタイプの垂直ドライバが用いられている。したがって、水平有効走査期間にこの垂直転送を行なうと、垂直転送パルス（ΦＶ_1〜ΦＶ_4）が印加される瞬間に、ＣＣＤ固体撮像素子３０内でクロストークによるノイズ（カップリングノイズ）が発生する。

すなわち、水平有効走査期間中に垂直転送を行なうとき、駆動波形の立上りおよび立下りでのトランジェントスピードが速い、すなわち垂直転送パルス（ΦＶ_1〜ΦＶ_4）の立上りおよび立下りの傾きΔＶ／ΔＴが大きいため、ＣＣＤ出力信号にクロストークノイズがのり、縦筋の画像ノイズが表われる。つまり、駆動波形の高速なトランジェントスピードによって画質劣化（ノイズ発生）が生じてしまうのである。この点については、実施形態においてさらに詳細に説明するが、その原因は、１つの電極に対する駆動電圧の過渡的な変動が、他の電極に対する駆動電圧に干渉することによるものである。

したがって、従来は、この画質劣化を防止するために、垂直駆動（垂直転送）を水平有効走査期間でない期間に行なうことにしていた。すなわち、垂直ラインシフトを行なう場合、垂直転送パルス（ΦＶ_1〜ΦＶ_4）の印加は、水平ブランキング期間であれば、画像への弊害は出ないため、従来のＣＣＤ固体撮像素子では、この水平ブランキング期間に垂直ラインシフト用の垂直転送をするようにしていた。

ここで、ＴＶ方式が主流であったころは、そのＴＶ方式で水平ブランキング期間が定義されていたので、水平ブランキング期間内に垂直ラインシフトを行なうことができれば十分であった。しかしながら、ＴＶ方式とは無関係に多画素化、高フレームレート化を行なおうとすると、垂直ラインシフトに必要な水平ブランキング期間が無駄な時間となり、高フレームレート化の障害となっていた。

高フレームレート化のためには、水平ブランキング期間を短縮する必要があるが、これには、垂直ラインシフトを高速に行なう必要があり、そのためには転送電極の低抵抗化が必要になる。低抵抗化を図るためには、一手法として電極断面積を広くすることが考えられるが、横方向（面積方向）には広げることが難しく、転送電極の膜厚を厚くする必要がある。しかしながら、転送電極の膜厚を厚くすると、センサ開口周囲の段差が高くなってしまい、光が入射されたとき斜め光のケラレが発生し、感度低下やシェーディングの発生を引き起こすという問題が生じ、垂直転送速度向上を実現することが困難である。

このように、高フレームレート化を行なう際、ＴＶ方式でないＣＣＤ固体撮像素子を用いるデジタルスチルカメラなどの電子機器では、信号の出力レートを上げても、水平ブランキング時間が多くなり、ある一定以上高速にすることは難しかった。

本発明は、上記事情に鑑みてなされたものであり、ＣＣＤ固体撮像素子などの容量性負荷に対して２以上の駆動電圧を与える場合に、その駆動電圧間の干渉によるノイズ発生を低減しつつ、信号の高速読出化を実現することのできる仕組みを提供することを目的とする。

本発明に係る駆動方法、駆動装置または電子機器においては、半導体装置として、入射された電磁波に対応する信号電荷を生成するマトリクス状に配列された電荷生成部と、電荷生成部により生成された信号電荷を複数の駆動信号によって一方の方向に順次転送する第１電荷転送部と、第１電荷転送部から転送された信号電荷を一方の方向とは異なる他の方向に順次転送する第２電荷転送部と、前記第２電荷転送部から送られてきた信号電荷を信号電圧に変換する出力部と、前記信号電圧を相関二重サンプリングにより処理する処理部とを半導体基板に集積化された回路内に備えるとともに、第１電荷転送部と第２電荷転送部との間に電荷蓄積部が設けられているものを使用する。但し、電子機器において前記処理部は、半導体装置外の処理回路に設けてもよい。

なお、“一方の方向”と“他の方向”とは相対的なものであり、一般的に走査速度の低速な列方向もしくは垂直方向と呼ばれるものが一方の方向に相当し、一般的に走査速度の高速な行方向もしくは水平方向と呼ばれるものが他の方向に相当する。ただし、たとえば図面を９０度回転させると、上下左右の関係が変わり、行と列もしくは垂直と水平の関係が逆転すると同様に、絶対的なものではない。たとえば、第１電荷転送部が列方向なら第２電荷転送部は行方向で、第２電荷転送部が列方向なら第１電荷転送部は行方向になる。以下、一方の方向は列方向もしくは垂直方向で代表記述し、他の方向は行方向もしくは水平方向で代表記述する。

そして、前記第１電荷転送部が信号電荷を転送する際に、先行する他の信号電荷が前記第２電荷転送部内で前記他の方向へ転送されるときの有効転送期間と同じ所定期間において、前記駆動信号の波形遷移による電位変化が前記半導体基板の電位を揺らし、この電位の揺れが前記出力部に入ることで当該出力部から出力される前記信号電圧に発生するクロストークノイズを前記相関二重サンプリングで除去可能なほど波形の遷移速度が小さくなるように２以上の前記駆動信号を逆相で駆動することで、前記電荷生成部の１つ分を単位として信号電荷を前記電荷蓄積部へ順次転送する。
さらに前記所定期間と異なる期間では、より大きな遷移速度で前記複数の駆動信号を駆動することで、前記電荷蓄積部に転送された前記他の方向の所定単位分の信号電荷を前記第２電荷転送部へ転送する。

このように、本発明においては、他の方向（例えば行方向）への有効転送期間に相当する所定期間内で行う一方の方向（例えば列方向）の駆動時には、組ごとつまり少なくとも２種類の駆動信号ごとに、各駆動信号を逆相で駆動する。２つの駆動信号を逆相にして駆動すれば、それぞれの駆動信号に起因するノイズ成分も逆相になり、結果的にノイズを相殺するように作用する。

本発明では好適に、前記所定期間内に、前記駆動信号の波形遷移による電位変化に起因して発生する前記電位の揺れと逆位相の電位変化をもつノイズ補正信号を前記半導体基板の所定の位置に供給する。

本発明は好適に、ノイズ抑制回路を介して前記複数の駆動信号を前記第１電荷転送部に供給する。

本発明は好適に、前記半導体基板の接地抵抗を容量性にするための容量機能要素を設けることで、前記電位の揺れが半導体基板で発生することを抑制する。詳細は後述するが、基板ノイズの発生原因が基板抵抗にあることを発見したことに基づくものである。駆動信号に応じた駆動電流が基板抵抗を流れることで基板変動を起すが、その駆動電流を容量機能要素側に流してやることで基板ノイズを低減するのである。

本発明によれば、一方の方向（例えば列方向）への電荷転送時に、逆相の駆動信号で駆動する、さらに好適に基板ノイズとは逆位相のノイズ補正信号を基板に供給する、さらに好適にノイズ抑制回路を介して駆動信号を供給する、さらに好適に基板接地抵抗を容量性にするようにしたので、一方の方向（例えば列方向）への電荷転送時に発生するクロストークノイズを低減することができる。

このように好適な仕組みを組み合わせると、電荷転送時に発生するクロストークノイズを一層低減することができる。

以下、図面を参照して本発明の実施形態について詳細に説明する。

＜撮像装置の全体構成＞
図１は、本発明に係る電子機器の一例である撮像装置の一実施形態を示す構成図である。なお、ここでは、インターライン転送（ＩＴ）方式のＣＣＤ固体撮像素子を用いた事例で示す。

ここで、一般的なＩＴ方式のＣＣＤ固体撮像素子は、多数のフォトセル（受光部）が２次元マトリクス（行列）状に配され、各垂直列のフォトセルの間にそれぞれ複数の垂直転送ＣＣＤ（Ｖレジスタ）が配列され、最後の行の垂直転送ＣＣＤに隣接して水平転送ＣＣＤが通常１ライン分設けられた構造となっている。以下具体的に説明する。

図示するように、本実施形態の撮像装置１は、ＩＴ方式のＣＣＤ固体撮像素子１０と、このＣＣＤ固体撮像素子１０を駆動する駆動装置としての駆動回路５とを備えている。

ＣＣＤ固体撮像素子１０は、画素となる複数の受光センサ（電荷生成部）１１が２次元マトリクス（行列）状に配列され、また各受光センサ列に対応して図の上下方向に延在する複数のＣＣＤ構造の垂直転送レジスタ（第１電荷転送部の一例）１３が形成された撮像部（受光部）１０ａを備えている。受光センサ１１は、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する。

撮像部１０ａにおいては、さらに垂直転送レジスタ１３と各受光センサ１１との間に読出ゲート部ＲＯＧが介在し、また各画素（ユニットセル）の境界部分にはチャネルストップ部ＣＳが設けられている。

また、本実施形態のＣＣＤ固体撮像素子１０の特徴部分として、撮像部（受光部）１０ａの外側には、撮像部１０ａから垂直転送される信号電荷を一時的に保持する電荷蓄積部１０ｂを備え、この電荷蓄積部１０ｂに接続するようにＣＣＤ構造の水平転送レジスタ（第２電荷転送部の一例）１４が形成されている。つまり、図２２に示した従来のＣＣＤ固体撮像素子３０との対比では、撮像部１０ａと水平転送レジスタ１４との間に電荷蓄積部１０ｂを備えている点が大きく異なるのである。

電荷蓄積部１０ｂは、撮像部１０ａと同様に、ＣＣＤ構造の垂直転送レジスタ１３を備え、この垂直転送レジスタ１３が２段配置されて構成されているものである。ここで、撮像部１０ａ側の垂直転送レジスタ１３を有する領域をストレージゲート部ＳＴＧといい、水平転送レジスタ１４側の垂直転送レジスタ１３を有する領域をホールドゲート部ＨＬＧという。

この電荷蓄積部１０ｂの各垂直転送レジスタ１３の最終段（つまりホールドゲート部ＨＬＧ）に接続するように、図の左右方向に延在するＣＣＤ構造の水平転送レジスタ１４が１ライン分形成されている。そして、水平転送レジスタ１４の後段には電荷信号を電気信号（通常は電圧信号）に変換する電荷検出部（あるいは出力部）としての出力アンプ部１６が接続され、さらに出力アンプ部１６の後段には相関二重サンプリング（ＣＤＳ；Correlated Double Sampling）回路１７が接続されている。

なお、この例では、ＣＣＤ固体撮像素子１０が相関二重サンプリング回路１７を有するように構成しているが、相関二重サンプリング回路１７を、ＣＣＤ固体撮像素子１０の外部に設ける態様を採ることもある。

出力アンプ部１６は、水平転送レジスタ１４から順に注入される信号電荷を図示しないフローティングディフュージョンに蓄積し、この蓄積した信号電荷を信号電圧に変換して、たとえば図示しないソースフォロア構成のトランジスタ回路で構成された出力回路を介してＣＣＤ出力信号として相関二重サンプリング回路１７に出力する。相関二重サンプリング回路１７は、ＣＣＤ出力信号に含まれるリセットノイズなどのノイズ成分を抑制して撮像信号Ｓout として出力端子ｔout から素子外部に出力する。

垂直転送レジスタ１３の上（受光面側）には、各列の同垂直位置の垂直転送レジスタ１３に共通となるように、４種類の垂直転送電極１２（それぞれに参照子_1，_2，_3，_4を付して示す）が、垂直方向に所定の順序で、受光センサ１１の受光面に開口部（後述する図２、図３を参照）を形成するように配置されている。垂直転送電極１２は、水平方向に延在するように、すなわち、受光センサ１１の受光面側に開口部を形成するようにしつつ、水平方向に横切るように配線される。

４種類の垂直転送電極１２は、１つの受光センサ１１に２つの垂直転送電極１２が対応するように形成され、かつ駆動回路５から供給される４種類の垂直転送パルスΦＶ_1，ΦＶ_2，ΦＶ_3，ΦＶ_4で信号電荷を垂直方向に転送駆動するように構成されている。すなわち、２つの受光センサ１１を１組にして（電荷蓄積部１０ｂ側の最終段も含めて）、４つの垂直転送電極１２にそれぞれ垂直転送パルスΦＶ_1，ΦＶ_2，ΦＶ_3，ΦＶ_4が駆動回路５から印加されるようになっている。

図示した例では、電荷蓄積部１０ｂ側において、垂直方向に４つの垂直転送レジスタ１３の一組に対応して、組ごとに垂直転送電極１２が設けられ、その中で、垂直方向の最上部に位置する受光センサ１１は、垂直転送パルスΦＶ_1が印加される垂直転送電極１２_1に対応している。さらに１段前（より電荷蓄積部１０ｂ側）の垂直転送電極１２_2には垂直転送パルスΦＶ_2が印加され、さらに１段前（より電荷蓄積部１０ｂ側）の垂直転送電極１２_3には垂直転送パルスΦＶ_3が印加され、最も電荷蓄積部１０ｂ側の垂直転送電極１２_4には垂直転送パルスΦＶ_4が印加される。

垂直転送レジスタ１３は、最終段の１組分の垂直転送電極１２（ΦＶ_1〜ΦＶ_4が印加される転送電極）１２_1〜１２_4を介して、さらに電荷蓄積部１０ｂの垂直転送レジスタ１３に引き継がれる。この電荷蓄積部１０ｂの上（撮像部１０ａの受光面側と同じ面側）には、各列の同垂直位置の垂直転送レジスタ１３に共通となるように、ストレージゲート電極２１およびホールドゲート電極２２といった２種類の転送電極が配置されている。ストレージゲート電極２１およびホールドゲート電極２２は、水平方向に延在するように、すなわち、水平方向に横切るように配線される。

撮像部１０ａの最終段の垂直転送レジスタ１３上に形成された転送電極（ΦＶ_4が印加される転送電極）１２_4の後段に形成されたストレージゲート電極２１にはストレージゲートパルスΦＶＳＴＧが、ホールドゲート部ＨＬＧのホールドゲート電極２２にはホールドゲートパルスΦＶＨＬＧが、それぞれ駆動回路５から供給される。

水平転送レジスタ１４は、各垂直転送レジスタ１３に対応して２つの水平転送電極１５（それぞれに参照子_1，_2を付して示す）が対応するように形成され、駆動回路５から供給される２相の水平駆動パルスΦＨ_1，ΦＨ_2で信号電荷を水平方向に転送駆動するように構成されている。

このような構成の撮像装置１の動作概要を纏めると以下の通りである。すなわち、ＣＣＤ固体撮像素子１０の受光センサ１１の各々に蓄積された信号電荷が、駆動回路５から発せられた読出パルスＸＳＧが読出ゲート部ＲＯＧのゲート電極に印加されそのゲート電極下のポテンシャルが深くなることにより、当該読出ゲート部ＲＯＧを通して垂直転送レジスタ１３に読み出される。

撮像部１０ａの垂直転送レジスタ１３は４種類の垂直転送電極１２に対応する４種類の垂直転送パルスΦＶ_1〜ΦＶ_4によって転送駆動され、電荷蓄積部１０ｂのストレージゲート部ＳＴＧがストレージゲートパルスΦＶＳＴＧで駆動され、ホールドゲート部ＨＬＧがホールドゲートパルスΦＶＨＬＧで駆動される。これにより、各受光センサ１１から読み出された信号電荷は、１走査線（１ライン）に相当する部分ずつ順に垂直方向に転送され水平転送レジスタ１４に送られる。

ストレージゲート部ＳＴＧとホールドゲート部ＨＬＧとでなる電荷蓄積部１０ｂは、撮像部１０ａとは異なり、垂直画素ピッチと無関係にデザインできるため、ストレージゲート電極２１およびホールドゲート電極２２の電極幅を大きく取ることができ、各電極２１，２２の低抵抗化を図ることができる。この点は、電荷蓄積部１０ｂから水平転送レジスタ１４への垂直電荷転送を高速で行なう上で非常に有利である。

ここで、詳細は後述するが、本実施形態の垂直電荷転送（いわゆる垂直ラインシフト）は、通常の水平ブランキング期間の一部にて行なわれる垂直ラインシフトとは異なり、撮像部１０ａにおける垂直ラインシフトは水平有効期間の一部にて行ない、電荷蓄積部１０ｂにおける垂直ラインシフトは水平ブランキング期間の一部にて行なうようにしている。

水平転送レジスタ１４は、駆動回路５から発せられた２相の水平転送パルスΦＨ_1，ΦＨ_2に基づいて、複数本の垂直転送レジスタ１３の各々から垂直転送された１ラインに相当する信号電荷を順次出力アンプ部１６側に水平転送する。

出力アンプ部１６は、水平転送レジスタ１４から順に注入される信号電荷を信号電圧に変換してＣＣＤ出力信号として相関二重サンプリング回路１７に供給する。相関二重サンプリング回路１７は、そのＣＣＤ出力信号に含まれるノイズ成分を抑制して出力端子ｔout から外部に撮像信号Ｓout として出力する。

＜垂直転送電極の配線構造＞
図２は、図１に示したＣＣＤ固体撮像素子１０の４種類の垂直転送電極１２の配置構造の一例を示す図である。

図示するように、２次元マトリクスに配された受光センサ１１の各垂直列の受光センサ１１の間にそれぞれ複数の垂直転送レジスタ（Ｖ−ＣＣＤ）１３が配列され、各受光センサ１１と垂直転送レジスタ１３との間には読出ゲート部ＲＯＧが介在している。また各画素（ユニットセル）の境界部分にはチャネルストップ部ＣＳが設けられている。

垂直転送レジスタ１３の受光面（紙面の前面）側には、各列の同垂直位置の垂直転送レジスタ１３に共通となるように、水平方向に延在した薄膜化した多結晶シリコン膜（Poly）などでなる４種類の垂直転送電極１２が、受光センサ１１の受光面にセンサ開口部１１８を形成するように配置されている。

特に、この例では、２層電極・４相駆動となるような配置構造にしており、垂直転送パルスΦＶ_2，ΦＶ_4が供給される１層目の垂直転送電極１２_2，１２_4の上に２層目として、垂直転送パルスΦＶ_1，ΦＶ_3が供給される垂直転送電極１２_1，１２_3を設けている。

各層の垂直転送電極１２は、パターン形状が殆ど同じである。図示した例では、１層目の垂直転送電極（第２電極）１２_2と垂直転送電極（第４電極）１２_4とはパターン形状が殆ど同じ構造であり、また２層目の垂直転送電極（第１電極）１２_1と垂直転送電極（第３電極）１２_3とはパターン形状が殆ど同じ構造であり、さらに垂直転送電極１２_1と垂直転送電極１２_2とが２層構造となり、また垂直転送電極１２_3と垂直転送電極１２_4とが２層構造となるように形成されている。なお、１層目と２層目とはそのパターン形状が異なる。

これからも分かるように、４種類の垂直転送電極１２は、１０の撮像部１０ａのほぼ全面を覆っている。また、２層構造となっており、電極間のオーバーラップ容量が大きい。

＜構造模式図と等価回路＞
図３は、図１に示したＣＣＤ固体撮像素子１０の垂直転送電極１２と半導体基板ＳＵＢ（第１の半導体基板）と出力アンプ部１６の結合モデルを示す図である。ここで、図３（Ａ）は、１つの受光センサ１１部分の平面模式図であり、図３（Ｂ）は、出力アンプ部１６に形成されるＭＯＳトランジスタ部分の平面模式図である。また、図３（Ｃ）は、図３（Ａ）および図３（Ｂ）におけるＡ−Ａ’線断面模式図である。

撮像部１０ａ側は、たとえばシリコンからなる半導体基板ＮＳＵＢの表面にPWELL-#2a （第２の半導体基板の一例である）が製膜され、PWELL-#2a 上にて、たとえばＰＮ接合のフォトダイオードからなる受光センサ１１、読出ゲート部ＲＯＧ、PWELL-#1が製膜された上部に形成された垂直転送レジスタ１３（図ではＶレジスタＢＣで示す）、およびチャネルストップ部ＣＳがこの順に水平方向（図の左方向）に形成されており、下地の構造はＩＴ−ＣＣＤのそれと同じである。

また、これらのさらに上層部には、図示しない層間絶縁膜を介して垂直転送レジスタ１３用の垂直転送電極１２（_1または_3）がセンサ開口部１１８を形成するように配線され、さらにその上には、受光センサ１１上にセンサ開口部１１８を形成するように、図示しない層間絶縁膜を介して遮光膜１１９が形成されている。垂直転送電極１２には、４種類の垂直転送パルスの何れか（図の例ではΦＶ_1またはΦＶ_3）が供給される。

ＣＣＤ固体撮像素子１０の略全体を覆うように形成された垂直転送電極１２と遮光膜１１９は、受光センサ１１上にてセンサ開口部１１８が形成されており、このセンサ開口部１１８を介して光が受光センサ１１側に入射するようになっている。

一方、出力アンプ部１６側は、撮像部１０ａ側と同じシリコンなどからなる半導体基板ＮＳＵＢの表面にPWELL-#2b （第２の半導体基板の一例である）が製膜され、このPWELL-#2b 上にトランジスタ１２０が形成され、さらにその上層部には、図示しない層間絶縁膜を介して電極１２１が配線されている。

図３（Ｃ）の断面模式図に示した半導体基板ＮＳＵＢのＶＳＵＢ端子１３０やPWELL-#2a の端子１３１およびPWELL-#2b の端子１３２には、通常ＤＣバイアスＶbiasが印加される。図ではＶＳＵＢ端子１３０にＤＣバイアスＶbiasを印加し、PWELL-#2a ，PWELL-#2b の端子１３１，１３２については接地ＧＮＤにしている。この点に着目して、端子１３１，１３２を PWELL接地端子１３１，１３２ともいう。

また、図３（Ｃ）の断面模式図において、撮像部１０ａ側では、垂直転送電極１２と遮光膜１１９との間には結合（カップリング）容量Ｃ１が形成され、また、垂直転送電極１２と半導体基板ＮＳＵＢとの間にも結合容量Ｃ２が形成される。また出力アンプ部１６側では、トランジスタ１２０のゲートと半導体基板ＮＳＵＢとの間に、バックゲート効果による結合容量Ｃ３が形成される。

各垂直転送電極１２とＣＣＤ基板との間の等価容量ＣＬは結合容量Ｃ１と結合容量Ｃ２との並列成分に略等しいと考えてよい。なお、垂直転送電極１２に関連する容量としては、この結合容量Ｃ１，Ｃ２の他にも、他の垂直転送電極１２との間に形成される電極間容量（後述する図４、図８のＣ６４を参照）も存在する。

また、ＣＣＤ固体撮像素子１０内部に存在する接地抵抗として、遮光膜１１９と接地ＧＮＤ間に発生する遮光膜抵抗Ｒ１と、半導体基板ＮＳＵＢの基板抵抗Ｒ２とが存在する。これらの合成成分であるトータルの接地抵抗Ｒは、遮光膜抵抗Ｒ１と基板抵抗Ｒ２の並列成分に略等しいと考えてよい。

遮光膜１１９と接地ＧＮＤとの関係においては、遮光膜抵抗Ｒ１は、遮光膜１１９の等価抵抗Ｒ１０の他に、静電破壊防止などのために意図的に数１００Ω〜数１０ｋΩの保護抵抗素子Ｒ１２が挿入されることもある。保護抵抗素子Ｒ１２は端子１３３を利用して接続されるので、遮光膜１１９の等価抵抗Ｒ１０は端子１３３よりも遮光膜１１９側となる。この場合の全体的な遮光膜抵抗Ｒ１は、遮光膜１１９の等価抵抗Ｒ１０と保護抵抗素子Ｒ１２の直列接続成分となり、保護抵抗素子Ｒ１２の抵抗値は遮光膜１１９の等価抵抗Ｒ１０の抵抗値よりも大きいので接地抵抗Ｒは基板抵抗Ｒ２側が優位となって規定されることになる。

ここで、図２だけでなく、図３からも分かるように、４種類の垂直転送電極１２は、ＣＣＤ固体撮像素子１０の撮像部１０ａのほぼ全面を覆っている。このため。この垂直転送電極１２に供給される垂直転送パルスΦＶによって基板電圧が変動する。すなわち半導体基板ＮＳＵＢにノイズNoise1がのる。それが、同基板上に形成される出力アンプ部１６を構成するトランジスタ１２０へのバックゲート効果で、結合容量Ｃ３を介してトランジスタ１２０部にのり、その結果として出力信号にノイズが重畳され、縦筋ノイズとなることが分かった。

また、垂直転送電極１２は、結合容量Ｃ１により遮光膜１１９と容量接合しているとともに、また結合容量Ｃ２により半導体基板ＮＳＵＢとも容量接合している。ここでたとえば遮光膜１１９との関係においては、遮光膜１１９が遮光膜抵抗Ｒ１を介して接地ＧＮＤに接続されている。この接地ＧＮＤは、 PWELL接地端子１３２を介して出力アンプ部１６のPWELL-#2b に接続されている。

このため、垂直転送電極１２に供給される垂直転送パルスΦＶに起因したノイズNoise2が結合容量Ｃ１、遮光膜１１９、遮光膜抵抗Ｒ１、および接地ＧＮＤを介して出力アンプ部１６のPWELL-#2b を変動させ、これが出力アンプ部１６を構成するトランジスタ１２０へのバックゲート効果で、トランジスタ１２０部にのり、その結果として出力信号にノイズが重畳され、縦筋ノイズとなることも分かった。

そこで、この半導体基板ＮＳＵＢの変動や出力アンプ部１６のPWELL-#2b の変動を如何に抑えるかがノイズ抑制のポイントとなる。

＜ノイズ発生のメカニズム解析＞
図４および図５は、従来の撮像装置３において、縦筋ノイズの発生メカニズムを回路理論の側面から示した図である。ここで、図４は、垂直ドライバの等価回路とＣＣＤ固体撮像素子３０との関係を説明する図である。また、図５は、垂直転送パルスΦＶのステップ応答を説明する図である。

図４において、ＣＣＤ固体撮像素子３０は、等価回路でＣＣＤ固体撮像素子６０として表しており、駆動回路４で駆動されるようになっている。なお、等価回路で示されたＣＣＤ固体撮像素子６０おいて、接地抵抗Ｒ６１はＣＣＤ基板の等価抵抗を示し、図３で示した接地抵抗Ｒに相当するもので、遮光膜抵抗Ｒ１と基板抵抗Ｒ２の並列成分に略等しい。また、抵抗素子Ｒ６２，Ｒ６３は垂直転送電極３２の電極抵抗を示す。

また、容量素子Ｃ６２，Ｃ６３は垂直転送電極１２とＣＣＤ基板との間の等価容量を示し、図３で示した各垂直転送電極１２とＣＣＤ基板との間の等価容量ＣＬに相当するもので、結合容量Ｃ１と結合容量Ｃ２との並列成分に略等しい。また、容量素子Ｃ６４は電極間の等価容量を示す。

等価回路で示されたＣＣＤ固体撮像素子６０からも分かるように、ＣＣＤ固体撮像素子６０（ＣＣＤ固体撮像素子３０）は、垂直ドライバ４０から見ると容量性負荷である。

なお、ＣＣＤ固体撮像素子における電極等価容量は、画素数や使用するプロセスあるいはレイアウト形状に依存して大きく依存する。一般的には、等価容量ＣＬ（容量素子Ｃ６２，Ｃ６３）は、１００〜１０００ｐＦ程度であり、接地抵抗Ｒ６１は、数１０Ω程度である。また、抵抗素子Ｒ６２，Ｒ６３は、数１０〜数１００Ω程度である。

垂直転送電極３２に垂直転送パルスΦＶを供給する垂直ドライバ４０は駆動回路４に設けられる。垂直ドライバ４０は、たとえば垂直転送パルスΦＶ_1〜ΦＶ_4を発生させ、ＣＣＤ固体撮像素子６０は、たとえばこれらの垂直転送パルスΦＶ_1〜ΦＶ_4が印加される垂直転送電極３２_1〜３２_4を含む。図４では、モデル化の容易のため、垂直ドライバ４０は１つの垂直転送パルスΦＶ（出力電圧Ｖout ）のみを生成するが、ＣＣＤ固体撮像素子６０は、複数のドライバによって駆動される（たとえば、他の垂直ドライバや水平ドライバであるドライバ７０）。

垂直ドライバ４０は、端子４０３から入力された制御信号Ｄｉｎを論理反転するインバータ４１と、端子４０３から入力された制御信号Ｄｉｎのレベルに応じた制御信号Ｖｇ１を出力するレベルシフト回路（Ｌ／Ｓ）４２と、端子４０３から入力された制御信号Ｄｉｎをインバータ４１で論理反転した制御信号ＮＤｉｎのレベルに応じた制御信号Ｖｇ２を出力するレベルシフト回路４３とを備える。

また、垂直ドライバ４０は、レベルシフト回路４２，４３の後段に、一定の電圧Ｖ１，Ｖ２（電圧値Ｖ）を端子４０１，４０２から入力し、出力電圧Ｖout として出力端子４０４からＣＣＤ固体撮像素子６０に対して出力するスイッチ４８，４９を備える。

垂直ドライバ４０は、それぞれ端子４０１，４０２に与えられる一定電圧Ｖ１，Ｖ２のいずれかを出力端子４０４から出力電圧Ｖout として、ＣＣＤ固体撮像素子６０に供給する。たとえば、電圧Ｖ１はハイレベル、電圧Ｖ２はローレベルに設定される。

垂直ドライバ４０では、端子４０３から制御信号Ｄinが入力され、そのレベルに応じて、レベルシフト回路（Ｌ／Ｓ）４２，４３から、スイッチ４８，４９をオンするための制御信号Ｖｇ１，Ｖｇ２が出力される。そして、スイッチ４８がオンするときは、定常時の出力電圧Ｖout は電圧Ｖ１となり、スイッチ４９がオンするときは、定常時の出力電圧Ｖout は電圧Ｖ２となる。

等価回路で示されたＣＣＤ固体撮像素子６０は、垂直ドライバ４０の出力電圧Ｖout によって、電極６０１を介して駆動される。このため、その際の駆動信号が、電極６０１とＣＣＤ基板との間の等価容量である容量素子Ｃ６２を介して接地抵抗Ｒ６１に印加され、これによって、出力電圧Ｖout に応じたノイズ成分が現われるようになるのである。

加えて、等価回路で示されたＣＣＤ固体撮像素子６０は、他の垂直ドライバや水平ドライバ（以下ドライバ７０という）によっても電極６０２を介して駆動される。このため、他方の電極６０２に対する駆動電圧の過渡的な変動が、一方の電極６０１に対する駆動電圧に干渉することで、たとえばクロストークノイズなどの画質劣化が生ずる。

すなわち、他方の電極６０２への駆動信号が、電極６０２とＣＣＤ基板との間の等価容量である容量素子Ｃ６３を介して遮光膜抵抗Ｒ１と基板抵抗Ｒ２の並列成分に略等しいＣＣＤ基板の等価抵抗を示す接地抵抗Ｒ６１に印加される。また、他方の電極６０２への駆動信号が、電極間の等価容量である容量素子Ｃ６４を介して電極６０１に現われ、それが、電極６０１とＣＣＤ基板との間の等価容量である容量素子Ｃ６３を介して接地抵抗Ｒ６１に印加される。

ここで、図４（Ｂ）に示すように、それぞれ位相の異なる垂直転送パルスΦＶでＣＣＤ固体撮像素子を駆動すると、その出力電圧Ｖout の位相差に応じたＶＳＵＢ変動が現われ、画像にノイズ成分が現われるようになるのである。なお、図４（Ｃ）については後で説明する。

図５を用いて、垂直転送電極１２に付く接地抵抗Ｒ６１の影響について、さらに詳細に説明する。図５（Ａ１）は、接地抵抗Ｒ６１がない（つまり接地抵抗Ｒ６１の抵抗値がゼロ）場合における出力電圧Ｖout のステップ応答を求めるための等価回路図であり、図５（Ａ２）は、その応答波形を示す図である。また図５（Ｂ１）は、接地抵抗Ｒ６１がある（つまり接地抵抗Ｒ６１の抵抗値≠ゼロ）場合における出力電圧Ｖout のステップ応答を求めるための等価回路図であり、図５（Ｂ２）は、その応答波形を示す図である。なお、図５（Ａ２）および図５（Ｂ２）の各応答波形は、シミュレーションによるものである。

図５（Ａ１）および図５（Ｂ１）において、抵抗素子Ｒ４４は垂直ドライバ４０の出力抵抗（出力インピーダンスＲｏ）と垂直転送電極１２の配線抵抗を示す抵抗素子Ｒ６２との合成成分（Ｒｏ＋Ｒ６２）であり、本例の場合、垂直ドライバ４０の出力抵抗は、主にスイッチ４８，４９の等価抵抗（等価インピーダンス）である。

ここで、図４や図５（Ａ１）、図５（Ｂ１）に示した等価回路図において、出力電圧Ｖout のステップ応答（たとえば電圧振幅Ｖの垂直転送パルスΦＶを供給したとき）を求めると、以下の式（１）のようになる。

特に、時刻ｔ＝０のときは、式（１）にｔ＝０を代入し、式（２）の通り、ｔ＝０における出力電圧Ｖout の値を得る。

ここで、図５（Ａ２）には、接地抵抗がない場合つまりＲ６１＝０の場合の出力電圧Ｖout の応答波形を示し、図５（Ｂ２）には、接地抵抗があるつまり場合Ｒ６１≠０の場合の出力電圧Ｖout の応答波形を示している。各図において、線分Ｌ１は垂直転送電極１２に供給される矩形状の垂直転送パルスΦＶ（＝Ｖ１）の応答波形を示し、線分Ｌ２は抵抗素子Ｒｏの抵抗値が小さい場合の応答波形を示し、線分Ｌ３抵抗素子Ｒｏの抵抗値が大きい場合の応答波形を示す。

図５（Ａ２）、図５（Ｂ２）から分かるように、ＣＣＤ基板の等価抵抗Ｒ６１が“０”でない場合（通常０ではない）には、立上り部分の時刻ｔ＝０において、出力電圧Ｖout が急峻に立ち上がることが分かる。なお、立下り部分の時刻ｔ＝１においては、出力電圧Ｖout が急峻に立ち下がる。

また、ＣＣＤ固体撮像素子６０では、電極６０１には式（１）で示す電圧が発生すると同時に、他方の電極６０２には、上記した出力電圧Ｖout の応答とは異なる応答をする駆動電圧が印加される。そして、電極６０１〜電極６０２間の結合容量である容量素子Ｃ６４とドライバ７０の出力インピーダンスは微分回路を形成して、出力電圧Ｖout が電極６０２に影響を及ぼす（干渉する）。この影響は、特にｔ＝０において出力電圧Ｖout が急峻に立ち上がる場合に顕著となる。

加えて、ＣＣＤ基板の等価抵抗Ｒ６１が“０”でない場合（通常“０”ではない）には、端子６０３に観測される電圧Ｖ６０３（ｔ）は、式（３）のようになり、同様にｔ＝０において、容量素子Ｃ６３を介して電極６０２に影響を及ぼす（干渉する）。

このように、１つの電極に対する駆動電圧の過渡的な変動が、他の電極に対する駆動電圧に干渉することで、たとえばクロストークノイズなどの画質劣化が生ずる。したがって、従来は、この画質劣化を防止するために、垂直駆動（垂直転送）を水平有効走査期間でない水平ブランキング期間に行なうことにしており、ＣＣＤ固体撮像素子における転送速度向上の妨げとなっている。

このようなノイズに対する解決手法の一例として、本願出願人は、特願２００４−０７６５９８号や特願２００５−１６２０３４号にて、一般的な急峻なトランジェント特性を持つ垂直転送パルスΦＶに代えて、より緩やかなトランジェント特性を持つ垂直転送パルスΦＶを使用して撮像部１０ａの垂直転送レジスタ１３を転送駆動する仕組み（トランジェントスピードを遅くする駆動方法ともいう）を提案している。しかしながら、このトランジェントスピードを遅くする駆動方法だけでは不足であり、改善されないノイズが残ることが分かった。

たとえば、先にも説明したように、接地抵抗がある（Ｒ６１≠０）場合、その出力電圧Ｖout の応答波形は図５（Ｂ２）に示すように、接地抵抗Ｒ６１の影響によって、立上り部分のｔ＝０については出力電圧Ｖout が急峻に立ち上がるし、立下り部分のｔ＝１については出力電圧Ｖout が急峻に立ち下がる。このことは、式（３）において、ｔ＝０としたとき、Ｖ６０３（０）＝Ｖ・(R61/(Ro+R61))となり、また式の導出過程を割愛するが、ｔ＝１としたときはＶ６０３（１）＝Ｖ（１−(R61/(Ro+R61))）となることからも明らかである。したがって、このような急峻な立上り部分や立下り部分によってノイズが画像に現われてしまう。

そこで、本実施形態では、さらにノイズ抑制効果を高めることのできる仕組みを採用することにした。以下、この点について詳細に説明する。

＜ノイズ抑制手法；第１実施形態＞
図６および図７は、ノイズ抑制手法の第１実施形態を説明する図である。ここで、図６は、図１に示したＣＣＤ固体撮像素子１０を駆動するための第１実施形態で採用する駆動タイミングを示したタイミングチャートである。また、図７は、比較例の駆動タイミングを示したタイミングチャートである。

この第１実施形態のノイズ抑制手法は、垂直転送レジスタ１３を垂直転送駆動するための垂直転送電極１に供給する４種類の垂直転送パルスΦＶのタイミングの観点からなされたものである点に特徴を有する。

本実施形態のＣＣＤ固体撮像素子１０では、受光センサ１１において受光され光電変換して受光量に応じた信号電荷が蓄積される。この受光センサ１１の信号電荷は、垂直ブランキング期間に受光センサ１１から垂直転送レジスタ１３へ読み出され、以後、１水平ラインごとに信号電荷が電荷蓄積部１０ｂや水平転送レジスタ１４側に垂直転送される、すなわちいわゆる垂直ラインシフトが行なわれて、水平転送レジスタ１４に転送される。そして、水平転送レジスタ１４に転送された信号電荷は水平有効転送期間に水平方向に転送され出力アンプ部１６並びに相関二重サンプリング回路１７を通じて外部に出力される。

＜低速トランジェント駆動＞
ここで、第１実施形態の駆動手法における垂直ラインシフト動作は、垂直転送電極１２_1〜１２_4に４種類の垂直転送パルスΦＶ_1〜ΦＶ_4を印加する撮像部１０ａから電荷蓄積部１０ｂへの第１段階の垂直電荷転送（垂直ラインシフト）と、ストレージゲート部ＳＴＧへのストレージゲートパルスΦＶＳＴＧの印加およびホールドゲート部ＨＬＧへのホールドゲートパルスΦＶＨＬＧの印加による電荷蓄積部１０ｂから水平転送レジスタ１４への第２段階の垂直電荷転送（垂直ラインシフト）の２段構えで行なう点に特徴を有している。

特に、図６（Ａ）に示すように、第１段階の垂直ラインシフトを水平有効走査期間Ｈｓ中にトランジェントスピードを遅くした垂直転送パルスΦＶを用いて低速で行なう低速トランジェント駆動にしつつ、第２段階の垂直ラインシフトを水平ブランキング期間Ｈｂ中に急峻なトランジェント特性を持つ転送パルス（ストレージゲートパルスΦＶＳＴＧ、ホールドゲートパルスΦＶＨＬＧ）を用いて高速で行なう高速トランジェント駆動にしている。こうすることで、有効画像中に現われるノイズを低減しつつ、水平ブランキング期間Ｈｂを短縮することで高速読出しを実現するようにしている。

このような２段構えの垂直電荷転送を実現するための仕組みとして、上述したように撮像部１０ａの垂直転送レジスタ１３の最終段の垂直転送電極１２_4を有する転送部と水平転送レジスタ１４との間に、ストレージゲート部ＳＴＧとホールドゲート部ＨＬＧとを有する電荷蓄積部１０ｂを設けているのである。

水平有効走査期間Ｈｓ中に垂直ラインシフト駆動を行なうと、ＣＣＤ転送部内での垂直駆動パルスΦＶ_1〜ΦＶ_4、すなわちそのクロック波形の立上りＴｒおよび立下りＴｆ、いわゆるトランジェントによるクロストークノイズの影響が問題となる。このため、この第１実施形態では、図６（Ａ）に示すように、垂直ラインシフトの垂直駆動パルスφＶ_1〜φＶ_4における立上りＴｒおよび立下りＴｆの傾きΔＶ／ΔＴ（ΔＶはパルス電圧、ΔＴは時間である）を小さくし、すなわちトランジェントスピードを遅くするようになす。ここで、トランジェントスピードΔＶ／ΔＴは、垂直転送パルスΦＶ_1〜ΦＶ_4を印加したときに発生するクロストークノイズを相関二重サンプリング回路１７で除去できる程度に低速とする。

垂直駆動パルスΦＶ_1〜ΦＶ_4のトランジェントスピードを遅くして実験を行なったところ、トランジェントスピードΔＶ／ΔＴが、５０ｍＶ／１ｎｓｅｃ以下（ただし“０”を含まず）ならば、垂直ラインシフト時に発生するクロストークノイズが相関二重サンプリング回路１７で除去され、水平有効走査期間Ｈｓ中に垂直ラインシフトを行なっても固体撮像素子のＣＣＤ出力への画像ノイズ（縦筋）の影響を低減できることが確認された。すなわち、トランジェントスピードΔＶ／ΔＴが５０ｍｖ／１ｎｓｅｃ以下（“０”を含まず）の垂直駆動パルスによるクロストークノイズは高い周波数成分がなく、相関二重サンプリング回路１７で十分除去される。

因みに、従来の垂直ラインシフトの垂直転送パルスのトランジェントスピードΔＶ／ΔＴは、約１Ｖ／１ｎｓｅｃ程度あり、このような垂直転送パルスによるクロストークノイズは高い周波数成分がありＣＤＳ回路では除去できない。

図６（Ａ）では、水平有効走査期間Ｈｓ中の垂直転送パルスΦＶ_1〜ΦＶ_4のクロック波形のトランジェント期間をランプ波形で示しているが、垂直駆動パルスΦＶ_1〜ΦＶ_4の立上りＴｒおよび立下りＴｆの遷移特性、すなわちこの立上りおよび立下りＴｆの大局的な傾きが従来よりもゆっくりとしている（傾きをなだらかにする）ものであればよく、ランプ波形に限らず、指数関数状に遷移するような特性であってもよいし、階段状に遷移する特性であってもよい。階段状に遷移させる場合には、階段の変化を極力小さくする、すなわちステップ数を多くするのがよい。

なお、この第１実施形態では、水平有効走査期間Ｈｓ中での垂直ラインシフトで転送電極に印加される垂直駆動パルスのトランジェントスピードを遅くしているが、図６（Ｂ）に示すように、垂直ブランキング期間Ｖｂ中に転送電極へ印加する垂直転送パルスΦＶのトランジェントスピードは速くし、高速転送を可能にする。たとえば、高速動作を必要とするカムコーダの電子手振れ補正動作、あるいは放送業務用のフレームインターライン転送（ＦＩＴ）方式のＣＣＤ固体撮像素子などのときは、垂直ブランキング期間Ｖｂ中に高速駆動を行なう必要がある。このような場合の垂直ブランキング期間中での高速駆動は、通常のＣＭＯＳドライバにより、垂直転送電極１２_1〜１２_4にトランジェントスピードの速い垂直駆動パルスΦＶ_1〜ΦＶ_4を印加することによって行なわれる。

垂直ブランキング期間Ｖｂでの高速動作と、水平ブランキング期間Ｈｂでの低速動作とを両立させるため、２スピードの切り替え機能を備えたドライバを用いることができる。

このような撮像部１０ａに対しての低速トランジェント駆動を用いた電荷蓄積部１０ｂへの電荷転送駆動手法によれば、水平有効走査期間Ｈｓに垂直転送パルスΦＶ_1〜ΦＶ_4に傾きおよび変化、すなわち、トランジェントスピードΔＶ／ΔＴを遅くして垂直ラインシフトを行なうので、垂直転送パルスΦＶ_1〜ΦＶ_4を印加して発生したクロストークノイズを後段の相関二重サンプリング回路１７で除去することができる。これによって、画像ノイズ（縦筋）を抑制することができる。

また、電荷蓄積部１０ｂに対しての高速トランジェント駆動を用いたストレージゲートパルスΦＶＳＴＧおよびホールドゲートパルスΦＶＨＬＤによる水平転送レジスタ１４への電荷転送駆動手法と併用することで、電荷蓄積部１０ｂから水平転送レジスタ１４へは信号電荷を高速で転送できるので、水平ブランキング期間Ｈｂを短縮することができる。この結果、高速フレームレートを図ることができる。

また、ストレージゲート部ＳＴＧとホールドゲート部ＨＬＧは、垂直画素ピッチと無関係にデザインできるため、ストレージゲート電極２１およびホールドゲート電極２２の電極幅を大きく取ることができる。このため電極２１、２２の低抵抗化を図ることができ、ストレージゲート部ＳＴＧから水平転送レジスタ１４への信号電荷の転送を高速化することが容易となる。また裏打ち配線などもしやすくなり、より電極２１、２２の低抵抗化を図り、転送の高速化を図ることができる。さらに、短い水平ブランキング期間Ｈｂで水平転送レジスタ１４への信号電荷の転送可能となる。その結果、さらなる高フレーム化が実現できる。

このように、トランジェントスピードを遅くする駆動方法を採用して、垂直ラインシフト駆動として低速と高速２つの駆動を備えることで、水平有効期間Ｈｓ中に第１段階の垂直ラインシフトを行なっても垂直転送パルスΦＶは低速トランジェントであるため画像ノイズ（縦筋）がでなくなり、水平ブランキング期間Ｈｂ中に第２段階の垂直ラインシフトを高速トランジェントの垂直転送パルスΦＶで行なうので、水平ブランキング期間Ｈｂを大幅に縮めることができ、高フレームレート化を実現することができる。したがって、カムコーダの電子手振れ動作および放送業務用ＦＩＴなどの高速動作を必要とするときにもこの駆動方法を適用することができる。

＜コンプリメンタリ駆動＞
加えて、この第１実施形態の駆動手法では、図６に示すように、何れか複数の垂直転送電極１２を組にして、それぞれに逆相の垂直転送パルスΦＶを供給する、つまり、垂直転送パルスΦＶをコンプリメンタリに動かすようにしている点に大きな特徴を有するのである。通常であれば、図７に示すように、それぞれ位相の異なる４種類の駆動パルスを供給しているのと大きく異なるのである。

たとえば、ＣＣＤ固体撮像素子１０の撮像部１０ａの垂直転送電極１２の配置構造が２層の場合に、垂直転送電極１２が交互に同じ構造をしていて、同構造の電極の駆動パルスをコンプリメンタリに動かすことで、垂直転送電極１２とPWELL-#2b や半導体基板ＳＵＢ間の結合容量で生じる電位変動を相殺する効果を出すことができる。

また、コンプリメンタリ駆動（逆相駆動）にすることによって、垂直転送パルスΦＶ用の期間を半減することができ、その結果としてトランジェント時間を２倍にできるため、よりトランジェントスピードを下げてクロストークノイズを減らすこともできる。

また、クロストークノイズを減らすことができるので、出力アンプ部１６などに高ゲインアンプを使用してもノイズの問題から解消され、高感度・高速化を図ることができる。

＜コンプリメンタリ駆動の主要な効果＞
図８および図９は、コンプリメンタリ駆動を行なうことによる主要な効果を説明する図である。ここで、図８は、垂直ドライバの等価回路とＣＣＤ固体撮像素子３０との関係を説明する図である。また、図９は、垂直ドライバ５０によってトランジェントスピードを低速にできる原理を説明する図である。

図８において、ＣＣＤ固体撮像素子１０は、図４と同様に等価回路でＣＣＤ固体撮像素子６０として表しており、垂直転送電極１２に垂直転送パルスΦＶとストレージゲートパルスΦＶＳＴＧおよびホールドゲートパルスΦＶＨＬＧを供給する本実施形態特有の垂直ドライバ５０を備えた駆動回路５で駆動されるようになっている。

垂直ドライバ５０は、たとえば垂直転送パルスΦＶ_1〜ΦＶ_4を発生させ、ＣＣＤ固体撮像素子６０は、たとえばこれらの垂直転送パルスΦＶ_1〜ΦＶ_4が印加される垂直転送電極１２_1〜１２_4を含む。図８では、モデル化の容易のため、垂直ドライバ５０は１つの垂直転送パルスΦＶ（出力電圧Ｖout ）のみを生成するが、ＣＣＤ固体撮像素子６０は、複数のドライバによって駆動される（たとえば、他の垂直ドライバや水平ドライバであるドライバ７０）。

たとえば、図６に示したようにコンプリメンタリ駆動を考えた場合、端子６０１に垂直転送パルスΦＶ_1を供給する場合には端子６０２に垂直転送パルスΦＶ_1とは逆相の垂直転送パルスΦＶ_3を供給するし、端子６０１に垂直転送パルスΦＶ_2を供給する場合には端子６０２に垂直転送パルスΦＶ_2とは逆相の垂直転送パルスΦＶ_4を供給する。

垂直ドライバ５０は、端子５０３から入力された制御信号Ｄｉｎを論理反転するインバータ５１と、端子５０３から入力された制御信号Ｄｉｎのレベルに応じた制御信号Ｖｇ１を出力するレベルシフト回路（Ｌ／Ｓ）５２と、端子５０３から入力された制御信号Ｄｉｎをインバータ５１で論理反転した制御信号ＮＤｉｎのレベルに応じた制御信号Ｖｇ２を出力するレベルシフト回路５３とを備える。

また、垂直ドライバ５０は、レベルシフト回路５２，５３の後段に、電圧出力部５４とインピーダンス制御部５５とを備える。電圧出力部５４は、一定の電圧Ｖ１，Ｖ２（電圧値Ｖ）を端子５０１，５０２から入力し、出力電圧Ｖout として出力端子５０４からＣＣＤ固体撮像素子６０に対して出力する。たとえば、電圧Ｖ１はハイレベル、電圧Ｖ２はローレベルに設定される。

インピーダンス制御部５５は、出力端子５０４から見た出力インピーダンスを、容量性負荷となるＣＣＤ固体撮像素子６０の伝達特性に応じて制御する。図８において、インピーダンス制御部５５は、多段接続された複数のディレイライン（遅延素子）５６（それぞれに参照子_1，_2，…，_mを付して示す）、多段接続された複数のディレイライン（遅延素子）５７（それぞれに参照子_1，_2，…，_mを付して示す）、各ディレイライン５６，５７に対応して設けられたスイッチ５８，５９（それぞれに参照子_1，_2，…，_mを付して示す）を含む。ここで、後述するように、各スイッチ５８，５９は、インピーダンス成分がＣＣＤ固体撮像素子６０の伝達特性に応じてそのオン／オフが適切に設定される。

垂直ドライバ５０は、出力電圧Ｖout によってＣＣＤ固体撮像素子６０の一方の電極６０１を駆動するが、他の垂直ドライバや水平ドライバであるドライバ７０はＣＣＤ固体撮像素子６０の他方の電極６０２を駆動する。

ここで、ディレイライン５６およびスイッチ５８は出力電圧Ｖout として端子５０１から電圧Ｖ１を出力するときの出力インピーダンスを制御し、ディレイライン５７およびスイッチ５９は出力電圧Ｖout として端子５０２から電圧Ｖ２を出力するときの出力インピーダンスを制御する。

たとえば、ディレイライン５６およびスイッチ５８の構成は以下のようになっている。すなわち、各スイッチ５８の一端は、端子５０１（電圧Ｖ１）に共通に接続され、他端は、出力端子５０４に共通に接続されている。また、各スイッチ５８は、各ディレイライン５６の前後に配列され、レベルシフト回路５２からの制御信号Ｖｇ１がディレイライン５６を伝達するにつれて、スイッチ５８_1からスイッチ５８_mに向けて、遅延を伴って順にオンしていく。

各スイッチ５８は、インピーダンス成分を有している。したがって、制御信号Ｖｇ１がディレイライン５６を伝達し各スイッチ５８が順にオンするにつれて、スイッチ５８によって形成される並列インピーダンスの値は、徐々に低下していく。すなわち、端子５０４から見た垂直ドライバ５０の出力インピーダンスは、徐々に低下していく。

同様に、各スイッチ５９の一端は、端子５０２（電圧Ｖ２）に共通に接続され、他端は、出力端子５０４に共通に接続されている。また、各スイッチ５９は、各ディレイライン５７の前後に配列され、レベルシフト回路５３からの制御信号Ｖｇ２がディレイライン５７を伝達するにつれて、スイッチ５９_1からスイッチ５９_mに向けて、遅延を伴って順にオンしていく。

各スイッチ５９は、インピーダンス成分を有している。したがって、制御信号Ｖｇ２がディレイライン５７を伝達し各スイッチ５９が順にオンするにつれて、スイッチ５９によって形成される並列インピーダンスの値は、徐々に低下していく。すなわち、端子５０４から見た垂直ドライバ５０の出力インピーダンスは、徐々に低下していく。

このように、垂直ドライバ５０では、端子５０３から制御信号Ｄｉｎが入力され、そのレベルに応じて、レベルシフト回路５２，５３の何れかから、スイッチ５８，５９をオンするための制御信号Ｖｇ１，Ｖｇ２がディレイライン５６，５７に与えられる。すなわち、インバータ５１によって、レベルシフト回路５２，５３の一方の入力がハイレベルとなり、その一方のレベルシフト回路の出力信号が対応する一方のディレイライン上を伝達して対応する一方の各スイッチを順にオンしていくことになる。

このようにしてインピーダンス制御部５５にて垂直ドライバ５０の出力インピーダンスを制御すれば、出力電圧Ｖout のトランジェントスピードΔＶ／ΔＴを低速にできる。

たとえば、図９（Ａ）は、図５（Ａ１），図５（Ｂ１）に対応するもので出力電圧Ｖout のステップ応答を求めるための等価回路を示し、図９（Ｂ）は、その応答波形を示すもので図５（Ａ２），図５（Ｂ２）に対応するものである。なお、図９（Ｂ）は、等価回路において容量素子Ｃ６２が含まれていないものとして示している。

図９（Ａ）において、インピーダンス素子Ｚ５８は垂直ドライバ５０の出力端子から見た出力インピーダンスＺｏと垂直転送電極１２の配線抵抗を示す抵抗素子Ｒ６２との合成成分（Ｚｏ＋Ｒ６２）であり、本例の場合、垂直ドライバ５０の出力インピーダンスＺｏは、主にスイッチ５８，５９の等価インピーダンスである。ここで、垂直ドライバ５０の出力インピーダンスＺｏの値は、Ｚｏ（ｔ）＝ rs0・exp(-αt) （ rs0：初期値＝Zo(0) 、α：定数）に従って、時間とともに変化するものとする。

ここで、図９（Ａ）に示した等価回路図において、出力電圧Ｖout のステップ応答（たとえば電圧振幅Ｖの垂直転送パルスΦＶを供給したとき）を求めると、式（４−１）のようになる。垂直転送電極１２の配線抵抗を示す抵抗素子Ｒ６２を無視すれば式（４−２）のようになり、さらに容量素子Ｃ６２が含まれていないものとすれば式（４−３）のようになる。

特に、時刻ｔ＝０のときは、式（４−２），式（４−２）にｔ＝０を代入し、式（５）の通り、ｔ＝０における出力電圧Ｖout の値を得る。

ここで、式（５）を、ｔ＝０のときの従来の出力電圧Ｖout(0)=Ｖ・(R61/(R61+ Ro)（式（２）参照）と比較すると、垂直ドライバ５０の出力インピーダンスＺｏの初期値 rs0を調整することで、出力電圧Ｖout のｔ＝０における値を従来よりも低減させることができる。たとえば、 rs0＝８・Roとすると、出力電圧Ｖout のｔ＝０における値を約１／８にすることができる。また、インピーダンス素子Ｚ５８の値が大きいので、出力電圧Ｖout の過渡特性を滑らかにする、すなわち、出力電圧Ｖout のトランジェントスピードを低速にすることもできる。

ただし、このままでは、トランジェントスピードが過度に低下してしまい、出力電圧Ｖout が、垂直転送パルスΦＶのアクティブ期間内に定常レベル（＝Ｖ）に達せず、垂直転送電極１２を十分に駆動できないことが懸念される。

これを避けるには、時間の経過とともに、垂直ドライバ５０の出力インピーダンスＺｏを低下させるとよく、たとえば指数関数状に低下させると、図９（Ｂ）に示すように、出力電圧Ｖout の過渡応答特性（容量素子Ｃ６２は含まれていないものとする）を滑らかにする、すなわち、出力電圧Ｖout のトランジェントスピードを低速にすることができる。

なお、図９に示した等価回路では、垂直ドライバ５０の出力インピーダンスＺｏを指数関数で表現したが、ｔ＝０の時点に限れば、初期値 rs0の値が出力電圧Ｖout のトランジェントスピードを低速にする上で重要になり、必ずしも垂直ドライバ５０の出力インピーダンスを指数関数表現にしなくてもよい。ただし、通常、容量性負荷としてのＣＣＤ固体撮像素子６０内の時間軸で表現した伝達特性は、ｅｘｐ因子を持つため、それに合わせて垂直ドライバ５０の出力インピーダンスに時間軸に対してｅｘｐ因子を持たせれば、出力電圧Ｖout のトランジェント特性（過渡特性）が滑らかになり、より好ましい。

このように、ＣＣＤ固体撮像素子６０の時間軸で表現した伝達特性がｅｘｐ因子を持つことに合わせて、スイッチ５８，５９のインピーダンスを、スイッチ５８_1，５８_2，…，５８_mと指数関数的に小さくなるように割り付ければ理想的である。

なお、ＣＣＤ固体撮像素子における電極等価容量は、画素数や使用するプロセスやレイアウト形状（纏めてデバイス特性ともいう）に依存して大きく依存するため、ある特定のＣＣＤ固体撮像素子に対して最適化された従来の垂直ドライバによる駆動電圧の過渡特性が他のＣＣＤ固体撮像素子に対して必ずしも最適化されたものにはならない。したがって、ＣＣＤ固体撮像素子に応じて駆動電圧の過渡特性を簡便に制御できる方法が望まれる。

このためには、各スイッチ５８，５９におけるインピーダンスの値は、容量性負荷となるＣＣＤ固体撮像素子６０の伝達特性に合わせて適切に設定することが望ましい。特に、図９（Ｂ）で示したように、出力電圧Ｖout （ｔ＝０）における電圧が低い、すなわち、インピーダンスの初期値 rs0が大きいほど、トランジェントスピードを低速にする上で好ましいので、垂直ドライバ５０では、ｔ＝０において出力インピーダンスとなるスイッチ５８_1，５９_1のインピーダンスを最も高く設定する。このスイッチ５８_1，５９_1のインピーダンスを適切に設定するだけで、ｔ＝０における出力電圧Ｖout の値が十分に小さくなり、従来と比較して有利な効果が得られる。

ただし、このように、立上り時（ｔ＝０）および立下り時（ｔ＝１）の垂直ドライバ５０の出力インピーダンスＺｏを大きくし、また出力インピーダンスＺｏを時間の経過とともに低下させるようにすることで、トランジェントスピードの遅い低速の駆動パルスで垂直転送電極１２を駆動しても、依然として、出力電圧Ｖout(0)＝Ｖ・(R61/(R61＋rs0) もしくは出力電圧Ｖout(1)＝Ｖ（１−(R61/(R61＋rs0))が残っているので、その電圧変化によってクロストークノイズの縦筋が画像に現われてしまうし、トランジェント期間の電圧変化も画像に現われてしまう。

たとえば、図８にて説明したように、等価回路で示されたＣＣＤ固体撮像素子６０は、垂直ドライバ５０で一方の電極６０１を駆動するとき、他のドライバ７０によって他方の電極６０２を駆動する。このため、他方の電極６０２に対する駆動電圧の過渡的な変動が、一方の電極６０１に対する駆動電圧に干渉する。

ここで、特願２００４−０７６５９８号や特願２００５−１６２０３４号にて提案しているトランジェントスピードを遅くする駆動方法では、図７や図８（Ｂ）に示すように、たとえば４種類のそれぞれ位相の異なる垂直転送パルスΦＶでＣＣＤ固体撮像素子を駆動するようにしているので、たとえトランジェントスピードを低速にした垂直転送パルスΦＶで駆動したとしても、その位相差に応じたノイズ成分が現われ、クロストークノイズが依然として残ってしまう。

これに対して、図６や図８（Ｃ）に示すように、何れか２つの垂直転送電極１２を組にして、それぞれに逆相の垂直転送パルスΦＶａ，ΦＶｂを供給して垂直転送パルスΦＶをコンプリメンタリ駆動すれば、一方の電極６０１を駆動する垂直転送パルスΦＶａによる電位変動と他方の電極６０２を駆動する垂直転送パルスΦＶｂによる電位変動とが互いに逆極性となり相殺し合うようになるので、結果的に、垂直転送電極１２とPWELL-#2b や半導体基板ＳＵＢ間の結合容量で生じる電位変動をほぼゼロにすることができる。

なお、逆極性で駆動することで電位変動を相殺し合うようにするには、電極構造の対象性も問題となる。この点では、図２に示したように、２層電極・４相駆動の例では、逆相駆動の対象となる垂直転送電極１２は、垂直転送パルスΦＶ_1，ΦＶ_3が供給される２層目の垂直転送電極１２_1，１２_3もしくは垂直転送パルスΦＶ_2，ΦＶ_4が供給される１層目の垂直転送電極１２_2，１２_4であり、これらはともに２層目もしくは１層目の電極で、パターン形状も殆ど同じために、容量のバランスがとれコンプリ駆動によるノイズキャンセル効果が得易い。

ただし、電極構造のバランスの悪い組合せの場合でも、垂直ドライバ５０側の駆動能力を合せる、現実的には電圧振幅を調整することで、クロストークノイズが最小になる条件にすることもできる。

＜コンプリメンタリ駆動の付加的な効果＞
図１０は、コンプリメンタリ駆動を行なうことによる付加的な効果を説明する図である。第１実施形態のようにコンプリメンタリ駆動を行なうと、特願２００４−０７６５９８号や特願２００５−１６２０３４号にて提案しているトランジェントスピードを遅くする駆動方法よりもさらにトランジェントスピードを遅くした垂直転送パルスΦＶ_1〜ΦＶ_4でゆっくりと第１段階の垂直ラインシフトを行なうことができるので、垂直転送電極１２_1〜１２_4としては、膜厚をさらに薄くして形成することができる。

このため、図１０に示すように、受光センサ１１、読出ゲート部ＲＯＧ、および埋込チャネル領域２４とゲート絶縁膜２５上の垂直転送電極１２からなる垂直転送レジスタ１３を有するＣＣＤ固体撮像素子１０において、垂直転送電極１２の膜厚ｄ０を従来の膜厚ｄ２あるいは特願２００４−０７６５９８号や特願２００５−１６２０３４号による膜厚ｄ１より薄くすることにより、センサ開口部１１８の周囲の段差が非常に低くなり、斜め入射光（実線）Ｌ０の蹴られを非常に少なくすることができる。

したがって、センサ開口部１１８が実質的に広がり、斜め入射光の集光効率が向上し、高感度化を図ることができる。また、斜め入射光の蹴られが発生し難いので、シェーディングの発生を低減することができる。なお、斜め入射光（１点鎖線）Ｌ１は特願２００４−０７６５９８号や特願２００５−１６２０３４号による膜厚ｄ１のときの蹴られ状態を示し、斜め入射光（２点鎖線）Ｌ２は従来の斜め入射光の蹴られ状態を示す。

＜他の駆動タイミング例＞
図１１〜図１８は、他の駆動タイミングを説明する図である。上記例では４種類の垂直転送パルスΦＶについて説明したが、垂直転送パルスΦＶは、４種類に限るものではない。たとえば、図１１に示すように、８種類の垂直転送パルスΦＶを用いて逐次駆動を行なう従来の８相逐次駆動方式に対して、図１２に示すように、８種類のうちの所定の２種類の駆動信号を逆相にして駆動するようにすることもできる。本例の場合、垂直転送パルスΦＶ_1，ΦＶ_3、垂直転送パルスΦＶ_2，ΦＶ_4、垂直転送パルスΦＶ_3，ΦＶ_5、垂直転送パルスΦＶ_4，ΦＶ_6、垂直転送パルスΦＶ_5，ΦＶ_7、垂直転送パルスΦＶ_6，ΦＶ_8、垂直転送パルスΦＶ_7，ΦＶ_1、垂直転送パルスΦＶ_8，ΦＶ_2の順に、各２つを逆相駆動にしている。

また、従来の８相駆動をベースにＶＧＡモードの動画撮像駆動にする場合でも、図１３に示すように、垂直転送パルスΦＶ_1，ΦＶ_4、垂直転送パルスΦＶ_2，ΦＶ_5、垂直転送パルスΦＶ_3，ΦＶ_6、垂直転送パルスΦＶ_4，ΦＶ_7、垂直転送パルスΦＶ_5，ΦＶ_8、垂直転送パルスΦＶ_6，ΦＶ_1、垂直転送パルスΦＶ_7，ΦＶ_2、垂直転送パルスΦＶ_8，ΦＶ_3の順に、各２つを逆相駆動にすることで対処できる。

＜擬似コンプリメンタリ駆動＞
また、前述の例は、２種類の駆動信号を組にして、それらを逆相で駆動するようにしていたが、図１４や図１５に示すように、一方の駆動信号に対して、他の複数の駆動信号を組み合わせて、全体として、実質的に逆相で駆動する態様を採ることもできる。すなわち、３つ以上の駆動信号で組を構成するようにし、この３つ以上の駆動信号を、全体として逆相で駆動する効果を出すようにする。特に、トランジェントスピードを遅くして駆動する手法と組み合わせるとよい。図１４に示した事例では、逐次駆動のトランジェントをさらに遅くしたものと等価である。

また、図１４や図１５に示した例では、一方の駆動信号に対して、他の複数の駆動信号を組み合わせて、全体として、逆相の状態が繋がるようにしていたが、図１６に示すように、一部に不連続な部分があってもかまわない。図１６に示した事例では、４相擬似逆相（コンプリ）駆動になり、特にメガピクセルのＣＣＤ固体撮像素子を動画駆動する際に好適である。

また、図１７に示すように、１０種類の垂直転送パルスΦＶを用いて逐次駆動を行なう従来の５フィールド１０相逐次駆動方式に対して、図１８に示すように、１０種類のうちの所定の２種類の駆動信号を逆相にして駆動するようにすることもできる。

また、図４（Ｃ）に示すように、従来のように略方形波状の駆動信号を垂直転送電極１２に供給する場合においても、第１実施形態の逆相駆動を適用すればＶＳＵＢ変動を抑制することができるので、画像ノイズ成分を抑制することができる。ただし、位相の微妙なズレにより、スパイク状の電圧変動が残り、これが画像ノイズとなって残ってしまう可能性がある。

＜ノイズ抑制手法；第２実施形態＞
図１９は、ノイズ抑制手法の第２実施形態を説明する図である。この第２実施形態のノイズ抑制手法は、ＣＣＤ固体撮像素子内でPWELL-#2b や半導体基板ＳＵＢにのったクロストークによるノイズ（カップリングノイズ）を、アクティブな方法で抑制する点に特徴を有する。

なお、ここでは、垂直ドライバとして従来の垂直ドライバ４０を用い、また従来のように急峻なトランジェント特性を持つそれぞれ位相の異なる垂直転送パルスΦＶを使用するものとする。

たとえば、図３（Ｃ）の断面模式図に示したように、通常は、半導体基板ＮＳＵＢのＶＳＵＢ端子１３０にはＤＣバイアスＶbiasが印加されるし、出力アンプ部１６側のPWELL-#2a の PWELL接地端子１３２は接地ＧＮＤにされるが、これらの端子を利用して、カップリングノイズを相殺するようなノイズ補正信号を外部から供給するようにする。

たとえば、図１９に示すように、第２実施形態の撮像装置１は、従来と同様の構造のＣＣＤ固体撮像素子３０および垂直ドライバ４０を備えるとともに、第２実施形態特有の構成として、ノイズ補正信号供給回路２００を備えている。

ノイズ補正信号供給回路２００は、ＶＳＵＢ端子１３０用と PWELL接地端子１３２用のそれぞれについて、垂直ドライバ４０から供給される垂直転送パルスΦＶを逆極性にする極性反転回路（反転アンプ）２１０と、極性反転回路２１０から出力された信号を波形整形する波形整形回路２２０とを有し、垂直ドライバ４０の出力端子からPWELL-#2b や半導体基板ＳＵＢに乗るノイズと逆位相の波形をＶＳＵＢ端子１３０や PWELL接地端子１３２に供給する。

波形整形回路２２０としては、極性反転回路２１０からの出力信号を使うことで、PWELL-#2b や半導体基板ＳＵＢに乗るノイズNoise1，Noise2と逆位相の波形をノイズ補正信号CompN1，CompN2として生成するものとする。たとえば、カップリングノイズ成分が主に微分特性を持つものである点を考慮して、ＣＲ微分回路を構成するように、容量素子２２２と抵抗素子２２４の直列回路を、極性反転回路２１０の出力側が容量素子２２２となり接地ＧＮＤ側が抵抗素子２２４となるように設けている。容量素子２２２と抵抗素子２２４の接続点をそれぞれＶＳＵＢ端子１３０や PWELL接地端子１３２に接続する。なお、ＶＳＵＢ端子１３０については、ＤＣバイアスＶbiasを印加するので、抵抗素子２２４はＤＣバイアスＶbiasを介して接地ＧＮＤに接続する。

このような第２実施形態の仕組みによれば、垂直ドライバ４０の出力端子から供給される垂直転送パルスΦＶを極性反転回路２１０で逆極性に変換してから波形整形回路２２０でPWELL-#2b や半導体基板ＳＵＢに乗るノイズNoise1，Noise2と逆位相の波形に整形したノイズ補正信号CompN1，CompN2をＶＳＵＢ端子１３０や PWELL接地端子１３２に供給する。これにより、ＣＣＤ固体撮像素子内でPWELL-#2b や半導体基板ＳＵＢにのったクロストークによるカップリングノイズNoise1，Noise2を、それとは逆特性のノイズ補正信号CompN1，CompN2で相殺することができ、縦筋ノイズを抑制することができる。

なお、ＣＣＤ固体撮像素子内でPWELL-#2b や半導体基板ＳＵＢにのるカップリングノイズNoise1，Noise2は、デバイス特性や垂直転送パルスΦＶのトランジェント特性に依存するため、ある特定のＣＣＤ固体撮像素子に対して最適化された極性反転回路２１０のアンプゲインや波形整形回路２２０のＣＲ時定数が他のＣＣＤ固体撮像素子に対して必ずしも最適化されたものにはならない。したがって、ＣＣＤ固体撮像素子や垂直転送パルスΦＶのトランジェント特性に応じて、アンプゲインやＣＲ時定数を調整することで、実情に即した最適なノイズ補正信号CompN1，CompN1を生成するようにする。

なお、この例では、反転アンプとＣＲ微分回路の組合せでノイズ補正信号CompN1，CompN1を生成していが、これは一例を示したに過ぎず、その他の回路構成でもよい。何れにしても、実情のカップリングノイズNoise1，Noise2の特性に合わせて、それとは逆極性の波形を生成すればよいのである。

なお、ここでは、垂直ドライバとして従来の垂直ドライバ４０を用い、また従来のように急峻なトランジェント特性を持つそれぞれ位相の異なる垂直転送パルスΦＶを使用するもので説明したが、特願２００４−０７６５９８号や特願２００５−１６２０３４号にて提案したような低速トランジェントでかつそれぞれ位相の異なる垂直転送パルスΦＶを使用する場合や、低速トランジェントでかつ逆相駆動する第１実施形態のノイズ抑制手法と組み合わせることもできる。

＜ノイズ抑制手法；第３実施形態＞
図２０は、ノイズ抑制手法の第３実施形態を説明する図である。この第３実施形態のノイズ抑制手法は、垂直ドライバとＣＣＤ固体撮像素子の電極端子との間にローパスフィルタなどのノイズ抑制回路を挿入する点に特徴を有する。従来の駆動手法では、垂直ドライバから出力される駆動信号を、できるだけそのままの波形状態を保つようにして垂直転送電極に伝達することが重要であると考えられていたのと大きく異なるのである。

垂直ドライバ４０から出力される垂直転送パルスΦＶをノイズ抑制回路を介して垂直転送電極に供給すれば、垂直ドライバの出力に予期せぬスパイクノイズが発生した場合でも、そのスパイクノイズに起因したクロストークノイズを軽減することができる。

なお、ここでも、垂直ドライバとして従来の垂直ドライバ４０を用い、また従来のように急峻なトランジェント特性を持つそれぞれ位相の異なる垂直転送パルスΦＶを使用するものとする。ただし、この第３実施形態の仕組みは、特願２００４−０７６５９８号や特願２００５−１６２０３４号にて提案したような低速トランジェントでかつそれぞれ位相の異なる垂直転送パルスΦＶを使用する場合や、低速トランジェントでかつ逆相駆動する第１実施形態のノイズ抑制手法や、ＣＣＤ固体撮像素子内で発生するノイズと逆特性のノイズ補正信号を供給する第２実施形態のノイズ抑制手法と組み合わせることもできる。

ここで、ノイズ抑制回路は、それ自身のみでノイズ抑制効果をもたらす構成であってもよいし、垂直ドライバ４０やＣＣＤ固体撮像素子８０が持つ素子機能要素との組合せによってノイズ抑制効果をもたらす構成であってもよい。

たとえば、図２０（Ａ）は、従来の垂直ドライバとＣＣＤ固体撮像素子との接続関係を示す等価回路である。図２０（Ａ）において、ＣＣＤ固体撮像素子３０は、等価回路でＣＣＤ固体撮像素子８０として表しており、垂直ドライバ４０で駆動されるようになっている。なお、等価回路で示されたＣＣＤ固体撮像素子８０は、図４や図８における一方の電極６０１についてのみ示したものと等価である。容量素子Ｃ８２は、１００〜１０００ｐＦ程度であり、接地抵抗Ｒ８１は数１０Ω程度であり、垂直転送電極１２の配線抵抗Ｒ８２は数１０〜数１００Ω程度である。

これに対して、図２０（Ｂ）に示す第１例のノイズ抑制回路３１０では、垂直ドライバ４０と垂直転送電極１２との間の信号線と接地ＧＮＤとの間に容量素子３１６を設けて、Ｃ型構成としている。容量素子３１６は、垂直ドライバ４０の出力抵抗Ｒｏ（あるいは出力インピーダンスＺｏ）とでＲＣローパスフィルタ回路を構成する。これにより、垂直ドライバ４０の出力に予期せぬスパイクノイズが発生した場合でも、そのスパイクノイズに起因したクロストークノイズを軽減することができる。

なお、この第１例では、垂直ドライバ４０の出力抵抗Ｒｏと容量素子３１６とでローパスフィルタ回路を構成するが、出力抵抗Ｒｏの値は一般的には小さく、十分なフィルタ効果を得るには容量素子３１６の容量を、後述する第２例や第３例よりも、大きくする必要がある。

図２０（Ｃ）に示す第２例のノイズ抑制回路３２０では、垂直ドライバ４０と垂直転送電極１２との間の信号線に出力抵抗Ｒｏ（あるいは出力インピーダンスＺｏ）よりも抵抗値が大きな抵抗素子３２２を挿入し、抵抗素子３２２と垂直転送電極１２との間の信号線と接地ＧＮＤとの間に容量素子３２６を設けて、ＲＣ型構成としている。

容量素子３２６は、垂直ドライバ４０の出力抵抗Ｒｏ（あるいは出力インピーダンスＺｏ）と抵抗素子３２２との直列抵抗とでＲＣローパスフィルタ回路を構成する。ただし、抵抗素子３２２は出力抵抗Ｒｏ（あるいは出力インピーダンスＺｏ）よりも抵抗値が大きいので、事実上、抵抗素子３２２と容量素子３２６とでＲＣローパスフィルタ回路を構成する。これにより、垂直ドライバ４０の出力に予期せぬスパイクノイズが発生した場合でも、そのスパイクノイズに起因したクロストークノイズを軽減することができる。

この第２例では、出力抵抗Ｒｏ（あるいは出力インピーダンスＺｏ）よりも抵抗値が大きな抵抗素子３２２と容量素子３１６とでＲＣローパスフィルタ回路を構成するので、容量素子３１６の容量を第１例よりも小さくしても、十分なフィルタ効果を得ることができる。ただし、抵抗素子３２２を挿入したことで、接地抵抗Ｒ８１および配線抵抗Ｒ８２との間で電圧降下が生じるため、端子８０１に供給される垂直転送パルスΦＶの電圧振幅が低下し、駆動能力が低下する可能性がある。

図２０（Ｄ）に示す第３例のノイズ抑制回路３３０では、垂直ドライバ４０と垂直転送電極１２との間の信号線に等価抵抗が十分に小さなインダクタンス（コイル；誘導素子）３３４を挿入してＬ型構成とし、このインダクタンス３３４を介して垂直ドライバ４０から出力される垂直転送パルスΦＶを垂直転送電極１２に供給するようにしている。

インダクタンス３３４は、ＣＣＤ固体撮像素子８０内の容量素子Ｃ８２とでＬＣローパスフィルタ回路を構成する。なお、詳しくは、ＣＣＤ固体撮像素子８０内の接地抵抗Ｒ８１と配線抵抗Ｒ８２も介在するのでＲＬＣローパスフィルタ回路を構成することになる。

したがって、垂直ドライバ４０の出力に予期せぬスパイクノイズが発生した場合でも、そのスパイクノイズに起因したクロストークノイズを軽減することができる。また、インダクタンス３３４を挿入しても、その等価抵抗が十分に小さいので、抵抗素子３２２を挿入した第２例とは異なり、駆動能力の低下は生じない。

図２０（Ｅ）に示す第４例のノイズ抑制回路３４０では、垂直ドライバ４０と垂直転送電極１２との間の信号線に等価抵抗が十分に小さなインダクタンス（コイル；誘導素子）３４４を挿入し、このインダクタンス３４４を介して垂直ドライバ４０から出力される垂直転送パルスΦＶを垂直転送電極１２に供給するとともに、インダクタンス３４４と垂直転送電極１２との間の信号線と接地ＧＮＤとの間に容量素子３４６を設けて、ＬＣ型構成としている。

インダクタンス３４４は、容量素子３４６とでＬＣローパスフィルタ回路を構成する。したがって、垂直ドライバ４０の出力に予期せぬスパイクノイズが発生した場合でも、そのスパイクノイズに起因したクロストークノイズを軽減することができる。また、インダクタンス３４４を挿入しても、その等価抵抗が十分に小さいので、抵抗素子３２２を挿入した第２例とは異なり、駆動能力の低下は生じない。

なお、この第４例は、第３例の構成に加えて容量素子３４６を設けた構成であるので、ＣＣＤ固体撮像素子８０内の容量素子Ｃ８２（さらに詳しくは接地抵抗８１と配線抵抗Ｒ８２）とでローパスフィルタ回路も構成される。したがって、第３例の構成におけるフィルタ効果に加えて、容量素子３４６を設けたことによるフィルタ効果が重畳されることになる。

ただし、容量素子３４６は直接にインダクタンス３４４に関与するのに対して、ＣＣＤ固体撮像素子８０内の容量素子Ｃ８２は接地抵抗８１と配線抵抗Ｒ８２を介してインダクタンス３４４に関与しダンピング作用をもたらす。よって、両者の容量値が同程度であれば、容量素子３４６の方がフィルタ効果が高いと考えてよい。

上述の第１例〜第４例のノイズ抑制回路３１０〜３４０を比較した場合、第４例の構成が駆動能力の低下がなくフィルタ効果が最も高いので、実際のアプリケーションとして最適な構成であるといえ、その次に好適なのが駆動能力の低下がない第３例の構成である。

＜ノイズ抑制手法；第４実施形態＞
図２１は、ノイズ抑制手法の第４実施形態を説明する図である。この第４実施形態のノイズ抑制手法は、基板（ＳＵＢ）接地抵抗の影響によって垂直転送パルスΦＶの立上り時や立下り時に出力電圧Ｖout が急激に変化する現象（図５を参照）を、基板接地抵抗を抵抗性から等価的に容量性にすることで改善する点に特徴を有する。

なお、ここでも、垂直ドライバとして従来の垂直ドライバ４０を用い、また従来のように急峻なトランジェント特性を持つそれぞれ位相の異なる垂直転送パルスΦＶを使用するものとする。ただし、この第４実施形態の仕組みは、特願２００４−０７６５９８号や特願２００５−１６２０３４号にて提案したような低速トランジェントでかつそれぞれ位相の異なる垂直転送パルスΦＶを使用する場合や、前述の第１〜第３実施形態のノイズ抑制手法と組み合わせることもできる。

図３や図５にても説明したように、接地抵抗としては、遮光膜１１９と接地ＧＮＤ間に発生する遮光膜抵抗Ｒ１（およびと、半導体基板ＮＳＵＢの基板抵抗Ｒ２とが存在し、その合成成分であるトータルの接地抵抗Ｒは、遮光膜抵抗Ｒ１と基板抵抗Ｒ２の並列成分に略等しいと考えてよい。

したがって、接地抵抗を抵抗性から等価的に容量性にするに当たっては、遮光膜抵抗Ｒ１を抵抗性から等価的に容量性にする第１例の手法と、基板抵抗Ｒ２を抵抗性から等価的に容量性にする第２例の手法と、その両者を併用する第３例の手法とが考えられる。図２１は、この３つの手法の内、遮光膜抵抗Ｒ１を抵抗性から等価的に容量性にする第１例の手法を示したものである。

ここで、第１例の手法は、垂直転送電極１２に供給される垂直転送パルスΦＶに起因したノイズNoise2が結合容量Ｃ１、遮光膜１１９、遮光膜抵抗Ｒ１、および接地ＧＮＤを介して出力アンプ部１６のPWELL-#2b を変動させ、これが出力アンプ部１６を構成するトランジスタ１２０へのバックゲート効果で、トランジスタ１２０部にのり、その結果として出力信号にノイズが重畳され縦筋ノイズとなることを低減するものである。

また、第２例の手法は、半導体基板ＮＳＵＢにノイズNoise1がのり、それが同基板上に形成される出力アンプ部１６を構成するトランジスタ１２０へのバックゲート効果で、結合容量Ｃ３を介してトランジスタ１２０部にのり、その結果として出力信号にノイズが重畳され縦筋ノイズとなることを低減するものである。

ここで、基板接地抵抗を抵抗性から等価的に容量性にするには、その基板接地抵抗に容量素子を並列接続して接地容量型のフィルタ構成にすればよい。たとえば、遮光膜抵抗Ｒ１は、基本的には遮光膜１１９の等価抵抗Ｒ１０と考えてよいので、端子１３３を利用して等価抵抗Ｒ１０に容量素子を並列接続するということは事実上困難である。一方、図３にて説明したように、遮光膜１１９と接地ＧＮＤとの関係においては、一般的に、静電破壊防止などのために意図的に数１００Ω〜数１０ｋΩの保護抵抗素子Ｒ１２が端子１３３を利用して遮光膜１１９との間に挿入される。したがって、図２１（Ａ）に示すように、端子１３３を利用して保護抵抗素子Ｒ１２に容量素子４１２を並列接続すれば、遮光膜抵抗Ｒ１の一部である保護抵抗素子Ｒ１２を抵抗性から等価的に容量性にすることができる。

こうすることで、配線抵抗（ここでは遮光膜抵抗Ｒ１の一部である保護抵抗素子Ｒ１２）に起因して、垂直転送パルスΦＶの立上り時や立下り時に出力電圧Ｖout が急激に変化する現象（図５を参照）を、この保護抵抗素子Ｒ１２に意図的に容量素子４１２を並列接続することで、垂直転送パルスΦＶの立上り時や立下り時の信号電流を容量素子４１２側に流すことができ、その結果として、急峻な電位変動を抑えることができる。

一方、端子１３３以外をも利用する形態ではあるが、遮光膜１１９はＣＣＤ固体撮像素子１０の略全体を覆うように形成されているので、その全体中の多数の箇所から、多数の容量素子４１２を接地ＧＮＤとの間に設けるようにすれば、図２１（Ａ）に示すように、その等価回路は、遮光膜１１９についての結合容量Ｃ１と接地との間に容量素子４１２が配された状態となる。これにより、遮光膜抵抗Ｒ１全体を抵抗性から等価的に容量性にすることができる。

こうすることで、配線抵抗（ここでは遮光膜抵抗Ｒ１の全体）に起因して、垂直転送パルスΦＶの立上り時や立下り時に出力電圧Ｖout が急激に変化する現象（図５を参照）を、この遮光膜抵抗Ｒ１の全体に意図的に容量素子４１２を並列接続することで、垂直転送パルスΦＶの立上り時や立下り時の信号電流を容量素子４１２側に流すことができ、その結果として、急峻な電位変動を抑えることができる。

なお、図２１では、遮光膜抵抗Ｒ１を抵抗性から等価的に容量性にする第１例の手法を示したが、たとえば、半導体基板ＮＳＵＢと接地ＧＮＤとの間に容量素子を多数に分けて並列配置すれば、基板抵抗Ｒ２を抵抗性から等価的に容量性にする仕組みを講じることができる。

本発明に係る電子機器の一例である撮像装置の一実施形態を示す構成図である。 図１に示したＣＣＤ固体撮像素子の４種類の垂直転送電極の配置構造の一例を示す図である。 図１に示したＣＣＤ固体撮像素子の垂直転送電極と半導体基板ＳＵＢと出力アンプ部の結合モデルを示す図である。 垂直ドライバの等価回路とＣＣＤ固体撮像素子の関係を説明する図である。 垂直転送パルスΦＶのステップ応答を説明する図である。 図１に示したＣＣＤ固体撮像素子を駆動するための第１実施形態で採用する駆動タイミングを示したタイミングチャートである。 比較例の駆動タイミングを示したタイミングチャートである。 垂直ドライバの等価回路とＣＣＤ固体撮像素子の関係を説明する図である。 垂直ドライバによってトランジェントスピードを低速にできる原理を説明する図である。 コンプリメンタリ駆動を行なうことによる付加的な効果を説明する図である。第 他の駆動タイミングを説明する図（その１）である。 他の駆動タイミングを説明する図（その２）である。 他の駆動タイミングを説明する図（その３）である。 他の駆動タイミングを説明する図（その４）である。 他の駆動タイミングを説明する図（その５）である。 他の駆動タイミングを説明する図（その６）である。 他の駆動タイミングを説明する図（その７）である。 他の駆動タイミングを説明する図（その８）である。 ノイズ抑制手法の第２実施形態を説明する図である。 ノイズ抑制手法の第３実施形態を説明する図である。 ノイズ抑制手法の第４実施形態を説明する図である。 従来の撮像装置の仕組みを説明する図である。

符号の説明

１…撮像装置、１０…ＣＣＤ固体撮像素子、１０ｂ…電荷蓄積部、１０ａ…撮像部、１１…受光センサ、１１８…センサ開口部、１１９…遮光膜、１２…垂直転送電極、１２０…トランジスタ、１２１…電極、１３…垂直転送レジスタ、１３０…ＶＳＵＢ端子、１３１… PWELL接地端子、１３２… PWELL接地端子、１４…水平転送レジスタ、１６…出力アンプ部、１７…相関二重サンプリング回路、２００…ノイズ補正信号供給回路、２１…ストレージゲート電極、２１０…極性反転回路、２２…ホールドゲート電極、２２０…波形整形回路、２２２…容量素子、２２４…抵抗素子、２３…読出ゲート部、２４…埋込チャネル領域、２５…ゲート絶縁膜、３…撮像装置、３０…ＣＣＤ固体撮像素子、３０ａ…撮像部、３１…受光センサ、３１０…ノイズ抑制回路、３１６…容量素子、３２…垂直転送電極、３２２…抵抗素子、３３…垂直転送レジスタ、３３４…インダクタンス、３４…水平転送レジスタ、３４４…インダクタンス、３５…水平転送電極、３６…出力部、４…駆動回路、４０…垂直ドライバ、４１２…容量素子、５…駆動回路、５０…垂直ドライバ、５１…インバータ、５２…レベルシフト回路、５３…レベルシフト回路、５４…電圧出力部、５５…インピーダンス制御部、５６…ディレイライン、５７…ディレイライン、５８…スイッチ、５９…スイッチ、６０…ＣＣＤ固体撮像素子、８０…ＣＣＤ固体撮像素子、Ｃ１…結合容量、Ｃ２…結合容量、Ｃ３…結合容量、Ｒｏ…抵抗素子、Ｒ１…遮光膜抵抗、Ｒ１０…遮光膜の等価抵抗、Ｒ１２…保護抵抗素子、Ｒ２…基板抵抗、Ｒ６１…接地抵抗、Ｒ８１…接地抵抗、ＳＴＧ…ストレージゲート部、Ｚｏ…出力インピーダンス、Ｚ５８…インピーダンス素子、ＲＯＧ…読出ゲート部

Claims (13)

1. 入射された電磁波に対応する信号電荷を生成するマトリクス状に配列された電荷生成部と、前記電荷生成部で生成された信号電荷を複数の駆動信号によって一方の方向に順次転送する第１電荷転送部と、前記第１電荷転送部から転送された信号電荷を前記一方の方向とは異なる他の方向に順次転送する第２電荷転送部と、前記第２電荷転送部から送られてきた信号電荷を信号電圧に変換する出力部と、前記信号電圧を相関二重サンプリングにより処理する処理部とを半導体基板に集積化された回路内に備えた物理量分布検出のための半導体装置として、前記第１電荷転送部と前記第２電荷転送部との間に電荷蓄積部が設けられているものを使用し、
   前記第１電荷転送部が信号電荷を転送する際に、先行する他の信号電荷が前記第２電荷転送部内で前記他の方向へ転送されるときの有効転送期間と同じ所定期間において、前記駆動信号の波形遷移による電位変化が前記半導体基板の電位を揺らし、この電位の揺れが前記出力部に入ることで当該出力部から出力される前記信号電圧に発生するクロストークノイズを前記相関二重サンプリングで除去可能なほど波形の遷移速度が小さくなるように２以上の前記駆動信号を逆相で駆動することで、前記電荷生成部の１つ分を単位として信号電荷を前記電荷蓄積部へ順次転送し、
   さらに前記所定期間と異なる期間では、より大きな遷移速度で前記複数の駆動信号を駆動することで、前記電荷蓄積部に転送された前記他の方向の所定単位分の信号電荷を前記第２電荷転送部へ転送する
   駆動方法。
2. 前記逆相で駆動される組ごとに駆動信号が供給される各転送電極が、前記第１電荷転送部に対して略同一の配置形態で設けられているときには、この略同一の配置形態の各転送電極に、振幅および前記遷移速度が略同じ駆動信号を逆相で供給する
   請求項１に記載の駆動方法。
3. 前記逆相で駆動される組ごとに駆動信号が供給される各転送電極が、前記第１電荷転送部に対して異なる配置形態で設けられているときには、前記第１電荷転送部に設けられる転送電極の配置形態とこの転送電極に供給する駆動信号とのバランスをとる
   請求項１に記載の駆動方法。
4. ３つ以上の前記駆動信号で前記組が構成され、この３つ以上の駆動信号を、全体として前記逆相で駆動する効果を出すように駆動する
   請求項２に記載の駆動方法。
5. 前記所定期間内に、前記駆動信号の波形遷移による電位変化に起因して発生する前記電位の揺れと逆位相の電位変化をもつノイズ補正信号を前記半導体基板の所定の位置に供給する
   請求項１に記載の駆動方法。
6. ノイズ抑制回路を介して前記複数の駆動信号を前記第１電荷転送部に供給する
   請求項１に記載の駆動方法。
7. 前記半導体基板の接地抵抗を容量性にするための容量機能要素を設けることで、前記電位の揺れが半導体基板で発生することを抑制する
   請求項１に記載の駆動方法。
8. 入射された電磁波に対応する信号電荷を生成するマトリクス状に配列された電荷生成部と、前記電荷生成部により生成された信号電荷を複数の駆動信号によって一方の方向に順次転送する第１電荷転送部と、前記第１電荷転送部から転送された信号電荷を前記一方の方向とは異なる他の方向に順次転送する第２電荷転送部と、前記第１電荷転送部と前記第２電荷転送部との間に設けられた電荷蓄積部と、前記第２電荷転送部から送られてきた信号電荷を信号電圧に変換する出力部と、前記信号電圧を相関二重サンプリングにより処理する処理部とを半導体基板に集積化された回路内に備えた物理量分布検知のための半導体装置に対し、組ごとに前記駆動信号を逆相で出力するドライバ回路を有し、
   ドライバ回路は、
   前記第１電荷転送部が信号電荷を転送する際に、先行する他の信号電荷が前記第２電荷転送部内で前記他の方向へ転送されるときの有効転送期間と同じ所定期間において、前記駆動信号の波形遷移による電位変化が前記半導体基板の電位を揺らし、この電位の揺れが前記出力部に入ることで当該出力部から出力される前記信号電圧に発生するクロストークノイズを前記相関二重サンプリングで除去可能なほど波形の遷移速度が小さくなるように２以上の前記駆動信号を逆相で駆動することで、前記電荷生成部の１つ分を単位として信号電荷を前記電荷蓄積部へ順次転送し、さらに前記所定期間と異なる期間では、より大きな遷移速度で前記複数の駆動信号を駆動することで、前記電荷蓄積部に転送された前記他の方向の所定単位分の信号電荷を前記第２電荷転送部へ転送する
   駆動装置。
9. 前記所定期間内に、前記駆動信号の波形遷移による電位変化に起因して発生する前記電位の揺れと逆位相の電位変化をもつノイズ補正信号を前記半導体基板の所定の位置に供給するノイズ補正信号供給回路を
   さらに有する請求項８に記載の駆動装置。
10. 前記前記ノイズ補正信号供給回路は、前記ドライバ回路と前記半導体装置との間の前記駆動信号の信号線上に、誘導素子と容量素子とでなるＬＣ型のローパスフィルタ回路が形成されてなるものである
    請求項９に記載の駆動装置。
11. 前記ノイズ抑制回路をさらに有し、
    当該ノイズ抑制回路を介して前記ドライバ回路が前記複数の駆動信号を前記第１電荷転送部に供給する
    請求項８に記載の駆動装置。
12. 前記半導体装置は、前記半導体基板の接地抵抗を容量性にすることで前記電位の揺れが半導体基板で発生することを抑制する容量機能要素を有する
    請求項８に記載の駆動装置。
13. 物理量分布検知のための半導体装置と、
    前記半導体装置からの信号電圧を処理する処理回路と、
    前記半導体装置を駆動するドライバ回路と、
    を備え、
    前記半導体装置は、
    入射された電磁波に対応する信号電荷を生成するマトリクス状に配列された電荷生成部と、
    前記電荷生成部により生成された信号電荷を複数の駆動信号によって一方の方向に順次転送する第１電荷転送部と、
    前記第１電荷転送部から転送された信号電荷を前記一方の方向とは異なる他の方向に順次転送する第２電荷転送部と、
    前記第１電荷転送部と前記第２電荷転送部との間に設けられた電荷蓄積部と、
    前記第２電荷転送部から送られてきた信号電荷を信号電圧に変換する出力部と、
    を半導体基板に集積化された回路内に有し、
    前記半導体装置と前記処理回路の一方に、前記信号電圧を相関二重サンプリングにより処理する処理部が設けられ、
    ドライバ回路は、
    前記第１電荷転送部が信号電荷を転送する際に、先行する他の信号電荷が前記第２電荷転送部内で前記他の方向へ転送されるときの有効転送期間と同じ所定期間において、前記駆動信号の波形遷移による電位変化が前記半導体基板の電位を揺らし、この電位の揺れが前記出力部に入ることで当該出力部から出力される前記信号電圧に発生するクロストークノイズを前記相関二重サンプリングで除去可能なほど波形の遷移速度が小さくなるように２以上の前記駆動信号を逆相で駆動することで、前記電荷生成部の１つ分を単位として信号電荷を前記電荷蓄積部へ順次転送し、さらに前記所定期間と異なる期間では、より大きな遷移速度で前記複数の駆動信号を駆動することで、前記電荷蓄積部に転送された前記他の方向の所定単位分の信号電荷を前記第２電荷転送部へ転送する
    電子機器。

Images