JP2007221368A - 負荷を駆動する駆動方法および駆動装置、並びに電子機器 - Google Patents

Abstract

【課題】容量性リアクタンス負荷を低速トランジェントパルスで駆動する際、ばらつきや環境変動の影響を受けずに、適正な位相遅延量や傾き特性での駆動ができるようにする。
【解決手段】位相遅延制御部６７２で、負荷電圧の入力パルスＰinに対する遅延量を監視し、遅延量が仕様に合致するように、遅延量制御信号Ｐ７２を遅延クロック数レジスタ６１４に供給してパルス遅延部６１２での遅延量を制御する。スルーレート制御部６７４で、負荷電圧のスルーレートを監視し、スルーレートが仕様に合致するように、スルーレート制御信号Ｐ７４をＤＡＣデータレジスタ６３８に供給してＤＡ変換器６３４から出力される前段駆動信号Ｐ３０を制御する。実動状態の負荷電圧を監視して、遷移特性が仕様に合致するようにフィードバック制御を実施するので、ばらつきや環境変動があっても、常に一定の遷移特性が得られる。
【選択図】図１６

Description

本発明は、容量性リアクタンスもしくは誘導性リアクタンスなどの負荷をパルス信号で駆動する駆動方法および駆動装置と、この駆動方法および駆動装置が適用される電子機器に関する。より詳細には、負荷出力信号が緩やかに変化するように、所定のトランジェントスピードを持つようにパルス駆動を行なう際の、各種のばらつきや環境変動の影響を軽減する仕組みに関する。

電気回路や電子機器においては、インピーダンス成分を負荷として、この負荷をパルス信号で駆動する仕組みが種々用いられている。

たとえば、電子機器としては、容量性リアクタンスとなる転送電極を持つＣＣＤ固体撮像素子が２次元状に配列された撮像装置がある。また、誘導性リアクタンスとなる巻線（コイル）を持つモータがある。

一方、容量性リアクタンスや誘導性リアクタンスなどのインピーダンス成分を負荷としてパルス信号で駆動する際には、これら負荷と駆動用素子との関係で、具体的には負荷ばらつきや素子の性能ばらつきや環境変動との関係で、駆動パルスの位相や遷移特性が影響を受け、その結果として、これら負荷を適正に駆動できなくなる問題が起き得る。低速駆動であれば、その影響が少ないが、高速駆動の場合には、僅かなズレが性能に大きな影響を及ぼすことがある。

また、たとえば、複数の負荷を少しずつ位相がずれたパルス信号で駆動する場合、各相の僅かなズレで適正な駆動ができなくなることがある。また、２つの負荷を逆相パルス信号で駆動する場合にも、各相の僅かなズレで適正な駆動ができなくなることがある。

以下、具体的な事例を用いて説明する。容量性リアクタンスとなる転送電極を持つ撮像装置においては、近年、ＣＣＤ固体撮像素子を搭載したビデオカメラでは、ＴＶ（テレビジョン）方式と無関係にカメラ部分を高速で撮像してスロー再生を行なう要望が強く、また、ＣＣＤ固体撮像素子を搭載したデジタルスチルカメラでは、多画素化に伴い連写速度が低下してしまうことが問題視され、撮像素子の高速化が求められている。

図２５は、従来の撮像装置の仕組みを説明する図である。ここで、図２５（Ａ）は、インターライン転送（ＩＴ）方式のＣＣＤ固体撮像素子を用いた従来の撮像装置の一構成例の主要部を示す図であり、図２５（Ｂ）は、ＣＣＤ固体撮像素子の駆動方法の一例を示す図である。

従来の撮像装置３は、ＣＣＤ固体撮像素子３０と、このＣＣＤ固体撮像素子３０を駆動する駆動装置としての駆動回路４とを備えている。

ＣＣＤ固体撮像素子３０は、画素となる複数の受光センサ３１が２次元マトリクス（行列）状に配列され、また各受光センサ列に対応して複数のＣＣＤ構造の垂直転送レジスタ３３が形成された撮像部（受光部）３０ａを備えている。撮像部（受光部）３０ａの外側には、各垂直転送レジスタ３３の最終段に接続するようにＣＣＤ構造の水平転送レジスタ３４が形成され、水平転送レジスタ３４の後段には出力部３６が接続されている。

列（垂直）方向に延在した垂直転送レジスタ３３の上（受光面側）には、各列の同垂直位置の垂直転送レジスタ３３に共通となるように、水平方向に延在した４種類の垂直転送電極３２（それぞれに参照子_1，_2，_3，_4を付して示す）が、垂直方向に所定の順序で、受光センサ３１の受光面に開口部を形成するように配置されている。

４種類の垂直転送電極３２は、１つの受光センサ３１に２つの垂直転送電極３２が対応するように形成され、かつ駆動回路４から供給される４種類の垂直転送パルスΦＶ_1，ΦＶ_2，ΦＶ_3，ΦＶ_4で信号電荷を垂直方向に転送駆動するように構成されている。すなわち、２つの受光センサ３１を１組にして（ただし水平転送レジスタ３４側の最終段を除く）、４つの垂直転送電極３２にそれぞれ垂直転送パルスΦＶ_1，ΦＶ_2，ΦＶ_3，ΦＶ_4が駆動回路４から印加されるようになっている。

図示した例では、水平転送レジスタ３４側において、垂直方向に４つの垂直転送レジスタ３３の一組に対応して、その１組に対して垂直転送電極３２が設けられ、その中で、垂直方向の最上部に位置する受光センサ３１は、垂直転送パルスΦＶ_1が印加される垂直転送電極３２_1に対応している。さらに１段前（より水平転送レジスタ３４側）の垂直転送電極３２_2には垂直転送パルスΦＶ_2が印加され、さらに１段前（より水平転送レジスタ３４側）の垂直転送電極３２_3には垂直転送パルスΦＶ_3が印加され、最も水平転送レジスタ３４側の垂直転送電極３２_4には垂直転送パルスΦＶ_4が印加される。

垂直転送レジスタ３３は、最終段の１組分の垂直転送電極３２（ΦＶ_1〜ΦＶ_4が印加される転送電極）３２_1〜３２_4を介して水平転送レジスタ３４に接続される。

水平転送レジスタ３４は、各垂直転送レジスタ３３に対応して２つの水平転送電極３５（それぞれに参照子_1，_2を付して示す）が対応するように形成され、駆動回路４から供給される２相の水平駆動パルスΦＨ_1，ΦＨ_2で信号電荷を水平方向に転送駆動するように構成されている。

このような構造のＣＣＤ固体撮像素子３０では、受光センサ３１において受光され光電変換して受光量に応じた信号電荷が蓄積される。この受光センサ３１の信号電荷は、垂直ブランキング期間に受光センサ３１から垂直転送レジスタ３３へ読み出され、以後、水平ブランキング期間に１水平ラインごとの信号電荷が垂直転送され、いわゆる垂直ラインシフトが行なわれて、水平転送レジスタ３４に転送される。そして、水平転送レジスタ３４に転送された信号電荷は水平有効転送期間に水平方向に転送され、出力部３６を通じて外部に出力される。

ここで、従来のＣＣＤ固体撮像素子３０における信号電荷の垂直ラインシフトは、図２５（Ｂ）に示す垂直ラインシフトの駆動タイミングのように、ＴＶ方式の水平ブランキング期間Ｈｂ中に垂直転送パルス（ΦＶ_1〜ΦＶ_4）で転送駆動するように設計されていた。具体的には、図２５（Ｂ）に示すように、信号電荷の垂直ラインシフトでは、水平ブランキング期間Ｈｂにおいて、４種類の垂直駆動パルスΦＶ_1〜ΦＶ_4によって、たとえばΦＶ_2，ΦＶ_3に対応した垂直転送電極３２_2，３２_3に待機していた信号電荷が水平転送レジスタ３４へラインシフトされる。すなわち、垂直転送電極３２_4の垂直駆動パルスΦＶ_4の立下りで、水平転送レジスタ３４の各水平駆動パルスΦＨ_1が印加される水平転送電極３５_1へ信号電荷が転送される。

なお図示しないが、垂直ラインシフト時の、水平ブランキング期間Ｈｂの垂直転送電極３２_1〜３２_4に印加される各垂直駆動パスルΦＶ_1〜ΦＶ_4の立上りおよび立下りの傾きΔＶ／ΔＴ（ΔＶは電圧、ΔＴは時間を指す）、いわゆるトランジェントスピード（ΔＶ／ΔＴ）は、垂直ブランキング期間に垂直転送電極３２_1〜３２_4に印加される垂直転送パルスΦＶ_1〜ΦＶ_4のトランジェントスピード（ΔＶ／ΔＴ）と同じにしている。図２５（Ｂ）では駆動パルスが垂直に立上り、立ち下がる矩形パルスで示している。

一方、たとえば、ＣＣＤ固体撮像素子を用いたビデオカメラなどの撮像装置における電子手振れ補正時の動作や、放送業務用のフレームインターライン転送（ＦＩＴ）方式のＣＣＤ固体撮像素子では、垂直ブランキング期間に高速の垂直転送を必要としている。

また、ＣＣＤ撮像素子において水平ブランキング期間に４種類の垂直転送パルスによって垂直ラインシフトを行なうことが提案されている（たとえば特許文献１の図３参照）。

特開２０００−１３８９４３号公報

ところで、従来、上述したＣＣＤ固体撮像素子３０においては、垂直ラインシフトおよび垂直高速転送を、同一特性の垂直駆動走査回路、いわゆる垂直ドライバを駆動回路４に設けて駆動しており、一般的にスピードの速いＣＭＯＳタイプの垂直ドライバが用いられている。したがって、水平有効走査期間にこの垂直転送を行なうと、垂直転送パルス（ΦＶ_1〜ΦＶ_4）が印加される瞬間に、ＣＣＤ固体撮像素子３０内でクロストークによるノイズ（カップリングノイズ）が発生する。

すなわち、水平有効走査期間中に垂直転送を行なうとき、駆動波形の立上りおよび立下りでのトランジェントスピードが速い、すなわち垂直転送パルス（ΦＶ_1〜ΦＶ_4）の立上りおよび立下りの傾きΔＶ／ΔＴが大きいため、ＣＣＤ出力信号にクロストークノイズがのり、縦筋の画像ノイズが表われる。つまり、駆動波形の高速なトランジェントスピードによって画質劣化（ノイズ発生）が生じてしまうのである。この点については、実施形態においてさらに詳細に説明するが、その原因は、１つの電極に対する駆動電圧の過渡的な変動が、他の電極に対する駆動電圧に干渉することによるものである。

したがって、従来は、この画質劣化を防止するために、垂直駆動（垂直転送）を水平有効走査期間でない期間に行なうことにしていた。すなわち、垂直ラインシフトを行なう場合、垂直転送パルス（ΦＶ_1〜ΦＶ_4）の印加は、水平ブランキング期間であれば、画像への弊害は出ないため、従来のＣＣＤ固体撮像素子では、この水平ブランキング期間に垂直ラインシフト用の垂直転送をするようにしていた。

ここで、ＴＶ方式が主流であったころは、そのＴＶ方式で水平ブランキング期間が定義されていたので、水平ブランキング期間内に垂直ラインシフトを行なうことができれば十分であった。しかしながら、ＴＶ方式とは無関係に多画素化、高フレームレート化を行なおうとすると、垂直ラインシフトに必要な水平ブランキング期間が無駄な時間となり、高フレームレート化の障害となっていた。

高フレームレート化のためには、水平ブランキング期間を短縮する必要があるが、これには、垂直ラインシフトを高速に行なう必要があり、そのためには転送電極の低抵抗化が必要になる。低抵抗化を図るためには、一手法として電極断面積を広くすることが考えられるが、横方向（面積方向）には広げることが難しく、転送電極の膜厚を厚くする必要がある。しかしながら、転送電極の膜厚を厚くすると、センサ開口周囲の段差が高くなってしまい、光が入射されたとき斜め光のケラレが発生し、感度低下やシェーディングの発生を引き起こすという問題が生じ、垂直転送速度向上を実現することが困難である。

このように、高フレームレート化を行なう際、ＴＶ方式でないＣＣＤ固体撮像素子を用いるデジタルスチルカメラなどの電子機器では、信号の出力レートを上げても、水平ブランキング時間が多くなり、ある一定以上高速にすることは難しかった。

このような問題を解決するべく、本願出願人は、水平ブランキング期間を大幅縮め、高フレームレート化を実現する仕組みを提案している（特許文献２を参照）。

特開２００５−２６９０６０号公報

この特許文献２に記載の仕組みでは、トランジェントスピードΔＶ／ΔＴ（ただしΔＶは電圧、ΔＴは時間）となる立上りおよび立下りの傾きを有した駆動クロック波形、つまり、滑らかで傾きの緩やかなパルス信号を特に転送パルスに用いて容量性リアクタンス負荷としての転送電極に供給するようにしている。これにより、高画素ＣＣＤにおいて、有効画素期間中に垂直転送をすることにより低いクロックレートでフレームレートを上げることができるが、このためには、滑らかで傾きの緩やかなパルス信号が必要とされる。

ここで、容量性リアクタンスを負荷として、滑らかで傾きの緩やかなパルス信号（この場合は電圧パルスである）で駆動する際に、駆動パルスの傾きをできるだけ一定値に保つには、特許文献２に記載のように、負荷容量を定電流で駆動する方式が考えられる。しかしながら、単純に定電流駆動したのでは、負荷容量の製造ばらつきや駆動用素子の製造ばらつきや環境変動の影響を受け、適正な駆動をできないことが起こり得る。また、負荷容量の製造ばらつきと駆動用素子の製造ばらつきの影響を受けて位相関係がズレる場合にも、適正な駆動をできないことが起こり得る。なお、これらの問題の詳細は実施形態で説明する。

また、これらの点は、容量性リアクタンスに対して双対な関係にある誘導性リアクタンスを負荷とする場合にも言えることである。すなわち、誘導性リアクタンスを負荷として、滑らかで傾きの緩やかなパルス信号で駆動する際に、駆動パルス（この場合は電流パルスである）の傾きをできるだけ一定値に保つには、負荷インダクタンスを定電圧で駆動する方式が考えられるが、負荷インダクタンスの製造ばらつきと駆動用素子の製造ばらつきの影響を受け、適正な駆動をできないことが起こり得る。また、負荷インダクタンスの製造ばらつきと駆動用素子の製造ばらつきの影響を受けて位相関係がズレる場合にも、適正な駆動をできないことが起こり得る。

本発明は、上記事情に鑑みてなされたものであり、負荷を緩やかな遷移特性を持つパルス信号で駆動する際に、ばらつきや環境変動による駆動性能低下の問題を軽減することのできる仕組みを提供することを目的とする。

本発明に係る仕組みにおいては、入力されたパルス信号に基づいて負荷を駆動するに当たり、波形整形処理部にて、入力されたパルス信号に対して所定の波形整形処理を加えることを可能に構成しておき、パルス駆動波形整形制御部で、負荷に生じるパルス出力信号を監視し、パルス出力信号の遅延量や変化特性などの遷移特性が所定の特性となるように、波形整形処理部での調整量を制御するようにした。

負荷に生じる実動状態のパルス出力信号を監視して、フィードバック制御により、パルス出力信号の遷移特性が所定の特性となるようにするのである。

本発明によれば、実動状態のパルス出力信号を監視して、パルス出力信号の遷移特性が所定の特性となるようにフィードバック制御を実施するようにしたので、負荷特性の個体ばらつきや駆動特性の個体ばらつきや環境変動があっても、常に一定の遷移特性が得られるようにすることができる。

負荷を、緩やかな遷移特性を持つパルス信号で駆動する際に、負荷容量の製造ばらつきや駆動用素子の製造ばらつきや環境変動の影響を受けることなく、常に適正な位相遅延量や傾き特性での駆動を実現することができる。

以下、図面を参照して本発明の実施形態について詳細に説明する。

＜撮像装置の全体構成＞
図１は、本発明に係る電子機器の一例である撮像装置の一実施形態を示す構成図である。なお、ここでは、インターライン転送（ＩＴ）方式のＣＣＤ固体撮像素子を用いた事例で示す。ＣＣＤ固体撮像素子は、容量性リアクタンスとなる転送電極を持つ。

ここで、一般的なＩＴ方式のＣＣＤ固体撮像素子は、多数のフォトセル（受光部）が２次元マトリクス（行列）状に配され、各垂直列のフォトセルの間にそれぞれ複数の垂直転送ＣＣＤ（Ｖレジスタ）が配列され、最後の行の垂直転送ＣＣＤに隣接して水平転送ＣＣＤが通常１ライン分設けられた構造となっている。以下具体的に説明する。

図示するように、本実施形態の撮像装置１は、ＩＴ方式のＣＣＤ固体撮像素子１０と、このＣＣＤ固体撮像素子１０を駆動する駆動装置としての駆動回路５とを備えている。

ＣＣＤ固体撮像素子１０は、画素となる複数の受光センサ（電荷生成部）１１が２次元マトリクス（行列）状に配列され、また各受光センサ列に対応して図の上下方向に延在する複数のＣＣＤ構造の垂直転送レジスタ（第１電荷転送部の一例）１３が形成された撮像部（受光部）１０ａを備えている。受光センサ１１は、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する。

撮像部１０ａにおいては、さらに垂直転送レジスタ１３と各受光センサ１１との間に読出ゲート部１８が介在し、また各画素（ユニットセル）の境界部分にはチャネルストップ部１９が設けられている。

また、本実施形態のＣＣＤ固体撮像素子１０の特徴部分として、撮像部（受光部）１０ａの外側には、撮像部１０ａから垂直転送される信号電荷を一時的に保持する電荷蓄積部１０ｂを備え、この電荷蓄積部１０ｂに接続するようにＣＣＤ構造の水平転送レジスタ（第２電荷転送部の一例）１４が形成されている。つまり、図２５に示した従来のＣＣＤ固体撮像素子３０との対比では、撮像部１０ａと水平転送レジスタ１４との間に電荷蓄積部１０ｂを備えている点が大きく異なるのである。

電荷蓄積部１０ｂは、撮像部１０ａと同様に、ＣＣＤ構造の垂直転送レジスタ１３を備え、この垂直転送レジスタ１３が２段配置されて構成されているものである。ここで、撮像部１０ａ側の垂直転送レジスタ１３を有する領域をストレージゲート部ＳＴＧといい、水平転送レジスタ１４側の垂直転送レジスタ１３を有する領域をホールドゲート部ＨＬＧという。

この電荷蓄積部１０ｂの各垂直転送レジスタ１３の最終段（つまりホールドゲート部ＨＬＧ）に接続するように、図の左右方向に延在するＣＣＤ構造の水平転送レジスタ１４が１ライン分形成されている。そして、水平転送レジスタ１４の後段には電荷信号を電気信号（通常は電圧信号）に変換する電荷検出部（あるいは出力部）としての出力アンプ部１６が接続され、さらに出力アンプ部１６の後段には相関二重サンプリング（ＣＤＳ；Correlated Double Sampling）回路１７が接続されている。

なお、この例では、ＣＣＤ固体撮像素子１０が相関二重サンプリング回路１７を有するように構成しているが、相関二重サンプリング回路１７を、ＣＣＤ固体撮像素子１０の外部に設ける態様を採ることもある。

出力アンプ部１６は、水平転送レジスタ１４から順に注入される信号電荷を図示しないフローティングディフュージョンに蓄積し、この蓄積した信号電荷を信号電圧に変換して、たとえば図示しないソースフォロア構成のトランジスタ回路で構成された出力回路を介してＣＣＤ出力信号として相関二重サンプリング回路１７に出力する。相関二重サンプリング回路１７は、ＣＣＤ出力信号に含まれるリセットノイズなどのノイズ成分を抑制して撮像信号Ｓout として出力端子ｔout から素子外部に出力する。

垂直転送レジスタ１３の上（受光面側）には、各列の同垂直位置の垂直転送レジスタ１３に共通となるように、４種類の垂直転送電極１２（それぞれに参照子_1，_2，_3，_4を付して示す）が、垂直方向に所定の順序で、受光センサ１１の受光面に開口部を形成するように配置されている。垂直転送電極１２は、水平方向に延在するように、すなわち、受光センサ１１の受光面側に開口部を形成するようにしつつ、水平方向に横切るように配線される。

４種類の垂直転送電極１２は、１つの受光センサ１１に２つの垂直転送電極１２が対応するように形成され、かつ駆動回路５から供給される４種類の垂直転送パルスΦＶ_1，ΦＶ_2，ΦＶ_3，ΦＶ_4で信号電荷を垂直方向に転送駆動するように構成されている。すなわち、２つの受光センサ１１を１組にして（電荷蓄積部１０ｂ側の最終段も含めて）、４つの垂直転送電極１２にそれぞれ垂直転送パルスΦＶ_1，ΦＶ_2，ΦＶ_3，ΦＶ_4が駆動回路５から印加されるようになっている。

図示した例では、電荷蓄積部１０ｂ側において、垂直方向に４つの垂直転送レジスタ１３の一組に対応して、組ごとに垂直転送電極１２が設けられ、その中で、垂直方向の最上部に位置する受光センサ１１は、垂直転送パルスΦＶ_1が印加される垂直転送電極１２_1に対応している。さらに１段前（より電荷蓄積部１０ｂ側）の垂直転送電極１２_2には垂直転送パルスΦＶ_2が印加され、さらに１段前（より電荷蓄積部１０ｂ側）の垂直転送電極１２_3には垂直転送パルスΦＶ_3が印加され、最も電荷蓄積部１０ｂ側の垂直転送電極１２_4には垂直転送パルスΦＶ_4が印加される。

垂直転送レジスタ１３は、最終段の１組分の垂直転送電極１２（ΦＶ_1〜ΦＶ_4が印加される転送電極）１２_1〜１２_4を介して、さらに電荷蓄積部１０ｂの垂直転送レジスタ１３に引き継がれる。この電荷蓄積部１０ｂの上（撮像部１０ａの受光面側と同じ面側）には、各列の同垂直位置の垂直転送レジスタ１３に共通となるように、ストレージゲート電極２１およびホールドゲート電極２２といった２種類の転送電極が配置されている。ストレージゲート電極２１およびホールドゲート電極２２は、水平方向に延在するように、すなわち、水平方向に横切るように配線される。

撮像部１０ａの最終段の垂直転送レジスタ１３上に形成された転送電極（ΦＶ_4が印加される転送電極）１２_4の後段に形成されたストレージゲート電極２１にはストレージゲートパルスΦＶＳＴＧが、ホールドゲート部ＨＬＧのホールドゲート電極２２にはホールドゲートパルスΦＶＨＬＧが、それぞれ駆動回路５から供給される。

水平転送レジスタ１４は、各垂直転送レジスタ１３に対応して２つの水平転送電極１５（それぞれに参照子_1，_2を付して示す）が対応するように形成され、駆動回路５から供給される２相の水平駆動パルスΦＨ_1，ΦＨ_2で信号電荷を水平方向に転送駆動するように構成されている。

このような構成の撮像装置１の一連の動作を概説すれば以下の通りである。ＣＣＤ固体撮像素子１０の受光センサ１１の各々に蓄積された信号電荷が、駆動回路５から発せられた読出パルスΦＲＯＧが読出ゲート部１８のゲート電極に印加されそのゲート電極下のポテンシャルが深くなることにより、当該読出ゲート部１８を通して垂直転送レジスタ１３に読み出される。この受光センサ１１から垂直転送レジスタ１３への信号電荷の読出しを、特にフィールドシフトともいう。

撮像部１０ａの垂直転送レジスタ１３は４種類の垂直転送電極１２に対応する４種類の垂直転送パルスΦＶ_1〜ΦＶ_4によって転送駆動され、電荷蓄積部１０ｂのストレージゲート部ＳＴＧがストレージゲートパルスΦＶＳＴＧで駆動され、ホールドゲート部ＨＬＧがホールドゲートパルスΦＶＨＬＧで駆動される。これにより、各受光センサ１１から読み出された信号電荷は、１走査線（１ライン）に相当する部分ずつ順に垂直方向に転送され水平転送レジスタ１４に送られる。

ストレージゲート部ＳＴＧとホールドゲート部ＨＬＧとでなる電荷蓄積部１０ｂは、撮像部１０ａとは異なり、垂直画素ピッチと無関係にデザインできるため、ストレージゲート電極２１およびホールドゲート電極２２の電極幅を大きく取ることができ、各電極２１，２２の低抵抗化を図ることができる。この点は、電荷蓄積部１０ｂから水平転送レジスタ１４への垂直電荷転送を高速で行なう上で非常に有利である。

ここで、詳細は後述するが、本実施形態の垂直電荷転送（いわゆる垂直ラインシフト）は、通常の水平ブランキング期間の一部にて行なわれる垂直ラインシフトとは異なり、撮像部１０ａにおける垂直ラインシフトは水平有効期間の一部にて行ない、電荷蓄積部１０ｂにおける垂直ラインシフトは水平ブランキング期間の一部にて行なうようにしている。

水平転送レジスタ１４は、駆動回路５から発せられた２相の水平転送パルスΦＨ_1，ΦＨ_2に基づいて、複数本の垂直転送レジスタ１３の各々から垂直転送された１ラインに相当する信号電荷を順次出力アンプ部１６側に水平転送する。

出力アンプ部１６は、水平転送レジスタ１４から順に注入される信号電荷を信号電圧に変換してＣＣＤ出力信号として相関二重サンプリング回路１７に供給する。相関二重サンプリング回路１７は、そのＣＣＤ出力信号に含まれるノイズ成分を抑制して出力端子ｔout から外部に撮像信号Ｓout として出力する。

＜垂直転送電極の配線構造＞
図２は、図１に示したＣＣＤ固体撮像素子１０の４種類の垂直転送電極１２の配置構造の一例を示す図である。

図示するように、２次元マトリクスに配された受光センサ１１の各垂直列の受光センサ１１の間にそれぞれ複数の垂直転送レジスタ（Ｖ−ＣＣＤ）１３が配列され、各受光センサ１１と垂直転送レジスタ１３との間には読出ゲート部１８が介在している。また各画素（ユニットセル）の境界部分にはチャネルストップ部１９が設けられている。

垂直転送レジスタ１３の受光面（紙面の前面）側には、各列の同垂直位置の垂直転送レジスタ１３に共通となるように、水平方向に延在した薄膜化した多結晶シリコン膜（Poly）などでなる４種類の垂直転送電極１２が、受光センサ１１の受光面にセンサ開口部１１８を形成するように配置されている。

特に、この例では、２層電極・４相駆動となるような配置構造にしており、垂直転送パルスΦＶ_2，ΦＶ_4が供給される１層目の垂直転送電極１２_2，１２_4の上に２層目として、垂直転送パルスΦＶ_1，ΦＶ_3が供給される垂直転送電極１２_1，１２_3を設けている。

各層の垂直転送電極１２は、パターン形状が殆ど同じである。図示した例では、１層目の垂直転送電極（第２電極）１２_2と垂直転送電極（第４電極）１２_4とはパターン形状が殆ど同じ構造であり、また２層目の垂直転送電極（第１電極）１２_1と垂直転送電極（第３電極）１２_3とはパターン形状が殆ど同じ構造であり、さらに垂直転送電極１２_1と垂直転送電極１２_2とが２層構造となり、また垂直転送電極１２_3と垂直転送電極１２_4とが２層構造となるように形成されている。なお、１層目と２層目とはそのパターン形状が異なる。

これからも分かるように、４種類の垂直転送電極１２は、ＣＣＤ固体撮像素子１０の撮像部１０ａのほぼ全面を覆っている。また、２層構造となっており、電極間のオーバーラップ容量が大きい。

＜駆動回路；基本＞
図３および図４は、撮像装置３を駆動する駆動回路の基本構成例を説明する図である。ここで、図３は、垂直ドライバの等価回路とＣＣＤ固体撮像素子３０（図２５を参照）との関係を説明するように示している。また、図４は、垂直転送パルスΦＶのステップ応答を説明する図である。

先ず、図示を用いた説明を割愛するが、撮像部側では、垂直転送電極３２と遮光膜との間には結合（カップリング）容量Ｃ１が形成され、また、垂直転送電極３２と半導体基板ＮＳＵＢとの間にも結合容量Ｃ２が形成される。また出力アンプ部３６側では、出力アンプ部３６を構成するトランジスタのゲートと半導体基板ＮＳＵＢとの間に、バックゲート効果による結合容量Ｃ３が形成される。

各垂直転送電極３２とＣＣＤ基板との間の等価容量ＣＬは結合容量Ｃ１と結合容量Ｃ２との並列成分に略等しいと考えてよい。なお、垂直転送電極３２に関連する容量としては、この結合容量Ｃ１，Ｃ２の他にも、他の垂直転送電極３２との間に形成される電極間容量も存在する。

また、ＣＣＤ固体撮像素子３０内部に存在する接地抵抗として、遮光膜と接地ＧＮＤ間に発生する遮光膜抵抗Ｒ１と、半導体基板ＮＳＵＢの基板抵抗Ｒ２とが存在する。これらの合成成分であるトータルの接地抵抗Ｒは、遮光膜抵抗Ｒ１と基板抵抗Ｒ２の並列成分に略等しいと考えてよい。

図３において、ＣＣＤ固体撮像素子３０は、等価回路でＣＣＤ固体撮像素子６０として表しており、駆動回路４で駆動されるようになっている。なお、等価回路で示されたＣＣＤ固体撮像素子６０おいて、接地抵抗Ｒ６１はＣＣＤ基板の等価抵抗を示し、接地抵抗Ｒに相当するもので、遮光膜抵抗Ｒ１と基板抵抗Ｒ２の並列成分に略等しい。また、抵抗素子Ｒ６２，Ｒ６３は垂直転送電極３２の電極抵抗を示す。また、容量素子Ｃ６２，Ｃ６３は垂直転送電極１２とＣＣＤ基板との間の等価容量を示す。また、容量素子Ｃ６４は電極間の等価容量を示す。

なお、ＣＣＤ固体撮像素子における電極等価容量は、画素数や使用するプロセスあるいはレイアウト形状に依存して大きく変化する。一般的には、等価容量ＣＬ（容量素子Ｃ６２，Ｃ６３）は、１００〜１０００ｐＦ程度であり、接地抵抗Ｒ６１は、数１０Ω程度である。また、抵抗素子Ｒ６２，Ｒ６３は、数１０〜数１００Ω程度である。

垂直転送電極３２に垂直転送パルスΦＶを供給する垂直ドライバ４０は駆動回路４に設けられる。垂直ドライバ４０は、たとえば垂直転送パルスΦＶ_1〜ΦＶ_4を発生させ、ＣＣＤ固体撮像素子６０は、たとえばこれらの垂直転送パルスΦＶ_1〜ΦＶ_4が印加される垂直転送電極３２_1〜３２_4を含む。

図３では、モデル化の容易のため、垂直ドライバ４０は１つの垂直転送パルスΦＶ（出力電圧Ｖout ）のみを生成するが、ＣＣＤ固体撮像素子６０は、基本的には、複数のドライバによって転送電極ごとに個別に駆動される（たとえば、他の垂直ドライバや水平ドライバであるドライバ７０）。たとえば、垂直転送電極３２の種類（相別）分の垂直ドライバ４０が設けられ、それぞれによって、各垂直転送電極３２が相別に駆動される。

等価回路で示されたＣＣＤ固体撮像素子６０からも分かるように、ＣＣＤ固体撮像素子６０（ＣＣＤ固体撮像素子３０）は、垂直ドライバ４０から見ると容量性リアクタンス負荷である。

垂直ドライバ４０は、端子４０３から入力された制御信号Ｄinを論理反転するインバータ４１と、端子４０３から入力された制御信号Ｄinのレベルに応じた制御信号Ｖｇ１を出力するレベルシフト回路（Ｌ／Ｓ）４２と、端子４０３から入力された制御信号Ｄinをインバータ４１で論理反転した制御信号ＮＤinのレベルに応じた制御信号Ｖｇ２を出力するレベルシフト回路４３とを備える。

また、垂直ドライバ４０は、レベルシフト回路４２，４３の後段に、一定の電圧Ｖ１，Ｖ２（電圧値Ｖ）を端子４０１，４０２から入力し、出力電圧Ｖout として出力端子４０４からＣＣＤ固体撮像素子６０に対して出力するスイッチ４８，４９を備える。

垂直ドライバ４０は、それぞれ端子４０１，４０２に与えられる一定電圧Ｖ１，Ｖ２のいずれかを出力端子４０４から出力電圧Ｖout として、ＣＣＤ固体撮像素子６０に供給する。たとえば、電圧Ｖ１はハイレベル、電圧Ｖ２はローレベルに設定される。

垂直ドライバ４０では、端子４０３から制御信号Ｄinが入力され、そのレベルに応じて、レベルシフト回路（Ｌ／Ｓ）４２，４３から、スイッチ４８，４９をオンするための制御信号Ｖｇ１，Ｖｇ２が出力される。そして、スイッチ４８がオンするときは、定常時の出力電圧Ｖout は電圧Ｖ１となり、スイッチ４９がオンするときは、定常時の出力電圧Ｖout は電圧Ｖ２となる。

等価回路で示されたＣＣＤ固体撮像素子６０は、垂直ドライバ４０の出力電圧Ｖout によって、電極６８を介して駆動される。このため、その際の駆動信号が、電極６８とＣＣＤ基板との間の等価容量である容量素子Ｃ６２を介して接地抵抗Ｒ６１に印加され、これによって、出力電圧Ｖout に応じたノイズ成分が現われるようになるのである。

加えて、等価回路で示されたＣＣＤ固体撮像素子６０は、他の垂直ドライバや水平ドライバ（以下ドライバ７０という）によっても電極６９を介して駆動される。このため、他方の電極６９に対する駆動電圧の過渡的な変動が、一方の電極６８に対する駆動電圧に干渉することで、たとえばクロストークノイズなどの画質劣化が生ずる。

すなわち、他方の電極６９への駆動信号が、電極６９とＣＣＤ基板との間の等価容量である容量素子Ｃ６３を介して遮光膜抵抗Ｒ１と基板抵抗Ｒ２の並列成分に略等しいＣＣＤ基板の等価抵抗を示す接地抵抗Ｒ６１に印加される。また、他方の電極６９への駆動信号が、電極間の等価容量である容量素子Ｃ６４を介して電極６８に現われ、それが、電極６８とＣＣＤ基板との間の等価容量である容量素子Ｃ６３を介して接地抵抗Ｒ６１に印加される。

ここで、図３（Ｂ）に示すように、それぞれ位相の異なる垂直転送パルスΦＶでＣＣＤ固体撮像素子を駆動すると、その出力電圧Ｖout の位相差に応じたＶＳＵＢ変動が現われ、画像にノイズ成分が現われるようになるのである。なお、図３（Ｃ）については後で説明する。

図４を用いて、垂直転送電極１２に付く接地抵抗Ｒ６１の影響について、さらに詳細に説明する。図４（Ａ１）は、接地抵抗Ｒ６１がない（つまり接地抵抗Ｒ６１の抵抗値がゼロ）場合における出力電圧Ｖout のステップ応答を求めるための等価回路図であり、図４（Ａ２）は、その応答波形を示す図である。また図４（Ｂ１）は、接地抵抗Ｒ６１がある（つまり接地抵抗Ｒ６１の抵抗値≠ゼロ）場合における出力電圧Ｖout のステップ応答を求めるための等価回路図であり、図４（Ｂ２）は、その応答波形を示す図である。なお、図４（Ａ２）および図４（Ｂ２）の各応答波形は、シミュレーションによるものである。

図４（Ａ１）および図４（Ｂ１）において、抵抗素子Ｒ４４は垂直ドライバ４０の出力抵抗（出力インピーダンスＲｏ）と垂直転送電極１２の配線抵抗を示す抵抗素子Ｒ６２との合成成分（Ｒｏ＋Ｒ６２）であり、本例の場合、垂直ドライバ４０の出力抵抗は、主にスイッチ４８，４９の等価抵抗（等価インピーダンス）である。

ここで、図３や図４（Ａ１）、図４（Ｂ１）に示した等価回路図において、出力電圧Ｖout のステップ応答（たとえば電圧振幅Ｖの垂直転送パルスΦＶを供給したとき）を求めると、以下の式（１）のようになる。

特に、時刻ｔ＝０のときは、式（１）にｔ＝０を代入し、式（２）の通り、ｔ＝０における出力電圧Ｖout の値を得る。

ここで、図４（Ａ２）には、接地抵抗がない場合つまりＲ６１＝０の場合の出力電圧Ｖout の応答波形を示し、図４（Ｂ２）には、接地抵抗があるつまり場合Ｒ６１≠０の場合の出力電圧Ｖout の応答波形を示している。各図において、線分Ｌ１は垂直転送電極１２に供給される矩形状の垂直転送パルスΦＶ（＝Ｖ１）の応答波形を示し、線分Ｌ２は抵抗素子Ｒｏの抵抗値が小さい場合の応答波形を示し、線分Ｌ３抵抗素子Ｒｏの抵抗値が大きい場合の応答波形を示す。

図４（Ａ２）、図４（Ｂ２）から分かるように、ＣＣＤ基板の等価抵抗Ｒ６１が“０”でない場合（通常０ではない）には、立上り部分の時刻ｔ＝０において、出力電圧Ｖout が急峻に立ち上がることが分かる。なお、立下り部分の時刻ｔ＝１においては、出力電圧Ｖout が急峻に立ち下がる。

また、ＣＣＤ固体撮像素子６０では、電極６８には式（１）で示す電圧が発生すると同時に、他方の電極６９には、上記した出力電圧Ｖout の応答とは異なる応答をする駆動電圧が印加される。そして、電極６８〜電極６９間の結合容量である容量素子Ｃ６４とドライバ７０の出力インピーダンスは微分回路を形成して、出力電圧Ｖout が電極６９に影響を及ぼす（干渉する）。この影響は、特にｔ＝０において出力電圧Ｖout が急峻に立ち上がる場合に顕著となる。

加えて、ＣＣＤ基板の等価抵抗Ｒ６１が“０”でない場合（通常“０”ではない）には、電極６８に観測される電圧Ｖ６８（ｔ）は、式（３）のようになり、同様にｔ＝０において、容量素子Ｃ６３を介して電極６９に影響を及ぼす（干渉する）。

このように、１つの電極に対する駆動電圧の過渡的な変動が、他の電極に対する駆動電圧に干渉することで、たとえばクロストークノイズなどの画質劣化が生ずる。したがって、従来は、この画質劣化を防止するために、垂直駆動（垂直転送）を水平有効走査期間でない水平ブランキング期間に行なうことにしており、ＣＣＤ固体撮像素子における転送速度向上の妨げとなっている。

このようなノイズに対する解決手法の一例として、本願出願人は、特開２００５−２６９０６０号（特願２００４−０７６５９８号）や特願２００５−１６２０３４号にて、一般的な急峻なトランジェント特性を持つ垂直転送パルスΦＶに代えて、より緩やかなトランジェント特性を持つ垂直転送パルスΦＶを使用して撮像部１０ａの垂直転送レジスタ１３を転送駆動する仕組み（トランジェントスピードを遅くする駆動方法ともいう）を提案している。

また、本願出願人は、特願２００５−０２８６０６号にて、トランジェントスピードを遅くする駆動方法に加えて、行方向への有効転送期間内の駆動時には、組ごとつまり少なくとも２種類の駆動信号ごとに、各駆動信号を逆相で駆動するコンプリメンタリ駆動の仕組みを提案している。

たとえば、先にも説明したように、接地抵抗がある（Ｒ６１≠０）場合、その出力電圧Ｖout の応答波形は図４（Ｂ２）に示すように、接地抵抗Ｒ６１の影響によって、立上り部分のｔ＝０については出力電圧Ｖout が急峻に立ち上がるし、立下り部分のｔ＝１については出力電圧Ｖout が急峻に立ち下がる。このことは、式（３）において、ｔ＝０としたとき、Ｖ６８（０）＝Ｖ・(R61/(Ro+R61))となり、また式の導出過程を割愛するが、ｔ＝１としたときはＶ６８（１）＝Ｖ（１−(R61/(Ro+R61))）となることからも明らかである。したがって、このような急峻な立上り部分や立下り部分によってノイズが画像に現われてしまう。

これに対して、２つの駆動信号を逆相にして駆動するコンプリメンタリ駆動とすれば、それぞれの駆動信号に起因するノイズ成分も逆相になり、結果的にノイズを相殺するように作用するので、列方向への電荷転送時に発生するクロストークノイズを低減することができる。

＜駆動タイミング＞
図５および図６は、トランジェントスピードを遅くする駆動方法を実現する駆動タイミング例を示した図である。ここで、図５は、コンプリメンタリ駆動を適用した場合の例であり、図６は、コンプリメンタリ駆動を適用しない場合の例である。

本実施形態のＣＣＤ固体撮像素子１０では、受光センサ１１において受光され光電変換して受光量に応じた信号電荷が蓄積される。この受光センサ１１の信号電荷は、垂直ブランキング期間に受光センサ１１から垂直転送レジスタ１３へ読み出され、以後、１水平ラインごとに信号電荷が電荷蓄積部１０ｂや水平転送レジスタ１４側に垂直転送される、すなわちいわゆる垂直ラインシフトが行なわれて、水平転送レジスタ１４に転送される。そして、水平転送レジスタ１４に転送された信号電荷は水平有効転送期間に水平方向に転送され出力アンプ部１６並びに相関二重サンプリング回路１７を通じて外部に出力される。

＜低速トランジェント駆動＞
ここで、第１実施形態の駆動手法における垂直ラインシフト動作は、垂直転送電極１２_1〜１２_4に４種類の垂直転送パルスΦＶ_1〜ΦＶ_4を印加する撮像部１０ａから電荷蓄積部１０ｂへの第１段階の垂直電荷転送（垂直ラインシフト）と、ストレージゲート部ＳＴＧへのストレージゲートパルスΦＶＳＴＧの印加およびホールドゲート部ＨＬＧへのホールドゲートパルスΦＶＨＬＧの印加による電荷蓄積部１０ｂから水平転送レジスタ１４への第２段階の垂直電荷転送（垂直ラインシフト）の２段構えで行なう点に特徴を有している。

特に、図５（Ａ）に示すように、第１段階の垂直ラインシフトを水平有効走査期間Ｈｓ中にトランジェントスピードを遅くした垂直転送パルスΦＶを用いて低速で行なう低速トランジェント駆動にしつつ、第２段階の垂直ラインシフトを水平ブランキング期間Ｈｂ中に急峻なトランジェント特性を持つ転送パルス（ストレージゲートパルスΦＶＳＴＧ、ホールドゲートパルスΦＶＨＬＧ）を用いて高速で行なう高速トランジェント駆動にしている。こうすることで、有効画像中に現われるノイズを低減しつつ、水平ブランキング期間Ｈｂを短縮することで高速読出しを実現するようにしている。

このような２段構えの垂直電荷転送を実現するための仕組みとして、上述したように撮像部１０ａの垂直転送レジスタ１３の最終段の垂直転送電極１２_4を有する転送部と水平転送レジスタ１４との間に、ストレージゲート部ＳＴＧとホールドゲート部ＨＬＧとを有する電荷蓄積部１０ｂを設けているのである。

水平有効走査期間Ｈｓ中に垂直ラインシフト駆動を行なうと、ＣＣＤ転送部内での垂直駆動パルスΦＶ_1〜ΦＶ_4、すなわちそのクロック波形の立上りＴｒおよび立下りＴｆ、いわゆるトランジェントによるクロストークノイズの影響が問題となる。このため、この第１実施形態では、図５（Ａ）に示すように、垂直ラインシフトの垂直駆動パルスφＶ_1〜φＶ_4における立上りＴｒおよび立下りＴｆの傾きΔＶ／ΔＴ（ΔＶはパルス電圧、ΔＴは時間である）を小さくし、すなわちトランジェントスピードを遅くするようになす。ここで、トランジェントスピードΔＶ／ΔＴは、垂直転送パルスΦＶ_1〜ΦＶ_4を印加したときに発生するクロストークノイズを相関二重サンプリング回路１７で除去できる程度に低速とする。

垂直駆動パルスΦＶ_1〜ΦＶ_4のトランジェントスピードを遅くして実験を行なったところ、トランジェントスピードΔＶ／ΔＴが、５０ｍＶ／１ｎｓｅｃ以下（ただし“０”を含まず）ならば、垂直ラインシフト時に発生するクロストークノイズが相関二重サンプリング回路１７で除去され、水平有効走査期間Ｈｓ中に垂直ラインシフトを行なっても固体撮像素子のＣＣＤ出力への画像ノイズ（縦筋）の影響を低減できることが確認された。すなわち、トランジェントスピードΔＶ／ΔＴが５０ｍｖ／１ｎｓｅｃ以下（“０”を含まず）の垂直駆動パルスによるクロストークノイズは高い周波数成分がなく、相関二重サンプリング回路１７で十分除去される。

因みに、従来の垂直ラインシフトの垂直転送パルスのトランジェントスピードΔＶ／ΔＴは、約１Ｖ／１ｎｓｅｃ程度あり、このような垂直転送パルスによるクロストークノイズは高い周波数成分がありＣＤＳ回路では除去できない。

図５（Ａ）では、水平有効走査期間Ｈｓ中の垂直転送パルスΦＶ_1〜ΦＶ_4のクロック波形のトランジェント期間をランプ波形で示しているが、垂直駆動パルスΦＶ_1〜ΦＶ_4の立上りＴｒおよび立下りＴｆの遷移特性、すなわちこの立上りおよび立下りＴｆの大局的な傾きが従来よりもゆっくりとしている（傾きを滑らかにする）ものであればよく、ランプ波形に限らず、指数関数状に遷移するような特性であってもよいし、階段状に遷移する特性であってもよい。階段状に遷移させる場合には、階段の変化を極力小さくする、すなわちステップ数を多くするのがよい。

なお、図５に示す駆動タイミングでは、水平有効走査期間Ｈｓ中での垂直ラインシフトで転送電極に印加される垂直駆動パルスのトランジェントスピードを遅くしているが、図５（Ｂ）に示すように、垂直ブランキング期間Ｖｂ中に転送電極へ印加する垂直転送パルスΦＶのトランジェントスピードは速くし、高速転送を可能にする。たとえば、高速動作を必要とするカムコーダの電子手振れ補正動作、あるいは放送業務用のフレームインターライン転送（ＦＩＴ）方式のＣＣＤ固体撮像素子などのときは、垂直ブランキング期間Ｖｂ中に高速駆動を行なう必要がある。このような場合の垂直ブランキング期間中での高速駆動は、通常のＣＭＯＳドライバにより、垂直転送電極１２_1〜１２_4にトランジェントスピードの速い垂直駆動パルスΦＶ_1〜ΦＶ_4を印加することによって行なわれる。

垂直ブランキング期間Ｖｂでの高速動作と、水平ブランキング期間Ｈｂでの低速動作とを両立させるため、２スピードの切り替え機能を備えたドライバを用いることができる。

このような撮像部１０ａに対しての低速トランジェント駆動を用いた電荷蓄積部１０ｂへの電荷転送駆動手法によれば、水平有効走査期間Ｈｓに垂直転送パルスΦＶ_1〜ΦＶ_4に傾きおよび変化、すなわち、トランジェントスピードΔＶ／ΔＴを遅くして垂直ラインシフトを行なうので、垂直転送パルスΦＶ_1〜ΦＶ_4を印加して発生したクロストークノイズを後段の相関二重サンプリング回路１７で除去することができる。これによって、画像ノイズ（縦筋）を抑制することができる。

また、電荷蓄積部１０ｂに対しての高速トランジェント駆動を用いたストレージゲートパルスΦＶＳＴＧおよびホールドゲートパルスΦＶＨＬＤによる水平転送レジスタ１４への電荷転送駆動手法と併用することで、電荷蓄積部１０ｂから水平転送レジスタ１４へは信号電荷を高速で転送できるので、水平ブランキング期間Ｈｂを短縮することができる。この結果、高速フレームレートを図ることができる。

また、ストレージゲート部ＳＴＧとホールドゲート部ＨＬＧは、垂直画素ピッチと無関係にデザインできるため、ストレージゲート電極２１およびホールドゲート電極２２の電極幅を大きく取ることができる。このため電極２１、２２の低抵抗化を図ることができ、ストレージゲート部ＳＴＧから水平転送レジスタ１４への信号電荷の転送を高速化することが容易となる。また裏打ち配線などもしやすくなり、より電極２１、２２の低抵抗化を図り、転送の高速化を図ることができる。さらに、短い水平ブランキング期間Ｈｂで水平転送レジスタ１４への信号電荷の転送可能となる。その結果、さらなる高フレーム化が実現できる。

このように、トランジェントスピードを遅くする駆動方法を採用して、垂直ラインシフト駆動として低速と高速２つの駆動を備えることで、水平有効期間Ｈｓ中に第１段階の垂直ラインシフトを行なっても垂直転送パルスΦＶは低速トランジェントであるため画像ノイズ（縦筋）が出なくなり、水平ブランキング期間Ｈｂ中に第２段階の垂直ラインシフトを高速トランジェントの垂直転送パルスΦＶで行なうので、水平ブランキング期間Ｈｂを大幅に縮めることができ、高フレームレート化を実現することができる。したがって、カムコーダの電子手振れ動作および放送業務用ＦＩＴなどの高速動作を必要とするときにもこの駆動方法を適用することができる。

＜コンプリメンタリ駆動＞
加えて、図５に示すように、何れか複数の垂直転送電極１２を組にして、それぞれに逆相の垂直転送パルスΦＶを供給する、つまり、垂直転送パルスΦＶをコンプリメンタリに動かすようにしている点に大きな特徴を有する。通常であれば、図６に示すように、それぞれ位相の異なる４種類の駆動パルスを供給しているのと大きく異なるのである。

たとえば、ＣＣＤ固体撮像素子１０の撮像部１０ａの垂直転送電極１２の配置構造が２層の場合に、垂直転送電極１２が交互に同じ構造をしていて、同構造の電極の駆動パルスをコンプリメンタリに動かすことで、垂直転送電極１２とPWELL-#2b や半導体基板ＳＵＢ間の結合容量で生じる電位変動を相殺する効果を出すことができる。

また、コンプリメンタリ駆動（逆相駆動）にすることによって、垂直転送パルスΦＶ用の期間を半減することができ、その結果としてトランジェント時間を２倍にできるため、よりトランジェントスピードを下げてクロストークノイズを減らすこともできる。

また、クロストークノイズを減らすことができるので、出力アンプ部１６などに高ゲインアンプを使用してもノイズの問題から解消され、高感度・高速化を図ることができる。

＜コンプリメンタリ駆動の効果＞
図７および図８は、コンプリメンタリ駆動を行なうことによる主要な効果を説明する図である。ここで、図７は、垂直ドライバの等価回路とＣＣＤ固体撮像素子３０との関係を説明する図である。また、図８は、垂直ドライバ５０によってトランジェントスピードを低速にできる原理を説明する図である。

図７において、ＣＣＤ固体撮像素子１０は、図３と同様に等価回路でＣＣＤ固体撮像素子６０として表しており、垂直転送電極１２に垂直転送パルスΦＶとストレージゲートパルスΦＶＳＴＧおよびホールドゲートパルスΦＶＨＬＧを供給する本実施形態特有の垂直ドライバ５０を備えた駆動回路５で駆動されるようになっている。

垂直ドライバ５０は、たとえば垂直転送パルスΦＶ_1〜ΦＶ_4を発生させ、ＣＣＤ固体撮像素子６０は、たとえばこれらの垂直転送パルスΦＶ_1〜ΦＶ_4が印加される垂直転送電極１２_1〜１２_4を含む。図７では、モデル化の容易のため、垂直ドライバ５０は１つの垂直転送パルスΦＶ（出力電圧Ｖout ）のみを生成するが、ＣＣＤ固体撮像素子６０は、複数のドライバによって駆動される（たとえば、他の垂直ドライバや水平ドライバであるドライバ７０）。

たとえば、図７に示したようにコンプリメンタリ駆動を考えた場合、電極６８に垂直転送パルスΦＶ_1を供給する場合には電極６９に垂直転送パルスΦＶ_1とは逆相の垂直転送パルスΦＶ_3を供給するし、電極６８に垂直転送パルスΦＶ_2を供給する場合には電極６９に垂直転送パルスΦＶ_2とは逆相の垂直転送パルスΦＶ_4を供給する。

垂直ドライバ５０は、端子５０３から入力された制御信号Ｄinを論理反転するインバータ５１と、端子５０３から入力された制御信号Ｄinのレベルに応じた制御信号Ｖｇ１を出力するレベルシフト回路（Ｌ／Ｓ）５２と、端子５０３から入力された制御信号Ｄinをインバータ５１で論理反転した制御信号ＮＤinのレベルに応じた制御信号Ｖｇ２を出力するレベルシフト回路５３とを備える。

また、垂直ドライバ５０は、レベルシフト回路５２，５３の後段に、電圧出力部５４とインピーダンス制御部５５とを備える。電圧出力部５４は、一定の電圧Ｖ１，Ｖ２（電圧値Ｖ）を端子５０１，５０２から入力し、出力電圧Ｖout として出力端子５０４からＣＣＤ固体撮像素子６０に対して出力する。たとえば、電圧Ｖ１はハイレベル、電圧Ｖ２はローレベルに設定される。

インピーダンス制御部５５は、出力端子５０４から見た出力インピーダンスを、容量性リアクタンス負荷となるＣＣＤ固体撮像素子６０の伝達特性に応じて制御する。図７において、インピーダンス制御部５５は、多段接続された複数のディレイライン（遅延素子）５６（それぞれに参照子_1，_2，…，_mを付して示す）、多段接続された複数のディレイライン（遅延素子）５７（それぞれに参照子_1，_2，…，_mを付して示す）、各ディレイライン５６，５７に対応して設けられたスイッチ５８，５９（それぞれに参照子_1，_2，…，_mを付して示す）を含む。ここで、後述するように、各スイッチ５８，５９は、インピーダンス成分がＣＣＤ固体撮像素子６０の伝達特性に応じてそのオン／オフが適切に設定される。

垂直ドライバ５０は、出力電圧Ｖout によってＣＣＤ固体撮像素子６０の一方の電極６８を駆動するが、他の垂直ドライバや水平ドライバであるドライバ７０はＣＣＤ固体撮像素子６０の他方の電極６９を駆動する。

ここで、ディレイライン５６およびスイッチ５８は出力電圧Ｖout として端子５０１から電圧Ｖ１を出力するときの出力インピーダンスを制御し、ディレイライン５７およびスイッチ５９は出力電圧Ｖout として端子５０２から電圧Ｖ２を出力するときの出力インピーダンスを制御する。

たとえば、ディレイライン５６およびスイッチ５８の構成は以下のようになっている。すなわち、各スイッチ５８の一端は、端子５０１（電圧Ｖ１）に共通に接続され、他端は、出力端子５０４に共通に接続されている。また、各スイッチ５８は、各ディレイライン５６の前後に配列され、レベルシフト回路５２からの制御信号Ｖｇ１がディレイライン５６を伝達するにつれて、スイッチ５８_1からスイッチ５８_mに向けて、遅延を伴って順にオンしていく。

各スイッチ５８は、インピーダンス成分を有している。したがって、制御信号Ｖｇ１がディレイライン５６を伝達し各スイッチ５８が順にオンするにつれて、スイッチ５８によって形成される並列インピーダンスの値は、徐々に低下していく。すなわち、端子５０４から見た垂直ドライバ５０の出力インピーダンスは、徐々に低下していく。

同様に、各スイッチ５９の一端は、端子５０２（電圧Ｖ２）に共通に接続され、他端は、出力端子５０４に共通に接続されている。また、各スイッチ５９は、各ディレイライン５７の前後に配列され、レベルシフト回路５３からの制御信号Ｖｇ２がディレイライン５７を伝達するにつれて、スイッチ５９_1からスイッチ５９_mに向けて、遅延を伴って順にオンしていく。

各スイッチ５９は、インピーダンス成分を有している。したがって、制御信号Ｖｇ２がディレイライン５７を伝達し各スイッチ５９が順にオンするにつれて、スイッチ５９によって形成される並列インピーダンスの値は、徐々に低下していく。すなわち、端子５０４から見た垂直ドライバ５０の出力インピーダンスは、徐々に低下していく。

このように、垂直ドライバ５０では、端子５０３から制御信号Ｄinが入力され、そのレベルに応じて、レベルシフト回路５２，５３の何れかから、スイッチ５８，５９をオンするための制御信号Ｖｇ１，Ｖｇ２がディレイライン５６，５７に与えられる。すなわち、インバータ５１によって、レベルシフト回路５２，５３の一方の入力がハイレベルとなり、その一方のレベルシフト回路の出力信号が対応する一方のディレイライン上を伝達して対応する一方の各スイッチを順にオンしていくことになる。

このようにしてインピーダンス制御部５５にて垂直ドライバ５０の出力インピーダンスを制御すれば、出力電圧Ｖout のトランジェントスピードΔＶ／ΔＴを低速にできる。

たとえば、図８（Ａ）は、図４（Ａ１），図４（Ｂ１）に対応するもので出力電圧Ｖout のステップ応答を求めるための等価回路を示し、図８（Ｂ）は、その応答波形を示すもので図４（Ａ２），図４（Ｂ２）に対応するものである。なお、図８（Ｂ）は、等価回路において容量素子Ｃ６２が含まれていないものとして示している。

図８（Ａ）において、インピーダンス素子Ｚ５８は垂直ドライバ５０の出力端子から見た出力インピーダンスＺｏと垂直転送電極１２の配線抵抗を示す抵抗素子Ｒ６２との合成成分（Ｚｏ＋Ｒ６２）であり、本例の場合、垂直ドライバ５０の出力インピーダンスＺｏは、主にスイッチ５８，５９の等価インピーダンスである。ここで、垂直ドライバ５０の出力インピーダンスＺｏの値は、Ｚｏ（ｔ）＝ rs0・exp(-αt) （ rs0：初期値＝Zo(0) 、α：定数）に従って、時間とともに変化するものとする。

ここで、図８（Ａ）に示した等価回路図において、出力電圧Ｖout のステップ応答（たとえば電圧振幅Ｖの垂直転送パルスΦＶを供給したとき）を求めると、式（４−１）のようになる。垂直転送電極１２の配線抵抗を示す抵抗素子Ｒ６２を無視すれば式（４−２）のようになり、さらに容量素子Ｃ６２が含まれていないものとすれば式（４−３）のようになる。

特に、時刻ｔ＝０のときは、式（４−２），式（４−２）にｔ＝０を代入し、式（５）の通り、ｔ＝０における出力電圧Ｖout の値を得る。

ここで、式（５）を、ｔ＝０のときの従来の出力電圧Ｖout(0)=Ｖ・(R61/(R61+ Ro)（式（２）参照）と比較すると、垂直ドライバ５０の出力インピーダンスＺｏの初期値 rs0を調整することで、出力電圧Ｖout のｔ＝０における値を従来よりも低減させることができる。たとえば、 rs0＝８・Roとすると、出力電圧Ｖout のｔ＝０における値を約１／８にすることができる。また、インピーダンス素子Ｚ５８の値が大きいので、出力電圧Ｖout の過渡特性を滑らかにする、すなわち、出力電圧Ｖout のトランジェントスピードを低速にすることもできる。

ただし、このままでは、トランジェントスピードが過度に低下してしまい、出力電圧Ｖout が、垂直転送パルスΦＶのアクティブ期間内に定常レベル（＝Ｖ）に達せず、垂直転送電極１２を十分に駆動できないことが懸念される。

これを避けるには、時間の経過とともに、垂直ドライバ５０の出力インピーダンスＺｏを低下させるとよく、たとえば指数関数状に低下させると、図８（Ｂ）に示すように、出力電圧Ｖout の過渡応答特性（容量素子Ｃ６２は含まれていないものとする）を滑らかにする、すなわち、出力電圧Ｖout のトランジェントスピードを低速にすることができる。

なお、図８に示した等価回路では、垂直ドライバ５０の出力インピーダンスＺｏを指数関数で表現したが、ｔ＝０の時点に限れば、初期値 rs0の値が出力電圧Ｖout のトランジェントスピードを低速にする上で重要になり、必ずしも垂直ドライバ５０の出力インピーダンスを指数関数表現にしなくてもよい。ただし、通常、容量性リアクタンス負荷としてのＣＣＤ固体撮像素子６０内の時間軸で表現した伝達特性は、ｅｘｐ因子を持つため、それに合わせて垂直ドライバ５０の出力インピーダンスに時間軸に対してｅｘｐ因子を持たせれば、出力電圧Ｖout のトランジェント特性（過渡特性）が滑らかになり、より好ましい。

このように、ＣＣＤ固体撮像素子６０の時間軸で表現した伝達特性がｅｘｐ因子を持つことに合わせて、スイッチ５８，５９のインピーダンスを、スイッチ５８_1，５８_2，…，５８_mと指数関数的に小さくなるように割り付ければ理想的である。

なお、ＣＣＤ固体撮像素子における電極等価容量は、画素数や使用するプロセスやレイアウト形状（纏めてデバイス特性ともいう）に依存して大きく変化するため、ある特定のＣＣＤ固体撮像素子に対して最適化された従来の垂直ドライバによる駆動電圧の過渡特性が他のＣＣＤ固体撮像素子に対して必ずしも最適化されたものにはならない。したがって、ＣＣＤ固体撮像素子に応じて駆動電圧の過渡特性を簡便に制御できる方法が望まれる。

このためには、各スイッチ５８，５９におけるインピーダンスの値は、容量性リアクタンス負荷となるＣＣＤ固体撮像素子６０の伝達特性に合わせて適切に設定することが望ましい。特に、図８（Ｂ）で示したように、出力電圧Ｖout （ｔ＝０）における電圧が低い、すなわち、インピーダンスの初期値 rs0が大きいほど、トランジェントスピードを低速にする上で好ましいので、垂直ドライバ５０では、ｔ＝０において出力インピーダンスとなるスイッチ５８_1，５９_1のインピーダンスを最も高く設定する。このスイッチ５８_1，５９_1のインピーダンスを適切に設定するだけで、ｔ＝０における出力電圧Ｖout の値が十分に小さくなり、従来と比較して有利な効果が得られる。

ただし、このように、立上り時（ｔ＝０）および立下り時（ｔ＝１）の垂直ドライバ５０の出力インピーダンスＺｏを大きくし、また出力インピーダンスＺｏを時間の経過とともに低下させるようにすることで、トランジェントスピードの遅い低速の駆動パルスで垂直転送電極１２を駆動しても、依然として、出力電圧Ｖout(0)＝Ｖ・(R61/(R61＋rs0) もしくは出力電圧Ｖout(1)＝Ｖ（１−(R61/(R61＋rs0))が残っているので、その電圧変化によってクロストークノイズの縦筋が画像に現われてしまうし、トランジェント期間の電圧変化も画像に現われてしまう。

たとえば、図７にて説明したように、等価回路で示されたＣＣＤ固体撮像素子６０は、垂直ドライバ５０で一方の電極６８を駆動するとき、他のドライバ７０によって他方の電極６９を駆動する。このため、他方の電極６９に対する駆動電圧の過渡的な変動が、一方の電極６８に対する駆動電圧に干渉する。

ここで、特開２００５−２６９０６０号や特願２００５−１６２０３４号にて提案しているトランジェントスピードを遅くする駆動方法では、図６や図７（Ｂ）に示すように、たとえば４種類のそれぞれ位相の異なる垂直転送パルスΦＶでＣＣＤ固体撮像素子を駆動するようにしているので、たとえトランジェントスピードを低速にした垂直転送パルスΦＶで駆動したとしても、その位相差に応じたノイズ成分が現われ、クロストークノイズが依然として残ってしまう。

これに対して、図５や図７（Ｃ）に示すように、何れか２つの垂直転送電極１２を組にして、それぞれに逆相の垂直転送パルスΦＶａ，ΦＶｂを供給して垂直転送パルスΦＶをコンプリメンタリ駆動すれば、一方の電極６８を駆動する垂直転送パルスΦＶａによる電位変動と他方の電極６９を駆動する垂直転送パルスΦＶｂによる電位変動とが互いに逆極性となり相殺し合うようになるので、結果的に、垂直転送電極１２とPWELL-#2b や半導体基板ＳＵＢ間の結合容量で生じる電位変動をほぼゼロにすることができる。

なお、逆極性で駆動することで電位変動を相殺し合うようにするには、電極構造の対象性も問題となる。この点では、図２に示したように、２層電極・４相駆動の例では、逆相駆動の対象となる垂直転送電極１２は、垂直転送パルスΦＶ_1，ΦＶ_3が供給される２層目の垂直転送電極１２_1，１２_3もしくは垂直転送パルスΦＶ_2，ΦＶ_4が供給される１層目の垂直転送電極１２_2，１２_4であり、これらはともに２層目もしくは１層目の電極で、パターン形状も殆ど同じために、容量のバランスがとれコンプリ駆動によるノイズキャンセル効果が得易い。

ただし、電極構造のバランスの悪い組合せの場合でも、垂直ドライバ５０側の駆動能力を合せる、現実的には電圧振幅を調整することで、クロストークノイズが最小になる条件にすることもできる。

＜ばらつきや環境変動の影響＞
このように、ＣＣＤ固体撮像素子１０の転送電極を駆動する際に、トランジェントスピードを低速にして駆動する手法を採用したり、加えて、コンプリメンタリ駆動を適用したりすることで、高速駆動とノイズ抑制の両立を図ることができる。

しかしながら、図７に示したような、出力段を分割したドライバ回路構成で、トランジェントスピードを低速にした滑らかな低速パルス信号を生成しようとすると、この回路構成では、出力波形のスルーレートなどの特性を素子値固有の時定数に頼って発生しているために、設計マージンを確保するためには、最小の出力傾きを得られないこと、および負荷容量に応じて出力駆動力を可変する仕組みをもつものの、遷移開始時の駆動力は常に一定であることが問題となり得る。

また、容量性リアクタンスを負荷として、滑らかで傾きの緩やかな低速パルス信号で駆動する際に、駆動パルスの傾きをできるだけ一定値に保つために、特開２００５−２６９０６０号に記載のように、負荷容量を単純に定電流で駆動する方式を採用することも考えられるが、単純に定電流駆動するだけでは、撮像システムとして実用的とはいえない。

たとえば、負荷容量の製造ばらつきと駆動用素子の製造ばらつきに比例して、駆動パルスの傾きも変動する。さらに、ＣＣＤの垂直ドライバのように、複数チャンネルを駆動する場合のチャンネル間の負荷容量と駆動特性の偏差があると、同様にチャネル間でパルスの傾きが異なってしまうという問題がある。

さらに、遷移開始時などで発生しやすい「ヒゲ」などのノイズ分を低減するには、最終駆動回路前段に入力する波形も滑らかにする必要があり、このことが最終パルス出力の遷移開始までの初期遅延時間を大きくし、この遅延時間は負荷容量のばらつきと駆動用素子のばらつきにも依存する。

この結果、たとえば、出力の傾きが大きい方にばら付いた場合には、ＣＣＤの耐ノイズ特性の面から画像にノイズが残留する危険があり、逆に出力の傾きが小さい方にばら付いた場合には、次に遷移するべき出力と遷移が重なってしまい誤転送を起こす不安もある。

このような、負荷容量の製造ばらつきや駆動用素子の製造ばらつきの影響を軽減するには、実動状態のパルス信号を計測し、その計測結果に基づいて、入力パルスに対する出力パルス波形の遅延時間や遷移時のスルーレートなどの実動状態の遷移特性が、所望とする遷移特性に収束するように、フィードバック制御を実施することが有効であると考えられる。つまり、パルス駆動波形に対してのフィードバック制御による整形機能を設けることが有効であると考えられる。以下、この点に着目した回路構成について説明する。

＜＜パルス駆動波形に対するフィードバック制御整形機能＞＞
＜全体の基本構成＞
図９は、パルス駆動波形に対するフィードバック制御整形機能付きのパルス駆動装置の一例であるパルスドライバの全体概要の構成例を示す図である。また、図１０および図１１は、図９に示すパルスドライバの動作を説明するタイミングチャートである。ここで、図１０は、特に位相遅延量について詳細に説明するものであり、図１１は、特に遷移時の傾き特性について詳細に説明するものである。

図９に示すように、パルスドライバ６００は、駆動パルスのハイレベル側の電位を規定する電圧Ｖ１が端子６０１に入力され、また駆動パルスのローレベル側の電位を規定する電圧Ｖ２が端子６０２に入力されるようになっている。また、パルスドライバ６００は、図示を割愛したパルス信号発生器から供給されるロジックレベル（たとえば０Ｖ／５Ｖや０Ｖ／３Ｖ）の入力パルスＰinが端子６０３に入力され、また、容量性リアクタンスもしくは誘導性リアクタンスを持つ負荷６０９が端子６０４に接続され、端子６０４に出力パルスＰout が発生するようになっている。

パルスドライバ６００は、端子６０３からロジックレベルで入力された入力パルスＰinの遷移タイミングを調整する、つまり位相遅延量（負荷６０９との接続部分である端子６０４における出力パルス波形の遷移特性の１つである）を調整する位相遅延調整部６１０と、位相遅延調整部６１０からの制御信号Ｐ１０を契機として前段駆動信号Ｐ３０を生成するとともに、負荷６０９との接続部分である端子６０４における出力パルス波形の遷移特性の内の変化特性を示すスルーレートを調整するスルーレート調整部（変化特性調整部）６３０と、スルーレート調整部６３０から出力される前段駆動信号Ｐ３０に基づいて負荷６０９を駆動する負荷駆動部６５０とを備えている。負荷駆動部６５０は、スルーレート調整部６３０から供給される前段駆動信号Ｐ３０に基づいた駆動力で出力パルスＰout を負荷６０９に印加する。

位相遅延調整部６１０、スルーレート調整部６３０、および負荷駆動部６５０で、入力されたパルス信号に対して所定の波形整形処理を加える波形整形処理部６６０が構成される。

また、パルスドライバ６００は、端子６０４における出力パルス波形を監視し、この監視結果に基づいて、位相遅延調整部６１０やスルーレート調整部６３０の調整機能を制御することにより、入力パルスＰinに対する端子６０４における出力パルスＰout の遅延時間や遷移時のスルーレートなどの実動状態の遷移特性が、所望とする遷移特性に収束するように、フィードバック制御を実施するパルス駆動波形整形制御部６７０を備えている。

パルス駆動波形整形制御部６７０は、位相遅延調整部６１０を制御する機能要素として位相遅延制御部６７２を備えるとともに、スルーレート調整部６３０を制御する機能要素としてスルーレート制御部６７４を備えている。

位相遅延制御部６７２は、端子６０４における出力パルスＰout を監視し、入力パルスＰinに対する出力パルスＰout の遅延量が所望値に収束するように（典型例は仕様との誤差がゼロになるように）遅延量制御信号Ｐ７２を位相遅延調整部６１０に供給してフィードバック制御を実施する。

また、スルーレート制御部６７４は、端子６０４における出力パルスＰout を監視し、出力パルスＰout の変化特性を示すスルーレートが所望値に収束するように（典型例は仕様との誤差がゼロになるように）スルーレート制御信号Ｐ７４をスルーレート調整部６３０に供給してフィードバック制御を実施する。

位相遅延調整部６１０は、端子６０３から入力された入力パルスＰinを外部または内部で設定した時間だけ遅延させて、遅延済の制御信号Ｐ１０をスルーレート調整部６３０に渡す。

ここで、位相遅延調整部６１０は、一旦設定された遅延量を固定的に取り扱うこともできるが、パルス駆動波形整形制御部６７０の位相遅延制御部６７２からの遅延量制御信号Ｐ７２に基づいて、動的に（実動状態に応じて）、遅延量を調整可能にもなっている。なお、遅延量を調整可能とする具体的な仕組みについては後述する。

入力パルスＰinに対して制御信号Ｐ１０の遅延量を設定する際の取扱い方としては、様々な考え方を採用することができる。たとえば、図１０（Ａ）に示すように、入力パルスＰinの立上り点から端子６０４における出力パルスＰout （負荷６０９を駆動している状態の実動パルス波形；以下同様）の立上りの遷移開始点Ｔsr1 までの遅延量tpdr1 や、入力パルスＰinの立下り点から出力パルスＰout の立下りの遷移開始点Ｔsf1 までの遅延量tpdf1 を管理する手法が考えられる。

位相遅延制御部６７２によるフィードバック制御時に、この手法を採るには、位相遅延制御部６７２は、実際に出力パルスＰout が遷移開始した時間を検出し、検出結果を外部または内部で設定した基準値と比較し、誤差が０に収束するように、遅延量制御信号Ｐ７２を位相遅延調整部６１０に供給して、設定値を順次更新していく。

あるいは、図１０（Ｂ）に示すように、入力パルスＰinの立上り点から出力パルスＰout の立上り遷移過程における所定電位点Ｔsr2 （たとえばＶ１とＶ２の中点近傍）までの遅延量tpdr2 や、入力パルスＰinの立下り点から出力パルスＰout の立下り遷移過程における所定電位点Ｔsf2 までの遅延量tpdf2 を管理する手法が考えられる。

位相遅延制御部６７２によるフィードバック制御時に、この手法を採るには、位相遅延制御部６７２は、実際に出力パルスＰout が遷移開始した後の所定電位点Ｔsr2 ，Ｔsf2 に達するまでの時間を検出し、検出結果を外部または内部で設定した基準値と比較し、誤差が０に収束するように、遅延量制御信号Ｐ７２を位相遅延調整部６１０に供給して、設定値を順次更新していく。

ここで、前者の手法は、端子６０４における実動状態のパルス波形の遷移開始点Ｔsr1 ，Ｔsf1 を特定する必要があるが、実際には、図１０（Ａ）に点線で示すように、緩やかに変化を開始し出すので、その遷移開始点Ｔsr1 ，Ｔsf1 を精度よく実測で特定することが困難であり、実際の所は、実現に困難さを伴うと考えられる。一方、後者の手法は、遷移を開始した後の比較的安定した所定電位点Ｔsr2 ，Ｔsf2 までの時間を特定すればよく、実現が容易であると考えられる。

なお、何れの手法を採用する場合でも、立上り側の遅延量tpdr1 ，tpdr2 と、立下り側の遅延量tpdf1 ，tpdf2 とは、共通に設定可能にしてもよいし、独立に設定可能にしてもよい。

スルーレート調整部６３０は、負荷駆動部６５０に供給する前段駆動信号Ｐ３０の振幅を調整することで、負荷駆動部６５０が負荷６０９を駆動するポイント（端子６０４）でのスルーレートを調整するようになっている。

具体的には、先ず位相遅延調整部６１０から出力された遅延量調整済の制御信号Ｐ１０の出力遷移（立上りや立下りの各開始）を検出したら、負荷駆動部６５０の負荷駆動力に対応する特性を持った前段駆動信号Ｐ３０を負荷駆動部６５０に供給する。前段駆動信号Ｐ３０は、負荷駆動部６５０が負荷６０９を駆動する際に、負荷駆動部６５０と負荷６０９との関係を考慮して、端子６０４における出力パルスＰout が所望とするスルーレート特性となるようにするための信号である。負荷６０９として抵抗素子ではなく容量性リアクタンスもしくは誘導性リアクタンスを持つものを取り扱う場合には、負荷６０９との間での積分効果を考慮することになるので、図１０や図１１に示すように、一般的には、出力パルスＰout そのものとは異なる特性を持った信号となる。

ここで、スルーレート調整部６３０は、一旦設定されたスルーレートを固定的に取り扱うこともできるが、パルス駆動波形整形制御部６７０のスルーレート制御部６７４からのスルーレート制御信号Ｐ７４に基づいて、動的に（実動状態に応じて）、スルーレートを調整可能にもなっている。なお、スルーレートを調整可能とする具体的な仕組みについては後述する。

制御信号Ｐ１０に対してスルーレートを設定する際の取扱い方としては、様々な考え方を採用することができる。たとえば、図１１（Ａ）に示すように、出力パルスＰout の立上り開始点Ｔsr1 の電位から立上り終了点Ｔer1 の電位までの変化特性（スルーレート）ＳＲr1や出力パルスＰout の立下り開始点Ｔsf1 の電位から立下り終了点Ｔef1 の電位までの変化特性（スルーレート）ＳＲf1を管理する手法が考えられる。

あるいは、図１１（Ｂ）に示すように、出力パルスＰout の立上り遷移過程における２つの所定電位点Ｔsr2 （たとえばＶ１〜Ｖ２の下側１／３近傍），Ｔer2 （たとえばＶ１〜Ｖ２の上側１／３近傍）の間の変化特性（スルーレート）ＳＲr2や出力パルスＰout の立下り遷移過程における２つの所定電位点Ｔsf2 （たとえばＶ１〜Ｖ２の上側１／３近傍），Ｔef2 （たとえばＶ１〜Ｖ２の下側１／３近傍）の間の変化特性（スルーレート）ＳＲf2を管理する手法が考えられる。

スルーレート制御部６７４によるフィードバック制御時に、これらの手法を採るには、スルーレート制御部６７４は、出力パルスＰout の２つの電位間の変化率と等価な量を検出し、検出結果を外部または内部で設定した基準値と比較し、誤差が０に収束するように、スルーレート制御信号Ｐ７４をスルーレート調整部６３０に供給して、設定値を順次更新していく。

ここで、前者の手法は、立上り側の遅延量tpdr1 や立下り側の遅延量tpdf1 における問題点から推測されるように、端子６０４における実動状態のパルス波形の遷移開始点Ｔsr1 ，Ｔsf1 や遷移終了点Ｔer1 ，Ｔef1 を特定する必要があるが、実際には、図１１（Ａ）に点線で示すように、緩やかに変化を開始し出すし緩やかに変化を終了することもあれば、図示を割愛するが、遷移開始点近傍には高周波のノイズが載ることがあるので、その開始点や終了点を精度よく実測で特定することが困難であり、実際の所は、実現に困難さを伴うと考えられる。一方、後者の手法は、立上り側の遅延量tpdr2 や立下り側の遅延量tpdf2 に対応するもので、遷移を開始した後の比較的安定した２つの電位間の変化特性を特定すればよく、実現が容易であると考えられる。

なお、何れの手法を採用する場合でも、立上り側のスルーレートＳＲr1，ＳＲr2と、立下り側のスルーレートＳＲf1，ＳＲf2とは、共通に設定可能にしてもよいし、独立に設定可能にしてもよい。

なお、位相遅延制御部６７２は、スルーレート制御部６７４において求められる、出力パルスＰout の立上り遷移過程における２つの所定電位間のスルーレートＳＲr2や出力パルスＰout の立下り遷移過程における２つの所定電位間のスルーレートＳＲf2に基づき、出力パルスＰout の立上りの遷移開始点Ｔsr1 や立下りの遷移開始点Ｔsf1 を推定することも可能である。図１１（Ｂ）の出力パルスＰout の右側にて示すように、スルーレートＳＲr2，ＳＲf2を求めた２点間の延長線上に、立上りの遷移開始点Ｔsr1 や立下りの遷移開始点Ｔsf1 を見つけ出すことができるからである。

なお、本構成例では、端子６０４における出力パルスＰout の入力パルスＰinに対する遅延量と変化特性（遷移時のスルーレート）の双方に関してフィードバック制御を実施する構成としているが、遅延量と変化特性の双方を厳格に管理する必要がないときには、必要とする何れか一方のみに関してフィードバック制御を実施する構成としてもよい。

なお、立上り時の遅延量と立下り時の遅延量とが不均等に変動する場合にはスルーレートに影響を与えるし、スルーレートによって立上り開始時や立下り開始時の特性が変わり、その結果として遅延量が影響を受けるなど、実際には、遅延量と変化特性とが相互に影響し合うこともあるので、双方に関してフィードバック制御を実施する構成とすることが好ましい。

このような構成のパルスドライバ６００では、負荷駆動部６５０が負荷６０９を駆動している際の、端子６０４における実動状態の出力パルスＰout をパルス駆動波形整形制御部６７０で監視して、たとえば入力パルスＰinに対する遅延量や変化特性などの出力パルスＰout の遷移特性が所望のものとなるようにフィードバック制御を実施する。

よって、出力パルスＰout の遷移特性が、負荷６０９の製造ばらつきや負荷駆動部６５０の出力段に設けられる駆動用素子の製造ばらつきの影響を受けないようにすることができ、常に、適正な遷移特性を持つ状態で負荷６０９をパルス駆動することができる。また、温度や湿度などの環境条件の変化の影響を受けないようにすることもできる。

設計時に考慮しきれない寄生成分（寄生容量や寄生インダクタンス）、製造プロセスのばらつき、あるいは温度変動や湿度変動などの環境変化に起因して、負荷駆動部６５０の駆動力や負荷６０９の特性（等価入力容量や等価入力インダクタンス）が変化したとき、駆動出力の遷移特性（遅延量やスルーレート）が仕様を満たすように、入力パルスＰinに対する出力パルスＰout の遅延量を調整することや、出力パルスＰout の傾きを調整することができる。

本実施形態の構成例を採用することで、リアクタンス負荷を駆動する回路において、負荷特性や駆動特性のばらつきや環境変動によらず、駆動信号が、常に一定の遅延量や傾きで変化するようにすることができる。システム仕様と負荷６０９の都合で出力タイミングが規定されている場合にも、遅延量およびスルーレートの仕様に対して、最小の誤差で、また再現性のよい駆動波形が得られる。

＜負荷駆動部；容量性リアクタンス負荷＞
図１２は、図９に示したパルスドライバ６００の、容量性リアクタンスを持つ負荷６０９を駆動する場合に適応させた、主に負荷駆動部６５０の詳細構成に着目した構成例を説明する図である。また、図１３は、図１２に示すパルスドライバ６００の動作を説明するタイミングチャートである。

容量性リアクタンスを持つ負荷６０９を駆動する場合、負荷駆動部６５０は、負荷６０９を電流駆動可能に構成するべく、電流出力回路を具備して実現される。また、これに対応して、スルーレート調整部６３０は、負荷駆動部６５０での電流駆動に適した前段駆動信号Ｐ３０を負荷駆動部６５０に供給できるように構成する。

具体的には、先ず、スルーレート調整部６３０は、出力パルスＰout の立上りまたは立下りの傾きを決める基準電流Ｉｓを表わす、互いに相補関係にある前段駆動信号Ｐ３０_H，Ｐ３０_Lを負荷駆動部６５０に対して出力する電流出力部６３２_H，６３２_Lを備えている。

また、負荷駆動部６５０は、端子６０１に供給されるハイレベル側の電位を規定する電圧Ｖ１の供給を受け、端子６０４に一定電流Ｉｏを送り込むカレントミラー回路６５２_Hと、端子６０２に供給されるローレベル側の電位を規定する電圧Ｖ２の供給を受け、端子６０４から一定電流Ｉｏを吸い込むカレントミラー回路６５２_Lとを備えている。つまり、負荷駆動部６５０は、上下一対のカレントミラー回路６５２_H，６５２_Lで構成されている。

カレントミラー回路６５２_Hの出力段６５２_Hout とカレントミラー回路６５２_Lの出力段６５２_Lout とは接続点６５６（電流加算部に相当する）にて接続され端子６０４を介して負荷６０９と接続されている。カレントミラー回路６５２_Hの入力段６５２_Hinは、スルーレート調整部６３０の電流出力部６３２_Hと接続され、またカレントミラー回路６５２_Lの入力段６５２_Linは、スルーレート調整部６３０の電流出力部６３２_Lと接続されている。

スルーレート調整部６３０には、位相遅延調整部６１０から、立上り時の遅延量に対応した制御信号Ｐ１０_Hと、立下り時の遅延量に対応した制御信号Ｐ１０_Lとが別々に供給されるようになっている。

スルーレート調整部６３０は、制御信号Ｐ１０_Hに従った前段駆動信号Ｐ３０_Hを電流出力部６３２_Hを介してカレントミラー回路６５２_Hの入力段６５２_Hinに供給するとともに、制御信号Ｐ１０_Lに従った前段駆動信号Ｐ３０_Lを電流出力部６３２_Lを介してカレントミラー回路６５２_Lの入力段６５２_Linに供給する。

このような構成を採ることで、先ず、スルーレート調整部６３０は、出力パルスＰout の立上りまたは立下りの傾きを決める基準電流Ｉｓを表わす前段駆動信号Ｐ３０_H，Ｐ３０_Lを負荷駆動部６５０に対して出力する。負荷駆動部６５０は、上下一対のカレントミラー回路６５２_H，６５２_Lで構成されることにより、スルーレート調整部６３０で発生した立上りと立下りの基準電流Ｉｓをそれぞれ定数倍（×NH，×NL）するとともに折り返して、容量性リアクタンスを持つ負荷６０９に出力電流Ｉout を供給する。

なお、実際には、上側のカレントミラー回路６５２_Hから負荷６０９に出力電流Ｉout_H （＝＋Ｉｏ）が送り込まれ（ソース動作）、下側のカレントミラー回路６５２_Lは、負荷６０９から出力電流Ｉout_L（＝−Ｉｏ）を吸い込む（シンク動作）。

端子６０４に発生する負荷電圧Ｖout は、負荷６０９に供給される出力電流Ｉout を積分し、負荷６０９の容量値で割った値となるため、図１３に示すように、遷移期間中に一定電流を容量性リアクタンスを持つ負荷６０９（容量負荷）に対して印加し続ければ、負荷電圧Ｖout は、カレントミラー回路６５２_Hの電源電位Ｖ１またはカレントミラー回路６５２_Lの電源電位Ｖ２に到達するまで直線的に変化する。

なお、負荷電圧Ｖout が電源電位Ｖ１まで到達すると、上側のカレントミラー回路６５２_Hの出力段６５２_Hout は、定電流性を失い、電源電位Ｖ１に等価抵抗を介して接続されるので、負荷電圧Ｖout は電源電位Ｖ１に固定される。逆に、負荷電圧Ｖout が電源電位Ｖ２まで到達すると、下側のカレントミラー回路６５２_Lの出力段６５２_Lout は、定電流性を失い、電源電位Ｖ２に等価抵抗を介して接続されるので、負荷電圧Ｖout は電源電位Ｖ２に固定される。

したがって、スルーレート調整部６３０の電流出力部６３２_Hからカレントミラー回路６５２_Hに供給する前段駆動信号Ｐ３０_Hとしては、出力パルスＰout の立上り開始点から負荷電圧Ｖout が電源電位Ｖ１に到達するまでの間は基準電流Ｉｓを入力段６５２_Hinに確実に供給し（実際にはシンク動作）、かつ下側のカレントミラー回路６５２_Lが動作し出す前に入力段６５２_Hinへの基準電流Ｉｓの供給を停止するものであればよい。

また、スルーレート調整部６３０の電流出力部６３２_Lからカレントミラー回路６５２_Lに供給する前段駆動信号Ｐ３０_Lとしては、出力パルスＰout の立下り開始点から負荷電圧Ｖout が電源電位Ｖ２に到達するまでの間は基準電流Ｉｓを入力段６５２_Linに確実に供給し（実際にはソース動作）、かつ上側のカレントミラー回路６５２_Hが動作し出す前に入力段６５２_Linへの基準電流Ｉｓの供給を停止するものであればよい。

出力パルスＰout 、つまり負荷電圧Ｖout の変化特性は、負荷６０９に供給される駆動電流Ｉｏ（ソース電流Ｉｏとシンク電流Ｉｏ）で規定され、駆動電流Ｉｏはスルーレート調整部６３０の電流出力部６３２_H，６３２_Lから出力される基準電流Ｉｓ（シンク電流Ｉｓとソース電流Ｉｓ）で規定され、基準電流Ｉｓは、スルーレート制御信号Ｐ７４で規定される。よって、フィードバック制御時には、負荷電圧Ｖout の変化特性（スルーレート）を、スルーレート制御信号Ｐ７４を調整することで変化させることができる。

負荷６０９に容量性リアクタンスを持つものを使用し、この容量性リアクタンス負荷を、出力遷移時にカレントミラー回路６５２_H，６５２_Lにより定電流Ｉｏで駆動するようにしつつ、パルス駆動波形整形制御部６７０で、出力パルスＰout を監視してフィードバック制御を実行することができる。たとえば、位相遅延制御部６７２の制御機能によって、出力パルスＰout の負荷電圧Ｖout が入力パルスＰinに対して一定の遅延量となるように管理することができる。また、スルーレート制御部６７４の制御機能によって、出力パルスＰout の負荷電圧Ｖout が一定のスルーレートで遷移するように管理することができる。

図１２に示す構成例を採用することで、容量性リアクタンス負荷を駆動する回路において、負荷容量や駆動特性のばらつきや環境変動によらず、駆動信号（負荷電圧信号）が、常に一定の遅延量や傾きで変化するようにすることができる。システム仕様と負荷６０９としての被駆動素子（具体的には転送電極など）の都合で出力タイミングが規定されている場合にも、遅延量およびスルーレートの仕様に対して、最小の誤差で、また再現性のよい駆動波形が得られる。

＜負荷駆動部；誘導性リアクタンス負荷＞
図１４は、図９に示したパルスドライバ６００の、誘導性リアクタンスを持つ負荷６０９を駆動する場合に適応させた、主に負荷駆動部６５０の詳細構成に着目した構成例を説明する図である。また、図１５は、図１４に示すパルスドライバ６００の動作を説明するタイミングチャートである。

誘導性リアクタンスを持つ負荷６０９を駆動する場合、前述の容量性リアクタンスを持つ負荷６０９を駆動する構成に対して、双対の回路とすればよい。具体的には、負荷６０９を電圧駆動可能に構成するべく、電圧出力回路を具備して実現される。また、これに対応して、スルーレート調整部６３０は、負荷駆動部６５０での電圧駆動に適した前段駆動信号Ｐ３０を負荷駆動部６５０に供給できるように構成する。

具体的には、先ず、スルーレート調整部６３０は、出力パルスＰout の立上りまたは立下りの傾きを決める基準電圧Ｖｓを表わす、互いに相補関係にある前段駆動信号Ｐ３０_H，Ｐ３０_Lを負荷駆動部６５０に対して出力する電圧出力部６３３_H，６３３_Lを備えている。

また、負荷駆動部６５０は、端子６０１に供給されるハイレベル側の電流を規定する電流Ｉ１の供給を受け、端子６０４に一定電圧Ｖｏを与える定電圧出力回路６５３_Hと、端子６０２に供給されるローレベル側の電流を規定する電流Ｉ２の供給を受け、端子６０４に一定電圧Ｖｏを与える定電圧出力回路６５３_Lとを備えている。つまり、負荷駆動部６５０は、上下一対の定電圧出力回路６５３_H，６５３_Lで構成されている。

なお、端子６０１に電圧Ｖ１を与え、定電流Ｉ１を定電圧出力回路６５３_Hに供給する回路を挟み込み、また端子６０２に電圧Ｖ２を与え、定電流Ｉ２を定電圧出力回路６５３_Lに供給する回路を挟み込みんでもよい。

定電圧出力回路６５３_Hの出力段６５３_Hout と定電圧出力回路６５３_Lの出力段６５３_Lout との間には、電圧加算部６５７を設ける。電圧加算部６５７にて、上下の電圧を加算して端子６０４に接続するようにする。定電圧出力回路６５３_Hの入力段６５３_Hinは、スルーレート調整部６３０の電圧出力部６３３_Hと接続され、また定電圧出力回路６５３_Lの入力段６５３_Linは、スルーレート調整部６３０の電圧出力部６３３_Lと接続されている。

また、負荷駆動部６５０と負荷６０９との間に負荷電流検知部６５８を設ける。パルス駆動波形整形制御部６７０が、負荷駆動部６５０と端子６０４との間の負荷駆動電流を監視して、入力パルスＰinに対する端子６０４における出力パルスＰout の遅延時間や遷移時のスルーレートなどの実動状態の遷移特性が、所望とする遷移特性に収束するように、フィードバック制御を実施することができるようにするためである。

負荷電流検知部６５８の構成としては、負荷駆動電流に対応した検知信号をパルス駆動波形整形制御部６７０に伝達できればよく、たとえば図に機能的に示したように、カレントトランスを用いて電流そのものを検知する、あるいは電流検出抵抗を挿入しその両端電圧を検知する電流電圧変換機能を利用するなど、種々の方式を採用することができる。電流そのものを検知する構成の場合、パルス駆動波形整形制御部６７０は、検知電流を電圧信号に変換して処理をすればよい。

なお、垂直ドライバをＩＣで提供する場合は、カレントトランスをＩＣ内に設けることは難しく、関連する配線を全てＩＣ内で完結させることができず、現実的には、端子６０４と負荷６０９との間にカレントトランスを設け、その検知信号を、ＩＣ内のパルス駆動波形整形制御部６７０に取り込むことになる。一方、電流検出抵抗を挿入する場合は、電圧加算部６５７と端子６０４との間に挿入することができ、関連する配線を全てＩＣ内で完結させることができる。

定電圧出力回路６５３_H，６５３_Lは、カレントミラー回路６５２_H，６５２_Lに対して双対な回路となるように、入力段６５３_Hin，６５３_Linに入力された入力電圧を定数倍して出力段６５３_Hout ，６５３_Lout から出力するような回路構成とする。その限りにおいて、どのような回路構成を採ってもよい。

このような構成を採ることで、先ず、スルーレート調整部６３０は、出力パルスＰout の立上りまたは立下りの傾きを決める基準電圧Ｖｓを表わす前段駆動信号Ｐ３０_H，Ｐ３０_Lを負荷駆動部６５０に対して出力する。負荷駆動部６５０は、上下一対の定電圧出力回路６５３_H，６５３_Lで構成されることにより、スルーレート調整部６３０で発生した立上りと立下りの基準電流Ｖｓをそれぞれ定数倍（×NH，×NL）するとともに折り返して、誘導性リアクタンスを持つ負荷６０９に出力電圧Ｖout を供給する。

なお、実際には、上側の定電圧出力回路６５３_Hから負荷６０９に出力電圧Ｖout_H （＝＋Ｖｏ）が与えられ（ソース動作）、下側の定電圧出力回路６５３_Lから負荷６０９に出力電圧Ｖout_H （＝−Ｖｏ）が与えられる（シンク動作）。

端子６０４に発生する負荷電流Ｉout は、負荷６０９に供給される出力電圧Ｖout を積分し、負荷６０９のインダクタンス値で割った値となるため、図１５に示すように、遷移期間中に一定電圧を誘導性リアクタンスを持つ負荷６０９（誘導負荷）に対して印加し続ければ、負荷電流Ｉout は、定電圧出力回路６５３_Hの電源電流Ｉ１または定電圧出力回路６５３_Lの電源電流Ｉ２に到達するまで直線的に変化する。

なお、負荷電流Ｉout が電源電流Ｉ１まで到達すると、上側の定電圧出力回路６５３_Hの出力段６５３_Hout は、定電圧性を失い、電源電流Ｉ１に等価抵抗を介して接続されるので、負荷電流Ｉout は電源電流Ｉ１に固定される。逆に、負荷電流Ｉout が電源電流Ｉ２まで到達すると、下側の定電圧出力回路６５３_Lの出力段６５３_Lout は、定電圧性を失い、電源電流Ｉ２に等価抵抗を介して接続されるので、負荷電流Ｉout は電源電流Ｉ２に固定される。

したがって、スルーレート調整部６３０の電圧出力部６３３_Hから定電圧出力回路６５３_Hに供給する前段駆動信号Ｐ３０_Hとしては、出力パルスＰout の立上り開始点から負荷電流Ｉout が電源電流Ｉ１に到達するまでの間は基準電圧Ｖｓを入力段６５３_Hinに確実に供給し（実際にはシンク動作）、かつ下側の定電圧出力回路６５３_Lが動作し出す前に入力段６５３_Hinへの基準電圧Ｖｓの供給を停止するものであればよい。

また、スルーレート調整部６３０の電圧出力部６３３_Lから定電圧出力回路６５３_Lに供給する前段駆動信号Ｐ３０_Lとしては、出力パルスＰout の立下り開始点から負荷電流Ｉout が電源電流Ｉ２に到達するまでの間は基準電圧Ｖｓを入力段６５３_Linに確実に供給し（実際にはソース動作）、かつ上側の定電圧出力回路６５３_Hが動作し出す前に入力段６５３_Linへの基準電圧Ｖｓの供給を停止するものであればよい。

負荷６０９に誘導性リアクタンスを持つものを使用し、この誘導性リアクタンス負荷を、出力遷移時に定電圧出力回路６５３_H，６５３_Lにより定電圧Ｖｏで駆動するようにしつつ、パルス駆動波形整形制御部６７０で、出力パルスＰout を監視してフィードバック制御を実行することができる。たとえば、位相遅延制御部６７２の制御機能によって、出力パルスＰout の負荷電流Ｉout が入力パルスＰinに対して一定の遅延量となるように管理することができる。また、スルーレート制御部６７４の制御機能によって、出力パルスＰout の負荷電流Ｉout が一定のスルーレートで遷移するように管理することができる。

図１４に示す構成例を採用することで、誘導性リアクタンス負荷を駆動する回路において、負荷インダクタンスや駆動特性のばらつきや環境変動によらず、駆動信号（負荷電流信号）が、常に一定の遅延量や傾きで変化するようにすることができる。システム仕様と負荷６０９としての被駆動素子（具体的にはモータ巻線など）の都合で出力タイミングが規定されている場合にも、遅延量およびスルーレートの仕様に対して、最小の誤差で、また再現性のよい駆動波形が得られる。

＜位相遅延調整部とスルーレート調整部の構成例＞
図１６は、図９に示したパルスドライバ６００の、主に位相遅延調整部６１０とスルーレート調整部６３０の詳細構成に着目した構成例を説明する図である。また、図１７は、図１６に示すパルスドライバ６００の動作を説明するタイミングチャートである。

なお、ここでは、負荷駆動部６５０は、容量性リアクタンスを持つ負荷６０９を駆動する場合に適応させた図１２に示す構成を採用して示すが、誘導性リアクタンスを持つ負荷６０９を駆動する場合に適応させた図１４示す構成に対しても、位相遅延調整部６１０とスルーレート調整部６３０の各詳細構成例を同様に適用することができる。

先ず、パルスドライバ６００には、クロック信号ＣＫが入力される端子６０５を設ける。位相遅延調整部６１０は、端子６０５を介して入力されるクロック信号ＣＫを参照して、端子６０１に入力される入力パルスＰin（ロジック入力）を外部から設定されるクロック数だけ遅延させて出力する機能をもつパルス遅延部６１２と、パルス遅延部６１２に、パルス遅延部６１２での遅延量を、立上り時の遅延量と立下り時の遅延量との別に規定する各クロック数（遅延クロック数）を記憶する遅延クロック数レジスタ６１４とを有している。遅延クロック数レジスタ６１４は、記憶している遅延クロック数ＣＫD_H ，ＣＫD_L をパルス遅延部６１２に設定する。

図１７に示すように、立上り時の遅延量tpdr（図ではtpdr1 ）は、遅延クロック数ＣＫD_ H（＝Ｎ１）を、クロック信号ＣＫの周波数ｆCLKで割った値（Ｎ１／ｆCLK）となり、また、立下り時の遅延量tpdf（図ではtpdf1 ）は、遅延クロック数ＣＫD_L （＝Ｎ２）を、クロック信号ＣＫの周波数ｆCLKで割った値（Ｎ２／ｆCLK）となる。遅延量をクロック数といったデジタル値で調整できるので、取扱いが容易である。

パルス遅延部６１２は、入力パルスＰinの立上り点から遅延量tpdrだけ遅れた時点で立ち上がり、入力パルスＰinの立下り点から遅延量tpdfだけ遅れた時点で立ち下がるアクティブＨの制御信号Ｐ１０_H（＝Ｖｓ１）、および制御信号Ｐ１０_H（＝Ｖｓ１）に対して論理反転したアクティブＨの制御信号Ｐ１０_L（＝Ｖｓ２）を出力する。

ここで、遅延クロック数レジスタ６１４は、内部的なまたは外部からの設定によるレジスタ初期設定値ＣＫD_Hini，ＣＫD_Liniなど、一旦設定された遅延クロック数ＣＫD_H ，ＣＫD_L を固定的にパルス遅延部６１２に供給することもできるが、パルス駆動波形整形制御部６７０の位相遅延制御部６７２からの遅延量制御信号Ｐ７２に基づいて動的に遅延クロック数ＣＫD_H ，ＣＫD_L を調整可能にもなっている。レジスタ初期設定値ＣＫD_Hini，ＣＫD_Liniは、遅延クロック数レジスタ６１４が内部的に予め持つようにしてもよいし外部から設定可能にしてもよい。

なお、「動的に」とは、端子６０４における実際の出力パルスＰout の、入力パルスＰinに対する遅延量の検知結果（実測値でもよいし推定値でもよい）に基づくことを意味する。位相遅延制御部６７２は、実動時の遅延量が、常に所望の遅延量となるように、遅延量制御信号Ｐ７２によって、遅延クロック数ＣＫD_H ，ＣＫD_L を増減させる。

フィードバック制御時には、遅延量をクロック数といったデジタル値で調整でき、位相遅延調整部６１０を制御するための制御情報をデジタルデータで取り扱うことができるので、調整の取扱いが容易である。

スルーレート調整部６３０は、立上り制御用に、ＤＡ変換器（ＤＡＣ）６３４_Hと切替部（スイッチ手段）６３６_Hを有し、また、立下り制御用に、ＤＡ変換器（ＤＡＣ）６３４_Lと切替部（スイッチ手段）６３６_Lを有する。

また、スルーレート調整部６３０は、ＤＡ変換器６３４_H，６３４_Lに対して、基準電流Ｉｓを規定する基準データＤＡＣ_H，ＤＡＣ_Lを記憶するＤＡＣデータレジスタ６３８を有する。ＤＡＣデータレジスタ６３８は、記憶している基準データＤＡＣ_H，ＤＡＣ_Lを、対応するＤＡ変換器６３４_H，６３４_Lに設定する。ＤＡ変換器６３４_H，６３４_Lは、設定された基準データＤＡＣ_H，ＤＡＣ_Lに対応する基準電流（ソース側のＩｓとシンク側のＩｓ）を生成する。なお、ソース側とシンク側の各基準電流は、その絶対値が同じであってもよいし異なっていてもよい。

図示を割愛しているが、ＤＡ変換器６３４_Hの出力段には、図１２に示した電流出力部６３２_Hが設けられ、また、ＤＡ変換器６３４_Lの出力段には、図１２に示した電流出力部６３２_Lが設けられる。

ここで、ＤＡＣデータレジスタ６３８は、レジスタ初期設定値ＤＡＣ_Hini ，ＤＡＣ_Lini など、一旦設定された基準データＤＡＣ_H，ＤＡＣ_Lを固定的にＤＡ変換器６３４_H，６３４_Lに供給することもできるが、パルス駆動波形整形制御部６７０のスルーレート制御部６７４からのスルーレート制御信号Ｐ７４に基づいて動的に基準データＤＡＣ_H，ＤＡＣ_Lを調整可能にもなっている。レジスタ初期設定値ＤＡＣ_Hini ，ＤＡＣ_Lini は、ＤＡＣデータレジスタ６３８が内部的に予め持つようにしてもよい、外部から設定可能にしてもよい。

なお、「動的に」とは、端子６０４における実際の出力パルスＰout のスルーレートの検知結果に基づくことを意味する。スルーレート制御部６７４は、実動時のスルーレートが、常に所望の値となるように、スルーレート制御信号Ｐ７４によって、基準データＤＡＣ_H，ＤＡＣ_Lを増減させる。

出力パルスＰout 、つまり負荷電圧Ｖout の変化特性は、負荷６０９に供給される駆動電流Ｉｏ（ソース電流Ｉｏとシンク電流Ｉｏ）で規定され、駆動電流ＩｏはＤＡ変換器６３４_H，６３４_Lから出力される基準電流Ｉｓ（シンク電流Ｉｓとソース電流Ｉｓ）で規定され、基準電流Ｉｓは、基準データＤＡＣ_H，ＤＡＣ_Lで規定される。負荷電圧Ｖout の変化特性（スルーレート）は、駆動電流Ｉｏによって変化する。

フィードバック制御時には、負荷６０９に供給する負荷電圧遷移時の駆動電流Ｉｏを、ＤＡＣデータといったデジタル値で調整することで、負荷電圧Ｖout のスルーレートを調整でき、スルーレート調整部６３０を制御するための制御情報をデジタルデータで取り扱うことができるので、調整の取扱いが容易である。

スルーレート調整部６３０は、切替部６３６_H，６３６_Lがオン時にのみ、対応する負荷駆動部６５０のカレントミラー回路６５２_H，６５２_Lに、ＤＡ変換器６３４_H，６３４_Lで生成された前段駆動信号Ｐ３０_H，Ｐ３０_L（本例では基準電流Ｉｓを示すもの）を供給するようになっている。

パルス遅延部６１２は、立上り時の遅延量に対応した制御信号Ｐ１０_Hとしての切替制御信号Ｖｓ１を切替部６３６_Hの制御入力端子に入力し、また、立下り時の遅延量に対応した制御信号Ｐ１０_Lとしての切替制御信号Ｖｓ２を切替部６３６_Lの制御入力端子に入力するようになっている。

ＤＡ変換器６３４_H，６３４_Lは、負荷６０９の製造ばらつきや負荷駆動部６５０の出力段に使用される駆動用素子の製造ばらつきや、温度変動や湿度変動などの環境変化などに起因する、負荷駆動部６５０の駆動力や負荷６０９の特性の変動分をカバーするだけの十分な分解能を持ったものとする。さらに好ましくは、多種の負荷６０９にも対応可能な分解能を持ったものとするとよい。

パルス遅延部６１２は、入力パルスＰinの立上りから遅延量tpdr1 だけ遅れて制御信号Ｐ１０_H（＝Ｖｓ１）をアクティブＨにする。これを受けて、端子６０４における負荷電圧Ｖout は、制御信号Ｐ１０_Hのハイレベルにおいて立上りが発生する。

すなわち、スルーレート調整部６３０では、パルス遅延部６１２からの入力パルスＰin_H（＝Ｖｓ１）がロー（Ｌｏｗ）からハイ（Ｈｉｇｈ）に遷移すると、切替部６３６_Hが導通し、ＤＡ変換器６３４_Hで生成される基準電流Ｉｓを規定する前段駆動信号Ｐ３０_Hを、負荷駆動部６５０のカレントミラー回路６５２_Hに供給（シンク動作）する。

カレントミラー回路６５２_Hは、前段駆動信号Ｐ３０_Hで示される基準電流Ｉｓを定数倍（ＮＨ倍）した駆動電流Ｉｏを、容量性リアクタンスを持つ負荷６０９に供給する。これにより、負荷電圧Ｖout がローレベルからハイレベルに一定のスルーレートで遷移する。この後、負荷電圧Ｖout が電源電圧Ｖ１に到達すると、基準電流Ｉｓが継続的にカレントミラー回路６５２_Hの入力段６５２_Hinに供給されているにも関わらず、カレントミラー回路６５２_Hの出力段６５２_Hout は定電流性を失い、負荷６０９が等価抵抗を介して電源電圧Ｖ１に接続される状態となり、負荷電圧Ｖout は電源電圧Ｖ１に固定される。

この後、入力パルスＰinが立ち下がると、前述とは、逆向きの動作をする。具体的には、パルス遅延部６１２は、入力パルスＰinの立下りから遅延量tpdf1 だけ遅れて制御信号Ｐ１０_H（＝Ｖｓ１）をローにするとともに制御信号Ｐ１０_L（＝Ｖｓ２）をアクティブＨにする。これを受けて、端子６０４における負荷電圧Ｖout は、制御信号Ｐ１０_Lのハイレベルにおいて立下りが発生する。

スルーレート調整部６３０では、パルス遅延部６１２からの入力パルスＰin_L（＝Ｖｓ２）がロー（Ｌｏｗ）からハイ（Ｈｉｇｈ）に遷移すると、切替部６３６_Lが導通し、ＤＡ変換器６３４_Lで生成される基準電流Ｉｓを規定する前段駆動信号Ｐ３０_Lを、負荷駆動部６５０のカレントミラー回路６５２_Lに供給（ソース動作）する。

カレントミラー回路６５２_Lは、前段駆動信号Ｐ３０_Lで示される基準電流Ｉｓを定数倍（ＮＨ倍）した駆動電流Ｉｏを、容量性リアクタンスを持つ負荷６０９に供給する。これにより、負荷電圧Ｖout がハイレベルからローレベルに一定のスルーレートで遷移する。この後、負荷電圧Ｖout が電源電圧Ｖ２に到達すると、基準電流Ｉｓが継続的にカレントミラー回路６５２_Lの入力段６５２_Linに供給されているにも関わらず、カレントミラー回路６５２_Lの出力段６５２_Lout は定電流性を失い、負荷６０９が等価抵抗を介して電源電圧Ｖ２に接続される状態となり、負荷電圧Ｖout は電源電圧Ｖ２に固定される。

＜スルーレート調整部の変形例＞
図１８は、図９に示したパルスドライバ６００の、主に位相遅延調整部６１０とスルーレート調整部６３０の詳細構成に着目した他の構成例（図１７に示した構成に対する変形例）を説明する図である。

なお、ここでは、負荷駆動部６５０は、容量性リアクタンスを持つ負荷６０９を駆動する場合に適応させた図１２に示す構成を採用して示すが、誘導性リアクタンスを持つ負荷６０９を駆動する場合に適応させた図１４示す構成に対しても、位相遅延調整部６１０とスルーレート調整部６３０の各詳細構成例を同様に適用することができる。

図１７に示した構成との相違点は、スルーレート調整部６３０内のＤＡ変換器６３４を、粗調整（Coarse Tuning ）用と微調整（Fine tuning ）用の２段構成（それぞれをＤＡ変換器６３４Ａ，６３４Ｂと記す）にしている点である。

粗調整用のＤＡ変換器６３４Ａ_H ，６３４Ａ_L は、外部から設定される駆動力粗調整設定値ＤＡＣ_Coarse （粗ＤＡＣデータＤＡＣ_Hcrs ，ＤＡＣ_Lcrs ）に応じた粗基準電流Ｉｓ_Coarse（Ｉｓ_Hcrs ，Ｉｓ_Lcrs ）を生成し、微調整用のＤＡ変換器６３４Ｂ_H，６３４Ｂ_Lに渡す。粗ＤＡＣデータは、スルーレート制御部６７４からのスルーレート制御信号Ｐ７４には影響を受けない（制御されない）データであり、ＤＡ変換器６３４Ａ_H ，６３４Ａ_L は、スルーレート制御部６７４から出力されるスルーレート制御信号Ｐ７４に関わらず、駆動力粗調整設定値に応じた粗基準電流Ｉｓ_Coarseを生成する。

微調整用のＤＡ変換器６３４Ｂ_H，６３４Ｂ_Lは、粗調整用のＤＡ変換器６３４Ａ_H ，６３４Ａ_L で生成された粗基準電流Ｉｓ_Coarseを参照しつつ、スルーレート制御信号Ｐ７４に基づいてＤＡＣデータレジスタ６３８により設定されたに対応する基準電流（ソース側のＩｓとシンク側のＩｓ）を生成する。この場合、基準データＤＡＣ_H，ＤＡＣ_Lは、駆動力粗調整設定値ＤＡＣ_Coarse に対しての駆動力微調整設定値ＤＡＣ_Fineに相当する。

ここで、粗基準電流Ｉｓ_Coarseを参照して基準電流Ｉｓを生成するに当たっては、ＤＡ変換器６３４Ａ_H ，６３４Ａ_L で生成された粗基準電流Ｉｓ_Coarseを基準電流として、基準データＤＡＣ_H，ＤＡＣ_Lに従って増幅度合いを調整することで基準電流Ｉｓを生成する乗算方式と、ＤＡ変換器６３４Ｂ_H，６３４Ｂ_Lで基準データＤＡＣ_H，ＤＡＣ_Lに対応する微基準電流Ｉｓ_Fine（Ｉｓ_Hfine，Ｉｓ_Lfine）を生成するとともに、ＤＡ変換器６３４Ａ_H ，６３４Ａ_L で生成された粗基準電流Ｉｓ_Coarseと加算する加算方式の何れをも採用することができる。

駆動力や負荷のばらつきの傾向などに応じて、何れをか一方を選択するあるいは併用するかを決めればよい。例外は少なからずはあるものの、概ね、乗算方式の方が加算方式よりもダイナミックレンジを広くとることができるので、ＤＡ変換器６３４Ｂ_H，６３４Ｂ_Lとしては、乗算型の方式を実現する回路構成を採用するのがよい。

乗算方式と加算方式の何れを採用する場合であっても、フィードバック制御時には、粗基準電流ＩｓCoarseはスルーレート制御信号Ｐ７４の影響を受けないので、負荷電圧Ｖout のスルーレートは、専ら、微調整用のＤＡ変換器６３４Ｂ_H，６３４Ｂ_Lによって調整されることになる。

１段構成のＤＡ変換器６３４であっても、原理的には、負荷６０９の製造ばらつきや負荷駆動部６５０の出力段に使用される駆動用素子の製造ばらつきや、温度変動や湿度変動などの環境変化、さらには多種の負荷６０９などに起因する、負荷駆動部６５０の駆動力や負荷６０９の特性の変動分をカバーするだけの十分な分解能を持ったものとすることは可能である。

しかしながら、実際には、負荷６０９の製造ばらつきや負荷駆動部６５０の出力段に使用される駆動用素子の製造ばらつきや、温度変動や湿度変動などの環境変化による変動分に比べると、多種の負荷６０９に対応させるための変動分が大きく、１段構成で実現しようとすると、ＤＡ変換器６３４の分解能が非現実的なものとなり、実用的ではない。

一方、システム設計においては、使用する負荷６０９の特性（入力等価容量や入力等価インダクタンスや駆動周波数など）の仕様が概ね明らかになるので、その分を粗調整用のＤＡ変換器６３４Ａで対応するようにすれば、ほぼ狙い目の駆動力を得ることができる。

微調整用のＤＡ変換器６３４Ｂでは、実動時のばらつきに対応するようにフィードバック制御可能に構成すれば、現実的な分解能でスルーレートを動的に調整できるようになる。すなわち、粗調整用のＤＡ変換器６３４Ａでほぼ狙い目の駆動力が設定された状態で、設計時に考慮しきれない寄生容量や製造プロセスのばらつきや温度変動などに起因して駆動力や負荷６０９の特性（入力等価容量など）が変化したときには、駆動出力のスルーレートが仕様を満たさなく可能性があるが、微調整用のＤＡ変換器６３４Ｂをスルーレート制御部６７４で制御して、出力の傾きを調整する動作をすることにより、出力スルーレートの仕様を満たすことができる。

＜パルス駆動波形整形制御部の構成例＞
図１９は、図９に示したパルスドライバ６００の、主にパルス駆動波形整形制御部６７０の詳細構成に着目した構成例を説明する図である。また、図２０は、図１９に示すパルスドライバ６００の動作を説明するタイミングチャートである。

なお、ここでは、位相遅延調整部６１０やスルーレート調整部６３０としては、図１８に示した構成を採用している。また、負荷駆動部６５０は、容量性リアクタンスを持つ負荷６０９を駆動する場合に適応させた図１２に示す構成を採用して示すが、誘導性リアクタンスを持つ負荷６０９を駆動する場合に適応させた図１４示す構成に対しても、位相遅延調整部６１０とスルーレート調整部６３０の各詳細構成例を同様に適用することができる。

パルス駆動波形整形制御部６７０は、位相遅延制御部６７２とスルーレート制御部６７４とに共用される２つの比較部６８２，６８４と判定部６８６とを備えている。２つの比較部６８２，６８４と判定部６８６における遅延量制御機能部分とで位相遅延制御部６７２が構成され、２つの比較部６８２，６８４と判定部６８６におけるスルーレート制御機能部分とでスルーレート制御部６７４が構成されるようになっている。なお、位相遅延制御部６７２とスルーレート制御部６７４の別に、それぞれ２つの比較部６８２，６８４と判定部６８６と設けるようにしてもよい。

比較部６８２，６８４は、負荷電圧Ｖout と基準電圧Ｖref とを比較する電圧比較器として構成されている。すなわち、先ず、比較部６８２，６８４の各一方の入力端子には、端子６０４における出力パルスＰout が入力されるようになっている。

また、端子６０４における出力パルスＰout のハイレベル電位とローレベル電位との間の所定電位に対応する第１の基準電圧Ｖref1が比較部６８２の他方の入力端子に入力され、端子６０４における出力パルスＰout のハイレベル電位とローレベル電位との間の所定電位に対応する第２の基準電圧Ｖref2（＞Ｖref1とする）が比較部６８４の他方の入力端子に入力されるようになっている。

つまり、２つの基準電圧Ｖref1，Ｖref2は、図２０（Ａ）に示すように、負荷電圧Ｖout が取る得る値（上側の電源電圧Ｖ１と下側の電源電圧Ｖ２）の間で適切な値に設定する。たとえば、第１の基準電圧Ｖref1は、Ｖ１〜Ｖ２の下側１／３近傍に、また第２の基準電圧Ｖref2は、Ｖ１〜Ｖ２の上側１／３近傍に設定する。

比較部６８２，６８４は、外部から端子６０５を介して入力されるクロック信号ＣＫを参照して２つの電圧入力を比較して電圧比較結果を判定部６８６に渡す。具体的には、比較部６８２，６８４としては、出力パルスＰout のアナログ電圧信号とデジタルデータに変換するための基準電圧Ｖref1，Ｖref2とを比較するとともに、この比較処理と並行してクロック信号ＣＫを使ってカウント処理を行ない、比較処理が完了した時点のカウント値に基づいて、出力パルスＰout の遷移過程における２つの時点を表わすデジタルデータを取得する、いわゆるシングルスロープ積分型あるいはランプ信号比較型といわれるＡＤ変換方式を採用している。

このため、各比較部６８２，６８４は、出力パルスＰout と基準電圧Ｖref1，Ｖref2とを比較する電圧比較部（コンパレータ）６８２Ａ，６８４Ａと、電圧比較部６８２Ａ，６８４Ａが比較処理を完了するまでの時間をクロック信号ＣＫでカウントしその結果を保持するカウンタ部（ＣＮＴ）６８２Ｂ，６８４Ｂを備えて構成されている。

このような構成の比較部６８２，６８４においては、先ず、電圧比較部６８２Ａ，６８４Ａは、基準電圧Ｖref1，Ｖref2と出力パルスＰout （のスロープ部分）とを比較し、双方の電圧が同じになると、電圧比較部６８２，６８４のコンパレータ出力が反転する。

カウンタ部６８２Ｂ，６８４Ｂは、端子６０３に入力される入力パルスＰinの立上りや立下りを起点としてクロック信号ＣＫに同期してカウント動作を開始するようになっており、コンパレータ出力の反転した情報が電圧比較部６８２Ａ，６８４Ａから通知されると、カウント動作を停止し、その時点のカウント値を比較データとしてラッチ（保持・記憶）することでＡＤ変換を完了する。つまり、２つの電圧比較部６８２Ａ，６８４Ａを使って出力パルスＰout のスロープ部分の時間測定をするのである。

カウント値としては、出力パルスＰout の立上り遷移過程における電位点Ｔsr2 （基準電圧Ｖref1に対応する）を特定するカウント値Ｎsr2 および電位点Ｔer2 （基準電圧Ｖref2に対応する）を特定するカウント値Ｎer2 と、出力パルスＰout の立下り遷移過程における電位点Ｔsf2 （基準電圧Ｖref2に対応する）を特定するカウント値Ｎsf2 および電位点Ｔef2 （基準電圧Ｖref1に対応する）を特定するカウント値Ｎef2 とが得られる。

これにより、入力パルスＰinの立上りや立下りから、２つの電圧比較部６８２Ａ，６８４Ａの出力が反転するまで、つまり入力パルスＰinに対応して負荷６０９で発生する負荷電圧Ｖout が基準電圧Ｖref1，Ｖref2に達するまでのクロック数（カウント値Ｎsr2 ，Ｎer2 ，Ｎsf2 ，Ｎef2 ）を計測することができる。比較部６８２，６８４は、計測したクロック数を判定部６８６に渡す。

判定部６８６は、比較部６８２，６８４で計測されたカウント値Ｎsr2 ，Ｎer2 ，Ｎsf2 ，Ｎef2 と入力パルスＰinとの関係より、出力パルスＰout （負荷電圧Ｖout ）のスロープの所定電位点までの遅延量および基準電圧Ｖref1，Ｖref2間の遷移に要した時間をクロック周期単位で演算することで、入力パルスＰinに対する実動状態の出力パルスＰout の遅延量やスルーレートを特定し、これらが所望とする値に収束するように、遅延量制御信号Ｐ７２により位相遅延調整部６１０を制御するとともに、スルーレート制御信号Ｐ７４によりスルーレート調整部６３０を制御する。

たとえば、図２０（Ｂ）に示すように、カウント値Ｎsr2 ，Ｎer2 の平均値が、入力パルスＰinの立上り時点から、出力パルスＰout における基準電圧Ｖref1，Ｖref2の中間電位に達するまでの時間を示す遅延クロック数ＣＫD_H （＝ＮＨ）となり、これをクロック信号ＣＫの周波数ｆCLKで割った値（ＮＨ／ｆCLK）が立上り時の遅延量tpdr2となる。

また、カウント値Ｎsf2 ，Ｎef2 の平均値が、入力パルスＰinの立下り時点から、出力パルスＰout における基準電圧Ｖref1，Ｖref2の中間電位に達するまでの時間を示す遅延クロック数ＣＫD_L（＝ＮＬ）となり、これをクロック信号ＣＫの周波数ｆCLKで割った値（ＮＬ／ｆCLK）が立下り時の遅延量tpdf2となる。

また、カウント値Ｎsr2 ，Ｎer2 の差が立上り時のスルーレートＳＲr2を表わすようになり、カウント値Ｎsf2 ，Ｎef2 の差が立下り時のスルーレートＳＲf2を表わすようになる。

また、図２０（Ｃ）に示すように、カウント値Ｎsr2 ，Ｎer2 を使うことで、スルーレートＳＲr2を規定する２つの基準電圧Ｖref1，Ｖref2に対応する２点の延長線上に、上側の電源電圧Ｖ１と下側の電源電圧Ｖ２を与えるカウント値、つまり、立上り時の遷移開始点Ｔsr1 を特定するカウント値Ｎsr1 と遷移終了点Ｔer1 を特定するカウント値Ｎer1 を推定によって求めることができる。カウント値Ｎsr1 は、入力パルスＰinの立上り時点から、出力パルスＰout の立上りの遷移開始点Ｔsr1 に達するまでの時間を示す遅延クロック数ＣＫD_H （＝Ｎ１）となり、これをクロック信号ＣＫの周波数ｆCLKで割った値（Ｎ１／ｆCLK）が立上り時の遅延量tpdr1 となる。

また、図２０（Ｃ）に示すように、カウント値Ｎsf2 ，Ｎef2 を使うことで、スルーレートＳＲf2を規定する２つの基準電圧Ｖref1，Ｖref2に対応する２点の延長線上に、上側の電源電圧Ｖ１と下側の電源電圧Ｖ２を与えるカウント値、つまり、立下り時の遷移開始点Ｔsf1 を特定するカウント値Ｎsf1 と遷移終了点Ｔef1 を特定するカウント値Ｎef1 を推定によって求めることができる。カウント値Ｎsf1 は、入力パルスＰinの立下り時点から、出力パルスＰout の立下りの遷移開始点Ｔsf1 に達するまでの時間を示す遅延クロック数ＣＫD_L （＝Ｎ２）となり、これをクロック信号ＣＫの周波数ｆCLKで割った値（Ｎ２／ｆCLK）が立下り時の遅延量tpdf1 となる。

判定部６８６は、このようにして特定した実動状態の出力パルスＰout の遷移特性（入力パルスＰinに対する遅延量やスルーレート）が、仕様値に収束するように、遅延量制御信号Ｐ７２により遅延クロック数レジスタ６１４の設定値（遅延クロック数ＣＫD_H ，ＣＫD_L ）の増減制御を行ない、また、スルーレート制御信号Ｐ７４によりＤＡＣデータレジスタ６３８の設定値（基準データＤＡＣ_H，ＤＡＣ_L）の増減制御を行なう。

位相遅延調整部６１０やスルーレート調整部６３０を制御するための制御情報をデジタルデータで取り扱うことができるだけでなく、実動状態の出力パルスＰout の遷移特性に関してもデジタル的に実測もしくは推定することができ、フィードバック制御系の全体をデジタルデータで取り扱うことができるので、測定および調整の取扱いが容易である。

＜垂直ドライバへの適用例；第１例＞
図２１は、前述のパルスドライバ６００を、ＣＣＤ固体撮像素子１０の垂直転送電極１２を駆動する垂直ドライバ５０に適用した第１の構成例を示す図である。この場合、負荷駆動部６５０は、容量性リアクタンスとなる垂直転送電極１２を駆動することになるので図１２に示す構成を採用する。また、位相遅延調整部６１０やスルーレート調整部６３０としては、図１６に示した構成を採用している。

図示のように、撮像装置１は、ＣＣＤ固体撮像素子１０と、このＣＣＤ固体撮像素子１０に設けられている容量性リアクタンスとなる複数の垂直転送電極１２を駆動する垂直転送駆動部７と、容量性リアクタンスとなる複数の水平転送レジスタ１４を駆動する水平転送駆動部８とを備えている。

垂直転送駆動部７は、複数（１〜ｚ本：ｚは相数であり４相の場合はｚ＝４）の垂直転送電極１２_1〜１２_zのそれぞれを独立に駆動する垂直ドライバ７００を垂直転送電極１２の数分備えている。つまり、垂直転送駆動部７には、垂直転送電極１２の数分の垂直ドライバ７００が設けられ、それぞれによって、各相の垂直転送電極１２が相別に駆動される。各垂直ドライバ７００は、たとえば、１パッケージの半導体ＩＣで提供される。

図示した例では、ＣＣＤ固体撮像素子１０に設けられる１つの垂直転送電極１２_1〜１２_zを、それぞれ１つの等価入力容量Ｃ１２_1〜Ｃ１２_z（たとえば１００〜１０００ｐＦ程度）で示しており、垂直ドライバ７００にとっては、ＣＣＤ固体撮像素子１０は、容量性リアクタンス負荷である。

なお、等価入力容量Ｃ１２は、図３における一方の電極６８についてのみ示したものと等価である。詳細には、等価入力容量Ｃ１２の他に、垂直転送電極１２の配線抵抗（たとえば数１０〜数１００Ω程度）や接地抵抗（たとえば数１０Ω程度）との直列回路で示すことができる。

また、撮像装置１は、垂直転送駆動部７の各垂直ドライバ７００や水平転送駆動部８を制御するパルス信号を発生するタイミング信号発生部８１０と、アナログ信号処理を行なうアナログフロントエンド（ＡＦＥ；Analog Front End）部８２０と、アナログフロントエンド部８２０からの撮像データに所定の画像演算処理を施すＤＳＰ（Digital Signal Processor）で構成された画像演算処理部８３２、所定のメモリにＣＣＤ固体撮像素子１０で撮像した画像を記憶する画像記録部８３４、およびＣＣＤ固体撮像素子１０で撮像した画像を表示する画像表示部８３６を具備した映像信号処理部８３０とを備えている。

なお、図示した例は、撮像装置１（ＣＣＤ撮像システム）を表すのに最適な一例を記したものであり、その構成は、半導体プロセスの都合およびカメラ全体の設計都合により変え得るもので、この例に限定するものではない。何れの設計構成であっても、ここで示したと同様の機能要素を概ね全て備えると考えてよいが、場合によっては、一部の機能要素（たとえばモニタ機能用の画像表示部８３６）を取り外したシステムとすることも可能である。また、各機能部の切り分けも自由であり、たとえば、水平転送駆動部８とタイミング信号発生部８１０とを一体的に構成してもよい。

また図示を割愛するが、撮像装置１は、この他にも、たとえば、ＣＣＤ固体撮像素子１０のセンサ部（電荷生成部）における信号電荷の蓄積を停止させる機能を持つ機構的なシャッタ（メッカシャッタ）、被写体の光画像を集光するレンズ、および光画像の光量を調整する絞りを有する撮像レンズとから構成される光学系や、撮像装置１の全体を制御する制御部を備える。タイミング信号発生部８１０を制御部に含むものとして捉えてもよい。

制御部は、図示しないドライブ（駆動装置）を制御して磁気ディスク、光ディスク、光磁気ディスク、または半導体メモリに記憶されている制御用プログラムを読み出し、読み出した制御用プログラム、あるいはユーザからのコマンドなどに基づいて撮像装置１の全体を制御するＣＰＵ（Central Processing Unit ）などよりなる中央制御部を備える。

また制御部は、映像信号処理部８３０に送られた画像の明るさが適度な明るさを保つように、シャッタや絞りを制御する露出コントローラ（露出制御部）、ユーザがシャッタタイミングやその他のコマンドを入力する操作部を有する。

中央制御部は、撮像装置１のバスに接続されたタイミング信号発生部８１０や映像信号処理部８３０や露出コントローラ（露出制御部）を制御する。このため、図示のように、タイミング信号発生部８１０や映像信号処理部８３０には、図示を割愛した中央制御部からシステムクロックやその他の制御信号が供給される。

タイミング信号発生部８１０は、垂直転送駆動部７や水平転送駆動部８にＣＣＤ固体撮像素子１０を転送駆動するために必要となる各種のパルス信号を供給するとともに、アナログフロントエンド部８２０に対して、相関二重サンプリングやＡＤ変換用のパルス信号を供給する。

アナログフロントエンド部８２０は、タイミング信号発生部８１０から供給されるパルス信号に基づいて、ＣＣＤ固体撮像素子１０の出力アンプ部１６から出力される撮像信号に対して相関二重サンプリングなどの所定のアナログ信号処理を施し、またアナログ信号処理済みの撮像信号をデジタルデータに変換（ＡＤ変換）して、ＡＤ変換済の撮像データを映像信号処理部８３０に供給する。

画像演算処理部８３２は、アナログフロントエンド部８２０から入力される撮像データに所定のデジタル画像演算処理を施すようにＤＳＰ（Digital Signal Processor）で構成されている。

画像記録部８３４は、図示を割愛するが、画像データを記憶するフラッシュメモリなどのメモリ（記録媒体）と、画像演算処理部８３２が処理した画像データを符号化してメモリに記録し、また、読み出して復号し画像演算処理部８３２に供給するＣＯＤＥＣ（Code/Decode あるいはCompression/Decompression の略）とから構成されている。

画像表示部８３６は、画像演算処理部８３２が処理した画像データをアナログ化するＤ／Ａ（Digital/Analog）変換部、入力されるビデオ信号に対応する画像を表示することによりファインダとして機能する液晶（ＬＣＤ；Liquid Crystal Display）などよりなるビデオモニタ、およびアナログ化された画像信号を後段のビデオモニタに適合する形式のビデオ信号にエンコードするビデオエンコーダから構成されている。

各垂直転送電極１２に対応した垂直ドライバ７００は、概ね、図１９に示した構成のパルスドライバ６００と同様の構成となっており、位相遅延調整部６１０に相当する位相遅延調整部７１０、スルーレート調整部６３０に相当するスルーレート調整部７３０、負荷駆動部６５０に相当する負荷駆動部７５０、位相遅延制御部６７２に相当する位相遅延制御部７７２およびスルーレート制御部６７４に相当するスルーレート制御部７７４を具備したパルス駆動波形整形制御部７７０を備えている。

位相遅延調整部７１０、スルーレート調整部７３０、および負荷駆動部７５０で、入力されたパルス信号に対して所定の波形整形処理を加える波形整形処理部７６０が構成される。

垂直ドライバ７００は、パルスドライバ６００の端子６０１，６０２，６０３，６０４，６０５に相当する端子７０１，７０２，７０３，７０４，７０５を備える。端子７０３には、ｚ相の垂直転送クロックＶ１〜Ｖｚの何れかが入力され、端子７０４には、対応する垂直転送電極１２_1〜１２_zの何れかが接続される。

垂直ドライバ７００は、垂直転送電極１２を駆動するための特有の構成として、端子７０６，７０７と、切替部（スイッチ手段）７０８を備える。端子７０６には、垂直転送パルスΦＶ１〜ΦＶｚのハイレベル側の電位を規定する電圧ＶＨが入力され、端子７０１には、垂直転送パルスΦＶ１〜ΦＶｚのミドルレベルの電位を規定する電圧ＶＭが入力され、また端子７０２には、垂直転送パルスΦＶ１〜ΦＶｚのローレベル側の電位を規定する電圧ＶＬが入力されるようになっている。またタイミング信号発生部８１０からは、各端子７０３に、入力パルスＰinとしての垂直転送クロックＶ１〜Ｖｚが供給され、端子７０７には読出クロックＲＯＧが供給される。

本構成例では、垂直転送クロックＶ１〜Ｖｚが垂直ドライバ７００から出力される垂直転送パルスΦＶ１〜ΦＶｚのＶＭとＶＬ間の遷移に関係し、読出クロックＲＯＧは垂直転送パルスΦＶ１〜ΦＶｚのＶＭとＶＨ間の遷移に関係する。

切替部７０８は、端子７０４と端子７０６との間に設けられ、端子７０７を介して入力される制御パルスの一例である読出クロックＲＯＧに基づき、フィールドシフト時には、端子７０４を端子７０６に接続し、端子７０４における負荷電圧Ｖout が、ハイレベルの電圧ＶＨとなるようにする。つまり、切替部７０８は、撮像時に、ＣＣＤ固体撮像素子１０の受光センサ（光電変換センサ）１１から、垂直転送レジスタ１３に信号電荷を転送するために必要なパルス電圧を垂直転送電極１２に供給するために、高圧電位ＶＨを端子７０４に供給するスイッチとして機能する。

このような構成によれば、位相の異なる垂直転送クロックで、各相の垂直転送電極１２を駆動する際に、実動状態の各垂直転送電極１２のパルス出力信号をそれぞれ監視して、各パルス出力信号の遷移特性が所定の特性となるようにフィードバック制御を実施するので、各垂直転送電極１２の負荷特性（特に等価入力容量Ｃ１２）の個体ばらつきや負荷駆動部７５０の駆動特性の個体ばらつきや環境変動があっても、それぞれを常に一定の遷移特性が得られるようにすることができる。

これにより、負荷容量の製造ばらつきや駆動用素子の製造ばらつきや環境変動の影響を受けることなく、常に適正な駆動を実現することができる。加えて、駆動出力パルスの遷移特性のばらつきをほぼゼロにできるので、より高速な駆動にも応えることができるようになる。遷移特性にばらつきがあれば、その分だけのマージンを持って駆動しなければならないが、マージンをほぼゼロにして駆動できるので高速駆動ができるようになるのである。

なお、ここで示した垂直転送クロックＶ１〜Ｖｚおよび読出クロックＲＯＧと垂直転送パルスΦＶ１〜ΦＶｚの電圧レベルＶＨ，ＶＭ，ＶＬとの対応論理は一例に過ぎず、システム都合で任意に設定可能であり、本例に限定されるものではない。

また、ここで示した垂直ドライバ７００の構成例では、各端子７０３に供給される垂直転送クロックＶ１〜Ｖｚに基づいて、垂直転送パルスΦＶ１〜ΦＶｚのローレベル電位ＶＬとミドルレベル電位ＶＭとの間で所定速度のゆっくりとした変化特性を持つ低速パルス信号生成のために前述のパルスドライバ６００を使用しており、読出クロックＲＯＧに基づくミドルレベル電位ＶＭとハイレベル電位ＶＨとの間での遷移は、ハイレベル電位ＶＨ出力用の切替部７０８が読出クロックＲＯＧに基づいて直接駆動される構成になっており、必ずしもゆっくりとした変化特性を持つ低速パルスのようにはなっていない。

しかしながら、ＣＣＤ固体撮像素子１０の特性および駆動方法に応じて、このミドルレベル電位ＶＭとハイレベル電位ＶＨとの間での遷移、あるいはローレベル電位ＶＬとハイレベル電位ＶＨとの間での遷移に関しても、パルスドライバ６００の仕組みを適用して、それぞれの電位間を、滑らかな傾きを持って変化するようにしてもよい。

また、図では、半導体ＩＣで提供される同一の垂直ドライバ７００を、各相の垂直転送電極１２を駆動するために個別に使用し、それぞれの端子７０７に読出クロックＲＯＧが供給されるように示しているが、実際には、読出クロックＲＯＧを必要とするのは、全ての垂直転送電極１２ではなく、タイミング信号発生部８１０からは、全ての垂直ドライバ７００の端子７０７に読出クロックＲＯＧが供給される訳ではない。

たとえば、インターライン方式のＣＣＤ固体撮像素子１０において、４相の垂直転送クロックＶ１〜Ｖ４のうちのＶ１，Ｖ３と読出クロックＲＯＧを組み合わせ、ＶＬ，ＶＭ，ＶＨの３値レベルを採る垂直転送パルスΦＶ１，ΦＶ３とすることで、垂直転送パルスΦＶ１，ΦＶ３は、本来の垂直転送動作だけでなく、信号電荷の読出しにも兼用されるようにすることができる。また、全画素読出し方式では、３相の垂直転送クロックＶ１〜Ｖ３のうちのＶ１と読出クロックＲＯＧを組み合わせ、ＶＬ，ＶＭ，ＶＨの３値レベルを採る垂直転送パルスΦＶ１とすることで、垂直転送パルスΦＶ１は、本来の垂直転送動作だけでなく、信号電荷の読出しにも兼用されるようにすることができる。

＜垂直ドライバへの適用例；第２例＞
図２２は、前述のパルスドライバ６００を、ＣＣＤ固体撮像素子１０の垂直転送電極１２を駆動する垂直ドライバ５０に適用した第２の構成例を示す図である。この第２の構成例は、図２１に示した第１の構成例における垂直ドライバ７００のパルスドライバ６００に相当する部分を、図１６に示した構成ではなく図１９に示した構成を採用している。なお、パルス駆動波形整形制御部６７０に対応する、比較部７８２，７８４および判定部７８６を具備したパルス駆動波形整形制御部７７０の比較部７８２，７８４を簡略化して示している。

また、タイミング信号発生部８１０から、遅延クロック数レジスタ７１４にレジスタ初期設定値ＣＫD_Hini，ＣＫD_Liniを外部的に設定し、また粗調整用のＤＡ変換器７３４Ａに駆動力粗調整設定値（粗ＤＡＣデータ）を設定し、ＤＡＣデータレジスタ７３８にレジスタ初期設定値ＤＡＣ_Hini ，ＤＡＣ_Lini を外部的に設定するようにしている。

また、垂直ドライバ７００（パルスドライバ６００に相当）におけるパルス駆動波形整形制御部７７０による波形整形処理部７６０に対する制御動作を、撮像装置１の動作状態に応じて制御する動作制御部７９０を追加している点に特徴を有する。

なお、動作制御部７９０を搭載する箇所は、図示のように、垂直転送駆動部７の外部でもよいが、垂直転送駆動部７の内部に設けてもよい。この場合、各垂直ドライバ７００を具備した１パッケージのＩＣとして提供する場合は、１つの動作制御部７９０を搭載することになるし、各垂直転送電極１２を駆動する垂直ドライバ７００を個別のＩＣで提供する場合は、各垂直ドライバ７００内に動作制御部７９０を搭載しておき、その内の何れか１つを使用するようにすればよい。

動作制御部７９０には、タイミング信号発生部８１０から、入力パルスＰinとしての垂直転送クロックＶ１〜Ｖｚ、クロック信号ＣＫ、および画像同期信号が供給され、またパルス駆動波形整形制御部７７０の動作を制御する出力波形整形許可信号Ｐ６９０をパルス駆動波形整形制御部７７０に供給するようになっている。画像同期信号には、水平同期信号、垂直同期信号、あるいは、その他の様々な撮像モードを司る制御信号類が含まれる。

動作制御部７９０は、パルス駆動波形整形制御部７７０の動作を、画像同期信号に基づいて許可または停止する。この際、本来出力パルスの極性を指定する目的のロジック入力などを画像同期信号の一助として利用する。

たとえば、撮像装置１において、通常撮像モードでは、画像に見えてしまうノイズ成分を最小にするために、ＣＣＤ固体撮像素子１０の有効画素期間中にはパルス駆動波形整形制御部７７０を利用したフィードバック制御を停止し、直接画像に表れない垂直ブランキング期間中にのみパルス駆動波形整形制御部７７０を利用したフィードバック制御を動作させることで、垂直転送電極１２を駆動する垂直転送パルスの実動状態の遷移特性が仕様に合致するように、遅延時間やスルーレートを調整する。

他方、撮像モードを切り替えた場合など、システムの安定のために１画面以上の時間を確保できる場合には、その１画面分の有効画素期間中にも、パルス駆動波形整形制御部７７０を利用したフィードバック制御を動作させることで、垂直転送電極１２を駆動する垂直転送パルスの実動状態の遷移特性が仕様に合致するように、遅延時間やスルーレートを調整することで、速やかに定常状態に到達させるという使い分けができる。

目的に応じて、画像同期信号の他に、システムを制御する信号を動作制御部７９０に与えて演算および判断させることにより、より柔軟なシステムを容易に構成できる。

＜垂直ドライバへの適用例；第３例；複数負荷に対しての回路共有化手法の第１例＞
図２３は、前述のパルスドライバ６００を、ＣＣＤ固体撮像素子１０の垂直転送電極１２を駆動する垂直ドライバ５０に適用した第３の構成例を示す図である。この第３の構成例は、図２１に示した第１の構成例と同様に、パルスドライバ６００に相当する部分に図１６に示した構成を採用しつつ、複数の垂直転送電極１２に対して一部の機能部分を共用することで、ハードウェアを削減する第１の手法を示している。

ここで第１の共有化手法は、一方の垂直転送電極１２を転送駆動するためのロジック入力と他方の垂直転送電極１２を転送駆動するためのロジック入力とは、各垂直転送電極１２が同一の等価入力容量Ｃ１２であれば、各ロジック入力に対する遅延量やスルーレートの調整量を同じにすることができるという思想に基づいてなされた手法である。入力パルスＰinに対する出力パルスＰout の遅延量や出力パルスＰout の変化特性（スルーレート）を監視して位相遅延調整部７１０やスルーレート調整部７３０を制御するパルス駆動波形整形制御部７７０を、同一の等価入力容量Ｃ１２を持つ複数の垂直転送電極１２について共有する点に特徴を有する。

具体的には、第１の共有化手法を実現する垂直転送駆動部７Ａは、ＣＣＤ固体撮像素子１０に使用される複数の垂直転送電極１２の内、等価入力容量Ｃ１２が相互に等しいものについて、パルスドライバ６００に相当する部分の負荷駆動部６５０を除く部分を共用可能に構成する点に特徴を有する。

さらに詳しくは、第１の共用化手法を実現する垂直転送駆動部７Ａの垂直ドライバ７００Ａは、パルス駆動波形整形制御部７７０が、同一の特性を持つ複数の垂直転送電極１２の何れか一方に生じるパルス出力信号を監視し、この同一特性の複数の垂直転送電極１２のパルス出力信号の遷移特性がそれぞれ所定の特性となるように、複数の垂直転送電極１２のそれぞれに対応した波形整形処理部７６０を制御するように構成されている。

たとえば、等価入力容量Ｃ１２が相互に等しい２つの垂直転送電極１２に接続される２つの負荷駆動部７５０について個別対応の負荷駆動部７５０Ａ，７５０Ｂを備え、その他の位相遅延調整部７１０、スルーレート調整部７３０、およびパルス駆動波形整形制御部７７０については、各垂直転送電極１２について兼用する構成となっている。また、スルーレート調整部７３０は、各負荷駆動部７５０Ａ，７５０Ｂとの接続段に、ＤＡ変換器７３４から出力される前段駆動信号Ｐ３０で示される基準電流Ｉｓを各負荷駆動部７５０Ａ，７５０Ｂに分配する電流分配部７４０Ａ，７４０Ｂを備えるようにする。

出力駆動力設定用のＤＡ変換器７３４で規定される基準電流Ｉｓを電流分配部７４０を用いて、一方の垂直転送電極１２_a用に前段駆動信号Ｐ３０_Hａ，Ｐ３０_Lａとし、他方の垂直転送電極１２_b用に前段駆動信号Ｐ３０_Hｂ，Ｐ３０_Lａｂとし、同一電流値で分配する機能を持たせることができる。

なお、ここでは、２つの垂直転送電極１２が同容量であるとして、２系統に分配する例を示しているが、これに限らず、任意の複数の垂直転送電極１２が同容量である場合に、その数に応じた系統数に分配する構成を採用することもできる。

たとえば、図１では、４相駆動に対応する４種類の垂直転送電極１２_1〜１２_4が設けられる。これら４種類の垂直転送電極１２_1〜１２_4を転送駆動する場合に、それぞれを１つの垂直ドライバで駆動することも考えられるが、それぞれを複数の系統に分けて、各系統を個別の垂直ドライバで駆動することで１つ当りの負荷を低減するという仕組みも考えられる。

たとえば、機能的には１つの垂直転送電極を、撮像部１０ａの上半分と下半分の２系統に物理的に分け、垂直ドライバの２つの出力段（本例の負荷駆動部７５０に相当）を撮像部１０ａの上側部と下側部とに載置し、上側の系統の垂直転送電極を上側部に載置した出力段で駆動し、下側の系統の垂直転送電極を下側部に載置した出力段で駆動するということが考えられる。

この場合、４種類の垂直転送電極１２_1〜１２_4の各系統（_aの系統と_bの系統）は、元々１つなので、目標とする駆動タイミングは同一でよく、１つの入力パルスで作った信号を２系統の出力段に分配することが考えられる。このとき、分配先の負荷容量が異なれば、分配された２系統の出力段に供給する信号（本例では負荷駆動部７５０に供給する前段駆動信号Ｐ３０に相当）を同じタイミングにしたのでは、分配した後の駆動タイミングを同じように管理することが難しくなる。

しかしながら、本例では、各系統は、元々同一のパターン形状であるから、各系統の等価入力容量Ｃ１２_a，Ｃ１２_bは略同じとなる。よって、１つの入力パルスで作った信号を２系統の出力段に分配する際に、出力段に供給する信号（本例では負荷駆動部７５０に供給する前段駆動信号Ｐ３０に相当）も完全に同じにすることができる。

このような場合に、第１例の共有化手法を適用する場合には、先ず、垂直転送駆動部７Ａの垂直ドライバ７００Ａには、垂直転送電極１２_1の２系統の垂直転送電極１２_1a ，１２_1b を駆動するために、ロジック入力１ａとしての垂直転送クロックＶ１をパルス遅延部７１２に供給し、またロジック入力２ａとしての読出クロックＲＯＧ（もちろん必要な場合のみ）を切替部７０８に供給する。

また、詳細構成は図示を割愛しているが、垂直転送駆動部７Ａは、その他の垂直転送電極１２_2，１２_3，１２_4の各系統を駆動するために、垂直ドライバ７００Ａと同様の構成が設けられる。

そして、各垂直ドライバ７００Ａのパルス駆動波形整形制御部７７０は、等価入力容量Ｃ１２の等しい何れか一方の負荷電圧Ｖout （たとえば垂直転送電極１２_1a での負荷電圧Ｖout1a ）の実動状態を監視し、その結果に基づいて、各ロジック入力に対する遅延量やスルーレートを調整する。

２系統の内の１系統の出力、すなわち垂直転送電極１２_1a での負荷電圧Ｖout1a （もしくは垂直転送電極１２_1b での負荷電圧Ｖout1b ）を１つの波形整形処理部７６０で監視するだけで、ロジック入力１ａとしてタイミング信号発生部８１０から供給される垂直転送クロックＶ１に対して、対応する垂直転送電極１２_1a での負荷電圧Ｖout1a が所定の遅延量となりかつ所定のスルーレートとなるように調整しつつ、同じ垂直転送クロックＶ１に対応する垂直転送電極１２_1b での負荷電圧Ｖout1b が所定の遅延量となりかつ所定のスルーレートとなるように調整することができる。

ロジック入力１ａ（垂直転送クロックＶ１）は、物理的には分離された２系統の垂直転送電極１２_1a ，１２_1b を転送駆動するために共通に使用されるが、垂直転送電極１２_1a ，１２_1b は同一の等価入力容量Ｃ１２であるから、位相遅延調整部７１０（詳しくは遅延クロック数レジスタ７１４）に対する遅延量制御信号Ｐ７２による遅延量や、スルーレート調整部７３０（詳しくはＤＡＣデータレジスタ７３８）に対するスルーレート制御信号Ｐ７４によるスルーレートの調整量は同じにすることができる。

このように、第１の共有化手法を実現する垂直転送駆動部７Ａで採用した構成例は、ＣＣＤ固体撮像素子１０の電極構造の対象性により、一方の等価入力容量Ｃ１２が他方の等価入力容量Ｃ１２に等しく設計されている場合に、パルス駆動波形整形制御側の冗長な回路を無くすために有効である。

なお、この第１の共有化手法を実現する垂直転送駆動部７Ａでは、等価入力容量Ｃ１２が等しい垂直転送電極１２が存在する場合に、パルス駆動波形整形制御部７７０だけでなく、位相遅延調整部７１０やスルーレート調整部７３０についても共有する構成で示したが、共用可能な回路はこの例に留まらず、撮像装置１のシステム構成やＣＣＤ固体撮像素子１０の構造や特性などに応じて、様々な形態を採ることができる。次に、これらの変形態様について説明する。

＜垂直ドライバへの適用例；第３例の変形例＞
図５で示したようなコンプリメンタリ駆動を適用する場合にも、第１の共用化手法を適用して、パルス駆動波形整形制御部７７０が、同一の特性を持つ複数の垂直転送電極１２の何れか一方に生じるパルス出力信号を監視し、この同一特性の複数の垂直転送電極１２のパルス出力信号の遷移特性がそれぞれ所定の特性となるように、複数の垂直転送電極１２のそれぞれに対応した波形整形処理部７６０を制御するように構成することもできる。

たとえば、図２を用いて説明したように、インターライン方式のＣＣＤ固体撮像素子１０において４相駆動対応とする場合、ＣＣＤ固体撮像素子１０には、各相に対応する４種類の垂直転送電極１２_1〜１２_4が設けられる。このとき、１層目の垂直転送電極（第２電極）１２_2と垂直転送電極（第４電極）１２_4とはパターン形状が殆ど同じ構造であり、また２層目の垂直転送電極（第１電極）１２_1と垂直転送電極（第３電極）１２_3とはパターン形状が殆ど同じ構造でありかつ１，３層目とは異なるから、垂直転送電極１２_1，１２_3の等価入力容量Ｃ１２_1，Ｃ１２_3は略同じで、垂直転送電極１２_2，１２_4の等価入力容量Ｃ１２_2，Ｃ１２_4は略同じで、等価入力容量Ｃ１２_1，Ｃ１２_3は等価入力容量Ｃ１２_2，Ｃ１２_4と異なるものとなる。

このように、同一の等価入力容量Ｃ１２を持つ垂直転送電極１２に対して図５で示したようなコンプリメンタリ駆動を適用する場合、図示を割愛するが、同一の等価入力容量Ｃ１２を持つ垂直転送電極１２に対して逆相で変化する垂直転送パルスを各垂直転送電極１２に印加すればよいので、たとえば、垂直転送駆動部７Ａには、ロジック入力１ａ（垂直転送クロックＶ１），１ｂ（垂直転送クロックＶ３）の何れか一方のみをパルス遅延部６１２に供給し、ＤＡ変換器７３４_H，７３４_Lの出力を電流分配部７４０Ａ，７４０Ｂで分配して負荷駆動部７５０Ａ，７５０Ｂに供給する際に、逆相で供給するようにしてもよい。

具体的には、ＤＡ変換器７３４_Hの出力を負荷駆動部７５０Ａのカレントミラー回路７５２_Hおよび負荷駆動部７５０Ｂのカレントミラー回路７５２_Lに供給し、またＤＡ変換器７３４_Lの出力を負荷駆動部７５０Ａのカレントミラー回路７５２_Lおよび負荷駆動部７５０Ｂのカレントミラー回路７５２_Hに供給するようにする。

このような仕組みを採ることで、１つの入力パルスＰinに基づいて、同一の位相遅延調整部７１０およびスルーレート調整部７３０を使用して生成される調整済の基準電流Ｉｓを同量で複数の垂直転送電極１２用の負荷駆動部７５０Ａ，７５０Ｂに分配することができ、コンプリメンタリ駆動時の双方の垂直転送電極１２の等価入力容量Ｃ１２にばらつきが無ければ、コンプリメンタリ駆動時に、相手方の立上り特性と立下り特性とを高精度に同一にできる利点がある。

また、図示を割愛するが、等価入力容量Ｃ１２が相互に等しい２つの垂直転送電極１２のそれぞれに対応するように、先ず２つの負荷駆動部７５０について個別対応の負荷駆動部７５０Ａ，７５０Ｂを備え、位相遅延調整部７１０のパルス遅延部７１２についても個別対応のパルス遅延部７１２Ａ，７１２Ｂを備え、スルーレート調整部７３０のＤＡ変換器７３４や切替部７３６についても個別対応のＤＡ変換器７３４Ａ，７３４Ｂや切替部７３６Ａ，７３６Ｂを備える構成とすることもできる。

個別対応のパルス遅延部７１２Ａ，７１２Ｂには、位相遅延制御部７７２からの遅延量制御信号Ｐ７２に基づいて遅延クロック数レジスタ７１４で設定される遅延クロック数ＣＫD_H ，ＣＫD_L が共通に設定される。また、個別対応のＤＡ変換器７３４Ａ，７３４Ｂには、スルーレート制御部７７４からのスルーレート制御信号Ｐ７４に基づいてＤＡＣデータレジスタ７３８で設定される基準データＤＡＣ_H，ＤＡＣ_Lが共通に設定される。

このような変形例では、各垂直ドライバ７００Ｂのパルス駆動波形整形制御部７７０は、等価入力容量Ｃ１２の等しい何れか一方の負荷電圧Ｖout （たとえば垂直転送電極１２_1での負荷電圧Ｖout1）の実動状態を監視し、その結果に基づいて、各ロジック入力（たとえば垂直転送クロックＶ１，Ｖ３の組）に対する遅延量やスルーレートを調整する。

ロジック入力１ａとしてタイミング信号発生部８１０から供給される垂直転送クロックＶ１に対して、対応する垂直転送電極１２_1での負荷電圧Ｖout1が所定の遅延量となりかつ所定のスルーレートとなるように調整しつつ、ロジック入力１ｂとしてタイミング信号発生部８１０から供給される垂直転送クロックＶ３に対して、対応する垂直転送電極１２_3での負荷電圧Ｖout3が所定の遅延量となりかつ所定のスルーレートとなるように調整する。

垂直転送電極１２_1を転送駆動するためのロジック入力１ａ（垂直転送クロックＶ１）と垂直転送電極１２_3を転送駆動するためのロジック入力１ｂ（垂直転送クロックＶ３）とは、独立に入力されかつ位相が異なるものの、垂直転送電極１２_1，１２_3は同一の等価入力容量Ｃ１２であるから、両方の垂直転送電極１２_1，１２_3について、同一の位相調整量としても同一の位相遅延量となり、また、同一の負荷電流調整量（Ｉｏの調整量）としても同一のスルーレートとなるようにすることができる。

よって、位相遅延調整部７１０（詳しくは遅延クロック数レジスタ７１４）に対する遅延量制御信号Ｐ７２で、各別のパルス遅延部７１２Ａ、７１２Ｂでの位相遅延量を同量で制御するようにし、また、スルーレート調整部７３０（詳しくはＤＡＣデータレジスタ７３８）に対するスルーレート制御信号Ｐ７４で、各別のＤＡ変換器７３４Ａ、７３４Ｂでのスルーレートを同量で制御するようにしても、両方の垂直転送電極１２_1，１２_3について、ともに、位相遅延量やスルーレートが仕様を満たす出力パルスとなるようにすることができるのである。

＜垂直ドライバへの適用例；第４例；複数負荷に対しての回路共有化手法の第２例＞
図２４は、前述のパルスドライバ６００を、ＣＣＤ固体撮像素子１０の垂直転送電極１２を駆動する垂直ドライバ５０に適用した第４の構成例を示す図である。この第４の構成例は、図２１に示した第１の構成例と同様に、パルスドライバ６００に相当する部分に図１６に示した構成を採用しつつ、複数の垂直転送電極１２に対して一部の機能部分を共用する第３の手法を示している。

ここで、第２の共有化手法は、第１の共有化手法と同様に、入力パルスＰinに対する出力パルスＰout の遅延量や出力パルスＰout の変化特性（スルーレート）を監視して位相遅延調整部７１０やスルーレート調整部７３０を制御するパルス駆動波形整形制御部７７０を複数の垂直転送電極１２について共有することでハードウェアを削減可能にするが、等価入力容量Ｃ１２が同じであるか異なるかを問わずに、パルス駆動波形整形制御部７７０を共用しつつ時分割で使用するようにする点で、第１の共有化手法と異なる。

第２の共有化手法を実現する垂直転送駆動部７Ｃの垂直ドライバ７００Ｃは、パルス駆動波形整形制御部７７０は、複数の垂直転送電極１２のそれぞれに生じるパルス出力信号を時分割で監視し、この複数の垂直転送電極１２のパルス出力信号の遷移特性がそれぞれの所定の特性となるように、複数の垂直転送電極１２のそれぞれに対応した波形整形処理部７６０を時分割で制御するように構成されている。

たとえば、パルス駆動波形整形制御部７７０を複数の垂直転送電極１２で時分割で使用するために、先ず、各負荷駆動部７５０の出力を選択的にパルス駆動波形整形制御部７７０に入力するための切替部８５２を備える。切替部８５２の入力側は、負荷駆動部７５０と端子７０４との間の出力線に接続され、出力側は、パルス駆動波形整形制御部７７０の位相遅延制御部７７２およびスルーレート制御部７７４に接続されている。

また、パルス駆動波形整形制御部７７０は、位相遅延制御部７７２からの遅延量制御信号Ｐ７２が各別の位相遅延調整部７１０の遅延クロック数レジスタ７１４に選択的に供給されるようにするための切替部８５４と、スルーレート制御部７７４からのスルーレート制御信号Ｐ７４が各別のスルーレート調整部７３０のＤＡＣデータレジスタ７３８に選択的に供給されるようにするための切替部８５６とを備えている。

また、垂直転送駆動部７Ｃは、各切替部８５２，８５４，８５６での選択動作を制御する選択信号Ｐ８６０Ａ，Ｐ８６０Ｂを発生する選択信号発生部８６０を備えている。選択信号発生部８６０には、タイミング信号発生部８１０から、一方の垂直転送電極１２Ａを転送駆動するためのロジック入力１ａ（垂直転送クロックＶＡ）と、他方の垂直転送電極１２Ｂを転送駆動するためのロジック入力１ｂ（垂直転送クロックＶＢ）とが供給されるようになっている。

パルス駆動波形整形制御部７７０による制御対象チャンネル（垂直転送電極１２Ａ，１２Ｂの何れについての波形整形調整であるか）の選択は、ロジック入力１ａ，１ｂに基づいて、選択信号発生部８６０にて、選択信号Ｐ８６０Ａ，Ｐ８６０Ｂの何れか一方のみをアクティブにすることで実現される。

すなわち、選択信号発生部８６０は、選択信号Ｐ８６０Ａ，Ｐ８６０Ｂにより、各切替部８５２，８５４，８５６での選択動作が垂直転送電極１２に対応するように連動してなされるようにする。たとえば、一方の垂直転送電極１２Ａに関わる切替部８５２Ａ，８５４Ａ，８５６Ａの制御入力端子には選択信号Ｐ８６０Ａを共通に入力し、他方の垂直転送電極１２Ｂに関わる切替部８５２Ｂ，８５４Ｂ，８５６Ｂの制御入力端子には選択信号Ｐ８６０Ｂを共通に入力する。

選択信号発生部８６０は、タイミング信号発生部８１０から供給されるロジック入力１ａ（垂直転送クロックＶＡ）およびロジック入力１ｂ（垂直転送クロックＶＢ）を参照しつつ、パルス駆動波形整形制御部７７０にて垂直転送電極１２Ａについてのフィードバック制御による遅延量調整やスルーレート調整を実施する際には、選択信号Ｐ８６０Ａのみをアクティブにすることで、切替部８５２Ａ，８５４Ａ，８５６Ａがオンするようにし、パルス駆動波形整形制御部７７０にて垂直転送電極１２Ｂについてのフィードバック制御による遅延量調整やスルーレート調整を実施する際には、選択信号Ｐ８６０Ｂのみをアクティブにすることで、切替部８５２Ｂ，８５４Ｂ，８５６Ｂがオンするようにする。

このように、第２の共有化手法を実現する垂直転送駆動部７Ｃで採用した構成例では、スイッチ手段としての切替部８５２，８５４，８５６を設けて、パルス駆動波形整形制御部７７０による制御対象チャンネルを時分割で切り替えるようにすることで、入力パルスＰinに対する出力パルスＰout の遅延量や出力パルスＰout の変化特性（スルーレート）を監視して位相遅延調整部７１０やスルーレート調整部７３０を制御するパルス駆動波形整形制御部７７０を複数の垂直転送電極１２について共有可能にすることで、ハードウェアを削減するようにしている。

本発明に係る電子機器の一例である撮像装置の一実施形態を示す構成図である。 図１に示したＣＣＤ固体撮像素子１０の４種類の垂直転送電極１２の配置構造の一例を示す図である。 垂直ドライバの等価回路とＣＣＤ固体撮像素子の関係を説明する図である。 垂直転送パルスΦＶのステップ応答を説明する図である。 図１に示したＣＣＤ固体撮像素子を駆動するためのコンプリメンタリ駆動を適用した駆動タイミングを示したタイミングチャートである。 図１に示したＣＣＤ固体撮像素子を駆動するためのコンプリメンタリ駆動を適用しない駆動タイミングを示したタイミングチャートである。 垂直ドライバの等価回路とＣＣＤ固体撮像素子の関係を説明する図である。 垂直ドライバによってトランジェントスピードを低速にできる原理を説明する図である。 パルス駆動波形に対するフィードバック制御整形機能付きのパルス駆動装置の全体概要の構成例を示す図である。 図９に示すパルスドライバの動作を説明するタイミングチャート（特に位相遅延量に着目）である。 図９に示すパルスドライバの動作を説明するタイミングチャート（特に遷移時の傾き特性に着目）である。 図９に示したパルスドライバの、容量性リアクタンス負荷駆動に適応させた詳細構成例を説明する図である。 図１２のパルスドライバの動作を説明するタイミングチャートである。 図９に示したパルスドライバの、誘導性リアクタンス負荷駆動に適応させた詳細構成例を説明する図である。 図１４のパルスドライバの動作を説明するタイミングチャートである。 図９に示したパルスドライバの、主に位相遅延調整部とスルーレート調整部の詳細構成に着目した構成例を説明する図である。 図１６のパルスドライバの動作を説明するタイミングチャートである。 図９に示したパルスドライバの、主に位相遅延調整部とスルーレート調整部の詳細構成に着目した他の構成例（図１７に示した構成に対する変形例）を説明する図である。 図９に示したパルスドライバの、主にパルス駆動波形整形制御部の詳細構成に着目した構成例を説明する図である。 図１９のパルスドライバの動作を説明するタイミングチャートである。 パルスドライバを垂直ドライバに適用した第１の構成例を示す図である。 パルスドライバを垂直ドライバに適用した第２の構成例を示す図である。 パルスドライバを垂直ドライバに適用した第３の構成例を示す図である。 パルスドライバを垂直ドライバに適用した第４の構成例を示す図である。 従来の撮像装置の仕組みを説明する図である。

符号の説明

１，３…撮像装置、５…駆動制御部、７…垂直転送駆動部、８…水平転送駆動部、１０，３０…ＣＣＤ固体撮像素子、１２…垂直転送電極、１３…垂直転送レジスタ、１４…水平転送レジスタ、３０ａ…撮像部、３１…受光センサ３１、４０，５０…垂直ドライバ、６００…パルスドライバ、６０９…負荷、６１０…位相遅延調整部、６１２…パルス遅延部、６１４…遅延クロック数レジスタ、６３０…スルーレート調整部、６３２…電流出力部、６３３…電圧出力部、６３４…ＤＡ変換器、６３６…切替部、６３８…ＤＡＣデータレジスタ、６５０…負荷駆動部、６５２…カレントミラー回路、６５３…定電圧出力回路、６５６…接続点（電流加算部）、６５７…電圧加算部、６５８…負荷電流検知部、６６０…波形整形処理部、６７０…パルス駆動波形整形制御部、６７２…位相遅延制御部、６７４…スルーレート制御部、６８２，６８４…比較部、６８２Ａ，６８４Ａ…電圧比較部、６８２Ｂ，６８４Ｂ…カウンタ部、６８６…判定部、７００…垂直ドライバ、７０８…切替部、７１０…位相遅延調整部、７３０…スルーレート調整部、７４０…電流分配部、７５０…負荷駆動部、７６０…波形整形処理部、７７０…パルス駆動波形整形制御部、７７２…位相遅延制御部、７７４…スルーレート制御部、７９０…動作制御部、８１０…タイミング信号発生部、８２０…アナログフロントエンド部、８３０…映像信号処理部、８３２…画像演算処理部、８３４…画像記録部、８３６…画像表示部、８５２，８５４，８５６…切替部、８６０…選択信号発生部

Claims (16)

1. 入力されたパルス信号に基づいて負荷を駆動する駆動方法であって、
   前記負荷に生じるパルス出力信号を監視し、
   前記パルス出力信号の遷移特性が、所定の特性となるように、前記入力されたパルス信号に対して所定の波形整形処理を加え、
   この波形整形処理後の信号で前記負荷を駆動する
   ことを特徴とする駆動方法。
2. 入力されたパルス信号に基づいて負荷を駆動する駆動装置であって、
   前記入力されたパルス信号に対して所定の波形整形処理を加える波形整形処理部と、
   前記負荷に生じるパルス出力信号を監視し、前記パルス出力信号の遷移特性が、所定の特性となるように、前記波形整形処理部を制御するパルス駆動波形整形制御部と
   を備えたことを特徴とする駆動装置。
3. 前記波形整形処理部は、入力されたパルス信号の遷移タイミングを調整する位相遅延調整部を備え、
   前記パルス駆動波形整形制御部は、前記遷移特性として、前記負荷に生じるパルス出力信号の前記入力されたパルス信号に対する位相遅延量を監視し、前記パルス出力信号の位相遅延量が所定値となるように、前記位相遅延調整部を制御する
   ことを特徴とする請求項２に記載の駆動装置。
4. 前記位相遅延調整部は、前記遷移タイミングを、設定クロック数だけ遅延させるパルス遅延部を有し、
   前記パルス駆動波形整形制御部は、前記パルス出力信号の位相遅延量が所定値となるように、前記パルス遅延部に設定する前記設定クロック数を調整する
   ことを特徴とする請求項３に記載の駆動装置。
5. 入力されたパルス信号の変化特性を調整する変化特性調整部をさらに備え、
   前記パルス駆動波形整形制御部は、前記遷移特性として、前記負荷に生じるパルス出力信号の変化特性を監視し、前記パルス出力信号の変化特性が所定値となるように、前記変化特性調整部を制御する
   ことを特徴とする請求項３に記載の駆動装置。
6. 前記波形整形処理部は、入力されたパルス信号の変化特性を調整する変化特性調整部を備え、
   前記パルス駆動波形整形制御部は、前記遷移特性として、前記負荷に生じるパルス出力信号の変化特性を監視し、前記パルス出力信号の変化特性が所定値となるように、前記変化特性調整部を制御する
   ことを特徴とする請求項２に記載の駆動装置。
7. 前記波形整形処理部は、リアクタンス性の前記負荷を駆動するとともに、当該リアクタンス性の負荷との間で積分動作を行なう負荷駆動部を備え、
   前記変化特性調整部は、前記負荷駆動部に供給する前段駆動信号の振幅をデジタルデータに基づいて調整するＤＡ変換部を有し、
   前記パルス駆動波形整形制御部は、前記パルス出力信号の変化特性が所定値となるように、前記ＤＡ変換部に設定する前記デジタルデータを調整する
   ことを特徴とする請求項５または６に記載の駆動装置。
8. 前記ＤＡ変換部は、予め定められている第１のデジタルデータに基づいて前記負荷駆動部に供給する前記前段駆動信号の振幅を調整する第１のＤＡ変換部と、前記第１のＤＡ変換部からの出力を参照しつつ、第２のデジタルデータに基づいて前記負荷駆動部に供給する前記前段駆動信号の振幅を調整する第２のＤＡ変換部とを具備し、
   前記パルス駆動波形整形制御部は、前記パルス出力信号の変化特性が所定値となるように、前記第２のＤＡ変換部に設定する前記第２のデジタルデータを調整する
   ことを特徴とする請求項７に記載の駆動装置。
9. 前記負荷は、容量性リアクタンスであり、
   前記波形整形処理部は、前記容量性リアクタンスを定電流で駆動するとともに、当該容量性リアクタンスとの間で積分動作を行なう負荷駆動部を備え、
   前記パルス駆動波形整形制御部は、前記容量性リアクタンスに生じるパルス出力電圧信号を監視する
   ことを特徴とする請求項２に記載の駆動装置。
10. 前記負荷は、誘導性リアクタンスであり、
    前記波形整形処理部は、前記誘導性リアクタンスを定電圧で駆動するとともに、当該誘導性リアクタンスとの間で積分動作を行なう負荷駆動部を備え、
    前記パルス駆動波形整形制御部は、前記誘導性リアクタンスに生じるパルス出力電流信号を監視する
    ことを特徴とする請求項２に記載の駆動装置。
11. 入力されたパルス信号に基づいて負荷を所定のタイミングで駆動する駆動制御部と、前記駆動制御部による駆動により得られる出力信号を使って所定の信号処理を行なう信号処理部とを備えた電子機器であって、
    前記駆動制御部は、前記入力されたパルス信号に対して所定の波形整形処理を加える波形整形処理部と、前記負荷に生じるパルス出力信号を監視し、前記パルス出力信号の遷移特性が、所定の特性となるように、前記波形整形処理部を制御するパルス駆動波形整形制御部と
    を備えたことを特徴とする電子機器。
12. 入射された電磁波に対応する信号電荷を生成するマトリクス状に配列された電荷生成部と、前記電荷生成部により生成された信号電荷を一方の方向に順次転送する第１の転送電極が設けられた第１電荷転送部と、前記第１電荷転送部から転送された信号電荷を前記一方の方向とは異なる他の方向に順次転送する第２の転送電極が設けられた第２電荷転送部とを具備した撮像部を備え、
    前記信号処理部は、前記撮像部から出力される撮像信号を使って所定の信号処理を行ない、
    前記負荷は、前記電荷転送部を駆動するための前記転送電極で形成される容量性リアクタンスである
    ことを特徴とする請求項１１に記載の電子機器。
13. 前記波形整形処理部は、前記負荷を駆動する負荷駆動部を、複数の前記負荷に対して個別に備え、
    前記パルス駆動波形整形制御部は、前記複数の負荷に対して共通に使用されるように構成されている
    ことを特徴とする請求項１１に記載の電子機器。
14. 前記パルス駆動波形整形制御部は、同一の特性を持つ前記複数の負荷の何れか一方に生じるパルス出力信号を監視し、前記複数の負荷の前記パルス出力信号の遷移特性がそれぞれ所定の特性となるように、前記複数の負荷のそれぞれに対応した前記波形整形処理部を制御する
    ことを特徴とする請求項１３に記載の電子機器。
15. 前記パルス駆動波形整形制御部は、前記複数の負荷のそれぞれに生じるパルス出力信号を時分割で監視し、前記複数の負荷の前記パルス出力信号の遷移特性がそれぞれの所定の特性となるように、前記複数の負荷のそれぞれに対応した前記波形整形処理部を時分割で制御する
    ことを特徴とする請求項１３に記載の電子機器。
16. 当該電子機器の動作状態に応じて、前記波形整形処理部による前記波形整形処理部に対する制御動作を制御する動作制御部をさらに備える
    ことを特徴とする請求項１３に記載の電子機器。
    

Images