CN100556089C - 固态图像俘获装置、方法、产品、负载的驱动方法、装置及设备 - Google Patents

固态图像俘获装置、方法、产品、负载的驱动方法、装置及设备 Download PDF

Info

Publication number
CN100556089C
CN100556089C CNB2007100051588A CN200710005158A CN100556089C CN 100556089 C CN100556089 C CN 100556089C CN B2007100051588 A CNB2007100051588 A CN B2007100051588A CN 200710005158 A CN200710005158 A CN 200710005158A CN 100556089 C CN100556089 C CN 100556089C
Authority
CN
China
Prior art keywords
pulse
circuit
output
solid state
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100051588A
Other languages
English (en)
Other versions
CN101039385A (zh
Inventor
濑上雅博
中山宪二
广田功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101039385A publication Critical patent/CN101039385A/zh
Application granted granted Critical
Publication of CN100556089C publication Critical patent/CN100556089C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

一种固态图像俘获装置，其置入了：图像俘获区，其包括设置于半导体基板上的光接收元件；基板偏压电路；以及箝位电路，其用于接收所述基板偏压电路的输出，并根据基板脉冲将所述基板偏压电路的输出施加至所述半导体基板，所述固态图像俘获装置包括：基板偏压控制电路，其用于通过控制在预定周期内降低所述箝位电路的电流。

Description

固态图像俘获装置、方法、产品、负载的驱动方法、装置及设备
相关申请的交叉引用
本发明所包含的主题涉及2006年2月15日在日本专利局提交的日本专利申请JP 2006-038448、2006年7月14日在日本专利局提交的日本专利申请JP 2006-194913和2006年7月28日在日本专利局提交的日本专利申请JP 2006-206141，在此将其全文引入以供参考。
技术领域
本发明涉及一种固态图像俘获装置及其驱动方法和一种照相机，具体而言，涉及一种采用具有溢漏(OFD)构造的CCD(电荷耦合器件)型固态图像俘获装置(下文称为CCD图像俘获装置)的固态图像俘获装置及其驱动方法和一种照相机。
本发明还涉及一种电荷转移装置、一种固态图像俘获装置和一种照相机，以及一种固态图像俘获装置的驱动方法。
本发明还涉及采用脉冲信号驱动诸如容抗或感抗等的负载的驱动方法和驱动装置，以及应用了所述驱动方法和驱动装置的电子设备。更具体而言，本发明涉及一种配置，其用于降低在执行脉冲驱动时由各种类型的变化或环境变化导致的影响，以获得预定瞬变速度，从而使负载输出信号逐渐变化。
背景技术
以n型半导体基板为例，在这一n型半导体基板上形成p型阱区，并且在这一阱区的表面上进一步形成n型光电转换单元，即光接收部分，CCD固态图像俘获装置的图像俘获区包括以矩阵形式排列的多个光接收部分。
就此类CCD固态图像俘获装置而言，将参考图1A和图1B描述在入射光的作用下累积于光接收部分内的信号电荷e的容许量，即所谓的光接收部分的处理电荷量。
图1A和图1B是示出了具有公共垂直型溢漏构造的固态图像俘获装置中用于执行光电转换的光接收部分的电势分布的示意图。图1A是调节基板电压Vsub之前的电势分布示意图，图1B是调节基板电压Vsub之后的电势分布示意图。
如图1A和图1B中的电势分布示意图所示，所谓的光接收部分的处理电荷量由溢出势垒OFB的势垒Φa的高度决定，其中，所述溢出势垒OFB由p型阱区构成。
也就是说，如果光接收部分内累积的信号电荷e的量超过了所述的处理电荷量，那么超出的电荷量将越过溢出势垒的势垒Φa在构成溢漏OFD的n型基板上溢流，从而导致放电。注意，图1A和图1B中的附图标记“a”表示光接收部分上的氧化物膜。
光接收部分的处理电荷量，即溢出势垒OFB的势垒Φa的高度由施加至起着溢漏作用的基板上的偏压，即所谓的基板电压Vsub控制。
但是，就这一构造而言，在装置的制造差异的影响下，溢出势垒OFB的势垒Φ的高度将根据不同芯片而发生变化，例如如图1A的虚线所示，甚至同一芯片的势垒高度也会根据不同的光接收部分而变化。现在，就固态图像俘获装置而言，从质量管理的角度，光接收部分内累积的信号电荷的最大量必须大于等于某一规定值，相应地，我们说将某一芯片的基板电压Vsub设定为基板偏压Vsub，从而使所述芯片内的所有光接收部分都能够表现出满足上述规定的饱和信号量。
在用于设定这一基板偏压Vsub的电路内形成射极跟随器电路，人们已经提出了各种包括射极跟随器电路的基板电压置位电路(例如，参见未经审查的日本专利申请公开文本No.8-32065、未经审查的日本专利申请公开文本No.2004-328203和日本专利No.3440722)。
图2是示出了一固态图像俘获装置的示意性构造的示意图，在所述固态图像俘获装置上安装了基础基板偏压置位电路。
如图2所示，构成固态图像俘获装置的CCD芯片1设有基板偏压置位电路2。
基板偏压置位电路2包括形成射极跟随器的NPN晶体管3、偏压电路4、电阻元件5和耦合电容器6。
将晶体管3的集电极连接至电源电势VDD，将其基极连接至偏压电路4，从而在电阻分压的作用下产生预定电压，并且通过电阻元件5将其发射极连接至地GND。
将晶体管3的发射极与电阻元件5之间的连接点与耦合电容器6连接，从用于向基板偏压Vsub输入电流脉冲的端子施加电子快门(shutter)脉冲ΦSUB，所述电子快门脉冲ΦSUB是从基板外部通过耦合电容器6提供的快门脉冲，所述耦合电容器6是从晶体管3的发射极和电阻元件5之间引出的。
这里，当电子流入射极跟随器电路时，电子穿过晶体管内的PN结，在电场作用下，电子受到加速，从而与晶格发生碰撞，由此释放出次级电子和光子。这时，如果在像素区周围设置射极跟随器电路，那么经验证将产生次级电子和光子进入CCD芯片的像素区内的现象，所探测到的这些次级电子和光子将称为噪声。
也就是说，如图3中的示意图所示，以图3中的附图标记“C”表示以图3中的附图标记“B”表示的区域与以图3中的附图标记“A”表示的区域的重叠区域，附图标记“B”表示CCD芯片的像素区，附图标记“A”表示受到次级电子和光子影响的区域，次级电子作为像素电荷混合于所述重叠区域内，从而使该区域看起来在发光，或者在要进行光电转换的像素区内混合了光子，从而使该区域也看起来在发光，这些都是图像质量的异常。
具体地，如果在曝光时间通常为一秒到几分钟左右的拍摄模式(下文称为长时曝光模式)下拍摄夜景，那么上述由次级电子和光子引起的发光现象看起来很明显，其中，所述拍摄模式用来利用CCD照相机在黑暗中拍摄。注意，就每秒拍摄3到5张图片的普通拍摄模式(下文称为普通曝光模式)，其曝光时间短，因而所产生的次级电子和光子的量小，因而发光现象不会达到引起图像质量异常的程度。
在进行长时曝光时将产生暗电流等，并且，在俘获信号图像之后，将连续俘获光屏蔽图像，取得二者之间的差值，由此消除黑暗中的固定图形的噪声。
将固态图像设备，例如，二相驱动方法用于CCD(电荷耦合器件)面积传感器的水平转移寄存器。
图14示出了二相驱动的驱动信号实例。H1和H2表示驱动脉冲，RG表示复位栅极脉冲，CCDout表示CCD的输出。
未经审查的日本专利申请公开文本No.2004-328203公开了一种采用存储转移配置的二相驱动技术，其中，着重强调高性能。
凭借电路和电子设备，采用了各种类型的配置，其中，将阻抗部件看作负载，并采用脉冲信号驱动这一负载。
例如，电子设备的例子包括图像俘获装置，其中，对具有起着容抗作用的转移电极的CCD固态图像俘获装置进行二维排列。此外，还设有具有起着感抗作用的线圈的马达。
另一方面，在采用脉冲信号驱动容抗或感抗等作为负载的阻抗部件时，驱动脉冲的相位和变换(transition)特性受到负载与驱动装置之间的关系的影响，具体而言，受到负载变化与装置性能变化和环境波动之间的关系的影响，因此，将带来难以适当驱动这些负载的问题。就低速驱动而言，其影响小，但是就高速驱动而言，微小的偏差有时会造成对性能的极大影响。
而且，例如，在采用相位一点一点地漂移的脉冲信号驱动多个负载的情况下，各相位的微小偏差有时会妨碍正确的驱动。而且，在采用反转脉冲信号驱动两个负载的情况下，各相位的微小偏差有时也会妨碍正确的驱动。
在下文中将采用具体例子进行说明。就具有起着容抗作用的转移电极的图像俘获装置而言，近年来，就其上安装了CCD固态图像俘获装置的摄像机而言，存在这样一种强烈的需求，即以高速执行图像俘获的照相机部分执行缓慢回放，而不管电视系统如何，而且，就其上安装了CCD固态图像俘获装置的数字静物照相机而言，人们已经发现了连续拍摄速度的降低连同多像素化的问题，因而需要图像俘获装置具有高速性能。
图49A和图49B是描述现有图像俘获装置的配置的示意图。这里，图49A是示出了现有图像俘获装置的一个构造实例的主要部分的示意图，所述图像俘获装置采用了利用行间(interline)转移(IT)法的CCD固态图像俘获装置，图49B是示出了CCD固态图像俘获装置的驱动方法的一个实例的示意图。
现有的图像俘获装置1003包括CCD固态图像俘获装置1030和起着用于驱动CCD固态图像俘获装置1030的驱动装置的作用的驱动电路1004。
就CCD固态图像俘获装置1030而言，以二维矩阵的形式排列起着像素作用的多个光接收传感器1031。CCD固态图像俘获装置1030还包括图像俘获部分(光接收部分)1030a，其中，对应于每一光接收传感器列(row)形成多个具有CCD构造的垂直转移寄存器1033。在图像俘获部分(光接收部分)1030a的外部，形成具有CCD构造的水平转移寄存器1034，从而使其连接至各垂直转移寄存器1033的最后一级上，将水平转移寄存器1034的下一级连接至输出部分36。
在沿列(垂直)方向延伸的垂直转移寄存器1033上(光接收表面一侧)，沿垂直方向按照预定顺序设置四种类型的垂直转移电极1032(每者采用子标记_1、_2、_3或_4表示)，从而在光接收传感器1031的光接收表面上形成开口部分，所述四种类型的垂直转移电极1032沿水平方向延伸，从而使其为处于每一列的同一垂直位置处的垂直转移寄存器1033所共享。
将所述四种类型的垂直转移电极1032形成为使两个垂直转移电极1032对应于一个光接收传感器1031，并且将所述四种类型的垂直转移电极1032配置为采用由驱动电路1004提供的四种类型的垂直转移脉冲ΦV_1、ΦV_2、ΦV_3和ΦV_4沿垂直方向转移和激励信号电荷。换言之，形成这样一种布置，其中，将两个光接收传感器1031作为一对耦合(水平转移寄存器1034一侧的最后一级除外)，并将垂直转移脉冲ΦV_1、ΦV_2、ΦV_3和ΦV_4从驱动电路1004施加至四个垂直转移电极1032的每一个上。
就图示实例而言，在水平转移寄存器1034一侧，对应于处于垂直方向的四个垂直转移寄存器1033中的一对设置垂直转移电极1032，其中，位于垂直方向的最上面部分的光接收传感器1031对应于其上施加了垂直转移脉冲ΦV_1的垂直转移电极1032_1。将垂直转移脉冲ΦV_2施加至向前一级(更加靠近水平转移寄存器1034一侧)的垂直转移电极1032_2上，将垂直转移脉冲ΦV_3施加至再向前一级(更加靠近水平转移寄存器1034一侧)的垂直转移电极1032_3上，将垂直转移脉冲ΦV_4施加至最靠近水平转移寄存器1034一侧的垂直转移电极1032_4上。
将垂直转移寄存器1033通过一对垂直转移电极1032(其上施加了ΦV_1到ΦV_4的转移电极32_1到32_4)的最后一级连接至水平转移寄存器1034。
就水平转移寄存器1034而言，对应于每一垂直转移寄存器1033形成两个水平电极1035(通过子标记_1和_2表示每者)，其作用在于采用由驱动电路1004提供的二相水平驱动脉冲ΦH_1和ΦH_2沿水平方向转移和激励信号电荷。
就具有这样的构造的CCD固态图像俘获装置1030而言，在光接收传感器1031处接收光，进行光电转换，并对应于其接收的光的量累积信号电荷。在垂直消隐期内，将光接收传感器1031的信号电荷从光接收传感器1031内读到垂直转移寄存器1033中，之后，在水平消隐期内，针对每条水平行垂直转移信号电荷，由此执行垂直线位移(shift)，从而将信号电荷转移到水平转移寄存器1034内。接下来，在水平有效转移期内，沿水平方向转移已经转移到了水平转移寄存器1034内的信号电荷，并通过输出部分1036向外输出。
现有的CCD固态图像俘获装置1030内的信号电荷的垂直线位移被设计为在电视系统的水平消隐期Hb内采用垂直转移脉冲(ΦV_1到ΦV_4)转移和激励电荷，例如，可以采用图49B所示的垂直线位移的驱动定时。具体而言，如图49B所示，就信号电荷的垂直线位移而言，例如，通过四种类型的垂直驱动脉冲ΦV_1到ΦV_4，使在对应于ΦV_2和ΦV_3的垂直转移电极1032_2和1032_3内等待的信号电荷行位移到水平转移寄存器1034内。换言之，在垂直转移电极1032_4的垂直驱动脉冲ΦV_4的下降沿处，将信号电荷转移至水平转移电极1035_1，所述水平转移电极1035_1上施加了水平转移寄存器1034的每一水平驱动脉冲ΦH_1。
尽管图中未示出，但是在进行垂直线位移时，在水平消隐期内施加至垂直转移电极1032_1到1032_4上的各垂直驱动脉冲ΦV_1到ΦV_4的上升沿和下降沿的倾斜ΔV/ΔT(ΔV表示电压，ΔT表示时间)与在垂直消隐期内施加至垂直转移电极1032_1到1032_4上的垂直转移脉冲ΦV_1到ΦV_4的瞬变速度(ΔV/ΔT)相似。图49B所示的驱动脉冲采用了垂直上升和垂直降落的矩形脉冲。
另一方面，例如，在图像俘获装置中，例如在采用CCD固态图像俘获装置的摄像机和采用用于广播商务的帧行间转移(FIT)系统的CCD固态图像俘获装置中，在执行电子摄像机抖动校正时的操作必须在垂直消隐期内执行高速垂直转移。
此外，有人提出了一种配置，其中，CCD图像俘获装置在水平消隐期内利用四种类型的垂直转移脉冲执行垂直线位移(例如，参见未经审查的日本专利申请公开文本)。
与之相应，到目前为止，就上述CCD固态图像俘获装置1030而言，通过在驱动电路1004内提供具有相同特性的垂直驱动扫描电路，即所谓的垂直驱动器，为垂直线位移和垂直高速转移提供了驱动，并且共同利用了高速CMOS型垂直驱动器。因而，当在水平有效扫描周期内执行这一垂直转移时，在施加垂直转移脉冲(ΦV_1到ΦV_4)时，在CCD固态图像俘获装置1030内由于串扰的影响而产生噪声(耦合噪声)。
换言之，当在水平有效扫描周期执行垂直转移时，驱动波形的上升沿和下降沿处的瞬变速度快，即，垂直转移脉冲(ΦV_1到ΦV_4)的上升沿和下降沿的倾斜ΔV/ΔT大，因而在CCD输出信号上叠加了串扰噪声，由此出现了垂直线图像噪声。也就是说，在驱动波形的高瞬变速度的影响下产生了图像质量的劣化(产生了噪声)。在下文中将凭借实施例对这一点予以进一步的详细说明，但是其原因在于，用于某一电极的驱动电压的瞬态波动干扰了用于其他电极的驱动电压。
因此，到目前为止，为了防止图像质量的劣化，已经在除了水平有效扫描周期的周期内执行了垂直驱动(垂直转移)。也就是说，在执行垂直线位移的情况下，施加垂直转移脉冲(ΦV_1到ΦV_4)惟独在水平消隐期不会对图像产生不良影响，因而，就现有CCD固态图像俘获装置而言，在这一水平消隐期内执行用于实现垂直线位移的垂直转移。
TV制式界定了水平消隐期，因而当TV为主流时，在水平消隐期内执行垂直线位移就足够了。然而，当试图在电视制式之外执行多像素化操作或提高帧率时，垂直线位移所需的水平消隐期就变成了浪费时间，其将阻碍帧率的提高。
为了实现帧率的提高，必须缩小水平消隐期，但是如此就必须高速执行垂直线位移，因而必须降低转移电极的电阻。为了实现电阻的降低，可以设想一种根据某项技术扩大电极截面面积的方案，但是难以沿横向(面(areal)方向)难以扩大所述面积，因而有必要增大转移电极的膜厚度。然而，增大转移电极的膜厚度导致了中心孔周围的台阶的高度增大，在光入射至该处时，将产生斜射光的渐晕，其将导致诸如灵敏度降低、产生暗影等问题，因而难以实现垂直转移速度的提高。
如上所述，在提高帧率时，就数字照相机等采用非电视系统的CCD固态图像俘获装置的电子设备而言，即使提高了信号的输出率，提高了水平消隐期，也难以获得超过某一速度的高速。
为了解决这样的问题，本申请人提出了一种极度降低水平消隐期的方案，其实现了帧率的提高(参见未经审查的日本专利申请公开文本No.2005-269060)。
就在这一未经审查的日本专利申请公开文本No.2005-269060中描述的方案而言，特别采用了一种具有起着瞬变速度V/T(其中V表示电压，T表示时间)的作用的上升沿和下降沿倾斜的驱动时钟波形，即，具有平滑适中的倾斜的脉冲信号作为转移脉冲，从而将其提供至起着容抗负载的作用的转移电极。因而，就高像素CCD而言，可以通过在有效像素周期内执行垂直转移而以低时钟速率提高帧率，但是其必须提供具有平滑适中倾斜的脉冲信号。
然而，尽管已经通过上述方法执行了对黑暗中的固定图形噪声的清除，但是，由于昂贵的单镜头照相机的数字化已经取得了进展，连续俘获所需的时耗带来了问题，人们需要一种不执行黑暗中的固定图形噪声的差异的清除的模式。
然而，这时，就现有的内置CCD的基板偏压电路而言，将残留与流入位于最后一级的NPN晶体管3的基极和发射极之间的结的电流成正比的热载流子和荧光，因而热点现象将使图像劣化。
注意，“热点”一词是指一种现象，其中，不必要的电荷以产生了热载流子或荧光的位置为中心在传感器上呈环形累积，并且经投射而发光。
本发明的优点在于能够防止产生热点，并且能够提供一种能够防止图像劣化的固态图像俘获装置及其驱动方法和一种照相机。
就未经审查的日本专利申请公开文本No.2004-328203公开的技术而言，采用了一种用于二相驱动的存储转移构造，其用于在数字静物照相机内驱动移动图像和静止图像，因而必须在驱动脉冲处于低电平的周期内执行转移，还必须将其占空比设为驱动相位的数目之一。
因此，其电荷存储量与在二相中相同，即仅为一个栅极的存储部分，而且其驱动幅度与二相中相同，因此，难以实现动态范围的扩大和电功率的降低。
也就是说，就未经审查的日本专利申请公开文本No.2004-328203所公开的技术而言，未采用诸如普通的多相驱动的多栅极存储，因而难以实现处理电荷量的提高，并且难以由幅度降低实现电功率的降低。
或者，有人提出了一种所谓的多相驱动系统，例如三相驱动等，与二相驱动系统相比，其能够实现低压驱动。
图15示出了三相驱动的驱动信号实例。H1、H2和H3表示驱动脉冲，RG表示复位栅极脉冲，CCDout表示CCD的输出，SHP和SHD表示抽样脉冲和保持脉冲。
如图15所示，就通常的三相驱动系统而言，存在一些弊端，例如CDS抽样部分内的串扰噪声问题、难以确保数据输出周期等。
也就是说，就普通的多相驱动而言，根据诸如转移和存储的操作，在至少一个栅极处于低电平的状态下，将另一栅极变为执行转移，因而存在两个栅极均变为低电平的周期。
这样的多相顺次驱动引起了变换部分的增大，由于串扰噪声问题的影响，无法将其用于执行信号抽样的水平CCD的驱动。
就日本专利No.3440722而言，公开了一种采用三相驱动的串扰噪声改进技术。
然而，就日本专利No.3440722公开的技术而言，必须仅在窄复位周期内执行转移，因此，不适于提高速度。
本发明的优点在于，提供了一种电荷转移装置、一种固态图像俘获装置和一种照相机，以及一种驱动固态图像俘获装置的方法，由此有可能实现抑制串扰和提高速度，同时保持多相原有的优点，例如处理电荷量的提高和由幅度降低导致的电功率的降低。
发明内容
现在，为了在采用倾斜平滑适中的脉冲信号(该例中为电压脉冲)驱动作为容抗的负载时，使驱动脉冲的倾斜尽可能地保持恒定值，如未经审查的日本专利申请公开文本No.2005-269060所述，可以构想一种采用恒定电流驱动负载电容的系统。然而，简单地以恒定电流驱动有时会受到负载电容的制造不规则性、驱动装置的制造不规则性或者环境波动的影响，这些均妨碍适当的驱动。此外，在由于负载电容的制造不规则性以及驱动装置的制造不规则性而导致相位关系产生偏差的情况下，有时会妨碍正常的驱动。注意，在以下的实施例中将描述这些问题的细节。
此外，这些问题同样符合采用感抗作为负载的情况，其相对于容抗具有对偶关系。也就是说，为了在采用倾斜平滑适中的脉冲信号(该例中为电流脉冲)驱动作为感抗的负载时，使驱动脉冲的倾斜尽可能地保持恒定值，可以构想一种采用恒定电压驱动负载电感的系统，但是，在负载电感的制造不规则性和驱动装置的制造不规则性的影响下，有时会妨碍适当的驱动。此外，在由于负载电感的制造不规则性以及驱动装置的制造不规则性而导致相位关系产生偏差的情况下，有时会妨碍正常的驱动。
本发明是在考虑上述情况的条件下而构思的，根据本发明的实施例，提供了这样一种配置，其中，能够在采用具有平滑适中的变换特性的脉冲信号驱动负载时，解决由不规则性和环境波动而导致的驱动能力的劣化的问题。
根据本发明的实施例，提供了一种固态图像俘获装置，其置入了：图像俘获区，其包括设置于半导体基板上的光接收元件；基板偏压电路；以及箝位电路，其用于接收所述基板偏压电路的输出，并根据基板脉冲将所述基板偏压电路的输出施加至所述半导体基板，所述固态图像俘获装置包括：基板偏压控制电路，其用于通过控制在预定周期内降低所述箝位电路的电流。
优选地，所述基板偏压控制电路执行控制，从而在所述预定周期内降低所述箝位电路的输入电压端子的中间输出与基板电压输出之间的差值。
根据本发明的另一实施例，提供了一种固态图像俘获装置的驱动方法，所述固态图像俘获装置置入了：图像俘获区，其包括设置于半导体基板上的光接收元件；基板偏压电路；以及箝位电路，其用于接收所述基板偏压电路的输出，并根据基板脉冲将所述基板偏压电路的输出施加至所述半导体基板，所述方法包括的步骤有：降低所述箝位电路的电流，从而永久性地或在长时曝光周期内降低所述箝位电路的输入电压端子的中间输出与基板电压的输出之间的差值。
根据本发明的另一实施例，提供了一种照相机，其包括：固态图像俘获装置；光学系统，用于将入射光引导至所述固态图像俘获装置的图像俘获区；以及信号处理电路，用于对通过所述固态图像俘获装置获得的图像进行预定处理，其中，所述固态图像俘获装置置入了：图像俘获区，其包括设置于半导体基板上的光接收元件；基板偏压电路；以及箝位电路，其用于接收所述基板偏压电路的输出，并根据基板脉冲将所述基板偏压电路的输出施加至所述半导体基板，所述固态图像俘获装置包括：基板偏压控制电路，其用于在预定周期内降低所述箝位电路的电流。
根据本发明的上述实施例，经由向其上施加了基板脉冲的箝位电路将基板电压施加至半导体基板，但是，在预定周期内，例如在长时曝光周期内，基板偏压控制电路控制所述箝位电路的电流使之降低。
根据本发明的另一实施例，提供了一种电荷转移装置，其包括：电荷转移单元，以不少于三相的转移脉冲对其进行转移和驱动，以转移信号电荷；以及驱动单元，其提所述的不少于三相的转移脉冲，以驱动所述电荷转移单元；其中所述的不少于三相的转移脉冲采用了第一电平和第二电平；并且，其中，所述驱动单元采用了不少于三相的多相驱动，其驱动所述电荷转移单元，从而使所述第一电平周期每次仅存在于一相内，并按照转移方向的顺序输出对应的第一电平电压。
根据本发明的另一实施例，提供了一种固态图像俘获装置，其包括：多个光电转换元件；电荷转移单元，以不少于三相的转移脉冲对其进行转移和驱动，以转移在所述光电转换元件内获得的信号电荷；以及驱动单元，其提所述的不少于三相的转移脉冲，以驱动所述电荷转移单元；其中所述的不少于三相的转移脉冲采用了第一电平和第二电平；并且，其中，所述驱动单元采用了不少于三相的多相驱动，其驱动所述电荷转移单元，从而使所述第一电平周期每次仅存在于一相内，并按照转移方向的顺序输出对应的第一电平电压。
根据本发明的另一实施例，提供了一种照相机，其包括：固态图像俘获装置；光学系统，用于将入射光引导至所述固态图像俘获装置的图像俘获区；以及信号处理电路，用于对通过所述固态图像俘获装置获得的图像进行预定处理，所述固态图像俘获装置包括：多个光电转换元件；电荷转移单元，以不少于三相的转移脉冲对其进行转移和驱动，以转移在所述光电转换元件内获得的信号电荷；以及驱动单元，其提所述的不少于三相的转移脉冲，以驱动所述电荷转移单元，其中所述的不少于三相的转移脉冲采用了第一电平和第二电平；并且，其中，所述驱动单元采用了不少于三相的多相驱动，其驱动所述电荷转移单元，从而使所述第一电平周期每次仅存在于一相内，并按照转移方向的顺序输出对应的第一电平电压。
根据本发明的另一实施例，提供了一种固态图像俘获装置的驱动方法，所述固态图像俘获装置包括：多个光电转换元件；以及电荷转移单元，以采用了第一电平和第二电平的不少于三相的转移脉冲对其进行转移和驱动，以转移在所述光电转换元件内获得的信号电荷，所述方法包括的步骤有：采用不少于三相的多相驱动；以及驱动所述电荷转移单元，从而使所述第一电平周期每次仅存在于一相内，并按照转移方向的顺序输出对应的第一电平电压。
此外，就根据本发明实施例的配置而言，在基于输入脉冲信号驱动负载时，将波形整形处理单元配置为对输入脉冲信号执行预定波形整形处理，脉冲驱动波形整形控制单元监视负载上产生的脉冲输出信号，并控制波形整形处理单元处的调节量，从而使脉冲输出信号的诸如延迟量的变换特性和变化特性表现出预定特性。
换言之，监视在负载上产生的实际工作状态下的脉冲输出信号，并执行反馈控制，从而使脉冲输出信号的变换特性变为预定特性。
根据本发明的实施例，能够防止在长时曝光周期等周期内产生热点，由此防止图像的劣化。
此外，根据本发明的实施例，能够实现防止串扰和速度增大，同时保持多相本来的优点，例如处理电荷量的提高，以及在幅度降低的影响下降低电功率等。
此外，根据本发明的实施例，监视实际工作状态下的脉冲输出信号，并执行反馈控制，从而使脉冲输出信号的变换特性变为预定特性，因而即使存在负载特性的各自不规则性、驱动特性的各自不规则性或环境波动，也能够获得恒定变换特性。
在采用具有适中的变换特性的脉冲信号驱动负载时，能够在不受负载电容的制造不规则性、驱动装置的制造不规则性和环境波动的影响的情况下，实现以适当的相位延迟量和适当的倾斜特性进行驱动。
附图说明
图1A和图1B是示出了具有公共垂直型溢漏构造的固态图像俘获装置中用于执行光电转换的光接收部分的电势分布的示意图；
图2是示出了一固态图像俘获装置的示意性构造的示意图，在所述固态图像俘获装置上安装了基础基板偏压置位电路；
图3是用于说明由第三电子引起的发光现象的示意图；
图4是示出了根据本发明的实施例的固态图像俘获装置的构造实例的示意图；
图5是示出了根据本实施例的围绕传感器单元的基板深度方向的构造的截面图；
图6是示出了根据本实施例的基板偏压控制电路的第一构造实例的电路图；
图7是示出了根据本实施例的基板偏压控制电路的第二构造实例的电路图；
图8是示出了根据本实施例的基板偏压控制电路的第三构造实例的电路图；
图9是图8中的电路的时序图；
图10是示出了根据本实施例的基板偏压控制电路的第四构造实例的电路图；
图11是图10中的电路的时序图；
图12是示出了根据本实施例的基板偏压控制电路的第五构造实例的电路图；
图13是采用根据本实施例的固态图像俘获装置作为图像俘获装置的根据本发明实施例的照相机的示意性构造图；
图14是示出了二相驱动的驱动信号实例的示意图；
图15是示出了三相驱动的驱动信号实例的示意图；
图16是示出了根据本发明的实施例的固态图像俘获装置的构造实例的示意图；
图17是根据本实施例的三相驱动方法的对转移电极的脉冲供应状态的简化截面图；
图18是示出了根据本实施例的水平转移驱动系统的等效电路的示意图；
图19是示出了根据本实施例的水平转移驱动系统的各脉冲的时序关系的示意图；
图20是示出了根据本实施例的三相驱动方法的驱动定时和与之对应的电势变换状态的示意图；
图21是示出了根据本实施例的四相驱动方法的驱动定时和与之对应的电势变换状态的示意图；
图22是用于说明二相驱动方法的功耗的示意图；
图23是用于说明根据本实施例的三相驱动方法的功耗的示意图；
图24是用于说明根据本实施例的四相驱动方法的功耗的示意图；
图25是示出了图像俘获装置的一个实施例的构造示意图，所述图像俘获装置起着根据本发明的实施例的电子设备的一个实例的作用。
图26是示出了图25所示的CCD固态图像俘获装置1010的四种类型的垂直转移电极1012的布局构造的一个实例的示意图；
图27A到图27C是用于说明垂直驱动器的等效电路与CCD固态图像俘获装置之间的关系的示意图；
图28是说明垂直转移脉冲ΦV的阶跃响应的示意图；
图29是示出了驱动定时的时序图，将用于驱动图25所示的CCD固态图像俘获装置的互补驱动应用于所述驱动定时；
图30是示出了驱动定时的时序图，将用于驱动图25所示的CCD固态图像俘获装置的互补驱动应用于所述驱动定时；
图31A到图31C是用于说明垂直驱动器的等效电路与CCD固态图像俘获装置之间的关系的示意图；
图32A和图32B是说明能够采用垂直驱动器降低瞬变速度的原理的示意图；
图33是示出了脉冲驱动装置的整体示意性构造实例的示意图，所述脉冲驱动装置具有对脉冲驱动波形的反馈控制整形功能；
图34A和图34B是说明图33所示的脉冲驱动器的操作的时序图(尤其关注相位延迟量)；
图35A和图35B是描述图33所示的脉冲驱动器的操作的时序图(尤其关注变换时的倾斜特性)；
图36是说明图33所示的脉冲驱动器的用于容抗负载驱动的详细构造实例的示意图；
图37是说明图36中的脉冲驱动器的操作的时序图；
图38是说明图33所示的脉冲驱动器的用于感抗负载驱动的详细构造实例的示意图；
图39是说明图38中的脉冲驱动器的操作的时序图；
图40是说明图33所示的脉冲驱动器的构造实例的示意图，其尤其关注相位延迟调节单元和通过速率(through rate)调节单元的详细构造；
图41是说明图40中的脉冲驱动器的操作的时序图；
图42是说明另一构造实例(图41所示构造的变型)的示意图，其尤其关注图33所示的脉冲驱动器的相位延迟调节单元和通过速率调节单元的详细构造；
图43是说明一构造实例的示意图，其尤其关注图33所示的脉冲驱动器的脉冲驱动波形整形控制单元的详细构造；
图44A到44C是说明图43中的脉冲驱动器的操作的时序图；
图45是示出了第一构造实例的示意图，在所述第一构造实例中，将脉冲驱动器应用于垂直驱动器；
图46是示出了第二构造实例的示意图，在所述第二构造实例中，将脉冲驱动器应用于垂直驱动器；
图47是示出了第三构造实例的示意图，在所述第三构造实例中，将脉冲驱动器应用于垂直驱动器；
图48是示出了第四构造实例的示意图，在所述第四构造实例中，将脉冲驱动器应用于垂直驱动器；以及
图49A和图49B是描述现有图像俘获装置的配置的示意图。
具体实施方式
在下文中将结合附图描述本发明的实施例。
图4是示出了根据本发明的实施例的固态图像俘获装置的构造实例的示意图。
这里给出的根据本实施例的固态图像俘获装置10的例子示出了(例如)根据行间转移(IT)法的CCD面积传感器的应用实例。
沿列(垂直)方向和行(水平)方向按照矩阵形式排列图4中的固态图像俘获装置10。图像俘获区14由多个传感器单元(光电转换元件)11和多个垂直转移寄存器12构成，所述传感器单元用于将入射光转化为电荷量对应于其光量的信号电荷，并存储所述电荷，将所述垂直转移寄存器提供给这些传感器单元11的每一垂直列，从而垂直转移通过读出栅部分(未示出)从各传感器单元11读出的信号电荷。
就这一图像俘获区14而言，传感器单元11，例如，由PN结光二极管构成。
通过施加至读出栅部分12的读出脉冲XSG读出存储在传感器单元11内的信号电荷，在下文中将对读出脉冲XSG予以说明。
由(例如)四相垂直转移时钟ΦV1到ΦV4对垂直CCD 13进行转移驱动，垂直CCD 13在水平消隐期的一部分内沿垂直方向按顺序每次转移一部分读出信号电荷，所述的一部分读出信号电荷对应于一个扫描行(一行)。
就垂直CCD 13而言，起着第一相和第三相作用的转移电极还起着读出栅部分12的栅电极的作用。因此，在四相垂直转移时钟ΦV1到ΦV4中，将起着第一相作用的转移脉冲ΦV1和起着第三相作用的转移脉冲ΦV3设为采用低电平、中电平和高电平的三个值，起着第三值作用的高电平脉冲变成了提供给读出栅部分12的读出脉冲XSG。
在图中将水平CCD 15设置在图像俘获区14的下侧。依次将相对于一行的信号电荷从多个垂直CCD 13转移到这一水平CCD 15。
例如，以二相水平转移时钟ΦH1和ΦH2对水平CCD 15进行转移驱动，水平CCD 15在跟随水平消隐期的水平扫描周期内沿水平方向顺次转移信号电荷，所述信号电荷相当于从多个垂直CCD 13转移的一行。
水平CCD 15的转移目的地(destination)的端部设有(例如)电荷电压转换单元16，所述电荷电压转换单元16具有浮动扩散放大器构造。
电荷电压转换单元16依次将由水平CCD 15水平转移的信号电荷转化为电压信号，并将其输出。这一电压信号经过输出电路(未示出)，随后从输出端子17输出至外部，所述输出为对应于来自物体的光的入射量的CCD输出。
在半导体基板(下文简称基板)18上形成上述传感器单元11、读出栅部分12、垂直CCD 13、水平CCD 15和电荷电压转换单元16等。由此构造出了采用行间转移法的CCD图像俘获装置10。
用于驱动CCD图像俘获装置10的四相垂直转移时钟ΦV1到ΦV4和二相水平转移时钟ΦH1和ΦH2是由定时发生电路19生成的。
通过形成于基板上的端子(焊盘)22-1到22-4将四相垂直转移时钟ΦV1到ΦV4提供给垂直CCD 13。通过端子23-1和23-2将二相水平转移时钟ΦH1和ΦH2提供给水平CCD 15。
除了这些转移时钟外，定时发生电路19还生成其他各种类型的定时信号，例如用于推扫存储在传感器单元11内的信号电荷的快门脉冲ΦSUB。
此外，在基板18上形成偏压发生电路20，其生成用于对基板18进行偏置的偏压(下文称为基板偏压)Vsub。
通过构成箝位电路21的NPN晶体管Q11将由这一偏压发生电路20产生的基板偏压Vsub施加至基板18。在下文中将对基板偏压Vsub的作用予以详细说明。此外，在基板18上形成连接端子24和26。
将晶体管Q11的基极连接至偏压发生电路20的输出，将其发射极连接至端子24，由其集电极将基板偏压Vsub提供给基板18。
通过基板端子24将晶体管Q11的发射极连接至电阻元件R11的一端，将电阻元件R11的另一端连接至地GND(参考电势)，将其集电极连接至电源电势VDD。
将端子24与电阻元件R11的一端之间的连接点(节点)ND11连接至耦合电容器C11的第一电极，将电容器C11的第二电极连接至定时发生电路19的快门脉冲ΦSUB的输出端子。
此外，就本实施例而言，将端子25连接至晶体管Q11的基极，将端子25连接至基板偏压控制电路26。基板偏压控制电路26包括基板偏压调制功能和用于降低箝位电路21的电流以防止在长时曝光模式下产生热点的控制功能。
在下文中将描述基板偏压控制电路26的构造和功能。
偏压发生电路20、箝位电路21、电阻元件R11、电容器C11和基板偏压控制电路26构成了基板偏压置位电路30。
图5是示出了传感器单元11附近沿基板深度方向的构造的截面图。
在图5中，例如，在N型基板18的表面上形成P型阱区31。在阱区31的表面上形成N+型信号电荷存储区32，并在其上进一步形成P+型空穴存储区33，由此形成具有所谓的HAD(空穴存储二极管)构造的传感器单元11。
存储在传感器单元11内的信号电荷e的电荷量由溢出势垒OFB的势垒高度决定，所述溢出势垒OFB由P型阱区31构成。换言之，这一溢出势垒OFB用于确定存储在传感器单元11内的饱和信号电荷量Qs，在存储电荷量超过这一饱和信号电荷量Qs的情况下，对应于超过量的电荷将跨越势垒，从而被推扫至基板18一侧。
于是，形成了具有所谓的垂直型溢漏构造的传感器单元11。就垂直型溢漏构造而言，基板18起着溢漏的作用。就传感器单元11而言，饱和信号电荷量Qs由装置的S/N特性和垂直CCD 13的处理电荷量等决定，但是制造的不规则性将导致溢出势垒OFB的电势的不规则性。可以由溢漏偏压，即上述基板偏压Vsub控制溢出势垒OFB的电势。
在传感器单元11的横向内，经由构成读出栅部分12的P型区34形成N+型信号电荷转移区35和P+型沟道截断环区36在信号电荷转移区35的下面形成P+型杂质散布区37，其用于防止涂片(smear)部件受到污染。此外，经由栅极绝缘膜38在信号电荷转移区35上形成(例如)由多晶硅构成的转移电极39，由此形成垂直CCD 13。就转移电极39而言，位于P型区34之上的部分还起着读出栅部分12的栅电极的作用。
经由层间膜40在垂直CCD 13之上形成Al(铝)光屏蔽膜41，并使其覆盖转移电极39。按照传感器单元11对这一Al光屏蔽膜41进行有选择的蚀刻清除，光L经由通过这一清除形成的开口42从外部射入到传感器单元11内。如上所述，相基板18施加用于确定存储在传感器单元11内的信号电荷量，即用于确定溢出势垒OFB的电势的基板偏压Vsub。
考虑到与各装置的制造不规则性伴生的传感器单元11内的溢出势垒OFB的电势不规则性，针对图4所示的基板偏压发生电路20中的每一芯片，将基板偏压Vsub设为最适当的值，在晶体管Q11内所述基板偏压Vsub将受到阻抗变换，其后被提供至基板18。
如上所述，这一晶体管Q11也连同基板偏压发生电路20一起形成于基板18上。
另一方面，在进行电子快门操作时由定时发生电路19产生的快门脉冲ΦSUB在电容器C11内受到直流剪切，随后将其通过端子24施加至晶体管Q11的发射极。
如上所述，晶体管Q11构成了箝位电路21，其用于将快门脉冲ΦSUB的低电平箝定为基板偏压Vsub的直流电平。
在下文中将对基板偏压控制电路26的构造实例予以说明。如下所述的外部基板偏压控制电路具有防止产生热点的功能单元。
图6是示出了根据本实施例的基板偏压控制电路的第一构造实例的电路图。
图6中的基板偏压控制电路26A包括NPN晶体管Q21、PNP晶体管Q22、电阻元件R21、R22和R23、二极管D21和电容器C21。
将晶体管Q21的发射极连接至地GND，将其基极连接至电阻元件R21的一端，将电阻元件R21的另一端连接至基板电压控制信号VsubCont的输入端子，将晶体管Q21的集电极连接至电阻元件R22的一端。将电阻元件R22的另一端连接至晶体管Q22的基极、基板端子25和电容器C21的第一电极，将电容器C22的第二电极连接至地GND。
将晶体管Q22的集电极连接至地GND，将其发射极连接至电阻元件R23的一端和二极管D21的阳极，将电阻元件R23的另一端连接至电源电势VDD。将二极管D21的阴极连接至基板端子24(节点ND11)。
在这些部件当中，晶体管Q22、电阻元件R23和二极管D21构成了内置箝位电路21的电流降低部分261。
就基板偏压控制电路26A而言，通过电阻元件R21将从外部提供的基板电压控制信号VsubCont施加至晶体管Q21的基极。
如上所述，将这一晶体管Q21的发射极接地，将其集电极通过电阻元件R22连接至端子25。端子25与双极晶体管Q11的基极连接。晶体管Q21以及电阻元件R21和R22构成了驱动系统262，其用于在基板电压控制信号VsubCont的基础上使基板偏压Vsub暂时降低。
具体而言，就这一驱动系统262而言，当基板电压控制信号VsubCont为低电平时，晶体管Q21处于截止状态，从而通过晶体管Q11将基板偏压发生电路20内产生的基板偏压Vsub照原样施加至基板18。
另一方面，当基板电压控制信号VsubCont变为高电平时，双极晶体管Q21变为导通状态，晶体管Q11的基极通过电阻元件R22接地，因此，降低了基板偏压发生电路20内产生的基板偏压Vsub，所降低的电势对应于电阻器R22的电阻值。
在其内内置了CCD的构成基板偏压置位电路30的箝位装置为诸如本实施例所示的NPN晶体管(或PN二极管)时，电流降低部分261控制Vsub与中间输出Csub之间的差值小于晶体管Q11的VF(基极与发射极之间的电压)。
具体而言，将PNP晶体管Q22的射极跟随器电路构造为用于提高电压的预驱动器(pre-driver)，并将其输入(基极)连接至中间输出Csub端子25。
将负载电阻元件R23设为相当于其内内置了CCD的偏置电路的中间输出Csub的输出阻抗，由此可以保持负载对各种变化的耐受性。
将这一预驱动器输出预PN二极管D21连接，将其N侧连接至CCD的Vsub端子24。
因而，平衡了PNP晶体管Q22的基极与发射极之间的电压VBE和PN二极管D21的正向电压Vf，中间输出Csub的电压通常与基板偏压Vsub保持一致，其防止了电流流入内置箝位电路21，还防止了产生热点。
图7是示出了根据本实施例的基板偏压控制电路的第二构造实例的电路图。
图7中的第二构造实例与图6中的第一构造实例之间的差异在于，将用于VBE校正的电阻元件R24连接于PNP晶体管Q22的基极和地GND之间。
就第一构造实例而言，可以观察到基板偏压Vsub提高了。
因此，就第二构造实例而言，采用了偏压发生电路20的输出阻抗Zo，并且将负载电阻元件R24连接至中间输出Csub，由此提供用于降低Vsub电压的电路。
换言之，就第二构造实例而言，在内部箝位装置的输入电压端子中间输出Csub内插入负载电路(装置)，其相当于预驱动器的电压的增大，由此降低电压，从而使起着其输出作用的基板电压Vsub返回至初始设定值。
图8是示出了根据本实施例的基板偏压控制电路的第三构造实例的电路图。
图8中的第三构造实例与图6中的第一构造实例之间的区别在于，在电阻元件R23的另一端与电源电势VDD之间提供起着开关作用的PNP晶体管Q23，并提供控制电路2611，其用于仅当处于长时曝光模式时导通起着开关作用的这一晶体管Q23，从而激励电流降低部分261C。
控制电路2611包括NPN晶体管Q24以及电阻元件R25和R26。
将晶体管Q24的发射极连接至地GND，将其基极连接至电阻元件R25的一端，将电阻元件R25的另一端连接至长时曝光信号开关SW的输入端子，将晶体管Q24的集电极连接至电阻元件R26的一端。将电阻元件R26的另一端连接至晶体管Q24的基极。
图9是图7中的电路的时序图。在图9中，(A)示出了机械快门的操作状态，(B)示出了电子快门脉冲ΦSUB，(C)示出了垂直转移时钟ΦV，(E)示出了长时曝光信号SW。
例如，在顾虑功耗增大的情况下，采用第三构造实例，从而惟独在长时曝光周期内激励外部电路。
将NPN开关晶体管Q24连接至充当外部预驱动器的PNP射极跟随器的接地部分，同时还采用电平移动电路执行逻辑电平的控制，由此与长时曝光信号SW的转换时序同步仅在机械快门曝光周期内激励外部电路。
换言之，就第三构造实例而言，在包括长时曝光周期的不施加基板脉冲的周期内导通开关，由此防止电流流入内置箝位晶体管Q11。
就这一第三构造实例而言，在某种程度上增大了电路规模，但是除了长时曝光周期外并未提高电功率，因此，未缩短电池寿命。
在大多数情况下，在黑暗中执行长时曝光，因而降低了由外部电路导致的Vsub的增大引发问题的几率。
然而，但是，如果需要对这一点予以改进，那么可以同时采用根据第二构造实例的技术，其中，在中间输出Csub内插入负载电阻，或者在长时曝光信号SW的同时调制用于Vsub的调制的最初存在的基板电压控制信号VsubCont，由此能够保持或降低Vsub电压。
图10是示出了根据本实施例的基板偏压控制电路的第四构造实例的电路图。
图11是图10中的电路的时序图。在图11中，(A)示出了机械快门的操作状态，(B)示出了电子快门脉冲ΦSUB，(C)示出了垂直转移时钟ΦV，(E)示出了长时曝光信号SW。
就第四构造实例而言，关于改善电路规模和电能消耗二者的方法，采用了一种利用垂直CCD驱动驱动器的方法。
就采用了长时曝光信号SW这一点而言，第四构造实例与第三构造实例相同(但是反转了极性)，但是第四构造实例采用了利用大幅度时钟导通/截止的(例如)介质压缩MOS型开关元件31，而不是采用外部预驱动器和外部箝位二极管。
在就垂直CCD驱动驱动器40而言，最初保留了一个沟道的情况下，唯一需要做的就是添加MOS开关元件31，并且使MOS开关31即使在长时曝光周期内也导通，因此，几乎没有增大作为低功率的直流功率。
然而，必须确保MOS元件31的阈值电压Vgs(栅极和源极之间的电压)，在Vsub给定值接近电源电压VDD的情况下，存在Vgs可能不足的问题。
在这种情况下，在开始曝光的同时调制基板电压控制信号VsubCont，由此能够降低源极电压Vs，从而使电压Vgs获得增益。
图12是示出了根据本实施例的基板偏压控制电路的第五构造实例的电路图。
图12中的第五构造实例与图10中的第四构造实例之间的区别在于，在MOS开关31的源极和地GND之间提供NPN开关晶体管Q25，将利用逆变器32反转长时曝光信号SW获得的信号施加至晶体管Q25的基极。
在这种情况下，在开始曝光的同时降低源极电压Vs，由此能够使电压Vgs获得增益。
如上所述，提供了一种基板偏压控制电路，例如如第一到第五构造实例所示，凭借其能够获得下述优点：
1.能够彻底防止在长时曝光时产生热载流子和荧光，其消除了在黑暗中俘获固定图形图像的必要性，由此提高了照相机的响应。
2.随着特定长周期内的响应的提高，即使在黑暗中执行固定图形的差值俘获时，也能够提高其精确度，以降低残留的热点噪声。所述残留的噪声是由长周期内的温度漂移等引起的。
3.能够改善快门拍摄(Bulb shooting)以及任意曝光周期内拍摄的图像(取消了差异校正)等。
图13是采用根据本实施例的具有上述构造的固态图像俘获装置作为图像俘获装置的根据本发明实施例的照相机的示意性构造图。
在图13的照相机50中，来自物体(未示出)的光通过诸如透镜51和机械快门52的光学系统进入CCD固态设备53的图像俘获区。机械快门52用于阻挡光进入CCD固态图像俘获装置的图像俘获区，并决定曝光周期。
就CCD固态图像俘获装置53而言，采用了根据上述实施例(图4)CCD固态图像俘获装置。
采用CCD驱动电路54驱动这一CCD固态图像俘获装置53，所述CCD驱动电路54包括上述定时发生电路19、驱动系统等。
在作为下一级的信号处理电路55内对CCD固态图像俘获装置53的输出信号进行各种类型的信号处理，例如自动白平衡调整等，随后将其作为图像俘获信号引至外部。系统控制器56执行机械快门52的开启/关闭控制、CCD驱动电路54的控制、信号处理电路55的控制等。
就这一照相机50而言，首先，在按下快门(未示出)时，响应于此产生触发脉冲TRIG，其脉冲宽度为几毫秒，在其周期内将产生几个快门脉冲ΦSUB，因而所有的传感器单元11的信号电荷将被推扫到基板18上。接下来，在某一曝光周期过去之后，机械快门52关闭，之后，例如，变换至所有像素的读取周期，其中利用帧读出器读出所有像素的信号电荷。
就这一所有像素读取周期而言，首先，通过垂直CCD 13的高速转换器驱动推扫垂直CCD 13内的电荷。接下来，与垂直转移时钟ΦV1上的读出脉冲XSG的上升沿同步，读出第一区段(field)内的每一像素的信号电荷。在读出了第一区段内的信号电荷之后，再次通过高速转移驱动推扫垂直CCD 13内的电荷，接下来，与垂直转移时钟ΦV3上的读出脉冲XSG的上升沿同步，读出第二区段的每一像素的信号电荷。
接下来，打开机械快门52，并变换至高速图像俘获周期。就这一高速图像俘获周期而言，执行各种类型的自动控制，例如，在监视器上反映被俘获的图像的监视、通过控制光圈(未示出)的张开程度调整曝光的自动光圈控制、通过控制在透镜51的光轴方向内的位置调整焦点的自动聚焦控制、调整白平衡的自动白平衡控制等。
此外，在执行长曝光模式时，就基板偏压控制电路26的电流降低部分261而言，在构成基板偏压设定电路30的内置了CCD的箝位电路21为诸如本实施例所示的NPN晶体管(或PN二极管)时，执行控制，使得Vsub的中间输出Csub与晶体管Q11的VF(基极与发射极之间的电压)之间的差值小。
因而，校正了PNP晶体管Q22的基极与发射极之间的电压VBE，平衡了PN二极管D21的正向电压Vf，中间输出Csub的电压几乎与基板偏压Vsub保持一致，其防止了电流流入内置箝位电路21，还防止了产生热点。
这里的照相机采用了上述包括基板偏压控制电路的固态图像俘获装置，因而能够在长时曝光时彻底防止热载流子和荧光的产生，其消除了在黑暗中俘获固定图形图像的必要性，由此提高了照相机的响应。
此外，随着特定长周期内的响应的提高，即使在黑暗中执行固定图形的差值俘获时，也能够提高其精确度，以降低残留的热点噪声。
此外，能够改善在任意曝光周期内拍摄时获得的图像(取消了差异校正)，例如快门拍摄(bulb shooting)时的图像。
图16是示出了根据本发明的本实施例的固态图像俘获装置的构造实例的示意图。
根据本实施例的固态图像俘获装置10处于(例如)根据行间转移法应用CCD传感器的情况。
沿列(垂直)方向和行(水平)方向按照矩阵形式排列图16中的固态图像俘获装置10。图像俘获区113由多个传感器单元(光电转换元件)11和多个垂直转移寄存器112构成，所述传感器单元用于将入射光转化为电荷量对应于其光量的信号电荷，并存储所述电荷，将所述垂直转移寄存器提供给这些感传器单元11的每一垂直列，从而垂直转移通过读出栅部分(未示出)从各感传器单元11读出的信号电荷。
就这一图像俘获区113而言，传感器单元11，例如，由PN结光二极管构成。
由(例如)四相垂直转移脉冲ΦV1到ΦV4对垂直转移寄存器112进行转移驱动，垂直转移寄存器112在水平消隐期的一部分内沿垂直方向按顺序每次转移一部分从各传感器单元11读出的信号电荷，所述的一部分信号电荷对应于一个扫描行(一行)。
在图中，将水平水平转移寄存器114设置在图像俘获区113的下侧。将相对于一行的信号电荷从多个垂直转移寄存器112的每一个顺次转移至这一水平转移寄存器114。
以三相水平转移脉冲(驱动脉冲)HΦ1、HΦ2和HΦ3以及最后转移脉冲LHΦ1对水平转移寄存器114进行转移驱动，水平转移寄存器114在跟随水平消隐期的水平扫描周期内沿水平方向顺次转移信号电荷，所述信号电荷相当于从多个垂直转移寄存器112转移的一行。
水平转移脉冲(驱动脉冲)HΦ1、HΦ2和HΦ3以及最后转移脉冲LHΦ1为驱动脉冲，其采取了第一电平(本实施例中为低电平)和第二电平(本实施例中为高电平)。
注意，这里，示出了三相驱动方法作为例子，但是本发明也适用于除了三相以外的多相驱动(四相等)。
就水平转移寄存器114的构造而言，可以采用用于垂直转移寄存器等的三相驱动构造。例如，由起着驱动单元作用的定时信号发生器115生成四相垂直转移脉冲VΦ1到VΦ4、三相水平转移脉冲HΦ1到HΦ3以及最后转移脉冲LHΦ1等。
例如，水平转移寄存器114的转移目的地一侧的端部设有(例如)电荷探测单元116，所述电荷探测单元116具有浮动扩散放大器构造。
电荷探测单元116由浮动扩散区(FD)118、复位漏极(RD)119和复位栅极(RG)120构成，浮动扩散区118用于存储通过水平输出栅部分117从水平转移寄存器114提供的信号电荷，复位漏极119用于释放信号电荷，复位栅极120设置于浮动扩散区118和复位漏极119之间。
就这一电荷探测单元116而言，利用信号电荷的探测周期，向复位漏极119施加预定的复位漏电压VRD，向复位栅极120施加复位脉冲RGΦ。
接下来，将存储在浮动扩散区118内的信号电荷转化信号电压，并将其作为输出信号CCDout经由输出电路121引至，例如，未示出的CDS(相关二次抽样)电路。
在下文中将对由水平转移寄存器114、复位栅极120等构成的根据本实施例的电荷转移装置的水平转移驱动系统予以详细说明。
图17是根据本实施例的三相驱动方法的对转移电极的脉冲供应状态的简化截面图。
图18是示出了根据本实施例的水平转移驱动系统的等效电路的示意图。
图19是示出了根据本实施例的水平转移驱动系统的各脉冲的时序关系的示意图。在图19中，(A)示出了水平转移脉冲HΦ1(第一相转移脉冲)，(B)示出了水平转移脉冲HΦ2(第二相转移脉冲)，(C)示出了水平转移脉冲HΦ3(第三相转移脉冲)，(D)示出了最后转移脉冲LHΦ1，(E)示出了复位脉冲RGΦ1，(F)示出了输出信号CCDout。
就本实施例而言，如图17和图18所示，从水平输出栅部分117的栅电极122开始按顺序排列转移电极123到127。
将栅电极122连接至输出栅脉冲OG的供应线131，将转移电极123和124共同连接至最后转移脉冲LHΦ1的供应线(供应线路)132，将转移电极125连接至水平转移脉冲HΦ3的供应线(供应线路)133，将转移电极126连接至水平转移脉冲HΦ2的供应线(供应线路)134，将转移电极127连接至水平转移脉冲HΦ1的供应线(供应线路)135。
就根据本实施例的电荷转移装置而言，采用了三相(或不少于三相的多相驱动)驱动方法，其中，对于每一低电平周期仅有一相，并且沿转移方向按顺序输出其低电压。
就本实施例而言，如图19中的(A)到(C)所示，在水平转移脉冲HΦ1处于低电平的周期内，使水平转移脉冲HΦ2和HΦ3保持高电平。类似地，在水平转移脉冲HΦ2处于低电平的周期内，使水平转移脉冲HΦ1和HΦ3保持高电平。此外，在水平转移脉冲HΦ3处于低电平的周期内，使水平转移脉冲HΦ1和HΦ2保持高电平。
换言之，就三相驱动而言，只将一种水平转移脉冲设为低电平。出于以下原因使用了这种构造。
就通常的多相驱动而言，根据转移和存储操作，在至少一个栅极处于低电平的状态下，另一栅极的状态变为转移，因此存在至少两个栅极处于低电平的周期。就这样的多相顺次驱动而言，增大了变换部分，因而用于执行信号抽样的水平CCD包括串扰噪声问题。
因此，根据本实施例，就多相驱动而言，变换部分发生重叠，因而对于水平转移脉冲处于低电平的每一周期仅有一相。
根据这种配置，降低了变换的数量，并采用了在信号抽样部分无变换的驱动定时，由此避免了串扰噪声，并且能够将多个栅极变为高电平，由此能够提高处理电荷量。
这时，沿转移方向按顺序使电压变为低电平的栅极输出，由此能够执行CCD转移驱动。
此外，就本实施例而言，如图17所示，将处于水平转移的最后一级的转移电极(栅极)123和124连接至独立线路132，并且如图19中的(D)所示，将施加至最后一级转移电极(栅极)的最后转移脉冲LHΦ1的占空比设为50％。
如上所述，就本实施例而言，变换部分发生重叠，因而，在水平转移脉冲处于低电平的每一周期内仅有一相，但是在这种情况下，如果这一低电平周期变窄，那么由于浮动扩散区变窄，无法确保足够的转移周期，可能具有降低最后一级栅极的转移效率的问题，因而妨碍的速度的提高。
因此，在要求提高速度的情况下，仅将最后一级栅极与其他栅极隔开，并将施加至这一栅极的最后转移脉冲设为具有50∶50的占空比，由此能够确保对浮动扩散区FD的转移时间。
注意，同时可以采用这样一种方案，其中，将这一最后一级配置为具有存储转移构造，这样，即使前一级提前变为高电平，也能够防止反向电流流动。
因而，在必须尽可能确保最后一级的转移效率和处理电荷量的情况下，仅提高最后一级的最后转移脉冲LHΦ1的幅度，并使施加至转移级的水平转移脉冲HΦ1到HΦ3保持低幅(就多相而言，最开始的处理电荷量最大)，由此能够提供低功率高动态范围水平寄存器，并且在DSC的活动图像或高灵敏度模式下，易于处理像素的添加。最后一级变为了小区域，因而，即使提高了幅度，功耗也小，而且对速度增大造成的影响也小。
就本实施例而言，将施加至转移级的水平转移脉冲HΦ1到HΦ3的驱动幅度设为小于最后一级的最后转移脉冲LHΦ1的驱动幅度。
例如，将复位脉冲RGΦ1和最后转移脉冲LHΦ1设为3.3V左右，将施加至转移级的水平转移脉冲HΦ1到HΦ3设为1.9V左右。
此外，就本实施例而言，在图19的(A)到(F)中的虚线<1>所示的周期内，形成一种布局，其中，将施加至最后一级的最后转移脉冲LHΦ1的上升沿trL设为慢于施加至转移级的水平转移脉冲HΦ1的上升沿tr1，并且水平转移脉冲HΦ2的上升沿tr2的变换部分重叠到了复位脉冲RGΦ内，由此避免了在P相位抽样周期内产生串扰噪声，所述水平转移脉冲HΦ2的上升沿tr2面对水平转移脉冲HΦ3的下降沿tf3，水平转移脉冲HΦ3施加至比施加至最后一级栅极的最后转移脉冲LHΦ1靠前一级的栅极上。
此外，就本实施例而言，在如图19中的虚线<2>所示的周期内，在施加至最后一级栅极的最后转移脉冲LHΦ1的下降沿tfL部分处，使水平转移脉冲HΦ1的下降沿tf1和水平转移脉冲HΦ3的上升沿tr3发生变换，由此避免对数据相位(D相位)产生串扰噪声，其中水平转移脉冲HΦ1施加至转移级，水平转移脉冲HΦ3施加至比施加至最后一级栅极的最后转移脉冲LHΦl靠前一级的栅极上。
此外，就本实施例而言，在如图19的虚线<3>所示的周期内，就施加至在D相位抽样点发生变换的转移级的水平转移脉冲HΦ1到HΦ3而言，利用了由其互补(complementary)特性导致的抵消效果，由此降低了串扰噪声。
就图19中的<3>所示的例子而言，以互补的方式(并行同步)执行水平转移脉冲HΦ1的上升沿tr1的上升变换和水平转移脉冲HΦ2的下降边tf的上升变换。
因而，在水平转移脉冲HΦ1的上升沿tr1进行上升变换时产生的噪声与在水平转移脉冲HΦ2的下降沿tf2进行上升变换时产生的噪声相互抵消，由此降低了串扰噪声。
图20是示出了根据本实施例的三相驱动方法的驱动定时和与之对应的电势变换状态的示意图。
将参考图20描述采用了根据本实施例的三相驱动方法的水平转移驱动系统的操作。
就时间点t1和t2而言，将低电平水平转移脉冲HΦ1施加至转移电极127，将高电平水平转移脉冲HΦ2施加至转移电极126，将高电平水平转移脉冲HΦ3施加至转移电极125，将低电平最后转移脉冲LHΦ1施加至位于最后一级的转移电极123和124。这时，将复位脉冲RGΦ设为低电平。
这时，将有待转移的信号电荷CRG1存储在对应于转移电极125和126的形成位置的区域内。
就时间点t5而言，施加至转移电极127的水平转移脉冲HΦ1从低电平变换为高电平，与此同时，施加至转移电极126的水平转移脉冲HΦ2从高电平变换为低电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持低电平。这时，使复位脉冲RGΦ保持低电平。
这时，将有待转移的信号电荷CRGl仅存储在对应于转移电极125的形成位置的区域内，接下来将有待转移的信号电荷CRG2仅存储在对应于转移电极127的形成位置的区域内。
就时间点t6而言，施加至转移电极127的水平转移脉冲HΦ1保持高电平，施加至转移电极126的水平转移脉冲HΦ2保持低电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1从低电平变换为高电平。这时，复位脉冲RGΦ从低电平变换为高电平。接下来，输出CCDout变换为比P相位电平更高的电平。
这时，开始将有待转移的信号电荷CRG1从对应于转移电极125的形成位置的区域转移到对应于最后一级电极123的形成位置的区域。此外，接下来将有待转移的信号电荷CRG2存储在对应于转移电极127的形成位置的区域内。
就时间点t7而言，施加至转移电极127的水平转移脉冲HΦ1保持高电平，施加至转移电极126的水平转移脉冲HΦ2保持低电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持高电平。这时，使复位脉冲RGΦ保持高电平，使输出CCDout保持高于P相位电平的电平。
这时，将有待转移的信号电荷CRG1从对应于转移电极125的形成位置的区域转移并存储到对应于最后一级电极123的形成位置的区域内。此外，接下来将有待转移的信号电荷CRG2存储在对应于转移电极127的形成位置的区域内。
就时间点t8而言，施加至转移电极127的水平转移脉冲HΦ1保持高电平，施加至转移电极126的水平转移脉冲HΦ2从低电平变换为高电平，与此同时，施加至转移电极125的水平转移脉冲HΦ3从低电平变换为高电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持高电平。这时，使复位脉冲RGΦ保持高电平，使输出CCDout保持高于P相位电平的电平。
这时，接下来将有待转移的信号电荷CRG1转移并存储在对应于最后一级电极123的形成位置的区域内。此外，接下来，将有待转移的信号电荷CRG2存储在对应于转移电极127和126的形成位置的区域内。
就时间点t9而言，施加至转移电极127的水平转移脉冲HΦ1保持高电平，施加至转移电极126的水平转移脉冲HΦ2保持高电平，施加至转移电极125的水平转移脉冲HΦ3保持低电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持高电平。这时，复位脉冲RGΦ从高电平变换至低电平，输出CCDout变换至P相位电平。
这时，接下来将有待转移的信号电荷CRG1转移并存储在对应于最后一级电极123的形成位置的区域内。此外，接下来，将有待转移的信号电荷CRG2存储在对应于转移电极127和126的形成位置的区域内。
就时间点t11而言，施加至转移电极127的水平转移脉冲HΦ1从高电平变换至低电平，施加至转移电极126的水平转移脉冲HΦ2保持高电平，在水平脉冲HΦ1变换至低电平的同时施加至转移电极125的水平转移脉冲HΦ3从低电平变换为高电平，与此同时，施加至最后一级电极123和124的最后转移脉冲LHΦ1从高电平变换至低电平。这时，复位脉冲RGΦ保持低电平，输出CCDout从P相位电平变换至D相位电平。
这时，将有待转移的信号电荷CRG1转移并存储到对应于超出充当输出栅的电极122的位置的区域内。此外，接下来，将有待转移的信号电荷CRG2存储在对应于转移电极126和125的形成位置的区域内。
此外，就时间点t14而言，施加至转移电极127的水平转移脉冲HΦ1从低电平变换为高电平，与此同时，施加至转移电极126的水平转移脉冲HΦ2从高电平变换为低电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平不变，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持低电平。这时，复位脉冲RGΦ保持低电平，输出CCDout保持D相位电平。
这时，将有待转移的信号电荷CRG1转移并存储到对应于超出充当输出栅的电极122的位置的区域内。此外，接下来将有待转移的信号电荷CRG2存储在对应于转移电极125的形成位置的区域内。
就时间点t15而言，施加至转移电极127的水平转移脉冲HΦ1保持高电平，施加至转移电极126的水平转移脉冲HΦ2保持低电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平不变，施加至最后一级电极123和124的最后转移脉冲LHΦ1从低电平变换为高电平。这时，复位脉冲RGΦ从低电平变换至高电平，输出CCDout从D相位电平变换至高于P相位电平的电平。
这时，开始将有待转移的信号电荷CRG2从对应于转移电极125的形成位置的区域转移到对应于最后一级电极123的形成位置的区域。接着，将前一信号电荷CRG1转移至充当下一级的CDS电路。
就时间点t16而言，施加至转移电极127的水平转移脉冲HΦ1保持高电平，施加至转移电极126的水平转移脉冲HΦ2保持低电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平不变，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持高电平。这时，使复位脉冲RGΦ保持高电平，使输出CCDout保持高于P相位电平的电平。
这时，将有待转移的信号电荷CRG2从对应于转移电极125的形成位置的区域转移并存储到对应于最后一级电极123的形成位置的区域内。
就时间点t17而言，施加至转移电极127的水平转移脉冲HΦ1保持高电平，施加至转移电极126的水平转移脉冲HΦ2从低电平变换为高电平，与此同时，施加至转移电极125的水平转移脉冲HΦ3从高电平变换为低电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持高电平。这时，使复位脉冲RGΦ保持高电平，使输出CCDout保持高于P相位电平的电平。
这时，接下来将有待转移的信号电荷CRG2转移并存储在对应于最后一级电极123的形成位置的区域内。
就时间点t18而言，施加至转移电极127的水平转移脉冲HΦ1保持高电平，施加至转移电极126的水平转移脉冲HΦ2保持高电平，施加至转移电极125的水平转移脉冲HΦ3保持低电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持高电平。这时，复位脉冲RGΦ从高电平变换至低电平，输出CCDout变换至P相位电平。
这时，接下来将有待转移的信号电荷CRG2转移并存储在对应于最后一级电极123的形成位置的区域内。
接下来，就时间点t20而言，施加至转移电极127的水平转移脉冲HΦ1从高电平变换至低电平，施加至转移电极126的水平转移脉冲HΦ2保持高电平，在水平脉冲HΦ1变换至低电平的同时施加至转移电极125的水平转移脉冲HΦ3从低电平变换为高电平，与此同时，施加至最后一级电极123和124的最后转移脉冲LHΦ1从高电平变换至低电平。此时，复位脉冲RGΦ保持低电平，输出CCDout从P相位电平变换至D相位电平。
这时，将有待转移的信号电荷CRG2转移并存储到对应于超出充当输出栅的电极122的位置的区域内。
注意，这里，将三相驱动方法作为例子进行了说明，但是本发明也适用于除了三相以外的多相，例如，四相驱动方法。
图21是示出了根据本实施例的四相驱动方法的驱动定时和与之对应的电势变换状态的示意图。
在下文中，将参考图21描述采用了根据本实施例的四相驱动方法的水平转移驱动系统的操作。
注意，就四相驱动方法的转移级的水平转移脉冲而言，除了水平转移脉冲HΦ1到HΦ3外，还采用水平转移脉冲HΦ4，在转移电极124和转移电极125之间形成向其上施加水平转移脉冲HΦ4的转移电极128。
而且，在这种情况下，就转移级的水平转移脉冲而言，在水平转移脉冲HΦ1到HΦ4当中，只能在预定周期内将一种水平转移脉冲设为低电平。
就时间点t1和t2而言，将高电平水平转移脉冲HΦ1施加至转移电极127，将高电平水平转移脉冲HΦ2施加至转移电极126，将高电平水平转移脉冲HΦ3施加至转移电极125，将低电平水平转移脉冲HΦ4施加至转移电极128，将低电平最后转移脉冲LHΦ1施加至最后一级电极123和124。这时，将复位脉冲RGΦ设为低电平。
这时，将有待转移的信号电荷CRG11存储在对应于转移电极125、126和127的形成位置的区域内。
就时间点t3而言，施加至转移电极127的水平转移脉冲HΦ1从高电平变换至低电平，施加至转移电极126的水平转移脉冲HΦ2保持高电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平，在施加至转移电极127的水平转移脉冲HΦ1变换至低电平的同时施加至转移电极128的水平转移脉冲HΦ4从低电平变换至高电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持低电平。这时，使复位脉冲RGΦ保持低电平。
接下来，就时间点t4而言，施加至转移电极127的水平转移脉冲HΦ1保持低电平，施加至转移电极126的水平转移脉冲HΦ2保持高电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平，施加至转移电极128的水平转移脉冲HΦ4保持高电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持低电平。这时，使复位脉冲RGΦ保持低电平。
这时，将有待转移的信号电荷CRG11存储在对应于转移电极128、126和127的形成位置的区域内。
就时间点t5而言，施加至转移电极127的水平转移脉冲HΦ1从低电平变换至高电平，与此同时，施加至转移电极126的水平转移脉冲HΦ2从高电平变换至低电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平，施加至转移电极128的水平转移脉冲HΦ4保持高电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持低电平。这时，使复位脉冲RGΦ保持低电平。
接下来，就时间点t6而言，施加至转移电极127的水平转移脉冲HΦ1保持高电平，施加至转移电极126的水平转移脉冲HΦ2保持低电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平，施加至转移电极128的水平转移脉冲HΦ4保持高电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持低电平。这时，使复位脉冲RGΦ保持低电平。
这时，将有待转移的信号电荷CRG11存储在对应于转移电极128和125的形成位置的区域内。
就时间点t7而言，施加至转移电极127的水平转移脉冲HΦ1保持高电平，施加至转移电极126的水平转移脉冲HΦ2保持低电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平不变，施加至转移电极128的水平转移脉冲HΦ4保持高电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1从低电平变换至高电平。这时，复位脉冲RGΦ从低电平变换为高电平。接下来，输出CCDout变换为比P相位电平更高的电平。
这时，开始将有待转移的信号电荷CRG11从对应于转移电极128和125的形成位置的区域转移到对应于最后一级电极123的形成位置的区域内。
就时间点t8而言，施加至转移电极127的水平转移脉冲HΦ1保持高电平，施加至转移电极126的水平转移脉冲HΦ2从低电平变换至高电平，与此同时，施加至转移电极125的水平转移脉冲HΦ3从高电平变换为低电平，施加至转移电极128的水平转移脉冲HΦ4保持高电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持高电平。这时，使复位脉冲RGΦ保持高电平，使输出CCDout保持高于P相位电平的电平。
接下来，就时间点t9而言，施加至转移电极127的水平转移脉冲HΦ1保持高电平，施加至转移电极126的水平转移脉冲HΦ2保持高电平，施加至转移电极125的水平转移脉冲HΦ3保持低电平，施加至转移电极128的水平转移脉冲HΦ4保持高电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持高电平。这时，使复位脉冲RGΦ保持高电平，使输出CCDout保持高于P相位电平的电平。
这时，进一步将有待转移的信号电荷CRG11从对应于转移电极128和125的形成位置的区域转移到对应于最后一级电极123的形成位置的区域内。
就时间点t10而言，施加至转移电极127的水平转移脉冲HΦ1保持高电平，施加至转移电极126的水平转移脉冲HΦ2保持高电平，施加至转移电极125的水平转移脉冲HΦ3从低电平变换为高电平，施加至转移电极128的水平转移脉冲HΦ4从高电平变为低电平，与此同时，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持高电平。这时，复位脉冲RGΦ从高电平变换至低电平，输出CCDout变换至P相位电平。
接下来，就时间点t11而言，施加至转移电极127的水平转移脉冲HΦ1保持高电平，施加至转移电极126的水平转移脉冲HΦ2保持高电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平，施加至转移电极128的水平转移脉冲HΦ4保持低电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持高电平。这时，复位脉冲RGΦ从高电平变换至低电平，使输出CCDout保持P相位电平。
这时，将有待转移的信号电荷CRG11转移并存储在对应于最后一级转移电极123的形成位置的区域内。
就时间点t12而言，施加至转移电极127的水平转移脉冲HΦ1从高电平变换至低电平，施加至转移电极126的水平转移脉冲HΦ2保持高电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平，在水平转移脉冲HΦ1变换至低电平的同时施加至转移电极128的水平转移脉冲HΦ4从低电平变换为高电平，与此同时，施加至最后一级电极123和124的最后转移脉冲LHΦ1从高电平变换至低电平。这时，复位脉冲RGΦ保持低电平，输出CCDout从P相位电平变换至D相位电平。
接下来，就时间点t13而言，施加至转移电极127的水平转移脉冲HΦ1保持低电平，施加至转移电极126的水平转移脉冲HΦ2保持高电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平，施加至转移电极128的水平转移脉冲HΦ4保持高电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持低电平。这时，复位脉冲RGΦ保持低电平，输出CCDout保持D相位电平。
这时，将有待转移的信号电荷CRG11转移并存储到对应于超出充当输出栅的电极122的位置的区域内。
就时间点t14而言，施加至转移电极127的水平转移脉冲HΦ1从低电平变换为高电平，与此同时，施加至转移电极126的水平转移脉冲HΦ2从从高电平变换为低电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平，施加至转移电极128的水平转移脉冲HΦ4保持高电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持低电平。这时，复位脉冲RGΦ保持低电平，输出CCDout保持D相位电平。
接下来，就时间点t15而言，施加至转移电极127的水平转移脉冲HΦ1保持高电平，施加至转移电极126的水平转移脉冲HΦ2保持低电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平，施加至转移电极128的水平转移脉冲HΦ4保持高电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持低电平。这时，复位脉冲RGΦ保持低电平，输出CCDout保持D相位电平。
这时，将有待转移的信号电荷CRG11存储到对应于超出充当输出栅的电极122的位置的区域内。
就时间点t16而言，施加至转移电极127的水平转移脉冲HΦ1保持高电平，施加至转移电极126的水平转移脉冲HΦ2保持低电平，施加至转移电极125的水平转移脉冲HΦ3保持高电平不变，施加至转移电极128的水平转移脉冲HΦ4保持高电平，施加至最后一级电极123和124的最后转移脉冲LHΦ1保持高电平。这时，复位脉冲RGΦ从低电平变换至高电平，输出CCDout从D相位电平变换至高于P相位电平的电平。
这时，将信号电荷CRG11转移至充当下一级的CDS电路。
如上所述，根据本实施例，就用于多相驱动的水平CCD构造而言，在扩大转移脉冲的高电平周期以确保处理电荷量的同时，延迟了瞬变速度，并且部分利用其他转移脉冲和互补特性执行噪声抵消驱动，由此能够实现有关动态范围、转换效率、信号输出周期、高速驱动和降低功率方面的改进。
此外，通过将最后转移脉冲LHΦ1与其他脉冲隔离，防止了对临近浮动扩散区的栅极的脉冲串扰，并且凭借小电容量提高了驱动波形的速度，由此能够提高信号输出速度。此外，转移级的水平转移脉冲HΦ1到HΦ3能够受到低幅的适度瞬变驱动，由此提供了易于获得低功耗的优点。
也就是说，根据本实施例，就用于执行多像素化和提高速度的DSC等而言，将具有最大功耗的水平CCD驱动方法用作三相驱动，将最后一级栅极与其他级栅极隔开，从而使转移级幅度降低，并且采用驱动定时抑制串扰噪声，由此能够同时寻求有关低功耗和速度提高以及高动态范围和噪阻方面的改进。
因而，例如，即使就大尺寸多像素数字单镜头反射式照相机等而言，也能够执行利用液晶监视器的预览。
注意，就上述实施例而言，已经对采用三相驱动方法和四相驱动方法的情况进行了说明，但是，本发明不限于这些驱动方法，可以采用相数不小于五的驱动方法。
而且，在这种情况下，可以在预定周期内仅将一种水平脉冲设为低电平，因此，如上所述，必须执行水平转移脉冲ΦH1到ΦHn(其中，n为不小于五的整数)的定时设置。
此外，就本实施例而言，已经对将本实施例应用于CCD面积传感器的水平转移寄存器的情况进行了说明，但是，可以通过同样的方式将本实施例应用于CCD线性(线)传感器的转移寄存器，而且，不仅可以将其应用于固态图像俘获装置的电荷转移部分，还可以将其应用于诸如CCD等的延迟线的电荷转移部分。因而，能够实现电荷转移部分的低压驱动，并且由此能够实现诸如固态图像俘获装置或延迟线等的装置的电源电压的降低。
现在，将考虑根据本实施例的作为多相驱动的三相驱动方法和四相驱动方法的功耗，其中，采用二相驱动的功耗作为对比实例。
图22是用于说明二相驱动方法的功耗的示意图。
在这种情况下，假设水平转移脉冲HΦ1和HΦ2的幅度为3.45V。
就这一二相驱动方法而言，采用诸如(E)所示的等效电路，其电流消耗为156mW。
图23是用于说明根据本实施例的三相驱动方法的功耗的示意图。
在这种情况下，假设水平转移脉冲HΦ1到HΦ3的幅度为1.9V。
就这一三相驱动方法而言，采用诸如(E)所示的等效电路，其电流消耗为33.3mW。
也就是说，降低了无效幅度，因而能够实现低幅度驱动，由此与二相驱动方法相比将无效幅度从156mW剧降至33.3mW。
图24是用于说明根据本实施例的四相驱动方法的功耗的示意图。
在这种情况下，假设水平转移脉冲HΦ1到HΦ4的幅度为1.9V。
就这一四相驱动方法而言，采用诸如(E)所示的等效电路，其电流消耗为35.3mW。
也就是说，降低了无效幅度，因而能够实现低幅度驱动，由此与二相驱动方法相比将无效幅度从156mW剧降至35.3mW。
因而，就多相位驱动的电功率优点而言，在采用相同的处理电荷量的情况下，从二相到三相的幅度降低使电流消耗从156mW剧降至33.3mW，但是在采用四相驱动的情况下，在方程中不包括由相数增大而引起的栅极之间的电容量的增大，但是H驱动器的流通电流却增大了对应于相数的增加的量，因而与三相驱动相比引起了某种程度的功率增大，例如功率为35.3mW或更高。
因此，从功耗的角度来看，我们认为三相驱动是最有效的驱动。
图13是采用根据本实施例的具有上述构造的固态图像俘获装置作为图像俘获装置的根据本发明实施例的照相机的示意性构造图。
在图13的照相机50中，来自物体(未示出)的光通过诸如透镜51和机械快门52的光学系统进入CCD固态设备53的图像俘获区。机械快门52用于阻挡光进入CCD固态图像俘获装置的图像俘获区，并决定曝光周期。
就CCD固态图像俘获装置53而言，采用了根据上述实施例(图16)CCD固态图像俘获装置。
采用CCD驱动电路54驱动这一CCD固态图像俘获装置53，所述CCD驱动电路54包括上述定时发生电路115和驱动系统等。
在作为下一级的信号处理电路55内对CCD固态图像俘获装置53的输出信号进行各种类型的信号处理，例如自动白平衡调整等，随后将其作为图像俘获信号引至外部。系统控制器56执行机械快门52的开启/关闭控制、CCD驱动电路54的控制、信号处理电路55的控制等。
本照相机采用了上述包括电荷转移装置的固态图像俘获装置，因此，能够防止串扰的产生并且能够提高速度，同时保持多相的初始处理电荷量的提高和由幅度降低引起的功率的降低，由此能够同时寻求有关低功耗和速度提高以及高动态范围和噪阻方面的改进。
因而，例如，即使就大尺寸多像素数字单镜头反射式照相机等而言，也能够执行利用液晶监视器的预览。
<图像俘获装置的整体构造>
图25是示出了图像俘获装置的一个实施例的构造示意图，所述图像俘获装置起着根据本发明的实施例的电子设备的一个实例的作用。注意，在这里所示的情况中，采用利用行间转移(IT)法的CCD固态图像俘获装置。所述CCD固态图像俘获装置具有充当容抗的转移电极。
就采用IT法的普通CCD固态图像俘获装置而言，形成这样一种布置，其中，按照二维矩阵的形式排列大量光电池(光接收部分)，并且在每一垂直列的光电池之间排列多个垂直转移CCD(V寄存器)，临近最后一行垂直转移CCD设置相当于通常的一行的水平转移CCD。在下文中将对其予以详细说明。
如图所示，根据本实施例的图像俘获装置1001包括采用IT法的CCD固态图像俘获装置1010和充当驱动所述CCD固态图像俘获装置1010的驱动装置的驱动电路1005。
就固态图像俘获装置1010而言，按照二维矩阵的形式排列多个充当像素的光接收传感器(电荷生成单元)1011，在固态图像俘获装置1010内包括图像俘获部分(光接收部分)1010a，在图像俘获部分1010a中，形成多个具有CCD构造的垂直转移寄存器(第一电荷转移部分的一个例子)1013，其在图中的垂直方向上对应于各光接收传感器列延伸。光接收传感器1011将入射光转换为电荷量对应于其光量的信号电荷，并存储所述电荷。
就图像俘获部分1010a而言，在每一垂直转移寄存器1013和每一光接收传感器1011之间还设有读出栅部分1018，并且在每一像素(单位单元)的边界部分还设有沟道截断部分1019。
根据本实施例的CCD固态图像俘获装置1010的特征在于，在图像俘获部分(光接收部分)1010a的外部设有电荷储存部分1010b，其临时保持从图像俘获部分1010a垂直转移的信号电荷，并且形成连接至电荷储存部分1010b的具有CCD构造的水平转移寄存器(第二电荷转移部分的一个例子)。也就是说，与图49所示的现有CCD固态图像俘获装置1030相比，其显著区别在于，在图像俘获部分1010a和水平转移寄存器1014之间设有电荷储存部分1010b。
与图像俘获部分1010a一样，电荷存储部分1010b包括具有CCD构造的垂直转移寄存器1013，并且将其配置为分两阶设置垂直转移寄存器1013。现在，将包括位于图像俘获部分1010a一侧的垂直转移寄存器1013的区域称为存储栅极部分STG，将包括位于水平转移寄存器1014一侧的垂直转移寄存器1013的区域称为保持栅极部分HLG。
形成沿图中的水平方向延伸的，相当于一行的，具有CCD构造的水平转移寄存器1014，并使其连接至电荷储存部分1010b的各垂直转移寄存器1013的最后一级(即保持栅极部分HLG)。接下来，将水平转移寄存器1014的下一级与充当将电荷信号转化为电信号(通常为电压信号)的电荷探测单元(或输出单元)的输出放大器单元1016连接，并进一步将输出放大器单元1016的下一级与相关二次抽样(CDS)电路1017连接。
注意，就本实例而言，将CCD固态图像俘获装置1010配置为包括相关二次抽样电路1017，但是，在某些情况下，可以形成这样的布置，其中，在CCD固态图像俘获装置1010之外设置相关二次抽样电路1017。
输出放大器单元1016存储将被从水平转移寄存器1014顺次注入到未示出的浮动扩散区内的信号电荷，并将这一存储的信号电荷转化为信号电压，并且通过输出电路将其作为CCD输出信号输出至相关二次抽样电路1017，其中，所述输出电路由未示出的具有(例如)源极输出器构造的晶体管电路构成。相关二次抽样电路1017抑制CCD输出信号中包括的诸如复位噪声的噪声成分，并将其作为图像俘获信号Sout从输出端子tout输出至装置外部。
在垂直转移寄存器1013(光接受面一侧)上，沿垂直方向按照预定顺序形成四种类型的垂直转移电极1012(采用子标记_1、_2、_3和_4表示每者)，从而使其为每一列的同一垂直位置处的垂直转移寄存器所共用，并且在光接收传感器1011的光接收表面内形成开口部分。将所述垂直转移电极1012通过线路连接起来，使之沿水平方向延伸，即跨越水平方向，同时在光接收传感器1011的光接收表面内形成开口部分。
将所述四种类型的垂直转移电极1012形成为使两个垂直转移电极1012对应于一个光接收传感器1011，并且还采用由驱动电路1005提供的四种类型的垂直转移脉冲ΦV_1、ΦV_2、ΦV_3和ΦV_4沿垂直方向转移和激励信号电荷。换言之，形成这样的布置，其中，使两个光接收传感器1011成为一对(包括位于电荷储存部分1010b一侧的最后一级)，并将每一垂直转移脉冲ΦV_1、ΦV_2、ΦV_3和ΦV_4从驱动电路105施加至四个垂直转移电极1012。
就图示的实例而言，在电荷储存部分1010b一侧对应于处于垂直方向的四个垂直转移寄存器1013中的一对为每一对设置垂直转移电极1012，并且在其垂直转移电极1012当中，位于垂直方向的最上面部分的光接收传感器1011对应于其上施加了垂直转移脉冲ΦV_1的垂直转移电极1012_1。将垂直转移脉冲ΦV_2施加至前一级(更加靠近电荷储存部分1010b一侧)垂直转移电极1012_2，将垂直转移脉冲ΦV_3施加至再前一级的垂直转移电极1012_3(更加靠近电荷储存部分1010b一侧)，将垂直转移脉冲ΦV_4施加至最靠近电荷储存部分1010b一侧的垂直转移电极1012_4。
垂直转移寄存器1013经由最后一级的一对垂直转移电极1012(其上施加了ΦV_1到ΦV_4的转移电极1012_1到1012_4)进一步延续到电荷储存部分1010b的垂直转移寄存器1013内。在电荷储存部分1010b上(与图像俘获部分1010a的光接收面相同的一侧)设置两种类型的转移电极，例如存储栅电极1021和保持栅电极1022，从而使之被每一列的相同垂直位置的垂直转移寄存器1013所共用。将存储栅电极1021和保持栅电极1022通过线路连接起来，从而使其沿水平方向延伸，即使其跨越水平方向。
从驱动电路1005分别向存储栅电极1021提供存储栅极脉冲ΦVSTG，向保持栅极部分HLG的保持栅电极1022提供保持栅极脉冲ΦVHLG，存储栅电极1021形成于转移电极(其上施加了ΦV_4的转移电极)1012_4的随后一级，转移电极1012_4形成于图像俘获部分1010a的最后一级的垂直转移寄存器1013上。
将水平转移寄存器1014形成为使两个水平转移电极1015(通过子标记_1和_2表示每者)对应于每一垂直转移寄存器1013，并且将水平转移寄存器1014配置为采用由驱动电路1005提供的二相水平驱动脉冲ΦH_1和ΦH_2沿水平方向转移和激励信号电荷。
对具有这样的构造的图像俘获装置的一系列操作的一般说明如下。将由驱动电路1005传输的读出脉冲ΦROG施加至读出栅部分1018的栅电极，其栅电极之下的电势深，由此经由读出栅部分1018将存储在CCD固态图像俘获装置1010的每一光接收传感器1011内的信号电荷读出至垂直转移寄存器1013。也可以将从光接收传感器向垂直转移寄存器1013读出信号电荷具体称为区段位移。
采用对应于四种类型的垂直转移电极1012的四种类型的垂直转移脉冲ΦV_1到ΦV_4转移并驱动图像俘获部分1010a的垂直转移寄存器1013，采用存储栅极脉冲ΦVSTG驱动电荷存储部分1010b的存储栅极部分STG，采用保持栅极脉冲ΦVHLG驱动保持栅极部分HLG。于是，沿垂直方向按顺序转移从每一光接收传感器1011内读取的信号电荷，其中每一部分相当于一个扫描行(一行)，并将其传输至水平转移寄存器1014。
在设计由存储栅极部分STG和保持栅极部分HLG构成的，与图像俘获部分1010a不同的电荷储存部分1010b时，可以不考虑垂直像素间距，因而可以极大扩展存储栅电极1021和保持栅电极1022的电极宽度，由此能够降低每一电极1021和1022的电阻。在以高速执行从电荷储存部分1010b到水平转移寄存器1014的垂直电荷转移时，这一点非常有利。
现在，尽管将在下文中进行详细说明，但是，就根据本实施例的垂直电荷转移(所谓的垂直线位移)而言，形成了这样一种布置，其中，与在一部分普通的水平消隐期内执行垂直线位移不同，其在一部分水平有效期内执行图像俘获部分1010a的垂直线位移，在一部分水平消隐期内执行电荷储存部分1010b的垂直线位移。
水平转移寄存器1014在由驱动电路1005生成的二相水平转移脉冲ΦH_1和ΦH_2的基础上，将从多个垂直转移寄存器1013中的每一个顺次垂直转移的相当于一行的信号电荷水平转移至输出放大器单元1016一侧。
输出放大器单元1016将从水平转移寄存器1014顺次注入的信号电荷转化为信号电压，并将其作为CCD输出信号提供给相关二次抽样电路1017。相关二次抽样电路1017抑制了CCD输出信号内包含的噪声成分，并将其作为图像俘获信号Sout从输出端子tout输出至外部。
<垂直转移电极的线路构造>
图26是示出了图25所示的CCD固态图像俘获装置1010的四种类型的垂直转移电极1012的布局构造的一个实例的示意图。
如图所示，在按照二维矩阵设置的光接收传感器1011的各垂直列的光接收传感器1011之间排列多个垂直转移寄存器(V-CCD)1013，并且在各光接收传感器1011和各垂直转移寄存器1013之间布置读出栅部分1018。此外，在各像素(单位单元)的边界部分处设置沟道截断部分1019。
在垂直转移寄存器1013的光接收面(空间的正面)上设置四种类型的由减薄的多晶硅膜构成的沿水平方向延伸的垂直转移电极1012，从而使其为处于每一列的相同垂直位置处的垂直转移寄存器1013所共享，并且在光接收传感器1011的光接收面上形成传感器开口部分1118。
具体地，就本实例而言，通过形成这样一种布局构造实现两层电极和四相驱动，其中，在向其上施加垂直转移脉冲ΦV_2和ΦV_4的第一层垂直转移电极1012_2和1012_4上提供作为第二层的向其上施加垂直转移脉冲ΦV_1和ΦV_3的垂直转移电极1012_1和1012_3。
每一层垂直转移电极具有基本相同的图案形状。就图示的实例而言，第一层的垂直转移电极(第二电极)1012_2和垂直转移电极(第四电极)1012_4具有几乎相同的图案构造，第二层的垂直转移电极(第一电极)1012_1和垂直转移电极(第三电极)1012_3也具有几乎相同的图案构造，此外将垂直转移电极1012_1和垂直转移电极1012_2形成为两层构造，将垂直转移电极1012_3和垂直转移电极1012_4也形成为两层构造。注意，第一层和第二层互不相同。
由此可以理解，四种类型的垂直转移电极1012几乎覆盖CCD固态图像俘获装置1010的图像俘获部分1010a的整个面，并且还具有两层构造，因而在电极之间具有大重叠电容量。
<驱动电路：基础>
图27A到图27C以及图28是说明驱动图像俘获装置1003的驱动电路的实例的基本构造的示意图。图27A到图27C是示出了垂直驱动器的等效电路与CCD固态图像俘获装置1030(参见图49A和图49B)之间的关系的示意图；此外，图28是说明垂直转移脉冲ΦV的阶跃响应的示意图。
首先，尽管将省略参考附图的说明，但还是要指出，在图像俘获部分一侧，耦合电容C1形成于垂直转移电极1032与光屏蔽膜之间，耦合电容C2形成于垂直转移电极1032与半导体基板NSUB之间。此外，在输出放大器单元1036一侧，在背栅效应的作用下，在构成输出放大器单元1036的晶体管栅极与半导体基板NSUB之间形成了耦合电容C3。
我们可以认为每一垂直转移电极1032与CCD基板之间的等效电容CL大体等于耦合电容C1与耦合电容C2之间的并联分量(parallelcomponents)。注意，就与垂直转移电极1032相关的电容而言，除了耦合电容C1和C2外，还有与另一垂直转移电极1032形成的电极间电容。
此外，作为存在于CCD固态图像俘获装置1030内的接地电阻，有产生于光屏蔽膜与地GND之间的光屏蔽膜电阻R1和半导体基板NSUB的基板电阻R2。我们可以认为，充当这些组合分量(compoundcomponents)的总接地电阻R大体等于光屏蔽电阻R1与基板电阻R2之间的并联分量。
在图27A中，由充当等效电路的CCD固态图像俘获装置1060表示CCD固态图像俘获装置1030，并将其配置为通过驱动电路1004驱动。注意，就以等效电路示出的CCD固态图像俘获装置1060而言，接地电阻R61表示CCD基板的等效电阻，其相当于接地电阻R，并且大体等于光屏蔽电阻R1和基板电阻R2之间的并联分量。此外，电阻元件R62和R63表示垂直转移电极1032的电极电阻。此外，电容元件C62和C63表示垂直转移电极1032与CCD基板之间的等效电容。此外，电容元件C64表示电极之间的等效电容。
注意，CCD固态图像俘获装置内的电极等效电容取决于像素的数量、所采用的工艺或者可能发生极大变化的布局形状。通常，等效电容CL(电容元件C62和C63)为100到1000pF左右，接地电阻R61为几十欧姆左右。此外，电阻元件R62和R63为几十到几百欧姆左右。
在驱动电路1004内提供垂直驱动器1040，其向垂直转移电极1032提供垂直转移脉冲ΦV。垂直驱动器1040生成，例如，垂直转移脉冲ΦV_1到ΦV_4，CCD固态图像俘获装置1060包括，例如，向其上施加这些垂直转移脉冲ΦV_1到ΦV_4的垂直转移电极1032_1到1032_4。
在图27A中，垂直驱动器1040仅产生一种垂直转移脉冲ΦV(输出电压Vout)以促进建模(modeling)，但是基本上通过多个驱动器(例如，充当另一垂直驱动器或水平驱动器的驱动器1070)分别针对每一转移电极对CCD固态图像俘获装置1060进行驱动，例如，所提供的垂直驱动器1040的数量等于垂直转移电极1032的类型的数量(相数)，每种垂直转移电极1032由相位驱动。
由等效电路所示的CCD固态图像俘获装置1060可以理解，从垂直驱动器1040来看，CCD固态图像俘获装置1060(CCD固态图像俘获装置1030)为容抗负载。
垂直驱动器1040包括对从端子403输入的控制信号Din进行逻辑反转的逆变器1041、用于输出对应于从端子403输入的控制信号Din的电平的控制信号Vg1的电平移动电路(L/S)1042以及用于输出对应于控制信号NDin的电平的控制信号Vg2的电平移动电路1043，其中，逆变器1041对从端子403输入的控制信号Din进行逻辑反转。
垂直驱动器1040还包括位于电平移动电路1042和1043的下一级的开关1048和1049，其用于从端子401输入恒压V1(电压值V)以及从端子402输入恒压V2(电压值V)，并将输出电压Vout从输出端子404输出至CCD固态图像俘获装置1060。
垂直驱动器1040将施加至端子401的恒压V1或施加至端子402的恒压V2中的任一个作为输出电压Vout从输出端子404输出至CCD固态图像俘获装置1060。例如，将电压V1设为高电平，将电压V2设为低电平。
就垂直驱动器1040而言，从端子403输入控制信号Din，根据其电平，从电平移动电路(L/S)1042输出用于导通开关1048的控制信号Vg1，或者从电平移动电路(L/S)1043输出用于导通开关1049的控制信号Vg2。在导通开关1048时，处于稳态的输出电压Vout变为电压V1，当开关1049导通时，处于稳态的输出电压Vout变为电压V2。
采用垂直驱动器1040的输出电压Vout经由电极1068驱动以等效电路示出的CCD固态图像俘获装置1060。因此，此时的驱动信号被经由作为电极1068与CCD基板之间的等效电容的电容元件C62施加至接地电阻R61，因而，出现了对应于输出电压Vout的噪声成分。
此外，还可以采用另一垂直驱动器或水平驱动器(下文称为“驱动器70”)经由电极1069驱动等效电路所示的CCD固态图像俘获装置1060。因此，施加至另一电极1069的驱动电压的瞬态变化与施加至一个电极1068的驱动电压产生干扰，因而产生图像质量的劣化，例如产生串扰噪声等。
换言之，将施加至另一电极1069的驱动信号经由电容元件C63施加至接地电阻R61，其中，接地电阻R61表示CCD基板的等效电阻，其大体等于光屏蔽电阻R1与基板电阻R2之间的并联分量，电容元件C63为电极1069与CCD基板之间的等效电容。此外，施加至另一电极1069的驱动信号经由电容元件C64出现在电极1068上，并且被经由电容元件C63施加至接地电阻R61上，其中，电容元件C64为电极之间的等效电容，电容元件C63为电极1068与CCD基板之间的等效电容。
这里，如图27B所示，在采用相位存在差异的垂直转移脉冲ΦV驱动CCD固态图像俘获装置时，出现了对应于其输出电压Vout的相差的VSUB变化，从而在图像上显示出噪声成分。注意，将在下文中参考图27C进行说明。
将参考图28对接地电阻R61对垂直转移电极1012施加的影响做进一步的详细说明。在图28中，(A2)是用于在没有接地电阻R61的情况下(即接地电阻R61的电阻值为零)获得输出电压Vout的阶跃响应的等效电路图，(A1)是示出了其各个波形的示意图。此外，(B2)是用于在具有接地电阻R61的情况下(即接地电阻R61的电阻值不等于零)获得输出电压Vout的阶跃响应的等效电路图，(B1)是示出了其各个波形的示意图。注意，(A1)和(B1)的各响应波形为仿真结果。
就(A2)和(B2)而言，电阻元件R44为垂直驱动器1040的输出电阻(输出阻抗Ro)与表示垂直转移电极1012的线路电阻的电阻元件R62之间的组合分量(Ro+R62)，就本实例的情况而言，垂直驱动器1040的输出电阻主要是开关1048和1049的等效电阻(等效阻抗)。
现在，就图27A以及图28中的(A2)和(B2)所示的等效电路图而言，在获得输出电压Vout的阶跃响应时(例如，在提供具有电压振幅V的垂直转移脉冲ΦV时)，满足下述表达式(1)。
输出电压Vout(t)＝V·[1-(Ro/(Ro+R61))·exp(-t/(C62(Ro+R61)))]...(1)
具体而言，在t等于零的时间点处，将t＝0代入表达式(1)得到表达式(2)，并由此获得t＝0时的输出电压Vout的值。
输出电压Vout(0)＝V·(R61/(R61+Ro))...(2)
现在，(A1)示出了在没有接地电阻，即R61＝0的情况下的输出电压Vout的响应波形，(B1)示出了在具有接地电阻，即R6≠0的情况下的输出电压Vout的响应波形。就每一附图而言，线段L1表示提供至垂直转移电极1012的矩形垂直转移脉冲ΦV(＝V1)的响应波形，线段L2示出了在电阻元件Ro具有小电阻值的情况下的响应波形，线段L3示出了在电阻元件Ro具有大电阻值的情况下的响应波形。
从(A1)和(B1)可以理解，在CCD基板的等效电阻R61不为零的情况下(通常不为零)，输出电压Vout在位于t＝0的时间点的上升沿部分处陡峭上升。注意，在位于t＝1的时间点的下降沿部分处，输出电压Vout陡峭下降。
此外，就CCD固态图像俘获装置1060而言，在电极1068上产生了如表达式(1)所示的电压，同时，将响应与上述输出电压Vout不同的驱动电压施加至另一电极1069。电容元件C64和驱动器1070的输出阻抗构成了微分电路，并且输出电压Vout影响(干扰)电极1069，其中，电容元件C64为电极1068与电极1069之间的耦合电容。当输出电压Vout在t＝0的时间点处陡峭上升时，这一影响变得尤为显著。
此外，在CCD基板的等效电阻R61不为零的情况下(通常不为零)，在电极1068上观察到了由表达式(3)表示的电压V68(t)，类似地，在t＝0时，其通过电容元件C63影响(干扰)电极1069。
V68(t)＝V·(R61/(Ro/(Ro+R61))·exp(-t/(C62(Ro+R61)))...(3)
于是，施加至一个电极的驱动电压的瞬态变化干扰了施加至另一电极的驱动电压，因而将产生图像质量的劣化，例如产生串扰噪声等。因此，为了防止图像质量的劣化，常规方法约定的措施为，不在水平有效扫描周期内执行垂直驱动(垂直转移)，而是在水平消隐期内执行，这样做阻碍了CCD固态图像俘获装置的转移速度的提高。
作为消除此类噪声的解决方法的一个例子，本申请人已经在未经审查的日本专利申请公开文本No.2005-269060(日本专利申请No.2004-076598)和日本专利申请No.2005-162034中公开了一种方案(也可以将其称为延迟瞬变速度的驱动方法)，其中，采用具有适中的瞬变特性的垂直转移脉冲ΦV来替代具有普通的陡峭瞬变特性的垂直转移脉冲ΦV实现图像俘获部分10a的垂直转移寄存器1013的转移和驱动。
此外，除了延迟瞬变速度的驱动方法之外，本申请人还在日本专利申请No.2005-028606中提出了一种互补驱动方案，其中，当在有效转移周期内沿行方向进行驱动时，针对每一对，即针对至少两种类型的驱动信号，以相反相位激励各驱动信号。
例如，如上所述，在具有接地电阻的情况下(R61≠0)，就其输出电压Vout的响应波形而言，如图28所示，在(B1)中，在t＝0时的上升沿部分，由于接地电阻R61的影响，输出电压Vout陡峭上升，在t＝1时的下降沿部分，输出电压Vout陡峭下降。明显可以通过表达式(3)看出这一点，在假设t＝0时，满足V68(0)＝V·(R61/(Ro+R61))，在假设t＝1时，满足V68(1)＝V·(1-(R61/(Ro+R61)))。因此，在此类陡峭的上升沿或下降沿部分的影响下将在图像上出现噪声。
另一方面，在采用反相激励驱动信号的互补驱动时，在每一驱动信号的作用下，噪声分量也处于相反相位，因而起到抵消噪声的作用，由此能够降低在沿列方向进行电荷转移时产生的串扰噪声。
<驱动时序>
图29和图30是示出了用于实现延迟瞬变速度的驱动方法的驱动时序的实例的示意图。这里，图29是在采用互补驱动的情况下的例子，图30是不采用互补驱动的情况下的例子。
就根据本实施例的CCD固态图像俘获装置而言，在光接收传感器1011内存储经光电转换得到的对应于所接收的光的量的信号电荷。在垂直消隐期内，将光接收传感器1011内的所述信号电荷从光接收传感器1011读出到垂直转移寄存器1013内，此后，将所述信号电荷按照每次一个水平行垂直转移到电荷储存部分1010b或水平转移寄存器1014一侧，即执行所谓的行位移，并将其转移至水平转移寄存器1014。接下来，在水平有效转移期内，使转移至水平转移寄存器1014的信号电荷沿水平方向转移，并经由输出放大器单元1016和相关二次抽样电路1017输出至外部。
<低速瞬变驱动>
根据本实施例的驱动方法的垂直线位移操作的特征在于，采用两级过程执行垂直线位移，所述两级过程包括：从图像俘获部分1010a到电荷存储部分1010b的第一级垂直电荷转移(垂直线位移)，其将四种类型的垂直转移脉冲ΦV_1到ΦV_4施加至垂直转移电极1012_1到1012_4；以及从电荷存储部分1010b到水平转移寄存器1014的第二级垂直电荷转移(垂直线位移)，其归因于向存储栅极部分STG施加存储栅极脉冲ΦVSTG，以及向保持栅极部分HLG施加保持栅极脉冲ΦVHLG。
具体而言，如图29中的(A)所示，形成这样一种布置，其中，在水平有效扫描周期Hs内，采用瞬变速度受到延迟的垂直转移脉冲ΦV，实施用于以低速执行第一级垂直线位移的低速瞬变驱动，在水平消隐期Hb内，采用具有陡峭的瞬变特性的转移脉冲(存储栅极脉冲ΦVSTG和保持栅极脉冲ΦVHLG)，实施以高速执行第二级垂直线位移的高速瞬变驱动。于是，降低了在有效图像内出现的噪声，并且还缩小了水平消隐期Hb，由此实现了高速读取。
作为一种实现所述两级垂直电荷转移的方案，如上所述，在包括图像俘获部分1010a的垂直转移寄存器1013的最后一级垂直转移电极1012_4的转移部分与水平转移寄存器1014之间设置包括存储栅极部分STG和保持栅极部分HLG的电荷储存部分1010b。
就在水平有效扫描周期Hs内执行垂直线位移驱动的情况而言，由CCD转移部分内的垂直驱动脉冲ΦV_1到ΦV_4导致的串扰噪声的影响，即其时钟波形的作为所谓的瞬变的上升沿Tr和下降沿Tf引起了问题。因此，就第一实施例而言，如图29中的(A)所示，形成了这样一种布置，其中，降低了垂直驱动脉冲ΦV_1到ΦV_4中的上升沿Tr和下降沿Tf的倾斜ΔV/ΔT((ΔV表示脉冲电压，ΔT表示时间)，即延迟了瞬变速度。现在，假设瞬变速度ΔV/ΔT为低速，从而通过相关二次抽样电路1017消除在施加垂直转移脉冲ΦV_1到ΦV_4时产生的串扰噪声。
在通过延迟垂直驱动脉冲ΦV_1到ΦV_4的瞬变速度进行试验时，证明，在瞬变速度ΔV/ΔT不超过50mV每纳秒时(零除外)，在相关二次抽样电路1017内消除了垂直线位移时产生的串扰噪声，即使在水平有效扫描周期Hs内执行垂直线位移，也能够降低对固态图像俘获装置的CCD输出的图像噪声影响(垂直线)。换言之，由瞬变速度ΔV/ΔT不超过50mV每纳秒(零除外)的垂直驱动脉冲导致的串扰噪声不具有高频分量，可以在相关二次抽样电路1017内将其充分清除。
顺便提及，现有的垂直线位移的垂直转移脉冲的瞬变速度ΔV/ΔT为1V每纳秒左右，由这样的垂直转移脉冲导致的串扰噪声包括高频分量，因而CDS电路难以清除这样的串扰噪声。
在图29的(A)中，以斜坡波形(ramp waveform)表示水平有效扫描周期Hs内垂直转移脉冲ΦV_1到ΦV_4的时钟波形的瞬变周期，但是我们希望，垂直驱动脉冲ΦV_1到ΦV_4的上升沿Tr和下降沿Tf的瞬变特性，即上升沿Tr和下降沿Tf的综合(comprehensive)倾斜比过去的倾斜更为平滑，此外，除了斜坡波形以外，所述瞬变特性可以是以指数形式发生瞬变的特性，或者可以使以阶梯形式发生瞬变的特性。在以台阶形式方式瞬变的情况下，希望尽可能降低台阶的变化，即希望增大台阶的数量。
注意，就(A)中所示的驱动定时而言，延迟了在水平有效扫描周期Hs内施加至转移电极上的用于垂直线位移的垂直驱动脉冲的瞬变速度，但是如(B)所示，在垂直消隐期Vb内增大了施加至转移电极的垂直转移脉冲ΦV的瞬变速度，由此能够执行高速转移。例如，就需要高速工作的摄像放像机或用于广播商务等的利用帧行间转移(FIT)法的CCD固态图像俘获装置的电子摄像机抖动校正操作而言，必须在垂直消隐期Vb内执行高速驱动。在这种情况下，通过采用公共CMOS驱动器将瞬变速度快的垂直驱动脉冲ΦV_1到ΦV_4施加至垂直转移电极1012_1到1012_4执行垂直消隐期内的高速驱动。
为了同时实现垂直消隐期Vb内的高速操作和水平消隐期Hb内的低速操作，可以采用一种包括二速切换功能的驱动器。
根据这种采用从图像俘获部分1010a到电荷存储部分1010b的低速瞬变驱动的电荷转移驱动方法，通过在水平有效扫描周期Hs内延迟倾斜和变化，即延迟瞬变速度ΔV/ΔT，将垂直转移脉冲ΦV_1到ΦV_4用于垂直线位移，因此，能够在下一级的相关二次抽样电路1017内消除由施加垂直转移脉冲ΦV_1到ΦV_4引起的串扰噪声。因而，能够抑制图像噪声(垂直线)。
此外，同时采用通过存储栅极脉冲ΦVSTG和保持栅极脉冲ΦVHLD实现从电荷储存部分1010b到水平转移寄存器1014的高速瞬变驱动的电荷转移驱动方法实现了将信号电荷以高速从电荷储存部分1010b转移至水平转移寄存器1014，由此能够缩小水平消隐期Hb。因此，能够实现高速帧率。
此外，可以在不考虑垂直像素间距的情况下设计存储栅极部分STG和保持栅极部分HLG，因而能够极大扩展存储栅电极1021和保持栅电极1022的电极宽度。因此，能够实现电极1021和1022的电阻的降低，其促进了从存储栅极部分ST到水平转移寄存器1014的信号电荷转移速度的提高。而且还能够促进衬套(lining)布线等，并且能够实现电极1021和1022的电阻的降低和转移速度的提高。此外，能够在短水平消隐期Hb内将信号电荷转移至水平转移寄存器1014内。作为其结果，能够进一步提高帧率。
因而，采用了延迟瞬变速度的驱动方法，并且采用了高速驱动和低速驱动两种方式作为垂直线位移驱动，因而，即使在水平有效期Hs内执行第一级垂直线位移，在水平消隐期Hb内采用高速瞬变垂直转移脉冲ΦV执行第二级垂直线位移，由于垂直转移脉冲ΦV的瞬变速度低，也不会出现图像噪声(垂直线)，由此能够极大缩小水平消隐期Hb，并且能够实现高帧率。因此，即使要求对摄像放像机的电子摄像机抖动操作和用于广播的诸如FIT的高速操作进行处理时，也可以应用这一驱动方法。
<互补驱动>
此外，如图29中的(A)所示，这一互补驱动包括的一大特点在于，将多个垂直转移电极1012中的一些成对设置，并向其中的每者提供反相垂直转移脉冲ΦV，即垂直转移脉冲ΦV发生互补运动。这与图30中的(A)所示的提供相位不同的四种类型的驱动脉冲的普通情况存在极大不同。
例如，在CCD固态图像俘获装置1010的图像俘获部分1010a的垂直转移电极1012的布局构造为两层构造时，垂直转移电极1012交替具有相同构造，具有相同构造的电极的驱动脉冲发生互补运动，由此能够提供这样的优点，其中，抵消了取决于垂直转移电极1012与PWELL-#2b或半导体基板SUB之间的耦合电容而产生的电势变化。
此外，采用互补驱动(反相驱动)能够使垂直转移脉冲ΦV的周期降低一半，作为其结果，能够使瞬变周期加倍，由此能够减小瞬变速度，还能够降低串扰噪声。
此外，能够降低串扰噪声，因此，即使采用高增益放大器作为输出放大器单元1016等，也能够消除噪声问题，由此能够实现高灵敏度和高速度。
<互补驱动的优点>
图31A到图31C以及图32A和32B是说明执行互补驱动的主要优点的示意图。这里，图31A到图31C是用于说明垂直驱动器的等效电路与CCD固态图像俘获装置1030之间的关系的示意图。此外，图32A和图32B是说明垂直驱动器1050能够降低瞬变速度的原理的示意图。
在图31A中，采用与图3中相同的方式，由作为CCD固态图像俘获装置1060的等效电路表示固态图像俘获装置1010，并采用驱动电路1005对其进行驱动，驱动电路1005包括本实施例特有的垂直驱动器1050，其用于向垂直转移电极1012提供垂直转移脉冲ΦV、存储栅极脉冲ΦVSTG和保持栅极脉冲ΦVHLG。
垂直驱动器1050生成，例如，垂直转移脉冲ΦV_1到ΦV_4，CCD固态图像俘获装置1060包括，例如，向其上施加这些垂直转移脉冲ΦV_1到ΦV_4的垂直转移电极1012_1到1012_4。在图31A中，为了促进建模，垂直驱动器1050仅生成一种垂直转移脉冲ΦV(输出电压Vout)，但是通过多个驱动器驱动CCD固态图像俘获装置1060(例如，作为另一垂直驱动器或水平驱动器的驱动器70)。
例如，如图31A和图31C所示，在向电极1068提供垂直转移脉冲ΦV_1的情况下，向电极1069提供与垂直转移脉冲ΦV_1反相的垂直转移脉冲ΦV_3，在向电极1068提供垂直转移脉冲ΦV_2的情况下，向电极1069提供与垂直转移脉冲ΦV_2反相的垂直转移脉冲ΦV_4。
垂直驱动器1050包括对从端子501输入的控制信号Din进行逻辑反转的逆变器1051、用于输出对应于从端子503输入的控制信号Din的电平的控制信号Vg1的电平移动电路(L/S)1052以及用于输出对应于控制信号NDin的电平的控制信号Vg2的电平移动电路1053，其中，逆变器1051对从端子503输入的控制信号Din进行逻辑反转。
此外，垂直驱动器1050还包括电压输出部分1054和位于电平移动电路1052和1053的下一级的阻抗控制部分1055。电压输出部分1054从端子501和502输入恒压V1和V2(电压值V)，并将其作为输出电压Vout从端子504输出至CCD固态图像俘获装置1060。例如，将电压V1设为高电平，将电压V2设为低电平。
阻抗控制部分1055控制从输出端子504看进去的输出阻抗，其取决于充当容抗负载的CCD固态图像俘获装置1060的传播特性。在图31A中，阻抗控制部分1055包括多条多级连接的延迟线(延迟元件)1056(分别由子标记_1、_2到_m表示)、多条多级连接的延迟线(延迟元件)1057(分别由子标记_1、_2到_m表示)、对应于延迟线1056设置的开关1058(分别由子标记_1、_2到_m表示)和对应于延迟线1057设置的开关1059(分别由子标记_1、_2到_m表示)。如后面所述，就各开关1058和1059而言，根据CCD固态图像俘获装置1060的传播特性适当设置用于导通和截止的阻抗成分。
垂直驱动器1050采用输出电压Vout驱动充当CCD固态图像俘获装置1060的一个电极的电极1068，而充当另一垂直驱动器或水平驱动器的驱动器1069则驱动充当CCD固态图像俘获装置1060的另一电极的电极1069。
在将电压V1作为输出电压Vout从端子501输出时，延迟线1056和开关1058控制输出阻抗，在将电压V2作为输出电压Vout从端子502输出时，延迟线1057和开关1059控制输出阻抗。
例如，延迟线1056和开关1058的构造如下。也就是说，将每一开关1058的一端共同连接至端子501(电压V1)，将其另一端共同连接至输出端子504。此外，在各延迟线1056之前和之后排列各开关1058，随着来自电平移动电路1052的控制信号Vg1在延迟线1056上的传播，伴随延迟从开关1058_1到开关1058_m依次导通。
各开关1058包括阻抗成分。因此，随着控制信号Vg1沿延迟线1056传播，各开关1058顺次导通，逐渐降低了由开关1058形成的寄生阻抗的值。也就是说，逐渐降低了从端子504看进去的垂直驱动器1050的输出阻抗。
类似地，将每一开关1059的一端共同连接至端子502(电压V2)，将其另一端共同连接至输出端子504。此外，在各延迟线1057之前和之后排列各开关1059，随着来自电平移动电路1053的控制信号Vg2在延迟线1057上的传播，伴随延迟从开关1058_1到开关1058_m依次导通。
各开关1059包括阻抗成分。因此，随着控制信号Vg2沿延迟线1057传播，各开关1059顺次导通，逐渐降低了由开关1059形成的寄生阻抗的值。也就是说，逐渐降低了从端子504看进去的垂直驱动器1050的输出阻抗。
于是，就垂直驱动器1050而言，从端子503输入控制信号Din，根据其电平，从电平移动电路1052或1053之一将用于导通开关1058或1059的控制信号Vg1或Vg2提供至延迟线1056或1057。也就是说，通过逆变器1051使电平移动电路1052和1053中的一个输入变为高电平，所述电平移动电路中的一个的输出信号在对应的一条延迟线上传播，从而依次导通对应的开关。
因而，如果通过阻抗控制部分1055控制垂直驱动器1050的输出阻抗，则能够降低输出电压Vout的瞬变速度ΔV/ΔT。
例如，图32A对应于图28中的(A2)和(B2)，其示出了用于获得输出电压Vout的阶跃响应的等效电路，图32B示出了其响应波形，图32B对应于图28中的(A1)和(B1)。注意，图32B示出了假设所述等效电路不包括电容元件C62的响应波形。
在图32A中，阻抗分量Z58是从垂直驱动器1050的输出端子看进去的输出阻抗Zo与表示垂直转移电极1012的线路电阻的电阻元件R62之间的组合分量(Zo+R62)，就本实例而言，垂直驱动器1050的输出阻抗Zo主要是开关1058和1059的等效阻抗。现在，假设垂直驱动器1050的输出阻抗Zo的值根据Zo(t)＝rs0·exp(-αt)(rs0：初始值＝Z(0)，α：常数)而随时间变化。
现在，就图32A所示的等效电路图而言，如果我们获得了输出电压Vout的阶跃响应(例如，在提供具有电压振幅V的垂直转移脉冲ΦV时)，那么能够获得诸如表达式(4-1)的表达式。这里，如果忽略表示垂直转移电极1012的线路电阻的电阻元件R62，那么能够获得诸如表达式(4-2)的表达式，此外，如果不包括电容元件C62，则能够获得诸如表达式(4-3)的表达式。
输出电压Vout(t)＝V·[1-(Z58(t)/(Z58(t)+R61))·exp(-t/(C62(Z58(t)+R61)))]...(4-1)
输出电压Vout(t)＝V·[1-(Zo(t)/(Zo(t)+R61))·exp(-t/(C62(Zo(t)+R61)))]...(4-2)
输出电压Vout(t)＝V·R61/(R61+Zo(t))＝R61/(R61+rs0·exp(-αt))...(4-3)
具体而言，在t＝0的时间点处，将t＝0代入表达式(4-2)和表达式(4-3)，由此如表达式(5)所示，得到了t＝0时的输出电压Vout的值。
输出电压Vout(0)＝V·(R61/(R61+Zo(0))
＝V·(R61/(R61+rs0))...(5)
现在，如果我们将表达式(5)与在t＝0时现有的输出电压Vout(0)＝V·(R61/(R61+Ro))(参见表达式(2))相比，就会发现调整了垂直驱动器50的输出阻抗Zo的初始值rs0，因而与现有值相比能够降低t＝0时的输出电压Vout的值。例如，如果我们假设rs0＝8·Ro，那么在t＝0时输出电压Vout的值可以降低1/8左右。此外，阻抗分量Z58的值大，因而能够使输出电压Vout的瞬变特性平滑，即能够降低输出电压Vout的瞬变速度。
然而，如果不采取任何措施，则存在瞬变速度可能过度降低，输出电压Vout无法在垂直转移脉冲ΦV的激活期内达到稳定电平(＝V)的问题，因而难以充分驱动垂直转移电极1012。
为了避免这种情况，我们希望随着时间的推移降低垂直驱动器1050的输出阻抗，例如，如图32B所示，使输出阻抗呈指数下降，由此能够使输出电压Vout的瞬变响应特性(假设不包括电容元件C62)变得平滑，即能够降低输出电压Vout的瞬变速度。
注意，就图32A所示的等效电路而言，采用指数函数表示垂直驱动器1050的输出阻抗Zo，但是，如果时间点只限于t＝0，那么初始值rs0的值将对输出电压Vout的瞬变速度的降低起到重要作用，因此，未必总是采用指数形式表示垂直驱动器1050的输出阻抗。但是，由时间轴(temporal axis)表示的充当容抗负载的CCD固态图像俘获装置1060内的传播特性通常包括指数因子，与此相应地，如果将关于所述时间轴的指数因子包含到垂直驱动器1050的输出阻抗当中，将使输出电压Vout的瞬变特性平滑，这是可取的。因而，除了由时间轴表示的CCD固态图像俘获装置1060的传播特性包括指数因子外，理想的做法是将开关1058和1059的阻抗赋值为使其按指数形式变小，例如开关1058_1、1058_2到1058_m。
注意，就CCD固态图像俘获装置而言，其电极等效电容根据像素数量、所采用的工艺和布局形状(也称为装置特性)而发生显著变化，因此，由现有的垂直驱动器提供的针对某一CCD固态图像俘获装置优化的驱动电压的瞬变特性相对于其他CCD固态图像俘获装置未必是优化的。因此，需要这样一种方法，其中，能够根据CCD固态图像俘获装置简单地控制驱动电压的瞬变特性。
为了实现这样一种方法，优选根据充当容抗负载的CCD固态图像俘获装置1060的传播特性适当设置各开关1058和1059的阻抗值。具体地，如图32B所示，输出电压Vout(t＝0)的电压越低，即阻抗的初始值rs0越大，就越能够优选降低瞬态速度，因此，就垂直驱动器1050而言，将t＝0时的充当输出阻抗的开关1058_1和1059_1的阻抗设为最大。对开关1058_1和1059_1的这一阻抗的简单设置能够使t＝0时的输出电压Vout的值充分降低，因而与现有方法相比能够获得有利的效果。
然而，即使形成了这样一种配置，其中，提高上升沿(t＝0)和下降沿(t＝1)时垂直驱动器1050的输出阻抗Zo，并且输出阻抗Zo随着时间的推移而降低，由此采用瞬变速度低的低速驱动脉冲驱动垂直转移电极1012，但是，输出电压Vout(0))＝V·(R61/(R61+rs0))或输出电压Vout(1)＝V(1-(R61/(R61+rs0))仍然保持不变，因而在其电压变化的影响下在图像上出现串扰噪声的垂直线，并且在图像上出现瞬变周期内的电压变化。
例如，如图31A和图31B所示，就以等效电路示出的CCD固态图像俘获装置1060而言，在采用垂直驱动器1050驱动一个电极1068时，采用另一驱动器1070驱动另一电极1069。因此，施加至所述另一电极1069的驱动电压的瞬态变化干扰了施加至所述一个电极1068的驱动电压。
就未经审查的日本专利申请公开文本No.2005-269060和日本专利申请No.2005-162034公开的延迟瞬变速度的驱动方法而言，如图30(A)和图31B所示，形成了这样一种配置，其中，采用相位不同的四种类型的垂直转移脉冲ΦV驱动CCD固态图像俘获装置，因此，即使采用降低了瞬变速度的垂直转移脉冲ΦV驱动CCD固态图像俘获装置，也会出现对应于其相差的噪声分量，因而，仍然存在串扰噪声。
另一方面，如图29(A)和图31C所示，将垂直转移电极1012中的任何两个成对设置，并分别向其提供具有相反相位的垂直转移脉冲ΦVa和ΦVb，由此使垂直转移脉冲ΦV进行互补驱动，因而，驱动一个电极1068的垂直转移脉冲ΦVa的电势变化和驱动另一个电极1069的垂直转移脉冲ΦVb的电势变化变为彼此相反的极性，其使电势变化相互抵消，因而能够将由垂直转移电极1012与PWELL-#2b或半导体基板SUB之间的耦合电容导致的电势变化几乎降低至零。
要想通过以相反极性驱动而相互抵消电势变化，电极构造的对称性也带来了问题。就这一点而言，如图26所示，以二层电极和四相驱动为例，充当反相驱动目标的垂直转移电极1012为向其上施加垂直转移脉冲ΦV_1和ΦV_3的第二层的垂直转移电极1012_1和1012_3，或者向其上施加垂直转移脉冲ΦV_2和ΦV_4的第一层的垂直转移电极10122和10124，这些是包含在第一层或第二层中的电极，并且及其图案形状几乎相同，因此，平衡了二者之间的电容，并且容易地获得了由互补驱动实现的噪声抵消效果。
然而，即使就未实现良好的电配置均衡的组合体而言，通过在垂直驱动器1050一侧匹配驱动能力，即，实质上调整电压振幅，也能够实现将串扰噪声降至最低的条件。
<不规则性和环境变化的影响>
于是，在驱动CCD固态图像俘获装置1010的转移电极时，采用了一种利用低速瞬变速度驱动转移电极的方法，除此之外，向其施加互补驱动，由此能够同时实现高速驱动和噪声抑制。
然而，如图31A所示，就输出级受到了划分的驱动电路构造而言，在试图产生降低了瞬变速度的平滑低速脉冲信号时，凭借这一电路构造，产生了取决于时间常数的特性，例如输出波形的通过速率等，所述时间常数是针对每一元件值所特有的，因而，为了确保设计裕量，不会获得最小输出倾斜，而且尽管可以采用输出驱动力根据负载电容而变化的配置，变换开始时的稳定驱动力仍然可能带来问题。
此外，在采用具有平滑适中的倾斜的低速脉冲信号驱动充当负载的容抗时，为了尽可能保持触发脉冲的倾斜，如未经审查的日本专利申请公开文本No.2005-269060中所述，可以构想这样一种方案，其采用利用恒定电流简单驱动负载电容的方法，但是利用恒定电流的简单驱动自身对图像俘获系统并不实用。
例如，驱动脉冲的倾斜与负载电容的制造不规则性以及驱动元件的制造不规则性成比例变化。此外，与CCD垂直驱动器类似，在驱动多个沟道的情况下，如果在沟道之间存在负载电容，并且存在驱动特性的偏差，那么同样会导致脉冲倾斜在沟道之间不同的问题。
此外，为了降低易于在开始变换时产生的诸如毛刺的噪声分量，必须使将要输入至最后的驱动电路传送级(forward stage)的波形平滑，其在最后的脉冲输出开始变换之前延长了初始延迟周期，这一延迟周期取决于负载电容的不规则性和驱动元件的不规则性。
作为其结果，例如，在输出倾斜发生极大变化的情况下，存在这样的问题，即从CCD噪阻的角度来看，在图像上仍然可能残留着噪声，反之，在输出倾斜发生微小变化时，所述变换与用于实现接下来的变换的输出重叠，其可能导致错误转移。
为了降低负载电容的制造不规则性和驱动元件的制造不规则性的此类影响，可以构想这样一种方案，其中，测量处于实际工作状态的脉冲信号，并基于其测量结果执行反馈控制，从而使实际工作状态的变换特性，例如相对于输入脉冲的输出脉冲波形的延迟时间、变换时的通过速率等，收敛于预期的变化特性。换言之，能够构想一种有效的方案，其通过针对脉冲驱动波形执行反馈控制而提供整形功能。在下文中将参照关注这一点的电路构造进行说明。
《针对脉冲驱动波形的反馈控制整形功能》
<总体基本构造>
图33是示出了脉冲驱动器的整体示意性构造实例的示意图，所述脉冲驱动器是具有针对脉冲驱动波形的反馈控制整形功能的脉冲驱动装置的一个例子。此外，图34A和图34B以及图35A和图35B是说明图33所示的脉冲驱动器的操作的时序图。这里，图34A和图34B是特地用于详细说明相位延迟量的时序图，图35A和图35B是特地用于详细说明发生变换时的倾斜特性的时序图。
如图33所示，就脉冲驱动器600而言，形成了这样一种布置，其中，将用于调整驱动脉冲的高电平一侧的电势的电压V1输入到端子601，将用于调整驱动脉冲的低电平一侧的电势的电压V2输入至端子602。此外，就脉冲驱动器600而言，形成了这样一种布置，其中，将从省略了其图示的脉冲信号发生器提供的具有逻辑电平(例如0V/5V或0V/3V)的输入脉冲Pin输入至端子603，将具有容抗或感抗的负载609连接至端子604，在端子604处产生了输出脉冲Pout。
脉冲驱动器600包括相位延迟调节单元610、通过速率调节单元(变化特性调节单元)630和负载驱动单元650，其中，相位延迟调节单元610用于调节处于从端子603输入的逻辑电平的输入脉冲Pin的变换定时，即相位延迟量(充当与负载609的连接部分的端子604处的输出脉冲波形的变换特性之一)，所述通过速率调节单元用于响应来自相位延迟调节单元610的控制信号P10产生前一级驱动信号P30，并调节通过速率，所述通过速率表现出了充当与负载609的连接部分的端子604处的输出脉冲波形的变换特性的变化特性，负载驱动单元650用于在由通过速率调节单元630输出的前一级驱动信号P30的基础上驱动负载609。负载驱动单元650采用基于前一级驱动信号P30的驱动力将输出脉冲Pout施加至负载609，所述前一级驱动信号P30是由通过速率调节单元630提供的。
相位延迟调节单元610、通过速率调节单元630和负载驱动单元650构成了波形整形处理单元660，其用于对输入脉冲信号实施预定的波形整形处理。
此外，脉冲驱动器600包括用于执行反馈控制的脉冲驱动波形整形控制单元670，其监视端子604上的输出脉冲波形，并基于监视结果控制相位延迟调节单元610和通过速率调节单元630的调节功能，由此使实际工作状态的变换特性，例如端子604处的输出脉冲Pout相对于输入脉冲Pin的延迟时间、变换时的通过速率等收敛于预期的变换特性。
脉冲驱动波形整形控制单元670包括相位延迟控制单元672和通过速率控制单元674，前者充当控制相位延迟调节单元610的功能元件，后者充当控制通过速率调节单元630的功能元件。
相位延迟控制单元672监视端子604处的输出脉冲Pout，并将延迟量控制信号P72提供至相位延迟调节单元610，从而使输出脉冲Pout相对于输入脉冲Pin的延迟量收敛于预期值(典型地，使得相对于技术指标的误差值变为零)，由此执行反馈控制。
通过速率控制单元674监视端子604处的输出脉冲Pout，并将通过速率控制信号P74提供至通过速率调节单元630，从而使表现输出脉冲Pout的变化特性的通过速率收敛于预期值(典型地，使得相对于技术指标的误差值变为零)，由此执行反馈控制。
相位延迟调节单元610使从端子603输入的输入脉冲Pin延迟外部设定或内部设定的周期，从而将延迟后的控制信号P10提供至通过速率调节单元630。
现在，相位延迟调节单元610可以固定地处理一次性设定的延迟量，也可以基于来自脉冲驱动波形整形控制单元670的相位延迟控制单元672的延迟量控制信号P72动态(根据实际工作状态)调节延迟量。注意，在下文中将参照实现延迟量的调节的具体方案进行说明。
就相对于输入脉冲Pin设置控制信号P10的延迟量时的处理方法而言，可以采用各种构思。例如，如图34A所示，可以构思这样一种技术，其中，控制从输入脉冲Pin的上升沿点到端子604处的输出脉冲Pout(在驱动负载609的状态下的实际工作脉冲波形；下文与之类似)的上升沿的变换起始点Tsr1的延迟量tpdr1，以及从输入脉冲Pin的下降沿点到输出脉冲Pout的下降沿的变换起始点Tsf1的延迟量tpdf1。
为了在相位延迟控制单元672执行反馈控制时采用这一技术，相位延迟控制单元672探测输出脉冲Pout实际开始变换的时间，并将探测结果与外部设定或内部设定的参考值相比较，并将延迟量控制信号P72提供至相位延迟调节单元610，从而依次更新设定值，由此使误差差值收敛于零。
或者，如图34B所示，可以构思这样一种技术，其中，对输出脉冲Pout的上升沿变换周期内的从输入脉冲Pin的上升沿点到预定电势点Tsr2(例如，V1和V2之间的中点左右)的延迟量tpdr2，以及输出脉冲Pout的下降沿变换周期内的从输入脉冲Pin的下降沿点到预定电势点Tsf2的延迟量tpdf2进行控制。
为了在相位延迟控制单元672执行反馈控制时采用这一技术，相位延迟控制单元672探测输出脉冲Pout从开始变换直到达到预定电势点Tsr2和Tsf2的时间，并将探测结果与外部设定或内部设定的参考值相比较，并将延迟量控制信号P72提供至相位延迟调节单元610，从而依次更新设定值，由此使误差差值收敛于零。
现在，就前一种技术而言，必须确定实际工作状态下端子604上的脉冲波形的变换起始点Tsr1和Tsf1，但实际上，如图34A中的虚线所示，变化开始得比较缓和，因而难以通过实际测量以高精确度确定变换起始点Tsr1和Tsf1，因而在实际当中，很可能难以实现。另一方面，就后一种技术而言，唯一要做的就是确定从开始变换到相对稳定的预定电势点Tsr2和Tsf2的时间，因而其易于实现。
注意，在采用任一种技术的情况下，均可以共同或独立设置上升沿一侧的延迟量tpdr1和tpdr2，以及下降沿一侧的延迟量tpdf1和tpdf2。
通过速率调节单元630调节提供至负载驱动单元650的前一级驱动信号P30的幅度，由此调节负载驱动单元650驱动负载609的点(端子604)处的通过速率。
具体而言，在探测由相位延迟调节单元610输出的延迟量受到了调节的控制信号P10的输出变换(上升沿和下降沿的每次开始)时，通过速率调节单元630将具有对应于负载驱动单元650的负载驱动力的特性的前一级驱动信号P30提供给负载驱动单元650。前一级驱动信号P30是在负载驱动单元650驱动负载609时，根据负载驱动单元650与负载609之间的关系使端子604处的输出脉冲Pout变为具有预期的通过速率特性的信号。在处理除了容抗或感抗外不具有电阻元件的负载609的情况下，考虑与负载609的合成效果，如图34A和34B以及图35A和图35B所示，前一级驱动信号P30变成了其特性与输出脉冲Pout自身不同的信号。
现在，通过速率调节单元630可以固定地处理一次性设定的通过速率，也可以基于来自脉冲驱动波形整形控制单元670的通过速率控制单元674的通过速率控制信号P74动态(根据实际工作状态)调节通过速率。注意，在下文中将参照实现通过速率的调节的具体方案进行说明。
就相对于控制信号P10设定通过速率时的处理方法而言，可以采用各种构思。例如，如图35A所示，可以构思这样一种技术，其中，控制从输出脉冲Pout的上升沿起始点Tsr1的电势到上升沿结束点Ter1的电势的变化特性(通过速率)SRr1和从输出脉冲Pout的下降沿起始点Tsf1的电势到下降沿结束点Tef1的电势的变化特性(通过速率)SRf1。
或者，如图35B所示，可以构思这样一种技术，其中，对输出脉冲Pout的上升沿变换周期内的两个预定电势点Tsr2(例如，V1到V2的下侧1/3左右)和Ter2(例如，V1到V2的上侧1/3左右)之间的变换特性(通过速率)SRr2，以及输出脉冲Pout的下降沿变换周期内的两个预定电势点Tsf2(例如，V1到V2的上侧1/3左右)和Tef2(例如，V1到V2的下侧1/3左右)之间的变换特性(通过速率)SRf2进行控制。
为了在通过速率控制单元674执行反馈控制时采用这些技术，通过速率控制单元674探测相当于输出脉冲Pout的两个电势之间的变化速率的量，并将探测结果与外部设定或内部设定的参考值相比较，之后将通过速率控制信号P74提供至通过速率调节单元630，从而依次更新设定值，由此使误差差值收敛于零。
现在，就前一种技术而言，可以从上升沿一侧的延迟量tpdr1和下降沿一侧的延迟量tpdf1中的问题推定，必须确定实际工作状态下端子604上的脉冲波形的变换起始点Tsr1和Tsf1，以及变换结束点Ter1和Tef1，但实际上，如图35A中的虚线所示，在某些情况下，变化开始和结束得缓慢，因此，尽管在图中未示出，但是高频噪声有时会叠加在变化起始点左右，因而，难以采用实际测量以高精确度确定起始点和结束点，因而在实际当中很可能难于实现该方案。另一方面，后一种技术对应于上升沿一侧的延迟量tpdr2和下降沿一侧的延迟量tpdf2，唯一需要做的就是确定变换开始之后两个相对稳定的电势之间的变换特性，因而其易于实现。
注意，在采用任何一种技术的情况下，均可以共同或独立设置上升沿一侧的通过速率SRr1和SRr2，以及下降沿一侧的通过速率SRf1和SRf2。
注意，相位延迟控制单元672还能够基于在通过速率控制单元674内获得的输出脉冲Pout的上升沿变化过程中两个预定电势之间的通过速率SRr2和输出脉冲Pout的下降沿变换过程中两个预定电势之间的通过速率SRf2估算输出脉冲Pout的上升沿变换起始点Tsr1和下降沿变换起始点Tsf1。这是因为，如图35B中的输出脉冲Pout的右侧所示，可以在获得了通过速率SRr2和SRf2的两点之间的延长线(extension)上发现上升沿变换起始点Tsr1和下降沿变换起始点Tsf1。
注意，就本构造实例而言，形成了这样一种布置，其中，针对相对于端子604处的输出脉冲Pout的输入脉冲Pin的延迟量和变化特性(变换时的通过速率)二者执行反馈控制，但是，在不需要对延迟量和变化特性二者进行严格控制时，可以形成这样一种布置，其中，可以针对二者中所需的一个执行反馈控制。
注意，在上升沿时延迟量和下降沿时的延迟量发生不均匀变化的情况下，这些变化影响通过速率，而且，上升沿起始点和下降沿起始点的特性随着通过速率而变化，因此，延迟量受到影响，等等，因此，实际上，延迟量和变化特性有时会相互影响，因此，最好采用针对二者进行反馈控制的配置。
在负载驱动单元650采用脉冲驱动波形整形控制单元670驱动负载609时，具有这样的构造的脉冲驱动器600监视实际工作状态下端子604上的输出脉冲Pout，并执行反馈控制，从而使相对于输入脉冲Pin的输出脉冲Pout的变换特性，例如延迟量、变换特性等变为预期特性。
因此，能够防止输出脉冲Pout的变换特性受到负载609的制造不规则性和设置于负载驱动器650的输出级的驱动元件的制造不规则性的影响，因而，负载609能够受到处于正确的变换特性下的脉冲的驱动。此外，还能够防止输出脉冲Pout的变换特性受到诸如温度、湿度等的环境条件变化的影响。
当负载驱动单元650的驱动力或负载609的特性(等效输入电容或等效输入电感)在难以在设计阶段考虑的寄生成分(寄生电容和寄生电感)、制造过程的不规则性或者诸如温度变化和湿度变化等的环境变化的作用下而发生变化时，可以调节相对于输入脉冲Pin的输出脉冲Pout的延迟量，或者可以调节输出脉冲Pout的倾斜，从而使驱动输出的变换特性(延迟量和通过速率)能够满足技术指标。
采用本实施例的构造实例能够使用于驱动电抗负载的电路以稳定的延迟量和倾斜改变驱动信号，而不管负载特性和驱动特性的不规则性以及环境变化如何。即使在为了方便系统技术指标和负载609而限定了输出定时的情况下，也能够相对于延迟量、通过速率和可复现性等方面的技术指标而获得具有最小误差差值的驱动波形。
<负载驱动单元；容抗负载>
图36是用于说明一种构造实例的示意图，所述构造实例主要关注图33所示的脉冲驱动器600的负载驱动单元650的详细构造，其中，将负载驱动单元650应用于驱动具有容抗的负载609的情况。此外，图37是说明图36所示的脉冲驱动器600的操作的时序图。
在驱动具有容抗的负载609的情况下，通过包括电流输出电路实现负载驱动单元650，从而使负载609受到电流驱动。此外，相应地，将通过速率调节单元630配置为将适于负载驱动单元650处的电流驱动的前一级驱动信号P30提供至负载驱动单元650。
具体而言，首先，通过速率调节单元630包括用于将前一级驱动信号P30_H和P30_L输出至负载驱动单元650的电流输出单元632_H和632_L，前一级驱动信号P30_H和P30_L表示用于确定输出脉冲Pout的上升沿或下降沿的倾斜的参考电流Is，并且二者具有彼此互补的关系。
此外，负载驱动单元650还包括电流镜电路652_H和电流镜电路652_L，前者用于接收提供至端子601的限定高电平一侧的电势的电压V1，并将恒定电流Io给送至端子604，后者用于接收提供至端子602的限定低电平一侧的电势的电压V2，并吸收来自端子604的恒定电流Io。也就是说，负载驱动单元650由电流镜电路652_H和652_L的垂直对构成。
使电流镜电路652_H的输出级652Hout和电流镜电路652_L的输出级652_Lout在连接点656(相当于电流加法单元)处连接，并将其经由端子604连接至负载609。将电流镜电路652_H的输入级652_Hin连接至通过速率调节单元630的输出单元632_H，将电流镜电路652_L的输入级652_Lin连接至通过速率调节单元630的电流输出单元632_L。
将对应于上升时的延迟量的控制信号P10_H和对应于下降时的延迟量的控制信号P10_L从相位延迟调节单元610独立提供至通过速率调节单元630。
通过速率调节单元630根据控制信号P10_H将前一级驱动信号P30_H经由电流输出单元632_H提供至电流镜电路652_H的输入级652_Hin，并根据根据控制信号P10_L将前一级驱动信号P30_L经由电流输出单元632_L提供至电流镜电路652_L的输入级652_Lin。
根据采用这一构造，首先，通过速率调节单元630将前一级驱动信号P30_H和P30_L输出至负载驱动单元650，所述前一级驱动信号P30_H和P30_L表示确定输出脉冲Pout的上升沿或下降沿的倾斜的参考电流Is。负载驱动单元650由电流镜电路652_H和652_L的垂直对构成，因而使产生于通过速率调节单元630内的上升和下降参考电流Is乘以常数(×NH，×NL)，并使其环回，从而将输出电流Iout提供至具有容抗的负载609。
注意，实际上，从上侧电流镜电路652_H将输出电流Iout_H(＝+Io)给送至负载609(源操作)，而下侧电流镜电路652_L则从负载609吸收输出电流Iout(＝-Io)(沉吸(sink)操作)。
产生于端子604内的负载电压Vout变为通过对提供至负载609的输出电流Iout积分，并将其除以负载609的电容值而得到的值，因而如图37所示，如果在变换周期内向具有容抗的负载609(电容负载)连续施加恒定电流，那么负载电压Vout将发生线性变化直到负载电压Vout达到电流镜电路652_H的电源电势V1或电流镜电路652_L的电源电势V2为止。
注意，当负载电压Vout达到电源电势V1时，上侧电流镜电路652_H的输出级652_Hout失去恒定电流特性，并被经由等效电阻连接至电源电势V1，从而将负载电压Vout固定至电源电势V1。反之，当负载电压Vout达到电源电势V2时，下侧电流镜电路652_L的输出级652_Lout失去恒定电流特性，并被经由等效电阻连接至电源电势V2，从而将负载电压Vout固定至电源电势V2。
因此，就从通过速率调节单元630的电流输出单元632_H提供至电流镜电路652_H的前一级驱动信号P30_H而言，唯一需要做的就是以确实(sure)的方式在从输出脉冲Pout的上升起始点开始的周期内向输入级652_Hin提供参考电流Is直到负载电压Vout达到电源电势V1为止(实际为沉吸操作)，并且在下侧电流镜电路652_L开始工作之前停止向输入级652_Hin提供参考电流Is。
此外，就从通过速率调节单元630的电流输出单元632_L提供至电流镜电路652_L的前一级驱动信号P30_L而言，唯一需要做的就是以确实(sure)的方式在从输出脉冲Pout的下降起始点开始的周期内向输入级652_Lin提供参考电流Is直到负载电压Vout达到电源电势V2为止(实际为源操作)，并且在上侧电流镜电路652_H开始工作之前停止向输入级652_Lin提供参考电流Is。
输出脉冲Pout，即负载电压Vout的变化特性是由提供至负载609的驱动电流Io(源电流Io和沉吸电流Io)限定的，驱动电流Io是由从通过速率调节单元630的电流输出单元632_H和632_L输出的参考电流Is(沉吸电流Is和源电流Is)限定的，参考电流Is是由通过速率控制信号P74限定的。因此，可以通过调节进行反馈控制时的通过速率控制信号P74改变负载电压Vout的变化特性(通过速率)。
可以在采用具有容抗的负载作为负载609的情况下执行反馈控制，在发生输出变换时采用电流镜电路652_H和652_L以恒定电流Io驱动这一容抗负载，与此同时通过脉冲驱动波形整形控制单元670监视输出脉冲Pout。例如，根据相位延迟控制单元672的控制功能，可以控制输出脉冲Pout的负载电压Vout，使其变为相对于输入脉冲Pin的稳定延迟量。此外，根据通过速率控制单元674的控制功能，可以控制输出脉冲Pout的负载电压Vout，使其以某一通过速率发生变换。
根据采用图36所示的构造实例，就用于驱动容抗负载的电路而言，驱动信号(负载电压信号)可以以稳定延迟量和倾斜变化，而不管负载电容和驱动特性的不规则性以及环境变化如何。即使在为了方便系统技术指标和充当负载609的受驱动元件(具体而言为转移电极等)而限定了输出定时的情况下，也能够相对于延迟量、通过速率和可复现性等方面的技术指标而获得具有最小误差差值的驱动波形。
<负载驱动单元；感抗负载>
图38是用于说明一种构造实例的示意图，所述构造实例主要关注图33所示的脉冲驱动器600的负载驱动单元650的详细构造，其中，将负载驱动单元650应用于驱动具有感抗的负载609的情况。此外，图39是说明图38所示的脉冲驱动器600的操作的时序图。
在驱动具有感抗的负载609的情况下，必须采用相对于用于驱动具有容抗的负载609的构造具有对偶构造的电路。具体而言，负载驱动单元650是通过包括电压输出电路实现的，从而使负载609受到电压驱动。此外，相应地，将通过速率调节单元630配置为将适于负载驱动单元650处的电压驱动的前一级驱动信号P30提供至负载驱动单元650。
具体而言，首先，通过速率调节单元630包括用于将前一级驱动信号P30_H和P30_L输出至负载驱动单元650的电压输出单元633_H和633_L，前一级驱动信号P30_H和P30_L表示用于确定输出脉冲Pout的上升沿或下降沿的倾斜的参考电压Vs，并且二者具有彼此互补的关系。
此外，负载驱动单元650还包括恒压输出电路653_H和恒压输出电路653_L，前者用于接收提供至端子601的限定高电平一侧的电流的电流I1，并将恒定电压Vo给送至端子604，后者用于接收提供至端子602的限定低电平一侧的电流的电流I2，并将恒定电压Vo提供至端子604。也就是说，负载驱动单元650由恒压输出电路653_H和653_L的垂直对构成。
注意，形成了这样一种配置，其中，在端子601内插入用于向端子601提供电压V1，以及向恒压输出电路653_H提供恒定电流I1的电路，并且在端子602内插入用于向端子602提供电压V2，以及向恒压输出电路653_L提供恒定电流I2的电路。
在恒压输出电路653_H的输出级653_Hout与恒压输出电路653_L的输出级653_Lout之间提供电压加法单元657。将使上侧电压和下侧电压相加的电压加法单元657配置为连接至端子604。将恒压输出电路653_H的输入级653_Hin连接至通过速率调节单元630的电压输出单元633_H，将恒压输出电路653_L的输入级653_Lin连接至通过速率调节单元630的电压输出单元633_L。
此外，在负载驱动单元650和负载609之间提供负载电流探测单元658。这一探测单元用于实现执行反馈控制，其中，脉冲驱动波形整形控制单元670监视负载驱动单元650与端子604之间的负载驱动电流，从而使实际工作状态下的变换特性，例如端子604上的输出脉冲Pout相对于输入脉冲Pin的延迟时间、变换时的通过速率等收敛于预期的变换特性。
就负载电流探测单元658的构造而言，唯一需要做的就是使对应于负载驱动电流的探测信号传播至脉冲驱动波形整形控制单元670，例如，如附图中的功能图示，可以采用各种类型的方法，例如，采用电流互感器探测电流自身，或者利用电流电压转换功能插入电流探测电阻，并探测其两端电压等。就探测电流自身的情况而言，脉冲驱动波形整形控制单元670必须将所探测的电流转化为电压信号，并对这一电压信号进行处理。
注意，就通过IC提供垂直驱动器的情况而言，难以在IC内提供电流互感器，并且难以在IC内完成所有的相关布线，因而实际上，在端子604和负载609之间提供电流互感器，并将其探测电流输入至IC内的脉冲驱动波形整形控制单元670。另一方面，在插入电流探测电阻的情况下，可以将电流探测电阻插入到电压加法单元657和端子604之间，因而能够在IC内完成所有的相关布线。
恒压输出电路653_H和653_L必须像电流镜电路652_H和652_L一样具有充当对偶电路的电路构造，例如，具有这样一种构造，其中，将输入至输入级653_Hin和653_Lin的输入电压乘以常数，并将其输出至输出级653_Hout和653_Lout。可以采用任何满足上述要求的电路构造。
根据采用这一构造，首先，通过速率调节单元630将前一级驱动信号P30_H和P30_L输出至负载驱动单元650，所述前一级驱动信号P30_H和P30_L表示确定输出脉冲Pout的上升沿或下降沿的倾斜的参考电压Vs。负载驱动单元650由恒压输出电路653_H和653_L的垂直对构成，因而使产生于通过速率调节单元630内的上升和下降参考电压Vs乘以常数(×NH，×NL)，并使其环回，从而将输出电压Vout提供至具有感抗的负载609。
注意，实际上，将输出电压Vout_H(＝+Vo)从上侧恒压输出电路653_H施加至负载609(源操作)，将输出电压Vout_L(＝-Vo)从下侧恒压输出电路653_L施加至负载609(沉吸操作)。
产生于端子604内的负载电流Iout是通过对提供至负载609的输出电压Vout积分，并将其除以负载609的电感值而得到的值，因而如图39所示，如果在变换周期内向具有感抗的负载609(电感负载)连续施加恒定电压，那么负载电流Iout将发生线性变化直到负载电流Iout达到恒压输出电路653_H的电源电流I1或恒压输出电路653_L的电源电流I2为止。
注意，当负载电流Iout达到电源电流I1时，上侧恒压输出电路653_H的输出级653_Hout失去恒定电压特性，并被经由等效电阻连接至电源电流I1，从而将负载电流Iout固定至电源电流I1。反之，当负载电流Iout达到电源电流I2时，下侧恒压输出电路653_L的输出级653_Lout失去恒定电压特性，并被经由等效电阻连接至电源电流I2，从而将负载电流Iout固定至电源电流I2。
因此，就从通过速率调节单元630的电压输出单元633_H提供至恒压输出电路653_H的前一级驱动信号P30_H而言，唯一需要做的就是以确实(sure)的方式在从输出脉冲Pout的上升起始点开始的周期内向输入级653_Hin提供参考电压Vs直到负载电流Iout达到电源电流I1为止(实际为沉吸操作)，并且在下侧恒压输出电路653_L开始工作之前停止向输入级653_Hin提供参考电压Vs。
此外，就从通过速率调节单元630的电压输出单元633_L提供至恒压输出电路653_L的前一级驱动信号P30_L而言，唯一需要做的就是以确实(sure)的方式在从输出脉冲Pout的下降起始点开始的周期内向输入级653_Lin提供参考电压Vs直到负载电流Iout达到电源电流I2为止(实际为源操作)，并且在上侧恒压输出电路653_H开始工作之前停止向输入级653_Lin提供参考电压Vs。
可以在采用具有感抗的负载作为负载609的情况下执行反馈控制，在发生输出变换时采用恒压输出电路653_H和653_L以恒定电压Vo驱动这一感抗负载，与此同时通过脉冲驱动波形整形控制单元670监视输出脉冲Pout。例如，根据相位延迟控制单元672的控制功能，可以控制输出脉冲Pout的负载电流Iout，使其变为相对于输入脉冲Pin的稳定延迟量。此外，根据通过速率控制单元674的控制功能，可以控制输出脉冲Pout的负载电流Iout，使其以某一通过速率发生变换。
根据采用图38所示的构造实例，就用于驱动感抗负载的电路而言，驱动信号(负载电流信号)可以以稳定延迟量和倾斜变化，而不管负载电感和驱动特性的不规则性以及环境变化如何。即使在为了方便系统技术指标和充当负载609的受驱动元件(具体而言为马达线圈等)而限定了输出定时的情况下，也能够相对于延迟量、通过速率和可复现性等方面的技术指标而获得具有最小误差差值的驱动波形。
<相位延迟调节单元和通过速率调节单元的构造实例>
图40是说明图33所示的脉冲驱动器600的构造实例的示意图，其尤其关注相位延迟调节单元610和通过速率调节单元630的详细构造。此外，图41是说明图40所示的脉冲驱动器600的操作的时序图。
这里注意，图示的负载驱动单元650采用了图36所示的适用于驱动具有容抗的负载609的情况的构造，但是，也可以将相位延迟调节单元610和通过速率调节单元630的各详细构造应用于图38所示的适用于驱动具有感抗的负载609的情况的构造。
首先，为脉冲驱动器600提供向其上施加时钟信号CK的端子605。相位延迟调节单元610包括脉冲延迟单元612和延迟时钟数寄存器614，前者具有这样的功能，其中，使输入至端子601的输入脉冲Pin(逻辑输入)延迟外部设定的时钟数量，从而参考经由端子605输入的时钟信号CK输出受到延迟的输入脉冲，后者用于存储每一时钟数(延迟时钟的数量)，所述时钟数分别由与脉冲延迟单元612内的延迟量相关的上升时的延迟量和下降时的延迟量限定。延迟时钟数寄存器614将所存储的延迟时钟数CKD_H和CKD_L设置到脉冲延迟单元612内。
如图41所示，上升时的延迟量tpdr(图中的tpdr1)是通过将延迟时钟数CKD_H(＝N1)除以时钟信号CK的频率fCLK而得到的，下降时的延迟量tpdf(图中的tpdf1)是通过将延迟时钟数(＝N2)除以时钟信号CK的频率fCLK而得到的。于是，可以以诸如时钟数量的计数值调节延迟量，由此简化处理。
脉冲延迟单元612输出高态有效(active high)控制信号P10_H(＝Vs1)和相对于控制信号P10_H逻辑反转的高态有效控制信号P10_L(＝Vs2)，所述控制信号P10_H在从输入脉冲Pin的上升点开始延迟了延迟量tpdr的点上升，在从输入脉冲Pin的下降点开始延迟了延迟量tpdf的点下降。
现在，延迟时钟数寄存器614可以固定地将一次性设定的延迟时钟数，例如内部设定或外部设定的寄存器初始设定值CKD_Hini和CKD_Lini等，提供至脉冲延迟单元612，但是其也可以基于来自脉冲驱动波形整形控制单元670的相位延迟控制单元672的延迟量控制信号P72动态调节延迟时钟数CKD_H和CKD_L。寄存器初始设定值CKD_Hini和CKD_Lini可以被事先保持在延迟时钟数寄存器614内，也可以对其进行外部设置。
注意，“动态”是指，调节量是以端子604上的实际输出脉冲Pout相对于输入脉冲Pin的延迟量的探测结果为基础的。相位延迟控制单元672利用延迟量控制信号P72提高或降低延迟时钟数CKD_H和CKD_L，从而使实际工作状态下的延迟量总是预期延迟量。
在进行反馈控制时，可以以诸如时钟数量的计数值调节延迟量，并且可以以计数数据处理控制相位延迟调节单元610的控制信息，由此简化调节的处理。
通过速率调节单元630包括用于上升控制的DA转换器(DAC)634_H和切换单元(开关机构)636_H，此外还包括用于下降控制的DA转换器(DAC)634_L和切换单元(开关机构)636_L。
此外，通过速率调节单元630还包括DAC数据寄存器638，其用于存储针对DA转换器634_H和634_L限定参考电流Is的参考数据DAC_H和DAC_L。DAC寄存器638将所存储的参考数据DAC_H和DAC_L设置到对应的DA转换器634_H和634_L内。DA转换器634_H和634_L产生对应于所设置的参考数据DAC_H和DAC_L的参考电流(源侧Is和沉吸侧Is)。注意，相对于其绝对值，源侧的参考电流和沉吸侧的参考电流可以是相同的，也可以不同的。
尽管在图中未示出，但是DA转换器634_H的输出级设有图36所示的电流输出单元632_H，并且DA转换器634_L的输出级设有图36所示的电流输出单元632_L。
现在，DAC数据寄存器638可以固定地将一次性设定的参考数据DAC_H和DAC_L，例如寄存器初始设定值DAC_Hini和DAC_Lini等提供至DA转换器634_H和634_L，也可以基于来自脉冲驱动波形整形控制单元670的通过速率控制单元674的通过速率控制信号P74动态调节参考数据DAC_H和DAC_L。寄存器初始设定值DAC_Hini和DAC_Lini可以事先保持在DAC数据寄存器638内部，也可以对其进行外部设置。
注意，“动态”是指，调节量是以端子604上的实际输出脉冲Pout的通过速率的探测结果为基础的。通过速率控制单元674利用通过速率控制信号P74提高或降低参考数据DAC_H和DAC_L，从而使实际工作状态下的通过速率恒定地表现出预期值。
输出脉冲Pout，即负载电压Vout的变化特性是由提供至负载609的驱动电流Io(源电流Io和沉吸电流Io)限定的，驱动电流Io是由从DA转换器634_H和634_L输出的参考电流Is(沉吸电流Is和源电流Is)限定的，参考电流Is是由参考数据DAC_H和DAC_L限定的。因此，负载电压Vout的变化特性(通过速率)是随驱动电流Io而变化的。
在进行反馈控制时，可以在提供至负载609的负载电压进行变换时采用诸如DAC数据的计数值调节驱动电流Io，由此调节负载电压Vout的通过速率，并且可以以计数数据处理用于控制通过速率调节单元630的控制信息，由此能够简化调节的处理。
通过速率调节单元630被配置为只有当切换单元636_H或636_L导通时将对应的DA转换器634_H或634_L(本实例中以参考电流Is表示)内产生的前一级驱动信号P30_H或P30_L提供至负载驱动单元650的对应的电流镜电路652_H或652_L。
脉冲延迟单元612适用于将充当对应于上升时的延迟量的控制信号P10_H的切换控制信号Vs1提供至切换单元636_H的控制输入端子，并且将充当对应于下降时的延迟量的控制信号P10_L的切换控制信号Vs2提供至切换单元636_L的控制输入端子。
假设DA转换器634_H和634_L具有足够高的分辨率(resolution)，足以覆盖与下述内容相关的变化：负载驱动单元650的驱动力、由负载609的制造不规则性导致的负载609的特性、负载驱动单元650的输出级所采用的驱动元件的制造不规则性以及诸如温度变化、湿度变化等的环境变化。此外，优选地，最好具有能够对应于各种类型的负载609的分辨率。
在从输入脉冲Pin的上升开始延迟了延迟量tpdr1之后，脉冲延迟单元612使控制信号P10_H(＝Vs1)高态有效。响应于此，端子604上的负载电压Vout在控制信号P10_H的高电平处上升。
也就是说，就通过速率调节单元630而言，当来自脉冲延迟单元612的输入脉冲Pin_H(＝Vs1)从低电平变换至高电平时，切换单元636_H变为导电，DA转换器634_H内产生的限定参考电流Is的前一级驱动信号P30_H被提供至负载驱动单元650的电流镜电路652_H(沉吸操作)。
电流镜电路652_H将驱动电流Io提供至具有容抗的负载609，在驱动电流Io中，将由前一级驱动信号P30_H表示的参考电流乘以常数(NH倍)。于是，负载电压Vout以稳定的通过速率从低电平变换至高电平。接下来，当负载电压Vout达到电源电压V1时，尽管参考电流Is被连续提供至电流镜电路652_H的输入级652_Hin，但是电流镜电路652_H的输出级652_Hout将失去恒定电流特性，负载609将被经由等效电阻连接至电源电压V1，因而负载电压Vout将被固定至电源电压V1。
接下来，当输入脉冲Pin下降时，将执行与上述方向相反的操作。具体而言，在从输入脉冲Pin的下降开始延迟了延迟量tpdf1之后，脉冲延迟单元612使控制信号Pin_H(＝Vs1)变低，并使控制信号P10_L(＝Vs2)高态有效。响应于此，端子604上的负载电压Vout在控制信号P10_L的高电平处下降。
就通过速率调节单元630而言，当来自脉冲延迟单元612的输入脉冲Pin_L(＝Vs2)从低电平变换至高电平时，切换单元636_L变为导电，DA转换器634_L内产生的限定参考电流Is的前一级驱动信号P30_L被提供至负载驱动单元650的电流镜电路652_L(源操作)。
电流镜电路652_L将驱动电流Io提供至具有容抗的负载609，在驱动电流Io中，将由前一级驱动信号P30_L表示的参考电流乘以常数(NL倍)。于是，负载电压Vout以稳定的通过速率从高电平变换至低电平。接下来，当负载电压Vout达到电源电压V2时，尽管参考电流Is被连续提供至电流镜电路652_L的输入级652_Lin，但是电流镜电路652_L的输出级652_Lout将失去恒定电流特性，负载609将并被经由等效电阻连接至电源电压V2，因而负载电压Vout将被固定至电源电压V2。
<通过速率调节单元的变型>
图42是说明另一构造实例的示意图(图41所示构造的变型)，其尤其关注图33所示的脉冲驱动器600的相位延迟调节单元610和通过速率调节单元630的详细构造。
这里注意，图示的负载驱动单元650采用了图36所示的适用于驱动具有容抗的负载609的情况的构造，但是，也可以将相位延迟调节单元610和通过速率调节单元630的各详细构造应用于图38所示的适用于驱动具有感抗的负载609的情况的构造。
图38所示的构造与图41所示的构造之间的区别在于，通过速率调节单元630内的DA转换器具有用于粗调和细调的两级构造(将其称为DA转换器634A和634B)。
用于粗调的DA转换器634A_H和634A L产生对应于外部设定的驱动力粗调设定值DAC_Coarse(粗略DAC数据DAC_Hcrs和DAC_Lcrs)，并将其传输至用于细调的DA转换器634B_H和634B_L。粗略DAC数据是不受来自通过速率控制单元674的通过速率控制信号P74的影响(控制)的数据，DA转换器634A_H和634A_L产生对应于驱动力粗调设定值的粗略参考电流Is_Coarse，而不管从通过速率控制单元674输出的通过速率控制信号P74如何。
用于细调的DA转换器634B_H和634B_L参考用于粗调的DA转换器634A_H和634A_L内产生的粗略参考电流Is_Coarse产生对应于由DAC数据寄存器638基于通过速率控制信号P74设定的值的参考电流(源侧Is和沉吸侧Is)。在这种情况下，参考数据DAC_H和DAC_L相当于对应于驱动力粗调设定值DAC_Coarse的驱动力细调设定值DAC_Fine。
为了参考粗略参考电流Is_Coarse产生参考电流Is，我们可以采用乘法和加法中的任何一种，前者以DA转换器634A_H和634A_L内产生的粗略参考电流Is_Coarse为参考电流，根据参考数据DAC_H和DAC_L调谐放大程度，由此产生参考电流Is，后者在DA转换器634B_H和634B_L内产生对应于参考数据DAC_H和DAC_L的精细参考电流Is_Fine(Is_Hfine和Is_Lfine)，并将其与DA转换器634A_H和634A_L内产生的粗略参考电流Is_Coarse相加。
必须根据驱动力或负载不规则性的趋势等确定采用所述方法中的任一种还是二者均采用。尽管有一些例外，但是，与加法相比，乘法通常能够扩展动态范围，因此，就DA转换器634B_H和634B_L而言，最好采用用于实现乘法的电路构造。
即使在采用乘法和加法中的任一种的情况下，在进行反馈控制时，粗略参考电流Is_Coarse也不受通过速率控制信号P74的影响，因而，负载电压Vout的通过速率是由用于细调的DA转换器634B_H和634B_L调谐的。
即使DA转换器634具有一级构造，原则上，其也能够具有充分高的分辨率，足以覆盖与下述内容相关的变化：负载驱动单元650的驱动力、由负载609的制造不规则性导致的负载609的特性、负载驱动单元650的输出级所采用的驱动元件的制造不规则性、诸如温度变化、湿度变化等的环境变化以及负载609的其他各种类型等。
然而，由于实际上与由负载609的制造不规则性、负载驱动单元650的输出级所采用的驱动元件的制造不规则性以及诸如温度变化和湿度变化的环境变化所导致的变化相比，对应于负载609的多种类型所必需的变化增大了，因而，要想采用一级构造加以实现，DA转换器634的分辨率就会变成不切实际的分辨率，因此，这一构造是不可行的。
另一方面，就系统设计而言，所采用的负载609的技术指标和特性(输入等效电容、输入等效电感、驱动频率等)通常是明确的，因此，如果将DA转换器634A配置为处理与之相当的各种变化，通常能够获得预期的驱动力。
就用于细调的DA转换器634B而言，如果形成通过执行反馈控制来处理实际工作中的不规则性的配置，那么可以利用实际分辨率对通过速率进行动态调谐。也就是说，在用于粗调的DA转换器634A内设定通常预期的驱动力的情况下，当负载609的驱动力或特性(例如输入等效电容)在设计阶段无法预计的寄生电容、制造工艺的不规则性或温度变化等作用下而发生变化时，即使在某些情况下驱动输出的通过速率无法满足技术指标，那么通过速率控制单元674也可以控制用于细调的DA转换器634B，使其执行用于对输出的倾斜进行调谐的操作，由此能够满足输出通过速率的技术指标。
<脉冲驱动波形整形控制单元的构造实例>
图43是说明一构造实例的示意图，其尤其关注图33所示的脉冲驱动器600的脉冲驱动波形整形控制单元670的详细构造。此外，图44A到44C是说明图43所示的脉冲驱动器600的操作的时间图。
这里注意，就相位延迟调节单元610和通过速率调节单元630而言，采用图42所示的构造。此外，尽管图示的负载驱动单元650采用了图36所示的适用于驱动具有容抗的负载609的情况的构造，但是，同样可以将相位延迟调节单元610和通过速率调节单元630的各详细构造应用于图38所示的适用于驱动具有感抗的负载609的情况的构造。
脉冲驱动波形整形控制单元670包括两个比较单元682和684，还包括由相位延迟控制单元672和通过速率控制单元674共享的判决单元686。两个比较单元682和684以及判决单元686的延迟量控制功能部分构成了相位延迟控制单元672，两个比较单元682和684以及判决单元686的通过速率控制功能部分构成了通过速率控制单元674。注意，可以为相位延迟控制单元672和通过速率控制单元674中的每者设置两个比较单元682和684以及判决单元686。
将比较单元682和684配置为用于比较负载电压Vout和参考电压Vref的比较器。也就是说，形成了这样一种布置，其中，首先将端子604上的输出脉冲Pout输入到每一比较单元682和684的一个输入端子上。
此外，形成了这样一种配置，其中，首先将对应于端子604上的输出脉冲Pout的高电平电势与低电平电势之间的预定电势的第一参考电压Vref1输入到比较部件682的另一个输入端子，将对应于端子604上的输出脉冲Pout的高电平电势与低电平电势之间的预定电势的第二参考电压Vref2(假设Vref2＞Vref1)输入到比较部件684的另一个输入端子。
也就是说，如图44A所示，将两个参考电压Vref1和Vref2设置为负载电压Vout能够采用的值之间的适当值。例如，将第一参考电压Vref1设置在V1到V2的下侧的1/3左右，将第二参考电压Vref2设置在V1到V2的上侧1/3左右。
比较单元682和684参考经由端子605从外部输入的时钟信号CK比较两个输入电压，并将电压比较结果传输至判决单元686。具体而言，就比较单元682和684而言，采用了AD转化法，可以将其称为所谓的单斜面积分型或斜坡信号比较型，其中，将输出脉冲Pout的模拟电压信号与用于将模拟信号转化为数字数据的参考电压Vref1和Vref2进行比较，在执行上述比较过程的同时采用时钟信号CK执行计数过程，并基于比较过程完成时的计数值得到表示输出脉冲Pout的变换过程中的两个时间点的数字数据。
因此，各比较单元682和684由电压比较器682A和684A以及计数单元(CNT)682B和684B构成，前者用于比较输出脉冲Pout和参考电压Vref1和Vref2，后者用于采用时钟信号CK计时，直到电压比较器682A和684A完成比较过程为止。
就具有这样的构造的比较单元682和684而言，首先，电压比较单元682A和684A将参考电压vref1和Vref2与输出脉冲Pout(的倾斜部分)进行比较，在两电压相同的情况下，反转电压比较单元682和684的比较器输出。
将计数单元682B和684B配置为，与时钟信号CK同步，以输入至端子603的输入脉冲Pin的上升或下降为起点开始计数操作，在电压比较器682A和684A提交比较器输出受到反转的信息的情况下，停止计数操作，并锁定(保持或存储)此时的计数值，由此完成了AD转换。也就是说，采用两个比较器682A和684A测量输出脉冲Pout的倾斜部分的时间。
就计数值而言，获得的计数值为：用于确定输出脉冲Pout的上升变换过程中的电势点Tsr2(对应于参考电压Vref1)的计数值Nsr2、用于确定电势点Ter2(对应于参考电压Vref2)的计数值Ner2、用于确定输出脉冲Pout的下降变换过程中的电势点Tsf2(对应于参考电压Vref2)的计数值Nsf2以及用于确定电势点Tef2(对应于参考电压Vref1)的计数值Nef2。
于是，能够对应于输入脉冲Pin测量出在电压比较器682A和684A的两个输出从输入脉冲Pin的上升或下降发生反转之前，即在负载609内产生的负载电压Vout达到参考电压Vref1和Vref2之前的时钟数(计数值Nsr2、Ner2、Nsf2和Nef2)。比较单元682和684将测得的时钟数传输至判决单元686。
判决单元686计算达到输出脉冲Pout(负载电压Vout)的斜坡上的预定电势点之前的延迟量，以及基于在比较单元682和684内测得的计数值Nsr2、Ner2、Nsf2和Nef2与输入脉冲Pin之间的关系，随着时钟周期的递增，计算参考电压Vref1和Vref2之间的变换所需的时间，由此确定实际工作状态下输出脉冲Pout相对于输入脉冲Pin的延迟量和通过速率，并采用延迟量控制信号P72控制相位延迟调节单元610，从而使这些值收敛于预期值，并采用通过速率控制信号P74控制通过速率调节单元630。
例如，如图44B所示，计数值Nsr2与Ner2的平均值是表示从输入脉冲Pin的上升点开始达到输出脉冲Pout中的参考电压Vref1和Vref2的中间电势的时间的延迟时钟数CKD_H(＝NH)，将延迟时钟数CKD_H除以时钟信号CK的频率fCLK得到的值(NH/fCLK)是上升时的延迟量tpdr2。
类似地，计数值Nsf2与Nef2的平均值是表示从输入脉冲Pin的下降点开始达到输出脉冲Pout中的参考电压Vref1和Vref2的中间电势的时间的延迟时钟数CKD_L(＝NL)，将延迟时钟数CKD_L除以时钟信号CK的频率fCLK得到的值(NL/fCLK)是下降时的延迟量tpdf2。
此外，计数值Nsr2与Ner2之间差值表示上升时的通过速率SRr2，计数值Nsf2与Nef2之间的差值表示下降时的通过速率SRf2。
此外，如图44C所示，采用计数值Nsr2和Ner2能够实现通过估算得到用于在对应于限定通过速率SRr2的两个参考电压Vref1和Vref2的两个点的延迟线上提供上侧电源电压V1和下侧电源电压V2的计数值，即用于确定上升时的变换起始点Tsr1的计数值Nsr1和用于确定变换结束点Ter1的计数值Ner1。计数值Nsr1是表示从输入脉冲Pin的上升点到输出脉冲Pout的上升变换起始点Tsr1之间的时间的延迟时钟数CKD_H(＝N1)，将延迟时钟数CKD_H(＝N1)除以时钟信号CK的频率fCLK所得到的值(N1/fCLK)为上升时的延迟量tpdr1。
类似地，如图44C所示，采用计数值Nsf2和Nef2能够实现通过估算得到用于在对应于限定通过速率SRf2的两个参考电压Vref1和Vref2的两个点的延迟线上提供上侧电源电压V1和下侧电源电压V2的计数值，即用于确定下降时的变换起始点Tsf1的计数值Nsf1和用于确定变换结束点Tef1的计数值Nef1。计数值Nsf1是表示从输入脉冲Pin的下降点到输出脉冲Pout的下降变换起始点Tsf1之间的时间的延迟时钟数CKD_L(＝N2)，将延迟时钟数CKD_L(＝N2)除以时钟信号CK的频率fCLK所得到的值(N2/fCLK)为下降时的延迟量tpdf1。
判决单元686利用延迟量控制信号P72对延迟时钟数寄存器614的设定值(延迟时钟数CKD_H和CKD_L)进行提高/降低控制，从而使如此确定的实际工作状态下的输出脉冲Pout的变换特性(相对于输入脉冲Pin的延迟量或通过速率)收敛于对应于计数指标的值，并且利用通过速率控制信号P74执行对DAC数据寄存器638的设定值(参考数据DAC_H和DAC_L)的提高/降低控制。
于是，可以以数字数据处理用于控制相位延迟调节单元610和通过速率调节单元630的控制信息，并且可以以数字方式对实际工作状态下的输出脉冲Pout的变换特性进行实际测量或估算，因而，可以以数字数据处理整个反馈控制系统，由此简化了对测量和调整的处理。
<垂直驱动器的应用实例；第一实例>
图45是示出了第一构造实例的示意图，其中，将上述脉冲驱动器600应用于用于对CCD固态图像俘获装置1010的垂直转移电极1012进行驱动的垂直驱动器1050。在这种情况下，负载驱动单元650驱动充当容抗的垂直转移电极1012，由此采用了图36所示的构造。此外，就相位延迟调节单元610和通过速率调节单元630而言，采用图40所示的构造。
如图所示，图像俘获装置1001包括CCD固态图像俘获装置1010、设置于这一CCD固态图像俘获装置1010内的用于驱动起着容抗作用的多个垂直转移电极1012的垂直转移驱动单元1007和用于驱动起着容抗作用的多个水平转移寄存器1014的水平转移驱动单元1008。垂直转移驱动单元1007包括用于独立驱动多个垂直转移电极1012_1到1012_z(1到z；z是相数，就四相而言，z＝4)中的每一个的垂直驱动器700，垂直驱动器700的数量等于垂直转移电极1012的数量。换言之，就垂直转移驱动单元1007而言，提供了相当于垂直转移电极1012的数量的垂直驱动器700，每一垂直驱动器700根据相位驱动每一相的垂直转移电极1012。可以通过一个半导体IC封装提供每一垂直驱动器700。
就图示的实例而言，分别通过等效输入电容C12_1到C12_z(例如100到1000pF左右)之一表示设置于CCD固态图像俘获装置内的垂直转移电极1012_1到1012_z之一，从垂直驱动器700的角度来看，CCD固态图像俘获装置1010为容抗负载。
注意，等效输入电容C12只相当于图27所示的一个电极1068。具体而言，可以以串联电路表示这一电路，所述串联电路由垂直转移电极1012的线路电阻(例如，几十到几百欧姆左右)和接地电阻(例如几十欧姆左右)以及等效输入电容C12构成。
此外，图像俘获装置1001还包括定时信号发生单元810、模拟前端(AFE)单元820、图像计算处理单元832、图像记录单元834和包括图像显示单元836的图像信号处理单元830，定时信号发生单元810用于产生控制垂直转移驱动单元1007的每一垂直驱动器700和水平转移驱动单元1008的脉冲信号，模拟前端单元820用于执行模拟信号处理，图像计算处理单元832由DSP(数字信号处理器)构成，用于对来自模拟前端单元820的图像数据进行预定图像计算处理，图像记录单元834用于将CCD固态图像俘获装置1010俘获的图像存储到预定存储器内，图像显示单元836用于显示CCD固态图像俘获装置1010俘获的图像。
注意，就附图所示的例子而言，描述了一种最适于表现图像俘获装置1001(CCD图像俘获系统)的例子，但是其构造可以根据半导体工艺和照相机的整体设计而变化，因而不限于这一例子。就任何一种设计构造而言，一般可以包括附图所示的所有功能元件，但是某些情况下，可以采用省略了其中的一部分功能元件(例如具有监视功能的图像显示单元836)的系统。此外，可以对各功能部分进行合并和分割，例如，可以以一体的方式配置水平转移驱动单元1008和定时信号发生单元810。
此外，尽管图中未示出，但是，除了上述功能元件以外，图像俘获装置1001还可以包括，例如，光学系统和用于控制整个图像俘获装置1001的控制单元，其中，所述光学系统可以由下述部分构成：具有用于停止CCD固态图像俘获装置1010的传感器单元(电荷生成单元)内的信号电荷存储的功能的机械快门、用于会聚物体的光学图像的透镜以及包括用于调整光学图像的光量的光圈的图像俘获透镜。可以设想所述控制单元包括定时信号发生单元810。
所述控制单元包括由CPU(中央处理单元)构成的中央控制单元，其用于控制未示出的驱动(驱动装置)，从而读出存储在磁盘、光盘、磁光盘或半导体存储器内的控制程序，并基于读出的控制程序或用户的命令等对图像俘获设备1001的整体进行控制。
此外，所述控制单元还包括曝光控制器(曝光控制单元)和操作单元，其中，曝光控制器用于控制快门或光圈，从而使传输至图像信号处理单元830的图像保持适当的亮度，用户向操作单元内输入快门定时或其他命令。
中央控制单元控制连接至图像俘获装置1001的总线的定时信号发生单元810、图像信号处理单元830和曝光控制器(曝光控制单元)。因此，如图所示，可以将系统时钟和其他控制信号从图中未示出的中央控制单元提供至定时信号发生单元810和图像信号处理单元830。
定时信号发生单元810将转移和驱动CCD固态图像俘获装置1010所需的各种类型的脉冲信号提供至垂直转移驱动单元1007和水平转移驱动单元1008，并将用于相关二次抽样或AD转换的脉冲信号提供至模拟前端单元820。
模拟前端单元820基于由定时信号发生单元810提供的脉冲信号对从CCD固态图像俘获装置1010的输出放大器单元1016输出的图像俘获信号进行诸如相关二次抽样等的预定模拟信号处理，并对受到模拟信号处理的图像俘获信号进行转换(AD转换)，从而将经过AD转换的图像俘获数据提供至图像信号处理单元830。
图像计算处理单元832由DSP(数字信号处理器)构成，其用于对从模拟前端单元820输入的图像俘获数据进行预定的数字图像计算处理。
尽管图中未示出，但是图像记录单元834由闪速存储器等用于存储图像数据的存储器(记录媒质)和CODEC(编码/译码或压缩/解压的缩写)构成，CODEC用于对经过图像计算处理单元832处理的图像数据进行编码，以将其存储在存储器内，或者读出图像数据并对其解码，以将其提供至图像计算处理单元832。
图像显示单元836由下述部件构成：D/A(数字/模拟)转换单元，其用于将经过图像计算处理单元832处理的图像数据转换成模拟数据；由液晶显示器(LCD)构成的视频监视器，其通过显示对应于输入视频信号的图像而起着取景器的作用；以及视频编码器，其用于将转化成了模拟信号的图像信号编码成适用于处于下一级的视频监视器的视频信号。
对应于各垂直转移电极的垂直驱动器700与具有如图43所示的构造的脉冲驱动器600具有相同的构造，其包括：相当于相位延迟调节单元610的相位延迟调节单元710、相当于通过速率调节单元630的通过速率调节单元730、相当于负载驱动单元650的负载驱动单元750以及包括相当于相位延迟控制单元672的相位延迟控制单元772和相当于通过速率控制单元674的通过速率控制单元774的脉冲驱动波形整形控制单元770。
相位延迟调节单元710、通过速率调节单元730和负载驱动单元750构成了波形整形处理单元760，其用于对输入脉冲信号实施预定的波形整形处理。
垂直驱动器700包括相当于脉冲驱动器600的端子601、602、603、604和605的端子701、702、703、704和705。将z相垂直转移时钟V1到Vz中的任何一种输入至端子703，将对应的垂直转移电极1012_1到1012_z中的任何一个连接至端子704。
垂直驱动器700包括用于驱动垂直转移电极1012的作为独特构造的端子706和707以及切换单元(开关机构)708。将限定垂直转移脉冲ΦV1到ΦVz的高电平侧的电势的电压VH输入至端子706，将限定垂直转移脉冲ΦV1到ΦVz的中间电平的电势的电压VM输入至端子701，将限定垂直转移脉冲ΦV1到ΦVz的低电平侧的电势的电压VL输入至端子702。此外，将起着输入脉冲Pin的作用的垂直转移时钟V1到Vz从定时信号发生单元810提供至各端子703，并将读出时钟ROG提供至各端子707。
就本构造实例而言，垂直转移时钟V1到Vz涉及垂直转移脉冲ΦV1到ΦVz的VM和VL之间的变换，时钟ROG设计垂直转移脉冲ΦV1到ΦVz的VM和VH之间的变换。
切换单元708设置于端子704和端子706之间，在发生区段位移时，其基于经由端子707输入的作为控制脉冲的一个例子的读出时钟ROG将端子704连接至端子706，因而端子704出的负载电压Vout变成了处于高电平的电压VH。也就是说，切换单元708起着开关的作用，其用于向端子704提供高压电势VH，从而将脉冲电压提供至垂直转移电极1012，所述脉冲电压是在进行图像俘获时将信号电荷从CCD固态图像俘获装置1010的光接收传感器(光电转换传感器)1011转移至垂直转移寄存器1013所需的脉冲电压。
根据这种配置，在采用具有不同相位的垂直转移时钟驱动每一相的垂直转移电极1012时，通过监视实际工作状态下每一垂直转移电极1012的脉冲输出信号执行反馈控制，从而使每一脉冲输出信号的变化特性变为预定特性，因此，即使存在每一垂直转移电极1012的负载特性(具体而言为输入电容C12)的个体不规则性，负载驱动单元750的驱动特性的个体不规则性或者环境变化，也能够相对于这些中的每者恒定地获得稳定的变换特性。
因而，可以在不受负载电容的制造不规则性、驱动装置的制造不规则性或者环境变化的影响的情况下恒定地实现正确驱动。此外，几乎可以完全消除驱动输出脉冲的变换特性的不规则性，因而能够处理更高速度的驱动。如果存在有关变换特性的不规则性，那么必须执行包括相当于所述不规则性的裕量的驱动，但是，几乎可以在将所述裕量降为零的情况下执行驱动，由此能够执行高速驱动。
注意，这里示出的垂直转移时钟V1到Vz和读出时钟ROG与垂直转移脉冲ΦV1到ΦVz的电压电平VH、VM和VL之间的对应逻辑只是一个例子，可以根据系统要求对其任意设置，因而其不局限于本实例。
此外，就这里示出的垂直驱动器700的构造实例而言，采用了上述脉冲驱动器600，其用于在提供至各端子703的垂直转移时钟V1到Vz的基础上产生低速脉冲信号，所述低速脉冲信号在垂直转移脉冲ΦV1到ΦVz的低电平电势VL和中间电平电势VM之间具有处于预定的低速的变化特性，并且形成了这样一种配置，其中，由用于在读出时钟ROG的基础上输出高电平电势VH的切换单元708直接驱动基于读出时钟ROG的中间电平电势VM与高电平电势VH之间的变换，因此，不必产生具有缓慢变化特性的低速脉冲。
然而，也可以形成这样一种配置，其中，还可以根据CCD固态图像俘获装置1010的特性和驱动方法将脉冲驱动器600的配置应用于中间电平电势VM与高电平电势VH之间的变换，或者低电平电势VL与高电平电势VH之间的变换，由此使得所述电势之间的每一变换都具有平滑倾斜。
此外，在附图中，单独采用通过半导体IC提供的相同的垂直驱动器700驱动每一相的垂直转移电极1012，并向每一端子707提供读出时钟ROG，但实际上，需要读出时钟ROG的垂直转移电极并不是所有的垂直转移电极1012，因此并非意在将读出时钟ROG提供至所有垂直驱动器700的端子707。
例如，就采用行间法的CCD固态图像俘获装置1010而言，在四相垂直转移时钟V1到V4中，将V1和V3与读出时钟ROG成对设置，以提供采用三值电平VL、VM和VH的垂直转移脉冲ΦV1和ΦV3，因而垂直转移脉冲ΦV1和ΦV3不仅可以用于原始垂直转移操作，还可以用于信号电荷的读出。此外，就所有像素读出方法而言，在三相垂直转移时钟V1到V3当中，将V1与读出时钟ROG成对设置，从而提供采用三值电平VL、VM和VH的垂直转移脉冲ΦV1，因而垂直转移脉冲ΦV1不仅可以用于原始垂直转移操作，还可以用于信号电荷的读出。
<垂直驱动器的应用实例；第二实例>
图46是示出了第二构造实例的示意图，其中，将上述脉冲驱动器600应用于用于对CCD固态图像俘获装置1010的垂直转移电极1012进行驱动的垂直驱动器1050。采用图43所示的构造，而不是图40所示的构造作为根据图45所示的第一构造实例的相当于脉冲驱动器600的垂直驱动器700的部分。注意，在对应于脉冲驱动波形整形控制单元670的，包括比较单元782和784以及判决单元786的脉冲驱动波形整形控制单元770中，以简化的方式示出了比较单元782和784。
此外，形成了这样一种配置，其中，从定时信号发生单元810，将寄存器初始设定值CKD_Hini和CKD_Lini从外部设置到延迟时钟数寄存器714内，将驱动力粗调设定值(粗略DAC数据)设置到用于粗调的DA转换器734A中，以及将寄存器初始设定值DAC_Hini和DAC_Lini从外部设置到DAC数据寄存器738中。
此外，本实例包括的特征在于，增加了操作控制单元790，其用于根据图像俘获装置1001的操作状态控制垂直驱动器700(相当于脉冲驱动器600)中的脉冲驱动波形整形控制单元770对波形整形处理单元760的控制操作。
注意，安装操作控制单元790的位置可以是如图所示的垂直转移驱动单元1007的外部，也可以是其内部。在这种情况下，如果以包括各垂直驱动器700的一个IC封装的形式提供各垂直驱动器700，那么将安装一个操作控制单元790，但是如果以独立的IC的形式提供用于驱动各垂直转移电极1012的垂直驱动器700，则优选在每一垂直驱动器700内安装操作控制单元790，并采用这些操作控制单元790中的任何一个。
形成这样一种布置，其中，将充当输入脉冲Pin的垂直转移时钟V1到Vz、时钟信号CK和图像同步信号从定时信号发生单元810提供至操作控制单元790，将用于控制脉冲驱动波形整形控制单元770的操作的输出波形整形许可信号P690提供至脉冲驱动波形整形控制单元770。所述图像同步信号包括水平同步信号、垂直同步信号或者用于控制其他各种图像俘获模式的某种控制信号。
操作控制单元790基于图像同步信号许可或停止脉冲驱动波形整形控制单元770的操作。这时，采用用于具体指定原始输出脉冲的极性的逻辑输入等作为图像同步信号的一个成分。
例如，就图像俘获装置1001而言，在普通图像俘获模式下，在CCD固态图像俘获装置1010的有效像素周期内停止采用脉冲驱动波形整形控制单元770的反馈控制，从而使出现在图像上的噪声分量降至最低，仅在不出现噪声分量的垂直消隐期内激活采用脉冲驱动波形整形控制单元770的反馈控制，由此调节延迟时间和通过速率，从而使实际工作状态下的用于驱动垂直转移电极1012的垂直转移脉冲的变换特性与技术指标吻合。
另一方面，在切换图像俘获模式的情况下，或在类似情况下，如果确保用于稳定系统的时间相当于一屏或更长，那么甚至要在相当于一屏的有效像素周期内激活采用脉冲驱动波形整形控制单元770的反馈控制，并调节延迟时间和通过速率，从而使实际工作状态下用于驱动垂直转移电极1012的垂直转移脉冲的变换特性与技术指标吻合，由此能够实现正确的使用，例如迅速达到稳态。
除了图像同步信号外，向用于计算和判决的操作控制单元790提供用于控制系统的信号，由此易于配置更为灵活的系统。
<垂直驱动器的应用实例；第三实例；相对于多个负载的电路共享法的第一实例>
图47是示出了第三构造实例的示意图，其中，将上述脉冲驱动器600用在用于对CCD固态图像俘获装置1010的垂直转移电极1012进行驱动的垂直驱动器1050。第三构造实例示出了一种减少硬件的方法，其方式为与图45所示的第一构造实例一样，将图40所示的构造应用于相当于脉冲驱动器600的部分，并且使多个垂直转移电极1012共享一部分功能部件。
现在，第一种共享方法所依据的原理为，就用于转移和驱动某一垂直转移电极1012的逻辑输入以及用于转移和驱动另一垂直转移电极1012的逻辑输入而言，在各垂直转移电极1012具有相同的等效输入电容C12的情况下，相对于每一逻辑输入的延迟量和通过速率能够被设置为相同值。第一共享方法的特征在于，具有相同等效输入电容C12的多个垂直转移电极1012共享脉冲驱动波形控制单元770，其用于监视输出脉冲Pout相对于输入脉冲Pin的延迟量，以及通过速率调节单元730的变换特性(通过速率)，以控制相位延迟调节单元710和通过速率调节单元730。
具体而言，第一共享方法的特征在于，将用于实现第一共享方法的垂直转移驱动单元1007A配置为，相对于CCD固态图像俘获装置1010所采用的多个垂直转移电极1012中具有彼此相同的等效输入电容C12的垂直转移电极，共享除了负载驱动单元650以外的相当于脉冲驱动器600的部分。
更具体而言，将用于实现第一共享方法的垂直转移驱动单元1007A的垂直驱动器700A配置为，使脉冲驱动波形整形控制单元770监视在具有相同特性的多个垂直转移电极1012中的任何一个上产生的脉冲输出信号，并对应于多个垂直转移电极1012中的每一个控制波形整形处理单元760，从而使具有相同特性的多个垂直转移电极1012的脉冲输出信号的变换特性变为预定特性。
例如，提供负载驱动单元750A和750B，其分别对应于连接至具有彼此相同的等效输入电容C12的两个垂直转移电极1012的两个负载驱动单元750，并将其他的相位延迟调节单元710、通过速率调节单元730和脉冲驱动波形整形控制单元770配置为被各垂直转移电极1012共享。此外，将通过速率调节单元730配置为在与各负载驱动单元750A和750B之间的连接级提供电流分配单元740A和740B，以分配从DA转换器734输出至各负载驱动单元750A和750B的由前一级驱动信号P30表示的参考电流Is。
能够提供这样一种功能，其中，采用电流分配单元740分配由DA转换器734限定的参考电流Is，从而将输出驱动力设定到用于某一垂直转移电极1012_a的前一级驱动信号P30_Ha和P30_La，以及用于另一垂直转移电极1012_b的前一级驱动信号P30_Hb和P30_Lb中。
注意，这里示出了在假设两个垂直转移电极1012具有相同电容的情况下针对两个系统进行分配的例子，但是并不限于此，在任意多个垂直转移电极1012具有相同电容的情况下，可以采用这样一种布置，其中，执行对多个系统的分配，所述多个系统的数量相当于垂直转移电极1012的数量。
例如，在图25中，提供了对应于四相驱动的四种类型的垂直转移电极1012_1到1012_4。在转移和驱动这四种类型的垂直转移电极1012_1到1012_4的情况下，可以设想其中的每一个由一个垂直驱动器驱动，也可以设想这样一种配置，其中，将这些垂直转移电极划分成多个系统，每一系统由独立的垂直驱动器驱动，由此降低了每一个的负荷。
例如，从功能上，可以设想这样一种配置，其中，可以将一个垂直转移电极从物理上划分为图像俘获部分1010a的上半部和下半部的两个系统，并在图像俘获部分1010a的上侧部分和下侧部分安装垂直驱动器(相当于本实例中的负载驱动单元750)的两个输出级，由安装在上侧部分的输出级驱动上侧系统的垂直转移电极，由安装在下侧部分的输出级驱动下侧系统的垂直转移电极。
在这种情况下，四种类型的垂直转移电极1012_1到1012_4的各系统(由_a表示的系统和由_b表示的系统)最初为一个，目标驱动定时可以是相同的，可以构想这样一种配置，其中，将由一个输入脉冲构成的信号分配至两个系统的输出级。这时，在分配目的地的负载电容不同的情况下，如果将提供至两个系统的输出级的分配信号(相当于在本实例中提供至负载驱动单元750的前一级驱动信号P30)设至相同的定时，将变得难以以同样的方式控制分配之后的驱动定时。
然而，就本实例而言，各系统最初具有相同的图案形状，因而各系统的等效输入电容C12_a和C12_b通常相同。因此，在将由一个输入脉冲构成的信号分配至两个系统的输出级时，可以将提供至所述输出级的信号(相当于本实施例中提供至负载驱动单元750的前一级驱动信号P30)设置得完全相同。
在这种情况下，在应用第一实例的共享方法时，首先，就垂直转移驱动单元1007A的垂直驱动器700A而言，将充当逻辑输入1a的垂直转移时钟V1提供至脉冲延迟单元712，以驱动垂直转移电极1012_1的两个系统的垂直转移电极1012_1a和1012_1b，并将充当逻辑输入2a的读出时钟ROG提供至切换单元708。
此外，尽管图中未示出详细构造，但是就垂直转移驱动单元1007A而言，可以提供与垂直驱动器700A中相同的构造，以驱动其他垂直转移电极1012_2、1012_3和1012_4的各系统。
接下来，每一垂直驱动器700A的脉冲驱动波形整形控制单元770监视任何一个具有相同等效输入电容C12的负载电压Vout的实际工作状态，(例如，垂直转移电极1012_1a上的负载电压Vout1a)，并基于其结果调节相对于每一逻辑输入的延迟量和通过速率。
只需通过采用一个波形整形处理单元760简单地监视两系统之一的输出，即垂直转移电极1012_1a处的负载电压Vout1a(或垂直转移电极1012_1b处的负载电压Vout1b)，就能够调节垂直转移电极1012_1a上对应于从定时信号发生单元810提供的作为逻辑输入1a的垂直转移时钟V1的负载电压Vout1a，使其变得具有预定延迟量和通过速率，以及调节垂直转移电极1012_1b上对应于同一垂直转移时钟V1的负载电压Vout1b，使其变得具有预定延迟量和通过速率。
共享逻辑输入1a(垂直转移时钟V1)，以转移和驱动从物理的角度划分的两个系统的垂直转移电极1012_1a和1012_1b，但是垂直转移电极1012_1a和1012_1b具有相同的等效输入电容C12，因而可以将由施加至相位延迟调节单元710(具体而言为延迟时钟数寄存器714)的延迟量控制信号P72控制的延迟量和由施加至通过速率调节单元730(具体而言为DAC数据寄存器738)的通过速率控制信号P74控制的通过速率的调节量设为相同值。
于是，就用于实现第一共享方法的垂直转移驱动单元1007A所采用的构造实例而言，在基于CCD固态图像俘获装置1010的电极构造的对称性将某一等效输入电容C12设计为与另一等效输入电容C12相等的情况下，去除脉冲驱动波形整形控制一侧的冗余电路是有效的。
注意，就用于实现第一共享方法的垂直转移驱动单元1007A而言，在存在具有相同的等效输入电容C12的垂直转移电极1012的情况下，已经示出了共享相位延迟调节单元710和通过速率调节单元730，以及脉冲驱动波形整形控制单元770的构造，但是，能够共享的电路不限于这一实例，因而可以根据图像俘获装置1001的系统配置以及CCD固态图像俘获装置1010的构造和特性等采用各种类型的配置。接着，将参考这些变型配置进行说明。
<垂直驱动器的应用实例；第三实例的变型>
在还应用诸如图29所示的互补驱动的情况下，可以形成这样一种配置，其中，应用第一共享方法，使脉冲驱动波形整形控制单元770监视在具有相同特性的多个垂直转移电极1012中的任何一个上产生的脉冲输出信号，并对应于多个垂直转移电极1012中的每一个控制波形整形处理单元760，从而使具有相同特性的多个垂直转移电极1012的脉冲输出信号的变换特性变为预定特性。
例如，如上文参考图26所示，在对应于利用行间法的CCD固态图像俘获装置1010的四相驱动的情况下，CCD固态图像俘获装置1010设有对应于各相的四种类型的垂直转移电极1012_1到1012_4。这时，第一相的垂直转移电极(第二电极)1012_2和垂直转移电极(第四电极)1012_4具有几乎相同的图案外形构造，第二相的垂直转移电极(第一电极)1012_1和垂直转移电极(第三电极)1012_3具有几乎相同的图案外形构造，第一相和第三相存在区别，因此垂直转移电极1012_1和1012_3的等效输入电容C12_1和C12_3通常相同，垂直转移电极1012_2和1012_4的等效输入电容C12_2和C12_4通常相同，等效输入电容C12_1和C12_3与等效输入电容C12_2和C12_4不同。
于是，在将诸如图29所示的互补驱动应用于具有相同等效输入电容C12的垂直转移电极1012的情况下，尽管省略了其图示，但是唯一需要做的就是，将相对于具有相同等效输入电容C12的垂直转移电极1012以相反相位变化的垂直转移脉冲施加至各垂直转移电极1012，因而，例如，就垂直转移驱动单元1007A而言，在只将逻辑输入1a(垂直转移时钟V1)和1b(垂直转移时钟V3)之一提供至脉冲延迟单元612时，在电流分配单元740A和740B处将DA转换器734_H和734_L的输出分配至负载驱动单元750A和750B，可以采用反相分配
具体而言，将DA转换器734_H的输出提供至负载驱动单元750A的电流镜电路752_H和负载驱动单元750B的电流镜电路752_L，并且将DA转换器734_L的输出提供至负载驱动单元750A的电流镜电路752_L和负载驱动单元750B的电流镜电路752_H。
采用这样的配置实现了这样一种优点，其中，可以基于一个输入脉冲Pin将采用相同的相位延迟调节单元710和通过速率调节单元730生成的经调节的参考电流Is以相同的量分配至用于多个垂直转移电极1012的负载驱动单元750A和750B，如果在进行互补驱动时，垂直转移电极1012二者的等效输入电容C12不存在不规则性，那么可以以高精确度将另一端的上升特性和下降特性设置得相同。
此外，尽管省略了图示，但是可以形成这样一种配置，其中，首先，提供各自对应于两个负载驱动单元750的负载驱动单元750A和750B，从而使之对应于具有彼此相同的等效输入电容C12的两个垂直转移电极1012中的每者，提供各自对应于相位延迟调节单元710的脉冲延迟单元712的脉冲延迟单元712A和712B，并提供各自对应于通过速率调节单元730的DA转换器734和切换单元736的DA转换器734A和734B以及切换单元736A和736B。
将基于来自相位延迟控制单元772的延迟量控制信号P72设置于延迟时钟数寄存器714内的延迟时钟数CKD_H和CKD_L共同设置到各自对应的脉冲延迟单元712A和712B内。此外，通常将基于来自通过速率控制单元774的通过速率控制信号P74设置于DAC数据寄存器738内的参考数据DAC_H和DAC_L设置到各自对应的DA转换器734A和734B内。
就这样的变型而言，每一垂直驱动器700B的脉冲驱动波形整形控制单元770监视任何一个具有相同等效输入电容C12的负载电压Vout的实际工作状态，(例如，垂直转移电极1012_1上的负载电压Vout1)，并基于其结果调节相对于每一逻辑输入(例如一对垂直转移时钟V1和V3)的延迟量和通过速率。
调节垂直转移电极1012_1上对应于从定时信号发生单元810提供的作为逻辑输入1a的垂直转移时钟V1的负载电压Vout1，使之具有预定延迟量和通过速率，并调节垂直转移电极1012_3上对应于从定时信号发生单元810提供的作为逻辑输入1b的垂直转移时钟V3的负载电压Vout3，使之具有预定延迟量和通过速率。
独立输入用于转移和驱动垂直转移电极1012_1的逻辑输入1a(垂直转移时钟V1)以及用于转移和驱动电极1012_3的逻辑输入1b(垂直转移时钟V3)，两逻辑输入相位不同，但是垂直转移电极1012_1和1012_3具有相同的等效输入电容C12，因而如果向垂直转移电极1012_1和1012_3二者设定相同的相位调节量，就能够获得相同的相位延迟量，如果向二者设定相同的负载电流调节量(Io的调节量)，就能够获得相同的通过速率。
因此，如果通过施加至相位延迟调节单元710(具体是延迟时钟数寄存器714)的延迟量控制信号P72以相同的量控制每一脉冲延迟单元712A和712B处的相位延迟量，并且通过施加至通过速率调节单元730(具体是DAC数据寄存器738)的通过速率控制信号P74以相同的量控制每一DA转换器734A和734B的通过速率，那么对于垂直转移电极1012_1和1012_3二者而言，都能够获得相位延迟量和通过速率满足技术指标的输出脉冲。
<垂直驱动器的应用实例；第四实例；相对于多个负载的电路共享法的第二实例>
图48是示出了第四构造实例的示意图，其中，将上述脉冲驱动器600应用于用于对CCD固态图像俘获装置1010的垂直转移电极1012进行驱动的垂直驱动器1050。这一第四构造实例示出了第二种方法，其方式为，与图45所示的第一构造实例一样，将图40所示的构造应用于相当于脉冲驱动器600的部分，并且使多个垂直转移电极1012共享一部分功能部分。
现在，就第二种共享方法而言，与第一种共享方法一样，由多个垂直转移电极1012共享脉冲驱动波形整形控制单元770，其用于监视相对于输入脉冲Pin的输出脉冲Pout的延迟量以及输出脉冲Pout的变化特性(通过速率)，以控制相位延迟调节单元710和通过速率调节单元730，因而能够减少硬件，但是，第二共享方法与第一共享方法的区别在于，不管等效输入电容C12是否相同，均共享脉冲驱动波形整形控制单元770，并以时分方式对其加以使用。
就用于实现第二共享方法的垂直转移驱动单元1007C的垂直驱动器700C而言，形成这样一种配置，其中，脉冲驱动波形整形控制单元770以时分方式监视多个垂直转移电极1012中的每一个上产生的脉冲输出信号，并对应于多个垂直转移电极1012中的每一个以时分方式控制波形整形处理单元760，从而使多个垂直转移电极1012的脉冲输出信号的变换特性变为预定特性。
例如，为了实现多个垂直转移电极1012以时分方式采用脉冲驱动波形整形控制单元770，首先，提供切换单元852，其用于将每一负载驱动电压750的输出有选择地输入至脉冲驱动波形整形控制单元770。将切换单元852的输入侧连接至负载驱动单元750与端子704之间的输出线，将其输出侧连接至脉冲驱动波形整形控制单元770的相位延迟控制单元772和通过速率控制单元774。
此外，脉冲驱动波形整形控制单元770还包括切换单元854和切换单元856，前者用于将来自相位延迟控制单元772的延迟量控制信号P72有选择地提供至每一相位延迟调节单元710的延迟时钟数寄存器714，后者用于将来自通过速率控制单元774的通过速率控制信号P74有选择地提供至每一通过速率调节单元730的DAC数据寄存器738。
此外，垂直转移驱动单元1007C还包括选择信号发生单元860，其用于产生控制每一切换单元852、854和856处的选择操作的选择信号P860A和P860B。将用于转移和驱动某一垂直转移电极1012A的逻辑输入1a(垂直转移时钟VA)以及用于转移和驱动另一垂直转移电极1012B的逻辑输入1b(垂直转移时钟VB)从定时信号发生单元810提供至选择信号发生单元860。
选择信号发生单元860基于逻辑输入1a和1b激活选择信号P860A和P860B中的任一个，由此实现脉冲驱动波形整形控制单元770对控制目标通道的选择(相对于垂直转移电极1012A还是1012B进行波形整形调节)。
具体而言，选择信号发生单元860通过选择信号P860A和P860B控制对每一切换单元852、854和856的选择操作的执行，以对应于垂直转移电极1012。例如，将选择信号P860A共同输入到与一个垂直转移电极1012A相关的切换单元852A、854A和856A的控制输入端子，将选择信号P860B共同输入到与另一垂直转移电极1012B相关的切换单元852B、854B和856B的控制输入端子。
当参考从定时信号发生单元810提供的逻辑输入1a(垂直转移时钟VA)和逻辑输入1b(垂直转移时钟VB)在脉冲驱动波形整形控制单元770内采用相对于垂直转移电极1012A的反馈控制执行延迟量调节和通过速率调节时，选择信号发生单元860仅激活选择信号P860A，由此导通切换单元852A、854A和856A，当在脉冲驱动波形整形控制单元770内采用相对于垂直转移电极1012B的反馈控制执行延迟量调节和通过速率调节时，选择信号发生单元860仅激活选择信号P860B，由此导通切换单元852B、854B和856B。
于是，就用于实现第二种方法的垂直转移驱动单元1007C所采用的构造实例而言，提供充当开关机构的切换单元852、854和856，由脉冲驱动波形整形控制单元770以时分的方式切换控制目标通道，从而能够通过监视输出脉冲Pout相对于输入脉冲Pin的延迟量和输出脉冲Pout的变换特性(通过速率)而相对于多个垂直转移电极1012共享用于控制相位延迟调节单元710和通过速率调节单元730的脉冲驱动波形整形控制单元770，由此能够减少硬件。
本领域技术人员应当理解，在所附的权利要求及其等同要件的范围内，可以根据设计要求和其他因素做出各种变型、组合、次组合和修改。

Claims (10)

1.一种固态图像俘获装置，其置入了：
图像俘获区，其包括设置于半导体基板上的光接收元件，
基板偏压电路，以及
箝位电路，其用于接收所述基板偏压电路的输出，并根据基板脉冲将所述基板偏压电路的输出施加至所述半导体基板，
所述固态图像俘获装置包括：
基板偏压控制电路，其用于通过控制在预定周期内降低所述箝位电路的电流，
所述基板偏压控制电路包括：
电流降低部分，其包括
用于提高电压的预驱动器，以及
外部箝位电路，
其中，所述基板偏压控制电路执行控制，从而在所述预定周期内降低所述箝位电路的输入电压端子的中间输出与基板电压输出之间的差值。
2.根据权利要求1所述的固态图像俘获装置，其中，所述电流降低部分包括
负载电路，其用于降低所述预驱动器内的电压的增大，并执行校正，使得所述基板电压的所述输出返回至初始设定值。
3.根据权利要求1所述的固态图像俘获装置，其中，所述基板偏压控制电路包括用于导通/截止所述电流降低部分的操作的开关；
并且执行控制，从而在包括长时曝光周期的不施加基板脉冲的周期内，通过导通所述开关阻止电流流入所述箝位电路。
4.根据权利要求2所述的固态图像俘获装置，其中，所述基板偏压控制电路包括用于导通/截止所述电流降低部分的操作的开关；
并且执行控制，从而在包括长时曝光周期的不施加基板脉冲的周期内，通过导通所述开关阻止电流流入所述箝位电路。
5.根据权利要求1所述的固态图像俘获装置，其中，所述基板偏压控制电路包括连接于所述箝位电路的输入电压端子的中间输出与所述基板电压的输出之间的开关元件；
并且执行控制，从而在包括长时曝光周期的不施加基板脉冲的周期内，通过导通所述开关元件阻止电流流入所述箝位电路。
6.根据权利要求3所述的固态图像俘获装置，其中，所述基板偏压控制电路具有在长时曝光周期内，根据控制，降低所述箝位电路的输入电压端子的中间输出电压的功能。
7.根据权利要求4所述的固态图像俘获装置，其中，所述基板偏压控制电路具有在长时曝光周期内，根据控制，降低所述箝位电路的输入电压端子的中间输出电压的功能。
8.根据权利要求5所述的固态图像俘获装置，其中，所述基板偏压控制电路具有在长时曝光周期内，根据控制，降低所述箝位电路的输入电压端子的中间输出电压的功能。
9.一种固态图像俘获装置的驱动方法，所述固态图像俘获装置置入了：
图像俘获区，其包括设置于半导体基板上的光接收元件，
基板偏压电路，以及
箝位电路，其用于接收所述基板偏压电路的输出，并根据基板脉冲将所述基板偏压电路的输出施加至所述半导体基板，
基板偏压控制电路，所述基板偏压控制电路包括：
电流降低部分，其包括
用于提高电压的预驱动器，以及
外部箝位电路，
所述方法包括的步骤有
降低所述箝位电路的电流，从而永久性地或在长时曝光周期内降低所述箝位电路的输入电压端子的中间输出与基板电压的输出之间的差值。
10.一种照相机，包括：
固态图像俘获装置；
光学系统，用于将入射光引导至所述固态图像俘获装置的图像俘获区；以及
信号处理电路，用于对通过所述固态图像俘获装置获得的图像进行预定处理；
所述固态图像俘获装置置入了
图像俘获区，其包括设置于半导体基板上的光接收元件，
基板偏压电路，以及
箝位电路，其用于接收所述基板偏压电路的输出，并根据基板脉冲将所述基板偏压电路的输出施加至所述半导体基板，
所述固态图像俘获装置还包括
基板偏压控制电路，其用于在预定周期内降低所述箝位电路的电流，
所述基板偏压控制电路包括：
电流降低部分，其包括
用于提高电压的预驱动器，以及
外部箝位电路，
其中，所述基板偏压控制电路执行控制，从而在所述预定周期内降低所述箝位电路的输入电压端子的中间输出与基板电压输出之间的差值。
CNB2007100051588A 2006-02-15 2007-02-15 固态图像俘获装置、方法、产品、负载的驱动方法、装置及设备 Expired - Fee Related CN100556089C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006038448 2006-02-15
JP2006038448A JP4506684B2 (ja) 2006-02-15 2006-02-15 負荷を駆動する駆動方法および駆動装置、並びに電子機器
JP2006194913 2006-07-14
JP2006206141 2006-07-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2008101749765A Division CN101483714B (zh) 2006-02-15 2007-02-15 固态图像俘获装置及其驱动方法

Publications (2)

Publication Number Publication Date
CN101039385A CN101039385A (zh) 2007-09-19
CN100556089C true CN100556089C (zh) 2009-10-28

Family

ID=38498165

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008101749765A Expired - Fee Related CN101483714B (zh) 2006-02-15 2007-02-15 固态图像俘获装置及其驱动方法
CNB2007100051588A Expired - Fee Related CN100556089C (zh) 2006-02-15 2007-02-15 固态图像俘获装置、方法、产品、负载的驱动方法、装置及设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2008101749765A Expired - Fee Related CN101483714B (zh) 2006-02-15 2007-02-15 固态图像俘获装置及其驱动方法

Country Status (2)

Country Link
JP (1) JP4506684B2 (zh)
CN (2) CN101483714B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4561646B2 (ja) * 2006-01-31 2010-10-13 日本ビクター株式会社 固体撮像装置の駆動方法
JP5052421B2 (ja) * 2008-06-18 2012-10-17 三菱電機株式会社 Ｔｄｉ方式イメージセンサ、及びその駆動方法
CN103108143B (zh) * 2011-11-14 2016-12-21 豪威科技股份有限公司 图像传感器系统的用于传送图像数据及控制信号的共享端子
CN103108137B (zh) * 2011-11-14 2017-04-12 豪威科技股份有限公司 图像传感器系统的用于传送时钟及控制信号的共享端子
US8890945B2 (en) 2011-11-14 2014-11-18 Omnivision Technologies, Inc. Shared terminal of an image sensor system for transferring image data and control signals
JP2013121099A (ja) * 2011-12-08 2013-06-17 Sony Corp 画像処理装置、および画像処理方法、並びにプログラム
JP6196789B2 (ja) * 2013-03-15 2017-09-13 浜松ホトニクス株式会社 固体撮像装置
JP2015226130A (ja) * 2014-05-27 2015-12-14 ソニー株式会社 リアクタンス性負荷の駆動回路及びその駆動方法、並びに、電子機器
US20180146149A1 (en) * 2016-11-21 2018-05-24 Samsung Electronics Co., Ltd. Event-based sensor, user device including the same, and operation method of the same
JP2019161520A (ja) 2018-03-15 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置駆動回路および撮像装置
JP7362270B2 (ja) * 2019-03-15 2023-10-17 キヤノンメディカルシステムズ株式会社 放射線検出器及び放射線診断装置
JP7476765B2 (ja) 2020-11-11 2024-05-01 株式会社デンソー スイッチング素子駆動回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0831641A2 (en) * 1996-09-20 1998-03-25 Sony Corporation Solid-state imaging apparatus, driving method therefor, and camera
US6198138B1 (en) * 1994-07-15 2001-03-06 Sony Corporation Analogue misfet with threshold voltage adjuster
JP3355781B2 (ja) * 1994-04-11 2002-12-09 ソニー株式会社 固体撮像装置
CN1495792A (zh) * 1997-03-26 2004-05-12 ������������ʽ���� 半导体集成电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2403387B (en) * 2002-04-22 2005-12-07 Nat Inst Of Advanced Ind Scien High-speed signal transmission system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3355781B2 (ja) * 1994-04-11 2002-12-09 ソニー株式会社 固体撮像装置
US6198138B1 (en) * 1994-07-15 2001-03-06 Sony Corporation Analogue misfet with threshold voltage adjuster
EP0831641A2 (en) * 1996-09-20 1998-03-25 Sony Corporation Solid-state imaging apparatus, driving method therefor, and camera
CN1495792A (zh) * 1997-03-26 2004-05-12 ������������ʽ���� 半导体集成电路

Also Published As

Publication number Publication date
JP2007221368A (ja) 2007-08-30
CN101483714A (zh) 2009-07-15
CN101483714B (zh) 2011-03-23
JP4506684B2 (ja) 2010-07-21
CN101039385A (zh) 2007-09-19

Similar Documents

Publication Publication Date Title
CN100556089C (zh) 固态图像俘获装置、方法、产品、负载的驱动方法、装置及设备
US7817200B2 (en) Solid-state image-capturing device, driving method thereof, camera, electric charge transfer device, driving method and driving device for driving load, and electronic equipment
US7110030B1 (en) Solid state image pickup apparatus
US6963371B2 (en) Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level
CN100542224C (zh) 图像传感器
CN102547166B (zh) 具有补充电容性耦合节点的图像传感器
US20230352500A1 (en) Solid-State Image Sensing Device with a Capacitance Switching Transistor Overlapping a Photodiode and Electronic Device Having the Same
CN100409448C (zh) 摄像设备和包括摄像设备的摄像机系统
US7884872B2 (en) Method for driving solid-state imaging apparatus and solid-state imaging apparatus
JP4645294B2 (ja) 撮像装置と撮像装置用の電源供給方法
KR20120117953A (ko) 픽셀, 픽셀 어레이, 이를 포함하는 이미지센서 및 그 구동방법
CN102238344A (zh) 固态成像器件、其驱动方法和相机系统
US9881961B2 (en) Solid-state imaging device
CN101527788B (zh) 负载驱动方法和装置及电子设备
CN102438110A (zh) 电源门电路，固态成像器件，和相机系统
US7417678B2 (en) Precise CMOS imager transfer function control for expanded dynamic range imaging using variable-height multiple reset pulses
CN113228623B (zh) 超高动态范围cmos传感器
US9762839B2 (en) Image capturing apparatus, image capturing system, and method for driving image capturing apparatus
CN105991943A (zh) 固态成像设备、驱动固态成像设备的方法以及成像系统
CN211959369U (zh) 图像传感器
JP6983188B2 (ja) 固体撮像素子
US8139135B2 (en) Imaging apparatus and semiconductor device
CN116320805A (zh) 图像传感器
JP2008160502A (ja) 基板電圧発生回路、固体撮像装置および撮像装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028

Termination date: 20150215

EXPY Termination of patent right or utility model