CN103108143B

CN103108143B - 图像传感器系统的用于传送图像数据及控制信号的共享端子

Info

Publication number: CN103108143B
Application number: CN201210452805.0A
Authority: CN
Inventors: 代铁军; 雷俊钊
Original assignee: Omnivision Technologies Inc
Current assignee: Omnivision Technologies Inc
Priority date: 2011-11-14
Filing date: 2012-11-13
Publication date: 2016-12-21
Anticipated expiration: 2032-11-13
Also published as: CN103108143A

Abstract

本发明涉及图像传感器系统的用于传送图像数据及控制信号的共享端子。一种实例性图像传感器系统包含具有第一端子的图像传感器及耦合到所述第一端子的主机控制器。所述图像传感器系统中包含逻辑，所述逻辑在执行时通过所述图像传感器的所述第一端子将模拟图像数据从所述图像传感器传送到所述主机控制器且还通过所述同一第一端子在所述图像传感器与所述主机控制器之间传送一个或一个以上数字控制信号。

Description

图像传感器系统的用于传送图像数据及控制信号的共享端子

相关申请案交叉参考

本申请案主张2011年11月14日提出申请的第61/559,641号美国临时申请案的权益。

技术领域

本发明大体来说涉及成像系统，且特定来说(但非排他地)涉及具有传感器及控制器的成像系统。

背景技术

图像传感器广泛地用于数码相机、蜂窝式电话、安防摄像机以及医疗、汽车及其它应用中。一种类型的图像传感器称为互补金属氧化物半导体(CMOS)图像传感器。通常在半导体晶片上形成多个CMOS图像传感器，接着将所述半导体晶片分离成数个裸片，每一裸片包含至少一个图像传感器。接着将所述半导体裸片组装成半导体封装。所述半导体封装提供保护且包含引脚、引线或接着用于与在所述封装外部的电路连接的其它芯片级接口。所述半导体裸片可在裸片的表面上形成有多个接合垫以用于在内部将图像传感器连接(例如，线接合)到半导体封装的引脚。

用于制造图像传感器且特定来说制造CMOS图像传感器的技术已不断快步地前进。举例来说，较高分辨率及较低功率消耗的需求已促进了这些图像传感器的进一步小型化及集成。其中大小及图像质量是特别重要的一个应用领域为医疗应用(例如，内窥镜)。针对医疗应用，半导体封装通常必须非常小。举例来说，对内窥镜较小以便出入身体内部的各种小空间的需要可能受安装于内窥镜上的图像传感器的大小的限制。这是由于接合垫的大小及间距要求所致，其限制了图像传感器的总体大小。由接合垫占据的裸片面积的相对百分比随着典型图像传感器的大小减小而增加。因此，随着图像传感器的大小减小，适应半导体裸片上通常包含的接合垫的数目变得更加困难。

发明内容

本发明的一个实施例涉及一种在具有图像传感器及主机控制器的图像传感器系统中执行所述图像传感器系统中所包含的逻辑的方法。所述方法包括：通过所述图像传感器的第一端子将模拟图像数据从所述图像传感器传送到所述主机控制器；及通过所述第一端子在所述图像传感器与所述主机控制器之间传送一个或一个以上数字控制信号。

本发明的另一实施例涉及一种有形非暂时机器可存取媒体，其含有用于具有图像传感器及主机控制器的图像传感器系统的逻辑的设计结构，所述逻辑在执行时将实施包括以下操作的操作：通过所述图像传感器的第一端子将模拟图像数据从所述图像传感器传送到所述主机控制器；及通过所述第一端子在所述图像传感器与所述主机控制器之间传送一个或一个以上数字控制信号。

本发明的另一实施例涉及一种供在具有主机控制器的图像传感器系统中使用的图像传感器。所述图像传感器包括在执行时实施包括以下操作的操作的逻辑：通过所述图像传感器的第一端子将模拟图像数据从所述图像传感器传送到所述主机控制器；及通过所述第一端子在所述图像传感器与所述主机控制器之间传送一个或一个以上数字控制信号。

本发明的另一实施例涉及一种供在具有图像传感器的图像传感器系统中使用的主机控制器。所述主机控制器包括在执行时实施包括以下操作的操作的逻辑：通过所述图像传感器的第一端子将模拟图像数据从所述图像传感器传送到所述主机控制器；及通过所述第一端子在所述图像传感器与所述主机控制器之间传送一个或一个以上数字控制信号。

本发明的另一实施例涉及一种图像传感器系统。所述图像传感器系统包括：图像传感器，其具有第一端子；主机控制器，其耦合到所述第一端子；及逻辑，其在执行时实施包括以下操作的操作：通过所述图像传感器的所述第一端子将模拟图像数据从所述图像传感器传送到所述主机控制器；及通过所述第一端子在所述图像传感器与所述主机控制器之间传送一个或一个以上数字控制信号。

附图说明

参考以下各图描述本发明的非限制性及非穷尽性实施例，其中除非另有规定，否则在所有各个视图中相似参考编号指代相似部件。

图1是具有八个接合垫的图像传感器的平面图。

图2a是根据本发明的实施例的具有减少数目个接合垫的图像传感器(前侧照明式)的平面图。

图2b是根据本发明的实施例的具有减少数目个接合垫的图像传感器(背侧照明式)的平面图。

图3是根据本发明的实施例的图像传感器的功能框图。

图4是根据本发明的实施例的并入有图3的图像传感器的图像传感器系统的功能框图。

图5是根据本发明的实施例的用于传送图像数据的读出阶段的时序图。

图6A到6E是图解说明根据本发明的实施例的控制信号波形的一个或一个以上实例的时序图。

图7是根据本发明的实施例的另一图像传感器的功能框图。

图8是根据本发明的实施例的并入有图7的图像传感器的图像传感器系统的功能框图。

图9是根据本发明的实施例的又一图像传感器的功能框图。

图10是根据本发明的实施例的并入有图9的图像传感器的图像传感器系统的功能框图。

图11A到11D是根据本发明的实施例的包含图像传感器的各种内窥镜的图示。

具体实施方式

在以下描述中，阐述众多特定细节以提供对实施例的透彻理解。然而，相关领域的技术人员将认识到，可在没有所述特定细节中的一者或一者以上的情况下或者借助其它方法、组件、材料等来实践本文中所描述的技术。在其它实例中，未详细展示或描述众所周知的结构、材料或操作以避免使某些方面模糊。

本说明书通篇对“一个实施例”或“一实施例”的提及意指结合所述实施例所描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，在本说明书通篇中的各个位置中短语“在一个实施例中”或“在一实施例中”的出现未必全部指代同一实施例。此外，可以任何适合方式将所述特定特征、结构或特性组合于一个或一个以上实施例中。

图1是具有八个接合垫(即，110、120、130、140、150、160、170及180)的图像传感器100的平面图。图像传感器100包含接近半导体裸片105的中心的有源电路区190及围绕外围的多个接合垫。图像传感器100中所包含的八个接合垫用于将半导体裸片105接合到半导体封装(未展示)的引脚且提供到芯片外电路的电连接以用于传送各种信号。具体来说，垫110用作有源电路区190中所包含的模拟电路的接地垫；垫120用作所述模拟电路的电力垫；垫130用作输入/输出(I/O)电路的电力垫；垫140用作串行相机控制总线(SCCB)输入时钟垫；垫150用作参考垫；垫160用作模拟输出垫；垫170用作SCCB数据I/O垫；且垫180用作系统输入时钟垫。因此，图像传感器100中所包含的每一垫提供单个功能。举例来说，垫160仅用于输出模拟信号(例如，模拟图像数据)，垫170仅用于发送及接收数字控制信号，且垫180仅用于接收系统时钟信号。

然而，如上文所提及，接合垫的大小及间距通常无法以与图像传感器相同的速率减小。换句话说，接合垫的数目提供对半导体裸片105可达到多小的程度的限制。随着对更小图像传感器的要求增加，适应半导体裸片上通常包含的接合垫的数目变得更加困难。

因此，本发明的实施例提供一种包含具有减少数目个端子(例如，接合垫、接触垫、接合线、引脚、引线等)的图像传感器的图像传感器系统。在一些实施例中，通过将单个端子用于多个功能来减少端子的数目。举例来说，根据本发明的教示，图像传感器的共享端子可用于传送模拟图像数据及数字控制信号两者。

以实例的方式，图2a图解说明根据本发明的实施例的具有减少数目个接合垫的前侧照明式(FSI)图像传感器200a的平面图。FSI图像传感器200a的所图解说明实例包含形成于半导体裸片205a上的有源电路区250a及四个接合垫(即，210a、220a、230a及240a)。

在一个实施例中，接合垫210a为图像传感器200a的电力输入端子，所述电力输入端子从外部源接收将供应到图像传感器200a内的各种组件的电力。垫220a可为用于将由图像传感器200a获得的模拟图像数据传输到芯片外电路(未展示)的数据端子。垫230a可为时钟输入端子，所述时钟输入端子从芯片外时钟信号产生器(未展示)接收时钟信号以供图像传感器200a内的各种组件使用。垫240a可为用作图像传感器200a与芯片外电路之间的共用参考的接地垫。在此所图解说明实施例中，不存在排他地专用于传送控制信号(例如从外部主机控制器接收指令、将命令发送到主机控制器或传送标头信息等)的垫。而是，数据端子220a及时钟输入端子230a除其上述功能以外(即，分别传送模拟图像数据及时钟信号)还可个别地或组合地用于传送控制信号。

在一个实施例中，垫210a、220a、230a及240a为半导体裸片205a的表面上的可进行到其的电连接的金属化区域。如本文中所使用，“端子”可包含例如垫210a、220a、230a或240a的接合垫。端子还可包含用于将接合垫电耦合到芯片级接口的接合线或引线层，且可包含芯片级接口本身，例如引线、引脚或球栅阵列(BGA)。因此，端子可指代图像传感器200a与在图像传感器裸片205a外部的电路之间的任何导电路径。在一个实施例中，仍可将短接在一起的两个接合垫称为单个端子。(以下称段落A)

在一个实施例中，图像传感器200a的所图解说明实例包含不多于且不少于所图解说明的四个端子(即，垫210a、垫220a、垫230a及垫240a)。然而，其它实施例可包含更多或更少的端子(视传送额外信号的需要而定)且仍受益于本发明的教示。

在展示替代实施例的另一实例中，图2b图解说明根据本发明的实施例的具有减少数目个接合垫的背侧照明式(BSI)图像传感器200b的平面图。BSI图像传感器200b的所图解说明实例包含图像传感器裸片的前侧206b上的有源电路区250b及形成于半导体裸片的背侧205b上的四个接合垫(即，210b、220b、230b及240b)。类似于图2a中所展示的接合垫，接合垫210b为图像传感器200b的电力输入端子，所述电力输入端子从外部源接收将供应到图像传感器200b内的各种组件的电力。垫220b可为用于将由图像传感器200b获得的模拟图像数据传输到芯片外电路(未展示)的数据端子。垫230b可为时钟输入端子，所述时钟输入端子从芯片外时钟信号产生器(未展示)接收时钟信号以供图像传感器200b内的各种组件使用。垫240b可为用作图像传感器200b与芯片外电路之间的共用参考的接地垫。类似于图2a中所展示的实施例，不存在专门地专用于传送控制信号(例如从外部主机控制器接收指令、将命令发送到主机控制器或传送标头信息等)的垫。而是，数据端子220b及时钟输入端子230b(本文中所使用的术语“端子”与段落A中的定义类似)除其上述功能以外(即，分别传送模拟图像数据及时钟信号)还可个别地或组合地用于传送控制信号。

图3是根据本发明的实施例的图像传感器300的功能框图。图像传感器300的所图解说明实施例包含半导体裸片305、四个端子(即，电力输入垫310、数据垫320、时钟输入垫330及接地垫340)、像素阵列345及外围电路350。将外围电路350展示为包含数据I/O逻辑355、读出电路360、像素控制电路365及电力管理器370。图像传感器300为图2a的图像传感器200a及图2b的图像传感器200b的一个可能实施方案。

像素阵列345及外围电路350可包含于半导体裸片的有源电路区(例如，图2a中的有源电路区250a及图2b中的电路区250b)中。像素阵列345为具有若干个像素列及若干个像素行的二维(2D)成像像素阵列。在一个实施例中，每一像素为互补金属氧化物半导体(CMOS)成像像素。可将像素阵列345实施为前侧照明式像素阵列或背侧照明式图像像素阵列。每一像素被布置到一行及一列中以获取人、地点或对象的图像数据，接着可使用所述图像数据再现所述人、地点或对象的2D图像。

在每一像素已获取其图像数据或图像电荷之后，所述图像数据由读出电路360读出。在一个实施例中，在每一读出列上将图像数据读出为一模拟电压电平。接着将图像数据依序提供到数据I/O逻辑355，数据I/O逻辑355在数据垫320上输出模拟图像数据信号U_DATA以供递送到例如主机控制器的外部电路。

虽然图像传感器300的所图解说明实施例输出模拟图像数据，但其它实施例可包含集成到图像传感器300中以用于输出数字图像数据的模/数转换器(ADC)。然而，在许多医疗装置应用中，通常期望最小化图像传感器300的总体芯片大小同时最大化专用于像素阵列345的裸片上占用面积以实现最大可能图像质量。如此，在所图解说明实施例中，已将ADC电路推到芯片外以减少由外围电路350耗用的芯片上占用面积。

像素控制电路365经配置以控制像素阵列345的操作。举例来说，像素控制电路365可包含用于确定选择像素阵列345的哪些行/列的逻辑。像素控制电路365内所包含的其它功能性可包含产生复位信号及用于控制图像获取的快门信号。在一个实施例中，快门信号为从数据I/O逻辑355接收的用于同时启用像素阵列345内的所有像素以在单个获取窗期间(曝光周期)捕获其相应图像数据的全局快门信号。在替代实施例中，快门信号为借以在连续获取窗期间依序启用每一像素行、每一像素列或每一像素群组的滚动快门信号。

电力管理器370包含于外围电路350中且耦合到电力输入垫310以从在图像传感器300外部的源接收电力。电力管理器370可经配置以将电力提供到图像传感器300中所包含的各种电路。举例来说，电力管理器370可提供在图3中分别展示为VDD1及VDD2的用于模拟电路的第一电源及用于数字电路的第二电源。

时钟输入垫330经耦合以从外部时钟产生器(未展示)接收时钟信号U_CLK。可将时钟信号U_CLK提供到图像传感器300内的各种电路(例如控制电路365、读出电路360及数据I/O逻辑355)以用于使图像传感器300与外部电路(例如，主机控制器)同步。

电力输入垫310、数据垫320、时钟输入垫330及接地垫340可为接合垫，每一垫包含在半导体裸片305的表面上的金属化区域以用于在外围电路350与芯片外电路(例如，主机控制器)之间提供电路径。在图像传感器300的所图解说明实施例中，数据垫320除将模拟图像数据信号U_DATA从图像传感器300传送到外部电路(例如，主机控制器)以外还提供若干功能。特定来说，数据垫320还用于在图像传感器300与所述外部电路之间传送一个或一个以上数字控制信号。此些数字控制信号的实例包含从主机接收的指令信号U_INST、发送到主机的命令信号U_CMD及标头信息等。标头信息可包含红蓝绿(RBG)色彩、光学黑、正常及/或其它像素信息。所接收的指令及所发送的命令的实例包含读取寄存器、写入寄存器、复位寄存器等。控制信号中所包含的其它信息可为红色、绿色、蓝色、行信息、帧信息、增益信息、全局快门时序及复位时序。如上文所提及，所述控制信号可呈数字形式且既可发送到主机控制器又可从主机控制器接收。因此，数据垫320为接收数字控制信号、传输数字控制信号及传输模拟图像数据信号的双向端子。

数据I/O逻辑355耦合到数据垫320且包含在执行时实施通过同一端子数据垫320传送模拟图像数据(即，U_DATA)及控制信号(例如，U_INST及U_CMD)两者的操作的逻辑。数据I/O逻辑355可表示可执行代码(例如，软件或固件)、硬件逻辑或两者的组合。

通过结合数据I/O逻辑355使用数据垫320来除图像数据以外还发送及/或接收控制信号，可减少半导体裸片305上所包含的垫的数目，因为可消除排他性地专用于发送及接收控制信号的常规垫。

图4是根据本发明的实施例的并入有图3的图像传感器300的图像传感器系统400的功能框图。图像传感器系统400包含主机控制器405及并入到半导体封装415中的图像传感器300。将半导体封装415展示为包含电力输入端子410、数据端子420、时钟输入端子430及接地端子440。主机控制器405包含处理电路450、数据I/O逻辑455、任选电源460及任选时钟信号产生器465。

如图4中所展示，图像传感器300包含于半导体封装415中，其中每一接合垫(即，垫310、320、330及340)与其相应芯片级端子(即，端子410、420、430及440)电连接。端子410、420、430及440可为引线、引脚、凸块垫、球栅阵列(BGA)或用于将接合垫转换成芯片级接口的任何其它导体。

将主机控制器405展示为包含用于将电力提供到电力输入端子410以给图像传感器300的电路供电的任选电源460。然而，在一个实施例中，主机控制器405不包含电源460，且通过在图像传感器300及主机控制器405两者外部的源来提供电力。还展示为包含于主机控制器405中的是时钟信号产生器465。时钟信号产生器465产生时钟信号U_CLK且将其传送到时钟输入端子430。然而，在一个实施例中，通过在图像传感器300及主机控制器405两者外部的源产生时钟信号U_CLK。

还将主机控制器405展示为包含处理电路450。处理电路450可以硬件、软件、固件或两者的组合来实施。在一个实施例中，处理电路450包含用于将模拟图像数据信号U_DATA转换成数字数据的模/数转换器(ADC)。处理电路450还可包含用于存储图像数据的存储装置，或在另一方面中，所述处理电路可使用此项技术中已知的各种方式(例如，剪裁、旋转、移除红眼、调整亮度、调整对比度等)来操纵图像数据。如图4中所展示，处理电路450经耦合以将所获取图像输出到显示器470。显示器470可为监视器、电视、打印机或显示图像的其它构件。

处理电路450还经配置以控制图像传感器300中所包含的像素阵列的操作特性。举例来说，处理电路405可产生指示用于控制图像获取的快门时序的控制信号。快门控制信号可为全局快门信号或滚动快门信号。还将主机控制器405展示为经由数据I/O逻辑455通过数据端子420来发送指令信号U_INST及接收命令信号U_CMD。

数据I/O逻辑455类似于图像传感器300中所包含的数据I/O逻辑355而发挥作用。如所展示，数据I/O逻辑455经由导线或其它构件耦合到数据端子420且包含在执行时实施通过同一数据端子420传送模拟图像数据(即，U_DATA)及控制信号(例如，U_INST及U_CMD)两者的操作的逻辑。数据I/O逻辑455可表示可执行代码(例如，软件或固件)、硬件逻辑或两者的组合。

图5图解说明根据本发明的实施例的用于经由单个端子(例如，数据端子320)传送图像数据及控制信号的读出阶段的时序图。如上文所提及，可由图像传感器依序读出像素阵列的部分。也就是说，可逐行或逐列读出图像数据。在一个实施例中，每一列或行是在一读出阶段中读出，如图5中所展示。因此，在一个读出阶段中读出的图像数据可包含单个列或行的图像数据，其中一系列读出阶段包含由图像传感器获取的完整图像的图像数据。在表示完整图像的一完整系列的读出阶段之间的是复位阶段(未展示)。所述复位阶段是供图像传感器复位以进行下一轮数据采集及输出而给出的时间周期。

如图5中所展示，可将读出阶段划分成三个周期-垂直消隐周期、标头信息周期及图像数据读出周期。垂直消隐周期通常表示图像传感器的顺序读出之间的时间且可由图像传感器用来获取及/或读出像素阵列的下一部分。标头信息周期可由图像传感器及/或主机控制器用来传送关于图像传感器的即将读出的下一部分的信息。举例来说，标头信息可包含行位置、列位置、红蓝绿(RBG)色彩值、光学黑值、正常及/或其它像素信息。在图像数据读出周期期间，将模拟图像数据从图像传感器传送到主机控制器。

在一个实施例中，垂直消隐周期、标头信息周期及图像数据读出周期中的一者或一者以上的长度为预定的。因此，主机控制器及图像传感器两者均含有用以在预定时间之后自动地转变到下一周期的逻辑。在另一实施例中，可经由单个端子触发从读出阶段的一个周期到下一周期的转变而在图像传感器与主机控制器之间传输控制信号。

可在读出阶段的垂直消隐周期及/或标头信息周期期间在图像传感器与主机控制器之间传送前述控制信号(例如，U_CMD、U_INST)中的每一者。举例来说，在图4的一个实施例中，图像传感器300可在垂直消隐周期期间及/或在标头信息周期期间通过数据端子420将命令信号U_CMD传送到主机控制器405。另外，图像传感器300可在垂直消隐周期期间及/或在标头信息周期期间通过数据端子420从主机控制器405接收指令信号U_INST。因此，在图4的实施例中，数据端子420为用于将模拟图像数据信号U_DATA从图像传感器300传送到主机控制器405、将命令信号U_CMD从图像传感器300传送到主机控制器405及将指令信号U_INST从主机控制器405接收到图像传感器300的双向端子。

现在返回参考图5，垂直消隐周期及标头信息周期可在传输(TX)控制信号的周期与接收(RX)控制信号的周期之间交替以适应单个端子(例如，数据端子420)的双向性。在一个实施例中，数据I/O逻辑(例如，数据I/O逻辑355及455)包含用以控制单个端子上的数据流方向的双向切换器。在一个实例中，传输及接收周期的长度及数目为预定的。因此，主机控制器及图像传感器两者均含有用于以预定间隔自动地在传输与接收之间转变的逻辑。在另一实施例中，可经由单个端子触发从传输到接收的转变而在图像传感器与主机控制器之间传输控制信号，或反之亦然。在又一实施例中，主机控制器及图像传感器以主控/从控通信模式操作，在所述模式中，所述装置中的一者具有对另一装置的单向控制。举例来说，图4的主机控制器405可作为主控装置操作，其决定图像传感器300经由端子402接收控制信号及图像传感器300经由端子402传输控制信号的时间。

图6A到6E是图解说明根据本发明的实施例的控制信号波形的一个或一个以上实例的时序图。图6A到6E中所图解说明的控制信号可表示通过端子(例如图3中的垫320)传送的前述控制信号(即，U_CMD及U_INST)中的任一者。特定来说，图6A到6E中所展示的垫电压V_PAD可表示在传输或接收控制信号期间出现在所揭示端子中的任一者(例如图像传感器300的垫320)上的电压。

图6A图解说明具有以下两个电压电平的控制信号：中间电压V_MID及上限电压V_UP。在此实施例中，可将中间电压V_MID视为为产生上限电压V_UP而将调制信号V_MOD加到其上的基数电平电压。在一个实施例中，中间电压V_MID可具有在0.2伏与0.6伏之间的值，且上限电压V_UP可具有在0.6伏与1.8伏之间的值。举例来说，中间电压V_MID可为0.4伏且上限电压V_UP可为0.8伏。因此，在中间电压V_MID与上限电压V_UP之前调制图6A的垫电压V_PAD以在图像传感器与主机控制器之间传递数字控制信号605。

在图6B的实施例中，在以下三个电压电平之间调制垫电压V_PAD以通过端子传递数字控制信号610：下限电压V_LOW、中间电压V_MID及上限电压V_UP。在此实施例中，下限电压V_LOW可具有在0.0伏与0.2伏之间的值，举例来说，0.2伏。因此，在此实施例中，数字控制信号610包含两个以上离散电压电平(即，V_LOW、V_MID及V_UP)。

图6C及6D的实施例图解说明用于传递数字控制信号的变化的长度的数字信号。特定来说，图6C图解说明在脉冲之间具有变化的时间的控制信号615。举例来说，周期T1可表示脉冲之间的短时间，周期T2可表示脉冲之间的中等时间，且周期T3可表示脉冲之间的长时间。在一个实施例中，周期T1可为4个时钟循环，周期T2可为8个时钟循环，且周期T3可为16个时钟循环。类似地，图6D图解说明具有变化的脉冲宽度的脉冲的控制信号620。也就是说，控制信号620具有周期T4的短脉冲、周期T5的中等脉冲及周期T6的长脉冲。在图6C及6D的实施例中的每一者中，数字信号的变化的长度可用于在图像传感器与主机控制器之间传递多种指令及/或命令。举例来说，脉冲的长度或脉冲之间的时间可指示红色、绿色、蓝色、行信息、帧信息、全局快门功能及复位功能等。图6E图解说明利用图6A到6D中所描述的多种方法的实例性控制信号625。举例来说，控制信号625包含：脉冲之间的短、中等及长周期；短、中等及长脉冲；及两个以上离散电压电平。

图7是根据本发明的实施例的另一图像传感器700的功能框图。图像传感器700类似于上文参考图3所论述的图像传感器300，只不过图像传感器700包含用于传送时钟信号及指令信号的时钟I/O逻辑710。此外，数据垫720用于将命令信号传送到主机，而时钟输入垫730用于从主机接收指令。

如图7中所展示，图像传感器700包含耦合到时钟输入垫730的时钟I/O逻辑710。时钟I/O逻辑710包含在执行时实施通过同一端子(即，时钟输入垫730)传送时钟信号U_CLK及指令信号U_INST两者的操作的逻辑。数据I/O逻辑755耦合到数据垫720且包含在执行时实施通过另一端子(即，数据垫720)传送模拟图像数据(即，U_DATA)及命令信号U_CMD两者的操作的逻辑。时钟I/O逻辑710及数据I/O逻辑755可表示可执行代码(例如，软件或固件)、硬件逻辑或两者的组合。因此，在此实施例中，时钟输入垫730及数据垫720两者为单向端子，其中时钟输入垫730从主机接收时钟信号U_CLK及指令信号U_INST，而数据垫720将命令信号U_CMD及模拟图像数据信号U_DATA传输到主机。

图像传感器700所利用的控制信号可包含参考图6A到6E所描述的控制信号中的任一者。另外，时钟输入垫730可用于在读出阶段的垂直消隐周期期间接收全局快门时序。时钟垫730也可用于在上文所论述的复位阶段期间接收复位信号。在一个实施例中，时钟垫730用于在读出阶段期间(举例来说，在垂直消隐周期期间)接收指令，其中指令信号U_INST的振幅可小于或大于时钟信号U_CLK的振幅。因此，时钟I/O逻辑710可包含用以基于时钟输入垫730上的电压V_PAD的振幅而辨别指令信号U_INST与时钟信号U_CLK的电路。

在又一实施例中，时钟垫730仅在读出阶段的垂直消隐周期期间接收指令信号U_INST且在标头信息及图像数据读出周期两者期间接收时钟信号U_CLK。

图8是根据本发明的实施例的并入有图7的图像传感器700的图像传感器系统800的功能框图。图像传感器系统800类似于上文参考图4所论述的图像传感器系统400，只不过主机控制器805包含时钟I/O逻辑810。此外，数据端子820用于将命令信号传送到主机控制器805，而时钟输入端子830用于从主机控制器805接收指令。

如图8中所展示，主机控制器805包含耦合到图像传感器700的时钟输入端子830的时钟I/O逻辑810。时钟I/O逻辑810包含在执行时实施通过时钟输入端子830传送时钟信号U_CLK及指令信号U_INST两者的操作的逻辑。数据I/O逻辑855耦合到数据端子820且包含在执行时实施通过数据端子820传送模拟图像数据(即，U_DATA)及命令信号U_CMD两者的操作的逻辑。时钟I/O逻辑810及数据I/O逻辑855可表示可执行代码(例如，软件或固件)、硬件逻辑或两者的组合。

图9是根据本发明的实施例的又一图像传感器的功能框图。图像传感器900类似于上文参考图7所论述的图像传感器700，只不过数据垫920用于从主机接收指令信号U_INST，而时钟输入垫830用于将命令信号U_CMD传送到主机。

如图9中所展示，图像传感器900包含耦合到时钟输入垫930的时钟I/O逻辑910。时钟I/O逻辑910包含在执行时实施通过同一端子(即，时钟输入垫930)传送时钟信号U_CLK及命令信号U_CMD两者的操作的逻辑。数据I/O逻辑955耦合到数据垫920且包含在执行时实施通过另一端子(即，数据垫920)传送模拟图像数据(即，U_DATA)及指令信号U_INST两者的操作的逻辑。时钟I/O逻辑910及数据I/O逻辑955可表示可执行代码(例如，软件或固件)、硬件逻辑或两者的组合。因此，在此实施例中，时钟输入垫930及数据垫920两者为双向端子，其中时钟输入垫930从主机接收时钟信号U_CLK且将命令信号U_CMD传输到主机，而数据垫920从主机接收指令信号U_INST且将模拟图像数据信号U_DATA传输到主机。

图像传感器900所利用的控制信号可包含参考图6A到6E所描述的控制信号中的任一者。在一个实施例中，时钟垫930仅在读出阶段的垂直消隐周期期间传输命令信号U_CMD且在标头信息及图像数据读出周期两者期间接收时钟信号U_CLK。

图10是根据本发明的实施例的并入有图9的图像传感器900的图像传感器系统1000的功能框图。图像传感器系统1000类似于上文参考图8所论述的图像传感器系统800，只不过数据端子1020用于从主机控制器1005传送指令信号U_INST，而时钟输入端子1030用于将命令信号U_CMD传送到主机控制器1005。

如图10中所展示，主机控制器1005包含耦合到图像传感器900的时钟输入端子1030的时钟I/O逻辑1010。时钟I/O逻辑1010包含在执行时实施通过时钟输入端子1030传送时钟信号U_CLK及命令信号U_CMD两者的操作的逻辑。数据I/O逻辑1055耦合到数据端子1020且包含在执行时实施通过数据端子1020传送模拟图像数据(即，U_DATA)及指令信号U_INST两者的操作的逻辑。时钟I/O逻辑1010及数据I/O逻辑1055可表示可执行代码(例如，软件或固件)、硬件逻辑或两者的组合。

图11A及11B是根据本发明的实施例的包含图像传感器1120的内窥镜1100的图示。内窥镜尖端1105通常用于插入到腔中以提供成像数据。在图11A中，图像传感器1120安置于内窥镜尖端1105上。图11A还图解说明经由四个端子1135耦合到图像传感器1120的主机控制器1130。图像传感器1120可为先前所论述的图像传感器(包含图像传感器200a、200b、300、700或900)中的任一者。主机控制器1130可为先前所论述的主机控制器(包含主机控制器405、805或1005)中的任一者。

图11B是包含灯1110以及附件1115及1125的内窥镜尖端1105的正视图。内窥镜尖端1105可用于医疗领域或其它方面。附件1115及1125可包含吸管或镊子等实用工具。图像传感器1120上所包含的端子的数目的减少可允许减小图像传感器1120的总体大小，且又可减小内窥镜尖端1105的总体大小。另外，减小大小的图像传感器1120可允许改进的更大或额外附件装配于内窥镜尖端1105内。这些改进中的任一者均可增加借助所述内窥镜实施的动作(例如外科手术)的成功率。

图11C是包含图像传感器1120及灯1112的内窥镜尖端1107的内窥镜尖端的俯视图。此为用于诊断用途因此具有相对大的照明区域的一种类型的内窥镜。在此实施例中，四个LED灯1112环绕图像传感器1120。在图11D中所展示的另一实施例中，围绕内窥镜尖端1109的图像传感器1120的区域由多条光纤1114占据，光纤1114用于在内窥镜尖端1109处提供照明。

本文中所描述的过程中的一些或所有过程的次序不应视为限制性。而是，受益于本发明的所属领域的技术人员将理解，可以未图解说明的多种次序执行所述过程中的一些过程。

关于计算机软件及硬件描述了上文所解释的过程。所描述的技术可构成包含于机器(例如，计算机)可读媒体内的机器可执行指令，所述机器可执行指令在由机器执行时将致使所述机器实施所描述的操作。另外，所述过程可包含于例如可编程门阵列(PGA)、专用集成电路(ASIC)等硬件内。举例来说，可产生并编译对前述数据I/O逻辑及时钟I/O逻辑的设计结构的描述以供并入到其它集成电路(例如通用处理器或各种专用集成电路“ASIC”))中。特定来说，可使用硬件描述语言(例如VHDL(极高速集成电路硬件描述语言)或Verilog)产生描述数据I/O逻辑355、455、755、855、955及1055以及时钟I/O逻辑710、810、910及1010或其部分的行为级代码并将其存储到机器可存取媒体(例如，CD-ROM、硬盘、软盘等)。此外，可将行为级代码编译/合成为寄存器传送级(“RTL”)代码、网表或甚至电路布局并将其存储到机器可存取媒体。所述行为级代码、RTL代码、网表及电路布局全部表示各种抽象等级以描述本文中所论述的数据及时钟I/O电路。

有形非暂时机器可存取媒体包含提供(即，存储及/或传输)呈可由机器(例如，计算机、网络装置、个人数字助理、制造工具、具有一组一个或一个以上处理器的任何装置等)存取的形式的信息的任何机制。举例来说，机器可存取媒体包含可记录/不可记录媒体(例如，只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储媒体、光学存储媒体、快闪存储器装置等)。

包含发明摘要中所描述内容的本发明的所图解说明实施例的以上描述并非打算为穷尽性或将本发明限制于所揭示的精确形式。尽管出于说明性目的而在本文中描述本发明的特定实施例及实例，但如所属领域的技术人员将认识到，可在本发明的范围内做出各种修改。

可根据以上详细描述对本发明做出这些修改。以上权利要求书中所使用的术语不应理解为将本发明限制于说明书中所揭示的特定实施例。相反，本发明的范围将完全由以上权利要求书来确定，所述权利要求书将根据所创建的权利要求解释原则来加以理解。

Claims

1.一种图像传感器系统，所述图像传感器系统包括：

图像传感器，所述图像传感器具有电力输入端子、数据端子、时钟输入端子及接地端子；

主机控制器，所述主机控制器：

耦合到所述电力输入端子以仅向所述图像传感器的一个或多个组件提供电力；

耦合到所述数据端子以接收来自所述图像传感器的模拟图像数据；

耦合到所述时钟输入端子以将一个或多个时钟信号提供给所述图像传感器；以及

耦合到所述接地端子，其中所述接地端子用作所述图像传感器和所述主机控制器的一个或多个电路之间的共用参考；以及

逻辑，所述逻辑经配置以执行以下操作：

通过所述图像传感器的所述数据端子将所述模拟图像数据从所述图像传感器传送到所述主机控制器；及

仅通过所述数据端子和所述时钟输入端子在所述图像传感器与所述主机控制器之间传送一个或多个数字控制信号。

2.根据权利要求1所述的图像传感器系统，其中，所述逻辑经配置以在一系列读出阶段中将所述模拟图像数据传送到所述主机控制器，且所述逻辑进一步经配置以：

在所述读出阶段的图像数据输出周期期间，通过所述数据端子将所述模拟图像数据从所述图像传感器传送到所述主机控制器；及

在所述读出阶段的垂直消隐周期期间，通过所述数据端子在所述图像传感器与所述主机控制器之间传送所述一个或多个数字控制信号。

3.根据权利要求1所述的图像传感器系统，其中所述逻辑经配置以在一系列读出阶段中将所述模拟图像数据传送到所述主机控制器，且其中所述逻辑进一步经配置以：

在所述读出阶段的标头信息周期期间，通过所述数据端子在所述图像传感器与所述主机控制器之间传送所述一个或多个数字控制信号。

4.根据权利要求1所述的图像传感器系统，其中所述逻辑经配置以在一系列读出阶段中将所述模拟图像数据传送到所述主机控制器，其中所述逻辑进一步经配置以：

在所述读出阶段的图像数据输出周期期间，通过所述数据端子将所述模拟图像数据从所述图像传感器传送到所述主机控制器；

在所述读出阶段的垂直消隐周期期间，通过所述数据端子在所述图像传感器与所述主机控制器之间传送第一数字控制信号；及

在所述读出阶段的标头信息周期期间，通过所述数据端子在所述图像传感器与主机之间传送第二数字控制信号。

5.根据权利要求1所述的图像传感器系统，其中所述一个或多个数字控制信号包括命令信号，所述逻辑进一步经配置以：通过所述数据端子将所述命令信号从所述图像传感器传送到所述主机控制器。

6.根据权利要求5所述的图像传感器系统，其中逻辑进一步经配置以：

通过所述图像传感器的所述时钟输入端子将所述一个或多个时钟信号从所述主机控制器传送到所述图像传感器；及

通过所述图像传感器的所述时钟输入端子将指令信号从所述主机控制器传送到所述图像传感器。

7.根据权利要求1所述的图像传感器系统，其中所述一个或多个数字控制信号包括指令信号：其中所述逻辑进一步经配置以通过所述数据端子将所述指令信号从所述主机控制器传送到所述图像传感器。

8.根据权利要求7所述的图像传感器系统，其中所述逻辑进一步经配置以：

通过所述图像传感器的所述时钟输入端子将命令信号从所述图像传感器传送到所述主机控制器。

9.根据权利要求1所述的图像传感器系统，其中所述一个或多个数字控制信号包括指令信号和命令信号，所述逻辑进一步经配置以：

通过所述数据端子将所述指令信号从所述主机控制器传送到所述图像传感器；及

通过所述数据端子将所述命令信号从所述图像传感器传送到所述主机控制器。

10.根据权利要求1所述的图像传感器系统，其中所述数字控制信号包括两个以上离散电压电平。

11.根据权利要求1所述的图像传感器系统，其中所述数字控制信号包括变化的脉冲宽度的脉冲。

12.根据权利要求1所述的图像传感器系统，其中所述数字控制信号包括若干脉冲，且其中所述脉冲之间的时间变化。

13.根据权利要求1所述的图像传感器系统，其中所述图像传感器包括不多不少的四个端子，该四个端子由所述电力输入端子、所述数据端子、所述时钟输入端子及所述接地端子组成。

14.根据权利要求1所述的图像传感器系统，其中所述图像传感器的所述一个或多个组件经耦合以从所述电力输入端子而不从所述数据端子接收电力用于操作。

15.根据权利要求1所述的图像传感器系统，其中所述一个或多个数字控制信号包括控制信号，该控制信号选自读取寄存器、写入寄存器以及复位寄存器组成的群组。

16.根据权利要求1所述的图像传感器系统，其中所述一个或多个数字控制信号包括信息，该信息选自如下组成的群组：红色信息、绿色信息、蓝色信息、行信息、帧信息、增益信息、全局快门时序及复位时序。

17.根据权利要求1所述的图像传感器系统，其中所述一个或多个数字控制信号包括标头信息，该标头信息选自如下组成的群组：红蓝绿RBG色彩像素信息、光学黑像素信息、正常像素信息。

18.一种供在具有主机控制器的图像传感器系统中使用的图像传感器，所述图像传感器包括：

电力输入端子，其耦合到所述主机控制器以仅从所述主机控制器接收电力来操作所述图像传感器的一个或多个组件；

数据端子，其耦合到所述主机控制器以从所述图像传感器向所述主机控制器提供模拟图像数据；

时钟输入端子，其耦合到所述主机控制器以从所述主机控制器接收一个或多个时钟信号；以及

接地端子，其耦合到所述主机控制器以用作所述图像传感器和所述主机控制器的一个或多个电路之间的共用参考；以及

逻辑，所述逻辑耦合到所述数据端子且经配置以执行以下操作：

通过所述数据端子将模拟图像数据从所述图像传感器传送到所述主机控制器；及

19.根据权利要求18所述的图像传感器，其中所述逻辑经配置以在一系列读出阶段中将所述模拟图像数据传送到所述主机控制器，且其中所述逻辑进一步经配置以：

在所述读出阶段的垂直消隐周期，通过所述数据端子在所述图像传感器与所述主机控制器之间传送所述一个或多个数字控制信号。

20.根据权利要求18所述的图像传感器，其中所述逻辑经配置以在一系列读出阶段中将所述模拟图像数据传送到所述主机控制器，且其中所述逻辑进一步经配置以：

21.根据权利要求18所述的图像传感器，其中所述逻辑经配置以在一系列读出阶段中将所述模拟图像数据传送到所述主机控制器，其中所述逻辑进一步经配置以：

22.根据权利要求18所述的图像传感器，其中所述图像传感器包括不多不少的四个端子，该四个端子由所述电力输入端子、所述数据端子、所述时钟输入端子及所述接地端子组成。

23.根据权利要求18所述的图像传感器，其中所述图像传感器的所述一个或多个组件经耦合以从所述电力输入端子而不从所述数据端子接收电力用于操作。

24.根据权利要求18所述的图像传感器，其中所述一个或多个数字控制信号包括控制信号，该控制信号选自读取寄存器、写入寄存器以及复位寄存器组成的群组。

25.根据权利要求18所述的图像传感器，其中所述一个或多个数字控制信号包括信息，该信息选自如下组成的群组：红色信息、绿色信息、蓝色信息、行信息、帧信息、增益信息、全局快门时序及复位时序。

26.根据权利要求18所述的图像传感器，其中所述一个或多个数字控制信号包括标头信息，该标头信息选自如下组成的群组：红蓝绿RBG色彩像素信息、光学黑像素信息、正常像素信息。

27.一种供在具有图像传感器的图像传感器系统中使用的主机控制器，所述主机控制器包括：

电源，其仅被耦合到所述图像传感器的电力输入端子以提供电力用于操作所述图像传感器的一个或多个组件；

时钟信号产生器，其被耦合到所述图像传感器的时钟输入端子以将一个或多个时钟信号提供给所述图像传感器；以及

地端，其被耦合到所述图像传感器的接地端子以用作所述图像传感器和所述主机控制器的一个或多个电路之间的共用参考；以及

逻辑，所述逻辑被耦合到所述图像传感器的数据端子且经配置以执行以下操作：

28.根据权利要求27所述的主机控制器，其中所述逻辑经配置以在一系列读出阶段中将所述模拟图像数据传送到所述主机控制器，且其中所述逻辑进一步经配置以：

29.根据权利要求27所述的主机控制器，其中所述逻辑经配置以在一系列读出阶段中将所述模拟图像数据传送到所述主机控制器，且其中所述逻辑进一步经配置以：

在所述读出阶段的标头信息周期，通过所述数据端子在所述图像传感器与所述主机控制器之间传送所述一个或多个数字控制信号。

30.根据权利要求27所述的主机控制器，其中所述逻辑经配置以在一系列读出阶段中将所述模拟图像数据传送到所述主机控制器，其中所述逻辑进一步经配置以：

31.根据权利要求27所述的主机控制器，其中所述图像传感器包括不多不少的四个端子，该四个端子由所述电力输入端子、所述数据端子、所述时钟输入端子及所述接地端子组成。

32.根据权利要求27所述的主机控制器，其中所述电源经耦合以通过所述电力输入端子而不通过所述数据端子提供电力以操作所述图像传感器的所述一个或多个组件。