JP2006237596A - パーティションノイズを減少させることができるｃｍｏｓイメージセンサ - Google Patents

パーティションノイズを減少させることができるｃｍｏｓイメージセンサ Download PDF

Info

Publication number
JP2006237596A
JP2006237596A JP2006030528A JP2006030528A JP2006237596A JP 2006237596 A JP2006237596 A JP 2006237596A JP 2006030528 A JP2006030528 A JP 2006030528A JP 2006030528 A JP2006030528 A JP 2006030528A JP 2006237596 A JP2006237596 A JP 2006237596A
Authority
JP
Japan
Prior art keywords
image sensor
transistor
cmos image
driver
transfer transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006030528A
Other languages
English (en)
Other versions
JP5500756B2 (ja
Inventor
昌 民 ▲ベ▼
Chang-Min Bae
Kyung-Jin Shim
敬 珍 沈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of JP2006237596A publication Critical patent/JP2006237596A/ja
Application granted granted Critical
Publication of JP5500756B2 publication Critical patent/JP5500756B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】トランスファートランジスタの短い立ち下がり時間により発生するパーティションノイズを減らすことができるＣＭＯＳイメージセンサを提供すること。
【解決手段】フォトダイオード、フローティング拡散ノード、トランスファートランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタを備える単位画素と、前記トランスファートランジスタのオン／オフを制御するための制御信号を出力するＣＭＯＳ型ドライバーとを備え、前記トランスファートランジスタのターンオフ動作時の立ち下がり時間が約３ｎｓよりも大きくなるように、前記ＣＭＯＳ型ドライバーが備えるＮＭＯＳトランジスタ（Ｎ１〜Ｎ４）の寸法比（チャネル幅Ｗ／チャネル長Ｌ）が低減されることを特徴とする。
【選択図】図７Ｃ

Description

本発明は、ＣＭＯＳイメージセンサに関し、より詳細には、パーティションノイズ（Ｐａｒｔｉｔｉｏｎ ｎｏｉｓｅ）を減少させるために、トランスファートランジスタの制御信号の立ち下がり時間を延長させたＣＭＯＳイメージセンサに関する。
イメージセンサは、光学映像を電気信号に変換する半導体素子であり、電荷結合素子（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ；以下、ＣＣＤとする）イメージセンサとＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ；以下、ＣＭＯＳとする）イメージセンサとに大別される。
ＣＣＤイメージセンサは、互いに非常に近接して配置された複数のＭＯＳキャパシタを備え、ＭＯＳキャパシタ内に蓄積された電荷を、隣り合うＭＯＳキャパシタ間で転送する方式の素子である。
それに対して、ＣＭＯＳイメージセンサは、半導体のＣＭＯＳ技術で製造された複数の単位画素を備え、各単位画素は、１つのフォトダイオード及び３個又は４個の単位画素駆動用のＭＯＳトランジスタを備える。ＣＭＯＳイメージセンサは、制御回路及び信号処理回路を周辺回路として使用し、ＣＭＯＳ技術により画素数に応じて作成されたＭＯＳトランジスタを用いて、出力信号を順次検出する方式の素子である。
近年、このような多様なイメージセンサを製造する際に、イメージセンサの光感度（Ｐｈｏｔｏ ｓｅｎｓｉｔｉｖｉｔｙ）を増大させるための多くの試みがなされてきた。そのうちの１つが集光技術である。例えば、ＣＭＯＳイメージセンサの単位画素は、光を感知するフォトダイオードと、感知した光を電気的信号に変換してデータ化するＣＭＯＳロジック回路部とから構成されており、光感度を高めるために、イメージセンサの全面積におけるフォトダイオードの面積が占める割合（一般にフィルファクター（Ｆｉｌｌ Ｆａｃｔｏｒ）と呼ぶ）を増大させる試みが進められている。
図１は、１つの単位画素に４個のトランジスタを備える通常のＣＭＯＳイメージセンサの単位画素を示す回路図である。
図１に示された単位画素は、光感度を高めて単位画素間のクロストーク（Ｃｒｏｓｓ ｔａｌｋ）効果を減らすために、サブミクロンＣＭＯＳエピタキシャル技術を用いて形成されている。
図１に示すように、イメージセンサの単位画素Ｕ／Ｃは、フォトダイオードＰＤ、トランスファートランジスタＴｘ、フローティング拡散ノードＦＤ、リセットトランジスタＲｘ、ドライブトランジスタＤｘ、及びセレクトトランジスタＳｘを備えて構成される。フォトダイオードＰＤは、ＰＮＰ又はＰＮＰＮ等の接合構造を有し、光を受け取って光の量に相当する電子−正孔対を生成、即ち、光電荷（Ｐｈｏｔｏｇｅｎｅｒａｔｅｄ Ｃｈａｒｇｅ）を生成する。トランスファートランジスタＴｘは、ターンオン動作によりフォトダイオードＰＤに蓄積された光電荷をフローティング拡散ノードＦＤに転送する。フローティング拡散ノードＦＤは、トランスファートランジスタＴｘのターンオン動作により転送された光電荷を受け取る。リセットトランジスタＲｘは、リセット信号に応じてフローティング拡散ノードＦＤの電圧を電源電圧ＶＤＤレベルにリセットする。フローティング拡散ノードＦＤから転送される光電荷に相当する電気信号に応じて、ドライブトランジスタＤｘがターンオンされる程度が変化する。これにより、ドライブトランジスタＤｘは、光電荷の量に比例する電気信号を出力する。セレクトトランジスタＳｘは、セレクト信号の制御を受けてターンオンされ、ドライブトランジスタＤｘを介して出力される単位画素の信号を出力する。
また、図１に示す符号Ｌｘは、ロードトランジスタ（Ｌｏａｄ ｔｒａｎｓｉｓｔｏｒ）を示し、フローティング拡散ノードＦＤは、Ｃｆｄの容量を有する。
以下において、上記の構造を有する単位画素Ｕ／Ｃから出力電圧Ｖｏｕｔを得るための動作原理を説明する。以下では、表記の簡単化のため、上記の各トランジスタをＴｘ、Ｒｘ、Ｄｘ、及びＳｘと略記し、フォトダイオードをＰＤと略記する場合がある。
まず初めに、Ｔｘ、Ｒｘ、及びＳｘをターンオフする。この時、ＰＤは完全な空乏状態である。集光を開始して光電荷をＰＤに集める。
次に、ＲｘをターンオンしてＦＤの電圧をリセットしてから、Ｓｘをターンオンして、リセット動作時の単位画素の出力電圧Ｖ１を測定する。この出力電圧Ｖ１の値は、ＦＤの直流電位変化（ＤＣ ｌｅｖｅｌ ｓｈｉｆｔ）を意味する。
次いで、適切な集光時間後にＴｘをターンオンして、ＰＤにあるすべての光電荷をＦＤに転送する。光電荷の転送が完了後、Ｔｘをターンオフして、ＦＤに転送された電荷による出力電圧Ｖ２を測定する。
次に、出力電圧Ｖ１、Ｖ２の差を求めてＶｏｕｔとする。従って、出力電圧Ｖｏｕｔは、光電荷の転送の結果により生じるものである。即ち、出力電圧Ｖｏｕｔは、ノイズが排除された純粋な信号である。このような方法を相関二重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）という。
上記したように、トランスファートランジスタＴｘは、フォトダイオードＰＤから生成された光電荷をフローティング拡散ノードＦＤに転送する役割を果たす。一方、トランスファートランジスタＴｘのゲートに加えられる制御信号の電圧が「ハイレベル」から「ローレベル」に下がる時、即ち、ターンオン状態からターンオフ状態に変化する時に、いくつかの問題点が存在する。
その中で、最も大きな問題点は、トランスファートランジスタＴｘの立ち下がり時間が短いことにより発生するフローティング拡散ノードＦＤへの電荷流入に起因するパーティションノイズである。
図２は、トランスファートランジスタＴｘを中心としてＣＭＯＳイメージセンサのエネルギーレベル（電位）及び電子の存在を示す図である。図３は、図２と同様の図であるが、トランスファートランジスタＴｘがターンオンした時を示している。
図２に破線で示すように、トランスファートランジスタＴｘのターンオフ状態の間、フォトダイオードＰＤには入射光により生成された電子が蓄積される。フォトダイオードＰＤに集まった電子を取り出すために、トランスファートランジスタＴｘをターンオンすると、電子は、図２の「Ａ」に示す経路に沿ってフォトダイオードＰＤからフローティング拡散ノードＦＤに移動し、図３に示すように、電子がフローティング拡散ノードＦＤに転送される。
図４は、図２及び図３と同様の図であり、トランスファートランジスタＴｘのターンオフ動作時の、立ち下がり時間が短い場合における電子の移動を説明するための図である。
トランスファートランジスタＴｘのゲートが再びターンオフされた後に、フローティング拡散ノードＦＤに集められた電子が電気信号に変換されて読み出されるが、このトランスファートランジスタＴｘのターンオフ動作時に、トランスファートランジスタＴｘのゲートの表面下部に存在しているチャネル電子は、任意の方向に移動することができる。
フローティング拡散ノードＦＤの電位が、フォトダイオードＰＤの電位に比べて高いので、図４の「Ｂ」に示すように、チャネル電子がフォトダイオードＰＤからフローティング拡散ノードＦＤに移動することは理論的には正しいが、トランスファートランジスタＴｘがターンオフ状態である時間が極めて短いため、すべてのチャネル電子がフローティング拡散ノードＦＤへ移動することはできず、一部のチャネル電子は、図４の「Ｃ」に示すように、フォトダイオードＰＤに逆戻りする現象が生じる。
この現象の程度は単位画素毎に異なる。そのため、外部からはあたかもノイズが発生したように見える。このような現象によって生じるノイズをパーティションノイズという。パーティションノイズは、イメージセンサの性能を低下させる原因となるという問題がある。
本発明は、上記従来技術の問題を解決するためになされたものであり、その目的は、トランスファートランジスタの短い立ち下がり時間により発生するパーティションノイズを減らすことができるＣＭＯＳイメージセンサを提供することにある。
上記の目的を達成するために本発明の第１のＣＭＯＳイメージセンサは、フォトダイオード、フローティング拡散ノード、トランスファートランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタを備える単位画素と、前記トランスファートランジスタのオン／オフを制御するための制御信号を出力するＣＭＯＳ型ドライバーとを備え、前記トランスファートランジスタのターンオフ動作時の立ち下がり時間が約３ｎｓよりも大きくなるように、前記ＣＭＯＳ型ドライバーが備えるＮＭＯＳトランジスタの寸法比（チャネル幅Ｗ／チャネル長Ｌ）が低減されることを特徴とする。
ここで、前記チャネル長Ｌを増大させることによって、前記ＮＭＯＳトランジスタの前記寸法比が低減されることができる。
ここで、前記チャネル長Ｌを増大させるために、前記ＣＭＯＳ型ドライバーが、直列に接続された複数個のＮＭＯＳトランジスタを備えることができる。
ここで、直列に接続された複数の前記ＮＭＯＳトランジスタの少なくとも２つのソースが接地電圧に共通に接続されることができる。
ここで、接地電圧に共通に接続された前記ＮＭＯＳトランジスタの前記ソースが、金属配線を介して接続されることができる。
また、上記の目的を達成するために本発明の第２のＣＭＯＳイメージセンサは、フォトダイオード、フローティング拡散ノード、トランスファートランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタを備える単位画素と、前記トランスファートランジスタのオン／オフを制御するための制御信号を出力するドライバーとを備え、前記トランスファートランジスタのターンオフ動作時の立ち下がり時間が約３ｎｓよりも大きくなるように、前記ドライバーの出力端及び前記トランスファートランジスタのゲート間の共通ノードと接地電圧との間に接続された複数の容量部を備えることを特徴とする。
ここで、複数の前記容量部の各々が、直列に接続されたキャパシタとスイッチとを備えることができる。
ここで、複数の前記スイッチが、それぞれ個別に制御されることができる。
ここで、複数の前記キャパシタが、それぞれ異なる容量を有することができる。
ここで、前記ドライバーが、ＣＭＯＳ型のドライバーであることができる。
また、上記の目的を達成するために本発明の第３のＣＭＯＳイメージセンサは、フォトダイオード、フローティング拡散ノード、トランスファートランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタを備える単位画素と、前記トランスファートランジスタのオン／オフを制御するための制御信号を出力するドライバーとを備え、前記単位画素が、行列状に配置され、同じローに配置される複数の前記単位画素が、１つの前記ドライバーによって制御され、同じローに配置される前記単位画素に含まれる前記複数のトランスファートランジスタのターンオフ動作時の立ち下がり時間が約３ｎｓよりも大きくなるように、前記ドライバーの出力端及び前記複数のトランスファートランジスタのゲート間の共通ノードと接地電圧との間に接続された複数の容量部を備えることを特徴とする。
ここで、複数の前記容量部の各々が、直列に接続されたキャパシタとスイッチとを備えることができる。
ここで、複数の前記スイッチが、それぞれ個別に制御されることができる。
ここで、複数の前記キャパシタが、それぞれ異なる容量を有することができる。
ここで、前記ドライバーが、ＣＭＯＳ型のドライバーであることができる。
本発明によると、ＣＭＯＳイメージセンサのパーティションノイズを減らすことができ、ＣＭＯＳイメージセンサの性能を向上させることができる。
以下、本発明の好ましい実施の形態を添付の図面を参照して詳細に説明する。
パーティションノイズの主な原因は、トランスファートランジスタの立ち下がり時間が短いことに起因するものである。そのため、本発明は、トランスファートランジスタの立ち下がり時間を増大させることを主な課題とする。
立ち下がり時間が増大することにより、増大した時間に応じて、フォトダイオードよりも電位の高いフローティング拡散ノードにチャネル電子を移動させるための電界を生じる時間が、十分に増大する。この電界によりすべてのチャネル電子がフローティング拡散ノードに移動し、パーティションノイズを減らすことができる。
一般に、立ち下がり時間「τ」は、抵抗Ｒ及びキャパシタ容量Ｃを用いて「τ＝ＲＣ」と定義されるので、抵抗「Ｒ」若しくはキャパシタ容量「Ｃ」を増大、又はＲ及びＣの値を同時に増大させることで、立ち下がり時間を増大させることができる。
図５は、図２〜図４と同様に、ＣＭＯＳイメージセンサのエネルギーレベル及び電子の存在を示す図であり、トランスファートランジスタＴｘの立ち下がり時間が増大した場合の電子の移動を示している。
立ち下がり時間が増大すると、増大した立ち下がり時間の分だけ、チャネルの下に電界が生じる時間が増大し、図５の「Ｘ」に示すように、電位の傾きに沿って全てのチャネル電子がフローティング拡散ノードＦＤに移動する。これにより、パーティションノイズの発生を抑制することができる。
図６は、単位画素のトランスファートランジスタを駆動するためのＣＭＯＳ型ドライバー及び複数の単位画素の構成と、ＣＭＯＳ型ドライバーの立ち下がりタイミングとを示す図である。
図６に示すように、ＣＭＯＳイメージセンサは、フォトダイオード（図示せず）、フローティング拡散ノード（図示せず）、トランスファートランジスタ（図示せず）、リセットトランジスタ（図示せず）、ドライブトランジスタ（図示せず）及びセレクトトランジスタ（図示せず）を備える複数の単位画素Ｐ１〜Ｐ１２８０と、各単位画素に含まれた複数のトランスファートランジスタＴｘ１〜Ｔｘ１２８０のオン／オフを制御するためのＣＭＯＳ型ドライバーＤｒｖとを備えている。
ここでは、ＣＭＯＳ型ドライバーＤｒｖの一例として、ＣＭＯＳインバータ型ドライバーを用いる。複数の単位画素Ｐ１〜Ｐ１２８０は１つのロー（Ｒｏｗ）、即ち一行に配置される。従って、ＣＭＯＳ型ドライバーＤｒｖは、一行に配置される複数の単位画素Ｐ１〜Ｐ１２８０の複数のトランスファートランジスタＴｘ１〜Ｔｘ１２８０を同時に制御する。
参考までに、一行に１２８０個の単位画素が配置されたものは、１３０万画素級のイメージセンサである。併せて、本実施の形態の場合には、各単位画素のリセットトランジスタとセレクトトランジスタとは、行単位にそれぞれ１つのドライバーにより駆動される。
以下では、上記図６に示す基本的な構成を有するＣＭＯＳイメージセンサにおいて、トランスファートランジスタのターンオフ動作時の立ち下がり時間τを増大させるための様々な実施の形態を詳細に説明する。
（第１の実施の形態）
第１の実施の形態では、ＣＭＯＳ型ドライバーＤｒｖをなすＮＭＯＳトランジスタの寸法比（Ｗ／Ｌ）を減少させることによって、トランスファートランジスタの制御信号の立ち下がり時間を増大させ、これによってトランスファートランジスタの立ち下がり時間を増大させる方法を説明する。ここで、ＷはＮＭＯＳトランジスタトランジスタのチャネル幅であり、ＬはＮＭＯＳトランジスタのチャネル長である。
図７Ａ〜図７Ｃは、本発明の第１の実施の形態に係るＣＭＯＳイメージセンサのトランスファートランジスタの制御に用いるドライバーＤｒｖの内部構成を示す回路図である。
図７Ａに示すＣＭＯＳインバータ型ドライバーは、電源電圧ＶＤＤと接地電圧ＶＳＳとの間に直列に接続されたＰＭＯＳトランジスタＰとＮＭＯＳトランジスタＮ１とを備え、ＰＭＯＳトランジスタＰ及びＮＭＯＳトランジスタＮ１の共通するゲートで入力信号Ｉｎを受け取り、反転された出力信号Ｏｕｔを出力する。
この時、ＮＭＯＳトランジスタＮ１の寸法比（Ｗ／Ｌ）（以下、「Ｋ」とする）を減少させるために、チャネル長「Ｌ」を増大させるか、チャネル幅「Ｗ」を減少させることにより、抵抗「Ｒ」を増大させて（電流を減少させて）トランスファートランジスタの制御信号の立ち下がり時間を増大させることができる。
一方、「Ｗ」はゲート電極の幅に該当し、これは、素子のデザインルールに関連する事項である。従って、デザインルールの変更無しに寸法比（Ｗ／Ｌ）を減少させ得る方法は、ＮＭＯＳトランジスタＮ１のゲート幅（チャネル幅「Ｗ」）を固定した状態でゲート長（チャネル長「Ｌ」）を増大させることである。
そこで、図７Ｂに示すように、２つのＮＭＯＳトランジスタＮ１及びＮ２を直列に接続することによって、ＮＭＯＳトランジスタＮ１、Ｎ２全体の寸法比Ｗ１／Ｌ１として、Ｗ／２Ｌ、即ち（１／２）Ｋを得ることができる。ここで、各々のＮＭＯＳトランジスタＮ１、Ｎ２の寸法比をＷ／Ｌとしている。この方法は、単純にＮＭＯＳトランジスタのチャネル長「Ｌ」を増大させるのと同じ効果を得ることができ、イメージセンサのレイアウト設計時に、空間を効率的に活用することができる長所がある。
また、図７Ｃに示すように、４個のＮＭＯＳトランジスタＮ１〜Ｎ４を直列に接続することによって、ＮＭＯＳトランジスタＮ１〜Ｎ４全体の寸法比Ｗ２／Ｌ２として、Ｗ／４Ｌ、即ち（１／４）Ｋを得ることができる。このように、ＣＭＯＳ型ドライバーを構成するＮＭＯＳトランジスタを必要な個数だけ直列に接続することにより、所望の立ち下がり時間を得ることができる。
図８Ａ〜図８Ｃは、図７Ａ〜図７Ｃにそれぞれ示すドライバーにより制御されるトランスファートランジスタの立ち下がりをシミュレーションした結果を示すグラフである。
図８Ａに示すように、図７Ａに示すドライバーは、１つのＮＭＯＳトランジスタＮ１を使用する、寸法比（Ｗ／Ｌ）が「Ｋ」の場合であり、約４ｎｓの立ち下がり時間を有することができる。
一方、１３０万画素のＣＭＯＳイメージセンサのトランスファートランジスタの立ち下がり時間が約２ｎｓ〜約３ｎｓであるから、図８Ａの場合は、従来の場合に比べて立ち下がり時間が増大されたことが分かる。
図８Ｂに示すように、図７Ｂに示すドライバーは、２個のＮＭＯＳトランジスタＮ１及びＮ２を使用する、寸法比（Ｗ／Ｌ）が「Ｋ／２」の場合であり、約８ｎｓの立ち下がり時間を有することができる。
また、図８Ｃに示すように、図７Ｃに示すドライバーは、４個のＮＭＯＳトランジスタＮ１〜Ｎ４を使用する、寸法比（Ｗ／Ｌ）が「Ｋ／４」の場合であり、約１７．９ｎｓの立ち下がり時間を有することができる。
（第２の実施の形態）
トランスファートランジスタのターンオフ時の立ち下がり時間τを増大させるために、第１の実施の形態で説明した抵抗「Ｒ」を増大させる手段の他に、キャパシタ容量「Ｃ」を増大させる手段がある。以下では、キャパシタ容量「Ｃ」を増大させる方式を説明する。
図９及び図１０は、本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの単位画素のトランスファートランジスタを駆動するためのＣＭＯＳ型ドライバーを示す回路図である。
図９及び図１０に示すように、ＣＭＯＳイメージセンサは、フォトダイオード（図示せず）、フローティング拡散ノード（図示せず）、トランスファートランジスタ（図示せず）、リセットトランジスタ（図示せず）、ドライブトランジスタ（図示せず）及びセレクトトランジスタ（図示せず）を備える複数の単位画素Ｐ１〜Ｐ１２８０と、各単位画素Ｐ１〜Ｐ１２８０に含まれた複数のトランスファートランジスタＴｘ１〜Ｔｘ１２８０のオン／オフを制御するためのＣＭＯＳ型ドライバーＤｒｖとを備えている。
ここでは、ＣＭＯＳ型ドライバーＤｒｖの一例として、ＣＭＯＳインバータ型ドライバーを用いる。複数の単位画素Ｐ１〜Ｐ１２８０は１つのロー（Ｒｏｗ）、即ち一行に配置される。従って、ＣＭＯＳ型ドライバーＤｒｖは、一行に配置される複数の単位画素Ｐ１〜Ｐ１２８０の複数のトランスファートランジスタＴｘ１〜Ｔｘ１２８０を同時に制御する。
ここで、一行に１２８０個の単位画素が配置されたものは、１３０万画素級のイメージセンサである。併せて、各単位画素のリセットトランジスタとセレクトトランジスタとは、行単位にそれぞれ１つのドライバーにより駆動される。
即ち、第２の実施の形態では、トランスファートランジスタの立ち下がり時間τを増大させるために、ドライバーＤｒｖの出力端及びトランスファートランジスタＴｘ１〜Ｔｘ１２８０のゲート間の共通ノードと、接地電圧ＶＳＳとの間に、複数の容量部Ｄ１〜Ｄｎが接続されて配置されている。
複数の容量部Ｄ１〜Ｄｎは、複数個のキャパシタＣ１〜Ｃｎ及び複数個のスイッチＳ１〜Ｓｎを備え、キャパシタＣｉ及びスイッチＳｉ（ｉ＝１〜ｎ）が直列に接続されている。この他にも、容量部Ｄ１〜Ｄｎを多様な形態で構成することができる。
また、複数個のキャパシタＣ１〜Ｃｎはそれぞれ異なる容量を有することができ、複数個のスイッチＳ１〜Ｓｎもまた個別に動作が可能である。
スイッチＳ１〜ＳｎとキャパシタＣ１〜Ｃｎとの接続は、図９及び図１０に示すいずれの形態も可能であり、スイッチＳ１〜Ｓｎは、デジタル回路で自由にコントロールされ得る。
（第３の実施の形態）
一方、第１の実施の形態で示したドライバーの内部構成を一部変更することで、より簡便な配置を実現することができる。
図１１Ａ〜図１１Ｃは、本発明の第３の実施の形態に係るＣＭＯＳイメージセンサのトランスファートランジスタの制御に用いるドライバーの内部構成を示す回路図である。
図１１Ａ〜図１１Ｃは、１個のＰＭＯＳトランジスタＰ１１１と４個のＮＭＯＳトランジスタＮ１１１〜Ｎ１１４とが直列に接続されたＣＭＯＳインバータ型ドライバーを示している。
基本構造は図７Ｃと類似しているが、ＮＭＯＳトランジスタＮ１１１〜Ｎ１１４のソースは接地電圧ＶＳＳに共通に接続されて、一種の抵抗を形成する。
図１１Ａでは、ＮＭＯＳトランジスタＮ１１１〜Ｎ１１４の４つのソースが接地電圧ＶＳＳに共通に接続されており、図１１Ｂでは、ＮＭＯＳトランジスタＮ１１２〜Ｎ１１４の３つのソースが接地電圧ＶＳＳに共通に接続されている。図１１Ｃでは、図７Ｃと同様に、ＮＭＯＳトランジスタＮ１１２〜Ｎ１１３のいずれのソースも接地電圧ＶＳＳに共通に接続されていない。
即ち、図１１Ａ〜図１１Ｃの構造では、直列接続が可能な最大個数のＮＭＯＳトランジスタをあらかじめ作成しておき、メタルコンタクトと金属配線とを用いてチャネル長「Ｌ」を調節することができる。
従って、図１１Ａ〜図１１Ｃに示すドライバーの複数のＮＭＯＳトランジスタは「Ｋ」、「Ｋ／２」、「Ｋ／４」の寸法比（Ｗ／Ｌ）をそれぞれ有することが分かる。
これは、ゲート電極の修正無しに、金属配線とメタルコンタクトとの部分的な修正のみで、寸法比「Ｗ／Ｌ」の調節が可能であることを表わす。
図１２Ａ〜図１２Ｃは、図１１Ａ〜図１１Ｃにそれぞれ示すドライバーの複数のＮＭＯＳトランジスタの配置を示す平面図である。
図１２Ａでは、ＮＭＯＳトランジスタＮ１１１のドレインがメタルコンタクトＣＴ１を介して金属配線ＭＡで具現された出力端子ＯＵＴに接続されており、ＮＭＯＳトランジスタＮ１１１〜Ｎ１１４のソース及びドレインは、それぞれ４個のコンタクトＣＴ２〜ＣＴ５及び金属配線ＭＢを介して接地電圧ＶＳＳに接続されている。
図１２Ｂでは、ＮＭＯＳトランジスタＮ１１１のドレインがメタルコンタクトＣＴ１を介して金属配線ＭＡで具現された出力端子ＯＵＴに接続されており、ＮＭＯＳトランジスタＮ１１２、Ｎ１１３のソース（ＮＭＯＳトランジスタＮ１１３、Ｎ１１４のドレイン）及びＮＭＯＳトランジスタＮ１１４のソースは、それぞれ３個のコンタクトＣＴ２〜ＣＴ４及び金属配線ＭＢを介して接地電圧ＶＳＳに接続されている。
ここで、ＮＭＯＳトランジスタＮ１１１のソース及びＮＭＯＳトランジスタＮ１１２のドレインは、接地電圧ＶＳＳに接続されていない。
図１２Ｃでは、ＮＭＯＳトランジスタＮ１１１のドレインがメタルコンタクトＣＴ１を介して金属配線ＭＡで具現された出力端子ＯＵＴに接続されており、ＮＭＯＳトランジスタＮ１１４のソースはコンタクトＣＴ２及び金属配線ＭＢを介して接地電圧ＶＳＳに接続されている。
ここで、ＮＭＯＳトランジスタＮ１１１のソース及びＮＭＯＳトランジスタＮ１１２のドレイン、ＮＭＯＳトランジスタＮ１１２のソース及びＮＭＯＳトランジスタＮ１１３のドレイン、並びにＮＭＯＳトランジスタＮ１１３のソース及びＮＭＯＳトランジスタＮ１１４のドレインは、接地電圧ＶＳＳに接続されていない。
以上、本発明によれば、立ち下がり時間が増大することにより、増大した時間の分、フォトダイオードよりも電位の高いフローティング拡散ノードにチャネル電子を移動させるための電界を生じる時間が、十分に増大する。この電界によりすべてのチャネル電子がフローティング拡散ノードに移動し、パーティションノイズを減らすことができる。
本発明は、上記の実施の形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
例えば、上記実施の形態では、単位画素内に４個のトランジスタと１個のフォトダイオードとを含むＣＭＯＳイメージセンサを例示したが、本発明は上記実施の形態に限定されず、単位画素内にトランスファートランジスタを含むすべてのＣＭＯＳイメージセンサに採用することもできる。
さらに、第１の実施の形態で示した抵抗「Ｒ」を増大させる手段と、第２の実施の形態で示した容量「Ｃ」を増大させる手段との両方を同時に採用することもできる。
１つの単位画素に４個のトランジスタを備える通常のＣＭＯＳイメージセンサの単位画素を示す回路図である。 トランスファートランジスタを中心としてＣＭＯＳイメージセンサのエネルギーレベル（電位）及び電子の存在を示す図である。 トランスファートランジスタを中心としてＣＭＯＳイメージセンサのエネルギーレベル（電位）及び電子の存在を示す図であり、トランスファートランジスタがターンオンした時の状態を示している。 トランスファートランジスタを中心としてＣＭＯＳイメージセンサのエネルギーレベル（電位）及び電子の存在を示す図であり、トランスファートランジスタのターンオフ動作時の、立ち下がり時間が短い場合における電子の移動を示している。 トランスファートランジスタを中心としてＣＭＯＳイメージセンサのエネルギーレベル（電位）及び電子の存在を示す図であり、トランスファートランジスタの立ち下がり時間が増大した場合の電子の移動を示している。 単位画素のトランスファートランジスタを駆動するためのＣＭＯＳ型ドライバー及び複数の単位画素の構成と、ＣＭＯＳ型ドライバーの立ち下がりタイミングとを示す図である。 本発明の第１の実施の形態に係るＣＭＯＳイメージセンサのトランスファートランジスタの制御に用いるドライバーの内部構成の一例を示す回路図である。 本発明の第１の実施の形態に係るＣＭＯＳイメージセンサのトランスファートランジスタの制御に用いるドライバーの内部構成の一例を示す回路図である。 本発明の第１の実施の形態に係るＣＭＯＳイメージセンサのトランスファートランジスタの制御に用いるドライバーの内部構成の一例を示す回路図である。 図７Ａに示すドライバーにより制御されるトランスファートランジスタの立ち下がりをシミュレーションした結果を示すグラフである。 図７Ｂに示すドライバーにより制御されるトランスファートランジスタの立ち下がりをシミュレーションした結果を示すグラフである。 図７Ｃに示すドライバーにより制御されるトランスファートランジスタの立ち下がりをシミュレーションした結果を示すグラフである。 本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの単位画素のトランスファートランジスタを駆動するためのＣＭＯＳ型ドライバーの一例を示す回路図である。 本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの単位画素のトランスファートランジスタを駆動するためのＣＭＯＳ型ドライバーの一例を示す回路図である。 本発明の第３の実施の形態に係るＣＭＯＳイメージセンサのトランスファートランジスタの制御に用いるドライバーの内部構成の一例を示す回路図である。 本発明の第３の実施の形態に係るＣＭＯＳイメージセンサのトランスファートランジスタの制御に用いるドライバーの内部構成の一例を示す回路図である。 本発明の第３の実施の形態に係るＣＭＯＳイメージセンサのトランスファートランジスタの制御に用いるドライバーの内部構成の一例を示す回路図である。 図１１Ａに示すドライバーのＮＭＯＳトランジスタの配置を示す平面図である。 図１１Ｂに示すドライバーのＮＭＯＳトランジスタの配置を示す平面図である。 図１１Ｃに示すドライバーのＮＭＯＳトランジスタの配置を示す平面図である。
符号の説明
Ｕ／Ｃ 単位画素
ＰＤ フォトダイオード
Ｔｘ トランスファートランジスタ
ＦＤ フローティング拡散ノード
Ｒｘ リセットトランジスタ
Ｄｘ ドライブトランジスタ
Ｓｘ セレクトトランジスタ
Ｌｘ ロードトランジスタ
Ｐ ＰＭＯＳトランジスタ
Ｎ１〜Ｎ４ ＮＭＯＳトランジスタ
ＶＤＤ 電源電圧
ＶＳＳ 接地電圧
Ｉｎ 入力信号
Ｏｕｔ 出力信号

Claims (15)

  1. フォトダイオード、フローティング拡散ノード、トランスファートランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタを備える単位画素と、前記トランスファートランジスタのオン／オフを制御するための制御信号を出力するＣＭＯＳ型ドライバーとを備え、
    前記トランスファートランジスタのターンオフ動作時の立ち下がり時間が約３ｎｓよりも大きくなるように、前記ＣＭＯＳ型ドライバーが備えるＮＭＯＳトランジスタの寸法比（チャネル幅Ｗ／チャネル長Ｌ）が低減されることを特徴とするＣＭＯＳイメージセンサ。
  2. 前記チャネル長Ｌを増大させることによって、前記ＮＭＯＳトランジスタの前記寸法比が低減されることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
  3. 前記ＣＭＯＳ型ドライバーが、直列に接続された複数のＮＭＯＳトランジスタを備えることによって、前記チャネル長Ｌが増大されることを特徴とする請求項２に記載のＣＭＯＳイメージセンサ。
  4. 直列に接続された複数の前記ＮＭＯＳトランジスタの少なくとも２つのソースが接地電圧に共通に接続されることを特徴とする請求項３に記載のＣＭＯＳイメージセンサ。
  5. 接地電圧に共通に接続された前記ＮＭＯＳトランジスタの前記ソースが、金属配線を介して接続されることを特徴とする請求項４に記載のＣＭＯＳイメージセンサ。
  6. フォトダイオード、フローティング拡散ノード、トランスファートランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタを備える単位画素と、前記トランスファートランジスタのオン／オフを制御するための制御信号を出力するドライバーとを備え、
    前記トランスファートランジスタのターンオフ動作時の立ち下がり時間が約３ｎｓよりも大きくなるように、前記ドライバーの出力端及び前記トランスファートランジスタのゲート間の共通ノードと接地電圧との間に接続された複数の容量部を備えることを特徴とするＣＭＯＳイメージセンサ。
  7. 複数の前記容量部の各々が、直列に接続されたキャパシタとスイッチとを備えることを特徴とする請求項６に記載のＣＭＯＳイメージセンサ。
  8. 複数の前記スイッチが、それぞれ個別に制御されることを特徴とする請求項７に記載のＣＭＯＳイメージセンサ。
  9. 複数の前記キャパシタが、それぞれ異なる容量を有することを特徴とする請求項７に記載のＣＭＯＳイメージセンサ。
  10. 前記ドライバーが、ＣＭＯＳ型のドライバーであることを特徴とする請求項６ないし９のいずれか１項に記載のＣＭＯＳイメージセンサ。
  11. フォトダイオード、フローティング拡散ノード、トランスファートランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタを備える単位画素と、前記トランスファートランジスタのオン／オフを制御するための制御信号を出力するドライバーとを備え、
    前記単位画素が、行列状に配置され、同じローに配置される複数の前記単位画素が、１つの前記ドライバーによって制御され、
    同じローに配置される前記単位画素に含まれる前記複数のトランスファートランジスタのターンオフ動作時の立ち下がり時間が約３ｎｓよりも大きくなるように、前記ドライバーの出力端及び前記複数のトランスファートランジスタのゲート間の共通ノードと接地電圧との間に接続された複数の容量部を備えることを特徴とするＣＭＯＳイメージセンサ。
  12. 複数の前記容量部の各々が、直列に接続されたキャパシタとスイッチとを備えることを特徴とする請求項１１に記載のＣＭＯＳイメージセンサ。
  13. 複数の前記スイッチが、それぞれ個別に制御されることを特徴とする請求項１２に記載のＣＭＯＳイメージセンサ。
  14. 複数の前記キャパシタが、それぞれ異なる容量を有することを特徴とする請求項１２に記載のＣＭＯＳイメージセンサ。
  15. 前記ドライバーが、ＣＭＯＳ型のドライバーであることを特徴とする請求項１１ないし１４のいずれか１項に記載のＣＭＯＳイメージセンサ。
JP2006030528A 2005-02-24 2006-02-08 パーティションノイズを減少させることができるｃｍｏｓイメージセンサ Expired - Fee Related JP5500756B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050015520A KR100612564B1 (ko) 2005-02-24 2005-02-24 파티션 노이즈를 감소시킬 수 있는 이미지센서
KR10-2005-0015520 2005-02-24

Publications (2)

Publication Number Publication Date
JP2006237596A true JP2006237596A (ja) 2006-09-07
JP5500756B2 JP5500756B2 (ja) 2014-05-21

Family

ID=36911801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006030528A Expired - Fee Related JP5500756B2 (ja) 2005-02-24 2006-02-08 パーティションノイズを減少させることができるｃｍｏｓイメージセンサ

Country Status (4)

Country Link
US (1) US20060186504A1 (ja)
JP (1) JP5500756B2 (ja)
KR (1) KR100612564B1 (ja)
CN (1) CN100426848C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012257191A (ja) * 2010-11-30 2012-12-27 Semiconductor Energy Lab Co Ltd フォトセンサの駆動方法、半導体装置の駆動方法、半導体装置、及び電子機器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5656484B2 (ja) * 2010-07-07 2015-01-21 キヤノン株式会社 固体撮像装置および撮像システム
US8599292B2 (en) * 2010-08-18 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS sensor with low partition noise and low disturbance between adjacent row control signals in a pixel array
CN102611852B (zh) * 2011-01-24 2016-01-06 中国科学院微电子研究所 一种基于差分技术的消除成像器件阈值偏差影响的方法
JP6164869B2 (ja) * 2013-02-26 2017-07-19 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
KR102114344B1 (ko) * 2013-06-05 2020-05-22 삼성전자주식회사 이미지 센서의 픽셀 어레이 레이아웃 생성 방법 및 이를 이용한 레이아웃 생성 시스템
JP6230343B2 (ja) * 2013-09-06 2017-11-15 キヤノン株式会社 固体撮像装置、その駆動方法及び撮像システム
JP6421341B2 (ja) * 2014-01-22 2018-11-14 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
TWI525307B (zh) 2015-02-10 2016-03-11 聯詠科技股份有限公司 用於影像感測器之感光單元及其感光電路
KR102697315B1 (ko) 2019-04-02 2024-08-26 삼성디스플레이 주식회사 이미지 센서 및 이를 구비한 표시 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687951A (en) * 1984-10-29 1987-08-18 Texas Instruments Incorporated Fuse link for varying chip operating parameters
JPH10229167A (ja) * 1996-12-11 1998-08-25 Akumosu Kk 基準電圧出力半導体装置、それを用いた水晶発振器及びその水晶発振器の製造方法
JPH11261046A (ja) * 1998-03-12 1999-09-24 Canon Inc 固体撮像装置
JP2000089843A (ja) * 1998-07-16 2000-03-31 Ricoh Co Ltd 基準電圧源用半導体装置
JP2001308280A (ja) * 2000-03-14 2001-11-02 Internatl Business Mach Corp <Ibm> 精密回路素子の構造及びその形成方法
JP2002076878A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 半導体集積回路装置
JP2002077730A (ja) * 2000-08-25 2002-03-15 Canon Inc 固体撮像装置およびその駆動方法
JP2004320592A (ja) * 2003-04-18 2004-11-11 Sony Corp 固体撮像装置とその駆動制御方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60108815A (ja) * 1983-11-17 1985-06-14 Minolta Camera Co Ltd 自己走査型イメージセンサーを用いた画像処理装置
JPS62219754A (ja) * 1986-03-19 1987-09-28 Canon Inc 画像読取り装置
JP2570296B2 (ja) * 1987-06-19 1997-01-08 ソニー株式会社 電荷転送装置
JP3542154B2 (ja) * 1993-12-28 2004-07-14 オリンパス株式会社 固体撮像素子
US6801256B1 (en) * 1998-06-02 2004-10-05 Kabushiki Kaisha Toshiba High-speed solid-state imaging device capable of suppressing image noise
TW417383B (en) * 1998-07-01 2001-01-01 Cmos Sensor Inc Silicon butting contact image sensor chip with line transfer and pixel readout (LTPR) structure
TW522354B (en) * 1998-08-31 2003-03-01 Semiconductor Energy Lab Display device and method of driving the same
WO2003001567A2 (en) * 2001-06-20 2003-01-03 R3 Logic, Inc. High resolution, low power, wide dynamic range imager with embedded pixel processor and dram storage
US6960796B2 (en) * 2002-11-26 2005-11-01 Micron Technology, Inc. CMOS imager pixel designs with storage capacitor
US6985006B2 (en) * 2003-03-27 2006-01-10 Texas Instruments Incorporated Adjusting the strength of output buffers
US7183531B2 (en) * 2004-03-31 2007-02-27 Micron Technology, Inc. Amplification with feedback capacitance for photodetector signals
US20050243193A1 (en) * 2004-04-30 2005-11-03 Bob Gove Suppression of row-wise noise in an imager
US20060006915A1 (en) * 2004-07-12 2006-01-12 Hai Yan Signal slew rate control for image sensors
US7800145B2 (en) * 2004-12-30 2010-09-21 Ess Technology, Inc. Method and apparatus for controlling charge transfer in CMOS sensors with a transfer gate work function

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687951A (en) * 1984-10-29 1987-08-18 Texas Instruments Incorporated Fuse link for varying chip operating parameters
JPH10229167A (ja) * 1996-12-11 1998-08-25 Akumosu Kk 基準電圧出力半導体装置、それを用いた水晶発振器及びその水晶発振器の製造方法
JPH11261046A (ja) * 1998-03-12 1999-09-24 Canon Inc 固体撮像装置
JP2000089843A (ja) * 1998-07-16 2000-03-31 Ricoh Co Ltd 基準電圧源用半導体装置
JP2001308280A (ja) * 2000-03-14 2001-11-02 Internatl Business Mach Corp <Ibm> 精密回路素子の構造及びその形成方法
JP2002077730A (ja) * 2000-08-25 2002-03-15 Canon Inc 固体撮像装置およびその駆動方法
JP2002076878A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 半導体集積回路装置
JP2004320592A (ja) * 2003-04-18 2004-11-11 Sony Corp 固体撮像装置とその駆動制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012257191A (ja) * 2010-11-30 2012-12-27 Semiconductor Energy Lab Co Ltd フォトセンサの駆動方法、半導体装置の駆動方法、半導体装置、及び電子機器
JP2016136737A (ja) * 2010-11-30 2016-07-28 株式会社半導体エネルギー研究所 フォトセンサ
JP2017208844A (ja) * 2010-11-30 2017-11-24 株式会社半導体エネルギー研究所 固体撮像素子
US9848149B2 (en) 2010-11-30 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Method for driving photosensor, method for driving semiconductor device, semiconductor device, and electronic device

Also Published As

Publication number Publication date
US20060186504A1 (en) 2006-08-24
KR100612564B1 (ko) 2006-08-11
CN1825913A (zh) 2006-08-30
CN100426848C (zh) 2008-10-15
JP5500756B2 (ja) 2014-05-21

Similar Documents

Publication Publication Date Title
JP5500756B2 (ja) パーティションノイズを減少させることができるｃｍｏｓイメージセンサ
JP3996618B1 (ja) 半導体撮像素子
JP5154908B2 (ja) Ｃｍｏｓイメージセンサのための、小サイズ、高利得及び低ノイズのピクセル
US8817151B2 (en) Solid-state imaging device and method for solid-state imaging device for transferring charge from a photoelectric conversion portion to a floating diffusion
JP4655898B2 (ja) 固体撮像装置
JP5924923B2 (ja) 光電変換装置、及び光電変換装置の駆動方法
US9210345B2 (en) Shared readout low noise global shutter image sensor method
KR101460585B1 (ko) 웰 바운스가 감소된 이미지 센서
JP2004273759A (ja) 固体撮像装置
KR20070053809A (ko) 듀얼 변환 이득 이미저
KR101219865B1 (ko) 촬상 디바이스
JP2011238768A (ja) 固体撮像装置およびその駆動方法
JP2002217396A (ja) 固体撮像装置
CN112135072B (zh) 图像传感器
KR100460773B1 (ko) 필팩터가 향상된 이미지센서 및 그 구동방법
JP5924922B2 (ja) 光電変換装置
US8462245B2 (en) Image sensor for minimizing variation of control signal level
JPH11345957A (ja) 固体撮像装置
KR100532286B1 (ko) 새로운 단위화소를 구비한 시모스 이미지센서
JP4866257B2 (ja) 半導体撮像素子
US11227883B2 (en) Image sensing device having a shared pixel structure including MOS transistors
US7977716B2 (en) CMOS image sensor with improved fill-factor and reduced dark current
KR100444494B1 (ko) 특성을 향상시킨 시모스 이미지센서의 단위화소
JP2007208364A (ja) 固体撮像装置の駆動方法
CN117594617A (zh) 图像传感器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090123

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090630

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130624

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140311

R150 Certificate of patent or registration of utility model

Ref document number: 5500756

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees