JP2892547B2

JP2892547B2 - 電荷結合素子

Info

Publication number: JP2892547B2
Application number: JP4120356A
Authority: JP
Inventors: 徳幸工藤; 和夫橋口
Original assignee: Consejo Superior de Investigaciones Cientificas CSIC
Current assignee: Consejo Superior de Investigaciones Cientificas CSIC
Priority date: 1992-05-13
Filing date: 1992-05-13
Publication date: 1999-05-17
Anticipated expiration: 2014-05-17
Also published as: JPH05315585A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は電荷結合素子に関し、
より詳しくは、２相クロックで駆動されるゲートを有す
る電荷結合素子に関する。

【０００２】

【従来の技術】近年、電荷結合素子(ＣＣＤ)は、図５
(a)に示すような１次元イメージセンサ、同図(b)に示す
ような２次元イメージセンサ、同図(c)に示すようなシ
リアル・パラレル・シリアル(ＳＰＳ)方式の遅延素子な
どに広く適用されている。同図(a),(b),(c)において、
２は光電変換素子、４はトランスファゲート、６はＣＣ
Ｄを構成する垂直転送チャネル、８,１８はＣＣＤを構
成する水平転送チャネルを示している。また、１６は入
力電圧を信号電荷に変換する信号入力部を示している。
これらの素子は、各転送チャネル６,８,１８を通して図
中に矢印で示した向きに信号電荷を転送し、転送した信
号電荷を信号出力部１２で電圧に変換して増幅器１４を
通して出力する。

【０００３】この種のＣＣＤは、図４(a)に示すよう
に、２相クロックφ₁,φ₂で駆動される構成のものが多
い。このＣＣＤは、半導体基板３０上に、チャネル方向
に所定のピッチで設けられた第１の導電層２１と、この
第１の導電層２１の隙間を覆い、かつ、第１の導電層２
１の端部に重なった状態に設けられた第２の導電層２２
を有している。上記第１の導電層２１と第２の導電層２
２の隣り合うものを１組として、クロックφ₁が印加さ
れる第１の電極４１と、クロックφ₂が印加される第２
の電極４２とがそれぞれ交互に構成されている。すなわ
ち、１ビットが２層×２相の４つのゲートで構成されて
いる。転送効率や取り扱い電荷量の観点から、第１の導
電層２１のチャネル方向の長さは１／２ビット長に設定
されている。なお、第２の導電層２２の直下には、イオ
ン注入により、第１の導電層２１をマスクとして自己整
合的に転送領域３２が形成されている。３１はゲート絶
縁膜、３３は中間絶縁膜、３４は保護膜である。動作時
には、半導体基板３０内のポテンシャルは、同図(b)に
示すように、２相クロックφ₁,φ₂によって制御され
る。これにより、転送チャネルに沿って(図中、左から
右へ)信号電荷が転送される。

【０００４】

【発明が解決しようとする課題】ところで、イメージセ
ンサなどを高密度化,高精細化するために、ＣＣＤを縮
小することが望まれている。しかしながら、上記従来の
ＣＣＤでは、図３(b)に示すように、第１の電極４１,第
２の電極４２を設計するに当たって、第１の導電層２１
と第２の導電層２２とのオーバーラップマージンΔ
₁と、第２の導電層２２,２２の間の加工上のギャップマ
ージンΔ₂とを確保しなければならない。すなわち、第
１の導電層２１のチャネル方向の寸法として、換言すれ
ば１／２ビット長当たり、少なくとも(２Δ₁＋Δ₂)が必
要となる。このため、従来のＣＣＤは、集積度を高める
ことができないという問題があった。

【０００５】そこで、この発明の目的は、集積度を高め
ることができる電荷結合素子(ＣＣＤ)を提供することに
ある。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の電荷結合素子は、半導体基板上
に、２相駆動信号が印加される第１の電極と第２の電極
とを、この基板の表面に沿ってチャネル方向に交互に有
する電荷結合素子において、上記第１の電極と第２の電
極はそれぞれ１つの導電層からなり、隣り合う第１の電
極の端部と第２の電極の端部は絶縁膜を挟んで互いに重
なっており、上記半導体基板上で上記第１の電極と第２
の電極との重なった端部の直下に、絶縁膜を介して、上
記第１、第２の電極とは別の導電層からなり、上記チャ
ネル方向に所定の寸法を有し、かつ所定の直流電圧が印
加される第３の電極を備えたことを特徴としている。

【０００７】また、請求項２に記載の電荷結合素子は、
上記半導体基板の上記第３の電極の片側に相当する箇所
に、電荷転送方向を定める不純物領域が設けられている
ことを特徴としている。

【０００８】

【作用】請求項１の電荷結合素子では、第１の電極と第
２の電極とがそれぞれ１つの導電層からなり、隣り合う
第１の電極の端部と第２の電極の端部は絶縁膜を挟んで
互いに重なっているので、第１の電極,第２の電極のチ
ャネル方向の寸法は、従来と異なり、導電層間の設計マ
ージンに制約されなくなる。したがって、転送チャネル
の縮小化が容易になって、集積度が高められる。なお、
上記第１、第２の電極とは別の導電層からなり、上記チ
ャネル方向に所定の寸法を有する第３の電極によって、
第１の電極と第２の電極の重なった端部の直下のポテン
シャルが制御される(後述)。

【０００９】また、請求項２の電荷結合素子では、上記
半導体基板の上記第３の電極の片側に相当する箇所に、
電荷転送方向を定める不純物領域が設けられている場
合、信号電荷が円滑に一方向に転送される。なお、この
不純物領域は、上記第３の電極をマスクとして、イオン
注入により自己整合的に形成される。

【００１０】

【実施例】以下、この発明の電荷結合素子(ＣＣＤ)を実
施例により詳細に説明する。

【００１１】図１(a)に示すように、このＣＣＤは、半
導体基板５０上に、２相クロック(駆動信号)φ₁,φ₂が
印加される第１の電極６１と第２の電極６２とを交互に
有している。上記第１の電極６１と第２の電極６２はそ
れぞれ１つの導電層からなっている。すなわち、１ビッ
トは、第１の電極６１,第２の電極６２の２つのゲート
で構成されている。また、半導体基板５０上で第１の電
極６１と第２の電極６２の重なった端部の直下に、第３
の電極６３が設けられている。

【００１２】このＣＣＤは次のようにして作製される。
まず、半導体基板５０上にゲート絶縁膜５１を形成
し、続いて、第３の電極６３を設ける。次に、第３の
電極６３の片側に、この第３の電極６３をマスクとして
自己整合的にイオン注入を行う。これにより、半導体基
板５０の表面に、電荷の転送方向を定める転送領域(不
純物領域)８２を形成する。この転送領域８２によっ
て、信号電荷を一方向に容易に転送することができる。
なお、転送領域８２の隙間は蓄積領域８１となる(ただ
し、第３の電極６３の直下を除く。)。次に、中間絶
縁膜５２を形成した後、上記第３の電極６３,６３の隙
間に１つ置きに、１つの導電層からなる第１の電極６１
を形成する。このとき、図３(a)に示すように、第１の
電極６１の端部は第３の電極６３に重なるようにする。
したがって、第３の電極６３のチャネル方向の寸法は、
２Δ₁以上あれば良いことになる。次に、図１(a)に示
すように、中間絶縁膜５３を形成した後、第１の電極６
１に覆われず残っている第３の電極６３の隙間に、１つ
の導電層からなる第２の電極６２を形成する。最後に
保護層５４を設ける。

【００１３】このように、このＣＣＤは、第１の電極６
１と第２の電極６２とがそれぞれ１つの導電層からな
り、隣り合う第１の電極６１の端部と第２の電極６２の
端部は中間絶縁膜５３を挟んで互いに重なっているの
で、第１の電極６１,第２の電極６２のチャネル方向の
寸法は、従来と異なり、導電層間の設計マージンに制約
されなくなる。したがって、転送チャネルを容易に縮小
でき、集積度を高めることができる。

【００１４】動作時には、図１(b)に示すように、第１
の電極６１,第２の電極６２に２相クロックφ₁,φ₂をそ
れぞれ印加する。また、第３の電極６３には直流電圧を
印加して、その直下のポテンシャルを制御する。この直
流電圧は、例えば信号電荷が電子である場合、低電圧印
加にある蓄積領域８１のポテンシャルよりも深く、か
つ、高電圧印加にある転送領域８２のポテンシャルより
も浅くなるように設定する。

【００１５】この状態で、第１の電極６１直下の蓄積領
域８１に蓄積された電子(信号電荷)は、第１の電極６１
に加わったクロックパルスの立ち下がりにより、第３の
電極６３直下を通って、第２の電極６２直下の転送領域
８２から蓄積領域８１に転送される。このようにして、
次々と信号電荷が転送される。従来は１ビット当たり４
つのゲートが存在したが、この例では１ビット当たり２
つのゲートとなっているので、高速に転送を行うことが
できる。

【００１６】図２は、この発明のＣＣＤを、インターラ
イン型イメージセンサの垂直転送チャネルに適用したと
きのパターンレイアウトを示している。図中、実線が第
３の電極６３のパターン、破線が第１の電極６１のパタ
ーン、１点鎖線が第２の電極６２のパターンをそれぞれ
示している。９０は光電変換素子(フォトダイオード)で
ある。このイメージセンサでは、第１の電極６１と第２
の電極６２とが１ビットを構成しているので、これらの
パターンに囲まれた領域にある光電変換素子９０につい
て、それぞれ個別の転送を行うことができる。したがっ
て、全画素の読み出しを行うことができる。なお、第３
の電極６３のうち垂直転送チャネルに平行な部分６３a
は、画素分離領域としても良く、または、信号読み出し
ゲート(垂直ＣＣＤの非転送期間にパルスを加える)とし
ても良い。

【００１７】

【発明の効果】以上より明らかなように、請求項１の電
荷結合素子は、第１の電極と第２の電極とがそれぞれ１
つの導電層からなり、隣り合う第１の電極の端部と第２
の電極の端部は絶縁膜を挟んで互いに重なっているの
で、従来と異なり、導電層間の設計マージンに制約され
なくなる。したがって、転送チャネルを容易に縮小で
き、集積度を高めることができる。また、上記第１、第
２の電極とは別の導電層からなり、上記チャネル方向に
所定の寸法を有する第３の電極に所定の直流電圧が印加
されるので、第１の電極と第２の電極の重なった端部の
直下のポテンシャルを制御でき、転送を円滑に行うこと
ができる。

【００１８】また、請求項２の電荷結合素子のように、
上記半導体基板の上記第３の電極の片側に相当する箇所
に、電荷転送方向を定める不純物領域が設けられている
場合、信号電荷を円滑に一方向に転送することができ
る。

【図面の簡単な説明】

【図１】この発明の一実施例のＣＣＤの断面構造およ
び動作時のポテンシャル分布を示す図である。

【図２】上記ＣＣＤをインターライン型イメージセン
サの垂直転送チャネルに適用したときのパターンレイア
ウトを示す図である。

【図３】転送電極のデザインルールを説明する図であ
る。

【図４】従来のＣＣＤの断面構造および動作時のポテ
ンシャル分布を示す図である。

【図５】ＣＣＤが応用されるデバイスを説明する図で
ある。

【符号の説明】

５０半導体基板５１ゲート絶縁膜５２,５３中間絶縁膜５４保護膜６１第１の電極６２第２の電極６３第３の電極８１蓄積領域８２転送領域

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/339 H01L 27/14 - 27/148 H01L 29/762 - 29/768 H04N 5/335

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板上に、２相駆動信号が印加さ
れる第１の電極と第２の電極とを、この基板の表面に沿
ってチャネル方向に交互に有する電荷結合素子におい
て、上記第１の電極と第２の電極はそれぞれ１つの導電層か
らなり、隣り合う第１の電極の端部と第２の電極の端部
は絶縁膜を挟んで互いに重なっており、上記半導体基板上で上記第１の電極と第２の電極との重
なった端部の直下に、絶縁膜を介して、上記第１、第２
の電極とは別の導電層からなり、上記チャネル方向に所
定の寸法を有し、かつ所定の直流電圧が印加される第３
の電極を備えたことを特徴とする電荷結合素子。
【請求項２】上記半導体基板の上記第３の電極の片側
に相当する箇所に、電荷転送方向を定める不純物領域が
設けられていることを特徴とする請求項１に記載の電荷
結合素子。