JPH01300561A - 電荷結合素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、並列に入力された電荷を直列に振シ分けて出
力する電荷結合素子（以下ＣＣＤという）に関するもの
である。

〔従来の技術〕

近年、アナログメモリ、固体撮像素子、遅延線などＫ　
ＣＤＤを用いたものが盛んに開発されている。

これらの素子は、小さなチップ上にいかに多くの段数を
持ったＣＤＤを組み込むかが設計上の課題であシ、特に
転送する電荷を並列に入力して直列に出力する、いわゆ
るパラレルシリアル変換部ｏｌ造が高集積化にあたって
の問題点となっていた。

この問題を解決するために最近、直列転送用ＣＣＤ（以
下シリアルＣＯＤという）を複数本設け、シリアルｃａ
ｎのピッチを緩和し高集積化を図った構造が提案されて
いる。第８図はこの構造をインターライン転送方式固体
撮像素子に適用したＣＣＤの平面図である。一般に固体
撮像素子では、シリアルＣＣＤを水平ＣＣＤ　、パラレ
ル転送用ＣＣＤを垂直ＣＣＤと呼ぶので以下の説明にお
いてはこの名称を用いる。また、ＣＣＤの種類は全て埋
め込みチャネル型とする。図において、１は２次元状に
配列されたフォトダイオード、２は垂直ＣＯＤチャネル
３にフォトダイオード１から電荷を転送するだめの転送
ゲート、４は垂直ＣＯＤチャネル３の最終電極であシ、
端子φＶＬＫ接続されている。垂直ＣＯＤチャネル３に
は最終電極４以外に転送電極が設けられているがこの図
では省略している。５は第１の水平チャネルにあたる水
平ＣＯＤチャネル、６は第２の水平チャネルにあたる水
平ＣＯＤチャネル、７〜１０は水平ＣＣＤの転送電極で
あシ、電極７，８、電極９．１０は各々端子Ｈ１，Ｈ２
に接続されている。

また、電極８，１０下のポテンシャルは電極７゜９のそ
れより浅く設定されておシ、この水平ＣＯＤチャネル５
，６はいわゆる２相駆動方式のＣＯＤを形成している。

１１は水平ＣＯＤチャネル５から水平ＣＣＤチャネル６
への電荷転送を制御するための制御ゲート電極、１５は
制御ゲート電極１１下層の転送チャネルを示している。

なお、制御ゲート電極１１は端子ＨＴに接続されている
。第８図に示した固体撮像素子の例では垂直ＣＣＤチャ
ネル３から転送されてきた電荷を１列おきに水平ＣＣＤ
チャネル５，６に振多分けることによシ、水平ＣＣＤの
ピッチＰｃを画素ピッチＰｇの２倍とし、画素数増加に
ともなう水平ＣＣＤピッチの減少を緩和している。

次にこの電荷の振り分は動作を第９図及び第１０図を用
いて説明する。第９図は電荷の振り分は時に第８図の各
端子に印加するクロックパルスのタイムチャートを示し
たもので、同図（息）〜（ｄ）のパルスは各々端子φＶ
　Ｌ　Ｉ　Ｈ１＋　ＨＴ　＋　Ｈ２に印加される。

また、第１０図は第８図のＸ−Ｘ断面の各時刻における
ポテンシャルの変化と信号電荷（図中斜線で表示）の動
きとを模式的に示した説明図である。

さて、時刻ｔ！において各端子φｖＬｒ　Ｈｌ　ｒ　Ｈ
２に印加されたクロックパルスは全てｒＨＪレベルとな
夛、垂直ＣＣＤチャネル３から水平ＣＯＤチャネル５の
電極７．９下に電荷が転送される。これらの電荷は、電
極８，１０で形成されるポテンシャルバリアのため、水
平ＣＯＤチャネル５の中で分離状態となる。次に、時刻
ｔ２になると端子ＨＴが「Ｈ」レベルとな夛、水平ＣＣ
Ｄチャネル５の電極９に転送された電荷が制御ゲート電
極１１下の転送チャネル１５に転送される。続いて、時
刻ｔ３には端子Ｈ１，Ｈ２がｒＬＪレベルとなシ、この
電荷が制御ゲート電極１１下に保持される。そして、時
刻ｔｉＫなると再び端子Ｈ１が「Ｈ」レベルとなシ、制
御ゲート１１下の転送チャネル１５内の電荷は水平ＣＯ
Ｄチャネル６の電極７下に転送され、時刻ｔ５にはその
転送が完了する。この間、水平ＣＣＤチャネル５の電極
７下に転送された電荷は、その場所から移動しない。

このように、垂直ＣＯＤチャネル３から転送されてくる
電極を１列おきに水平ＣＣＤチャネル５．６の電極７下
へ振シ分けることができる。

なお、転送が完了した電荷は、時刻ｔ６以降に水平ＣＣ
Ｄチャネル５．６の電極に印加される２相クロツクによ
り、第８図に示す水平ＣＣＤチャネル５．６を左方向に
転送され出力部（図示せず）から出力される。

〔発明が解決しようとする課題〕

従来、第８図に示す電極７〜１１を形成する手順は次の
ように行なわれていた。即ち、制御ゲート電極１１を形
成し、その後電極７，９を形成する。次に、水平ＣＣＤ
チャネル５，６におけるチャネル領域内にポテンシャル
を浅く設定するためのイオン注入を電極７，９に対しセ
ルファラインで行なう。そして、最後に電極８，１０を
形成する。

従って、制御ゲート電極１１、電極７，９、電極８．１
０、における３層電極構造となっていた。

このため、制御ゲート電極１１と電極７〜１０とが直交
する領域では電極相互の段差が大きくガり断線等の不良
が発生し、電極７〜１０の形成時にＣＣＤの歩留シを下
げる要因となっていた。

本発明は、上記のような欠点を解消するためになされた
もので、制御ゲート電極１１を省き、２層電極構造で水
平ＣＣＤ間での電荷の振シ分けを可能とするＣＣＤを得
ることを目的とする。

〔課題を解決するための手段〕

本発明に係るＣＣＤは、転送方向に沿ってポテンシャル
の絶対値が高くなるように形成された転送チャネルとこ
の転送チャネルの上層に形成された半導体基板と同一導
電形及び同一電位の不純物層とを備えている。

〔作用〕

転送チャネルは、その上層に形成された不純物層によシ
ビンニングポテンシャルを形成し、電荷が第１水平チヤ
ネルから第２水平チヤネルへ転送するのを制御する。

〔実施例〕

本発明の実施例を述べる前に表面チャネルピンニングに
ついて説明する。第５図（ａ）　、　（ｂ）はゲート電
極に印加する電圧と埋め込みチャネル型ＣＯＤ　（以下
、ＢＣＣＤという）の深さ方向のノぐンドの関係を示し
た説明図である。また、第６図はゲート電圧と第５図の
バンドが示すポテンシャルの極小点との関係を示した特
性図である。

さて、表面チャネルピンニングはＢＣＣＤに見られる特
徴的な現象である。ＢＣＣＤは空乏化した埋込チャネル
層に作られるポテンシャル分布をゲート電極に印加する
クロックパルスによシ変化させ、それによって多数キャ
リアを転送する素子である。

第５図（、）はゲート電極に加える電圧Ｖｃが０の場合
のＢＣＯＤの深さ方向のバンドを示している。ＥＣおよ
びＥｖはそれぞれ伝導帯２価電子帯の端を示しており、
ＥｙｐはＰ形シリコン基板のフェルミ準位を示しており
、基板は接地しているためこの値はＱＶに相当する。な
お、ノ・ツチング部は電子の存在する領域を示している
。ＢＣＣＤの埋込チャネル層は外部から完全に空乏化さ
れておシこの部分に存在するドナー形固定電荷によシバ
ンドは下方に曲げられてポテンシャルの極小点Ｆｍ１ｎ
ｏが生じる。この極小値はゲート電圧Ｖａに依存し、こ
の依存性をグラフに示したのが第６図に示した直線であ
る。ゲート電圧ｖＧを増せばこの極小値は増すが、ゲー
ト電圧Ｖｃに負電圧を印加していくとあるゲート電圧Ｖ
ｐ以下ではポテンシャル極小値Ｆｍ１ｎｐから変化しな
くなる。これはゲート電圧Ｖ。

を負にもっていくと、ある電圧で第５図（ｂ）で示した
ように酸化膜と埋込チャネル界面における埋込チャネル
の価電子帯の位置がＰ形基板中のそれと等しくなるため
である。したがって、これ以上ゲートに負電圧を印加し
てバンドを上方に曲げようとしても、埋込チャネルと酸
化膜界面にはＢＣＣＤ周辺に存在するＰ形基板と同電位
のチャネルストップ層から正孔が補給され、バンドの曲
がシは固定される。これが表面チャネルピンニングとい
われる現象である。

表面チャネルピンニングは埋込チャネルのゲート電極側
の端が基板電位に固定されるために生じる現象であるか
ら、ゲート電極に負電圧を印加しなくてもＮ形埋込チャ
ネル層の表面にＰ形層を設け、この電位をＰ形基板と同
電位にすることによシ同じ現象を実現できる。すなわち
、このようにするとゲート電位Ｋかかわシなく、バンド
の曲がシは固定されているためゲート電極は不要となる
のである。

第７図はＢＣＣＤの電荷転送方向と垂直な方向での概略
断面図である。Ｎ形埋込チャネル層２２の周囲には信号
電荷を埋込チャネル内に閉込めるためのチャネルストッ
プ領域２３が形成される。チャネルストップ領域２３は
高濃度のＰ十領域でＰ形半導体基板２１と同電位になっ
ている。したがって、Ｎ形埋込チャネル層２２の表面に
Ｐ形の不純物領域２４を設けるだけで、この電位はチャ
ネルストップ領域２３を介してＰ形半導体基板２１と同
電位になる。

次に、本発明に係る実施例を図に従って説明する。第１
図は本発明に係る一実施例を示すＣＣＤの平面図である
。本実施例においては、シリアル転送用ＣＣＤ間の接続
構造をインターライン転送方式固体撮像素子に適用した
場合について説明する。

図において、第８図と同一部分については同一符号を付
する。１２は水平ＣＯＤチャネル５と水平ＣＯＤチャネ
ル６とを接続する転送チャネルである。

次に、第２図は第１図における■−■断面図である。図
において、５ｍ＋６ｍは水子〇ＣＤチャネル５゜６を形
成するｎ形の埋め込み層、１２ｍは不純物層にあたるｐ
形の半導体層、１２ｂは埋め込み層５ａ＋６ａより不純
物濃度が高く形成されたｎ十形半導体層、１２ｃは電荷
の転送方向に沿ってポテンシャルの絶対値が高くなるよ
うに形成したｎ−形半導体層、１３はＰ形のシリコン半
導体基板、１４はｐ形の高濃度半導体層で形成したチャ
ネルストップ領域である。ここで、ｐ形半導体層１２ｍ
は図面の垂直方向に存在するチャネルストップ領域（図
示せず）を介して半導体基板１３と電気的に接続されて
いる。従って、転送チャネル１２は前述した表面チャネ
ルピンニングの状態にあシ、その内部のポテンシャルは
電極７〜９の影響を受けない。

また、第３図は電荷の振シ分は時に第１図の各端子に印
加するクロックパルスのタイムチャートを示したもので
、同図（ａ）〜（ｅ）のパルスは各々端子φＶＬ　Ｉ　
Ｈｌ　＋　Ｈ２に印加される。また第４図は第１図の■
−■断面の各時刻におけるポテンシャルの変化と信号電
荷（図中斜線で表示）の動作とを模式的に示した説明図
である。図において、記号Δｖ１は半導体層１２ｅによ
って生じるポテンシャルバリアを示し、Δｖ２は図面垂
直方向に存在する電極８　、１０下のポテンシャルと電
極５，７下のポテンシャルとの差を示している。

次に、第３図及び第４図を参照して動作を説明する。時
刻ｔ１において端子φｖｔ、＋Ｈ１＋Ｈ２に印加される
クロックパルスは全てｒＨＪレベルとなシ、垂直ＣＣＤ
チャネル３から水平ＣＯＤチャネル５の電極７，９下の
ポテンシャルウェルに電荷が転送される。次に、時刻ｔ
ｚＫなると端子φＭＬは「Ｌ」レベルとな夛、他の端子
Ｈ１，Ｈ２は最低レベルとなる。前述したようにＢＣＣ
Ｄ内のポテンシャルバリアムは、ピンニングポテンシャ
ルをこえて浅くなることがない。しかし、転送チャネル
１２に形成されているｎ十形半導体層１２ｂによ多形成
されたポテンシャルが水平ＣＯＤチャネル５．６のピン
ニングポテンシャルよシも深くなっているため、第４図
に示したポテンシャル差ノｖ３が生じることになる。こ
れによシ、水平ＣＯＤチャネル５の電極９下にあった信
号電荷は転送チャネル１２内のポテンシャルウェル領域
１２ｄに転送される。次に、時刻ｔ３になると再び端子
Ｈ１，Ｈ２が「Ｈ」レベルとなシ、領域１２ｄにあった
電荷は水平ＣＯＤチャネル６の電極７下のボヂンシャル
ウエルに転送される。そして、時刻ｔ４で端子Ｈ１，Ｈ
２がｒＬＪレベルとなシミ荷の振シ分けが完了する。こ
の間、水平ＣＣＤチャネル５の電極Ｔ下のポテンシャル
ウェルに転送されてきた電荷は、端子Ｈ１，Ｈ２のクロ
ックパルスが全て同位相となるため移動しない。

時刻ｔ４以後は第９図の時刻ｔ−以降と全く同じ動作と
なる。

このように、転送チャネル１２は、ｐ形の半導体層１２
＆と電荷の転送方向に溢ってポテンシャルの絶対値を高
くするように設けられた半導体層１２ｂ　、　１２ｅと
から構成しているため、第８図に示す制御ゲート電極１
１が不用となる。これＫよシ、電極の断線等の不良を防
止でき、歩留シが高く高密度のＣＯＤを提供することが
できる。

〔発明の効果〕

以上説明のように本発明は、電荷の転送方向に溢ってポ
テンシャルの絶対値が高くなるように形成された転送チ
ャネルと、半導体基板と同一導電形及び同一電位の不純
物層とを備えているため、転送チャネル上の制御ゲート
電極が不用となる。

これによシ、電極の断線等の不良を防止でき歩留りが高
く高密度のＣＯＤを提供できるな゛ど顕著な効果を有す
る。

【図面の簡単な説明】

第１図は本発明に係る一実施例を示したＣＣＤの平面図
、第２図は第１図における■−■断面図、第３図は第１
図の各端子に印加するクロックパルスのタイムチャート
、第４図は第１図の■−■断面の動作を示した説明図、
第５図はＢＣＣＤのバンドを示した説明図、第６図はそ
の特性図、第７図はＢＣＣＤの断面図、第８図は従来の
ＣＣＤの平面図、第９図は第８図の各端子に印加するク
ロックパルスのタイムチャート、第１０図は第８図のＸ
−Ｘ断面の動作を示した説明図である。 １拳・・−フォトダイオード、２・・・・転送ゲート、
３・・・・垂直ＣＣＤチャネル、４・・・・最終電極、
５，６・・−鳴水平ＣＣＤチャネル、７〜１０・・・・
電極、１２・・・・転送チャネルＯ

Claims (1)

1. 【特許請求の範囲】 第１導電形の半導体基板上に形成された複数の第２導電
   形の垂直チャネルと、この垂直チャネルと接続された第
   ２導電形の第１の水平チャネルとこの第１の水平チャネ
   ルに対して一定の距離をおき平行に設けられた第２導電
   形の第２の水平チャネルと、前記第１の水平チャネルと
   前記第２の水平チャネルとを接続する第２導電形の転送
   チャネルとを設け、この転送チャネル上に設けられたゲ
   ートにクロックパルスを印加することにより、前記第１
   の水平チャネルの電荷を前記第２の水平チャネルに転送
   する電荷結合素子において、 前記転送チャネルは電荷の転送方向に沿つてポテンシャ
   ルの絶対値が高くなるように形成され、この転送チャネ
   ルの上層に前記半導体基板と同一導電形及び同一電位の
   不純物層を形成したことを特徴とする電荷結合素子。