JPH08293595A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08293595A JPH08293595A JP7095595A JP9559595A JPH08293595A JP H08293595 A JPH08293595 A JP H08293595A JP 7095595 A JP7095595 A JP 7095595A JP 9559595 A JP9559595 A JP 9559595A JP H08293595 A JPH08293595 A JP H08293595A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate insulating
- transfer
- semiconductor device
- transfer electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 第１の転送電極と第２の転送電極の下のゲー
ト絶縁膜に段差を無くしその膜厚を同一にし、転送効率
を向上できる半導体装置を実現する。 【構成】 Ｐ型シリコン基板１に形成した電荷転送領域
２上にゲート絶縁膜３を形成し、第１の転送電極４，酸
化膜５を形成した後、窒化膜６を堆積し、第１の転送電
極４の側壁部分以外の窒化膜６を除去し、窒化膜６を除
去したゲート絶縁膜３上に第２の転送電極９を形成する
ことにより、第１の転送電極４を形成する前に形成した
ゲート絶縁膜３を第１，第２の転送電極４，９のゲート
絶縁膜として用い、また、窒化膜６により第１の転送電
極４の下部が、全く酸化雰囲気にさらされないために、
第１，第２の転送電極４，９の下のゲート絶縁膜３が段
差もなく全く同一の厚さで形成できる。そのため、第１
の転送電極４と第２の転送電極９の間に異常な電位の部
分が存在せず、転送効率を向上できる。
ト絶縁膜に段差を無くしその膜厚を同一にし、転送効率
を向上できる半導体装置を実現する。 【構成】 Ｐ型シリコン基板１に形成した電荷転送領域
２上にゲート絶縁膜３を形成し、第１の転送電極４，酸
化膜５を形成した後、窒化膜６を堆積し、第１の転送電
極４の側壁部分以外の窒化膜６を除去し、窒化膜６を除
去したゲート絶縁膜３上に第２の転送電極９を形成する
ことにより、第１の転送電極４を形成する前に形成した
ゲート絶縁膜３を第１，第２の転送電極４，９のゲート
絶縁膜として用い、また、窒化膜６により第１の転送電
極４の下部が、全く酸化雰囲気にさらされないために、
第１，第２の転送電極４，９の下のゲート絶縁膜３が段
差もなく全く同一の厚さで形成できる。そのため、第１
の転送電極４と第２の転送電極９の間に異常な電位の部
分が存在せず、転送効率を向上できる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置、特に電
荷転送型の半導体装置の製造方法に関するものである。
荷転送型の半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来の電荷転送型の半導体装置の製造方
法について図面を参照しながら説明する。図７および図
８は従来の半導体装置の製造方法を示す工程断面図であ
る。この従来の半導体装置は、図８に示すように、Ｐ型
シリコン基板１１に形成した電荷転送領域１２上に、電
荷転送領域１２内の信号電荷を転送するために、第１，
第２のゲート絶縁膜１３，１５を介して、第１，第２の
転送電極１４，１７を交互に配置した電荷転送型の半導
体装置である。
法について図面を参照しながら説明する。図７および図
８は従来の半導体装置の製造方法を示す工程断面図であ
る。この従来の半導体装置は、図８に示すように、Ｐ型
シリコン基板１１に形成した電荷転送領域１２上に、電
荷転送領域１２内の信号電荷を転送するために、第１，
第２のゲート絶縁膜１３，１５を介して、第１，第２の
転送電極１４，１７を交互に配置した電荷転送型の半導
体装置である。
【０００３】この従来の半導体装置の製造方法は、図７
に示すように、Ｐ型シリコン基板１１にＮ型領域である
電荷転送領域１２を形成しておき、その上に酸化膜と多
結晶シリコンを形成し、それらを選択的エッチングを行
って、第１のゲート絶縁膜１３と第１の転送電極１４を
形成する。つぎに、図８に示すように、表面を酸化し
て、図７における電荷転送領域１２の露出部分に酸化膜
である第２のゲート絶縁膜１５を形成するとともに、第
１の転送電極１４の周囲に酸化膜１６を形成する。その
後、多結晶シリコンを堆積して選択的エッチングを行
い、第２の転送電極１７を形成していた。
に示すように、Ｐ型シリコン基板１１にＮ型領域である
電荷転送領域１２を形成しておき、その上に酸化膜と多
結晶シリコンを形成し、それらを選択的エッチングを行
って、第１のゲート絶縁膜１３と第１の転送電極１４を
形成する。つぎに、図８に示すように、表面を酸化し
て、図７における電荷転送領域１２の露出部分に酸化膜
である第２のゲート絶縁膜１５を形成するとともに、第
１の転送電極１４の周囲に酸化膜１６を形成する。その
後、多結晶シリコンを堆積して選択的エッチングを行
い、第２の転送電極１７を形成していた。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の半導体装置の製造方法では、第２のゲート絶縁膜１５
および酸化膜１６を形成する酸化の際に、第１の転送電
極１４の多結晶シリコンの下部に、酸化による入り込み
が生じ、そのために第１の転送電極１４と第２の転送電
極１７の間（図８のＡで示す部分）に酸化膜であるゲー
ト絶縁膜１３，１５の段差が生じたり、その部分の酸化
膜の膜厚が厚くなる。そのため転送に異常を生じ転送効
率が劣化するという問題点を有していた。
の半導体装置の製造方法では、第２のゲート絶縁膜１５
および酸化膜１６を形成する酸化の際に、第１の転送電
極１４の多結晶シリコンの下部に、酸化による入り込み
が生じ、そのために第１の転送電極１４と第２の転送電
極１７の間（図８のＡで示す部分）に酸化膜であるゲー
ト絶縁膜１３，１５の段差が生じたり、その部分の酸化
膜の膜厚が厚くなる。そのため転送に異常を生じ転送効
率が劣化するという問題点を有していた。
【０００５】この発明はかかる点に鑑み、第１の転送電
極と第２の転送電極の下のゲート絶縁膜に段差を無くす
るとともにその膜厚を同一にし、転送効率を向上するこ
とのできる半導体装置の製造方法を提供することを目的
とする。
極と第２の転送電極の下のゲート絶縁膜に段差を無くす
るとともにその膜厚を同一にし、転送効率を向上するこ
とのできる半導体装置の製造方法を提供することを目的
とする。
【０００６】
【課題を解決するための手段】請求項１記載の半導体装
置の製造方法は、半導体基板表面に形成した電荷転送領
域と、電荷転送領域内の信号電荷を転送するために電荷
転送領域上にゲート絶縁膜を介して交互に配置形成した
第１および第２の転送電極とを備えた半導体装置の製造
方法であって、電荷転送領域上にゲート絶縁膜を形成す
る工程と、ゲート絶縁膜上の所定の領域に上面が絶縁膜
で被覆された第１の転送電極を形成する工程と、第１の
転送電極を形成した後、窒化膜を堆積する工程と、窒化
膜の上に酸化膜を堆積する工程と、酸化膜を第１の転送
電極の側壁部分を残してエッチングする工程と、エッチ
ングにより残留した酸化膜で被覆された部分を除く窒化
膜を除去する工程と、窒化膜の除去されたゲート絶縁膜
上に第２の転送電極を形成する工程とを含むことを特徴
とする。
置の製造方法は、半導体基板表面に形成した電荷転送領
域と、電荷転送領域内の信号電荷を転送するために電荷
転送領域上にゲート絶縁膜を介して交互に配置形成した
第１および第２の転送電極とを備えた半導体装置の製造
方法であって、電荷転送領域上にゲート絶縁膜を形成す
る工程と、ゲート絶縁膜上の所定の領域に上面が絶縁膜
で被覆された第１の転送電極を形成する工程と、第１の
転送電極を形成した後、窒化膜を堆積する工程と、窒化
膜の上に酸化膜を堆積する工程と、酸化膜を第１の転送
電極の側壁部分を残してエッチングする工程と、エッチ
ングにより残留した酸化膜で被覆された部分を除く窒化
膜を除去する工程と、窒化膜の除去されたゲート絶縁膜
上に第２の転送電極を形成する工程とを含むことを特徴
とする。
【０００７】請求項２記載の半導体装置の製造方法は、
請求項１記載の半導体装置の製造方法において、窒化膜
の代わりに、薄い多結晶シリコン膜を用いることを特徴
とする。
請求項１記載の半導体装置の製造方法において、窒化膜
の代わりに、薄い多結晶シリコン膜を用いることを特徴
とする。
【０００８】
【作用】この発明の製造方法によれば、第１の転送電極
を形成した後、窒化膜を堆積し、第１の転送電極の側壁
部分以外の窒化膜を除去し、窒化膜を除去したゲート絶
縁膜上に第２の転送電極を形成することにより、第１の
転送電極を形成する前のはじめに形成したゲート絶縁膜
を第１および第２の転送電極のゲート絶縁膜として用い
ることができ、また、窒化膜により第１の転送電極の下
部が、全く酸化雰囲気にさらされないために、第１の転
送電極と第２の転送電極の下のゲート絶縁膜が段差もな
く全く同一の厚さで形成できる。そのため、第１の転送
電極と第２の転送電極の間に異常な電位の部分が存在す
ることがなくなり、転送効率の劣化がなく、従来より転
送効率が向上する。なお、窒化膜の代わりに、薄い多結
晶シリコン膜を用いても同様の作用効果が得られる。
を形成した後、窒化膜を堆積し、第１の転送電極の側壁
部分以外の窒化膜を除去し、窒化膜を除去したゲート絶
縁膜上に第２の転送電極を形成することにより、第１の
転送電極を形成する前のはじめに形成したゲート絶縁膜
を第１および第２の転送電極のゲート絶縁膜として用い
ることができ、また、窒化膜により第１の転送電極の下
部が、全く酸化雰囲気にさらされないために、第１の転
送電極と第２の転送電極の下のゲート絶縁膜が段差もな
く全く同一の厚さで形成できる。そのため、第１の転送
電極と第２の転送電極の間に異常な電位の部分が存在す
ることがなくなり、転送効率の劣化がなく、従来より転
送効率が向上する。なお、窒化膜の代わりに、薄い多結
晶シリコン膜を用いても同様の作用効果が得られる。
【０００９】
【実施例】図１〜図６はこの発明の一実施例における半
導体装置の製造方法を示す工程断面図である。図１〜図
６において、１はＰ型シリコン基板（半導体基板）、２
はＮ型領域の電荷転送領域、３は酸化膜からなるゲート
絶縁膜、４は多結晶シリコン膜４ａからなる第１の転送
電極、５，７は酸化膜、６は窒化膜、８は酸化膜７から
なるサイドウォール、９は多結晶シリコン膜９ａからな
る第２の転送電極である。
導体装置の製造方法を示す工程断面図である。図１〜図
６において、１はＰ型シリコン基板（半導体基板）、２
はＮ型領域の電荷転送領域、３は酸化膜からなるゲート
絶縁膜、４は多結晶シリコン膜４ａからなる第１の転送
電極、５，７は酸化膜、６は窒化膜、８は酸化膜７から
なるサイドウォール、９は多結晶シリコン膜９ａからな
る第２の転送電極である。
【００１０】この実施例の半導体装置は、従来例でも説
明した電荷転送型の半導体装置であり、図６に示すよう
に、第１の転送電極４の側壁に、窒化膜６と、さらに酸
化膜からなるサイドウォール８とが形成され、窒化膜６
を開口したゲート絶縁膜３上に第２の転送電極９を形成
している。この半導体装置の製造方法を説明する。
明した電荷転送型の半導体装置であり、図６に示すよう
に、第１の転送電極４の側壁に、窒化膜６と、さらに酸
化膜からなるサイドウォール８とが形成され、窒化膜６
を開口したゲート絶縁膜３上に第２の転送電極９を形成
している。この半導体装置の製造方法を説明する。
【００１１】まず、図１に示すように、Ｐ型シリコン基
板１表面にＮ型領域の電荷転送領域２を形成し、その上
に厚さ９０ｎｍの酸化膜からなるゲート絶縁膜３を形成
する。さらに、厚さ０．４μｍのＮ型あるいはＰ型の不
純物を導入した多結晶シリコン膜４ａを形成し、この多
結晶シリコン膜４ａ上に厚さ０．１μｍの酸化膜５を形
成する。
板１表面にＮ型領域の電荷転送領域２を形成し、その上
に厚さ９０ｎｍの酸化膜からなるゲート絶縁膜３を形成
する。さらに、厚さ０．４μｍのＮ型あるいはＰ型の不
純物を導入した多結晶シリコン膜４ａを形成し、この多
結晶シリコン膜４ａ上に厚さ０．１μｍの酸化膜５を形
成する。
【００１２】つぎに、図２に示すように、フォトレジス
ト（図示せず）を選択的に形成して、ドライエッチング
方法で酸化膜５および多結晶シリコン膜４ａを選択的に
エッチングして、多結晶シリコン４ａをパターン化した
第１の転送電極４を形成する。この後、全面に厚さ１０
ｎｍの薄い窒化膜６を形成する。さらに、図３に示すよ
うに、窒化膜６上に酸化膜７を厚さ１００ｎｍ形成した
後、図４に示すように、上から異方性の高いしかも酸化
膜と窒化膜の選択性のきわめて高いエッチング法によ
り、酸化膜７を第１の転送電極４の側壁部分を残すよう
にエッチングを行い、酸化膜７からなるサイドウォール
８を形成する。
ト（図示せず）を選択的に形成して、ドライエッチング
方法で酸化膜５および多結晶シリコン膜４ａを選択的に
エッチングして、多結晶シリコン４ａをパターン化した
第１の転送電極４を形成する。この後、全面に厚さ１０
ｎｍの薄い窒化膜６を形成する。さらに、図３に示すよ
うに、窒化膜６上に酸化膜７を厚さ１００ｎｍ形成した
後、図４に示すように、上から異方性の高いしかも酸化
膜と窒化膜の選択性のきわめて高いエッチング法によ
り、酸化膜７を第１の転送電極４の側壁部分を残すよう
にエッチングを行い、酸化膜７からなるサイドウォール
８を形成する。
【００１３】つぎに、図５に示すように、サイドウォー
ル８の形成されていない部分の露出している窒化膜６を
除去した後、多結晶シリコン膜９ａを堆積する。その上
からフォトリソ法によりレジスト（図示せず）を形成し
てパターンニングし、多結晶シリコン膜９ａを選択的に
エッチングして、図６に示す第２の転送電極９を形成す
る。
ル８の形成されていない部分の露出している窒化膜６を
除去した後、多結晶シリコン膜９ａを堆積する。その上
からフォトリソ法によりレジスト（図示せず）を形成し
てパターンニングし、多結晶シリコン膜９ａを選択的に
エッチングして、図６に示す第２の転送電極９を形成す
る。
【００１４】以上のようにこの実施例によれば、Ｐ型シ
リコン基板１表面に形成したＮ型の電荷転送領域２上に
ゲート絶縁膜３を形成し、このゲート絶縁膜３上に第１
の転送電極４，酸化膜５を形成した後、窒化膜６を堆積
し、第１の転送電極４の側壁部分以外の窒化膜６を除去
し、窒化膜６を除去したゲート絶縁膜３上に第２の転送
電極９を形成することにより、第１の転送電極４を形成
する前のはじめに形成したゲート絶縁膜３を第１，第２
の転送電極４，９のゲート絶縁膜として用いることがで
き、また、窒化膜６により第１の転送電極４の下部が、
全く酸化雰囲気にさらされないために、第１の転送電極
４と第２の転送電極９の下のゲート絶縁膜３が段差もな
く全く同一の厚さで形成できる。そのため、第１の転送
電極４と第２の転送電極９の間に異常な電位の部分が存
在することがなくなり、転送効率の劣化がなく、従来よ
り転送効率を向上することができ、その実用的効果は大
きい。
リコン基板１表面に形成したＮ型の電荷転送領域２上に
ゲート絶縁膜３を形成し、このゲート絶縁膜３上に第１
の転送電極４，酸化膜５を形成した後、窒化膜６を堆積
し、第１の転送電極４の側壁部分以外の窒化膜６を除去
し、窒化膜６を除去したゲート絶縁膜３上に第２の転送
電極９を形成することにより、第１の転送電極４を形成
する前のはじめに形成したゲート絶縁膜３を第１，第２
の転送電極４，９のゲート絶縁膜として用いることがで
き、また、窒化膜６により第１の転送電極４の下部が、
全く酸化雰囲気にさらされないために、第１の転送電極
４と第２の転送電極９の下のゲート絶縁膜３が段差もな
く全く同一の厚さで形成できる。そのため、第１の転送
電極４と第２の転送電極９の間に異常な電位の部分が存
在することがなくなり、転送効率の劣化がなく、従来よ
り転送効率を向上することができ、その実用的効果は大
きい。
【００１５】なお、窒化膜６の代わりに、薄い多結晶シ
リコン膜を用いても同様の効果が得られる。また、ゲー
ト絶縁膜３として酸化膜を用いたが、窒化膜を酸化膜で
挟んだＯＮＯ構造のゲート絶縁膜３としてもよい。
リコン膜を用いても同様の効果が得られる。また、ゲー
ト絶縁膜３として酸化膜を用いたが、窒化膜を酸化膜で
挟んだＯＮＯ構造のゲート絶縁膜３としてもよい。
【００１６】
【発明の効果】以上説明したように、この発明の半導体
装置の製造方法は、電荷転送領域上にゲート絶縁膜を形
成し、このゲート絶縁膜上の所定の領域に上面が絶縁膜
で被覆された第１の転送電極を形成し、その後、窒化膜
を堆積し、この窒化膜の上に酸化膜を堆積し、この酸化
膜を第１の転送電極の側壁部分を残してエッチングした
後、残留した酸化膜で被覆された部分を除く窒化膜を除
去し、窒化膜の除去されたゲート絶縁膜上に第２の転送
電極を形成する。この方法によれば、第１の転送電極を
形成した後、窒化膜を堆積し、第１の転送電極の側壁部
分以外の窒化膜を除去し、窒化膜を除去したゲート絶縁
膜上に第２の転送電極を形成することにより、はじめに
形成したゲート絶縁膜を第１および第２の転送電極のゲ
ート絶縁膜として用いることができ、また、窒化膜によ
り第１の転送電極の下部が、全く酸化雰囲気にさらされ
ないために、第１の転送電極と第２の転送電極の下のゲ
ート絶縁膜が段差もなく全く同一の厚さで形成できる。
そのため、第１の転送電極と第２の転送電極の間に異常
な電位の部分が存在することがなくなり、転送効率の劣
化がなく、従来より転送効率を向上することができ、そ
の実用的効果は大きい。なお、窒化膜の代わりに、薄い
多結晶シリコン膜を用いても同様の作用効果を得ること
ができる。
装置の製造方法は、電荷転送領域上にゲート絶縁膜を形
成し、このゲート絶縁膜上の所定の領域に上面が絶縁膜
で被覆された第１の転送電極を形成し、その後、窒化膜
を堆積し、この窒化膜の上に酸化膜を堆積し、この酸化
膜を第１の転送電極の側壁部分を残してエッチングした
後、残留した酸化膜で被覆された部分を除く窒化膜を除
去し、窒化膜の除去されたゲート絶縁膜上に第２の転送
電極を形成する。この方法によれば、第１の転送電極を
形成した後、窒化膜を堆積し、第１の転送電極の側壁部
分以外の窒化膜を除去し、窒化膜を除去したゲート絶縁
膜上に第２の転送電極を形成することにより、はじめに
形成したゲート絶縁膜を第１および第２の転送電極のゲ
ート絶縁膜として用いることができ、また、窒化膜によ
り第１の転送電極の下部が、全く酸化雰囲気にさらされ
ないために、第１の転送電極と第２の転送電極の下のゲ
ート絶縁膜が段差もなく全く同一の厚さで形成できる。
そのため、第１の転送電極と第２の転送電極の間に異常
な電位の部分が存在することがなくなり、転送効率の劣
化がなく、従来より転送効率を向上することができ、そ
の実用的効果は大きい。なお、窒化膜の代わりに、薄い
多結晶シリコン膜を用いても同様の作用効果を得ること
ができる。
【図１】この発明の一実施例における半導体装置の製造
方法を示す工程断面図。
方法を示す工程断面図。
【図２】この発明の一実施例における半導体装置の製造
方法を示す工程断面図。
方法を示す工程断面図。
【図３】この発明の一実施例における半導体装置の製造
方法を示す工程断面図。
方法を示す工程断面図。
【図４】この発明の一実施例における半導体装置の製造
方法を示す工程断面図。
方法を示す工程断面図。
【図５】この発明の一実施例における半導体装置の製造
方法を示す工程断面図。
方法を示す工程断面図。
【図６】この発明の一実施例における半導体装置の製造
方法を示す工程断面図。
方法を示す工程断面図。
【図７】従来の半導体装置の製造方法を示す工程断面
図。
図。
【図８】従来の半導体装置の製造方法を示す工程断面
図。
図。
１ Ｐ型シリコン基板 ２ 電荷転送領域 ３ ゲート絶縁膜 ４ 第１の転送電極 ５ 酸化膜 ６ 窒化膜 ８ 酸化膜からなるサイドウォール ９ 第２の転送電極
Claims (2)
- 【請求項１】 半導体基板表面に形成した電荷転送領域
と、前記電荷転送領域内の信号電荷を転送するために前
記電荷転送領域上にゲート絶縁膜を介して交互に配置形
成した第１および第２の転送電極とを備えた半導体装置
の製造方法であって、 前記電荷転送領域上にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜上の所定の領域に上面が絶縁膜で被覆
された前記第１の転送電極を形成する工程と、 前記第１の転送電極を形成した後、窒化膜を堆積する工
程と、 前記窒化膜の上に酸化膜を堆積する工程と、 前記酸化膜を前記第１の転送電極の側壁部分を残してエ
ッチングする工程と、 エッチングにより残留した前記酸化膜で被覆された部分
を除く前記窒化膜を除去する工程と、 前記窒化膜の除去された前記ゲート絶縁膜上に前記第２
の転送電極を形成する工程とを含むことを特徴とする半
導体装置の製造方法。 - 【請求項２】 窒化膜の代わりに、薄い多結晶シリコン
膜を用いることを特徴とする請求項１記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7095595A JPH08293595A (ja) | 1995-04-20 | 1995-04-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7095595A JPH08293595A (ja) | 1995-04-20 | 1995-04-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08293595A true JPH08293595A (ja) | 1996-11-05 |
Family
ID=14141929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7095595A Pending JPH08293595A (ja) | 1995-04-20 | 1995-04-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08293595A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214665A (ja) * | 2002-12-27 | 2004-07-29 | Hynix Semiconductor Inc | Ｃｍｏｓイメージセンサの製造方法 |
| JP2007048894A (ja) * | 2005-08-09 | 2007-02-22 | Fujifilm Corp | 固体撮像素子およびその製造方法 |
| US7227255B2 (en) | 2001-07-19 | 2007-06-05 | Sony Corporation | Semiconductor device and method of producing the same |
-
1995
- 1995-04-20 JP JP7095595A patent/JPH08293595A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7227255B2 (en) | 2001-07-19 | 2007-06-05 | Sony Corporation | Semiconductor device and method of producing the same |
| JP2004214665A (ja) * | 2002-12-27 | 2004-07-29 | Hynix Semiconductor Inc | Ｃｍｏｓイメージセンサの製造方法 |
| JP2007048894A (ja) * | 2005-08-09 | 2007-02-22 | Fujifilm Corp | 固体撮像素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369052A (en) | Method of forming dual field oxide isolation | |
| JP2874620B2 (ja) | 半導体装置の製造方法 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPH08153870A (ja) | 電荷結合素子の製造方法 | |
| JPH08293595A (ja) | 半導体装置の製造方法 | |
| JP2001176983A (ja) | 半導体装置及びその製造方法 | |
| JPH05251637A (ja) | 半導体装置およびその製造方法 | |
| JPH0645614A (ja) | 読出し専用半導体メモリの製造方法 | |
| JPH04111445A (ja) | 半導体装置の製造方法 | |
| JPH08306797A (ja) | 半導体装置の製造方法 | |
| JPH06196497A (ja) | 半導体装置の製造方法 | |
| JP2001102570A (ja) | 半導体トランジスタ及びその製造方法 | |
| JPS6342862B2 (ja) | ||
| JPH0210754A (ja) | 半導体装置の製造方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH07326660A (ja) | 半導体装置の製造方法 | |
| JPH06169066A (ja) | 半導体装置の製法 | |
| JPS6020909B2 (ja) | 電荷結合素子の製造方法 | |
| JPH09260664A (ja) | 半導体装置の製造方法 | |
| JPH0834309B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH04340277A (ja) | Ｍｏｓ型半導体集積回路の製造方法 | |
| JPH01225352A (ja) | 半導体装置の製造方法 | |
| JPS6246527A (ja) | 半導体装置の製造方法 | |
| JPH09321299A (ja) | 半導体装置の製造方法 | |
| KR19980037036A (ko) | 씨씨디(ccd) 고체촬상소자의 구조 및 그 제조방법 ` |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100511 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100511 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |