JPS60203076A - 固体撮像素子の駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体基板上に光電変換素子、および各素子
の光学情報を取出す電荷移送素子（Ｃｈａｒｇｅ　Ｃｏ
ｕｐｌｅｄ　］）ｅｖｉｃｅ、以下ＣＣＤと略称する。

）を用いた固体撮像素子に関するものである。

〔発明の背景〕

固体撮像素子は現行のテレビジョン放送で使用されてい
る撮像用電子管並みの解像力を備えることを必要とし、
このため垂直方向に５００個、水平方向に８００〜１０
００個を配列した絵素（光電変換素子）マトリックスと
それに相当する走査素子が必要となる。したがって、上
記固体撮像素子は高集積化が必要なＭＯ８大規模回路技
術を用いて作られ、構成素子として一般にＣＯＤあるい
はＭＯＳ）ランジスタ等が使用されている。第１図に低
雑音を特徴とするＣＣＤ型固体撮像素子の基本構−“成
を示す。１は例えば光ダイオードから成る光電変換素子
、２および３は°光電変換素子群に蓄積された光信号を
出力回路４に取り出すための垂直ＣＯＤシフトレジスタ
、および水平シフトレジスタである。５，６は各々垂直
シフトレジスタ、水平シフトレジスタをｇ動するクロッ
クパルスを製作するクロックパルス発生器である。ここ
では２相のクロックパルス発生器を図示したが、４相あ
るいは３相いずれのクロック形態を採用してもよい。ま
た、７は光ダイオードに蓄積された電荷を垂直シフトレ
ジスタ２に送シ込む転送ゲートを示している。本素子は
このままの形態では白黒撮像素子となり、上部にカラー
フィルタを積層する　゛と各光ダイオードは色情報を備
えることになりカラー撮像素子となる。

固体撮像素子は衆知のように小型、軽量、メインテナン
スフリー、低消費電力など電子管に較べて固体化に伴う
多くの利点を有しており次期撮像デバイスとして将来が
期待されているものである。

しかし乍ら、現行素子を用いて撮像しモニタ上に再生像
を出すと輝度の高い光学情報パターン（すなわち明るい
パターン）の上下にも縦縞状のパターンが現われ画質を
著しく低下させている。これは固体素子に特有の現象で
あシその原因としてスメアおよびプルーミングの２種類
がある。前者のスメアは光電変換領域に入射した光によ
って発生した電荷が光ダイオードのみならず、垂直ＣＯ
Ｄシフトレジスタ領域にも拡散（漏洩）することによっ
て発生し、後者のプルーミングは光ダイオードに入って
きた過剰電荷が転送ゲート等を通して垂直ＣＯＤシフト
レジスタ内Ｖト漏洩してくることによって発生する。

スメアを除去する手段として最近第２図に示すようなフ
レーム・インターライントランスファ型のＣＣＤ固体撮
像素子が発表された（黒田ほか：″Ｆｌｌ−ＣＣＤ撮像
索子”、１９８２年テレビジョン学会全国大会予稿集、
３５〜３６頁）。１１は撮像領域であシ垂直ＣＣＤシフ
トレジスタと光ダイオードにより構成されている。１２
は光ダイオードの貯えた信号電荷を一時蓄積する蓄積領
域であり、選択ゲート８、蓄積用ＣＯＤシフトレジスタ
９、出力ゲート１０によ多構成されている。

インタレース走査（飛込し走査）により第１フイールド
の走査で奇数列の光ダイオードの信号が読出され、第２
フイールドで偶数列の光ダイオードの信号が読出される
。不構成の素子においては、第１フイールドにおいては
奇数列の光ダイオードの信号電荷１，３，５，７．・・
・が転送ゲート７−ＩＬ、７−ＩＲを通して垂直ＣＯＤ
シフトレジスク内に読出され、続いて、垂直ＣＯＤシフ
トレジスタの高速駆動により一旦蓄積用ＣＣＤシフトレ
ジタに移される。ここで、７−’ＩＬを介して出た信号
（１，５，・・・）は選択ゲート８の開閉により左側の
蓄積用ＣＣＤ９−Ｌに、７−ＩＲを介して出た信号（３
，７，・・・）は選択ケート８の開閉により右側の蓄積
用ＣＣＤ９−Ｒに移される。続いて、標準のテレビ駆動
周波数（１５，７ｋＨ２）により蓄積用ＣＯＤが駆動さ
れ、出力ケート９の開閉により、正規の配列順序（１，
３，５，７，・・・の）ｌ序）に変換され、各列の光ダ
イオードが列毎に水平ＣＯＤシフトレジスタ内に送り込
まれ、出力回路４に光信号が取り出される。一方、第２
フイールドでも同様の信号読出し動作が行われる（動作
の説明は省略する）。

本構成の撮像素子においては、第１図に示した従来の素
子に較べて、光信号成荷が撮像部を通りぬける時間が短
いため、スメア電荷を蓄積する時間が短くなり、その結
果、スメア電荷量が減少する。例えば、垂直ＣＯＤシフ
トレジスタの駆動を７８５ｋ）１２（＊準の５０倍の速
度）で行うと、スメア電荷量は１１５０に減少すること
になる。

このような構成によシスメアは相当改善することができ
るようになった。

しかし乍ら、縦縞パターン発生のもう１つの原因であふ
プルーミンググは前述のフレーム・インターライントラ
ンスファ型のＣＯＤ素子でも除去することは不可能であ
シ、結局画質が向上できない−１ま固体素子め問題点と
なっている。除去できない理由はブルーミングが前述の
ようにスメアと異なるメカニズムによって発生するため
で、このブルーミングを抑制するためには動作メカニズ
ムに合った対策を講する必要があｐｏ 〔発明の目的〕 本発明の目的は上記の問題点を解決すること、すなわち
、第２図に示したフレーム・インターライン−トランス
ファ型ＣＣＤ撮像素子にブルーミング抑制手段を持たせ
るようにすることにある。

〔発明の概要〕

本発明は北記目的を達成するため、具体的には蓄積項域
に一時的に納められた光信号電荷が走査が終るまでの間
（次の光信号を垂直ＣＣＤシフトレジスタに読み出すま
での間）、終始垂直ＣＯＤシフトレジスタを駆動し、＝
の際転送ゲートに印加するパルスのｎ　１ｎレベル電圧
（高電圧）を光信号電荷を蓄積領域に転送する期間中よ
シ高くしてゲートポテンシャル障壁を下げ光ダイオード
からのブルーミング電荷が垂直ＣＣＤシフトレジスタ内
に漏洩し易いような状態を形成することによシ、ブルー
ミング電荷を掃き出しドレインに吸収する、あるいは水
平ＣＯＤシフトレジスタにより外部へ掃き出すようにし
たものである。

〔発明の実施例〕

以下、本発明を実施例を用いて詳細に説明する。

第３図および第４図は本発明の駆動方法を実現するため
に必要なＣＣＤ型撮像素子の構成を示している。第３図
において、１３−１は本発明の駆動方法により掃き出さ
れた過剰光電荷の掃き出しドレイン、１３−２は掃き出
しゲートを示している。

一方、第４図は掃き出しドレイン１３′−１を蓄積領域
の上に設けた場合を示している。ここでは、掃き出しゲ
ートは選択ゲート８に兼用させることにし省略したが、
勿論掃き出しゲートを選択ゲートとは別にし選択ゲート
に隣接して設ける形にしてもよい。

本発明の駆動方法は転送ゲートが垂直ＣＯＤシフトレジ
スタを構成する電極と共用している場合とそうでない場
合（別層の電極で形成されている場合）によって駆動パ
ルスの形状等が異なってくる。

（１）転送ゲート電極を垂直ＣＣＤ電極とは別の層で形
成する場合。

第５図（ａ）に画素の構造を示す。２−１および２−２
は垂直ＣＯＤシフトレジスタを構成する第１層目および
第２層目の電極（通常多結晶シリコンが使われる）、２
−３はＣＯＤのチャンネルを埋め込み型にするための濃
度の薄い第２導電型不純物層（例えばｎ型、但しチャン
ネルを表面型にする場合は本層は不要である）、１は第
２導電型の不純物層（例えばｎ型）から成る光ダイオー
ド、１６は第１４ぼ型（例えばｎ型）の半導体基板、７
は転送ゲートを形成する第３層目の電極（通常、多結晶
シリコンが使われる。本層は勿論第１層目あるいは第２
Ｊｆｉ目で形成してもかまわない）である。また、１５
はゲート酸化膜（通常８　ｉ（ｈが使われる）、１４は
画素間あるいはＣ０Ｄ−画素間を絶縁分離する厚い酸化
膜（通常Ｓｉｇｈが使われる）である。

本発明の素子駆動法による過剰這荷の掃き出し動作を第
５図（ｂ）に示したポテンシャル、同図（Ｃ）に示した
転送ゲートに印加する転送ゲート用パルスＶｔａを用い
て説明する。

１）第１フイールドの垂直帰線期間内の時間ｔｏにおい
て転送ゲートパルスＶｔａが１”レベル（高電圧）に上
昇すると、転送ケートＦのポテンシャルがφＬからφ■
に下降し、これまでの期間（前回の第２フィールド期間
）に光ダイオードに蓄積されていた光信号電荷Ｑ、は転
送ゲートを介して垂直ＣＯＤシフトレジスタ内に流れ込
む（矢印Ｓで示す）。電荷Ｑ８がすべて垂直ＣＣＤに入
シ込むと光ダイオードのポテンシャルは転送ゲート下と
同一のポテンシャルφＨＩＣリセットされる。

１１）時間ｉｌでＶＴＯは０”レベル（例えばアース電
圧）に戻ると、転送ゲートのポテンシャルはφＬに上昇
し非導通状態となる。

１１１）　時間ｔ２になると垂直ＣＯＤに”１′”。

０”レベルの交番パルスＶｖ（通常４相あるいは２相の
クロックパルスが使用される、図示せず）がＣＣＤを構
成する電極に印加されＣＯＤは光信号電荷の転送動作を
開始する。この結果、垂直ＣＣＤ内の光信号電荷は時間
ｔ２からｔ３までの期間に蓄積領域を構成する蓄積ＣＣ
Ｄ内にすべて送シ込まれる（時間ｔ３でクロックパルス
は交番を停止し１“′あるいは０″の状態を保持する。

また、ｔ２からｔ３までの間は蓄積ＣＯＤにも”１″、
”０”ルベル’＆ｌ返すクロックパルスｖ８が印加され
る）。

ｉｖン　光信号電荷の蓄積領域への転送が完了すると時
間ｔ４で転送ゲートパルスＶＴＧが０”レベルから若干
持ち上げられ（′Ｏ”から′Ｍ″に上昇し）、ソの結果
、転送ゲート下のポテンシャルは若干低くなりφＭとな
る。

■）時間ｔ５になると垂直帰線期間は＃！−シ映像期間
に入る。蓄積ＣＣＤ用のクロックパルス■８は再び１ｌ
ＺＩＩＯ”の交番をくシ返し、蓄積ＣＣＤに一時的に蓄
積されている光信号電荷を一列ずつ順次水平ＣＯＤシフ
トレジスタ内に送シ込む。水平ＣＣＤ内の光信号電荷は
水平ＣＣＤ用の交番パルスの印加により順次出力回路に
向けて転送され映像信号となる。一方、転送ゲートパル
スはこの期間（ｔｓ〜ｔ６の間）″′Ｍ″レベルにめシ
、強い光が入射して光ダイオードに蓄積しきれなくなっ
た過剰電荷Ｑ１１は僅かに導通した転送ゲートを介して
垂直ＣＣＤ内に流れ込む（矢印Ｂで示す）。垂直ＣＣＤ
用のクロックパルスは時間ｔ５よシ再び°′１”、”０
”の交番を開始し時間ｔ６まで交番をくシ返すので、垂
直ＣＣＤ内に流れ込んだ過剰電荷はドレイン１３−１６
るいは１３’−１に向けて転送されドレインに掃き出さ
れる。ここで、過剰電荷Ｑ、をドレイン１３−１に掃き
出す場合は垂直ＣＣＵの転送動作が逆方向になるように
ＣＣＤ電極にクロックパルスＶｖを印加し、また、掃き
出しゲー）　１３−２にも時間ｔ５〜ｔ６までの間６１
”レベル電圧を印那して１３−２を導通状態に置く。一
方、ＱＩＩをドレイン１３’−１に掃き出す場合は垂直
ＣＣＤの転送動作が正方向（光信号の転送方向と同じ方
向）になるようにクロックパルスＶｖを印加する。　−
ｖＩ）次は第２フイールドに入るが、本フィールドにお
いても前述の１）〜Ｖ）までの動作が行われ、過剰電荷
Ｑ、を掃き出しドレインに掃き出すことができる。

第５図（Ｃ）において転送ゲート用ノくルスｖＴＧは、
従来の素子駆動法において使用される／くルス波形であ
り、比較のため記載した。ＶＴＧは本発明の素子駆動法
において用いる転送ゲート用ノ（ルスＶ　Ｔ　ａと異な
り光信号電荷Ｑ８を垂直ＣＣＤに読出す期間（ｔｏ＝ｔ
ｔ）を除いて他の期間はすべて０”レベルに設定される
。したがって、本発明の駆動法のように光ダイオードに
たまった過剰電荷を垂直ＣＯＤへ吸い出すことができな
い。一方、転送ゲート用パルスＶＴＧは本発明の駆動法
に用いるＶＴｃとは異なるもう１つのノ（ルスである。

両）（ルス（Ｖｔａ　、　Ｖ’ＴＯ）　（７）異ナル点
１ｄＶｔａは時間Ｔ、〜１１１０までの間ＶＭにあり、
ＶＴＧは同時間の間”０”レベルにある点である。Ｖ’
ＴＯを用いた場合も動作は前述の１）〜ｖ１）と全く同
じである。

（２）転送ゲート電極を垂直ＣＣＤ電極と同層で形成す
る場合。

第６図（ａ）に画素の構造を示す。２−１は垂直ＣＯＤ
シフトレジスタを構成する第１層目の電極であり、２−
１は同時に転送ゲート７′も兼ねている。２−２は垂直
ＣＯＤシフトレジスタを構成する第２層目の電極、その
他は第５図の場合と同じでおる。本発明の素子駆動法に
よる過剰電荷の掃き出し動作を第６図（ｂ）に示したポ
テンシャル、同図（Ｃ）に示したＣＣＤ畦極電工び転送
ゲートに印加する垂直ＣＯＤシフトレジスタ用クロック
ツくルスＶｃｐを用いて説明する。通常垂直ＣＯＤは２
相ないし４相の複数個のノくルスを用いて転送動作を行
うが、ここでは２相ないしは４相を代表してそのうちの
１相のみを図示した。

１）第１フイールドの垂直帰線期間内の時間ｔｏにおい
てクロックツくルスＶｃｐカ“１１”レベ電圧（最も高
い電圧）に上昇すると、転送ゲート下のポテンシャルが
φＬからφＨに下降し、これまでの期間（前回の第２フ
ィールド期間）に光ダイオードに蓄積されていた光信号
電荷Ｑｓは７′を介して垂直ＣＣＤ内に流れ込む（矢印
Ｓで示す）、電荷ＱＢの転送完了と同時に元ダイオード
のポテンシャルはφＨにリセットされる。

１１）時間ｔ１でＶｃｐＶｉ″Ｍ′”レベルに戻り転送
ゲートのポテンシャルはφ・１・に上昇し非導通状態と
なる。

１１１）時間ｔｚＫなるとＶｃｐは”Ｍ”、０”レベル
−の交番をくシ返し垂直ＣＣＤは光信号電荷Ｑ５の転送
動作を開始する。この結果、ｔ２から１３までの期間に
Ｑｓは蓄積ＣＣＤ内に送り込まれる（時間ｔ３でクロッ
クパルスは交番を停止し１”あるいは”０”の状態を保
持する。また、ｔ２から１３−までの間は蓄積ＣＯＤに
も交番）くルスＶｓが印加される。

ｆＶ）　Ｑｓの蓄積領域への転送が完了すると時間ｔ４
でＶ　ｃ　ｐはＭ”レベルから若干持ち上げられ（′Ｍ
″から１”に上昇し）、その結果、転送ゲートのポテン
シャルは若干低くなりφ里となる。

■）時間ｔ５になると映像期間に入９、蓄積用ＣＯＤに
一時的にＷＪされていた光信号電荷は一列ずつ水平ＣＣ
Ｄシフトレジスタに送り込まれ、出力回路に映像信号を
得ることができる。一方、垂直ＣＣＤ用クロックパルス
Ｖｃｐはこの期間（ｔｓ〜ｔ６　）１′と”０”レベル
の間をくり返すので光タイオードの過剰゛電荷ＱＢは１
”レベルが加わった期間に転送ゲートを介して垂直ＣＣ
Ｄ内に流れ込む（矢印Ｂで示す）。さらに、この電荷は
Ｖｃｐによってドレイン１３−１あるいは１３′−１に
向けて転送されドレインに掃き出される。

Ｖ＋＞　第２フイールドにおいても前述の１）〜Ｖ）ま
での動作が行われ、過剰電荷はビレ１ンに掃き出される
。

ここで、クロックパルスＶＣＰは従来の素子駆動法にお
いて使用されるパルス波形であり比較のため記載した。

本発明の素子駆動法に用いるクロックパルスＶｃ、ｐは
４つのレベル（”）（”、”１”。

Ｍ′″、″′０”）により構成されるのに対し、ｖｃｐ
は３つのレベル（Ｈ”　ｌ’Ｉ　ｎ、０”）の３つのレ
ベルによシ構成されており、光信号電荷を垂直ＣＯＤに
読み出す期間（ｔｏ〜１１　）を除いて他の期間はすべ
て１Ｍ”と１０″ンベルの間をくシ返す。

第３図および第４図に示した構成のＣＣＤｕ撮像累子に
ふ・いては過剰な光電荷の掃き出しのために掃き出しド
レインを設けたが、特別に掃き出しドレインを設けなく
ても本発明の第５図とは異なる駆動方法によって過剰電
荷を掃き出させることができる。この場合に用いるＣＣ
Ｄ型撮課素子の構成は第２図に示した素子と全く同一の
構成で示すことができる。以丁、この場合の駆動方法に
ついて説明する。

１）例えば第１フイールドの垂直帰線期間の時間ｔｏに
おいて光ダイオードの信号電荷が高レベル電圧Ｖｎのか
かった転送ゲートを介して垂直ＣＯＤシフトレジスタ内
に取シ込まれ、垂直ＣＯＤの転送動作によシ時間ｔ３で
蓄積領域への送シ込みが完了したとする。この間（ｔｏ
＝ｔ３　）転送ゲートには低電圧ＶＬが印加されている
。

ｆｔ）ｔ４以降転送ゲートには若干高い電圧ＶＭが加わ
り、この間転送ゲートを介して垂直ＣＯＤシフトレジス
タには光ダイオードの過剰光電荷が流れ込む、時間ｔ６
でＶＭはＶＬに低下すると同時に垂直ＣＣＤ内にたまっ
た過剰光電荷が垂直ＣＣＤおよび蓄積領域を構成する蓄
積ＣＯＤの転送動作によシ水平ＣＣＤシフトレジスタに
送り込まれる。時間１７　（第１フイールドの時間ｔ６
と第２フイールドの時間ｔｏの間に存在する）で水平Ｃ
ＯＤは転送動作を開始し、過剰光電荷は出力に向けて転
送され、出力回路４を構成するリセット端子（第７図の
１８）に掃き出される（光信号電荷も検出が完了すると
次の信号電荷の入力に備えてこのリセット端子から外部
に掃き出される）。

ここで、最も一般的に使用されている出力回路を第７図
に示した。１８はリセットゲート端子、１９−１および
１９−２は電荷を電圧の形に変換−ｊるＭＯｓンースホ
ロアである。

１１１）過剰電荷の掃き出しが完了すると、第２フイー
ルドの時間ｔｏで転送ゲートに高電圧Ｖｍが加わり第２
フイールドに２いて光ダイオードにたまった光信号電荷
が垂直ＣＯＤに送り込まれ、垂直ＣＯＤの転送動作によ
り蓄積鎖酸に送９込まれる。以降転送ゲートには低電圧
Ｖｔ、が印加され第１フイールドにおける過剰電荷の垂
直ＣＣＤ内への流入が始まる。一方、垂直°帰線期間が
終ると時間ｔ５から蓄積ＣＣＤの転送動作が始まり水平
ＣＯＤを介して一列ごとに順次光信号が読み出される。

以下、前述と同じ動作が繰り返される。

本駆動法においては垂直ＣＣＤシフトレジスタに過剰電
荷全映像期間の間一時的に蓄積する必要がある（第３図
および第４図の素子を用いた駆動方法では垂直ＣＣＤ内
に流入した過剰電荷は掃き出しドレインを通して常に外
部に掃き出されるため過剰電荷を垂直ＣＣＤに一時的に
蓄積する必要はない）。したがって、本発明の駆動方法
では素子内に掃き出しドレインを設ける必要はなくなる
。

〔発明の効果〕

以上、実施例を用いて詳細に説明したように、光信号電
荷を一旦蓄積領域に送シ込んでおき、次に光ダイオード
の電荷を読出すまでの期間、終始垂１ｃｃＤシフトレジ
スタを動作させておき、かつ転送ゲートに光信号電荷を
移す期間より若干高い１”レベルパルスを印加すること
により常時転送ゲートを僅か導通状態に置き、光ダイオ
ードにたまった過剰電荷を転送ゲートを介して垂直ＣＯ
Ｄシフトレジスタ内に強制的に取り出し、この過剰電荷
を外部に掃き出すようにしたことによシ、ブルーミング
を抑制することが可能になる。

さらに、過剰電荷の掃き出しと同時に垂直ＣＯＤシフト
レジスタ内にたまる暗゛成流も掃き出されるため、ＣＣ
Ｄ型固体撮像素子の弱点の１つになっている暗電流の問
題も解消することができる。また、前述の動作では前回
の信号電荷読出しから次回の読出しまでの全期間常時掃
き出し動作を行うようにしたが、全期間ではなく一部の
期間だけ掃き出し動作を行ワようにしてもよい。この場
合は一部の期間だけ垂直ＣＯＤを動作させ、それ以外の
期間は動作させないようにする、あるいは転送ゲートに
加える若干高い″１″レベルパルスのパルス幅を短かく
する（一部の期間だけ若干高い１”レベルにする）こと
によシ簡単に実行できる。本動作により過剰電荷の全部
をすててしまうのでなく、プルーミングによる画質の低
下を招かない範囲で過剰電荷の一部を信号（映像用の信
号）として利用するごとができる。本発明は素子の構造
あるいは構成を変えることなく、駆動に使用するパルス
の変更によって実現できるので（換言すれば、素子自体
は従来の素子がそのまま使用できるので）、ビデオカメ
ラ等の価格を上げることなく極めて簡単に実現すること
ができる。

以上の説明はフレーム・インターライン型のＣＣＤ撮像
系子を例にとって行ってきたが、フレーム・インターラ
イン型と同様の構成を持つフレームトランスファ型のＣ
ＣＤ撮像素子（やはり撮像領域と蓄積領域から成る）に
本発明が適用できることは全く自明である。１だ、ＭＯ
８型撮琢素子１１Ｃかいても、元ダイオード群、転送ス
イッチ、走査用ジットレジスタ、信号出力線から成る一
撮像領域の他に該撮像領域で検出した光信号を一時的に
蓄積する蓄積領域を付加すれば、ＭＯ８型撮像素子にお
いても本発明を適用することができることは自明である
。

【図面の簡単な説明】

第１図は従来のインターライン型ＣＣＤ撮像素子の構成
を示す図、第２図はスメアを抑制するために考案された
フレーム・インターライントランスファ型のＣＣＤ撮像
素子の構成を示す図、第３１および第４図は本発明の駆
動方法を適用するフレーム・インターライントランスフ
ァ型のＣＣＤ撮像素子の例を示す図、第５図および第６
図は本発明の実施列であるところの駆動方法を示す図、
第７図は水平ＣＯＤの出力回路の例を示す図である。 １・・・充電変換素子、２・・・垂直ＣＣＤシフトレジ
スタ、３・・・水平ＣＣＤシフトレジスタ、８・・・選
択ゲート、９−Ｌ、９−Ｒ，・・・蓄積用ＣＣＤンフシ
フトスタ、１０・・・出力ゲート、１３−１．１３’−
１・・・過剰光電荷掃き出しドレイン、１３−２・・・
掃き出罰　１　図 第　２　口 第　３　図 １−／Ｌ　１３−／ ￥ｌｉ　４　図 −ＪＬ 第５図 Ｑす −２ 高　６Ｉ２］ （ａ−ラ

Claims (1)

【特許請求の範囲】
1. 同一半導体基板上に、光電変換素子群と、転送スイッチ
   と、該光電変換素子群のだくわえた光信号を運ぶ走査素
   子とから成る撮像領域と、該撮像領域で検出した光信号
   を一時的に蓄積する蓄積領域とを集積化した固体撮像素
   子において、該光電変換素子群から該走査素子に取り込
   んだ該光信号を該走査素子を動作させること釦より該蓄
   積領域に送シ込む期間は該転送スイッチに印加する電圧
   を低くして該スイッチを非導通状態に置き、該光信号の
   該蓄積領域への送シ込みを完了した時点から次に光電変
   換素子群の光信号を走査素子に取り込むまでの所定の期
   間は該転送スイッチに印加する電圧を若干高くして転送
   スイッチを若干導通状態（換言すれば完全導通状態に至
   らない導通状態）に置くことにより該光電変換素子群に
   たまった過剰な光信号を該走査素子に取シ込み、さらに
   取シ込んだ該過剰光信号を該走査素子を動作させること
   により該過剰光信号を素子外部へ掃き出すようにする（
   換言すれば該過剰光信号が映像信号に入らないようにす
   る）ことを特徴とした固体撮像素子の駆動方法。