JP2544341B2 - 固体撮像素子の駆動方法 - Google Patents
固体撮像素子の駆動方法Info
- Publication number
- JP2544341B2 JP2544341B2 JP60261101A JP26110185A JP2544341B2 JP 2544341 B2 JP2544341 B2 JP 2544341B2 JP 60261101 A JP60261101 A JP 60261101A JP 26110185 A JP26110185 A JP 26110185A JP 2544341 B2 JP2544341 B2 JP 2544341B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- horizontal
- charges
- shift register
- vertical charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、固体撮像素子に係り、特に高画質を実現す
るのに好適な駆動方法に関するものである。
るのに好適な駆動方法に関するものである。
固体撮像素子には大別してMOS方式とCCD方式がある。
MOS方式は、高飽和信号電荷量を持つが、高雑音とな
る。一方、CCD方式は低雑音であるが、低飽和信号電荷
量となる。この２方式の長所、すなわち、高飽和信号電
荷量と低雑音特性を兼ね備えた方式として、CSD（チヤ
ージ・スイプ・デバイス:Charge Sweep Device）方式が
提案された。（M.キマタ（Kimata）他；アイ・エス・エ
ス・シー・シ（ISSCC）ダイジエスト・オブ・テクニカ
ル・ペーパーズ（DIGEST OF TECHNICAL PAPERS）p10
1〜p102 1985）。第１図（ａ）はCSD方式の基本回路構
成図、第１図（ｂ）（１）〜（６）はCSD方式の動作を
示すポテンシヤル図である。
MOS方式は、高飽和信号電荷量を持つが、高雑音とな
る。一方、CCD方式は低雑音であるが、低飽和信号電荷
量となる。この２方式の長所、すなわち、高飽和信号電
荷量と低雑音特性を兼ね備えた方式として、CSD（チヤ
ージ・スイプ・デバイス:Charge Sweep Device）方式が
提案された。（M.キマタ（Kimata）他；アイ・エス・エ
ス・シー・シ（ISSCC）ダイジエスト・オブ・テクニカ
ル・ペーパーズ（DIGEST OF TECHNICAL PAPERS）p10
1〜p102 1985）。第１図（ａ）はCSD方式の基本回路構
成図、第１図（ｂ）（１）〜（６）はCSD方式の動作を
示すポテンシヤル図である。
第１図（ａ）において、１は光電変換素子（例えばホ
トダイオード）、２は垂直電荷転送素子、３は水平電荷
転送素子、４は水平電荷転送素子出力部、５は一部にホ
トゲートを有するゲート、６はCSDシフトレジスタ、７
は蓄積ゲート、８はホトゲートシフトレジスタ、９は転
送ゲート、10は垂直走査線である。
トダイオード）、２は垂直電荷転送素子、３は水平電荷
転送素子、４は水平電荷転送素子出力部、５は一部にホ
トゲートを有するゲート、６はCSDシフトレジスタ、７
は蓄積ゲート、８はホトゲートシフトレジスタ、９は転
送ゲート、10は垂直走査線である。
以下、第１図（ｂ）を用い本素子の動作を説明する。
まず垂直電荷転送素子のすべてのゲートの電位が高くな
り、垂直電荷転送素子内に大きなポテンシヤル井戸が形
成される。この状態でホトゲートシフトレジスタにより
選択された１つの転送ゲートがオン（ON）されて、１つ
のホトダイオードの信号を垂直電荷転送素子に読み出す
（第１図（ｂ）（１））。この後、CSDシフトレジスタ
より与えられたクロツクにより垂直電荷転送素子のゲー
ト電位が第１図（ｂ）の左側から順に低くなり、信号電
荷はポテンシヤルの壁の移動に伴つて空間的に拡がりな
がら右の方向へ移動する。この間水平電荷転送素子は読
み出し動作を続けている。（第１図（ｂ）（２）（３）
（４））以上の掃きよせ動作によつて信号電荷は蓄積ゲ
ートに集められる（第１図（ｂ）（５））。水平帰線期
間に転送ゲートの電位が高く、蓄積ゲートの電位が低く
なることにより信号電荷は蓄積ゲートから、水平電荷転
送素子へ転送される。（第１図（ｂ）（６））。
まず垂直電荷転送素子のすべてのゲートの電位が高くな
り、垂直電荷転送素子内に大きなポテンシヤル井戸が形
成される。この状態でホトゲートシフトレジスタにより
選択された１つの転送ゲートがオン（ON）されて、１つ
のホトダイオードの信号を垂直電荷転送素子に読み出す
（第１図（ｂ）（１））。この後、CSDシフトレジスタ
より与えられたクロツクにより垂直電荷転送素子のゲー
ト電位が第１図（ｂ）の左側から順に低くなり、信号電
荷はポテンシヤルの壁の移動に伴つて空間的に拡がりな
がら右の方向へ移動する。この間水平電荷転送素子は読
み出し動作を続けている。（第１図（ｂ）（２）（３）
（４））以上の掃きよせ動作によつて信号電荷は蓄積ゲ
ートに集められる（第１図（ｂ）（５））。水平帰線期
間に転送ゲートの電位が高く、蓄積ゲートの電位が低く
なることにより信号電荷は蓄積ゲートから、水平電荷転
送素子へ転送される。（第１図（ｂ）（６））。
さて、全ての固体撮像素子には明るい被写体を写した
ときに、再生画の上下に白く尾を引く垂直スメア現象が
生じ、高照度における画質劣化の要因となる。あらゆる
被写体条件において、この垂直スメアを低減させる方法
として、小沢他、1984年テレビジヨン学会全国大会予稿
集３−15,pp67〜pp68に記載のスメア作動方式がある。
ときに、再生画の上下に白く尾を引く垂直スメア現象が
生じ、高照度における画質劣化の要因となる。あらゆる
被写体条件において、この垂直スメアを低減させる方法
として、小沢他、1984年テレビジヨン学会全国大会予稿
集３−15,pp67〜pp68に記載のスメア作動方式がある。
この方法は、先ず、垂直スメアのみを読出して、次に
垂直スメアの重畳された信号電荷を読出し、その２つの
差動をとることにより、信号電荷だけを出力するもので
ある。本法をCSD方式において実現する場合には、掃き
よせ動作を一水平走査期間内に２回行なえば良い。とこ
ろが、この方法では、ホトゲートの選択を水平走査期間
中に行なわなければならない。その結果、選択パルスが
映像信号に飛び込み雑音となるため画質の著しい低下を
まねく。
垂直スメアの重畳された信号電荷を読出し、その２つの
差動をとることにより、信号電荷だけを出力するもので
ある。本法をCSD方式において実現する場合には、掃き
よせ動作を一水平走査期間内に２回行なえば良い。とこ
ろが、この方法では、ホトゲートの選択を水平走査期間
中に行なわなければならない。その結果、選択パルスが
映像信号に飛び込み雑音となるため画質の著しい低下を
まねく。
一方、フイールド残像のない、かつ解像度の高い高画
質の単板カラー撮像素子を実現する方法として、N.コイ
ケ（Koike）他,1979アイ・エス・エス・シーシー・ダイ
ジエスト（ISSCC Digest）pp1933〜に記載されているイ
ンターレース走査を行う垂直２画素同時読出し方式があ
る。
質の単板カラー撮像素子を実現する方法として、N.コイ
ケ（Koike）他,1979アイ・エス・エス・シーシー・ダイ
ジエスト（ISSCC Digest）pp1933〜に記載されているイ
ンターレース走査を行う垂直２画素同時読出し方式があ
る。
この方法は、あるフイールドの一走査期間に、例え
ば、ｎ行とｎ＋１行の２行の信号電荷を読出し、次のフ
イールドの一水平走査期間にｎ−１行とｎ行の２行の信
号電荷を読出すものである。
ば、ｎ行とｎ＋１行の２行の信号電荷を読出し、次のフ
イールドの一水平走査期間にｎ−１行とｎ行の２行の信
号電荷を読出すものである。
本法をCSD方式において実現する場合にも、同様に、
ホトゲートの選択パルスが映像信号に飛び込み、画質の
著しい低下をまねく。すなわち、CSD方式において、複
数個の信号電荷を読み出す場合には、必ず映像信号期間
中にパルスが飛び込み、画質を劣化させるという問題が
ある。
ホトゲートの選択パルスが映像信号に飛び込み、画質の
著しい低下をまねく。すなわち、CSD方式において、複
数個の信号電荷を読み出す場合には、必ず映像信号期間
中にパルスが飛び込み、画質を劣化させるという問題が
ある。
本発明の目的は、CSD方式の回路構成を持つ撮像素子
において、映像信号へのパルスの飛び込みなく複数個の
信号（少なくとも１個の信号電荷を含む複数個の電荷）
を送る駆動方法を実現し、低スメア、高画質な固体撮像
素子を提供することにある。
において、映像信号へのパルスの飛び込みなく複数個の
信号（少なくとも１個の信号電荷を含む複数個の電荷）
を送る駆動方法を実現し、低スメア、高画質な固体撮像
素子を提供することにある。
上記目的を達成するために、本発明においては、以下
の様な駆動方法を考える。
の様な駆動方法を考える。
CSDシフトレジスタは水平帰線期間内にだけシフト
動作させる。また、ホトゲートシフトレジスタにより選
択された光電変換素子群の一水平行への選択パルスの入
力回路からの選択パルスの入力を水平帰線期間内のみ行
って光電変換素子群の信号電荷を垂直電荷転送素子へ読
み出す。
動作させる。また、ホトゲートシフトレジスタにより選
択された光電変換素子群の一水平行への選択パルスの入
力回路からの選択パルスの入力を水平帰線期間内のみ行
って光電変換素子群の信号電荷を垂直電荷転送素子へ読
み出す。
垂直電荷素子内に複数個の信号を送るための複数個
の分離された電位井戸を形成する。
の分離された電位井戸を形成する。
上記の分離された電位井戸の各々に異なる信号電荷
をホトダイオードより送り込むために、ホトゲートの選
択を行ごとに異なるタイミングで行なう。
をホトダイオードより送り込むために、ホトゲートの選
択を行ごとに異なるタイミングで行なう。
以下、本発明の一実施例を図面により説明する。
先ず始めに、本発明の第一の実施例を第２図〜第５図
に示す。
に示す。
第２図は固体撮像素子の回路構成図、第３図は第２図
の素子の駆動パルスのタイミング図、第３図は第２図の
タイミングにおける垂直電荷転送素子内の各信号電荷の
存在する位置を示す図である。なお、説明を簡単化する
ため、第２図には３×３のホトダイオード・マトリツク
スのみを示す。
の素子の駆動パルスのタイミング図、第３図は第２図の
タイミングにおける垂直電荷転送素子内の各信号電荷の
存在する位置を示す図である。なお、説明を簡単化する
ため、第２図には３×３のホトダイオード・マトリツク
スのみを示す。
第２図において、21,22はスメア電荷を素子外部に押
出すための掃出しゲート、そのドレイン、23はホトゲー
トシフトレジスタ８からの出力パルスに同期し、２画素
同時読出しに必要な行選択を行うインターレース回路、
３−１〜３−３は第１〜第３の水平電荷転送素子であ
り、それぞれ第１の信号、第２の信号、スメア信号を読
出すためのもの、４−１〜４−３は第１〜第３の水平電
荷転送素子の各出力部、９−１〜９−３は第１〜第３の
転送ゲートであり、それぞれ垂直電荷転送素子２と第１
の水平電荷転送素子３−１間、第１と第２の水平電荷転
送素子３−1,3−２間、第２と第３の水平電荷転送素子
３−2,3−３間を開閉する。５−1,5−２はそれぞれ垂直
電荷転送素子の一転送段を形成する転送領域と蓄積領域
で、蓄積領域部の方が転送領域に比し信号電荷に対する
ポランシヤルが低くなつている。５−1,5−２はホトダ
イオード１つに対し１段設けられる。５−３はホトゲー
トである。５−１〜５−３は第１図におけるゲート５に
対応している。本構成では第１図に比し、電荷の存在す
る領域を小さくできるため転送効率を向上できるという
利点がある。10−２はインターレース回路８からの出力
を同一行のホトゲート５−３に送る垂直ゲート線、10−
１はCSDシフトレジスタ６からの出力を垂直電荷転送素
子２の各転送段に送る垂直走査線である。10−１と10−
２は第１図における垂直走査線10に対応しており、第１
図と同様な構成にしても良い。
出すための掃出しゲート、そのドレイン、23はホトゲー
トシフトレジスタ８からの出力パルスに同期し、２画素
同時読出しに必要な行選択を行うインターレース回路、
３−１〜３−３は第１〜第３の水平電荷転送素子であ
り、それぞれ第１の信号、第２の信号、スメア信号を読
出すためのもの、４−１〜４−３は第１〜第３の水平電
荷転送素子の各出力部、９−１〜９−３は第１〜第３の
転送ゲートであり、それぞれ垂直電荷転送素子２と第１
の水平電荷転送素子３−１間、第１と第２の水平電荷転
送素子３−1,3−２間、第２と第３の水平電荷転送素子
３−2,3−３間を開閉する。５−1,5−２はそれぞれ垂直
電荷転送素子の一転送段を形成する転送領域と蓄積領域
で、蓄積領域部の方が転送領域に比し信号電荷に対する
ポランシヤルが低くなつている。５−1,5−２はホトダ
イオード１つに対し１段設けられる。５−３はホトゲー
トである。５−１〜５−３は第１図におけるゲート５に
対応している。本構成では第１図に比し、電荷の存在す
る領域を小さくできるため転送効率を向上できるという
利点がある。10−２はインターレース回路８からの出力
を同一行のホトゲート５−３に送る垂直ゲート線、10−
１はCSDシフトレジスタ６からの出力を垂直電荷転送素
子２の各転送段に送る垂直走査線である。10−１と10−
２は第１図における垂直走査線10に対応しており、第１
図と同様な構成にしても良い。
図中１は第１図と同様のホトダイオードである。ま
た、CSDシフトレジスタは、例えば２相シフトレジスタ
により構成する。
た、CSDシフトレジスタは、例えば２相シフトレジスタ
により構成する。
第３図においてHBLは水平帰線期間を示すブランキン
グパルス、V1,V2はCSDシフトレジスタを駆動する２相パ
ルス、VinはCSDシフトレジスタへの入力パルス、Vp1n,V
p2nは、ホトゲートシフトレジスタとインターレース回
路の働きにより垂直ゲート線にかけられる電位で各水平
走査期間においてタイミングが異なる。ここで、サフイ
ツクスｎは垂直帰線期間の次の水平走査期間を１番目と
したときの水平走査期間の番号を示す。また、VT1は転
送ゲート９−１の電位、VSGは掃き出しゲートにかけら
れる電位を示す。
グパルス、V1,V2はCSDシフトレジスタを駆動する２相パ
ルス、VinはCSDシフトレジスタへの入力パルス、Vp1n,V
p2nは、ホトゲートシフトレジスタとインターレース回
路の働きにより垂直ゲート線にかけられる電位で各水平
走査期間においてタイミングが異なる。ここで、サフイ
ツクスｎは垂直帰線期間の次の水平走査期間を１番目と
したときの水平走査期間の番号を示す。また、VT1は転
送ゲート９−１の電位、VSGは掃き出しゲートにかけら
れる電位を示す。
第４図において、１つの区切りが垂直電荷転送素子の
蓄積領域と転送領域からなる一転送段を示し、水平電荷
転送回路に最も近い転送段を第１番目として番号をつけ
ている。また黒部は垂直走査線の電位が低い電圧となり
電荷を運ぶ電位井戸を分離している転送段を示す。ま
た、qSGは掃し出しゲートを経て素子外部に掃き出され
るスメア電荷、qSは水平電荷転送素子より単独に読み出
されるスメア電荷、Q1は第１の信号電荷、Q2は第２の信
号電荷を示す。
蓄積領域と転送領域からなる一転送段を示し、水平電荷
転送回路に最も近い転送段を第１番目として番号をつけ
ている。また黒部は垂直走査線の電位が低い電圧となり
電荷を運ぶ電位井戸を分離している転送段を示す。ま
た、qSGは掃し出しゲートを経て素子外部に掃き出され
るスメア電荷、qSは水平電荷転送素子より単独に読み出
されるスメア電荷、Q1は第１の信号電荷、Q2は第２の信
号電荷を示す。
CSDシフトレジスタの動作中にCSDシフトレジスタに入
力パルスVinを入れると、CSDシフトレジスタの動作によ
り垂直走査線の電位が順に低くなり、垂直電荷転送素子
のゲート電位が水平CCDから最も遠い部分から低くなつ
て行く。本発明では入力パルスVinをある時間間隔を置
いて入力することにより、垂直電荷転送素子内に分離さ
れた電位井戸を形成し、移動させる。この電位井戸にホ
トゲートシフトレジスタの働きによりホトゲートより信
号電気を選択的に送り込むことにより信号読み出しを行
なう。
力パルスVinを入れると、CSDシフトレジスタの動作によ
り垂直走査線の電位が順に低くなり、垂直電荷転送素子
のゲート電位が水平CCDから最も遠い部分から低くなつ
て行く。本発明では入力パルスVinをある時間間隔を置
いて入力することにより、垂直電荷転送素子内に分離さ
れた電位井戸を形成し、移動させる。この電位井戸にホ
トゲートシフトレジスタの働きによりホトゲートより信
号電気を選択的に送り込むことにより信号読み出しを行
なう。
以下、本発明の動作を順を追つて説明する。
前回の垂直走査期間終了時には、全ホトダイオードの
信号電荷読み出しが終了し、垂直電荷転送素子内にはス
メア電荷だけが存在する状態となる。また、m1＋1,m2＋
1,m3＋1,m4＋１のCSDシフトレジスタのシフトごとに入
力パルスVinを入力すると、垂直電荷転送素子内には、
例えば、第４図（ａ）に示すような電位井戸が形成され
る。すなわち、m1,m2,m3,m4の転送段にわたつて形成さ
れる４個の電位井戸が、Ｍ（Ｍ＝m1＋m2＋m3＋m4＋４）
コの周期で、垂直電荷転送素子内に形成される。
信号電荷読み出しが終了し、垂直電荷転送素子内にはス
メア電荷だけが存在する状態となる。また、m1＋1,m2＋
1,m3＋1,m4＋１のCSDシフトレジスタのシフトごとに入
力パルスVinを入力すると、垂直電荷転送素子内には、
例えば、第４図（ａ）に示すような電位井戸が形成され
る。すなわち、m1,m2,m3,m4の転送段にわたつて形成さ
れる４個の電位井戸が、Ｍ（Ｍ＝m1＋m2＋m3＋m4＋４）
コの周期で、垂直電荷転送素子内に形成される。
垂直走査期間に入ると、第１の水平走査が始まり、第
１行目と第２行目の信号電荷が出力される。第１の水平
帰線期間のCSDシフトレジスタの開始時刻（第３図ｔ＝t
1）に、第４図（ａ）の位置にポテンシヤル井戸と各電
荷が存在するとする。
１行目と第２行目の信号電荷が出力される。第１の水平
帰線期間のCSDシフトレジスタの開始時刻（第３図ｔ＝t
1）に、第４図（ａ）の位置にポテンシヤル井戸と各電
荷が存在するとする。
この状態から、CSDシフトレジスタが動作し、垂直電
荷転送素子内を電荷が転送される。まず、掃き出しゲー
トの電圧が高くなり、掃き出しゲートが開いた状態で、
CSDシフトレジスタがm1＋１コシフトし、スメア電荷PS0
が掃き出しドレインを介して素子外部に掃き出される。
（第３図時刻ｔ＝t1〜t2）このスメア掃き出し終了時
（第３図時刻ｔ＝t2）にはポテンシヤル井戸は図４
（ｂ）に示す位置に存在する。
荷転送素子内を電荷が転送される。まず、掃き出しゲー
トの電圧が高くなり、掃き出しゲートが開いた状態で、
CSDシフトレジスタがm1＋１コシフトし、スメア電荷PS0
が掃き出しドレインを介して素子外部に掃き出される。
（第３図時刻ｔ＝t1〜t2）このスメア掃き出し終了時
（第３図時刻ｔ＝t2）にはポテンシヤル井戸は図４
（ｂ）に示す位置に存在する。
さらに、CSDシフトレジスタがm2＋１シフトするとと
もに第１の転送ゲートが開きスメア電荷が第１の水平電
荷転送素子に読み込まれる。このスメア電荷の読み出し
後（第３図時刻ｔ＝t3）には、電荷は第４図（ｃ）に示
す位置に存在する。この時刻に、第１行目の信号電荷を
転送する電位井戸が第１行目のホトダイオードの隣りに
形成されている。そこでホトゲート走査回路により選択
されている第１行目の垂直ゲート線に高い電圧がかか
り、第１行目のホトダイオードから、垂直電荷転送回路
に信号電荷が送られる。
もに第１の転送ゲートが開きスメア電荷が第１の水平電
荷転送素子に読み込まれる。このスメア電荷の読み出し
後（第３図時刻ｔ＝t3）には、電荷は第４図（ｃ）に示
す位置に存在する。この時刻に、第１行目の信号電荷を
転送する電位井戸が第１行目のホトダイオードの隣りに
形成されている。そこでホトゲート走査回路により選択
されている第１行目の垂直ゲート線に高い電圧がかか
り、第１行目のホトダイオードから、垂直電荷転送回路
に信号電荷が送られる。
その後、CSDシフトレジスタがm3＋１シフトするとと
もに、第１の転送ゲートの電圧が再び開き、信号電荷QA
が第１の水平電荷転送素子に読み込まれる。この動作が
起きる前に、スメア電荷は第１の水平電荷転送素子より
第２の水平電荷転送素子に転送される。また、この動作
の終了するCSDシフトレジスタの１シフト周期前に、第
２行目の信号電荷を転送する電位井戸が、第２行目のホ
トダイオードの隣りに形成されている。そこで、ホトゲ
ートシフトレジスタにより選択されている第２行目の垂
直ゲート線に高い電圧がかかり第２行目のホトダイオー
ドから垂直電荷転送素子に信号電荷が送られる。（第３
図ｔ＝t4）一方、この第１の信号電荷読み出し後（第３
図ｔ＝t5）にはポテンシヤル井戸は図４（ｄ）に示す位
置に存在する。
もに、第１の転送ゲートの電圧が再び開き、信号電荷QA
が第１の水平電荷転送素子に読み込まれる。この動作が
起きる前に、スメア電荷は第１の水平電荷転送素子より
第２の水平電荷転送素子に転送される。また、この動作
の終了するCSDシフトレジスタの１シフト周期前に、第
２行目の信号電荷を転送する電位井戸が、第２行目のホ
トダイオードの隣りに形成されている。そこで、ホトゲ
ートシフトレジスタにより選択されている第２行目の垂
直ゲート線に高い電圧がかかり第２行目のホトダイオー
ドから垂直電荷転送素子に信号電荷が送られる。（第３
図ｔ＝t4）一方、この第１の信号電荷読み出し後（第３
図ｔ＝t5）にはポテンシヤル井戸は図４（ｄ）に示す位
置に存在する。
その後CSDシフトレジスタがm4＋１シフトするととも
に第１の転送ゲートの電位が再び開き、信号電荷QBが第
１の水平電荷転送素子に読み込まれる。この動作が起き
る前に、スメア電荷は第２の水平電荷転送素子より第３
の水平電荷転送素子に、信号電荷QAは、第１の水平電荷
転送素子より第３の水平電荷転送素子に転送される。こ
の第２の信号電荷読み出し後（第３図ｔ＝t6）には、ポ
テンシヤル井戸は図４（ａ）に示す位置に存在する。
に第１の転送ゲートの電位が再び開き、信号電荷QBが第
１の水平電荷転送素子に読み込まれる。この動作が起き
る前に、スメア電荷は第２の水平電荷転送素子より第３
の水平電荷転送素子に、信号電荷QAは、第１の水平電荷
転送素子より第３の水平電荷転送素子に転送される。こ
の第２の信号電荷読み出し後（第３図ｔ＝t6）には、ポ
テンシヤル井戸は図４（ａ）に示す位置に存在する。
この後に、水平電荷転送素子が動作し、１つのスメア
電荷と２信号QA,QBが同時に読み出される。以下同様に
一水平走査期間に１つのスメア電荷と２個の信号電荷が
読み出される。
電荷と２信号QA,QBが同時に読み出される。以下同様に
一水平走査期間に１つのスメア電荷と２個の信号電荷が
読み出される。
さて、以上の動作をパルスの位相を複雑化することな
くくり返し行なうためには、一水平帰線期間中のCSDシ
フトレジスタの転送段数Ｍ′は、式（１）を満す必要が
ある。
くくり返し行なうためには、一水平帰線期間中のCSDシ
フトレジスタの転送段数Ｍ′は、式（１）を満す必要が
ある。
Ｍ′＝m1＋m2＋m3＋m4＋４ ……（１） この条件により、各水平帰線期間のCSDシフトレジス
タ開始時のポテンシヤル井戸の位置を常に第４図（ａ）
に示すようにすることができる。
タ開始時のポテンシヤル井戸の位置を常に第４図（ａ）
に示すようにすることができる。
また、本駆動法を取る場合には、信号電荷を転送する
電位井戸が形成されている時にホトダイオードから信号
電荷を垂直電荷転送素子に転送する必要がある。このた
めに、垂直ゲート線にかかる電圧は、各水平走査線ごと
にCSDシフトレジスタのシフト周期の２倍ずつ位相を早
くする。このように、ホトダイオードの行選択を行なう
Vp1,Vp2は位相が早くなつて行くが、CSDシフトレジスタ
は水平帰線期間内においてのみシフト動作をしているの
で、この行選択パルスを走査期間中に入力する必要はな
い。
電位井戸が形成されている時にホトダイオードから信号
電荷を垂直電荷転送素子に転送する必要がある。このた
めに、垂直ゲート線にかかる電圧は、各水平走査線ごと
にCSDシフトレジスタのシフト周期の２倍ずつ位相を早
くする。このように、ホトダイオードの行選択を行なう
Vp1,Vp2は位相が早くなつて行くが、CSDシフトレジスタ
は水平帰線期間内においてのみシフト動作をしているの
で、この行選択パルスを走査期間中に入力する必要はな
い。
本発明の他の実施例を第５図の固体撮像素子の回路構
成図を示す。本実施例においては、垂直電荷伝送素子は
外部クロツクＶ′1,V′２により直接駆動される。垂直
電荷転送素子内には、このクロツクの高低により分離さ
れた電位井戸が形成される。この点以外の本素子の動作
は、第２図と同様である。
成図を示す。本実施例においては、垂直電荷伝送素子は
外部クロツクＶ′1,V′２により直接駆動される。垂直
電荷転送素子内には、このクロツクの高低により分離さ
れた電位井戸が形成される。この点以外の本素子の動作
は、第２図と同様である。
第６図に本発明の別の実施例の回路構成図を示す。本
実施例においては、垂直電荷転送素子と水平電荷転送素
子の間に複数個の蓄積ゲート61,62,63が設けられ、垂直
電荷転送素子より水平電荷転送素子への電荷転送のバツ
フア領域を形成している。この蓄積ゲートは一水平走査
期間に同時に読み出される電荷の個数以上であればいく
つでもよい。本素子を動作も第２図と同様である。
実施例においては、垂直電荷転送素子と水平電荷転送素
子の間に複数個の蓄積ゲート61,62,63が設けられ、垂直
電荷転送素子より水平電荷転送素子への電荷転送のバツ
フア領域を形成している。この蓄積ゲートは一水平走査
期間に同時に読み出される電荷の個数以上であればいく
つでもよい。本素子を動作も第２図と同様である。
以上述べた様に、本発明の駆動法によれば（CSD方式
の回路構成を持つ素子において複数個の信号を選ぶ場合
にもパルスの飛び込みは原理的に存在せず、高画質の再
生画像を得ることができる。
の回路構成を持つ素子において複数個の信号を選ぶ場合
にもパルスの飛び込みは原理的に存在せず、高画質の再
生画像を得ることができる。
なお、本実施例においては、４個の電荷を送る場合を
示したが、２個以上（例えば、信号電荷２個、あるいは
信号電荷１個とスメア電荷）であれば、本発明の効果は
得られる。また、CSD走査回路は実施例では水平帰線期
間中に連続動作をしているが、中途で止まつても本発明
の効果は変わらない。
示したが、２個以上（例えば、信号電荷２個、あるいは
信号電荷１個とスメア電荷）であれば、本発明の効果は
得られる。また、CSD走査回路は実施例では水平帰線期
間中に連続動作をしているが、中途で止まつても本発明
の効果は変わらない。
本発明によれば、CSD方式の回路構成を持つ撮像素子
において、映像信号へのパルスの飛び込みがなく複数個
の信号電荷を送ることができるので、低スメア，高画質
の固体撮像素子を実現することができる。
において、映像信号へのパルスの飛び込みがなく複数個
の信号電荷を送ることができるので、低スメア，高画質
の固体撮像素子を実現することができる。
第１図（ａ）は従来の固体撮像素子の回路構成図、第１
図（ｂ）はCSDチヤネルのポテンシヤル図、第２図，第
５図，第６図は、本発明の一実施例を示す固体撮像素子
の回路構成図、第３図は駆動パルスのタイミング図、第
４図は垂直電荷転送素子内の電位井戸の位置を示す図で
ある。 １……ホトダイオード、２……垂直電荷転送素子、3,3
−１〜３−３……水平電荷転送素子、4,4−１〜14−３
……出力部、5,5−３……ホトゲート、６……CSDシフト
レジスタ、８……ホトゲートシフトレジスタ、9,9−１
〜９−３……転送ゲート、５−２……蓄積領域、５−１
……転送領域、21……スメア掃出しゲート、22……スメ
ア掃出しドレイン、23……インターレース回路。
図（ｂ）はCSDチヤネルのポテンシヤル図、第２図，第
５図，第６図は、本発明の一実施例を示す固体撮像素子
の回路構成図、第３図は駆動パルスのタイミング図、第
４図は垂直電荷転送素子内の電位井戸の位置を示す図で
ある。 １……ホトダイオード、２……垂直電荷転送素子、3,3
−１〜３−３……水平電荷転送素子、4,4−１〜14−３
……出力部、5,5−３……ホトゲート、６……CSDシフト
レジスタ、８……ホトゲートシフトレジスタ、9,9−１
〜９−３……転送ゲート、５−２……蓄積領域、５−１
……転送領域、21……スメア掃出しゲート、22……スメ
ア掃出しドレイン、23……インターレース回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 秋元 肇 国分寺市東恋ヶ窪１丁目280番地 株式 会社日立製作所中央研究所内 (56)参考文献 特開 昭61−157188（ＪＰ，Ａ)
Claims (3)
- 【請求項１】二次元状に配置された光電変換素子群と、
該光電変換素子群からの信号電荷を垂直方向に転送する
複数の転送段を有する垂直電荷転送素子と、前記光電変
換素子群の信号電荷を一水平行ずつ前記垂直電荷転送素
子に選択的に読み出すための行選択を行なうホスゲート
シフトレジスタと、該ホトゲートシフトレジスタにより
選択された前記一水平行への信号電荷読出しのための選
択パルスの入力回路と、前記垂直電荷転送素子の各転送
段に電荷転送のためのパルス列を順次送出するシフトレ
ジスタと、前記垂直電荷転送素子からの信号電荷を出力
するための水平転送手段とを備え、一水平走査期間内に
少なくとも１個の信号電荷を含む複数個の電荷を前記垂
直電荷転送素子から前記水平転送手段へ送る固体撮像素
子の駆動方法において、前記シフトレジスタを水平帰線
期間内のみシフト動作させ、かつ前記ホトゲートシフト
レジスタにより選択された前記光電変換素子群の一水平
行への前記選択パルスの入力を水平帰線期間内のみ行っ
て前記光電変換素子群の前記複数個の電荷を前記垂直電
荷転送素子へ読み出すことを特徴とする固体撮像素子の
駆動方法。 - 【請求項２】前記一水平走査期間内での前記複数個の電
荷の前記垂直電荷転送素子から前記水平転送手段への送
りは、前記シフトレジスタから送出されるパルス列で、
前記垂直電荷転送素子内に複数個の分離された電位井戸
を形成して行うことを特徴とする特許請求の範囲第１項
記載の固体撮像素子の駆動方法。 - 【請求項３】前記複数個の電荷は複数組あり、前記複数
個の分離された電位井戸は複数組あることを特徴とする
特許請求の範囲第２項記載の固体撮像素子の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60261101A JP2544341B2 (ja) | 1985-11-22 | 1985-11-22 | 固体撮像素子の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60261101A JP2544341B2 (ja) | 1985-11-22 | 1985-11-22 | 固体撮像素子の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62122383A JPS62122383A (ja) | 1987-06-03 |
| JP2544341B2 true JP2544341B2 (ja) | 1996-10-16 |
Family
ID=17357091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60261101A Expired - Fee Related JP2544341B2 (ja) | 1985-11-22 | 1985-11-22 | 固体撮像素子の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2544341B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4661854A (en) * | 1985-12-26 | 1987-04-28 | Rca Corporation | Transfer smear reduction for charge sweep device imagers |
| JP2605728B2 (ja) * | 1987-08-25 | 1997-04-30 | ソニー株式会社 | 固体撮像装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61157188A (ja) * | 1984-12-28 | 1986-07-16 | Matsushita Electronics Corp | 固体撮像装置 |
-
1985
- 1985-11-22 JP JP60261101A patent/JP2544341B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62122383A (ja) | 1987-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4837630A (en) | Solid-state imaging apparatus with a plurality of CCD storage sections | |
| EP0346102A2 (en) | Solid state image sensing device | |
| US5287192A (en) | Solid-state imager for use with two different TV systems | |
| US5801850A (en) | Linear sensor having a plurality of sensor rows | |
| JPH04262679A (ja) | 固体撮像素子の駆動方法 | |
| JP3038539B2 (ja) | カラー線形ｃｃｄ映像デバイス及びその駆動方法 | |
| JPH05344425A (ja) | Ｃｃｄ映像素子 | |
| US20070085924A1 (en) | Control circuit for reading out signal charges from main and subsidiary pixels of a solid-state image sensor separately from each other in interlace scanning | |
| JP3102557B2 (ja) | 固体撮像素子およびその駆動方法 | |
| US4675887A (en) | Solid state imaging device and method with row-by-row charge transfer | |
| JP2544341B2 (ja) | 固体撮像素子の駆動方法 | |
| JPH10285467A (ja) | 撮像装置 | |
| JPH0474911B2 (ja) | ||
| JP2658443B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2513177B2 (ja) | 固体撮像素子 | |
| JPS6397078A (ja) | 固体撮像素子の読出し方法 | |
| JPH0514816A (ja) | 固体撮像装置およびその駆動方法 | |
| JPS59122085A (ja) | 固体撮像素子 | |
| JPH09298755A (ja) | 固体撮像素子 | |
| JP2557798B2 (ja) | 撮像装置用線形カラー電荷結合素子 | |
| JPS60203076A (ja) | 固体撮像素子の駆動方法 | |
| JP3485745B2 (ja) | 固体撮像装置 | |
| JPH10200819A (ja) | 固体撮像装置およびその駆動方法並びにカメラ | |
| JP2585522B2 (ja) | 固体撮像装置 | |
| JPH0771232B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |