JPH0621428A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH0621428A JPH0621428A JP4172266A JP17226692A JPH0621428A JP H0621428 A JPH0621428 A JP H0621428A JP 4172266 A JP4172266 A JP 4172266A JP 17226692 A JP17226692 A JP 17226692A JP H0621428 A JPH0621428 A JP H0621428A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transfer
- pixel
- solid
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 画素の開口率、量子効率を向上でき、暗電流
の蓄積時間を半分にでき、高感度、高Ｓ／Ｎ、高解像
度、高ダイナミックレンジの固体撮像装置を提案する。 【構成】 半導体基板上に配列された光電荷を蓄積する
ための複数個のセルが形成され、個々のセルが蓄積領域
と第１のＭＯＳ電極１０５と水平方向に転送路が形成さ
れた第２のＭＯＳ電極１０６とを具備する固体撮像素子
であって、前記第１のＭＯＳ電極１０５の下のポテンシ
ャルが前記複数個の蓄積領域のポテンシャルよりも低く
なるように第１の電極１０５の電位を設定し、選択され
た第２のＭＯＳ電極１０６を転送周波数で駆動すること
により、上記選択された水平行の画素の電荷を水平方向
に転送する。
の蓄積時間を半分にでき、高感度、高Ｓ／Ｎ、高解像
度、高ダイナミックレンジの固体撮像装置を提案する。 【構成】 半導体基板上に配列された光電荷を蓄積する
ための複数個のセルが形成され、個々のセルが蓄積領域
と第１のＭＯＳ電極１０５と水平方向に転送路が形成さ
れた第２のＭＯＳ電極１０６とを具備する固体撮像素子
であって、前記第１のＭＯＳ電極１０５の下のポテンシ
ャルが前記複数個の蓄積領域のポテンシャルよりも低く
なるように第１の電極１０５の電位を設定し、選択され
た第２のＭＯＳ電極１０６を転送周波数で駆動すること
により、上記選択された水平行の画素の電荷を水平方向
に転送する。
Description
【０００１】
【産業上の利用分野】本発明は例えばＣＣＤ等の固体撮
像素子に関するものである。
像素子に関するものである。
【０００２】
【従来の技術】従来の電荷転送型の固体撮像素子の中で
も、電荷結合素子（以降、ＣＣＤと記す）は、近年急速
な開発が進められ、アナログ遅延線や固体撮像装置への
応用が実用化されている。図１４はＣＣＤによる電荷転
送の原理を説明するための図である。転送電荷としては
電子である。同図の（ａ）において、１００はＮ型の半
導体基板、１０１はＰウェル、１０２は電子の転送路と
なる不純物濃度の薄いＮ-層、１０３は電子に対してポ
テンシャルバリアとなる不純物拡散層、１０４はシリコ
ン酸化膜などの絶縁膜、１０５は多結晶シリコンなどで
形成される第１の転送電極、１０６はやはり多結晶シリ
コンなどで形成される第２の転送電極である。φ1は電
極１０５に印加される電位、φ2は電極１０６に印加さ
れる電位である。
も、電荷結合素子（以降、ＣＣＤと記す）は、近年急速
な開発が進められ、アナログ遅延線や固体撮像装置への
応用が実用化されている。図１４はＣＣＤによる電荷転
送の原理を説明するための図である。転送電荷としては
電子である。同図の（ａ）において、１００はＮ型の半
導体基板、１０１はＰウェル、１０２は電子の転送路と
なる不純物濃度の薄いＮ-層、１０３は電子に対してポ
テンシャルバリアとなる不純物拡散層、１０４はシリコ
ン酸化膜などの絶縁膜、１０５は多結晶シリコンなどで
形成される第１の転送電極、１０６はやはり多結晶シリ
コンなどで形成される第２の転送電極である。φ1は電
極１０５に印加される電位、φ2は電極１０６に印加さ
れる電位である。
【０００３】図１４の（ｂ），（ｃ），（ｄ）は、電子
が転送される様子を表わすポテンシャル図であり、
（ｂ）ではφ1 を高い電圧とし、φ2 を低い電圧とした
場合の電子の振る舞いを示し、（ｃ）及び（ｄ）では、
（ｂ）の状態からφ1 を低い電圧、φ2を高い電圧とし
た時の電子の振る舞いを示す。（ｂ）の状態では、φ1
に接続する第１の転送電極１０５下に転送電子がいる様
子を示す。（ｃ）及び（ｄ）では、転送電子がφ2に対
する第１の転送電極下のチャンネル部に移る様子が示さ
れている。
が転送される様子を表わすポテンシャル図であり、
（ｂ）ではφ1 を高い電圧とし、φ2 を低い電圧とした
場合の電子の振る舞いを示し、（ｃ）及び（ｄ）では、
（ｂ）の状態からφ1 を低い電圧、φ2を高い電圧とし
た時の電子の振る舞いを示す。（ｂ）の状態では、φ1
に接続する第１の転送電極１０５下に転送電子がいる様
子を示す。（ｃ）及び（ｄ）では、転送電子がφ2に対
する第１の転送電極下のチャンネル部に移る様子が示さ
れている。
【０００４】ＣＣＤは主として固体撮像素子に応用さ
れ、その低雑音という特徴のために、固体撮像素子の中
でも主流となっている。図１５はこのようなＣＣＤ固体
撮像素子のうち、インターライン（ＩＬ）型ＣＣＤの構
造を表わす図であり、同図において、１１１は光照射に
よって発生した電子を蓄積するために各画素に形成され
たフォトダイオード、１１２は各画素に蓄積された電子
を転送するための垂直ＣＣＤレジスタ、１１３は各画素
に蓄積された電子を垂直ＣＣＤレジスタ１１２に転送す
るためのトランスファゲート部、１１４は垂直ＣＣＤレ
ジスタ１１２によって転送された電荷を順次水平方向に
転送するための水平ＣＣＤレジスタ、１１５はアンプ部
である。
れ、その低雑音という特徴のために、固体撮像素子の中
でも主流となっている。図１５はこのようなＣＣＤ固体
撮像素子のうち、インターライン（ＩＬ）型ＣＣＤの構
造を表わす図であり、同図において、１１１は光照射に
よって発生した電子を蓄積するために各画素に形成され
たフォトダイオード、１１２は各画素に蓄積された電子
を転送するための垂直ＣＣＤレジスタ、１１３は各画素
に蓄積された電子を垂直ＣＣＤレジスタ１１２に転送す
るためのトランスファゲート部、１１４は垂直ＣＣＤレ
ジスタ１１２によって転送された電荷を順次水平方向に
転送するための水平ＣＣＤレジスタ、１１５はアンプ部
である。
【０００５】図１６は図１５のようなＩＬ−ＣＣＤの２
次元的に配列された繰り返し画素部の平面図である。同
図において、１１６は画素同士、あるいはフォトダイオ
ード１１１と垂直ＣＣＤレジスタ１１２とを分離するた
めの厚い酸化膜、１０５は第１の転送電極、１０６は第
２の転送電極、１１７はアルミニウムなどで形成された
遮光膜、１１８は遮光膜１１７の縁を表わす。
次元的に配列された繰り返し画素部の平面図である。同
図において、１１６は画素同士、あるいはフォトダイオ
ード１１１と垂直ＣＣＤレジスタ１１２とを分離するた
めの厚い酸化膜、１０５は第１の転送電極、１０６は第
２の転送電極、１１７はアルミニウムなどで形成された
遮光膜、１１８は遮光膜１１７の縁を表わす。
【０００６】図１７は画素の立体構造を表わす図であ
り、図１６のＸ−Ｘ′における断面図である。同図にお
いて、１１９はチャンネルストッパーとなるＰ型不純物
層、１２０は光照射により発生した電子を蓄積するため
のＮ型の不純物層である。同図において、図１４〜図１
６で説明した部分と共通する部分については説明を省略
する。
り、図１６のＸ−Ｘ′における断面図である。同図にお
いて、１１９はチャンネルストッパーとなるＰ型不純物
層、１２０は光照射により発生した電子を蓄積するため
のＮ型の不純物層である。同図において、図１４〜図１
６で説明した部分と共通する部分については説明を省略
する。
【０００７】以上のような構成を持つＩＬ−ＣＣＤの動
作を図１８を用いて説明する。同図はφ1 ，φ2 のパル
スタイミングを示し、まず垂直ブランキング期間にトラ
ンスファゲート１１３がＯＮし、電源蓄積部１２０にあ
る電子が垂直転送路１０２に完全に転送されるよう
φ1，φ2 は十分高い電圧に設定される。この転送は全
画素同時に行われる。次にφ1 はトランスファゲート１
１３のしきい電圧よりも低い中間電圧値、φ2 は低電圧
値となり、φ2 に接続する転送電極下の電子はφ1に接
続する転送電極下に移行し、もともとφ電極下にあった
電子と混合する。あとは１Ｈを１周期としてφ1 ，φ2
には、互いに逆相の中間電圧−低電圧のパルスが印加さ
れ、１Ｈ期間毎に２行分の信号電子が水平ＣＣＤレジス
タ１１４に転送され、順次出力部１１５から信号が出力
される。
作を図１８を用いて説明する。同図はφ1 ，φ2 のパル
スタイミングを示し、まず垂直ブランキング期間にトラ
ンスファゲート１１３がＯＮし、電源蓄積部１２０にあ
る電子が垂直転送路１０２に完全に転送されるよう
φ1，φ2 は十分高い電圧に設定される。この転送は全
画素同時に行われる。次にφ1 はトランスファゲート１
１３のしきい電圧よりも低い中間電圧値、φ2 は低電圧
値となり、φ2 に接続する転送電極下の電子はφ1に接
続する転送電極下に移行し、もともとφ電極下にあった
電子と混合する。あとは１Ｈを１周期としてφ1 ，φ2
には、互いに逆相の中間電圧−低電圧のパルスが印加さ
れ、１Ｈ期間毎に２行分の信号電子が水平ＣＣＤレジス
タ１１４に転送され、順次出力部１１５から信号が出力
される。
【０００８】以上説明したように、画素に蓄積した電子
は出力部１１５まで完全転送モードで転送されるので、
ＣＣＤは極めて雑音が少ないという特徴を持っている。
は出力部１１５まで完全転送モードで転送されるので、
ＣＣＤは極めて雑音が少ないという特徴を持っている。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来例では、ＣＣＤの動作特性上、画素部に蓄積された信
号電子は垂直ＣＣＤレジスタ１１２に転送後、水平ＣＣ
Ｄレジスタ１１４に至るまで約１フィールド期間を有す
る。従って、次のような欠点があった。 （１）垂直ＣＣＤレジスタ１１２で転送期間中に垂直Ｃ
ＣＤレジスタ１１２に光が入射すると、スミアと呼ばれ
る偽信号が発生する。このスミアを抑えるため図１７に
示したように、垂直ＣＣＤ上に遮光膜１１７を設けてい
る。また、遮光効果を高めるために、遮光膜１１７の縁
１１８は、電子分離領域１１６や、第１転送電極１０５
や第２転送電極１０６の縁より１μｍ程はみ出させてい
る。このために、はみ出させた分だけ、蓄積領域１１１
の面積、いわゆる開口面積が減り、感度が低下する。
来例では、ＣＣＤの動作特性上、画素部に蓄積された信
号電子は垂直ＣＣＤレジスタ１１２に転送後、水平ＣＣ
Ｄレジスタ１１４に至るまで約１フィールド期間を有す
る。従って、次のような欠点があった。 （１）垂直ＣＣＤレジスタ１１２で転送期間中に垂直Ｃ
ＣＤレジスタ１１２に光が入射すると、スミアと呼ばれ
る偽信号が発生する。このスミアを抑えるため図１７に
示したように、垂直ＣＣＤ上に遮光膜１１７を設けてい
る。また、遮光効果を高めるために、遮光膜１１７の縁
１１８は、電子分離領域１１６や、第１転送電極１０５
や第２転送電極１０６の縁より１μｍ程はみ出させてい
る。このために、はみ出させた分だけ、蓄積領域１１１
の面積、いわゆる開口面積が減り、感度が低下する。
【００１０】（２）蓄積領域１２０の下の半導体領域１
０１で発生した電子が拡散によって転送路１０２に入っ
てもやはりスミアの原因となる。また強い光が照射して
領域１２０の飽和以上の電子が発生する。この電子が周
辺の画素に漏れると、ブルーミングという偽信号が現わ
れる。このスミアやブルーミングを防止するために、Ｐ
ウェル１０５と、Ｎ基板１００は逆バイアス状態とし
て、蓄積領域を形成する部分のＰウェル１０５は厚みを
薄くして、光照射により発生した電子が転送路１０２や
他画素の蓄積領域に入り込むことを防止している。この
ような構造（縦型ＯＦＤという）においては、Ｐウェル
で発生した信号電子はＮ型基板１００に流れてしまう割
合が大きいため、発生信号電子のうち、蓄積領域１２０
に蓄積される割合が小さくなり、このことによっても感
度が低下する。
０１で発生した電子が拡散によって転送路１０２に入っ
てもやはりスミアの原因となる。また強い光が照射して
領域１２０の飽和以上の電子が発生する。この電子が周
辺の画素に漏れると、ブルーミングという偽信号が現わ
れる。このスミアやブルーミングを防止するために、Ｐ
ウェル１０５と、Ｎ基板１００は逆バイアス状態とし
て、蓄積領域を形成する部分のＰウェル１０５は厚みを
薄くして、光照射により発生した電子が転送路１０２や
他画素の蓄積領域に入り込むことを防止している。この
ような構造（縦型ＯＦＤという）においては、Ｐウェル
で発生した信号電子はＮ型基板１００に流れてしまう割
合が大きいため、発生信号電子のうち、蓄積領域１２０
に蓄積される割合が小さくなり、このことによっても感
度が低下する。
【００１１】（３）垂直ＣＣＤで転送される１フィール
ド期間は、もちろん信号電子量は一定だが、垂直ＣＣＤ
で発生する暗電流による雑音電子を蓄積することにな
る。以上の欠点のほかに、図１４で説明したようにＣＣ
Ｄでは転送電荷がたまるポテンシャルの低い領域と電荷
が完全になるなるポテンシャルの高い領域が交互に形成
される。したがって、全画素を一括して転送するＣＣＤ
では、次のような欠点も持っている。
ド期間は、もちろん信号電子量は一定だが、垂直ＣＣＤ
で発生する暗電流による雑音電子を蓄積することにな
る。以上の欠点のほかに、図１４で説明したようにＣＣ
Ｄでは転送電荷がたまるポテンシャルの低い領域と電荷
が完全になるなるポテンシャルの高い領域が交互に形成
される。したがって、全画素を一括して転送するＣＣＤ
では、次のような欠点も持っている。
【００１２】（４）垂直ＣＣＤレジスタでは転送される
電子は１画素おきにしか存在できないので、転送電子の
１塊りは必ず２画素の混合信号になっている。このた
め、画素１つ１つの信号が出力できるＸＹアドレス方式
の２次元固体撮像装置に比べて垂直解像度が落ちる。 （５）垂直ＣＣＤレジスタ１画素に２画素分の信号電子
が転送されることになるが、垂直ＣＣＤレジスタ１画素
の飽和信号電荷を確保するためには、垂直ＣＣＤの第１
の転送電極下の面積をふやさなければならないが、開口
面積を減らすという犠牲なしには難しい。
電子は１画素おきにしか存在できないので、転送電子の
１塊りは必ず２画素の混合信号になっている。このた
め、画素１つ１つの信号が出力できるＸＹアドレス方式
の２次元固体撮像装置に比べて垂直解像度が落ちる。 （５）垂直ＣＣＤレジスタ１画素に２画素分の信号電子
が転送されることになるが、垂直ＣＣＤレジスタ１画素
の飽和信号電荷を確保するためには、垂直ＣＣＤの第１
の転送電極下の面積をふやさなければならないが、開口
面積を減らすという犠牲なしには難しい。
【００１３】本発明は上記従来技術の問題点を解消する
ために提案された。
ために提案された。
【００１４】
【課題を解決するための手段】本発明は、半導体基板上
に配列された光電荷を蓄積するための複数個のセルが形
成され、個々のセルが蓄積領域と第１のＭＯＳ電極と水
平方向に転送路が形成された第２のＭＯＳ電極とを具備
する固体撮像素子であって、前記第１のＭＯＳ電極下の
ポテンシャルが前記複数個の蓄積領域のポテンシャルよ
りも低くなるように第１の電極電位を設定し、選択され
た第２のＭＯＳ電極を転送周波数で駆動することによ
り、上記選択された水平行の画素の電荷を水平方向に転
送することを特徴とする。
に配列された光電荷を蓄積するための複数個のセルが形
成され、個々のセルが蓄積領域と第１のＭＯＳ電極と水
平方向に転送路が形成された第２のＭＯＳ電極とを具備
する固体撮像素子であって、前記第１のＭＯＳ電極下の
ポテンシャルが前記複数個の蓄積領域のポテンシャルよ
りも低くなるように第１の電極電位を設定し、選択され
た第２のＭＯＳ電極を転送周波数で駆動することによ
り、上記選択された水平行の画素の電荷を水平方向に転
送することを特徴とする。
【００１５】
【作用】 選択された水平ラインの画素における信号電
荷を水平転送させて、順次アンプから読み出すことによ
り、従来よりも画素の開口率、量子効率を向上でき、暗
電流の蓄積時間を半分にでき、また信号の画素混合を行
わずに転送するので、高感度、高Ｓ／Ｎ、高解像度、高
ダイナミックレンジの固体撮像装置を提供できる。
荷を水平転送させて、順次アンプから読み出すことによ
り、従来よりも画素の開口率、量子効率を向上でき、暗
電流の蓄積時間を半分にでき、また信号の画素混合を行
わずに転送するので、高感度、高Ｓ／Ｎ、高解像度、高
ダイナミックレンジの固体撮像装置を提供できる。
【００１６】
【実施例】以下添付図面を参照しながら本発明の好適な
実施例を説明する。 〈第１実施例〉図１は実施例の撮像素子の１つの画素の
平面図であり、同図におけるＸ−Ｘ′の断面図を図２
に、またＡ−Ｂ−Ｃ−Ｄ−Ａ′の断面図を図３に示し
た。図１，図２，図３において、図１４，図１６，図１
７と共通する部分は同一符号で示し説明を省いている。
また、図１のＹ−Ｙ′断面図は、図２における１０５を
１０６に変えたものと同じである。図４は信号電荷がＡ
−Ｂ−Ｃ−Ｄ−Ａ′と転送される状況を表わす図であ
る。図１、図３、図４の夫々におけるＡ、Ｂ、Ｃ、Ｄ、
Ａ′は一致している。
実施例を説明する。 〈第１実施例〉図１は実施例の撮像素子の１つの画素の
平面図であり、同図におけるＸ−Ｘ′の断面図を図２
に、またＡ−Ｂ−Ｃ−Ｄ−Ａ′の断面図を図３に示し
た。図１，図２，図３において、図１４，図１６，図１
７と共通する部分は同一符号で示し説明を省いている。
また、図１のＹ−Ｙ′断面図は、図２における１０５を
１０６に変えたものと同じである。図４は信号電荷がＡ
−Ｂ−Ｃ−Ｄ−Ａ′と転送される状況を表わす図であ
る。図１、図３、図４の夫々におけるＡ、Ｂ、Ｃ、Ｄ、
Ａ′は一致している。
【００１７】図１，図２，図３，図４を使って第１実施
例の転送動作を説明する。最初に、第１電極１０５の電
圧を上げ、フォトダイオード１１１に蓄積されていた電
子をすべて１０５の電極下に集める。この時、第２電極
１０６の電位は第１電極１０５の電位より低く設定され
るので電極１０６の下に電子はない。このポテンシャル
状況が図４の（ａ）に示されている。
例の転送動作を説明する。最初に、第１電極１０５の電
圧を上げ、フォトダイオード１１１に蓄積されていた電
子をすべて１０５の電極下に集める。この時、第２電極
１０６の電位は第１電極１０５の電位より低く設定され
るので電極１０６の下に電子はない。このポテンシャル
状況が図４の（ａ）に示されている。
【００１８】次に、選択された行の第２電極１０６の電
位を上げ、電子が隣りの画素における第２電極１０６の
下、すなわちＤの下に転送されるようにする。この時の
ポテンシャル状況は図４（ｂ）に示されている。次に再
び第２電極１０６の電位を下げると、電子はフォトダイ
オードＡ′を通して、Ａ′部に連なる隣の画素の第１電
極１０５の下に転送される。このように、第２電極１０
６の電位をハイレベル→ローレベルという周期で第１電
極下の電子が隣りの画素の第１電極下に転送されるの
で、選択行の第２電極を水平転送周波数で駆動すること
により、選択行の電荷を水平方向に転送することができ
る。
位を上げ、電子が隣りの画素における第２電極１０６の
下、すなわちＤの下に転送されるようにする。この時の
ポテンシャル状況は図４（ｂ）に示されている。次に再
び第２電極１０６の電位を下げると、電子はフォトダイ
オードＡ′を通して、Ａ′部に連なる隣の画素の第１電
極１０５の下に転送される。このように、第２電極１０
６の電位をハイレベル→ローレベルという周期で第１電
極下の電子が隣りの画素の第１電極下に転送されるの
で、選択行の第２電極を水平転送周波数で駆動すること
により、選択行の電荷を水平方向に転送することができ
る。
【００１９】図５は、図１〜図４で説明した電荷転送方
法を実現した２次元イメージセンサを表わす図である。
同図において、１２１は読み出す行を選択するための垂
直シフトレジスタ、１２２はシフトレジスタ１２１から
の出力をそのゲートに受け選択行の第２電極１０６に端
子１２３からのパルス信号を伝えるためのバッファＭＯ
Ｓトランジスタ、１２３は第２電極に印加されるべき水
平転送周波数パルス信号の入力端子、１２４は第１電極
１０５へのパルス入力端子、１２５は水平方向に転送さ
れた信号電荷をアンプにまで転送するための垂直ＣＣＤ
レジスタである。
法を実現した２次元イメージセンサを表わす図である。
同図において、１２１は読み出す行を選択するための垂
直シフトレジスタ、１２２はシフトレジスタ１２１から
の出力をそのゲートに受け選択行の第２電極１０６に端
子１２３からのパルス信号を伝えるためのバッファＭＯ
Ｓトランジスタ、１２３は第２電極に印加されるべき水
平転送周波数パルス信号の入力端子、１２４は第１電極
１０５へのパルス入力端子、１２５は水平方向に転送さ
れた信号電荷をアンプにまで転送するための垂直ＣＣＤ
レジスタである。
【００２０】図５において、図１，図２，図３，図４，
図１５と共通する部分には同一符号を記し、説明を省
く。以上のような実施例による水平転送動作による２次
元イメージセンサは、 （１）信号電荷が画素領域を通過する時間が短いので、
偽信号成分（スミア）が少ない。
図１５と共通する部分には同一符号を記し、説明を省
く。以上のような実施例による水平転送動作による２次
元イメージセンサは、 （１）信号電荷が画素領域を通過する時間が短いので、
偽信号成分（スミア）が少ない。
【００２１】（２）従来のようなＩＬ−ＣＣＤに比べて
転送ゲート部への光電荷漏れを小さくするための遮光、
狭いＰ層で形成するＯＦＤ（オーバー・フロー・ドレイ
ン）が必要ないので、開口率、量子化効果を高めて高感
度化が容易である。 （３）進行電荷の転送に要する時間はＮＴＳＣ動作の場
合、従来１フィールドに対応する時間、即ち１６６６７
μｓであったのに対し、Ａ−Ｂ−Ｃ−Ｄ−Ａ′では１水
平転送期間、すなわち６３．５μｓとなり、ノイズの原
因である転送時の暗電流成分を著しく小さくできる。
転送ゲート部への光電荷漏れを小さくするための遮光、
狭いＰ層で形成するＯＦＤ（オーバー・フロー・ドレイ
ン）が必要ないので、開口率、量子化効果を高めて高感
度化が容易である。 （３）進行電荷の転送に要する時間はＮＴＳＣ動作の場
合、従来１フィールドに対応する時間、即ち１６６６７
μｓであったのに対し、Ａ−Ｂ−Ｃ−Ｄ−Ａ′では１水
平転送期間、すなわち６３．５μｓとなり、ノイズの原
因である転送時の暗電流成分を著しく小さくできる。
【００２２】（４）従来のＣＣＤのように２つの画素の
信号電荷を１つに混合することがなく、実施例では１つ
の画素の信号が独立に転送されるので、画素数が同じで
あれば解像度は従来の約２倍となり、また１つの転送ゲ
ートが負担できる１画素当りの飽和電荷量は、ゲート容
量が同じであるようにしても、従来に比べて２倍になる
ので、従来に比べ画素の飽和電荷量を増しやすく、高ダ
イナミックレンジ化が容易である。 〈第２実施例〉図６は本発明の第２の実施例の構成を表
わす図であり、同図において、１２７は電荷蓄積領域１
１１のゲート酸化膜１０４直下に形成されるＰ+ 不純物
層である。これにより、Ｎ-層１２０と１０４との界面
で発生する暗電流を著しく抑制することができ、したが
ってノイズを減らしＳ／Ｎ比を高くすることができる。 〈第３実施例〉図７は本発明の第３の実施例を表わす平
面図であり、１つの画素に対応する部分である。図中、
１３０はポリシリコンなどで形成される第１の電極であ
り、電荷転送の役割は前述の電極１０５と全く同じであ
るが、１本ずつが水平方向に伸びており、読み出しのた
めに行が選択された時にのみ高電位となる。
信号電荷を１つに混合することがなく、実施例では１つ
の画素の信号が独立に転送されるので、画素数が同じで
あれば解像度は従来の約２倍となり、また１つの転送ゲ
ートが負担できる１画素当りの飽和電荷量は、ゲート容
量が同じであるようにしても、従来に比べて２倍になる
ので、従来に比べ画素の飽和電荷量を増しやすく、高ダ
イナミックレンジ化が容易である。 〈第２実施例〉図６は本発明の第２の実施例の構成を表
わす図であり、同図において、１２７は電荷蓄積領域１
１１のゲート酸化膜１０４直下に形成されるＰ+ 不純物
層である。これにより、Ｎ-層１２０と１０４との界面
で発生する暗電流を著しく抑制することができ、したが
ってノイズを減らしＳ／Ｎ比を高くすることができる。 〈第３実施例〉図７は本発明の第３の実施例を表わす平
面図であり、１つの画素に対応する部分である。図中、
１３０はポリシリコンなどで形成される第１の電極であ
り、電荷転送の役割は前述の電極１０５と全く同じであ
るが、１本ずつが水平方向に伸びており、読み出しのた
めに行が選択された時にのみ高電位となる。
【００２３】図８が第３の実施例による２次元エリアセ
ンサの回路図を示す。１３１は電極１３０に接続され、
垂直シフトレジスタ１２１によって選択されるバッファ
ＭＯＳトランジスタ、１３２は１３０に電圧を印加する
ための入力端子である。図７，図８とも図１〜図６と共
通する部分は同一符号を記し説明を省いている。 〈第４実施例〉図９は本発明の第４の実施例を示す２次
元イメージセンサの回路図である。
ンサの回路図を示す。１３１は電極１３０に接続され、
垂直シフトレジスタ１２１によって選択されるバッファ
ＭＯＳトランジスタ、１３２は１３０に電圧を印加する
ための入力端子である。図７，図８とも図１〜図６と共
通する部分は同一符号を記し説明を省いている。 〈第４実施例〉図９は本発明の第４の実施例を示す２次
元イメージセンサの回路図である。
【００２４】この第４実施例においては、従来のＣＣＤ
に比べて信号の転送が著しく速いものの、１つの画素信
号電荷が他の画素部を通るときに通過画素における光電
荷が加わることになり、これが偽信号電荷となる。この
欠点を解消するために、この第４実施例では、２つの垂
直シフトレジスタ（１２５、１２８）を採用した。図９
において、１つの選択された行（Ａ行とする）の信号電
荷を垂直ＣＣＤレジスタ１２５に転送し、そこで一旦保
持しておく。次に、別の行（Ｂ行とする）が選択され
て、その行（Ｂ）の信号電荷が水平に転送される時にレ
ジスタ１２５に保持した電荷をアンプ１３５に順次転送
する。この時に信号電荷がない状態の行Ａにおいても水
平転送動作を行い、その転送電荷を垂直ＣＣＤレジスタ
１２８を通してアンプ１２９に順次転送する。このよう
に、行Ｂの信号電荷の水平転送が行われる時には、行Ａ
の偽信号が上乗せされた信号がアンプ１０５から出力さ
れ、行Ａの信号成分なしの偽信号がアンプ１２９から出
力される。１３３は減算処理回路であり、１３３からは
偽信号のない信号成分のみが出力される。 〈第５実施例〉図１０は本発明の第５の実施例を示す図
であり、同図において、１３４は選択された行から転送
されてくる信号を受けるために各行に設けたアンプ、１
３８はアンプ１３４の出力を選択して出力するスイッチ
ＭＯＳトランジスタ、１３６はアンプ１３４の出力をア
ンプ１３５へ伝える出力線である。同図において、図１
〜図９と同じ部分は同一の符号を記して説明を省略して
いる。
に比べて信号の転送が著しく速いものの、１つの画素信
号電荷が他の画素部を通るときに通過画素における光電
荷が加わることになり、これが偽信号電荷となる。この
欠点を解消するために、この第４実施例では、２つの垂
直シフトレジスタ（１２５、１２８）を採用した。図９
において、１つの選択された行（Ａ行とする）の信号電
荷を垂直ＣＣＤレジスタ１２５に転送し、そこで一旦保
持しておく。次に、別の行（Ｂ行とする）が選択され
て、その行（Ｂ）の信号電荷が水平に転送される時にレ
ジスタ１２５に保持した電荷をアンプ１３５に順次転送
する。この時に信号電荷がない状態の行Ａにおいても水
平転送動作を行い、その転送電荷を垂直ＣＣＤレジスタ
１２８を通してアンプ１２９に順次転送する。このよう
に、行Ｂの信号電荷の水平転送が行われる時には、行Ａ
の偽信号が上乗せされた信号がアンプ１０５から出力さ
れ、行Ａの信号成分なしの偽信号がアンプ１２９から出
力される。１３３は減算処理回路であり、１３３からは
偽信号のない信号成分のみが出力される。 〈第５実施例〉図１０は本発明の第５の実施例を示す図
であり、同図において、１３４は選択された行から転送
されてくる信号を受けるために各行に設けたアンプ、１
３８はアンプ１３４の出力を選択して出力するスイッチ
ＭＯＳトランジスタ、１３６はアンプ１３４の出力をア
ンプ１３５へ伝える出力線である。同図において、図１
〜図９と同じ部分は同一の符号を記して説明を省略して
いる。
【００２５】上述の第１実施例〜第４実施例において
は、各行の信号を同じ周期で出力するために垂直ＣＣＤ
１２５の転送タイミングを行ごとにずらす必要があった
が、この第５実施例では、端子１２３に加える水平転送
パルスのタイミングでそのままアンプ１３５から同期の
とれた画素信号が出力される。 〈第６実施例〉図１１は本発明の第６の実施例を示す図
であり、同図において、２０１は水平転送電極１０６と
同相で駆動するＣＣＤ電極であり、図１４におけるパル
スφ1と接続する１層及び２層の電極の組合せで成り立
っている。２０２は電極２０１と逆相で駆動するＣＣＤ
電極であり、構造は２０１と同じである。２０３は第６
実施例に特徴的な水平転送画素アレイで成り立つ２次元
センサ部であり、この例では４９０行とした。図中の矢
印はキャリアの転送方向を示している。
は、各行の信号を同じ周期で出力するために垂直ＣＣＤ
１２５の転送タイミングを行ごとにずらす必要があった
が、この第５実施例では、端子１２３に加える水平転送
パルスのタイミングでそのままアンプ１３５から同期の
とれた画素信号が出力される。 〈第６実施例〉図１１は本発明の第６の実施例を示す図
であり、同図において、２０１は水平転送電極１０６と
同相で駆動するＣＣＤ電極であり、図１４におけるパル
スφ1と接続する１層及び２層の電極の組合せで成り立
っている。２０２は電極２０１と逆相で駆動するＣＣＤ
電極であり、構造は２０１と同じである。２０３は第６
実施例に特徴的な水平転送画素アレイで成り立つ２次元
センサ部であり、この例では４９０行とした。図中の矢
印はキャリアの転送方向を示している。
【００２６】ここで、インターレース動作を考えると、
センサの行は奇数フィールドで１，３，５，…，４８
７，４８９の順、偶数フィールドで２，４，６，…，４
８８，４９０の順に選択されるので、２０１，２０２で
構成される垂直転送部での電荷転送は１つの行送り毎に
水平転送２周期分だけ速くなる。この画素信号転送のず
れ分の補正回路が２１０であり、図１２は補正回路２１
０の内容を説明する図である。
センサの行は奇数フィールドで１，３，５，…，４８
７，４８９の順、偶数フィールドで２，４，６，…，４
８８，４９０の順に選択されるので、２０１，２０２で
構成される垂直転送部での電荷転送は１つの行送り毎に
水平転送２周期分だけ速くなる。この画素信号転送のず
れ分の補正回路が２１０であり、図１２は補正回路２１
０の内容を説明する図である。
【００２７】図１２において、１-1，２-1，３-1，…，
４９０-1は水平転送電極１０６と同相のパルスφ1で駆
動する第１層電極、１-2，２-2，３-2，…，４９０-2は
φ1と逆相のφ2で駆動する第１層電極、Ｎ-1-A（Ｎ＝
１，２，３，…，４９０）はφ1で駆動する第２層電極
であり、Ｎ-1電極下の電荷が逆流しないように下部には
ポテンシャル障壁が形成されている。Ｎ-2-A（Ｎ＝２４
６，２４７，４９０）はφ 2で駆動し、構造はＮ-1-Aと
同じである。Ｎ-2-A（Ｎ＝１，２，３，…，２４８）は
シフトレジスタによって選択されない時にはφ2で駆動
するが、選択された時には駆動が止まり、Ｎ-1からＮ-2
への電荷転送が止まる。Ｎ-B（Ｎ＝１，２，…，２４
５）はシフトレジスタで選択された時だけφ2で駆動
し、Ｎ-1から（４９０−Ｎ）-2への電荷転送が行なわれ
る。１１はシフトレジスタ、１１-1，１１ -2，…，１１
-245はシフトレジスタ出力、１２はインバータ、１４は
パルスφ2の入力端子、１５はＮ-Bに接続するバッファ
ＭＯＳトランジスタ、１６はＮ-2-Aに接続するバッファ
ＭＯＳトランジスタである。シフトレジスタ１１は水平
同期周波数で１，２，３，…，２４５段と切れかわるの
で、センサ第１行の電荷は１ -Bを通り、１-2-Aは通ら
ず、（１-1）→（４８９-2）→（４９０-1）→（４９０
-2）と転送される。
４９０-1は水平転送電極１０６と同相のパルスφ1で駆
動する第１層電極、１-2，２-2，３-2，…，４９０-2は
φ1と逆相のφ2で駆動する第１層電極、Ｎ-1-A（Ｎ＝
１，２，３，…，４９０）はφ1で駆動する第２層電極
であり、Ｎ-1電極下の電荷が逆流しないように下部には
ポテンシャル障壁が形成されている。Ｎ-2-A（Ｎ＝２４
６，２４７，４９０）はφ 2で駆動し、構造はＮ-1-Aと
同じである。Ｎ-2-A（Ｎ＝１，２，３，…，２４８）は
シフトレジスタによって選択されない時にはφ2で駆動
するが、選択された時には駆動が止まり、Ｎ-1からＮ-2
への電荷転送が止まる。Ｎ-B（Ｎ＝１，２，…，２４
５）はシフトレジスタで選択された時だけφ2で駆動
し、Ｎ-1から（４９０−Ｎ）-2への電荷転送が行なわれ
る。１１はシフトレジスタ、１１-1，１１ -2，…，１１
-245はシフトレジスタ出力、１２はインバータ、１４は
パルスφ2の入力端子、１５はＮ-Bに接続するバッファ
ＭＯＳトランジスタ、１６はＮ-2-Aに接続するバッファ
ＭＯＳトランジスタである。シフトレジスタ１１は水平
同期周波数で１，２，３，…，２４５段と切れかわるの
で、センサ第１行の電荷は１ -Bを通り、１-2-Aは通ら
ず、（１-1）→（４８９-2）→（４９０-1）→（４９０
-2）と転送される。
【００２８】次に、センサ第３行の電荷は２-Bを通り、
２-2-Aは通らないので、（１-1）→（１-2）→（２-1）
→（４８８-2）→（４８９-1）→（４８９-2）→（４９
０-1）→（４９０-2）と転送されるので、第１行の電荷
に比べてアンプ１３５に達するのに２周期分余計にかか
ることになる。以下の行も同様であり、結局、図１１に
おける転送ＣＣＤでの電荷転送のタイミングずれは補正
され、アンプ１３５に達するタイミングはセンサ部のど
の行も同じにすることができる。 〈第７実施例〉図１３は本発明の第７の実施例を示す図
である。同図において、２０は１つの画素を示し、個々
の画素の構成は図１などに示した物と同一のものを適用
できる。奇数行にある画素中心と偶数行にある画素中心
は１／２画素ずらしてあり、２行同時に読み出しを行な
うことにより、１行だけの場合よりも水平解像度を上げ
ることができる。
２-2-Aは通らないので、（１-1）→（１-2）→（２-1）
→（４８８-2）→（４８９-1）→（４８９-2）→（４９
０-1）→（４９０-2）と転送されるので、第１行の電荷
に比べてアンプ１３５に達するのに２周期分余計にかか
ることになる。以下の行も同様であり、結局、図１１に
おける転送ＣＣＤでの電荷転送のタイミングずれは補正
され、アンプ１３５に達するタイミングはセンサ部のど
の行も同じにすることができる。 〈第７実施例〉図１３は本発明の第７の実施例を示す図
である。同図において、２０は１つの画素を示し、個々
の画素の構成は図１などに示した物と同一のものを適用
できる。奇数行にある画素中心と偶数行にある画素中心
は１／２画素ずらしてあり、２行同時に読み出しを行な
うことにより、１行だけの場合よりも水平解像度を上げ
ることができる。
【００２９】
【発明の効果】以上説明したように、本発明は、半導体
基板上に配列された光電荷を蓄積するための複数個のセ
ルが形成され、個々のセルが蓄積領域と第１のＭＯＳ電
極と水平方向に転送路が形成された第２のＭＯＳ電極と
を具備する固体撮像素子であって、前記第１のＭＯＳ電
極下のポテンシャルが前記複数個の蓄積領域のポテンシ
ャルよりも低くなるように第１の電極電位を設定し、選
択された第２のＭＯＳ電極を転送周波数で駆動すること
により、上記選択された水平行の画素の電荷を水平方向
に転送する。
基板上に配列された光電荷を蓄積するための複数個のセ
ルが形成され、個々のセルが蓄積領域と第１のＭＯＳ電
極と水平方向に転送路が形成された第２のＭＯＳ電極と
を具備する固体撮像素子であって、前記第１のＭＯＳ電
極下のポテンシャルが前記複数個の蓄積領域のポテンシ
ャルよりも低くなるように第１の電極電位を設定し、選
択された第２のＭＯＳ電極を転送周波数で駆動すること
により、上記選択された水平行の画素の電荷を水平方向
に転送する。
【００３０】選択された水平ラインの画素における信号
電荷を水平転送させて、順次アンプから読み出すことに
より、従来よりも画素の開口率、量子効率を向上でき、
暗電流の蓄積時間を半分にでき、また信号の画素混合を
行わずに転送するので、高感度、高Ｓ／Ｎ、高解像度、
高ダイナミックレンジの固体撮像装置を提供できる。
電荷を水平転送させて、順次アンプから読み出すことに
より、従来よりも画素の開口率、量子効率を向上でき、
暗電流の蓄積時間を半分にでき、また信号の画素混合を
行わずに転送するので、高感度、高Ｓ／Ｎ、高解像度、
高ダイナミックレンジの固体撮像装置を提供できる。
【００３１】特に、２次元イメージセンサにおいて、選
択された行だけの画素信号電荷を水平方向にＣＣＤ転送
して読み出すことにより、 （１）高開口率、高量子効率による高感度化 （２）転送時間の短縮による暗電流ノイズの減少 １画素信号独立の転送によって、 （３）高解像度化 （４）飽和電荷量向上による高ダイナミックレンジ化 （５）実施例４の偽信号補正による低スミア化 という効果が実現できる。
択された行だけの画素信号電荷を水平方向にＣＣＤ転送
して読み出すことにより、 （１）高開口率、高量子効率による高感度化 （２）転送時間の短縮による暗電流ノイズの減少 １画素信号独立の転送によって、 （３）高解像度化 （４）飽和電荷量向上による高ダイナミックレンジ化 （５）実施例４の偽信号補正による低スミア化 という効果が実現できる。
【図１】本発明の第１の実施例の素子の１つの画素に対
応する部分の平面図である。
応する部分の平面図である。
【図２】図１のＸ−Ｘ′の断面図である。
【図３】図１のＡ−Ｂ−Ｃ−Ｄ−Ａ′の断面図である。
【図４】第１実施例の電荷の転送を表わすポテンシャル
図である。
図である。
【図５】第１実施例の２次元イメージセンサ回路図であ
る。
る。
【図６】本発明の第２の実施例における画素断面図であ
る。
る。
【図７】本発明第３の実施例の画素平面図である。
【図８】本発明第３の実施例による２次元イメージセン
サ回路図である。
サ回路図である。
【図９】本発明第４の実施例による２次元イメージセン
サ回路図である。
サ回路図である。
【図１０】本発明第５の実施例による２次元イメージセ
ンサ回路図である。
ンサ回路図である。
【図１１】本発明第６の実施例による２次元イメージセ
ンサ概略図である。
ンサ概略図である。
【図１２】本発明第６の実施例を説明するための回路図
である。
である。
【図１３】本発明第７の実施例を説明するための概略図
である。
である。
【図１４】ＣＣＤ転送の原理を説明するための図であ
る。
る。
【図１５】従来のインタライン型ＣＣＤ２次元イメージ
センサの回路図である。
センサの回路図である。
【図１６】従来のインタライン型ＣＣＤの画素部平面図
である。
である。
【図１７】図１６のＸ−Ｘ′断面図である。
【図１８】図１６のＣＣＤを駆動するタイミングパルス
図である。
図である。
２０１…ＣＣＤ電極、２０２…ＣＣＤ電極、２０３…２
次元センサ画素部、２１０…タイミング補正回路、１１
…シフトレジスタ、１５…ＭＯＳトランジスタ、１６…
ＭＯＳトランジスタ、１２…インバータ、１４…入力端
子、２０…画素、１００…半導体基板、１０１…Ｐ型ウ
ェル、１０２…垂直転送路、１０３…ポテンシャルバリ
ア、１０４…ゲート酸化膜、１０５…第１の転送電極、
１０６…第２の転送電極、１１１…光電荷蓄積部、１１
２…垂直ＣＣＤレジスタ、１１３…トランスファゲー
ト、１１４…水平ＣＣＤレジスタ、１１５…アンプ、１
１６…厚い酸化膜、１１７…遮光膜、１１８…遮光膜の
縁、１１９…チャネルストップ、１２０…光電荷を蓄積
するＮ- 不純層、１２１…シフトレジスタ、１２１…Ｍ
ＯＳトランジスタ、１２３…入力端子、１２４…入力端
子、１２５…垂直ＣＣＤレジスタ、１２７…Ｐ+ 不純物
層、１２８…ＣＣＤレジスタ、１２９…アンプ、１３０
…第１の転送電極、１３１…ＭＯＳトランジスタ、１３
２…入力端子、１３３…減算処理回路、１３４…アン
プ、１３５…アンプ、１３６…出力線、１３８…ＭＯＳ
トランジスタ
次元センサ画素部、２１０…タイミング補正回路、１１
…シフトレジスタ、１５…ＭＯＳトランジスタ、１６…
ＭＯＳトランジスタ、１２…インバータ、１４…入力端
子、２０…画素、１００…半導体基板、１０１…Ｐ型ウ
ェル、１０２…垂直転送路、１０３…ポテンシャルバリ
ア、１０４…ゲート酸化膜、１０５…第１の転送電極、
１０６…第２の転送電極、１１１…光電荷蓄積部、１１
２…垂直ＣＣＤレジスタ、１１３…トランスファゲー
ト、１１４…水平ＣＣＤレジスタ、１１５…アンプ、１
１６…厚い酸化膜、１１７…遮光膜、１１８…遮光膜の
縁、１１９…チャネルストップ、１２０…光電荷を蓄積
するＮ- 不純層、１２１…シフトレジスタ、１２１…Ｍ
ＯＳトランジスタ、１２３…入力端子、１２４…入力端
子、１２５…垂直ＣＣＤレジスタ、１２７…Ｐ+ 不純物
層、１２８…ＣＣＤレジスタ、１２９…アンプ、１３０
…第１の転送電極、１３１…ＭＯＳトランジスタ、１３
２…入力端子、１３３…減算処理回路、１３４…アン
プ、１３５…アンプ、１３６…出力線、１３８…ＭＯＳ
トランジスタ
Claims (3)
- 【請求項１】 半導体基板上に配列された光電荷を蓄積
するための複数個のセルが形成され、個々のセルが蓄積
領域と第１のＭＯＳ電極と水平方向に転送路が形成され
た第２のＭＯＳ電極とを具備する固体撮像素子であっ
て、 前記第１のＭＯＳ電極下のポテンシャルが前記複数個の
蓄積領域のポテンシャルよりも低くなるように第１の電
極電位を設定し、選択された第２のＭＯＳ電極を転送周
波数で駆動することにより、上記選択された水平行の画
素の電荷を水平方向に転送することを特徴とする固体撮
像素子。 - 【請求項２】 水平転送動作を行う行ラインを選択する
ためのシフトレジスタを備えたことを特徴とする請求項
１に記載の固体撮像素子。 - 【請求項３】 水平転送された画素の電荷の転送経路を
行ごとにずらす回路を備えたことを特徴とする請求項２
に記載の固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4172266A JPH0621428A (ja) | 1992-06-30 | 1992-06-30 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4172266A JPH0621428A (ja) | 1992-06-30 | 1992-06-30 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621428A true JPH0621428A (ja) | 1994-01-28 |
Family
ID=15938716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4172266A Withdrawn JPH0621428A (ja) | 1992-06-30 | 1992-06-30 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621428A (ja) |
-
1992
- 1992-06-30 JP JP4172266A patent/JPH0621428A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4774586A (en) | Interline type charge transfer imaging device | |
| US4485315A (en) | Blooming suppression in a CCD imaging device | |
| JP2525781B2 (ja) | 固体撮像装置の駆動方法 | |
| JPH09260627A (ja) | 増幅型固体撮像装置 | |
| JPH0118629B2 (ja) | ||
| US4811068A (en) | Charge transfer device | |
| US5757427A (en) | Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes | |
| EP1058313B1 (en) | Solid-state imaging device | |
| JP3317248B2 (ja) | 固体撮像装置 | |
| JPH0443429B2 (ja) | ||
| JP2002151673A (ja) | 固体撮像素子 | |
| JPH0775020A (ja) | 電荷結合装置 | |
| JPH0621428A (ja) | 固体撮像素子 | |
| JPH0150156B2 (ja) | ||
| JPH07322143A (ja) | 固体撮像装置の駆動方法 | |
| JP2855291B2 (ja) | 固体撮像装置 | |
| JP4593751B2 (ja) | リニアセンサ及びその駆動方法 | |
| JP2825075B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPH06268923A (ja) | 固体撮像装置の駆動方法 | |
| JP2500438B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPH06326928A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JPH08293592A (ja) | 固体撮像装置 | |
| JPH0818869A (ja) | 固体撮像装置 | |
| JPH06311434A (ja) | Ｃｃｄ固体撮像装置 | |
| JPS60130978A (ja) | 固体イメ−ジセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |