JP2910671B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2910671B2 JP2910671B2 JP8120130A JP12013096A JP2910671B2 JP 2910671 B2 JP2910671 B2 JP 2910671B2 JP 8120130 A JP8120130 A JP 8120130A JP 12013096 A JP12013096 A JP 12013096A JP 2910671 B2 JP2910671 B2 JP 2910671B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- unit
- horizontal
- unnecessary
- transfer unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 111
- 238000007599 discharging Methods 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 34
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 238000005036 potential barrier Methods 0.000 claims description 25
- 230000003287 optical effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 24
- 239000012535 impurity Substances 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置に関
し、特に、水平電荷転送部に隣接して形成された不要電
荷排出部を有する固体撮像装置に関する。
し、特に、水平電荷転送部に隣接して形成された不要電
荷排出部を有する固体撮像装置に関する。
【０００２】
【従来の技術】近年、カメラ一体型ＶＴＲの入力装置と
して使用される固体撮像装置においては、多画素化が進
み、フィルムを露光する代わりに、光学情報を電気信号
に変換してこれを記憶媒体に記憶し、ハードコピーを作
製したり、モニタ画面で鑑賞する電子スティルカメラの
入力装置として使用され始めている。
して使用される固体撮像装置においては、多画素化が進
み、フィルムを露光する代わりに、光学情報を電気信号
に変換してこれを記憶媒体に記憶し、ハードコピーを作
製したり、モニタ画面で鑑賞する電子スティルカメラの
入力装置として使用され始めている。
【０００３】このような固体撮像装置においては、光電
変換部や、光電変換部で蓄積された信号電荷を垂直及び
水平方向に転送する電荷転送部を有しており、本来必要
な映像信号による信号電荷以外に、不必要な期間に光電
変換された電荷やシリコン／酸化膜界面からの発生電流
による電荷等の不要な信号電荷が存在する。カメラ一体
型ＶＴＲの入力装置として使用した場合、このような不
要な信号電荷は、数画面分の表示後、問題のないレベル
に落ち着いてしまうため、大きな問題とはならないが、
電子スティルカメラの入力装置として使用した場合、こ
のような不要な信号電荷は、本来の映像信号による信号
電荷に重畳され、画質の劣化を引き起こすことになる。
変換部や、光電変換部で蓄積された信号電荷を垂直及び
水平方向に転送する電荷転送部を有しており、本来必要
な映像信号による信号電荷以外に、不必要な期間に光電
変換された電荷やシリコン／酸化膜界面からの発生電流
による電荷等の不要な信号電荷が存在する。カメラ一体
型ＶＴＲの入力装置として使用した場合、このような不
要な信号電荷は、数画面分の表示後、問題のないレベル
に落ち着いてしまうため、大きな問題とはならないが、
電子スティルカメラの入力装置として使用した場合、こ
のような不要な信号電荷は、本来の映像信号による信号
電荷に重畳され、画質の劣化を引き起こすことになる。
【０００４】また、このような不要な信号電荷の除去に
時間がかかった場合、シャッタボタンによるトリガがか
かった後、実際にシャッタが開閉するまでに遅れを生じ
ることになり、シャッタチャンスを逃してしまう虞れが
ある。
時間がかかった場合、シャッタボタンによるトリガがか
かった後、実際にシャッタが開閉するまでに遅れを生じ
ることになり、シャッタチャンスを逃してしまう虞れが
ある。
【０００５】このために、電子スティルカメラの入力装
置として使用される固体撮像装置においては、カメラ一
体型ＶＴＲに使用される場合とは異なり、シャッタボタ
ンによるトリガがかかると同時に光電変換部や垂直及び
水平電荷転送部に存在する全ての不要な信号電荷を瞬時
に除去する必要がある。
置として使用される固体撮像装置においては、カメラ一
体型ＶＴＲに使用される場合とは異なり、シャッタボタ
ンによるトリガがかかると同時に光電変換部や垂直及び
水平電荷転送部に存在する全ての不要な信号電荷を瞬時
に除去する必要がある。
【０００６】このような不要電荷の除去手段として、光
電変換部に存在する不要電荷の除去においては、一般的
に光電変換部を構成するＮ型半導体領域直下に濃度の薄
いＰ -型半導体領域を形成し、Ｎ型半導体基板に逆バイ
アス電圧を印加することにより余剰電荷をＮ型半導体基
板に除去するブルーミング制御や、Ｎ型半導体領域自体
を空乏化させて信号電荷を全てＮ型半導体基板に除去す
る縦型オーバフロードレイン構造を形成することにより
対応されている（テレビジョン学会誌Ｖｏｌ．３７，Ｎ
ｏ．１０（１９８３）ｐｐ７８２−７８７参照）。
電変換部に存在する不要電荷の除去においては、一般的
に光電変換部を構成するＮ型半導体領域直下に濃度の薄
いＰ -型半導体領域を形成し、Ｎ型半導体基板に逆バイ
アス電圧を印加することにより余剰電荷をＮ型半導体基
板に除去するブルーミング制御や、Ｎ型半導体領域自体
を空乏化させて信号電荷を全てＮ型半導体基板に除去す
る縦型オーバフロードレイン構造を形成することにより
対応されている（テレビジョン学会誌Ｖｏｌ．３７，Ｎ
ｏ．１０（１９８３）ｐｐ７８２−７８７参照）。
【０００７】また、水平電荷転送部に存在する不要電荷
の除去においては、水平転送部の高速動作が可能なこと
より、通常の動作により水平電荷転送部端に設けられた
リセットドレインに除去することにより対応されてい
る。
の除去においては、水平転送部の高速動作が可能なこと
より、通常の動作により水平電荷転送部端に設けられた
リセットドレインに除去することにより対応されてい
る。
【０００８】一方、垂直電荷転送部に存在する不要電荷
を除去するためには、少なくとも１から数画面分の転送
が必要となってしまう。
を除去するためには、少なくとも１から数画面分の転送
が必要となってしまう。
【０００９】このような垂直電荷転送部の不要電荷を除
去する方法として、一般的に水平電荷転送部に隣接して
不要電荷排出部を形成し、垂直電荷転送部の不要電荷を
順方向に転送することにより除去する方法が用いられて
いる（特開平２−２０５３５９号公報参照）。
去する方法として、一般的に水平電荷転送部に隣接して
不要電荷排出部を形成し、垂直電荷転送部の不要電荷を
順方向に転送することにより除去する方法が用いられて
いる（特開平２−２０５３５９号公報参照）。
【００１０】図７は、従来の、水平電荷転送部に隣接し
て電荷排出部が設けられている固体撮像装置の一構成例
を示す構成概略図である。
て電荷排出部が設けられている固体撮像装置の一構成例
を示す構成概略図である。
【００１１】本従来例は図７に示すように、光学情報を
電気信号に変換する光電変換部７０１と、光電変換部７
０１から出力された電気信号のうち垂直方向の電荷を転
送する垂直電荷転送部７０２と、光電変換部７０１から
出力された電気信号のうち水平方向の電荷を転送する水
平電荷転送部７０３と、垂直電荷転送部７０２及び水平
電荷転送部７０３において転送された電荷を出力する出
力回路部７０４と、垂直電荷転送部７０２及び水平電荷
転送部７０３において不要となった電荷が排出される不
要電荷排出部７０６と、不要電荷排出部７０６の一端に
設けられ、電源電圧に接続されているＮ++型半導体領域
７０７と、水平電荷転送部７０３と不要電荷排出部７０
６とを隔離する電位障壁部７０５とから構成されてい
る。
電気信号に変換する光電変換部７０１と、光電変換部７
０１から出力された電気信号のうち垂直方向の電荷を転
送する垂直電荷転送部７０２と、光電変換部７０１から
出力された電気信号のうち水平方向の電荷を転送する水
平電荷転送部７０３と、垂直電荷転送部７０２及び水平
電荷転送部７０３において転送された電荷を出力する出
力回路部７０４と、垂直電荷転送部７０２及び水平電荷
転送部７０３において不要となった電荷が排出される不
要電荷排出部７０６と、不要電荷排出部７０６の一端に
設けられ、電源電圧に接続されているＮ++型半導体領域
７０７と、水平電荷転送部７０３と不要電荷排出部７０
６とを隔離する電位障壁部７０５とから構成されてい
る。
【００１２】図８は、図７中、点線で囲まれた領域の詳
細図である。
細図である。
【００１３】図８に示すように、垂直電荷転送チャンネ
ル８０１と、水平電荷転送チャンネル８０２と、電位障
壁部８０３と、不要電荷排出部８０４と、第１層の多結
晶シリコンからなる第１の水平電荷転送電極８０５と、
第２層の多結晶シリコンからなる第２の水平電荷転送電
極８０６と、最終の垂直電荷転送電極８０７とから構成
されている。
ル８０１と、水平電荷転送チャンネル８０２と、電位障
壁部８０３と、不要電荷排出部８０４と、第１層の多結
晶シリコンからなる第１の水平電荷転送電極８０５と、
第２層の多結晶シリコンからなる第２の水平電荷転送電
極８０６と、最終の垂直電荷転送電極８０７とから構成
されている。
【００１４】図９は、図７に示した固体撮像装置の詳細
を示す図であり、（ａ）はI−I’面の断面図、（ｂ）は
電位ポテンシャルを示す図である。
を示す図であり、（ａ）はI−I’面の断面図、（ｂ）は
電位ポテンシャルを示す図である。
【００１５】図９に示すように、不純物濃度が２．０×
１０14ｃｍ-3程度のＮ--型半導体基板９０１と、不純物
濃度が１．０×１０16ｃｍ-3程度であり、Ｎ--型半導体
基板９０１上に形成されたＰ型ウエル層９０２と、不純
物濃度が１．０×１０17ｃｍ -3程度であり、垂直電荷転
送部７０２、水平電荷転送部７０３及び電位障壁部７０
５の埋め込みチャンネルを構成するＮ型半導体領域９０
３と、不純物濃度が１．０×１０18ｃｍ-3程度であり、
不要電荷排出部７０６を構成するＮ+型半導体領域９０
５と、不純物濃度が１．０×１０18ｃｍ-3程度であり、
素子分離部を構成するＰ+型半導体領域９０７と、第１
の水平電荷転送電極８０５（図６参照）を構成する第１
層の多結晶シリコン９０８と、最終の垂直電荷転送電極
８０７（図６参照）を構成する第２層の多結晶シリコン
９０９とから構成されている。ここで、不要電荷排出部
７０６を構成するＮ+型半導体領域９０５には、不純物
濃度が１．０×１０20ｃｍ-3程度であり、不要電荷排出
部７０６の一端に設けられているＮ++型半導体領域７０
７を介して、通常１５Ｖ程度の電源電圧ＶDが印加され
ている。
１０14ｃｍ-3程度のＮ--型半導体基板９０１と、不純物
濃度が１．０×１０16ｃｍ-3程度であり、Ｎ--型半導体
基板９０１上に形成されたＰ型ウエル層９０２と、不純
物濃度が１．０×１０17ｃｍ -3程度であり、垂直電荷転
送部７０２、水平電荷転送部７０３及び電位障壁部７０
５の埋め込みチャンネルを構成するＮ型半導体領域９０
３と、不純物濃度が１．０×１０18ｃｍ-3程度であり、
不要電荷排出部７０６を構成するＮ+型半導体領域９０
５と、不純物濃度が１．０×１０18ｃｍ-3程度であり、
素子分離部を構成するＰ+型半導体領域９０７と、第１
の水平電荷転送電極８０５（図６参照）を構成する第１
層の多結晶シリコン９０８と、最終の垂直電荷転送電極
８０７（図６参照）を構成する第２層の多結晶シリコン
９０９とから構成されている。ここで、不要電荷排出部
７０６を構成するＮ+型半導体領域９０５には、不純物
濃度が１．０×１０20ｃｍ-3程度であり、不要電荷排出
部７０６の一端に設けられているＮ++型半導体領域７０
７を介して、通常１５Ｖ程度の電源電圧ＶDが印加され
ている。
【００１６】図１０は、図７に示した固体撮像装置の詳
細を示す図であり、（ａ）はII−I’I面の断面図、
（ｂ）は電位ポテンシャルを示す図である。
細を示す図であり、（ａ）はII−I’I面の断面図、
（ｂ）は電位ポテンシャルを示す図である。
【００１７】図１０に示すように、Ｐ型ウェル層９０２
が形成されたＮ--型半導体基板９０１上に、垂直電荷転
送部７０２、水平電荷転送部７０３及び電位障壁部７０
５の埋め込みチャンネルを構成するＮ型半導体領域９０
３、並びに不純物濃度が７．０×１０16ｃｍ-3程度のＮ
-型半導体領域９０４と、浮遊拡散層部及びリセットド
レイン部を構成するＮ++型半導体領域９０６と、素子分
離部を構成するＰ+型半導体領域９０７と、第１の水平
電荷転送電極８０５（図６参照）を構成する第１層の多
結晶シリコン９０８と、第２の水平電荷転送電極８０６
（図６参照）を構成する第２層の多結晶シリコン９０９
とが設けられている。ここで、信号電荷のリセットドレ
インを構成するＮ++型半導体領域９０６には、通常１５
Ｖ程度の電源電圧ＶDが印加されている。
が形成されたＮ--型半導体基板９０１上に、垂直電荷転
送部７０２、水平電荷転送部７０３及び電位障壁部７０
５の埋め込みチャンネルを構成するＮ型半導体領域９０
３、並びに不純物濃度が７．０×１０16ｃｍ-3程度のＮ
-型半導体領域９０４と、浮遊拡散層部及びリセットド
レイン部を構成するＮ++型半導体領域９０６と、素子分
離部を構成するＰ+型半導体領域９０７と、第１の水平
電荷転送電極８０５（図６参照）を構成する第１層の多
結晶シリコン９０８と、第２の水平電荷転送電極８０６
（図６参照）を構成する第２層の多結晶シリコン９０９
とが設けられている。ここで、信号電荷のリセットドレ
インを構成するＮ++型半導体領域９０６には、通常１５
Ｖ程度の電源電圧ＶDが印加されている。
【００１８】図１１は、図７に示した固体撮像装置の詳
細を示す図であり、（ａ）はIII−III’面の断面図、
（ｂ）は電位ポテンシャルを示す図である。
細を示す図であり、（ａ）はIII−III’面の断面図、
（ｂ）は電位ポテンシャルを示す図である。
【００１９】図１１に示すように、Ｐ型ウエル層９０２
が形成されたＮ--型半導体基板９０１上に、不要電荷排
出部７０６を構成するＮ+型半導体領域９０５と、不要
電荷排出部７０６の一端に設けられているＮ++型半導体
領域９０６と、素子分離部を構成するＰ+型半導体領域
９０７と、第１の水平電荷転送電極８０５（図６参照）
を構成する第１層の多結晶シリコン９０８と、第２の水
平電荷転送電極８０６（図６参照）を構成する第２層の
多結晶シリコン９０９とが設けられている。ここで、不
要電荷排出部７０６を構成するＮ+型半導体領域９０５
には、不要電荷排出部７０６の一端に設けられているＮ
++型半導体領域９０６を介して、通常１５Ｖ程度の電源
電圧ＶDが印加されている。
が形成されたＮ--型半導体基板９０１上に、不要電荷排
出部７０６を構成するＮ+型半導体領域９０５と、不要
電荷排出部７０６の一端に設けられているＮ++型半導体
領域９０６と、素子分離部を構成するＰ+型半導体領域
９０７と、第１の水平電荷転送電極８０５（図６参照）
を構成する第１層の多結晶シリコン９０８と、第２の水
平電荷転送電極８０６（図６参照）を構成する第２層の
多結晶シリコン９０９とが設けられている。ここで、不
要電荷排出部７０６を構成するＮ+型半導体領域９０５
には、不要電荷排出部７０６の一端に設けられているＮ
++型半導体領域９０６を介して、通常１５Ｖ程度の電源
電圧ＶDが印加されている。
【００２０】上記のように構成された固体撮像装置にお
いては、光電変換部７０１を構成するＮ型半導体領域９
０３直下に濃度の薄いＰ型ウェル層９０２を形成し、Ｎ
型半導体基板９０１に、通常１５Ｖ程度の電源電圧ＶD
より大きな逆バイアス電圧を印加することにより、Ｎ型
半導体領域９０３自体を空乏化させ、信号電荷を全てＮ
型半導体基板９０１に除去する。これにより、光電変換
部７０１に存在する不要電荷を除去している。
いては、光電変換部７０１を構成するＮ型半導体領域９
０３直下に濃度の薄いＰ型ウェル層９０２を形成し、Ｎ
型半導体基板９０１に、通常１５Ｖ程度の電源電圧ＶD
より大きな逆バイアス電圧を印加することにより、Ｎ型
半導体領域９０３自体を空乏化させ、信号電荷を全てＮ
型半導体基板９０１に除去する。これにより、光電変換
部７０１に存在する不要電荷を除去している。
【００２１】上記動作と共に、垂直電荷転送部７０２に
存在する不要電荷は、たとえば４相のクロックパルスに
て、一斉に水平電荷転送部７０３に向けて転送される。
存在する不要電荷は、たとえば４相のクロックパルスに
て、一斉に水平電荷転送部７０３に向けて転送される。
【００２２】図１２は、図７に示した固体撮像装置の水
平電荷転送部に印加されるクロックパルスの一例を示す
図である。
平電荷転送部に印加されるクロックパルスの一例を示す
図である。
【００２３】このとき、水平電荷転送電極８０５，８０
６（図６参照）には、図１２に示すように、ФＨ1にハ
イレベル電圧ＶHが、ΦＨ2にローレベル電圧ＶLがそれ
ぞれ印加されており、水平電荷転送部７０３において蓄
積することができない過剰電荷が垂直電荷転送部７０２
に逆戻りすることがないように垂直水平接続部に形成さ
れる電位ポテンシャルψＶＨより深くなるように形成さ
れた電位障壁部の電位ポテンシャルψＢを越えて隣接し
て設置された不要電荷排出部７０５のＮ+型半導体領域
９０５に吸収除去される。
６（図６参照）には、図１２に示すように、ФＨ1にハ
イレベル電圧ＶHが、ΦＨ2にローレベル電圧ＶLがそれ
ぞれ印加されており、水平電荷転送部７０３において蓄
積することができない過剰電荷が垂直電荷転送部７０２
に逆戻りすることがないように垂直水平接続部に形成さ
れる電位ポテンシャルψＶＨより深くなるように形成さ
れた電位障壁部の電位ポテンシャルψＢを越えて隣接し
て設置された不要電荷排出部７０５のＮ+型半導体領域
９０５に吸収除去される。
【００２４】その後、水平電荷転送部７０３に残留した
不要電荷は、図１２に示したような２相のクロックパル
スにより、水平電荷転送部７０３の通常の高速動作で、
水平電荷転送部７０３端に設けられたリセットドレイン
のＮ++型半導体領域９０６に吸収除去される。
不要電荷は、図１２に示したような２相のクロックパル
スにより、水平電荷転送部７０３の通常の高速動作で、
水平電荷転送部７０３端に設けられたリセットドレイン
のＮ++型半導体領域９０６に吸収除去される。
【００２５】続いて、所定の時間に入射した光量により
光電変換部７０１に蓄積された信号電荷が対応する垂直
電荷転送部７０２へと読み出された後、各垂直電荷転送
部７０２中を垂直方向に転送された水平方向の電荷が１
ライン毎に水平電荷転送部７０３へ送られ、水平電荷転
送部７０３中を水平方向に転送されて出力回路部７０４
を介して出力される。
光電変換部７０１に蓄積された信号電荷が対応する垂直
電荷転送部７０２へと読み出された後、各垂直電荷転送
部７０２中を垂直方向に転送された水平方向の電荷が１
ライン毎に水平電荷転送部７０３へ送られ、水平電荷転
送部７０３中を水平方向に転送されて出力回路部７０４
を介して出力される。
【００２６】
【発明が解決しようとする課題】上述したような、水平
電荷転送部に隣接して不要電荷排出部が設けられた固体
撮像装置においては、Ｎ型半導体基板上の全面にＰ型ウ
ェル層が形成されているため、不要電荷排出部を形成す
る際に、Ｐ型ウェル層上の不要電荷排出部が形成される
部分にＮ+半導体領域を設けなければならず、そのた
め、不要電荷排出部となるＮ+型半導体領域を設けてい
ない固体撮像装置に比べて製造工程数が増加してしまう
という問題点がある。
電荷転送部に隣接して不要電荷排出部が設けられた固体
撮像装置においては、Ｎ型半導体基板上の全面にＰ型ウ
ェル層が形成されているため、不要電荷排出部を形成す
る際に、Ｐ型ウェル層上の不要電荷排出部が形成される
部分にＮ+半導体領域を設けなければならず、そのた
め、不要電荷排出部となるＮ+型半導体領域を設けてい
ない固体撮像装置に比べて製造工程数が増加してしまう
という問題点がある。
【００２７】また、不純物濃度が比較的高いＮ+型半導
体領域を不要電荷排出部として水平電荷転送電極下に形
成するため、後工程の水平電荷転送電極下のゲート絶縁
膜を形成する際に、Ｎ+型半導体領域からの不純物の外
方拡散により、チャンネル領域となるＮ型半導体領域、
あるいは電位障壁部に異常拡散層が形成され、電位ポテ
ンシャルの変動が生じてしまうという問題点もある。
体領域を不要電荷排出部として水平電荷転送電極下に形
成するため、後工程の水平電荷転送電極下のゲート絶縁
膜を形成する際に、Ｎ+型半導体領域からの不純物の外
方拡散により、チャンネル領域となるＮ型半導体領域、
あるいは電位障壁部に異常拡散層が形成され、電位ポテ
ンシャルの変動が生じてしまうという問題点もある。
【００２８】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、製造工程数
を増加させることなく、不要電荷排出部を設けることが
できる固体撮像装置を提供することを目的とする。
する問題点に鑑みてなされたものであって、製造工程数
を増加させることなく、不要電荷排出部を設けることが
できる固体撮像装置を提供することを目的とする。
【００２９】
【課題を解決するための手段】上記目的を達成するため
に本発明は、第１導電型の半導体基板と、該第１導電型
の半導体基板上に形成された第２導電型の半導体ウェル
層と、該第２導電型の半導体ウェル層が形成された領域
に設けられ、光学情報を電気信号に変換する光電変換部
と、前記第２導電型の半導体ウェル層が形成された領域
に前記光電変換部に隣接して設けられ、前記光電変換部
から出力された電気信号のうち垂直方向の電荷を転送す
る垂直電荷転送部と、前記第２導電型の半導体ウェル層
が形成された領域に前記垂直電荷転送部の一端に隣接し
て設けられ、前記光電変換部から出力された電気信号の
うち水平方向の電荷を転送する水平電荷転送部と、前記
垂直電荷転送部及び前記水平電荷転送部において転送さ
れた電荷を出力する出力回路部とを有してなる固体撮像
装置において、前記水平電荷転送部の前記垂直電荷転送
部とは反対側に設けられ、前記垂直電荷転送部及び前記
水平電荷転送部において不要となった電荷が排出される
不要電荷排出部と、前記第２導電型の半導体ウェル層が
形成された領域に前記水平電荷転送部と前記不要電荷排
出部との間に設けられ、前記水平電荷転送部と前記不要
電荷排出部とを隔離する電位障壁部とを有し、前記電位
障壁部は電荷が転送される埋め込みチャンネルのチャン
ネル幅を狭めたナローチャンネル効果を用いて形成され
たものであって、前記水平電荷転送部と前記不要電荷排
出部と前記電位障壁部との前記埋め込みチャンネルが連
続して設けられ、前記不要電荷排出部が形成されている
領域では、前記第２導電型の半導体ウェル層が形成され
ずかつ前記埋め込みチャンネルと前記第１導電型の半導
体基板とが直接接合してなり、前記電位障壁部及び前記
不要電荷排出部上に、絶縁膜を介して前記水平電荷転送
部における電荷転送のための電極が形成されていること
を特徴とする。
に本発明は、第１導電型の半導体基板と、該第１導電型
の半導体基板上に形成された第２導電型の半導体ウェル
層と、該第２導電型の半導体ウェル層が形成された領域
に設けられ、光学情報を電気信号に変換する光電変換部
と、前記第２導電型の半導体ウェル層が形成された領域
に前記光電変換部に隣接して設けられ、前記光電変換部
から出力された電気信号のうち垂直方向の電荷を転送す
る垂直電荷転送部と、前記第２導電型の半導体ウェル層
が形成された領域に前記垂直電荷転送部の一端に隣接し
て設けられ、前記光電変換部から出力された電気信号の
うち水平方向の電荷を転送する水平電荷転送部と、前記
垂直電荷転送部及び前記水平電荷転送部において転送さ
れた電荷を出力する出力回路部とを有してなる固体撮像
装置において、前記水平電荷転送部の前記垂直電荷転送
部とは反対側に設けられ、前記垂直電荷転送部及び前記
水平電荷転送部において不要となった電荷が排出される
不要電荷排出部と、前記第２導電型の半導体ウェル層が
形成された領域に前記水平電荷転送部と前記不要電荷排
出部との間に設けられ、前記水平電荷転送部と前記不要
電荷排出部とを隔離する電位障壁部とを有し、前記電位
障壁部は電荷が転送される埋め込みチャンネルのチャン
ネル幅を狭めたナローチャンネル効果を用いて形成され
たものであって、前記水平電荷転送部と前記不要電荷排
出部と前記電位障壁部との前記埋め込みチャンネルが連
続して設けられ、前記不要電荷排出部が形成されている
領域では、前記第２導電型の半導体ウェル層が形成され
ずかつ前記埋め込みチャンネルと前記第１導電型の半導
体基板とが直接接合してなり、前記電位障壁部及び前記
不要電荷排出部上に、絶縁膜を介して前記水平電荷転送
部における電荷転送のための電極が形成されていること
を特徴とする。
【００３０】
【００３１】また、前記第１導電型の半導体基板上に、
前記水平電荷転送部の埋め込みチャンネルを構成する第
１導電型の半導体領域が形成されていることを特徴とす
る。
前記水平電荷転送部の埋め込みチャンネルを構成する第
１導電型の半導体領域が形成されていることを特徴とす
る。
【００３２】また、前記不要電荷排出部に印加される電
圧と前記電位障壁部の電位ポテンシャルとの電位差が、
０．５Ｖ以上であることを特徴とする。
圧と前記電位障壁部の電位ポテンシャルとの電位差が、
０．５Ｖ以上であることを特徴とする。
【００３３】（作用）上記のように構成された本発明に
おいては、垂直電荷転送部及び水平電荷転送部において
不要となった電荷が排出される不要電荷排出部が形成さ
れる領域には、第２導電型の半導体ウェル層が形成され
ていないので、第１導電型の半導体基板に第２の導電型
の半導体ウェル層と逆方向の電圧を印加することによ
り、不要電荷が第１導電型の半導体基板に排出される。
おいては、垂直電荷転送部及び水平電荷転送部において
不要となった電荷が排出される不要電荷排出部が形成さ
れる領域には、第２導電型の半導体ウェル層が形成され
ていないので、第１導電型の半導体基板に第２の導電型
の半導体ウェル層と逆方向の電圧を印加することによ
り、不要電荷が第１導電型の半導体基板に排出される。
【００３４】このように、不要電荷排出部を形成する際
に、第１導電型の半導体基板上の不要電荷排出部が形成
される部分にＮ+型半導体領域を設ける必要がなくな
り、製造工数が増えることがなくなる。
に、第１導電型の半導体基板上の不要電荷排出部が形成
される部分にＮ+型半導体領域を設ける必要がなくな
り、製造工数が増えることがなくなる。
【００３５】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００３６】図１は、本発明の、水平電荷転送部に隣接
して電荷排出部が設けられている固体撮像装置の実施の
一形態を示す構成概略図である。
して電荷排出部が設けられている固体撮像装置の実施の
一形態を示す構成概略図である。
【００３７】本形態は図１に示すように、光学情報を電
気信号に変換する光電変換部１０１と、光電変換部１０
１に隣接して設けられ、光電変換部１０１から出力され
た電気信号のうち垂直方向の電荷を転送する垂直電荷転
送部１０２と、垂直電荷転送部１０２の一端に隣接して
設けられ、光電変換部１０１から出力された電気信号の
うち水平方向の電荷を転送する水平電荷転送部１０３
と、垂直電荷転送部１０２及び水平電荷転送部１０３に
おいて転送された電荷を出力する出力回路部１０４と、
水平電荷転送部１０３の垂直電荷転送部１０２とは反対
側に設けられ、垂直電荷転送部１０２及び水平電荷転送
部１０３において不要となった電荷が排出される不要電
荷排出部１０６と、水平電荷転送部１０３と不要電荷排
出部１０６との間に設けられ、水平電荷転送部１０３と
不要電荷排出部１０６とを隔離する電位障壁部１０５と
から構成されている。
気信号に変換する光電変換部１０１と、光電変換部１０
１に隣接して設けられ、光電変換部１０１から出力され
た電気信号のうち垂直方向の電荷を転送する垂直電荷転
送部１０２と、垂直電荷転送部１０２の一端に隣接して
設けられ、光電変換部１０１から出力された電気信号の
うち水平方向の電荷を転送する水平電荷転送部１０３
と、垂直電荷転送部１０２及び水平電荷転送部１０３に
おいて転送された電荷を出力する出力回路部１０４と、
水平電荷転送部１０３の垂直電荷転送部１０２とは反対
側に設けられ、垂直電荷転送部１０２及び水平電荷転送
部１０３において不要となった電荷が排出される不要電
荷排出部１０６と、水平電荷転送部１０３と不要電荷排
出部１０６との間に設けられ、水平電荷転送部１０３と
不要電荷排出部１０６とを隔離する電位障壁部１０５と
から構成されている。
【００３８】図２は、図１中、点線で囲まれた領域の詳
細図である。
細図である。
【００３９】図２に示すように、垂直電荷転送チャンネ
ル２０１と、水平電荷転送チャンネル２０２と、電位障
壁部２０３と、不要電荷排出部２０４と、第１層の多結
晶シリコンからなる第１の水平電荷転送電極２０５と、
第２層の多結晶シリコンからなる第２の水平電荷転送電
極２０６と、最終の垂直電荷転送電極２０７とから構成
されている。
ル２０１と、水平電荷転送チャンネル２０２と、電位障
壁部２０３と、不要電荷排出部２０４と、第１層の多結
晶シリコンからなる第１の水平電荷転送電極２０５と、
第２層の多結晶シリコンからなる第２の水平電荷転送電
極２０６と、最終の垂直電荷転送電極２０７とから構成
されている。
【００４０】図３は、図１に示した固体撮像装置の詳細
を示す図であり、（ａ）はI−I’面の断面図、（ｂ）は
電位ポテンシャルを示す図である。
を示す図であり、（ａ）はI−I’面の断面図、（ｂ）は
電位ポテンシャルを示す図である。
【００４１】図３に示すように、不純物濃度が２．０×
１０14ｃｍ-3程度の第１導電型の半導体基板であるＮ--
型半導体基板３０１と、不純物濃度が１．０×１０16ｃ
ｍ-3程度であり、Ｎ--型半導体基板３０１上の垂直電荷
転送部１０２、水平電荷転送部１０３及び電位障壁部１
０５が形成される領域に形成された第２導電型の半導体
ウェル層であるＰ型ウエル層３０２と、不純物濃度が
１．０×１０17ｃｍ-3程度であり、垂直電荷転送部１０
２、水平電荷転送部１０３、不要電荷排出部１０６及び
電位障壁部１０５の埋め込みチャンネルを構成する第１
導電型の半導体領域であるＮ型半導体領域３０３と、不
純物濃度が１．０×１０18ｃｍ-3程度であり、素子分離
部を構成するＰ+型半導体領域３０７と、第１の水平電
荷転送電極２０５（図２参照）を構成する第１層の多結
晶シリコン３０８と、最終の垂直電荷転送電極２０７
（図２参照）を構成する第２層の多結晶シリコン３０９
とから構成されている。ここで、不要電荷排出部１０６
を構成するＮ型半導体領域３０３及びＮ--型半導体基板
３０１には、電位障壁部１０５の電位ポテンシャルψＢ
より深くなるような電圧Ｖsubが印加されている。この
場合、電圧Ｖsubと電位ポテンシャルψＢとの電位差は
０．５Ｖ以上であることが望ましい。
１０14ｃｍ-3程度の第１導電型の半導体基板であるＮ--
型半導体基板３０１と、不純物濃度が１．０×１０16ｃ
ｍ-3程度であり、Ｎ--型半導体基板３０１上の垂直電荷
転送部１０２、水平電荷転送部１０３及び電位障壁部１
０５が形成される領域に形成された第２導電型の半導体
ウェル層であるＰ型ウエル層３０２と、不純物濃度が
１．０×１０17ｃｍ-3程度であり、垂直電荷転送部１０
２、水平電荷転送部１０３、不要電荷排出部１０６及び
電位障壁部１０５の埋め込みチャンネルを構成する第１
導電型の半導体領域であるＮ型半導体領域３０３と、不
純物濃度が１．０×１０18ｃｍ-3程度であり、素子分離
部を構成するＰ+型半導体領域３０７と、第１の水平電
荷転送電極２０５（図２参照）を構成する第１層の多結
晶シリコン３０８と、最終の垂直電荷転送電極２０７
（図２参照）を構成する第２層の多結晶シリコン３０９
とから構成されている。ここで、不要電荷排出部１０６
を構成するＮ型半導体領域３０３及びＮ--型半導体基板
３０１には、電位障壁部１０５の電位ポテンシャルψＢ
より深くなるような電圧Ｖsubが印加されている。この
場合、電圧Ｖsubと電位ポテンシャルψＢとの電位差は
０．５Ｖ以上であることが望ましい。
【００４２】図４は、図１に示した固体撮像装置の詳細
を示す図であり、（ａ）はII−II’面の断面図、（ｂ）
は電位ポテンシャルを示す図である。
を示す図であり、（ａ）はII−II’面の断面図、（ｂ）
は電位ポテンシャルを示す図である。
【００４３】図４に示すように、Ｐ型ウエル層３０２が
形成されたＮ--型半導体基板３０１上に、垂直電荷転送
部１０２、水平電荷転送部１０３及び電位障壁部１０５
の埋め込みチャンネルを構成するＮ型半導体領域３０
３、並びに不純物濃度が７．０×１０16ｃｍ-3程度のＮ
-型半導体領域３０４と、浮遊拡散層部及びリセットド
レイン部を構成するＮ++型半導体領域３０６と、素子分
離部を構成するＰ+型半導体領域３０７と、第１の水平
電荷転送電極２０５（図２参照）を構成する第１層の多
結晶シリコン３０８と、第２の水平電荷転送電極２０６
（図２参照）を構成する第２層の多結晶シリコン３０９
とが設けられている。ここで、信号電荷のリセットドレ
インを構成するＮ++型半導体領域３０６には、通常１５
Ｖ程度の電源電圧ＶDが印加されている。
形成されたＮ--型半導体基板３０１上に、垂直電荷転送
部１０２、水平電荷転送部１０３及び電位障壁部１０５
の埋め込みチャンネルを構成するＮ型半導体領域３０
３、並びに不純物濃度が７．０×１０16ｃｍ-3程度のＮ
-型半導体領域３０４と、浮遊拡散層部及びリセットド
レイン部を構成するＮ++型半導体領域３０６と、素子分
離部を構成するＰ+型半導体領域３０７と、第１の水平
電荷転送電極２０５（図２参照）を構成する第１層の多
結晶シリコン３０８と、第２の水平電荷転送電極２０６
（図２参照）を構成する第２層の多結晶シリコン３０９
とが設けられている。ここで、信号電荷のリセットドレ
インを構成するＮ++型半導体領域３０６には、通常１５
Ｖ程度の電源電圧ＶDが印加されている。
【００４４】図５は、図１に示した固体撮像装置の詳細
を示す図であり、（ａ）はIII−II’I面の断面図、
（ｂ）は電位ポテンシャルを示す図である。
を示す図であり、（ａ）はIII−II’I面の断面図、
（ｂ）は電位ポテンシャルを示す図である。
【００４５】図５に示すように、Ｎ--型半導体基板３０
１上に、Ｎ型半導体領域３０３と素子分離部を構成する
Ｐ+型半導体領域３０７とが形成され、Ｎ型半導体領域
３０３上に、第１の水平電荷転送電極２０５（図２参
照）を構成する第１層の多結晶シリコン３０８と、第２
の水平電荷転送電極２０６（図２参照）を構成する第２
層の多結晶シリコン３０９とが設けられている。ここ
で、不要電荷排出部１０６を構成するＮ型半導体領域３
０３及びＮ--型半導体基板３０１には、絶縁膜３１０を
介して第１の水平電荷転送電極２０５（図２参照）を構
成する第１層の多結晶シリコン３０８及び第２の水平電
荷転送電極２０６（図２参照）を構成する第２層の多結
晶シリコン３０９から電圧Ｖsubが印加されている。
１上に、Ｎ型半導体領域３０３と素子分離部を構成する
Ｐ+型半導体領域３０７とが形成され、Ｎ型半導体領域
３０３上に、第１の水平電荷転送電極２０５（図２参
照）を構成する第１層の多結晶シリコン３０８と、第２
の水平電荷転送電極２０６（図２参照）を構成する第２
層の多結晶シリコン３０９とが設けられている。ここ
で、不要電荷排出部１０６を構成するＮ型半導体領域３
０３及びＮ--型半導体基板３０１には、絶縁膜３１０を
介して第１の水平電荷転送電極２０５（図２参照）を構
成する第１層の多結晶シリコン３０８及び第２の水平電
荷転送電極２０６（図２参照）を構成する第２層の多結
晶シリコン３０９から電圧Ｖsubが印加されている。
【００４６】上記のように構成された固体撮像装置にお
いては、光電変換部１０１を構成するＮ型半導体領域３
０３直下に濃度の薄いＰ型ウェル層３０２を形成し、Ｎ
--型半導体基板３０１に、通常１５Ｖ程度の電源電圧Ｖ
Dより大きな逆バイアス電圧を印加することにより、Ｎ
型半導体領域３０３自体を空乏化させ、信号電荷を全て
Ｎ--型半導体基板３０１に除去する。これにより、光電
変換部１０１に存在する不要電荷を除去している。
いては、光電変換部１０１を構成するＮ型半導体領域３
０３直下に濃度の薄いＰ型ウェル層３０２を形成し、Ｎ
--型半導体基板３０１に、通常１５Ｖ程度の電源電圧Ｖ
Dより大きな逆バイアス電圧を印加することにより、Ｎ
型半導体領域３０３自体を空乏化させ、信号電荷を全て
Ｎ--型半導体基板３０１に除去する。これにより、光電
変換部１０１に存在する不要電荷を除去している。
【００４７】上記動作と共に、垂直電荷転送部１０２に
存在する不要電荷は、たとえば４相のクロックパルスに
て、一斉に水平電荷転送部１０３に向けて転送される。
存在する不要電荷は、たとえば４相のクロックパルスに
て、一斉に水平電荷転送部１０３に向けて転送される。
【００４８】図６は、図１に示した固体撮像装置の水平
電荷転送部に印加されるクロックパルスの一例を示す図
である。
電荷転送部に印加されるクロックパルスの一例を示す図
である。
【００４９】このとき、水平電荷転送電極２０５，２０
６（図２参照）には、図６に示すように、ФＨ1にハイ
レベル電圧ＶHが、ΦＨ2にローレベル電圧ＶLがそれぞ
れ印加されており、水平電荷転送部１０３において蓄積
することができない過剰電荷が垂直電荷転送部１０２に
逆戻りすることがないように垂直水平接続部に形成され
る電位ポテンシャルψＶＨより深くなるように形成され
た電位障壁部の電位ポテンシャルψＢを越えて隣接して
設置された不要電荷排出部１０５のＮ型半導体領域３０
３を介してＮ--型半導体基板３０１に吸収除去される。
６（図２参照）には、図６に示すように、ФＨ1にハイ
レベル電圧ＶHが、ΦＨ2にローレベル電圧ＶLがそれぞ
れ印加されており、水平電荷転送部１０３において蓄積
することができない過剰電荷が垂直電荷転送部１０２に
逆戻りすることがないように垂直水平接続部に形成され
る電位ポテンシャルψＶＨより深くなるように形成され
た電位障壁部の電位ポテンシャルψＢを越えて隣接して
設置された不要電荷排出部１０５のＮ型半導体領域３０
３を介してＮ--型半導体基板３０１に吸収除去される。
【００５０】その後、水平電荷転送部１０３に残留した
不要電荷は、図６に示したような２相のクロックパルス
により、水平電荷転送部１０３の通常の高速動作で、水
平電荷転送部１０３端に設けられたリセットドレインの
Ｎ++型半導体領域３０６に吸収除去される。
不要電荷は、図６に示したような２相のクロックパルス
により、水平電荷転送部１０３の通常の高速動作で、水
平電荷転送部１０３端に設けられたリセットドレインの
Ｎ++型半導体領域３０６に吸収除去される。
【００５１】続いて、所定の時間に入射した光量により
光電変換部１０１に蓄積された信号電荷が対応する垂直
電荷転送部１０２へと読み出された後、各垂直電荷転送
部１０２中を垂直方向に転送された水平方向の電荷が１
ライン毎に水平電荷転送部１０３へ送られ、水平電荷転
送部１０３中を水平方向に転送されて出力回路部１０４
を介して出力される。
光電変換部１０１に蓄積された信号電荷が対応する垂直
電荷転送部１０２へと読み出された後、各垂直電荷転送
部１０２中を垂直方向に転送された水平方向の電荷が１
ライン毎に水平電荷転送部１０３へ送られ、水平電荷転
送部１０３中を水平方向に転送されて出力回路部１０４
を介して出力される。
【００５２】なお、上述した実施の形態においては、電
位障壁部を電荷転送チャンネルのナローチャンネル効果
により形成することにより電荷転送を行う固体撮像装置
について記述したが、埋め込みチャンネルを構成するＮ
型半導体領域に反対導電型の不純物を導入し、Ｎ-型半
導体領域を形成することにより電位障壁部を形成した場
合においても、専用の電極を配置し、電極に所望の電位
を印加すれば同様に適用できることは言うまでもない。
位障壁部を電荷転送チャンネルのナローチャンネル効果
により形成することにより電荷転送を行う固体撮像装置
について記述したが、埋め込みチャンネルを構成するＮ
型半導体領域に反対導電型の不純物を導入し、Ｎ-型半
導体領域を形成することにより電位障壁部を形成した場
合においても、専用の電極を配置し、電極に所望の電位
を印加すれば同様に適用できることは言うまでもない。
【００５３】また、上述した実施の形態においては、埋
め込み型の固体撮像装置について記述したが、表面型の
固体撮像装置においても、同様に適用できることは言う
までもない。
め込み型の固体撮像装置について記述したが、表面型の
固体撮像装置においても、同様に適用できることは言う
までもない。
【００５４】さらに、上述した実施の形態においては、
不要電荷排出部を構成するＮ型半導体領域３０５及びＮ
--型半導体基板３０１には、電位障壁部の電位ポテンシ
ャルψＢより深くなるような電圧Ｖsubが印加されてい
る場合について記述したが、不要電荷を除去する期間以
外においては、電圧Ｖsubより大きな電圧が印加されて
いるようなパルス電圧を印加した場合においても、同様
に適用できることは言うまでもない。
不要電荷排出部を構成するＮ型半導体領域３０５及びＮ
--型半導体基板３０１には、電位障壁部の電位ポテンシ
ャルψＢより深くなるような電圧Ｖsubが印加されてい
る場合について記述したが、不要電荷を除去する期間以
外においては、電圧Ｖsubより大きな電圧が印加されて
いるようなパルス電圧を印加した場合においても、同様
に適用できることは言うまでもない。
【００５５】
【発明の効果】以上説明したように本発明においては、
垂直電荷転送部及び水平電荷転送部において不要となっ
た電荷が排出される不要電荷排出部が形成される領域に
は、第２導電型の半導体ウェル層が形成されていないた
め、第１導電型の半導体基板に第２の導電型のウェル層
と逆方向の電圧を印加することにより、不要電荷を第１
導電型の半導体基板に排出することができる。
垂直電荷転送部及び水平電荷転送部において不要となっ
た電荷が排出される不要電荷排出部が形成される領域に
は、第２導電型の半導体ウェル層が形成されていないた
め、第１導電型の半導体基板に第２の導電型のウェル層
と逆方向の電圧を印加することにより、不要電荷を第１
導電型の半導体基板に排出することができる。
【００５６】このため、不要電荷排出部を形成する際
に、第１導電型の半導体基板上の不要電荷排出部が形成
される部分にＮ+型半導体領域を設ける必要がなくな
り、製造工程数を増加させることなく、不要電荷排出部
を設けることができる。
に、第１導電型の半導体基板上の不要電荷排出部が形成
される部分にＮ+型半導体領域を設ける必要がなくな
り、製造工程数を増加させることなく、不要電荷排出部
を設けることができる。
【００５７】また、不要電荷排出部となる不純物濃度の
比較的高いＮ+型半導体領域を水平電荷転送電極下に形
成する必要がないため、後工程の水平電荷転送電極下の
ゲート絶縁膜を形成する際に、Ｎ+型半導体領域からの
不純物の外方拡散により、チャンネル領域となるＮ型半
導体領域、あるいは電位障壁部に異常拡散層が形成さ
れ、電位ポテンシャルの変動が生じることを防ぐことが
できる。
比較的高いＮ+型半導体領域を水平電荷転送電極下に形
成する必要がないため、後工程の水平電荷転送電極下の
ゲート絶縁膜を形成する際に、Ｎ+型半導体領域からの
不純物の外方拡散により、チャンネル領域となるＮ型半
導体領域、あるいは電位障壁部に異常拡散層が形成さ
れ、電位ポテンシャルの変動が生じることを防ぐことが
できる。
【図１】本発明の、水平電荷転送部に隣接して電荷排出
部が設けられている固体撮像装置の実施の一形態を示す
構成概略図である。
部が設けられている固体撮像装置の実施の一形態を示す
構成概略図である。
【図２】図１中、点線で囲まれた領域の詳細図である。
【図３】図１に示した固体撮像装置の詳細を示す図であ
り、（ａ）はI−I’面の断面図、（ｂ）は電位ポテンシ
ャルを示す図である。
り、（ａ）はI−I’面の断面図、（ｂ）は電位ポテンシ
ャルを示す図である。
【図４】図１に示した固体撮像装置の詳細を示す図であ
り、（ａ）はII−II’面の断面図、（ｂ）は電位ポテン
シャルを示す図である。
り、（ａ）はII−II’面の断面図、（ｂ）は電位ポテン
シャルを示す図である。
【図５】図１に示した固体撮像装置の詳細を示す図であ
り、（ａ）はIII−III’面の断面図、（ｂ）は電位ポテ
ンシャルを示す図である。
り、（ａ）はIII−III’面の断面図、（ｂ）は電位ポテ
ンシャルを示す図である。
【図６】図１に示した固体撮像装置の水平電荷転送部に
印加されるクロックパルスの一例を示す図である。
印加されるクロックパルスの一例を示す図である。
【図７】従来の、水平電荷転送部に隣接して電荷排出部
が設けられている固体撮像装置の一構成例を示す構成概
略図である。
が設けられている固体撮像装置の一構成例を示す構成概
略図である。
【図８】図７中、点線で囲まれた領域の詳細図である。
【図９】図７に示した固体撮像装置の詳細を示す図であ
り、（ａ）はI−I’面の断面図、（ｂ）は電位ポテンシ
ャルを示す図である。
り、（ａ）はI−I’面の断面図、（ｂ）は電位ポテンシ
ャルを示す図である。
【図１０】図７に示した固体撮像装置の詳細を示す図で
あり、（ａ）はII−II’面の断面図、（ｂ）は電位ポテ
ンシャルを示す図である。
あり、（ａ）はII−II’面の断面図、（ｂ）は電位ポテ
ンシャルを示す図である。
【図１１】図７に示した固体撮像装置の詳細を示す図で
あり、（ａ）はIII−III’面の断面図、（ｂ）は電位ポ
テンシャルを示す図である。
あり、（ａ）はIII−III’面の断面図、（ｂ）は電位ポ
テンシャルを示す図である。
【図１２】図７に示した固体撮像装置の水平電荷転送部
に印加されるクロックパルスの一例を示す図である。
に印加されるクロックパルスの一例を示す図である。
１０１ 光電変換部 １０２ 垂直電荷転送部 １０３ 水平電荷転送部 １０４ 出力回路部 １０５，２０３ 電位障壁部 １０６，２０４ 不要電荷排出部 ２０１ 垂直電荷転送チャンネル ２０２ 水平電荷転送チャンネル ２０５ 第１の水平電荷転送電極 ２０６ 第２の水平電荷転送電極 ２０７ 最終の垂直電荷転送電極 ３０１ Ｎ--型半導体基板 ３０２ Ｐ型ウエル層 ３０３ Ｎ型半導体領域 ３０４ Ｎ-型半導体領域 ３０６ Ｎ++型半導体領域 ３０７ Ｐ++型半導体領域 ３０８ 第１層の多結晶シリコン ３０９ 第２層の多結晶シリコン ３１０ 絶縁膜
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/339 H01L 27/14 - 27/148 H01L 29/762 - 29/768 H04N 5/335
Claims (3)
- 【請求項１】第１導電型の半導体基板と、 該第１導電型の半導体基板上に形成された第２導電型の
半導体ウェル層と、 該第２導電型の半導体ウェル層が形成された領域に設け
られ、光学情報を電気信号に変換する光電変換部と、 前記第２導電型の半導体ウェル層が形成された領域に前
記光電変換部に隣接して設けられ、前記光電変換部から
出力された電気信号のうち垂直方向の電荷を転送する垂
直電荷転送部と、 前記第２導電型の半導体ウェル層が形成された領域に前
記垂直電荷転送部の一端に隣接して設けられ、前記光電
変換部から出力された電気信号のうち水平方向の電荷を
転送する水平電荷転送部と、 前記垂直電荷転送部及び前記水平電荷転送部において転
送された電荷を出力する出力回路部とを有してなる固体
撮像装置において、 前記水平電荷転送部の前記垂直電荷転送部とは反対側に
設けられ、前記垂直電荷転送部及び前記水平電荷転送部
において不要となった電荷が排出される不要電荷排出部
と、 前記第２導電型の半導体ウェル層が形成された領域に前
記水平電荷転送部と前記不要電荷排出部との間に設けら
れ、前記水平電荷転送部と前記不要電荷排出部とを隔離
する電位障壁部とを有し、前記電位障壁部は電荷が転送
される埋め込みチャンネルのチャンネル幅を狭めたナロ
ーチャンネル効果を用いて形成されたものであって、 前記水平電荷転送部と前記不要電荷排出部と前記電位障
壁部との前記埋め込みチャンネルが連続して設けられ、 前記不要電荷排出部が形成されている領域では、前記第
２導電型の半導体ウェル層が形成されずかつ前記埋め込
みチャンネルと前記第１導電型の半導体基板とが直接接
合してなり、 前記電位障壁部及び前記不要電荷排出部上に、絶縁膜を
介して前記水平電荷転送部における電荷転送のための電
極が形成されていることを特徴とする固体撮像装置。 - 【請求項２】請求項１に記載の固体撮像装置において、 前記第１導電型の半導体基板上に、前記水平電荷転送部
の埋め込みチャンネルを構成する第１導電型の半導体領
域が形成されていることを特徴とする固体撮像装置。 - 【請求項３】請求項１または請求項２に記載の固体撮像
装置において、 前記不要電荷排出部に印加される電圧と前記電位障壁部
の電位ポテンシャルとの電位差が、０．５Ｖ以上である
ことを特徴とする固体撮像装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8120130A JP2910671B2 (ja) | 1996-05-15 | 1996-05-15 | 固体撮像装置 |
| US08/851,459 US5770870A (en) | 1996-05-15 | 1997-05-05 | Solid-state imaging device having an unwanted charge drain section disposed adjacent to horizonal charge transfer section |
| KR1019970018569A KR100256280B1 (ko) | 1996-05-15 | 1997-05-13 | 고체촬상장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8120130A JP2910671B2 (ja) | 1996-05-15 | 1996-05-15 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09307094A JPH09307094A (ja) | 1997-11-28 |
| JP2910671B2 true JP2910671B2 (ja) | 1999-06-23 |
Family
ID=14778723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8120130A Expired - Fee Related JP2910671B2 (ja) | 1996-05-15 | 1996-05-15 | 固体撮像装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5770870A (ja) |
| JP (1) | JP2910671B2 (ja) |
| KR (1) | KR100256280B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5990953A (en) * | 1995-12-15 | 1999-11-23 | Nec Corporation | Solid state imaging device having overflow drain region provided in parallel to CCD shift register |
| JP3598648B2 (ja) * | 1996-04-02 | 2004-12-08 | ソニー株式会社 | 電荷転送素子及び電荷転送素子の駆動方法 |
| JP2874668B2 (ja) * | 1996-10-30 | 1999-03-24 | 日本電気株式会社 | 固体撮像装置の製造方法 |
| JP2914496B2 (ja) | 1996-12-05 | 1999-06-28 | 日本電気株式会社 | 固体撮像素子 |
| JP3370249B2 (ja) * | 1996-12-27 | 2003-01-27 | 松下電器産業株式会社 | 固体撮像装置とその駆動方法および製造方法 |
| JP3033524B2 (ja) * | 1997-05-23 | 2000-04-17 | 日本電気株式会社 | 固体撮像装置 |
| JP3317248B2 (ja) | 1998-09-18 | 2002-08-26 | 日本電気株式会社 | 固体撮像装置 |
| JP2005175104A (ja) * | 2003-12-10 | 2005-06-30 | Sony Corp | 固体撮像素子 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847378A (ja) * | 1981-09-17 | 1983-03-19 | Canon Inc | 撮像素子 |
| JPS60244063A (ja) * | 1984-05-18 | 1985-12-03 | Nec Corp | 固体撮像素子 |
| JPH01204577A (ja) * | 1988-02-10 | 1989-08-17 | Matsushita Electron Corp | 固体撮像装置およびその駆動方法 |
| JPH07112059B2 (ja) * | 1989-02-03 | 1995-11-29 | シャープ株式会社 | 固体撮像装置 |
| JP3120465B2 (ja) * | 1991-04-15 | 2000-12-25 | ソニー株式会社 | 固体撮像素子 |
| JP2975216B2 (ja) * | 1992-06-18 | 1999-11-10 | 三菱電機株式会社 | リニアイメージセンサ及びその駆動方式 |
-
1996
- 1996-05-15 JP JP8120130A patent/JP2910671B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-05 US US08/851,459 patent/US5770870A/en not_active Expired - Fee Related
- 1997-05-13 KR KR1019970018569A patent/KR100256280B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09307094A (ja) | 1997-11-28 |
| US5770870A (en) | 1998-06-23 |
| KR970077710A (ko) | 1997-12-12 |
| KR100256280B1 (ko) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1435662A2 (en) | Solid state image pickup device with wide dynamic range | |
| JP3142327B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH05137072A (ja) | 固体撮像装置 | |
| KR100212612B1 (ko) | 고상 화상 형성 장치 | |
| JP2910671B2 (ja) | 固体撮像装置 | |
| JP2845216B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP3317248B2 (ja) | 固体撮像装置 | |
| JP2914496B2 (ja) | 固体撮像素子 | |
| US20220005851A1 (en) | Solid-state imaging apparatus, method of manufacturing the same, and electronic device | |
| JP3033524B2 (ja) | 固体撮像装置 | |
| JP2856182B2 (ja) | 固体撮像装置 | |
| US7564494B2 (en) | Solid-state imaging device and its driving method for preventing damage in dynamic range | |
| JP2007201092A (ja) | 固体撮像素子及びその駆動方法 | |
| KR19980047694A (ko) | 고체 촬상 소자 | |
| JP4001904B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2010073901A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 | |
| JP2000059695A (ja) | 固体撮像装置およびその駆動方法 | |
| JP4734760B2 (ja) | 固体撮像素子の駆動装置及び駆動方法 | |
| JP4001841B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2002344818A (ja) | 固体撮像素子の駆動方法及び撮像装置 | |
| JPH01204577A (ja) | 固体撮像装置およびその駆動方法 | |
| JPS58106966A (ja) | 固体撮像装置 | |
| JPH02274183A (ja) | 固体撮像素子の駆動方法 | |
| JPH02299266A (ja) | 固体撮像素子およびその駆動方法 | |
| JPH11135765A (ja) | 固体撮像素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990309 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |