KR100212612B1 - 고상 화상 형성 장치 - Google Patents

고상 화상 형성 장치 Download PDF

Info

Publication number
KR100212612B1
KR100212612B1 KR1019960065699A KR19960065699A KR100212612B1 KR 100212612 B1 KR100212612 B1 KR 100212612B1 KR 1019960065699 A KR1019960065699 A KR 1019960065699A KR 19960065699 A KR19960065699 A KR 19960065699A KR 100212612 B1 KR100212612 B1 KR 100212612B1
Authority
KR
South Korea
Prior art keywords
charge transfer
region
image forming
forming apparatus
state image
Prior art date
Application number
KR1019960065699A
Other languages
English (en)
Other versions
KR970054308A (ko
Inventor
야스따가 나까시바
Original Assignee
가네꼬 히사시
닛본 덴기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR970054308A publication Critical patent/KR970054308A/ko
Application granted granted Critical
Publication of KR100212612B1 publication Critical patent/KR100212612B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76816—Output structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14887—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 고상 화상 형성 장치는 광전 변환부, 수직 전하 전송부, 수평 전하 전송부, 불필요한 전하 방출 영역을 포함하고 있다. 수평 전하 전송부의 채널 영역과 불필요한 전하 방출 영역은 동일한 불순물 프로필을 갖는다. 수평 전하 전송부의 채널 영역에는 제1전압이 인가되어 공핍상태로 되고 불필요한 전하 방출 영역에는 제2전압이 인가되어 비공핍 상태가 된다.

Description

고상 화상 형성 장치
본 발명은 고상 화상 형성 장치(solid state imaging device)에 관한 것으로, 특히 수평 전하 전송부에 인접하게 형성된 전하 방출부 영역 즉 오버플로우(overflow) 드레인 영역을 갖는 고상 화상 형성 장치에 관한 것이다.
종래에는 고상 화상 형성 장치는 카메라 일체형 비디오 테이프 레코더(VTR)로서 사용되어 왔다. 최근, 픽셀수가 증가함에 따라, 고상 화상 형성 장치는 필름 노출 대신에 광정보를 전기 신호로 변환시켜 그 신호를 메모리 매체에 저장시켜 하드 카피 출력(hard copy output)을 생성하거나 모니터 화면상에서 그것을 관찰하기 위한 전자 스틸(still) 카메라의 입력 장치로서 사용되기 시작했다.
이러한 고상 화상 형성 장치의 경우에는, 광전 변환기부 또는 수직 및 수평 전하 전송부에 불필요한 신호 전하가 존재하고 있다. 고상 화상 형성 장치를 카메라 일체형 VTR의 입력 장치로서 사용할 경우, 이러한 불필요한 신호 전하는 수개의 표시 화면에 대응하는 시간 동안의 표시 후에는 불충분한 레벨로 떨어지므로, 불필요한 전하가 큰 문제를 일으키지는 않는다. 그러나, 고상 화상 형성 장치를 전자 스틸 카메라의 입력 장치로서 사용할 경우에는, 셔터 버튼을 트리거한 후 셔터가 실제로 열려지거나 닫혀질 때까지 시간 지연이 존재하므로 불행하게도 최적의 셔터 누름 시기(timing)를 놓치게 된다.
이러한 이유때문에, 고상 화상 형성 장치를 전자 스틸 카메라의 입력 장치로서 사용할 경우에는 카메라 일체형 VCR에서 사용할 경우와는 달리, 셔터 버튼의 트리거링과 동시에 광전 변환기부, 수직 및 수평 전하 전송부에 존재하는 불필요한 모든 신호 전하를 제거시킬 필요가 있다.
광전 변환기부에 존재하는 이러한 불필요한 전하를 제거시키기 위한 통상적인 수단중 하나가, N형 반도체 기판에 역 바이어스를 인가시켜 과대한 전하를 N형 반도체 기판으로 방출시키기 위해 저농도의 P-형 반도체 영역을 광전 변환기부를 형성하는 N형 반도체 영역 바로 아래에 형성하고, 한편으로 특히 N형 반도체 영역을 공핍 상태로 만들어 N형 반도체 기판으로 모든 신호 전하를 방출시키기 위해 수직 오버플로우 드레인 구조를 형성하는 블루밍 제어(blooming control)를 사용하는 것이다(Journal of The Institute of Television Engineers of Japan, Vol. 37, No. 10, 1983, pp. 782-787 참조).
또한, 수평 전하 전송부에 존재하는 불필요한 전하에 대해, 수평 전송부는 고속으로 동작할 수 있으므로, 통상적인 동작에 의해 불필요한 전하를 수평 전하 전송부의 말단에 제공된 리셋트 드레인(reset-drain)으로 방출시킬 수 있다.
한편, 수직 전하 전송부에 존재하는 불필요한 전하를 제거시키려하면 적어도 하나 또 수개의 표시 화면에 대응하는 전하 전송 시간이 요구된다.
수직 전하 전송부의 불필요한 전하를 제거시키기 위한 방법으로서는, 수평 전하 전송부의 대향측 상의 수직 전하 전송부의 말단에 불필요한 전하를 제거시키기 위한 드레인(drain)을 제공하고, 수직 전하 전송부의 매립 채널을 사전에 형성하기 위해 스틸 카메라가 비작동 중 일때라도 스틸 카메라를 사용 가능한 상태로 설정하며, 기판을 역 바이어스된 상태로 설정함으로서 불필요한 전하를 제거시키는 제1방법(일본 공개 특허 공보 제58-31671호)과, 수직 전하 전송부 CCD 상의 불필요한 전하를 역방향으로 전송, 즉 제거시키기 위해 수평 전하 전송부에 대향하게 수직 전하 전송부 CCD의 말단에 불필요한 전하를 제거시키기 위한 드레인을 제공하는 제2방법(일본 공개 특허 공보 제58-31672호), 또는 수평 전하 전송부와 수직 전하 전송부 사이의 접속부에 드레인을 제공하고 리셋트 게이트(reset gate)를 제어하여 불필요한 전하를 제거시키는 제3방법(일본 공개 특허 공보 제58-31672호)이 제안되어 있다.
그러나, 이들 방법들은 단점을 갖고 있는데, 즉 제1방법은 수직 전하 전송부는 항상 공핍 상태로 되어있기 때문에 수직 전하 전송부 상의 불필요한 전하를 제거시키는데 걸리는 시간이 매우 길어져 역 바이어싱 전원도 항상 인가되어야 한다라는 결함이 있다. 제2방법은 불필요한 전하의 제거를 불필요한 전하를 역방향으로 전송시켜 실행하므로, 역전송의 방향이 정상 신호 전하의 방향과는 다르게 되어 국부적으로 신호가 상실되어 고장을 일으킬 수 있는 단점을 갖고 있다(일본 공개 특허 공보 제2-33275호를 참조). 이러한 단점은 바람직하지 않게도 고상 화상 형성 장치를 구동시키기 위한 복잡한 방법에 의해서만 제거될 수 있다. 더우기, 제3방법에서는 제어 게이트와 불필요한 전하 방출 드레인을 협소하고 정밀하게 형성시킬 필요가 있어, 제조하기가 곤란하다. 제3방법에서는 또한 제어 게이트에 이것을 제어하기 위한 펄스를 인가시킬 필요가 있으므로, 고상 화상 형성 장치는 복잡하게 구동되어진다.
이러한 결함들을 피하기 위해서, 최근에는 수평 전하 전송부에 인접하게 불필요한 전하 방출 영역을 형성하여 수직 전하 전송부의 불필요한 전하를 순방향으로 전송시켜 제거시키는 방법이 제안되어 있다(일본 공개 특허 공보 제2-205359호 및 제62-154881호 참조).
제14도 수평 전하 전송부에 인접하게 전하 방출부를 갖고 있는 종래 기술의 고상 화상 형성 장치의 구성을 개략적으로 도시한 것이다. 종래 기술의 고상 화상 형성 장치는 광전 변환기부(1101), 수직 전하 전송부(1102), 수평 전하 전송부(1103), 출력 회로부(1104), 불필요한 전하 방출부(1105), 및 불필요한 전하 방출부(1105)의 한 단에 제공된 전원 전압에 접속된 N++형 영역(1106)을 포함한다.
제15도는 종래 기술에서 수평 전하 전송부(1103)에 인접한 불필요한 전하 방출부(1105)를 갖는 영역의 평면도로서, 수직 전하 전송 채널(1201), 수평 전하 전송 채널(1202), 전위 장벽 영역(1203), 불필요한 전하 방출 영역(1204), 제1수평 전하 전송 전극(1205), 제2수평 전하 전송 전극(1206), 및 최종 수직 전하 전송 전극(1207)을 포함한다.
제16도는 평면 I-I'를 따라 절취한 제14도 및 제15도의 종래 기술의 고상 화상 형성 장치의 단면도 및 그 전위를 나타내는 다이어그램이다. 도시된 단면도에서는 약 2.0×1014㎝-3의 불순물 농도를 갖는 N--형 반도체 기판(1301)과, 약 1.0×1016㎝-3의 불순물 농도를 갖는 P형 웰층(1302)과, 약 1.0×1017㎝-3의 불순물 농도를 가지며 수직 및 수평 전하 전송부의 매립 채널과 전위 장벽부가 형성되어있는 N형 반도체 영역(1303)과, 불필요한 전하 방출부로서 형성된 약 1.0×1012㎝-3의 불순물 농도를 갖는 N+형 반도체 영역(1305)과, 소자 분리기로서 형성된 약 1.0×1018㎝-3의 불순물 농도를 갖는 P+형 반도체 영역(1307)과, 제1다결정 실리콘층(1308)으로 이루어진 제1수평 전하 전송 전극(1205)과, 제2다결정 실리콘층(1309)으로 이루어진 최종 수직 전하 전송 전극(1207)을 포함한다. 수직 전하 전송부 바로 위에 있는 N형 반도체 영역(1303), 수직/수평 접속부, 전위 장벽부는 협소한 결과를 확실히 하기 위해 수평 전하 전송부 바로 아래에 있는 N형 반도체 영역(1303)보다 협소한 폭을 갖도록 형성된다. 불필요한 전하 방출부로서 형성된 N+형 반도체 영역에는 불필요한 전하 방출부의 한 단에 제공되며 약 1.0×1020㎝-3의 불순물 농도를 갖는 N++형 반도체 영역(1106 및 1306)을 통해 통상 약 15V의 전원 전압 VD가 인가됨으로써 비공핍 상태로 되어진다. 즉 N+형 반도체 영역(1305)의 전체에는 N++형 반도체 영역(1306)으로부터 제공된 정공들(holes)이 존재한다. 불필요한 전하가 불필요한 전하 방출부로 주입되자 마자, 불필요한 전하는 정공들과 재결합되어 소멸되어진다. 수평전하 전송부는 불순물 농도에 의해 공핍 상태로 되어 있으며 전원 전력이 공급되어 진다. 전위 장벽부에서의 전위 φB는 수직/수평 접속부에서의 전위 φVH보다 깊게 설정되어 불필요한 전하 방출부로부터 수평 전하 전송부로 역방향으로 흐르게 되지 않게 된다.
제17도는 평면 II-II'를 따라 절취한 종래 기술의 고상 화상 형성 장치의 단면도 및 그 전위를 나타내는 다이어그램이다. 도시된 단면도에서는 N--형 반도체 기판(1301)과, P형 웰층(1302)과, N형 반도체 영역(1303)과, 약 7.0×1016㎝-3의 불순물 농도를 갖는 N++형 반도체 기판(1304)과, 플로팅 확산층 및 리셋트 드레이부가 형성되어 있는 N++형 반도체 영역(1306, 1311)과, 소자 분리기로서 형성된 P+형 반도체 영역(1307)과, 제1다결정 실리콘층(1308)으로 이루어진 제1수평 전하 전송 전극(1205)과, 제2다결정 실리콘층(1309)으로 이루어진 제2수평 전하 전송 전극(1206)을 포함한다. 신호 전하의 리셋트 드레인을 형성하는 N++형 반도체 영역에는 통상 15V의 전원 전압 VD가 인가된다.
제18도는 평면 III-III'를 따라 절취한 제14도의 종래 기술의 고상 화상 형성 장치의 단면도 및 그 전위를 나타내는 다이어그램이다. 도시된 단면도에서는 N--형 반도체 기판(1301)과, P형 웰층(1302)과, 불필요한 전하 방출부를 형성하는 N+형 반도체 영역(1305)과, 소자 분리기로서 형성된 P+형 반도체 영역(1307)과, 제1다결정 실리콘층(1308)으로 이루어진 제1수평 전하 전송 전극(1205)과, 제2다결정 실리콘층(1309)으로 이루어진 제2수평 전하 전송 전극(1206)을 포함한다. N+형 반도체 영역(1305)에는 불필요한 전하 방출부의 한 단에 제공된 N++형 반도체 영역(1306)을 통해 통상 약 15V의 전원 공급 전압 VD가 인가된다. 제18도에 도시된 N++형 반도체 영역(1306)에 인가된 전원 공급 전압 VD는 제17도에서 도시된 N++형 반도체 영역(1306)에 인가되는 전원 전압 VD와 동일한 전압원이다.
제19도를 참조하면서 상술된 바와 같은 구성을 갖는 종래 기술의 고상 화상 형성 장치의 동작에 대해서 설명하고자 한다.
불필요한 전하 방출 지속 기간동안, 상술된 바와 같이, 광전 변환기부(1101)에 존재하는 불필요한 전하의 제거는 광전 변환기부를 형성하는 N형 반도체 영역 바로 아래에 저불순물 농도를 갖는 P-형 반도체 영역을 형성시키고 N--형 반도체 기판(1301)에 역 바이어스를 인가시켜 N형 반도체 영역 자체를 공핍 상태로 함으로써 모든 신호 전하를 N--형 반도체 기판(1301)으로 방출시키는 방식으로 달성된다.
상술된 동작과 함께, 광전 변환기부(1101)에 존재하는 불필요한 전하는 예를 들어, 4-상 클럭 펄스에 의해 수평 전하 전송부(1103)로 모두 함께 전송된다. 이때, 제1 및 제2수평 전하 전송 전극(1205 및 1206)에는 제16도에서 도시된 바와 같은 단자 ΦH1에서 고레벨 전압 VH와 단자 ΦH2에서 저레벨 전압 VL이 인가되어, 수평 전하 전송부(1103)에 축적되어 있지 않은 과대한 전하는 제거되거나 또는 과대한 전하가 수직 전하 전송부(1102)로 다시 진행 하는 것을 방지시키도록 수직/수평 접속부의 전위 φVH보다 깊게 형성된 장벽의 전위 φB를 초과하는 전위 장벽에 인접하게 제공된 불필요한 전하 방출부(1105)의 N+형 반도체 영역(1305) 내로 흡수된다.
수평 전하 전송부(1103)에 남아있는 불필요한 전하에 대해서는, 제13도에 도시된 2-상 클럭 펄스에 의해 수평 전하 전송부의 통상적인 고속동작이 행해져 남아 있는 전하가 제거되거나 또는 수평 전하 전송부(1103)의 한 단에 제공된 리셋트 드레인의 N++형 반도체 영역(1306) 내로 흡수 된다.
다음에, 소정 기간 동안 입사광량만큼 광전 변환기부(1101)에 축적된 신호 전하가 판독되어 대응하는 수직 전하 전송부(1102)로 전송되고, 각각의 수직 전하 전송부(1102)를 통해 수평라인마다 수직으로 수평 전하 전송부(1103)로 전송되고, 수평 전하 전송부(1103)를 통해 수평으로 출력 회로부(1104)로 전송되어, 이 회로부(1104)를 통해 출력된다.
상술된 바와 같이, 수평 전하 전송부의 전하 전송 능력을 초과하는 전하 신호가 수직 전하 전송부에서 수평 전하 전송부로 전송되더라도, 수직 전하 전송부로 전하가 다시 과공급 되지는 않는다. 따라서, 종래 기술의 고상 화상 형성 장치가 모니터 디스플레이 상에서 백색으로 되는 것을 방지시킬 수 있다.
그러나, 상술된 바와 같이 수평 전하 전송부에 인접하게 불필요한 전하 방출 영역을 갖고 있는 고상 화상 형성 장치에서는, 수평 전하 전송 채널(1202), 전위 장벽 영역(1203) 및 불필요한 전하 방출 영역(1204)을 수평 전하 전송부의 전하 전송 전극(1205)아래에 형성시켜 수평 전하 전송부에서 불필요한 전하 오버플로잉을 제거시켜야만 하였다.
이러한 이유때문에, 이러한 고상 화상 형성 장치는 수평 전하 전송 전극 아래에 N형 반도체 영역(1303) 및 N+형 반도체 영역(1305)을 형성시키기 위한 제조 공정수가 증가한다라는 결점이 있다.
또한, 비교적 고불순물 농도를 갖는 불필요한 전하 방출부로서 N+형 반도체 영역을 수평 전하 전송 전극 아래에 형성하므로, 이러한 종래 기술의 고상 화상 형성 장치는 나중 단계에서 수평 전하 전송 전극 아리에 게이트 절연막을 형성할시에 N+형 반도체 영역으로부터의 외향으로의 불순물 확산에 의해 채널 영역 또는 전위 장벽 영역으로서 N형 반도체 영역에 비정상 확산층이 형성되어지므로 전위가 변동하게 된다.
따라서, 본 발명의 목적은 제조 공정수를 감소시키는 고상 화상 형성 장치를 제공하는데 있다.
본 발명의 다른 목적은 비정상 확산에 의한 전위 변동을 방지시키는 고상 화상 형성 장치를 제공하는데 있다.
본 발명에 따르면, 2차원으로 배열된 다수의 광전 변환기부, 상기 광전 변환기부에 인접 배치된 다수의 수직 전하 전송부, 상기 수직 전하 전송부의 한 단부에 인접 배치된 수평 전하 전송부, 출력 회로부, 수평 전하 전송 전극 아래에 있는 수평 전하 전송부의 채널 영역, 불필요한 전하 방출 영역, 및 전위 장벽 영역을 포함하며, 수평 전하 전송부 및 불필요한 전하 방출 영역의 채널 영역은 동일한 농도 프로필을 가지며, 수평 전하 전송부의 채널 영역은 수평 전하 전송부의 한 단에 제공된 확산층에 인가되는 전위에 의해 공핍되어지며, 불필요한 전하 방출부의 채널 영역은 수평 전하 전송부의 양단에 또는 한단에 제공된 확산층에 인가되는 전위에 의해 비공핍상태로 되어지는 고상 화상 형성 장치가 제공된다.
본 발명의 상기 및 그 외의 목적, 장점 및 특징들은 첨부된 도면을 참조하면서 이하의 상세한 설명으로 명백해 질것이다.
제1도는 본 발명의 제1실시예에 따라 수평 전하 전송부에 인접한 전하 방출부를 갖는 고상 화상 형성 장치의 구성을 도시한 개략도.
제2도는 본 발명의 제1실시예에 있어서의 수평 전하 전송부에 인접한 전하 방출부를 갖는 영역의 평면도.
제3도는 제1도의 평면 I-I'를 따라 절취한 제1실시예의 고상 화상 형성 장치의 단면도 및 그 전위를 나타내는 다이어그램.
제4도는 제1도의 평면 II-II'를 따라 절취한 제1실시예의 고상 화상 형성 장치의 단면도 및 그 전위를 나타내는 다이어그램.
제5도는 제1도의 평면 III-III'를 따라 절취한 제1실시예의 고상 화상 형성 장치의 단면도 및 그 전위를 나타내는 다이어그램.
제6(a)도 내지 제6(c)도는 제3도에서 도시된 전위의 다이어그램에 대한 타이밍 챠트도.
제7(a)도 내지 제7(c)도는 제4도에서 도시된 전위의 다이어그램에 대한 타이밍 챠트도.
제8도는 본 발명의 제1실시예의 고상 화상 형성 장치의 수평 전하 전송부에 인가되는 클럭 펄스의 일례도.
제9도는 본 발명의 제2실시예에 따라 수평 전하 전송부에 인접한 전하 방출부를 갖는 고상 화상 형성 장치의 구성을 도시한 개략도.
제10도는 본 발명의 제2실시예에 따라 수평 전하 전송부에 인접한 전하 방출부를 갖는 고상 화상 형성 장치의 단면도 및 그 전위를 나타내는 다이어그램.
제11도는 제9도의 평면 III-III'를 따라 절취한 제2실시예의 고상 화상 형성 장치의 단면도 및 그 전위를 나타내는 다이어그램.
제12도는 제9도의 평면 III-III'를 따라 절취한 제2실시예의 고상 화상 형성 장치의 단면도 및 그 전위를 나타내는 다이어그램.
제13도는 본 발명의 제2실시예의 고상 화상 형성 장치의 수평 전하 전송부에 인가되는 클럭 펄스의 일례도.
제14도는 종래 기술의 고상 화상 형성 장치에 있어서의 수평 전하 전송부에 인접한 전하 방출부를 갖는 고상 화상 형성 장치의 구성을 도시한 개략도.
제15도는 종래 기술에 있어서의 수평 전하 전송부에 인접한 전하 방출부를 갖는 영역의 평면도.
제16도는 제14도의 평면 I-I'를 따라 절취한 종래 기술의 고상 화상 형성 장치의 단면도 및 그 전위를 나타내는 다이어그램.
제17도는 제14도의 평면 II-II'를 따라 절취한 종래 기술의 고상 화상 형성 장치의 단면도 및 그 전위를 나타내는 다이어그램.
제18도는 제14도의 평면 III-III'를 따라 절취한 종래 기술의 고상 화상 형성 장치의 단면도 및 그 전위를 나타내는 다이어그램.
제19도는 종래 기술의 고상 화상 형성 장치에 있어서의 수평 전하 전송부에 인가되는 클럭 펄스의 일례도.
* 도면의 주요부분에 대한 부호의 설명
101 : 광전 변환 소자 또는 픽셀 102 : 수직 전하 전송부
104 : 출력 회로 105 : 오버플로우 드레인 영역
제1도를 참조해 보면, 본 발명의 제1실시예에 따른 고상 화상 형성 장치는 광전 변환소자 또는 픽셀(101), 수직 전하 전송부 또는 CCD 시프트 레지스터(102), 수평 전하 전송 영역 또는 CCD 시프트 레지스터(103), 출력회로(104), 불필요한 전하 방출부 또는 오버플로우 드레인 영역(105) 및 오버플로우 드레인 영역(105)의 한단에 제공되어 정전압 VD1에 접속되는 N++형 영역(106)을 포함한다. φ1 내지 φ4는 수직 전하 전송부(102)를 구동시키기 위한 구동 신호이다.
제1도의 선 I-I'를 따라 확대된 다이어그램인 제2도를 참조해보면, 본 발명의 고상 화상 형성 장치는 수직 전하 전송 채널(201), 수평 전하 전송 채널(202), 전위 장벽 영역(203), 불필요한 전하 방출 영역 또는 오버 드레인 영역(204), 제1다결정 실리콘 층으로 이루어진 제1수평 전하 전송 전극, 제2다결정 실리콘 층으로 이루어진 수평 전하 전송 전극(206), 최종 수직 전하 전송 전극(207) 및 수직/수평 접속부 채널(208)을 포함한다. 수직 전하 전송 채널(201), 수평 전하 전송 채널(202), 전위 장벽 영역(203), 불필요한 전하 방출 영역(204), 및 수직/수평 접속부 채널(208)은 점선으로 둘러싸여진 영역의 외측에 형성된 소자 분리부로서 P+형 반도체 영역을 둘러싸도록 형성된다.
제3도를 참조해 보면, 본 발명의 제1실시예의 고상 화상 형성 장치는 약 2.0×1014㎝-3의 불순물 농도를 갖는 N--형 반도체 기판(301), 약 1.0×1016㎝-3의 불순물 농도를 갖는 P형 웰 층(302), 수직 및 수평 전하 전송부를 갖는 약 1.0×1017㎝-3의 불순물 농도를 갖는 N형 반도체 영역(303), 전위 장벽 영역 및 불필요한 전하 방출부, 소자 분리부를 형성하는 약 1.0×1018㎝-3의 불순물 농도를 갖는 P+형 반도체 영역(307), 제1다결정 실리콘 층(308)으로 이루어진 제1수평 전하 전송 전극(205), 및 제2다결정 실리콘층(309)의 최종 수직 전하 전송 전극(207)을 포함한다. 본 발명의 수평 전하 전송부와 불필요한 전하 방출부의 채널 영역은 동일한 불순물 프로필을 갖는다.
전위 장벽 영역에서의 전위 φB는 수직/수평 접속부에서의 전위 φVH보다 깊게 형성되어 수직 전하 전송 채널(102)로 다시 전송되는 것을 방지시킨다. 전위 장벽에서의 전위 φB 와 수직/수평 접속부 채널에서의 전위 φVH는 협소한 채널 결과에 의해 설정된다.
제4도를 참조해 보면, 본 발명의 고상 화상 형성 장치는 N--형 반도체 기판(301), P형 웰층(302), N형 반도체 영역(303), 약 7.0×1016㎝-3의 불순물 농도를 갖는 N-형 반도체 영역(304), 플로팅 확산부 및 리셋트 드레인부를 각각 갖고 있는 N++형 반도체 영역(311, 306), 소자 분리부를 형성하는 P+형 반도체 영역(307), 제1다결정 실리콘층(308)의 제1수평 전하 전송 전극(205, 제2도참조), 및 제2다결정 실리콘층(309)의 수평 전하 전송 전극(206, 제2도 참조)을 포함한다. 도시예 예에서, 신호 전하의 리셋트 드레인을 형성하는 N++형 반도체 영역(306)에는 통상 약 15V의 전원 전압 VD가 인가 된다. 따라서, 수평 전하 전송부의 채널은 공핍 상태에 있다. 수평 전하 전송부의 채널은 공핍 상태에 있다. 수평 전하 전송부의 전위는 수평 전하 전송 전극으로의 상보형 수평 전하 전송부 신호 ΦH1, ΦH2의 공급에 응답하여 변화한다. 최종 수평 전하 전송 전극에는 정전압 VOG가 공급된다. 플로팅 확산부에 저장된 전하 정보는 출력 회로(312)로 전송된다. ΦR은 리셋트 필스이다.
제5도를 참조해 보면, 본 발명의 고상 화상 형성 장치는 N--형 반도체 기판(301), P형 웰층(302), 불필요한 전하 방출부의 한 단에 제공된 N++형 반도체 영역(306), 소자 분리부를 형성하는 P+형 반도체 영역(307), 제1다결정 실리콘층(308)의 제1수평 전하 전송 전극(205, 제2도참조), 및 제2다결정 실리콘층(309)의 수평 전하 전송 전극(206, 제2도참조)을 포함한다. 저레벨 수평 전하 전송 신호 ΦH2가 인가되어지는 수평 전하 전송 전극 아래의 N형 반도체 영역(303)의 전위는 전위 φH2이다. 고레벨 수평 전하 전송 신호가 인가되어지는 수평 전하 전송 전극 아래의 N형 반도체 영역(303)의 전위는 ΦφHH이다. 불필요한 전하 방출부의 한단에 제공된 N++형 영역(106 및 306)을 통해 불필요한 전하 방출부에는 정전압 VD1이 인가되어 N형 반도체 영역(303)의 전위가 전위 φHL일 때라도 비공핍 상태로 되어진다. 즉, 제1수평 전하 전송 전극(205)이 저레벨인 경우, N형 반도체 영역(303)은 제1수평 전하 전송 전극(205) 아래의 N형 반도체 영역(303)에서 유도된 전위 φHL보다 낮으며 전위 장벽부의 전위 φB 보다 높은 정전압 VD1을 수신한다(제3도 참조). 이것에 관련하여, 정전압 VD1과 전위 φHL간의 차와 정전압 VD1과 전위 φB 간의 차는 바람직하게는 0.5V 또는 그 이상이다. 즉, 정전압 VD1이 전위 φB 보다 낮으면 전하가 불필요한 전하 방출 영역으로부터 수평 전하 전송부로 다시 전송한다라는 문제가 있다. 한편, 정전압 VD1이 전위 φHL보다 높으면, 저레벨이 인가되어지는 수평 전하 전송 전극 아래의 불필요한 전하 방출 영역은 공핍 상태에 있으므로 불필요한 전하 방출 영역이 고저항으로 되기때문에 정공들이 N++형 반도체 영역(306)에서 불필요한 전하 방출 영역으로 이동하기가 곤란하다. 따라서, 불필요한 전하 방출 영역에서 불필요한 전하를 제거시키는 것이 늦어진다라는 문제가 발생한다. 그러므로, 정전압 D1은 전위 φHL과 전위 φB 사이에서 설정하며, 상술된 크기로 설정하는 것이 바람직하다.
제6도 내지 제8도를 참조해 보면, 불필요한 전하 방출 지속 기한 동안은, 상술된 바와 같이, 광전 변환기부(101)에 존재하는 불필요한 전하의 제거는 광전 변환기부를 형성하는 N형 반도체 영역 바로 아래에서 저 불순물 농도의 P-형 반도체 영역을 형성하고 N--형 반도체 기판(301)에 역 바이어스를 인가하여 N형 반도체 영역 그 자체를 공핍 상태로 만들어 N--형 반도체 기판(301)으로 모든 신호 전하를 방출시킴으로써 행해진다.
상술된 동작과 함께, 수직 전하 전송부(102)에 존재하는 불필요한 전하는 예를 들어, 4-상 클럭 펄스에 의해 수평 전하 전송부(103)로 모두 함께 전송된다. 이때, 제1 및 제2수평 전하 전송 전극(205 및 206)에는 단자 ΦH1에서 고레벨 전압 VH가 인가되며 제1 및 제2수평 전하 전송 전극(205 및 206)에 인접 배치된 수평 전하 전송 전극에는 단자 ΦH2에서 저레벨 전압 VL이 인가된다. 그러므로, 제6a도에서 도시된 바와 같이, 수평 전하 전송부의 채널(202)에 전하가 축적되어진다. 다음에, 수평 전하 전송부의 채널(202)에서의 오버플로잉 전하는 제거되거나 또는 제6b도에서 도시된 전위 장벽부상의 불필요한 전하 방출부의 N형 반도체 영역(103) 내로 흡수되어진다.
그 후에, 수평 전하 전송부(103) 상에 존재하는 불필요한 전하에 대해, 제8도에서 도시된 2-상 클럭 펄스에 의해 수평 전하 전송부의 고속 동작이 정상으로되어 나머지 전하가 제거되거나 또는 수평 전하 전송부(103)의 한단에 제공된 리셋트 드레인의 N++형 반도체 영역(306) 내로 흡수되어진다.
다음에, 신호 전하 전송 지속 기간으로의 시프팅시에, 소정 시간 동안 입사광량만큼 광전 변환기부(101)에 축적되어진 신호 전하가 판독되어 수직 전하 전송부(102)를 통해 수평 전하 전송부(103)로 전송된다. 수평 전하 전송부(103) 내의 전하 신호는 제7a도에서 도시된 수평 전송 신호에 응답하여 전송되어 제7b도에서 도시된 플로팅 전하 영역(311)에 축적된다. 전하 신호는 출력 회로부(104)를 통해 출력된다. 그 후에, 플로팅 전하 영역(311)에서의 전위는 리셋트 펄스 ΦR에 의해 리셋트 된다.
제9도는 본 발명의 제2실시예에 있어서의 수평 전하 전송부에 인접한 전하 방출부를 갖는 고상 화상 형성 장치의 개략 구성을 도시한 것이다. 본 발명의 제2실시예는 불필요한 전하 방출부의 한 단에 제공된 N++형 영역(106)에 정전압 VD2를 인가한다라는 점이 제1실시예와는 다르다.
제10도 및 제11도를 참조해 보면, 본 발명의 제1실시예와는, 불필요한 전하 방출부의 한 단에 제공된 N++형 영역(106 및 306)을 통해 불필요한 전하 방출부의 N+형 반도체 영역(303)에 정전압 VD2가 인가되어지는 것이 다르다. 정전압 VD2는 수평 전하 전송 전극에 인가되는 수평 전하 전송 신호 ΦH1및 ΦH2가 고레벨인 경우 제1수평 전하 전송 전극(205) 아래의 N형 반도체 영역(303)에서 유도되는 전위 φHH보다 낮으며 전위 장벽부에서의 전위 φB 보다 높다. 이것과 관련하여, 정전압 VD2와 전위 φH간의 차와 정전압 VD2와 전위 φB 간의 차는 바람직하게는 0.5V 또는 그 이상이다.
상술된 동작과 함께, 제2실시예의 동작은 제1실시예의 동작과 거의 동일한데, 한가지 차이점은, 불필요한 전하 방출 지속 기간 중 수평 전하 전송 전극(205, 206)에 공급된 수평 전하 전송 신호 φH1, φH2가 고레벨인 경우 전하는 수평 전하 전송부와 불필요한 전하 전송부로 전달된다.
상술된 바와 같이, 본 발명의 제2실시예의 고상 화상 형성 장치는 또한 제2실시예의 고상 화상 형성 장치가 제1실시예의 고상 화상 형성 장치와 거의 동일하게 동작할 수 있으며, VD2의 정전압 설정 마진은 제1실시예의 VD1의 설정 마진 보다 넓게 할 수 있다는 장점을 갖는다.
제13도를 참조해 보면, N++반도체 영역(106)이 불필요한 전하 방출부(105)의 양측에 제공된다. 그러므로, 본 발명의 제3실시예의 고상 화상 형성 장치는 불필요한 전하 방출부(105)와 N++반도체 영역(106) 간의 거리가 본 발명의 제1 및 제2실시예의 고상 화상 형성 장치 보다 짧기 때문에 불필요한 전하를 제거시키는 능력을 개선시킬 수 있다는 장점을 갖고 있다.
본 발명은 상기 실시예에만 한정되지 않고 본 발명의 사상 및 범주를 벗어나지 않는한 여러 가지 변형 및 수정이 가능하다는 것은 명백한 사실이다.
비록 지금까지는 본 발명의 상기 실시예에 있어서 전위 장벽 영역이 전하 전송 채널의 협소한 채널 결과에 의해 형성되어진 전하 전송 장치에 관해서 기술하였지만, 본 발명은 전위 장벽 영역을 매립 채널을 형성하는 N형 반도체 영역과 반대 전도형의 불순물을 도입시켜 형성하는 전하 전송 장치나, 또는 전위 장벽 영역을 배타적 전극을 배열시켜 이 전극에 희망 전위를 인가시킴으로써 형성하는 전하 전송 장치에도 동일하게 적용시킬 수 있음은 말 할 필요도 없다.
본 발명의 상기 실시예에 있어서, 정전압 VD1및 VD2가 인가되어지는 N++형 확산층은 불필요한 전하 방출부의 한 단에만 배치되었다. 그러나, 사실상은 본 발명은 N++형 확산층이 불필요한 전하 방출부의 양단에 배치되는 고상 화상 형성 장치에도 동일하게 적용시킬 수 있다.
또한, 본 발명을 상기 실시예에서는 매립되고 2-상 구동형의 전하 전송 장치에 적용시킨 예에 대해서만 설명하였지만, 표면형 전하 전송 장치나 3-상 또는 4-상 구동형의 전하 전송 장치에도 동일하게 적용시킬 수 있음은 물론이다.
상기에서 설명된 바와 같이, 본 발명에 따르면, 동일한 불순물 농도 프로필을 갖고 형성된 반도체 영역에 대해서, 불필요한 전하 방출 영역으로서 사용되는 N형 반도체 영역은 비공핍 상태로 사용되는 반면에, 수평 전하 전송부의 전하 전송 채널로서 사용되는 N형 반도체 영역은 공핍 상태로 사용되며, 본 발명의 고상 화상 형성 장치는 종래 기술의 고상 화상 형성 장치와 거의 동일하게 동작할 수 있으며, 불필요한 전하 방출 영역의 N형 반도체 영역은 수평 전하 전송부의 전하 전송 채널의 N형 반도체 영역과 동일한 불순물 농도 프로필을 갖도록 형성될 수 있다. 그러므로, 불필요한 전하 방출부를 갖지 않는 고상 화상 형성 장치와 비교해 볼때, 제조 공정수를 증가시키지 않고 불필요한 전하 방출 영역을 포함하는 고상 화상 형성 장치를 유리하게 제공할 수 있다.
또한, 본 발명의 고상 화상 형성 장치는 수평 전하 전송 전극 아래에 비교적 높은 불순물 농도를 갖는 불필요한 전하 방출부의 N+형 반도체 영역을 형성할 필요가 없으므로, 나중의 단계에서 수평 전하 전송 전극 아래에 게이트 절연막을 형성할시에 N+형 반도체 영역으로 부터의 불순물의 외향 확산에 의해 채널 영역의 N형 반도체 영역 또는 전위 장벽 영역에 비정상 확산층이 형성되어 전위가 변동하게 되는 종래 기술의 고상 화상 형성 장치에 있어서의 결합을 제거시킬 수 있다는 장점을 갖고 있다.
비록 본 발명을 상기 바람직한 실시예에 대해서만 기술하였지만, 본 발명의 요지는 특정 실시예에만 국한되는 것은 아닌 것에 주목해야 하며, 다음의 특허 청구의 범위 사상 및 범주 내에서는 여러 가지의 모든 변형, 대체 및 등가물을 포함하는 것으로 이해해야 한다.

Claims (14)

  1. 고상 화상 형성 장치에 있어서, 광전 변환부와, 상기 광전 변환부에 인접 배치된 수직 전하 전송부와, 상기 수직 전하 전송부의 한 단에 인접 배치되어 상기 수직 전하 전송부로부터 전송되어지는 전하를 수용하는 수평 전하 전송부와, 상기 수평 전하 전송부에서 오버플로우된 전하를 수용하는 불필요한 전하 방출 영역을 포함하며, 상기 수평 전하 전송부의 채널 영역과 상기 불필요한 전하 방출 영역은 동일한 불순물 프로필을 가지며, 상기 수평 전하 전송부의 상기 채널 영역에는 제1전압이 인가되어 공핍 상태로 되고, 상기 불필요한 전하 방출 영역에는 제2전압이 인가되어 비공핍 상태로 되어지는 것을 특징으로 하는 고상 화상 형성 장치.
  2. 제1항에 있어서, 상기 제2전압은 상기 불필요한 전하 방출 영역의 한 단에 제공된 확산층을 통해 상기 불필요한 전하 방출 영역에 인가되어지는 것을 특징으로 하는 고상 화상 형성 장치.
  3. 제1항에 있어서, 상기 제1전압은 상기 수평 전하 전송부의 상기 채널 영역의 한 단에 제공된 확산층을 통해 상기 수평 전하 전송부의 상기 채널 영역에 인가되어지는 것을 특징으로 하는 고상 화상 형성 장치.
  4. 제1항에 있어서, 상기 모든 수평 전하 전송 전극에는 고레벨 전압이 동시에 인가되어지는 것을 특징으로 하는 고상 화상 형성 장치.
  5. 제1항에 있어서, 상기 불필요한 전하 방출부에 인가되는 전위는 상기 불필요한 전하 방출부가 공핍 상태일때의 전위 보다 0.5V 만큼 또는 그 이상 낮은 것을 특징으로 하는 고상 화상 형성 장치.
  6. 제4항에 있어서, 상기 불필요한 전하 방출부에 인가되는 전위는 상기 불필요한 전하 방출부가 공핍 상태일때의 전위 보다 0.5V 만큼 또는 그 이상 낮은 것을 특징으로 하는 고상 화상 형성 장치.
  7. 고상 화상 형성 장치에 있어서, 제1전도형을 갖는 반도체 층과, 상기 반도체 층 상에 형성되며 제2전도형을 가지며 제1전압이 인가되어 공핍 상태로 되는 제1부분, 제2전압이 인가되어 비공핍 상태로 되는 제2부분 및 상기 제1부분과 상기 제2부분 사이에 제3부분을 갖고 있는 반도체 영역을 포함하는 것을 특징으로 하는 고상 화상 형성 장치.
  8. 제7항에 있어서, 상기 반도체층 상에 형성되며 상기 반도체 영역에 전기 접속되는 다른 반도체 영역을 더 포함하며, 상기 다른 반도체 영역은 상기 제2전도형을 가지며 상기 제2전압이 인가되어져 상기 제2전압은 상기 다른 반도체 영역을 통해 상기 반도체 영역에 인가되어지는 것을 특징으로 하는 고상 화상 형성 장치.
  9. 제8항에 있어서, 상기 반도체 영역상에 형성된 다수의 전극을 더 포함하며, 상기 다수의 모든 전극에는 고레벨 전압이 동시에 인가되어지는 것을 특징으로 하는 고상 화상 형성 장치.
  10. 제7항에 있어서, 상기 제2전압은 상기 제2영역이 공핍 상태일때의 전위보다 0.5V 만큼 또는 그 이상 낮은 것을 특징으로 하는 고상 화상 형성 장치.
  11. 전하를 전송하는 시프트 레지스터와, 상기 시프트 레지스터에 결합되어 상기 전하를 전압으로 변환시키는 출력 회로를 포함하며, 상기 출력 회로를 리셋트 전압이 공급되어지는 영역과, 상기 시프트 레지스터의 과대 전하를 드레인 시키도록 인가되며 상기 리셋트 전압과는 다른 드레인 전압이 인가되어지는 오버플로우 드레인 영역을 갖는 리셋트 트랜지스터를 포함하는 것을 특징으로 하는 고상 화상 형성 장치.
  12. 제11항에 있어서, 상기 시프트 레지스터는 상기 오버플로우 드레인 영역의 불순물 농도와 동일한 불순물 농도를 갖는 매립형 채널 영역을 포함하는 것을 특징으로 하는 고상 화상 형성 장치.
  13. 제11항에 있어서, 상기 드레인 전압은 상기 오버플로우 드레인 영역을 완전히 공핍 상태로 만들지 않을 정도의 전압을 취하는 것을 특징으로 하는 고상 화상 형성 장치.
  14. 제12항에 있어서, 상기 오버플로우 드레인 영역은 적어도 하나의 전위 장벽 영역을 통해 상기 매립형 채널 영역에 결합되는 것을 특징으로 하는 고상 화상 형성 장치.
KR1019960065699A 1995-12-15 1996-12-14 고상 화상 형성 장치 KR100212612B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-327542 1995-12-15
JP32754295 1995-12-15

Publications (2)

Publication Number Publication Date
KR970054308A KR970054308A (ko) 1997-07-31
KR100212612B1 true KR100212612B1 (ko) 1999-08-02

Family

ID=18200252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960065699A KR100212612B1 (ko) 1995-12-15 1996-12-14 고상 화상 형성 장치

Country Status (2)

Country Link
US (2) US5990953A (ko)
KR (1) KR100212612B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366322B1 (en) * 1991-04-15 2002-04-02 Lg Semicon Co., Ltd. Horizontal charge coupled device of CCD image sensor
JP3598648B2 (ja) * 1996-04-02 2004-12-08 ソニー株式会社 電荷転送素子及び電荷転送素子の駆動方法
JP2845216B2 (ja) * 1996-09-27 1999-01-13 日本電気株式会社 固体撮像装置およびその製造方法
JP3370249B2 (ja) * 1996-12-27 2003-01-27 松下電器産業株式会社 固体撮像装置とその駆動方法および製造方法
JP3033524B2 (ja) * 1997-05-23 2000-04-17 日本電気株式会社 固体撮像装置
US6847401B1 (en) * 1997-08-25 2005-01-25 Sanyo Electric Co., Ltd. Solid-state image pickup device for producing thinned image
JP3296312B2 (ja) * 1999-01-06 2002-06-24 日本電気株式会社 固体撮像装置およびその製造方法
US6507056B1 (en) * 2000-03-22 2003-01-14 Eastman Kodak Company Fast line dump structure for solid state image sensor
US7420605B2 (en) * 2001-01-18 2008-09-02 E2V Technologies (Uk) Limited Solid state imager arrangements
JP2005268476A (ja) * 2004-03-18 2005-09-29 Fuji Film Microdevices Co Ltd 光電変換膜積層型固体撮像装置
JP4782989B2 (ja) * 2004-05-10 2011-09-28 パナソニック株式会社 固体撮像装置
JP4763424B2 (ja) * 2005-11-08 2011-08-31 富士フイルム株式会社 固体撮像素子の駆動方法
JP5558999B2 (ja) * 2009-11-24 2014-07-23 浜松ホトニクス株式会社 距離センサ及び距離画像センサ
JP5502694B2 (ja) * 2010-10-12 2014-05-28 浜松ホトニクス株式会社 距離センサ及び距離画像センサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583672A (ja) 1981-06-30 1983-01-10 Fuji Photo Film Co Ltd 塗布方法
JPS5819080A (ja) * 1981-07-27 1983-02-03 Sony Corp 固体撮像素子
JPS5831671A (ja) * 1981-08-19 1983-02-24 Toshiba Corp 電子カメラ
JPS5831672A (ja) * 1981-08-19 1983-02-24 Toshiba Corp 電子カメラ
JP2554621B2 (ja) * 1985-12-26 1996-11-13 日本電気株式会社 固体撮像装置
JPH0233275A (ja) * 1988-07-22 1990-02-02 Matsushita Electron Corp 固体撮像装置の駆動方法
JPH07112059B2 (ja) * 1989-02-03 1995-11-29 シャープ株式会社 固体撮像装置
JPH05137072A (ja) * 1991-11-15 1993-06-01 Toshiba Corp 固体撮像装置
EP0621726B1 (en) * 1993-04-20 1999-06-16 Sony Corporation Method of and apparatus for solid state imaging device
JP2910671B2 (ja) * 1996-05-15 1999-06-23 日本電気株式会社 固体撮像装置

Also Published As

Publication number Publication date
KR970054308A (ko) 1997-07-31
US6243135B1 (en) 2001-06-05
US5990953A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
KR100212612B1 (ko) 고상 화상 형성 장치
JPH10150183A (ja) 固体撮像装置およびその駆動方法並びにカメラ
JP2006074009A (ja) 固体撮像装置及び同固体撮像装置を用いたカメラ
EP0403939B1 (en) Method of driving a solid state imaging device
KR960004467B1 (ko) 고체촬상장치
JPH05137072A (ja) 固体撮像装置
JP3317248B2 (ja) 固体撮像装置
KR100265268B1 (ko) 고체촬상소자
KR100265259B1 (ko) 고체 촬상장치 및 그 제조방법
KR100256280B1 (ko) 고체촬상장치
JP2856182B2 (ja) 固体撮像装置
JP3033524B2 (ja) 固体撮像装置
JP3370249B2 (ja) 固体撮像装置とその駆動方法および製造方法
KR100326291B1 (ko) 고체촬상장치의 구동방법
KR100697766B1 (ko) 고체 촬상 소자 및 그 제조 방법
JP2000059695A (ja) 固体撮像装置およびその駆動方法
KR960008131B1 (ko) 고체촬상장치
JPH10271395A (ja) 固体撮像装置およびその駆動方法
JP4759450B2 (ja) Ｃｃｄ型固体撮像素子の駆動方法及びｃｃｄ型固体撮像装置
JP2003060188A (ja) 固体撮像素子及びその駆動方法
JP2002344818A (ja) 固体撮像素子の駆動方法及び撮像装置
JPS61219271A (ja) インタ−ライン転送型ｃｃｄの駆動方法
JPH03187268A (ja) 固体撮像素子及びその駆動方法
JP2000125208A (ja) 固体撮像素子の駆動方法
JP2010206565A (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030424

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee