JP3296312B2 - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法Info
- Publication number
- JP3296312B2 JP3296312B2 JP00144699A JP144699A JP3296312B2 JP 3296312 B2 JP3296312 B2 JP 3296312B2 JP 00144699 A JP00144699 A JP 00144699A JP 144699 A JP144699 A JP 144699A JP 3296312 B2 JP3296312 B2 JP 3296312B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- charge transfer
- state imaging
- solid
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims description 91
- 239000010410 layer Substances 0.000 claims description 65
- 239000011229 interlayer Substances 0.000 claims description 53
- 230000002093 peripheral effect Effects 0.000 claims description 43
- 238000006243 chemical reaction Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000012528 membrane Substances 0.000 claims 1
- 239000000428 dust Substances 0.000 description 17
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 16
- 239000010937 tungsten Substances 0.000 description 16
- 229910052721 tungsten Inorganic materials 0.000 description 16
- 239000000463 material Substances 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置とそ
の製造方法に関し、特に、固体撮像装置のブルーミング
コントロール電圧の制御に用いる基板電圧発生回路の構
成とその形成方法に関するものである。
の製造方法に関し、特に、固体撮像装置のブルーミング
コントロール電圧の制御に用いる基板電圧発生回路の構
成とその形成方法に関するものである。
【０００２】
【従来の技術】図９は、従来のＣＣＤ型固体撮像装置の
光電変換部の構成の一例を示すものである。この図の例
では、光電変換部７０は、Ｎ型半導体基板７１内にＰ型
ウェル領域７２が形成され、さらにＰ型ウェル領域７２
の表面にＮ型領域７３が形成されている。また、電荷転
送部７４には電荷転送電極７５が形成され、遮光膜７６
で覆われている。Ｎ型領域７３に電子が蓄積された後、
電荷転送部７４のＮ型領域７８に転送される。ところ
が、光電変換部７０のＮ型領域７３に蓄積される電荷量
が電荷転送部７４で転送し得るだけの電荷量を越える
と、転送動作時に電荷があふれてしまう。そこで、ＣＣ
Ｄ型固体撮像装置では、光電変換部に生じた電荷量のう
ちの過大な分は基板に掃き出し、光電変換部のＮ型領域
に蓄積される電荷量が電荷転送部で転送し得る電荷量を
越えないようにしている。
光電変換部の構成の一例を示すものである。この図の例
では、光電変換部７０は、Ｎ型半導体基板７１内にＰ型
ウェル領域７２が形成され、さらにＰ型ウェル領域７２
の表面にＮ型領域７３が形成されている。また、電荷転
送部７４には電荷転送電極７５が形成され、遮光膜７６
で覆われている。Ｎ型領域７３に電子が蓄積された後、
電荷転送部７４のＮ型領域７８に転送される。ところ
が、光電変換部７０のＮ型領域７３に蓄積される電荷量
が電荷転送部７４で転送し得るだけの電荷量を越える
と、転送動作時に電荷があふれてしまう。そこで、ＣＣ
Ｄ型固体撮像装置では、光電変換部に生じた電荷量のう
ちの過大な分は基板に掃き出し、光電変換部のＮ型領域
に蓄積される電荷量が電荷転送部で転送し得る電荷量を
越えないようにしている。
【０００３】この光電変換部に蓄積される電荷量は、図
１０（ａ）、（ｂ）の電位分布図に示すように、縦型オ
ーバーフロードレイン構造（ＶＯＤ）を構成するＰ型ウ
ェル領域のポテンシャル障壁ΦＰＷの高さで決定され
る。つまり、発生した電荷がＮ型領域内に蓄積できる電
荷量を越えた場合、その越えた分の電荷がＶＯＤのポテ
ンシャル障壁ΦＰＷを越えてＮ型半導体基板側に掃き捨
てられるのである。この光電変換部に蓄積できる電荷
量、言い換えると、ＶＯＤのポテンシャル障壁ΦＰＷの
高さは、ドレインとなる基板に印加する基板電圧Ｖsub
により制御することができる（この基板電圧Ｖsubのこ
とをブルーミングコントロール電圧と称する）。
１０（ａ）、（ｂ）の電位分布図に示すように、縦型オ
ーバーフロードレイン構造（ＶＯＤ）を構成するＰ型ウ
ェル領域のポテンシャル障壁ΦＰＷの高さで決定され
る。つまり、発生した電荷がＮ型領域内に蓄積できる電
荷量を越えた場合、その越えた分の電荷がＶＯＤのポテ
ンシャル障壁ΦＰＷを越えてＮ型半導体基板側に掃き捨
てられるのである。この光電変換部に蓄積できる電荷
量、言い換えると、ＶＯＤのポテンシャル障壁ΦＰＷの
高さは、ドレインとなる基板に印加する基板電圧Ｖsub
により制御することができる（この基板電圧Ｖsubのこ
とをブルーミングコントロール電圧と称する）。
【０００４】ところが、製造工程におけるイオン注入時
のウェハ面内での不純物濃度プロファイルのばらつきに
よる不純物濃度のばらつきや深さのばらつき等により、
通常電位分布曲線が図１０（ａ）の実線や破線で示すよ
うにばらつき、ポテンシャル障壁ΦＰＷの高さもΦＰＷ
1、ΦＰＷ2 というようにデバイス毎にばらつく。その
結果、光電変換部に蓄積できる電荷量のばらつきに起因
して素子特性が変化するため、図１０（ｂ）に示すよう
に、カメラシステムの回路側から印加する基板電圧をデ
バイス毎に異なる値に設定してブルーミングコントロー
ル電圧Ｖsub、Ｖ'subを変え、光電変換部に蓄積できる
電荷量を一定にしていた。
のウェハ面内での不純物濃度プロファイルのばらつきに
よる不純物濃度のばらつきや深さのばらつき等により、
通常電位分布曲線が図１０（ａ）の実線や破線で示すよ
うにばらつき、ポテンシャル障壁ΦＰＷの高さもΦＰＷ
1、ΦＰＷ2 というようにデバイス毎にばらつく。その
結果、光電変換部に蓄積できる電荷量のばらつきに起因
して素子特性が変化するため、図１０（ｂ）に示すよう
に、カメラシステムの回路側から印加する基板電圧をデ
バイス毎に異なる値に設定してブルーミングコントロー
ル電圧Ｖsub、Ｖ'subを変え、光電変換部に蓄積できる
電荷量を一定にしていた。
【０００５】しかしながら、使用時にカメラシステムの
回路側からデバイス毎に異なる基板電圧を印加する場
合、カメラ側で異なった基板電圧を発生させなければな
らず、回路構成を複雑化させると同時に製造ライン中で
各カメラ毎に異なった部品を用意する等の煩雑さがあ
る。そこで、固体撮像装置のユーザーから、デバイスに
よらずに外部から一定の電圧を印加しても、その印加電
圧を装置内でそのデバイスに合った値に変換する基板電
圧調整回路をデバイスに内蔵することが要求されるよう
になった。基板電圧調整回路として、例えば電源電位と
接地電位との間に複数の抵抗体を接続し、抵抗分割法に
より複数の抵抗体間の任意の接点から所望の基板電圧を
取り出すようにしたものが実用化されている。その一例
として、ＭＯＳＦＥＴ、ヒューズ、ソースフォロア等を
用いて基板電圧発生回路を構成したものが報告されてい
る（「超小型１ｍｍ５万画素ＩＴ−ＣＣＤイメージセン
サー」、山内広之他、映像情報メディア学会技術報告、
１９９８年３月２７日）。また、他の例として、不揮発
性メモリトランジスタを用いたものが本発明者らにより
既に出願されている（特願平１０−８４１１２号、特願
平１０−１５７３７６号）。
回路側からデバイス毎に異なる基板電圧を印加する場
合、カメラ側で異なった基板電圧を発生させなければな
らず、回路構成を複雑化させると同時に製造ライン中で
各カメラ毎に異なった部品を用意する等の煩雑さがあ
る。そこで、固体撮像装置のユーザーから、デバイスに
よらずに外部から一定の電圧を印加しても、その印加電
圧を装置内でそのデバイスに合った値に変換する基板電
圧調整回路をデバイスに内蔵することが要求されるよう
になった。基板電圧調整回路として、例えば電源電位と
接地電位との間に複数の抵抗体を接続し、抵抗分割法に
より複数の抵抗体間の任意の接点から所望の基板電圧を
取り出すようにしたものが実用化されている。その一例
として、ＭＯＳＦＥＴ、ヒューズ、ソースフォロア等を
用いて基板電圧発生回路を構成したものが報告されてい
る（「超小型１ｍｍ５万画素ＩＴ−ＣＣＤイメージセン
サー」、山内広之他、映像情報メディア学会技術報告、
１９９８年３月２７日）。また、他の例として、不揮発
性メモリトランジスタを用いたものが本発明者らにより
既に出願されている（特願平１０−８４１１２号、特願
平１０−１５７３７６号）。
【０００６】
【発明が解決しようとする課題】ところで、ＣＣＤ型固
体撮像装置においては、装置への塵埃等の付着が使用上
不具合を引き起こすことがある。通常、半導体装置では
配線層がパッシベーション膜で覆われているため、例え
ばメモリ等の半導体装置において、パッシベーション膜
上に塵埃等が付着したところで、配線がショートする等
の不具合が生じることはない。ところが、ＣＣＤ型固体
撮像装置の場合には、たとえ配線のショートが起こらな
くても光電変換部の上に塵埃等が付着すると、塵埃等が
光を遮断することによって塵埃等が載った画素が黒い欠
陥となって見えてしまう。この黒い欠陥、いわゆる黒キ
ズによって表示品位が低下するという問題になる。つま
り、ＣＣＤ型固体撮像装置は、メモリ等の他の半導体装
置に比べて塵埃等の付着に特に気を使わなければならな
いという事情がある。
体撮像装置においては、装置への塵埃等の付着が使用上
不具合を引き起こすことがある。通常、半導体装置では
配線層がパッシベーション膜で覆われているため、例え
ばメモリ等の半導体装置において、パッシベーション膜
上に塵埃等が付着したところで、配線がショートする等
の不具合が生じることはない。ところが、ＣＣＤ型固体
撮像装置の場合には、たとえ配線のショートが起こらな
くても光電変換部の上に塵埃等が付着すると、塵埃等が
光を遮断することによって塵埃等が載った画素が黒い欠
陥となって見えてしまう。この黒い欠陥、いわゆる黒キ
ズによって表示品位が低下するという問題になる。つま
り、ＣＣＤ型固体撮像装置は、メモリ等の他の半導体装
置に比べて塵埃等の付着に特に気を使わなければならな
いという事情がある。
【０００７】ところが、ＣＣＤ型固体撮像装置に上述し
たようなヒューズを用いた基板電圧発生回路を採用した
場合、基板電圧の調整のためにヒューズを切断する必要
がある。ヒューズの切断時には、ヒューズに高電圧を印
加したり、レーザを照射したりするが、その際、ヒュー
ズを構成する金属の破片が周囲に飛び散り、塵埃のもと
となる。すると、この塵埃が黒キズの原因となるので、
ＣＣＤ型固体撮像装置に発塵性の高いヒューズを搭載す
るのは本来好ましくない。
たようなヒューズを用いた基板電圧発生回路を採用した
場合、基板電圧の調整のためにヒューズを切断する必要
がある。ヒューズの切断時には、ヒューズに高電圧を印
加したり、レーザを照射したりするが、その際、ヒュー
ズを構成する金属の破片が周囲に飛び散り、塵埃のもと
となる。すると、この塵埃が黒キズの原因となるので、
ＣＣＤ型固体撮像装置に発塵性の高いヒューズを搭載す
るのは本来好ましくない。
【０００８】一方、不揮発性メモリトランジスタを用い
た基板電圧発生回路の場合、不揮発性メモリトランジス
タの部分に光（特に紫外線）が当たると、トランジスタ
のしきい値電圧が変化し、ひいては、基板電圧発生回路
自体の特性変動が大きくなって信頼性が低下するという
問題を抱えていた。
た基板電圧発生回路の場合、不揮発性メモリトランジス
タの部分に光（特に紫外線）が当たると、トランジスタ
のしきい値電圧が変化し、ひいては、基板電圧発生回路
自体の特性変動が大きくなって信頼性が低下するという
問題を抱えていた。
【０００９】このような事情から、ＣＣＤ型固体撮像装
置にとって、表示品位が低下する等の不具合が生じるこ
とがなく、信頼性の高い基板電圧発生回路の提供が望ま
れていた。さらには、固体撮像装置の高集積化や製造コ
スト低減等の観点から、占有面積を極力小さくでき、製
造プロセスを複雑化することなく形成することができる
基板電圧発生回路の提供が望まれていた。
置にとって、表示品位が低下する等の不具合が生じるこ
とがなく、信頼性の高い基板電圧発生回路の提供が望ま
れていた。さらには、固体撮像装置の高集積化や製造コ
スト低減等の観点から、占有面積を極力小さくでき、製
造プロセスを複雑化することなく形成することができる
基板電圧発生回路の提供が望まれていた。
【００１０】本発明は、上記の課題を解決するためにな
されたものであって、上記のような種々の利点を有する
合理的な基板電圧発生回路を備えた固体撮像装置および
その製造方法を提供することを目的とする。
されたものであって、上記のような種々の利点を有する
合理的な基板電圧発生回路を備えた固体撮像装置および
その製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の固体撮像装置は、複数の光電変換素子
と、該複数の光電変換素子で生成された信号電荷を読み
出して転送する電荷転送電極を有する電荷転送部と、第
１の電位と第２の電位との間に接続された複数の抵抗体
とこれら複数の抵抗体を選択する複数の選択スイッチと
を有しこれら複数の選択スイッチの導通、非導通の組み
合わせを変えることで所望の基板電圧を得る基板電圧発
生回路とを備え、前記選択スイッチがアンチヒューズ素
子で構成されたことを特徴とするものである。
めに、本発明の固体撮像装置は、複数の光電変換素子
と、該複数の光電変換素子で生成された信号電荷を読み
出して転送する電荷転送電極を有する電荷転送部と、第
１の電位と第２の電位との間に接続された複数の抵抗体
とこれら複数の抵抗体を選択する複数の選択スイッチと
を有しこれら複数の選択スイッチの導通、非導通の組み
合わせを変えることで所望の基板電圧を得る基板電圧発
生回路とを備え、前記選択スイッチがアンチヒューズ素
子で構成されたことを特徴とするものである。
【００１２】従来の技術の項で述べたヒューズ素子が、
２つの配線間を予めヒューズ素子で接続しておき、非導
通状態としたい箇所のヒューズ素子を電圧印加、レーザ
照射等の方法で切断するものであるのに対し、本明細書
でいう「アンチヒューズ素子」とは、２つの配線間を絶
縁膜で絶縁した形態の素子であり、ヒューズ素子とは逆
に、導通状態としたい箇所の絶縁膜に高電圧を印加して
絶縁膜をブレークダウンさせるというものである。
２つの配線間を予めヒューズ素子で接続しておき、非導
通状態としたい箇所のヒューズ素子を電圧印加、レーザ
照射等の方法で切断するものであるのに対し、本明細書
でいう「アンチヒューズ素子」とは、２つの配線間を絶
縁膜で絶縁した形態の素子であり、ヒューズ素子とは逆
に、導通状態としたい箇所の絶縁膜に高電圧を印加して
絶縁膜をブレークダウンさせるというものである。
【００１３】本発明の固体撮像装置においては、基板電
圧発生回路が、第１の電位と第２の電位との間に接続さ
れた複数の抵抗体を有し、これら抵抗体間のいずれかの
接点から第１の電位と第２の電位との間の所望の基板電
圧を得るという、いわゆる抵抗分割回路から構成されて
いる。そして、抵抗体を選択するスイッチが上記アンチ
ヒューズ素子で構成され、絶縁膜のブレークダウンによ
り配線間を導通状態とすることができる。そのため、ヒ
ューズ素子を切断するときのような発塵の恐れがない。
また、基板電圧発生回路に不揮発性メモリを用いた場合
に比べて光による特性変動が少ないため、信頼性を向上
することができる。その結果、本発明によれば、基板電
圧の調節操作に伴う発塵がなく、塵埃等の付着に起因す
る黒キズ欠陥の発生を防止することができ、優れた表示
品位と高い信頼性を有する固体撮像装置を得ることがで
きる。
圧発生回路が、第１の電位と第２の電位との間に接続さ
れた複数の抵抗体を有し、これら抵抗体間のいずれかの
接点から第１の電位と第２の電位との間の所望の基板電
圧を得るという、いわゆる抵抗分割回路から構成されて
いる。そして、抵抗体を選択するスイッチが上記アンチ
ヒューズ素子で構成され、絶縁膜のブレークダウンによ
り配線間を導通状態とすることができる。そのため、ヒ
ューズ素子を切断するときのような発塵の恐れがない。
また、基板電圧発生回路に不揮発性メモリを用いた場合
に比べて光による特性変動が少ないため、信頼性を向上
することができる。その結果、本発明によれば、基板電
圧の調節操作に伴う発塵がなく、塵埃等の付着に起因す
る黒キズ欠陥の発生を防止することができ、優れた表示
品位と高い信頼性を有する固体撮像装置を得ることがで
きる。
【００１４】また、上記本発明の固体撮像装置におい
て、基板発生回路の一つの形態として複数の抵抗体全て
を直列に接続したものを用いることができる。その場
合、複数の抵抗体の各々に対して選択スイッチを並列に
接続してもよいし、複数の抵抗体の各接点に対して選択
スイッチを接続してもよい。また、基板発生回路の他の
一つの形態として、直列に接続された選択スイッチと抵
抗体とが複数個並列に配置されてなる可変抵抗体と、第
１の電位と第２の電位との間に可変抵抗体と直列に接続
された負荷抵抗体とから構成したものを用いることがで
きる。この場合、可変抵抗体を構成する複数の抵抗体の
抵抗値を、それぞれ最小の抵抗値の２n （ｎ＝０，１，
…）倍毎に設定することが望ましい。
て、基板発生回路の一つの形態として複数の抵抗体全て
を直列に接続したものを用いることができる。その場
合、複数の抵抗体の各々に対して選択スイッチを並列に
接続してもよいし、複数の抵抗体の各接点に対して選択
スイッチを接続してもよい。また、基板発生回路の他の
一つの形態として、直列に接続された選択スイッチと抵
抗体とが複数個並列に配置されてなる可変抵抗体と、第
１の電位と第２の電位との間に可変抵抗体と直列に接続
された負荷抵抗体とから構成したものを用いることがで
きる。この場合、可変抵抗体を構成する複数の抵抗体の
抵抗値を、それぞれ最小の抵抗値の２n （ｎ＝０，１，
…）倍毎に設定することが望ましい。
【００１５】本発明の固体撮像装置の場合、抵抗分割回
路からなる基板電圧発生回路によって所望の基板電圧を
得ることができるが、複数の抵抗体を直列接続した前者
の抵抗分割回路では、細かい刻みで基板電圧値を調節し
ようとすると非常に多くの抵抗体を直列に接続しなけれ
ばならない。これに対して、後者の抵抗分割回路では、
第１の電位と第２の電位との間に可変抵抗体と負荷抵抗
体の２つの抵抗体を直列に接続して基板電圧発生回路を
構成し、さらに、可変抵抗体は選択スイッチと抵抗体と
を直列接続したものを複数個並列に配置した構成とし
た。
路からなる基板電圧発生回路によって所望の基板電圧を
得ることができるが、複数の抵抗体を直列接続した前者
の抵抗分割回路では、細かい刻みで基板電圧値を調節し
ようとすると非常に多くの抵抗体を直列に接続しなけれ
ばならない。これに対して、後者の抵抗分割回路では、
第１の電位と第２の電位との間に可変抵抗体と負荷抵抗
体の２つの抵抗体を直列に接続して基板電圧発生回路を
構成し、さらに、可変抵抗体は選択スイッチと抵抗体と
を直列接続したものを複数個並列に配置した構成とし
た。
【００１６】可変抵抗体を構成する複数の抵抗体の抵抗
値を、それぞれ最小の抵抗値の２n（ｎ＝０，１，…）
倍毎に設定する、すなわち複数の抵抗体の中で最小の抵
抗値をＲとしたとき、他の各抵抗体の抵抗値を２Ｒ、４
Ｒ、８Ｒ、１６Ｒ、…と設定すると、導通状態とする選
択スイッチの組み合わせにより種々の比率での抵抗分割
が可能になり、限られた数の抵抗体であっても細かい刻
みで基板電圧値を調節することができる。また、この基
板電圧発生回路を用いた場合、第１の固体撮像装置の基
板電圧発生回路に比べて占有面積を小さくすることがで
きる。
値を、それぞれ最小の抵抗値の２n（ｎ＝０，１，…）
倍毎に設定する、すなわち複数の抵抗体の中で最小の抵
抗値をＲとしたとき、他の各抵抗体の抵抗値を２Ｒ、４
Ｒ、８Ｒ、１６Ｒ、…と設定すると、導通状態とする選
択スイッチの組み合わせにより種々の比率での抵抗分割
が可能になり、限られた数の抵抗体であっても細かい刻
みで基板電圧値を調節することができる。また、この基
板電圧発生回路を用いた場合、第１の固体撮像装置の基
板電圧発生回路に比べて占有面積を小さくすることがで
きる。
【００１７】選択スイッチをなすアンチヒューズ素子の
具体的な構成として、アンチヒューズ素子を下層側導電
膜と上層側導電膜とこれら導電膜間に挟持した絶縁膜と
で構成し、前記下層側導電膜および上層側導電膜を、電
荷転送電極をなす層と電荷転送電極を覆う遮光膜をなす
層と周辺回路配線をなす層の中から選んだ２つの層から
それぞれ構成することができる。
具体的な構成として、アンチヒューズ素子を下層側導電
膜と上層側導電膜とこれら導電膜間に挟持した絶縁膜と
で構成し、前記下層側導電膜および上層側導電膜を、電
荷転送電極をなす層と電荷転送電極を覆う遮光膜をなす
層と周辺回路配線をなす層の中から選んだ２つの層から
それぞれ構成することができる。
【００１８】一般に、固体撮像装置は、電荷転送電極
と、電荷転送電極を覆うことによって電荷転送部への光
の照射による画像信号の劣化を防止するための遮光膜
と、電荷転送電極に電荷転送用パルスを与えるための周
辺回路配線とを構成要素に有している。電荷転送電極と
周辺回路配線は当然ながら導電性材料で形成されるが、
遮光膜にも通常、金属が用いられるため、これも導電性
材料である。したがって、これら導電性材料からなる３
層のうちの２層を選んで、これをアンチヒューズ素子の
下層側導電膜と上層側導電膜に利用することができる。
その場合、下層側導電膜と上層側導電膜の間に挟持する
絶縁膜は、電荷転送電極と遮光膜との間の層間絶縁膜、
遮光膜と周辺回路配線との間の層間絶縁膜等を用いるこ
とができる。あるいは、これら層間絶縁膜とは別に形成
してもよい。
と、電荷転送電極を覆うことによって電荷転送部への光
の照射による画像信号の劣化を防止するための遮光膜
と、電荷転送電極に電荷転送用パルスを与えるための周
辺回路配線とを構成要素に有している。電荷転送電極と
周辺回路配線は当然ながら導電性材料で形成されるが、
遮光膜にも通常、金属が用いられるため、これも導電性
材料である。したがって、これら導電性材料からなる３
層のうちの２層を選んで、これをアンチヒューズ素子の
下層側導電膜と上層側導電膜に利用することができる。
その場合、下層側導電膜と上層側導電膜の間に挟持する
絶縁膜は、電荷転送電極と遮光膜との間の層間絶縁膜、
遮光膜と周辺回路配線との間の層間絶縁膜等を用いるこ
とができる。あるいは、これら層間絶縁膜とは別に形成
してもよい。
【００１９】また、基板電圧発生回路を構成する抵抗体
には、通常の配線抵抗を用いてもよいが、ＭＯＳＦＥＴ
を用いることもできる。その場合、ＭＯＳＦＥＴのゲー
ト電極を電荷転送電極と同一の材料で形成してもよい。
ＭＯＳＦＥＴは、ゲートとソースを相互に接続したソー
スフォロア型とすることによって容易に抵抗体を構成す
ることができる。ＭＯＳＦＥＴを抵抗体とした場合、ゲ
ート長やゲート幅を変えることによって抵抗値を容易に
調節することができる。
には、通常の配線抵抗を用いてもよいが、ＭＯＳＦＥＴ
を用いることもできる。その場合、ＭＯＳＦＥＴのゲー
ト電極を電荷転送電極と同一の材料で形成してもよい。
ＭＯＳＦＥＴは、ゲートとソースを相互に接続したソー
スフォロア型とすることによって容易に抵抗体を構成す
ることができる。ＭＯＳＦＥＴを抵抗体とした場合、ゲ
ート長やゲート幅を変えることによって抵抗値を容易に
調節することができる。
【００２０】本発明の第１の固体撮像装置の製造方法
は、複数の光電変換素子を形成した半導体基板上に電荷
転送電極を形成する工程と、電荷転送電極上に第１の層
間絶縁膜を介して電荷転送電極を覆う遮光膜を形成する
とともに遮光膜と同一の層からなるアンチヒューズ素子
の下層側導電膜を形成する工程と、周辺回路配線を形成
するとともにアンチヒューズ素子の下層側導電膜上に第
２の層間絶縁膜を介して周辺回路配線と同一の層からな
る上層側導電膜を形成する工程とを有することを特徴と
するものである。
は、複数の光電変換素子を形成した半導体基板上に電荷
転送電極を形成する工程と、電荷転送電極上に第１の層
間絶縁膜を介して電荷転送電極を覆う遮光膜を形成する
とともに遮光膜と同一の層からなるアンチヒューズ素子
の下層側導電膜を形成する工程と、周辺回路配線を形成
するとともにアンチヒューズ素子の下層側導電膜上に第
２の層間絶縁膜を介して周辺回路配線と同一の層からな
る上層側導電膜を形成する工程とを有することを特徴と
するものである。
【００２１】本発明の第２の固体撮像装置の製造方法
は、複数の光電変換素子を形成した半導体基板上に電荷
転送電極を形成するとともに電荷転送電極と同一の層か
らなるアンチヒューズ素子の下層側導電膜を形成する工
程と、電荷転送電極上に第１の層間絶縁膜を介して電荷
転送電極を覆う遮光膜を形成するとともにアンチヒュー
ズ素子の下層側導電膜上に第１の層間絶縁膜を介して遮
光膜と同一の層からなる上層側導電膜を形成する工程
と、第２の層間絶縁膜上に周辺回路配線を形成する工程
とを有することを特徴とするものである。
は、複数の光電変換素子を形成した半導体基板上に電荷
転送電極を形成するとともに電荷転送電極と同一の層か
らなるアンチヒューズ素子の下層側導電膜を形成する工
程と、電荷転送電極上に第１の層間絶縁膜を介して電荷
転送電極を覆う遮光膜を形成するとともにアンチヒュー
ズ素子の下層側導電膜上に第１の層間絶縁膜を介して遮
光膜と同一の層からなる上層側導電膜を形成する工程
と、第２の層間絶縁膜上に周辺回路配線を形成する工程
とを有することを特徴とするものである。
【００２２】本発明の第３の固体撮像装置の製造方法
は、複数の光電変換素子を形成した半導体基板上に電荷
転送電極を形成するとともに電荷転送電極と同一の層か
らなるアンチヒューズ素子の下層側導電膜を形成する工
程と、電荷転送電極上に第１の層間絶縁膜を介して電荷
転送電極を覆う遮光膜を形成する工程と、第２の層間絶
縁膜上に周辺回路配線を形成するとともにアンチヒュー
ズ素子の下層側導電膜上に第２の層間絶縁膜を介して周
辺回路配線と同一の層からなる上層側導電膜を形成する
工程とを有することを特徴とするものである。
は、複数の光電変換素子を形成した半導体基板上に電荷
転送電極を形成するとともに電荷転送電極と同一の層か
らなるアンチヒューズ素子の下層側導電膜を形成する工
程と、電荷転送電極上に第１の層間絶縁膜を介して電荷
転送電極を覆う遮光膜を形成する工程と、第２の層間絶
縁膜上に周辺回路配線を形成するとともにアンチヒュー
ズ素子の下層側導電膜上に第２の層間絶縁膜を介して周
辺回路配線と同一の層からなる上層側導電膜を形成する
工程とを有することを特徴とするものである。
【００２３】本発明の第１ないし第３の固体撮像装置の
製造方法を用いることによって、電荷転送電極と遮光膜
と周辺回路配線の３層のうちの２層からなる下層側導電
膜および上層側導電膜を有する上述のアンチヒューズ素
子を形成することができる。これらの製造方法によれ
ば、アンチヒューズ素子の下層側導電膜および上層側導
電膜は、電荷転送電極、遮光膜、周辺回路配線等と同時
に形成することができ、アンチヒューズ素子の形成のた
めに製造プロセスが特に複雑になることがない。さら
に、フォトマスク数が増えないため、製造コストが大き
く増大することもない。
製造方法を用いることによって、電荷転送電極と遮光膜
と周辺回路配線の３層のうちの２層からなる下層側導電
膜および上層側導電膜を有する上述のアンチヒューズ素
子を形成することができる。これらの製造方法によれ
ば、アンチヒューズ素子の下層側導電膜および上層側導
電膜は、電荷転送電極、遮光膜、周辺回路配線等と同時
に形成することができ、アンチヒューズ素子の形成のた
めに製造プロセスが特に複雑になることがない。さら
に、フォトマスク数が増えないため、製造コストが大き
く増大することもない。
【００２４】
【発明の実施の形態】［第１の実施の形態］以下、本発
明の第１の実施の形態を図１ないし図４を参照して説明
する。図１は本実施の形態のＣＣＤ型固体撮像装置の基
板電圧発生回路の構成を示す回路図、図２および図３は
本実施の形態の固体撮像装置の製造プロセスフローを示
す工程断面図、図４は本実施の形態の固体撮像装置全体
の概略構成図である。
明の第１の実施の形態を図１ないし図４を参照して説明
する。図１は本実施の形態のＣＣＤ型固体撮像装置の基
板電圧発生回路の構成を示す回路図、図２および図３は
本実施の形態の固体撮像装置の製造プロセスフローを示
す工程断面図、図４は本実施の形態の固体撮像装置全体
の概略構成図である。
【００２５】本実施の形態のＣＣＤ型固体撮像装置１
は、図４に示すように、チップ２の中央がイメージ領域
３となっており、イメージ領域３内に多数の光電変換素
子４がマトリクス状に配置されるとともに、図中縦方向
に並ぶ各光電変換素子列５に隣接する垂直電荷転送部６
が配置されている。また、イメージ領域３外に配置され
る周辺回路としては、所定のパルス間隔で各光電変換素
子４に蓄積された信号電荷を読み出して転送するための
走査パルスを各電荷転送電極に供給する配線７、垂直電
荷転送部６からの信号電荷を読み出して転送する水平電
荷転送部８、出力アンプ９等がある。さらに、ブルーミ
ングコントロール電圧となる基板電圧を発生する基板電
圧発生回路１０を有している。
は、図４に示すように、チップ２の中央がイメージ領域
３となっており、イメージ領域３内に多数の光電変換素
子４がマトリクス状に配置されるとともに、図中縦方向
に並ぶ各光電変換素子列５に隣接する垂直電荷転送部６
が配置されている。また、イメージ領域３外に配置され
る周辺回路としては、所定のパルス間隔で各光電変換素
子４に蓄積された信号電荷を読み出して転送するための
走査パルスを各電荷転送電極に供給する配線７、垂直電
荷転送部６からの信号電荷を読み出して転送する水平電
荷転送部８、出力アンプ９等がある。さらに、ブルーミ
ングコントロール電圧となる基板電圧を発生する基板電
圧発生回路１０を有している。
【００２６】基板電圧発生回路１０は、図１に示すよう
に、電源電位Ｖdd（第１の電位）と接地電位（第２の電
位）との間に可変抵抗体１１と負荷抵抗体１２を直列に
接続し、可変抵抗体１１と負荷抵抗体１２との接点から
基板電圧Ｖsubを取り出すようになっている。さらに、
可変抵抗体１１は、アンチヒューズ素子からなる選択ス
イッチ１３と抵抗体１４ａ〜１４ｅとを直列接続したも
のが複数組（本実施の形態では５組）並列に配置されて
いる。可変抵抗体１１を構成する各抵抗体１４ａ〜１４
ｅおよび負荷抵抗体１２は、具体的には、拡散層抵抗も
しくはポリシリコン抵抗を用いることができる。これら
抵抗の形成には、拡散層抵抗の場合、電荷転送部を形成
する際のＮウェル層を形成するイオン注入工程、ポリシ
リコン抵抗の場合、転送電極を形成する際のポリシリコ
ン電極形成工程で同時に形成することができる。各抵抗
の抵抗値については任意の値に設計することができる。
各選択スイッチ１３をなすアンチヒューズ素子の一方の
電極は共通に接続されるとともに、一方の電極と他方の
電極との間に電圧を印加するためのパッド１５、１６が
それぞれ設けられている。
に、電源電位Ｖdd（第１の電位）と接地電位（第２の電
位）との間に可変抵抗体１１と負荷抵抗体１２を直列に
接続し、可変抵抗体１１と負荷抵抗体１２との接点から
基板電圧Ｖsubを取り出すようになっている。さらに、
可変抵抗体１１は、アンチヒューズ素子からなる選択ス
イッチ１３と抵抗体１４ａ〜１４ｅとを直列接続したも
のが複数組（本実施の形態では５組）並列に配置されて
いる。可変抵抗体１１を構成する各抵抗体１４ａ〜１４
ｅおよび負荷抵抗体１２は、具体的には、拡散層抵抗も
しくはポリシリコン抵抗を用いることができる。これら
抵抗の形成には、拡散層抵抗の場合、電荷転送部を形成
する際のＮウェル層を形成するイオン注入工程、ポリシ
リコン抵抗の場合、転送電極を形成する際のポリシリコ
ン電極形成工程で同時に形成することができる。各抵抗
の抵抗値については任意の値に設計することができる。
各選択スイッチ１３をなすアンチヒューズ素子の一方の
電極は共通に接続されるとともに、一方の電極と他方の
電極との間に電圧を印加するためのパッド１５、１６が
それぞれ設けられている。
【００２７】図３（ｆ）は、左から順に、光電変換素子
４とこれに隣接する垂直電荷転送部６とを含む１つのセ
ル部１７、周辺回路配線部１８、アンチヒューズ素子形
成部１９の断面構造を図示したものである。まず、セル
部１７から説明すると、Ｎ型シリコン基板２０（半導体
基板）上にＰウェル領域２１が形成され、Ｐウェル領域
２１上に光電変換素子４のＮ型領域２２と垂直電荷転送
部６のＮ型領域２３がそれぞれ形成されている。基板２
０上にシリコン酸化膜からなるゲート絶縁膜２４が形成
され、垂直電荷転送部６のゲート絶縁膜２４上にはポリ
シリコンからなる電荷転送電極２５が形成されている。
また、全面に第１の層間絶縁膜２６が形成され、タング
ステンからなる遮光膜２７が第１の層間絶縁膜２６を介
して電荷転送電極２５を覆うように形成されている。さ
らに、ともにプラズマシリコン窒化膜からなる第２の層
間絶縁膜２８、第３の層間絶縁膜２９が遮光膜２７を覆
うように形成されている。
４とこれに隣接する垂直電荷転送部６とを含む１つのセ
ル部１７、周辺回路配線部１８、アンチヒューズ素子形
成部１９の断面構造を図示したものである。まず、セル
部１７から説明すると、Ｎ型シリコン基板２０（半導体
基板）上にＰウェル領域２１が形成され、Ｐウェル領域
２１上に光電変換素子４のＮ型領域２２と垂直電荷転送
部６のＮ型領域２３がそれぞれ形成されている。基板２
０上にシリコン酸化膜からなるゲート絶縁膜２４が形成
され、垂直電荷転送部６のゲート絶縁膜２４上にはポリ
シリコンからなる電荷転送電極２５が形成されている。
また、全面に第１の層間絶縁膜２６が形成され、タング
ステンからなる遮光膜２７が第１の層間絶縁膜２６を介
して電荷転送電極２５を覆うように形成されている。さ
らに、ともにプラズマシリコン窒化膜からなる第２の層
間絶縁膜２８、第３の層間絶縁膜２９が遮光膜２７を覆
うように形成されている。
【００２８】次に、周辺回路配線部１８について説明す
るが、周辺回路配線部１８の中でも、図２、図３に示す
箇所は特に周辺回路配線７と電荷転送電極２５とのコン
タクト部分を示している。Ｎ型シリコン基板２０表面に
フィールド酸化膜３０が形成され、フィールド酸化膜３
０上に電荷転送電極２５が形成されている。電荷転送電
極２５を覆う第１の層間絶縁膜２６は電荷転送電極２５
上で開口し、コンタクトホール３１が形成されている。
そして、タングステンからなる下側配線層３２がコンタ
クトホール３１を通じて電荷転送電極２５と接続され、
さらに、下側配線層３２を覆う第２の層間絶縁膜２８お
よび第３の層間絶縁膜２９が下側配線層３２上で開口
し、アルミニウムからなる上側配線層３３がコンタクト
ホール３４を通じて下側配線層３２と接続されている。
ここで、下側配線層３２をなすタングステンは垂直電荷
転送部６の遮光膜２７をなすタングステンと同一の層で
ある。すなわち、周辺回路配線７は、タングステン上に
アルミニウムを積層した２層構造となっており、アルミ
ニウム膜の存在により配線の低抵抗化と信頼性向上が図
られている。
るが、周辺回路配線部１８の中でも、図２、図３に示す
箇所は特に周辺回路配線７と電荷転送電極２５とのコン
タクト部分を示している。Ｎ型シリコン基板２０表面に
フィールド酸化膜３０が形成され、フィールド酸化膜３
０上に電荷転送電極２５が形成されている。電荷転送電
極２５を覆う第１の層間絶縁膜２６は電荷転送電極２５
上で開口し、コンタクトホール３１が形成されている。
そして、タングステンからなる下側配線層３２がコンタ
クトホール３１を通じて電荷転送電極２５と接続され、
さらに、下側配線層３２を覆う第２の層間絶縁膜２８お
よび第３の層間絶縁膜２９が下側配線層３２上で開口
し、アルミニウムからなる上側配線層３３がコンタクト
ホール３４を通じて下側配線層３２と接続されている。
ここで、下側配線層３２をなすタングステンは垂直電荷
転送部６の遮光膜２７をなすタングステンと同一の層で
ある。すなわち、周辺回路配線７は、タングステン上に
アルミニウムを積層した２層構造となっており、アルミ
ニウム膜の存在により配線の低抵抗化と信頼性向上が図
られている。
【００２９】アンチヒューズ素子形成部１９について
は、Ｎ型シリコン基板２０表面にフィールド酸化膜３
０、第１の層間絶縁膜２６が形成され、第１の層間絶縁
膜２６上にタングステンからなる下層側導電膜３５が形
成されている。この下層側導電膜３５をなすタングステ
ンは垂直電荷転送部６の遮光膜２７および周辺回路配線
７の下側配線層３２をなすタングステンと同一の層であ
る。そして、下層側導電膜３５の周縁部が第２の層間絶
縁膜２８、第３の層間絶縁膜２９で覆われるとともに下
層側導電膜３５の中央部は第２の層間絶縁膜２８が除去
され、例えば膜厚２００Å程度の薄い第３の層間絶縁膜
２９のみで覆われている。さらに、下層側導電膜３５上
に第３の層間絶縁膜２９を介してアルミニウムからなる
上層側導電膜３６が形成されている。この上層側導電膜
３６をなすアルミニウムは周辺回路配線７の上側配線層
３３をなすアルミニウムと同一の層である。よって、下
層側導電膜３５と上層側導電膜３６との間に高電圧を印
加した場合には、導電膜３５、３６間に第３の層間絶縁
膜２９のみが介在する部分で絶縁膜のブレークダウンが
生じる。
は、Ｎ型シリコン基板２０表面にフィールド酸化膜３
０、第１の層間絶縁膜２６が形成され、第１の層間絶縁
膜２６上にタングステンからなる下層側導電膜３５が形
成されている。この下層側導電膜３５をなすタングステ
ンは垂直電荷転送部６の遮光膜２７および周辺回路配線
７の下側配線層３２をなすタングステンと同一の層であ
る。そして、下層側導電膜３５の周縁部が第２の層間絶
縁膜２８、第３の層間絶縁膜２９で覆われるとともに下
層側導電膜３５の中央部は第２の層間絶縁膜２８が除去
され、例えば膜厚２００Å程度の薄い第３の層間絶縁膜
２９のみで覆われている。さらに、下層側導電膜３５上
に第３の層間絶縁膜２９を介してアルミニウムからなる
上層側導電膜３６が形成されている。この上層側導電膜
３６をなすアルミニウムは周辺回路配線７の上側配線層
３３をなすアルミニウムと同一の層である。よって、下
層側導電膜３５と上層側導電膜３６との間に高電圧を印
加した場合には、導電膜３５、３６間に第３の層間絶縁
膜２９のみが介在する部分で絶縁膜のブレークダウンが
生じる。
【００３０】以下、上記構成の固体撮像装置の製造方法
を図２、図３を用いて説明する。まず、図２（ａ）に示
すように、セル部１７において、Ｎ型シリコン基板２０
上にＰウェル領域２１を形成し、Ｐウェル領域２１上に
光電変換素子４となるＮ型領域２２と垂直電荷転送部６
となるＮ型領域２３をそれぞれ形成する。また、基板２
０上にゲート絶縁膜２４となるシリコン酸化膜を形成す
る。一方、周辺回路配線部１８（アンチヒューズ素子形
成部１９）においては、Ｎ型シリコン基板２０表面に厚
いフィールド酸化膜３０を形成する（図示略）。
を図２、図３を用いて説明する。まず、図２（ａ）に示
すように、セル部１７において、Ｎ型シリコン基板２０
上にＰウェル領域２１を形成し、Ｐウェル領域２１上に
光電変換素子４となるＮ型領域２２と垂直電荷転送部６
となるＮ型領域２３をそれぞれ形成する。また、基板２
０上にゲート絶縁膜２４となるシリコン酸化膜を形成す
る。一方、周辺回路配線部１８（アンチヒューズ素子形
成部１９）においては、Ｎ型シリコン基板２０表面に厚
いフィールド酸化膜３０を形成する（図示略）。
【００３１】次に、図２（ｂ）に示すように、全面にポ
リシリコンを成膜した後、これをパターニングすること
により、セル部１７の垂直電荷転送部６から周辺回路配
線部１８にわたってゲート絶縁膜２４またはフィールド
酸化膜２１上に電荷転送電極２５を形成する。
リシリコンを成膜した後、これをパターニングすること
により、セル部１７の垂直電荷転送部６から周辺回路配
線部１８にわたってゲート絶縁膜２４またはフィールド
酸化膜２１上に電荷転送電極２５を形成する。
【００３２】次いで、図２（ｃ）に示すように、全面に
第１の層間絶縁膜２６を成膜した後、これをパターニン
グし、周辺回路配線部１８において、電荷転送電極２５
と後で形成する周辺回路配線７の下側配線層３２とを接
続するためのコンタクトホール３１を形成する。次い
で、タングステン膜を成膜し、これをパターニングする
ことにより、セル部１７において、第１の層間絶縁膜２
６を介して電荷転送電極２５を覆う遮光膜２７を形成す
る。それと同時に、周辺回路配線部１８において、コン
タクトホール３１を通じて電荷転送電極２５と接続され
た周辺回路配線７の下側配線層３２を形成する。また同
時に、アンチヒューズ素子形成部１９において、アンチ
ヒューズ素子の下層側導電膜３５を形成する。
第１の層間絶縁膜２６を成膜した後、これをパターニン
グし、周辺回路配線部１８において、電荷転送電極２５
と後で形成する周辺回路配線７の下側配線層３２とを接
続するためのコンタクトホール３１を形成する。次い
で、タングステン膜を成膜し、これをパターニングする
ことにより、セル部１７において、第１の層間絶縁膜２
６を介して電荷転送電極２５を覆う遮光膜２７を形成す
る。それと同時に、周辺回路配線部１８において、コン
タクトホール３１を通じて電荷転送電極２５と接続され
た周辺回路配線７の下側配線層３２を形成する。また同
時に、アンチヒューズ素子形成部１９において、アンチ
ヒューズ素子の下層側導電膜３５を形成する。
【００３３】次いで、図３（ｄ）に示すように、第２の
層間絶縁膜２８としてプラズマシリコン窒化膜を全面に
成膜した後、アンチヒューズ素子形成部１９において、
アンチヒューズ素子の絶縁膜の薄い部分を作るために、
プラズマシリコン窒化膜をパターニングして下層側導電
膜３５上のプラズマシリコン窒化膜を一部除去する（図
中Ａの部分）。
層間絶縁膜２８としてプラズマシリコン窒化膜を全面に
成膜した後、アンチヒューズ素子形成部１９において、
アンチヒューズ素子の絶縁膜の薄い部分を作るために、
プラズマシリコン窒化膜をパターニングして下層側導電
膜３５上のプラズマシリコン窒化膜を一部除去する（図
中Ａの部分）。
【００３４】次いで、図３（ｅ）に示すように、第３の
層間絶縁膜２９として薄いプラズマシリコン窒化膜を全
面に成膜した後、周辺回路配線部１８において、下側配
線層３２上で第２の層間絶縁膜２８および第３の層間絶
縁膜２９を開口し、下側配線層３２と後で形成する上側
配線層３３とを接続するためのコンタクトホール３４を
形成する。ここで、アンチヒューズ素子形成部１９にお
いては、下層側導電膜３５上の第２の層間絶縁膜２８を
除去した部分は第３の層間絶縁膜２９のみが形成された
状態となる。
層間絶縁膜２９として薄いプラズマシリコン窒化膜を全
面に成膜した後、周辺回路配線部１８において、下側配
線層３２上で第２の層間絶縁膜２８および第３の層間絶
縁膜２９を開口し、下側配線層３２と後で形成する上側
配線層３３とを接続するためのコンタクトホール３４を
形成する。ここで、アンチヒューズ素子形成部１９にお
いては、下層側導電膜３５上の第２の層間絶縁膜２８を
除去した部分は第３の層間絶縁膜２９のみが形成された
状態となる。
【００３５】次いで、図３（ｆ）に示すように、アルミ
ニウム膜を全面に成膜した後、これをパターニングし、
周辺回路配線部１８において、コンタクトホール３４を
通じて下側配線層３２と接続された周辺回路配線７の上
側配線層３３を形成する。それと同時に、アンチヒュー
ズ素子形成部１９において、アンチヒューズ素子の上層
側導電膜３６を形成する。最後に、周辺回路配線７を覆
うパッシベーション膜を成膜し、パッド部分の端子出し
のパターニングを行った後、シンター処理（水素アニー
ル処理）を行う（図示略）。以上の工程により、本実施
の形態の固体撮像装置が完成する。
ニウム膜を全面に成膜した後、これをパターニングし、
周辺回路配線部１８において、コンタクトホール３４を
通じて下側配線層３２と接続された周辺回路配線７の上
側配線層３３を形成する。それと同時に、アンチヒュー
ズ素子形成部１９において、アンチヒューズ素子の上層
側導電膜３６を形成する。最後に、周辺回路配線７を覆
うパッシベーション膜を成膜し、パッド部分の端子出し
のパターニングを行った後、シンター処理（水素アニー
ル処理）を行う（図示略）。以上の工程により、本実施
の形態の固体撮像装置が完成する。
【００３６】本実施の形態の固体撮像装置１において
は、基板電圧発生回路１０が直列接続された可変抵抗体
１１と負荷抵抗体１２とからなる抵抗分割回路であり、
これら抵抗体１１、１２間の接点から所望の基板電圧Ｖ
subが得られるようになっている。この際、選択スイッ
チ１３がアンチヒューズ素子で構成され、高電圧印加に
よる絶縁膜のブレークダウンによりスイッチをオン状態
とすることができるため、従来提案されていたヒューズ
素子を切断するときのような発塵の恐れがない。また、
基板電圧発生回路に不揮発性メモリを用いた場合に比べ
て光による特性変動が少ないため、信頼性を向上するこ
とができる。その結果、塵埃等が画素上に付着したとき
に起こる黒キズを防止することができ、優れた表示品位
と高い信頼性を持つ固体撮像装置を得ることができる。
は、基板電圧発生回路１０が直列接続された可変抵抗体
１１と負荷抵抗体１２とからなる抵抗分割回路であり、
これら抵抗体１１、１２間の接点から所望の基板電圧Ｖ
subが得られるようになっている。この際、選択スイッ
チ１３がアンチヒューズ素子で構成され、高電圧印加に
よる絶縁膜のブレークダウンによりスイッチをオン状態
とすることができるため、従来提案されていたヒューズ
素子を切断するときのような発塵の恐れがない。また、
基板電圧発生回路に不揮発性メモリを用いた場合に比べ
て光による特性変動が少ないため、信頼性を向上するこ
とができる。その結果、塵埃等が画素上に付着したとき
に起こる黒キズを防止することができ、優れた表示品位
と高い信頼性を持つ固体撮像装置を得ることができる。
【００３７】また、可変抵抗体１１部分の構成が複数個
のスイッチと抵抗体を並列した、いわゆるピアノスイッ
チの形態を採っているため、基板電圧発生回路１０部分
の占有面積を小さくすることができる。
のスイッチと抵抗体を並列した、いわゆるピアノスイッ
チの形態を採っているため、基板電圧発生回路１０部分
の占有面積を小さくすることができる。
【００３８】本実施の形態においては、アンチヒューズ
素子の下層側導電膜３５に遮光膜２７と同一の層である
タングステンを利用し、上層側導電膜３６に周辺回路配
線７の上側配線層３３と同一の層であるアルミニウムを
利用した。そして、アンチヒューズ素子の下層側導電膜
３５や上層側導電膜３６は、遮光膜２７や周辺回路配線
７と同時にパターニングするようにした。つまり、アン
チヒューズ素子部分に薄い絶縁膜を形成する工程等は必
要になるものの、アンチヒューズ素子のみを単独で形成
する工程はないため、製造プロセスがそれ程複雑になる
ことがない。また、フォトマスク数が増えないため、製
造コストが大きく増大することもない。
素子の下層側導電膜３５に遮光膜２７と同一の層である
タングステンを利用し、上層側導電膜３６に周辺回路配
線７の上側配線層３３と同一の層であるアルミニウムを
利用した。そして、アンチヒューズ素子の下層側導電膜
３５や上層側導電膜３６は、遮光膜２７や周辺回路配線
７と同時にパターニングするようにした。つまり、アン
チヒューズ素子部分に薄い絶縁膜を形成する工程等は必
要になるものの、アンチヒューズ素子のみを単独で形成
する工程はないため、製造プロセスがそれ程複雑になる
ことがない。また、フォトマスク数が増えないため、製
造コストが大きく増大することもない。
【００３９】また、本実施の形態の製造方法では、アン
チヒューズ素子の薄い絶縁膜を形成する際に、下層側導
電膜３５上に第２の層間絶縁膜２８を成膜した後、薄く
したい部分を一旦除去し、薄い第３の層間絶縁膜２９を
全面に改めて成膜するという方法を採っている。絶縁膜
をある程度の電圧範囲内でブレークダウンしやすくする
という観点からは、アンチヒューズ素子の絶縁膜の膜厚
を制御することが必要である。その点、上記の方法で
は、アンチヒューズ素子の絶縁膜の膜厚が第３の層間絶
縁膜２９を成膜する際の膜厚のみで決まるので、制御性
が高く、アンチヒューズ素子を導通状態とするに要する
印加電圧を安定させることができる。
チヒューズ素子の薄い絶縁膜を形成する際に、下層側導
電膜３５上に第２の層間絶縁膜２８を成膜した後、薄く
したい部分を一旦除去し、薄い第３の層間絶縁膜２９を
全面に改めて成膜するという方法を採っている。絶縁膜
をある程度の電圧範囲内でブレークダウンしやすくする
という観点からは、アンチヒューズ素子の絶縁膜の膜厚
を制御することが必要である。その点、上記の方法で
は、アンチヒューズ素子の絶縁膜の膜厚が第３の層間絶
縁膜２９を成膜する際の膜厚のみで決まるので、制御性
が高く、アンチヒューズ素子を導通状態とするに要する
印加電圧を安定させることができる。
【００４０】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態では、アンチヒューズ素子の下層側
導電膜に遮光膜と同一の層であるタングステンを用い、
上層側導電膜に周辺回路配線の上側配線層と同一の層で
あるアルミニウムを用いたが、アンチヒューズ素子の下
層側導電膜および上層側導電膜に使用できる材料はこれ
に限るものではない。例えば下層側導電膜に電荷転送電
極と同一の層を用い、上層側導電膜に周辺回路配線の上
側配線層と同一の層を用いるという組み合わせでもよい
し、下層側導電膜に電荷転送電極と同一の層を用い、上
層側導電膜に遮光膜と同一の層を用いるという組み合わ
せでもよい。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態では、アンチヒューズ素子の下層側
導電膜に遮光膜と同一の層であるタングステンを用い、
上層側導電膜に周辺回路配線の上側配線層と同一の層で
あるアルミニウムを用いたが、アンチヒューズ素子の下
層側導電膜および上層側導電膜に使用できる材料はこれ
に限るものではない。例えば下層側導電膜に電荷転送電
極と同一の層を用い、上層側導電膜に周辺回路配線の上
側配線層と同一の層を用いるという組み合わせでもよい
し、下層側導電膜に電荷転送電極と同一の層を用い、上
層側導電膜に遮光膜と同一の層を用いるという組み合わ
せでもよい。
【００４１】各膜の具体的な材料としては、上記実施の
形態の場合、電荷転送電極の材料としてポリシリコン、
遮光膜の材料としてタングステン、周辺回路配線の上側
配線層の材料としてアルミニウムを用いたが、勿論、こ
れら材料に限定されるわけではない。例えば、電荷転送
電極の材料にはポリサイド、金属等を用いてもよい。ま
た、遮光膜の材料としては種々の金属を用いることがで
きる。電荷転送部に対して斜め方向からゲート絶縁膜内
を反射しつつ入射してくる光を考慮すると、反射率の低
い金属を用いることが好ましい。また、上記のような入
射光を遮光するために遮光膜はできるだけ電荷転送電極
の側壁部分も覆う方がよいが、その場合、遮光膜を段差
部に形成することになるため、ステップカバレッジが良
好なタングステン、チタン、コバルト等の高融点金属を
用いることが好ましい。また、周辺回路配線の材料にも
種々の金属を用いることができる。
形態の場合、電荷転送電極の材料としてポリシリコン、
遮光膜の材料としてタングステン、周辺回路配線の上側
配線層の材料としてアルミニウムを用いたが、勿論、こ
れら材料に限定されるわけではない。例えば、電荷転送
電極の材料にはポリサイド、金属等を用いてもよい。ま
た、遮光膜の材料としては種々の金属を用いることがで
きる。電荷転送部に対して斜め方向からゲート絶縁膜内
を反射しつつ入射してくる光を考慮すると、反射率の低
い金属を用いることが好ましい。また、上記のような入
射光を遮光するために遮光膜はできるだけ電荷転送電極
の側壁部分も覆う方がよいが、その場合、遮光膜を段差
部に形成することになるため、ステップカバレッジが良
好なタングステン、チタン、コバルト等の高融点金属を
用いることが好ましい。また、周辺回路配線の材料にも
種々の金属を用いることができる。
【００４２】上記のように、アンチヒューズ素子の下層
側導電膜と上層側導電膜に種々の膜の組み合わせが適用
できるため、その組み合わせに応じてこれら導電膜間に
介在する絶縁膜も種々の層間絶縁膜を用いることができ
る。ただし、ＣＣＤ型固体撮像装置においては、電荷転
送電極下のリーク電流を防止するために製造工程の最後
にシンター処理を設けている。シンター処理とは、リー
ク電流の原因となる、ゲート絶縁膜（シリコン酸化膜）
とシリコン基板との界面に存在するダングリングボン
ド、もしくはフィールド酸化膜とシリコン基板との界面
に存在するダングリングボンドを水素で終端させる処理
のことである。ＣＣＤ型固体撮像装置においては、リー
ク電流の発生が、本来黒であるはずの画像が白になる、
いわゆる白キズとよばれる欠陥の原因となる。よって、
ＣＣＤ型固体撮像装置の層間絶縁膜に要求される性質と
して、シンター処理を可能にするため、水素が透過し得
る膜であること、もしくは水素を含有する膜であるこ
と、のいずれかが必要である。前者に属する材料として
シリコン酸化膜、アモルファスシリコン膜等が用いら
れ、後者に属する材料としてプラズマシリコン窒化膜、
プラズマシリコン酸化窒化膜等を用いることができる。
側導電膜と上層側導電膜に種々の膜の組み合わせが適用
できるため、その組み合わせに応じてこれら導電膜間に
介在する絶縁膜も種々の層間絶縁膜を用いることができ
る。ただし、ＣＣＤ型固体撮像装置においては、電荷転
送電極下のリーク電流を防止するために製造工程の最後
にシンター処理を設けている。シンター処理とは、リー
ク電流の原因となる、ゲート絶縁膜（シリコン酸化膜）
とシリコン基板との界面に存在するダングリングボン
ド、もしくはフィールド酸化膜とシリコン基板との界面
に存在するダングリングボンドを水素で終端させる処理
のことである。ＣＣＤ型固体撮像装置においては、リー
ク電流の発生が、本来黒であるはずの画像が白になる、
いわゆる白キズとよばれる欠陥の原因となる。よって、
ＣＣＤ型固体撮像装置の層間絶縁膜に要求される性質と
して、シンター処理を可能にするため、水素が透過し得
る膜であること、もしくは水素を含有する膜であるこ
と、のいずれかが必要である。前者に属する材料として
シリコン酸化膜、アモルファスシリコン膜等が用いら
れ、後者に属する材料としてプラズマシリコン窒化膜、
プラズマシリコン酸化窒化膜等を用いることができる。
【００４３】また、本実施の形態のように、アンチヒュ
ーズ素子を構成する下層側導電膜、上層側導電膜、絶縁
膜にセル部を構成する膜を用い、同一工程で加工すれば
勿論合理的であるが、本発明はそれに限定されるもので
はなく、製造プロセスの複雑化等を別にすれば、アンチ
ヒューズ素子をセル部とは別の膜で構成したり、別工程
で形成してもよい。
ーズ素子を構成する下層側導電膜、上層側導電膜、絶縁
膜にセル部を構成する膜を用い、同一工程で加工すれば
勿論合理的であるが、本発明はそれに限定されるもので
はなく、製造プロセスの複雑化等を別にすれば、アンチ
ヒューズ素子をセル部とは別の膜で構成したり、別工程
で形成してもよい。
【００４４】本実施の形態の製造方法では、アンチヒュ
ーズ素子の薄い絶縁膜を形成する方法として、薄くした
い部分の絶縁膜を一旦除去し、全体に再度薄い絶縁膜を
形成するという方法を採用した。それ以外の方法とし
て、例えば、厚い絶縁膜の一部をある程度までエッチン
グして薄い部分を残す方法、エッチングストッパーとな
る膜を積層した層間絶縁膜中に挿入した上でエッチング
を行って薄い部分を残す方法、等を採用することができ
る。
ーズ素子の薄い絶縁膜を形成する方法として、薄くした
い部分の絶縁膜を一旦除去し、全体に再度薄い絶縁膜を
形成するという方法を採用した。それ以外の方法とし
て、例えば、厚い絶縁膜の一部をある程度までエッチン
グして薄い部分を残す方法、エッチングストッパーとな
る膜を積層した層間絶縁膜中に挿入した上でエッチング
を行って薄い部分を残す方法、等を採用することができ
る。
【００４５】［第２の実施の形態］以下、本発明の第２
の実施の形態を図５、図６を参照して説明する。第１の
実施の形態では、基板電圧発生回路を構成する抵抗体と
して拡散層抵抗あるいはポリシリコン抵抗を用いたが、
本実施の形態ではこの種の抵抗体に代えて、ソースフォ
ロア型ＭＯＳＦＥＴを用いた例を示す。なお、固体撮像
装置の全体構成については第１の実施の形態と同様であ
るため、説明を省略する。図５は本実施の形態の基板電
圧発生回路の構成を示す回路図、図６は上記基板電圧発
生回路の構成要素である抵抗体を示す断面図である。
の実施の形態を図５、図６を参照して説明する。第１の
実施の形態では、基板電圧発生回路を構成する抵抗体と
して拡散層抵抗あるいはポリシリコン抵抗を用いたが、
本実施の形態ではこの種の抵抗体に代えて、ソースフォ
ロア型ＭＯＳＦＥＴを用いた例を示す。なお、固体撮像
装置の全体構成については第１の実施の形態と同様であ
るため、説明を省略する。図５は本実施の形態の基板電
圧発生回路の構成を示す回路図、図６は上記基板電圧発
生回路の構成要素である抵抗体を示す断面図である。
【００４６】本実施の形態の基板電圧発生回路４５は、
図５に示すように、電源電位Ｖdd（第１の電位）と接地
電位（第２の電位）との間に可変抵抗体４６と負荷抵抗
体４７を直列に接続し、可変抵抗体４６と負荷抵抗体４
７との接点から基板電圧Ｖsu bを取り出すようになって
いる。さらに、可変抵抗体４６は、アンチヒューズ素子
からなる選択スイッチ１３と抵抗体４８ａ〜４８ｅとを
直列接続したものが複数組（本実施の形態では５組）並
列に配置されている。本実施の形態の場合、可変抵抗体
４６を構成する各抵抗体４８ａ〜４８ｅおよび負荷抵抗
体４７は、全てソースフォロア型ＭＯＳＦＥＴから構成
されている。また、各選択スイッチ１３をなすアンチヒ
ューズ素子の一方の電極は共通に接続されるとともに、
一方の電極と他方の電極との間に電圧を印加するための
パッド１５、１６がそれぞれ設けられている。このアン
チヒューズ素子の構成は第１の実施の形態と全く同様で
ある。
図５に示すように、電源電位Ｖdd（第１の電位）と接地
電位（第２の電位）との間に可変抵抗体４６と負荷抵抗
体４７を直列に接続し、可変抵抗体４６と負荷抵抗体４
７との接点から基板電圧Ｖsu bを取り出すようになって
いる。さらに、可変抵抗体４６は、アンチヒューズ素子
からなる選択スイッチ１３と抵抗体４８ａ〜４８ｅとを
直列接続したものが複数組（本実施の形態では５組）並
列に配置されている。本実施の形態の場合、可変抵抗体
４６を構成する各抵抗体４８ａ〜４８ｅおよび負荷抵抗
体４７は、全てソースフォロア型ＭＯＳＦＥＴから構成
されている。また、各選択スイッチ１３をなすアンチヒ
ューズ素子の一方の電極は共通に接続されるとともに、
一方の電極と他方の電極との間に電圧を印加するための
パッド１５、１６がそれぞれ設けられている。このアン
チヒューズ素子の構成は第１の実施の形態と全く同様で
ある。
【００４７】また、可変抵抗体４６を構成する各抵抗体
４８ａ〜４８ｅの抵抗値は、それぞれ最小の抵抗値の２
n （ｎ＝０，１，…）倍毎に設定されている。すなわ
ち、複数の抵抗体４８ａ〜４８ｅの中で最小の抵抗値を
Ｒとしたとき、残りの抵抗体の抵抗値が２Ｒ、４Ｒ、８
Ｒ、１６Ｒとなるように設定されている。このような抵
抗値の設定は、各ソースフォロア型ＭＯＳＦＥＴのゲー
ト長またはゲート幅を適宜変えることにより容易に実現
可能である。
４８ａ〜４８ｅの抵抗値は、それぞれ最小の抵抗値の２
n （ｎ＝０，１，…）倍毎に設定されている。すなわ
ち、複数の抵抗体４８ａ〜４８ｅの中で最小の抵抗値を
Ｒとしたとき、残りの抵抗体の抵抗値が２Ｒ、４Ｒ、８
Ｒ、１６Ｒとなるように設定されている。このような抵
抗値の設定は、各ソースフォロア型ＭＯＳＦＥＴのゲー
ト長またはゲート幅を適宜変えることにより容易に実現
可能である。
【００４８】なお、本実施の形態の固体撮像装置のセル
部、周辺回路配線部、アンチヒューズ素子形成部等の構
成は、図２、図３に示した第１の実施の形態の装置と同
様なため、説明を省略する。
部、周辺回路配線部、アンチヒューズ素子形成部等の構
成は、図２、図３に示した第１の実施の形態の装置と同
様なため、説明を省略する。
【００４９】可変抵抗体４６の各抵抗体４８ａ〜４８ｅ
や負荷抵抗体４７を構成するソースフォロア型ＭＯＳＦ
ＥＴは、図６に示すように、Ｎ型シリコン基板２０上に
Ｐウェル領域２１が形成され、Ｐウェル領域２１上にＮ
型のソース領域３７とドレイン領域３８がそれぞれ形成
されている。基板２０上にゲート絶縁膜２４が形成さ
れ、ゲート絶縁膜２４上にはポリシリコンからなるゲー
ト電極３９が形成されている。また、全面に第１の層間
絶縁膜２６が形成され、第１の層間絶縁膜２６に形成さ
れたコンタクトホール４０、４１を通じてゲート電極３
９とソース領域３７とを短絡するタングステンからなる
ゲート・ソース短絡配線４２が形成されている。さら
に、ゲート・ソース短絡配線４２を覆う第２の層間絶縁
膜２８および第３の層間絶縁膜２９がゲート・ソース短
絡配線４２上で開口し、このコンタクトホール４３を通
じてゲート・ソース短絡配線４２と接続されたアルミニ
ウムからなる上側配線４４が形成されている。ここで、
ゲート電極３９をなすポリシリコンは電荷転送電極２５
をなすポリシリコンと同一の層であり、ゲート・ソース
短絡配線４２をなすタングステンは垂直電荷転送部６の
遮光膜２７、下側配線層３２およびアンチヒューズ素子
の下層側導電膜３５をなすタングステンと同一の層であ
り、上側配線４４をなすアルミニウムは周辺回路配線７
の上側配線層３６およびアンチヒューズ素子の上層側導
電膜３６をなすアルミニウムと同一の層である。
や負荷抵抗体４７を構成するソースフォロア型ＭＯＳＦ
ＥＴは、図６に示すように、Ｎ型シリコン基板２０上に
Ｐウェル領域２１が形成され、Ｐウェル領域２１上にＮ
型のソース領域３７とドレイン領域３８がそれぞれ形成
されている。基板２０上にゲート絶縁膜２４が形成さ
れ、ゲート絶縁膜２４上にはポリシリコンからなるゲー
ト電極３９が形成されている。また、全面に第１の層間
絶縁膜２６が形成され、第１の層間絶縁膜２６に形成さ
れたコンタクトホール４０、４１を通じてゲート電極３
９とソース領域３７とを短絡するタングステンからなる
ゲート・ソース短絡配線４２が形成されている。さら
に、ゲート・ソース短絡配線４２を覆う第２の層間絶縁
膜２８および第３の層間絶縁膜２９がゲート・ソース短
絡配線４２上で開口し、このコンタクトホール４３を通
じてゲート・ソース短絡配線４２と接続されたアルミニ
ウムからなる上側配線４４が形成されている。ここで、
ゲート電極３９をなすポリシリコンは電荷転送電極２５
をなすポリシリコンと同一の層であり、ゲート・ソース
短絡配線４２をなすタングステンは垂直電荷転送部６の
遮光膜２７、下側配線層３２およびアンチヒューズ素子
の下層側導電膜３５をなすタングステンと同一の層であ
り、上側配線４４をなすアルミニウムは周辺回路配線７
の上側配線層３６およびアンチヒューズ素子の上層側導
電膜３６をなすアルミニウムと同一の層である。
【００５０】本実施の形態においても、優れた表示品位
と高い信頼性を持つ固体撮像装置が得られる、という第
１の実施の形態と同様の効果を奏することができる。さ
らに本実施の形態の場合、可変抵抗体４６がアンチヒュ
ーズ素子からなる選択スイッチ１３とソースフォロア型
ＭＯＳＦＥＴからなる抵抗体４８ａ〜４８ｅとを５組並
列に配置した構成であり、５個の抵抗体４８ａ〜４８ｅ
の抵抗値がＲ、２Ｒ、４Ｒ、８Ｒ、１６Ｒと設定されて
いる。そのため、どの選択スイッチ１３をオン状態とす
るかの組み合わせにより細かい抵抗分割が可能になり、
所定の範囲の基板電圧値（一般に５〜１５Ｖ）を適切に
調節、出力することができる。
と高い信頼性を持つ固体撮像装置が得られる、という第
１の実施の形態と同様の効果を奏することができる。さ
らに本実施の形態の場合、可変抵抗体４６がアンチヒュ
ーズ素子からなる選択スイッチ１３とソースフォロア型
ＭＯＳＦＥＴからなる抵抗体４８ａ〜４８ｅとを５組並
列に配置した構成であり、５個の抵抗体４８ａ〜４８ｅ
の抵抗値がＲ、２Ｒ、４Ｒ、８Ｒ、１６Ｒと設定されて
いる。そのため、どの選択スイッチ１３をオン状態とす
るかの組み合わせにより細かい抵抗分割が可能になり、
所定の範囲の基板電圧値（一般に５〜１５Ｖ）を適切に
調節、出力することができる。
【００５１】また、可変抵抗体１１部分の構成が複数個
のスイッチと抵抗体を並列した、いわゆるピアノスイッ
チの形態を採っているため、基板電圧発生回路１０部分
の占有面積を小さくすることができる。さらに、各抵抗
体１４ａ〜１４ｅとしてソースフォロア型ＭＯＳＦＥＴ
を用いたため、ゲート長やゲート幅を設計変更すること
によって各抵抗体１４ａ〜１４ｅの抵抗値を容易に調節
することができる。
のスイッチと抵抗体を並列した、いわゆるピアノスイッ
チの形態を採っているため、基板電圧発生回路１０部分
の占有面積を小さくすることができる。さらに、各抵抗
体１４ａ〜１４ｅとしてソースフォロア型ＭＯＳＦＥＴ
を用いたため、ゲート長やゲート幅を設計変更すること
によって各抵抗体１４ａ〜１４ｅの抵抗値を容易に調節
することができる。
【００５２】［第３の実施の形態］以下、本発明の第３
の実施の形態について図７を用いて説明する。第１、第
２の実施の形態では、基板電圧発生回路をなす抵抗分割
回路を負荷抵抗体とピアノスイッチ型の可変抵抗体とで
構成したが、その構成に代えて、基板電圧発生回路を本
実施の形態の構成とすることもできる。抵抗体自体の構
成や選択スイッチをなすアンチヒューズ素子自体の構成
は第１、第２の実施の形態と全く同様に構成できるた
め、これらの説明は省略する。
の実施の形態について図７を用いて説明する。第１、第
２の実施の形態では、基板電圧発生回路をなす抵抗分割
回路を負荷抵抗体とピアノスイッチ型の可変抵抗体とで
構成したが、その構成に代えて、基板電圧発生回路を本
実施の形態の構成とすることもできる。抵抗体自体の構
成や選択スイッチをなすアンチヒューズ素子自体の構成
は第１、第２の実施の形態と全く同様に構成できるた
め、これらの説明は省略する。
【００５３】本実施の形態の基板電圧発生回路４９は、
図７に示すように、電源電位Ｖdd（第１の電位）と接地
電位ＧＮＤ（第２の電位）との間に、ソースフォロア型
ＭＯＳＦＥＴからなる抵抗体５０とアンチヒューズ素子
からなる選択スイッチ５１が並列に接続された抵抗体５
２が複数個直列に接続されており、これら抵抗体５２間
の任意の接点から所望の基板電圧Ｖsubを得るようにな
っている。また、選択スイッチ５１をなすアンチヒュー
ズ素子の一方の電極と他方の電極との間に電圧を印加す
るためのパッド５３、５４がそれぞれ設けられている。
図７に示すように、電源電位Ｖdd（第１の電位）と接地
電位ＧＮＤ（第２の電位）との間に、ソースフォロア型
ＭＯＳＦＥＴからなる抵抗体５０とアンチヒューズ素子
からなる選択スイッチ５１が並列に接続された抵抗体５
２が複数個直列に接続されており、これら抵抗体５２間
の任意の接点から所望の基板電圧Ｖsubを得るようにな
っている。また、選択スイッチ５１をなすアンチヒュー
ズ素子の一方の電極と他方の電極との間に電圧を印加す
るためのパッド５３、５４がそれぞれ設けられている。
【００５４】［第４の実施の形態］以下、本発明の第４
の実施の形態について図８を用いて説明する。第４の実
施の形態も第３の実施の形態と同様、基板電圧発生回路
の他の構成例を示すものである。
の実施の形態について図８を用いて説明する。第４の実
施の形態も第３の実施の形態と同様、基板電圧発生回路
の他の構成例を示すものである。
【００５５】本実施の形態の基板電圧発生回路５９は、
図８に示すように、電源電位Ｖdd（第１の電位）と接地
電位ＧＮＤ（第２の電位）との間に、ソースフォロア型
ＭＯＳＦＥＴからなる抵抗体６０が複数個直列に接続さ
れ、隣接する抵抗体６０間の各接点にアンチヒューズ素
子からなる選択スイッチ６１が接続されており、選択ス
イッチ６１を介して所望の基板電圧Ｖsubを得るように
なっている。また、各選択スイッチ６１をなすアンチヒ
ューズ素子の一方の電極は共通に接続されるとともに、
一方の電極と他方の電極との間に電圧を印加するための
パッド６２、６３がそれぞれ設けられている。
図８に示すように、電源電位Ｖdd（第１の電位）と接地
電位ＧＮＤ（第２の電位）との間に、ソースフォロア型
ＭＯＳＦＥＴからなる抵抗体６０が複数個直列に接続さ
れ、隣接する抵抗体６０間の各接点にアンチヒューズ素
子からなる選択スイッチ６１が接続されており、選択ス
イッチ６１を介して所望の基板電圧Ｖsubを得るように
なっている。また、各選択スイッチ６１をなすアンチヒ
ューズ素子の一方の電極は共通に接続されるとともに、
一方の電極と他方の電極との間に電圧を印加するための
パッド６２、６３がそれぞれ設けられている。
【００５６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、抵抗分割回路からなる基板電圧発生回路におい
て、接点選択用もしくは抵抗可変用として用いられるス
イッチがアンチヒューズ素子で構成され、絶縁膜のブレ
ークダウンにより配線間を導通状態とすることができる
ため、従来のヒューズ素子を切断するときのような発塵
の恐れがない。また、基板電圧発生回路に不揮発性メモ
リを用いた場合に比べて光による特性変動が少ないた
め、信頼性を向上することができる。したがって、本発
明により、基板電圧の調節操作に伴う発塵がなく、塵埃
等の付着に起因する黒キズ欠陥の発生を防止することが
でき、優れた表示品位と高い信頼性を有する固体撮像装
置を得ることができる。
よれば、抵抗分割回路からなる基板電圧発生回路におい
て、接点選択用もしくは抵抗可変用として用いられるス
イッチがアンチヒューズ素子で構成され、絶縁膜のブレ
ークダウンにより配線間を導通状態とすることができる
ため、従来のヒューズ素子を切断するときのような発塵
の恐れがない。また、基板電圧発生回路に不揮発性メモ
リを用いた場合に比べて光による特性変動が少ないた
め、信頼性を向上することができる。したがって、本発
明により、基板電圧の調節操作に伴う発塵がなく、塵埃
等の付着に起因する黒キズ欠陥の発生を防止することが
でき、優れた表示品位と高い信頼性を有する固体撮像装
置を得ることができる。
【図１】 本発明の第１の実施の形態であるＣＣＤ型固
体撮像装置の基板電圧発生回路の構成を示す回路図であ
る。
体撮像装置の基板電圧発生回路の構成を示す回路図であ
る。
【図２】 同、固体撮像装置の製造プロセスを示す工程
断面図である。
断面図である。
【図３】 同、工程断面図の続きである。
【図４】 同、固体撮像装置全体の概略構成図である。
【図５】 本発明の第２の実施の形態であるＣＣＤ型固
体撮像装置の基板電圧発生回路の構成を示す回路図であ
る。
体撮像装置の基板電圧発生回路の構成を示す回路図であ
る。
【図６】 上記基板電圧発生回路の構成要素である抵抗
体を示す断面図である。
体を示す断面図である。
【図７】 本発明の第３の実施の形態であるＣＣＤ型固
体撮像装置の基板電圧発生回路の構成を示す回路図であ
る。
体撮像装置の基板電圧発生回路の構成を示す回路図であ
る。
【図８】 本発明の第３の実施の形態であるＣＣＤ型固
体撮像装置の基板電圧発生回路の構成を示す回路図であ
る。
体撮像装置の基板電圧発生回路の構成を示す回路図であ
る。
【図９】 従来のＣＣＤ型固体撮像装置の光電変換部の
構成の一例を示す断面図である。
構成の一例を示す断面図である。
【図１０】 同、固体撮像装置の基板内の電位分布を示
す図である。
す図である。
１ ＣＣＤ型固体撮像装置 ４ 光電変換素子 ６ 垂直電荷転送部 ７ 周辺回路配線 １０，４５，４９，５９ 基板電圧発生回路 １１，４６ 可変抵抗体 １２，４７ 負荷抵抗体 １３，５１，６１ 選択スイッチ １４ａ〜１４ｅ，４８ａ〜４８ｅ，５０，６０ 抵抗体 ２５ 電荷転送電極 ２６，２８，２９ 層間絶縁膜 ２７ 遮光膜 ３５ 下層側導電膜 ３６ 上層側導電膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−23088（ＪＰ，Ａ) 特開 平６−153079（ＪＰ，Ａ) 特開 平７−284026（ＪＰ，Ａ) 特開 平５−211320（ＪＰ，Ａ) 特開 平１−217611（ＪＰ，Ａ) 特開 平10−229167（ＪＰ，Ａ) 特開 平７−58209（ＪＰ，Ａ) 特開 平10−223836（ＪＰ，Ａ) 特開 平９−55473（ＪＰ，Ａ) 実開 昭60−136158（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/14 H01L 27/148 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (12)
- 【請求項１】 複数の光電変換素子と、該複数の光電変
換素子で生成された信号電荷を読み出して転送する電荷
転送電極を有する電荷転送部と、第１の電位と第２の電
位との間に接続された複数の抵抗体とこれら複数の抵抗
体を選択する複数の選択スイッチとを有しこれら複数の
選択スイッチの導通、非導通の組み合わせを変えること
で所望の基板電圧を得る基板電圧発生回路とを備え、前
記選択スイッチがアンチヒューズ素子で構成されたこと
を特徴とする固体撮像装置。 - 【請求項２】 前記基板発生回路の前記複数の抵抗体が
全て直列に接続されたことを特徴とする請求項１に記載
の固体撮像装置。 - 【請求項３】 前記複数の抵抗体の各々に対して前記選
択スイッチが並列に接続されたことを特徴とする請求項
２に記載の固体撮像装置。 - 【請求項４】 前記複数の抵抗体の各接点に対して前記
選択スイッチが接続されたことを特徴とする請求項２に
記載の固体撮像装置。 - 【請求項５】 前記基板発生回路が、直列に接続された
選択スイッチと抵抗体とが複数個並列に配置されてなる
可変抵抗体と、第１の電位と第２の電位との間に前記可
変抵抗体と直列に接続された負荷抵抗体とからなること
を特徴とする請求項１に記載の固体撮像装置。 - 【請求項６】 前記可変抵抗体を構成する複数の抵抗体
の抵抗値が、それぞれ最小の抵抗値の２n （ｎ＝０，
１，２，…）倍毎に設定されていることを特徴とする請
求項５に記載の固体撮像装置。 - 【請求項７】 前記アンチヒューズ素子が、下層側導電
膜と上層側導電膜とこれら導電膜間に挟持された絶縁膜
とからなり、前記下層側導電膜および上層側導電膜が、
前記電荷転送電極をなす層と前記電荷転送電極を覆う遮
光膜をなす層と周辺回路配線をなす層の中から選んだ２
つの層からそれぞれ構成されていることを特徴とする請
求項１ないし６のいずれかに記載の固体撮像装置。 - 【請求項８】 前記抵抗体がＭＯＳＦＥＴからなること
を特徴とする請求項１ないし７のいずれかに記載の固体
撮像装置。 - 【請求項９】 前記ＭＯＳＦＥＴのゲート電極が前記電
荷転送電極と同一の層で構成されていることを特徴とす
る請求項８に記載の固体撮像装置。 - 【請求項１０】 複数の光電変換素子を形成した半導体
基板上に電荷転送電極を形成する工程と、該電荷転送電
極上に第１の層間絶縁膜を介して該電荷転送電極を覆う
遮光膜を形成するとともに該遮光膜と同一の層からなる
アンチヒューズ素子の下層側導電膜を形成する工程と、
周辺回路配線を形成するとともに前記アンチヒューズ素
子の下層側導電膜上に第２の層間絶縁膜を介して前記周
辺回路配線と同一の層からなる上層側導電膜を形成する
工程とを有することを特徴とする請求項７に記載の固体
撮像装置の製造方法。 - 【請求項１１】 複数の光電変換素子を形成した半導体
基板上に電荷転送電極を形成するとともに該電荷転送電
極と同一の層からなるアンチヒューズ素子の下層側導電
膜を形成する工程と、該電荷転送電極上に第１の層間絶
縁膜を介して該電荷転送電極を覆う遮光膜を形成すると
ともに前記アンチヒューズ素子の下層側導電膜上に第１
の層間絶縁膜を介して前記遮光膜と同一の層からなる上
層側導電膜を形成する工程と、第２の層間絶縁膜上に周
辺回路配線を形成する工程とを有することを特徴とする
請求項７に記載の固体撮像装置の製造方法。 - 【請求項１２】 複数の光電変換素子を形成した半導体
基板上に電荷転送電極を形成するとともに該電荷転送電
極と同一の層からなるアンチヒューズ素子の下層側導電
膜を形成する工程と、該電荷転送電極上に第１の層間絶
縁膜を介して該電荷転送電極を覆う遮光膜を形成する工
程と、第２の層間絶縁膜上に周辺回路配線を形成すると
ともに前記アンチヒューズ素子の下層側導電膜上に第２
の層間絶縁膜を介して前記周辺回路配線と同一の層から
なる上層側導電膜を形成する工程とを有することを特徴
とする請求項７に記載の固体撮像装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00144699A JP3296312B2 (ja) | 1999-01-06 | 1999-01-06 | 固体撮像装置およびその製造方法 |
| TW088122464A TW437101B (en) | 1999-01-06 | 1999-12-17 | Solid imaging device and method of making the same |
| KR10-2000-0000304A KR100392717B1 (ko) | 1999-01-06 | 2000-01-05 | 고체 촬상 장치 및 그 제조 방법 |
| US09/478,688 US6188092B1 (en) | 1999-01-06 | 2000-01-06 | Solid imaging device having an antifuse element and method of making the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00144699A JP3296312B2 (ja) | 1999-01-06 | 1999-01-06 | 固体撮像装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000200899A JP2000200899A (ja) | 2000-07-18 |
| JP3296312B2 true JP3296312B2 (ja) | 2002-06-24 |
Family
ID=11501679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00144699A Expired - Fee Related JP3296312B2 (ja) | 1999-01-06 | 1999-01-06 | 固体撮像装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6188092B1 (ja) |
| JP (1) | JP3296312B2 (ja) |
| KR (1) | KR100392717B1 (ja) |
| TW (1) | TW437101B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518824B1 (en) * | 2000-12-14 | 2003-02-11 | Actel Corporation | Antifuse programmable resistor |
| CN100347333C (zh) | 2001-10-02 | 2007-11-07 | Toto株式会社 | 金属氧化物薄膜及其制造方法 |
| JP4364515B2 (ja) * | 2003-01-09 | 2009-11-18 | Ｏｋｉセミコンダクタ株式会社 | ヒューズレイアウト，及びトリミング方法 |
| JP4051034B2 (ja) * | 2004-01-28 | 2008-02-20 | シャープ株式会社 | 増幅型固体撮像装置およびその駆動方法 |
| JP2007116045A (ja) * | 2005-10-24 | 2007-05-10 | Elpida Memory Inc | 半導体装置 |
| KR100654051B1 (ko) * | 2005-12-28 | 2006-12-05 | 동부일렉트로닉스 주식회사 | Ｃｍｏｓ 이미지 센서의 제조방법 |
| KR100654052B1 (ko) * | 2005-12-28 | 2006-12-05 | 동부일렉트로닉스 주식회사 | Ｃｍｏｓ 이미지 센서의 제조방법 |
| KR100731134B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Ｃｍｏｓ 이미지 센서의 제조 방법 |
| US7508432B2 (en) * | 2006-07-19 | 2009-03-24 | Eastman Kodak Company | CCD with improved substrate voltage setting circuit |
| US7875840B2 (en) * | 2006-11-16 | 2011-01-25 | Aptina Imaging Corporation | Imager device with anti-fuse pixels and recessed color filter array |
| US7593248B2 (en) * | 2006-11-16 | 2009-09-22 | Aptina Imaging Corporation | Method, apparatus and system providing a one-time programmable memory device |
| WO2009128194A1 (ja) * | 2008-04-16 | 2009-10-22 | パナソニック株式会社 | 固体撮像装置、撮像システム、及び固体撮像装置の駆動方法 |
| KR101688523B1 (ko) | 2010-02-24 | 2016-12-21 | 삼성전자주식회사 | 적층형 이미지 센서 |
| KR102044827B1 (ko) | 2012-10-17 | 2019-11-15 | 삼성전자주식회사 | 데이터 로딩 회로 및 이를 포함하는 반도체 메모리 장치 |
| CN109411446A (zh) * | 2018-10-31 | 2019-03-01 | 中国电子科技集团公司第五十八研究所 | 1kω高精度电阻网络电路及其修调方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5990953A (en) * | 1995-12-15 | 1999-11-23 | Nec Corporation | Solid state imaging device having overflow drain region provided in parallel to CCD shift register |
| US5831325A (en) * | 1996-08-16 | 1998-11-03 | Zhang; Guobiao | Antifuse structures with improved manufacturability |
| US5742555A (en) * | 1996-08-20 | 1998-04-21 | Micron Technology, Inc. | Method of anti-fuse repair |
| JPH1126600A (ja) * | 1997-07-08 | 1999-01-29 | Mitsubishi Electric Corp | 半導体集積回路装置およびツェナーダイオード |
-
1999
- 1999-01-06 JP JP00144699A patent/JP3296312B2/ja not_active Expired - Fee Related
- 1999-12-17 TW TW088122464A patent/TW437101B/zh not_active IP Right Cessation
-
2000
- 2000-01-05 KR KR10-2000-0000304A patent/KR100392717B1/ko not_active IP Right Cessation
- 2000-01-06 US US09/478,688 patent/US6188092B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6188092B1 (en) | 2001-02-13 |
| TW437101B (en) | 2001-05-28 |
| KR20000053392A (ko) | 2000-08-25 |
| KR100392717B1 (ko) | 2003-07-28 |
| JP2000200899A (ja) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3296312B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP3159171B2 (ja) | 固体撮像装置 | |
| KR100297038B1 (ko) | 고체촬상장치 및 그의 제조방법 | |
| US7800144B2 (en) | Solid state imaging apparatus and method for fabricating the same | |
| JP3407204B2 (ja) | 強誘電体集積回路及びその製造方法 | |
| US7160786B2 (en) | Silicon on insulator device and layout method of the same | |
| US8564034B2 (en) | Solid-state imaging device | |
| US20130044245A1 (en) | Solid-state imager device, drive method of solid-state imager device and camera apparatus | |
| US6433398B1 (en) | Semiconductor integrated circuit device | |
| US20230317746A1 (en) | Imaging device | |
| EP0502521B1 (en) | Solid-state image pickup device and method of manufacturing the same | |
| JP2921567B1 (ja) | 固体撮像装置およびその製造方法 | |
| JPH09275201A (ja) | 固体撮像素子 | |
| US8319878B2 (en) | Solid-state imaging device and its production method | |
| JP2003051588A (ja) | 固体撮像装置およびその製造方法 | |
| US6809355B2 (en) | Solid-state imaging device | |
| US6433369B2 (en) | Solid state imaging device for achieving enhanced zooming characteristics and method of making the same | |
| KR100594262B1 (ko) | 바이어스 회로, 이를 구비한 고체 촬상 소자 및 그 제조방법 | |
| JPH0278230A (ja) | 半導体集積回路装置 | |
| JP2003347537A (ja) | 固体撮像素子 | |
| JP3254549B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61120459A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0220036B2 (ja) | ||
| JPH06283678A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPS60167365A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020312 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140412 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |