JP2969702B2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP2969702B2 JP2969702B2 JP1314291A JP31429189A JP2969702B2 JP 2969702 B2 JP2969702 B2 JP 2969702B2 JP 1314291 A JP1314291 A JP 1314291A JP 31429189 A JP31429189 A JP 31429189A JP 2969702 B2 JP2969702 B2 JP 2969702B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- horizontal register
- transfer
- register
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 18
- 238000003860 storage Methods 0.000 claims description 31
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000002596 correlated effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は並列された複数の水平レジスタによって信号
電荷が転送される固体撮像素子に関する。
電荷が転送される固体撮像素子に関する。
本発明は、並列された複数の水平レジスタによって信
号電荷が転送される固体撮像素子において、電荷が通過
する水平レジスタのストレージ部の幅をイメージ部側で
狭く他の水平レジスタ側で広くすることにより、その転
送効率の向上を図るものである。
号電荷が転送される固体撮像素子において、電荷が通過
する水平レジスタのストレージ部の幅をイメージ部側で
狭く他の水平レジスタ側で広くすることにより、その転
送効率の向上を図るものである。
インターライン転送（IT）型やフレームインターライ
ン転送（FIT）型等のCCDでは、水平レジスタの読み出し
周波数を低減するために、複数の水平レジスタによって
読み出しを行う構成のものが知られている（例えば特開
昭59−13369号公報参照）。
ン転送（FIT）型等のCCDでは、水平レジスタの読み出し
周波数を低減するために、複数の水平レジスタによって
読み出しを行う構成のものが知られている（例えば特開
昭59−13369号公報参照）。
第５図は、２本の水平レジスタにより信号の読み出し
を行う２線読み出しのFIT型CCDの例であり、イメージ部
101で光電変換された信号電荷がストレージ部102を介し
て第１水平レジスタ103及び第２水平レジスタ104に転送
される。そのストレージ部102は、複数の垂直レジスタ
より構成され、各垂直レジスタの信号電荷は、１つ置き
の垂直レジスタ毎に第１水平レジスタ103及び第２水平
レジスタ104に振り分けられる。この時、イメージ部よ
り遠い側に配される第２水平レジスタ104へは、第１水
平レジスタ103を介して信号電荷が転送される。
を行う２線読み出しのFIT型CCDの例であり、イメージ部
101で光電変換された信号電荷がストレージ部102を介し
て第１水平レジスタ103及び第２水平レジスタ104に転送
される。そのストレージ部102は、複数の垂直レジスタ
より構成され、各垂直レジスタの信号電荷は、１つ置き
の垂直レジスタ毎に第１水平レジスタ103及び第２水平
レジスタ104に振り分けられる。この時、イメージ部よ
り遠い側に配される第２水平レジスタ104へは、第１水
平レジスタ103を介して信号電荷が転送される。
ところが、上述の如き構成の固体撮像素子では、水平
レジスタ同士での転送効率が良くならないという課題が
ある。
レジスタ同士での転送効率が良くならないという課題が
ある。
すなわち、各水平レジスタ103,104の転送電極は、水
平方向（Ｈ方向）の転送を考慮して、その水平方向には
所要のピッチで配設される。しかし、その水平レジスタ
の転送電極の垂直方向の長さは、水平方向に比べて長い
ものとなり、第６図に示すようにＶ方向の電極105の長
さl1が長くなれば、それだけＶ方向でポテンシャルの変
化が少ないものとなる。その結果、ポテンシャルの平坦
な部分が生じて、Ｖ方向に行われる第１水平レジスタ10
3から第２水平レジスタ104への電荷の転送効率が低下す
る。
平方向（Ｈ方向）の転送を考慮して、その水平方向には
所要のピッチで配設される。しかし、その水平レジスタ
の転送電極の垂直方向の長さは、水平方向に比べて長い
ものとなり、第６図に示すようにＶ方向の電極105の長
さl1が長くなれば、それだけＶ方向でポテンシャルの変
化が少ないものとなる。その結果、ポテンシャルの平坦
な部分が生じて、Ｖ方向に行われる第１水平レジスタ10
3から第２水平レジスタ104への電荷の転送効率が低下す
る。
このような問題を解決するために、水平レジスタの転
送電極のＶ方向に、イオン注入等により細かいポテンシ
ャルの段差を形成することも可能であるが、それだけフ
ォトレジスト等の形成を必要とする製造工程が大幅に増
大することになる。
送電極のＶ方向に、イオン注入等により細かいポテンシ
ャルの段差を形成することも可能であるが、それだけフ
ォトレジスト等の形成を必要とする製造工程が大幅に増
大することになる。
そこで、本発明は上述の技術的な課題に鑑み、水平レ
ジスタにおける他の水平レジスタへの転送効率を向上さ
せるような固体撮像素子の提供を目的とする。
ジスタにおける他の水平レジスタへの転送効率を向上さ
せるような固体撮像素子の提供を目的とする。
上述したような目的を達成するため、本発明に係る固
体撮像素子は、イメージ部で光電変換された信号電荷が
転送される第１及び第２水平レジスタを有し、上記第１
の水平レジスタから第２の水平レジスタへ信号電荷を転
送する固体撮像素子において、上記第１水平レジスタの
ストレージ部を構成する各転送電極は、電荷転送方向側
のトランスファー部と隣接する一方の辺にイメージ部側
から第２の水平レジスタ側に向かって傾斜させた部分を
設け、一方の辺に対向する他方の辺を略直線状とし、イ
メージ部側から第２の水平レジスタ側に向かって徐々に
幅広に形成された部分が形成されたものである。
体撮像素子は、イメージ部で光電変換された信号電荷が
転送される第１及び第２水平レジスタを有し、上記第１
の水平レジスタから第２の水平レジスタへ信号電荷を転
送する固体撮像素子において、上記第１水平レジスタの
ストレージ部を構成する各転送電極は、電荷転送方向側
のトランスファー部と隣接する一方の辺にイメージ部側
から第２の水平レジスタ側に向かって傾斜させた部分を
設け、一方の辺に対向する他方の辺を略直線状とし、イ
メージ部側から第２の水平レジスタ側に向かって徐々に
幅広に形成された部分が形成されたものである。
この固体撮像素子には、複数のアレイ状に配される受
光部を設け、受光部からの信号電荷は各列毎に設けられ
る垂直レジスタを介して水平レジスタに転送されるもの
とすることができる。水平レジスタの数は、２以上の整
数であり、各水平レジスタには、ストレージ部とトラン
スファ部が水平転送方向に順に交互に形成される。ま
た、固体撮像素子は、一例としてインターライン転送型
やフレームインターライン転送型等のCCDとすることが
できる。
光部を設け、受光部からの信号電荷は各列毎に設けられ
る垂直レジスタを介して水平レジスタに転送されるもの
とすることができる。水平レジスタの数は、２以上の整
数であり、各水平レジスタには、ストレージ部とトラン
スファ部が水平転送方向に順に交互に形成される。ま
た、固体撮像素子は、一例としてインターライン転送型
やフレームインターライン転送型等のCCDとすることが
できる。
第１の水平レジスタから第２の水平レジスタへの電荷
の転送は、第１の水平レジスタのストレージ部を介して
行われる。そして、ストレージ部の幅を狭くすること
で、そのストレージ部は隣接するトランスファ部の影響
を受け、そのポテンシャルは浅くなる。また、ストレー
ジ部の幅を広くすることで、ストレージ部は隣接するト
ランスファ部の影響を受け難くなり、そのポテンシャル
はストレージ部の幅の狭い部分よりも深くなる。従っ
て、イメージ部側のストレージ部の幅を狭くし、且つ他
の水平レジスタ側のストレージ部の幅を広くすること
で、そのポテンシャルはイメージ部側から他の水平レジ
スタ側に向かって深くなって行くことになり、その電荷
の転送効率が改善されることになる。
の転送は、第１の水平レジスタのストレージ部を介して
行われる。そして、ストレージ部の幅を狭くすること
で、そのストレージ部は隣接するトランスファ部の影響
を受け、そのポテンシャルは浅くなる。また、ストレー
ジ部の幅を広くすることで、ストレージ部は隣接するト
ランスファ部の影響を受け難くなり、そのポテンシャル
はストレージ部の幅の狭い部分よりも深くなる。従っ
て、イメージ部側のストレージ部の幅を狭くし、且つ他
の水平レジスタ側のストレージ部の幅を広くすること
で、そのポテンシャルはイメージ部側から他の水平レジ
スタ側に向かって深くなって行くことになり、その電荷
の転送効率が改善されることになる。
本発明の好適な実施例を図面を参照しながら説明す
る。
る。
本実施例の固体撮像素子は、２本の並列して設けられ
た水平レジスタを有するFIT型のCCDであり、その水平レ
ジスタのストレージ部の形状から、電荷の転送効率を改
善する例である。
た水平レジスタを有するFIT型のCCDであり、その水平レ
ジスタのストレージ部の形状から、電荷の転送効率を改
善する例である。
ここで水平レジスタについて説明する前に、簡単にCC
D素子について第４図を参照して説明すると、CCD41には
アレイ状に受光部51が配列され、その垂直方向（第１図
の上下方向）の各列毎に第１垂直レジスタ52が設けられ
ている。そして、これら受光部51と第１垂直レジスタ52
を有したイメージ部（撮像部）53が構成される。この第
１垂直レジスタ52の端部には、第２垂直レジスタ55が連
続し、この第２垂直レジスタ55がFIT型CCDのストレージ
部（蓄積部）54として機能する。そして、第２垂直レジ
スタ55の第１垂直レジスタ52と反対側の端部には、転送
ゲート56を挟んで第１水平レジスタ57が配設される。こ
の第１水平レジスタ57は、水平方向（第１図の左右方
向）に電荷を転送すると共に、他の水平レジスタへの電
荷の転送路としても機能する。そして、後述するように
垂直方向での水平レジスタ内のストレージ部の幅が、イ
メージ部側と第２水平レジスタ側で変化しており、当該
第１水平レジスタ57での垂直方向の電荷の転送は、その
効率が改善されたものとなる。この第１水平レジスタ57
のさらに垂直方向には、第２水平レジスタ59が転送ゲー
ト58を間に挟んで並列して設けられる。この第２水平レ
ジスタ59も第１水平レジスタ57と同様に水平方向に電荷
を転送し、その転送される電荷は第１水平レジスタ57の
ストレージ部を介して転送されたものである。
D素子について第４図を参照して説明すると、CCD41には
アレイ状に受光部51が配列され、その垂直方向（第１図
の上下方向）の各列毎に第１垂直レジスタ52が設けられ
ている。そして、これら受光部51と第１垂直レジスタ52
を有したイメージ部（撮像部）53が構成される。この第
１垂直レジスタ52の端部には、第２垂直レジスタ55が連
続し、この第２垂直レジスタ55がFIT型CCDのストレージ
部（蓄積部）54として機能する。そして、第２垂直レジ
スタ55の第１垂直レジスタ52と反対側の端部には、転送
ゲート56を挟んで第１水平レジスタ57が配設される。こ
の第１水平レジスタ57は、水平方向（第１図の左右方
向）に電荷を転送すると共に、他の水平レジスタへの電
荷の転送路としても機能する。そして、後述するように
垂直方向での水平レジスタ内のストレージ部の幅が、イ
メージ部側と第２水平レジスタ側で変化しており、当該
第１水平レジスタ57での垂直方向の電荷の転送は、その
効率が改善されたものとなる。この第１水平レジスタ57
のさらに垂直方向には、第２水平レジスタ59が転送ゲー
ト58を間に挟んで並列して設けられる。この第２水平レ
ジスタ59も第１水平レジスタ57と同様に水平方向に電荷
を転送し、その転送される電荷は第１水平レジスタ57の
ストレージ部を介して転送されたものである。
次に、第１図を参照しながら、第１及び第２水平レジ
スタについて更に詳しく説明する。
スタについて更に詳しく説明する。
第１図において、第１水平レジスタ１と第２水平レジ
スタ２がそれぞれ第２及び第３層目のポリシリコン層か
らなる転送電極を有して並列して形成される。そして、
第１層目のポリシリコン層により、転送ゲート13,14が
形成される。転送ゲート13は、第２垂直レジスタと第１
水平レジスタ１との間に設けられるゲートであって、所
要の幅を有し図中Ｈ方向を長手方向として形成される。
転送ゲート14は、第１水平レジスタ１と第２水平レジス
タ２の間に形成されて、所要の幅で同じく図中Ｈ方向を
長手方向として形成される。これら転送ゲート13,14は
間隔L1を以て平行に形成されている。その転送ゲート14
の下部には、選択的に不純物が導入されて図中斜線領域
で示すチャンネルストッパー領域15が形成される。その
チャンネルストッパー領域15は、１つ置きの第１水平レ
ジスタ１のストレージ部の端部に設けられ、そのポテン
シャルバリアにより第２水平レジスタ２との間を非導通
とさせるように形成される。このため転送ゲート14の下
部でチャンネルストッパー領域15が形成されない領域が
チャンネル領域16として機能し、そのチャンネル領域16
を介して第１水平レジスタ１から第２水平レジスタ２へ
の電荷の転送が行われる。
スタ２がそれぞれ第２及び第３層目のポリシリコン層か
らなる転送電極を有して並列して形成される。そして、
第１層目のポリシリコン層により、転送ゲート13,14が
形成される。転送ゲート13は、第２垂直レジスタと第１
水平レジスタ１との間に設けられるゲートであって、所
要の幅を有し図中Ｈ方向を長手方向として形成される。
転送ゲート14は、第１水平レジスタ１と第２水平レジス
タ２の間に形成されて、所要の幅で同じく図中Ｈ方向を
長手方向として形成される。これら転送ゲート13,14は
間隔L1を以て平行に形成されている。その転送ゲート14
の下部には、選択的に不純物が導入されて図中斜線領域
で示すチャンネルストッパー領域15が形成される。その
チャンネルストッパー領域15は、１つ置きの第１水平レ
ジスタ１のストレージ部の端部に設けられ、そのポテン
シャルバリアにより第２水平レジスタ２との間を非導通
とさせるように形成される。このため転送ゲート14の下
部でチャンネルストッパー領域15が形成されない領域が
チャンネル領域16として機能し、そのチャンネル領域16
を介して第１水平レジスタ１から第２水平レジスタ２へ
の電荷の転送が行われる。
第２層目のポリシリコン層は、第１水平レジスタ１及
び第２水平レジスタ２においてそれぞれストレージ部に
対応した転送電極11となる。この転送電極11は、寸法w0
をピッチとして複数のパターンに形成され、転送ゲート
13の上部から第１水平レジスタ１を横断して転送ゲート
14上に延在され、さらに第２水平レジスタ２まで当該第
２水平レジスタ２の転送電極として機能するように延在
される。この転送電極11の形状は、図中Ｖ方向を長手方
向として形成されている。そして特に、第１水平レジス
タ１における転送電極11の形状は、電荷の転送方向であ
るＨ方向で対向する辺のうち一方の辺23は略直線状のも
のであり、他方の辺24は曲げられており、当該転送電極
11は、そのイメージ部側21の幅w1が第２水平レジスタ側
22の幅w2よりも狭く形成されている。この転送電極11の
形状はストレージ部の形状に対応することから、、スト
レージ部のイメージ部側の幅w1は、第２水平レジスタ側
の幅w2よりも狭くなることになる。なお、転送電極11の
下部は第２水平レジスタ２においてもストレージ部とし
て機能する。
び第２水平レジスタ２においてそれぞれストレージ部に
対応した転送電極11となる。この転送電極11は、寸法w0
をピッチとして複数のパターンに形成され、転送ゲート
13の上部から第１水平レジスタ１を横断して転送ゲート
14上に延在され、さらに第２水平レジスタ２まで当該第
２水平レジスタ２の転送電極として機能するように延在
される。この転送電極11の形状は、図中Ｖ方向を長手方
向として形成されている。そして特に、第１水平レジス
タ１における転送電極11の形状は、電荷の転送方向であ
るＨ方向で対向する辺のうち一方の辺23は略直線状のも
のであり、他方の辺24は曲げられており、当該転送電極
11は、そのイメージ部側21の幅w1が第２水平レジスタ側
22の幅w2よりも狭く形成されている。この転送電極11の
形状はストレージ部の形状に対応することから、、スト
レージ部のイメージ部側の幅w1は、第２水平レジスタ側
の幅w2よりも狭くなることになる。なお、転送電極11の
下部は第２水平レジスタ２においてもストレージ部とし
て機能する。
第２図及び第３図は、第１水平レジスタ１のストレー
ジ部のポテンシャルの状態を示している。第２図は第１
図のII−II線断面に沿ったものであり、ストレージ部の
イメージ部側のポテンシャルを示した図である。また、
第３図は第１図のIII−III線断面に沿ったものであり、
ストレージ部の第２水平レジスタ側のポテンシャルを示
した図である。第２図に示すように、そのストレージ部
の幅が幅w1と狭い場合には、隣接する領域のポテンシャ
ルの影響を受けてそのポテンシャルの深さΦ１が浅くな
る。また、第３図に示すように、そのストレージ部の幅
がw2と広くなった時には、ポテンシャルの深さΦ２は深
くなる。従って、第１図において、転送電極11のイメー
ジャ部側21から第２水平レジスタ22側に行く程ポテンシ
ャルの深さが深くなり、信号電荷を容易に第２水平レジ
スタ２に導くことが可能となる。
ジ部のポテンシャルの状態を示している。第２図は第１
図のII−II線断面に沿ったものであり、ストレージ部の
イメージ部側のポテンシャルを示した図である。また、
第３図は第１図のIII−III線断面に沿ったものであり、
ストレージ部の第２水平レジスタ側のポテンシャルを示
した図である。第２図に示すように、そのストレージ部
の幅が幅w1と狭い場合には、隣接する領域のポテンシャ
ルの影響を受けてそのポテンシャルの深さΦ１が浅くな
る。また、第３図に示すように、そのストレージ部の幅
がw2と広くなった時には、ポテンシャルの深さΦ２は深
くなる。従って、第１図において、転送電極11のイメー
ジャ部側21から第２水平レジスタ22側に行く程ポテンシ
ャルの深さが深くなり、信号電荷を容易に第２水平レジ
スタ２に導くことが可能となる。
第３層目のポリシリコン層は、第１水平レジスタ１及
び第２水平レジスタ２で、レジスタ内のトランスファ部
に対応した転送電極12となる。この転送電極12は、第１
水平レジスタ１で第２水平レジスタ側22が拡がるパター
ンである転送電極11に隣接して形成され、転送電極12の
端部では転送電極11上にオーバーラップする。この転送
電極12も転送電極11と同様に、転送ゲート13の上部から
第１水平レジスタ１を横断して転送ゲート14上に延在さ
れ、さらに第２水平レジスタ２まで転送電極として機能
するように延在される。そして、転送電極12は、各水平
レジスタ1,2では転送電極11の間でトランスファ部とし
て機能する。
び第２水平レジスタ２で、レジスタ内のトランスファ部
に対応した転送電極12となる。この転送電極12は、第１
水平レジスタ１で第２水平レジスタ側22が拡がるパター
ンである転送電極11に隣接して形成され、転送電極12の
端部では転送電極11上にオーバーラップする。この転送
電極12も転送電極11と同様に、転送ゲート13の上部から
第１水平レジスタ１を横断して転送ゲート14上に延在さ
れ、さらに第２水平レジスタ２まで転送電極として機能
するように延在される。そして、転送電極12は、各水平
レジスタ1,2では転送電極11の間でトランスファ部とし
て機能する。
なお、第１図中、層間絶縁膜等は図示を省略してい
る。
る。
このような構造の第１水平レジスタ１を有する本実施
例のCCDは、第１図に矢印で示す転送路E0を以て電荷が
転送される。すなわち、チャンネルストッパー領域15に
より電荷の転送が阻まれない第１水平レジスタ１にかか
る電荷が、転送ゲート14の制御に従って第２水平レジス
タ２まで転送される。この時、転送路E0では、第２図及
び第３図に示したように、第２水平レジスタ側22に近づ
くに従って、そのポテンシャルが深くなり、そのために
効率の良い電荷の転送が行われることになる。そして、
２本の水平レジスタ1,2によって読み出し周波数の低減
された水平方向の電荷の転送が実現されることになる。
また、このCCDの製造工程については、単純にマスクの
変更のみで良いため、何ら工程を増加させるものではな
い。
例のCCDは、第１図に矢印で示す転送路E0を以て電荷が
転送される。すなわち、チャンネルストッパー領域15に
より電荷の転送が阻まれない第１水平レジスタ１にかか
る電荷が、転送ゲート14の制御に従って第２水平レジス
タ２まで転送される。この時、転送路E0では、第２図及
び第３図に示したように、第２水平レジスタ側22に近づ
くに従って、そのポテンシャルが深くなり、そのために
効率の良い電荷の転送が行われることになる。そして、
２本の水平レジスタ1,2によって読み出し周波数の低減
された水平方向の電荷の転送が実現されることになる。
また、このCCDの製造工程については、単純にマスクの
変更のみで良いため、何ら工程を増加させるものではな
い。
次に、再び第４図を参照しながら、CCD41の出力の位
相を同時化しないで出力する例についても説明する。
相を同時化しないで出力する例についても説明する。
２本の水平レジスタを有するCCDでは、一方の水平レ
ジスタの信号の位相を他方に対して180度ずらせる例が
知られているが、本実施例のCCD41では、同じ位相の信
号で出力を行う。すなわち、CCD41の出力部60,60から出
力される信号は、半ビットの同時化処理をしないで同じ
位相とされる。出力部60,60からの信号は、相関二重サ
ンプリング回路（CDS）42,43で相関処理され、A/D変換
器44でアナログからディジタルに変換される。このよう
に同時化処理をしないまま出力を行った時では、相関二
重サンプリング回路42,43のクロックCL1は共通で良く、
A/D変換器44に供給するクロックCL2についても同様であ
る。このためパルス信号のカップリングの問題を抑える
ことや、多数のクロック発生の負担を軽減させることが
できる。そして、A/D変換器44の次に、フレームメモリ4
5を用い、そのフレームメモリ45に供給するクロックC
L3,CL4を利用して同時化処理を行うことができる。この
ためにフレームメモリ45の前まで、低速な信号を扱うこ
とができることになり、パルスの単純化やコスト低減を
図ることが可能となる。
ジスタの信号の位相を他方に対して180度ずらせる例が
知られているが、本実施例のCCD41では、同じ位相の信
号で出力を行う。すなわち、CCD41の出力部60,60から出
力される信号は、半ビットの同時化処理をしないで同じ
位相とされる。出力部60,60からの信号は、相関二重サ
ンプリング回路（CDS）42,43で相関処理され、A/D変換
器44でアナログからディジタルに変換される。このよう
に同時化処理をしないまま出力を行った時では、相関二
重サンプリング回路42,43のクロックCL1は共通で良く、
A/D変換器44に供給するクロックCL2についても同様であ
る。このためパルス信号のカップリングの問題を抑える
ことや、多数のクロック発生の負担を軽減させることが
できる。そして、A/D変換器44の次に、フレームメモリ4
5を用い、そのフレームメモリ45に供給するクロックC
L3,CL4を利用して同時化処理を行うことができる。この
ためにフレームメモリ45の前まで、低速な信号を扱うこ
とができることになり、パルスの単純化やコスト低減を
図ることが可能となる。
なお、本発明の固体撮像素子は、このような同時化処
理を行わずに出力するCCDに限定されず、一方の水平レ
ジスタに半ビット分の同時化処理を行うようなCCDとす
ることも可能である。また、固体撮像素子は、FIT型に
限定されず、IT型の構造であっても良い。また、実施例
では２本の水平レジスタを用いるCCDについて説明した
が、３本以上の水平レジスタについても同様に他の水平
レジスタへの転送を行う水平レジスタについて、イメー
ジ部側を狭く且つ他の水平レジスタ側を広くするような
ストレージ部の平面形状にすればよい。
理を行わずに出力するCCDに限定されず、一方の水平レ
ジスタに半ビット分の同時化処理を行うようなCCDとす
ることも可能である。また、固体撮像素子は、FIT型に
限定されず、IT型の構造であっても良い。また、実施例
では２本の水平レジスタを用いるCCDについて説明した
が、３本以上の水平レジスタについても同様に他の水平
レジスタへの転送を行う水平レジスタについて、イメー
ジ部側を狭く且つ他の水平レジスタ側を広くするような
ストレージ部の平面形状にすればよい。
本発明に係る固体撮像素子は、上述のように第２の水
平レジスタへの電荷の転送を行う第１の水平レジスタの
ストレージ部を構成する各転送電極に、電荷転送方向側
のトランスファ一部と隣接する一方の辺にイメージ部側
から第２の水平レジスタ側に向かって傾斜させた部分を
設け、この転送電極の他方の辺を略直線状となすこと
で、転送電極をイメージ部側から第２の水平レジスタ側
に向かって徐々に幅広となるように形成し、第２の水平
レジスタ側のポテンシャルを深くすることができる。し
たがって、第２の水平レジスタ側に向かって深くなるポ
テンシャルの傾斜を得ることができる。
平レジスタへの電荷の転送を行う第１の水平レジスタの
ストレージ部を構成する各転送電極に、電荷転送方向側
のトランスファ一部と隣接する一方の辺にイメージ部側
から第２の水平レジスタ側に向かって傾斜させた部分を
設け、この転送電極の他方の辺を略直線状となすこと
で、転送電極をイメージ部側から第２の水平レジスタ側
に向かって徐々に幅広となるように形成し、第２の水平
レジスタ側のポテンシャルを深くすることができる。し
たがって、第２の水平レジスタ側に向かって深くなるポ
テンシャルの傾斜を得ることができる。
第１図は本発明の固体撮像素子の一例の要部平面図、第
２図は第１図のII−II線に沿ったポテンシャルの状態を
示す模式図、第３図は第１図のIII−III線に沿ったポテ
ンシャルの状態を示す模式図、第４図は上記一例の全体
構成を説明するためのブロック図、第５図は一般的な２
線読み出しのCCDを説明するための模式図、第６図は従
来の素子の水平レジスタにおける問題点を説明するため
の模式図である。 １……第１水平レジスタ ２……第２水平レジスタ 11,12……転送電極 13,14……転送ゲート w1……イメージ部側の幅 w2……第２水平レジスタ側の幅
２図は第１図のII−II線に沿ったポテンシャルの状態を
示す模式図、第３図は第１図のIII−III線に沿ったポテ
ンシャルの状態を示す模式図、第４図は上記一例の全体
構成を説明するためのブロック図、第５図は一般的な２
線読み出しのCCDを説明するための模式図、第６図は従
来の素子の水平レジスタにおける問題点を説明するため
の模式図である。 １……第１水平レジスタ ２……第２水平レジスタ 11,12……転送電極 13,14……転送ゲート w1……イメージ部側の幅 w2……第２水平レジスタ側の幅
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 聡 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 原田 耕一 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 平１−308072（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/339 H01L 27/14 - 27/148 H01L 29/762 - 29/768
Claims (2)
- 【請求項１】イメージ部で光電変換された信号電荷が転
送される第１及び第２水平レジスタを有し、上記第１の
水平レジスタから上記第２の水平レジスタへ信号電荷を
転送する固体撮像素子において、 上記第１水平レジスタのストレージ部を構成する各転送
電極は、電荷転送方向側のトランスファー部と隣接する
一方の辺に上記イメージ部側から上記第２の水平レジス
タ側に向かって傾斜させた部分を設け、上記一方の辺に
対向する他方の辺を略直線状とし、上記イメージ部側か
ら上記第２の水平レジスタ側に向かって徐々に幅広に形
成された部分が形成されたことを特徴とする固体撮像素
子。 - 【請求項２】上記第１水平レジスタの複数のストレージ
部の上記第１及び第２水平レジスタ間の転送ゲートに隣
接した部分は、チャンネル長方向に一定幅を有すること
を特徴とする請求項１記載の固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1314291A JP2969702B2 (ja) | 1989-02-14 | 1989-12-05 | 固体撮像素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-34569 | 1989-02-14 | ||
| JP3456989 | 1989-02-14 | ||
| JP1314291A JP2969702B2 (ja) | 1989-02-14 | 1989-12-05 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02290074A JPH02290074A (ja) | 1990-11-29 |
| JP2969702B2 true JP2969702B2 (ja) | 1999-11-02 |
Family
ID=12417958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1314291A Expired - Fee Related JP2969702B2 (ja) | 1989-02-14 | 1989-12-05 | 固体撮像素子 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0383519B1 (ja) |
| JP (1) | JP2969702B2 (ja) |
| DE (1) | DE69027230T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2949861B2 (ja) * | 1991-01-18 | 1999-09-20 | 日本電気株式会社 | Ｃｃｄリニアイメージセンサ |
| JP3271200B2 (ja) * | 1992-09-22 | 2002-04-02 | ソニー株式会社 | 固体撮像装置およびその駆動方法 |
| WO1995020825A1 (en) * | 1994-01-31 | 1995-08-03 | Scientific Imaging Technologies, Inc. | Charge-coupled device array for spectroscopic detection |
| JPH0897397A (ja) * | 1994-09-27 | 1996-04-12 | Sony Corp | 固体撮像装置 |
| JP4724151B2 (ja) | 2007-05-17 | 2011-07-13 | 岩手東芝エレクトロニクス株式会社 | 固体撮像装置 |
| JP6925206B2 (ja) | 2017-09-04 | 2021-08-25 | 浜松ホトニクス株式会社 | 固体撮像装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1138992A (en) * | 1978-06-02 | 1983-01-04 | Sony Corporation | Charge transfer device |
| JPS5913369A (ja) * | 1982-07-13 | 1984-01-24 | Sony Corp | 固体撮像素子 |
| JPS6233399A (ja) * | 1985-08-05 | 1987-02-13 | Hitachi Ltd | Ｃｃｄ遅延線 |
| JPH07120772B2 (ja) * | 1986-01-10 | 1995-12-20 | 富士写真フイルム株式会社 | 固体撮像素子 |
-
1989
- 1989-12-05 JP JP1314291A patent/JP2969702B2/ja not_active Expired - Fee Related
-
1990
- 1990-02-12 EP EP90301466A patent/EP0383519B1/en not_active Expired - Lifetime
- 1990-02-12 DE DE69027230T patent/DE69027230T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0383519A3 (en) | 1991-05-29 |
| EP0383519B1 (en) | 1996-06-05 |
| DE69027230D1 (de) | 1996-07-11 |
| EP0383519A2 (en) | 1990-08-22 |
| JPH02290074A (ja) | 1990-11-29 |
| DE69027230T2 (de) | 1996-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336556A (en) | Solid-state image pick-up device | |
| JPS634751B2 (ja) | ||
| JP2969702B2 (ja) | 固体撮像素子 | |
| US5182622A (en) | Charge coupled device imager having multichannel readout structure | |
| EP0420764B1 (en) | Charge transfer device with meander channel | |
| JP2545801B2 (ja) | 固体撮像素子 | |
| JPH04192561A (ja) | 固体撮像装置 | |
| JP3002365B2 (ja) | 電荷転送装置及びその駆動方法 | |
| JP2899486B2 (ja) | 電荷転送装置 | |
| JP3028823B2 (ja) | 電荷結合素子およびこれを用いた固体撮像装置 | |
| JP2586455B2 (ja) | 固体撮像装置 | |
| JPH01111376A (ja) | 電荷結合装置 | |
| JP3713863B2 (ja) | 固体撮像素子 | |
| JPH045308B2 (ja) | ||
| JP2907841B2 (ja) | ラインセンサ | |
| JPS59221176A (ja) | 電荷転送装置 | |
| JPH0436469B2 (ja) | ||
| JPH01202859A (ja) | 固体撮像素子 | |
| JPH03102984A (ja) | 固体撮像装置 | |
| JPH06252376A (ja) | 固体撮像素子の配線構造 | |
| JP2002100756A (ja) | 固体撮像装置 | |
| JPS59221177A (ja) | 電荷転送装置 | |
| JPH09326484A (ja) | 固体撮像素子およびその駆動方法 | |
| JPH0758770B2 (ja) | 固体撮像装置 | |
| JPH08288494A (ja) | 電荷転送装置およびこれを用いた固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |