JPH045308B2 - - Google Patents
Info
- Publication number
- JPH045308B2 JPH045308B2 JP57092907A JP9290782A JPH045308B2 JP H045308 B2 JPH045308 B2 JP H045308B2 JP 57092907 A JP57092907 A JP 57092907A JP 9290782 A JP9290782 A JP 9290782A JP H045308 B2 JPH045308 B2 JP H045308B2
- Authority
- JP
- Japan
- Prior art keywords
- vertical
- pixel
- charge
- transfer
- transfer electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 5
- 235000008331 Pinus X rigitaeda Nutrition 0.000 claims description 4
- 235000011613 Pinus brutia Nutrition 0.000 claims description 4
- 241000018646 Pinus brutia Species 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000010354 integration Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は二次元固体撮像装置（エリアセンサ）
に係り、特に電荷結合素子（CCD）を用いた固
体撮像装置に関する。
に係り、特に電荷結合素子（CCD）を用いた固
体撮像装置に関する。
従来のたとえばインターライン方式のCCDエ
リアセンサは、第１図ａあるいはｂあるいはｃに
示すような感光画素配置を有している。なお、第
１図ａ乃至ｃにおいては、画素信号を転送し読み
出すための垂直CCDレジスタ、水平CCDレジス
タの図示を省略している。
リアセンサは、第１図ａあるいはｂあるいはｃに
示すような感光画素配置を有している。なお、第
１図ａ乃至ｃにおいては、画素信号を転送し読み
出すための垂直CCDレジスタ、水平CCDレジス
タの図示を省略している。
第１図ａは最も典型的なマトリクス状の画素配
置を示しており、たとえばインターレース方式に
よる読み出しを行なう場合には、Ａフイールドに
属する画素Ａ群の各信号の順次読み出し動作とＢ
フイールドに属する画素Ｂ群の各信号の順次読み
出し動作とを交互に繰り返す。
置を示しており、たとえばインターレース方式に
よる読み出しを行なう場合には、Ａフイールドに
属する画素Ａ群の各信号の順次読み出し動作とＢ
フイールドに属する画素Ｂ群の各信号の順次読み
出し動作とを交互に繰り返す。
第２図は、上述した第１図ａの画素配置を有す
る従来のCCDエリアセンサの平面構成を概略的
に示すもので、このセンサでは一導電形半導体基
板上に行列状に画素Ｐが配置され、各画素列に対
応して直線状に垂直CCDレジスタＲが配設され
ている。この垂直CCDレジスタＲは、たとえば
２相駆動形のものが図示されており、各相の転送
電極φ1，φ2は第３図に示すように転送部φT 1，φT 2
および蓄積部φS 1，φS 2の２領域から成る。
る従来のCCDエリアセンサの平面構成を概略的
に示すもので、このセンサでは一導電形半導体基
板上に行列状に画素Ｐが配置され、各画素列に対
応して直線状に垂直CCDレジスタＲが配設され
ている。この垂直CCDレジスタＲは、たとえば
２相駆動形のものが図示されており、各相の転送
電極φ1，φ2は第３図に示すように転送部φT 1，φT 2
および蓄積部φS 1，φS 2の２領域から成る。
前述したような第１図ａの画素配置において
は、垂直方向の画素ピツチPV1については画素の
垂直方向寸法によりほぼ決まるので垂直方向の高
密度化は可能である。しかし、水平方向の画素ピ
ツチPH1については画素の水平方向寸法に垂直
CCDレジスタＲの幅が加わるので水平方向の高
密度化は難しく、現在の微細加工技術によつても
たとえば2/3インチ光学系カメラに適用されるエ
リアセンサの場合で水平方向画素数は400程度し
か得られない。
は、垂直方向の画素ピツチPV1については画素の
垂直方向寸法によりほぼ決まるので垂直方向の高
密度化は可能である。しかし、水平方向の画素ピ
ツチPH1については画素の水平方向寸法に垂直
CCDレジスタＲの幅が加わるので水平方向の高
密度化は難しく、現在の微細加工技術によつても
たとえば2/3インチ光学系カメラに適用されるエ
リアセンサの場合で水平方向画素数は400程度し
か得られない。
第１図ｂは、特開昭51−87912号公報に開示さ
れている画素配置を示しており、垂直方向に隣接
し合う２個の画素Ａ，Ｂを一組とし、各組を一松
模様的に配置したものであり、垂直CCDレジス
タ（図示せず）は画素の各組間に位置するように
じぐざぐ状に設けられている。画素ＡはＡフイー
ルド用、画素ＢはＢフイールド用であり、ある水
平走査線ｎに着目すると水平方向の画素間隔は大
きく空いている。そこで、同一フイールドにおけ
る１水平走査前の水平走査線（ｎ−１）の画素信
号を１水平期間（1H）遅延させ、この遅延画素
信号により前記水平走査線ｎの画素間隔相当部分
を補うことによつて水平方向の解像度の劣化を図
つている。このような画素配置においては、水平
方向の画素ピツチPH2は図示の如くある走査線上
の画素と次の走査線上の画素との水平方向ピツチ
で決まるので、第１図ａの水平ピツチPH1よりも
小さくなつている。これに対して、垂直方向の画
素ピツチPV2は第１図ａと同じであるが、前述し
たように１つの水平走査線を前後２本の水平走査
線により合成しているので、垂直方向の解像度は
第１図ａに比べてかなり劣化する。
れている画素配置を示しており、垂直方向に隣接
し合う２個の画素Ａ，Ｂを一組とし、各組を一松
模様的に配置したものであり、垂直CCDレジス
タ（図示せず）は画素の各組間に位置するように
じぐざぐ状に設けられている。画素ＡはＡフイー
ルド用、画素ＢはＢフイールド用であり、ある水
平走査線ｎに着目すると水平方向の画素間隔は大
きく空いている。そこで、同一フイールドにおけ
る１水平走査前の水平走査線（ｎ−１）の画素信
号を１水平期間（1H）遅延させ、この遅延画素
信号により前記水平走査線ｎの画素間隔相当部分
を補うことによつて水平方向の解像度の劣化を図
つている。このような画素配置においては、水平
方向の画素ピツチPH2は図示の如くある走査線上
の画素と次の走査線上の画素との水平方向ピツチ
で決まるので、第１図ａの水平ピツチPH1よりも
小さくなつている。これに対して、垂直方向の画
素ピツチPV2は第１図ａと同じであるが、前述し
たように１つの水平走査線を前後２本の水平走査
線により合成しているので、垂直方向の解像度は
第１図ａに比べてかなり劣化する。
第１図ｃは、本発明の出願と同一出願人の出願
に係る特開昭55−163951号公報に開示されている
画素配置を示しており、各画素Ａ，Ｂを一松模様
的に配置したものであり、垂直CCDレジスタ
（図示せず）は各画素間に位置するようにじぐざ
ぐ状に設けられている。画素ＡはＡフイールド
用、画素ＢはＢフイールド用であり、水平方向に
おいてじぐざぐ状に配置された画素列の各信号を
水平走査により読み出すので、水平走査線はじぐ
ざぐ状である。したがつて、水平方向の画素ピツ
チPH3は第１図ｂのPH2と同じであつて第１図ａの
PH1よりも小さく、垂直方向の解像度は第１図ｂ
に比べて向上している。但し、垂直方向の画素ピ
ツチPV3は、画素の垂直方向寸法および垂直CCD
レジスタの転送電極（図示せず）の垂直方向寸法
により決まり、第１図ａのPV1に比べて垂直方向
の集積度が多少落ちている。
に係る特開昭55−163951号公報に開示されている
画素配置を示しており、各画素Ａ，Ｂを一松模様
的に配置したものであり、垂直CCDレジスタ
（図示せず）は各画素間に位置するようにじぐざ
ぐ状に設けられている。画素ＡはＡフイールド
用、画素ＢはＢフイールド用であり、水平方向に
おいてじぐざぐ状に配置された画素列の各信号を
水平走査により読み出すので、水平走査線はじぐ
ざぐ状である。したがつて、水平方向の画素ピツ
チPH3は第１図ｂのPH2と同じであつて第１図ａの
PH1よりも小さく、垂直方向の解像度は第１図ｂ
に比べて向上している。但し、垂直方向の画素ピ
ツチPV3は、画素の垂直方向寸法および垂直CCD
レジスタの転送電極（図示せず）の垂直方向寸法
により決まり、第１図ａのPV1に比べて垂直方向
の集積度が多少落ちている。
本発明は上記の事情に艦みてなされたもので、
水平方向の集積度が高く、垂直方向の高解像度の
読み出しが可能となる二次元固体撮像装置を提供
するものである。
水平方向の集積度が高く、垂直方向の高解像度の
読み出しが可能となる二次元固体撮像装置を提供
するものである。
すなわち、本発明は、第１の二次元正方格子状
の配置を有する第１の感光画素群と、上記第１の
二次元正方格子状と同様であつてその垂直方向に
垂直方向画素ピツチの約半分ずれた配置を有する
第２の感光画素群とを、同一半導体基板上に一松
模様状の配置で設け、これらの感光画素群におけ
る垂直方向に配置された複数本の垂直画素列の相
互間に各々設けられた複数本の垂直レジスタを設
け、これらの垂直レジスタからそれぞれ転送され
る１水平走査線分の信号電荷を順次読み出す水平
レジスタとを具備する二次元固体撮像装置におい
て、前記垂直レジスタの各々を、前記二次元正方
格子状の配置における斜め方向に最隣接する画素
相互の水平方向間〓部に設けられる電荷転送部
と、この電荷転送部に対して垂直方向側に設けら
れると共に、前記二次元正方格子状の配置におい
て水平方向に最隣接する画素相互の水平方向間〓
部に設けられ、この間〓部の水平方向の長さの約
半分以下でかつ前記電荷転送部のチヤネル幅より
広いチヤネル幅を有する電荷蓄積部と、前記各電
荷蓄積部に設けられると共に、垂直方向に隣接す
る一つの電荷転送部上まで延設される転送電極
と、から成る電荷結合素子で構成し、第１フイー
ルドにおける各水平走査として前記第１の感光画
素群の垂直画素列における垂直方向のｉ（＝１、
２、…ｎ）番目の画素からの信号および前記第２
の感光画素群の垂直画素列における垂直方向のｉ
（＝１、２、…ｎ）番目の画素からの信号の組み
合わせを上記ｉの番号順に読み出し、第２フイー
ルドにおいては上記２個の感光画素群のうちの一
方を垂直方向に一画素ずらした組み合わせにより
得られる各水平走査画素信号を順次読み出す擬似
的なインターレース方式の読み出し走査手段を具
備することを特徴とするものである。
の配置を有する第１の感光画素群と、上記第１の
二次元正方格子状と同様であつてその垂直方向に
垂直方向画素ピツチの約半分ずれた配置を有する
第２の感光画素群とを、同一半導体基板上に一松
模様状の配置で設け、これらの感光画素群におけ
る垂直方向に配置された複数本の垂直画素列の相
互間に各々設けられた複数本の垂直レジスタを設
け、これらの垂直レジスタからそれぞれ転送され
る１水平走査線分の信号電荷を順次読み出す水平
レジスタとを具備する二次元固体撮像装置におい
て、前記垂直レジスタの各々を、前記二次元正方
格子状の配置における斜め方向に最隣接する画素
相互の水平方向間〓部に設けられる電荷転送部
と、この電荷転送部に対して垂直方向側に設けら
れると共に、前記二次元正方格子状の配置におい
て水平方向に最隣接する画素相互の水平方向間〓
部に設けられ、この間〓部の水平方向の長さの約
半分以下でかつ前記電荷転送部のチヤネル幅より
広いチヤネル幅を有する電荷蓄積部と、前記各電
荷蓄積部に設けられると共に、垂直方向に隣接す
る一つの電荷転送部上まで延設される転送電極
と、から成る電荷結合素子で構成し、第１フイー
ルドにおける各水平走査として前記第１の感光画
素群の垂直画素列における垂直方向のｉ（＝１、
２、…ｎ）番目の画素からの信号および前記第２
の感光画素群の垂直画素列における垂直方向のｉ
（＝１、２、…ｎ）番目の画素からの信号の組み
合わせを上記ｉの番号順に読み出し、第２フイー
ルドにおいては上記２個の感光画素群のうちの一
方を垂直方向に一画素ずらした組み合わせにより
得られる各水平走査画素信号を順次読み出す擬似
的なインターレース方式の読み出し走査手段を具
備することを特徴とするものである。
したがつて、水平方向の画素の集積度は前述し
た第１図ｃと同様に高く、垂直方向については上
記インターレース方式の読み出しにより前述した
第１図ｃの解像度の約２倍の解像度が得られる。
た第１図ｃと同様に高く、垂直方向については上
記インターレース方式の読み出しにより前述した
第１図ｃの解像度の約２倍の解像度が得られる。
以下、図面を参照して本発明の一実施例を詳細
に説明する。先ず、本発明を概略的に説明する。
本発明では、第４図に示すように感光画素Ｐを前
述した第１図ｃと同様に一松模様的に配置し、垂
直方向の画素列にそれぞれ沿つてじぐざぐ状に垂
直CCDレジスタ（図示せず）を設けておき、擬
似的なアンターレース方式により、読み出しを行
なう。すなわち、Ａフイールドの読み出し時には
図中実線で示すような水平方向におけるじぐざぐ
状配置の画素群Ａからの各信号により水平走査線
を構成し、Ｂフイールドの読み出し時には図中点
線で示すようなじぐざぐ状配置の画素群Ｂからの
各信号により水平走査線を構成する。したがつ
て、垂直方向の画素ピツチPV4に２本の水平走査
線が入り、第１図ｃに比べて垂直方向の解像度が
２倍になるので実質的に垂直方向の集積度が向上
する。
に説明する。先ず、本発明を概略的に説明する。
本発明では、第４図に示すように感光画素Ｐを前
述した第１図ｃと同様に一松模様的に配置し、垂
直方向の画素列にそれぞれ沿つてじぐざぐ状に垂
直CCDレジスタ（図示せず）を設けておき、擬
似的なアンターレース方式により、読み出しを行
なう。すなわち、Ａフイールドの読み出し時には
図中実線で示すような水平方向におけるじぐざぐ
状配置の画素群Ａからの各信号により水平走査線
を構成し、Ｂフイールドの読み出し時には図中点
線で示すようなじぐざぐ状配置の画素群Ｂからの
各信号により水平走査線を構成する。したがつ
て、垂直方向の画素ピツチPV4に２本の水平走査
線が入り、第１図ｃに比べて垂直方向の解像度が
２倍になるので実質的に垂直方向の集積度が向上
する。
次に、本発明の具体例を第５図のインターライ
ン方式CCDエリアセンサを参照して説明する。
感光画素２は一導電形半導体基板上に一松模様状
の配置で形成されている。すなわち、垂直方向に
配置された複数の画素２群を垂直画素列と称する
ものとすれば、この垂直画素列が水平方向に複数
本並設されており、この複数本のうち奇数番目の
垂直画素列群により第１の二次元正方格子状画素
マトリクスが形成され、偶数番目の垂直画素列群
により上記奇数番目の垂直画素列群に対して垂直
方向画素ピツチPV4の約半分だけずれた配置で第
２の二次元正方格子状画素マトリクスが形成され
ている。
ン方式CCDエリアセンサを参照して説明する。
感光画素２は一導電形半導体基板上に一松模様状
の配置で形成されている。すなわち、垂直方向に
配置された複数の画素２群を垂直画素列と称する
ものとすれば、この垂直画素列が水平方向に複数
本並設されており、この複数本のうち奇数番目の
垂直画素列群により第１の二次元正方格子状画素
マトリクスが形成され、偶数番目の垂直画素列群
により上記奇数番目の垂直画素列群に対して垂直
方向画素ピツチPV4の約半分だけずれた配置で第
２の二次元正方格子状画素マトリクスが形成され
ている。
そして、各垂直画素列に沿つてそれぞれじぐざ
ぐ状にたとえば二相駆動形の垂直CCDレジスタ
３，（３1，３2）が設けられ、その二相の転送電
極部φ1，φ2の各蓄積部は垂直画素列における垂
直方向に隣接する画素相互の間隙部（但し、垂直
方向端部においては上記間隙部に相当する部分）
まで延長している。この場合、各転送電極φ1，
φ2は第６図に示すように転送部φT 1，φT 2および蓄
積部φS 1，φS 2からなり、上記転送部φT 1，φT 2は垂直
画素列相互で斜め方向に最近接する画素相互の間
隙部（但し、垂直レジスタの端部列については上
記間隙部に相当する部分）に位置している。
ぐ状にたとえば二相駆動形の垂直CCDレジスタ
３，（３1，３2）が設けられ、その二相の転送電
極部φ1，φ2の各蓄積部は垂直画素列における垂
直方向に隣接する画素相互の間隙部（但し、垂直
方向端部においては上記間隙部に相当する部分）
まで延長している。この場合、各転送電極φ1，
φ2は第６図に示すように転送部φT 1，φT 2および蓄
積部φS 1，φS 2からなり、上記転送部φT 1，φT 2は垂直
画素列相互で斜め方向に最近接する画素相互の間
隙部（但し、垂直レジスタの端部列については上
記間隙部に相当する部分）に位置している。
さらに、インターレース方式による読み出しを
行なうための手段が設けられており、この手段お
よび前記転送電極φ1，φ2への転送クロツク供給
系統、水平CCDレジスタ等の図示は省略されて
いる。
行なうための手段が設けられており、この手段お
よび前記転送電極φ1，φ2への転送クロツク供給
系統、水平CCDレジスタ等の図示は省略されて
いる。
次に、第５図のエリアセンサのインターレース
方式による読み出し動作を先ず概略的に説明す
る。第１フイールドＡにおいては、１水平走査と
して前記奇数番目の垂直画素列の垂直方向におけ
るｉ（＝１、２、…ｎ）番目の画素からの信号と、
それに隣接する偶数番目の垂直画素列の垂直方向
におけるｉ（＝１、２、…ｎ）番目の画素からの
信号とを順次読み出し、ｎ本の水平走査線の各信
号を順次読み出す。同様に、第２フイールドＢと
しては、１水平走査として前記奇数番目の垂直画
素列の垂直方向におけるｉ−１（＝２、３、…ｎ）
番目の画素からの信号と、それに隣接する偶数番
目の垂直画素列の垂直方向におけるｉ（＝１、２、
…ｎ−１）番目の画素からの信号とを順次読み出
し、（ｎ−１）本の水平走査線の各信号を順次読
み出す。
方式による読み出し動作を先ず概略的に説明す
る。第１フイールドＡにおいては、１水平走査と
して前記奇数番目の垂直画素列の垂直方向におけ
るｉ（＝１、２、…ｎ）番目の画素からの信号と、
それに隣接する偶数番目の垂直画素列の垂直方向
におけるｉ（＝１、２、…ｎ）番目の画素からの
信号とを順次読み出し、ｎ本の水平走査線の各信
号を順次読み出す。同様に、第２フイールドＢと
しては、１水平走査として前記奇数番目の垂直画
素列の垂直方向におけるｉ−１（＝２、３、…ｎ）
番目の画素からの信号と、それに隣接する偶数番
目の垂直画素列の垂直方向におけるｉ（＝１、２、
…ｎ−１）番目の画素からの信号とを順次読み出
し、（ｎ−１）本の水平走査線の各信号を順次読
み出す。
次に、上記読み出し動作を詳細に説明する。第
１フイールドＡの１水平走査に際しては、先ず奇
数番目の垂直画素列のｉ番目の画素から隣接する
水平走査方向側の垂直CCDレジスタ３1の転送電
極φ1への蓄積部φS 1へ図中破線矢印で示すように
信号電荷が転送され、この動作をフイールドシフ
トφ1と称する。次に、偶数番目の垂直画素列の
ｉ番目の画素から隣接する水平方向側の垂直
CCDレジスタ３2の転送電極φ2の蓄積部φS 2へ図中
破線矢印で示すように信号電荷が転送され、この
動作をフイールドシフトφ2と称する。これと同
時に、奇数番目の垂直CCDレジスタ３1の転送電
極φ1下に前述したような画素からの転送により
蓄積されている信号電荷が同じ垂直CCDレジス
タ３1の転送電極φ2の転送部φT 2を経て蓄積部φS 2に
転送され、この動作をレジスタ転送φ2と称する。
したがつて、上述したフイールドシフトφ1、フ
イールドシフトφ2およびレジスタ転送φ2の各動
作が完了した際には、同一水平走査線上に並んだ
転送電極φ2群下には第一フイールドＡの１水平
走査線上の画素群の各信号電荷が蓄積されてい
る。次に、転送電極φ1，φ2にクロツクパルスが
印加され、垂直CCDレジスタ３1，３2中を図示実
線矢印で示すように信号電荷が転送され、水平
CCDレジスタへ１水平走査線分の信号電荷が一
斉に転送され、この水平CCDレジスタから各信
号電荷が順次読み出される。このような１水平走
査線の読み出し動作が前記ｉ＝１〜ｎに対応する
ｎ本分について繰り返される。
１フイールドＡの１水平走査に際しては、先ず奇
数番目の垂直画素列のｉ番目の画素から隣接する
水平走査方向側の垂直CCDレジスタ３1の転送電
極φ1への蓄積部φS 1へ図中破線矢印で示すように
信号電荷が転送され、この動作をフイールドシフ
トφ1と称する。次に、偶数番目の垂直画素列の
ｉ番目の画素から隣接する水平方向側の垂直
CCDレジスタ３2の転送電極φ2の蓄積部φS 2へ図中
破線矢印で示すように信号電荷が転送され、この
動作をフイールドシフトφ2と称する。これと同
時に、奇数番目の垂直CCDレジスタ３1の転送電
極φ1下に前述したような画素からの転送により
蓄積されている信号電荷が同じ垂直CCDレジス
タ３1の転送電極φ2の転送部φT 2を経て蓄積部φS 2に
転送され、この動作をレジスタ転送φ2と称する。
したがつて、上述したフイールドシフトφ1、フ
イールドシフトφ2およびレジスタ転送φ2の各動
作が完了した際には、同一水平走査線上に並んだ
転送電極φ2群下には第一フイールドＡの１水平
走査線上の画素群の各信号電荷が蓄積されてい
る。次に、転送電極φ1，φ2にクロツクパルスが
印加され、垂直CCDレジスタ３1，３2中を図示実
線矢印で示すように信号電荷が転送され、水平
CCDレジスタへ１水平走査線分の信号電荷が一
斉に転送され、この水平CCDレジスタから各信
号電荷が順次読み出される。このような１水平走
査線の読み出し動作が前記ｉ＝１〜ｎに対応する
ｎ本分について繰り返される。
これに対して、第２フイールドＢの１水平走査
に際しては、上記とは逆に、先ず偶数番目の垂直
画素列の（ｉ＋１）番目の画素から前述したフイ
ールドシフトφ2動作が行なわれ、次に奇数番目
の垂直画素列のｉ（＝１、２、…ｎ−１）番目の
画素から前述したフイールドシフトφ1動作が行
なわれ、これと同時に転送電極φ2下に信号電荷
（前記フイールドシフトφ2により蓄積されたも
の）が同じ垂直CCDレジスタ３2内の転送電極φ1
の転送部φT 1を経て蓄積部φS 1に転送され、この動
作をレジスタ転送φ1と称する。したがつて、上
述したフイールドシフトφ2、フイールドシフト
φ1およびレジスタ転送φ1の各動作が完了した際
には、同一水平走査線上に並んだ転送電極φ1群
下には第２フイールドの１水平走査線上の画素群
の各信号電荷が蓄積されている。以下の読み出し
動作は、前述した第１フイールドＡの場合と略同
じであり、前記ｉの番号順に対応する（ｎ−１）
本の水平走査線の信号が順次読み出される。そし
て、第１フイールドＡの画像と第２フイールドＢ
の画像とが組み合わされて１フレームの画像とな
る。
に際しては、上記とは逆に、先ず偶数番目の垂直
画素列の（ｉ＋１）番目の画素から前述したフイ
ールドシフトφ2動作が行なわれ、次に奇数番目
の垂直画素列のｉ（＝１、２、…ｎ−１）番目の
画素から前述したフイールドシフトφ1動作が行
なわれ、これと同時に転送電極φ2下に信号電荷
（前記フイールドシフトφ2により蓄積されたも
の）が同じ垂直CCDレジスタ３2内の転送電極φ1
の転送部φT 1を経て蓄積部φS 1に転送され、この動
作をレジスタ転送φ1と称する。したがつて、上
述したフイールドシフトφ2、フイールドシフト
φ1およびレジスタ転送φ1の各動作が完了した際
には、同一水平走査線上に並んだ転送電極φ1群
下には第２フイールドの１水平走査線上の画素群
の各信号電荷が蓄積されている。以下の読み出し
動作は、前述した第１フイールドＡの場合と略同
じであり、前記ｉの番号順に対応する（ｎ−１）
本の水平走査線の信号が順次読み出される。そし
て、第１フイールドＡの画像と第２フイールドＢ
の画像とが組み合わされて１フレームの画像とな
る。
上述したようなCCDエリアセンサによれば、
転送電極φ1，φ2はその蓄積部φS 1，φS 2に比べて転
送部φT 1，φT 2の大きさの割合を転送動作が可能な
限り小さくすることができる。すなわち、転送部
φT 1，φT 2は、信号電荷が通過するだけであつて信
号電荷を蓄積しないので、最大信号電荷量により
その面積が制約される蓄積部φS 1，φS 2と異なり、
転送動作上可能な限り面積を小さくしてもよい。
また、蓄積部φS 1，φS 2は第６図中に示しているよ
うに、その一部が垂直画素列の垂直方向に隣接す
る画素相互の間隙部に延びるような形状に構成可
能であり、エリアセンサの水平方向の画素ピツチ
PH4は、画素の水平方向寸法と転送部φT 1，φT 2の幅
とでほぼ決まり、第２図を参照して前述したエリ
アセンサに比べて水平方向の集積度が向上してい
る。また、垂直方向における水平走査線相互のピ
ツチPV′は、隣接する２列の垂直画素列の最近接
画素間の垂直方向間隔で決まり、この間隔はたと
えば画素の垂直方向寸法よりも小さくすることが
可能である。たとえば2/3インチの光学系を用い
るテレビジヨン撮像カメラに用いられるエリアセ
ンサにおいて、通常は垂直方向のピツチが13〜
14μｍであるが、垂直画素列の垂直方向に隣接す
る画素相互間に画素分離領域および垂直CCDレ
ジスタの転送電極が挿入されるため、画素の垂直
方向寸法は実際は10μｍ程度に制限される。そし
て、感素の光入射用のアルミニウム開孔の寸法と
なると、上記10μｍよりさらに小さくなる。すな
わち、たとえば単板カラーカメラにおいては、エ
リアセンサ上に貼り合わせられる色フイルタは
Ｒ、Ｇ、Ｂの各色が通常はモザイク状に配置され
ており、垂直方向に隣接し合う色は互いに異な
る。このため、色フイルタの貼り合わせ精度（約
2μｍ）を見込むと、垂直方向に隣接する画素が
混色を起こさないようにするためには、前記開孔
の寸法は従来のエリアセンサでは約５〜6μｍに
なつてしまう。このように開孔率が下がると、セ
ンサの感度がかなり低下する。しかしながら、前
記実施例のエリアセンサによれば、前述したよう
に水平走査線ピツチPV′を画素の垂直方向寸法よ
りも小さくすることができ、換言すれば画素の垂
直方向寸法を従来よりも大きく、約13〜14μｍの
値を実現でき、また一松模様的な画素配置のため
隣接画素間距離はどの方向もほぼ等距離にできる
ので、色フイルタの貼り合わせ精度の影響を受け
難くなり、前記開孔の寸法を10μｍ程度に大きく
することができる。したがつて、開孔率は従来の
約２倍になり、従来よりも約２倍の高感度化が達
成可能となる。
転送電極φ1，φ2はその蓄積部φS 1，φS 2に比べて転
送部φT 1，φT 2の大きさの割合を転送動作が可能な
限り小さくすることができる。すなわち、転送部
φT 1，φT 2は、信号電荷が通過するだけであつて信
号電荷を蓄積しないので、最大信号電荷量により
その面積が制約される蓄積部φS 1，φS 2と異なり、
転送動作上可能な限り面積を小さくしてもよい。
また、蓄積部φS 1，φS 2は第６図中に示しているよ
うに、その一部が垂直画素列の垂直方向に隣接す
る画素相互の間隙部に延びるような形状に構成可
能であり、エリアセンサの水平方向の画素ピツチ
PH4は、画素の水平方向寸法と転送部φT 1，φT 2の幅
とでほぼ決まり、第２図を参照して前述したエリ
アセンサに比べて水平方向の集積度が向上してい
る。また、垂直方向における水平走査線相互のピ
ツチPV′は、隣接する２列の垂直画素列の最近接
画素間の垂直方向間隔で決まり、この間隔はたと
えば画素の垂直方向寸法よりも小さくすることが
可能である。たとえば2/3インチの光学系を用い
るテレビジヨン撮像カメラに用いられるエリアセ
ンサにおいて、通常は垂直方向のピツチが13〜
14μｍであるが、垂直画素列の垂直方向に隣接す
る画素相互間に画素分離領域および垂直CCDレ
ジスタの転送電極が挿入されるため、画素の垂直
方向寸法は実際は10μｍ程度に制限される。そし
て、感素の光入射用のアルミニウム開孔の寸法と
なると、上記10μｍよりさらに小さくなる。すな
わち、たとえば単板カラーカメラにおいては、エ
リアセンサ上に貼り合わせられる色フイルタは
Ｒ、Ｇ、Ｂの各色が通常はモザイク状に配置され
ており、垂直方向に隣接し合う色は互いに異な
る。このため、色フイルタの貼り合わせ精度（約
2μｍ）を見込むと、垂直方向に隣接する画素が
混色を起こさないようにするためには、前記開孔
の寸法は従来のエリアセンサでは約５〜6μｍに
なつてしまう。このように開孔率が下がると、セ
ンサの感度がかなり低下する。しかしながら、前
記実施例のエリアセンサによれば、前述したよう
に水平走査線ピツチPV′を画素の垂直方向寸法よ
りも小さくすることができ、換言すれば画素の垂
直方向寸法を従来よりも大きく、約13〜14μｍの
値を実現でき、また一松模様的な画素配置のため
隣接画素間距離はどの方向もほぼ等距離にできる
ので、色フイルタの貼り合わせ精度の影響を受け
難くなり、前記開孔の寸法を10μｍ程度に大きく
することができる。したがつて、開孔率は従来の
約２倍になり、従来よりも約２倍の高感度化が達
成可能となる。
上述したように本発明によれば、垂直方向の実
質的な集積度の向上およびこれに伴なう高感度化
が可能であるので、たとえば1/2インチ光学系の
カメラに用いられる一層の高集積度を必要とする
エリアセンサを実現する場合に本発明を有効に適
用することができる。
質的な集積度の向上およびこれに伴なう高感度化
が可能であるので、たとえば1/2インチ光学系の
カメラに用いられる一層の高集積度を必要とする
エリアセンサを実現する場合に本発明を有効に適
用することができる。
また、前述したように転送電極φ1，φ2の形状
としては、転送部φT 1，φT 2の幅を動作上可能な限
り小さくでき、図示の如く斜め方向に隣接し合う
画素相互の間隙部に形成することができる。この
場合、転送部φT 1，φT 2の幅を狭くしていくと、所
謂狭チヤンネル効果が生じて転送部φT 1，φT 2の電
位井戸を垂直方向の画素相互の間隙部にある蓄積
部φS 1，φS 2の電位井戸よりも浅くすることができ
る。すなわち、転送電極φ1，φ2下に電位井戸の
深さが異なる２領域が形成され、同一クロツクパ
ルスの印加される転送電極に同一層の転送電極材
料（たとえば第１層目のポリシリコンまたは第２
層目のポリシリコン）を使用して通常の２相駆動
が可能になる。このようにすれば、同一層の転送
電極間の短絡はなくなり、エリアセンサの製造歩
留まりが向上する。
としては、転送部φT 1，φT 2の幅を動作上可能な限
り小さくでき、図示の如く斜め方向に隣接し合う
画素相互の間隙部に形成することができる。この
場合、転送部φT 1，φT 2の幅を狭くしていくと、所
謂狭チヤンネル効果が生じて転送部φT 1，φT 2の電
位井戸を垂直方向の画素相互の間隙部にある蓄積
部φS 1，φS 2の電位井戸よりも浅くすることができ
る。すなわち、転送電極φ1，φ2下に電位井戸の
深さが異なる２領域が形成され、同一クロツクパ
ルスの印加される転送電極に同一層の転送電極材
料（たとえば第１層目のポリシリコンまたは第２
層目のポリシリコン）を使用して通常の２相駆動
が可能になる。このようにすれば、同一層の転送
電極間の短絡はなくなり、エリアセンサの製造歩
留まりが向上する。
なお、上記実施例では、オーバーフロードレイ
ンを形成する適当なスペースがないけれども、ｎ
形半導体基板に形成したｐウエル上に画素とか
CCDレジスタとか等を形成し、上記ｎ形基板を
オーバーフロードレインとする構造を用いるよう
に変更してもよい。
ンを形成する適当なスペースがないけれども、ｎ
形半導体基板に形成したｐウエル上に画素とか
CCDレジスタとか等を形成し、上記ｎ形基板を
オーバーフロードレインとする構造を用いるよう
に変更してもよい。
また、垂直CCDレジスタに２相駆動方式、た
とえば４相駆動方式を採用しても前記実施例と略
同様の動作が得られる。また、第７図に示すよう
に一松模様的な画素２配置における各垂直画素列
に沿つて直線状のたとえば二相駆動形の垂直
CCDレジスタ４1，４2を配設しても、前記実施例
と略同様の動作が得られる。また、各画素毎に
MOSゲートを設け、走査画素順に対応して上記
各ゲートをアドレス回路により指定して画素信号
を順次読み出すようにしても、前記実施例と同様
に垂直方向の高密度読み出しを行なうことが可能
である。
とえば４相駆動方式を採用しても前記実施例と略
同様の動作が得られる。また、第７図に示すよう
に一松模様的な画素２配置における各垂直画素列
に沿つて直線状のたとえば二相駆動形の垂直
CCDレジスタ４1，４2を配設しても、前記実施例
と略同様の動作が得られる。また、各画素毎に
MOSゲートを設け、走査画素順に対応して上記
各ゲートをアドレス回路により指定して画素信号
を順次読み出すようにしても、前記実施例と同様
に垂直方向の高密度読み出しを行なうことが可能
である。
上述したように本発明の二次元固体撮像装置に
よれば、垂直方向の集積度は従来例の第１図ｃと
同様に高く、垂直方向については従来例の第１図
ｃの２倍の高解像度で読み出すことができるの
で、実質的に高集積度化を実現できる。
よれば、垂直方向の集積度は従来例の第１図ｃと
同様に高く、垂直方向については従来例の第１図
ｃの２倍の高解像度で読み出すことができるの
で、実質的に高集積度化を実現できる。
第１図ａ乃至ｃは従来のCCDエリアセンサに
おける画素配置およびインターレース方式読み出
し動作を説明するために示す図、第２図は第１図
ａの画素配置を有する従来のCCDエリアセンサ
の平面構成を概略的に示す図、第３図は第２図の
垂直CCDシフトレジスタの一部を示す構成説明
図、第４図は本発明の一実施例に係るCCDエリ
アセンサの画素配置およびインターレース方式の
読み出し動作を説明するために示す図、第５図は
第４図の画素配置を有する本発明の一実施例に係
るエリアセンサの平面構成を概略的に示す図、第
６図は第５図のエリアセンサの垂直CCDレジス
タを直線状に変更したエリアセンサの平面構成を
概略的に示す図、第７図は本発明の他の実施例に
係るエリアセンサの平面構成を概略的に示す図で
ある。 ２（２1，２2）……画素、３（３1，３2）……
垂直CCDレジスタ、φ1，φ2……転送電極、φT 1，
φT 2……電荷転送部、φS 1，φS 2……電荷蓄積部。
おける画素配置およびインターレース方式読み出
し動作を説明するために示す図、第２図は第１図
ａの画素配置を有する従来のCCDエリアセンサ
の平面構成を概略的に示す図、第３図は第２図の
垂直CCDシフトレジスタの一部を示す構成説明
図、第４図は本発明の一実施例に係るCCDエリ
アセンサの画素配置およびインターレース方式の
読み出し動作を説明するために示す図、第５図は
第４図の画素配置を有する本発明の一実施例に係
るエリアセンサの平面構成を概略的に示す図、第
６図は第５図のエリアセンサの垂直CCDレジス
タを直線状に変更したエリアセンサの平面構成を
概略的に示す図、第７図は本発明の他の実施例に
係るエリアセンサの平面構成を概略的に示す図で
ある。 ２（２1，２2）……画素、３（３1，３2）……
垂直CCDレジスタ、φ1，φ2……転送電極、φT 1，
φT 2……電荷転送部、φS 1，φS 2……電荷蓄積部。
Claims (1)
- 【特許請求の範囲】 １ 一導電形半導体基板上に設けられ、第１の二
次元正方格子状の配置を有する第１の感光画素群
と、 この感光画素群に対して垂直方向画素ピツチの
約半分だけ垂直方向にずれて前記第１の二次元正
方格子状の配置との組み合わせで一松模様状とな
る第２の正方格子状の配置を有する第２の感光画
素群と、 これらの感光画素群における垂直方向に配置さ
れた複数本の垂直感光画素列の相互間に各々設け
られた電荷結合素子よりなる複数本の垂直レジス
タと、 これらの垂直レジスタからそれぞれ転送される
１水平走査線分の信号を順次読み出す水平レジス
タと、を具備し、 前記垂直レジスタは各々、前記二次元正方格子
状の配置において斜め方向に最隣接する画素相互
の水平方向間〓部に設けられる電荷転送部と、こ
の電荷転送部に対して垂直方向側に設けられると
共に、前記二次元正方格子状の配置において水平
方向に最隣接する画素相互の水平方向間〓部に設
けられ、この間〓部の水平方向の長さの約半分以
下でかつ前記電荷転送部のチヤネル幅より広いチ
ヤネル幅を有する電荷蓄積部と、前記各電荷蓄積
部上に設けられると共に、垂直方向に隣接する一
つの電荷転送部上まで延設される転送電極と、か
ら成る電荷結合素子で構成され、 第１フイールドの読み出しにおける各水平走査
として前記第１の感光画素群を構成する垂直画素
列における垂直方向のｉ（＝１、２、…）番目の
画素からの信号および前記第２の感光画素群を構
成する垂直画素列における垂直方向のｉ（＝１、
２、…）番目の画素からの信号を上記ｉの番号順
に読み出し、第２フイールドの読み出しにおいて
は前記第１の感光画素群の垂直画素列におけるｉ
（＝１、２、…）番目の画素からの信号および前
記第２の感光画素群の垂直画素列におけるｉ−１
（＝２、３、…）番目の画素からの信号を上記ｉ
の番号順に読み出すインターレース方式読み出し
手段と、 を具備することを特徴とする二次元固体撮像装
置。 ２ 前記電荷結合素子は、転送電極φ１，φ２を
有する二相駆動形であり、 前記インターレース方式読み出し手段は、第１
フイールドの読み出しにおいて前記第１の感光画
素群の垂直画素列それぞれの１画素から水平走査
方向側の転送電極φ１の電荷蓄積部へ電荷を転送
し、次いでこの各転送電極φ１下の電荷をそれぞ
れ同一垂直レジスタの転送電極φ２へ転送すると
共に前記第２の感光画素群の垂直画素列それぞれ
の１画素から水平走査方向側の転送電極φ２の電
荷蓄積部へ電荷を転送して一直線上の転送電極φ
２下に１水平走査電荷信号を得る手段と、 第２フイールドの読み出しにおいて前記第２の
感光画素群の垂直画素列それぞれの１画素から対
応する転送電極φ２の電荷蓄積部へ電荷を転送
し、次いでこの各転送電極φ２下の電荷をそれぞ
れ同一垂直レジスタの転送電極φ１へ転送すると
共に前記第１の感光画素群の垂直画素列それぞれ
の１画素から対応する転送電極φ１の電荷蓄積部
へ電荷を転送して一直線上の転送電極φ１下に１
水平走査電荷信号を得る手段と、 を具備することを特徴とする特許請求の範囲第１
項記載の二次元固体撮像装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092907A JPS58209271A (ja) | 1982-05-31 | 1982-05-31 | 二次元固体撮像装置 |
| US06/497,130 US4602289A (en) | 1982-05-31 | 1983-05-23 | Solid state image pick-up device |
| DE8383105189T DE3372827D1 (en) | 1982-05-31 | 1983-05-25 | Area sensor |
| EP83105189A EP0095725B1 (en) | 1982-05-31 | 1983-05-25 | Area sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092907A JPS58209271A (ja) | 1982-05-31 | 1982-05-31 | 二次元固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58209271A JPS58209271A (ja) | 1983-12-06 |
| JPH045308B2 true JPH045308B2 (ja) | 1992-01-31 |
Family
ID=14067549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57092907A Granted JPS58209271A (ja) | 1982-05-31 | 1982-05-31 | 二次元固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58209271A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613575A (ja) * | 1984-06-18 | 1986-01-09 | Victor Co Of Japan Ltd | 固体撮像装置 |
| KR100369359B1 (ko) * | 2000-12-30 | 2003-01-30 | 주식회사 하이닉스반도체 | 이웃하는 픽셀 간의 칼라 데이터 분리할 수 있는 이미지센서 및 그를 위한 데이터 스캔 방법 |
| JP2008148022A (ja) * | 2006-12-11 | 2008-06-26 | Fujifilm Corp | 固体撮像素子の駆動方法並びに撮像装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5441017A (en) * | 1977-09-08 | 1979-03-31 | Sony Corp | Solid color image pickup device |
| JPS55163951A (en) * | 1979-06-08 | 1980-12-20 | Toshiba Corp | Solid-state pickup unit |
-
1982
- 1982-05-31 JP JP57092907A patent/JPS58209271A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5441017A (en) * | 1977-09-08 | 1979-03-31 | Sony Corp | Solid color image pickup device |
| JPS55163951A (en) * | 1979-06-08 | 1980-12-20 | Toshiba Corp | Solid-state pickup unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58209271A (ja) | 1983-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4602289A (en) | Solid state image pick-up device | |
| US4336556A (en) | Solid-state image pick-up device | |
| JPS634751B2 (ja) | ||
| EP1564813A2 (en) | Solid state imaging device with increased vertical resolution in interlace scanning method | |
| JPH035673B2 (ja) | ||
| JPH05276448A (ja) | 電荷転送方法及び電荷転送装置並びにこれを用いた固体撮像装置 | |
| JPH045308B2 (ja) | ||
| US20060164532A1 (en) | Solid state imaging apparatus and driving method for the solid stateimaging apparatus | |
| JPS6210469B2 (ja) | ||
| JP3277974B2 (ja) | 固体撮像素子 | |
| JPH0137910B2 (ja) | ||
| JPH0360226B2 (ja) | ||
| JP4303950B2 (ja) | 電荷転送素子の駆動方法及び固体撮像素子の駆動方法 | |
| JPH0767153B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2000197066A (ja) | 固体撮像素子、その信号処理方法およびカメラシステム | |
| JPS59154882A (ja) | 固体撮像装置 | |
| JP2500438B2 (ja) | 固体撮像素子とその駆動方法 | |
| JP3713863B2 (ja) | 固体撮像素子 | |
| JP2666398B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JPH0472762A (ja) | 固体撮像素子 | |
| JP2871741B2 (ja) | 固体撮像装置の駆動方法 | |
| JPH0473347B2 (ja) | ||
| JPH06268923A (ja) | 固体撮像装置の駆動方法 | |
| JPH0433143B2 (ja) | ||
| JPH03102984A (ja) | 固体撮像装置 |