JPH02290074A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH02290074A JPH02290074A JP1314291A JP31429189A JPH02290074A JP H02290074 A JPH02290074 A JP H02290074A JP 1314291 A JP1314291 A JP 1314291A JP 31429189 A JP31429189 A JP 31429189A JP H02290074 A JPH02290074 A JP H02290074A
- Authority
- JP
- Japan
- Prior art keywords
- registers
- horizontal
- register
- horizontal register
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 claims abstract description 29
- 239000007787 solid Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 238000003384 imaging method Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 101100166427 Arabidopsis thaliana CCD4 gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は並列された複数の水平レジスタによって信号電
荷が転送される固体撮像素子に関する。
荷が転送される固体撮像素子に関する。
本発明は、並列された複数の水平レジスタによって信号
電荷が転送される固体撮像素子において、〔従来の技術
〕 インターライン転送（ＩＴ）型やフレームインターライ
ン転送（ＦＩＴ）型等のＣＣＤでは、水平レジスタの読
み出し周波数を低減するために、複数の水平レジスクに
よって読み出しを行う構成のものが知られている（例え
ば特開昭５９−１３３６９号公報参照）。
電荷が転送される固体撮像素子において、〔従来の技術
〕 インターライン転送（ＩＴ）型やフレームインターライ
ン転送（ＦＩＴ）型等のＣＣＤでは、水平レジスタの読
み出し周波数を低減するために、複数の水平レジスクに
よって読み出しを行う構成のものが知られている（例え
ば特開昭５９−１３３６９号公報参照）。
第５図は、２木の水平レジスタにより信号の読み出しを
行う２線読み出しのＦＩＴ型ＣＣＤＯ例であり、イメー
ジ部１０１で光電変換された信号電荷がストレージ部１
０２を介して第１水平レジスタ１０３及び第２水平レジ
スタ１０４に転送される。そのス１〜レージ部１０２は
、複数の垂直レジスタより構成され、各垂直レジスタの
信号電荷は、１つ置きの垂直レジスタ旬に第１水平レジ
スタ１０３及び第２水平レジスタ１０４に振り分けられ
る。この時、イメージ部より遠い側に配される第２水平
レジスタ１０４へは、第１水平レジスタ１０３を介して
信号電荷が転送される。
行う２線読み出しのＦＩＴ型ＣＣＤＯ例であり、イメー
ジ部１０１で光電変換された信号電荷がストレージ部１
０２を介して第１水平レジスタ１０３及び第２水平レジ
スタ１０４に転送される。そのス１〜レージ部１０２は
、複数の垂直レジスタより構成され、各垂直レジスタの
信号電荷は、１つ置きの垂直レジスタ旬に第１水平レジ
スタ１０３及び第２水平レジスタ１０４に振り分けられ
る。この時、イメージ部より遠い側に配される第２水平
レジスタ１０４へは、第１水平レジスタ１０３を介して
信号電荷が転送される。
［発明が解決しようとする課題〕
ところが、上述の如き構成の固体撮像素子では、水平レ
ジスタ同士での転送効率が良くならないという課題があ
る。
ジスタ同士での転送効率が良くならないという課題があ
る。
すなわち、各水平レジスタ１０３．１０４の転送電極は
、水平方向（Ｈ方向）の転送を考慮して、その水平方向
には所要のピンチで配設される。しかし、その水平レジ
スタの転送電極の垂直方向の長さは、水平方向に比べて
長いものとなり、第６図に示すようにＶ方向の電極１０
５の長さｌ＋が長くなれば、それだけ■方向でポテンシ
ャルの変化が少ないものとなる。その結果、ポテンシャ
ルの平坦な部分が生じて、■方向に行われる第１水平レ
ジスタ１０３から第２水平レジスタ１０４への電荷の転
送効率が低下する。
、水平方向（Ｈ方向）の転送を考慮して、その水平方向
には所要のピンチで配設される。しかし、その水平レジ
スタの転送電極の垂直方向の長さは、水平方向に比べて
長いものとなり、第６図に示すようにＶ方向の電極１０
５の長さｌ＋が長くなれば、それだけ■方向でポテンシ
ャルの変化が少ないものとなる。その結果、ポテンシャ
ルの平坦な部分が生じて、■方向に行われる第１水平レ
ジスタ１０３から第２水平レジスタ１０４への電荷の転
送効率が低下する。
このような問題を解決するために、水平レシスタの転送
電極のＶ方向に、イオン注入等により細かいポテンシャ
ルの段差を形成することも可能であるが、それだけフォ
［・レジスｌ・等の形成を必要とする製造工程が大幅に
増大ずることになる。
電極のＶ方向に、イオン注入等により細かいポテンシャ
ルの段差を形成することも可能であるが、それだけフォ
［・レジスｌ・等の形成を必要とする製造工程が大幅に
増大ずることになる。
そこで、本発明は上述の技術的な課題に鑑み、水平レジ
スタにおける他の水平レジスタへの転送効率を向上させ
るような固体撮像素子の提供を目的とする。
スタにおける他の水平レジスタへの転送効率を向上させ
るような固体撮像素子の提供を目的とする。
上述の目的を達成するため、本発明の固体撮像素子は、
並列された複数の水平レジスタを有し、或る水平レシス
タから他の水平レジスタに対して電荷の転送が行われる
。そして、本発明の固体撮像素子では、他の水平レジス
タへ電荷を転送できる水平レジスタのストレージ部のイ
メージ部側の幅は、該他の水平レジスタ側の幅より狭く
されることを特徴とする。
並列された複数の水平レジスタを有し、或る水平レシス
タから他の水平レジスタに対して電荷の転送が行われる
。そして、本発明の固体撮像素子では、他の水平レジス
タへ電荷を転送できる水平レジスタのストレージ部のイ
メージ部側の幅は、該他の水平レジスタ側の幅より狭く
されることを特徴とする。
ここで、上記幅とは、或る水平レジスタから他の水平レ
ジスタへの転送を行う場合のチャンネル幅を言う。この
本発明の固体撮像素子には、複数のアレイ状に配される
受光部を設け、受光部からの信号電荷は各列毎に設けら
れる垂直レジスタを介して水平レジスタに転送されるも
のとすることができる。水平レジスタの数は、２以上の
整数であり、各水平レジスタには、ストレージ部とトラ
ンスファ部が水平転送方向に順に交互に形成される。ま
た、固体撮像素子は、一例としてインターライン転送型
やフレームインターライン転送型等のＣＯＤとすること
ができる。
ジスタへの転送を行う場合のチャンネル幅を言う。この
本発明の固体撮像素子には、複数のアレイ状に配される
受光部を設け、受光部からの信号電荷は各列毎に設けら
れる垂直レジスタを介して水平レジスタに転送されるも
のとすることができる。水平レジスタの数は、２以上の
整数であり、各水平レジスタには、ストレージ部とトラ
ンスファ部が水平転送方向に順に交互に形成される。ま
た、固体撮像素子は、一例としてインターライン転送型
やフレームインターライン転送型等のＣＯＤとすること
ができる。
（作用］
成る水平レジスタから化・の水平レジスタへの電荷の転
送は、水平レジスタのストレージ部を介して行われる。
送は、水平レジスタのストレージ部を介して行われる。
そして、ストレージ部の幅を狭くすることで、そのスト
レージ部は隣接するトランスファ部の影響を受け、その
ポテンシャルは浅くなる。また、ストレージ部の幅を広
くすることで、ストレージ部は隣接するトランスファ部
の影響を受け難くなり、そのポテンシャルはスＩ・レー
ジ部の幅の狭い部分よりも深くなる。従って、イメージ
部側のストレージ部の幅を狭くし、且つ他の水平レジス
タ側のストレージ部の幅を広くすることで、そのポテン
シャルはイメージ部側から他の水平レジスタ側に向かっ
て深くなって行くことになり、その電荷の転送効率が改
善されることになる。
レージ部は隣接するトランスファ部の影響を受け、その
ポテンシャルは浅くなる。また、ストレージ部の幅を広
くすることで、ストレージ部は隣接するトランスファ部
の影響を受け難くなり、そのポテンシャルはスＩ・レー
ジ部の幅の狭い部分よりも深くなる。従って、イメージ
部側のストレージ部の幅を狭くし、且つ他の水平レジス
タ側のストレージ部の幅を広くすることで、そのポテン
シャルはイメージ部側から他の水平レジスタ側に向かっ
て深くなって行くことになり、その電荷の転送効率が改
善されることになる。
（実施例〕
本発明の好適な実施例を図面を参照しながら説明する。
本実施例の固体撮像素子は、２本の並列して設けられた
水平レジスタを有するＦＩＴ型のＣＣＤであり、その水
平レジスタのスＩ・レージ部の形状から、電荷の転送効
率を改善する例である。
水平レジスタを有するＦＩＴ型のＣＣＤであり、その水
平レジスタのスＩ・レージ部の形状から、電荷の転送効
率を改善する例である。
ここで水平レジスタについて説明する前に、簡単にＣＣ
Ｄ素子について第４図を参照して説明すると、ＣＣＤ４
１にはアレイ状に受光部５１が配列され、その垂直方
向（第１図の上下方向）の各列毎に第１垂直レジスタ５
２が設けられている。
Ｄ素子について第４図を参照して説明すると、ＣＣＤ４
１にはアレイ状に受光部５１が配列され、その垂直方
向（第１図の上下方向）の各列毎に第１垂直レジスタ５
２が設けられている。
そして、これら受光部５１と第１垂直レジスタ５２を有
したイメージ部（撮像部）５３が構成される。この第１
垂直レジスタ５２の端部には、第２垂直レジスク５５が
連続し、この第２垂直レジスタ５５がＦＩＴ型ＣＣＤの
ストレージ部（蓄積部）５４として機能する。そして、
第２垂直レジスタ５５の第１垂直レジスタ５２と反対側
の端部には、転送ゲート５６を挾んで第１水平レジスタ
５７が配設される。この第１水平レジスタ５７は、水平
方向（第１図の左右方向）に電荷を転送すると共に、他
の水平レジスタへの電荷の転送路としても機能する。そ
して、後ｊセするように垂直方向での水平レジスタ内の
ストレージ部の幅が、イメージ部側と第２水平レジスタ
側で変化しており、当該第１水平レジスタ５７での垂直
方向の電荷の転送は、その効率が改善されたものとなる
。この第１水平レジスタ５７のさらに垂直方向には、第
２水平レジスタ５９が転送ゲート５８を間に挟んで並列
して設けられる。この第２水平レジスタ５９も第１水平
レジスタ５７と同様に水平方向に電荷を転送し、その転
送される電荷は第１水平レジスタ５７のストレージ部を
介して転送されたものである。
したイメージ部（撮像部）５３が構成される。この第１
垂直レジスタ５２の端部には、第２垂直レジスク５５が
連続し、この第２垂直レジスタ５５がＦＩＴ型ＣＣＤの
ストレージ部（蓄積部）５４として機能する。そして、
第２垂直レジスタ５５の第１垂直レジスタ５２と反対側
の端部には、転送ゲート５６を挾んで第１水平レジスタ
５７が配設される。この第１水平レジスタ５７は、水平
方向（第１図の左右方向）に電荷を転送すると共に、他
の水平レジスタへの電荷の転送路としても機能する。そ
して、後ｊセするように垂直方向での水平レジスタ内の
ストレージ部の幅が、イメージ部側と第２水平レジスタ
側で変化しており、当該第１水平レジスタ５７での垂直
方向の電荷の転送は、その効率が改善されたものとなる
。この第１水平レジスタ５７のさらに垂直方向には、第
２水平レジスタ５９が転送ゲート５８を間に挟んで並列
して設けられる。この第２水平レジスタ５９も第１水平
レジスタ５７と同様に水平方向に電荷を転送し、その転
送される電荷は第１水平レジスタ５７のストレージ部を
介して転送されたものである。
次に、第１図を参照しながら、第１及び第２水平レジス
タについて更に詳しく説明する。
タについて更に詳しく説明する。
第１図において、第１水平レジスタ１と第２水平レジス
タ２がそれぞれ第２及び第３層目のポリシリコン層から
なる転送電極を有して並列して形成される。そして、第
１層目のポリシリコン層により、転送ゲート１３．１４
が形成される。転送ゲート１３は、第２垂直レジスクと
第１水平レシスタ１との間に設けられるゲートであって
、所要の幅を有し図中Ｆ１方向を長手方向として形成さ
れる。転送ゲート１４は、第１水平レジスタ１と第２水
平レジスタ２の間に形成されて、所要の幅で同しく図中
Ｈ方向を長手方向として形成される。
タ２がそれぞれ第２及び第３層目のポリシリコン層から
なる転送電極を有して並列して形成される。そして、第
１層目のポリシリコン層により、転送ゲート１３．１４
が形成される。転送ゲート１３は、第２垂直レジスクと
第１水平レシスタ１との間に設けられるゲートであって
、所要の幅を有し図中Ｆ１方向を長手方向として形成さ
れる。転送ゲート１４は、第１水平レジスタ１と第２水
平レジスタ２の間に形成されて、所要の幅で同しく図中
Ｈ方向を長手方向として形成される。
これら転送ゲーｈｌ３，１４は間隔Ｌ１を以て平行に形
成されている。その転送ゲート１４の下部には、選択的
に不純物が導入されて図中斜線領域で示すチャンネルス
トソバー領域１５が形成される。そのチャンネルストッ
パー領域１５は、１つ置きの第１水平レジスク１のスト
レージ部の端部に設けられ、そのポテンシャルバリアに
より第２水平レジスタ２との間を非導通とさせるように
形成される。このため転送ゲート１４の下部でチャンネ
ルストッパー領域ｌ５が形成されない領域がチャンネル
領域１６として機能し、そのチャンネル領域１６を介し
て第１水平レジスタ１から第２水平レジスタ２への電荷
の転送が行われる。
成されている。その転送ゲート１４の下部には、選択的
に不純物が導入されて図中斜線領域で示すチャンネルス
トソバー領域１５が形成される。そのチャンネルストッ
パー領域１５は、１つ置きの第１水平レジスク１のスト
レージ部の端部に設けられ、そのポテンシャルバリアに
より第２水平レジスタ２との間を非導通とさせるように
形成される。このため転送ゲート１４の下部でチャンネ
ルストッパー領域ｌ５が形成されない領域がチャンネル
領域１６として機能し、そのチャンネル領域１６を介し
て第１水平レジスタ１から第２水平レジスタ２への電荷
の転送が行われる。
第２層目のポリシリコン層は、第１水平レジスタ１及び
第２水平レジスタ２においてそれぞれストレージ部に対
応した転送電極１１となる。この転送電極１１は、寸法
Ｗ。をピッチとして複数のパターンに形成され、転送ゲ
ート１３の上部から第１水平レジスタ１を横断して転送
ゲート１４上に延在され、さらに第２水平レジスタ２ま
で当該第２水平レジスタ２の転送電極として機能するよ
うに延在される。この転送電極１１の形状は、図中Ｖ方
向を長手方向として形成されている。そして特に、第１
水平レジスタ１における転送電極１１の形状は、電荷の
転送方向であるＩ１方向で対向する辺のうち一方の辺２
３は略直線状のものであり、他方の辺２４は曲げられて
おり、当該転送電極１１は、そのイメージ部側２１の幅
Ｗ＋が第２水平レジスタ側２２の幅Ｗ２よりも狭く形成
されている。この転送電極１１の形状はス１・レージ部
の形状に対応することから、ストレージ部のイメージ部
側の幅ｗ．は、第２水平レジスタ側の幅Ｗ２よりも狭く
なることになる。なお、転送電極１１の下部は第２水平
レジスタ２においてもス１・レージ部として機能する。
第２水平レジスタ２においてそれぞれストレージ部に対
応した転送電極１１となる。この転送電極１１は、寸法
Ｗ。をピッチとして複数のパターンに形成され、転送ゲ
ート１３の上部から第１水平レジスタ１を横断して転送
ゲート１４上に延在され、さらに第２水平レジスタ２ま
で当該第２水平レジスタ２の転送電極として機能するよ
うに延在される。この転送電極１１の形状は、図中Ｖ方
向を長手方向として形成されている。そして特に、第１
水平レジスタ１における転送電極１１の形状は、電荷の
転送方向であるＩ１方向で対向する辺のうち一方の辺２
３は略直線状のものであり、他方の辺２４は曲げられて
おり、当該転送電極１１は、そのイメージ部側２１の幅
Ｗ＋が第２水平レジスタ側２２の幅Ｗ２よりも狭く形成
されている。この転送電極１１の形状はス１・レージ部
の形状に対応することから、ストレージ部のイメージ部
側の幅ｗ．は、第２水平レジスタ側の幅Ｗ２よりも狭く
なることになる。なお、転送電極１１の下部は第２水平
レジスタ２においてもス１・レージ部として機能する。
第２図及び第３図は、第１水平レジスタ１のストレージ
部のポテンシャルの状態を示している。
部のポテンシャルの状態を示している。
第２図は第１図の■一■線断面に沿ったものであり、ス
トレージ部のイメージ部側のポテンシャルを示した図で
ある。また、第３図は第１図の■■線断面に沿ったもの
であり、ストレージ部の第２水平レシスタ側のポテンシ
ャルを示した図である。第２図に示すように、そのスト
レージ部の幅が幅Ｗ，と狭い場合には、隣接する領域の
ポテンシャルの影響を受けてそのポテンシャルの深さΦ
が浅《なる。また、第３図に示すように、そのストレー
ジ部の幅が幅Ｗ２と広くなった時には、ポテンシャルの
深さΦ２は深くなる。従って、第１図において、転送電
極１１のイメージ中部側２１から第２水平レジスタ２２
側に行く程ポテンシャルの深さが深くなり、信号電荷を
容易に第２水平レジスタ２に導くことが可能となる。
トレージ部のイメージ部側のポテンシャルを示した図で
ある。また、第３図は第１図の■■線断面に沿ったもの
であり、ストレージ部の第２水平レシスタ側のポテンシ
ャルを示した図である。第２図に示すように、そのスト
レージ部の幅が幅Ｗ，と狭い場合には、隣接する領域の
ポテンシャルの影響を受けてそのポテンシャルの深さΦ
が浅《なる。また、第３図に示すように、そのストレー
ジ部の幅が幅Ｗ２と広くなった時には、ポテンシャルの
深さΦ２は深くなる。従って、第１図において、転送電
極１１のイメージ中部側２１から第２水平レジスタ２２
側に行く程ポテンシャルの深さが深くなり、信号電荷を
容易に第２水平レジスタ２に導くことが可能となる。
第３層目のポリシリコン層は、第１水平レジスタ１及び
第２水平レジスタ２で、レジスタ内のトランスファ部に
対応した転送電極１２となる。この転送電極１２は、第
１水平レジスタ１で第２水平レジスタ側２２が拡がるパ
ターンである転送電極１１に隣接して形成され、転居電
極１２の端部では転送電極１１上にオーバーラップする
。この転送電極１２も転送電極１ｌと同様に、転送ゲー
ト１３の上部から第１水平レジスタ１を横断して転送ゲ
ート１４上に延在され、さらに第２水平レジスタ２まで
転送電極として機能するように延在される。そして、転
送電極Ｉ２は、各水平レジスタ１，２では転送電極１１
の間で１・ランスファ部として機能する。
第２水平レジスタ２で、レジスタ内のトランスファ部に
対応した転送電極１２となる。この転送電極１２は、第
１水平レジスタ１で第２水平レジスタ側２２が拡がるパ
ターンである転送電極１１に隣接して形成され、転居電
極１２の端部では転送電極１１上にオーバーラップする
。この転送電極１２も転送電極１ｌと同様に、転送ゲー
ト１３の上部から第１水平レジスタ１を横断して転送ゲ
ート１４上に延在され、さらに第２水平レジスタ２まで
転送電極として機能するように延在される。そして、転
送電極Ｉ２は、各水平レジスタ１，２では転送電極１１
の間で１・ランスファ部として機能する。
なお、第１図中、眉間絶縁膜等は図示を省略している。
このような構造の第１水平レジスタ１を有する本実施例
のＣＣＤは、第１図に矢印で示す転送路Ｅ０を以て電荷
が転送される。すなわち、チャンネルストッパー領域ｌ
５により電荷の転送が阻まれない第１水平レジスタ１に
かかる電荷が、転送ゲート１４の制御に従って第２水平
レジスタ２まで転送される。この時、転送路Ｅ。では、
第２図及び第３図に示したように、第２水平レジスタ側
２２に近づくに従って、そのポテンシャルが深くなり、
そのために効率の良い電荷の転送が行われることになる
。そして、２木の水平レジスタ１，２によって読み出し
周波数の低減された水平方向の電荷の転送が実現される
ことになる。また、このＣＣＤの製造工程については、
単純にマスクの変更のみで良いため、何ら工程を増加さ
せるものではない。
のＣＣＤは、第１図に矢印で示す転送路Ｅ０を以て電荷
が転送される。すなわち、チャンネルストッパー領域ｌ
５により電荷の転送が阻まれない第１水平レジスタ１に
かかる電荷が、転送ゲート１４の制御に従って第２水平
レジスタ２まで転送される。この時、転送路Ｅ。では、
第２図及び第３図に示したように、第２水平レジスタ側
２２に近づくに従って、そのポテンシャルが深くなり、
そのために効率の良い電荷の転送が行われることになる
。そして、２木の水平レジスタ１，２によって読み出し
周波数の低減された水平方向の電荷の転送が実現される
ことになる。また、このＣＣＤの製造工程については、
単純にマスクの変更のみで良いため、何ら工程を増加さ
せるものではない。
次に、再び第４図を参照しながら、ＣＣＤ４ １の出力
の位相を同時化しないで出力する例についても説明する
。
の位相を同時化しないで出力する例についても説明する
。
２木の水平レジスタを有するＣＣＤでは、一方の水平レ
ジスタの信号の位相を他方に対して１８０度ずらせる例
が知られるが、本実施例のＣＣＤ４１では、同じ位相の
信号で出力を行う。すなわち、ＣＣＤ４ １の出力部６
０．６０から出力される信号は、半ビットの同時化処理
をしないで同じ位相とされる。出力部６０．６０からの
信号は、相関二重サンプリング回路（ＣＤＳ）４２．４
３で相関処理され、Ａ／Ｄ変換器４４でアナログからデ
ィジタルに変換される。このように同時化処理をしない
まま出力を行った時では、相関二重サンプリング回路４
２．４３のクロツクＣＬＩ は共通で良く、Ａ／Ｄ変換
器４４に供給するクロックＣ Ｌ ｚについても同様で
ある。このためパルス信号のカンプリングの問題を抑え
ることや、多数のクロソク発生の負担を軽減させること
ができる。
ジスタの信号の位相を他方に対して１８０度ずらせる例
が知られるが、本実施例のＣＣＤ４１では、同じ位相の
信号で出力を行う。すなわち、ＣＣＤ４ １の出力部６
０．６０から出力される信号は、半ビットの同時化処理
をしないで同じ位相とされる。出力部６０．６０からの
信号は、相関二重サンプリング回路（ＣＤＳ）４２．４
３で相関処理され、Ａ／Ｄ変換器４４でアナログからデ
ィジタルに変換される。このように同時化処理をしない
まま出力を行った時では、相関二重サンプリング回路４
２．４３のクロツクＣＬＩ は共通で良く、Ａ／Ｄ変換
器４４に供給するクロックＣ Ｌ ｚについても同様で
ある。このためパルス信号のカンプリングの問題を抑え
ることや、多数のクロソク発生の負担を軽減させること
ができる。
そして、Ａ／Ｄ変換器４４の次に、フレームメモリ４５
を用い、そのフレームメモリ４５に供給するクロツクＣ
Ｌ．，ＣＬ４を利用して同時化処理を行うことができる
。このためにフレームメモリ４５の前まで、低速な信号
を扱うことができることになり、パルスの単純化やコス
ト低減を図ることが可能となる。
を用い、そのフレームメモリ４５に供給するクロツクＣ
Ｌ．，ＣＬ４を利用して同時化処理を行うことができる
。このためにフレームメモリ４５の前まで、低速な信号
を扱うことができることになり、パルスの単純化やコス
ト低減を図ることが可能となる。
なお、本発明の固体撮像素子は、このような同時化処理
を行わずに出力するＣＣＤに限定されず、一方の水平レ
ジスタに半ビット分の同時化処理を行うようなＣＣＤと
することも可能である。また、固体撮像素子は、ＦＩＴ
型に限定されず、Ｉ Ｔ型の構造であっても良い。また
、実施例では２木の水平レジスタを用いるＣＣＤについ
て説明したが、３本以上の水平レジスタについても同様
に他の水平レジスタへの転送を行う水平レジスタについ
て、イメージ部側を狭く且つ他の水平レジスタ側を広く
するようなス１・レージ部の平面形状にすれば良い。
を行わずに出力するＣＣＤに限定されず、一方の水平レ
ジスタに半ビット分の同時化処理を行うようなＣＣＤと
することも可能である。また、固体撮像素子は、ＦＩＴ
型に限定されず、Ｉ Ｔ型の構造であっても良い。また
、実施例では２木の水平レジスタを用いるＣＣＤについ
て説明したが、３本以上の水平レジスタについても同様
に他の水平レジスタへの転送を行う水平レジスタについ
て、イメージ部側を狭く且つ他の水平レジスタ側を広く
するようなス１・レージ部の平面形状にすれば良い。
〔発明の効果］
本発明の固体撮像素子は、上述のように他の水平レジス
タへの電荷の転送を行うことのできる水平レジスタの幅
が、イメージ部側で狭く．他の水平レジスタ側で広い。
タへの電荷の転送を行うことのできる水平レジスタの幅
が、イメージ部側で狭く．他の水平レジスタ側で広い。
このため、他の水平レジスタ側のポテンシャルを深くす
ることができ、他の水平レジスタ側に向かって深くなる
ポテンシャルの傾斜を得ることができることになる。従
って、水平レジスタ間の電荷の転送効率が改善させるこ
とになり、しかも製造する工程の増加は必要とされない
。
ることができ、他の水平レジスタ側に向かって深くなる
ポテンシャルの傾斜を得ることができることになる。従
って、水平レジスタ間の電荷の転送効率が改善させるこ
とになり、しかも製造する工程の増加は必要とされない
。
第１図は本発明の固体撮イ３毅子の一例の要部平面図、
第２図は第１図の■一■線に沿ったポテンシャルの状態
を示す模式図、第３図は第１図の■■線に沿ったポテン
シャルの状態を示す模式図、第４図は上記一例の全体構
成を説明するためのブロック図、第５図は一般的な２線
読み出しのＣＣＤを説明ずるための模式図、第６図は従
来の素子の水平レジスタにおける問題点を説明するため
の模式図である。 １・・・第１水平レジスタ ２・・・第２水平レジスタ １１．１２・・・転送電極 １３．１４・・・転送ゲート ｗ．・・・イメージ部側の幅 ｗ２・・・第２水平レジスタ側の幅
第２図は第１図の■一■線に沿ったポテンシャルの状態
を示す模式図、第３図は第１図の■■線に沿ったポテン
シャルの状態を示す模式図、第４図は上記一例の全体構
成を説明するためのブロック図、第５図は一般的な２線
読み出しのＣＣＤを説明ずるための模式図、第６図は従
来の素子の水平レジスタにおける問題点を説明するため
の模式図である。 １・・・第１水平レジスタ ２・・・第２水平レジスタ １１．１２・・・転送電極 １３．１４・・・転送ゲート ｗ．・・・イメージ部側の幅 ｗ２・・・第２水平レジスタ側の幅
Claims (1)
- 並列された複数の水平レジスタを有し、他の水平レジス
タへ電荷を転送できる水平レジスタのストレージ部のイ
メージ部側の幅が該他の水平レジスタ側の幅より狭くさ
れたことを特徴とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1314291A JP2969702B2 (ja) | 1989-02-14 | 1989-12-05 | 固体撮像素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-34569 | 1989-02-14 | ||
| JP3456989 | 1989-02-14 | ||
| JP1314291A JP2969702B2 (ja) | 1989-02-14 | 1989-12-05 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02290074A true JPH02290074A (ja) | 1990-11-29 |
| JP2969702B2 JP2969702B2 (ja) | 1999-11-02 |
Family
ID=12417958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1314291A Expired - Fee Related JP2969702B2 (ja) | 1989-02-14 | 1989-12-05 | 固体撮像素子 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0383519B1 (ja) |
| JP (1) | JP2969702B2 (ja) |
| DE (1) | DE69027230T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288373A (ja) * | 2007-05-17 | 2008-11-27 | Iwate Toshiba Electronics Co Ltd | 固体撮像装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2949861B2 (ja) * | 1991-01-18 | 1999-09-20 | 日本電気株式会社 | Ｃｃｄリニアイメージセンサ |
| JP3271200B2 (ja) * | 1992-09-22 | 2002-04-02 | ソニー株式会社 | 固体撮像装置およびその駆動方法 |
| EP0692146B1 (en) * | 1994-01-31 | 1999-12-15 | Scientific Imaging Technologies, Inc. | Charge-coupled device array for spectroscopic detection |
| JPH0897397A (ja) * | 1994-09-27 | 1996-04-12 | Sony Corp | 固体撮像装置 |
| JP6925206B2 (ja) | 2017-09-04 | 2021-08-25 | 浜松ホトニクス株式会社 | 固体撮像装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2022920B (en) * | 1978-06-02 | 1983-02-23 | Sony Corp | Electric charge transfer devices |
| JPS5913369A (ja) * | 1982-07-13 | 1984-01-24 | Sony Corp | 固体撮像素子 |
| JPS6233399A (ja) * | 1985-08-05 | 1987-02-13 | Hitachi Ltd | Ｃｃｄ遅延線 |
| JPH07120772B2 (ja) * | 1986-01-10 | 1995-12-20 | 富士写真フイルム株式会社 | 固体撮像素子 |
-
1989
- 1989-12-05 JP JP1314291A patent/JP2969702B2/ja not_active Expired - Fee Related
-
1990
- 1990-02-12 EP EP90301466A patent/EP0383519B1/en not_active Expired - Lifetime
- 1990-02-12 DE DE69027230T patent/DE69027230T2/de not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288373A (ja) * | 2007-05-17 | 2008-11-27 | Iwate Toshiba Electronics Co Ltd | 固体撮像装置 |
| JP4724151B2 (ja) * | 2007-05-17 | 2011-07-13 | 岩手東芝エレクトロニクス株式会社 | 固体撮像装置 |
| US8004589B2 (en) | 2007-05-17 | 2011-08-23 | Kabushiki Kaisha Toshiba | Solid state imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2969702B2 (ja) | 1999-11-02 |
| EP0383519A3 (en) | 1991-05-29 |
| DE69027230D1 (de) | 1996-07-11 |
| EP0383519B1 (en) | 1996-06-05 |
| DE69027230T2 (de) | 1996-11-28 |
| EP0383519A2 (en) | 1990-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336556A (en) | Solid-state image pick-up device | |
| JP2739586B2 (ja) | カラー固体撮像デバイス | |
| US4518978A (en) | Solid state image sensor | |
| JP3360512B2 (ja) | 固体撮像素子およびその読み出し方法 | |
| JPS6141478B2 (ja) | ||
| JPH02290074A (ja) | 固体撮像素子 | |
| JPH11205532A (ja) | 固体撮像装置 | |
| JPH05283666A (ja) | 固体撮像素子 | |
| US5182622A (en) | Charge coupled device imager having multichannel readout structure | |
| JP2628622B2 (ja) | 電荷結合イメージセンサ装置 | |
| JPH03114236A (ja) | 電荷転送装置 | |
| JPS5968970A (ja) | 固体撮像素子の駆動方法 | |
| JPH045308B2 (ja) | ||
| JPS593067B2 (ja) | コタイサツゾウタイ | |
| JPH0436469B2 (ja) | ||
| JP3008629B2 (ja) | 固体撮像素子 | |
| JPH03102984A (ja) | 固体撮像装置 | |
| KR100339432B1 (ko) | 고체 촬상 소자 | |
| JPS59221177A (ja) | 電荷転送装置 | |
| JPH02304939A (ja) | 電荷転送素子 | |
| JPS59221176A (ja) | 電荷転送装置 | |
| JPS59205756A (ja) | 固体撮像素子 | |
| JP2000078480A5 (ja) | ||
| JPS61288465A (ja) | 固体撮像装置 | |
| JPH01215062A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |