JP2010287610A - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010287610A JP2010287610A JP2009138153A JP2009138153A JP2010287610A JP 2010287610 A JP2010287610 A JP 2010287610A JP 2009138153 A JP2009138153 A JP 2009138153A JP 2009138153 A JP2009138153 A JP 2009138153A JP 2010287610 A JP2010287610 A JP 2010287610A
- Authority
- JP
- Japan
- Prior art keywords
- surface layer
- conductivity type
- imaging device
- state imaging
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000007787 solid Substances 0.000 title abstract 2
- 239000002344 surface layer Substances 0.000 claims abstract description 153
- 238000012546 transfer Methods 0.000 claims abstract description 126
- 239000012535 impurity Substances 0.000 claims abstract description 114
- 239000010410 layer Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 31
- 238000003860 storage Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000009825 accumulation Methods 0.000 abstract description 2
- 230000005641 tunneling Effects 0.000 description 16
- 238000002955 isolation Methods 0.000 description 10
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 238000002360 preparation method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
Abstract
【課題】暗電流および白キズの発生をともに抑制することができる固体撮像装置とその製造方法を提供する。
【解決手段】フォトダイオード１０１は、ｎ型の電荷蓄積層１１５と、ｐ型の表面層１１６とが、ｐ型ウェル領域１１２の厚み方向の内側から表面側に向けて順に積層された構成を有する。転送トランジスタは、その転送ゲート電極１２０が、フォトダイオード１０１における表面層１１６の一部と重なりを以って、ｐ型ウェル領域１１２の表面上にゲート絶縁膜１１９を介した状態で形成されている。表面層１１６は、Ｘ軸方向において、転送ゲート電極１２０と重なる部分を含み形成された第１表面層１１８と、転送ゲート電極１２０と重なりを有さず、且つ、第１表面層１１８に隣接する第２表面層１１７とを含んでなり、第２表面層１１７におけるｐ型の不純物濃度が、第１表面層１１８におけるｐ型の不純物濃度よりも高い。
【選択図】図３
【解決手段】フォトダイオード１０１は、ｎ型の電荷蓄積層１１５と、ｐ型の表面層１１６とが、ｐ型ウェル領域１１２の厚み方向の内側から表面側に向けて順に積層された構成を有する。転送トランジスタは、その転送ゲート電極１２０が、フォトダイオード１０１における表面層１１６の一部と重なりを以って、ｐ型ウェル領域１１２の表面上にゲート絶縁膜１１９を介した状態で形成されている。表面層１１６は、Ｘ軸方向において、転送ゲート電極１２０と重なる部分を含み形成された第１表面層１１８と、転送ゲート電極１２０と重なりを有さず、且つ、第１表面層１１８に隣接する第２表面層１１７とを含んでなり、第２表面層１１７におけるｐ型の不純物濃度が、第１表面層１１８におけるｐ型の不純物濃度よりも高い。
【選択図】図３
Description
本発明は、固体撮像装置およびその製造方法に関し、特に、フォトダイオードにおける表面層の構成に関する。
ディジタルカメラなどに用いられている固体撮像装置には、大きくＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型固体撮像装置とＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型固体撮像装置の２種類に分けられる。ＭＯＳ型固体撮像装置は、フォトダイオードで光電変換により生成された電荷信号を各単位画素内で増幅して出力するため、ＣＣＤ型固体撮像装置に比べて高感度であるという優位性を備えている。従来技術に係るＭＯＳ型固体撮像装置（以下では、単に「固体撮像装置」と記載する。）の構成について、図１０を用い説明する。
図１０（ａ）に示すように、固体撮像装置における単位画素９０は、フォトダイオード９０１と、４つのトランジスタ（転送トランジスタ９０２、リセットトランジスタ９０３、増幅トランジスタ９０４、選択トランジスタ９０５）とを有し構成されている。転送トランジスタ９０２のドレインがフローティングディフュージョン（以下では、「ＦＤ」と記載する。）９０６である。なお、図示を省略しているが、固体撮像装置では、複数の単位画素９０が配列されてなる感光領域の周囲に、垂直および水平のシフトレジスタと、パルス発生回路とが形成されている。
図１０（ｂ）は、単位画素９０におけるフォトダイオード９０１と転送トランジスタ９０２とを示す。図１０（ｂ）に示すように、半導体基板９１０は、ｎ型の基板ベース９１１の上にｐ型のウェル領域９１２が形成されてなる。そして、単位画素９０は、ウェル領域９１２の表面部分に形成された素子分離９１３，９１４により区分された領域に各々形成されている。領域９０ａでは、ウェル領域９１２の表面側から、ｐ型不純物を含む表面層９１６と、ｎ型不純物を含む電荷蓄積層９１５との組み合わせによりフォトダイオード９０１が構成されている。
領域９０ｂでは、ウェル領域９１２の表面上であって、フォトダイオード９０１の電荷蓄積層９１５に重なりを有するように、ゲート絶縁膜９１９および転送ゲート電極９２０が積層形成されている。フォトダイオード９０１の電荷蓄積層９１５が、転送トランジスタ９０２のソースであり、転送トランジスタ９０２のドレイン（ＦＤ９０６）は、転送ゲート電極９２０に隣接するＦＤ低濃度ｎ型不純物領域９２１と、これに電気的に接続されたＦＤ高濃度ｎ型不純物領域９２３とから構成されている。
フォトダイオード９０１上は、被覆膜９２４により覆われており、転送ゲート電極９２０の側面は、サイドウォール９２２により覆われている。
固体撮像装置の駆動においては、ｐｎ接合により構成されたフォトダイオード９０１において光電変換により信号電荷が生成され、フォトダイオード９０１におけるｐｎ接合に蓄積された信号電荷（電子）が、転送トランジスタ９０２がＯＮ状態とされることにより、ＦＤ９０６へと転送される。転送された信号電荷は、増幅トランジスタ９０４により増幅され、選択トランジスタ９０５を介して出力される。
固体撮像装置の駆動においては、ｐｎ接合により構成されたフォトダイオード９０１において光電変換により信号電荷が生成され、フォトダイオード９０１におけるｐｎ接合に蓄積された信号電荷（電子）が、転送トランジスタ９０２がＯＮ状態とされることにより、ＦＤ９０６へと転送される。転送された信号電荷は、増幅トランジスタ９０４により増幅され、選択トランジスタ９０５を介して出力される。
ここで、フォトダイオード９０１の表面層９１６の形成においては、転送ゲート電極９２０をマスクとし、ｐ型不純物が注入される（例えば、特許文献１を参照）。そして、表面層９１６の形成のために注入されるｐ型不純物は、比較的、高濃度で行われる。これは、低濃度で表面層９１６を形成した場合には、空乏層が半導体基板９１０の表面に到達し、界面準位の影響を受けやすくなることに起因して、暗電流の増加を招くため、これを抑制するためである。
ところで、図１１（ａ）に示すように、転送ゲート電極９２０をマスクとして高濃度のｐ型不純物を注入してフォトダイオード９０７の表面層９２７を形成する場合には、表面層９２７と転送ゲート電極９２０とが重なりを有する状態となる。このように、高濃度のｐ型不純物の注入による表面層９２７と転送ゲート電極９２０とが重なりを有する場合には、白キズが増加する。白キズの増加は、転送ゲート電極９２０の中央部分（図１１（ａ）のＤ部分）のポテンシャル分布（図１１（ｃ））に比べて、図１１（ｂ）に示すように、転送ゲート電極９２０端（図１１（ａ）のＣ部分）では、ｐ型不純物濃度が高いため、空乏層の幅Ｗが狭くなる。このため、転送ゲート９２０端では、基板表面でのバンド（コンダクションバンド（伝導帯）Ｅｃ、バレンスバンド（価電子帯）Ｅｖ）の曲がりが大きくなることにより、バンド間トンネリングによるリーク電流が発生するためである。そして、バンド間トンネリングによるリーク電流の発生は、ＦＤ９０６の電位を低下させる原因となり、上記のように、白キズの増加につながる。
このような転送ゲート電極９２０端でのバンド間トンネリングによるリーク電流の発生を抑制する目的で、転送ゲート電極９２０をマスクとして高濃度のｐ型不純物を注入する際に、斜め注入を行うことにより、転送ゲート電極９２０端から離れた位置に表面層を形成するという技術が提案されている（例えば、特許文献２を参照）。即ち、図１０（ｂ）に示すように、特許文献２では、転送ゲート電極９２０に対して間隔ｇ３をあけてフォトダイオード９０１の表面層９１６を形成することにより、白キズの発生を抑制しようとすることが提案されている。
しかしながら、上記特許文献２で提案されている技術を用い形成された固体撮像装置では、図１０（ｂ）に示すように、フォトダイオード９０１の表面層９１６と転送ゲート電極９２０とが離れた位置に形成されるので、表面層９１６と転送ゲート電極９２０端との間に電荷蓄積層９１５が表面に表れ、これによりｐｎ接合による空乏層が半導体基板９１０（ウェル領域９１２）の表面に到達し、界面準位の影響を受けることに起因して暗電流が発生し易くなる、という問題がある。なお、上記従来技術に係る固体撮像装置に対し、ｐ型導電型で形成された領域とｎ型導電型で形成された領域とが逆転した場合においても、同様の問題を生じる。
本発明は、上記問題の解決を図るべくなされたものであって、暗電流および白キズの発生をともに抑制することができる固体撮像装置とその製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、次の構成を採用することとした。
本発明に係る固体撮像装置は、第１導電型の不純物を含むウェル領域を備える半導体基板と、半導体基板におけるウェル領域内に形成され、光電変換機能を有するフォトダイオードと、フォトダイオードからの電荷を読み出すための転送トランジスタとを備える。
本発明に係る固体撮像装置では、フォトダイオードが、第２導電型（第１導電型とは反対の導電型）の不純物を含む電荷蓄積層と、第１導電型の不純物を含む表面層とが、ウェル領域の厚み方向内側から表面側に向けて順に積層された構成を有する。また、転送トランジスタは、その転送ゲート電極が、フォトダイオードにおける表面層の一部と重なりを以って、ウェル領域の表面上にゲート絶縁膜を介した状態で形成されている。
本発明に係る固体撮像装置は、第１導電型の不純物を含むウェル領域を備える半導体基板と、半導体基板におけるウェル領域内に形成され、光電変換機能を有するフォトダイオードと、フォトダイオードからの電荷を読み出すための転送トランジスタとを備える。
本発明に係る固体撮像装置では、フォトダイオードが、第２導電型（第１導電型とは反対の導電型）の不純物を含む電荷蓄積層と、第１導電型の不純物を含む表面層とが、ウェル領域の厚み方向内側から表面側に向けて順に積層された構成を有する。また、転送トランジスタは、その転送ゲート電極が、フォトダイオードにおける表面層の一部と重なりを以って、ウェル領域の表面上にゲート絶縁膜を介した状態で形成されている。
上記において、本発明に係る固体撮像装置では、フォトダイオードの表面層が、ウェル領域の表面と平行な方向において、転送ゲート電極と重なる部分を含み形成された第１表面層と、転送ゲート電極と重なりを有さず、且つ、第１表面層に隣接する第２表面層とを含んでなり、第２表面層における第１導電型の不純物の濃度が、第１表面層における第１導電型の不純物の濃度よりも高い、ことを特徴とする。
また、本発明に係る固体撮像装置の製造方法は、次のステップを有することを特徴とする。
（Ｓ１） ウェル領域形成ステップ；半導体基板の一方の表面から第１導電型の不純物を注入してウェル領域を形成する。
（Ｓ２） 電荷蓄積層形成ステップ；ウェル領域内に、第２導電型（第１導電型とは反対の導電型）の不純物を注入して、フォトダイオードの電荷蓄積層を形成する。
（Ｓ１） ウェル領域形成ステップ；半導体基板の一方の表面から第１導電型の不純物を注入してウェル領域を形成する。
（Ｓ２） 電荷蓄積層形成ステップ；ウェル領域内に、第２導電型（第１導電型とは反対の導電型）の不純物を注入して、フォトダイオードの電荷蓄積層を形成する。
（Ｓ３） 転送ゲート電極を形成するステップ；ウェル領域の表面上に、電荷蓄積層に一部重なりを有する状態で、転送トランジスタの転送ゲート電極を形成する。
（Ｓ４） 第１表面層を形成するステップ；電荷蓄積層が形成されたウェル領域の表面から第１導電型の不純物を注入して、転送ゲート電極の下にも一部が回り込む状態でフォトダイオードの第１表面層を形成する。
（Ｓ４） 第１表面層を形成するステップ；電荷蓄積層が形成されたウェル領域の表面から第１導電型の不純物を注入して、転送ゲート電極の下にも一部が回り込む状態でフォトダイオードの第１表面層を形成する。
（Ｓ５） 第２表面層を形成するステップ；電荷蓄積層が形成されたウェル領域の表面から第１導電型の不純物を注入して、転送ゲート電極と重なりを有さず、且つ、第１表面層に隣接する状態に第２表面層を形成する。
そして、本発明に係る固体撮像装置の製造方法では、第２表面層における第１導電型の不純物の濃度を、第１表面層における第１導電型の不純物の濃度よりも高くすることを特徴とする。
そして、本発明に係る固体撮像装置の製造方法では、第２表面層における第１導電型の不純物の濃度を、第１表面層における第１導電型の不純物の濃度よりも高くすることを特徴とする。
また、本発明に係る固体撮像装置およびその製造方法では、フォトダイオードにおいて、第２表面層が第１表面層よりも深く形成されることを特徴とする。
なお、上記において、第１導電型および第２導電型とは、一方がｐ型であり、他方がｎ型である。
なお、上記において、第１導電型および第２導電型とは、一方がｐ型であり、他方がｎ型である。
本発明に係る固体撮像装置では、フォトダイオードにおける表面層を第１表面層と第２表面層とを含む構成とし、第１表面層が転送ゲート電極に重なりを有するとともに、第２表面層が転送ゲート電極に重なりを有さない構成とした。第１表面層および第２表面層は、ともに第１導電型の不純物を含む領域であって、この構成を採用する本発明に係る固体撮像装置では、転送ゲート電極端の近傍に第２導電型の不純物を含むフォトダイオードの電荷蓄積層が半導体基板表面に表れることはなく、このため、空乏層が半導体基板表面（ウェル領域表面）に到達することがない。よって、本発明に係る固体撮像装置では、ｐｎ接合による空乏層が半導体基板表面に表れないので、界面準位の影響による暗電流の発生が抑制される。
また、本発明に係る固体撮像装置では、第１表面層は転送ゲート電極に対してセルフアラインにより形成されるため、暗電流の発生を安定的に抑制することができる。
また、本発明に係る固体撮像装置では、第２表面層における第１導電型の不純物の濃度が、第１表面層における第１導電型の不純物の濃度よりも高い、という特徴を有する。即ち、本発明に係る固体撮像装置では、第１導電型の不純物濃度が高い第２表面層が転送ゲート電極に対して重なりを有さない。このため、本発明に係る固体撮像装置では、転送ゲート電極端における空乏層幅が狭くならず、バンドの曲がりも大きくならないので、バンド間トンネリングによるリーク電流の発生が抑制される。よって、本発明に係る固体撮像装置では、白キズの発生も抑制される。
また、本発明に係る固体撮像装置では、第２表面層における第１導電型の不純物の濃度が、第１表面層における第１導電型の不純物の濃度よりも高い、という特徴を有する。即ち、本発明に係る固体撮像装置では、第１導電型の不純物濃度が高い第２表面層が転送ゲート電極に対して重なりを有さない。このため、本発明に係る固体撮像装置では、転送ゲート電極端における空乏層幅が狭くならず、バンドの曲がりも大きくならないので、バンド間トンネリングによるリーク電流の発生が抑制される。よって、本発明に係る固体撮像装置では、白キズの発生も抑制される。
従って、本発明に係る固体撮像装置では、暗電流および白キズの発生がともに抑制され、回路における高いＳ／Ｎ特性を有する。
また、本発明に係る固体撮像装置の製造方法では、上記本発明に係る固体撮像装置を製造することができる。よって、本発明に係る固体撮像装置の製造方法では、暗電流および白キズの発生がともに抑制され、回路における高いＳ／Ｎ特性を有する固体撮像装置を製造することができる。
また、本発明に係る固体撮像装置の製造方法では、上記本発明に係る固体撮像装置を製造することができる。よって、本発明に係る固体撮像装置の製造方法では、暗電流および白キズの発生がともに抑制され、回路における高いＳ／Ｎ特性を有する固体撮像装置を製造することができる。
なお、図１０（ｂ）に示す従来技術に係る構造の固体撮像装置でも、表面層９１６に隣接する部分に、第１導電型（ｐ型）の不純物濃度が低い領域が形成されることが考えられるが、本発明に係る固体撮像装置の第１表面層の第１導電型の不純物濃度は、前記隣接部分よりも第１導電型の不純物濃度が高い。
本発明に係る固体撮像装置およびその製造方法では、次のようなバリエーションを採用することができる。
本発明に係る固体撮像装置およびその製造方法では、次のようなバリエーションを採用することができる。
上記本発明に係る固体撮像装置およびその製造方法では、フォトダイオードにおける第１表面層の転送ゲート電極との重なり部分での第１導電型の不純物濃度が、１Ｅ１８［／ｃｍ３］以上１Ｅ１９［／ｃｍ３］以下の範囲である、という構成を採用することができる。
また、上記本発明に係る固体撮像装置およびその製造方法では、フォトダイオードにおける第２表面層の第１導電型の不純物最大濃度が、２Ｅ１９［／ｃｍ３］以上である、という構成を採用することができる。
また、上記本発明に係る固体撮像装置およびその製造方法では、フォトダイオードにおける第２表面層の第１導電型の不純物最大濃度が、２Ｅ１９［／ｃｍ３］以上である、という構成を採用することができる。
また、上記本発明に係る固体撮像装置およびその製造方法では、フォトダイオードにおける第２表面層が、転送ゲート電極から５０［ｎｍ］以上離れた状態で形成されている、という構成を採用することができる。
また、上記本発明に係る固体撮像装置およびその製造方法では、フォトダイオードの第２表面層におけるウェル領域の表面からの深さが、第１表面層のそれよりも深い、という構成を採用することができる。
また、上記本発明に係る固体撮像装置およびその製造方法では、フォトダイオードの第２表面層におけるウェル領域の表面からの深さが、第１表面層のそれよりも深い、という構成を採用することができる。
また、本発明に係る固体撮像装置の製造方法では、第２表面層を形成するステップにおいて、第１表面層を形成するステップでの第１導電型の不純物注入に係るドーズ量よりも大きいドーズ量で、第１導電型の不純物を注入する、という構成を採用することができる。
以下では、本発明を実施するための最良の形態について、図面を参酌しながら説明する。なお、以下の各実施の形態は、本発明の構成およびそこから奏される作用・効果を分かり易く説明するために用いる一例であって、本発明は、本質的な特徴部分以外に何ら以下の形態に限定を受けるものではない。
［実施の形態］
１．固体撮像装置１の全体構成
本実施の形態に係る固体撮像装置１の全体構成について、図１を用い説明する。図１に示す固体撮像装置１は、例えば、ディジタルスティルカメラやディジタルムービーカメラなどの画像入力用デバイスとして用いられるＭＯＳ型の装置である。
［実施の形態］
１．固体撮像装置１の全体構成
本実施の形態に係る固体撮像装置１の全体構成について、図１を用い説明する。図１に示す固体撮像装置１は、例えば、ディジタルスティルカメラやディジタルムービーカメラなどの画像入力用デバイスとして用いられるＭＯＳ型の装置である。
図１に示すように、本実施の形態に係る固体撮像装置１は、複数の撮像画素１０からなる感光領域２１と、感光領域２１の周辺に配設され、感光領域２１における各単位画素１０の駆動を実行する周辺回路部から構成されている。周辺回路部には、垂直シフトレジスタ２２、水平シフトレジスタ２３およびパルス発生回路２４が含まれている。
感光領域２１には、複数の単位画素１０が、マトリクス状に二次元配置されており、垂直シフトレジスタ２２、水平シフトレジスタ２３およびパルス発生回路２４が含まれた周辺回路部に接続されている。
感光領域２１には、複数の単位画素１０が、マトリクス状に二次元配置されており、垂直シフトレジスタ２２、水平シフトレジスタ２３およびパルス発生回路２４が含まれた周辺回路部に接続されている。
垂直シフトレジスタ２２および水平シフトレジスタ２３は、例えば、ともにダイナミック回路部であって、パルス発生回路２４からのタイミングパルスの印加に呼応して、各単位画素１０に対して、順次、駆動パルスを出力する。
２．単位画素１０の構成
固体撮像装置１における単位画素１０の構成について、図２を用い説明する。
２．単位画素１０の構成
固体撮像装置１における単位画素１０の構成について、図２を用い説明する。
図２に示すように、単位画素１０は、増幅型の単位画素である。単位画素１０は、フォトダイオード１０１と、４つのトランジスタ（転送トランジスタ１０２、リセットトランジスタ１０３、増幅トランジスタ１０４、選択トランジスタ１０５）とを有し構成されている。転送トランジスタ１０２のドレインがフローティングディフュージョン（以下では、「ＦＤ」と記載する。）１０６である。
図２に示すように、隣接する単位画素１０間においては、転送トランジスタ１０２のゲート電極どうし、リセットトランジスタ１０３のゲート電極どうし、および選択トランジスタ１０５のゲート電極どうしが、各々水平に延設された配線ラインにより接続されている。また、垂直方向に隣接する単位画素１０間においては、選択トランジスタ１４のドレイン同士が各々垂直方向に延設された配線ラインにより接続されている。
フォトダイオード１０１は、各撮像画素１０に入射された光の強度に応じて信号電荷を発生する光電変換機能を有する素子部である。なお、フォトダイオード１０１の一端は、接地されており、他端が転送トランジスタ１０２のソースに接続されている。転送トランジスタ１０２は、フォトダイオード１０１の光電変換機能をもって生成された信号電荷を、検出部として自らのドレインに転送するための素子部であって、ドレインが増幅トランジスタ１０４のゲートおよびリセットトランジスタ１０３のソースに接続されている。
リセットトランジスタ１０３は、転送トランジスタ１０２のドレインに蓄積された信号電荷を予め設定された一定時間毎にリセットする素子部である。そして、リセットトランジスタ１０３のドレインは、電源電圧ＶＤＤと電気的に接続されている。増幅トランジスタ１０４は、転送トランジスタ１０２のドレインであるＦＤ１０６に蓄積された信号電荷を垂直シフトレジスタ２２からの信号に応じて、選択トランジスタ１０５がＯＮ状態となったときに、出力する素子部である。増幅トランジスタ１０４のドレインは、電源電圧ＶＤＤに接続されており、ソースは、選択トランジスタ１０５のドレインに接続されている。
単位画素１０において、４つのトランジスタ１０２〜１０５の内、増幅トランジスタ１０４が信号電荷の増幅機能を果たし、他のトランジスタ１２、１４〜１５がスイッチング機能を果たす。
３．フォトダイオード１０１および転送トランジスタ１０２の構成
固体撮像装置１の単位画素１０におけるフォトダイオード１０１と転送トランジスタ１０２の構成について、図３を用い説明する。図３は、単位画素１０におけるフォトダイオード１０１および転送トランジスタ１０２の構成を模式的に示す断面図である。
３．フォトダイオード１０１および転送トランジスタ１０２の構成
固体撮像装置１の単位画素１０におけるフォトダイオード１０１と転送トランジスタ１０２の構成について、図３を用い説明する。図３は、単位画素１０におけるフォトダイオード１０１および転送トランジスタ１０２の構成を模式的に示す断面図である。
図３に示すように、固体撮像装置１における単位画素１０は、ｎ型の基板ベース１１１と、そのＺ軸上部に形成されたｐ型のウェル領域１１２とからなる半導体基板１１０をベースとして形成されている。単位画素１０は、ウェル領域１１２の表面部分に形成された素子分離１１３，１１４により区分された領域に各々形成されている。領域１０ａでは、ウェル領域１１２の表面側から、ｐ型不純物を含む表面層１１６と、ｎ型不純物を含む電荷蓄積層１１５との組み合わせによりフォトダイオード１０１が構成されている。
素子分離１１３，１１４は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を有している。
領域１０ｂでは、ウェル領域１１２の表面上であって、フォトダイオード１０１の電荷蓄積層１１５および表面層１１６の一部に重なりを有するように、ゲート絶縁膜１１９および転送ゲート電極１２０が積層形成されている。フォトダイオード１０１の電荷蓄積層１１５が、転送トランジスタ１０２のソースであり、転送トランジスタ１０２のドレイン（ＦＤ１０６）は、転送ゲート電極１２０に隣接するＦＤ低濃度ｎ型不純物領域１２１と、これに電気的に接続されたＦＤ高濃度ｎ型不純物領域１２３とから構成されている。フォトダイオード１０１上は、被覆膜１２４により覆われており、転送ゲート電極１２０の側面は、サイドウォール１２２により覆われている。
領域１０ｂでは、ウェル領域１１２の表面上であって、フォトダイオード１０１の電荷蓄積層１１５および表面層１１６の一部に重なりを有するように、ゲート絶縁膜１１９および転送ゲート電極１２０が積層形成されている。フォトダイオード１０１の電荷蓄積層１１５が、転送トランジスタ１０２のソースであり、転送トランジスタ１０２のドレイン（ＦＤ１０６）は、転送ゲート電極１２０に隣接するＦＤ低濃度ｎ型不純物領域１２１と、これに電気的に接続されたＦＤ高濃度ｎ型不純物領域１２３とから構成されている。フォトダイオード１０１上は、被覆膜１２４により覆われており、転送ゲート電極１２０の側面は、サイドウォール１２２により覆われている。
ゲート絶縁膜１１９は、膜厚が５［ｎｍ］〜１０［ｎｍ］程度のシリコン酸化膜から構成されている。そして、転送ゲート電極１２０は、膜厚が１４０［ｎｍ］〜２００［ｎｍ］程度の導電性ポリシリコン膜から構成されている。
また、フォトダイオード１０１における電荷蓄積層１１５は、砒素（Ａｓ）、リン（Ｐ）、アンチモン（Ｓｂ）などのｎ型不純物を含む領域である。一方、フォトダイオード１０１の表面層１１６は、ボロン（Ｂ）やインジウム（Ｉｎ）などのｐ型不純物を含む領域である。
また、フォトダイオード１０１における電荷蓄積層１１５は、砒素（Ａｓ）、リン（Ｐ）、アンチモン（Ｓｂ）などのｎ型不純物を含む領域である。一方、フォトダイオード１０１の表面層１１６は、ボロン（Ｂ）やインジウム（Ｉｎ）などのｐ型不純物を含む領域である。
ここで、固体撮像装置１の単位画素１０においては、フォトダイオード１０１における表面層１１６が、Ｘ軸方向に互いに隣接形成された第１表面層１１８と第２表面層１１７とを含み構成されている。第１表面層１１８は、Ｘ軸方向の右端部分において、転送ゲート電極１２０と重なりを有している。一方、第２表面層１１７は、転送ゲート電極１２０に対し、間隔ｇ１をあけた状態で、且つ、第１表面層１１８に接した状態で形成されている。転送ゲート電極１２０と第２表面層１１７との間隔ｇ１は、５０［ｎｍ］以上、１２０［ｎｍ］〜１３０［ｎｍ］程度以下に設定されている。
フォトダイオード１０１における第２表面層１１７は、第１表面層１１８に比べて、ｐ型不純物の濃度が高くなっている。具体的には、第２表面層１１７におけるｐ型不純物の最大濃度は、３Ｅ１９［／ｃｍ３］である。一方、第１表面層１１８におけるｐ型不純物の濃度は、転送ゲート電極１２０と重なる部分において、最大で１Ｅ１８［／ｃｍ３］である。
また、第２表面層１１７は、膜厚ｔ１（例えば、１２０［ｎｍ］〜１８０［ｎｍ］）で形成されており、膜厚ｔ２（例えば、６０［ｎｍ］〜８０［ｎｍ］）で形成されている第１表面層１１８よりも、ウェル領域１１２の表面を基準とする場合の形成深さが、深くなっている。
４．優位性
本実施の形態に係る固体撮像装置１は、フォトダイオード１０１における表面層１１６を第１表面層１１８と第２表面層１１７とからなる構成とし、第１表面層１１８が、そのＸ軸方向右端部分において、転送ゲート電極１２０に重なりを有するとともに、第２表面層１１７が転送ゲート電極１２０に対し間隔ｇ１をあけて重なりを有さない構成となっている。
４．優位性
本実施の形態に係る固体撮像装置１は、フォトダイオード１０１における表面層１１６を第１表面層１１８と第２表面層１１７とからなる構成とし、第１表面層１１８が、そのＸ軸方向右端部分において、転送ゲート電極１２０に重なりを有するとともに、第２表面層１１７が転送ゲート電極１２０に対し間隔ｇ１をあけて重なりを有さない構成となっている。
フォトダイオード１０１における第１表面層１１８および第２表面層１１７は、ともにｐ型不純物を含む領域であって、この構成を採用する固体撮像装置１では、転送ゲート電極１２０端の近傍にｎ型不純物を含む電荷蓄積層１１５が半導体基板１１０表面に表れることはなく、このため、空乏層が半導体基板１１０表面（ウェル領域１１２表面）に到達することがない。よって、固体撮像装置１では、フォトダイオード１０１におけるｐｎ接合による空乏層が半導体基板１１０表面に表れないので、界面準位の影響による暗電流の発生が抑制される。
また、本実施の形態に係る固体撮像装置１では、第２表面層１１７におけるｐ型不純物の濃度が、第１表面層１１８におけるｐ型不純物の濃度よりも高いので、転送ゲート電極１２０端における空乏層幅が狭くならず、バンドの曲がりも大きくならないので、バンド間トンネリングによるリーク電流の発生が抑制される。よって、固体撮像装置１では、白キズの発生も抑制される。
従って、本実施の形態に係る固体撮像装置１では、暗電流および白キズの発生がともに抑制され、回路における高いＳ／Ｎ特性を有する。
なお、フォトダイオード１０１における第２表面層１１７については、ｐ型不純物の濃度が２Ｅ１９［／ｃｍ３］以上であればよく、また、第１表面層１１８については、ｐ型不純物の濃度が１Ｅ１８［／ｃｍ３］以上１Ｅ１９［／ｃｍ３］以下の範囲であればよい。
なお、フォトダイオード１０１における第２表面層１１７については、ｐ型不純物の濃度が２Ｅ１９［／ｃｍ３］以上であればよく、また、第１表面層１１８については、ｐ型不純物の濃度が１Ｅ１８［／ｃｍ３］以上１Ｅ１９［／ｃｍ３］以下の範囲であればよい。
５．固体撮像装置１の製造方法
次に、本実施の形態に係る固体撮像装置１の製造方法について、その特徴となる部分を、図４〜図７を用い説明する。
先ず、図４（ａ）に示すように、ｎ型の基板表面部に対し、公知の方法を用い、素子分離１１３，１１４を形成する。素子分離１１３，１１４は、上記のように、ＳＴＩ構造を有している。素子分離１１３，１１４を形成した後に、フォトダイオードを形成する予定の領域１０ａ、転送トランジスタを形成する予定の領域１０ｂにｐ型のウェル領域１１２を形成する。これにより、半導体基板１１０は、ｎ型の基板ベース１１１と、ｐ型のウェル領域１１２とからなる構成を有することになる。そして、半導体基板１１０のＺ軸方向上側の主面１１０ａに対し、領域１０ａに開口を有するマスク（図示を省略。）を配し、当該マスクを通じたイオン注入法を用いることにより、ｎ型不純物を含む電荷蓄積準備層１１５０を領域１０ａに形成する。
次に、本実施の形態に係る固体撮像装置１の製造方法について、その特徴となる部分を、図４〜図７を用い説明する。
先ず、図４（ａ）に示すように、ｎ型の基板表面部に対し、公知の方法を用い、素子分離１１３，１１４を形成する。素子分離１１３，１１４は、上記のように、ＳＴＩ構造を有している。素子分離１１３，１１４を形成した後に、フォトダイオードを形成する予定の領域１０ａ、転送トランジスタを形成する予定の領域１０ｂにｐ型のウェル領域１１２を形成する。これにより、半導体基板１１０は、ｎ型の基板ベース１１１と、ｐ型のウェル領域１１２とからなる構成を有することになる。そして、半導体基板１１０のＺ軸方向上側の主面１１０ａに対し、領域１０ａに開口を有するマスク（図示を省略。）を配し、当該マスクを通じたイオン注入法を用いることにより、ｎ型不純物を含む電荷蓄積準備層１１５０を領域１０ａに形成する。
電荷蓄積準備層１１５０の形成にあたってのｎ型不純物の注入条件は、次の通りである。
（１） ドーズ量；３．７Ｅ１２［／ｃｍ２］
（２） 注入エネルギ；３５０［ｋｅＶ］
（３） 注入する原子；砒素（Ａｓ）、リン（Ｐ）、アンチモン（Ｓｂ）の何れか
上記条件を以って電荷蓄積準備層１１５０は形成され、そのｐ型不純物濃度は、２Ｅ１７［／ｃｍ３］程度となる。
（１） ドーズ量；３．７Ｅ１２［／ｃｍ２］
（２） 注入エネルギ；３５０［ｋｅＶ］
（３） 注入する原子；砒素（Ａｓ）、リン（Ｐ）、アンチモン（Ｓｂ）の何れか
上記条件を以って電荷蓄積準備層１１５０は形成され、そのｐ型不純物濃度は、２Ｅ１７［／ｃｍ３］程度となる。
次に、図４（ｂ）に示すように、半導体基板１１０の主面１１０ａに対し、ゲート絶縁膜１１９を形成する。なお、図４（ｂ）などでは、半導体基板１１０の主面１１０ａの一部にだけゲート絶縁膜１１９を形成することとしているが、全面に形成することもできる。ゲート絶縁膜１１９は、膜厚が５［ｎｍ］〜１０［ｎｍ］程度であって、半導体基板１１０の主面１１０ａを熱酸化法により酸化することにより形成できる。ゲート絶縁膜１１９上に対し、減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いることにより、膜厚が１４０［ｎｍ］〜２００［ｎｍ］程度の導電性ポリシリコン膜を形成する。このポリシリコン膜に対し、公知のフォトリソグラフィ技術およびエッチング技術を用いることにより、図４（ｂ）に示すように、転送トランジスタ１０２の転送ゲート電極１２０を形成する。
次に、図４（ｃ）に示すように、転送トランジスタ１０２の転送ゲート電極１２０のソース側端部から所定の間隔おいた位置より領域１０ａ（転送トランジスタ１０２のソース領域）の端部を規定する素子分離１１３にわたって開口５０１ａが開設されたレジストマスク５０１を堆積させる。レジストマスク５０１は、公知のフォトリソグラフィ技術により形成されるものである。ここで、図７（ａ）に示すように、レジストマスク５０１では、電荷蓄積層１１５１ａ，１１４５１ｂ，１１５１ｃ，１１５１ｄ，・・・が露出するように、各単位画素１０に相当する領域ごとに開口５０１ａ，５０１ｂ，５０１ｃ，５０１ｄ，・・・が開設されており、開口縁の一部は、転送ゲート電極１２０ａ，１２０ｂ，１２０ｃ，１２０ｄ，・・・の上に位置する。
図４（ｃ）に戻って、上記のように形成されたレジストマスク５０１の開口５０１ａを通し、電荷蓄積準備層１１５０の表面からｐ型不純物をイオン注入する。これにより、半導体基板１１０の厚み方向において、電荷蓄積準備層１１５１の上に、ｐ型不純物領域である第１表面準備層１１８０を形成することができる。第１表面準備層１１８０の形成にあたってのｐ型不純物の注入条件は、次の通りである。
（１） ドーズ量；２Ｅ１３［／ｃｍ２］
（２） 注入エネルギ；３［ｋｅＶ］
（３） 注入する原子；ボロン（Ｂ）またはインジウム（Ｉｎ）
上記条件を以って、第１表面準備層１１８０は形成され、転送ゲート電極１２０と重なりを有する部分における最大不純物濃度は、１Ｅ１８［／ｃｍ３］程度となる。
（２） 注入エネルギ；３［ｋｅＶ］
（３） 注入する原子；ボロン（Ｂ）またはインジウム（Ｉｎ）
上記条件を以って、第１表面準備層１１８０は形成され、転送ゲート電極１２０と重なりを有する部分における最大不純物濃度は、１Ｅ１８［／ｃｍ３］程度となる。
続いて、図５（ａ）に示すように、転送ゲート電極１２０を含む領域１０ｂの全体と、領域１０ａの一部を覆うように、レジストマスク５０２を堆積させる。レジストマスク５０２は、転送ゲート電極１２０のフォトダイオード１０１側の端部から間隔ｇ２あけた位置から領域１０ａ（転送トランジスタ１０２のソース領域）の端部を規定する素子分離１１３にわたって開口５０２ａが設けられている。
図７（ｂ）に示すように、レジストマスク５０２の開口５０２ａ，５０２ｂ，５０２ｃ．５０２ｄ，・・・からは、第１表面準備層１１８０ａ，１１８０ｂ，１１８０ｃ，１１８０ｄ，・・・の一部が各々露出する状態である。レジストマスク５０２は、公知のフォトリソグラフィ技術を用いて形成することができる。
図５（ａ）に戻って、レジストマスク５０２の開口５０２ａから、第１表面準備層１１８０の表面に対して、ｐ型不純物を追加的に注入して、第１表面層１１８に隣接する状態の第２表面層１１７を形成する。第２表面層１１７の形成にあたってのｐ型不純物の注入条件は、次の通りである。
図５（ａ）に戻って、レジストマスク５０２の開口５０２ａから、第１表面準備層１１８０の表面に対して、ｐ型不純物を追加的に注入して、第１表面層１１８に隣接する状態の第２表面層１１７を形成する。第２表面層１１７の形成にあたってのｐ型不純物の注入条件は、次の通りである。
（１） ドーズ量；７Ｅ１４［／ｃｍ２］
（２） 注入エネルギ；３［ｋｅＶ］
（３） 注入する原子；ボロン（Ｂ）またはインジウム（Ｉｎ）
上記条件を以って、第２表面層１１７は形成され、その最大不純物濃度は、３Ｅ１９［／ｃｍ３］程度となる。
（２） 注入エネルギ；３［ｋｅＶ］
（３） 注入する原子；ボロン（Ｂ）またはインジウム（Ｉｎ）
上記条件を以って、第２表面層１１７は形成され、その最大不純物濃度は、３Ｅ１９［／ｃｍ３］程度となる。
また、図５（ａ）に示すように、転送ゲート電極１２０端からレジストマスク５０２の開口５０２ａ縁までの間隔ｇ２は、８０［ｎｍ］程度に設定される。これは、レジストマスク５０２の形成精度や、ｐ型不純物の注入時のマージンなどの考慮によるものであり、図３に示すように、転送ゲート電極１２０端から第２表面層１１７までの間隔ｇ１（５０［ｎｍ］以上）となるように調整されている。
続いて、図５（ｂ）に示すように、レジストマスク５０２を除去した後、領域１０ｂにおけるウェル領域１１２の表面から、ｎ型不純物を注入することにより、転送トランジスタ１０２におけるドレイン領域の構成要素としてのＦＤ低濃度ｎ型不純物準備領域１２１０を形成する。
イオン注入の完了後、半導体基板１１０上の主面１１０ａ全面にシリコン酸化膜やシリコン窒化膜等からなる絶縁膜をＣＶＤ法などを用い、堆積させる（図示を省略）。
イオン注入の完了後、半導体基板１１０上の主面１１０ａ全面にシリコン酸化膜やシリコン窒化膜等からなる絶縁膜をＣＶＤ法などを用い、堆積させる（図示を省略）。
次に、図５（ｃ）に示すように、領域１０ａおよび領域１０ｂの上部全体を覆うように、絶縁膜を形成し、その上に、レジストマスク５０３を堆積させる。レジストマスク５０３は、領域１０ｂの一部が露出するように開口が設けられており、この開口からフォトリソグラフィ等を用い、絶縁膜に対してＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いエッチバックを行う。これにより、転送ゲート電極１２０の側面にサイドウォール１２２を形成する。このとき、領域１０ａは、レジストマスク５０３により保護されているため、当該部分に被覆膜１２４が形成される。なお、被覆膜１２４上のレジストマスク５０３は、サイドウォール１２２の形成が完了した後に、アッシングなどにより除去する。
この後、図６に示すように、半導体基板１１０における領域１０ｂに対し、砒素（Ａｓ）やリン（Ｐ）、あるいはアンチモン（Ｓｂ）をイオン注入などにより導入し、転送トランジスタ１０２のドレイン領域を構成するＦＤ高濃度ｎ型不純物領域１２３を形成する。なお、ＦＤ高濃度ｎ型不純物領域１２３の形成により、もとのＦＤ低濃度ｎ型不純物準備領域１２１０の残り部分が、ＦＤ低濃度ｎ型不純物領域１２１となる。
その後、８５０［℃］で１０［ｍｉｎ．］間、活性化アニール処理を行う。これにより、半導体基板１１０の主面全体に層間絶縁膜を堆積し、その後、転送トランジスタ１０２の転送ゲート電極１２０とＦＤ高濃度ｎ型不純物領域１２３上にコンタクトホールを形成する（図示を省略）。さらに、上層配線の形成を行なうことで固体撮像装置１が完成する。
６．優位性の確認
実施の形態に係る固体撮像装置１の優位性について、図８および図９を用い説明する。図８および図９は、次の条件でのバンド間トンネリング電流Ｉｄと白キズ個数との関係、およびバンド間トンネリング電流Ｉｄと転送トランジスタ側ゲート端での不純物濃度との関係をそれぞれ示す特性図である。
実施の形態に係る固体撮像装置１の優位性について、図８および図９を用い説明する。図８および図９は、次の条件でのバンド間トンネリング電流Ｉｄと白キズ個数との関係、およびバンド間トンネリング電流Ｉｄと転送トランジスタ側ゲート端での不純物濃度との関係をそれぞれ示す特性図である。
Ｖｓ＝３［Ｖ］
Ｖｇ＝４．１［Ｖ］
本実施の形態に係る固体撮像装置１では、フォトダイオード１０１における表面層１１６を、ｐ型不純物の濃度が相対的に高い第２表面層１１７と、ｐ型不純物の濃度が相対的に低い第１表面層１１８とを有する構成としている。そして、フォトダイオード１０１における第１表面層１１８を、転送トランジスタ１０２の転送ゲート電極１２０と重なる状態に形成し、第２表面層１１７を、転送ゲート電極１２０から間隔ｇ１（図３を参照。）をあけた状態に形成している。このような構成を採用する固体撮像装置１では、バンド間トンネリング電流Ｉｄに起因する白キズの個数を低減できる。即ち、図８に示すように、白キズの個数は、バンド間トンネリング電流Ｉｄが低下するに従って低下する。そして、バンド間トンネリング電流Ｉｄを８Ｅ−１３［Ａ／１ＦＤ］よりも低下させた場合には、白キズは観測されなくなった（図８における範囲Ａ）。
Ｖｇ＝４．１［Ｖ］
本実施の形態に係る固体撮像装置１では、フォトダイオード１０１における表面層１１６を、ｐ型不純物の濃度が相対的に高い第２表面層１１７と、ｐ型不純物の濃度が相対的に低い第１表面層１１８とを有する構成としている。そして、フォトダイオード１０１における第１表面層１１８を、転送トランジスタ１０２の転送ゲート電極１２０と重なる状態に形成し、第２表面層１１７を、転送ゲート電極１２０から間隔ｇ１（図３を参照。）をあけた状態に形成している。このような構成を採用する固体撮像装置１では、バンド間トンネリング電流Ｉｄに起因する白キズの個数を低減できる。即ち、図８に示すように、白キズの個数は、バンド間トンネリング電流Ｉｄが低下するに従って低下する。そして、バンド間トンネリング電流Ｉｄを８Ｅ−１３［Ａ／１ＦＤ］よりも低下させた場合には、白キズは観測されなくなった（図８における範囲Ａ）。
図９に示すように、バンド間トンネリング電流Ｉｄを低減させるためには、フォトダイオード１０１における第１表面層１１８のｐ型不純物の濃度を低くすることが必要であるが、上記のように、バンド間トンネリング電流Ｉｄを８Ｅ−１３［Ａ／１ＦＤ］よりも低下させるためには、第１表面層１１８のｐ型不純物の濃度を、４Ｅ１８［／ｃｍ３］以下とすることが必要である（図９における領域Ｂ）。
図８と図９との両特性図を総合的に考慮するとき、転送トランジスタ１０２のゲート電圧Ｖｇが４．１［Ｖ］の場合には、フォトダイオード１０１における第１表面層１１８でのｐ型不純物の濃度を４Ｅ１８［／ｃｍ３］以下とすれば、バンド間トンネリング電流Ｉｄによる白キズの発生を防止できる。
なお、図示を省略しているが、転送トランジスタ１０２のゲート電圧Ｖｇを３．３［Ｖ］とする場合には、フォトダイオード１０１における第１表面層１１８でのｐ型不純物の濃度を１Ｅ１９［／ｃｍ３］とすることにより、バンド間トンネリング電流Ｉｄによる白キズの発生を防止できる。
なお、図示を省略しているが、転送トランジスタ１０２のゲート電圧Ｖｇを３．３［Ｖ］とする場合には、フォトダイオード１０１における第１表面層１１８でのｐ型不純物の濃度を１Ｅ１９［／ｃｍ３］とすることにより、バンド間トンネリング電流Ｉｄによる白キズの発生を防止できる。
さらに、本実施の形態に係る固体撮像装置１では、フォトダイオード１０１における第１表面層１１８でのｐ型不純物の濃度を１Ｅ１８［／ｃｍ３］以上とすることにより、第１表面層お１１８における不純物濃度に起因する暗出力の増加は観察されないことを確認している。
次に、本実施の形態に係る固体撮像装置１では、転送トランジスタ１０２の転送ゲート電極１２０端から間隔ｇ１離れた部分に第２表面層１１７を形成している。そして、第２表面層１１７は、第１表面層１１８に比べて、ｐ型不純物の濃度が高く設定されている。このような構成を採用する固体撮像装置１では、転送トランジスタ１０２の転送ゲート電極１２０と重なる領域に形成された第１表面層１１８のｐ型不純物の濃度を増加させることなく、フォトダイオード１０１のｐｎ接合に係る空乏層が半導体基板１１０表面に到達しない。このため、固体撮像装置１では、暗電流の増加を抑制することができる。
次に、本実施の形態に係る固体撮像装置１では、転送トランジスタ１０２の転送ゲート電極１２０端から間隔ｇ１離れた部分に第２表面層１１７を形成している。そして、第２表面層１１７は、第１表面層１１８に比べて、ｐ型不純物の濃度が高く設定されている。このような構成を採用する固体撮像装置１では、転送トランジスタ１０２の転送ゲート電極１２０と重なる領域に形成された第１表面層１１８のｐ型不純物の濃度を増加させることなく、フォトダイオード１０１のｐｎ接合に係る空乏層が半導体基板１１０表面に到達しない。このため、固体撮像装置１では、暗電流の増加を抑制することができる。
また、固体撮像装置１では、フォトダイオード１０１の表面層１１６をｐ型不純物の濃度が低い第１表面層お１１７と、ｐ型不純物の濃度が高い第２表面層１１８との組み合わせを以って形成することとしている。このような構成を採用する固体撮像装置１では、フォトダイオード１０１の表面層１１６をｐ型不純物の濃度が低い領域のみから構成する場合に比べて、フォトダイオード１０１での電荷生成効率の低下を抑制することができる。即ち、固体撮像装置１では、上記構成により、半導体基板１１０と接続されたフォトダイオード１０１における第２表面層１１８での抵抗を低減することができ、空乏層で生成された電子・正孔対の再結合を抑制することができる。よって、固体撮像装置１では、正孔を高い効率を以って半導体基板１１０側へ排出することができ、フォトダイオード１０１での電荷生成効率の低下を抑制することができる。
本実施の形態に係る固体撮像装置１においては、転送トランジスタ１０２の転送ゲート電極１２０端から間隔ｇ１離れた部分に形成する第２表面層１１８におけるＰ型不純物の濃度を２Ｅ１９［／ｃｍ３］以上にすることにより、暗電流増加を抑制でき、電荷生成効率の低下が発生しないことが確認された。
以上のように、本実施の形態に係る固体撮像装置１では、転送トランジスタ１０２の転送ゲート電極１２０と重なるを有する部分にｐ型不純物の濃度が相対的に低い第１表面層１１８を形成し、転送トランジスタ１０２の転送ゲート電極１２０端から間隔ｇ１あけて形成された状態で、第１表面層１１８に比べてｐ型不純物の濃度が相対的に高い第２表面層１１７を形成するという構成を採用することによって、暗電流および白キズの発生がともに抑制され、回路における高いＳ／Ｎ特性を有する。
以上のように、本実施の形態に係る固体撮像装置１では、転送トランジスタ１０２の転送ゲート電極１２０と重なるを有する部分にｐ型不純物の濃度が相対的に低い第１表面層１１８を形成し、転送トランジスタ１０２の転送ゲート電極１２０端から間隔ｇ１あけて形成された状態で、第１表面層１１８に比べてｐ型不純物の濃度が相対的に高い第２表面層１１７を形成するという構成を採用することによって、暗電流および白キズの発生がともに抑制され、回路における高いＳ／Ｎ特性を有する。
［その他の事項］
なお、本発明に係る固体撮像装置の構成などは、上記実施の形態に係る固体撮像装置１の構成に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形および応用が可能である。本発明の本質的な特徴は、バンド間トンネリングＩｄの発生により白キズが増加しない範囲で、転送トランジスタ１０２の転送ゲート電極１２０と重なりを有する箇所において、ｐ型不純物の濃度が相対的に低い第１表面層１１８を形成し、且つ、空乏層が半導体基板１１０表面に到達しない範囲で、転送トランジスタ１０２から間隔ｇ１離れた部分にｐ型不純物の濃度が相対的に高い第２表面層１１８を形成することにある。
なお、本発明に係る固体撮像装置の構成などは、上記実施の形態に係る固体撮像装置１の構成に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形および応用が可能である。本発明の本質的な特徴は、バンド間トンネリングＩｄの発生により白キズが増加しない範囲で、転送トランジスタ１０２の転送ゲート電極１２０と重なりを有する箇所において、ｐ型不純物の濃度が相対的に低い第１表面層１１８を形成し、且つ、空乏層が半導体基板１１０表面に到達しない範囲で、転送トランジスタ１０２から間隔ｇ１離れた部分にｐ型不純物の濃度が相対的に高い第２表面層１１８を形成することにある。
例えば、上記実施の形態に係る固体撮像装置１では、フォトダイオード１における表面層１１６を第１表面層１１８と第２表面層１１７とが組み合わせられた構成としたが、３つ以上の表面層要素の組み合わせを以ってフォトダイオードの表面層を構成することとしてもよい。この場合においても、転送ゲート電極１２０と重なりを有する部分には、他の部分よりも相対的に不純物濃度を低くする構成を採用するようにすればよい。
また、上記実施の形態に係る固体撮像装置１では、フォトダイオード１０１における電荷蓄積層１１５がｎ型不純物を含み、表面層１１６がｐ型不純物を含む構成を一例としたが、各々の不純物の導電型が逆とする構成を採用することもできる。なお、このように導電型を逆にする場合には、半導体基板におけるウェル領域１１２の導電型などについても考慮する必要がある。
従って、その技術的思想を逸脱しない範囲において、上述の各工程で使用したプロセスを他の等価なプロセスに置換することが可能である。また、工程順を入れ替えることも、材料種を変更することも可能である。
また、本発明は、ＭＯＳ型固体撮像装置およびその製造に特に好適であるが、フォトダイオードと転送トランジスタとを備える全ての固体撮像素子に適用することができる。そのフォトダイオードの表面層の構造を上記実施の形態に係る固体撮像装置１のフォトダイオード１０１と同様にすることで、高感度の固体撮像装置を実現できる。
また、本発明は、ＭＯＳ型固体撮像装置およびその製造に特に好適であるが、フォトダイオードと転送トランジスタとを備える全ての固体撮像素子に適用することができる。そのフォトダイオードの表面層の構造を上記実施の形態に係る固体撮像装置１のフォトダイオード１０１と同様にすることで、高感度の固体撮像装置を実現できる。
本発明は、ディジタルカメラなどに用いられ、暗電流および白キズの発生が抑制された固体撮像装置を実現するのに有用である。
１．固体撮像装置
１０．単位画素
２１．感光領域
２２．垂直シフトレジスタ
２３．水平シフトレジスタ
２４．パルス発生回路
１０１．フォトダイオード
１０２．転送トランジスタ
１０３．リセットトランジスタ
１０４．増幅トランジスタ
１０５．選択トランジスタ
１０６．フローティングディフュージョン
１１０．半導体基板
１１１．基板ベース
１１２．ウェル領域
１１３，１１４．素子分離
１１５．電荷蓄積層
１１６．表面層
１１７．第２表面層
１１８．第１表面層
１１９．ゲート絶縁膜
１２０．転送ゲート電極
１２１．ＦＤ低濃度ｎ型不純物領域
１２２．サイドウォール
１２３．ＦＤ高濃度ｎ型不純物領域
１２４．被覆膜
５０１〜５０３．レジストマスク
１０．単位画素
２１．感光領域
２２．垂直シフトレジスタ
２３．水平シフトレジスタ
２４．パルス発生回路
１０１．フォトダイオード
１０２．転送トランジスタ
１０３．リセットトランジスタ
１０４．増幅トランジスタ
１０５．選択トランジスタ
１０６．フローティングディフュージョン
１１０．半導体基板
１１１．基板ベース
１１２．ウェル領域
１１３，１１４．素子分離
１１５．電荷蓄積層
１１６．表面層
１１７．第２表面層
１１８．第１表面層
１１９．ゲート絶縁膜
１２０．転送ゲート電極
１２１．ＦＤ低濃度ｎ型不純物領域
１２２．サイドウォール
１２３．ＦＤ高濃度ｎ型不純物領域
１２４．被覆膜
５０１〜５０３．レジストマスク
Claims (10)
- 第１導電型の不純物を含むウェル領域を備える半導体基板と、
光電変換機能を有し、前記ウェル領域内に形成されたフォトダイオードと、
前記フォトダイオードからの電荷を読み出すための転送トランジスタと、
を備え、
前記フォトダイオードは、前記第１導電型とは反対の第２導電型の不純物を含む電荷蓄積層と、第１導電型の不純物を含む表面層とが、前記ウェル領域の厚み方向内側から表面側に向けて順に積層された構成を有し、
前記転送トランジスタは、その転送ゲート電極が、前記フォトダイオードにおける前記表面層の一部と重なりを以って、前記ウェル領域の表面上にゲート絶縁膜を介した状態で形成されており、
前記表面層は、前記ウェル領域の表面と平行な方向において、前記転送ゲート電極と重なる部分を含み形成された第１表面層と、前記転送ゲート電極と重なりを有さず、且つ、前記第１表面層に隣接する第２表面層とを含んでなり、
前記第２表面層における第１導電型の不純物の濃度は、前記第１表面層における第１導電型の不純物の濃度よりも高い
ことを特徴とする固体撮像装置。 - 前記第１表面層は、前記転送ゲート電極との重なり部分における前記第１導電型の不純物の濃度が、１Ｅ１８／ｃｍ３以上１Ｅ１９／ｃｍ３以下の範囲である
ことを特徴とする請求項１に記載の固体撮像装置。 - 前記第２表面層は、前記第１導電型の不純物の最大濃度が、２Ｅ１９／ｃｍ３以上である
ことを特徴とする請求項１または２に記載の固体撮像装置。 - 前記第２表面層は、前記転送ゲート電極から５０ｎｍ以上離れた状態で形成されている
ことを特徴とする請求項１から３の何れかに記載の固体撮像装置。 - 前記第２表面層は、前記ウェル領域の表面からの深さが、前記第１表面層よりも深い
ことを特徴とする請求項１から４の何れかに記載の固体撮像装置。 - 半導体基板の一方の表面から第１導電型の不純物を注入してウェル領域を形成するステップと、
前記ウェル領域内に、前記第１導電型とは反対の第２導電型の不純物を注入して、フォトダイオードの電荷蓄積層を形成するステップと、
前記ウェル領域の表面上に、前記電荷蓄積層に一部重なりを有する状態で、転送トランジスタの転送ゲート電極を形成するステップと、
前記電荷蓄積層が形成された前記ウェル領域の表面から第１導電型の不純物を注入して、前記転送ゲート電極の下にも一部が回り込む状態で前記フォトダイオードの第１表面層を形成するステップと、
前記電荷蓄積層が形成された前記ウェル領域の表面から第１導電型の不純物を注入して、前記転送ゲート電極と重なりを有さず、且つ、前記第１表面層に隣接する状態に第２表面層を形成するステップと、
を有し、
前記第２表面層における第１導電型の不純物の濃度は、前記第１表面層における第１導電型の不純物の濃度よりも高い
ことを特徴とする固体撮像装置の製造方法。 - 前記第２表面層を形成するステップでは、前記第１表面層を形成するステップでの前記第１導電型の不純物のドーズ量よりも大きいドーズ量で、第１導電型の不純物を注入する
ことを特徴とする請求項６に記載の固体撮像装置の製造方法。 - 前記第１表面層を形成するステップでは、前記第１表面層における前記転送ゲート電極との重なり部分での前記第１導電型の不純物の濃度が、１Ｅ１８／ｃｍ３以上１Ｅ１９／ｃｍ３以下の範囲となるように、前記第１表面層を形成する
ことを特徴とする請求項６または７に記載の固体撮像装置の製造方法。 - 前記第２表面層を形成するステップでは、前記第１導電型の不純物の最大濃度が、２Ｅ１９／ｃｍ３以上となるように、前記第２表面層を形成する
ことを特徴とする請求項６から８の何れかに記載の固体撮像装置の製造方法。 - 前記第１表面層を形成するステップでは、前記第２表面層を形成する予定の領域に対しても第１導電型の不純物を注入し、
前記第２表面層を形成するステップでは、前記予定の領域に対して、再度、前記第１導電型の不純物を注入する
ことを特徴とする請求項６から９の何れかに記載の固体撮像装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009138153A JP2010287610A (ja) | 2009-06-09 | 2009-06-09 | 固体撮像装置およびその製造方法 |
| US12/768,428 US20100308384A1 (en) | 2009-06-09 | 2010-04-27 | Metal oxide semiconductor (mos) solid state imaging device that includes a surface layer formed by implanting a high concentration of impurity during creation of a photodiode, and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009138153A JP2010287610A (ja) | 2009-06-09 | 2009-06-09 | 固体撮像装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010287610A true JP2010287610A (ja) | 2010-12-24 |
Family
ID=43300124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009138153A Withdrawn JP2010287610A (ja) | 2009-06-09 | 2009-06-09 | 固体撮像装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20100308384A1 (ja) |
| JP (1) | JP2010287610A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8803204B1 (en) | 2013-02-04 | 2014-08-12 | Kabushiki Kaisha Toshiba | Manufacturing method of solid-state image pickup device and solid-state image pickup device |
| JP2015188049A (ja) * | 2014-03-14 | 2015-10-29 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465689A (zh) * | 2014-12-26 | 2015-03-25 | 上海集成电路研发中心有限公司 | 一种高动态范围图像传感器像素单元及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4984047A (en) * | 1988-03-21 | 1991-01-08 | Eastman Kodak Company | Solid-state image sensor |
| JP2970158B2 (ja) * | 1991-12-20 | 1999-11-02 | 日本電気株式会社 | 固体撮像装置の製造方法 |
| JPH07161958A (ja) * | 1993-12-09 | 1995-06-23 | Nec Corp | 固体撮像装置 |
| JP3977285B2 (ja) * | 2003-05-15 | 2007-09-19 | キヤノン株式会社 | 固体撮像素子の製造方法 |
| US6900484B2 (en) * | 2003-07-30 | 2005-05-31 | Micron Technology, Inc. | Angled pinned photodiode for high quantum efficiency |
-
2009
- 2009-06-09 JP JP2009138153A patent/JP2010287610A/ja not_active Withdrawn
-
2010
- 2010-04-27 US US12/768,428 patent/US20100308384A1/en not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8803204B1 (en) | 2013-02-04 | 2014-08-12 | Kabushiki Kaisha Toshiba | Manufacturing method of solid-state image pickup device and solid-state image pickup device |
| US9237283B2 (en) | 2013-02-04 | 2016-01-12 | Kabushiki Kaisha Toshiba | Solid-state image pickup device |
| JP2015188049A (ja) * | 2014-03-14 | 2015-10-29 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| US10057519B2 (en) | 2014-03-14 | 2018-08-21 | Canon Kabushiki Kaisha | Solid-state imaging device and imaging system |
| US10462400B2 (en) | 2014-03-14 | 2019-10-29 | Canon Kabushiki Kaisha | Solid-state imaging device and imaging system |
| US11019291B2 (en) | 2014-03-14 | 2021-05-25 | Canon Kabushiki Kaisha | Solid-state imaging device and imaging system |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100308384A1 (en) | 2010-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100619396B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| US7855407B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US7524695B2 (en) | Image sensor and pixel having an optimized floating diffusion | |
| US7675100B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR100660549B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| US7323378B2 (en) | Method for fabricating CMOS image sensor | |
| US7939859B2 (en) | Solid state imaging device and method for manufacturing the same | |
| US8076702B2 (en) | CMOS image sensor and fabricating method thereof | |
| JP2005072236A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20190124963A (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
| US7479403B2 (en) | Pinned photodiode integrated with trench isolation and fabrication method | |
| WO2013146037A1 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| KR100558529B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| US20230197762A1 (en) | Complementary metal-oxide-semiconductor image sensor and method of making | |
| JP2010287610A (ja) | 固体撮像装置およびその製造方法 | |
| JP2008016723A (ja) | 固体撮像装置の製造方法および固体撮像装置 | |
| JP2011258613A (ja) | 固体撮像装置及びその製造方法 | |
| US8878266B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR20040058692A (ko) | 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법 | |
| KR100644523B1 (ko) | 암신호를 감소시킬 수 있는 이미지센서의 제조 방법 | |
| KR100790213B1 (ko) | 이미지센서의 제조 방법 | |
| KR100663610B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20060095535A (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| JP2009038207A (ja) | 固体撮像装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120904 |