JP4641103B2 - 半導体エネルギー検出器 - Google Patents
半導体エネルギー検出器 Download PDFInfo
- Publication number
- JP4641103B2 JP4641103B2 JP2001022145A JP2001022145A JP4641103B2 JP 4641103 B2 JP4641103 B2 JP 4641103B2 JP 2001022145 A JP2001022145 A JP 2001022145A JP 2001022145 A JP2001022145 A JP 2001022145A JP 4641103 B2 JP4641103 B2 JP 4641103B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- wiring
- transfer
- pixel
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、紫外光や放射線、粒子線などの吸収係数が大きいエネルギー線の照射に対して有効な半導体エネルギー検出器に関するものである。
【０００２】
【従来の技術】
撮像素子として利用される電荷結合素子（ＣＣＤ：Charge Coupled Device）は、電荷群をクロックパルスに同期して一方向に転送するもので、空間情報を時系列信号に変換することができる。ただし、ＣＣＤに光を照射したまま電荷を転送すると、それぞれの部位で光励起された電荷と転送された電荷とが混じり合って、いわゆるスミアを起こし、画像信号が劣化する。そのため通常は、画像の撮像（エネルギー線像の検出）を行う電荷蓄積期間と、画像の転送を行う電荷転送期間とに時分割して、その動作が行われる。
【０００３】
実用的な撮像素子としては、例えばフレーム転送型（ＦＴ型）、フル・フレーム転送型（ＦＦＴ型）、インターライン転送型（ＩＴ型）などがある。このうち、計測用としては主にＦＦＴ型ＣＣＤが用いられる。ＦＦＴ型ＣＣＤは、蓄積部が無く受光部を大きくできるので、光の利用率が高く、微弱光の計測に適している。
【０００４】
ここで、半導体製造分野におけるウエハ検査やフォトマスク（レチクル）検査等に用いられるＣＣＤなどの半導体エネルギー検出器としては、パターンの焼き付け露光に使用される光源を用いて検査が行われるために、紫外光（例えば、高圧水銀灯ｇ線：波長４３６nm、高圧水銀灯ｉ線：３６５nm、ＸｅＣｌエキシマレーザ：３０８nm、ＫｒＦエキシマレーザ：２４８nm、ＡｒＦエキシマレーザ：１９３nm、など）に高い感度を有する撮像素子が必要とされる場合がある。そのような撮像素子の１つとして、ＣＣＤが形成されている表面と対向する半導体基板の裏面側をエッチングして薄形化し、その裏面側から光を照射する裏面照射型ＣＣＤがある（例えば特開平６−２９５０６号公報、特開平６−３５００６８号公報参照）。
【０００５】
表面照射型ＣＣＤにおいては、受光部を覆っている転送電極を例えば多結晶シリコンによる電極とし、各電極を例えば厚さ数μｍ程度になるＰＳＧ膜によって絶縁して、表面を受光面として撮像を行う。この場合、特に多結晶シリコンは、波長４００ｎｍ以下の光などの吸収係数が大きい入射エネルギー線を吸収してしまうため、紫外光等に対する感度が低くなる。
【０００６】
これに対して裏面照射型ＣＣＤとは、基板を例えば厚さ１０〜３０μｍ程度まで薄くしてＣＣＤを形成し、裏面からエネルギー線を入射して撮像を行うものである。これにより、表面側に設けられる転送電極に影響されずに光の入射及び検出を行うことができ、紫外光などの短波長光（例えば２００nm程度まで）に対しても高い感度を有するＣＣＤが実現される。このようなＣＣＤは、紫外光以外にもγ線や荷電粒子線など、吸収係数が大きいエネルギー線の照射に対して有効である。また、電子衝撃型ＣＣＤとしても応用することができる。
【０００７】
【発明が解決しようとする課題】
紫外光などに対して高い感度を有する上述した裏面照射型ＣＣＤに対し、その改良点として、（１）電荷転送速度のさらなる高速化、及び（２）過剰電荷によるブルーミングの発生の抑制、の２点が要求されている。
【０００８】
まず、（１）電荷転送速度のさらなる高速化について説明する。
【０００９】
ＣＣＤに多結晶シリコンによる転送電極を用いた場合、金属に比べて大きい多結晶シリコンの配線抵抗によって電荷転送速度が制限される。このため、垂直シフトレジスタでの高速の電荷転送などのＣＣＤの高速動作が充分に実現されないという問題がある。
【００１０】
また、配線抵抗の大きい転送電極では、外から印加される転送電圧によるクロック信号が配線の長さに応じて鈍ってしまい、場所によって波形が歪んでその立ち上がり時間に違いが生じる。このとき、ＣＣＤの転送効率（ポテンシャルウェル間の電荷転送の割合）が劣化する。この波形の歪みについては、抵抗だけでなく容量との組み合わせによって決まるが、容量を変化させると転送可能な電荷量が変化してしまうため、容量によっては波形の歪みの問題は解決できない。
【００１１】
このような問題に対して、金属または金属シリサイドによる中間層、多層構造、または裏打ち構造を有する転送電極を用いる構成がある。しかしながら、このような構成においては、金属等を用いた配線の形状が転送電極と同様の形状に限定されるため、転送電極の低抵抗化の効果は必ずしも充分に得られない。例えば、解像度を上げるため画素を微細化した場合、配線が細くなって高抵抗化し、充分な電荷転送速度を得ることができない。また、ＣＣＤチップを大面積化した場合にも、配線が長くなり同様に高抵抗化の問題を生じる。
【００１２】
次に、（２）過剰電荷によるブルーミングの発生の抑制について説明する。
【００１３】
裏面照射型ＣＣＤは、他のイメージセンサと比較して飽和電荷量が小さい。このため、撮像される光像中に光強度が大きい点が存在すると、その点で発生した信号電荷が画素から溢れ出し、周囲の画素に入る場合がある。このとき、大強度の光像部分（ハイライト部）が数倍に広がってみえるブルーミングといわれる現象が発生し、ハイライト部の周辺画素での光像情報が失われてしまう。例えば、ＣＣＤを分光用に用いた場合、ブルーミングが発生すると、大強度点の近傍に現れる微弱光パターンを有効に検出することができなくなる。
【００１４】
このような現象に対して、不要な過剰電荷を取り除いてブルーミングの発生を回避するため、オーバフロードレイン（ＯＦＤ：Over Flow Drain）が設けられる。
【００１５】
表面照射型ＣＣＤにおけるオーバフロードレインとしては、通常は、開口率を確保するために、ＣＣＤが形成された表面の下側（基板側）に縦形オーバフロードレイン（ＶＯＦＤ：Vertical Over Flow Drain）が形成される。
【００１６】
また、ＦＴ型及びＦＦＴ型の撮像素子に適用されるオーバフロードレインとして、例えば、文献「"True two-phase CCD image sensors employing a transparent gate", William Des Jardin, Stephen Kosman, January 1999, SPIE Vol.3649.」に記載されたものがある。この文献には、表面照射型ＣＣＤについて記載されており、各画素の１辺に連続して、オーバフロードレイン及びバリア領域が形成された構成の表面照射型ＣＣＤが示されている。
【００１７】
裏面照射型ＣＣＤでは、上記した表面照射型ＣＣＤと同様に、各画素の１辺に連続してオーバフロ−ドレイン及びバリア領域が形成される。これは、裏面照射型ＣＣＤの場合には、基板部分をエッチング除去して薄形化する必要があり、基板側に縦形オーバフロードレインを形成する通常の表面照射型ＣＣＤでの構成を用いることができないためである。また、完全空乏型ＣＣＤについても、基板部分が電荷を集める領域とされているため、縦形オーバフロードレインを形成することができない。
【００１８】
詳述すると、裏面照射型ＣＣＤの場合、基板を薄形化するという構造面からの物理的な制約に加えて、その動作面からの原理的な制約からも、縦形オーバフロードレインを採用することができない。
【００１９】
すなわち、裏面照射型ＣＣＤでは、基板の裏面側となるエネルギー線の入射面付近で光電変換された電子を、表面側のポテンシャル井戸へと集める必要がある。このため、裏面照射型ＣＣＤは、裏面側のポテンシャルが最も低く、ポテンシャル井戸が形成された表面側でポテンシャルが高くなるように構成される。
【００２０】
これに対して、縦形オーバフロードレインは、ポテンシャル井戸が形成されていない基板の裏面側へと過剰電荷を排出する。このため、縦形オーバフロードレインでは、表面側でポテンシャルが低く、裏面側でポテンシャルが高くなる。したがって、裏面照射型ＣＣＤに縦形オーバフロードレインを形成すると、基板の入射面（裏面）付近からの電子は、ＣＣＤのチャネルに移動する前にオーバフロードレインに排出されてしまい、正しく動作できないこととなる。
【００２１】
以上より、裏面照射型ＣＣＤまたは完全空乏型ＣＣＤでは、その構造によりいずれも縦形オーバフロードレインを形成することができず、あるいは、縦形オーバフロードレインを形成すると正しく動作させることができない。このため、これらのＣＣＤでは、上述したように各画素の１辺に沿って、連続してオーバフロードレイン及びバリア領域を設ける横形オーバフロードレイン（ＬＯＦＤ：Lateral Over Flow Drain）が採用される。
【００２２】
このような横形オーバフロードレインを設けた場合、過剰電荷を外部へと排出するため、オーバフロードレインに集められた過剰電荷を効率的に排出する機構を設ける必要がある。すなわち、（１）電荷転送速度のさらなる高速化、及び（２）過剰電荷によるブルーミングの発生の抑制を両立させるためには、半導体基板の表面側に、転送電極を低抵抗化するための機構と、オーバフロードレインから過剰電荷を排出するための機構とを両立するように設けなくてはならない。
【００２３】
本発明は、以上の問題点を解決するためになされたものであり、高速での電荷転送が可能であるとともに、過剰電荷によるブルーミングの発生が抑制される半導体エネルギー検出器を提供することを目的とする。
【００２４】
【課題を解決するための手段】
このような目的を達成するために、本発明による半導体エネルギー検出器は、半導体基板の表面側に電荷読み出し部が形成され、半導体基板の裏面側に半導体の一部が除去されて薄形化された薄形部が形成されて、半導体基板の裏面側からエネルギー線が入射される半導体エネルギー検出器であって、電荷読み出し部は、（１）２次元の画素配列を有して構成され、入射したエネルギー線が検出される受光部と、（２）受光部内の所定部位に形成され、受光部の各画素に発生した過剰電荷の排出に用いられる過剰電荷排出領域と、（３）受光部の表面側に２次元の画素配列における第１の方向を長手方向としてそれぞれ形成され、２次元の画素配列における第２の方向についての電荷転送を行うための転送電圧が印加される複数の転送電極と、（４）転送電極の表面側に形成され、転送電極に対して転送電圧を補助的に供給する補助配線と、（５）転送電極の表面側に補助配線に沿って形成され、過剰電荷排出領域に集められた過剰電荷を排出する電荷排出用配線とを備え、過剰電荷排出領域は、受光部の各画素に対して、第２の方向に沿った所定の１辺側にそれぞれ形成されており、過剰電荷排出領域は、受光部での第２の方向に沿った画素列に含まれる各画素に対して、第２の方向に沿った一方の辺側に過剰電荷排出領域が形成されている画素数と、第２の方向に沿った他方の辺側に過剰電荷排出領域が形成されている画素数とが略等しくなるように形成されていることを特徴とする。
【００２５】
上記した半導体エネルギー検出器においては、転送電極を低抵抗化するための配線として、裏打ち配線等ではなく、転送電極の上部に、転送電極とは別個に形成された補助配線を設けている。このとき、補助配線としては、転送電極の形状に限定されずに様々な配線パターンを適用することが可能となるので、個々の検出器の構造に応じて、効率的に転送電極を低抵抗化することができる。
【００２６】
また、過剰電荷排出領域（オーバフロードレイン）から過剰電荷を排出するための配線として、転送電極の上部に、電荷排出用配線を設けている。これにより、オーバフロードレインに集められた過剰電荷を効率的に排出することができる。さらに、この電荷排出用配線を、補助配線に沿った配線パターンで形成することとしている。これにより、（１）補助配線での転送電極の低抵抗化による電荷転送速度のさらなる高速化と、（２）電荷排出用配線での過剰電荷の排出によるブルーミングの発生の抑制とが、効率的に両立される半導体エネルギー検出器が実現される。
【００２７】
ここで、補助配線及び電荷排出用配線は、金属または金属シリサイドからなる単一層の配線パターンによって形成されていることが好ましい。
【００２８】
裏面照射型ＣＣＤでは、表面側の配線に対する開口率による制限がないが、裏面側からエネルギー線を入射するために基板が薄形化されているため、基板のたわみなどから、多層配線構造のパターニングが難しい。これに対して、上記した補助配線及びそれに沿った電荷排出用配線からなる配線構造によれば、単一層の配線パターンから各配線を構成することができる。
【００２９】
また、電荷読み出し部は、ｎ相の転送電圧によって電荷転送が行われるように構成され、補助配線は、ｎ相の転送電圧がそれぞれ供給されるｎ本の補助配線を組として形成されていることを特徴とする。これにより、各転送電極に対して効率的に対応する転送電圧を供給することができる。
【００３０】
また、過剰電荷排出領域は、受光部の各画素に対して、第２の方向に沿った所定の１辺側にそれぞれ形成されていることを特徴とする。これにより、各画素で発生した過剰電荷を効率的に排出することができる。
【００３１】
このとき、過剰電荷排出領域は、受光部での第２の方向に沿った画素列に含まれる各画素に対して、第２の方向に沿った一方の辺側に過剰電荷排出領域が形成されている画素数と、第２の方向に沿った他方の辺側に過剰電荷排出領域が形成されている画素数とが略等しくなるように形成されていることが好ましい。
【００３２】
例えば、ベルトコンベア上にある物体など、一定速度で移動する物体を撮像する方法として、物体の移動速度に対応した速度で受光部に蓄積される電荷を転送しつつ、電荷の蓄積を行うＴＤＩ（Time Delay and Integration）駆動法が用いられる場合がある。このような駆動法に対して、画素列の一方側または他方側にオーバフロードレインが形成されている画素数を画素列毎に略等しくしておけば、オーバフロードレインによる不感領域を好適に補完することができる。
【００３３】
【発明の実施の形態】
以下、図面とともに本発明による半導体エネルギー検出器の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
【００３４】
まず、裏面照射型ＣＣＤを用いた半導体エネルギー検出器の基本的な構成について説明する。
【００３５】
図１は、裏面照射型の半導体エネルギー検出器を裏面側からみた底面図である。また、図２は、図１に示した半導体エネルギー検出器のＩ−Ｉ矢印断面図である。なお、図２においては図面上の上方が図１に示されている裏面側、下方がＣＣＤが形成されている表面側である。
【００３６】
図１に示した半導体エネルギー検出器は、厚さ約３００μｍ、抵抗率１０〜１００Ω・ｃｍ程度で、面方位（１００）のＰ型シリコン基板１上に構成されている。裏面照射型の半導体エネルギー検出器においては、基板の薄形化、及び裏面入射面のポテンシャルスロープ（アキュムレーション層）の形成が必要である。
【００３７】
基板の薄形化によって、入射面近傍で光電変換されて生じた電子が、電荷転送のポテンシャル井戸に拡散するまでに再結合によって消滅しないようにし、また、光電変換する基板裏面と電荷転送する基板表面との距離を短くして、隣接画素への拡散を抑制させて解像度の低下を防ぐことができる。一方、裏面入射面のポテンシャルスロープ（アキュムレーション層）の形成によって、入射面近傍で光電変換されて生じた電子が電荷転送のためのポテンシャル井戸へ容易に拡散するようにすることができる。このようなポテンシャルスロープ（アキュムレーション層）の形成は、例えばボロンイオンの注入と、その活性化熱処理によってなされる。
【００３８】
基板１の、受光部に対応する領域を含む裏面側の領域には、厚さ１０〜３０μｍ程度に薄くされた（したがって２７０〜２９０μｍ程度の深さでエッチングされた）薄形部２が、エッチングが行われない領域である基板枠１ｂの内側に形成されている。この薄形部２によって、裏面から受光及び撮像を行うことができ、紫外光等への高い感度を有する裏面照射型の半導体エネルギー検出器が構成される。
【００３９】
基板１の裏面側には、図２に示すように保護膜であるシリコン酸化膜３が例えば厚さ０．１μｍ程度に形成され、また、薄形部２に対応した基板部分には、Ｐ+高濃度層４が形成されている。Ｐ+高濃度層４は例えば厚さ０．２μｍ程度で濃度５×１０18／ｃｍ3程度に形成され、光入射面に近い部位で光電変換された電荷を表面側へ拡散させる機能を有している。
【００４０】
一方、表面側にはＣＣＤ５が形成されており、これによって、裏面照射型の半導体エネルギー検出器が構成されている。すなわち、裏面側から入射された光は、Ｐ+高濃度層４からＣＣＤ５までの領域において光電変換され、光電変換によって生じた電荷はＣＣＤ５に向けて拡散して、ＣＣＤのポテンシャル井戸に到達し蓄積される。
【００４１】
図３は、図１に示した半導体エネルギー検出器を表面側からみた上面図である。ここでは、図２に示したＣＣＤ５として、ＦＦＴ型ＣＣＤ（例えば約２０μｍ×２０μｍの画素が２次元的に、水平方向に５１２、１０２４または２０４８列、垂直方向に１２８、２５６または５１２行配置されてなる）が基板１の表面上に形成されている。ただし、図３においては、ＦＦＴ型ＣＣＤの動作について説明するため、電荷転送のための電極または配線等については通常の転送電極のみを示し、後述する補助配線及び電荷排出用配線については図示していない。
【００４２】
基板１の表面上の受光部１ａには、垂直方向（第２の方向、図中の縦方向）を電荷の転送方向とした垂直転送チャネル６が複数列（例えば幅約２０μｍで、５１２、１０２４または２０４８列）配列されている。そして、これに直交する水平方向（第１の方向、図中の横方向）を長手方向として、多結晶シリコンからなる複数の垂直転送電極から構成される垂直転送電極群７が形成されて、垂直シフトレジスタが構成されている。
【００４３】
垂直転送電極群７においては、複数相の転送電圧、図３においては２相の転送電圧φV1及びφV2、が印加される転送電極がそれぞれ組となって、受光部１ａにおいて複数行（例えば幅約２０μｍで、１２８、２５６または５１２行）の配列が形成されている。これによって、受光部１ａにおけるマトリクス状の２次元の画素配列が構成されるとともに、垂直方向への電荷転送が行われる。
【００４４】
配列されたそれぞれの垂直転送チャネル６は水平転送チャネル８（例えば幅約２５〜１００μｍ）に接続されている。そして、これに直交して、複数の水平転送電極からなる水平転送電極群９が形成されて、水平シフトレジスタが構成されている。
【００４５】
電荷蓄積期間での受光によってポテンシャル井戸に蓄積された電荷は、垂直転送チャネル６及び垂直転送電極群７からなる垂直シフトレジスタと、水平転送チャネル８及び水平転送電極群９からなる水平シフトレジスタとによって、電荷転送期間に順次転送され、時系列信号となる。
【００４６】
転送された電荷は、一定電位のアウトプットゲート５０の下を通過し、リセットゲート５１によって一定の電位に保たれたフローティングディフュージョン５２のポテンシャル井戸に送り込まれて、フローティングディフュージョン５２の電位を変化させる。この電位の変化をオンチップのＦＥＴ５３と、外付けの負荷抵抗５４からなるソースフォロワ回路を通して読み出し、出力端子５５より画像出力を得る。その後、フローティングディフュージョン５２に送り込まれた電荷は、リセットゲート５１の下を通過してリセットドレイン５６より放出される。
【００４７】
なお、表面側の電荷読み出し部の構成については、このようなＦＦＴ型ＣＣＤに限られるものではなく、例えばＦＴ型ＣＣＤなど他の形態のＣＣＤを用いた半導体エネルギー検出器とすることも可能である。ただし、垂直シフトレジスタについては、ＦＴ型ＣＣＤの場合には上下２つの領域に分割されて、それぞれ受光部（上の領域）及び蓄積部（下の領域）が形成される。
【００４８】
次に、本発明による裏面照射型の半導体エネルギー検出器における、複数列の垂直転送チャネル６を含む受光部１ａ、及び受光部１ａの表面側に設けられた垂直転送電極群７の各電極及び配線からなる垂直シフトレジスタの構成について、具体的な構成例を参照して説明する。ここで、水平シフトレジスタの水平転送チャネル８、水平転送電極群９、及びそれに付設されるアウトプットゲート５０等の構成については、図３に示したものと同様であり、以下では図示及び説明を省略する。
【００４９】
また、以下においては、垂直シフトレジスタの垂直転送電極群７を構成している多結晶シリコンからなる垂直転送電極を、単に転送電極とする。また、垂直シフトレジスタでの電荷転送に用いられるｎ相の転送電圧については、ｉ番目の転送電圧「φVi」を単に「φｉ」として示すこととする。
【００５０】
図４は、本発明による裏面照射型の半導体エネルギー検出器の一実施形態の構成を模式的に示す上面図である。この半導体エネルギー検出器の構成は、上述した構成を有する裏面照射型の半導体エネルギー検出器（図１〜図３参照）に適用されるものである。
【００５１】
図４においては、説明のため、垂直転送チャネル６及び垂直転送電極群７によって区分される２次元の画素配列を、受光部１ａ内を実線で区切って図示している。また、電極及び配線については、受光部１ａの上部に設けられる垂直転送電極群７の各転送電極の図示を省略するとともに、転送電極の上部に設けられる補助配線及び電荷排出用配線の各配線を、その配線パターンによって模式的に図示している。
【００５２】
受光部１ａは、垂直方向に伸びる複数の垂直転送チャネル６によって、その水平方向が複数列に分割されている。図４においては、例として１６列の画素列Ｈ１〜Ｈ１６を示している。
【００５３】
また、図４に示した半導体エネルギー検出器は、３相の転送電圧φ１〜φ３によって垂直方向の電荷転送が行われる３相駆動型に構成されている。受光部１ａは、これら３相の転送電圧φ１〜φ３が印加される３個の転送電極が組となって構成された垂直転送電極群７によって、その垂直方向が複数行に分割されている。図４においては、例として１６行の画素行Ｖ１〜Ｖ１６を示している。
【００５４】
以上の水平方向を区分する画素列Ｈ１〜Ｈ１６、及び垂直方向を区分する画素行Ｖ１〜Ｖ１６により、図４に示す受光部１ａは、２次元に配列された１６×１６個の画素を有して構成されている。
【００５５】
また、基板１の表面側で受光部１ａ内の所定部位には、受光部１ａの各画素に発生した過剰電荷の排出に用いられる過剰電荷排出領域として、オーバフロードレイン１２が形成されている。図４では、このオーバフロードレイン１２は、受光部１ａの各画素に対して、垂直方向に沿った画素の２辺のうちで所定の１辺側にそれぞれ形成されている。
【００５６】
具体的には、下方の８行の画素行Ｖ１〜Ｖ８に含まれる１６×８個の画素に対しては、２列の画素列Ｈ１とＨ２、画素列Ｈ３とＨ４、画素列Ｈ５とＨ６、画素列Ｈ７とＨ８、画素列Ｈ９とＨ１０、画素列Ｈ１１とＨ１２、画素列Ｈ１３とＨ１４、及び画素列Ｈ１５とＨ１６のそれぞれの境界領域に、垂直方向の辺に沿って連続して、それぞれオーバフロードレイン１２が形成されている。
【００５７】
また、上方の８個の画素行Ｖ９〜Ｖ１６に含まれる１６×８個の画素に対しては、２列の画素列Ｈ２とＨ３、画素列Ｈ４とＨ５、画素列Ｈ６とＨ７、画素列Ｈ８とＨ９、画素列Ｈ１０とＨ１１、画素列Ｈ１２とＨ１３、画素列Ｈ１４とＨ１５のそれぞれの境界領域、画素列Ｈ１の左側の領域、及び画素列Ｈ１６の右側の領域に、垂直方向の辺に沿って連続して、それぞれオーバフロードレイン１２が形成されている。
【００５８】
１６×１６個の画素からなる受光部１ａ、及び受光部１ａの上部に設けられた３相駆動による複数の転送電極に対し、転送電極の上部（表面側）に、補助配線２１、２２、２３、及び電荷排出用配線３０の各配線が設けられている。これらの配線２１〜２３、３０は、例えば、転送電極に用いられている多結晶シリコンよりも低抵抗な材質、好ましくはアルミニウム（Ａｌ）などの金属または金属シリサイドによって形成されている。
【００５９】
補助配線２１、２２、２３のそれぞれは、３相の転送電圧φ１、φ２、φ３を対応する転送電極（図示していない）に対して補助的に供給するためのものであり、それぞれ複数の転送電極に電気的に接続されて設置されている。図４においては、補助配線２１〜２３と転送電極との接続点の位置を、各補助配線上の白丸によって図示している。
【００６０】
これらの補助配線は、３相の転送電圧φ１、φ２、φ３に対応する上記した３個の補助配線２１、２２、２３を組とした配線パターンにより、それぞれ略水平方向に伸びる形状に形成されている。それぞれの補助配線２１〜２３には、その左右の端部から転送電圧φ１〜φ３が供給されている。このように３相の転送電圧φ１〜φ３に対応した補助配線２１〜２３を組とする構成により、各転送電極に対して効率的に転送電圧が供給される。
【００６１】
各補助配線２１〜２３は、折り返しを有する斜めの繰り返し構造による配線パターンを有している。このような斜め配線により、複数の転送電極に対する転送電圧の供給を実現している。この配線パターンは、本実施形態においては、画素列Ｈ１〜Ｈ２、Ｈ７〜Ｈ１０、Ｈ１５〜Ｈ１６内では右上がり斜め、画素列Ｈ３〜Ｈ６、Ｈ１１〜Ｈ１４内では右下がり斜めの繰り返し構造となっている。
【００６２】
また、３個の補助配線２１〜２３を組として、図４に示したように、４組の補助配線が設けられている。これらの補助配線のうち、補助配線２１1、２２1、２３1は、画素行Ｖ１〜Ｖ４内にある各転送電極に対して転送電圧を供給している。また、補助配線２１2、２２2、２３2は、画素行Ｖ５〜Ｖ８内にある各転送電極に対して転送電圧を供給している。また、補助配線２１3、２２3、２３3は、画素行Ｖ９〜Ｖ１２内にある各転送電極に対して転送電圧を供給している。また、補助配線２１4、２２4、２３4は、画素行Ｖ１３〜Ｖ１６内にある各転送電極に対して転送電圧を供給している。
【００６３】
一方、電荷排出用配線３０は、オーバフロードレイン１２に集められた過剰電荷を排出するためのものであり、所定のオーバフロードレイン１２に電気的に接続されて設置されている。図４においては、電荷排出用配線３０とオーバフロードレイン１２との接続点の位置を、各電荷排出用配線上の黒丸によって図示している。
【００６４】
この電荷排出用配線３０は、補助配線２１〜２３に沿った配線パターンによって形成されている。したがって、電荷排出用配線３０の配線パターンは、補助配線と同様に、折り返しを有する斜めの繰り返し構造による配線パターンとなっている。
【００６５】
具体的には、２組目の補助配線２１2〜２３2に沿って、補助電極２３2の下方に電荷排出用配線３０2が設けられている。この電荷排出用配線３０2は、画素行Ｖ１〜Ｖ８に含まれる各画素に対して設けられた８個のオーバフロードレイン１２に対して電気的に接続されている。
【００６６】
また、３組目の補助配線２１3〜２３3に沿って、補助配線２１3の上方に電荷排出用配線３０3が設けられている。この電荷排出用配線３０3は、画素行Ｖ９〜Ｖ１６に含まれる各画素に対して設けられた９個のオーバフロードレイン１２に対して電気的に接続されている。
【００６７】
上述した構成による半導体エネルギー検出器の効果について説明する。本実施形態の半導体エネルギー検出器においては、垂直転送電極群７を構成している転送電極を低抵抗化するための配線として、裏打ち配線等ではなく、転送電極の上部に、転送電極とは別個に形成された補助配線２１〜２３を設けている。
【００６８】
このとき、補助配線２１〜２３としては、水平方向を長手方向とする転送電極の形状に限定されずに、図４に示した斜めの繰り返し構造による配線パターンなど、様々な配線パターンを適用することが可能となる。したがって、それぞれの補助配線により、複数の転送電極に対して転送電圧を供給する構成とすることができる。また、個々の検出器の構造に応じて、効率的に転送電極を低抵抗化する配線パターンを採用することができる。
【００６９】
また、オーバフロードレイン１２から過剰電荷を排出するための配線として、補助配線２１〜２３と同様に転送電極の上部に、電荷排出用配線３０を設けている。これにより、オーバフロードレイン１２に集められた過剰電荷を効率的に排出することができる。
【００７０】
さらに、この電荷排出用配線３０を、補助配線２１〜２３に沿った配線パターンによって形成している。これにより、補助配線２１〜２３と電荷排出用配線３０とを、配線構造上で好適に両立させることができる。したがって、（１）補助配線２１〜２３での転送電極の低抵抗化による電荷転送速度のさらなる高速化と、（２）電荷排出用配線３０での過剰電荷の排出によるブルーミングの発生の抑制とが、効率的に両立される半導体エネルギー検出器が実現される。
【００７１】
ここで、これらの補助配線２１〜２３及び電荷排出用配線３０は、金属または金属シリサイドからなる単一層の配線パターンによって形成されていることが好ましい。
【００７２】
裏面照射型ＣＣＤでは、基板１が薄形化された薄形部２（図２参照）が設けられているため、基板のたわみなどから、多層配線構造のパターニングが難しい。これに対して、上記した補助配線２１〜２３及びそれに沿った電荷排出用配線３０からなる配線構造によれば、単一層の配線パターンから各配線を構成することができる。
【００７３】
補助配線２１〜２３及び電荷排出用配線３０と、転送電極及びオーバフロードレイン１２との接続等の具体的な構成について、図５及び図６を用いて説明する。なお、図５及び図６に示す構成においては、補助配線２１〜２３及び電荷排出用配線３０は、転送電極の上部に設けられたアルミニウム等による単一層の配線パターンによって形成されている。
【００７４】
まず、補助配線２１〜２３と転送電極との接続点等の構成について説明する。図５は、図４に示した半導体エネルギー検出器の構成を、画素行Ｖ１０・画素列Ｈ５の画素及びその近傍の領域（図４に示す領域Ａ）について一部拡大して示す図であり、図５（ａ）は上面図、図５（ｂ）はII−II矢印断面図を示している。この領域は、補助配線２１〜２３と転送電極との接続点（図４中の白丸）を含んでいる。
【００７５】
図５に示した領域では、Ｐ型シリコン基板１の表面近傍に、画素列Ｈ５の垂直転送チャネル６を構成するＮ型領域１０が形成されている。このＮ型領域１０に対して、右側（画素列Ｈ６側）の境界領域には、Ｐ+アイソレーション領域１１が設けられている。一方、左側（画素列Ｈ４側）の境界領域には、オーバフロードレインとなるＮ+領域１２が設けられている。また、Ｎ型領域１０及びオーバフロードレイン１２の間には、Ｎ型領域１０からオーバフロードレイン１２への障壁となるＮ-バリア領域１３が形成されている。
【００７６】
上記の各領域１０〜１３が形成されている基板１の表面上には、絶縁膜となるシリコン酸化膜７５を介して、好ましくは多結晶シリコンからなる画素行Ｖ１０用の転送電極が形成されている。本実施形態においては、１個の画素（１行の画素行）に対して、転送電圧φ１が供給される転送電極７１、転送電圧φ２が供給される転送電極７２、及び転送電圧φ３が供給される転送電極７３、の３個の転送電極が設けられている。これらの転送電極７１〜７３は、シリコン酸化膜によって互いに電気的に絶縁されている。
【００７７】
転送電極７１〜７３の上部には、さらに、シリコン酸化膜７６を介して、好ましくはアルミニウムなどの金属または金属シリサイドからなる補助配線２１〜２３が形成されている。補助配線２１は、転送電圧φ１を供給するためのものであり、コンタクトホール４１を介して転送電極７１と電気的に接続されている。また、補助配線２２は、転送電圧φ２を供給するためのものであり、コンタクトホール４２を介して転送電極７２と電気的に接続されている。また、補助配線２３は、転送電圧φ３を供給するためのものであり、コンタクトホール４３を介して転送電極７３と電気的に接続されている。
【００７８】
図５（ｂ）の断面図には、上記した３つのコンタクトホール４１〜４３のうち、コンタクトホール４２における補助配線２２及び転送電極７２の接続構造について示されている。コンタクトホール４２は、シリコン酸化膜７６を貫通するように形成されている。これに対して、シリコン酸化膜７６上の補助配線２２は、このコンタクトホール４２内を埋めるように形成されている。これにより、補助配線２２と転送電極７２とが電気的に接続される。他の補助配線２１、２３も、それぞれ同様に転送電極７１、７３に電気的に接続される。
【００７９】
次に、電荷排出用配線３０とオーバフロードレイン１２との接続点等の構成について説明する。図６は、図４に示した半導体エネルギー検出器の構成を、画素行Ｖ１２・画素列Ｈ５の画素及びその近傍の領域（図４に示す領域Ｂ）について一部拡大して示す図であり、図６（ａ）は上面図、図６（ｂ）はIII−III矢印断面図を示している。この領域は、電荷排出用配線３０とオーバフロードレイン１２との接続点（図４中の黒丸）を含んでいる。なお、この図６に示した領域においても、領域１０〜１３を含む基板１の断面構造等については、図５に示した領域と同様である。
【００８０】
各領域１０〜１３が形成されている基板１の表面上には、シリコン酸化膜７５を介して、好ましくは多結晶シリコンからなる画素行Ｖ１２用の３個の転送電極７１〜７３が形成されている。
【００８１】
転送電極７１〜７３の上部には、さらに、シリコン酸化膜７６を介して、好ましくはアルミニウムなどの金属または金属シリサイドからなる電荷排出用配線３０が形成されている。電荷排出用配線３０は、オーバフロードレイン１２に集められた過剰電荷を排出するためのものであり、コンタクトホール４５を介してオーバフロードレイン１２と電気的に接続されている。
【００８２】
図６（ｂ）の断面図には、コンタクトホール４５における電荷排出用配線３０及びオーバフロードレイン１２の接続構造について示されている。コンタクトホール４５は、シリコン酸化膜７６、転送電極７２、及びシリコン酸化膜７５を貫通するように形成されている。これに対して、シリコン酸化膜７６上の電荷排出用配線３０は、このコンタクトホール４５内を埋めるように形成されている。これにより、電荷排出用配線３０とオーバフロードレイン１２とが電気的に接続される。なお、電荷排出用配線３０と転送電極７２とは、シリコン酸化膜によって電気的に絶縁されている。
【００８３】
本発明による半導体エネルギー検出器は、上述した実施形態に限られるものではなく、様々な変形が可能である。例えば、受光部１ａ内に設けられる過剰電荷排出領域であるオーバフロードレイン１２の配置については、図４に示した構成例に限らず、様々な配置構成が可能である。
【００８４】
受光部１ａ内のオーバフロードレイン１２は、受光部１ａの各画素に対して、電荷転送方向である垂直方向に沿った所定の１辺側にそれぞれ形成されていることが好ましい。すなわち、オーバフロードレイン１２及びバリア領域１３は、受光部１ａ内で、入射したエネルギー線が検出されない不感領域となる。これに対して、垂直方向のいずれか１辺にオーバフロードレイン１２及びバリア領域１３を設ける構成とすれば、不感領域を最低限に抑えつつ、各画素で発生した過剰電荷を効率的に排出することができる。
【００８５】
図７は、半導体エネルギー検出器の受光部１ａにおけるオーバフロードレイン１２の配置の一例を模式的に示す構成図である。図７に示す受光部１ａは、６列の画素列Ｈ１〜Ｈ６及び６行の画素行Ｖ１〜Ｖ６によって区分される６×６個の画素からなる。そして、それぞれの画素列に対応する垂直転送チャネル６に含まれる６個の画素に対して、上下いずれかの３個の画素では左側の辺に沿って、また、他の３個の画素では右側の辺に沿ってオーバフロードレイン１２が配置される構成となっている。この配置構成は、図４に示した構成と同様のものである。
【００８６】
具体的には、図７に示す受光部１ａでは、下方の画素行Ｖ１〜Ｖ３内の各画素に対しては、画素列Ｈ２とＨ３、画素列Ｈ４とＨ５のそれぞれの境界領域、画素列Ｈ１の左側の領域、及び画素列Ｈ６の右側の領域に、それぞれオーバフロードレイン１２が形成されている。また、上方の画素行Ｖ４〜Ｖ６内の各画素に対しては、画素列Ｈ１とＨ２、画素列Ｈ３とＨ４、及び画素列Ｈ５とＨ６のそれぞれの境界領域に、それぞれオーバフロードレイン１２が形成されている。
【００８７】
図８は、半導体エネルギー検出器の受光部１ａにおけるオーバフロードレイン１２の配置の他の例を模式的に示す構成図である。図８に示す受光部１ａは、６列の画素列Ｈ１〜Ｈ６及び６行の画素行Ｖ１〜Ｖ６によって区分される６×６個の画素からなる。そして、それぞれの画素列に対応する垂直転送チャネル６に含まれる６個の画素に対して、左側の辺または右側の辺に沿って交互に（千鳥に）オーバフロードレイン１２が配置される構成となっている。
【００８８】
具体的には、図８に示す受光部１ａでは、画素行Ｖ１、Ｖ３、及びＶ５内の各画素に対しては、画素列Ｈ２とＨ３、画素列Ｈ４とＨ５のそれぞれの境界領域、画素列Ｈ１の左側の領域、及び画素列Ｈ６の右側の領域に、それぞれオーバフロードレイン１２が形成されている。また、画素行Ｖ２、Ｖ４、及びＶ６内の各画素に対しては、画素列Ｈ１とＨ２、画素列Ｈ３とＨ４、及び画素列Ｈ５とＨ６のそれぞれの境界領域に、それぞれオーバフロードレイン１２が形成されている。
【００８９】
これらの図７及び図８に示した構成では、オーバフロードレイン１２は、受光部１ａでの画素列Ｈ１〜Ｈ６それぞれに含まれる各画素に対して、左辺側にオーバフロードレイン１２が形成されている画素数と、右辺側にオーバフロードレイン１２が形成されている画素数とが等しくなるように配置されている。このような配置構成は、ＴＤＩ（Time Delay and Integration）駆動法を用いて撮像を行う場合に特に有効である。
【００９０】
例えば、ベルトコンベア上にある物体を撮像する場合や、所定の速度で等速に移動する航空機から地上を撮像する場合など、撮像装置（半導体エネルギー検出器）及び撮像対象となる物体が相対的に一定速度で移動している場合の撮像方法として、その移動方向を垂直シフトレジスタでの電荷転送方向と一致させるとともに、移動速度に対応した速度で受光部に蓄積される電荷を転送しつつ、電荷の蓄積を行うＴＤＩ駆動法が用いられる場合がある。このような撮像方法によれば、撮像装置及び撮像対象の移動にかかわらず、特定の蓄積電荷が撮像対象の特定の位置に対応することとなり、スミアやぶれを生じることなく撮像を行うことができる。このようなＴＤＩ駆動法は、例えば、電荷転送制御部７０による転送電圧φ１〜φ３の制御によって実現される（図４参照）。
【００９１】
このようなＴＤＩ駆動法に対して、画素列の一方側または他方側にオーバフロードレインが形成されている画素数を上述のように画素列毎に略等しくしておけば、オーバフロードレイン及びバリア領域による不感領域を好適に補完することができる。
【００９２】
例えば、画素列Ｈ５の左辺近傍を蓄積電荷が転送される図８に示した撮像位置Ｐについて考えると、ＴＤＩ駆動法を用いた場合には、蓄積電荷とともに移動していく撮像位置Ｐは、画素毎に交互に、有感領域、またはオーバフロードレイン１２（バリア領域１３）による不感領域となる。このとき、撮像位置Ｐは、感度自体は半減するものの、不感領域は補完されているので、オーバフロードレイン１２を設けたことによって開口率が低下することはない。
【００９３】
また、撮像位置Ｐとは反対側で、画素列Ｈ５の右辺近傍を蓄積電荷が転送される撮像位置Ｑでは、画素毎に交互かつ撮像位置Ｐとは逆の順番で、有感領域、またはオーバフロードレイン１２（バリア領域１３）による不感領域となる。このとき、撮像位置Ｑは、撮像位置Ｐと同様の感度となるように不感領域が補完される。
【００９４】
すなわち、図８に示した配置構成によれば、ＴＤＩ駆動法を用いた場合において、転送される各蓄積電荷に対して、オーバフロードレイン１２及びバリア領域１３による不感領域を、開口率を低下させずにそれぞれ同様の感度となるように補完することができる。このような補完効果は、図４及び図７に示した配置構成においても同様に得られる。
【００９５】
以上、図７及び図８を用いてオーバフロードレインの配置構成の例について説明したが、これ以外にも、様々な配置構成が可能である。また、オーバフロードレインの配置構成以外の各部の構成、例えば補助配線及び電荷排出用配線の配線パターンなどについても、様々に変形してよい。配線パターンの例としては、受光部１ａの全体で右上がり斜めまたは右下がり斜めとなる配線パターンなどがある。また、過剰電荷の排出効果を高めるため、１組の補助配線に対して、複数個の電荷排出用配線を設ける構成としても良い。
【００９６】
あるいは、補助配線、電荷排出用配線に加えて、さらに、転送電極同士を電気的に接続する付加配線（特開２０００−１９６０６３号公報参照）などを設けても良い。また、補助配線及び電荷排出用配線の材質については、上記したＡｌ以外にも、例えばＣｕ、Ｔｉ、Ｗ、Ｍｏ、Ｔａなどの他の金属、または、ＴｉＳｉ2、ＷＳｉ2、ＭｏＳｉ2、ＴａＳｉ2、ＮｂＳｉ2などの金属シリサイドを用いても良い。
【００９７】
【発明の効果】
本発明による半導体エネルギー検出器は、以上詳細に説明したように、次のような効果を得る。すなわち、転送電極の上部に、転送電極を低抵抗化するための補助配線と、オーバフロードレインから過剰電荷を排出するための補助配線に沿った電荷排出用配線とを設けた裏面照射型の半導体エネルギー検出器によれば、（１）電荷転送速度のさらなる高速化と、（２）過剰電荷によるブルーミングの発生の抑制とが効率的に両立される半導体エネルギー検出器が実現される。
【００９８】
このような裏面照射型の半導体エネルギー検出器は、紫外光や放射線、粒子線などの吸収係数が大きいエネルギー線に対して高い感度を有し、例えば、半導体製造分野におけるウエハ検査やフォトマスク（レチクル）検査など、様々な分野に適用が可能である。
【図面の簡単な説明】
【図１】裏面照射型の半導体エネルギー検出器を裏面側からみた底面図である。
【図２】図１に示した半導体エネルギー検出器のＩ−Ｉ矢印断面図である。
【図３】図１に示した半導体エネルギー検出器を表面側からみた上面図である。
【図４】半導体エネルギー検出器の一実施形態の構成を模式的に示す上面図である。
【図５】図４に示した半導体エネルギー検出器を一部拡大して示す上面図である。
【図６】図４に示した半導体エネルギー検出器を一部拡大して示す上面図である。
【図７】半導体エネルギー検出器におけるオーバフロードレインの配置の一例を示す構成図である。
【図８】半導体エネルギー検出器におけるオーバフロードレインの配置の他の例を示す構成図である。
【符号の説明】
１…Ｐ型シリコン基板、１ａ…受光部、１ｂ…基板枠、２…薄形部、３…シリコン酸化膜、４…ｐ+高濃度層、５…ＣＣＤ、６…垂直転送チャネル、７…垂直転送電極群、８…水平転送チャネル、９…水平転送電極群、５０…アウトプットゲート、５１…リセットゲート、５２…フローティングディフュージョン、５３…ＦＥＴ、５４…負荷抵抗、５５…出力端子、５６…リセットドレイン、
１０…Ｎ型領域、１１…Ｐ+アイソレーション領域、１２…Ｎ+オーバフロードレイン（過剰電荷排出領域）、１３…Ｎ-バリア領域、２１〜２３…補助配線、３０…電荷排出用配線、４１〜４３、４５…コンタクトホール、７０…電荷転送制御部、７１〜７３…転送電極、７５、７６…シリコン酸化膜。
【発明の属する技術分野】
本発明は、紫外光や放射線、粒子線などの吸収係数が大きいエネルギー線の照射に対して有効な半導体エネルギー検出器に関するものである。
【０００２】
【従来の技術】
撮像素子として利用される電荷結合素子（ＣＣＤ：Charge Coupled Device）は、電荷群をクロックパルスに同期して一方向に転送するもので、空間情報を時系列信号に変換することができる。ただし、ＣＣＤに光を照射したまま電荷を転送すると、それぞれの部位で光励起された電荷と転送された電荷とが混じり合って、いわゆるスミアを起こし、画像信号が劣化する。そのため通常は、画像の撮像（エネルギー線像の検出）を行う電荷蓄積期間と、画像の転送を行う電荷転送期間とに時分割して、その動作が行われる。
【０００３】
実用的な撮像素子としては、例えばフレーム転送型（ＦＴ型）、フル・フレーム転送型（ＦＦＴ型）、インターライン転送型（ＩＴ型）などがある。このうち、計測用としては主にＦＦＴ型ＣＣＤが用いられる。ＦＦＴ型ＣＣＤは、蓄積部が無く受光部を大きくできるので、光の利用率が高く、微弱光の計測に適している。
【０００４】
ここで、半導体製造分野におけるウエハ検査やフォトマスク（レチクル）検査等に用いられるＣＣＤなどの半導体エネルギー検出器としては、パターンの焼き付け露光に使用される光源を用いて検査が行われるために、紫外光（例えば、高圧水銀灯ｇ線：波長４３６nm、高圧水銀灯ｉ線：３６５nm、ＸｅＣｌエキシマレーザ：３０８nm、ＫｒＦエキシマレーザ：２４８nm、ＡｒＦエキシマレーザ：１９３nm、など）に高い感度を有する撮像素子が必要とされる場合がある。そのような撮像素子の１つとして、ＣＣＤが形成されている表面と対向する半導体基板の裏面側をエッチングして薄形化し、その裏面側から光を照射する裏面照射型ＣＣＤがある（例えば特開平６−２９５０６号公報、特開平６−３５００６８号公報参照）。
【０００５】
表面照射型ＣＣＤにおいては、受光部を覆っている転送電極を例えば多結晶シリコンによる電極とし、各電極を例えば厚さ数μｍ程度になるＰＳＧ膜によって絶縁して、表面を受光面として撮像を行う。この場合、特に多結晶シリコンは、波長４００ｎｍ以下の光などの吸収係数が大きい入射エネルギー線を吸収してしまうため、紫外光等に対する感度が低くなる。
【０００６】
これに対して裏面照射型ＣＣＤとは、基板を例えば厚さ１０〜３０μｍ程度まで薄くしてＣＣＤを形成し、裏面からエネルギー線を入射して撮像を行うものである。これにより、表面側に設けられる転送電極に影響されずに光の入射及び検出を行うことができ、紫外光などの短波長光（例えば２００nm程度まで）に対しても高い感度を有するＣＣＤが実現される。このようなＣＣＤは、紫外光以外にもγ線や荷電粒子線など、吸収係数が大きいエネルギー線の照射に対して有効である。また、電子衝撃型ＣＣＤとしても応用することができる。
【０００７】
【発明が解決しようとする課題】
紫外光などに対して高い感度を有する上述した裏面照射型ＣＣＤに対し、その改良点として、（１）電荷転送速度のさらなる高速化、及び（２）過剰電荷によるブルーミングの発生の抑制、の２点が要求されている。
【０００８】
まず、（１）電荷転送速度のさらなる高速化について説明する。
【０００９】
ＣＣＤに多結晶シリコンによる転送電極を用いた場合、金属に比べて大きい多結晶シリコンの配線抵抗によって電荷転送速度が制限される。このため、垂直シフトレジスタでの高速の電荷転送などのＣＣＤの高速動作が充分に実現されないという問題がある。
【００１０】
また、配線抵抗の大きい転送電極では、外から印加される転送電圧によるクロック信号が配線の長さに応じて鈍ってしまい、場所によって波形が歪んでその立ち上がり時間に違いが生じる。このとき、ＣＣＤの転送効率（ポテンシャルウェル間の電荷転送の割合）が劣化する。この波形の歪みについては、抵抗だけでなく容量との組み合わせによって決まるが、容量を変化させると転送可能な電荷量が変化してしまうため、容量によっては波形の歪みの問題は解決できない。
【００１１】
このような問題に対して、金属または金属シリサイドによる中間層、多層構造、または裏打ち構造を有する転送電極を用いる構成がある。しかしながら、このような構成においては、金属等を用いた配線の形状が転送電極と同様の形状に限定されるため、転送電極の低抵抗化の効果は必ずしも充分に得られない。例えば、解像度を上げるため画素を微細化した場合、配線が細くなって高抵抗化し、充分な電荷転送速度を得ることができない。また、ＣＣＤチップを大面積化した場合にも、配線が長くなり同様に高抵抗化の問題を生じる。
【００１２】
次に、（２）過剰電荷によるブルーミングの発生の抑制について説明する。
【００１３】
裏面照射型ＣＣＤは、他のイメージセンサと比較して飽和電荷量が小さい。このため、撮像される光像中に光強度が大きい点が存在すると、その点で発生した信号電荷が画素から溢れ出し、周囲の画素に入る場合がある。このとき、大強度の光像部分（ハイライト部）が数倍に広がってみえるブルーミングといわれる現象が発生し、ハイライト部の周辺画素での光像情報が失われてしまう。例えば、ＣＣＤを分光用に用いた場合、ブルーミングが発生すると、大強度点の近傍に現れる微弱光パターンを有効に検出することができなくなる。
【００１４】
このような現象に対して、不要な過剰電荷を取り除いてブルーミングの発生を回避するため、オーバフロードレイン（ＯＦＤ：Over Flow Drain）が設けられる。
【００１５】
表面照射型ＣＣＤにおけるオーバフロードレインとしては、通常は、開口率を確保するために、ＣＣＤが形成された表面の下側（基板側）に縦形オーバフロードレイン（ＶＯＦＤ：Vertical Over Flow Drain）が形成される。
【００１６】
また、ＦＴ型及びＦＦＴ型の撮像素子に適用されるオーバフロードレインとして、例えば、文献「"True two-phase CCD image sensors employing a transparent gate", William Des Jardin, Stephen Kosman, January 1999, SPIE Vol.3649.」に記載されたものがある。この文献には、表面照射型ＣＣＤについて記載されており、各画素の１辺に連続して、オーバフロードレイン及びバリア領域が形成された構成の表面照射型ＣＣＤが示されている。
【００１７】
裏面照射型ＣＣＤでは、上記した表面照射型ＣＣＤと同様に、各画素の１辺に連続してオーバフロ−ドレイン及びバリア領域が形成される。これは、裏面照射型ＣＣＤの場合には、基板部分をエッチング除去して薄形化する必要があり、基板側に縦形オーバフロードレインを形成する通常の表面照射型ＣＣＤでの構成を用いることができないためである。また、完全空乏型ＣＣＤについても、基板部分が電荷を集める領域とされているため、縦形オーバフロードレインを形成することができない。
【００１８】
詳述すると、裏面照射型ＣＣＤの場合、基板を薄形化するという構造面からの物理的な制約に加えて、その動作面からの原理的な制約からも、縦形オーバフロードレインを採用することができない。
【００１９】
すなわち、裏面照射型ＣＣＤでは、基板の裏面側となるエネルギー線の入射面付近で光電変換された電子を、表面側のポテンシャル井戸へと集める必要がある。このため、裏面照射型ＣＣＤは、裏面側のポテンシャルが最も低く、ポテンシャル井戸が形成された表面側でポテンシャルが高くなるように構成される。
【００２０】
これに対して、縦形オーバフロードレインは、ポテンシャル井戸が形成されていない基板の裏面側へと過剰電荷を排出する。このため、縦形オーバフロードレインでは、表面側でポテンシャルが低く、裏面側でポテンシャルが高くなる。したがって、裏面照射型ＣＣＤに縦形オーバフロードレインを形成すると、基板の入射面（裏面）付近からの電子は、ＣＣＤのチャネルに移動する前にオーバフロードレインに排出されてしまい、正しく動作できないこととなる。
【００２１】
以上より、裏面照射型ＣＣＤまたは完全空乏型ＣＣＤでは、その構造によりいずれも縦形オーバフロードレインを形成することができず、あるいは、縦形オーバフロードレインを形成すると正しく動作させることができない。このため、これらのＣＣＤでは、上述したように各画素の１辺に沿って、連続してオーバフロードレイン及びバリア領域を設ける横形オーバフロードレイン（ＬＯＦＤ：Lateral Over Flow Drain）が採用される。
【００２２】
このような横形オーバフロードレインを設けた場合、過剰電荷を外部へと排出するため、オーバフロードレインに集められた過剰電荷を効率的に排出する機構を設ける必要がある。すなわち、（１）電荷転送速度のさらなる高速化、及び（２）過剰電荷によるブルーミングの発生の抑制を両立させるためには、半導体基板の表面側に、転送電極を低抵抗化するための機構と、オーバフロードレインから過剰電荷を排出するための機構とを両立するように設けなくてはならない。
【００２３】
本発明は、以上の問題点を解決するためになされたものであり、高速での電荷転送が可能であるとともに、過剰電荷によるブルーミングの発生が抑制される半導体エネルギー検出器を提供することを目的とする。
【００２４】
【課題を解決するための手段】
このような目的を達成するために、本発明による半導体エネルギー検出器は、半導体基板の表面側に電荷読み出し部が形成され、半導体基板の裏面側に半導体の一部が除去されて薄形化された薄形部が形成されて、半導体基板の裏面側からエネルギー線が入射される半導体エネルギー検出器であって、電荷読み出し部は、（１）２次元の画素配列を有して構成され、入射したエネルギー線が検出される受光部と、（２）受光部内の所定部位に形成され、受光部の各画素に発生した過剰電荷の排出に用いられる過剰電荷排出領域と、（３）受光部の表面側に２次元の画素配列における第１の方向を長手方向としてそれぞれ形成され、２次元の画素配列における第２の方向についての電荷転送を行うための転送電圧が印加される複数の転送電極と、（４）転送電極の表面側に形成され、転送電極に対して転送電圧を補助的に供給する補助配線と、（５）転送電極の表面側に補助配線に沿って形成され、過剰電荷排出領域に集められた過剰電荷を排出する電荷排出用配線とを備え、過剰電荷排出領域は、受光部の各画素に対して、第２の方向に沿った所定の１辺側にそれぞれ形成されており、過剰電荷排出領域は、受光部での第２の方向に沿った画素列に含まれる各画素に対して、第２の方向に沿った一方の辺側に過剰電荷排出領域が形成されている画素数と、第２の方向に沿った他方の辺側に過剰電荷排出領域が形成されている画素数とが略等しくなるように形成されていることを特徴とする。
【００２５】
上記した半導体エネルギー検出器においては、転送電極を低抵抗化するための配線として、裏打ち配線等ではなく、転送電極の上部に、転送電極とは別個に形成された補助配線を設けている。このとき、補助配線としては、転送電極の形状に限定されずに様々な配線パターンを適用することが可能となるので、個々の検出器の構造に応じて、効率的に転送電極を低抵抗化することができる。
【００２６】
また、過剰電荷排出領域（オーバフロードレイン）から過剰電荷を排出するための配線として、転送電極の上部に、電荷排出用配線を設けている。これにより、オーバフロードレインに集められた過剰電荷を効率的に排出することができる。さらに、この電荷排出用配線を、補助配線に沿った配線パターンで形成することとしている。これにより、（１）補助配線での転送電極の低抵抗化による電荷転送速度のさらなる高速化と、（２）電荷排出用配線での過剰電荷の排出によるブルーミングの発生の抑制とが、効率的に両立される半導体エネルギー検出器が実現される。
【００２７】
ここで、補助配線及び電荷排出用配線は、金属または金属シリサイドからなる単一層の配線パターンによって形成されていることが好ましい。
【００２８】
裏面照射型ＣＣＤでは、表面側の配線に対する開口率による制限がないが、裏面側からエネルギー線を入射するために基板が薄形化されているため、基板のたわみなどから、多層配線構造のパターニングが難しい。これに対して、上記した補助配線及びそれに沿った電荷排出用配線からなる配線構造によれば、単一層の配線パターンから各配線を構成することができる。
【００２９】
また、電荷読み出し部は、ｎ相の転送電圧によって電荷転送が行われるように構成され、補助配線は、ｎ相の転送電圧がそれぞれ供給されるｎ本の補助配線を組として形成されていることを特徴とする。これにより、各転送電極に対して効率的に対応する転送電圧を供給することができる。
【００３０】
また、過剰電荷排出領域は、受光部の各画素に対して、第２の方向に沿った所定の１辺側にそれぞれ形成されていることを特徴とする。これにより、各画素で発生した過剰電荷を効率的に排出することができる。
【００３１】
このとき、過剰電荷排出領域は、受光部での第２の方向に沿った画素列に含まれる各画素に対して、第２の方向に沿った一方の辺側に過剰電荷排出領域が形成されている画素数と、第２の方向に沿った他方の辺側に過剰電荷排出領域が形成されている画素数とが略等しくなるように形成されていることが好ましい。
【００３２】
例えば、ベルトコンベア上にある物体など、一定速度で移動する物体を撮像する方法として、物体の移動速度に対応した速度で受光部に蓄積される電荷を転送しつつ、電荷の蓄積を行うＴＤＩ（Time Delay and Integration）駆動法が用いられる場合がある。このような駆動法に対して、画素列の一方側または他方側にオーバフロードレインが形成されている画素数を画素列毎に略等しくしておけば、オーバフロードレインによる不感領域を好適に補完することができる。
【００３３】
【発明の実施の形態】
以下、図面とともに本発明による半導体エネルギー検出器の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
【００３４】
まず、裏面照射型ＣＣＤを用いた半導体エネルギー検出器の基本的な構成について説明する。
【００３５】
図１は、裏面照射型の半導体エネルギー検出器を裏面側からみた底面図である。また、図２は、図１に示した半導体エネルギー検出器のＩ−Ｉ矢印断面図である。なお、図２においては図面上の上方が図１に示されている裏面側、下方がＣＣＤが形成されている表面側である。
【００３６】
図１に示した半導体エネルギー検出器は、厚さ約３００μｍ、抵抗率１０〜１００Ω・ｃｍ程度で、面方位（１００）のＰ型シリコン基板１上に構成されている。裏面照射型の半導体エネルギー検出器においては、基板の薄形化、及び裏面入射面のポテンシャルスロープ（アキュムレーション層）の形成が必要である。
【００３７】
基板の薄形化によって、入射面近傍で光電変換されて生じた電子が、電荷転送のポテンシャル井戸に拡散するまでに再結合によって消滅しないようにし、また、光電変換する基板裏面と電荷転送する基板表面との距離を短くして、隣接画素への拡散を抑制させて解像度の低下を防ぐことができる。一方、裏面入射面のポテンシャルスロープ（アキュムレーション層）の形成によって、入射面近傍で光電変換されて生じた電子が電荷転送のためのポテンシャル井戸へ容易に拡散するようにすることができる。このようなポテンシャルスロープ（アキュムレーション層）の形成は、例えばボロンイオンの注入と、その活性化熱処理によってなされる。
【００３８】
基板１の、受光部に対応する領域を含む裏面側の領域には、厚さ１０〜３０μｍ程度に薄くされた（したがって２７０〜２９０μｍ程度の深さでエッチングされた）薄形部２が、エッチングが行われない領域である基板枠１ｂの内側に形成されている。この薄形部２によって、裏面から受光及び撮像を行うことができ、紫外光等への高い感度を有する裏面照射型の半導体エネルギー検出器が構成される。
【００３９】
基板１の裏面側には、図２に示すように保護膜であるシリコン酸化膜３が例えば厚さ０．１μｍ程度に形成され、また、薄形部２に対応した基板部分には、Ｐ+高濃度層４が形成されている。Ｐ+高濃度層４は例えば厚さ０．２μｍ程度で濃度５×１０18／ｃｍ3程度に形成され、光入射面に近い部位で光電変換された電荷を表面側へ拡散させる機能を有している。
【００４０】
一方、表面側にはＣＣＤ５が形成されており、これによって、裏面照射型の半導体エネルギー検出器が構成されている。すなわち、裏面側から入射された光は、Ｐ+高濃度層４からＣＣＤ５までの領域において光電変換され、光電変換によって生じた電荷はＣＣＤ５に向けて拡散して、ＣＣＤのポテンシャル井戸に到達し蓄積される。
【００４１】
図３は、図１に示した半導体エネルギー検出器を表面側からみた上面図である。ここでは、図２に示したＣＣＤ５として、ＦＦＴ型ＣＣＤ（例えば約２０μｍ×２０μｍの画素が２次元的に、水平方向に５１２、１０２４または２０４８列、垂直方向に１２８、２５６または５１２行配置されてなる）が基板１の表面上に形成されている。ただし、図３においては、ＦＦＴ型ＣＣＤの動作について説明するため、電荷転送のための電極または配線等については通常の転送電極のみを示し、後述する補助配線及び電荷排出用配線については図示していない。
【００４２】
基板１の表面上の受光部１ａには、垂直方向（第２の方向、図中の縦方向）を電荷の転送方向とした垂直転送チャネル６が複数列（例えば幅約２０μｍで、５１２、１０２４または２０４８列）配列されている。そして、これに直交する水平方向（第１の方向、図中の横方向）を長手方向として、多結晶シリコンからなる複数の垂直転送電極から構成される垂直転送電極群７が形成されて、垂直シフトレジスタが構成されている。
【００４３】
垂直転送電極群７においては、複数相の転送電圧、図３においては２相の転送電圧φV1及びφV2、が印加される転送電極がそれぞれ組となって、受光部１ａにおいて複数行（例えば幅約２０μｍで、１２８、２５６または５１２行）の配列が形成されている。これによって、受光部１ａにおけるマトリクス状の２次元の画素配列が構成されるとともに、垂直方向への電荷転送が行われる。
【００４４】
配列されたそれぞれの垂直転送チャネル６は水平転送チャネル８（例えば幅約２５〜１００μｍ）に接続されている。そして、これに直交して、複数の水平転送電極からなる水平転送電極群９が形成されて、水平シフトレジスタが構成されている。
【００４５】
電荷蓄積期間での受光によってポテンシャル井戸に蓄積された電荷は、垂直転送チャネル６及び垂直転送電極群７からなる垂直シフトレジスタと、水平転送チャネル８及び水平転送電極群９からなる水平シフトレジスタとによって、電荷転送期間に順次転送され、時系列信号となる。
【００４６】
転送された電荷は、一定電位のアウトプットゲート５０の下を通過し、リセットゲート５１によって一定の電位に保たれたフローティングディフュージョン５２のポテンシャル井戸に送り込まれて、フローティングディフュージョン５２の電位を変化させる。この電位の変化をオンチップのＦＥＴ５３と、外付けの負荷抵抗５４からなるソースフォロワ回路を通して読み出し、出力端子５５より画像出力を得る。その後、フローティングディフュージョン５２に送り込まれた電荷は、リセットゲート５１の下を通過してリセットドレイン５６より放出される。
【００４７】
なお、表面側の電荷読み出し部の構成については、このようなＦＦＴ型ＣＣＤに限られるものではなく、例えばＦＴ型ＣＣＤなど他の形態のＣＣＤを用いた半導体エネルギー検出器とすることも可能である。ただし、垂直シフトレジスタについては、ＦＴ型ＣＣＤの場合には上下２つの領域に分割されて、それぞれ受光部（上の領域）及び蓄積部（下の領域）が形成される。
【００４８】
次に、本発明による裏面照射型の半導体エネルギー検出器における、複数列の垂直転送チャネル６を含む受光部１ａ、及び受光部１ａの表面側に設けられた垂直転送電極群７の各電極及び配線からなる垂直シフトレジスタの構成について、具体的な構成例を参照して説明する。ここで、水平シフトレジスタの水平転送チャネル８、水平転送電極群９、及びそれに付設されるアウトプットゲート５０等の構成については、図３に示したものと同様であり、以下では図示及び説明を省略する。
【００４９】
また、以下においては、垂直シフトレジスタの垂直転送電極群７を構成している多結晶シリコンからなる垂直転送電極を、単に転送電極とする。また、垂直シフトレジスタでの電荷転送に用いられるｎ相の転送電圧については、ｉ番目の転送電圧「φVi」を単に「φｉ」として示すこととする。
【００５０】
図４は、本発明による裏面照射型の半導体エネルギー検出器の一実施形態の構成を模式的に示す上面図である。この半導体エネルギー検出器の構成は、上述した構成を有する裏面照射型の半導体エネルギー検出器（図１〜図３参照）に適用されるものである。
【００５１】
図４においては、説明のため、垂直転送チャネル６及び垂直転送電極群７によって区分される２次元の画素配列を、受光部１ａ内を実線で区切って図示している。また、電極及び配線については、受光部１ａの上部に設けられる垂直転送電極群７の各転送電極の図示を省略するとともに、転送電極の上部に設けられる補助配線及び電荷排出用配線の各配線を、その配線パターンによって模式的に図示している。
【００５２】
受光部１ａは、垂直方向に伸びる複数の垂直転送チャネル６によって、その水平方向が複数列に分割されている。図４においては、例として１６列の画素列Ｈ１〜Ｈ１６を示している。
【００５３】
また、図４に示した半導体エネルギー検出器は、３相の転送電圧φ１〜φ３によって垂直方向の電荷転送が行われる３相駆動型に構成されている。受光部１ａは、これら３相の転送電圧φ１〜φ３が印加される３個の転送電極が組となって構成された垂直転送電極群７によって、その垂直方向が複数行に分割されている。図４においては、例として１６行の画素行Ｖ１〜Ｖ１６を示している。
【００５４】
以上の水平方向を区分する画素列Ｈ１〜Ｈ１６、及び垂直方向を区分する画素行Ｖ１〜Ｖ１６により、図４に示す受光部１ａは、２次元に配列された１６×１６個の画素を有して構成されている。
【００５５】
また、基板１の表面側で受光部１ａ内の所定部位には、受光部１ａの各画素に発生した過剰電荷の排出に用いられる過剰電荷排出領域として、オーバフロードレイン１２が形成されている。図４では、このオーバフロードレイン１２は、受光部１ａの各画素に対して、垂直方向に沿った画素の２辺のうちで所定の１辺側にそれぞれ形成されている。
【００５６】
具体的には、下方の８行の画素行Ｖ１〜Ｖ８に含まれる１６×８個の画素に対しては、２列の画素列Ｈ１とＨ２、画素列Ｈ３とＨ４、画素列Ｈ５とＨ６、画素列Ｈ７とＨ８、画素列Ｈ９とＨ１０、画素列Ｈ１１とＨ１２、画素列Ｈ１３とＨ１４、及び画素列Ｈ１５とＨ１６のそれぞれの境界領域に、垂直方向の辺に沿って連続して、それぞれオーバフロードレイン１２が形成されている。
【００５７】
また、上方の８個の画素行Ｖ９〜Ｖ１６に含まれる１６×８個の画素に対しては、２列の画素列Ｈ２とＨ３、画素列Ｈ４とＨ５、画素列Ｈ６とＨ７、画素列Ｈ８とＨ９、画素列Ｈ１０とＨ１１、画素列Ｈ１２とＨ１３、画素列Ｈ１４とＨ１５のそれぞれの境界領域、画素列Ｈ１の左側の領域、及び画素列Ｈ１６の右側の領域に、垂直方向の辺に沿って連続して、それぞれオーバフロードレイン１２が形成されている。
【００５８】
１６×１６個の画素からなる受光部１ａ、及び受光部１ａの上部に設けられた３相駆動による複数の転送電極に対し、転送電極の上部（表面側）に、補助配線２１、２２、２３、及び電荷排出用配線３０の各配線が設けられている。これらの配線２１〜２３、３０は、例えば、転送電極に用いられている多結晶シリコンよりも低抵抗な材質、好ましくはアルミニウム（Ａｌ）などの金属または金属シリサイドによって形成されている。
【００５９】
補助配線２１、２２、２３のそれぞれは、３相の転送電圧φ１、φ２、φ３を対応する転送電極（図示していない）に対して補助的に供給するためのものであり、それぞれ複数の転送電極に電気的に接続されて設置されている。図４においては、補助配線２１〜２３と転送電極との接続点の位置を、各補助配線上の白丸によって図示している。
【００６０】
これらの補助配線は、３相の転送電圧φ１、φ２、φ３に対応する上記した３個の補助配線２１、２２、２３を組とした配線パターンにより、それぞれ略水平方向に伸びる形状に形成されている。それぞれの補助配線２１〜２３には、その左右の端部から転送電圧φ１〜φ３が供給されている。このように３相の転送電圧φ１〜φ３に対応した補助配線２１〜２３を組とする構成により、各転送電極に対して効率的に転送電圧が供給される。
【００６１】
各補助配線２１〜２３は、折り返しを有する斜めの繰り返し構造による配線パターンを有している。このような斜め配線により、複数の転送電極に対する転送電圧の供給を実現している。この配線パターンは、本実施形態においては、画素列Ｈ１〜Ｈ２、Ｈ７〜Ｈ１０、Ｈ１５〜Ｈ１６内では右上がり斜め、画素列Ｈ３〜Ｈ６、Ｈ１１〜Ｈ１４内では右下がり斜めの繰り返し構造となっている。
【００６２】
また、３個の補助配線２１〜２３を組として、図４に示したように、４組の補助配線が設けられている。これらの補助配線のうち、補助配線２１1、２２1、２３1は、画素行Ｖ１〜Ｖ４内にある各転送電極に対して転送電圧を供給している。また、補助配線２１2、２２2、２３2は、画素行Ｖ５〜Ｖ８内にある各転送電極に対して転送電圧を供給している。また、補助配線２１3、２２3、２３3は、画素行Ｖ９〜Ｖ１２内にある各転送電極に対して転送電圧を供給している。また、補助配線２１4、２２4、２３4は、画素行Ｖ１３〜Ｖ１６内にある各転送電極に対して転送電圧を供給している。
【００６３】
一方、電荷排出用配線３０は、オーバフロードレイン１２に集められた過剰電荷を排出するためのものであり、所定のオーバフロードレイン１２に電気的に接続されて設置されている。図４においては、電荷排出用配線３０とオーバフロードレイン１２との接続点の位置を、各電荷排出用配線上の黒丸によって図示している。
【００６４】
この電荷排出用配線３０は、補助配線２１〜２３に沿った配線パターンによって形成されている。したがって、電荷排出用配線３０の配線パターンは、補助配線と同様に、折り返しを有する斜めの繰り返し構造による配線パターンとなっている。
【００６５】
具体的には、２組目の補助配線２１2〜２３2に沿って、補助電極２３2の下方に電荷排出用配線３０2が設けられている。この電荷排出用配線３０2は、画素行Ｖ１〜Ｖ８に含まれる各画素に対して設けられた８個のオーバフロードレイン１２に対して電気的に接続されている。
【００６６】
また、３組目の補助配線２１3〜２３3に沿って、補助配線２１3の上方に電荷排出用配線３０3が設けられている。この電荷排出用配線３０3は、画素行Ｖ９〜Ｖ１６に含まれる各画素に対して設けられた９個のオーバフロードレイン１２に対して電気的に接続されている。
【００６７】
上述した構成による半導体エネルギー検出器の効果について説明する。本実施形態の半導体エネルギー検出器においては、垂直転送電極群７を構成している転送電極を低抵抗化するための配線として、裏打ち配線等ではなく、転送電極の上部に、転送電極とは別個に形成された補助配線２１〜２３を設けている。
【００６８】
このとき、補助配線２１〜２３としては、水平方向を長手方向とする転送電極の形状に限定されずに、図４に示した斜めの繰り返し構造による配線パターンなど、様々な配線パターンを適用することが可能となる。したがって、それぞれの補助配線により、複数の転送電極に対して転送電圧を供給する構成とすることができる。また、個々の検出器の構造に応じて、効率的に転送電極を低抵抗化する配線パターンを採用することができる。
【００６９】
また、オーバフロードレイン１２から過剰電荷を排出するための配線として、補助配線２１〜２３と同様に転送電極の上部に、電荷排出用配線３０を設けている。これにより、オーバフロードレイン１２に集められた過剰電荷を効率的に排出することができる。
【００７０】
さらに、この電荷排出用配線３０を、補助配線２１〜２３に沿った配線パターンによって形成している。これにより、補助配線２１〜２３と電荷排出用配線３０とを、配線構造上で好適に両立させることができる。したがって、（１）補助配線２１〜２３での転送電極の低抵抗化による電荷転送速度のさらなる高速化と、（２）電荷排出用配線３０での過剰電荷の排出によるブルーミングの発生の抑制とが、効率的に両立される半導体エネルギー検出器が実現される。
【００７１】
ここで、これらの補助配線２１〜２３及び電荷排出用配線３０は、金属または金属シリサイドからなる単一層の配線パターンによって形成されていることが好ましい。
【００７２】
裏面照射型ＣＣＤでは、基板１が薄形化された薄形部２（図２参照）が設けられているため、基板のたわみなどから、多層配線構造のパターニングが難しい。これに対して、上記した補助配線２１〜２３及びそれに沿った電荷排出用配線３０からなる配線構造によれば、単一層の配線パターンから各配線を構成することができる。
【００７３】
補助配線２１〜２３及び電荷排出用配線３０と、転送電極及びオーバフロードレイン１２との接続等の具体的な構成について、図５及び図６を用いて説明する。なお、図５及び図６に示す構成においては、補助配線２１〜２３及び電荷排出用配線３０は、転送電極の上部に設けられたアルミニウム等による単一層の配線パターンによって形成されている。
【００７４】
まず、補助配線２１〜２３と転送電極との接続点等の構成について説明する。図５は、図４に示した半導体エネルギー検出器の構成を、画素行Ｖ１０・画素列Ｈ５の画素及びその近傍の領域（図４に示す領域Ａ）について一部拡大して示す図であり、図５（ａ）は上面図、図５（ｂ）はII−II矢印断面図を示している。この領域は、補助配線２１〜２３と転送電極との接続点（図４中の白丸）を含んでいる。
【００７５】
図５に示した領域では、Ｐ型シリコン基板１の表面近傍に、画素列Ｈ５の垂直転送チャネル６を構成するＮ型領域１０が形成されている。このＮ型領域１０に対して、右側（画素列Ｈ６側）の境界領域には、Ｐ+アイソレーション領域１１が設けられている。一方、左側（画素列Ｈ４側）の境界領域には、オーバフロードレインとなるＮ+領域１２が設けられている。また、Ｎ型領域１０及びオーバフロードレイン１２の間には、Ｎ型領域１０からオーバフロードレイン１２への障壁となるＮ-バリア領域１３が形成されている。
【００７６】
上記の各領域１０〜１３が形成されている基板１の表面上には、絶縁膜となるシリコン酸化膜７５を介して、好ましくは多結晶シリコンからなる画素行Ｖ１０用の転送電極が形成されている。本実施形態においては、１個の画素（１行の画素行）に対して、転送電圧φ１が供給される転送電極７１、転送電圧φ２が供給される転送電極７２、及び転送電圧φ３が供給される転送電極７３、の３個の転送電極が設けられている。これらの転送電極７１〜７３は、シリコン酸化膜によって互いに電気的に絶縁されている。
【００７７】
転送電極７１〜７３の上部には、さらに、シリコン酸化膜７６を介して、好ましくはアルミニウムなどの金属または金属シリサイドからなる補助配線２１〜２３が形成されている。補助配線２１は、転送電圧φ１を供給するためのものであり、コンタクトホール４１を介して転送電極７１と電気的に接続されている。また、補助配線２２は、転送電圧φ２を供給するためのものであり、コンタクトホール４２を介して転送電極７２と電気的に接続されている。また、補助配線２３は、転送電圧φ３を供給するためのものであり、コンタクトホール４３を介して転送電極７３と電気的に接続されている。
【００７８】
図５（ｂ）の断面図には、上記した３つのコンタクトホール４１〜４３のうち、コンタクトホール４２における補助配線２２及び転送電極７２の接続構造について示されている。コンタクトホール４２は、シリコン酸化膜７６を貫通するように形成されている。これに対して、シリコン酸化膜７６上の補助配線２２は、このコンタクトホール４２内を埋めるように形成されている。これにより、補助配線２２と転送電極７２とが電気的に接続される。他の補助配線２１、２３も、それぞれ同様に転送電極７１、７３に電気的に接続される。
【００７９】
次に、電荷排出用配線３０とオーバフロードレイン１２との接続点等の構成について説明する。図６は、図４に示した半導体エネルギー検出器の構成を、画素行Ｖ１２・画素列Ｈ５の画素及びその近傍の領域（図４に示す領域Ｂ）について一部拡大して示す図であり、図６（ａ）は上面図、図６（ｂ）はIII−III矢印断面図を示している。この領域は、電荷排出用配線３０とオーバフロードレイン１２との接続点（図４中の黒丸）を含んでいる。なお、この図６に示した領域においても、領域１０〜１３を含む基板１の断面構造等については、図５に示した領域と同様である。
【００８０】
各領域１０〜１３が形成されている基板１の表面上には、シリコン酸化膜７５を介して、好ましくは多結晶シリコンからなる画素行Ｖ１２用の３個の転送電極７１〜７３が形成されている。
【００８１】
転送電極７１〜７３の上部には、さらに、シリコン酸化膜７６を介して、好ましくはアルミニウムなどの金属または金属シリサイドからなる電荷排出用配線３０が形成されている。電荷排出用配線３０は、オーバフロードレイン１２に集められた過剰電荷を排出するためのものであり、コンタクトホール４５を介してオーバフロードレイン１２と電気的に接続されている。
【００８２】
図６（ｂ）の断面図には、コンタクトホール４５における電荷排出用配線３０及びオーバフロードレイン１２の接続構造について示されている。コンタクトホール４５は、シリコン酸化膜７６、転送電極７２、及びシリコン酸化膜７５を貫通するように形成されている。これに対して、シリコン酸化膜７６上の電荷排出用配線３０は、このコンタクトホール４５内を埋めるように形成されている。これにより、電荷排出用配線３０とオーバフロードレイン１２とが電気的に接続される。なお、電荷排出用配線３０と転送電極７２とは、シリコン酸化膜によって電気的に絶縁されている。
【００８３】
本発明による半導体エネルギー検出器は、上述した実施形態に限られるものではなく、様々な変形が可能である。例えば、受光部１ａ内に設けられる過剰電荷排出領域であるオーバフロードレイン１２の配置については、図４に示した構成例に限らず、様々な配置構成が可能である。
【００８４】
受光部１ａ内のオーバフロードレイン１２は、受光部１ａの各画素に対して、電荷転送方向である垂直方向に沿った所定の１辺側にそれぞれ形成されていることが好ましい。すなわち、オーバフロードレイン１２及びバリア領域１３は、受光部１ａ内で、入射したエネルギー線が検出されない不感領域となる。これに対して、垂直方向のいずれか１辺にオーバフロードレイン１２及びバリア領域１３を設ける構成とすれば、不感領域を最低限に抑えつつ、各画素で発生した過剰電荷を効率的に排出することができる。
【００８５】
図７は、半導体エネルギー検出器の受光部１ａにおけるオーバフロードレイン１２の配置の一例を模式的に示す構成図である。図７に示す受光部１ａは、６列の画素列Ｈ１〜Ｈ６及び６行の画素行Ｖ１〜Ｖ６によって区分される６×６個の画素からなる。そして、それぞれの画素列に対応する垂直転送チャネル６に含まれる６個の画素に対して、上下いずれかの３個の画素では左側の辺に沿って、また、他の３個の画素では右側の辺に沿ってオーバフロードレイン１２が配置される構成となっている。この配置構成は、図４に示した構成と同様のものである。
【００８６】
具体的には、図７に示す受光部１ａでは、下方の画素行Ｖ１〜Ｖ３内の各画素に対しては、画素列Ｈ２とＨ３、画素列Ｈ４とＨ５のそれぞれの境界領域、画素列Ｈ１の左側の領域、及び画素列Ｈ６の右側の領域に、それぞれオーバフロードレイン１２が形成されている。また、上方の画素行Ｖ４〜Ｖ６内の各画素に対しては、画素列Ｈ１とＨ２、画素列Ｈ３とＨ４、及び画素列Ｈ５とＨ６のそれぞれの境界領域に、それぞれオーバフロードレイン１２が形成されている。
【００８７】
図８は、半導体エネルギー検出器の受光部１ａにおけるオーバフロードレイン１２の配置の他の例を模式的に示す構成図である。図８に示す受光部１ａは、６列の画素列Ｈ１〜Ｈ６及び６行の画素行Ｖ１〜Ｖ６によって区分される６×６個の画素からなる。そして、それぞれの画素列に対応する垂直転送チャネル６に含まれる６個の画素に対して、左側の辺または右側の辺に沿って交互に（千鳥に）オーバフロードレイン１２が配置される構成となっている。
【００８８】
具体的には、図８に示す受光部１ａでは、画素行Ｖ１、Ｖ３、及びＶ５内の各画素に対しては、画素列Ｈ２とＨ３、画素列Ｈ４とＨ５のそれぞれの境界領域、画素列Ｈ１の左側の領域、及び画素列Ｈ６の右側の領域に、それぞれオーバフロードレイン１２が形成されている。また、画素行Ｖ２、Ｖ４、及びＶ６内の各画素に対しては、画素列Ｈ１とＨ２、画素列Ｈ３とＨ４、及び画素列Ｈ５とＨ６のそれぞれの境界領域に、それぞれオーバフロードレイン１２が形成されている。
【００８９】
これらの図７及び図８に示した構成では、オーバフロードレイン１２は、受光部１ａでの画素列Ｈ１〜Ｈ６それぞれに含まれる各画素に対して、左辺側にオーバフロードレイン１２が形成されている画素数と、右辺側にオーバフロードレイン１２が形成されている画素数とが等しくなるように配置されている。このような配置構成は、ＴＤＩ（Time Delay and Integration）駆動法を用いて撮像を行う場合に特に有効である。
【００９０】
例えば、ベルトコンベア上にある物体を撮像する場合や、所定の速度で等速に移動する航空機から地上を撮像する場合など、撮像装置（半導体エネルギー検出器）及び撮像対象となる物体が相対的に一定速度で移動している場合の撮像方法として、その移動方向を垂直シフトレジスタでの電荷転送方向と一致させるとともに、移動速度に対応した速度で受光部に蓄積される電荷を転送しつつ、電荷の蓄積を行うＴＤＩ駆動法が用いられる場合がある。このような撮像方法によれば、撮像装置及び撮像対象の移動にかかわらず、特定の蓄積電荷が撮像対象の特定の位置に対応することとなり、スミアやぶれを生じることなく撮像を行うことができる。このようなＴＤＩ駆動法は、例えば、電荷転送制御部７０による転送電圧φ１〜φ３の制御によって実現される（図４参照）。
【００９１】
このようなＴＤＩ駆動法に対して、画素列の一方側または他方側にオーバフロードレインが形成されている画素数を上述のように画素列毎に略等しくしておけば、オーバフロードレイン及びバリア領域による不感領域を好適に補完することができる。
【００９２】
例えば、画素列Ｈ５の左辺近傍を蓄積電荷が転送される図８に示した撮像位置Ｐについて考えると、ＴＤＩ駆動法を用いた場合には、蓄積電荷とともに移動していく撮像位置Ｐは、画素毎に交互に、有感領域、またはオーバフロードレイン１２（バリア領域１３）による不感領域となる。このとき、撮像位置Ｐは、感度自体は半減するものの、不感領域は補完されているので、オーバフロードレイン１２を設けたことによって開口率が低下することはない。
【００９３】
また、撮像位置Ｐとは反対側で、画素列Ｈ５の右辺近傍を蓄積電荷が転送される撮像位置Ｑでは、画素毎に交互かつ撮像位置Ｐとは逆の順番で、有感領域、またはオーバフロードレイン１２（バリア領域１３）による不感領域となる。このとき、撮像位置Ｑは、撮像位置Ｐと同様の感度となるように不感領域が補完される。
【００９４】
すなわち、図８に示した配置構成によれば、ＴＤＩ駆動法を用いた場合において、転送される各蓄積電荷に対して、オーバフロードレイン１２及びバリア領域１３による不感領域を、開口率を低下させずにそれぞれ同様の感度となるように補完することができる。このような補完効果は、図４及び図７に示した配置構成においても同様に得られる。
【００９５】
以上、図７及び図８を用いてオーバフロードレインの配置構成の例について説明したが、これ以外にも、様々な配置構成が可能である。また、オーバフロードレインの配置構成以外の各部の構成、例えば補助配線及び電荷排出用配線の配線パターンなどについても、様々に変形してよい。配線パターンの例としては、受光部１ａの全体で右上がり斜めまたは右下がり斜めとなる配線パターンなどがある。また、過剰電荷の排出効果を高めるため、１組の補助配線に対して、複数個の電荷排出用配線を設ける構成としても良い。
【００９６】
あるいは、補助配線、電荷排出用配線に加えて、さらに、転送電極同士を電気的に接続する付加配線（特開２０００−１９６０６３号公報参照）などを設けても良い。また、補助配線及び電荷排出用配線の材質については、上記したＡｌ以外にも、例えばＣｕ、Ｔｉ、Ｗ、Ｍｏ、Ｔａなどの他の金属、または、ＴｉＳｉ2、ＷＳｉ2、ＭｏＳｉ2、ＴａＳｉ2、ＮｂＳｉ2などの金属シリサイドを用いても良い。
【００９７】
【発明の効果】
本発明による半導体エネルギー検出器は、以上詳細に説明したように、次のような効果を得る。すなわち、転送電極の上部に、転送電極を低抵抗化するための補助配線と、オーバフロードレインから過剰電荷を排出するための補助配線に沿った電荷排出用配線とを設けた裏面照射型の半導体エネルギー検出器によれば、（１）電荷転送速度のさらなる高速化と、（２）過剰電荷によるブルーミングの発生の抑制とが効率的に両立される半導体エネルギー検出器が実現される。
【００９８】
このような裏面照射型の半導体エネルギー検出器は、紫外光や放射線、粒子線などの吸収係数が大きいエネルギー線に対して高い感度を有し、例えば、半導体製造分野におけるウエハ検査やフォトマスク（レチクル）検査など、様々な分野に適用が可能である。
【図面の簡単な説明】
【図１】裏面照射型の半導体エネルギー検出器を裏面側からみた底面図である。
【図２】図１に示した半導体エネルギー検出器のＩ−Ｉ矢印断面図である。
【図３】図１に示した半導体エネルギー検出器を表面側からみた上面図である。
【図４】半導体エネルギー検出器の一実施形態の構成を模式的に示す上面図である。
【図５】図４に示した半導体エネルギー検出器を一部拡大して示す上面図である。
【図６】図４に示した半導体エネルギー検出器を一部拡大して示す上面図である。
【図７】半導体エネルギー検出器におけるオーバフロードレインの配置の一例を示す構成図である。
【図８】半導体エネルギー検出器におけるオーバフロードレインの配置の他の例を示す構成図である。
【符号の説明】
１…Ｐ型シリコン基板、１ａ…受光部、１ｂ…基板枠、２…薄形部、３…シリコン酸化膜、４…ｐ+高濃度層、５…ＣＣＤ、６…垂直転送チャネル、７…垂直転送電極群、８…水平転送チャネル、９…水平転送電極群、５０…アウトプットゲート、５１…リセットゲート、５２…フローティングディフュージョン、５３…ＦＥＴ、５４…負荷抵抗、５５…出力端子、５６…リセットドレイン、
１０…Ｎ型領域、１１…Ｐ+アイソレーション領域、１２…Ｎ+オーバフロードレイン（過剰電荷排出領域）、１３…Ｎ-バリア領域、２１〜２３…補助配線、３０…電荷排出用配線、４１〜４３、４５…コンタクトホール、７０…電荷転送制御部、７１〜７３…転送電極、７５、７６…シリコン酸化膜。
Claims (3)
- 半導体基板の表面側に電荷読み出し部が形成され、前記半導体基板の裏面側に半導体の一部が除去されて薄形化された薄形部が形成されて、前記半導体基板の裏面側からエネルギー線が入射される半導体エネルギー検出器であって、
前記電荷読み出し部は、
２次元の画素配列を有して構成され、入射したエネルギー線が検出される受光部と、
前記受光部内の所定部位に形成され、前記受光部の各画素に発生した過剰電荷の排出に用いられる過剰電荷排出領域と、
前記受光部の表面側に前記２次元の画素配列における第１の方向を長手方向としてそれぞれ形成され、前記２次元の画素配列における第２の方向についての電荷転送を行うための転送電圧が印加される複数の転送電極と、
前記転送電極の表面側に形成され、前記転送電極に対して前記転送電圧を補助的に供給する補助配線と、
前記転送電極の表面側に前記補助配線に沿って形成され、前記過剰電荷排出領域に集められた前記過剰電荷を排出する電荷排出用配線と
を備え、
前記過剰電荷排出領域は、前記受光部の各画素に対して、前記第２の方向に沿った所定の１辺側にそれぞれ形成されており、
前記過剰電荷排出領域は、前記受光部での前記第２の方向に沿った画素列に含まれる各画素に対して、前記第２の方向に沿った一方の辺側に前記過剰電荷排出領域が形成されている画素数と、前記第２の方向に沿った他方の辺側に前記過剰電荷排出領域が形成されている画素数とが略等しくなるように形成されていることを特徴とする半導体エネルギー検出器。 - 前記補助配線及び前記電荷排出用配線は、金属または金属シリサイドからなる単一層の配線パターンによって形成されていることを特徴とする請求項１記載の半導体エネルギー検出器。
- 前記電荷読み出し部は、ｎ相の前記転送電圧によって電荷転送が行われるように構成され、
前記補助配線は、前記ｎ相の前記転送電圧がそれぞれ供給されるｎ本の前記補助配線を組として形成されていることを特徴とする請求項１または２記載の半導体エネルギー検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001022145A JP4641103B2 (ja) | 2001-01-30 | 2001-01-30 | 半導体エネルギー検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001022145A JP4641103B2 (ja) | 2001-01-30 | 2001-01-30 | 半導体エネルギー検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002231914A JP2002231914A (ja) | 2002-08-16 |
| JP4641103B2 true JP4641103B2 (ja) | 2011-03-02 |
Family
ID=18887595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001022145A Expired - Lifetime JP4641103B2 (ja) | 2001-01-30 | 2001-01-30 | 半導体エネルギー検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4641103B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5302073B2 (ja) * | 2009-04-01 | 2013-10-02 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| GB201019216D0 (en) * | 2010-11-12 | 2010-12-29 | E2V Tech Uk Ltd | Ccd |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326932A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | 固体撮像素子とその駆動方法 |
| JPH08222721A (ja) * | 1995-02-14 | 1996-08-30 | Sony Corp | 固体撮像素子 |
| JPH11204770A (ja) * | 1998-01-13 | 1999-07-30 | Texas Instr Japan Ltd | 固体撮像装置及びその製造方法 |
| JP2000196063A (ja) * | 1998-12-28 | 2000-07-14 | Hamamatsu Photonics Kk | 半導体エネルギ―検出器 |
| JP2000294760A (ja) * | 1999-04-07 | 2000-10-20 | Nikon Corp | 光検出素子 |
-
2001
- 2001-01-30 JP JP2001022145A patent/JP4641103B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326932A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | 固体撮像素子とその駆動方法 |
| JPH08222721A (ja) * | 1995-02-14 | 1996-08-30 | Sony Corp | 固体撮像素子 |
| JPH11204770A (ja) * | 1998-01-13 | 1999-07-30 | Texas Instr Japan Ltd | 固体撮像装置及びその製造方法 |
| JP2000196063A (ja) * | 1998-12-28 | 2000-07-14 | Hamamatsu Photonics Kk | 半導体エネルギ―検出器 |
| JP2000294760A (ja) * | 1999-04-07 | 2000-10-20 | Nikon Corp | 光検出素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002231914A (ja) | 2002-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8575662B2 (en) | Solid state imaging device having high pixel density | |
| JP3645585B2 (ja) | オーバフロードレイン構造を有する電荷結合素子型固体撮像装置 | |
| EP0854516B1 (en) | Partially pinned photodiode for solid state image sensors | |
| JP5180537B2 (ja) | 光電変換装置及びマルチチップイメージセンサ | |
| KR20060054147A (ko) | 촬상 소자 | |
| JP5350803B2 (ja) | 固体撮像素子 | |
| EP0655860B1 (en) | Image pick-up apparatus | |
| EP1624492A2 (en) | Virtual phase charge coupled device image sensor | |
| JP4397989B2 (ja) | 半導体エネルギー検出器 | |
| US4974043A (en) | Solid-state image sensor | |
| JP4317280B2 (ja) | 半導体エネルギー検出器 | |
| JPH09511361A (ja) | デュアルゲート薄膜トランジスタを用いた電磁放射線画像装置 | |
| JP4641103B2 (ja) | 半導体エネルギー検出器 | |
| JP2008153250A (ja) | 固体撮像素子 | |
| JP4824241B2 (ja) | 半導体エネルギー検出器 | |
| CA1241418A (en) | Radiation-sensitive semiconductor device | |
| JP4647801B2 (ja) | 半導体エネルギー線検出器 | |
| JP2002151673A (ja) | 固体撮像素子 | |
| JP2008193050A (ja) | 固体撮像装置および撮像装置 | |
| JP3180742B2 (ja) | Ｃｃｄ型固体撮像装置及びその製造方法 | |
| WO2017122545A1 (ja) | 裏面入射型固体撮像素子及びその製造方法 | |
| KR20050021886A (ko) | 고체 촬상 소자 및 그 제어 방법 | |
| KR970005728B1 (ko) | 고체촬상장치 및 그 제조방법 | |
| JP2006179696A (ja) | 固体撮像装置 | |
| JPH07297378A (ja) | 固体撮像装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070919 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101126 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4641103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |