CN100401484C - 薄膜晶体管的制造方法 - Google Patents
薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN100401484C CN100401484C CNB2004100964446A CN200410096444A CN100401484C CN 100401484 C CN100401484 C CN 100401484C CN B2004100964446 A CNB2004100964446 A CN B2004100964446A CN 200410096444 A CN200410096444 A CN 200410096444A CN 100401484 C CN100401484 C CN 100401484C
- Authority
- CN
- China
- Prior art keywords
- grid
- drain
- source
- layer
- gate insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管的制造方法，包括先在基板上形成多晶硅岛状物。在基板上形成栅绝缘层，并覆盖住多晶硅岛状物。在多晶硅岛状物上方之栅绝缘层上形成栅极。在基板上形成保护层，并覆盖栅极与栅绝缘层。进行离子注入步骤，以于栅极两侧下方之多晶硅岛状物中形成源极/漏极，而源极/漏极之间即是沟道区。移除第一保护层。在基板上形成图案化介电层，其中图案化介电层暴露出部分源极/漏极。在图案化介电层上形成源极/漏极导体层，且源极/漏极导体层分别与源极/漏极电连接。
Description
技术领域
本发明是关于一种薄膜晶体管的制造方法，且特别是关于一种使用低温多晶硅的薄膜晶体管的制造方法的发明。
背景技术
早期之多晶硅薄膜晶体管(poly-silicon thin filmtransistor，poly-silicon TFT)的制造采用固相结晶(solidphase crystallization，SPC)工艺，由于其工艺温度高达摄氏1000度，所以必需采用熔点较高的石英基板。此外，由于石英基板成本比玻璃基板贵上许多，且在基板尺寸受限的情况下，因此过去只能发展小型面板(面板大约仅有2至3英寸)。近年来随着激光技术的不断进步，准分子激光退火(excimerlaser annealing，ELA)工艺也应用于多晶硅薄膜晶体管的制造工艺中。
准分子激光退火工艺主要是使用激光束照射于非晶硅层(amorphous silicon layer，a-Si layer)，使得非晶硅层熔融(melting)后再结晶(recrystallization)成为多晶硅层(poly-silicon layer)。由于采用准分子激光退火工艺之多晶硅薄膜晶体管制造工艺可在温度摄氏600度以下完成全部工艺，因此此种工艺所形成之多晶硅薄膜晶体管又被称为低温多晶硅薄膜晶体管(low temperature poly-silicon TFT，LTPSTFT)。
承上所述，在低温多晶硅薄膜晶体管的制造过程中，离子注入(ion implantation)工艺算是相当重要的工艺步骤。然而，在沟道掺杂(channel doping)工艺之后，沟道层上方的栅绝缘层之表面常会因为离子注入步骤的冲击而出现凹凸不平的状况，进而影响元件的特性(例如启始电压值)。而如果不进行沟道掺杂工艺，则可能会使NMOS晶体管的启始电压不易控制。此外，对于源极/漏极离子注入(source/drain ion implantation)步骤而言，具有高能量的离子造成光刻胶的碳化效应(carbonization effect)，因此会使得光刻胶的去除较为困难。
发明内容
有鉴于此，本发明的目的就是提供一种薄膜晶体管的制造方法，其方法可以确保薄膜晶体管工艺中的离子注入步骤不会伤及栅绝缘层。
此外，本发明的再一目的就是提供一种薄膜晶体管的制造方法，以改善经离子注入之后的光刻胶层会有较难以移除的问题。
本发明提出一种薄膜晶体管的制造方法，包括下列步骤。首先，在基板上形成多晶硅岛状物(poly-silicon island)。接着，在基板上形成栅绝缘层，并覆盖住多晶硅岛状物。然后，在多晶硅岛状物上方之栅绝缘层上形成栅极。之后，在基板上形成第一保护层，并覆盖栅极与栅绝缘层。进行第一离子注入步骤(ionimplantation)，以于栅极两侧下方之多晶硅岛状物中形成源极/漏极，而源极/漏极之间即是沟道区(channel region)。接下来，移除第一保护层。在基板上形成图案化介电层，其中图案化介电层暴露出部分源极/漏极。然后，在图案化介电层上形成极/漏极导体层，且源极/漏极导体层分别与源极/漏极电连接。
依照本发明的较佳实施例，上述之第一保护层之材质例如是氮化硅(silicon nitride)。
依照本发明的较佳实施例，上述之第一保护层之厚度例如是介于50至1000埃(angstrom)。
依照本发明的较佳实施例，在移除第一保护层之后与在基板上形成图案化介电层之前，上述之薄膜晶体管的制造方法还包括以栅极为掩膜(mask)进行轻掺杂离子注入步骤，以在源极/漏极与沟道区之间形成轻掺杂漏极(Light Doped Drain，LDD)。
依照本发明的较佳实施例，在形成栅绝缘层之后与形成栅极之前，上述之薄膜晶体管的制造方法还包括在栅绝缘层上形成第二保护层。然后，进行第二离子注入步骤，以于多晶硅岛状物内注入离子。接着，移除第二保护层。
依照本发明的较佳实施例，上述之第二保护层之材质例如是氮化硅。
依照本发明的较佳实施例，上述之第二保护层之厚度例如是介于50至1000埃。
依照本发明的较佳实施例，在栅绝缘层上形成栅极之后与在基板上形成第一保护层之前，上述之薄膜晶体管的制造方法还包括利用栅极作为掩膜，部分地蚀刻栅绝缘层，以使栅极底下的栅绝缘层的厚度大于其它部分的栅绝缘层的厚度。
依照本发明的较佳实施例，在栅绝缘层上形成栅极之后与在基板上形成第一保护层之前，上述之薄膜晶体管的制造方法还包括利用栅极作为掩膜，蚀刻栅绝缘层，以移除未被栅极覆盖的栅绝缘层。
依照本发明的较佳实施例，在基板上形成多晶硅岛状物之前，上述之薄膜晶体管的制造方法还包括在基板上形成缓冲层(bufferlayer)。
本发明提出一种薄膜晶体管的制造方法，包括下列步骤。首先，在基板上形成第一多晶硅岛状物与第二多晶硅岛状物。接着，在基板上形成栅绝缘层，并覆盖住第一多晶硅岛状物与第二多晶硅岛状物。在栅绝缘层上形成第一保护层，然后进行第一离子注入步骤，以于第一多晶硅岛状物内注入离子。移除第一保护层。在第一多晶硅岛状物上方之栅绝缘层上形成第一栅极，并且在第二多晶硅岛状物上方之栅绝缘层上形成第二栅极。之后，在基板上形成第二保护层，并覆盖第一栅极与第二栅极。进行第二离子注入步骤，以于第二栅极两侧下方之第二多晶硅岛状物内形成第二源极/漏极，而第二源极/漏极之间即是第二沟道区。进行第三离子注入步骤，以于第一栅极两侧下方之第一多晶硅岛状物内形成第一源极/漏极，而第一源极/漏极之间即是第一沟道区。接着，至少移除第一多晶硅岛状物上方之第二保护层。进行轻掺杂离子注入步骤，以在第一源极/漏极与第一沟道区之间形成轻掺杂漏极。
依照本发明的较佳实施例，上述之第一保护层之材质例如是氮化硅，而第一保护层之厚度例如是介于50至1000埃。
依照本发明的较佳实施例，上述之第二保护层之材质例如是氮化硅，而第二保护层之厚度例如是介于50至1000埃。
依照本发明的较佳实施例，在移除第二保护层之后，上述之薄膜晶体管的制造方法还包括在基板上形成图案化介电层，其中图案化介电层暴露出部分第一源极/漏极与部分第二源极/漏极。然后，在图案化介电层上形成第一源极/漏极导体层以及第二源极/漏极导电层，其中第一源极/漏极导体层分别与第一源极/漏极电连接，而第二源极/漏极导体层分别与第二源极/漏极电连接。
依照本发明的较佳实施例，在栅绝缘层上形成第一栅极与第二栅极之后，上述之薄膜晶体管的制造方法还包括利用第一栅极与第二栅极作为掩膜，部分地蚀刻栅绝缘层，以使第一栅极与第二栅极底下的栅绝缘层的厚度大于其它部分的栅绝缘层的厚度。
依照本发明的较佳实施例，在栅绝缘层上形成第一栅极与第二栅极之后，上述之薄膜晶体管的制造方法还包括利用第一栅极与第二栅极作为掩膜，蚀刻栅绝缘层，以移除未被第一栅极与第二栅极覆盖的栅绝缘层。
依照本发明的较佳实施例，在上述之至少移除第一多晶硅岛状物上方之第二保护层之步骤中将整个第二保护层移除。
依照本发明的较佳实施例，在第一多晶硅岛状物内注入离子之后与移除第一保护层之前，上述之薄膜晶体管的制造方法还包括进行第四离子注入步骤，以于第二多晶硅岛状物内注入离子。
基于上述说明，本发明在对于多晶硅岛状物进行离子注入步骤之前，先在基板上形成保护层，因此在完成离子注入步骤与移除保护层之后，在保护层之下的膜层表面能够较为平整且干净。此外，由于图案化光刻胶层设置于保护层上，因此移除保护层的方式使得图案化光刻胶层较不易残留。
为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1A至图1C为依照本发明第一较佳实施例之薄膜晶体管的制造方法的示意图。
图2A至图2D为依照本发明第二较佳实施例之薄膜晶体管的制造方法的示意图。
图3A至图3F为依照本发明第三较佳实施例之薄膜晶体管的制造方法的示意图。
图4A至图4F为依照本发明第四较佳实施例之薄膜晶体管的制造方法的示意图。
图5A至图5F为依照本发明第五较佳实施例之薄膜晶体管的制造方法的示意图。
主要元件标记说明
110、110a、110b、112a、112b、114a、114b、120、120a、120b：离子注入步骤
130、132、134：轻掺杂离子注入步骤
210、212、214、220：保护层
300、400、600、700、800：薄膜晶体管
310、610：基板
320、620：缓冲层
330：多晶硅岛状物
332、432：源极/漏极
334、434：沟道区
340、640、740、840：栅绝缘层
350：栅极
360、660：图案化介电层
370：源极/漏极导体层
436：轻掺杂漏极
510、520、530、540：图案化光刻胶层
630a：第一多晶硅岛状物
630b：第二多晶硅岛状物
632a：第一源极/漏极
632b：第二源极/漏极
634a：第一沟道区
634b：第二沟道区
636a：轻掺杂漏极
650a：第一栅极
650b：第二栅极
670a：第一源极/漏极导体层
670b：第二源极/漏极导体层
具体实施方式
第一实施例
图1A至图1C为依照本发明第一较佳实施例之薄膜晶体管的制造方法的示意图。请参照图1A，第一实施例之薄膜晶体管的制造方法包括下列步骤。首先，在基板310上形成多晶硅岛状物330，其中基板310例如是玻璃(glass)基板、石英(quartz)基板或是塑料(plastic)基板。
举例而言，形成多晶硅岛状物330的步骤例如是先在基板310上形成非晶硅层(图中未表示出)，其中形成非晶硅层的方式例如是化学气相沉积(chemical vapor deposition，CVD)工艺或等离子体加强化学气相沉积(plasma enhanced CVD，PECVD)工艺。接着，对于此非晶硅层进行激光退火(laserannealing)工艺，以使非晶硅层转变成多晶硅层。然后，对于此多晶硅层进行光刻(photolithography)工艺与蚀刻(etching)工艺，以在基板310上形成多晶硅岛状物330。
上述之激光退火工艺例如是准分子激光、固态激光(solid-state laser)或二极管激发式固态激光(diode pumpedsolid state laser，DPSS)。特别是，在对于非晶硅层进行激光退火工艺之前，还可先进行脱氢(dehydrogenation)工艺，以降低非晶硅层内之氢含量。
请继续参照图1A，接着，在基板310上形成栅绝缘层340，并覆盖住多晶硅岛状物330。此外，栅绝缘层340的材质例如是氧化硅或其它绝缘材料。更详细而言，形成氧化硅的方式例如是采用PECVD工艺，并配合SiH4/N2O或TEOS/O2等反应气体。
然后，在多晶硅岛状物330上方之栅绝缘层340上形成栅极350。更详细而言，形成栅极350的方式例如先在栅绝缘层340上以溅镀(sputtering)工艺或物理气相沉积(physicsvapor deposition，PVD)工艺形成栅极材料层(图中未表示出)，其中栅极材料层之材质例如是铬(Cr)或是其它金属材质。接着，再对此栅极材料层进行光刻工艺与蚀刻工艺，以形成栅极350。
承上所述，在形成栅极350之后，在基板310上形成保护层210，并覆盖栅极350与栅绝缘层340，其中保护层210的厚度例如是介于50至1000埃，而较佳的厚度例如是200埃。此外，保护层210之材质例如是氮化硅(silicon nitride)，而形成氮化硅的方式例如是采用PECVD工艺，并配合反应气体SiH4/NH3。接着，进行离子注入步骤110，以于栅极350两侧下方之多晶硅岛状物330中形成源极/漏极332，而源极/漏极332之间即是沟道区334。
请参照图1B，在形成源极/漏极332之后，移除保护层210。当保护层210之材质为氮化硅时，移除保护层210的方式例如是使用磷酸(phosphoric acid)进行蚀刻工艺。
请参照图1C，在移除保护层210之后，在基板310上形成图案化介电层360，其中图案化介电层360暴露出部分源极/漏极332。更详细而言，形成图案化介电层360的方式例如是先以PECVD工艺在基板310上形成介电层(图中未表示出)，而此介电层的材质例如是氧化硅、氮化硅或其它绝缘材料。接着，对于此介电层进行光刻工艺与蚀刻工艺，以形成图案化介电层360。
然后，在图案化介电层360上形成源极/漏极导体层370，且源极/漏极导体层370分别与源极/漏极332电连接。更详细而言，形成源极/漏极导体层370的方式例如先以溅镀工艺或PVD工艺在图案化介电层360上形成源极/漏极导体材料层(图中未表示出)，其中源极/漏极导体材料层之材质例如是铬(Cr)或是其它金属材质。接着，再对此源极/漏极导体材料层进行光刻工艺与蚀刻工艺，以形成源极/漏极导体层370。值得一提的是，由于在图案化介电层之沉积过程360以及沉积源极/漏极导体层370的过程中均是在高温条件中进行，因此源极/漏极332内所掺杂的离子往沟道区334扩散，使得源极/漏极322的边缘至少与栅极之边缘对齐，进而完成薄膜晶体管300的制造。当然，于形成薄膜晶体管300之后，亦可以额外的进行热加工，以使得源极/漏极332内所掺杂的离子往沟道区334扩散。此热加工例如是快速加热退火法(rapid thermal annealing，RTA)、高温热炉管退火法(furnace annealing，FA)或其它热加工。
值得一提的是，为了避免基板310内的金属离子扩散至多晶硅岛状物330中，在形成多晶硅岛状物330之前还可以先在基板310上形成缓冲层320。此外，形成缓冲层320的方式例如是采用低压化学气相沉积(low pressure CVD，LPCVD)工艺或是PECVD工艺。更详细而言，缓冲层320例如是单层氧化硅或是氧化硅/氮化硅之双层结构。另外，适当厚度的缓冲层320不仅能够避免基板310内之金属离子扩散至多晶硅岛状物330中，还可降低激光退火工艺的冷却速率，以形成较大的硅结晶颗粒。
第二实施例
图2A至图2D为依照本发明第二较佳实施例之薄膜晶体管的制造方法的示意图。请参照图2A，第二实施例与第一实施例相似，其不同之处在于：在形成多晶硅岛状物330以及栅绝缘层340之后，在栅绝缘层340上形成保护层220，其中保护层220的厚度例如是介于50至1000埃，而较佳的厚度例如是200埃。此外，保护层220之材质例如是氮化硅。然后，进行离子注入步骤120，以于多晶硅岛状物330内注入离子，其中离子注入步骤120就是沟道掺杂工艺，用以调整多晶硅岛状物330的电性。接着，移除保护层220。之后，在多晶硅岛状物330上方之栅绝缘层340上形成栅极350。在本实施例中，由于在离子注入步骤120之前，会先在栅绝缘层340上形成保护层220，因此可以保护栅绝缘层340之表面免于遭到离子注入步骤120之损害，因而能确保元件的电性性质。
请参照图2B，在形成栅极350之后，在基板310上形成保护层210，并覆盖栅极350与栅绝缘层340。接着，进行离子注入步骤110，以于栅极350两侧下方之多晶硅岛状物330中形成源极/漏极432，而源极/漏极432之间即是沟道区434。然后，移除保护层210。值得注意的是，在离子注入步骤110中，由于保护层210具有掩膜的功能，因此离子注入步骤110所形成的源极/漏极432的边缘不会与栅极350的边缘对齐。
接着，请参照图2C，移除保护层210，以栅极350为掩膜进行轻掺杂离子注入步骤130，以在源极/漏极432与沟道区434之间形成轻掺杂漏极436，用以改善热载流子效应(hot carriereffect)。与公知技术相比，本发明先采用保护层210以及栅极350作为掩膜以先形成源极/漏极432，且于移除保护层210之后，则可以直接利用栅极350作为掩膜而形成轻掺杂漏极436，因此本发明无须使用另外一道光罩工艺来定义出轻掺杂漏极436。
请参照图2D，在移除保护层210之后的步骤与上述实施例相似，包括在基板310上形成图案化介电层360，其中图案化介电层360暴露出部分源极/漏极432。然后，在图案化介电层360上形成源极/漏极导体层370，且源极/漏极导体层370分别与源极/漏极432电连接，以完成薄膜晶体管400的制造。
第三实施例
图3A至图3F为依照本发明第三较佳实施例之薄膜晶体管的制造方法的示意图。请参照图3A，第三较佳实施例之薄膜晶体管的制造方法包括下列步骤：首先，在基板610上形成第一多晶硅岛状物630a与第二多晶硅岛状物630b，其中第一多晶硅岛状物630a与第二多晶硅岛状物630b的厚度例如是介于100至1000埃，而较佳的厚度为500埃。在一较佳实施例中，在形成第一多晶硅岛状物630a与第二多晶硅岛状物630b之前，先在基板610上形成缓冲层620，以改善基板610所含有之金属离子扩散至第一多晶硅岛状物630a与第二多晶硅岛状物630b中。
接着，在基板610上形成栅绝缘层640，并覆盖住第一多晶硅岛状物630a与第二多晶硅岛状物630b。此外，栅绝缘层640的厚度例如是介于500至1500埃，而较佳的厚度例如是800埃。然后，在栅绝缘层640上形成保护层220。之后，对于上述工艺所形成之结构物进行离子注入步骤120a，以于第一多晶硅岛状物630a内注入离子。更详细而言，在进行离子注入步骤120a之前，先在基板610上形成图案化光刻胶层510，暴露出第一多晶硅岛状物630a，之后再进行离子注入步骤120a。离子注入步骤120a例如是注入P型掺杂物，其中P型掺杂物例如是硼离子。此外，硼离子的掺杂浓度例如是介于5E11至5E12ions/cm2，而较佳的掺杂浓度例如是3E12 ions/cm2。另外，注入能量例如是10至100keV，而较佳的注入能量例如是35keV。
请参照图3B，若有需要对于第二多晶硅岛状物630b进行离子注入步骤120b，以对第二多晶硅岛状物作电性调整，则在移除图案化光刻胶层510之后，在基板610上形成另一图案化光刻胶层520，暴露出第二多晶硅岛状物630b。然后，对于第二多晶硅岛状物630b进行离子注入步骤120b。接着，移除光刻胶层520之后，再移除保护层220。
请参照图3C，在第一多晶硅岛状物630a上方之栅绝缘层640上形成第一栅极650a，并且在第二多晶硅岛状物630b上方之栅绝缘层640上形成第二栅极650b，其中第一栅极650a与第二栅极650b的厚度例如是介于1000至8000埃，而较佳的厚度为4000埃。之后，在基板610上形成保护层210，并覆盖第一栅极650a与第二栅极650b。
进行离子注入步骤110b，以于第二栅极650b两侧下方之第二多晶硅岛状物630b内形成第二源极/漏极632b，而第二源极/漏极632b之间即是第二沟道区634b，其中在进行离子注入步骤110b之前，先在基板610上形成图案化光刻胶层530，以暴露出第二多晶硅岛状物630b。在一实施例中，上述之离子注入步骤110b例如是注入P型掺杂物，其中P型掺杂物例如是硼离子。此外，硼离子的掺杂浓度例如是介于1E14至2E15ions/cm2，而较佳的掺杂浓度例如是1E15 ions/cm2。另外，注入能量例如是10至100keV，而较佳的注入能量例如是35keV。然后，移除图案化光刻胶层530。
请参照图3D，在基板610上形成图案化光刻胶层540，以暴露出第一多晶硅岛状物630a。然后，进行离子注入步骤110a，以于第一栅极650a两侧下方之第一多晶硅岛状物630a内形成第一源极/漏极632a，而第一源极/漏极632a之间即是第一沟道区634a。上述之离子注入步骤110a例如是注入n型掺杂物，其中n型掺杂物例如是磷离子。此外，磷离子的掺杂浓度例如是介于1E14至1E15 ions/cm2，而较佳的浓度例如是5E14ions/cm2。另外，注入能量例如是10至100keV，而较佳的注入能量例如是70keV。然后，至少移除第一多晶硅岛状物630a上方之保护层210。
请参照图3E，进行轻掺杂离子注入步骤130，以在第一源极/漏极632a与第一沟道区634a之间形成轻掺杂漏极636a。然后，移除图案化光刻胶层540与保护层210。上述之轻掺杂离子注入步骤130例如是注入n型掺杂物，其中n型掺杂物例如是磷离子。此外，磷离子的掺杂浓度例如是介于1E13至1E14ions/cm2，而较佳的浓度例如是5E13 ions/cm2。另外，注入能量例如是10至100keV，而较佳的注入能量例如是50keV。
值得一提的是，在另一较佳实施例中，于图3D中，在形成第一源极/漏极632a之后，亦可先将整个保护层210与图案化光刻胶层540都移除，再进行轻掺杂离子注入步骤130，以形成轻掺杂漏极636a。
请参照图3F，在基板610上形成图案化介电层660，其中图案化介电层660暴露出部分第一源极/漏极632a与部分第二源极/漏极632b。此外，图案化介电层660的厚度例如是介于1000至8000埃，而较佳的厚度例如是4000埃。在完成所有的离子注入步骤之后，对于上述工艺所形成之结构体进行热加工，如是快速加热退火工艺(RTA)，其温度范围例如是摄氏500至650度，而较佳的温度例如是摄氏600度。此外，退火时间例如是介于10至90秒，而较佳的退火时间例如是70秒。
然后，在图案化介电层660上形成第一源极/漏极导体层670a以及第二源极/漏极导电层670b，其中第一源极/漏极导体层670a分别与第一源极/漏极632a电连接，而第二源极/漏极导体层670b分别与第二源极/漏极632b电连接，以完成薄膜晶体管600的制造。此外，第一源极/漏极导体层670a与第二源极/漏极导电层670b之材质例如是铬或其它金属材质，其中第一源极/漏极导体层670a与第二源极/漏极导电层670b之厚度约为1000至8000埃，而较佳的厚度约为4000埃。
由于本发明在离子注入步骤之前，先在基板上形成保护层，因此在完成离子注入步骤与移除保护层之后，能够保护底下膜层免于遭到离子注入步骤的伤害。此外，形成保护层还具有另一功效，即是可使得经过离子注入工艺轰击后的图案化光刻胶层会较易除去，且较不易残留。在本发明中，薄膜晶体管的制造方法除了以上所述之三个实施例之外，亦可有其它的变化，详述如后。
第四实施例
图4A至图4F为依照本发明第四较佳实施例之薄膜晶体管的制造方法的示意图。请参照图4A，图4A之步骤与图3A相似。同样地，亦可选择性地进行图3B之步骤。接着，请参照图4B，在第一多晶硅岛状物630a上方之栅绝缘层740上形成第一栅极650a，并且在第二多晶硅岛状物630b上方之栅绝缘层740上形成第二栅极650b之后，利用第一栅极650a与第二栅极650b作为掩膜，部分地蚀刻栅绝缘层740，以使第一栅极650a与第二栅极650b底下的栅绝缘层740的厚度大于其它部分的栅绝缘层740的厚度。更详细而言，栅绝缘层740的厚度例如蚀刻至800埃，而蚀刻后的栅绝缘层740的厚度较佳为300埃。
之后，图4C至图4F之步骤与先前图3C至图3F相似，包括形成第二源极/漏极632b、形成第一源极/漏极632a、在第一源极/漏极632a与第一沟道区634a之间形成轻掺杂漏极636a、形成图案化介电层660、形成第一源极/漏极导体层670a以及第二源极/漏极导电层670b等步骤。与第三实施例相比，由于保护层212之较佳的厚度由200埃增至约为500埃，而蚀刻后的栅绝缘层740的厚度较佳为300埃，因此离子注入步骤112b之较佳的注入能量例如是40keV，而离子注入步骤112a之较佳的注入能量例如是75keV。此外，由于蚀刻后的栅绝缘层740的厚度较佳为300埃，因此轻掺杂离子注入步骤132之较佳的注入能量例如是30keV。
第五实施例
图5A至图5F为依照本发明第五较佳实施例之薄膜晶体管的制造方法的示意图。请参照图5A，图5A之步骤与图3A相似。同样地，亦可选择性地进行图3B之步骤。接着，请参照图5B，在形成第一栅极650a与第二栅极650b之后，利用第一栅极650a与第二栅极650b作为掩膜，完全蚀刻未被第一栅极650a与第二栅极650b覆盖的栅绝缘层840。
图5C至图5F之步骤亦与先前图3C至图3F相似，包括形成第二源极/漏极632b、形成第一源极/漏极632a、在第一源极/漏极632a与第一沟道区634a之间形成轻掺杂漏极636a、形成图案化介电层660、形成第一源极/漏极导体层670a以及第二源极/漏极导电层670b等步骤。
特别是，与第四实施例相比，由于保护层214之较佳的厚度由500埃增至约为800埃，因此离子注入步骤112b之较佳的注入能量例如是45keV，而离子注入步骤112a之较佳的注入能量例如是80keV。此外，栅绝缘层840并未完全覆盖第一多晶硅岛状物630a与第二多晶硅岛状物630b，因此轻掺杂离子注入步骤132之较佳的注入能量例如是10keV。
综上所述，与公知技术相比，由于本发明在对于多晶硅岛状物进行离子注入步骤之前，先在栅绝缘层上形成保护层，因此可保护栅绝缘层免于遭到离子注入工艺的伤害。
此外，于图案化光刻胶层底下设置保护层，可以使得经离子注入工艺之后的光刻胶层较易除去，且较不易残留。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何发明所属技术领域的普通专业人员，在不脱离本发明之思想和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求书所界定者为准。
Claims (19)
1.一种薄膜晶体管的制造方法，其特征是包括：
在基板上形成多晶硅岛状物；
在该基板上形成栅绝缘层，并覆盖住该多晶硅岛状物；
在该多晶硅岛状物上方之该栅绝缘层上形成栅极；
在该基板上形成第一保护层，并覆盖该栅极与该栅绝缘层；
进行第一离子注入步骤，以于该栅极两侧下方之该多晶硅岛状物中形成源极/漏极，而该源极/漏极之间即是沟道区；
移除该第一保护层；
以该栅极为掩膜进行轻掺杂离子注入步骤，以在该源极/漏极与该沟道区之间形成轻掺杂漏极；
在该基板上形成图案化介电层，其中该图案化介电层暴露出部分该源极/漏极；以及
在该图案化介电层上形成源极/漏极导体层，而该源极/漏极导体层分别与该源极/漏极电连接。
2.根据权利要求1所述之薄膜晶体管的制造方法，其特征是该第一保护层之材质包括氮化硅。
3.根据权利要求1所述之薄膜晶体管的制造方法，其特征是该第一保护层之厚度介于50至1000埃。
4.根据权利要求1所述之薄膜晶体管的制造方法，其特征是在形成该栅绝缘层之后与形成该栅极之前，还包括：
在该栅绝缘层上形成第二保护层；
进行第二离子注入步骤，以于该多晶硅岛状物内注入离子；以及
移除该第二保护层。
5.根据权利要求4所述之薄膜晶体管的制造方法，其特征是该第二保护层之材质包括氮化硅。
6.根据权利要求4所述之薄膜晶体管的制造方法，其特征是该第二保护层之厚度介于50至1000埃。
7.根据权利要求1所述之薄膜晶体管的制造方法，其特征是于该栅绝缘层上形成该栅极之后与在该基板上形成该第一保护层之前，还包括：
利用该栅极作为掩膜，部分地蚀刻该栅绝缘层，以使该栅极底下的该栅绝缘层的厚度大于其它部分的该栅绝缘层的厚度。
8.根据权利要求1所述之薄膜晶体管的制造方法，其特征是于该栅绝缘层上形成该栅极之后与在该基板上形成该第一保护层之前，还包括：
利用该栅极作为掩膜，蚀刻该栅绝缘层，以移除未被该栅极覆盖的该栅绝缘层。
9.根据权利要求1所述之薄膜晶体管的制造方法，其特征是在该基板上形成该多晶硅岛状物之前，还包括在该基板上形成缓冲层。
10.一种薄膜晶体管的制造方法，其特征是包括：
在基板上形成第一多晶硅岛状物与第二多晶硅岛状物；
在该基板上形成栅绝缘层，并覆盖住该第一多晶硅岛状物与该第二多晶硅岛状物；
在该栅绝缘层上形成第一保护层；
进行第一离子注入步骤，以于该第一多晶硅岛状物内注入离子；
移除该第一保护层；
在该第一多晶硅岛状物上方之该栅绝缘层上形成第一栅极，并且在该第二多晶硅岛状物上方之该栅绝缘层上形成第二栅极；
在该基板上形成第二保护层，并覆盖该第一栅极与该第二栅极；
进行第二离子注入步骤，以于该第二栅极两侧下方之该第二多晶硅岛状物内形成第二源极/漏极，而该第二源极/漏极之间即是第二沟道区；
进行第三离子注入步骤，以于该第一栅极两侧下方之该第一多晶硅岛状物内形成第一源极/漏极，而该第一源极/漏极之间即是第一沟道区；
至少移除该第一多晶硅岛状物上方之该第二保护层；以及
进行轻掺杂离子注入步骤，以在该第一源极/漏极与该第一沟道区之间形成轻掺杂漏极。
11.根据权利要求10所述之薄膜晶体管的制造方法，其特征是该第一保护层之材质包括氮化硅。
12.根据权利要求10所述之薄膜晶体管的制造方法，其特征是该第一保护层之厚度介于50至1000埃。
13.根据权利要求10所述之薄膜晶体管的制造方法，其特征是该第二保护层之材质包括氮化硅。
14.根据权利要求10所述之薄膜晶体管的制造方法，其特征是该第二保护层之厚度介于50至1000埃。
15.根据权利要求10所述之薄膜晶体管的制造方法，其特征是在移除该第二保护层之后，还包括：
在该基板上形成图案化介电层，其中该图案化介电层暴露出部分该第一源极/漏极与部分该第二源极/漏极；以及
在该图案化介电层上形成第一源极/漏极导体层以及第二源极/漏极导电层，其中该第一源极/漏极导体层分别与该第一源极/漏极电连接，该第二源极/漏极导体层分别与该第二源极/漏极电连接。
16.根据权利要求10所述之薄膜晶体管的制造方法，其特征是于该栅绝缘层上形成该第一栅极与该第二栅极之后，还包括：
利用该第一栅极与该第二栅极作为掩膜，部分地蚀刻该栅绝缘层，以使该第一栅极与该第二栅极底下的该栅绝缘层的厚度大于其它部分的该栅绝缘层的厚度。
17.根据权利要求10所述之薄膜晶体管的制造方法，其特征是于该栅绝缘层上形成该第一栅极与该第二栅极之后，还包括：
利用该第一栅极与该第二栅极作为掩膜，蚀刻该栅绝缘层，以移除未被该第一栅极与该第二栅极覆盖的该栅绝缘层。
18.根据权利要求10所述之薄膜晶体管的制造方法，其特征是在至少移除该第一多晶硅岛状物上方之该第二保护层之步骤中将整个该第二保护层移除。
19.根据权利要求10所述之薄膜晶体管的制造方法，其特征是多晶硅岛状物内注入离子之后与移除该第一保护层之前，还包括进行第四离子注入步骤，以于该第二多晶硅岛状物内注入离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100964446A CN100401484C (zh) | 2004-12-01 | 2004-12-01 | 薄膜晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100964446A CN100401484C (zh) | 2004-12-01 | 2004-12-01 | 薄膜晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1783439A CN1783439A (zh) | 2006-06-07 |
| CN100401484C true CN100401484C (zh) | 2008-07-09 |
Family
ID=36773404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100964446A Expired - Fee Related CN100401484C (zh) | 2004-12-01 | 2004-12-01 | 薄膜晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100401484C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881571B (zh) * | 2012-09-28 | 2014-11-26 | 京东方科技集团股份有限公司 | 有源层离子注入方法及薄膜晶体管有源层离子注入方法 |
| CN112470268A (zh) * | 2018-05-30 | 2021-03-09 | 深圳市柔宇科技股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN109659235B (zh) * | 2018-12-14 | 2021-12-03 | 武汉华星光电半导体显示技术有限公司 | Tft的制备方法、tft、阵列基板及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5696386A (en) * | 1993-02-10 | 1997-12-09 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
| CN1276630A (zh) * | 1999-06-02 | 2000-12-13 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN1144275C (zh) * | 1999-05-10 | 2004-03-31 | 松下电器产业株式会社 | 薄膜晶体管制造方法及薄膜晶体管 |
-
2004
- 2004-12-01 CN CNB2004100964446A patent/CN100401484C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5696386A (en) * | 1993-02-10 | 1997-12-09 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
| CN1144275C (zh) * | 1999-05-10 | 2004-03-31 | 松下电器产业株式会社 | 薄膜晶体管制造方法及薄膜晶体管 |
| CN1276630A (zh) * | 1999-06-02 | 2000-12-13 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1783439A (zh) | 2006-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6995053B2 (en) | Vertical thin film transistor | |
| US6916690B2 (en) | Method of fabricating polysilicon film | |
| JP5214620B2 (ja) | 応力印加チャネル領域を有する電界効果トランジスタを備えた半導体構造の形成方法 | |
| US6727122B2 (en) | Method of fabricating polysilicon thin film transistor | |
| KR100402845B1 (ko) | 액정표시장치의제조방법 | |
| JPH05114724A (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| US7605023B2 (en) | Manufacturing method for a semiconductor device and heat treatment method therefor | |
| JP3991883B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP4153500B2 (ja) | 半導体装置の製造方法 | |
| US8492212B2 (en) | Thin-film transistor producing method | |
| JP2007258453A (ja) | 薄膜トランジスタ、及びその製造方法 | |
| US20060030109A1 (en) | Method to produce highly doped polysilicon thin films | |
| KR20000017056A (ko) | 반도체 장치 제조 방법 | |
| CN100401484C (zh) | 薄膜晶体管的制造方法 | |
| US7192815B2 (en) | Method of manufacturing a thin film transistor | |
| JPWO2004114413A1 (ja) | 半導体装置及びその製造方法 | |
| CN100466234C (zh) | 薄膜晶体管的制造方法 | |
| JP2005236186A (ja) | 半導体装置とその製造方法並びに電子機器 | |
| CN100447964C (zh) | 薄膜晶体管的制作方法 | |
| CN105655355A (zh) | 一种阵列基板的制造方法 | |
| JP4466423B2 (ja) | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| KR20060032454A (ko) | 다결정 실리콘 제조방법 | |
| JP2005236187A (ja) | 半導体装置の製造方法、電子機器 | |
| JP4337554B2 (ja) | 半導体装置の製造方法 | |
| JP2002190606A (ja) | トップゲート型薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080709 Termination date: 20191201 |