CN1144275C - 薄膜晶体管制造方法及薄膜晶体管 - Google Patents
薄膜晶体管制造方法及薄膜晶体管 Download PDFInfo
- Publication number
- CN1144275C CN1144275C CNB001086448A CN00108644A CN1144275C CN 1144275 C CN1144275 C CN 1144275C CN B001086448 A CNB001086448 A CN B001086448A CN 00108644 A CN00108644 A CN 00108644A CN 1144275 C CN1144275 C CN 1144275C
- Authority
- CN
- China
- Prior art keywords
- film
- thickness
- film transistor
- thin film
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 title claims description 15
- 239000010408 film Substances 0.000 claims abstract description 112
- 239000012535 impurity Substances 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 125000001181 organosilyl group Chemical group [SiH3]* 0.000 claims 1
- 239000011229 interlayer Substances 0.000 abstract description 16
- 230000004913 activation Effects 0.000 abstract description 14
- 238000009413 insulation Methods 0.000 abstract description 12
- 239000002019 doping agent Substances 0.000 abstract description 7
- 230000001681 protective effect Effects 0.000 abstract 1
- 230000003685 thermal hair damage Effects 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 238000002310 reflectometry Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 239000012528 membrane Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 5
- 238000005224 laser annealing Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000013039 cover film Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- -1 phosphonium ions Chemical class 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 241000931526 Acer campestre Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
作为薄膜晶体管的栅绝缘膜形成第一绝缘膜，在栅绝缘膜上形成栅极。然后，注入杂质以形成源和漏区。作为层间绝缘膜，形成折射率为n1且膜厚为d2的第二绝缘膜覆盖第一绝缘膜和栅极。其后，加上波长为λ的激光以激活杂质。第一和第二绝缘膜的膜厚d1和d2满足相对于激光波长λ的情况，以在需要激活的区域处形成防反射膜。同时，设定膜厚d1和d2使栅极上的层间绝缘膜形成反射膜。这减少了杂质激活期间激光对栅极的热破坏。
Description
本发明涉及多晶硅薄膜晶体管的制造方法及在液晶显示器件和包括图象传感器等输入和输出器件中所使用的薄膜晶体管这一领域。
多晶硅薄膜晶体管的电子迁移率比无定形硅薄膜晶体管的电子迁移率大100倍。使用多晶硅薄膜晶体管使得可把元件减到最少且使得可更密集地在衬底上安装驱动电路。在液晶显示器件的领域中，近来已在具有内置驱动电路的薄膜晶体管阵列中使用了多晶硅薄膜晶体管。通过开发在可容易扩大的玻璃衬底上制造阵列这一技术，使得这些具有内置驱动电路的薄膜晶体管阵列成为可能。
为了在低温下形成多晶硅薄膜晶体管，开发在低温下把杂质注入多晶硅薄膜的激活方法以及在低温下形成多晶硅薄膜的技术是重要的。通常利用使用准分子激光退火的低温结晶化，在低温下在大的衬底上形成良好的多晶硅薄膜。
例如，1986年5月第5期IEEE电子器件公报的第EDL-7卷，第276-278页揭示了涉及准分子激光退火技术。一般，使用热退火来激活，但激活速率随处理温度的降低而明显下降。
提出把快速热退火(RTA)和准分子激光激活作为提高低温下的杂质激活速率以克服以上缺点的方法。SID97 M/52：多晶硅TFT LCD的快速热处理的最新进展中揭示了RTA激活，第18届(1986)固态器件和材料国际会议的全文摘要第225-228页揭示了准分子激光激活。
图3A到3D示出描述制造液晶显示器件中所使用的有源矩阵阵列的多晶硅薄膜晶体管的常规方法的流程图。如图3A所示，使用等离子体CVD方法在透明玻璃衬底11上形成变为缓冲层12的氧化硅膜。然后，使用等离子体CVD方法淀积无定形硅(a-Si)膜，而其上形成缓冲层12的衬底11不暴露于空气。
接着，应用热处理来减少a-Si膜中的氢。通过准分子激光退火对a-Si进行多晶硅化，以形成多晶-Si膜13a。最后，把多晶-Si膜13a处理成为TFT所需的尺寸和形状。
接着，形成变为栅绝缘膜14的氧化硅膜。形成通常由Al合金构成的栅极15，并且，如图3A的箭头100所示，在薄膜晶体管中注入杂质以形成轻掺杂漏(LDD)区13b。如图3B所示，然后使用覆盖薄膜晶体管的LDD区13b的光致抗蚀剂25，形成把杂质注入源和漏区中的掩模。如图3B的箭头100所示，通过离子注入把大量磷离子(即杂质)注入源区21和漏区22中。把杂质浓度高的源区21和漏区22叫做SD区13C。
由于注入的杂质在电气上是不活泼的，所以如图3C的箭头101所示应用准分子激光来激活它。
然后，如图3D所示，形成变为层间绝缘膜16的氧化硅膜，并在源区21和漏区22中的绝缘膜上开出接触孔17a和17b。并形成Ti和Al构成的分层膜，并对它进行处理以形成SD布线18a和18b。
最后，形成由氮化硅制成的保护绝缘膜23，并在氢气中进行退火。氢气退火以氢填充多晶硅薄膜中的空离子键，使得可提高薄膜晶体管的特性。
然而，使用准分子激光的常规激活方法对栅极15产生程度高的热破坏。更具体来说，如图3C所示，通过薄膜晶体管源区21和漏区22处的栅绝缘膜14把所照射的准分子激光加到多晶硅上，被多晶硅所吸收。加到栅极15区的激光还被栅金属直接吸收，使得栅极的温度升高。如果把诸如W、Mo和Cr等具有高熔点的金属用于栅极15，则可能因激光照射所产生的热冲击(shock)而引起栅极15开裂或剥离。如果把Al合金用于栅极15，则可能发生诸如小丘(hillock)增加等质量问题。小丘是因温度升高而使材料表面变得不平的现象。
本发明提供了一种薄膜晶体管的制造方法及薄膜晶体管，它减少了在薄膜晶体管制造期间(包括通过激光照射来进行杂质激活的工艺)因照射激光而对栅极所产生的热破坏。
依据本发明一个示例实施例的薄膜晶体管制造方法包括以下步骤：在透明衬底上形成半导体薄膜；作为栅绝缘膜在半导体薄膜上形成折射率为n1且膜厚为d1的第一绝缘膜；在第一绝缘膜上形成栅极；把杂质注入半导体薄膜中；形成折射率为n2且膜厚为d2的第二绝缘膜，以覆盖第一绝缘膜和栅极；在形成第二绝缘膜后，通过加上波长为λ的激光来激活所注入的杂质。在此结构中，膜厚d1和d2实际上满足以下的一组公式(1)和(2)：
d2*n2＝2*m*λ/4 (1)
d1*n1+d2*n2＝(2*m1-1)*λ/4 (2)
这里，m和m1为任意给定的正整数。
这些膜厚使得激光被反射出栅极，并在栅极以外的部分被吸收。这使得减少了激光照射对栅极的热破坏，还实现了通过激光的有效的杂质激活。
本发明的另一个示例实施例指一种薄膜晶体管的制造方法，该方法包括以下步骤：在透明衬底上形成半导体薄膜；作为栅绝缘膜在半导体薄膜上形成折射率为n1且膜厚为d1的第一绝缘膜；在第一绝缘膜上形成栅极；在形成栅极后把杂质注入半导体薄膜中；形成折射率为n2且膜厚为d2的第二绝缘膜，以覆盖第一绝缘膜和栅极；在形成第二绝缘膜后，通过波长为λ的激光照射来激活所注入的杂质。
在此结构中，第一绝缘膜的膜厚d1和第二绝缘膜的膜厚d2实际上满足一组公式(5)和(6)，m和m1为任意给定的正整数。
abs{d2*n2-2*m*λ/4}＜λ/8 (5)；以及
abs{(d2*n2+d1*n1)-(2*m1-1)*λ/4}＜λ/8 (6)
以上膜厚d1和d2的可接受范围使得减少了激光照射对栅极的热破坏，还实现了通过激光的有效的杂质激活。
在这些薄膜晶体管制造方法中，第一绝缘膜是通过由等离子体分解至少包含有机硅材料的气体材料而制造的氧化硅。
本发明的薄膜晶体管包括在透明衬底上形成的半导体薄膜；作为栅绝缘膜在半导体薄膜上形成的折射率为n1且膜厚为d1的第一绝缘膜；在第一绝缘膜上形成的栅极；注入半导体薄膜中的杂质；形成的覆盖第一绝缘膜和栅极的折射率为n2且膜厚为d2的第二绝缘膜。通过加上波长为λ的激光来激活所注入的杂质。在此结构中，膜厚d1和d2实际上满足一组公式(1)和(2)，m和m1为任意给定的正整数。
图1A到1D是示出本发明较佳实施例中的薄膜晶体管制造方法的工艺的剖面图。
图2A示出绝缘膜的膜厚与激光的反射率之间的关系的特性曲线图；
图2B是薄膜晶体管中的区域A和B的剖面图。
图3A到3D是示出薄膜晶体管的常规制造方法的工艺的剖面图。
以下参考图1A到1D来描述本发明较佳实施例中的薄膜晶体管制造方法。如图1A所示，使用等离子体CVD方法在透明玻璃衬底11上形成400nm厚的氧化硅膜，以形成缓冲层12。然后，使用等离子体CVD方法淀积达到50nm厚的无定形硅(a-Si)，而其上形成氧化硅薄膜的玻璃衬底11不暴露于空气。为了减少a-Si膜中的氢，在1托的还原氮气中，在450℃下把玻璃衬底11热处理90分钟。通过准分子激光退火对a-Si膜进行多晶硅化，以形成多晶-Si膜13a，它是一非单晶半导体薄膜。对于准分子激光，使用波长为308nm的XeCl准分子激光，并在真空下照射。其能量密度为350mJ/cm2，平均照射量为35射(shot)/点。
在对a-Si膜进行多晶硅化以形成多晶-Si膜13a后，把多晶-Si膜13a处理成为TFT所需的尺寸和形状。淀积50nm厚的氧化硅膜，以形成栅绝缘膜14，它是第一绝缘膜。采用等离子体CVD方法从氧气和TEOS(原硅酸四乙酯，Si(OCH2CH3)4)气体的混合气体(它是有机硅材料)中形成此氧化硅膜。膜厚设定为45nm。
然后形成由Al合金构成的栅极15。把栅极15用作掩模，通过注入杂质来形成薄膜晶体管的LDD区13b。以70keV的加速电压来激励磷离子，并以1013/cm2的剂量率沿箭头100注入。在形成LDD区13b后，如图1B所示，加上覆盖薄膜晶体管的LDD区13b的光致抗蚀剂25，以形成把杂质注入源区21和漏区22的掩模。LDD区不是必不可少的，而是有利于减少薄膜晶体管的OFF状态电流。
在注入杂质后，如图1C所示，形成215nm厚的氧化硅膜作为第二绝缘膜，以形成层间绝缘膜16。然后，如图1C中的箭头101所示，加上短波准分子激光以激活所注入的杂质。用于激活的激光为XeCl准分子激光，它的波长λ为308nm，半宽度为30nm。其能量密度为300mJ/cm2，平均照射量为20射/点。
栅绝缘膜14(第一绝缘膜)的膜厚d1＝50nm，折射率n1＝1.46。在栅绝缘膜14上形成的层间绝缘膜16(第二绝缘膜)的膜厚d2＝215nm，折射率n2＝1.46。相应地，需要杂质激活的薄膜晶体管的源区21和漏区22上的绝缘膜的膜厚为d1+d2＝265nm。折射率n1都是1.46。
图2A示出在激光从空气进入绝缘膜(SiO2)时的激光反射率对绝缘膜的膜厚的关系曲线。图2B示出在激光激活期间薄膜晶体管的剖面图。此图相应于图1C中的剖面图。如图2A所示，当激光波长为λ且绝缘膜的折射率为n时，从空气进入绝缘膜的激光的反射率以λ/(4*n)的周期重复最大和最小反射率。
图2A示出当准分子激光的波长λ为308nm且绝缘膜(SiO2)的折射率n为1.46时的情况。在此情况下，反射率的半周期λ/(4*n)为52.7nm。相应地，自从激光进入图2B所示区域A(栅极)上的层间绝缘膜(d2＝215nm)后，薄膜晶体管的栅极15几乎不吸收入射激光能量。
另一方面，在图2B所示的区域B(晶体管的源区21、漏区22和LDD区13b)中，激光进入厚度为栅绝缘膜的膜厚d1＝50nm与层间绝缘膜的膜厚d2＝215nm之和(即d1+d2＝265nm)的膜。相应地，如图A所示反射率几乎最小，入射激光能量最有效地达到底部的多晶-Si膜13a。因而，多晶-Si膜13a被最有效地退火，且令人满意地激活所注入的杂质。
以上结论可采用以下的数字形式。
当层间绝缘膜厚d2为反射率半周期的偶数倍，即
d2＝2*m*λ/(4*n1)；以及
两个绝缘膜厚之和d1+d2为反射率半周期的奇数倍，即
d1+d2＝(2*m1-1)*λ(4*n1)
时实现了理想情况。这里m和m1是任意给定的正整数。
然后，可如下重新排列这些公式：
d2*n1＝2*m*λ/4；以及
(d1+d2)*n1＝(2*m1-1)*λ/4。
对于层间绝缘膜的折射率n2不同于栅绝缘膜的折射率n1的情况，可如下归纳这些公式：
d2*n2＝2*m*λ/4 (1)；以及
d2*n2+d1*n1＝(2*m1-1)*λ/4 (2)。
换句话说，在满足一组公式(1)和(2)时，激光理想地激活了杂质。
在杂质激活后，如图1D所示，在层间绝缘膜16上开出接触孔17a和17b，然后分别形成Ti和Al分层膜构成的SD布线18a和18b。最后，形成由氮化硅制成的保护绝缘膜23，并在氢气中进行退火。相应地，由氢来填充多晶硅薄膜中的空离子键，以提高薄膜晶体管的特性。
以上描述中的退火最好在250℃和400℃之间进行30分钟到3小时。这里，退火温度为350℃，退火时间为1小时。使用本发明的制造方法所制造的薄膜晶体管表现出的迁移率为150cm2/V·sec及Vth＝2.0V。即使把Al合金用于栅极15，在通过激光的杂质激活工艺中也未观察到小丘的增加。
因而，本发明的制造方法使得可把准分子激光反射离栅极15上的层间绝缘膜16。另一方面，薄膜晶体管的源区21、漏区22和LDD区13b上的层间绝缘膜16和栅绝缘膜14防止了准分子激光的反射。这使得在需要杂质激活的区域有效地吸收了激光能量，同时，防止在需要避免温度升高的栅极处吸收激光能量。相应地，可能因温度升高而引起小丘、裂缝等的材料可用于栅极布线，这些材料诸如Al及包括Cr、Mo和Ni等应力大且熔点高的金属。
如图2A所示，相对于所使用的激光的波长λ及绝缘膜的折射率n1，在每一λ/(4*n1)[nm]的绝缘膜厚中重复最小和最大反射率。相应地，绝缘膜膜厚的误差最好在反射率变为最大值和最小值的最小间隔的一半的范围内，即±λ(8*n1)[nm]。如果把此条件量化，则栅绝缘膜的膜厚d1和层间绝缘膜的膜厚d2可满足以下的一组公式(3)和(4)，m和m1为任意给定的正整数：
abs{d2*n1-2*m*λ/4}＜λ/8 (3)；以及
abs{(d2+d1)*n1-(2*m1-1)*λ/4}＜λ/8 (4)。
较佳实施例对栅绝缘膜和层间绝缘膜使用相同材料，这意味着两个膜具有相同的折射率n1。然而，没有必要使用折射率相同的材料。当把折射率不同材料用于栅绝缘膜和层间绝缘膜时，膜厚d1和d2可满足以下的一组公式(5)和(6)，m和m1为任意给定的正整数：
abs{d2*n2-2*m*λ/4}＜λ/8 (5)；以及
abs{(d2*n2+d1*n1)-(2*m1-1)*λ/4}＜λ/8 (6)；
这里，栅绝缘膜的膜厚为d1，其折射率为n1，层间绝缘膜的膜厚为d2，其折射率为n2。
在满足以上公式(5)和(6)时，可实现较佳实施例中所述的相同结果。
如较佳实施例中所述，把有机硅材料(诸如通过等离子体分解的TEOS气体)用于栅绝缘膜有效地提高了薄膜晶体管的可靠性，因为在淀积该膜时对基底层的破坏极小。
如上所述，本发明使得在加上激光来激活杂质时，能够在栅极上形成防激光的光学反射膜，并在薄膜晶体管的源和漏区上形成防反射膜。这使得栅极可在激活期间反射激光束，同时，使注入杂质的区域有效地吸收能量。相应地，即使在实现足够的激活速率的激光退火条件下，也可防止栅极开裂和剥离。结果，本发明明显地提高了制造薄膜晶体管的成品率。
此外，绝缘膜使用通过等离子体分解有机硅材料而制成的氧化硅膜来覆盖薄膜晶体管的源区和漏区使得进一步提高了薄膜晶体管的可靠性。
标号
11 玻璃衬底
12 缓冲层
13a 多晶-Si膜
13b LDD区
13c SD区
14 栅绝缘膜(第一绝缘膜)
15 栅极
16 层间绝缘膜(第二绝缘膜)
17a，17b 接触孔
18a，18b SD布线
21 源区
22 漏区
25 光致抗蚀剂
23 保护绝缘膜
Claims (10)
1.一种薄膜晶体管的制造方法，其特征在于所述方法包括以下步骤：
在透明衬底上形成半导体薄膜；
在所述半导体薄膜上形成折射率为n1且膜厚为d1的第一绝缘膜；
在所述第一绝缘膜上形成栅极；
把杂质注入所述半导体薄膜中；
形成折射率为n2且膜厚为d2的第二绝缘膜，以覆盖所述第一绝缘膜和所述栅极；以及
施加波长为λ的激光来激活所注入的杂质；
其中所述膜厚d1和d2的厚度足以把所述激光反射离栅极并被远离所述栅极的所述薄膜晶体管所吸收，所述厚度d1和d2落在满足一组公式(5)和(6)的范围内，m和m1为任意给定的正整数：
abs{d2*n2-2*m*λ/4}＜λ/8 (5)；以及
abs{(d2*n2+d1*n1)-(2*m1-1)*λ/4}＜λ/8 (6)。
2.如权利要求1所述的薄膜晶体管的制造方法，其特征在于所述厚度d1和d2满足一组公式(1)和(2)，m和m1为任意给定的正整数：
d2*n2＝2*m*λ/4 (1)；以及
d1*n1+d2*n2＝(2*m1-1)*λ/4 (2)。
3.如权利要求1所述的薄膜晶体管的制造方法，其特征在于所述第一绝缘膜为栅绝缘膜。
4.如权利要求1所述的薄膜晶体管的制造方法，其特征在于所述第二绝缘膜的折射率n2等于所述第一绝缘膜的折射率n1。
5.如权利要求1-4中任一项所述的薄膜晶体管的制造方法，其特征在于所述第一绝缘膜为通过等离子体分解至少包含有机硅的气体材料而制成的氧化硅。
6.如权利要求1-4中任一项所述的薄膜晶体管的制造方法，其特征在于所述半导体薄膜为多晶硅制成的非单晶半导体薄膜。
7.如权利要求1-4中任一项所述的薄膜晶体管的制造方法，其特征在于在把杂质注入所述半导体薄膜中的所述步骤中，注入用于形成所述薄膜晶体管的源和漏区的杂质及用于形成轻掺杂区的杂质。
8.一种薄膜晶体管，其特征在于包括：
在透明衬底上形成的半导体薄膜；
在所述半导体薄膜上形成的折射率为n1且膜厚为d1的第一绝缘膜；
在所述第一绝缘膜上形成的栅极；
注入所述半导体薄膜中的杂质，所述杂质通过施加波长为λ的激光而激活；以及
形成的覆盖所述第一绝缘膜和所述栅极的折射率为n2且膜厚为d2的第二绝缘膜；
其中所述膜厚d1和d2的厚度足以把所述激光反射离栅极并被远离所述栅极的所述薄膜晶体管所吸收，所述厚度d1和d2落在满足一组公式(5)和(6)的范围内，m和m1为任意给定的正整数：
abs{d2*n2-2*m*λ/4}＜λ/8 (5)；以及
abs{(d2*n2+d1*n1)-(2*m1-1)*λ/4}＜λ/8 (6)。
9.如权利要求8所述的薄膜晶体管，其特征在于所述厚度d1和d2满足一组公式(1)和(2)，m和m1为任意给定的正整数：
d2*n2＝2*m*λ/4 (1)；以及
d1*n1+d2*n2＝(2*m1-1)*λ/4 (2)。
10.如权利要求8所述的薄膜晶体管，其特征在于所述第一绝缘膜为栅绝缘膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12812199A JP3318285B2 (ja) | 1999-05-10 | 1999-05-10 | 薄膜トランジスタの製造方法 |
| JP128121/1999 | 1999-05-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1273436A CN1273436A (zh) | 2000-11-15 |
| CN1144275C true CN1144275C (zh) | 2004-03-31 |
Family
ID=14976916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001086448A Expired - Fee Related CN1144275C (zh) | 1999-05-10 | 2000-05-09 | 薄膜晶体管制造方法及薄膜晶体管 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6309917B1 (zh) |
| JP (1) | JP3318285B2 (zh) |
| KR (1) | KR100605773B1 (zh) |
| CN (1) | CN1144275C (zh) |
| TW (1) | TW472393B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100401484C (zh) * | 2004-12-01 | 2008-07-09 | 中华映管股份有限公司 | 薄膜晶体管的制造方法 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6685645B1 (en) | 2001-10-20 | 2004-02-03 | Zonare Medical Systems, Inc. | Broad-beam imaging |
| JP3505445B2 (ja) * | 1999-08-30 | 2004-03-08 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| US6746901B2 (en) * | 2000-05-12 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating thereof |
| US6534350B2 (en) * | 2001-08-02 | 2003-03-18 | Industrial Technology Research Institute | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step |
| KR20030091644A (ko) * | 2002-05-23 | 2003-12-03 | 엘지.필립스 엘시디 주식회사 | 다결정 박막트랜지스터 및 그 제조방법 |
| JP4234363B2 (ja) * | 2002-07-05 | 2009-03-04 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置 |
| US6902960B2 (en) * | 2002-11-14 | 2005-06-07 | Sharp Laboratories Of America, Inc. | Oxide interface and a method for fabricating oxide thin films |
| US7759736B2 (en) * | 2002-11-14 | 2010-07-20 | Sharp Laboratories Of America, Inc. | Oxide interface with improved oxygen bonding |
| JP4015068B2 (ja) | 2003-06-17 | 2007-11-28 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100570974B1 (ko) * | 2003-06-25 | 2006-04-13 | 삼성에스디아이 주식회사 | 박막 트랜지스터 |
| JP5054973B2 (ja) * | 2004-05-21 | 2012-10-24 | パナソニック株式会社 | 不純物導入方法 |
| JP4649896B2 (ja) * | 2004-07-09 | 2011-03-16 | 日本電気株式会社 | 半導体装置及びその製造方法、並びにこの半導体装置を備えた表示装置 |
| US7291522B2 (en) * | 2004-10-28 | 2007-11-06 | Hewlett-Packard Development Company, L.P. | Semiconductor devices and methods of making |
| JP2006278532A (ja) * | 2005-03-28 | 2006-10-12 | Toshiba Corp | 熱処理方法及び半導体装置の製造方法 |
| JP2007095989A (ja) * | 2005-09-29 | 2007-04-12 | Dainippon Printing Co Ltd | 薄膜トランジスタの製造方法 |
| KR100749421B1 (ko) * | 2006-03-06 | 2007-08-14 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 구비한 표시 장치 |
| JP2008021827A (ja) * | 2006-07-13 | 2008-01-31 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7851352B2 (en) | 2007-05-11 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd | Manufacturing method of semiconductor device and electronic device |
| JP5411456B2 (ja) * | 2007-06-07 | 2014-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN101587839B (zh) * | 2008-05-23 | 2011-12-21 | 清华大学 | 薄膜晶体管的制备方法 |
| CN101599495B (zh) * | 2008-06-04 | 2013-01-09 | 清华大学 | 薄膜晶体管面板 |
| CN101620994B (zh) * | 2008-06-30 | 2011-01-12 | 中芯国际集成电路制造(北京)有限公司 | 掺杂栅介质层、多晶硅层及叠层顶层的最小厚度确定方法 |
| KR101155563B1 (ko) | 2009-05-27 | 2012-06-19 | 주식회사 효성 | 레이저를 이용한 태양전지 제조방법 |
| JPWO2012114379A1 (ja) * | 2011-02-23 | 2014-07-07 | パナソニック株式会社 | 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置 |
| KR102175811B1 (ko) * | 2014-09-17 | 2020-11-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN104992899A (zh) * | 2015-06-09 | 2015-10-21 | 深圳市华星光电技术有限公司 | 多晶硅薄膜的制备方法及多晶硅tft结构 |
| CN106876481B (zh) * | 2017-05-04 | 2020-11-03 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管及其制造方法、阵列基板、显示装置 |
| CN107393966A (zh) * | 2017-07-27 | 2017-11-24 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、显示设备 |
| US10903460B2 (en) | 2018-03-20 | 2021-01-26 | Sakai Display Products Corporation | Flexible OLED device, method for manufacturing same, and support substrate |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5897346A (en) * | 1994-02-28 | 1999-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a thin film transistor |
| JPH0992836A (ja) | 1995-09-22 | 1997-04-04 | Toshiba Corp | ポリシリコン薄膜トランジスタ |
| KR100188090B1 (ko) | 1995-10-12 | 1999-07-01 | 김광호 | 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법 |
| KR100199064B1 (ko) * | 1995-10-17 | 1999-07-01 | 구자홍 | 박막 트랜지스터 제조방법 |
| US6104450A (en) * | 1996-11-07 | 2000-08-15 | Sharp Kabushiki Kaisha | Liquid crystal display device, and methods of manufacturing and driving same |
| US6010923A (en) * | 1997-03-31 | 2000-01-04 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region |
-
1999
- 1999-05-10 JP JP12812199A patent/JP3318285B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-09 CN CNB001086448A patent/CN1144275C/zh not_active Expired - Fee Related
- 2000-05-09 KR KR1020000024562A patent/KR100605773B1/ko not_active IP Right Cessation
- 2000-05-09 TW TW089108839A patent/TW472393B/zh not_active IP Right Cessation
- 2000-05-09 US US09/566,609 patent/US6309917B1/en not_active Expired - Fee Related
-
2001
- 2001-08-29 US US09/941,980 patent/US6420760B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100401484C (zh) * | 2004-12-01 | 2008-07-09 | 中华映管股份有限公司 | 薄膜晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6309917B1 (en) | 2001-10-30 |
| JP2000323713A (ja) | 2000-11-24 |
| TW472393B (en) | 2002-01-11 |
| CN1273436A (zh) | 2000-11-15 |
| KR20010014887A (ko) | 2001-02-26 |
| JP3318285B2 (ja) | 2002-08-26 |
| US6420760B2 (en) | 2002-07-16 |
| US20020004260A1 (en) | 2002-01-10 |
| KR100605773B1 (ko) | 2006-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1144275C (zh) | 薄膜晶体管制造方法及薄膜晶体管 | |
| JP4044137B2 (ja) | 電子デバイスの製造方法 | |
| JP4627961B2 (ja) | 半導体装置の作製方法 | |
| KR100881992B1 (ko) | 반도체장치 제조방법 | |
| US7586554B2 (en) | Liquid crystal display device and dielectric film usable in the liquid crystal display device | |
| CN1182570C (zh) | 场效应晶体管的制造方法 | |
| CN101303967A (zh) | 半导体装置的制造方法 | |
| CN1691340A (zh) | 电子装置及制造该电子装置的方法 | |
| CN1288489C (zh) | 薄膜晶体管、tft基片和液晶显示器 | |
| CN1716552A (zh) | 半导体器件的制造方法及通过该方法制造的半导体 | |
| CN1719582A (zh) | 制备多晶硅薄膜的方法以及用其制备半导体器件的方法 | |
| CN1725440A (zh) | 制造半导体器件的方法和由此方法制造的半导体器件 | |
| CN1487569A (zh) | 薄膜晶体管的制造方法 | |
| CN1716071A (zh) | 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置 | |
| CN1811570A (zh) | 薄膜晶体管阵列面板、液晶显示器及其制造方法 | |
| CN1317735C (zh) | 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管 | |
| JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001102585A (ja) | 薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置 | |
| CN1149632C (zh) | 半导体器件的制造方法 | |
| JP4123410B2 (ja) | 半導体素子の製造方法 | |
| JPH11121376A (ja) | 半導体装置の製造方法 | |
| JP3461348B2 (ja) | 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| JP3077804B2 (ja) | 半導体装置の製造方法 | |
| CN100485872C (zh) | 非晶半导体膜和半导体器件的制造方法 | |
| KR20060082619A (ko) | 복층 구조의 게이트 전극을 갖는 박막 트랜지스터 및 그제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |