JP3505445B2 - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JP3505445B2 JP3505445B2 JP24305799A JP24305799A JP3505445B2 JP 3505445 B2 JP3505445 B2 JP 3505445B2 JP 24305799 A JP24305799 A JP 24305799A JP 24305799 A JP24305799 A JP 24305799A JP 3505445 B2 JP3505445 B2 JP 3505445B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- wirings
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス型液晶表示装置及びその製造方法に関し、より詳しく
は、そのような液晶表示装置のための駆動基板における
配線領域および配線間領域の表面平坦化技術に関する。
ス型液晶表示装置及びその製造方法に関し、より詳しく
は、そのような液晶表示装置のための駆動基板における
配線領域および配線間領域の表面平坦化技術に関する。
【０００２】
【従来の技術】図８（Ａ）,（Ｂ）は従来のアクティブ
マトリクス型液晶表示装置における駆動基板の要部平面
図および断面図を模式的に示す。また、図９（Ａ），
（Ｂ）は別の従来のアクティブマトリクス型液晶表示装
置における駆動基板の要部平面図および断面図を模式的
に示す。これらの図面において、同様の部分には同じ参
照番号を付している。
マトリクス型液晶表示装置における駆動基板の要部平面
図および断面図を模式的に示す。また、図９（Ａ），
（Ｂ）は別の従来のアクティブマトリクス型液晶表示装
置における駆動基板の要部平面図および断面図を模式的
に示す。これらの図面において、同様の部分には同じ参
照番号を付している。
【０００３】図８に示した従来の駆動基板の構造は、特
開平４−２３４８２０号公報に開示されたものに相当
し、１２は配線、１３は画素電極、１４は絶縁膜、そし
て、１６は絶縁膜基板１６ａおよびこの絶縁膜基板に形
成された下層１６ｂからなる基板である。この駆動基板
は、絶縁基板１６ａ上に配線１２と画素電極１３以外の
層およびパターン（下層１６ｂ）を形成した後、絶縁膜
１４を形成し、続いて、画素電極１３を絶縁膜１４上に
形成すると共に、配線１２を形成したものである。液晶
表示装置が透過型の場合、絶縁膜１４も透明な材料を使
用しなければならないため、例えば感光性透明ポリイミ
ドなどが使用される。
開平４−２３４８２０号公報に開示されたものに相当
し、１２は配線、１３は画素電極、１４は絶縁膜、そし
て、１６は絶縁膜基板１６ａおよびこの絶縁膜基板に形
成された下層１６ｂからなる基板である。この駆動基板
は、絶縁基板１６ａ上に配線１２と画素電極１３以外の
層およびパターン（下層１６ｂ）を形成した後、絶縁膜
１４を形成し、続いて、画素電極１３を絶縁膜１４上に
形成すると共に、配線１２を形成したものである。液晶
表示装置が透過型の場合、絶縁膜１４も透明な材料を使
用しなければならないため、例えば感光性透明ポリイミ
ドなどが使用される。
【０００４】一方、図９に示した従来の駆動基板の構造
は、特開平４−３３８７１８号公報に開示された技術に
よるものである。この従来技術によると、配線１２の上
面と画素電極１３を平坦つまり同一レベルにするため
に、画素電極１３下に透明な絶縁膜１４を敷いて凸部に
するか、配線部を予めエッチングして凹部にする。次
に、配線１２を絶縁物１５で覆うことで透明な画素電極
１３との段差をなくす。絶縁物１５としては、例えば、
ポリイミド樹脂膜を用いる。
は、特開平４−３３８７１８号公報に開示された技術に
よるものである。この従来技術によると、配線１２の上
面と画素電極１３を平坦つまり同一レベルにするため
に、画素電極１３下に透明な絶縁膜１４を敷いて凸部に
するか、配線部を予めエッチングして凹部にする。次
に、配線１２を絶縁物１５で覆うことで透明な画素電極
１３との段差をなくす。絶縁物１５としては、例えば、
ポリイミド樹脂膜を用いる。
【０００５】
【発明が解決しようとする課題】前記２つの従来技術に
おいては、配線１２（図８）または絶縁物１５で覆われ
た配線１２（図９）と絶縁膜１４とが連続した同一レベ
ル面を形成していないために、画素電極１３の形成可能
領域は絶縁膜１４上に限定される。ここで、画素電極１
３の形成可能領域が絶縁膜１４上に限定される理由を説
明するために、図８および図９のそれぞれの従来構造に
対して画素電極形成領域を絶縁膜１４だけでなく配線１
２上の領域まで広げた場合を、それぞれ図１０，図１１
に示す。図１０では、配線１２と画素電極１４が直接接
続されているため、画素が常に配線１２と電気的に接続
されてしまう。また、図１０，図１１の場合とも、画素
電極１３が配線段差の影響をうけて、平坦でない部分
(凹部）が生じてしまう。そのため、液晶の配向処理を
行うラビング工程において、段差の障害のため均一に配
向処理ができないため、その段差部分での液晶の配向力
低下を招いてしまう。以上の理由から、上記従来構造に
おいては絶縁膜１４以外の領域に画素電極１３を形成で
きないのである。これは、開口率の低下につながり、液
晶表示装置としては不都合である。
おいては、配線１２（図８）または絶縁物１５で覆われ
た配線１２（図９）と絶縁膜１４とが連続した同一レベ
ル面を形成していないために、画素電極１３の形成可能
領域は絶縁膜１４上に限定される。ここで、画素電極１
３の形成可能領域が絶縁膜１４上に限定される理由を説
明するために、図８および図９のそれぞれの従来構造に
対して画素電極形成領域を絶縁膜１４だけでなく配線１
２上の領域まで広げた場合を、それぞれ図１０，図１１
に示す。図１０では、配線１２と画素電極１４が直接接
続されているため、画素が常に配線１２と電気的に接続
されてしまう。また、図１０，図１１の場合とも、画素
電極１３が配線段差の影響をうけて、平坦でない部分
(凹部）が生じてしまう。そのため、液晶の配向処理を
行うラビング工程において、段差の障害のため均一に配
向処理ができないため、その段差部分での液晶の配向力
低下を招いてしまう。以上の理由から、上記従来構造に
おいては絶縁膜１４以外の領域に画素電極１３を形成で
きないのである。これは、開口率の低下につながり、液
晶表示装置としては不都合である。
【０００６】そこで、本発明の目的は、絶縁基板上に複
数の走査配線と複数の信号配線が交差する方向に配列さ
れたアクティブマトリクス型の液晶表示装置において、
走査配線あるいは信号配線の少なくとも一方の上にまで
画素電極を平坦に形成可能にして、開口率を改善できる
液晶表示装置およびその製造方法を提供することにあ
る。
数の走査配線と複数の信号配線が交差する方向に配列さ
れたアクティブマトリクス型の液晶表示装置において、
走査配線あるいは信号配線の少なくとも一方の上にまで
画素電極を平坦に形成可能にして、開口率を改善できる
液晶表示装置およびその製造方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の液晶表示装置は、絶縁基板上に複数の走査
配線および複数の信号配線が交差する方向に配列された
アクティブマトリクス型液晶表示装置において、走査配
線もしくは信号配線のうち少なくとも上側に配置された
配線間に、該配線により生じた段差相当分の膜厚の絶縁
膜パターンが、隣接する配線から離間して形成されると
共に、上記絶縁膜パターンと上記少なくとも上側の配線
との上ならびに上記絶縁膜パターンと上記少なくとも上
側の配線との間のスペースに、略同一レベルで連続する
表面を有する上部絶縁膜が形成されており、上記上部絶
縁膜は、上記絶縁膜パターンとこの絶縁膜パターンに隣
接する上記配線との間のスペースの１／２倍以上の膜厚
を有し、さらに、上記上側に配置された配線側の上部絶
縁膜上に画素電極が形成され、上記画素電極の周辺部
は、少なくとも、隣り合う走査配線の少なくとも一方あ
るいは隣り合う信号配線の少なくとも一方に上部絶縁膜
を介して重なっていることを特徴としている。
め、本発明の液晶表示装置は、絶縁基板上に複数の走査
配線および複数の信号配線が交差する方向に配列された
アクティブマトリクス型液晶表示装置において、走査配
線もしくは信号配線のうち少なくとも上側に配置された
配線間に、該配線により生じた段差相当分の膜厚の絶縁
膜パターンが、隣接する配線から離間して形成されると
共に、上記絶縁膜パターンと上記少なくとも上側の配線
との上ならびに上記絶縁膜パターンと上記少なくとも上
側の配線との間のスペースに、略同一レベルで連続する
表面を有する上部絶縁膜が形成されており、上記上部絶
縁膜は、上記絶縁膜パターンとこの絶縁膜パターンに隣
接する上記配線との間のスペースの１／２倍以上の膜厚
を有し、さらに、上記上側に配置された配線側の上部絶
縁膜上に画素電極が形成され、上記画素電極の周辺部
は、少なくとも、隣り合う走査配線の少なくとも一方あ
るいは隣り合う信号配線の少なくとも一方に上部絶縁膜
を介して重なっていることを特徴としている。
【０００８】この液晶表示装置では、走査配線もしくは
信号配線のうちの少なくとも上側に配置された配線間
に、該配線により生じた段差相当分の膜厚を有する絶縁
膜パターンが形成され、配線上および配線間に形成され
た上部絶縁膜が略同一レベルで連続する表面を有してい
るため、上側に配置された配線側の上部絶縁膜上に形成
された画素電極の表面全体も略同一のレベルを有するこ
とができる。つまり、配線上および配線間のすべての領
域において、同一の高さに平坦化された構造が得られ
る。したがって、均一な配向処理が可能となる。また、
配線上および配線間に形成された上部絶縁膜が略同一レ
ベルで連続する表面を有しているため、画素電極形成領
域を配線間のみならず配線上にまで拡張することが可能
となる。したがって、開口率の改善ができる。さらに、
本発明の液晶表示装置では、上部絶縁膜が絶縁膜パター
ンとこの絶縁膜パターンに隣接する配線との間のスペー
スを埋めるのを確実にするために、上部絶縁膜は、上記
絶縁膜パターンとこの絶縁膜パターンに隣接する配線と
の間のスペースの１／２倍以上の膜厚を有するように形
成されている。このような膜厚に形成した上部絶縁膜
は、そのまま使用してもよいし、エッチバック方式によ
り薄膜化してもよい。上部絶縁膜がエッチバックされて
いる場合には、エッチバックされていない場合に比べ
て、平坦性が向上する。
信号配線のうちの少なくとも上側に配置された配線間
に、該配線により生じた段差相当分の膜厚を有する絶縁
膜パターンが形成され、配線上および配線間に形成され
た上部絶縁膜が略同一レベルで連続する表面を有してい
るため、上側に配置された配線側の上部絶縁膜上に形成
された画素電極の表面全体も略同一のレベルを有するこ
とができる。つまり、配線上および配線間のすべての領
域において、同一の高さに平坦化された構造が得られ
る。したがって、均一な配向処理が可能となる。また、
配線上および配線間に形成された上部絶縁膜が略同一レ
ベルで連続する表面を有しているため、画素電極形成領
域を配線間のみならず配線上にまで拡張することが可能
となる。したがって、開口率の改善ができる。さらに、
本発明の液晶表示装置では、上部絶縁膜が絶縁膜パター
ンとこの絶縁膜パターンに隣接する配線との間のスペー
スを埋めるのを確実にするために、上部絶縁膜は、上記
絶縁膜パターンとこの絶縁膜パターンに隣接する配線と
の間のスペースの１／２倍以上の膜厚を有するように形
成されている。このような膜厚に形成した上部絶縁膜
は、そのまま使用してもよいし、エッチバック方式によ
り薄膜化してもよい。上部絶縁膜がエッチバックされて
いる場合には、エッチバックされていない場合に比べ
て、平坦性が向上する。
【０００９】また、本発明の液晶表示装置の製造方法
は、絶縁基板上に複数の走査配線および複数の信号配線
が交差する方向に配列されたアクティブマトリクス型液
晶表示装置の製造方法において、走査配線もしくは信号
配線のうち少なくとも上側に配置された配線間に、該配
線により生じた段差相当分の膜厚の絶縁膜パターンを、
隣接する配線から離間させて形成する工程と、上記絶縁
膜パターンと上記少なくとも上側の配線との上ならびに
上記絶縁膜パターンと上記少なくとも上側の配線との間
の埋め込むべきスペースに、略同一レベルで連続する表
面を有し、形成直後に、上記絶縁膜パターンとこの絶縁
膜パターンに隣接する上記配線との間のスペースの１／
２倍以上の膜厚を有するように上部絶縁膜を形成する工
程と、上記上部絶縁膜を形成した後、該上部絶縁膜をエ
ッチバック方式により薄膜化する工程と、上記上側に配
置された配線側の上部絶縁膜上に画素電極を、この画素
電極の周辺部が少なくとも、隣り合う走査配線の少なく
とも一方あるいは隣り合う信号配線の少なくとも一方に
上部絶縁膜を介して重なるように形成する工程とを備え
たことを特徴としている。
は、絶縁基板上に複数の走査配線および複数の信号配線
が交差する方向に配列されたアクティブマトリクス型液
晶表示装置の製造方法において、走査配線もしくは信号
配線のうち少なくとも上側に配置された配線間に、該配
線により生じた段差相当分の膜厚の絶縁膜パターンを、
隣接する配線から離間させて形成する工程と、上記絶縁
膜パターンと上記少なくとも上側の配線との上ならびに
上記絶縁膜パターンと上記少なくとも上側の配線との間
の埋め込むべきスペースに、略同一レベルで連続する表
面を有し、形成直後に、上記絶縁膜パターンとこの絶縁
膜パターンに隣接する上記配線との間のスペースの１／
２倍以上の膜厚を有するように上部絶縁膜を形成する工
程と、上記上部絶縁膜を形成した後、該上部絶縁膜をエ
ッチバック方式により薄膜化する工程と、上記上側に配
置された配線側の上部絶縁膜上に画素電極を、この画素
電極の周辺部が少なくとも、隣り合う走査配線の少なく
とも一方あるいは隣り合う信号配線の少なくとも一方に
上部絶縁膜を介して重なるように形成する工程とを備え
たことを特徴としている。
【００１０】この方法によれば、走査配線もしくは信号
配線のうち少なくとも上側に配置された配線間に、該配
線により生じた段差相当分の膜厚を有する絶縁膜パター
ンを形成し、さらに、配線上および配線間に上部絶縁膜
を略同一レベルで連続する表面を有するように形成する
ので、画素電極形成領域を配線間のみならず配線上にま
で拡張することが可能となり、開口率の改善を図ること
ができる。また、この上部絶縁膜上に画素電極を形成し
ているので、画素電極の表面全体も略同一のレベルを有
することができ、配線上および配線間のすべての領域に
おいて、同一の高さに平坦化された構造が得られる。し
たがって、均一な配向処理が可能となる。
配線のうち少なくとも上側に配置された配線間に、該配
線により生じた段差相当分の膜厚を有する絶縁膜パター
ンを形成し、さらに、配線上および配線間に上部絶縁膜
を略同一レベルで連続する表面を有するように形成する
ので、画素電極形成領域を配線間のみならず配線上にま
で拡張することが可能となり、開口率の改善を図ること
ができる。また、この上部絶縁膜上に画素電極を形成し
ているので、画素電極の表面全体も略同一のレベルを有
することができ、配線上および配線間のすべての領域に
おいて、同一の高さに平坦化された構造が得られる。し
たがって、均一な配向処理が可能となる。
【００１１】さらに、本発明の液晶表示装置の製造方法
では、上部絶縁膜が絶縁膜パターンとこの絶縁膜パター
ンに隣接する配線との間のスペースを埋めるのを確実に
するために、上部絶縁膜を、上記絶縁膜パターンとこの
絶縁膜パターンに隣接する配線との間のスペースの１／
２倍以上の膜厚を有するように形成している。そして、
このような膜厚に形成した上部絶縁膜をエッチバック方
式により薄膜化しているので、任意の膜厚の上部絶縁膜
が得られる。また、平坦性もさらに向上する。
では、上部絶縁膜が絶縁膜パターンとこの絶縁膜パター
ンに隣接する配線との間のスペースを埋めるのを確実に
するために、上部絶縁膜を、上記絶縁膜パターンとこの
絶縁膜パターンに隣接する配線との間のスペースの１／
２倍以上の膜厚を有するように形成している。そして、
このような膜厚に形成した上部絶縁膜をエッチバック方
式により薄膜化しているので、任意の膜厚の上部絶縁膜
が得られる。また、平坦性もさらに向上する。
【００１２】本発明を透過型の液晶表示装置に適用する
場合には、上記絶縁膜パターンは、屈折率が１．４〜
１．９５である透明膜により形成するのがよい。
場合には、上記絶縁膜パターンは、屈折率が１．４〜
１．９５である透明膜により形成するのがよい。
【００１３】また、上記絶縁膜パターンを形成する前
に、配線上および配線間に、上記絶縁膜パターンおよび
上部絶縁膜の材料とは異なる材料からなる下部絶縁膜を
形成しておけば、絶縁膜パターンを形成するためのエッ
チング工程あるいは上部絶縁膜のエッチング工程におい
て、下部絶縁膜がエッチングストッパとしての働きをす
る。
に、配線上および配線間に、上記絶縁膜パターンおよび
上部絶縁膜の材料とは異なる材料からなる下部絶縁膜を
形成しておけば、絶縁膜パターンを形成するためのエッ
チング工程あるいは上部絶縁膜のエッチング工程におい
て、下部絶縁膜がエッチングストッパとしての働きをす
る。
【００１４】
【発明の実施の形態】（第１の実施の形態）
図１は本発明の第１の実施の形態である透過型のアクテ
ィブマトリクス型液晶表示装置を構成する駆動基板（１
画素分のみ示す）の簡略平面図、図３は図１の駆動基板
の製造方法を模式的に示す工程図である。本発明は配線
領域および配線間領域の平坦化による画素電極形成領域
の拡大化に特徴を有するものであるので、これらの図面
においては、発明に関連した部分だけを示し、液晶や配
向膜あるいはスイッチング素子等といった発明に直接関
係しない部分については、図面を簡単にするために図示
を省略している。
ィブマトリクス型液晶表示装置を構成する駆動基板（１
画素分のみ示す）の簡略平面図、図３は図１の駆動基板
の製造方法を模式的に示す工程図である。本発明は配線
領域および配線間領域の平坦化による画素電極形成領域
の拡大化に特徴を有するものであるので、これらの図面
においては、発明に関連した部分だけを示し、液晶や配
向膜あるいはスイッチング素子等といった発明に直接関
係しない部分については、図面を簡単にするために図示
を省略している。
【００１５】図１に示すように、多数の走査配線（隣り
合う２本のみ示す）１が互いに平行に行方向に延び、多
数の互いに平行な信号配線（隣り合う２本のみ示す）２
が上記走査配線１の上方でこれら走査配線１に略直交す
る列方向に延びており、これら走査配線１と信号配線２
との各交点付近には図示しないスイッチング素子として
の薄膜トランジスタ（ＴＦＴ）が形成されている。ＴＦ
Ｔのゲート電極は走査配線１に、ドレイン電極は信号配
線２に夫々接続され、また、ソース電極は略矩形の画素
電極３に接続されている。隣り合う走査配線１間および
隣り合う信号配線２間にはそれぞれ略矩形の絶縁膜パタ
ーン４が形成されると共に、各配線１，２と絶縁膜パタ
ーン４との上および各配線１，２と各絶縁膜パターン４
との間には平坦化膜として機能する上部絶縁膜５が形成
されている。そして、信号配線２上に形成された上部絶
縁膜５上には、上記画素電極３が、両側の走査配線１お
よび両側の信号配線２に周辺部を重ねた状態で広がって
いる。
合う２本のみ示す）１が互いに平行に行方向に延び、多
数の互いに平行な信号配線（隣り合う２本のみ示す）２
が上記走査配線１の上方でこれら走査配線１に略直交す
る列方向に延びており、これら走査配線１と信号配線２
との各交点付近には図示しないスイッチング素子として
の薄膜トランジスタ（ＴＦＴ）が形成されている。ＴＦ
Ｔのゲート電極は走査配線１に、ドレイン電極は信号配
線２に夫々接続され、また、ソース電極は略矩形の画素
電極３に接続されている。隣り合う走査配線１間および
隣り合う信号配線２間にはそれぞれ略矩形の絶縁膜パタ
ーン４が形成されると共に、各配線１，２と絶縁膜パタ
ーン４との上および各配線１，２と各絶縁膜パターン４
との間には平坦化膜として機能する上部絶縁膜５が形成
されている。そして、信号配線２上に形成された上部絶
縁膜５上には、上記画素電極３が、両側の走査配線１お
よび両側の信号配線２に周辺部を重ねた状態で広がって
いる。
【００１６】次に、図３を使用して、第１の実施の形態
の液晶表示装置の製造方法を、駆動基板の作製工程、特
に配線形成から画素電極形成までの工程に的を絞って説
明する。
の液晶表示装置の製造方法を、駆動基板の作製工程、特
に配線形成から画素電極形成までの工程に的を絞って説
明する。
【００１７】先ず図３（Ａ）に示すように、絶縁基板６
ａと下層６ｂとからなる基板６に、Ａｌ系金属材料等に
より信号配線２を数千Å程度の膜厚で形成する。ここで
「下層６ｂ」とは、信号配線と絶縁基板との間に形成さ
れた各種の膜およびパターンを包括的に表現しており、
ＴＦＴの他、走査配線１、走査配線間に形成された絶縁
膜パターン４、および、これら走査配線１および絶縁膜
パターン４の上の上部絶縁膜５も含んでいる。なお、走
査配線１は今ここで説明した信号配線２の形成方法と同
じ方法で、また、走査配線１間の絶縁膜パターン４、お
よび、走査配線および絶縁膜パターンの上の上部絶縁膜
５は、次に説明する信号配線間の絶縁膜パターン４、お
よび、信号配線および絶縁膜パターンの上の上部絶縁膜
５を形成する方法と同じ方法で、形成されている。この
場合、走査配線１上の上部絶縁膜は、走査配線１と信号
配線２との間の層間絶縁膜として機能する。なお、走査
配線１間の絶縁膜パターン４は省略することもできる。
ａと下層６ｂとからなる基板６に、Ａｌ系金属材料等に
より信号配線２を数千Å程度の膜厚で形成する。ここで
「下層６ｂ」とは、信号配線と絶縁基板との間に形成さ
れた各種の膜およびパターンを包括的に表現しており、
ＴＦＴの他、走査配線１、走査配線間に形成された絶縁
膜パターン４、および、これら走査配線１および絶縁膜
パターン４の上の上部絶縁膜５も含んでいる。なお、走
査配線１は今ここで説明した信号配線２の形成方法と同
じ方法で、また、走査配線１間の絶縁膜パターン４、お
よび、走査配線および絶縁膜パターンの上の上部絶縁膜
５は、次に説明する信号配線間の絶縁膜パターン４、お
よび、信号配線および絶縁膜パターンの上の上部絶縁膜
５を形成する方法と同じ方法で、形成されている。この
場合、走査配線１上の上部絶縁膜は、走査配線１と信号
配線２との間の層間絶縁膜として機能する。なお、走査
配線１間の絶縁膜パターン４は省略することもできる。
【００１８】次に、信号配線（以下、単に「配線」とも
言う。）２により生じた段差相当分の膜厚の絶縁膜を形
成しパターニングを行うことにより、図３（Ｂ）に示す
ように、隣り合う配線２間に絶縁膜パターン４を形成す
る。本実施の形態のように液晶表示装置が透過型の場
合、絶縁膜４（パターン化される前の絶縁膜も便宜上同
じ参照番号を付与することにする）は透明膜である必要
があり、屈折率として１．４〜１．９５程度の絶縁膜が
適当である。絶縁膜４としては、ＳｉＮｘ、ＳｉＯｘ等
が挙げられるが、ここでは、酸化膜ＳｉＯ2を使用し、
段差相当分として数千〜数万Å程度の膜厚に形成する。
その後に、フォトリソ・エッチング、レジスト剥離の各
工程を経て、絶縁膜パターン４を形成する。このとき、
絶縁膜パターン４の形状に関しては、配線パターン及び
ドレイン電極等から一定のスペースｄを確保しさえすれ
ばよい。
言う。）２により生じた段差相当分の膜厚の絶縁膜を形
成しパターニングを行うことにより、図３（Ｂ）に示す
ように、隣り合う配線２間に絶縁膜パターン４を形成す
る。本実施の形態のように液晶表示装置が透過型の場
合、絶縁膜４（パターン化される前の絶縁膜も便宜上同
じ参照番号を付与することにする）は透明膜である必要
があり、屈折率として１．４〜１．９５程度の絶縁膜が
適当である。絶縁膜４としては、ＳｉＮｘ、ＳｉＯｘ等
が挙げられるが、ここでは、酸化膜ＳｉＯ2を使用し、
段差相当分として数千〜数万Å程度の膜厚に形成する。
その後に、フォトリソ・エッチング、レジスト剥離の各
工程を経て、絶縁膜パターン４を形成する。このとき、
絶縁膜パターン４の形状に関しては、配線パターン及び
ドレイン電極等から一定のスペースｄを確保しさえすれ
ばよい。
【００１９】絶縁膜パターン４形成後、図３（Ｃ）に示
すように、上部絶縁膜５を形成する。上部絶縁膜５の材
料は、絶縁膜パターン４の材料と同じであってもよい
し、異なっていてもよい。ここでは同じ材料を使用する
ものとする。この工程において、配線２と絶縁膜パター
ン４とのスペースｄを制御することにより上部絶縁膜５
の上面の平坦性が制御される。例えば、スペースｄが広
すぎると上部絶縁膜５を形成しても、走査配線１の端部
で段差が生じてしまうため、平坦性は良くならない。ま
た、狭すぎると上部絶縁膜５がスペースｄ内を埋め込む
ことができないためスペースｄ部分に空洞が生じる。こ
のような理由から、スペースｄとしては、例えば１．５
μｍ前後程度のスペース幅を確保する。上部絶縁膜５
は、成膜時にスペースｄを埋め込むことにより上層の平
坦化を行うことを目的とするため、図６に模式的に示す
ように、成膜時の上部絶縁膜５の膜厚ｔはスペースｄの
１／２倍以上である必要がある。例えば、スペースｄが
約１．８μｍのとき、９０００Å程度以上の酸化膜Ｓｉ
Ｏ2を形成する必要がある。実際には１１０００Åつま
り１．１μｍ程度の膜厚の上部絶縁膜５を形成する。こ
うして、配線２および絶縁膜パターン４の上に上部絶縁
膜５を形成し表面を平坦化する。
すように、上部絶縁膜５を形成する。上部絶縁膜５の材
料は、絶縁膜パターン４の材料と同じであってもよい
し、異なっていてもよい。ここでは同じ材料を使用する
ものとする。この工程において、配線２と絶縁膜パター
ン４とのスペースｄを制御することにより上部絶縁膜５
の上面の平坦性が制御される。例えば、スペースｄが広
すぎると上部絶縁膜５を形成しても、走査配線１の端部
で段差が生じてしまうため、平坦性は良くならない。ま
た、狭すぎると上部絶縁膜５がスペースｄ内を埋め込む
ことができないためスペースｄ部分に空洞が生じる。こ
のような理由から、スペースｄとしては、例えば１．５
μｍ前後程度のスペース幅を確保する。上部絶縁膜５
は、成膜時にスペースｄを埋め込むことにより上層の平
坦化を行うことを目的とするため、図６に模式的に示す
ように、成膜時の上部絶縁膜５の膜厚ｔはスペースｄの
１／２倍以上である必要がある。例えば、スペースｄが
約１．８μｍのとき、９０００Å程度以上の酸化膜Ｓｉ
Ｏ2を形成する必要がある。実際には１１０００Åつま
り１．１μｍ程度の膜厚の上部絶縁膜５を形成する。こ
うして、配線２および絶縁膜パターン４の上に上部絶縁
膜５を形成し表面を平坦化する。
【００２０】次に、上部絶縁膜５の上に、周辺部を両側
の信号配線２および図３には示されていない走査配線１
にオーバーラップする状態で、ＩＴＯ（インジウム・テ
ィン・オキサイド）を用いて透明の画素電極３を形成す
る（図１参照）。
の信号配線２および図３には示されていない走査配線１
にオーバーラップする状態で、ＩＴＯ（インジウム・テ
ィン・オキサイド）を用いて透明の画素電極３を形成す
る（図１参照）。
【００２１】この後は、公知の方法にて、配向膜の塗
布、ラビング処理等を行なって駆動基板を完成する。そ
して、駆動基板と対向基板とを貼り合わせて液晶注入を
行なった後、封止や偏光板の貼り付け等の必要な処理を
経てアクティブマトリクス型液晶表示装置を完成する。
布、ラビング処理等を行なって駆動基板を完成する。そ
して、駆動基板と対向基板とを貼り合わせて液晶注入を
行なった後、封止や偏光板の貼り付け等の必要な処理を
経てアクティブマトリクス型液晶表示装置を完成する。
【００２２】（第２の実施の形態）
図４は第２の実施の形態に係る液晶表示装置の製造工程
のうち、駆動基板の作製工程、特に配線形成から画素電
極形成までの工程を示している。図４（Ａ）〜図４
（Ｃ）までの工程は、図３（Ａ）〜図３（Ｃ）までの工
程と同じであるので、これらの工程の説明は省略する。
図４において、図１および図３に示された部分と同じま
たは同様の部分には、図１,３で使用されているのと同
じ符号を付している。
のうち、駆動基板の作製工程、特に配線形成から画素電
極形成までの工程を示している。図４（Ａ）〜図４
（Ｃ）までの工程は、図３（Ａ）〜図３（Ｃ）までの工
程と同じであるので、これらの工程の説明は省略する。
図４において、図１および図３に示された部分と同じま
たは同様の部分には、図１,３で使用されているのと同
じ符号を付している。
【００２３】配線２、絶縁膜パターン４、及び上部絶縁
膜５を形成した後、図４（Ｄ）に示すように、上部絶縁
膜５を全面エッチバックすることにより、上部絶縁膜５
を薄膜化する。例えば、約１１０００Åの上部絶縁膜５
を形成したとき、約４０００Åエッチバックすることに
より、上部絶縁膜５の膜厚を７０００Å程度にする。
膜５を形成した後、図４（Ｄ）に示すように、上部絶縁
膜５を全面エッチバックすることにより、上部絶縁膜５
を薄膜化する。例えば、約１１０００Åの上部絶縁膜５
を形成したとき、約４０００Åエッチバックすることに
より、上部絶縁膜５の膜厚を７０００Å程度にする。
【００２４】上部絶縁膜５はスペースｄの埋め込み及び
平坦性向上のためには厚いほうが良いといえる。しかし
上部絶縁膜５には、上部の画素電極３をソース電極に接
続するための微細なコンタクトホールを形成する必要が
あり、上部絶縁膜５が厚くなるほど、エッチングによる
微細パターンの形成及び制御が困難になる。また、画素
電極３の膜厚は、例えばＩＴＯ（インジウム・ティン・
オキサイド）を使用した場合には１０００〜１５００Å
程度しかなく、コンタクトホールでの薄膜画素電極３の
カバレッジを考えると、コンタクトホールを形成する部
分の上部絶縁膜５は厚くないほうがよい。そのため、厚
めに成膜された上部絶縁膜５に対して、全面エッチバッ
クを行うことにより、任意の膜厚に上部絶縁膜５を制御
することができる。また、エッチバックを行うことによ
り、上部絶縁膜５形成時に若干生じるスペースｄ上の上
部絶縁膜５の凹状態を除去し、さらに平坦性が向上でき
る。したがって、図４(Ｅ)に示すように、周辺部を両側
の信号配線２および図４には示されていない走査配線１
にオーバーラップする状態で形成された画素電極３自体
の平坦性も、第１の実施の形態に比べて向上する。
平坦性向上のためには厚いほうが良いといえる。しかし
上部絶縁膜５には、上部の画素電極３をソース電極に接
続するための微細なコンタクトホールを形成する必要が
あり、上部絶縁膜５が厚くなるほど、エッチングによる
微細パターンの形成及び制御が困難になる。また、画素
電極３の膜厚は、例えばＩＴＯ（インジウム・ティン・
オキサイド）を使用した場合には１０００〜１５００Å
程度しかなく、コンタクトホールでの薄膜画素電極３の
カバレッジを考えると、コンタクトホールを形成する部
分の上部絶縁膜５は厚くないほうがよい。そのため、厚
めに成膜された上部絶縁膜５に対して、全面エッチバッ
クを行うことにより、任意の膜厚に上部絶縁膜５を制御
することができる。また、エッチバックを行うことによ
り、上部絶縁膜５形成時に若干生じるスペースｄ上の上
部絶縁膜５の凹状態を除去し、さらに平坦性が向上でき
る。したがって、図４(Ｅ)に示すように、周辺部を両側
の信号配線２および図４には示されていない走査配線１
にオーバーラップする状態で形成された画素電極３自体
の平坦性も、第１の実施の形態に比べて向上する。
【００２５】図示されていないが、基板６の下層６ｂ部
分には、図４に示したのと同じ工程で形成された走査配
線１,絶縁膜パターン４,上部絶縁膜５が含まれている
が、絶縁膜パターン４は省略してもよい。画素電極３形
成後の工程は、第１の実施の形態に関して説明した通り
である。
分には、図４に示したのと同じ工程で形成された走査配
線１,絶縁膜パターン４,上部絶縁膜５が含まれている
が、絶縁膜パターン４は省略してもよい。画素電極３形
成後の工程は、第１の実施の形態に関して説明した通り
である。
【００２６】（第３の実施の形態）
図２は本発明の第３の実施の形態である透過型のアクテ
ィブマトリクス型液晶表示装置を構成する駆動基板（１
画素分のみ示す）の簡略平面図、図５は図２の駆動基板
の製造方法を模式的に示す工程図である。本発明は基板
上の配線領域および配線間領域の平坦化による画素電極
形成領域の拡大化に特徴を有するものであるので、これ
らの図面においても、発明に関連した部分だけを示し、
液晶やスイッチング素子等の発明に直接関係しない部分
については、図面を簡単にするために図示を省略してい
る。図２,５において、図１,３に示された部分と同じま
たは同様の部分には、図１,３で使用されているのと同
じ符号を付している。
ィブマトリクス型液晶表示装置を構成する駆動基板（１
画素分のみ示す）の簡略平面図、図５は図２の駆動基板
の製造方法を模式的に示す工程図である。本発明は基板
上の配線領域および配線間領域の平坦化による画素電極
形成領域の拡大化に特徴を有するものであるので、これ
らの図面においても、発明に関連した部分だけを示し、
液晶やスイッチング素子等の発明に直接関係しない部分
については、図面を簡単にするために図示を省略してい
る。図２,５において、図１,３に示された部分と同じま
たは同様の部分には、図１,３で使用されているのと同
じ符号を付している。
【００２７】第３の実施の形態は、絶縁膜パターン４と
基板６（下層６ｂ）との間および配線２上に下部絶縁膜
７が形成されている点が、第１の実施の形態と異なる。
以下、図５を用いて、図２に示した液晶表示装置の駆動
基板の製造方法を説明する。なお、図５（Ａ）の工程
は、第１の実施形態における図３（Ａ）に示した工程と
同じであり、この工程の説明は省略する。
基板６（下層６ｂ）との間および配線２上に下部絶縁膜
７が形成されている点が、第１の実施の形態と異なる。
以下、図５を用いて、図２に示した液晶表示装置の駆動
基板の製造方法を説明する。なお、図５（Ａ）の工程
は、第１の実施形態における図３（Ａ）に示した工程と
同じであり、この工程の説明は省略する。
【００２８】配線２を形成した後、図５（Ｂ）に示すよ
うに、下部絶縁膜７を形成する。このとき下部絶縁膜７
の材料としては、後に形成する上部絶縁膜５および絶縁
膜パターン４に用いる絶縁膜材料とは異なる種類のも
の、例えば、ＳｉＮ膜を用いる。ここでは、下部絶縁膜
７としてＳｉＮ膜を２０００Å程度形成する。下部絶縁
膜７を形成した後は、図３に示したものと同様のプロセ
スを経て、ＳｉＯ2膜からなる絶縁膜パターン４の形
成、同じくＳｉＯ2膜からなる上部絶縁膜５の形成、お
よび画素電極３の形成が、それぞれ図５（Ｃ）,（Ｄ）,
（Ｅ）に示すように行なわれる。上部絶縁膜５の形成の
後、第２の実施の形態のように、上部絶縁膜５をエッチ
バックしてもよい。そうすれば、より平坦化された画素
電極３が得られる。図示されていないが、基板６の下層
６ｂ部分には、図５に示したのと同じ工程で形成された
走査配線１,下部絶縁膜７,絶縁膜パターン４,上部絶縁
膜５が含まれているが、下部絶縁膜７や絶縁膜パターン
４は省略してもよい。画素電極３形成後の工程は、第１
の実施の形態に関して説明した通りである。
うに、下部絶縁膜７を形成する。このとき下部絶縁膜７
の材料としては、後に形成する上部絶縁膜５および絶縁
膜パターン４に用いる絶縁膜材料とは異なる種類のも
の、例えば、ＳｉＮ膜を用いる。ここでは、下部絶縁膜
７としてＳｉＮ膜を２０００Å程度形成する。下部絶縁
膜７を形成した後は、図３に示したものと同様のプロセ
スを経て、ＳｉＯ2膜からなる絶縁膜パターン４の形
成、同じくＳｉＯ2膜からなる上部絶縁膜５の形成、お
よび画素電極３の形成が、それぞれ図５（Ｃ）,（Ｄ）,
（Ｅ）に示すように行なわれる。上部絶縁膜５の形成の
後、第２の実施の形態のように、上部絶縁膜５をエッチ
バックしてもよい。そうすれば、より平坦化された画素
電極３が得られる。図示されていないが、基板６の下層
６ｂ部分には、図５に示したのと同じ工程で形成された
走査配線１,下部絶縁膜７,絶縁膜パターン４,上部絶縁
膜５が含まれているが、下部絶縁膜７や絶縁膜パターン
４は省略してもよい。画素電極３形成後の工程は、第１
の実施の形態に関して説明した通りである。
【００２９】本実施の形態では、絶縁膜４および上部絶
縁膜５の下にこれらの絶縁膜とは異なる材料からなる下
部絶縁膜７を形成しておくことにより、下部絶縁膜７に
絶縁膜パターン４形成時あるいは上部絶縁膜５のエッチ
ング時のエッチングストッパとしての機能を持たせるこ
とができ、図７に示すように、基板６の下層６ｂ部分ま
でエッチングされるのを防止することができる。なお、
図７において参照番号８はエッチングのためのフォトレ
ジストを表している。
縁膜５の下にこれらの絶縁膜とは異なる材料からなる下
部絶縁膜７を形成しておくことにより、下部絶縁膜７に
絶縁膜パターン４形成時あるいは上部絶縁膜５のエッチ
ング時のエッチングストッパとしての機能を持たせるこ
とができ、図７に示すように、基板６の下層６ｂ部分ま
でエッチングされるのを防止することができる。なお、
図７において参照番号８はエッチングのためのフォトレ
ジストを表している。
【００３０】以上、３つの実施の形態を用いて本発明を
説明したが、本発明はこれらに限られず、種々変形可能
である。
説明したが、本発明はこれらに限られず、種々変形可能
である。
【００３１】例えば、上記各実施の形態のアクティブマ
トリクス型液晶表示装置は透過型としたが、反射型であ
ってもよい。反射型の場合には、画素電極３は透明では
なく、アルミニウム等を用いて形成すればよく、また、
絶縁膜４，５も透明膜である必要はない。いずれにして
も、本発明は、配線領域と配線間領域の平坦化による画
素電極形成領域の拡大に関するものであり、いずれのタ
イプの液晶表示装置であっても適用可能であることは容
易に理解できよう。
トリクス型液晶表示装置は透過型としたが、反射型であ
ってもよい。反射型の場合には、画素電極３は透明では
なく、アルミニウム等を用いて形成すればよく、また、
絶縁膜４，５も透明膜である必要はない。いずれにして
も、本発明は、配線領域と配線間領域の平坦化による画
素電極形成領域の拡大に関するものであり、いずれのタ
イプの液晶表示装置であっても適用可能であることは容
易に理解できよう。
【００３２】また、上記各実施の形態では画素電極３は
略矩形形状に形成したが、必要に応じて、一部を切り欠
いた形状としてもよい。また、各画素電極３は、隣り合
う２つの走査配線１にも隣り合う２つの信号配線２にも
周辺部を重ねて形成したが、隣り合う２つの走査配線１
あるいは隣り合う２つの信号配線２の一方のみに周辺部
を重ねるようにしてもよい。
略矩形形状に形成したが、必要に応じて、一部を切り欠
いた形状としてもよい。また、各画素電極３は、隣り合
う２つの走査配線１にも隣り合う２つの信号配線２にも
周辺部を重ねて形成したが、隣り合う２つの走査配線１
あるいは隣り合う２つの信号配線２の一方のみに周辺部
を重ねるようにしてもよい。
【００３３】また、上記各実施の形態では走査配線１を
下側に、信号配線２を上側に形成したが、この逆であっ
てもよい。
下側に、信号配線２を上側に形成したが、この逆であっ
てもよい。
【００３４】また、上記各実施の形態では、図３〜５に
それぞれ示した工程を、上側の信号配線２のみならず、
下側の走査配線１に関しても同様に実施することとした
が、走査配線１に対しては図３、４、５のいずれかに示
す異なる工程を実施してもよい。
それぞれ示した工程を、上側の信号配線２のみならず、
下側の走査配線１に関しても同様に実施することとした
が、走査配線１に対しては図３、４、５のいずれかに示
す異なる工程を実施してもよい。
【００３５】また、上記各実施の形態では、絶縁膜パタ
ーン４を走査配線１間にも信号配線２間にも形成した
が、いずれか一方の配線間のみに設けてもよい。
ーン４を走査配線１間にも信号配線２間にも形成した
が、いずれか一方の配線間のみに設けてもよい。
【００３６】また、スイッチング素子はＴＦＴ以外のも
のを使用することもできる。
のを使用することもできる。
【００３７】
【発明の効果】以上より明らかなように、本発明によ
り、配線及び配線間の全ての領域がなめらかな平坦性を
持ち、平坦な領域上において画素電極が形成される。こ
れにより、液晶配向処理を行うラビング処理における段
差による障害が低減されるため、配向不良等の表示品位
の低下が防止される。また、配線間と配線上の平坦性も
連続されており、配線上も上部絶縁膜により覆われてい
るため、配線の上層にも画素電極が形成可能となり、画
素電極が広範囲で形成でき、開口率の向上も可能であ
る。また、今後高精細化が進むに伴い配線の低抵抗化が
必要になり、例えば、配線の厚膜化等が進むことが考え
られるが、高段差あるいは逆に低段差に対する膜厚制御
に関しても、絶縁膜パターンを形成するときの膜厚制御
を行うだけで、様々な膜厚に対して簡単に対応可能であ
る。以上のように、本発明により表示品位良好な高開口
率を持つ高精細アクティブマトリクス液晶表示装置が供
給可能となる。
り、配線及び配線間の全ての領域がなめらかな平坦性を
持ち、平坦な領域上において画素電極が形成される。こ
れにより、液晶配向処理を行うラビング処理における段
差による障害が低減されるため、配向不良等の表示品位
の低下が防止される。また、配線間と配線上の平坦性も
連続されており、配線上も上部絶縁膜により覆われてい
るため、配線の上層にも画素電極が形成可能となり、画
素電極が広範囲で形成でき、開口率の向上も可能であ
る。また、今後高精細化が進むに伴い配線の低抵抗化が
必要になり、例えば、配線の厚膜化等が進むことが考え
られるが、高段差あるいは逆に低段差に対する膜厚制御
に関しても、絶縁膜パターンを形成するときの膜厚制御
を行うだけで、様々な膜厚に対して簡単に対応可能であ
る。以上のように、本発明により表示品位良好な高開口
率を持つ高精細アクティブマトリクス液晶表示装置が供
給可能となる。
【図１】 本発明の一実施の形態に係る液晶表示装置の
要部の簡略平面図。
要部の簡略平面図。
【図２】 別の実施の形態に係る液晶表示装置の要部の
簡略平面図。
簡略平面図。
【図３】 図１の液晶表示装置の製造方法を示す工程図
で、（Ｄ）は図１の３Ｄ−３Ｄ線断面を表す。
で、（Ｄ）は図１の３Ｄ−３Ｄ線断面を表す。
【図４】 本発明のさらに別の実施の形態に係る液晶表
示装置の製造方法を示す工程図。
示装置の製造方法を示す工程図。
【図５】 図２の液晶表示装置の製造方法を示す工程図
で、（Ｅ）は図２の５Ｅ−５Ｅ線断面を表す。
で、（Ｅ）は図２の５Ｅ−５Ｅ線断面を表す。
【図６】 本発明における絶縁膜パターンと配線との間
のスペースと上層絶縁膜の膜厚との関係を説明する図。
のスペースと上層絶縁膜の膜厚との関係を説明する図。
【図７】 本発明において下部絶縁膜を形成する理由を
説明する図。
説明する図。
【図８】 （Ａ）は従来の液晶表示装置の要部の簡略平
面図、（Ｂ）は（Ａ）の８Ｂ‐８Ｂ線断面図。
面図、（Ｂ）は（Ａ）の８Ｂ‐８Ｂ線断面図。
【図９】 （Ａ）は従来の液晶表示装置の要部の簡略平
面図、（Ｂ）は（Ａ）の９Ｂ‐９Ｂ線断面図。
面図、（Ｂ）は（Ａ）の９Ｂ‐９Ｂ線断面図。
【図１０】 図８に示した従来構造において配線上に画
素電極を形成したときの概略断面図。
素電極を形成したときの概略断面図。
【図１１】 図９に示した従来構造において配線上に画
素電極を形成したときの概略断面図。
素電極を形成したときの概略断面図。
１：走査配線、２：信号配線、 ３：画素電極、 ４：
絶縁膜パターン、 ５：上部絶縁膜、 ６：絶縁基板６
ａと下層６ｂとからなる基板、 ７：下部絶縁膜、
８：フォトレジスト。
絶縁膜パターン、 ５：上部絶縁膜、 ６：絶縁基板６
ａと下層６ｂとからなる基板、 ７：下部絶縁膜、
８：フォトレジスト。
Claims (3)
- 【請求項１】 絶縁基板上に複数の走査配線および複数
の信号配線が交差する方向に配列されたアクティブマト
リクス型液晶表示装置において、 走査配線もしくは信号配線のうち少なくとも上側に配置
された配線間に、該配線により生じた段差相当分の膜厚
の絶縁膜パターンが、隣接する配線から離間して形成さ
れると共に、上記絶縁膜パターンと上記少なくとも上側
の配線との上ならびに上記絶縁膜パターンと上記少なく
とも上側の配線との間のスペースに、略同一レベルで連
続する表面を有する上部絶縁膜が形成されており、上記
上部絶縁膜は、上記絶縁膜パターンとこの絶縁膜パター
ンに隣接する上記配線との間のスペースの１／２倍以上
の膜厚を有し、 さらに、上記上側に配置された配線側の上部絶縁膜上に
画素電極が形成され、上記画素電極の周辺部は、少なく
とも、隣り合う走査配線の少なくとも一方あるいは隣り
合う信号配線の少なくとも一方に上部絶縁膜を介して重
なっていることを特徴とする液晶表示装置。 - 【請求項２】 上記上部絶縁膜は、エッチバック方式に
より形成されたことを特徴とする請求項１に記載の液晶
表示装置。 - 【請求項３】 絶縁基板上に複数の走査配線および複数
の信号配線が交差する方向に配列されたアクティブマト
リクス型液晶表示装置の製造方法において、 走査配線もしくは信号配線のうち少なくとも上側に配置
された配線間に、該配線により生じた段差相当分の膜厚
の絶縁膜パターンを、隣接する配線から離間させて形成
する工程と、 上記絶縁膜パターンと上記少なくとも上側の配線との上
ならびに上記絶縁膜パターンと上記少なくとも上側の配
線との間の埋め込むべきスペースに、略同一レベルで連
続する表面を有し、形成直後に、上記絶縁膜パターンと
この絶縁膜パターンに隣接する上記配線との間のスペー
スの１／２倍以上の膜厚を有するように上部絶縁膜を形
成する工程と、 上記上部絶縁膜を形成した後、該上部絶縁膜をエッチバ
ック方式により薄膜化する工程と、 上記上側に配置された配線側の上部絶縁膜上に画素電極
を、この画素電極の周辺部が少なくとも、隣り合う走査
配線の少なくとも一方あるいは隣り合う信号配線の少な
くとも一方に上部絶縁膜を介して重なるように形成する
工程とを備えたことを特徴とする方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24305799A JP3505445B2 (ja) | 1999-08-30 | 1999-08-30 | 液晶表示装置及びその製造方法 |
| TW089116636A TWI233513B (en) | 1999-08-30 | 2000-08-17 | Liquid crystal display device and method of producing the same |
| KR10-2000-0050055A KR100381122B1 (ko) | 1999-08-30 | 2000-08-28 | 액정 표시 장치 및 그 제조 방법 |
| US09/650,190 US6628350B1 (en) | 1999-08-30 | 2000-08-29 | Liquid crystal display device and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24305799A JP3505445B2 (ja) | 1999-08-30 | 1999-08-30 | 液晶表示装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001066635A JP2001066635A (ja) | 2001-03-16 |
| JP3505445B2 true JP3505445B2 (ja) | 2004-03-08 |
Family
ID=17098172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24305799A Expired - Fee Related JP3505445B2 (ja) | 1999-08-30 | 1999-08-30 | 液晶表示装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6628350B1 (ja) |
| JP (1) | JP3505445B2 (ja) |
| KR (1) | KR100381122B1 (ja) |
| TW (1) | TWI233513B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3710372B2 (ja) | 2000-10-20 | 2005-10-26 | シャープ株式会社 | 液晶表示装置および投射型液晶表示装置 |
| JP5545824B2 (ja) * | 2010-03-17 | 2014-07-09 | 株式会社ジャパンディスプレイ | 反射型液晶表示装置及び電子機器 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04324820A (ja) | 1991-04-25 | 1992-11-13 | Seiko Epson Corp | アクティブマトリクス型液晶表示装置 |
| JPH04338718A (ja) | 1991-05-16 | 1992-11-26 | Seiko Epson Corp | 液晶表示装置 |
| JP2819924B2 (ja) * | 1992-02-21 | 1998-11-05 | 日本電気株式会社 | アクティブマトリックス基板の製造方法 |
| JPH05341321A (ja) | 1992-06-12 | 1993-12-24 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板の製造方法 |
| JP3230294B2 (ja) * | 1992-08-31 | 2001-11-19 | ソニー株式会社 | 表示装置 |
| JPH08122768A (ja) | 1994-10-19 | 1996-05-17 | Sony Corp | 表示装置 |
| JP3469662B2 (ja) * | 1994-12-09 | 2003-11-25 | 三洋電機株式会社 | 液晶表示装置 |
| JP3264364B2 (ja) * | 1997-01-21 | 2002-03-11 | シャープ株式会社 | 液晶表示装置の製造方法 |
| JP4111281B2 (ja) * | 1997-04-15 | 2008-07-02 | 共同印刷株式会社 | 液晶表示用カラーフィルタ |
| JP3270361B2 (ja) * | 1997-06-09 | 2002-04-02 | 日本電気株式会社 | 薄膜トランジスタアレイ及びその製造方法 |
| JP2000194286A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | カラ―表示装置 |
| JP3318285B2 (ja) * | 1999-05-10 | 2002-08-26 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
| US6466281B1 (en) * | 1999-08-23 | 2002-10-15 | Industrial Technology Research Institute | Integrated black matrix/color filter structure for TFT-LCD |
-
1999
- 1999-08-30 JP JP24305799A patent/JP3505445B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-17 TW TW089116636A patent/TWI233513B/zh not_active IP Right Cessation
- 2000-08-28 KR KR10-2000-0050055A patent/KR100381122B1/ko not_active IP Right Cessation
- 2000-08-29 US US09/650,190 patent/US6628350B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100381122B1 (ko) | 2003-04-23 |
| KR20010021443A (ko) | 2001-03-15 |
| TWI233513B (en) | 2005-06-01 |
| US6628350B1 (en) | 2003-09-30 |
| JP2001066635A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8264652B2 (en) | Liquid crystal display device with a data link connecting a data pad and data line | |
| JP4718433B2 (ja) | 横電界方式の液晶表示装置用アレイ基板とその製造方法 | |
| US6468840B2 (en) | Active matrix substrate and manufacturing method thereof | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US20100009478A1 (en) | Ips mode liquid crystal display device and method for fabricating thereof | |
| JPH0828517B2 (ja) | 薄膜トランジスタアレイ | |
| JP3410296B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3841198B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| US6476881B2 (en) | Liquid crystal display device and defect repairing method therefor | |
| JP2001083506A (ja) | 反射型液晶表示装置の製造方法 | |
| JP3505445B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR20050070415A (ko) | 액정표시장치용 어레이기판 제조방법 | |
| JP3713197B2 (ja) | 液晶表示装置 | |
| JP4112672B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP2001281680A (ja) | 液晶表示装置とその製造方法、ならびに膜積層構造 | |
| JP2001330827A (ja) | 反射型液晶表示装置 | |
| JP3710372B2 (ja) | 液晶表示装置および投射型液晶表示装置 | |
| JP2715521B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20000031004A (ko) | 평면 구동 방식의 액정 표시 장치 | |
| JP2005331675A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JPH10268346A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2000340567A (ja) | 基板平坦化方法、電気光学装置の製造方法及び半導体装置の製造方法 | |
| KR100840309B1 (ko) | 박막 트랜지스터 기판 및 그의 수리 방법 | |
| JP2008032855A (ja) | 液晶表示装置 | |
| KR100496556B1 (ko) | 활성 매트릭스 액정 디스플레이 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |