CN1288489C - 薄膜晶体管、tft基片和液晶显示器 - Google Patents

薄膜晶体管、tft基片和液晶显示器 Download PDF

Info

Publication number
CN1288489C
CN1288489C CNB2003101248379A CN200310124837A CN1288489C CN 1288489 C CN1288489 C CN 1288489C CN B2003101248379 A CNB2003101248379 A CN B2003101248379A CN 200310124837 A CN200310124837 A CN 200310124837A CN 1288489 C CN1288489 C CN 1288489C
Authority
CN
China
Prior art keywords
optical screen
screen film
active layer
film
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101248379A
Other languages
English (en)
Other versions
CN1519631A (zh
Inventor
松永直记
世良贤二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1519631A publication Critical patent/CN1519631A/zh
Application granted granted Critical
Publication of CN1288489C publication Critical patent/CN1288489C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种薄膜晶体管，它包括有源层，其中形成源区和泄漏区；第一光屏蔽膜，它屏蔽投射到有源层上的光；和第二光屏蔽膜，它在有源层与第一光屏蔽膜之间。至少第二光屏蔽膜对着有源层的表面部分的载流子浓度约为1017/cm3或更少。

Description

薄膜晶体管、TFT基片和液晶显示器
技术领域
本发明涉及薄膜晶体管器件，液晶显示器和具体适用于薄膜晶体管器件和减少薄膜晶体管器件泄漏电流的液晶显示器的制造方法。
背景技术
最近几年，作为OA(办公自动化)设备的显示器，液晶显示器得到了发展。在各种液晶显示器中，用薄膜晶体管作为开关单元的有源矩阵式液晶显示器与常规显示器相比具有下述优点：甚至当扫描线数增加时，对比度或响应速度也不太低。为此，OA设备的高级显示器和高清晰度电视的显示器经常使用有源矩阵式液晶显示器。还有，当有源矩阵式液晶显示器用作投射型显示器的光阀时，如投影仪，其优点是容易获得大屏幕显示器。当有源矩阵式液晶显示器用作投射型显示器的光阀时，液晶显示器布置在光源和从光源投射光的光学系统之间，此时，液晶显示器这样布置，使光源位于液晶显示器相对基片的一边，而光学系统位于液晶显示器的薄膜半导体器件阵列基片(TFT基片)一边。在从光源入射具有较高亮度的光中间，液晶显示器基于屏幕信息控制通过光学系统边的光强度。更具体地说，液晶显示器开关激励薄膜晶体管，并控制作用于每一象素的液晶显示层的电场，来改变每个象素的发射因子，从而调节发射光的强度。由液晶显示器发射的光通过具有透镜等设备的光学系统放大并投影。
通常，在有源矩阵式液晶显示器中，半导体层，如非结晶硅和多晶硅，用作薄膜晶体管的有源层。当光投射到这一有源层上时，由于光的激发而产生泄漏电流(光感应泄漏电流)，所以，液晶显示器的显示性能因反差变低而变坏。特别当有源矩阵式液晶显示器用作投射型显示器的光阀时，由于高亮度的光投射到液晶显示器上，发生因光感应泄漏电流的影响变大了。还有，在这种情况下，因为在液晶显示器中，光不仅仅来自光源，还有光学系统的反射光投射到薄膜晶体管的有源层上，因光感应泄漏电流的影响变得更大。最近几年中，投影型显示器的小型化和高亮度取得了进展，投影到作为光阀的液晶显示器上的光亮度也增加了，因此，光泄漏电流问题变得更为严重。
一种减少因光感应泄漏电流影响的技术，如日本公布的专利11-204587A和11-084422A，描述了用遮断投射到薄膜晶体管上的返回光来减少光量的技术。图1表示这种一般液晶显示器的截面。这种液晶显示器的象素部分具有第一多晶硅薄膜452a，硅化薄膜452b，第二多晶硅薄膜453，介电薄膜454，它们依次堆栈在基片451上，且薄膜晶体管456成形其上。
基片451由石英基片或高应变点玻璃基片制成，第一多晶硅膜452a和硅化膜452b构成第一光屏蔽膜452，第一多晶硅膜452a成形在基片451上的厚度约为50纳米，硅化膜452b由钨(W)制成，它是高熔点金属材料，形成在第一多晶硅膜452a上的厚度约为100纳米。第二多晶硅膜453构成第二光屏蔽膜，形成在第一光屏蔽膜452上的厚度约为50纳米。介电膜454形成在第二多晶硅膜453上的厚度约为380纳米。薄膜晶体管456包括形成在介质膜454上，厚度为65纳米的多晶硅层455，作为有源层，并用与通常液晶显示器薄膜晶体管制造方法相同的方法制造。
在图1所示的一般液晶显示器中，由于堆栈的膜组成第一光屏蔽膜452和第二光屏蔽膜453，投射到多晶硅层(薄膜晶体管的有源层)455的光被遮断。在第一光屏蔽膜452中，从基片背面端投射到薄膜晶体管456的有源层的光被具有很强光学反射特性的硅化膜452b阻断。还有，由多晶硅膜构成的第二光屏蔽层453，具有光吸收特性，吸收进入第一光屏蔽膜452和有源层455之间，未被硅化膜452b遮断的光，减少投射到有源层455上的光。
在图1所示的一般液晶显示器中，介电膜454的厚度约为380纳米，在这种情况下，在被基片451反射返回的光中，包含在极限光射线L11和极限光射线L12之间的角度差β内的光，如图1所示，成为直接投射到有源层455的栅级电极下通道区的光。特别当来自光源的光强度增加时，对由基片451反射返回的光的光屏蔽效应，即使有光吸收特性的第二多晶膜453，也显不够。当光投射到有源层455的通道区时，在薄膜晶体管456上产生光感应泄漏电流，使液晶显示器的性能变坏。为此，特别当液晶显示器用作投射型显示器的光阀时，需要更加有效地屏蔽投射到薄膜晶体管有源层455上的光的技术。
发明内容
本发明提供了一种用薄膜晶体管，TFT基片和借助于减少投射到薄膜晶体管通道区上的光来减少薄膜晶体管光感应泄漏电流的液晶显示器，并减少光屏蔽膜对薄膜晶体管有源层的电影响。
根据本发明第一实施例，薄膜晶体管包括有源层，其中形成源区和漏区；第一光屏蔽层，屏蔽投射到有源层上的光；在有源层和第一屏蔽膜之间的第二光屏蔽层，其中，至少在对着有源层的第二光屏蔽膜的表面部分的载流子浓度为1017/cm3或更少。
根据本发明第二实施例，薄膜晶体管包括有源层，其中形成源区和漏区；第一光屏蔽膜，屏蔽投射到有源层上的光；在有源层与第一屏蔽膜之间的第二光屏蔽膜，其中，对着有源层的第二光屏蔽膜表面部分的电场强度为对着第一光屏蔽层的表面部分电场强度的80％或更小，其中，对着有源层的第二光屏蔽膜表面部分的载流子浓度为1017/cm3或更少。
根据本发明第三实施例，薄膜晶体管基片包括光发射基片，包含沉积在光发射基片上的多个薄膜晶体管的晶体管阵列；沉积在光发射基片和至少一个薄膜晶体管之间的第一光屏蔽膜；在第一光屏蔽膜和薄膜晶体管有源层之间的第二光屏蔽膜，其中，对着有源层的第二光屏蔽层表面部分的载流子浓度为1017/cm3或更少。
附图说明
图1表示在一般液晶显示器中薄膜晶体管阵列基片的横截面结构图。
图2是本发明第一实施例的薄膜晶体管阵列基片上薄膜晶体管附近的平面图。
图3是图2沿A-A’线的横截面图。
图4(a)至(d)是表示本发明第一实施例制造薄膜晶体管阵列基片方法的截面图。
图5(a)和(b)是接着图4(d)，制造薄膜晶体管阵列基片方法的截面图。
图6(a)和(b)是接着图5(b)，制造薄膜晶体管阵列基片方法的截面图。
图7(a)和(b)表示有源层附近，分别来自光屏蔽膜的能带。
图8表示光屏蔽膜的载流子浓度和屏蔽膜电位中电荷总量的关系图。
图9是本发明第二实施例的薄膜晶体管阵列基片横截面结构图。
图10(a)和(b)表示本发明第二实施例用于薄膜晶体管阵列基片制造方法的截面图。
图11是本发明第三实施例的薄膜晶体管阵列基片横截面结构图。
图12本发明第四实施例的薄膜晶体管阵列基片横截面结构图。
图13本发明第五实施例的薄膜晶体管阵列基片横截面结构图。
图14是本发明第六实施例的薄膜晶体管阵列基片横截面结构图。
具体实施方式
图2是本发明第一实施例液晶显示器的薄膜晶体管平面图，图3是沿图2中A-A’线的截面图，在图2和3中，表示了含在TFT基片32中的多个薄膜晶体管中的一个。
如图2所示，TFT基片32有多个布置成矩阵形的薄膜晶体管33，每一薄膜晶体管33成形于一组沿Y向并行延伸的数据线28a和沿X方向并行延伸的栅级线26a之间的交叉处附近。栅极线26a，例如，由多晶硅膜或硅化膜制成，其中已掺杂载流子，数据线28a由铝膜或类似的物质制成。黑色的矩阵34由铬膜或具有光屏蔽特性的这类物质制成，且形成在空间上重叠栅极线26a，数据线28a和薄膜晶体管。象素区域31被栅极线26a和数据线28a(由黑色矩阵34)分割，象素电极23基本上是矩形，它由透明电极制成，如象素区域上的铟锡氧化物(ITO)。
如图3所示，TFT基片32有基片1，地介质膜2，第一光屏蔽膜3，第一介质膜4，第二光屏蔽膜5，第二介质膜6，有源层7，它们从底层相继堆栈起来。还有，在有源层7的上层有一栅极介电膜10，栅级电极13，第一夹层介电膜14，源电极15，漏电极16，第二夹层介电膜17，低部电极18，电容介电膜19，上部电极20。第三夹层介电膜21，展平膜22和象素电极23。
地介质膜2由硅氧化物制成，成形于由高应变点玻璃基片制成的基片1的整个表面。第一光屏蔽膜3是导电的，且由硅化钨制成，它反射光以阻断来自基片1投射的光。图2的第一光屏蔽膜3成形于相应于栅级线26a的区域3a，相应于数据线28a的区域3b，和相应于薄膜晶体管33的区域3c。第一光屏蔽层3，在相应于薄膜晶体管33的区域3c的低层边，成形于重叠有源层7X方向的区域，或比有源层7稍宽的区域，第一介质膜4成形于第一光屏蔽膜3和地介质膜2上。
第二光屏蔽膜5，它具有无光发射特性，由非结晶硅制成，能吸收光，并成形于相应于栅级线26a的区域5a和相应于薄膜晶体管的区域5b内，如图2所示。第二光屏蔽膜5，在相应于薄膜晶体管区的低层边，成形于重叠有源层7X方向的区域，或稍宽于有源层7的区域。还有，第二光屏蔽膜5对着有源层7的表面部分的载流子浓度置为1017/cm3或更少。第二光屏蔽膜5布置成在空间覆盖第一光屏蔽膜3，与第一光屏蔽膜3有接近相同的面积。另外，第二光屏蔽膜可从比第一光屏蔽膜3的面积小。第二介质膜6由硅氧化物制成，且成形于光屏蔽膜5和有源层7之间，其膜厚度约为150纳米。
有源层7成形于第二介质膜6上，构成薄膜晶体管33(图2)的有源层，在有源层X方向两端做成Y方向的宽度比中心部分的宽，在有源层7X方向的一端附近，形成源区8，其中设置高载流子浓度；在X方向另一端附近，形成为泄漏区9，其中设置高载流子浓度。源区8部分覆盖第一数据线28a(图2)，并通过源电极15(接触器29a)与第一数据线连接，源电极由含铝硅制成。泄漏区9部分覆盖第二数据线28b(图2)，并通过泄漏电极15(接触器29b)与第二数据线28b连接，漏电极由含铝硅制成。
在有源层上，有栅级介质膜10，它由硅氧化物制成。在栅级介质膜10上，有栅级电极13，它由钨硅化制成，在有源层7X方向中心附近。在源区8和栅级电极正F的通道区27之间，有一个低浓度载流子区域11，在泄漏区9和通道区27之间，有另一个低浓度载流子区12。通道区27覆盖在凸出于栅级线26a的导线26b上(图2)，且栅级电极13和栅级线26a通过接触器相互连接。在栅级介质膜10和栅级电极13的顶部，有第一夹层介质膜14，它由硅质氧化物制成。
第二夹层介质层17由硅氮化物制成，且成形于第一夹层介电膜14，源电极15和漏电极16的顶部。在第二夹层介质膜17顶部，有由铬和微晶硅层压构成的低电极18。在低电极18的顶部，有介质膜19，用作电容，它由硅氮化物制成。在介质膜19的顶部有顶电极20，它由钛、含铝硅和微晶硅层压制成。顶电极20通过第二数据线28b(图2)与漏电极16连接。顶电极20和低电极18彼此相对，介质膜19介于其中，构成象素储存电容。在上电极20的顶部有第三夹层介电膜21，它由硅氮化物制成。
展平膜22由丙烯制成，互成形于第三夹层介电膜21上。展平膜22增强了薄膜晶体管阵列基片32薄膜晶体管表面的光滑性。象素电极23由ITO制成，作为透明电极做在象素区31(图2)上。象素电极23成形于展平膜22上，并通过接触孔与上电极20连接。在液晶显示器中。作用于液晶(未画出)的电场由改变赋于象素电极23的电位来控制，以控制来自基片1端(光源端)发射的光量。
图4(a)至(d)，图5(a)和(d)，和图6(a)和(b)表示TFT基片32的制造方法。首先，借助于CVD法，地介质膜2成形于由高应变点的玻璃基片之类制成的基片1的整个表面上，厚度约为300纳米，并在地介质膜2上。第一光屏蔽膜3，它是有很强光反射特性的金属硅化膜，用溅射法(图4(a))做成厚度约为1 75纳米。然后，在某区留下光刻胶，在该区中形成有源层7或用光刻法在该区稍大的区域中形成有源层7，且第一光屏蔽膜3用干蚀法被选择地去掉(图4(b))。
用CVD法，介电膜4成形为厚度约150纳米，在其顶部，用CVD法成形第二光屏蔽膜5，其厚度约为60纳米。接着，用离子掺杂法，离子注入法，或汽相投配法，把载流子注入到第二光屏蔽膜5，此外，如图4(b)那样，要形成有源层7的区域留下光刻胶，或用光刻法在比这一区更宽的区留下光刻胶，且第二光屏蔽膜用干蚀法(图4(c))被有选择地去掉。在载流子注入时，在第二光屏蔽膜垂直方向的载流子剖面中，载流子呈这样的状态，即对着有源层7的第二光屏蔽膜5的表面部分载流子浓度约为1017/cm3或更少，且在这一注入期间，最大载流子浓度为接近有源层7对着介电膜6的表面处的浓度。
用CVD法，介电膜6成形为厚度约150纳米，有源层7成形厚度约为60纳米，栅级介质膜10a用CVD法成形厚度约为10纳米。此后，载流子以这样的状态注入有源层7，即用离子掺杂法或离子注入法使载离子浓度约为1015/cm3。然后，为了改善有源层7晶体质量，有源层7用受激准分子激光退火，从而改善有源层7晶体的质量，并形成具有极好特性的薄膜晶体管。
然后，在光刻法形成有源层7的区域留下光刻胶，在非形成有源层7的区域，用干蚀法去除光刻胶。此后，光刻胶用光刻法留在非形成源区8和泄漏区9的任何其它地区，并用离子掺杂法，或离子注入法注入载流子，使载流子浓度分别对源区8和泄漏区9为5×1020/cm3。在载流子注入后，栅级介质膜10b，用CVD法(图4(d))，成形约为90纳米的厚度。
在源区8和相应于栅级电极13的区域27之间的任何区域，和泄漏区9和相应于栅级电极13的区域27之间的区域，用光刻法留下光刻胶，并用离子掺杂法，或离子注入法，以低载流子浓度注入，形成约1017/cm3的低浓度载流子区11，12(图5(a))。此后，被注入的载流子用CVD设备氢化激活。
然后，如同薄膜晶体管器件阵列基片构成通常液晶显示器的方法一样，形成栅级电极13，第一夹层介电膜14，源电极15和漏电极16。当形成源电极15和漏电极16时，在液晶显示器中，对于非薄膜晶体管器件阵列基片32像素区的任何周边电路(未画出)，第一光屏蔽膜3和第二光屏蔽膜5将分别与之电连接。此后，形成第二夹层介质膜17(图5(b))。
用CVD法，形成结晶硅膜，其厚度约为100纳米，用溅射法形成铬膜，其厚度为140纳米，用它们的层压形成低电极18。用光刻法，把光刻胶留在形成低电极18区域的后面，用干蚀法形成低电极18。接着，用CVD法形成介质膜19，其厚度约为100纳米，通过形成接触孔，上电极20连到漏电电极16。此后，形成由钛含铝硅和结昌硅层压构成储存电容的电极，其厚度约为550纳米，且用光刻法把光刻胶留在形成上电极20的区域，再用干蚀法(图6(a))形成上电极。
用CVD法，形成第三夹层介电膜21，其厚度约为400纳米，然后用旋转喷涂形成展平膜，其厚度约为1690内米。在展平膜上形成接触孔，用于把象素电极23连接储存电容的上电极20之后，用溅射法形成象素电极23(图6(b))，其厚度约为40纳米。用上述描述的制造过程，获得图3所示截面结构的TFT基片32。
在本实施例中，在TFT基片32的基片1和有源层7之间，布置有由高导性的金属硅化物制成的第一光屏蔽膜3，和无光发射特性的第二光屏蔽膜5。第二光屏蔽膜5与有源层7之间的距离(介质膜6的膜厚度)可置约为150纳米。因此，与图1所示的一般液晶显示器相比(其中光屏蔽膜和有源层之间的距离置为380纳米)，它因减少了投射到有源层7上的光量而改善了光屏蔽效果，并进一步有效地阻断从基片1端返回薄膜晶体管33(图3)的光(返回光)。
形成TFT基片32的薄膜晶体管33具有对有源层7的高光屏蔽效应，且较少有光感应电流的影响。因此，薄膜晶体管的开关特性得到了改善，成为可满意地控制象素电极23。在包含TFT基片32的液晶显示器中，甚至当用作投射型显示器中的光阀时(其中高亮度光作为光源)，可实现高亮度和高对比度。
如图3所示，在本实施例中，因为有源层7与第二光屏蔽膜5之间的距离比一般情况的短，其角度差α比图1所示的极限光射线L11和L12之间的角度差β小。因此，与一般液晶显示器相比，投射到有源层7的通道区27和低浓度载流子区11，12的光量减少，由于光感应泄漏电流导致的反差降低等性能变坏可避免，从而可改善液晶显示器的性能。
另一方面，在常规情况下，当第二光屏蔽幕453与有源层455之间的距离设置较短时，作用于第一光屏蔽膜452和第二光屏蔽膜453之间的电位导致第二光屏蔽膜453作用于薄膜晶体管上作为后栅级，由于薄膜晶体管33的后栅级，带来了泄漏电流。这是由于第二光屏蔽膜453是导电的，当第二光屏蔽膜453更接近有源层455时，对有源层就有电的影响(图1)。
在本实施例中，使对着有源层7的第二光屏蔽层5的表面部分中的载流子浓度降低，从而由于作用于第一光屏蔽膜3的电位导致的电场被光屏蔽膜5释放，减少了对薄膜晶体管33的电影响。据此，即使当第二光屏蔽膜5和有源层7相互接近时，液晶显示器的性能不会因后栅级引起的泄漏电流的影响而变坏。
图7(e)和(b)分别表示在这一实施例和在常规结构中，有源层附近来自光屏蔽膜的能量带。图8表示光屏蔽膜载流子浓度与光屏蔽膜电位中的电荷量之间的相互关系。图7(a)和(b)分别表示在这一实施例和常规结构中第一屏蔽膜3和栅级电极13(示于图3)之间的能量电平状态。在图7(a)中，第二光屏蔽膜5A的载流子浓度置为1017/cm3的低值。在图7(b)中，第二光屏蔽膜5B的载流子浓度置为1022/cm3的高值。
当第二光屏蔽膜5A的载流子浓度为低值时(如图7(a)示)，作用于第一光屏蔽膜3的电位V引起第二光屏蔽膜5A中能带的弯曲，使在第二光屏蔽膜5A在第一光屏蔽膜3端和有源层7端之间产生电位差ΔV(电位损失)。另一方面，当第二光屏蔽膜5B的载流子浓度为高时(如图7(b)示)，在第二光屏蔽膜5B中没有能带的弯曲，但第二光屏蔽膜5B的电位变成等于第一光屏蔽膜3的电位V，第二光屏蔽膜在第一光屏蔽膜3端与有源层7端的电位之间没有电位差。据此，如果第一光屏蔽膜3与栅级电极13之间的电位差为常数，则图7(b)的有源层7中的能带弯曲大于图7(a)中的能带弯曲。
比较图7(a)和图7(b)，在图7(a)中，第二光屏蔽膜5A帮助释放第一光屏蔽膜3的电场，而图7(b)中，第二光屏蔽膜5B并不帮助释放第一光屏蔽膜3的电场。第二光屏蔽膜5的载流子浓度为图7(a)的较低值时，有源层7中能带的弯曲比图7(b)中能带的弯曲小一个相应于第二光屏蔽膜5A中电位差ΔV的量。
第二光屏蔽膜的载流子浓度5和发生在第二光屏蔽膜内的电位差ΔV之间的关系示于图8。如图8所示，对着有源层7的第二光屏蔽膜5的表面部分载流子浓度越低，第二光屏蔽膜5中的电位差越大。当5V的电位(例如)作用于第一光屏蔽膜3时，如果对着有源层7的第二光屏蔽膜5的表面部分载流子浓度置为1017/cm3(如同一图所示)，那么电位差ΔV成为1V，第一光屏蔽膜3的电场能被释放20％。因此，借助于置对着有源层7的第二光屏蔽膜5的表面部分载流子浓度为1017/cm3或更少，则由于第一光屏蔽膜3释放20％的电位或更多是可能的，且由于第一光屏蔽膜3的电位释放电场的影响很大。
在本发明的示例中，因为对着薄膜晶体管的有源层的第二光屏蔽膜表面部分电场强度置为等于或小于对着第一光屏蔽膜表面部分的80％，则由于第一光屏蔽膜(它影响薄膜晶体管的有源层)的电场可由第二光屏蔽膜释放，据此，甚至当第二光屏蔽膜接近薄膜晶体管的有源层时，保持由于后栅级效应的低泄漏电流是可能的，且薄膜晶体管的开关特性变得更优。
在本实施例中，第二介质膜6的厚度置约为150纳米，对着有源层7的第二光屏蔽膜5的表面部分载流子浓度置约为1017/cm3，但当第二介质膜6的厚度低于150纳米，且第二光屏蔽膜5和有源层7之间的距离进一步缩短时，对着有源层7的第二光屏蔽膜5的表面部分载流子浓度可置为低于1017/cm3。在这种情况下，对着有源层的第二光屏蔽膜5的表面部分载流子浓度置得较低，而发生在第二光屏蔽膜5中的电位差ΔV变得更大。使第二光屏蔽膜5的释放工作变得更强。据此，甚至当第二介质膜6的厚度做得更薄时(为了增强第二光屏蔽膜5的光屏蔽效应)，保持由于后栅级效应的低泄漏电流是可能的。对着有源层的第二光屏蔽膜5的表面部分载流子浓度可置成这样，使第二光屏蔽膜5在第一光屏蔽膜3端和有源层7端之间电位差超过作用于第一光屏蔽膜3的电位20％。
当置第二介质膜6的厚度(第二光屏蔽膜5和有源层7之间的距离)为350纳米或更厚时，到达有源层7的光增加了，光感应泄漏电流变得突出。还有，当置第二介质膜6的厚度为100纳米或更小时，第二光屏蔽膜5电影响有源层7，由于后栅级的泄漏电流变得突出。因此，第二介质膜6的厚度可置为从约100纳米至约350纳米。第二介质膜6的厚度置为100纳米至350纳米，从而它可能增强光屏蔽效应，避免光感应泄漏电流和由于后栅级的泄漏电流。在光屏蔽效应方面，第二介质膜6的厚度可在150纳米至250纳米之间。当第二光屏蔽膜5的厚度置为50纳米或更少时，第二光屏蔽膜5没有非光发射特性，当它置为200纳米或更大时，第二光屏蔽膜5电影响有源层7，由于后栅级的泄漏电流变得突出。增强光屏蔽效应，避免光泄漏电流和由于后栅级效应的泄漏电流是可能的。
图9是本发明第二实施例液晶显示器TFT基片32A的截面图。本例的TFT基片32A具有类似于图2的平面结构，图9的截面图相应于图2沿A-A’线的截面。本例不同于第一实施例，第一光屏蔽膜3和第二光屏蔽膜5是相互堆栈而无介质膜4(图3)。TFT基片32A具有基片1，地介质膜2，第一光屏蔽膜3，第二光屏蔽膜5，第二介质膜6和有源层7，它们依此次序从低向高堆栈。
图10(a)和(b)表示本发明第二实施例制造TFT基片32A的方法。首先，用CVD法，把约300约米厚的地介质膜2做在由高应力点玻璃之类制成的基片1的整个表面，在地介质膜2上，用溅射法，制成由具有光反射特性的金属硅化制成的钨硅化膜，其厚度约为175纳米，作为第一光屏蔽膜3。进一步，在该膜的上部，用CVD法(图10(a))，堆栈第二光屏蔽膜5，其厚度约为60纳米。
接着，把光刻胶留在要制成有源层7的区域，或用光刻法留在比上述区稍宽的区域，且用干蚀法(图10(b))把第二光屏蔽膜5去掉。然后，用与图4(d)至图6(b)相同的方法，获得本例具有图9所示截面的TFT基片32A。
在本实施例中，因为第一光屏蔽膜3和第二光屏蔽膜5的堆栈，中间没有形成第一介质膜4，因而形成第一介质膜4的过程省去了，即使在这种情况下，与第一实施例相同，对于有源层7的光屏蔽效应高，且即使是包含本例TFT基片32A的液晶显示器中，也实现了高亮度和高对比度。还有，因为第一光屏蔽膜3和第二光屏蔽膜5为直接堆栈，第一光屏蔽膜3和第二光屏蔽膜5的电位变成彼此相等。不像第一例，它不需要把载流子注入第二光屏蔽膜5，但只有第一光屏蔽膜3可与周边电路(未画出)电连接。据此，制造方法比第一例简单，因而，可缩短制造周期，并改善液晶显示器制造的流量。
图11表示本发明第三实施例液晶显示器的TFT基片32B的截面图。本例的TFT基片32B具有与图2相同的平面结构，图11所示的截面相应于图2沿线A-A’的截面。本例不同于第一例，它不提供如图3所示的储存电容。
TFT基片32B，在其有源层7的上层端，形成栅级介质膜10，栅级电极13，第一介质膜14，源电极15，漏电极16，第二介质膜17，和象素电极23。这一TFT基片32B按下述合法获得：像在图4(a)至5(b)中的情况那样，直到第二夹层膜17形成；此后，不产生储存电容，形成第二夹层膜17，并带有接触孔；象素电极23连到漏电极16，这样获得TFT基片32B。
在本例中，与第一例不同，TFT基片32B没有储存电容。即使在这种情况下，如同第一例的情况，第一光屏蔽膜3和第二光屏蔽膜5对有源层7的光屏蔽效应增加了，且即使在包含本例的TFT基片32B的液晶显示器中，也能实现高亮度和高对比度。
图12是本发明第四实施例液晶显示器的TFT基片32C截面结构。本例的TFT基片32C具有与图2相同的平面结构，图12是相应于图2中沿线A-A’的截面。本例不同于第二例，它不提供图9所示的储存电容。
在有源层7的上层端，TFT基片32C做有栅级介质膜10，栅级电极13，第一夹层介质膜14，源电极15，漏电极16，第二夹层介质膜17，和象素电极23。这一TFT基片按如下方法获得：如图10(a)和(b)和图4(d)至5(b)那样，直到形成第二夹层膜17；此后，不产生储存电容，形成第二夹层介质膜17，并有接触孔；象素电极23与漏电极16相连，这样获得TFT基片32C。
在本例中，不像第二例，TFT基片没有储存电容，即使在这种情况下，如第一例的情况，第一光屏蔽膜3和第二光屏蔽膜5对有源层7的光屏蔽效应高，且即使在包含本例TFT基片32C的液晶显示器中，也能实现高亮度和高对比度。还有，如第二例的情况，能改善液晶显示器制造的流量。
图13表示本发明第五实施例的TFT基片32D的截面结构。在这里，图13表示形成相应于图3中第一光屏蔽膜7的第一光屏蔽膜7的方法。还有，TFT基片32D接近图2所示的象素区31，且泄漏区有象素矩阵区103，其中形成薄膜晶体管，用来控制与象素电极连接的象素，和激励区104，其中形成像激励电路这样的周边电路。
具有图13所示截面结构的TFT基片32D按如下方法获得：首先，如图4(a)和(b)那样，地介质膜102做在基片101上的整个表面，在需要的地方形成光屏蔽膜105。此时，光屏蔽膜105做在象素矩阵区103内，但不在激励区104。光屏蔽膜105可以没有光发射特性，但要有导电性和导热性。
下一步，介质膜106制成厚度150内米，且在介质膜106上，制成有源层107。有源层107由非结晶硅膜制成，做在象素矩阵区103和泄漏区104。在象素矩阵区103中的薄膜晶体管用作控制象素电极的晶体管，在激励区104中的薄膜晶体管用作构成激励电路这类的晶体管。做在象素矩阵区103和激励区104的有源层107由激发物激光退火。
在形成有源层107的过程中，因为在象素矩阵区103中有源层107的低层端，形成有光屏蔽膜105，当有源层(它是非结晶硅膜)以激光退火时的激光照射时，由激光产生的热通过光屏蔽膜105的热导特性传给基片101端，因此，有源层107以低结晶质量(亦即低迁移率)的多晶硅膜形成，据此，在象素矩阵区103中形成的薄膜晶体管中，光感应电流进一步减少。另一方面，在激励区104中的有源层107，像在象素矩阵区103中的有源层一样，被激光退火，但是，因为在激励区104中的有源层107的低层端，没有形成光屏蔽膜105，因而没有太多激光产生的热传列基片101端。因此，有源层107以高结晶质量(亦即高迁移率)的多晶硅膜形成。据此，形成在激励区104内的薄膜晶体管的开关特性得到改善。
在本例中，在象素矩阵区103内构成薄膜晶体管的有源层107的低层端)，布置有光屏蔽膜105，它具有导热性，但在激励区104内构成薄膜晶体管的有源层107的低层端，没有光屏蔽膜。在这种情况下，当这两个区中的有源层107被激光退火时，与是否有导热性的光屏蔽膜105有关，即论有源层107以同样方法制成，象素矩阵区103内的薄膜晶体管的特性与激励区104内薄膜晶体管的特性变得不同。
因为上述薄膜晶体管特性的不同是由于光屏蔽膜105的导热性引起的，因而，只要在象素矩阵区103内形成的有源层107低层端上有导热性的膜作为光屏蔽膜(不管光屏蔽膜的结构)就能获得上述薄膜晶体管特性的差异。当介质膜106的厚度(光屏蔽膜105与有源层107之间的距离)置为350纳米或更大时，激光退火时热处理的热不会传给有足够导热性的光屏蔽膜105。有源层107的特性，不会因低层端上是否有光屏蔽膜105而改变。还有，当介质膜106的厚度置为100纳米或更小时，在低层端有关屏蔽膜105的有源层107与低层端没有光屏蔽膜105的有源层107之间，由于激光退火热处理导致特性的变化太大。此外，不可能获得特别好的薄膜晶体管导通特性，因此，介质膜106的厚度可置于约100纳米和约350内米之间，如第一例中第二介质膜6的情况。
图14是本发明第六实施例液晶显示器的截面图。按照第一例的薄膜晶体管基片32，对着的基片41，和液晶层40如图14配置。薄膜晶体管基片可用第一至第五例的任一薄膜晶体管基片。
在上述第一至第四例中，已示出了用钨硅化作第一光屏蔽膜3的例子，但代替钨，可用钽(Ta)，钛(Ti)，铬(Cr)和钼之类金属，且这些金属并不需要有高的熔化温度。还有，作为第五例中的光屏蔽膜105，如第一至第四例那样，也可用钨硅化膜，且代替钨，可用钽(Ta)，钛(Ti)，铬(Cr)，钼(Mo)等。
在上述第一至第四例中，已示出了第二光屏蔽膜5的例子，具有光吸收特性的非结晶硅可用作第二光屏蔽膜，但是，用半导体薄膜，例如微晶硅(μc-Si)，非结晶Si-x Gex系统，多锗(poly-Ge)，非结晶锗(a-Ge)和多Si-xGex系统，都可获得与上述每一例相同的效果。还有，在上述第一至第四例中，已示出了作为栅级电极13的例子，钨硅化膜可用作栅级电极13，但钽(Ta)，钛(Ti)，铬(Cr)，钼(Mo)，铝第一光屏蔽膜等也可使用。
在上述第一至第四例中，已示出了CVD法用于形成第二光屏蔽膜5等的例子，但溅射法，等离子体CVD法等也可使用。还有，在基片整个表面上形成的介质膜、光屏蔽膜、薄膜晶体管的有源层，栅级介质膜等的厚度都给出了一个例子，且根据目的作适当改变。还有，在第二光屏蔽膜5载流子注入中，借助于在具有传导型载流子的半导体薄膜中注入与该载流子逆向的传导型载流子来获得低载流子浓度的第二光屏蔽膜也是可能的。
前面各例的说明能使业内人士制作或使用本发明。此外，业内人士都很易理解这些例子的各种改型，这里给出的一般原理和特殊例子无需创新就可用于别的例子。因此，本发明并不逐限于这里描述的实施例，而适用于权利要求及其等效确定的最宽范围内。

Claims (19)

1.一种薄膜晶体管，包括：
有源层，其中形成源区和泄漏区；
第一光屏蔽膜，屏蔽投射到有源层的光；
第二光屏蔽膜，它布置在有源层和第一光屏蔽膜之间，其中，
至少对着有源层的第二光屏蔽膜表面部分的载流子浓度为1017/cm3或更少。
2.根据权利要求1所述的薄膜晶体管，其特征在于第二光屏蔽膜和有源层之间的距离为100纳米至350纳米之间。
3.根据权利要求1所述的薄膜晶体管，其特征在于有源层具有在源区和通道区之间的低浓度载流子区，其中，
在泄漏区与通道区之间，所说的低浓度载流子区具有与源区和泄漏区相同的传导类型，且其杂质浓度比源区和泄漏区的低；
所说的第二光屏蔽膜有部分与通道区和低浓度载流子区平面重叠。
4.根据权利要求1所述的薄膜晶体管，其特征在于第二光屏蔽膜具有光吸收性能。
5.根据权利要求1所述的薄膜晶体管，其特征在于还包括布置在第一光屏蔽膜和第二光屏蔽膜之间的介质膜。
6.根据权利要求1所述的薄膜晶体管，其特征在于第二光屏蔽膜形成在第一光屏蔽膜上。
7.一种薄膜晶体管，包括：
有源层，其中形成源区和泄漏区；
第一光屏蔽膜，屏蔽投射到有源层上的光；
第二光屏蔽膜，它布置在有源层和第一光屏蔽膜之间，
其中，对着有源层的第二光屏蔽膜的表面部分的电场强度是对着第一光屏蔽膜的所述第二光屏蔽膜的表面部分的电场强度的80％或更小，其中，对着有源层的第二光屏蔽膜表面部分的载流子浓度为1017/cm3或更少。
8.根据权利要求7所述的薄膜晶体管，其特征在于第二光屏蔽膜与有源层之间的距离为100纳米至350纳米。
9.一种薄膜晶体管，包括：
有源层，其中形成源区和泄漏区；
第一光屏蔽膜，屏蔽投射到有源层的光；
第二光屏蔽膜，它布置在有源层和第一光屏蔽膜之间，
其中，第二光屏蔽膜由半导体绝缘膜制成，其中，第二光屏蔽膜的载流子浓度为1017/cm3或更少。
10.一种薄膜晶体管，包括：
有源层，其中形成源区和泄漏区；
第一光屏蔽膜，屏蔽投射到有源层的光；
第二光屏蔽膜，它布置在有源层和第一光屏蔽膜之间，
其中，第二光屏蔽膜由下列一组材料中选择制成：非结晶硅，结晶硅，非结晶硅锗，多锗，非结晶锗，多硅锗，和它们的任意组合，其中，第二光屏蔽膜的载流子浓度为1017/cm3或更少。
11.一种薄膜晶体管基片，包括
光发射基片；
晶体管阵列，包括多个布置在光发射基片上的薄膜晶体管；
第一光屏蔽膜，它布置在光发射基片和至少一个薄膜晶体管之间；
第二光屏蔽膜，它布置在第一光屏蔽膜和薄膜晶体管的有源层之间，
其中，对着有源层的第二光屏蔽膜的表面部分的载流子浓度为1017/cm3或更少。
12.根据权利要求11所述的薄膜晶体管基片，其特征在于还包括相应于每一薄膜晶体管的象素电极，
其中，每个象素电极由象素电极对应的薄膜晶体管激励。
13.根据权利要求12所述的薄膜晶体管基片，其特征在于在电容电极之间的介质膜并联连接到象素电极。
14.根据权利要求13所述的薄膜晶体管基片，其特征在于还包括另一薄膜晶体管，它既不包括第一光屏蔽膜，亦不包括第二光屏蔽膜。
15.根据权利要求11所述的薄膜晶体管基片，其特征在于对着有源层的第二光屏蔽膜的表面部分的电场强度是对着第一光屏蔽膜的所述第二光屏蔽膜的表面的电场强度的80％或更少。
16.根据权利要求11所述的薄膜晶体管基片，其特征在于第二光屏蔽膜由下列一组材料中选择制成：非结晶硅，结晶硅，非结晶硅锗，多锗，非结晶锗，多硅锗，及其任意组合。
17.一种液晶显示器，包括：
权利要求11所述的薄膜晶体管基片；
在薄膜晶体管基片对面布置的相对基片；
在薄膜晶体管基片与相对基片之间布置的液晶显示层。
18.一种薄膜晶体管制造法，包括：
提供基片；
在上述基片上形成地介质膜；
形成第一光屏蔽膜；
在第一光屏蔽膜上形成第二光屏蔽膜；
把载流子掺杂到第二光屏蔽膜，使至少对着有源层的第二光屏蔽膜的表面部分的载流子浓度为1017/cm3或更少；
在第二光屏蔽膜上形成介质膜；
在上述介质膜上形成用于薄膜晶体管的有源层。
19.根据权利要求18所述的薄膜晶体管制造法，其特征在于介质膜在形成第一光屏蔽膜之后和在第一光屏蔽膜上形成第二光屏蔽膜之前制成。
CNB2003101248379A 2003-01-31 2003-12-31 薄膜晶体管、tft基片和液晶显示器 Expired - Fee Related CN1288489C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003024473 2003-01-31
JP2003024473A JP4423659B2 (ja) 2003-01-31 2003-01-31 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置

Publications (2)

Publication Number Publication Date
CN1519631A CN1519631A (zh) 2004-08-11
CN1288489C true CN1288489C (zh) 2006-12-06

Family

ID=32767591

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101248379A Expired - Fee Related CN1288489C (zh) 2003-01-31 2003-12-31 薄膜晶体管、tft基片和液晶显示器

Country Status (3)

Country Link
US (1) US7105905B2 (zh)
JP (1) JP4423659B2 (zh)
CN (1) CN1288489C (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006138960A (ja) * 2004-11-10 2006-06-01 Nec Corp 液晶表示装置及びその製造方法並びに投射表示装置
JP2006178235A (ja) * 2004-12-22 2006-07-06 Nec Corp 薄膜トランジスタアレイ基板及び液晶表示装置
TWI263458B (en) * 2005-10-25 2006-10-01 Au Optronics Corp Flat display panel and black matrix thereof
US8110832B2 (en) * 2007-02-22 2012-02-07 Seiko Epson Corporation Electro-optical substrate, method for designing the same, electro-optical device, and electronic apparatus
TWI358832B (en) * 2007-02-26 2012-02-21 Au Optronics Corp Semiconductor device and manufacturing method ther
KR102067669B1 (ko) * 2012-11-06 2020-01-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103149760B (zh) * 2013-02-19 2015-03-11 合肥京东方光电科技有限公司 薄膜晶体管阵列基板、制造方法及显示装置
KR102090518B1 (ko) * 2013-08-30 2020-04-16 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
CN103746000B (zh) * 2013-12-25 2017-03-08 深圳市华星光电技术有限公司 一种多晶硅tft器件及其制造方法
CN104022126B (zh) * 2014-05-28 2017-04-12 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
KR102182482B1 (ko) * 2014-07-15 2020-11-25 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 이를 구비한 표시장치용 어레이 기판
US10088727B2 (en) 2015-10-29 2018-10-02 Seiko Epson Corporation Liquid crystal device and electronic apparatus
KR102469294B1 (ko) * 2016-02-01 2022-11-23 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2017207744A (ja) * 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
CN106773431A (zh) * 2017-04-01 2017-05-31 京东方科技集团股份有限公司 液晶显示器结构及其制作方法
CN108807418A (zh) * 2017-04-28 2018-11-13 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
JP7119564B2 (ja) * 2018-05-17 2022-08-17 セイコーエプソン株式会社 電気光学装置、電子機器
US20190355836A1 (en) * 2018-05-21 2019-11-21 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method for amorphous silicon tft substrate
JP6702387B2 (ja) 2018-10-08 2020-06-03 セイコーエプソン株式会社 電気光学装置、電子機器
CN112928127B (zh) * 2021-01-12 2022-11-04 武汉华星光电技术有限公司 阵列基板
CN113327935B (zh) * 2021-05-21 2022-07-12 Tcl华星光电技术有限公司 显示面板及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4021014B2 (ja) 1997-09-11 2007-12-12 セイコーエプソン株式会社 液晶表示パネル及び薄膜トランジスタアレイ基板
JPH11204587A (ja) 1998-01-13 1999-07-30 Furukawa Electric Co Ltd:The 半導体装置用接着テープ付き金属板およびその製造方法
US6542205B2 (en) * 2000-08-04 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3460706B2 (ja) * 2000-08-07 2003-10-27 セイコーエプソン株式会社 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法。
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US7027109B2 (en) * 2001-08-03 2006-04-11 Nec Corporation TFT array substrate and active-matrix addressing liquid-crystal display device

Also Published As

Publication number Publication date
CN1519631A (zh) 2004-08-11
JP4423659B2 (ja) 2010-03-03
US20040149989A1 (en) 2004-08-05
JP2004235557A (ja) 2004-08-19
US7105905B2 (en) 2006-09-12

Similar Documents

Publication Publication Date Title
CN1288489C (zh) 薄膜晶体管、tft基片和液晶显示器
CN1144275C (zh) 薄膜晶体管制造方法及薄膜晶体管
US6535535B1 (en) Laser irradiation method, laser irradiation apparatus, and semiconductor device
CN100335957C (zh) 共平面开关模式液晶显示装置及其制造方法
US8097927B2 (en) Highly sensitive photo-sensing element and photo-sensing device using the same
CN1656618A (zh) 晶体管结构和制造该晶体管结构的方法
US20120068287A1 (en) Highly Sensitive Photo-Sensing Element and Photo-Sensing Device Using the Same
CN1573844A (zh) 图像显示装置
KR20060041707A (ko) 광 센서를 갖는 디스플레이 및 그 제조 방법
CN1379482A (zh) 半导体装置及有源矩阵型显示装置
CN1514469A (zh) 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
WO2010084725A1 (ja) 半導体装置およびその製造方法ならびに表示装置
WO2011024577A1 (ja) 光センサ、半導体装置、及び液晶パネル
TW594336B (en) Semiconductor display device, method for making the same, and active matrix type display device
CN1033252C (zh) 制造薄膜晶体管的方法
CN1121741C (zh) 半导体器件及其制造方法
CN1289063A (zh) 液晶光阀、生产液晶光阀的方法以及投影型液晶显示装置
CN1811570A (zh) 薄膜晶体管阵列面板、液晶显示器及其制造方法
CN1324388C (zh) 低温多晶矽薄膜电晶体液晶显示器的制造方法
TWI279608B (en) Liquid crystal display capable of reducing amount of return light to TFT and manufacturing method therefor
TW560001B (en) Method of forming reflective liquid crystal display and driving circuit
JPH08146458A (ja) 半導体装置、この半導体装置を用いた液晶表示装置及びこれらの駆動方法
CN1928683A (zh) 薄膜晶体管阵列基板及其制造方法
TW200306450A (en) Image display apparatus using transistor of polycrystalline semiconductor layer and its manufacturing method
JPH07131021A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GETENA FUND CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20110808

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110808

Address after: Delaware, USA

Patentee after: Nippon Electric Co.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061206

Termination date: 20201231