CN112928127B - 阵列基板 - Google Patents

阵列基板 Download PDF

Info

Publication number
CN112928127B
CN112928127B CN202110360378.2A CN202110360378A CN112928127B CN 112928127 B CN112928127 B CN 112928127B CN 202110360378 A CN202110360378 A CN 202110360378A CN 112928127 B CN112928127 B CN 112928127B
Authority
CN
China
Prior art keywords
region
light shielding
light
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110360378.2A
Other languages
English (en)
Other versions
CN112928127A (zh
Inventor
汤富雄
管延庆
杨从星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to US17/289,899 priority Critical patent/US20240096908A1/en
Priority to PCT/CN2021/087433 priority patent/WO2022205509A1/zh
Publication of CN112928127A publication Critical patent/CN112928127A/zh
Application granted granted Critical
Publication of CN112928127B publication Critical patent/CN112928127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请提供一种阵列基板，阵列基板包括基底、遮光层以及有源层，所述遮光层设置在所述基底上，所述有源层设置在所述遮光层上，其中，所述有源层在所述基底上的正投影位于所述遮光层在所述基底上的正投影中。在本申请中，将所述有源层在所述基底上的正投影设置为位于所述遮光层在所述基底上的正投影中，避免了有源层出现爬坡断裂的现象，进而保证阵列基板的性能。

Description

阵列基板
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板。
背景技术
目前，有源层通常对光信号(显示设备的背光源等)敏感，不同的光信号会导致薄膜晶体管关态时的电流激增。当这个电流信号足够大时，会导致薄膜晶体管的开关比下降，进一步导致薄膜晶体管阵列异常开启，最终导致显示画面异常。目前通常采用的办法是只在沟道区底部添加遮光层，以遮挡背光源对薄膜晶体管的影响，但是，在有遮光层与无遮光层的交界处将会使得有源层出现爬坡现象，且，有源层材料为非柔性材料，正是由于这种爬坡现象的存在，当有源层在受到后续的蚀刻和激光退火等制程影响时，有源层容易出现变窄或断裂的缺陷，进而造成良率损失，进而影响阵列基板的性能。
发明内容
本申请实施例提供一种阵列基板，以解决现有技术中在遮光层与有源层的交界处有源层出现爬坡断裂的问题，进而提高阵列基板的性能。
本申请实施例提供一种阵列基板，包括：
基底；
遮光层，所述遮光层设置在所述基底上；以及
有源层，所述有源层设置在所述遮光层上，其中，所述有源层在所述基底上的正投影位于所述遮光层在所述基底上的正投影中。
可选的，在本申请的一些实施例中，所述遮光层包括依次连接的第一遮光部、第二遮光部和第三遮光部，所述第一遮光部和所述第三遮光部位于所述第二遮光部的同侧，所述第一遮光部和所述第三遮光部相对设置。
可选的，在本申请的一些实施例中，所述有源层包括依次连接的第一有源部、第二有源部和第三有源部，第一有源部位于第一遮光部上，第二有源部位于第二遮光部上，第三有源部位于第三遮光部上。
可选的，在本申请的一些实施例中，所述第一有源部包括第一导通区和第一沟道区，所述第一导通区位于所述第一沟道区的两端，所述第三有源部包括第二导通区和第二沟道区，所述第二导通区位于所述第二沟道区的两端。
可选的，在本申请的一些实施例中，所述第一导通区包括第一掺杂区和第二掺杂区，所述第一掺杂区位于所述第一沟道区的两端，所述第二掺杂区位于所述第一掺杂区远离所述第一沟道区的两端，所述第一掺杂区的掺杂浓度小于所述第二掺杂区的掺杂浓度。
可选的，在本申请的一些实施例中，所述第二导通区包括第三掺杂区和第四掺杂区，所述第三掺杂区位于所述第二沟道区的两端，所述第四掺杂区位于所述第三掺杂区远离所述第二沟道区的两端，所述第三掺杂区的掺杂浓度小于所述第四掺杂区的掺杂浓度。
可选的，在本申请的一些实施例中，所述第一遮光部的平面形状设置有第一凸起，所述第一凸起的凸起方向与所述第一沟道区的延伸方向垂直，所述第一凸起位于对应设置有所述第一掺杂区的第一遮光部的区域；所述第三遮光部的平面形状设置有第二凸起，所述第二凸起的凸起方向与所述第二沟道区的延伸方向垂直，且所述第二凸起位于对应设置有所述第三掺杂区的第三遮光部的区域。
可选的，在本申请的一些实施例中，所述有源层的第一掺杂区和第三掺杂区之外的区域的正投影边缘与所述遮光层的正投影边缘重叠。
可选的，在本申请的一些实施例中，所述遮光层还包括第四遮光部，所述第四遮光部与所述第一遮光部、所述第二遮光部以及所述第三遮光部连接。
可选的，在本申请的一些实施例中，所述第一遮光部、所述第三遮光部和所述第四遮光部位于所述第二遮光部的同侧，且所述第四遮光部位于所述第一遮光部和所述第三遮光部之间。
可选的，在本申请的一些实施例中，所述遮光层包括依次连接的第一遮光部、第二遮光部和第三遮光部，所述第一遮光部和所述第三遮光部位于所述第二遮光部的不同侧。
可选的，在本申请的一些实施例中，所述有源层包括依次连接的第一有源部、第二有源部和第三有源部，第一有源部位于第一遮光部上，第二有源部位于第二遮光部上，第三有源部位于第三遮光部上。
可选的，在本申请的一些实施例中，所述第二有源部包括第三导通区和第三沟道区，所述第三导通区位于所述第三沟道区的两端，所述第一有源部和所述第三有源部为第四导通区。
可选的，在本申请的一些实施例中，所述第二遮光部设置有第三凸起，所述第三凸起的凸起方向与所述第三沟道区的延伸方向垂直，所述第三凸起位于对应设置有第三导通区的第二遮光部的区域。
可选的，在本申请的一些实施例中，所述有源层的第三导通区之外的区域的正投影边缘与所述遮光层的正投影边缘重叠。
可选的，在本申请的一些实施例中，所述第三沟道区的掺杂浓度小于所述第三导通区的掺杂浓度，所述第三导通区的掺杂浓度小于所述第四导通区的掺杂浓度。
可选的，在本申请的一些实施例中，所述第三导通区在所述基底上的正投影边缘到所述遮光层在所述基底上的正投影边缘的距离为400纳米-2000纳米。
可选的，在本申请的一些实施例中，所述第一掺杂区在所述基底上的正投影边缘以及所述第三掺杂区在所述基底上的正投影边缘到所述遮光层在所述基底上的正投影边缘的距离均为400纳米-2000纳米。
可选的，在本申请的一些实施例中，所述有源层在所述基底上的正投影边缘到所述遮光层在所述基底上的正投影边缘的距离为0纳米-6000纳米。
可选的，在本申请的一些实施例中，所述有源层的厚度为30纳米-70纳米。
本申请提供一种阵列基板，阵列基板包括基底、遮光层以及有源层，所述遮光层设置在所述基底上，所述有源层设置在所述遮光层上，其中，所述有源层在所述基底上的正投影位于所述遮光层在所述基底上的正投影中。在本申请中，将所述有源层在所述基底上的正投影设置为位于所述遮光层在所述基底上的正投影中，避免了有源层出现爬坡断裂的现象，进而保证阵列基板的性能。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有技术的阵列基板的俯视示意图。
图2为图1中的阵列基板沿AB线的截面示意图。
图3为本申请实施例提供的阵列基板的第一种实施方式的俯视示意图。
图4为图3中的阵列基板沿CD线的截面示意图。
图5为本申请实施例提供的阵列基板的第二种实施方式的俯视示意图。
图6为图5中的阵列基板沿DE线的截面示意图。
图7为本申请实施例提供的阵列基板的第三种实施方式的俯视示意图。
图8为本申请实施例提供的阵列基板的第四种实施方式的俯视示意图。
图9为图8中的阵列基板沿EF线的截面示意图。
图10为本申请实施例提供的阵列基板的第五种实施方式的俯视示意图。
图11为本申请实施例提供的阵列基板的第六种实施方式的俯视示意图。
图12为本申请实施例提供的阵列基板的制备方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1和图2，图1为现有技术的阵列基板的俯视示意图。图2为图1中的阵列基板沿AB线的截面示意图。现有技术中的阵列基板10包括衬底11、遮光层12、缓冲层13、有源层14、绝缘层15、栅极16、钝化层17和源漏极层18。缓冲层13设置于遮光层12上。有源层14设置于缓冲层13上。绝缘层15完全覆盖有源层14。栅极16设置于绝缘层15上。钝化层17覆盖在绝缘层15和栅极16上，源漏极层18设置于钝化层17上，并与有源层14电连接。现有技术中提供的阵列基板10，有源层14在有遮光层12和无遮光层12交界处的上方出现爬坡现象，进而造成有源层14厚度不均，甚至有源层14出现断裂的风险，进而影响阵列基板的性能。
因此，本申请提出一种阵列基板，以解决现有技术中阵列基板存在的问题。
请参阅图3和图4，图3为本申请实施例提供的阵列基板的第一种实施方式的俯视示意图。图4为图3中的阵列基板沿CD线的截面示意图。本申请提供一种阵列基板20。阵列基板20包括基底100、遮光层200以及有源层300。具体描述如下：
基底100的材料可以为聚酰亚胺或玻璃等。
遮光层200设置在基底100上。遮光层200包括依次连接的第一遮光部210、第二遮光部220和第三遮光部230。第一遮光部210和第三遮光部230位于第二遮光部220的同侧，第一遮光部210和第三遮光部230相对设置。遮光层200的材料包括金属材料和绝缘材料，其中，金属材料可以为Al、Cu、Ag、Au、Mn、Zn和Fe中的一种或几种组合，绝缘材料包括SiNx、SiOx和SiOxNy中的一种或几种组合。遮光层200的厚度H为50纳米-500纳米。具体的，遮光层200的厚度H可以为50纳米、52纳米、70纳米、200纳米、350纳米、430纳米、470纳米、490纳米或500纳米等。遮光层200的形状可以为正方形、矩形或圆形等。
在本申请中，将第一遮光部210和第三遮光部230设置为位于第二遮光部220的同侧，简化了制备工艺，并减低生产成本。
在一实施例中，遮光层200朝向基底100的表面为一粗糙面，粗糙面用于将背光源出射至遮光层200的光线反射回背光源中，降低光耗损失，并提高遮光层200的遮光效果。
在一实施例中，阵列基板20还包括缓冲层400。缓冲层400设置在遮光层200上。缓冲层400包括SiNx、SiOx和SiOxNy中的一种或几种组合。
有源层300设置在遮光层200上。具体的，有源层300设置在缓冲层400上。在一实施例中，有源层300的厚度h为30纳米-70纳米。有源层300的厚度h可以为30纳米、31纳米、35纳米、38纳米、46纳米、50纳米、60纳米、64纳米、68纳米或70纳米等。
在一实施例中，有源层300的材料包括非晶硅和多晶硅中的一种。
在一实施例中，有源层300在基底100上的正投影301位于遮光层200在基底100上的正投影201中。
在一实施例中，有源层300在基底100上的正投影301边缘到遮光层200在基底100上的正投影201边缘的距离L为0纳米-6000纳米。具体的，有源层300在基底100上的正投影301边缘到遮光层200在基底100上的正投影201边缘的距离L可以为0纳米、0.1纳米、1纳米、10纳米、1000纳米、2500纳米、4000纳米、5000纳米、5800纳米或6000纳米等。
在一实施例中，有源层300在基底100上的正投影301边缘到遮光层200在基底100上的正投影201边缘的距离L设置为0纳米时，使得遮光层200正好完全遮盖有源层300，进而降低成本。
在一实施例中，有源层300包括依次连接的第一有源部310、第二有源部320和第三有源部330。第一有源部310位于第一遮光部210之上。第二有源部320位于第二遮光部220之上。第三有源部330位于第三遮光部230之上。
请参阅图5和图6，图5为本申请实施例提供的阵列基板的第二种实施方式的俯视示意图。图6为图5中的阵列基板沿DE线的截面示意图。需要说明的是，第二种实施方式与第一种实施方式的不同之处在于：
阵列基板20还包括绝缘层500、栅极600、钝化层700和源漏极层800。绝缘层500覆盖有源层300。绝缘层500的材料包括SiO2和SixNy中的一种或几种组合。栅极600设置于绝缘层500上，且，栅极600位于第一有源部310和第三有源部330之上。栅极600的材料包括Al、Cu、Ag、Au、Mn、Zn和Fe中的一种或几种组合。钝化层700覆盖绝缘层500和栅极600。钝化层700设置有通孔701。通孔701贯穿钝化层700和绝缘层500以暴露有源层300。源漏极层800设置于钝化层700上，并延伸入通孔701与有源层300电连接。源漏极层800的材料包括Al、Cu、Ag、Au、Mn、Zn和Fe中的一种或几种组合。
在本申请中，将有源层在基底上的正投影设置为位于遮光层在基底上的正投影中，即，在有源层下设置整面遮光层，进而避免了有源层出现爬坡断裂或厚度不均的现象，进而避免阵列基板的电性恶化，进而保证阵列基板的性能；另外，因有源层被遮光层包裹，使得遮光层的厚度可以加厚，从而提高遮光层的遮光效果，从而保证阵列基板的性能；因有源层全部设置于遮光层上，进而不会出现变窄或断裂的现象，进而在一些特殊器件中，有源层的厚度减薄限制可以放宽，进而降低生产成本。
请参阅图7，图7为本申请实施例提供的阵列基板的第三种实施方式的俯视示意图，需要说明的是，第三种实施方式和第二种实施方式的不同之处在于：
遮光层200还包括第四遮光部240。第四遮光部240与第一遮光部210、第二遮光部220以及第三遮光部230连接。第一遮光部210、第三遮光部230和第四遮光部240位于第二遮光部220的同侧，且第四遮光部240位于第一遮光部210和第三遮光部230之间，其它结构如第二种实施方式所述，此处不再赘述。
在本申请中，在第一遮光部210和第三遮光部230之间设置第四遮光部240，使得遮光层200的遮光范围增大，进一步提高遮光效果，进而保证阵列基板20的性能。
请参阅图8和图9，图8为本申请实施例提供的阵列基板的第四种实施方式的俯视示意图。图9为图8中的阵列基板沿EF线的截面示意图。需要说明的是，第四种实施方式的和第二种实施方式的不同之处在于：
第一有源部310由第一导通区311和第一沟道区312组成。第一导通区311位于第一沟道区312的两端。
在一实施例中，第三有源部330由第二导通区331和第二沟道区332组成。第二导通区331位于第二沟道区332的两端。第二有源部320为连接导通区。
第二有源部320连接第一导通区311和第二导通区331。
在一实施例中，第一导通区311、连接导通区和第二导通区331掺杂有磷和砷中的一种或两种组合，改变了第一导通区311、连接导通区和第二导通区331阵列基板20的电阻，进而提高了阵列基板20的性能。
在一实施例中，第一导通区311包括第一掺杂区3111和第二掺杂区3112。第一掺杂区3111位于第一沟道区312的两端。第二掺杂区3112位于第一掺杂区3111远离第一沟道区312的两端。第一掺杂区3111的掺杂浓度小于第二掺杂区3112的掺杂浓度。
在一实施例中，第一掺杂区3111的掺杂浓度均为3e12～3e13每平方厘米。第二掺杂区3112的掺杂浓度均为3e14～3e15每平方厘米。
在一实施例中，至少第一掺杂区3111在基底100上的正投影301边缘的一边到遮光层200在基底100上的正投影201边缘的距离W为400纳米-2000纳米。
在本申请中，将至少第一掺杂区3111在基底100上的正投影301边缘的一边到遮光层200在基底100上的正投影201边缘的距离W设置为400纳米-2000纳米，使得遮光层200正好完全遮盖第一掺杂区3111，进而使得提高遮光效果的同时，提高像素的开口率以及降低成本。
在一实施例中，至少第一掺杂区3111在基底100上的正投影301边缘的一边以及至少第一沟道区312在基底100上的正投影301边缘的一边到遮光层200在基底100上的正投影201边缘的距离W可以均设置为400纳米-2000纳米，有源层300在基底100上的正投影301边缘到遮光层200在基底100上的正投影201边缘的距离L设置为0纳米。
在本申请中，将第一掺杂区3111在基底100上的正投影301边缘的一边以及至少第一沟道区312在基底100上的正投影301边缘的一边到遮光层200在基底100上的正投影201边缘的距离W可以均设置为400纳米-2000纳米，而将遮光层200设置为正好全部遮盖有源层300，使得提高遮光效果的同时，降低成本以及有源层300出现断裂的问题。
在一实施例中，第一沟道区312的掺杂浓度小于第一掺杂区3111的掺杂浓度。
在一实施例中，第一沟道区312中掺杂有硼和镓中的一种或两种组合，改变了第一沟道区312的电阻，但并不影响第一沟道区312本身的性能，进而提高阵列基板20的性能。
在本申请中，将第一掺杂区3111和第二掺杂区3112的掺杂浓度设置为不同，从而使得第一掺杂区3111为电阻过渡区，从而提高阵列基板20的性能。
在一实施例中，第一遮光部210的平面形状设置有第一凸起211。第一凸起211的凸起方向与第一沟道区312的纵向延伸方向垂直。第一凸起位于对应设置有第一掺杂区3111的第一遮光部210的区域。
在一实施例中，第一遮光部210的平面形状设置有第一凸起211。第一凸起211的凸起方向与第一沟道区312的纵向延伸方向垂直。在第一凸起位于对应设置有第一掺杂区3111和第一沟道区312的第一遮光部210的区域。
在一实施例中，第二导通区331包括第三掺杂区3311和第四掺杂区3312。第三掺杂区3311位于第二沟道区332的两端。第四掺杂区3312位于第三掺杂区3311远离第二沟道区332的两端。第三掺杂区3311的掺杂浓度小于第四掺杂区3312的掺杂浓度。
在一实施例中，第三掺杂区3311的掺杂浓度均为3e12～3e13每平方厘米。第四掺杂区3312的掺杂浓度均为3e14～3e15每平方厘米。
在一实施例中，第二沟道区332的掺杂浓度小于第三掺杂区3311的掺杂浓度。
在一实施例中，第二沟道区332中掺杂有硼和镓中的一种或两种组合，改变了第二沟道区332的电阻，但并不影响第二沟道区332本身的性能，进而提高阵列基板20的性能。
在本申请中，将第三掺杂区3311和第四掺杂区3312的掺杂浓度设置为不同，从而使得第三掺杂区3311为电阻过渡区，从而提高阵列基板20的性能。
在一实施例中，至少第三掺杂区3311在基底100上的正投影301边缘的一边到遮光层200在基底100上的正投影201边缘的距离W为400纳米-2000纳米。
在本申请中，将至少第三掺杂区3311在基底100上的正投影301边缘的一边到遮光层200在基底100上的正投影201边缘的距离W设置为400纳米-2000纳米，使得遮光层200正好完全遮盖第三掺杂区3311，使得提高遮光层200遮光效果的同时，降低成本。
在一实施例中，至少第三掺杂区3311在基底100上的正投影301边缘的一边以及至少第二沟道区332在基底100上的正投影301边缘的一边到遮光层200在基底100上的正投影201边缘的距离W可以均设置为400纳米-2000纳米，有源层300在基底100上的正投影301边缘到遮光层200在基底100上的正投影201边缘的距离L设置为0纳米。
在本申请中，将第三掺杂区3311在基底100上的正投影301边缘的一边以及至少第二沟道区332在基底100上的正投影301边缘的一边到遮光层200在基底100上的正投影201边缘的距离W可以均设置为400纳米-2000纳米，而将遮光层200设置为正好全部遮盖有源层300，使得进一步提高遮光效果的同时，避免有源层300出现断裂的问题以及降低成本。
在一实施例中，第三遮光部230的平面形状设置有第二凸起231。第二凸起231的凸起方向与第二沟道区332的纵向延伸方向垂直。第一凸起位于对应设置有第三掺杂区3311的第三遮光部230的区域。
在一实施例中，第三遮光部230的平面形状设置有第二凸起231。第二凸起231的凸起方向与第二沟道区332的纵向延伸方向垂直。第二凸起231位于对应设置有第三掺杂区3311和第二沟道区332的第三遮光部230的区域。
在一实施例中，有源层300的第一掺杂区3111和第三掺杂区3311之外的区域的正投影301边缘与遮光层200的正投影201边缘重叠。有源层300的第一掺杂区3111和第三掺杂区3311之外的区域包括第二掺杂区3112、第二有源部320和第四掺杂区域3312。
在一实施例中，第一掺杂区3111在基底100上的正投影301边缘以及第三掺杂区3311在基底100上的正投影301边缘到遮光层200在基底100上的正投影201边缘的距离W均为400纳米-2000纳米。具体的，第一掺杂区3111在基底100上的正投影301边缘以及第三掺杂区3311在基底100上的正投影301边缘到遮光层200在基底100上的正投影201边缘的距离W可以为400纳米、500纳米、800纳米、1500纳米、1900纳米或2000纳米等。在本实施例中，第一掺杂区3111在基底100上的正投影301边缘以及第三掺杂区3311在基底100上的正投影301边缘到遮光层200在基底100上的正投影201边缘的距离W为500纳米。
在本申请中，将第一掺杂区3111在基底100上的正投影301边缘以及第三掺杂区3311在基底100上的正投影301边缘到遮光层200在基底100上的正投影201边缘的距离W均设置为400纳米-2000纳米，可以遮挡进入第一掺杂区3111和第三掺杂区3311的光线，从而进一步避免有源层300出现漏电情况，从而提高阵列基板20的性能。
在一实施例中，栅极600位于第一沟道区312和第二沟道区332之上。第一掺杂区3111和第三掺杂区3311设置于缓冲层400靠近栅极600的一侧。第二掺杂区3112和第四掺杂区3312位于缓冲层400远离栅极600的一侧。
在本申请中，对第一掺杂区3111和第三掺杂区3311进行轻掺杂，对第二掺杂区3112、第四掺杂区3312以及第二有源部320进行重掺杂，可以防止阵列基板20出现漏电问题，进而提高了阵列基板20的性能。
请参阅图10，图10为本申请实施例提供的阵列基板的第五种实施方式的俯视示意图。需要说明的是，第五种实施方式的和第四种实施方式的不同之处在于：
遮光层200还包括第四遮光部240。第四遮光部240与第一遮光部210、第二遮光部220以及第三遮光部230连接。第一遮光部210、第三遮光部230和第四遮光部240位于第二遮光部220的同侧，且第四遮光部240位于第一遮光部210和第三遮光部230之间，其它结构如第四种实施方式所述，此处不再赘述。
在本申请中，在第一遮光部210和第三遮光部230之间设置第四遮光部240，使得遮光层200的遮光范围增大，进一步提高遮光效果，进而保证阵列基板20的性能。
请参阅图11，图11为本申请实施例提供的阵列基板的第六种实施方式的俯视示意图。需要说明的是，第六种实施方式的和第四种实施方式的不同之处在于：
第一遮光部210和第三遮光部230位于第二遮光部220的不同侧。
在一实施例中，第二有源部320包括第三导通区321和第三沟道区322。第三导通区321位于第三沟道区322的两端。第一有源部310和第三有源部330为第四导通区。第三沟道区322掺杂有硼和镓中的一种或两种组合，改变了第三沟道区322的电阻，但并不影响第三沟道区322本身的性能，进而提高阵列基板20的性能。第三导通区321、第一有源部310和第三有源部330掺杂有磷和砷中的一种或两种组合，进而提高第三导通区321、第一有源部310和第三有源部330的电性。
在一实施例中，第三沟道区322的掺杂浓度小于第三导通区321的掺杂浓度。第三导通区321的掺杂浓度小于第四导通区的掺杂浓度。
在一实施例中，第二遮光部220的平面形状设置有第三凸起221。第三凸起221的凸起方向与第三沟道区322的横向延伸方向垂直第三凸起221位于对应设置有第三导通区321的第二遮光部220的区域。
在一实施例中，第二遮光部220的平面形状设置有第三凸起221。第三凸起221的凸起方向与第三沟道区322的横向延伸方向垂直。第三凸起221位于对应设置有第三导通区321和第三沟道区322的第二遮光部220的区域。
在一实施例中，有源层300的第三导通区321之外的区域的正投影301边缘与遮光层200的正投影201边缘重叠。有源层300的第三导通区321之外的区域包括第一有源部310和第三有源部330。
在一实施例中，至少第三导通区321在基底100上的正投影301边缘的一边到遮光层200在基底100上的正投影201边缘的距离D为400纳米-2000纳米。在本申请中，将至少第三导通区321在基底100上的正投影301边缘的一边到遮光层200在基底100上的正投影201边缘的距离D设置为400纳米-2000纳米，使得遮光层200正好完全遮盖第三导通区321，使得提高遮光层200遮光效果的同时，降低成本。
在一实施例中，至少第三导通区321在基底100上的正投影301边缘的一边以及至少第三沟道区322在基底100上的正投影301边缘的一边到遮光层200在基底100上的正投影201边缘的距离D可以均设置为400纳米-2000纳米，有源层300在基底100上的正投影301边缘到遮光层200在基底100上的正投影201边缘的距离L设置为0纳米。
在本申请中，将第三导通区321在基底100上的正投影301边缘的一边以及至少第三沟道区322在基底100上的正投影301边缘的一边到遮光层200在基底100上的正投影201边缘的距离D可以均设置为400纳米-2000纳米，而将遮光层200设置为正好全部遮盖有源层300，使得进一步提高第三导通区321和第三沟道区322的遮光效果同时，降低成本以及避免第三导通区321和第三沟道区322交界处出现断裂的问题。
栅极600位于第三沟道区322之上。
本申请中的阵列基板20可以应用于手机、显示器、电脑以及电视中。
请参阅图5、图6和图12，图5为本申请实施例提供的阵列基板的第二种实施方式的俯视示意图。图6为图5中的阵列基板沿DE线的截面示意图。图12为本申请实施例提供的阵列基板的制备方法的流程示意图。本申请还提供一种阵列基板20的制备方法，具体描述如下：
步骤B21：提供一基底。
对基底100进行预清洗。基底100的材料可以为聚酰亚胺或玻璃等。
步骤B22：在基底上形成遮光层。
具体的，在基底100上沉积遮光层200材料，对遮光层200材料进行曝光和蚀刻处理形成图案化的遮光层200。具体的，遮光层200包括第一遮光部210、第二遮光部220、第三遮光部230和第四遮光部240。第一遮光部210、第二遮光部220和第三遮光部230依次连接。第一遮光部210、第三遮光部230和第四遮光部240位于第二遮光部220的同侧。第一遮光部210和第三遮光部230相对设置。第四遮光部240位于第一遮光部210和第三遮光部230之间。遮光层200的材料包括金属材料和绝缘材料，其中，金属材料可以为Al、Cu、Ag、Au、Mn、Zn和Fe中的一种或几种组合。遮光层200的厚度H为50纳米-500纳米。具体的，遮光层200的厚度H可以为50纳米、52纳米、70纳米、200纳米、350纳米、430纳米、470纳米、490纳米或500纳米等。
在本申请中，遮光层200包括第一遮光部210、第二遮光部220、第三遮光部230和第四遮光部240，使得遮光层200的遮光范围增大，进一步提高遮光效果，进而保证阵列基板20的性能。
在一实施例中，在步骤B22之后，还包括：
对遮光层200进行蚀刻处理，去除第四遮光部240。
在本申请中，去除第四遮光部240，并将第一遮光部210和第三遮光部230设置为位于第二遮光部220的同侧，简化了制备工艺，并提高了像素的开口率以及降低了生产成本。
在一实施例中，在对遮光层200进行蚀刻处理，去除第四遮光部240的步骤之后，还包括：
在遮光层200上设置缓冲层400材料形成缓冲层400。缓冲层400包括SiNx、SiOx和SiOxNy中的一种或几种组合。
步骤B23：在遮光层上形成有源层，其中，有源层在基底上的正投影位于遮光层在基底上的正投影中。
具体的，在缓冲层400上设置有源层300材料，对有源层300的材料进行曝光和蚀刻处理形成有源层300，其中，有源层300在基底100上的正投影301位于遮光层200在基底100上的正投影201中。有源层300包括依次连接的第一有源部310、第二有源部320和第三有源部330。第一有源部310位于第一遮光部210之上。第二有源部320位于第二遮光部220之上。第三有源部330位于第三遮光部230之上。有源层300的厚度h为30纳米-70纳米。有源层30的厚度h可以为30纳米、31纳米、35纳米、38纳米、46纳米、50纳米、60纳米、64纳米、68纳米或70纳米等。
在一实施例中，在步骤B23之后，还包括：
采用一遮挡层，遮挡预制第一沟道区和预制第二沟道区以外的区域，对预制第一沟道区和预制第二沟道区进行掺杂形成第一沟道区312和第二沟道区332。第一沟道区312位于第一遮光部210之上。第二沟道区332位于第三遮光部230之上。
在一实施例中，在第一遮光部210之上的第一有源部310以及在第三遮光部230之上的第三有源部330形成第一沟道区312以及第二沟道区331的步骤B23之后，还包括：
在有源层300上依次层叠设置绝缘层500材料和栅极600材料，对绝缘层500和栅极600材料进行蚀刻处理，形成绝缘层500和栅极600。栅极600位于第一有源部310和第三有源部330之上。绝缘层500的材料包括SiO2和SixNy中的一种或几种组合。栅极600的材料包括Al、Cu、Ag、Au、Mn、Zn和Fe中的一种或几种组合。
在一实施例中，在有源层300上依次层叠设置绝缘层500和栅极600步骤之后，还包括：
以栅极600为遮挡，遮挡第一沟道区312和第二沟道区332，然后，对第一沟道区312和第二沟道区332以外的区域进行掺杂形成第一导通区311、连接导通区和第二导通区331。第一导通区311位于第一遮光部210之上。第一导通区311位于第一沟道区312的两端。连接导通区位于第二遮光部220之上。第二导通区331位于第三遮光部230之上。第二导通区331位于第二沟道区332的两端。
然后，采用一道阻挡层，阻挡层遮盖第一导通区311和第二导通区331的部分区域，对未被阻挡层遮盖的部分第一导通区311和第二导通区331进行掺杂形成第二掺杂区3112和第四掺杂区3312。被遮挡层遮盖的部分第一导通区311和第二导通区331形成第一掺杂区3111和第三掺杂区3311。
第一掺杂区3111、第二掺杂区3112和第一沟道区312位于第一遮光部210之上。第一掺杂区3111位于第一沟道区312的两端。第二掺杂区3112位于第一掺杂区3111远离第一沟道区312的两端。
第三掺杂区3311、第四掺杂区3312和第二导通区331位于第三遮光部230之上。第三掺杂区3311位于第二沟道区332的两端。第四掺杂区3312位于第三掺杂区3311远离第二沟道区332的两端。
在一实施例中，在对有源层300进行掺杂后形成第一掺杂区3111、第二掺杂区3112、第一沟道区312、第三掺杂区3311、第四掺杂区3312和第二沟道区332的步骤之后，还包括：
在栅极600上依次设置钝化层700材料和源漏极层800材料，蚀刻形成钝化层700和源漏极层800。钝化层700设置有通孔701。通孔701贯穿钝化层700和绝缘层500以暴露有源层300。源漏极层800延伸入通孔701与有源层300电连接。源漏极层800的材料包括Al、Cu、Ag、Au、Mn、Zn和Fe中的一种或几种组合。
本申请提供一种阵列基板及其制备方法，阵列基板包括基底、遮光层以及有源层，遮光层设置在基底上，有源层设置在遮光层上，其中，有源层在基底上的正投影位于遮光层在基底上的正投影中。在本申请中，将有源层在基底上的正投影设置为位于遮光层在基底上的正投影中，避免了有源层出现爬坡断裂的现象，进而避免了阵列基板电性恶化，进而保证阵列基板的性能。
以上对本申请实施方式进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (18)

1.一种阵列基板，其特征在于，包括：
基底；
遮光层，所述遮光层设置在所述基底上；以及
有源层，所述有源层设置在所述遮光层上，其中，所述有源层在所述基底上的正投影位于所述遮光层在所述基底上的正投影中，
其中，所述遮光层包括依次连接的第一遮光部、第二遮光部和第三遮光部，所述第一遮光部和所述第三遮光部位于所述第二遮光部的同侧，所述第一遮光部和所述第三遮光部相对设置，所述遮光层还包括第四遮光部，所述第四遮光部与所述第一遮光部、所述第二遮光部以及所述第三遮光部连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述有源层包括依次连接的第一有源部、第二有源部和第三有源部，第一有源部位于第一遮光部上，第二有源部位于第二遮光部上，第三有源部位于第三遮光部上。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一有源部包括第一导通区和第一沟道区，所述第一导通区位于所述第一沟道区的两端，所述第三有源部包括第二导通区和第二沟道区，所述第二导通区位于所述第二沟道区的两端。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一导通区包括第一掺杂区和第二掺杂区，所述第一掺杂区位于所述第一沟道区的两端，所述第二掺杂区位于所述第一掺杂区远离所述第一沟道区的两端，所述第一掺杂区的掺杂浓度小于所述第二掺杂区的掺杂浓度。
5.根据权利要求4所述的阵列基板，其特征在于，所述第二导通区包括第三掺杂区和第四掺杂区，所述第三掺杂区位于所述第二沟道区的两端，所述第四掺杂区位于所述第三掺杂区远离所述第二沟道区的两端，所述第三掺杂区的掺杂浓度小于所述第四掺杂区的掺杂浓度。
6.根据权利要求5所述的阵列基板，其特征在于，所述第一遮光部的平面形状设置有第一凸起，所述第一凸起的凸起方向与所述第一沟道区的延伸方向垂直，所述第一凸起位于对应设置有所述第一掺杂区的第一遮光部的区域；所述第三遮光部的平面形状设置有第二凸起，所述第二凸起的凸起方向与所述第二沟道区的延伸方向垂直，且所述第二凸起位于对应设置有所述第三掺杂区的第三遮光部的区域。
7.根据权利要求6所述的阵列基板，其特征在于，所述有源层的第一掺杂区和第三掺杂区之外的区域的正投影边缘与所述遮光层的正投影边缘重叠。
8.根据权利要求5所述的阵列基板，其特征在于，所述第一掺杂区在所述基底上的正投影边缘以及所述第三掺杂区在所述基底上的正投影边缘到所述遮光层在所述基底上的正投影边缘的距离均为400纳米-2000纳米。
9.根据权利要求1所述的阵列基板，其特征在于，所述第一遮光部、所述第三遮光部和所述第四遮光部位于所述第二遮光部的同侧，且所述第四遮光部位于所述第一遮光部和所述第三遮光部之间。
10.根据权利要求1所述的阵列基板，其特征在于，所述有源层在所述基底上的正投影边缘到所述遮光层在所述基底上的正投影边缘的距离为0纳米-6000纳米。
11.根据权利要求1所述的阵列基板，其特征在于，所述有源层的厚度为30纳米-70纳米。
12.一种阵列基板，其特征在于，包括：
基底；
遮光层，所述遮光层设置在所述基底上；以及
有源层，所述有源层设置在所述遮光层上，其中，所述有源层在所述基底上的正投影位于所述遮光层在所述基底上的正投影中，
其中，所述遮光层包括依次连接的第一遮光部、第二遮光部和第三遮光部，所述第一遮光部和所述第三遮光部位于所述第二遮光部的不同侧。
13.根据权利要求12所述的阵列基板，其特征在于，所述有源层包括依次连接的第一有源部、第二有源部和第三有源部，第一有源部位于第一遮光部上，第二有源部位于第二遮光部上，第三有源部位于第三遮光部上。
14.根据权利要求13所述的阵列基板，其特征在于，所述第二有源部包括第三导通区和第三沟道区，所述第三导通区位于所述第三沟道区的两端，所述第一有源部和所述第三有源部为第四导通区。
15.根据权利要求14所述的阵列基板，其特征在于，所述第二遮光部设置有第三凸起，所述第三凸起的凸起方向与所述第三沟道区的延伸方向垂直，所述第三凸起位于对应设置有第三导通区的第二遮光部的区域。
16.根据权利要求15所述的阵列基板，其特征在于，所述有源层的第三导通区之外的区域的正投影边缘与所述遮光层的正投影边缘重叠。
17.根据权利要求14所述的阵列基板，其特征在于，所述第三沟道区的掺杂浓度小于所述第三导通区的掺杂浓度，所述第三导通区的掺杂浓度小于所述第四导通区的掺杂浓度。
18.根据权利要求14所述的阵列基板，其特征在于，所述第三导通区在所述基底上的正投影边缘到所述遮光层在所述基底上的正投影边缘的距离为400纳米-2000纳米。
CN202110360378.2A 2021-01-12 2021-04-02 阵列基板 Active CN112928127B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/289,899 US20240096908A1 (en) 2021-01-12 2021-04-15 Array substrate
PCT/CN2021/087433 WO2022205509A1 (zh) 2021-01-12 2021-04-15 阵列基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2021100349065 2021-01-12
CN202110034906 2021-01-12

Publications (2)

Publication Number Publication Date
CN112928127A CN112928127A (zh) 2021-06-08
CN112928127B true CN112928127B (zh) 2022-11-04

Family

ID=76173785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110360378.2A Active CN112928127B (zh) 2021-01-12 2021-04-02 阵列基板

Country Status (3)

Country Link
US (1) US20240096908A1 (zh)
CN (1) CN112928127B (zh)
WO (1) WO2022205509A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203738A (zh) * 2021-12-13 2022-03-18 武汉华星光电技术有限公司 一种阵列基板及显示终端

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4423659B2 (ja) * 2003-01-31 2010-03-03 日本電気株式会社 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置
JP6350984B2 (ja) * 2014-04-24 2018-07-04 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜トランジスタ及び表示装置
CN104678643B (zh) * 2015-03-27 2018-05-11 合肥京东方光电科技有限公司 显示基板及显示面板的制作方法
CN106206622B (zh) * 2016-09-23 2019-05-10 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN206773360U (zh) * 2017-03-13 2017-12-19 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN108695394A (zh) * 2017-04-06 2018-10-23 京东方科技集团股份有限公司 薄膜晶体管、其制备方法、阵列基板及显示装置
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
CN107946321B (zh) * 2017-12-12 2022-06-28 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
CN108535925B (zh) * 2018-03-20 2021-04-02 厦门天马微电子有限公司 显示面板和显示装置
CN110911424B (zh) * 2019-12-11 2022-08-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN111613626B (zh) * 2020-05-28 2023-01-10 厦门天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN111640706A (zh) * 2020-06-28 2020-09-08 武汉华星光电技术有限公司 阵列基板制备方法和阵列基板

Also Published As

Publication number Publication date
WO2022205509A1 (zh) 2022-10-06
CN112928127A (zh) 2021-06-08
US20240096908A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US6204520B1 (en) Thin film transistor, liquid crystal display and fabricating methods thereof
KR100204071B1 (ko) 박막트랜지스터-액정표시장치 및 제조방법
CN109346482B (zh) 薄膜晶体管阵列基板及其制造方法、显示面板
CN110797355A (zh) 一种阵列基板及其制作方法
CN111293127B (zh) 一种显示面板及其制备方法
CN110993695B (zh) Gsd tft器件及其制作方法
CN103715133A (zh) Mos晶体管及其形成方法
CN112259556A (zh) 阵列基板及其制备方法
CN112928127B (zh) 阵列基板
US20120080677A1 (en) Thin film transistor and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof
CN112242407B (zh) 阵列基板及其制备方法
TWI383502B (zh) 畫素結構及其製造方法
KR20140104792A (ko) 박막 트랜지스터 및 그 제조 방법
CN111710727A (zh) 一种阵列基板及其制备方法以及显示面板
CN115425090A (zh) 薄膜晶体管及其电子器件
CN111584640B (zh) 晶体管结构、goa电路及显示面板
CN114937701A (zh) 阵列基板及其制作方法、显示面板
CN211017088U (zh) 一种集成esd的vdmos器件
US10192902B2 (en) LTPS array substrate
CN114530413B (zh) 阵列基板及其制作方法
CN111029346A (zh) 一种显示面板及其制作方法及电子设备
US20240136360A1 (en) Array substrate, manufacturing method thereof, and display panel
CN115347006B (zh) 阵列基板及其制作方法、显示面板
CN110993619B (zh) 阵列基板及其制备方法和显示装置
KR20040013537A (ko) 박막 트랜지스터 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant