JP2008021827A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008021827A JP2008021827A JP2006192435A JP2006192435A JP2008021827A JP 2008021827 A JP2008021827 A JP 2008021827A JP 2006192435 A JP2006192435 A JP 2006192435A JP 2006192435 A JP2006192435 A JP 2006192435A JP 2008021827 A JP2008021827 A JP 2008021827A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- heat
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体デバイスA,Bが形成される形成領域A2,B2のうち、特定の形成領域を露出して他の形成領域を被覆する様にして、半導体基板1上に反射膜3をパターニングし、その反射膜3を介して半導体基板1の一面全体にレーザー光7を照射して、前記他の形成領域に含まれる不純物注入領域については反射膜3により保護(反射)されて熱処理されず、前記特定の形成領域に含まれる不純物注入領域だけを熱処理し、その後、反射膜3を除去し、前記特定の形成領域を変えて上記の処理を繰り返すことで前記他の形成領域に含まれる不純物注入領域を順に熱処理する。
【選択図】図3
Description
この実施の形態に係る半導体装置の製造方法は、同一の半導体基板に複数の半導体デバイス(ここでは2つの半導体デバイスA,B)が形成される場合に、レーザー光を用いて、各半導体デバイスA,Bに含まれる不純物注入領域をそれぞれ異なる温度で熱処理(活性化)するものである。以下、図1〜図3に基づきその製造方法を詳説する。
ここで、n1は光が入射している物質の屈折率、n2(n1>n2)は光が入射しようとする物質の屈折率である。
この実施の形態に係る半導体装置の製造方法は、上記の実施の形態1に係る半導体装置の製造方法を、CMOSプロセスのSD(ソースドレイン)の熱処理工程に適用したものである。以下では、例えばnMOSとpMOSの2つの半導体デバイスを搭載したCMOSトランジスタを例に挙げて説明する。
この実施の形態に係る半導体装置の製造方法は、上記の実施の形態1に係る半導体装置の製造方法において、半導体基板1上に反射膜3をパターニングする際、隣接する形成領域との間の境界部分を被覆して、レーザー光の照射の際に当該境界部分が常に熱処理にされない様にするものである。
この実施の形態に係る半導体装置の製造方法は、上記の実施の形態1に係る半導体装置の製造方法を、異種材料を含むCMOSプロセスのSD形成工程に適用したものである。
この実施の形態に係る半導体装置の製造方法は、レーザー光を用いてブラッグ反射を利用して半導体基板を部分に応じて異なる温度で一度に熱処理するものである。以下、例えばnMOSとpMOSの2つの半導体デバイスを搭載したCMOSプロセス(例えばソースドレイン)の熱処理(活性化)に適用する場合を例にあげて説明する。
Claims (6)
- 同一の半導体基板上に、不純物注入領域の活性化温度の異なる複数の半導体デバイスが形成される半導体装置の製造方法であって、
(a)半導体基板における各半導体デバイスが形成される形成領域にそれぞれ、不純物注入領域を形成する工程と、
(b)前記各半導体デバイスが形成される形成領域のうち、特定の形成領域を露出して他の形成領域を被覆する様にして、前記半導体基板上に酸化膜または窒化膜と金属膜とを順に積層してなる反射膜をパターニングする工程と、
(c)前記反射膜を介して前記半導体基板の一面全体にレーザー光を照射して、前記他の形成領域に含まれる前記不純物注入領域については前記反射膜により保護されて熱処理されず、前記特定の形成領域に含まれる前記不純物注入領域だけを熱処理する工程と、
(d)前記特定の形成領域に含まれる前記不純物注入領域の熱処理の後、前記反射膜を除去する工程と、
(e)前記特定の形成領域を変えて前記(b)〜(d)を繰り返す工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記工程(b)において、前記半導体基板上に前記反射膜をパターニングする際、隣接する前記形成領域との間の境界部分を被覆することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記異なる半導体デバイスは、nMOSとpMOSであることを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
- 前記異なる半導体デバイスは、Siデバイスと、Ge,SiGe,GaAsまたはInSbをチャネル部に適用したデバイスであることを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
- 半導体基板上に、相対的に低い温度で熱処理すべき部分上ではブラッグの反射条件を満たす様にして、他方、相対的に高い温度で熱処理すべき部分上ではブラッグの反射条件を満たさない様にして多層構造膜を形成する工程と、
前記多層構造膜を介して前記半導体基板の一面全体に、ブラッグの反射条件を満たす波長および入射角でレーザー光を照射する工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記多層構造膜は、屈折率の異なる半導体酸化物膜および半導体窒化物膜を用いて構成されることを特徴とする請求項3に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006192435A JP2008021827A (ja) | 2006-07-13 | 2006-07-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006192435A JP2008021827A (ja) | 2006-07-13 | 2006-07-13 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008021827A true JP2008021827A (ja) | 2008-01-31 |
Family
ID=39077582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006192435A Pending JP2008021827A (ja) | 2006-07-13 | 2006-07-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008021827A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009278083A (ja) * | 2008-04-22 | 2009-11-26 | Imec | 二重仕事関数半導体デバイスの製造方法及びそのデバイス |
JP2010021365A (ja) * | 2008-07-10 | 2010-01-28 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP2010153845A (ja) * | 2008-11-28 | 2010-07-08 | Sumitomo Chemical Co Ltd | 半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置 |
US8709904B2 (en) | 2008-11-28 | 2014-04-29 | Sumitomo Chemical Company, Limited | Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55158627A (en) * | 1979-05-30 | 1980-12-10 | Toshiba Corp | Method of treating gallium arsenide semiconductor |
JPS56138920A (en) * | 1980-03-31 | 1981-10-29 | Fujitsu Ltd | Method of selection and diffusion for impurities |
JPH042175A (ja) * | 1990-04-18 | 1992-01-07 | Oki Electric Ind Co Ltd | 半導体受光素子 |
JPH09219524A (ja) * | 1996-02-09 | 1997-08-19 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2000323713A (ja) * | 1999-05-10 | 2000-11-24 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
JP2001313390A (ja) * | 2000-02-29 | 2001-11-09 | Agere Systems Inc | 半導体材料における選択的レーザ・アニール |
JP2002043245A (ja) * | 2000-07-31 | 2002-02-08 | Fujitsu Ltd | 結晶性半導体薄膜の形成方法 |
JP2005108987A (ja) * | 2003-09-29 | 2005-04-21 | Sharp Corp | 半導体薄膜の結晶化装置および結晶化方法ならびに半導体装置の製造方法および半導体装置 |
WO2006013898A1 (ja) * | 2004-08-04 | 2006-02-09 | Matsushita Electric Industrial Co., Ltd. | 半導体装置の製造方法 |
-
2006
- 2006-07-13 JP JP2006192435A patent/JP2008021827A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55158627A (en) * | 1979-05-30 | 1980-12-10 | Toshiba Corp | Method of treating gallium arsenide semiconductor |
JPS56138920A (en) * | 1980-03-31 | 1981-10-29 | Fujitsu Ltd | Method of selection and diffusion for impurities |
JPH042175A (ja) * | 1990-04-18 | 1992-01-07 | Oki Electric Ind Co Ltd | 半導体受光素子 |
JPH09219524A (ja) * | 1996-02-09 | 1997-08-19 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2000323713A (ja) * | 1999-05-10 | 2000-11-24 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
JP2001313390A (ja) * | 2000-02-29 | 2001-11-09 | Agere Systems Inc | 半導体材料における選択的レーザ・アニール |
JP2002043245A (ja) * | 2000-07-31 | 2002-02-08 | Fujitsu Ltd | 結晶性半導体薄膜の形成方法 |
JP2005108987A (ja) * | 2003-09-29 | 2005-04-21 | Sharp Corp | 半導体薄膜の結晶化装置および結晶化方法ならびに半導体装置の製造方法および半導体装置 |
WO2006013898A1 (ja) * | 2004-08-04 | 2006-02-09 | Matsushita Electric Industrial Co., Ltd. | 半導体装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009278083A (ja) * | 2008-04-22 | 2009-11-26 | Imec | 二重仕事関数半導体デバイスの製造方法及びそのデバイス |
JP2010021365A (ja) * | 2008-07-10 | 2010-01-28 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP2010153845A (ja) * | 2008-11-28 | 2010-07-08 | Sumitomo Chemical Co Ltd | 半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置 |
US8709904B2 (en) | 2008-11-28 | 2014-04-29 | Sumitomo Chemical Company, Limited | Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4322255B2 (ja) | 半導体装置及びその製造方法 | |
US5480828A (en) | Differential gate oxide process by depressing or enhancing oxidation rate for mixed 3/5 V CMOS process | |
JP4627961B2 (ja) | 半導体装置の作製方法 | |
US8119541B2 (en) | Modulation of stress in stress film through ion implantation and its application in stress memorization technique | |
JP3211377B2 (ja) | 半導体装置の製造方法 | |
CN108122734B (zh) | 半导体装置的形成方法 | |
US7560781B2 (en) | Semiconductor device and fabrication method thereof | |
US6900002B1 (en) | Antireflective bi-layer hardmask including a densified amorphous carbon layer | |
KR100825778B1 (ko) | 듀얼 스트레스 라이너를 구비하는 반도체 소자의 제조방법 | |
JP2008021827A (ja) | 半導体装置の製造方法 | |
TW201125123A (en) | High-k/metal gate transistor with L-shaped gate encapsulation layer | |
US20150129952A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2007142153A (ja) | 半導体装置およびその製造方法 | |
US6734081B1 (en) | Shallow trench isolation structure for laser thermal processing | |
JP2010165733A (ja) | 熱処理方法、半導体装置の製造方法、及びフラッシュランプアニール装置 | |
US20090179308A1 (en) | Method of Manufacturing a Semiconductor Device | |
JP5177980B2 (ja) | 半導体装置およびその製造方法 | |
JP2008147334A (ja) | 半導体装置の製造方法 | |
US8158486B2 (en) | Trench isolation structure having different stress | |
JP4679830B2 (ja) | 半導体装置の製造方法 | |
JP3232878B2 (ja) | 半導体装置の製造方法 | |
JP2011165973A (ja) | 半導体装置及びその製造方法 | |
JP2006339210A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5122818B2 (ja) | 薄膜半導体装置の製造方法 | |
TWI327766B (en) | Method for fabricating strained-silicon cmos transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080725 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090522 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120626 |