JP2005108987A - 半導体薄膜の結晶化装置および結晶化方法ならびに半導体装置の製造方法および半導体装置 - Google Patents

半導体薄膜の結晶化装置および結晶化方法ならびに半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2005108987A
JP2005108987A JP2003337740A JP2003337740A JP2005108987A JP 2005108987 A JP2005108987 A JP 2005108987A JP 2003337740 A JP2003337740 A JP 2003337740A JP 2003337740 A JP2003337740 A JP 2003337740A JP 2005108987 A JP2005108987 A JP 2005108987A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
substrate
mask
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003337740A
Other languages
English (en)
Inventor
Tetsuya Inui
哲也 乾
Hidefumi Otsuka
英史 大塚
Kimihiro Taniguchi
仁啓 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003337740A priority Critical patent/JP2005108987A/ja
Publication of JP2005108987A publication Critical patent/JP2005108987A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 半導体薄膜における横方向の結晶の成長方向を任意の方向にできる半導体薄膜の結晶化装置を提供する。
【解決手段】 パルス光を出射するレーザ光源11と、一様な光透過率分布を有する透光部が設けられるマスク14と、基板19に形成される半導体薄膜上にマスク14を透過したパルス光によるマスク14の透光部の像を結像させる対物レンズ15と、予め定める走査方向に、マスク14および対物レンズ15に対して基板19を相対的に変位させる基板駆動機構部16と、基板19の半導体薄膜上におけるパルス光を照射すべき2つの隣接する照射領域の境界線上に、照射されるパルス光の半導体薄膜上のマスク14の透光部の像の解像力以上の幅となる周縁領域の中心が配置されるように、基板駆動機構部16を制御する駆動機構制御部17とを含む。
【選択図】 図1

Description

本発明は、レーザ光を利用する半導体薄膜の結晶化方法および結晶化装置、ならびに前記方法および装置を用いて製造された半導体デバイスに関する。
液晶およびエレクトロルミネッセンス(ElectroLuminescence ;略称:EL)を利用した表示装置に用いられる薄膜トランジスタ(Thin Film Transistor;略称:TFT)は、非晶質または多結晶のシリコンを活性層であるチャネルとしている。多結晶シリコンの薄膜トランジスタは、電子の移動度が高いため、非晶質シリコンの薄膜トランジスタと比較して、多くの長所を有している。その長所の1つとして、たとえば多結晶シリコンの薄膜トランジスタでは、画素部分にスイッチング素子を形成するだけでなく、画素周辺部分に駆動回路およびその他の周辺回路を一枚の基板上に形成することができる。このためドライバ用集積回路および駆動回路の基板を表示装置に別途実装する必要がないので、表示装置の製造コストを低減して、低価格で利用者に提供することができる。また多結晶シリコンの薄膜トランジスタの他の長所として、トランジスタの寸法を微細化可能であるので、画素部分に形成するスイッチング素子を小さくすることができる。これによって表示装置の高開口率化を図り、高輝度および高精細な表示装置を製造することができる。
多結晶シリコン薄膜の製造方法としては、ガラス基板に化学的気相成長法(
Chemical Vapor Deposition ;略称:CVD)などによって、非晶質シリコン薄膜を形成した後に非晶質シリコンを多結晶化する工程が別途必要である。結晶化におけるアニール工程は、摂氏600度以上でアニールする高温アニール法によって行う場合、ガラス基板として、このような高温に耐え得る高価な石英基板を用いる必要があり、表示装置の製造コストが上昇し、表示装置の低価格化の阻害要因となっている。近年は、レーザを用いて摂氏600度以下の温度で非晶質シリコンの結晶化を行う方法が一般的となり、低価格のガラス基板に多結晶シリコントランジスタが形成することで、表示装置の製造コストを低減して、表示装置を低価格で提供できるようになってきた。
図19は、従来技術である非晶質シリコン薄膜の結晶化を行う結晶化装置1の構成を簡素化して示す図である。レーザ光を用いる非晶質シリコン薄膜の結晶化は、エキシマレーザ光源2からパルス的に出射されるレーザ光3を、エキスパンダ4、ミラー5およびホモジナイザ6を介して、非晶質シリコン薄膜が形成されるガラス基板7に走査しながら照射する。
図20は、ガラス基板7に照射されるレーザ光3の形状および放射照度分布8,9を示す図である。前述の結晶化装置1によってガラス基板7に照射されるレーザ光3の形状は、主走査方向T1の寸法が200〜400ミリメートル、副走査方向T2の寸法が0.2〜1.0ミリメートル程度の長方形状、大略的には直線状となる。このような形状のレーザ光3をガラス基板7に連続的に照射する方法が一般的である。このときレーザ光3の放射照度分布は、主走査方向T1の放射照度分布W1および副走査方向T2の放射照度分布W2に示すように、レーザ光3の中心Uを最大として、レーザ光3の中心Uから離間している部分である縁部が、なだらかに減少するような形状となる。縁部とは、放射照度がレーザ光3の中心Uにおける放射照度の20〜80パーセントとなる領域である。一般的に、ガラス基板7にレーザ光3を照射するときには、前記縁部の主走査方向T1および副走査方向T2に関して、0.1〜0.2ミリメートル程度にしている。
図21は、レーザ光3をガラス基板7に照射する方法を模式的に示す図である。ガラス基板7上には、下地層8が形成され、さらにその上に非晶質シリコンから成るの半導体膜9が形成されている。レーザ光3をパルス照射を1回行った後に、その照射した領域よりも副走査方向T2下流側の領域において、パルス照射を1回行う。これを繰り返して半導体膜9の全面を結晶化する。このときレーザ光3による照射領域と次の照射領域とが重なり合うようにする。この重なり合いの量は適宜設定され、一般的には1回の照射領域面積の50〜90パーセントである。ここで重なり合いの量が90パーセントとは、照射されるレーザ光3の副走査方向T2の寸法の90パーセントが重ね合わされることであり、この場合、照射されるレーザ光3の副走査方向T2の寸法の10パーセントが、1回の照射あたりのレーザ光3の副走査方向T2への移動量である。
この方法では、レーザ光3のパルス照射によって、ガラス基板7上の半導体膜9の照射領域が一旦溶融し、その後急速に固化する現象が生じて、当該照射領域に0.2〜0.5マイクロメートル程度の粒径の結晶粒が形成される。このとき半導体膜9においてレーザ光3が照射された領域の非晶質シリコンは、厚さ方向全体にわたって溶融するのではなく、一部の非晶質領域を残して溶融する。これによってレーザ光3が照射された領域全面の多くの箇所に結晶の核が形成されて、前記核から半導体膜の最表層に向かって結晶が成長して、ランダムな方位の結晶粒が形成される。
さらに高性能な表示装置を製造するためには、多結晶シリコンの結晶粒径を大きくしたり、結晶の方位を制御することが必要であり、単結晶シリコンに近い性能を得ることを目的に、数多くの研究開発が行われている。
レーザ光の照射方法に関する従来技術として、レーザ光を基板に照射したときの形状が長方形状として、このようなレーザ光をパターンが形成されるマスクを通過させて基板に照射して結晶化を行う方法がある(たとえば特許文献1および2参照)。また他の従来技術として、レーザ光をマスクおよび対物レンズを通過させて、基板に微細なパターンを形成して、溶融および結晶化を行う方法がある(たとえば特許文献3参照)。
特開平4−307727号公報 特開平4−370925号公報 特表2000−505241号公報
前述の図20に示すように、レーザ光3の放射照度分布は、縁部がなだらかに減少するので、レーザ光3における縁部では、半導体膜9の状態が溶融と未溶融と混在する領域が生じる。このためにレーザ光3を重ね合わせることで、半導体膜9を何度も溶融させて、半導体膜9において溶融状態を平均化する。これによって半導体膜9の全体にわたって、トランジスタなどの素子の形成および前記トランジスタの性能に関わるシリコンの特性が均一となる。このように前記特性を向上させようとすると、照射領域の重なり合いを大きくする必要があり、実質的にレーザ光3の出力の利用効率を低下させていることになる。たとえば重なり合い量を90パーセントにすると、結晶化に利用しているレーザ光3は、照射面積に対して実質的に10パーセントとなってしまう。また照射領域の重ね合わせによって特性の平均化を図っているけれども、半導体膜9において溶融と未溶融との領域が完全に無くなるわけではなく、溶融および未溶融の部分が、すじ状の特性不均一部分となることがある。
また前述の、レーザ光を基板に照射したときの形状が長方形状として、このようなレーザ光をパターンが形成されるマスクを通過させて基板に照射して結晶化を行う方法では、マスクを通過した後のレーザ光は、マスクの開口部において回折して散乱して、レーザ光が広がってしまうので、照射領域において縁部が大きくなってしまい、良好な結晶化を行うことができない。より微細な素子を基板上に形成する場合、半導体膜の小さな領域における特性の不均一さが原因となり、素子の性能に支障をきたす危険性がある。このようなマスク通過後の回折によるレーザ光の広がりを、たとえば1マイクロメートル以下に抑えるためには、マスクと基板との距離を、レーザ光の波長の数倍以下にする必要があり、マスクと基板とが極めて近接する状態で配置する必要がある。基板およびマスクは、通常数マイクロメートル以上のうねりを有するため、マスクと基板との距離をレーザ光の波長の数倍以下にすることは、工業的には事実上非常に困難である。
また均一な放射照度分布を得るためにホモジナイザを使用する必要があるけれども、ホモジナイザを通過後のレーザ光は平行光とはならないので、マスクを通過したレーザ光は平行光よりも大きく広がってしまい、この点でも不具合を生じる。特に、基板に形成する素子を数マイクロメートルという大きさに微細化して形成するなど、半導体膜においてより微小な領域の特性が問題となる場合は、従来の方法では問題にはならなかった微小な領域での結晶化の特性が非常に重要となる。したがって前述の従来の方法では、半導体膜において充分に結晶化できない領域がある。
また前述のレーザ光をマスクおよび対物レンズを通過させて、基板に微細なパターンを形成して、溶融および結晶化を行う方法では、横方向成長の結晶が得られるけれども、マスクによる1〜数マイクロメートルの微細な幅のスリットパターンをつなぎあわせてゆく方法であるために、長い結晶を得るためには、レーザ光を多数回照射する必要があり、時間あたりおよび消費エネルギあたりの生産量が少ないという欠点がある。またこの方法では結晶の成長方向は常に一定であり、素子の配置をランダムにすることが不可能である。
したがって本発明の目的は、半導体薄膜における横方向の結晶の成長方向を任意の方向にできる半導体薄膜の結晶化装置および結晶化方法、ならびに前記結晶化方法を用いた半導体装置の製造方法および前記製造方法によって製造される半導体装置を提供することである。
本発明は、半導体薄膜が延びる方向にほぼ平行な横方向に結晶を成長させる半導体薄膜の結晶化装置であって、
パルス光を出射する光源と、
一様な光透過率分布を有する透光部が設けられるマスクと、
基板に形成される半導体薄膜上にマスクを透過したパルス光によるマスクの透光部の像を結像させる対物レンズとを含むことを特徴とする半導体薄膜の結晶化装置である。
また本発明は、予め定める走査方向に、マスクおよび対物レンズに対して基板を相対的に変位させる変位手段と、
基板の半導体薄膜上におけるパルス光を照射すべき2つの隣接する照射領域の境界線上に、照射されるパルス光の半導体薄膜上のマスクの透光部の像の解像力以上の幅となる周縁領域の中心が配置されるように、変位手段を制御する制御手段とをさらに含むことを特徴とする。
また本発明は、半導体薄膜が延びる方向にほぼ平行な横方向に結晶を成長させる半導体薄膜の結晶化方法であって、
光源からのパルス光を、一様な光透過率分布を有する透光部が設けられるマスクおよび対物レンズを介して、基板に設けられる半導体薄膜に照射して対物レンズによって半導体薄膜上にマスクの透光部の像を結像させることを特徴とする半導体薄膜の結晶化方法である。
また本発明は、予め定める走査方向に、マスクおよび対物レンズに対して基板を相対的に変位させて、基板の半導体薄膜上におけるパルス光を照射すべき2つの隣接する照射領域の境界線上に、照射されるパルス光の半導体薄膜上のマスクの透光部の像の解像力以上の幅となる周縁領域の中心が配置されるようにして、光源からのパルス光を半導体薄膜に照射することを特徴とする。
また本発明は、前述の結晶化方法を用いて横方向に結晶化された半導体薄膜の結晶化領域に、半導体素子を形成することを特徴とする半導体装置の製造方法である。
また本発明は、前述の製造方法によって製造される半導体装置であって、
基板に設けられる半導体薄膜において半導体素子が配置される配置領域が複数個備えられ、各領域は互いに略相似形に形成されることを特徴とする半導体装置である。
また本発明は、隣接する配置領域間の間隔は、1つの配置領域に配置される隣接する半導体素子間の間隔よりも大きいことを特徴とする。
また本発明は、前記配置領域は、略矩形状に形成され、マトリクス状に配置されることを特徴とする。
本発明によれば、光源から出射されたパルス光は、一様な光透過分布を有する透光部が設けられるマスクを透過する。対物レンズによって、基板に形成される半導体薄膜上にマスクを透過した光によるマスクの透光部の像が結像される。半導体薄膜上に結像されるマスクの透光部の像の周縁部における放射照度の変化する領域の幅は、対物レンズが無い場合に比べて対物レンズの解像力に基づいて小さくすることができる。これによって半導体薄膜のマスクの透光部の像が結像される領域において、パルス光を照射しても充分に結晶化されない周縁領域を可及的に小さくして、パルス光が照射された領域のほぼ全てを結晶化することができる。
また本発明によれば、変位手段によって、予め定める走査方向に、マスクおよび対物レンズに対して基板が相対的に変位される。変位手段は、制御手段によって、基板の半導体薄膜上におけるパルス光を照射すべき2つの隣接する照射領域の境界線上に、照射されるパルス光の半導体薄膜上のマスクの透光部の像の解像力以上の幅となる周縁領域の中心が配置されるように制御される。これによって2回照射する周縁領域が充分に小さいので、従来のように領域の半分を2回照射する場合に比べて、極めて効率的に結晶化することができ、結晶化に要する時間を大幅に短縮することができる。
また本発明によれば、光源から出射されたパルス光は、一様な光透過分布を有する透光部が設けられるマスクを透過する。対物レンズによって、基板に形成される半導体薄膜上にマスクを透過した光によるマスクの透光部の像が結像される。半導体薄膜上に結像されるマスクの透光部の像の周縁部における放射照度の変化する領域の幅は、対物レンズが無い場合に比べて対物レンズの解像力に基づいて小さくすることができる。これによって半導体薄膜のマスクの透光部の像が結像される領域において、パルス光を照射しても充分に結晶化されない周縁領域を可及的に小さくして、パルス光が照射された領域のほぼ全てを結晶化することができる。
また本発明によれば、予め定める走査方向に、マスクおよび対物レンズに対して基板が相対的に変位される。さらに基板の半導体薄膜上におけるパルス光を照射すべき2つの隣接する照射領域の境界線上に、照射されるパルス光の半導体薄膜上のマスクの透光部の像の解像力以上の幅となる周縁領域の中心が配置される。これによってパルス光を照射しても充分に結晶化されない周縁領域が2回照射されるので、この周縁領域を充分に結晶化することができる。また2回照射する周縁領域が充分に小さいので、従来のように領域の半分を2回照射する場合に比べて、極めて効率的に結晶化することができ、結晶化に要する時間を大幅に短縮することができる。
また本発明によれば、前述の結晶化方法を用いて横方向に結晶化された半導体薄膜の結晶化領域に、半導体素子を形成する。半導体素子として、たとえばトランジスタを形成し、横方向に結晶化された半導体薄膜の結晶化領域を前記トランジスタのチャンネルとすると、チャンネルにおけるキャリアの移動度が大きくなり、極めて高性能なトランジスタを得ることができる。このように極めて高性能な半導体装置を製造することができる。
また本発明によれば、ほぼ相似形に各領域を形成することによって、基板全体を結晶化するときに、相似形領域を繰り返し照射するので、全体を容易に結晶化することができる。
また本発明によれば、隣接する配置領域間の間隔は、1つの配置領域に配置される隣接する半導体素子間の間隔よりも大きいので、半導体素子を高密度に配置することができる。
また本発明によれば、前記配置領域は、略矩形状に形成され、マトリクス状に配置されるので、このような半導体装置を製造するときの半導体薄膜の結晶化を効率良く行うことができる。
図1は、本発明の実施の一形態の半導体薄膜の結晶化装置10の構成を模式的に示すブロック図である。結晶化装置10は、レーザ光源11、ホモジナイザ12、ミラー13、マスク14、対物レンズ15、基板駆動機構部16、駆動機構制御部17および駆動制御データ格納部18を含んで構成される。光源であるレーザ光源11は、好ましくはエキシマレーザ光源で実現され、駆動機構制御部17によって制御されて、波長が紫外線であるパルス状のレーザ光を出射する。ホモジナイザ12は、エキスパンダ、リレーレンズ、フィールドレンズおよびシリンドリカルレンズアレイまたはレンズアレイが組み合わさって構成され、レーザ光源11からのレーザ光を分割および再合成することによって、前記レーザ光の放射照度分布を均一にする。ミラー13は、ホモジナイザ12を透過したレーザ光源11からのレーザ光を反射して、マスク14に入射させる。
マスク14は、ミラー13によって導かれるレーザ光を透過して、対物レンズ15に入射させる。マスク14の詳細については後述する。対物レンズ15は、照射対象である半導体薄膜が設けられる基板19の半導体薄膜状にマスク14を透過したレーザ光を集光する。変位手段である基板駆動機構部16は、基板19を着脱可能に固定し、基盤19の延びる方向に沿う予め定める走査方向および前記走査方向に垂直な副走査方向に基板19を、マスクおよび対物レンズに対して相対的にスライド変位駆動する。制御手段である駆動機構制御部17は、レーザ光源11のレーザ光出射タイミングを制御するとともに、データ格納部18に格納される駆動制御データに基づいて、基板駆動機構部16を制御する。データ格納部18は、予め定める駆動制御データを格納する。
図2は、マスク14を示す平面図である。マスク14は、透光性を有する単一の透光部20と、透光性を有さない遮光部21とからなる。透光部20は、マスク14の中央部に配置され、長方形状に形成されるけれども、目的に応じて適宜その形状を適宜設計するようにしてもよい。遮光部21は、前記透光部20の周囲に配置される。透光部20のレーザ光に対する透過率は、目的に応じて適宜設定されてもよいけれども、透光部20全体にわたって、透過率は均一であり、透過したレーザ光の基板19の半導体薄膜における放射照度分布が均一となるように設定される。
前記結晶化装置10では、マスク14の透光部20の像を対物レンズ15によって基板19の半導体薄膜上に結像している。このとき像面から物面への倍率は光学系の設計によって適宜設定が可能であるけれども、好ましくは、2分の1以上、5分の1以下に設定すると、対物レンズ15の負荷が小さくなる。また対物レンズ15は基板19の半導体薄膜上で解像度を適当に設定する必要があり、これは後述のトランジスタなどの基板19に形成される半導体装置の大きさおよび配置位置に基づいて設定される。
マスク14の透光部20の大きさは、結晶化装置10の用途によって変更可能であるけれども、レーザ光を基板19の半導体薄膜のある部分を一度に一括して照射できる大きさとする。たとえば半導体薄膜の結晶化に必要な照射面積当たりのエネルギ量が500ミリジュール毎平方センチメートルであり、レーザ光の利用可能な照射エネルギが1パルス当たり1ジュールであれば、透光部20の大きさは、最大で2平方センチメートル(=1ジュール÷500ミリジュール毎平方センチメートル)となる。この場合、基板19の半導体薄膜上において、最大面積である2平方センチメートルの領域、たとえば1センチメートル×2センチメートルの長方形状の領域を照射するように、マスク14の透光部20の大きさと対物レンズ15による結像倍率とを設定する。ここで光学系の結像倍率を、たとえば3倍とすると、マスク14の透光部20を、基板19の半導体薄膜において照射する領域の大きさである1センチメートル×2センチメートルの3倍の大きさ、すなわち3センチメートル×6センチメートルの長方形状に設定する。
またマスク14において、透光部20と遮光部21との境界部は、基板19の半導体薄膜上に結像したときに、前記境界部の像がシャープに、すなわち高解像度で結像されるように、透光部20の透過率が遮光部21の透過率に、急峻に変化するように設定する。この透過率が急峻に変化する領域の幅は、対物レンズ15で決まる解像力よりも小さく設定することが望ましい。すなわち対物レンズ15の基板19の半導体薄膜上における解像力が、たとえば2マイクロメートルであり、光学系の結像倍率が3倍であれば、マスク14における前記変化する領域は6マイクロメートル以下に設定される。このような対物レンズ15を含む光学系とマスク14との構成によって、マスク14の基板19の半導体薄膜における像の解像度を、対物レンズ15の解像力程度に小さく設定することができる。これによってマスク14の基板19の半導体薄膜における像の放射照度の変化する周縁部の幅を、対物レンズ15の解像力程度まで小さくすることができる。
結晶化装置10の駆動機構制御部17は、データ格納部18に格納される駆動制御データに基づいて、マスク14の透光部20の基板19の半導体薄膜における像である照射領域の周縁部を、予め定める照射領域の境界線の位置に一致させて位置決めするように基板駆動機構部16を制御して、パルス光を出射するようにレーザ光源11を制御する。データ格納部18に格納される駆動制御データは、前述の制御に必要なデータである、境界線の位置、照射領域の形状およびそれらを照射する手順などである。
図3は、基板19の第1実施例である基板19Aを示す斜視図である。図4は、基板19Aを示す平面図である。図5は、図4の切断面線S5−S5から見た断面図である。基板19Aは、ガラス基材22の一表面に下地膜23および半導体薄膜24がこの順に積層されて形成される。下地膜23は、二酸化シリコンから成り、厚みが50ナノメートル以上、200ナノメートル以下に設定される。半導体薄膜24は、アモルファスの半導体から成り、厚みが20ナノメートル以上、100ナノメートル以下に設定される。
半導体薄膜24の上には、さらに反射膜25が設けられる。反射膜25は、チタン、モリブデン、タンタルおよびアルミニウムなどの金属から成る反射膜、ならびに2酸化シリコン、酸化アルミ、酸化チタン、窒化アルミおよび窒化シリコンなど誘電体薄膜の多層膜から成る反射膜であってもよい。反射膜25としては、前述の金属から成る反射膜でも良いけれども、金属の反射膜を用いる場合は、レーザ光が照射されても溶融しにくい高融点の金属の反射膜を用いることが望ましい。反射膜25として前述の誘電体薄膜の多層膜を用いると、レーザ光が照射されることによって半導体薄膜24が溶融しても、反射膜25は溶融しない。また反射膜25として誘電体薄膜の多層膜を用いる場合、反射膜25の屈折率と反射膜25の厚みとの積の2倍が、レーザ光の波長の整数倍となるように反射膜25の屈折率および厚みが設定される。また反射膜25には、残余の部分よりも充分に厚みが小さく形成されるまたは厚み方向に貫通するパターン26が設けられる。このように反射膜25のパターン26では、反射膜3の残余の部分よりもレーザ光に対する反射率が低い、または零である。
前述の基板19Aを結晶化装置10の基板駆動機構部16に固定して、基板19にレーザ光を照射して、半導体薄膜24の一部を溶融および凝固させて結晶化して半導体薄膜24の特性を向上させる。レーザ光は、エキシマレーザ光源で実現されるレーザ光源11において発振される波長が250ナノメートル以上、350ナノメートル以下の範囲の紫外光であり、レーザ光のパルス幅、すなわち1回の照射における照射時間を10ナノ秒以上、100ナノ秒以下のパルス光とする。半導体薄膜24の厚みが50ナノメートルの場合、照射面積当たりのエネルギ量が300ミリジュール毎平方センチメートル以上、600ミリジュール毎平方センチメートル以下であるパルス光を基板19Aに照射すると、反射膜25のパターン26をパルス光が透過して、パターン26の残余の部分の反射膜25でパルス光が反射される。これによって半導体薄膜24においてパターン26の下方にある部分だけが溶融して、その後、冷却されて凝固する。パルス光の放射照度およびパルス幅を調節することで、半導体薄膜24におけるパターン26の下方の部分が溶融し、かつパターン26を除く残余の部分の反射膜25の下方の部分では、半導体薄膜24が溶融しないという条件を設定することができる。
図6は、パルス光を照射し、反射膜25を除去した後の基板19Aを示す平面図である。パターン26の下にあった半導体薄膜24の部分には、図6に示すように、結晶27が半導体薄膜24が延びる方向に沿う横方向に成長している。パターン26の下にある半導体薄膜24の部分では、パルス光によって半導体薄膜24が溶融した後、その熱が拡散して溶融した部分の温度が低下して凝固する。このとき半導体薄膜24には、パターン26の周縁部から中心部に向かって柱状の結晶が成長する。これは半導体薄膜24の冷却が、パターン26の周縁部の下にある半導体薄膜24の部分からパターン26の中心部に向かって進行するためであり、これにともなって結晶化が周縁部から中心部に向かって進行する。これは横方向結晶化と呼ばれ、約1マイクロメートル以上、2マイクロメートル以下程度の長さの結晶が成長する。
このように半導体薄膜24において横方向結晶化が生じた部分を、少なくともトランジスタのチャンネルに用いると、極めて高性能のトランジスタを得ることができる。トランジスタの性能にもっとも大きく関与するのは、チャンネルであり、この部分に高性能の結晶を用いることが必要である。このように横方向結晶化によって生じる結晶を用いると、結晶の方向とトランジスタのキャリアの流れる方向とを一致させることができ、結晶の粒界におけるキャリアの散乱を減らすことが可能であり、極めて高性能な、換言すればキャリアの移動度が大きなトランジスタを得ることができる。
図7は、基板19の第2実施例である基板19Bを示す斜視図である。図8は、基板19Bを示す平面図である。図9は、図8の切断面線S9−S9から見た断面図である。基板19Bは、ガラス基材22の一表面に下地膜23および半導体薄膜24がこの順に積層されて形成される。下地膜23は、二酸化シリコンから成り、厚みが50ナノメートル以上、200ナノメートル以下に設定される。半導体薄膜24は、アモルファスの半導体から成り、厚みが20ナノメートル以上、100ナノメートル以下に設定される。
半導体薄膜24の上には、さらに吸収膜28が設けられる。吸収膜28は、2酸化シリコン、酸化アルミ、酸化チタン、窒化アルミおよび窒化シリコンなどの誘電体薄膜の多層膜から成ってもよい。吸収膜28として誘電体薄膜の多層膜を用いると、レーザ光が照射されることによって半導体薄膜24が溶融しても、吸収膜28が溶融しない。吸収膜28として誘電体薄膜の多層膜を用いる場合、吸収膜28の屈折率と吸収膜28の厚みとの積の2倍が、レーザ光の波長の2分の1の奇数倍となるように吸収膜28の屈折率および厚みが設定される。また吸収膜28は、レーザ光の波長に基づいて設定される膜厚となる1層の誘電体膜としてもよく、これによって反射率を低減させる膜厚に設定することが可能である。この場合、吸収膜28の構造を簡単にすることができ、半導体装置の作製プロセスを簡易化して、半導体装置を低コストで製作することが可能となる。
本実施例では、吸収膜28は、図7〜図9に示すように3箇所に配置される。このような配置パターンの吸収膜28を設けるためには、一旦、半導体薄膜24上全体にわたって吸収膜を設け、配置パターンに基づいて不要な部分を除去する。これによって半導体薄膜24の吸収膜28が配置される部分は、吸収膜28によってレーザ光に対する反射率が低くなり、残余の部分は、吸収膜28が配置される部分に比べて、反射率が充分に高くなる。
前述の基板19Bを結晶化装置10の基板駆動機構部16に固定して、基板19にレーザ光を照射して、半導体薄膜24の一部を溶融および凝固させて結晶化して半導体薄膜24の特性を向上させる。レーザ光は、エキシマレーザ光源で実現されるレーザ光源11において発振される波長が250ナノメートル以上、350ナノメートル以下の範囲の紫外光であり、レーザ光のパルス幅、すなわち1回の照射における照射時間を10ナノ秒以上、100ナノ秒以下のパルス光とする。半導体薄膜24の厚みが50ナノメートルの場合、照射面積当たりのエネルギ量が300ミリジュール毎平方センチメートル以上、600ミリジュール毎平方センチメートル以下であるパルス光を基板19Bに照射すると、吸収膜28においてパルス光が吸収されて、吸収膜28が設けられていない半導体薄膜24ではパルス光が反射される。これによって半導体薄膜24において吸収膜28の下方にある部分だけが溶融して、その後、冷却されて凝固する。パルス光の放射照度およびパルス幅を調節することで、半導体薄膜24における吸収膜28の下方の部分が溶融し、かつ半導体薄膜24の吸収膜28が設けられない部分は、半導体薄膜24が溶融しないという条件を設定することができる。
図10は、パルス光を照射し、吸収膜28を除去した後の基板19Bを示す平面図である。吸収膜28の下にあった半導体薄膜24の部分には、図10に示すように、結晶27が半導体薄膜24が延びる方向に沿う横方向に成長している。吸収膜28の下にある半導体薄膜24の部分では、パルス光によって半導体薄膜24が溶融した後、その熱が拡散して溶融した部分の温度が低下して凝固する。このとき半導体薄膜24には、吸収膜28の周縁部から中心部に向かって柱状の結晶が成長する。これは半導体薄膜24の冷却が、吸収膜28の周縁部の下にある半導体薄膜24の部分から吸収膜28の中心部に向かって進行するためであり、これにともなって結晶化が周縁部から中心部に向かって進行する。これは横方向結晶化と呼ばれ、約1マイクロメートル以上、2マイクロメートル以下程度の長さの結晶が成長する。
このように半導体薄膜24において横方向結晶化が生じた部分を、少なくともトランジスタのチャンネルに用いると、極めて高性能のトランジスタを得ることができる。トランジスタの性能にもっとも大きく関与するのは、チャンネルであり、この部分に高性能の結晶を用いることが必要である。このように横方向結晶化によって生じる結晶を用いると、結晶の方向とトランジスタのキャリアの流れる方向とを一致させることができ、結晶の粒界におけるキャリアの散乱を減らすことが可能であり、極めて高性能な、換言すればキャリアの移動度が大きなトランジスタを得ることができる。
図11は、基板19のさらに他の例である基板19Cを示す斜視図である。基板19Cは、ガラス基材22の一表面に下地膜23および半導体薄膜24がこの順に積層されて形成される。下地膜23は、二酸化シリコンから成り、厚みが50ナノメートル以上、200ナノメートル以下に設定される。半導体薄膜24は、アモルファスシリコンから成り、厚みが20ナノメートル以上、100ナノメートル以下に設定される。
前述の基板19Cを結晶化装置10の基板駆動機構部16に固定して、基板19にレーザ光を照射して、半導体薄膜24のを溶融および凝固させて結晶化して半導体薄膜24の特性を向上させる。レーザ光は、エキシマレーザ光源で実現されるレーザ光源11において発振される波長が250ナノメートル以上、350ナノメートル以下の範囲の紫外光であり、レーザ光のパルス幅、すなわち1回の照射における照射時間を10ナノ秒以上、100ナノ秒以下のパルス光とする。半導体薄膜24の厚みが50ナノメートルの場合、照射面積当たりのエネルギ量が300ミリジュール毎平方センチメートル以上、600ミリジュール毎平方センチメートル以下であるパルス光を基板19Cに照射する。これによって半導体薄膜24が溶融して、その後、冷却されて凝固する。
図12は、凝固後の半導体薄膜24の表面を走査電子顕微鏡で撮影した写真を示す図である。凝固後の半導体薄膜24には、参照符号29に代表される微小な結晶粒が多数成長する。これは図6および図10に示すような横方向に成長する結晶27とは異なり、基板19Cの厚み方向に成長する結晶粒である。この結晶は、図6および図10に示す横方向成長による結晶に比べて結晶粒径が小さく、かつ等方的に分布しているので、キャリアの移動度は横方向成長の結晶に比べて劣るけれども、結晶が等方的であるので、トランジスタの配置が自由である。
図13は、結晶化を行う基板19のレイアウトを示す平面図である。液晶表示素子を作成するための基板19には、複数のパネル30が作成され、種々の工程の後に、個々に切り離されて個別の液晶表示素子となる。これらのパネル30の作製は、基板19に設けられる半導体薄膜を結晶化した後に、配線およびトランジスタのパターンをフォトリソグラフィーおよびエッチングなどによって作製する。
パネル30は、画像を表示するための表示領域(図示せず)と、画像表示領域周辺に配置される周辺領域(図示せず)とを有する。パネル30を基板19に多数配置して、一括して作成することで、一度に多数のパネル30を製造することができる。前述の基板19の半導体薄膜の結晶化において、レーザ光の照射領域31は、通常、パネル31の寸法より小さい。このために、図13に示すように、レーザ光を1回照射する度に、照射領域31を予め定める走査方向A1にずらしながら複数回照射していくことによって、基板19の半導体薄膜全体の結晶化を行う。このとき駆動機構制御部17は、基板19の半導体薄膜上におけるパルス光を照射すべき2つの隣接する照射領域の境界線上に、照射されるパルス光の半導体薄膜上のマスク14の透光部20の像の解像力以上の幅となる周縁領域の中心が配置されるように、基板駆動制御部16を制御する。
前記照射領域31は、前述の図2に示したマスク14の透光部20を透過したレーザ光を対物レンズ15によって結像して得られる均一な放射照度分布を有する。また照射領域31の周縁部は、半導体薄膜表面上に存在し、走査方向A1に沿って延び、互いに間隔をあけて配置される複数の第1境界線32と、半導体薄膜表面上に存在し、前記第1境界線32に直交して延び、互いに間隔をあけて配置される複数の第2境界線33とによって決定される位置に一致されて位置決めされる。照射領域31の周縁部は、前述のように、結晶化装置10の対物レンズ15の解像力を小さく設定し、さらにマスク14の透光部20の周縁部を小さく設定することによって、第1および第2境界線32,33によって決定される位置に正確に一致させることができる。すなわちレーザ光源11から出射されたパルス光は、一様な光透過分布を有する透光部20が設けられるマスク14を透過する。対物レンズ15によって、基板19に形成される半導体薄膜24上にマスク14を透過した光によるマスク14の透光部20の像が結像される。半導体薄膜24上に結像されるマスク14の透光部20の像の周縁部における放射照度の変化する領域の幅は、対物レンズ15が無い場合に比べて対物レンズ15の解像力に基づいて小さくすることができる。これによって半導体薄膜24のマスク14の透光部20の像が結像される領域において、パルス光を照射しても充分に結晶化されない周縁領域を可及的に小さくして、パルス光が照射された領域のほぼ全てを結晶化することができる。
図14は、基板19のパネル30を拡大して示す平面図である。パネル30には、画像を表示する表示領域を構成するマトリクス状に配置される複数の画素34と、前記表示領域の周辺に配置される周辺領域35,36を有する。画素34は、画像情報の輝度および色に基づいて液晶素子を駆動する。周辺領域35,36には、画素34を駆動するドライバ回路、画像処理回路、メモリ回路およびロジック回路などが集積される。このようなパネル30を結晶化するとき、第1および第2境界線32,33によって分割される4つの照射領域31a,31b,31c,31dに対して、それぞれ1回ずつパルス光を照射する。この照射領域31a,31b,31c,31dの周縁部は、第1および第2境界線32,33上に存在する。
図15は、図14のセクションXVを拡大して示す平面図である。画素34は、駆動用トランジスタが設けられるトランジスタ領域37と、液晶に電圧を印加する電極が設けられる電極領域38とを有する。トランジスタ領域37には、電極領域37の電極に電圧を印加するための薄膜トランジスタ(Thin Film Transistor;略称:TFT)が作製され、電極領域38には、電圧印可用電極およびカラーフィルタなどが作製される。ここで基板19の半導体薄膜の結晶化では、照射領域31の周縁部は、第1および第2境界線32,33上に配置されるようにしてパルス光が照射されるけれども、画素34においては、照射領域31の周縁部が、原則として、結晶化後に配置されるトランジスタ領域37に重ならないようにする。
図16は、図14のセクションXVIを拡大して示す平面図である。周辺領域36には、画素38を駆動するドライバ回路、画像処理回路、メモリ回路およびロジック回路などを構成する複数のトランジスタ39が形成される。トランジスタ39は、ソース40、ゲート41およびドレイン42から成り、隣接する2つのトランジスタ39は、所定の間隔B1,B2,B3をあけて配置される。これらのトランジスタ39を作製する前に、基板19の半導体薄膜にパルス光を照射して結晶化する。その後、種々の工程を経て、複数のトランジスタ40が形成される。
周辺領域36は、照射領域31cと、前記照射領域31cの走査方向A1下流側に隣接する照射領域31dとを含む。したがって周辺領域36は、パルス光を照射する工程において、前述の照射領域31c,31dの半導体薄膜が照射されて結晶化された後に、トランジスタ40が形成される。この場合、前述の照射領域31cと照射領域31dとの境界となる境界線33上には、トランジスタ40が配置されないように、トランジスタ40の配置および境界線33の配置を決定する。換言すれば、トランジスタ40の群の配置を設計するときに、トランジスタ40が配置されない領域43を設けるようにして、半導体薄膜を結晶化するときに、前記領域43が配置されるべき位置の、ほぼ中間に境界線33が配置されるように、照射領域31c,31dの位置を決定する。
前記照射領域31c,31dの周縁部の幅、換言すればマスク14の透光部20の像の周縁部の幅を、トランジスタ39が配置されない領域43の(走査方向A1の)幅B43よりも小さく設定する。このように照射領域31c,31dの周縁部における放射照度分布の変化によって、基板19の半導体薄膜の溶融状態が変化する領域を、トランジスタ39が配置される領域を除く領域に設定して、半導体薄膜の溶融状態が変化する領域が存在することによるトランジスタ39の特性の変化が生じることを防ぐことができる。
またトランジスタ39が配置されない領域43の幅B43は、隣接する2つのトランジスタ39同士の間隔B1,B2,B3と同じ程度に設定すれば、基板19の半導体薄膜において高密度にトランジスタ39を配置することができる。またトランジスタ39が配置されない領域43の幅B43を、隣接する2つのトランジスタ39同士の間隔B1,B2,B3と同じ程度に設定するのではなく、それらよりもより大きく設定すれば、結晶化装置10のマスク14および対物レンズ15に必要とされる精度を緩和して、より信頼性の高く、安価な結晶化装置10を構成することもできる。この場合、隣接する2つのトランジスタ39同士の間隔B1,B2,B3は、トランジスタ39が配置されない領域43の幅B43とは無関係に設定できるので、これらの寸法を別々に設定して、トランジスタの集積度を低下させない範囲で、結晶化装置10の精度を緩和するという設計が可能となる。
図17は、不具合が生じた基板19Dを示す平面図である。照射領域45aの周縁部が結晶化領域44aに重なると、照射領域45aと前記照射領域45aの走査方向A1下流側に隣接する照射領域45bとの境界線上に結晶粒界46が生じる。また照射領域45bの周縁部に放射照度が変化する領域の幅が大きくなり、前記放射照度が変化する領域が結晶化領域44bに重なった場合、参照符号47に示すような、結晶化領域44bの内部に、結晶化されない領域が生じる。このような結晶化領域44a,44bにおける結晶粒界46および結晶化されない領域の存在は、それらの結晶化領域44a,44bに形成されるトランジスタのチャンネルの特性に悪影響を及ぼす。具体的に述べると、トランジスタのチャンネルを流れるキャリアが結晶粒界46で散乱されて、キャリアの移動度が低下する。本発明のように隣接する2つの照射領域の境界線をトランジスタの存在しない領域に配置するようにしてパルス光を照射し、かつその照射領域の周縁部の放射照度が変化する領域を、トランジスタの存在しない領域の幅より狭く設定することによって、前述の不具合を解消することができる。
図18は、照射領域31の配置状態の他の例を示す平面図である。照射領域の配置は、図13に示すような、基板19の半導体薄膜における走査方向A1に隣り合う2つの照射領域31の境界線33が、前記照射領域31の走査方向A1に垂直な方向に隣接する照射領域と、当該照射領域の走査方向A1下流側に隣接する照射領域との境界線33に一致するようなマトリクス状とすることに限らない。たとえば図18に示すように、基板19Eの半導体薄膜における走査方向A1に隣り合う2つの照射領域48a,48bの境界線49aが、前記照射領域48aの走査方向A1に垂直な方向A2に隣接する照射領域48cと、当該照射領域48cの走査方向A1下流側に隣接する照射領域48dとの境界線49bに一致しないような千鳥状に配置されていてもよい。
このように従来の結晶化方法に比べ、パルス光の重ね合わせがほとんど不要であり、半導体薄膜の各照射領域について、1回の照射で結晶化が完了する。このため前記従来技術と比較して、短時間および省エネルギで結晶化を行うことができる。
本発明の実施の一形態の半導体薄膜の結晶化装置10の構成を模式的に示すブロック図である。 マスク14を示す平面図である。 基板19の第1実施例である基板19Aを示す斜視図である。 基板19Aを示す平面図である。 図4の切断面線S5−S5から見た断面図である。 パルス光を照射し、反射膜25を除去した後の基板19Aを示す平面図である。 基板19の第2実施例である基板19Bを示す斜視図である。 基板19Bを示す平面図である。 図8の切断面線S9−S9から見た断面図である。 パルス光を照射し、吸収膜28を除去した後の基板19Bを示す平面図である。 基板19のさらに他の例である基板19Cを示す斜視図である。 凝固後の半導体薄膜24の表面を走査電子顕微鏡で撮影した写真を示す図である。 結晶化を行う基板19のレイアウトを示す平面図である。 基板19のパネル30を拡大して示す平面図である。 図14のセクションXVを拡大して示す平面図である。 図14のセクションXVIを拡大して示す平面図である。 不具合が生じた基板19Dを示す平面図である。 照射領域31の配置状態の他の例を示す平面図である。 従来技術である非晶質シリコン薄膜の結晶化を行う結晶化装置1の構成を簡素化して示す図である。 ガラス基板7に照射されるレーザ光3の形状および放射照度分布8,9を示す図である。
レーザ光3をガラス基板7に照射する方法を模式的に示す図である。
符号の説明
10 結晶化装置
11 レーザ光源
14 マスク
15 対物レンズ
16 基板駆動機構部
17 駆動機構制御部
19,19A,19B 基板
24 半導体薄膜

Claims (8)

  1. 半導体薄膜が延びる方向にほぼ平行な横方向に結晶を成長させる半導体薄膜の結晶化装置であって、
    パルス光を出射する光源と、
    一様な光透過率分布を有する透光部が設けられるマスクと、
    基板に形成される半導体薄膜上にマスクを透過したパルス光によるマスクの透光部の像を結像させる対物レンズとを含むことを特徴とする半導体薄膜の結晶化装置。
  2. 予め定める走査方向に、マスクおよび対物レンズに対して基板を相対的に変位させる変位手段と、
    基板の半導体薄膜上におけるパルス光を照射すべき2つの隣接する照射領域の境界線上に、照射されるパルス光の半導体薄膜上のマスクの透光部の像の解像力以上の幅となる周縁領域の中心が配置されるように、変位手段を制御する制御手段とをさらに含むことを特徴とする請求項1記載の半導体薄膜の結晶化装置。
  3. 半導体薄膜が延びる方向にほぼ平行な横方向に結晶を成長させる半導体薄膜の結晶化方法であって、
    光源からのパルス光を、一様な光透過率分布を有する透光部が設けられるマスクおよび対物レンズを介して、基板に設けられる半導体薄膜に照射して対物レンズによって半導体薄膜上にマスクの透光部の像を結像させることを特徴とする半導体薄膜の結晶化方法。
  4. 予め定める走査方向に、マスクおよび対物レンズに対して基板を相対的に変位させて、基板の半導体薄膜上におけるパルス光を照射すべき2つの隣接する照射領域の境界線上に、照射されるパルス光の半導体薄膜上のマスクの透光部の像の解像力以上の幅となる周縁領域の中心が配置されるようにして、光源からのパルス光を半導体薄膜に照射することを特徴とする請求項3記載の半導体薄膜の結晶化方法。
  5. 請求項3または4記載の結晶化方法を用いて横方向に結晶化された半導体薄膜の結晶化領域に、半導体素子を形成することを特徴とする半導体装置の製造方法。
  6. 請求項5記載の製造方法によって製造される半導体装置であって、
    基板に設けられる半導体薄膜において半導体素子が配置される配置領域が複数個備えられ、各領域は互いに略相似形に形成されることを特徴とする半導体装置。
  7. 隣接する配置領域間の間隔は、1つの配置領域に配置される隣接する半導体素子間の間隔よりも大きいことを特徴とする請求項6記載の半導体装置。
  8. 前記配置領域は、略矩形状に形成され、マトリクス状に配置されることを特徴とする請求項6または7記載の半導体装置。
JP2003337740A 2003-09-29 2003-09-29 半導体薄膜の結晶化装置および結晶化方法ならびに半導体装置の製造方法および半導体装置 Pending JP2005108987A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003337740A JP2005108987A (ja) 2003-09-29 2003-09-29 半導体薄膜の結晶化装置および結晶化方法ならびに半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003337740A JP2005108987A (ja) 2003-09-29 2003-09-29 半導体薄膜の結晶化装置および結晶化方法ならびに半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2005108987A true JP2005108987A (ja) 2005-04-21

Family

ID=34533479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003337740A Pending JP2005108987A (ja) 2003-09-29 2003-09-29 半導体薄膜の結晶化装置および結晶化方法ならびに半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2005108987A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310445A (ja) * 2005-04-27 2006-11-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007150272A (ja) * 2005-10-26 2007-06-14 Semiconductor Energy Lab Co Ltd レーザ照射装置及び半導体装置の製造方法
JP2008021827A (ja) * 2006-07-13 2008-01-31 Renesas Technology Corp 半導体装置の製造方法
CN101937872A (zh) * 2009-06-26 2011-01-05 卡西欧计算机株式会社 半导体器件及其制造方法、显示装置
JP2011124455A (ja) * 2009-12-11 2011-06-23 Japan Steel Works Ltd:The 半導体基板の製造方法およびレーザアニール装置
US8891170B2 (en) 2005-10-26 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and manufacturing method of semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310445A (ja) * 2005-04-27 2006-11-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007150272A (ja) * 2005-10-26 2007-06-14 Semiconductor Energy Lab Co Ltd レーザ照射装置及び半導体装置の製造方法
US8891170B2 (en) 2005-10-26 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and manufacturing method of semiconductor device
JP2008021827A (ja) * 2006-07-13 2008-01-31 Renesas Technology Corp 半導体装置の製造方法
CN101937872A (zh) * 2009-06-26 2011-01-05 卡西欧计算机株式会社 半导体器件及其制造方法、显示装置
JP2011124455A (ja) * 2009-12-11 2011-06-23 Japan Steel Works Ltd:The 半導体基板の製造方法およびレーザアニール装置

Similar Documents

Publication Publication Date Title
KR101193585B1 (ko) 열처리에 의해 얼라인먼트 마크를 형성한 반도체박막을가지는 반도체장치, 반도체박막의 결정화방법, 및반도체박막의 결정화장치
JP2003309080A (ja) アニール処理された基板表面を平滑化する方法及びレーザーアニール処理用マスク
KR20040002803A (ko) 결정화 장치, 결정화 장치에 사용되는 광학부재, 결정화방법, 박막 트랜지스터의 제조 방법 및 표시 장치의매트릭스 회로 기판의 제조 방법
JP2005101530A (ja) 多結晶シリコン層の製造方法及びこれを利用したスイッチング素子
KR100663221B1 (ko) 레이저 가공 방법 및 레이저 가공 장치
KR20140018081A (ko) 박막 반도체 장치의 제조 방법, 박막 반도체 어레이 기판의 제조 방법, 결정성 실리콘 박막의 형성 방법, 및 결정성 실리콘 박막의 형성 장치
JP2007096244A (ja) 投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子
JP2005108987A (ja) 半導体薄膜の結晶化装置および結晶化方法ならびに半導体装置の製造方法および半導体装置
JP2008227077A (ja) レーザ光のマスク構造、レーザ加工方法、tft素子およびレーザ加工装置
JP2006196539A (ja) 多結晶半導体薄膜の製造方法および製造装置
JP2007273833A (ja) 半導体膜の結晶化装置および結晶化方法
JP2010034366A (ja) 半導体処理装置および半導体処理方法
TW200422749A (en) Crystallization apparatus, crystallization method, phase modulation element, device and display apparatus
KR100508001B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
US20060183303A1 (en) Crystallized semiconductor device, method for producing same and crystallization apparatus
JP2006013050A (ja) レーザビーム投影マスク及びそれを用いたレーザ加工方法、レーザ加工装置
JP2005129895A (ja) 多結晶シリコン薄膜の製造方法及びこれを使用して製造されたディスプレーデバイス
JP4652707B2 (ja) 結晶化装置、結晶化方法、位相変調素子、およびデバイス
JP4763983B2 (ja) 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法、表示装置及び位相シフタ
JP2006210789A (ja) 半導体結晶薄膜の製造方法およびその製造装置ならびにフォトマスクならびに半導体素子
KR100619197B1 (ko) 반도체 박막의 결정 성장 장치 및 결정 성장 방법
JP2009094329A (ja) 結晶化装置、結晶化方法、およびデバイス
JP2007287866A (ja) 半導体結晶薄膜の製造方法およびそれに用いられる製造装置、フォトマスク、ならびに半導体素子
JP2007207896A (ja) レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置
JP4467276B2 (ja) 半導体薄膜を製造する方法と装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090526