本発明の実施の形態について以下に説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
以下、本発明の実施の形態について図1を参照しながら説明する。
図1(A)はレーザアニールされる基板全体の上面図を示しており、図1(B)は図1(A)中a−a’の断面の図を示している。また、図1(C)はレーザ照射によってできる半導体膜103の温度分布を示している。
図1(B)の構造は、以下の手順で形成される。まず、絶縁表面を有する基板101上に下地絶縁膜102を形成し、さらに半導体膜103を成膜後、絶縁膜104及び光吸収層105を成膜する。次に、光吸収層105を、図1(A)に示すように所定の幅で島状にパターニングする。図1(A)に示すように、光吸収層は基板の縁を除く基板のほぼ全体にわたって所定の間隔を空けて縞状にパターニングしても良いし、その他のパターンに形成しても良い。
ただし、図2で示すように、TFTのキャリアが移動する方向302の温度分布がこれと垂交する方向に比べて急峻になるようにする必要があるため、キャリアの移動方向302と島状に形成された光吸収層105の長手方向301は、直交する関係にあるように設ける必要がある。なお、図2は基板の一部の上面図を示したものであり、図2中において用いた記号は図1と共通する記号を用いている。
図1は、半導体膜の上に光吸収層を設けた例を示したが、半導体膜の下に光吸収層を設けておいてもよい。
本発明では半導体膜には吸収を持たない波長のレーザ光115を用いるため、パターニングされた光吸収層105にのみ光が吸収される。レーザ光の吸収により生じた熱が絶縁膜104を通して半導体膜103に拡散し、図1(C)に示すように基板面内方向に温度分布ができる。すると半導体膜103は溶融し、前記温度分布に従うため、低温部(つまりは半導体膜103の真上に光吸収層105がない領域)から高温部(つまりは半導体膜103の真上に光吸収層105がある領域)に向かって結晶化が進む。そして、両側から光吸収層105がある領域の中心に向かって結晶成長した2つの単結晶が衝突する。このようにして多結晶半導体膜103’が形成される。ここで、図2に示すようにキャリアの移動方向302と光吸収層105の長手方向301が直交するように多結晶半導体膜103’をパターニングして島状の半導体膜304を形成することにより、多結晶半導体膜103’の結晶成長方向303とキャリアの移動方向302とをほぼ一致させることができる。
本発明では光吸収層105を島状にパターニングしておくことで、半導体膜に温度分布を形成できるため、レーザ光のビームスポット形状に左右されること無く大粒径結晶が形成できる。よって、レーザ光の集光性能を問わないため、シングルモードの集光性が良いものを用いる必要がなく、高い出力が得られる基本波レーザを用いることが可能になる。
数kWの高出力が可能なレーザは発振器の構造上、出力されるビームの品質が比較的悪く、微細なビームスポットを形成することができないが、本発明を用いることで高出力のレーザを用いることができる。
数kWの出力が可能な基本波のレーザとしては、ファイバーレーザやダイオードレーザ、ランプ励起またはLD励起固体レーザ等が挙げられる。
本発明は基本波の固体レーザを用いることができるため、エキシマレーザなどのガスレーザに比べて製造コストを抑えることができる。また、固体レーザは安定性が良いため、ばらつきの小さい多結晶半導体膜を形成することが可能である。さらに、従来に比べ1000倍程度の高出力のレーザが用いられるため、一度に大面積をレーザアニールでき、生産性の向上に効果がある。
(実施の形態2)
本発明の実施の形態として、高出力のファイバーレーザで大粒径結晶を有する多結晶半導体膜を形成し、TFTのチャネル方向に結晶粒界を一つも含まないTFTの作製方法を示す。
まず、図1(B)に示すように、絶縁表面を有する基板101上に、下地絶縁膜102と、非晶質構造を有する半導体膜103を形成する。
絶縁表面を有する基板101としてはバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板を用いる。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板、例えば直径数nmの無機粒子が有機ポリマーマトリックスに分散した材料をシート状に加工したプラスチック基板を用いてもよい。
絶縁表面を有する基板101上に形成する下地絶縁膜102としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiOxNy)等の絶縁膜を用いる。代表的な一例は下地絶縁膜102として2層構造から成り、SiH4、NH3、及びN2Oを反応ガスとして成膜される窒化酸化珪素膜を50〜100nm、SiH4、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜を100〜150nmの厚さに積層形成する構造が採用される。また、下地絶縁膜102の一層として膜厚10nm以下の窒化シリコン膜(SiN膜)、或いは酸化窒化珪素膜(SiNxOy膜(X>Y))を用いることが好ましい。また、窒化酸化珪素膜、酸化窒化珪素膜、窒化シリコン膜を順次積層した3層構造を用いてもよい。下地絶縁膜102は基板からTFTにナトリウム等の可動イオンが侵入することを防ぐためのブロッキング層として機能する。また、下地絶縁膜102はバッファ層として機能する。
また、非晶質構造を有する半導体膜103としては、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などを公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜することによって得る。
また、非晶質構造を有する半導体膜103に代えて、成膜を行うだけで結晶構造を有する半導体膜(多結晶シリコン膜、微結晶半導体膜(マイクロクリスタル半導体膜、セミアモルファス半導体膜とも呼ぶ)など)を用いてもよい。
そして、半導体膜103上に、絶縁膜104と金属元素あるいは半導体元素等からなる光吸収層105を形成する。
絶縁膜104には酸化シリコン膜、または酸化窒化シリコン膜(SiOxNy)等の絶縁膜を50〜300nm程度成膜して用いる。酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiOxNy)等を2層以上積層しても良い。また、絶縁膜104は、光吸収層105として用いる元素などが半導体中に深い準位を形成する不純物元素の拡散を防ぐ役割がある。
光吸収層105は、近赤外から赤外の波長において半導体膜103に比べて吸収率の高い材料を用いる。例えば、W、Mo、Ti、Ta、Cr、Coなどの高融点金属から選ばれる1種、またはこれらの合金を用いる。また、これらの高融点金属の窒化物(WN、MoN、TiN、TaNなど)或いは金属の珪化物(WSi2、MoSi2、TiSi2、TaSi2、CrSi2、CoSi2、PtSi2など)を用いて2層以上の積層としてもよい。
光吸収層105は成膜後、フォトリソグラフィー法を用いて図1(B)に示すようにパターニングし形成する。このとき、パターニングされた光吸収層105は、半導体膜103に温度分布ができるよう、その幅が0.5〜50μm程度であることが好ましい。また、その間隔は1μm以上であることが好ましい。
次に、固体レーザの基本波を上記光吸収層105に照射することで、光が吸収され熱に変わり、絶縁膜104を介して半導体膜103に熱が伝導し、半導体膜103は溶融する。このとき、半導体膜103には本発明の特徴である図1(C)で示すような温度分布ができる。パターニングされた光吸収層の幅に比べ十分に固体レーザの基本波のビームスポットが大きい場合には、この温度分布は光吸収層105の形状に依存し、固体レーザ光のビームスポットの形状には依存しない。
また、本発明の実施例では光吸収層側からレーザ光を照射したが、ガラス基板に吸収が少ない波長を用いることができるため、ガラス基板側からレーザ光を照射しても良い。
溶融した半導体膜103は、低温領域(つまりは半導体膜103の真上に光吸収層105がない領域)から徐々に高温領域(つまりは半導体膜103の真上に光吸収層105がある領域)に向かって結晶化が始まる。本発明においては、光吸収層105が形成されている領域の真下の位置で最も高温になるため、この部分で相反する方向に結晶成長した2つの単結晶同士が衝突することとなる。このようにして形成された一つの大粒径の単結晶は、短辺2〜5μm、長辺5〜30μm程度の長方形に近い形状となる。
固体レーザには、近赤外の波長を持つYbドープファイバーレーザを用いる。出力は10kWの出力が可能である。本実施例はこれに限らず、ダイオードレーザやLD励起固体レーザ等を用いても良い。また、本実施例では、半導体膜を10ナノ秒〜1ミリ秒程度の間、溶融できる程度のパルス発振のレーザを用いてもよい。パルス幅が10ナノ秒〜1ミリ秒程度であれば、1ショットの照射で良いが、それ以下の場合には熱が半導体膜まで十分に伝導し、半導体膜の溶融状態を保てるよう、10MHz以上の繰り返し周波数で連続的に照射する必要がある。
図3は島状にパターニングした光吸収層105の一部を拡大したものである。図中の記号は図1(B)のものと共通のものである。
図3(A)には、レーザアニールにより、大粒径結晶を有する多結晶半導体膜103’が形成される。
次いで、絶縁膜104及び光吸収層105をエッチングにより取り除く。ここで、絶縁膜104及び光吸収層105は、エッチングせずにパターニングし、ゲート絶縁膜およびゲート電極や配線として用いても良い。あるいは、絶縁膜104のみを残し、光吸収層105をエッチングしても良い。
次いで、フォトリソグラフィー技術を用いて多結晶半導体膜103’のパターニングを行い島状の半導体膜304を形成する。(図3(B))パターニングは、結晶成長の終端部分の粒界がチャネル形成領域に含まれないように行う。これにより、結晶成長方向の粒界を避けてチャネル形成領域を形成することができる。ここでは、パターニングは結晶成長の終端部分の粒界が島状の半導体膜304に含まれないように行う。また、パターニングは図2に示したように薄膜トランジスタのキャリアが移動する方向と光吸収層の長手方向とが直交するように行う。これにより、チャネル長方向に結晶粒界が一つも含まれないように形成することができる。本発明において上記のようにパターニングを行うことにより、電気的特性が高い薄膜トランジスタを得ることができる。パターニングにおけるレジストマスク形成を行う前には多結晶半導体膜を保護するためにオゾン含有水溶液、または酸素雰囲気でのUV照射によってオゾンを発生させて酸化膜を形成している。ここでの酸化膜はレジストのぬれ性を向上させる効果もある。
なお、必要があれば、パターニングを行う前に、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを上記酸化膜を介して行う。上記酸化膜を介してドーピングを行った場合には、酸化膜を除去し、再度オゾン含有水溶液によって酸化膜を形成する。
次いで、パターニング時に発生する不要物(レジスト残りやレジスト剥離液など)を除去する洗浄を行った後、島状の半導体膜304の表面を覆って、ゲート絶縁膜106となる酸化珪素を主成分とする絶縁膜を形成する。(図3(C))
次いで、ゲート絶縁膜106の表面を洗浄した後、ゲート電極107を形成する。ゲート電極107としては、ヒロックの発生が少ない高融点金属を含む材料を用いることが好ましい。ヒロックの発生が少ない高融点金属は、W、Mo、Ti、Ta、Coなどから選ばれる1種、またはこれらの合金を用いる。また、これらの高融点金属の窒化物(WN、MoN、TiN、TaNなど)を用いて2層以上の積層としてもよい。
次いで、島状の半導体膜304にn型を付与する不純物元素(P、As等)、ここではリンを適宜添加して、チャネル形成領域110を画定し、ソース領域108及びドレイン領域109を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザ光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。
以降の工程は、層間絶縁膜111を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、導電膜を成膜してパターニングを行ってソース電極112、ドレイン電極113を形成してTFT(nチャネル型TFT)を完成させる。(図3(D))ソース電極112、ドレイン電極113は、Mo、Ta、W、Ti、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成する。例えば、Ti膜と、純Al膜と、Ti膜との3層構造、或いはTi膜と、NiとCを含むAl合金膜と、Ti膜との3層構造を用いる。さらに後の工程で層間絶縁膜等を形成することを考慮して、電極断面形状をテーパー形状とすることが好ましい。
また、ここではトップゲート型TFTを例として説明したが、TFT構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型(逆スタガ型)TFTや順スタガ型TFTに適用することが可能である。
また、本発明は図3(D)のTFT構造に限定されず、必要があればチャネル形成領域とドレイン領域(またはソース領域)との間にLDD領域を有する低濃度ドレイン(LDD:Lightly Doped Drain)構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をLDD領域と呼んでいる。さらにゲート絶縁膜を介してLDD領域をゲート電極と重ねて配置させた、いわゆるGOLD(Gate−drain Overlapped LDD)構造としてもよい。
また、図4(A)および図4(B)にGOLD構造のTFTの例を図示する。なお、図3(D)とはゲート電極構造などが一部異なるだけであるので図4(A)における同一の箇所には同一の符号を用いる。図4(A)に示すGOLD構造のTFTは、チャネル形成領域110とソース領域108との間に第1のLDD領域26と、チャネル形成領域110とドレイン領域109との間に第2のLDD領域27とを有している。また、第1のLDD領域26および第2のLDD領域27は、ゲート絶縁膜106を介してゲート電極の下層29bと重ねて配置されている。なお、ゲート電極は上層29aと、上層29aよりも幅の広い下層29bとの積層で構成されている。また、図4(A)に示すGOLD構造のTFTは、窒化珪素膜からなる保護膜28を設けている。保護膜28としては、PCVD法による緻密な無機絶縁膜(SiN、SiNO膜など)、スパッタ法による緻密な無機絶縁膜(SiN、SiNO膜など)、炭素を主成分とする薄膜(DLC膜、CN膜、アモルファスカーボン膜)、金属酸化物膜(WO2、CaF2、Al2O3、AlNXOYなど)などを用いることが好ましい。
また、図4(B)に示すGOLD構造のTFTは、チャネル形成領域32とソース領域30との間に第1のLDD領域36と、チャネル形成領域32とドレイン領域31との間に第2のLDD領域37とを有している。図4(A)ではLDD領域が全部ゲート電極と重なっているのに対し、図4(B)では、第1のLDD領域36および第2のLDD領域37は、ゲート電極39と一部重なっている。なお、図4(B)に示すTFTは、ゲート絶縁膜が2層となっており、酸化珪素膜からなる第1のゲート絶縁膜38aと、窒化珪素膜からなる第2のゲート絶縁膜38bとの積層となっている。窒化珪素膜からなる第2のゲート絶縁膜38bを用いることでゲート絶縁膜の薄膜化ができる。
また、図4(B)に示すTFTは、第1の層間絶縁膜33aが窒化珪素膜となっており、窒化珪素膜で単層のゲート電極39を囲むように第2のゲート絶縁膜38bと第1の層間絶縁膜33aが設けられている。特にゲート電極39をMoなどのような酸化しやすい導電材料を用いる場合には、酸化膜と接しないように窒化珪素膜で囲むことは有効である。また、第1の層間絶縁膜33aを窒化珪素膜とすることによって、保護膜の機能を果たすとともに同じ材料からなる第2のゲート絶縁膜38bとの密着性を向上させることができる。
また、図4(B)に示すTFTは、第2の層間絶縁膜33bは酸化珪素膜とし、第2の層間絶縁膜33b上にソース電極24、ドレイン電極25を設けている。
また、図3や図4ではnチャネル型TFTを用いて説明したが、n型不純物元素に代えてp型不純物元素を用いることによってpチャネル型TFTを形成することができることは言うまでもない。
また、シングルゲート構造のTFTに限定されず、TFTのオフ電流値のバラツキをさらに低減するため、複数のチャネル形成領域を有するマルチゲート型TFT、例えばダブルゲート型TFTとしてもよい。
また、同一基板上にnチャネル型TFTとpチャネル型TFTとを形成することができ、これらのTFTを組み合わせることによってCMOS回路を構成することもできる。CMOS回路とは、少なくとも一つのnチャネル型TFTと一つのpチャネル型TFTとを有する回路(インバータ回路、NAND回路、AND回路、NOR回路、OR回路、シフトレジスタ回路、サンプリング回路、D/Aコンバータ回路、A/Dコンバータ回路、ラッチ回路、バッファ回路など)を指している。加えて、これらのCMOS回路を組み合わせることによってSRAMやDRAMなどのメモリ素子やその他の素子を基板上に構成することができる。また、さまざまな素子や回路を集積してCPUを基板上に構成することも可能である。
また、本実施の形態は実施の形態1と自由に組み合わせることができる。
(実施の形態3)
図5は、本発明の光吸収層を多層で形成する一例を示す図である。
図5は、光吸収層が第1の層と第2の層からなり、第1の層と第2の層は互いに重なる部分と重ならない部分を有する例である。図5(A)はレーザアニールされる基板の上面図を示しており、図5(B)は図5(A)の断面の図を示している。なお、図1とは光吸収層の構造が一部異なるだけであるので図5における同一の箇所には同一の符号を用いる。
まず、図5(B)に示すように、絶縁表面を有する基板101上に下地絶縁膜102と、半導体膜103と、絶縁膜104を形成する。そして、絶縁膜104上に金属元素あるいは半導体元素等からなる光吸収層の第1の層105aを形成する。
第1の層105aは成膜後、フォトリソグラフィー法を用いて図5(B)に示すようにパターニングし形成する。そして、第1の層105a上に光吸収層の第2の層105bを形成する。第2の層は、第1の層と異なる材料で形成することができる。第2の層105bは成膜後、フォトリソグラフィー法を用いて図5(B)に示すように第1の層に互いに重なる部分と重ならない部分を有するようにパターニングし形成する。
このとき、第1の層105aと第2の層105bからなる光吸収層は、半導体膜103に温度分布ができるよう、その幅が0.5〜50μm程度であることが好ましい。また、その間隔は1μm以上であることが好ましい。
次に、固体レーザの基本波を上記第1の層105aと第2の層105bからなる光吸収層に照射することで、光が吸収され熱に変わり、絶縁膜104を介して半導体膜103に熱が伝導し、半導体膜103は溶融する。このとき、半導体膜103には多層の光吸収層が重なる部分が最も高温となるような温度分布ができる。
溶融した半導体膜103は、低温領域(つまりは半導体膜103の真上に第1の層105aと第2の層105bからなる光吸収層がない領域)から徐々に高温領域(つまりは半導体膜103の真上に第1の層105aと第2の層105bが重なる領域)に向かって結晶化が始まる。本発明においては、第1の層105aと第2の層105bが重なる領域の真下の位置で最も高温になるため、この部分で相反する方向に結晶成長した2つの単結晶同士が衝突することとなる。このようにして大粒径結晶を有する多結晶半導体膜103’を形成することができる。
次いで、図5(C)に示すように第1の層105aと第2の層105bからなる光吸収層、絶縁膜104、及び多結晶半導体膜103’をパターニングして、第1の層105aからなるゲート電極107、絶縁膜104からなるゲート絶縁膜106、及び島状の半導体膜を形成する。このとき、多層の光吸収層が重なる部分の下に結晶成長の終端部分の粒界が形成されるので、その部分を避け多層の光吸収層が重ならない部分、つまり第1の層のみが形成されている部分を用いてゲート電極107を形成する。これにより、結晶成長方向の粒界を避けてチャネル形成領域を形成することができる。
次いで、島状の半導体膜にn型を付与する不純物元素(P、As等)、ここではリンを適宜添加して、ソース領域108及びドレイン領域109を形成し、チャネル形成領域110を画定する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザ光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。
以降の工程は、実施の形態2と同様に行うことができる。
ここでは、光吸収層を2層で形成する例を示したが、光吸収層を3層以上の多層にすることもできる。
また、本実施の形態は実施の形態1、又は実施の形態2と自由に組み合わせることができる。
(実施の形態4)
図6は、光吸収層を多層で形成する他の例を示す図である。
図6は、光吸収層が第1の層と第2の層を積層した積層膜であり、第1の層と第2の層の幅が異なるものを用いる例である。図6(A)はレーザアニールされる基板の断面図を示している。なお、図1(B)や図5(B)とは光吸収層の構造が一部異なるだけであるので図6(A)における同一の箇所には同一の符号を用いる。
まず、図6(A)に示すように、絶縁表面を有する基板101上に下地絶縁膜102と、半導体膜103と、絶縁膜104を形成する。そして、絶縁膜104上に金属元素あるいは半導体元素等からなる光吸収層の第1の層105aを形成する。
第1の層105aは成膜後、フォトリソグラフィー法を用いて図6(A)に示すようにパターニングし形成する。そして、第1の層105a上に光吸収層の第2の層105bを形成する。第2の層は、第1の層と異なる材料で形成することができる。第2の層105bは成膜後、フォトリソグラフィー法を用いて図6(A)に示すように第1の層よりも幅が狭くなるようにパターニングし形成する。
このとき、第1の層105aと第2の層105bからなる光吸収層は、半導体膜103に温度分布ができるよう、その幅が0.5〜50μm程度のであることが好ましい。また、その間隔は1μm以上であることが好ましい。
この状態で、固体レーザの基本波を上記第1の層105aと第2の層105bからなる光吸収層に照射することで、半導体膜103は、低温領域(つまりは半導体膜103の真上に第1の層105aと第2の層105bからなる光吸収層がない領域)から徐々に高温領域(つまりは半導体膜103の真上に第1の層105aと第2の層105bが重なる領域)に向かって結晶化し、第1の層105aと第2の層105bが重なる領域で結晶成長した2つの単結晶同士が衝突し粒界が形成される。このようにして大粒径結晶を有する多結晶半導体膜103’を形成することができる。
次いで、図6(B)に示すように第1の層105aと第2の層105bからなる光吸収層、絶縁膜104、及び多結晶半導体膜103’をパターニングして、第1の層105aからなるゲート電極107、絶縁膜104からなるゲート絶縁膜106、及び島状の半導体膜を形成する。このとき、多層の光吸収層が重なる部分の下に結晶成長の終端部分の粒界が形成されるので、その部分を避け多層の光吸収層が重ならない部分、つまり第1の層のみが形成されている部分を用いてゲート電極107を形成する。これにより、結晶成長方向の粒界を避けてチャネル形成領域を形成することができる。
次いで、島状の半導体膜にn型を付与する不純物元素(P、As等)、ここではリンを適宜添加して、チャネル形成領域110を画定し、ソース領域108及びドレイン領域109を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザ光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。
以降の工程は、実施の形態2と同様に行うことができる。
ここでは、第1の層の上に第1の層より幅の狭い第2の層を形成する例を示したが、逆に第2の層上に第2の層より幅の広い第1の層を形成することもできる。
ここでは、光吸収層を2層で形成する例を示したが、光吸収層を3層以上の多層にすることもできる。
また、本実施の形態は実施の形態1、又は実施の形態2と自由に組み合わせることができる。
(実施の形態5)
図7は、半導体膜の下に光吸収層を設ける例を示す図である。まず、絶縁表面を有する基板101上に光吸収層105を形成する。光吸収層105は成膜後、フォトリソグラフィー法を用いて図7(A)に示すようにパターニングし形成する。そして、光吸収層105上に絶縁膜104と、非晶質構造を有する半導体膜103を形成する。
絶縁表面を有する基板101としてはバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板を用いる。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板、例えば直径数nmの無機粒子が有機ポリマーマトリックスに分散した材料をシート状に加工したプラスチック基板を用いてもよい。
光吸収層105は、近赤外から赤外の波長において半導体膜103に比べて吸収率の高い材料を用いる。例えば、W、Mo、Ti、Ta、Cr、Coなどの高融点金属から選ばれる1種、またはこれらの合金を用いる。また、これらの高融点金属の窒化物(WN、MoN、TiN、TaNなど)或いは金属の珪化物(WSi2、MoSi2、TiSi2、TaSi2、CrSi2、CoSi2、PtSi2など)を用いて2層以上の積層としてもよい。
絶縁膜104としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiOxNy)等の絶縁膜を用いる。代表的な一例は窒化珪素膜上に酸化珪素膜を積層形成する構造が採用される。
非晶質構造を有する半導体膜103としては、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などを公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜することによって得る。
また、非晶質構造を有する半導体膜103に代えて、成膜を行うだけで結晶構造を有する半導体膜(多結晶シリコン膜、微結晶半導体膜(マイクロクリスタル半導体膜、セミアモルファス半導体膜とも呼ぶ)など)を用いてもよい。
そして、半導体膜103上に絶縁膜704を形成し、この状態で固体レーザの基本波を光吸収層105に照射することで、半導体膜103は、低温領域(つまりは半導体膜103の真下に光吸収層105がない領域)から徐々に高温領域(つまりは半導体膜103の真下に光吸収層105がある領域)に向かって結晶化が始まり、光吸収層105が形成されている領域の真上の位置で結晶成長した2つの単結晶同士が衝突し粒界が形成される。このようにして多結晶半導体膜103’を形成する。絶縁膜704を形成し、絶縁膜704によって半導体膜103を物理的に押さえた状態で結晶化を行うことにより、結晶の衝突部分に凹凸ができないようにすることができる。凹凸ができたとしてもその大きさを小さくすることができる。また、結晶化工程において不純物が半導体膜中に混入し、半導体膜が汚染されることを防ぐことができる。絶縁膜704には酸化シリコン膜、または酸化窒化シリコン膜(SiOxNy)等の絶縁膜を50〜300nm程度成膜して用いる。酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiOxNy)等を2層以上積層しても良い。
次いで、図7(B)に示すように多結晶半導体膜103’をパターニングし、n型を付与する不純物元素(P、As等)を添加して、チャネル形成領域110、ソース領域108及びドレイン領域109、チャネル形成領域110とソース領域108との間に第1のLDD領域706及びチャネル形成領域110とドレイン領域109との間に第2のLDD領域707を有する多結晶半導体膜を形成する。ここでは、絶縁膜104及び光吸収層105はエッチングせずにゲート絶縁膜106及びゲート電極107として用いる。このように、光吸収層105をゲート電極107に用いることによりチャネル長方向の粒界の数を一つに定めることができ、同一基板上の複数の薄膜素子の特性を揃えることができる。
次いで、層間絶縁膜111を形成し、ソース領域、ドレイン領域に達するコンタクトホールを形成し、導電膜を成膜してパターニングを行ってソース電極112、ドレイン電極113を形成してボトムゲート型のTFT(nチャネル型TFT)を完成させる。層間絶縁膜111としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiOxNy)等の絶縁膜を用いる。代表的な一例は窒化珪素膜上に酸化珪素膜を積層形成する構造が採用される。
また、図7ではnチャネル型TFTを用いて説明したが、n型不純物元素に代えてp型不純物元素を用いることによってpチャネル型TFTを形成することができることは言うまでもない。
また、シングルゲート構造のTFTに限定されず、TFTのオフ電流値のバラツキをさらに低減するため、複数のチャネル形成領域を有するマルチゲート型TFT、例えばダブルゲート型TFTとしてもよい。
また、本実施の形態は実施の形態1、又は実施の形態2と自由に組み合わせることができる。
(実施の形態6)
図8は、本発明の光吸収層を基板全体に形成するのではなく、基板の特定の領域に選択的に形成する例を示す図である。
図8(A)は、薄膜素子を形成する領域のみに選択的に光吸収層を形成する例を示す。ここで、薄膜素子は基板上に半導体、絶縁体又は導電体の薄膜を適宜積層して形成したものであり、代表的には薄膜トランジスタがあげられる。
基板上には端子部1208やシール材1205を設ける部分等に薄膜素子を形成しない領域がある。それらの領域は、非晶質構造を有する半導体膜を結晶成長させる必要がない。よって、それらの領域には光吸収層を形成せずに薄膜素子を形成する領域のみに選択的に光吸収層を形成することによって、必要な領域のみを結晶成長させ必要な領域のみに多結晶半導体膜を形成することができる。図8(A)は、端子部1208やシール材1205を設ける部分には光吸収層105を形成せず、ソース側駆動回路1201、ゲート側駆動回路1203及び画素部1202には光吸収層105を形成する例を示す。
図8(B)は、端子部1208やシール材1205を設ける部分や画素部1202には光吸収層105を形成せず、ソース側駆動回路1201及びゲート側駆動回路1203等の駆動回路部のみに光吸収層105を形成する例を示す。図8(B)のように選択的に駆動回路部のみに光吸収層を形成することにより、駆動回路部のみに大粒径結晶を有する多結晶半導体膜を形成することができる。その結果、駆動回路部は大粒径結晶を有する多結晶半導体膜を用いて薄膜素子を形成することができる。一方、画素部は半導体膜が結晶化されないので、画素部は非晶質構造を有する半導体膜を用いて薄膜素子を形成することができる。このように、大粒径結晶を有する多結晶半導体膜を用いる領域のみに選択的に光吸収層を形成することにより、一枚の基板上に多結晶半導体膜と非晶質構造を有する半導体膜とを作り分けることができ、一枚の基板上に異なる特性を有する薄膜素子を作り分けることができる。
また、本実施の形態は実施の形態1、実施の形態2、実施の形態3、実施の形態4、又は実施の形態5と自由に組み合わせることができる。
(実施の形態7)
以下に、本発明を用いたデュアルゲート構造のTFTの一例を図9を用いて示す。
図9に示すTFTは、絶縁表面を有する基板710上に下地絶縁膜711が設けられ、下地絶縁膜711上に下部電極712が設けられている。
下部電極712は光吸収層を兼ねる。したがって、近赤外から赤外の波長において半導体膜103に比べて吸収率の高い材料を用いる。例えば、W、Mo、Ti、Ta、Cr、Coなどの高融点金属から選ばれる1種、またはこれらの合金を用いる。また、これらの高融点金属の窒化物(WN、MoN、TiN、TaNなど)或いは金属の珪化物(WSi2、MoSi2、TiSi2、TaSi2、CrSi2、CoSi2、PtSi2など)を用いて2層以上の積層としてもよい。ここでは、下部電極712としてタングステンを用い、タングステン層を50nmの厚さで形成する。なお、下部電極712の厚さは、20nm〜50nmの厚さであればよい。
その後、マスク(例えばレジストマスク)を用いてエッチングすることによって下部電極712を形成する。このとき、例えば、酸素プラズマをあてることにより、レジストマスクを細めることができる。このような工程を経た後にエッチングを行うと、ゲート電極となる下部電極712の側面をテーパー形状とすることができる。
なお、所定の場所に材料を吐出することが可能な印刷法や、インクジェット法に代表される液滴吐出法により、下部電極712を直接形成することも可能である。この方法を用いると、マスクを用いることなく下部電極712を形成することができる。
また、下部電極712は、第1のゲート絶縁膜となる第1絶縁膜713および第2絶縁膜714で覆われている。第1のゲート絶縁膜は少なくとも酸素または窒素を有する絶縁膜である。なお、ここでは、第1絶縁膜713として窒化酸化珪素膜(SiNxOy(ただし、x>y))を50nmの厚さで成膜し、第2絶縁膜714として酸化窒化珪素膜(SiOxNy(ただし、x>y))を100nmの厚さで形成するが、これに限定されるものではない。
第2絶縁膜714上には、第1のゲート絶縁膜を介して下部電極712と重なる半導体層が設けられている。この半導体層は、減圧熱CVD法、プラズマCVD法またはスパッタ法などの成膜法で形成された半導体膜を実施の形態5に示すレーザ照射方法によって結晶化し、その後パターニングされたものである。実施の形態5に示す固体レーザの基本波を用いたレーザ照射方法により、チャネル長方向の結晶粒界を一つに定めることができ、同一基板上の複数の薄膜素子同士の特性を揃えることができる。
また、半導体層は、少なくとも酸素または窒素を有する絶縁膜からなる第2のゲート絶縁膜718で覆われている。また、結晶化のためのレーザ光照射を行わずに第2のゲート絶縁膜718を形成し、第2のゲート絶縁膜718によって半導体層を物理的に押さえつけ、図1に示すレーザ装置でレーザ照射を行ってもよい。その場合、第2のゲート絶縁膜718によりレーザ照射による膜飛びを防止できる。
また、第2のゲート絶縁膜718上に上部電極の下層720bと、上部電極の上層720aとが設けられている。なお、上部電極の下層720bは上部電極の上層720aよりも幅が広いパターンとなっている。上部電極の下層720bと、上部電極の上層720aはともに導電性を有する材料を用いればよい。
また、半導体層は、高濃度に不純物元素が添加されたソース領域716と、チャネル形成領域715と、高濃度に不純物元素が添加されたドレイン領域717を少なくとも有している。ここでは、上部電極の下層720bを設けた状態で、不純物元素を添加することによって、上部電極の下層720bに重なる第1低濃度不純物領域(第1LDD領域)719aをソース領域716とチャネル形成領域715との間に形成している。また、同様に上部電極の下層720bに重なる第2低濃度不純物領域(第2LDD領域)719bをドレイン領域717とチャネル形成領域715との間に形成している。
また、上部電極の下層720bと、上部電極の上層720aを覆う絶縁膜721が設けられ、絶縁膜721上には平坦性を高める絶縁膜722が設けられている。平坦性を高める絶縁膜722としては、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。またポリシラザンとは、珪素(Si)と窒素(N)の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。無機材料としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy(ただし、x>y))、窒化酸化珪素(SiNxOy(ただし、x>y))等の、少なくとも酸素又は窒素を有する絶縁膜を用いることができる。また、平坦性を高める絶縁膜722として、これらの絶縁膜を積層したものを用いてもよい。特に、有機材料を用いて平坦性を高める絶縁膜を形成すると、平坦性は高まる一方で、有機材料によって水分や酸素が吸収されてしまう。これを防止するため、有機材料上に、無機材料を有する絶縁膜を形成するとよい。無機材料に窒素を有する絶縁膜を用いると、Na等のアルカリイオンの侵入を防ぐことができる。
また、平坦性を高める絶縁膜722上には、ソース領域716に達するコンタクトホールを介してソース配線723が設けられている。同様に平坦性を高める絶縁膜722上には、ドレイン領域717に達するコンタクトホールを介してドレイン配線724が設けられている。
図9に示す構造を有するTFTは、一つの半導体層の上下にチャネル(デュアルチャネル)を形成するデュアルゲート構造のTFTである。デュアルゲート構造のTFTの下部電極712は、上部電極と別にTFTを制御できる特徴を有しており、閾値のばらつきを抑えることができ、なおかつオフ電流を抑えることができる。また、デュアルゲート構造のTFTは、絶縁膜を挟んだ下部電極と半導体層とで容量を形成することができる。
また、本実施の形態は、実施の形態1、実施の形態2、実施の形態5、または実施の形態6と自由に組み合わせることができる。
(実施の形態8)
本発明は、液晶表示装置または発光表示装置の作製方法に適用することができる。ここでは、画素部と駆動回路と端子部とを同一基板上に形成した表示装置の例を示す。本発明により、高速な駆動に追随できる半導体薄膜が得られ、より高性能なTFTを用いて駆動回路を構成することができる。図10では表示装置として有機発光素子を有する発光装置の一例を示す。
基板610上に下地絶縁膜を形成した後、各半導体層を形成する。半導体層の結晶化は実施の形態1〜4のいずれかに従って行う。実施の形態1〜4のいずれかに従って結晶化を行えば、一度に大面積の半導体膜を所定の方向に結晶成長させて大粒径結晶を有する多結晶半導体膜を形成することができる。また、結晶粒界の位置を制御できる。従って、チャネル長方向に結晶粒界を一つも含まない薄膜素子を形成でき、電気的特性の高い薄膜素子を形成することができる。
次いで、半導体層を覆うゲート絶縁膜を形成した後、各ゲート電極、端子電極を形成する。次いで、nチャネル型TFT636を形成するため、半導体にn型を付与する不純物元素(代表的にはリン、またはAs)をドープし、pチャネル型TFT637を形成するため、半導体にp型を付与する不純物元素(代表的にはボロン)をドープしてソース領域およびドレイン領域、必要であればLDD領域を適宜形成する。次いで、PCVD法により得られる水素を含む窒化酸化珪素膜(SiNO膜)を形成した後、半導体層に添加された不純物元素の活性化および水素化を行う。
次いで、層間絶縁膜となる平坦化絶縁膜616を形成する。平坦化絶縁膜616としては、塗布法によって得られるシリコン(Si)と酸素(O)との結合で骨格構造が構成される絶縁膜を用いる。
次いで、マスクを用いて平坦化絶縁膜にコンタクトホールを形成すると同時に周縁部の平坦化絶縁膜を除去する。
次いで、平坦化絶縁膜616をマスクとしてエッチングを行い、露呈している水素を含むSiNO膜またはゲート絶縁膜を選択的に除去する。
次いで、導電膜を形成した後、マスクを用いてエッチングを行い、ドレイン配線やソース配線を形成する。
次いで、第1の電極623、即ち、有機発光素子の陽極(或いは陰極)を形成する。第1の電極623としては、仕事関数の高い導電膜を用いることが好ましく、インジウム錫酸化物(ITO)の他、例えば、Si元素を含むインジウム錫酸化物(ITSO)や酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO(Indium Zinc Oxide)などの透明導電材料、もしくはこれらを組み合わせた化合物を含む膜を用いることができる。中でもITSOは、ベークを行ってもITOのように結晶化せず、アモルファス状態のままである。従って、ITSOは、ITOよりも平坦性が高く、有機化合物を含む層が薄くとも陰極とのショートが生じにくく、発光素子の陽極として適している。
次いで、塗布法により得られるSOG膜(例えば、アルキル基を含むSiOx膜)をパターニングして、第1の電極623の端部を覆う絶縁物629(バンク、隔壁、障壁、土手などと呼ばれる)を形成する。絶縁物629は、珪素を含む材料、有機材料及び化合物材料を用いて形成する。また、多孔質膜を用いても良い。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。また、絶縁物629の材料として、黒色顔料やカーボンブラックを分散させてなる感光性または非感光性の有機材料を用いてもよく、ブラックマトリクス(BM)として機能させてもよい。
次いで、有機化合物を含む層624を、蒸着法、熱転写法、液滴吐出法、またはスクリーン印刷法を用いて形成する。有機化合物を含む層624は、積層構造であり、例えば、電子輸送層(電子注入層)、発光層、正孔輸送層、正孔注入層と順次積層する。
ここでは、蒸着法を用いてモリブデン酸化物(MoOx)と、4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(α−NPD)と、ルブレンとを共蒸着して第1の有機化合物を含む層(第1の層)を第1の電極623上に形成する。次いで、蒸着マスクを用いて選択的にα−NPDを蒸着し、第1の有機化合物を含む層の上に正孔輸送層(第2の層)を形成する。また、モリブデン酸化物(MoOx)に代えて、MoNx、VOx、RuOx、CoOx、CuOx、ZnNx、WNx、InOx、InNx、SnOx、SnNx、SbOx、SbNxから選ばれる1種または複数腫を用いることができる。
次いで、選択的に発光層(第3の層)を形成する。発光層は、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から低分子系有機化合物、中分子系有機化合物(昇華性を有さず、且つ分子数が20以下、又は連鎖する分子の長さが10μm以下の有機化合物を指していう)、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝
度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の8〜10属に属する元素を有する化合物を用いることも可能である。
フルカラー表示装置とするためには発光色(R、G、B)ごとに蒸着マスクのアライメントを行ってそれぞれ選択的に蒸着する。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を画素毎に形成する。
次いで、蒸着マスクを用いて選択的にAlq3(トリス(8−キノリノラト)アルミニウム)を蒸着し、発光層上に電子輸送層(第4の層)を形成する。次いで、4,4−ビス(5−メチルベンズオキサゾル−2−イル)スチルベン(略称:BzOs)とリチウム(Li)とを共蒸着し、電子輸送層および絶縁物を覆って全面に電子注入層(第5の層)を形成する。なお、有機化合物を含む層624(第1の層〜第5の層)の各材料は適宜選択し、各膜厚も調整する。
以上に掲げる有機化合物を含む層624を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
次いで、有機化合物を含む層624上に透明導電膜からなる第2の電極625、即ち、有機発光素子の陰極(或いは陽極)を形成する。次いで、蒸着法またはスパッタ法により透明保護層626を形成する。透明保護層626は、第2の電極625を保護する。透明保護層626としては、PCVD法による緻密な無機絶縁膜(SiN、SiNO膜など)、スパッタ法による緻密な無機絶縁膜(SiN、SiNO膜など)、炭素を主成分とする薄膜(DLC膜、CN膜、アモルファスカーボン膜)、金属酸化物膜(WO2、Al2O3、AlNXOYなど)などを用いることが好ましい。透明とは、可視光の透過率が8
0〜100%であることを指す。
次いで、透明な封止基板633をシール材628で貼り合わせて発光素子を封止する。即ち、発光表示装置は、表示領域の外周をシール材で囲み、一対の基板で封止される。TFTの層間絶縁膜は、基板全面に設けられているため、シール材のパターンが層間絶縁膜の外周縁よりも内側に描画された場合、シール材のパターンの外側に位置する層間絶縁膜の一部から水分や不純物が浸入する恐れがある。従って、TFTの層間絶縁膜として用いる平坦化絶縁膜の外周は、シール材のパターンの内側、好ましくは、シール材パターンと重なるようにして平坦化絶縁膜の端部をシール材が覆うようにする。なお、シール材628で囲まれた領域には透明な充填材627を充填する。透明な充填材627としては、紫外線硬化樹脂、熱硬化樹脂、シリコーン樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド
樹脂、フェノール樹脂、PVC(ポリビニルクロライド)、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることが可能である。
また、シール材628で囲まれた領域に透明な充填材を充填する代わりに、乾燥した不活性ガスを充填してもよく、その場合には、表示を妨げない箇所に酸化カルシウムや酸化バリウムなどのような化学吸着によって水分を吸収する乾燥剤を配置する。
最後にFPC632を異方性導電膜631により公知の方法で端子電極と貼りつける。端子電極は、透明導電膜を用いることが好ましく、ゲート配線と同時に形成された端子電極上に形成する。(図10)
以上の工程によって、画素部と駆動回路と端子部とを同一基板上に形成することができる。
また、発光素子の光は、基板610及び封止基板633を通過して両側に取り出される。図10に示す構造は、基板と封止基板の両方を通過させて光を取り出す構造の発光装置である。
基板と封止基板の両方を通過させて光を取り出す構造の発光装置の構成に応じて、偏光板、円偏光板、またはそれらを組み合わせて設けることができる。その結果、きれいな黒表示を行え、コントラストが向上する。さらに、円偏光板を設けることにより反射光を防止することができる。
また、透明導電膜からなる第2の電極625に代えて反射性の金属材料を用いれば、下方出射型の発光装置とすることができる。また、透明導電膜からなる第1の電極623を用いれば上方出射型の発光装置とすることができる。
また、必要であれば、偏光板や円偏光板だけでなく、他の光学フィルム(位相差板、カラーフィルター、色変換フィルターなど)やマイクロレンズアレイを設けてもよい。例えば、表示領域と重なる封止基板の発光素子側の面あるいは、観察者側の面にカラーフィルターを設け、表示部に設けたRGBの発光素子からそれぞれの発光の色純度を向上させてもよい。また、表示部に白色の発光素子を設け、カラーフィルター、又はカラーフィルター及び色変換層などを別途設けることによってフルカラー表示を可能とさせてもよい。
また、発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電圧(CV)のものと、定電流(CC)のものとがある。ビデオ信号が定電圧のもの(CV)には、発光素子に印加される電圧が一定のもの(CVCV)と、発光素子に印加される電流が一定のもの(CVCC)とがある。また、ビデオ信号が定電流のもの(CC)には、発光素子に印加される電圧が一定のもの(CCCV)と、発光素子に印加される電流が一定のもの(CCCC)とがある。
また、発光装置において、静電破壊防止のための保護回路(保護ダイオードなど)を設けてもよい。
さらに、上記作製方法によって作製される発光表示パネルにFPCや、駆動用の駆動ICを実装する例について説明する。
図11(A)に示す図は、FPC1209を4カ所の端子部1208に貼り付けた発光装置の上面図の一例を示している。基板1210上には発光素子及びTFTを含む画素部1202と、TFTを含むゲート側駆動回路1203と、TFTを含むソース側駆動回路1201とが形成されている。TFTの活性層が結晶構造を有する半導体膜で構成されており、同一基板上にこれらの回路を形成している。従って、システムオンパネル化を実現したEL表示パネルを作製することができる。
なお、基板1210はコンタクト部以外において保護膜で覆われており、保護膜上に光触媒機能を有する物質を含む下地層が設けられている。
また、画素部を挟むように2カ所に設けられた接続領域1207は、発光素子の第2の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第1の電極は画素部に設けられたTFTと電気的に接続している。
また、封止基板1204は、画素部および駆動回路を囲むシール材1205、およびシール材に囲まれた充填材料によって基板1210と固定されている。また、透明な乾燥剤を含む充填材料を充填する構成としてもよい。また、画素部と重ならない領域に乾燥剤を配置してもよい。
また、図11(A)に示した構造は、XGAクラスの比較的大きなサイズ(例えば対角4.3インチ)の発光装置で好適な例を示したが、図11(B)は、狭額縁化させた小型サイズ(例えば対角1.5インチ)で好適なCOG方式を採用した例である。
図11(B)において、基板1310上に駆動IC1301が実装され、駆動ICの先に配置された端子部1308にFPC1309を実装している。実装される駆動IC1301は、生産性を向上させる観点から、一辺が300mmから1000mm以上の矩形状の基板上に複数個作り込むとよい。つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して駆動ICを個別に取り出せばよい。駆動ICに用いるTFTの半導体層は、実施の形態1〜4のいずれかに従って結晶化させたものを用いると高性能な駆動ICが得られる。駆動ICの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が15〜80mm、短辺が1〜6mmの矩形状に形成してもよいし、画素領域の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。
駆動ICのICチップに対する外形寸法の優位性は長辺の長さにあり、長辺が15〜80mmで形成された駆動ICを用いると、画素部に対応して実装するのに必要な数がICチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上に駆動ICを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからICチップを取り出す場合と比較すると、大きな優位点である。
また、TAB方式を採用してもよく、その場合は、複数のテープを貼り付けて、該テープに駆動ICを実装すればよい。COG方式の場合と同様に、単数のテープに単数の駆動ICを実装してもよく、この場合には、強度の問題から、駆動ICを固定する金属片等を一緒に貼り付けるとよい。
また、基板1310もコンタクト部以外において保護膜で覆われており、保護膜上に光触媒機能を有する物質を含む下地層が設けられている。
また、画素部1302と駆動IC1301の間に設けられた接続領域1307は、発光素子の第2の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第1の電極は画素部に設けられたTFTと電気的に接続している。
また、封止基板1304は、画素部1302を囲むシール材1305、およびシール材に囲まれた充填材料によって基板1310と固定されている。
また、画素部のTFTの活性層として非晶質半導体膜を用いる場合には図11(B)の構成とするか、もしくは実施の形態6に従って、駆動回路を形成する領域のみに光吸収層を形成することにより、駆動回路を形成する領域のみに多結晶半導体膜を形成することができる。
また、ここでは表示装置としてアクティブマトリクス型の発光装置の例を示したが、アクティブマトリクス型の液晶表示装置にも適用できることはいうまでもない。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、素子基板に設けられた画素電極と対向基板に設けられた対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。対向基板と素子基板は、等間隔で配置され、液晶材料が充填されている。液晶材料は、シール材を閉パターンとして気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる方法を用いてもよいし、開口部を有するシールパターンを設け、TFT基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式(汲み上げ式)を用いてもよい。
また、カラーフィルターを用いずに、光シャッタを行い、RGBの3色のバックライト光源を高速で点滅させるフィールドシーケンシャル方式の駆動方法を用いた液晶表示装置にも本発明は、適用できる。
また、本実施の形態は、実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、実施の形態6、または実施の形態7と自由に組み合わせることができる。
(実施の形態9)
本実施の形態では、本発明を用いてCPU(中央演算装置:Central Processing Unit)を作製した例を図12(A)〜図12(C)、図13(A)〜図13(C)、図14(A)〜図14(C)、図15(A)、図15(B)、及び、図16を用いて示す。
図12(A)に示すように、絶縁表面を有する基板1400上に下地絶縁膜1401を形成する。基板1400には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板を用いることができる。また、PET、PES、PENに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、本作製工程における処理温度に耐え得るのであれば用いることが可能である。
下地絶縁膜1401は基板1400中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒素を含む酸化珪素などの絶縁膜を用いて形成する。
下地絶縁膜1401上に非晶質半導体膜1402を形成する。非晶質半導体膜1402の膜厚は25〜100nm(好ましくは30〜60nm)とする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができ、シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。ここでは66nmの珪素を主成分とする半導体膜(非晶質珪素膜、アモルファスシリコンとも表記する)を用いる。
その後、実施の形態1または実施の形態2と同様に、非晶質半導体膜1402上に、絶縁膜1434と金属元素あるいは半導体元素等からなる光吸収層1435を形成する。
光吸収層1435は成膜後、フォトリソグラフィー法を用いて長手方向を有するパターンに形成する。このとき、パターニングされた光吸収層1435は、非晶質半導体膜1402に温度分布ができるよう、その幅が0.5〜50μm程度であることが好ましい。また、その間隔は1μm以上であることが好ましい。
この状態で、固体レーザの基本波を光吸収層1435に照射することで、非晶質半導体膜1402は、低温領域(つまりは非晶質半導体膜1402の真上に光吸収層1435がない領域)から徐々に高温領域(つまりは非晶質半導体膜1402の真上に光吸収層1435がある領域)に向かって結晶化が始まり、多結晶半導体膜が形成される。そして、光吸収層1435が形成されている領域の真上の位置に粒界が形成される。
次いで、絶縁膜1434及び光吸収層1435をエッチングにより取り除く。ここで、絶縁膜1434及び光吸収層1435は、エッチングせずにパターニングし、ゲート絶縁膜およびゲート電極や配線として用いても良い。あるいは、絶縁膜1434のみを残し、光吸収層1435をエッチングしても良い。
次いで、図12(C)に示すように、多結晶半導体膜を所定の形状にパターニングし、島状の半導体層1406a〜1406eを得る。パターニングは、結晶成長の終端部分の粒界がチャネル形成領域に含まれないように行う。これにより、結晶成長方向の粒界を避けてチャネル形成領域を形成することができる。また、パターニングは薄膜トランジスタのキャリアが移動する方向と光吸収層の長手方向とが直交するように行う。これにより、チャネル長方向に結晶粒界が一つも含まれないように形成することができる。本発明において上記のようにパターニングを行うことにより、電気的特性が高い薄膜トランジスタを得ることができる。
次いで、必要があれば、薄膜トランジスタの電気特性であるしきい値をよりゼロに近づかせるために不純物元素(ボロンなど)を微量に添加する。
次いで、島状の半導体層1406a〜1406eを覆う絶縁膜、いわゆるゲート絶縁膜1408を形成する。なお、ゲート絶縁膜1408の形成前に、島状の半導体膜の表面をフッ酸等により洗浄する。ゲート絶縁膜1408はプラズマCVD法またはスパッタ法を用い、厚さを10〜150nm、好ましくは20〜40nmとしてシリコンを含む絶縁膜で形成する。勿論、ゲート絶縁膜は酸化珪素膜に限定されるものでなく、他のシリコンを含む絶縁膜(窒化珪素膜や酸化窒化珪素膜など)を単層または積層構造として用いてもよい。
その後、ゲート絶縁膜1408上にゲート電極となる導電膜1409a、1409bを形成する。ここではゲート電極を2層構造としたが、勿論、単層であっても3層以上の積層であってもよい。導電膜1409a、1409bは、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。
次いで、図13(A)に示すように、第1の導電膜1409a、第2の導電膜1409bを、エッチングするためのレジストマスク1410を形成する。なお、レジストマスク1410の端部はテーパー形状を有すればよく、レジストマスクの形状は扇形、又は台形となってもよい。
次いで、図13(B)に示すように、レジストマスク1410を用いて、第2の導電膜1409bを選択的にエッチングする。なお、第1の導電膜1409aは、ゲート絶縁膜や半導体膜がエッチングされないよう、いわゆるエッチングストッパーとして機能する。エッチングされた第2の導電膜1409bは、0.2μm以上1.0μm以下のゲート長1413を有する。
次いで、図13(C)に示すように、レジストマスク1410を設けた状態で、第1の導電膜1409aをエッチングする。このとき、ゲート絶縁膜1408と、第1の導電膜1409aとの選択比の高い条件で第1の導電膜1409aをエッチングする。この工程により、レジストマスク1410、第2の導電膜1409bも多少エッチングされ、さらに細くなることがある。以上のようにゲート長が1.0μm以下と非常に小さいゲート電極が形成される。
次いで、レジストマスク1410をO2アッシングやレジスト剥離液により除去し、不純物添加用のレジストマスク1415を適宜、形成する。ここでは、pチャネル型TFTとなる領域を覆うようにレジストマスク1415を形成する。
次いで、図14(A)に示すように、nチャネル型TFTとなる領域に、ゲート電極をマスクとして自己整合的に不純物元素であるリン(P)を添加する。ここでは、ホスフィン(PH3)を60〜80keVでドーピングする。この工程によって、nチャネル型のTFTとなる領域に、不純物領域1416a〜1416cが形成される。
次いで、レジストマスク1415を除去して、nチャネル型TFTとなる領域を覆うようにレジストマスク1417を形成する。次いで、図14(B)に示すように、ゲート電極をマスクとして、自己整合的に不純物元素であるボロン(B)を添加する。この工程によって、pチャネル型TFTとなる領域に不純物領域1418a、1418bが形成される。
次いで、レジストマスク1417を除去した後、図14(C)に示すように、ゲート電極の側面を覆う絶縁膜、いわゆるサイドウォール1419a〜1419cを形成する。サイドウォールは、プラズマCVD法や減圧CVD(LPCVD)法を用いて、珪素を有する絶縁膜を形成した後、適宜、エッチングを行うことにより形成することができる。
次いで、pチャネル型のTFT上にレジストマスク1421を形成し、フォスフィン(PH3)を15〜25keVでドーピングし、高濃度不純物領域、いわゆるソース領域及びドレイン領域を形成する。この工程によって、図14(C)に示すように、サイドウォール1419a〜1419cをマスクとして、自己整合的に高濃度不純物領域1420a〜1420cが形成される。
次いで、レジストマスク1421をO2アッシングやレジスト剥離液により除去する。
次いで、各不純物領域を活性化するための加熱処理を行う。ここでは、レーザ照射により不純物領域の活性化を行う。また、基板を窒素雰囲気中で550℃に加熱することにより不純物領域の活性化を行ってもよい。
次いで、ゲート絶縁膜1408およびゲート電極を覆う第1の層間絶縁膜1422を形成する。第1の層間絶縁膜1422は水素を有する無機絶縁膜、例えば窒化珪素膜を用いる。
その後、加熱処理を行い、水素化を施す。第1の層間絶縁膜1422である窒化珪素膜から放出される水素により、酸化珪素膜や珪素膜のダングリングボンドを終端する。
次いで、図15(A)に示すように、第1の層間絶縁膜1422を覆うように第2の層間絶縁膜1423を形成する。第2の層間絶縁膜1423は、無機材料(酸化珪素、窒化珪素、酸素を含む窒化珪素など)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、シロキサン、又はそれらの積層構造を用いることができる。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
次いで、ゲート絶縁膜1408、第1の層間絶縁膜1422、第2の層間絶縁膜1423に開口部、いわゆるコンタクトホールを形成する。そして、図15(B)に示すように各不純物領域と接続する配線1425a〜1425eを形成する。また、必要であれば、同時にゲート電極と接続する配線も形成する。なお、これらの配線は、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。加えて、これらの配線は、ニッケル、コバルト、鉄のうち少なくとも1種の元素、及び炭素を含むアルミニウム合金膜で形成してもよい。
以上のようにして、低濃度不純物領域を有するように形成するLDD構造からなり、ゲート長が1.0μm以下となるnチャネル型の薄膜トランジスタを形成することができる。また、低濃度不純物領域を有さないように形成するいわゆるシングル・ドレイン構造からなり、ゲート長が1.0μm以下となるpチャネル型の薄膜トランジスタが完成する。なおゲート長が1.0μm以下となるTFTをサブミクロンTFTとも表記できる。pチャネル型の薄膜トランジスタは、ホットキャリアによる劣化や短チャネル効果が生じにくいことから、シングル・ドレイン構造とすることができる。
なお本発明において、pチャネル型の薄膜トランジスタをLDD構造としてもよい。さらにnチャネル型の薄膜トランジスタ、及びpチャネル型の薄膜トランジスタにおいて、LDD構造に代えて、低濃度不純物領域がゲート電極と重なる、いわゆるGOLD構造を有してもよい。
以上のように形成された薄膜トランジスタを有する半導体装置、本実施例においてはCPUを作製することができ、駆動電圧5Vで、動作周波数30MHzと高速動作が可能となる。
次に、上述の薄膜トランジスタを適宜用いて各種回路を構成する例を図16を用いて説明する。図16はガラス基板1600上に形成したCPUのブロック図を示している。
図16に示すCPUは、基板1600上に、演算回路(ALU:Arithmetic logic unit)1601、演算回路用の制御部(ALU Controller)1602、命令解析部(Instruction Decoder)1603、割り込み制御部(Interrupt Controller)1604、タイミング制御部(Timing Controller)1605、レジスタ(Register)1606、レジスタ制御部(Register Controller)1607、バスインターフェース(Bus I/F)1608、書き換え可能なROM1609、ROMインターフェース(ROM I/F)1620とを主に有している。またROM1609及びROM I/F1620は、別チップに設けても良い。
勿論、図16に示すCPUは、その構成を簡略化して示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。
バスインターフェース1608を介してCPUに入力された命令は、命令解析部1603に入力され、デコードされた後、演算回路用の制御部1602、割り込み制御部1604、レジスタ制御部1607、タイミング制御部1605に入力される。
演算回路用の制御部1602、割り込み制御部1604、レジスタ制御部1607、タイミング制御部1605は、デコードされた命令に基づき、各種制御を行う。具体的に演算回路用の制御部1602は、演算回路1601の動作を制御するための信号を生成する。また、割り込み制御部1604は、CPUのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部1607は、レジスタ1606のアドレスを生成し、CPUの状態に応じてレジスタ1606の読み出しや書き込みを行う。
また、タイミング制御部1605は、演算回路1601、演算回路用の制御部1602、命令解析部1603、割り込み制御部1604、レジスタ制御部1607の動作のタイミングを制御する信号を生成する。例えばタイミング制御部1605は、基準クロック信号CLK1(1621)を元に、内部クロック信号CLK2(1622)を生成する内部クロック生成部を備えており、クロック信号CLK2を上記各種回路に供給する。
本発明により、一度の走査で広い面積のレーザ光照射を行うことができるので、低コストなCPUを作製することができる。
また、本実施の形態は実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、実施の形態6、または実施の形態7と自由に組み合わせることができる。
(実施の形態10)
ここでは、本発明を用いてICタグを作製した例を図17(A)〜図17(E)、図18(A)〜図18(E)、図19(A)〜図19(C)、図20(A)、及び図20(B)を用いて示す。
なお、ICタグの集積回路に用いられる半導体素子として絶縁分離されたTFTを用いた例を以下に示すが、ICタグの集積回路に用いられる半導体素子はTFTに限定されず、あらゆる素子を用いることができる。例えば、TFTの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。
まず、図17(A)に示すように、スパッタ法を用いてガラス基板(第1の基板)1500上に剥離層1501を形成する。剥離層1501は、スパッタ法、減圧CVD法、プラズマCVD法等を用いて形成することができる。本実施例では、膜厚50nm程度の非晶質シリコンを減圧CVD法で形成し、剥離層1501として用いる。なお剥離層1501はシリコンに限定されない。剥離層1501には、近赤外域から赤外域の吸収率が低い材料を用いることができる。剥離層1501の膜厚は、50〜60nmとするのが望ましい。
次いで、剥離層1501上に、下地絶縁膜1502を形成する。下地絶縁膜1502は第1の基板中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、TFTなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また、下地絶縁膜1502は、後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下地絶縁膜1502は単層であっても複数の絶縁膜を積層したものであっても良い。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒素を含む酸化珪素(SiON)、酸素を含む窒化珪素(SiNO)などの絶縁膜を用いて形成する。
次に、下地絶縁膜1502上に非晶質構造を有する半導体膜1503を形成する。半導体膜1503は、下地絶縁膜1502を形成した後、大気に曝さずに形成することが望ましい。半導体膜の膜厚は20〜200nm(望ましくは40〜170nm、好ましくは50〜150nm)とする。
その後、実施の形態1または実施の形態2と同様に、非晶質構造を有する半導体膜1503上に、絶縁膜1561と金属元素あるいは半導体元素等からなる光吸収層1562を形成する。
光吸収層1562は成膜後、フォトリソグラフィー法を用いて長手方向を有するパターンに形成する。このとき、パターニングされた光吸収層1562は、非晶質構造を有する半導体膜1503に温度分布ができるよう、その幅が0.5〜50μm程度であることが好ましい。また、その間隔は1μm以上であることが好ましい。
この状態で、実施の形態1または実施の形態2と同様に固体レーザの基本波を光吸収層1562に照射することによって非晶質構造を有する半導体膜1503を結晶化する。そして、多結晶半導体膜1503’が形成される。
次いで、絶縁膜1561及び光吸収層1562をエッチングにより取り除く。ここで、絶縁膜1561及び光吸収層1562は、エッチングせずにパターニングし、ゲート絶縁膜およびゲート電極や配線として用いても良い。あるいは、絶縁膜1561のみを残し、光吸収層1562をエッチングしても良い。
次いで、図17(B)に示すように、多結晶半導体1503’をパターニングする。パターニングは、結晶成長の終端部分の粒界がチャネル形成領域に含まれないように行う。また、パターニングは薄膜トランジスタのキャリアが移動する方向と光吸収層の長手方向とが直交するように行う。これにより、電気的特性が高い薄膜トランジスタを得ることができる。そして、島状の半導体膜1506〜1508を形成した後、ゲート絶縁膜1509を形成する。ゲート絶縁膜1509は、プラズマCVD法又はスパッタリング法などを用い、窒化珪素、酸化珪素、窒素を含む酸化珪素又は酸素を含む窒化珪素を含む膜を、単層で、又は積層させて形成することができる。
なお、ゲート絶縁膜1509を形成した後、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行ない、島状の半導体膜1506〜1508を水素化する工程を行なっても良い。また、水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
次に図17(C)に示すように、ゲート電極1510〜1512を形成する。ここでは、SiとWをスパッタ法で積層するように形成した後、レジスト1513をマスクとしてエッチングを行なうことにより、ゲート電極1510〜1512を形成した。勿論、ゲート電極1510〜1512の導電材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、n型を付与する不純物がドーピングされたSiとNiSi(ニッケルシリサイド)との積層構造や、TaN(窒化タンタル)とW(タングステン)の積層構造としてもよい。また、種々の導電材料を用いて単層で形成しても良い。また、ゲート電極とアンテナとを同時に形成する場合には、それらの機能を考慮して材料を選択すればよい。
また、レジストマスクの代わりに、SiOx等のマスクを用いてもよい。この場合、パターニングしてSiOx、SiON等のマスク(ハードマスクと呼ばれる。)を形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅のゲート電極1510〜1512を形成することができる。また、レジスト1513を用いずに、液滴吐出法を用いて選択的にゲート電極1510〜1512を形成しても良い。
次いで、図17(D)に示すように、pチャネル型TFTとなる島状の半導体膜1507をレジスト1515で覆い、ゲート電極1510、1512をマスクとして、島状の半導体膜1506、1508に、n型を付与する不純物元素(代表的にはP(リン)又はAs(砒素))を低濃度にドープする。このドーピング工程によって、ゲート絶縁膜1509を介してドーピングがなされ、島状の半導体膜1506、1508に、一対の低濃度不純物領域1516、1517が形成される。なお、このドーピング工程は、pチャネル型TFTとなる島状の半導体膜1507をレジストで覆わずに行っても良い。
次いで、図17(E)に示すように、レジスト1515をアッシング等により除去した後、nチャネル型TFTとなる島状の半導体膜1506、1508を覆うように、レジスト1518を新たに形成し、ゲート電極1511をマスクとして、島状の半導体膜1507に、p型を付与する不純物元素(代表的にはB(ホウ素))を高濃度にドープする。このドーピング工程によって、ゲート絶縁膜1509を介してドーピングがなされ、島状の半導体膜1507に、一対のp型の高濃度不純物領域1520が形成される。
次いで、図18(A)に示すように、レジスト1518をアッシング等により除去した後、ゲート絶縁膜1509及びゲート電極1510〜1512を覆うように、絶縁膜1521を形成する。
その後、エッチバック法により、絶縁膜1521、ゲート絶縁膜1509を部分的にエッチングし、図18(B)に示すように、ゲート電極1510〜1512の側壁に接するサイドウォール1522〜1524を自己整合的(セルフアライン)に形成する。エッチングガスとしては、CHF3とHeの混合ガスを用いた。なお、サイドウォールを形成する工程は、これらに限定されるものではない。
次いで、図18(C)に示すように、pチャネル型TFTとなる島状の半導体膜1507を覆うように、レジスト1526を新たに形成し、ゲート電極1510、1512及びサイドウォール1522、1524をマスクとして、n型を付与する不純物元素(代表的にはP又はAs)を高濃度にドープする。このドーピング工程によって、ゲート絶縁膜1509を介してドーピングがなされ、島状の半導体膜1506、1508に、一対のn型の高濃度不純物領域1527、1528が形成される。
次に、レジスト1526をアッシング等により除去した後、不純物領域の熱活性化を行っても良い。例えば、50nmのSiON膜を成膜した後、550℃、4時間、窒素雰囲気下において、加熱処理を行なえばよい。また、水素を含むSiNx膜を、100nmの膜厚に形成した後、410℃、1時間、窒素雰囲気下において、加熱処理を行なうことにより、多結晶半導体膜の欠陥を改善することができる。これは、例えば、多結晶半導体膜中に存在するダングリングボンドを終端させるものであり、水素化処理工程などと呼ばれる。
上述した一連の工程により、nチャネル型TFT1530、pチャネル型TFT1531、nチャネル型TFT1532が形成される。上記作製工程において、エッチバック法の条件を適宜変更し、サイドウォールのサイズを調整することで、チャネル長0.2μm〜2μmのTFTを形成することができる。
さらに、この後、TFT1530〜1532を保護するためのパッシベーション膜を形成しても良い。
次いで、図18(D)に示すように、TFT1530〜1532を覆うように、第1の層間絶縁膜1533を形成する。
さらに、第1の層間絶縁膜1533上に、第2の層間絶縁膜1534を形成する。なお、第1の層間絶縁膜1533又は第2の層間絶縁膜1534と、後に形成される配線を構成する導電材料等との熱膨張率の差から生じる応力によって、第1の層間絶縁膜1533又は第2の層間絶縁膜1534の膜剥がれや割れが生じるのを防ぐために、第1の層間絶縁膜1533又は第2の層間絶縁膜1534中にフィラーを混入させておいても良い。
次いで、図18(D)に示すように、第1の層間絶縁膜1533、第2の層間絶縁膜1534及びゲート絶縁膜1509にコンタクトホールを形成し、TFT1530〜1532に接続する配線1535〜1539を形成する。なお、配線1535、1536はnチャネル型TFT1530の高濃度不純物領域1527に、配線1536、1537はpチャネル型TFT1531の高濃度不純物領域1520に、配線1538、1539はnチャネル型TFT1532の高濃度不純物領域1528に、それぞれ接続されている。さらに配線1539は、nチャネル型TFT1532のゲート電極1512にも接続されている。nチャネル型TFT1532は、乱数ROMのメモリ素子として用いることができる。
次いで、図18(E)に示すように、配線1535〜1539を覆うように、第2の層間絶縁膜1534上に第3の層間絶縁膜1541を形成する。第3の層間絶縁膜1541は、配線1535が一部露出する様な位置に開口部を有するように形成する。なお、第3の層間絶縁膜1541は、第1の層間絶縁膜1533と同様の材料を用いて形成することが可能である。
次に、第3の層間絶縁膜1541上にアンテナ1542を形成する。アンテナ1542は、Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Al、Fe、Co、Zn、Sn、Niなどの金属、金属化合物を1つまたは複数有する導電材料を用いることができる。そしてアンテナ1542は、配線1535と接続されている。なお、図18(E)では、アンテナ1542が配線1535と直接接続されているが、本実施の形態のICタグはこの構成に限定されない。例えば別途形成した配線を用いて、アンテナ1542と配線1535とを電気的に接続するようにしても良い。
アンテナ1542は印刷法、フォトリソグラフィ法、蒸着法または液滴吐出法などを用いて形成することができる。図18(E)では、アンテナ1542が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ1542を形成することも可能である。例えば、Niなどで形成した配線に、Cuを無電解めっきでコーティングして、アンテナ1542を形成しても良い。
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ1542を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、ICタグの作製に費やされるコストを抑えることができる。
液滴吐出法または各種印刷法を用いる場合、例えば、CuをAgでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ1542を形成する場合、該アンテナ1542の密着性が高まるような処理を、第3の層間絶縁膜1541の表面に施すことが望ましい。
密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を第3の層間絶縁膜1541の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を第3の層間絶縁膜1541の表面に付着させる方法、第3の層間絶縁膜1541の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。
第3の層間絶縁膜1541に付着させる金属または金属化合物が導電性を有する場合、アンテナの正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば1〜10nmとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第3の層間絶縁膜1541の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。
そして、図19(A)に示すように、アンテナ1542を形成した後、アンテナ1542を覆うように、第3の層間絶縁膜1541上に保護層1545を形成する。保護層1545は、後に剥離層1501をエッチングにより除去する際に、アンテナ1542を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層1545を形成することができる。
次いで、図19(B)に示すように、ICタグを個別に分離するために溝1546を形成する。溝1546は、剥離層1501が露出する程度であれば良い。溝1546の形成は、ダイシング、スクライビングなどを用いることができる。なお、第1の基板1500上に形成されているICタグを分離する必要がない場合、必ずしも溝1546を形成する必要はない。
次いで、図19(C)に示すように、剥離層1501をエッチングにより除去する。ここでは、エッチングガスとしてハロゲン化フッ素を用い、該ガスを溝1546から導入する。例えばClF3(三フッ化塩素)を用い、温度を350℃とし、流量を300sccm(standard cm3 /min)とし、気圧を798Paとし、処理時間を3時間とした条件で行なう。また、ClF3ガスに窒素を混ぜたガスを用いても良い。ClF3等のハロゲン化フッ素を用いることで、剥離層1501が選択的にエッチングされ、第1の基板1500をTFT1530〜1532から剥離することができる。なおハロゲン化フッ素は、気体であっても液体であってもどちらでも良い。
次に図20(A)に示すように、剥離されたTFT1530〜1532及びアンテナ1542を、接着剤1550を用いて第2の基板1551に貼り合わせる。接着剤1550は、第2の基板1551と下地絶縁膜1502とを貼り合わせることができる材料を用いる。接着剤1550は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
なお、第2の基板1551として、フレキシブルな紙またはフレキシブルなプラスチックなどの有機材料を用いることができる。
次いで、図20(B)に示すように、保護層1545を除去した後、アンテナ1542を覆うように接着剤1552を第3の層間絶縁膜1541上に塗布し、カバー材1553を貼り合わせる。カバー材1553は第2の基板1551と同様に、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。接着剤1552の厚さは、例えば10〜200μmとすれば良い。
また接着剤1552は、カバー材1553と第3の層間絶縁膜1541及びアンテナ1542とを貼り合わせることができる材料を用いる。接着剤1552は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
上述した各工程を経て、ICタグが完成する。上記作製方法によって、トータルの膜厚0.3μm以上3μm以下、代表的には2μm程度の飛躍的に薄い集積回路を第2の基板1551とカバー材1553との間に形成することができる。
なお、集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤1550と接着剤1552との間に形成された各種絶縁膜及び層間絶縁膜の厚さを含めるものとする。また、ICタグが有する集積回路の占める面積を、5mm四方(25mm2)以下、より望ましくは0.3mm四方(0.09mm2)〜4mm四方(16mm2)程度とすることができる。
なお、本実施の形態では、耐熱性の高い第1の基板1500と集積回路の間に剥離層を設け、エッチングにより該剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発明のICタグの作製方法は、この構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を設け、レーザ光の照射により該剥離層を除去することで基板と集積回路とを剥離しても良い。或いは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良い。
なお、本実施の形態では、アンテナを集積回路と同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。別の基板上に形成したアンテナと集積回路とを、後に貼り合わせることで、電気的に接続するようにしても良い。
なお一般的にRFICで用いられている電波の周波数は、13.56MHz、2.45GHzが多く、該周波数の電波を検波できるようにICタグを形成することが、汎用性を高める上で非常に重要である。
また本実施例のICタグでは、半導体基板を用いて形成されたRFICよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。よって、半導体基板を用いずに済むので、ICタグのコストを大幅に低くすることができる。
なお、本実施の形態では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。
また、本実施の形態は実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、実施の形態6、または実施の形態7と自由に組み合わせることができる。
(実施の形態11)
本発明のレーザ照射方法を用いて作製したTFTを様々な電子機器を完成させることができる。そのような電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD))等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。
本発明を用いることにより、半導体膜に対して良好にレーザ照射処理を行うことができるため、集積度を向上することが可能となる。また、作製した半導体素子の製品の品質は良好な状態であり、かつばらつきをなくすことが可能になる。その具体例を図21を用いて説明する。
図21(A)は表示装置であり、筐体1901、支持台1902、表示部1903、スピーカー部1904、ビデオ入力端子1905などを含む。この表示装置は、他の実施例で示した作製方法により形成した薄膜トランジスタをその表示部1903および駆動回路に用いることにより作製される。なお、表示装置には液晶表示装置、発光装置などがあり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図21(B)はコンピュータであり、筐体1911、表示部1912、キーボード1913、外部接続ポート1914、ポインティングマウス1915などを含む。上述した実施の形態で示した作製方法を用いることにより、表示部1912やその他の回路への適用が可能である。さらに、本発明は本体内部のCPU、メモリなどの半導体装置にも適用が可能である。
また、図21(C)は携帯電話であり、携帯情報端末の1つの代表例である。この携帯電話は筐体1921、表示部1922、センサ部1924、操作キー1923などを含む。センサ部1924は、光センサ素子を有しており、センサ部1924で得られる照度に合わせて表示部1922の輝度コントロールを行ったり、センサ部1924で得られる照度に合わせて操作キー1923の照明制御を行うことで携帯電話の消費電流を抑えることができる。また、CCDなどの撮像機能を有する携帯電話であれば、光学ファインダーの近くに設けられたセンサ部1924のセンサ受光量が変化することで撮影者が光学ファインダーを覗いたか否かを検出する。撮影者が光学ファインダーを覗いている場合には、表示部1922をオフとすることで消費電力を抑えることができる。
上記の携帯電話を初めとして、PDA(Personal Digital Assistants、情報携帯端末)、デジタルカメラ、小型ゲーム機などの電子機器は携帯情報端末であるため、表示画面が小さい。従って、上述した実施の形態で示した微細なトランジスタを用いてCPU、メモリ、センサなどの機能回路を形成することによって、小型・軽量化を図ることができる。
また、本発明のレーザ照射装置を用いて作成したTFTを薄膜集積回路、または非接触型薄膜集積回路装置(無線ICタグ、RFID(無線認証、Radio Frequency Identification)とも呼ばれる)として用いることもできる。また、ICタグを様々な電子機器に貼り付けることにより、電子機器の流通経路などを明確にすることができる。
図21(D)は、パスポート1941に無線ICタグ1942を付けている状態を示している。また、パスポート1941に無線ICタグを埋め込んでもよい。同様にして、運転免許証、クレジットカード、紙幣、硬貨、証券、商品券、チケット、トラベラーズチェック(T/C)、健康保険証、住民票、戸籍謄本などに無線ICタグを付けたり埋め込むことができる。この場合、本物であることを示す情報のみを無線ICタグに入力しておき、不正に情報を読み取ったり書き込んだりできないようにアクセス権を設定する。これは、他の実施例で示したメモリを用いることにより実現できる。このようにタグとして利用することによって、偽造されたものと区別することが可能になる。
このほかに、無線ICタグをメモリとして用いることも可能である。図21(E)は無線ICタグ1951を野菜の包装に貼り付けるラベルに用いた場合の例を示している。また、包装そのものに無線ICタグを貼り付けたり埋め込んだりしても構わない。無線ICタグ1951には、生産地、生産者、製造年月日、加工方法などの生産段階のプロセスや、商品の流通プロセス、価格、数量、用途、形状、重量、賞味期限、各種認証情報などを記録することが可能になる。無線ICタグ1951からの情報は、無線式のリーダ1952のアンテナ部1953で受信して読み取り、リーダ1952の表示部1954に表示することによって、卸売業者、小売業者、消費者が把握することが容易になる。また、生産者、取引業者、消費者のそれぞれに対してアクセス権を設定することによって、アクセス権を有しない場合は読み込み、書き込み、書き換え、または消去ができない仕組みになっている。
また、無線ICタグは以下のように用いることができる。会計の際に無線ICタグに会計を済ませたことを記入し、出口にチェック手段を設け、会計済みであることを無線ICタグに書き込まれているかをチェックする。会計を済ませていないで店を出ようとすると、警報が鳴る。この方法によって、会計のし忘れや万引きを予防することができる。
さらに、顧客のプライバシー保護を考慮すると、次のような方法にすることも可能である。レジで会計をする段階で、(1)無線ICタグに入力されているデータを暗証番号などでロックする、(2)無線ICタグに入力されているデータそのものを暗号化する、(3)無線ICタグに入力されているデータを消去する、(4)無線ICタグに入力されているデータを破壊する、のいずれかを行う。これらは他の実施例にて挙げたメモリを用いることによって実現することができる。そして、出口にチェック手段を設け、(1)〜(4)のいずれかの処理が行われたか、または無線ICタグのデータに何も処理が行われていない状態であるかをチェックすることによって、会計の有無をチェックする。このようにすると、店内では会計の有無を確認することが可能であり、店外では所有者の意志に反して無線ICタグの情報を読み取られることを防止することができる。
以上に挙げた無線ICタグは、従来用いているバーコードより製造コストが高いため、コスト低減を図る必要がある。本発明を用いることによって、一度の走査で大粒径結晶が形成される領域を拡大することができるため、コストの低減に有効である。また、どの無線ICタグも品質が高く、かつ性能のばらつきがないように製作することができる。
以上のように、本発明により作製された半導体装置の適用範囲は極めて広く、本発明により作製された半導体装置を様々な分野の電子機器に用いることができる。
また、本実施の形態は、実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、実施の形態6、実施の形態7、実施の形態8、実施の形態9、または実施の形態10と自由に組み合わせることができる。