JP3232878B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3232878B2 JP3232878B2 JP12763394A JP12763394A JP3232878B2 JP 3232878 B2 JP3232878 B2 JP 3232878B2 JP 12763394 A JP12763394 A JP 12763394A JP 12763394 A JP12763394 A JP 12763394A JP 3232878 B2 JP3232878 B2 JP 3232878B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- light
- heat treatment
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特にフォトリソグラフィ工程と、光照射熱処理工程
において、互いに近似する単一波長光が用いられる半導
体装置の製造方法に係わる。
法、特にフォトリソグラフィ工程と、光照射熱処理工程
において、互いに近似する単一波長光が用いられる半導
体装置の製造方法に係わる。
【０００２】
【従来の技術】半導体装置例えば半導体集積回路におい
て、より高集積度化が要求され、これに伴って半導体素
子のより縮小、微細化がはかられ、この種の半導体装置
の製造においては、例えば０．１μｍ程度の極微細パタ
ーンの形成が必要となる。この微細パターンの形成は、
フォトリソグラフィが適用される。すなわち例えばエッ
チングレジストとしてのフォトレジスト塗布、パターン
露光、現像がなされるものであるが、この場合そのパタ
ーン露光は、エキシマレーザ光を露光光として用いるス
テッパーによる露光装置が用いられる。
て、より高集積度化が要求され、これに伴って半導体素
子のより縮小、微細化がはかられ、この種の半導体装置
の製造においては、例えば０．１μｍ程度の極微細パタ
ーンの形成が必要となる。この微細パターンの形成は、
フォトリソグラフィが適用される。すなわち例えばエッ
チングレジストとしてのフォトレジスト塗布、パターン
露光、現像がなされるものであるが、この場合そのパタ
ーン露光は、エキシマレーザ光を露光光として用いるス
テッパーによる露光装置が用いられる。
【０００３】この場合、鮮明ないわゆるきれの良いパタ
ーンの露光を行うために、そのパターン形成膜の表面す
なわちフォトレジスト層下には、露光光のエキシマレー
ザに対し反射が抑制された半透明膜例えば窒化酸化シリ
コン（ＳｉＯx Ｎy ）膜が形成される。
ーンの露光を行うために、そのパターン形成膜の表面す
なわちフォトレジスト層下には、露光光のエキシマレー
ザに対し反射が抑制された半透明膜例えば窒化酸化シリ
コン（ＳｉＯx Ｎy ）膜が形成される。
【０００４】一方、半導体装置の製造工程においては、
各種の高温熱処理が行われる。例えば半導体素子として
ＭＩＳ−ＦＥＴ（絶縁ゲート型電界効果トランジスタ）
の製造において、そのソース領域およびドレイン領域の
形成をイオン注入による場合、イオン注入後に結晶性の
回復および注入不純物の電気的活性化のための高温加熱
処理がなされる。
各種の高温熱処理が行われる。例えば半導体素子として
ＭＩＳ−ＦＥＴ（絶縁ゲート型電界効果トランジスタ）
の製造において、そのソース領域およびドレイン領域の
形成をイオン注入による場合、イオン注入後に結晶性の
回復および注入不純物の電気的活性化のための高温加熱
処理がなされる。
【０００５】この高温加熱処理は、例えば加熱炉による
アニール処理とかＲＴＡ（Rapid Thermal Annealing)等
によるが、このような熱処理では、その高温加熱を必要
とする特定領域（特定厚さおよび面積）での充分な加熱
が困難であり、このため例えば上述のＭＩＳーＦＥＴの
形成において、そのソースおよびドレイン領域の各接合
を充分浅く形成することがむづかしく、微細素子の形成
に不適当であるという問題がある。
アニール処理とかＲＴＡ（Rapid Thermal Annealing)等
によるが、このような熱処理では、その高温加熱を必要
とする特定領域（特定厚さおよび面積）での充分な加熱
が困難であり、このため例えば上述のＭＩＳーＦＥＴの
形成において、そのソースおよびドレイン領域の各接合
を充分浅く形成することがむづかしく、微細素子の形成
に不適当であるという問題がある。
【０００６】このような問題点を解決するものとして、
この高温アニールをパルスレーザ光照射によって行う方
向にある。このパルスレーザ光のエネルギーは、半導体
基板の極く表面で融点まで加熱できることから、例えば
ソース領域およびドレイン領域の形成におけるアニール
において、浅い接合を形成できるという利点がある。し
かしながら、実際上、この領域のシート抵抗を小さくす
るには、その照射エネルギー密度は或る程度大きくする
必要がある。
この高温アニールをパルスレーザ光照射によって行う方
向にある。このパルスレーザ光のエネルギーは、半導体
基板の極く表面で融点まで加熱できることから、例えば
ソース領域およびドレイン領域の形成におけるアニール
において、浅い接合を形成できるという利点がある。し
かしながら、実際上、この領域のシート抵抗を小さくす
るには、その照射エネルギー密度は或る程度大きくする
必要がある。
【０００７】ところがこの高温アニールに際しては、す
でに半導体基板上に、例えばＭＩＳーＦＥＴにおいて、
そのゲート電極等の配線ないしは電極パターン層が形成
されていることから、このように大なる照射エネルギー
密度をもってアニール処理を施す場合、上述のパターン
層に熱による変形を来すなどの不都合を生じる。
でに半導体基板上に、例えばＭＩＳーＦＥＴにおいて、
そのゲート電極等の配線ないしは電極パターン層が形成
されていることから、このように大なる照射エネルギー
密度をもってアニール処理を施す場合、上述のパターン
層に熱による変形を来すなどの不都合を生じる。
【０００８】ところで、この高温アニールで用いられる
レーザ光と、上述のフォトリソグラフィで用いられる露
光用のレーザ光とはその波長が極めて近いものである。
例えばフォトリソグラフィで用いられる露光用のレーザ
は例えば波長２４９ｎｍのふっ化クリプトンレーザであ
り、高温アニールで用いられるレーザは例えば波長３０
８ｎｍのキセノンクロライドレーザである。
レーザ光と、上述のフォトリソグラフィで用いられる露
光用のレーザ光とはその波長が極めて近いものである。
例えばフォトリソグラフィで用いられる露光用のレーザ
は例えば波長２４９ｎｍのふっ化クリプトンレーザであ
り、高温アニールで用いられるレーザは例えば波長３０
８ｎｍのキセノンクロライドレーザである。
【０００９】したがって、上述したようにフォトリソグ
ラフィの露光レーザ光に対し反射が抑制された半透明膜
例えば窒化酸化シリコン（ＳｉＯx Ｎy ）膜を形成する
場合、この露光レーザ光と波長が近似するレーザ光照射
によって光照射熱処理を施すとき、配線ないしは電極パ
ターンに対するこのアニールレーザ光の照射も大となっ
てこの配線ないしは電極パターンに熱による変形、断線
等を生じ特性の劣化、不良品の発生、信頼性の低下等を
来す。
ラフィの露光レーザ光に対し反射が抑制された半透明膜
例えば窒化酸化シリコン（ＳｉＯx Ｎy ）膜を形成する
場合、この露光レーザ光と波長が近似するレーザ光照射
によって光照射熱処理を施すとき、配線ないしは電極パ
ターンに対するこのアニールレーザ光の照射も大となっ
てこの配線ないしは電極パターンに熱による変形、断線
等を生じ特性の劣化、不良品の発生、信頼性の低下等を
来す。
【００１０】そしてこのような不都合を回避するため
に、上述した半透明膜の透過率を低めると、フォトリソ
グラフィのパターンの鮮明度が低くなる。とはいえ、ア
ニールすなわち熱処理のレーザ光の照射エネルギー密度
を低めると、上述したようにアニール処理後の例えばソ
ース領域およびドレイン領域のシート抵抗を高めてしま
うという不都合が生じる。
に、上述した半透明膜の透過率を低めると、フォトリソ
グラフィのパターンの鮮明度が低くなる。とはいえ、ア
ニールすなわち熱処理のレーザ光の照射エネルギー密度
を低めると、上述したようにアニール処理後の例えばソ
ース領域およびドレイン領域のシート抵抗を高めてしま
うという不都合が生じる。
【００１１】
【発明が解決しようとする課題】上述したようなフォト
リソグラフィにおける鮮明度と、高温熱処理時の配線な
いしは電極パターンの熱変形の問題との相容れない問題
を解決する方法として、本出願人は先に特願平５−２８
１６８３号出願によって半導体装置の製造方法を提案し
た。この特願平５−２８１６８３号出願の発明による製
造方法では、半導体基板上に、配線または電極を形成す
る例えば多結晶シリコン膜上に、透光性の例えばＳｉＯ
2 膜と、反射性（半透明）の例えばＳｉＯx Ｎy 膜によ
る積層膜を形成し、これの上にレーザ光によるパターン
露光を行うフォトレジスト層を形成し、積層膜の各構成
膜の膜厚の選定によって、露光レーザ光の多重干渉によ
る定在波を打ち消し、同時に反射性（半透明）の例えば
ＳｉＯx Ｎy 膜の膜厚を熱処理のレーザ光に対してほぼ
反射性を示す膜厚に選定し、この配線または電極を形成
する部分においては、できるだけ熱処理レーザ光を反射
させ、その残りの熱処理レーザ光を、上述のＳｉＯx Ｎ
y 膜とこの配線または電極を形成する例えば多結晶シリ
コン膜で分散吸収させることによって配線ないしは電極
におけるエネルギー密度を下げてこれの熱変形を回避し
ようとするものである。
リソグラフィにおける鮮明度と、高温熱処理時の配線な
いしは電極パターンの熱変形の問題との相容れない問題
を解決する方法として、本出願人は先に特願平５−２８
１６８３号出願によって半導体装置の製造方法を提案し
た。この特願平５−２８１６８３号出願の発明による製
造方法では、半導体基板上に、配線または電極を形成す
る例えば多結晶シリコン膜上に、透光性の例えばＳｉＯ
2 膜と、反射性（半透明）の例えばＳｉＯx Ｎy 膜によ
る積層膜を形成し、これの上にレーザ光によるパターン
露光を行うフォトレジスト層を形成し、積層膜の各構成
膜の膜厚の選定によって、露光レーザ光の多重干渉によ
る定在波を打ち消し、同時に反射性（半透明）の例えば
ＳｉＯx Ｎy 膜の膜厚を熱処理のレーザ光に対してほぼ
反射性を示す膜厚に選定し、この配線または電極を形成
する部分においては、できるだけ熱処理レーザ光を反射
させ、その残りの熱処理レーザ光を、上述のＳｉＯx Ｎ
y 膜とこの配線または電極を形成する例えば多結晶シリ
コン膜で分散吸収させることによって配線ないしは電極
におけるエネルギー密度を下げてこれの熱変形を回避し
ようとするものである。
【００１２】この場合、かなり配線ないしは電極の熱の
変形を回避できる効果を有するものの、この場合におい
てもその配線ないしは電極の多結晶シリコンのパターン
幅（例えばＭＩＳ−ＦＥＴのゲート長）が０．１５μｍ
以下に及んでくるとこれに吸収された熱による変形が問
題となり、歩留りが、ゲート長が０．４μｍ以上である
場合に比し半減する。
変形を回避できる効果を有するものの、この場合におい
てもその配線ないしは電極の多結晶シリコンのパターン
幅（例えばＭＩＳ−ＦＥＴのゲート長）が０．１５μｍ
以下に及んでくるとこれに吸収された熱による変形が問
題となり、歩留りが、ゲート長が０．４μｍ以上である
場合に比し半減する。
【００１３】本発明においては、上述したようにフォト
リソグラフィの単一波長光例えばレーザ光照射と、同様
に単一波長光による光照射熱処理とを行う半導体装置の
製造方法において、より効果的に配線ないしは電極パタ
ーンの熱変形の発生を回避し、しかも充分な熱処理を行
うことができるようにした半導体装置の製造方法を提供
する。
リソグラフィの単一波長光例えばレーザ光照射と、同様
に単一波長光による光照射熱処理とを行う半導体装置の
製造方法において、より効果的に配線ないしは電極パタ
ーンの熱変形の発生を回避し、しかも充分な熱処理を行
うことができるようにした半導体装置の製造方法を提供
する。
【００１４】
【課題を解決するための手段】第１の本発明製造方法
は、図１Ａに示すように、半導体基板１０上に、配線な
いしは電極形成層による第１の膜と、この第１の膜１上
に多層膜構造部６を形成する成膜工程と、この該多層膜
構造部上にフォトレジスト層を塗布する工程と、その
後、第１の単一波長光によって上記フォトレジスト層に
対するパターン露光を伴う上記多層膜構造部とこれの下
の上記第１の膜とをパターン化するフォトリソグラフィ
工程と、第２の単一波長光によって光照射熱処理工程と
をとる。
は、図１Ａに示すように、半導体基板１０上に、配線な
いしは電極形成層による第１の膜と、この第１の膜１上
に多層膜構造部６を形成する成膜工程と、この該多層膜
構造部上にフォトレジスト層を塗布する工程と、その
後、第１の単一波長光によって上記フォトレジスト層に
対するパターン露光を伴う上記多層膜構造部とこれの下
の上記第１の膜とをパターン化するフォトリソグラフィ
工程と、第２の単一波長光によって光照射熱処理工程と
をとる。
【００１５】その多層膜構造部６の成膜は、下層側から
順次少なくとも熱的分離層となる第２の膜２と、熱吸収
層となる第３の膜３と、半透明の第４の膜４との積層成
膜による。
順次少なくとも熱的分離層となる第２の膜２と、熱吸収
層となる第３の膜３と、半透明の第４の膜４との積層成
膜による。
【００１６】第２の本発明製造方法は、上述の方法にお
いて、その多層膜構造部６を、この多層膜構造部６の構
成膜の膜厚の選定によりフォトリソグラフィのパターン
露光のための第１の単一波長光の定在波効果をほぼ打ち
消す構成、すなわち多重干渉が生じない構成とする。
いて、その多層膜構造部６を、この多層膜構造部６の構
成膜の膜厚の選定によりフォトリソグラフィのパターン
露光のための第１の単一波長光の定在波効果をほぼ打ち
消す構成、すなわち多重干渉が生じない構成とする。
【００１７】第３の本発明製造方法は、上述のフォトリ
ソグラフィ工程後に、半導体基板１上に、フォトリソグ
ラフィ工程によって形成したパターン部と他部とに差し
渡って第５の膜を形成する工程を有する。
ソグラフィ工程後に、半導体基板１上に、フォトリソグ
ラフィ工程によって形成したパターン部と他部とに差し
渡って第５の膜を形成する工程を有する。
【００１８】そして、この第５の膜の膜厚を、上述の熱
処理を行う第２の単一波長光に対して、半導体基板１０
上での反射率を低下させる膜厚に選定する。
処理を行う第２の単一波長光に対して、半導体基板１０
上での反射率を低下させる膜厚に選定する。
【００１９】尚、ここに、半導体基板１０とは、その全
体が半導体によって構成される場合はもとより、例えば
絶縁ないしは半絶縁基板上に半導体層が形成された構成
による基板をも含んで指称するものである。
体が半導体によって構成される場合はもとより、例えば
絶縁ないしは半絶縁基板上に半導体層が形成された構成
による基板をも含んで指称するものである。
【００２０】
【作用】本発明方法においては、第１の膜１すなわち配
線ないしは電極形成層上に、熱的分離層による第２の膜
２と熱吸収層による第３の膜３と半透明の第４の膜とが
積層されてなる多層膜構造部６を形成したので、光照射
加熱のための第２の単一波長光の照射時には、この光
を、熱吸収層の第３の膜３で充分吸収し、この光のエネ
ルギーの分散がはかられるので、配線ないしは電極形成
層の第１の膜１での光エネルギー密度がより低減化され
る。そして、第３の膜３の熱はこれが３次元的に放散す
ること、またこの第３の膜３と配線ないしは電極形成層
の第１の膜１との間には、第２の膜２すなわち熱的分離
層が介在していることにより、この第３の膜３よりの熱
が第１の膜１（配線ないしは電極形成層）に伝達される
ことが阻害されることから、熱処理すなわちアニールに
おける照射光のエネルギー密度をこの熱処理に必要充分
の大きさに選定しても第１の膜１によるパターン化後の
微細な配線ないしは電極がこの光照射によって熱変形す
ることを効果的に回避でき、信頼性の向上、歩留りの向
上をはかることができる。
線ないしは電極形成層上に、熱的分離層による第２の膜
２と熱吸収層による第３の膜３と半透明の第４の膜とが
積層されてなる多層膜構造部６を形成したので、光照射
加熱のための第２の単一波長光の照射時には、この光
を、熱吸収層の第３の膜３で充分吸収し、この光のエネ
ルギーの分散がはかられるので、配線ないしは電極形成
層の第１の膜１での光エネルギー密度がより低減化され
る。そして、第３の膜３の熱はこれが３次元的に放散す
ること、またこの第３の膜３と配線ないしは電極形成層
の第１の膜１との間には、第２の膜２すなわち熱的分離
層が介在していることにより、この第３の膜３よりの熱
が第１の膜１（配線ないしは電極形成層）に伝達される
ことが阻害されることから、熱処理すなわちアニールに
おける照射光のエネルギー密度をこの熱処理に必要充分
の大きさに選定しても第１の膜１によるパターン化後の
微細な配線ないしは電極がこの光照射によって熱変形す
ることを効果的に回避でき、信頼性の向上、歩留りの向
上をはかることができる。
【００２１】そして、第２の本発明によれば、多層膜構
造部６を、この多層膜構造部６を構成する各膜厚の選定
（この膜厚の選定は、いうまでもなく各膜の材料（屈折
率）を考慮した膜厚の選定）によってフォトリソグラフ
ィでのフォトレジスト層に対するパターン露光に用いら
れる第１の単一波長光の定在波効果をほぼ打ち消す構成
とするので、確実に微細パターンの鮮明な露光、したが
って配線ないしは電極の形成を、微細パターンといえど
も確実に形成することができる。そして、この場合、熱
処理時に用いられる第２の単一波長光に関してはこの多
層膜構造部６の構成、すなわち各膜の屈折率、膜厚の選
定によって効率良く反射される構成とすることが望まれ
るものの、実際には上述した第１の単一波長光に対して
定在波効果を打ち消し、同時に第２の単一波長光に対し
ては高い反射を示す構成に設定することはむづかしい。
しかしながら、本発明においては、この第２の単一波長
光に対して充分な反射効果が得られない場合において
も、上述したように、熱的分離層による第２の膜２と熱
吸収層による第３の膜３とが設けられたことにより、上
述したように第１の膜１によるパターン後の微細な配線
ないしは電極がこの光照射によって熱変形することを効
果的に回避でき、信頼性の向上、歩留りの向上をはかる
ことができるのである。
造部６を、この多層膜構造部６を構成する各膜厚の選定
（この膜厚の選定は、いうまでもなく各膜の材料（屈折
率）を考慮した膜厚の選定）によってフォトリソグラフ
ィでのフォトレジスト層に対するパターン露光に用いら
れる第１の単一波長光の定在波効果をほぼ打ち消す構成
とするので、確実に微細パターンの鮮明な露光、したが
って配線ないしは電極の形成を、微細パターンといえど
も確実に形成することができる。そして、この場合、熱
処理時に用いられる第２の単一波長光に関してはこの多
層膜構造部６の構成、すなわち各膜の屈折率、膜厚の選
定によって効率良く反射される構成とすることが望まれ
るものの、実際には上述した第１の単一波長光に対して
定在波効果を打ち消し、同時に第２の単一波長光に対し
ては高い反射を示す構成に設定することはむづかしい。
しかしながら、本発明においては、この第２の単一波長
光に対して充分な反射効果が得られない場合において
も、上述したように、熱的分離層による第２の膜２と熱
吸収層による第３の膜３とが設けられたことにより、上
述したように第１の膜１によるパターン後の微細な配線
ないしは電極がこの光照射によって熱変形することを効
果的に回避でき、信頼性の向上、歩留りの向上をはかる
ことができるのである。
【００２２】また、第３の本発明では、上述のフォトリ
ソグラフィ工程後に、第５の膜５を形成し、この第５の
膜５の膜厚を、上述の熱処理を行う第２の単一波長光に
対して、半導体基板１０上での反射率を低下させる膜厚
に選定するので、熱処理を必要とする部分に対する熱処
理のためのエネルギー密度を充分高めることができ、確
実な熱処理を行うことができるものである。
ソグラフィ工程後に、第５の膜５を形成し、この第５の
膜５の膜厚を、上述の熱処理を行う第２の単一波長光に
対して、半導体基板１０上での反射率を低下させる膜厚
に選定するので、熱処理を必要とする部分に対する熱処
理のためのエネルギー密度を充分高めることができ、確
実な熱処理を行うことができるものである。
【００２３】
【実施例】上述の第１の本発明に基づく、上述の第２の
本発明による第１の実施例を図１および図２の各工程の
断面図を参照して説明する。この実施例においては、Ｌ
ＤＤ（Lightly Doped Drain)型ＭＩＳ−ＦＥＴを有する
単体半導体装置あるいは半導体集積回路を製造する場合
で、半導体基板例えばシリコン基板１０を用意する。
本発明による第１の実施例を図１および図２の各工程の
断面図を参照して説明する。この実施例においては、Ｌ
ＤＤ（Lightly Doped Drain)型ＭＩＳ−ＦＥＴを有する
単体半導体装置あるいは半導体集積回路を製造する場合
で、半導体基板例えばシリコン基板１０を用意する。
【００２４】そして、図１Ａに示すように、例えばその
表面を熱酸化して厚さ例えば１０ｎｍのＳｉＯ2 ゲート
絶縁膜１１を形成し、これの上にＣＶＤ（化学的気相成
長）法等によって厚さ例えば１００ｎｍの不純物がドー
プされたあるいは成膜後に不純物ドープを行った低比抵
抗の多結晶シリコンよりなる配線ないしは電極形成層の
第１の膜１を全面的に形成する。
表面を熱酸化して厚さ例えば１０ｎｍのＳｉＯ2 ゲート
絶縁膜１１を形成し、これの上にＣＶＤ（化学的気相成
長）法等によって厚さ例えば１００ｎｍの不純物がドー
プされたあるいは成膜後に不純物ドープを行った低比抵
抗の多結晶シリコンよりなる配線ないしは電極形成層の
第１の膜１を全面的に形成する。
【００２５】更に、この第１の膜１上に、例えばＳｉＯ
2 による熱分離層の第２の膜２を形成し、これの上に例
えばＳｉによる熱吸収層の第３の膜３と、更に例えばＳ
ｉＯ x Ｎy による光吸収層による第４の膜４とをそれぞ
れＣＶＤ法等によって順次形成する。
2 による熱分離層の第２の膜２を形成し、これの上に例
えばＳｉによる熱吸収層の第３の膜３と、更に例えばＳ
ｉＯ x Ｎy による光吸収層による第４の膜４とをそれぞ
れＣＶＤ法等によって順次形成する。
【００２６】このようにして配線ないしは電極形成層す
なわち第１の膜１上に、第２の膜２、第３の膜３および
第４の膜４による多層膜構造部６を形成する。
なわち第１の膜１上に、第２の膜２、第３の膜３および
第４の膜４による多層膜構造部６を形成する。
【００２７】次にフォトリソグラフィ工程をとる。すな
わち図１Ｂに示すように、多層膜構造部４上すなわち第
４の膜４上に、フォトレジスト層１２を塗布形成する。
そして、このフォトレジスト層１２に第１の単一波長光
例えばエキシマレーザ光照射によるパターン露光を行
い、現像処理を行う。
わち図１Ｂに示すように、多層膜構造部４上すなわち第
４の膜４上に、フォトレジスト層１２を塗布形成する。
そして、このフォトレジスト層１２に第１の単一波長光
例えばエキシマレーザ光照射によるパターン露光を行
い、現像処理を行う。
【００２８】このようにして図１Ｃに示すように、フォ
トレジスト層１２を、最終的に形成する配線ないしは電
極例えばゲート電極とその配線パターンに対応するパタ
ーンに形成する。
トレジスト層１２を、最終的に形成する配線ないしは電
極例えばゲート電極とその配線パターンに対応するパタ
ーンに形成する。
【００２９】図２Ａに示すように、パターン化されたフ
ォトレジスト層１２を、エッチングレジストとして多層
膜構造部６を構成する各膜４、３、および２と、これの
下の配線ないしは電極形成層の第１の膜１を、例えばＲ
ＩＥ（反応性イオンエッチング）によってエッチングし
てパターン部７を形成する。
ォトレジスト層１２を、エッチングレジストとして多層
膜構造部６を構成する各膜４、３、および２と、これの
下の配線ないしは電極形成層の第１の膜１を、例えばＲ
ＩＥ（反応性イオンエッチング）によってエッチングし
てパターン部７を形成する。
【００３０】図２Ｂに示すように、パターン部７上のフ
ォトレジスト層１２をアッシングあるいは化学的に溶解
して除去する。そして、パターン部７をマスクにしてイ
オン注入によって低不純物濃度のソースないしはドレイ
ン領域（以下Ｓ／Ｄ領域という）を形成する。その後、
パターン部７の側面にサイドウオール１３を被着形成す
る。このサイドウオール１３の形成は、周知の方法すな
わち例えばＳｉＯ2 のＣＶＤおよびエッチングバックに
よって形成する。このサイドウオール１３とパターン部
７をマスクとしてイオン注入によって高不純物濃度のＳ
／Ｄ領域１５を形成し、各領域１４および１５によっ
て、それぞれＳ／Ｄ領域１６を形成する。
ォトレジスト層１２をアッシングあるいは化学的に溶解
して除去する。そして、パターン部７をマスクにしてイ
オン注入によって低不純物濃度のソースないしはドレイ
ン領域（以下Ｓ／Ｄ領域という）を形成する。その後、
パターン部７の側面にサイドウオール１３を被着形成す
る。このサイドウオール１３の形成は、周知の方法すな
わち例えばＳｉＯ2 のＣＶＤおよびエッチングバックに
よって形成する。このサイドウオール１３とパターン部
７をマスクとしてイオン注入によって高不純物濃度のＳ
／Ｄ領域１５を形成し、各領域１４および１５によっ
て、それぞれＳ／Ｄ領域１６を形成する。
【００３１】次に、このようにしてイオン注入した不純
物の活性化およびイオン注入に際して生じた結晶の損傷
を回復させるための熱処理を行う。この熱処理は第２の
単一波長光例えば第２のエキシマレーザ光照射によって
行う。
物の活性化およびイオン注入に際して生じた結晶の損傷
を回復させるための熱処理を行う。この熱処理は第２の
単一波長光例えば第２のエキシマレーザ光照射によって
行う。
【００３２】このようにして目的とするＭＩＳ−ＦＥＴ
を、半導体基板１０上に形成する。
を、半導体基板１０上に形成する。
【００３３】上述の本発明方法において、フォトリソグ
ラフィ工程に用いる露光光すなわち第１の単一波長光
は、例えばふっ化クリプトンレーザ（波長２４９ｎｍ）
光を用い、第２の単一波長光は、例えばキセノンクロラ
イドレーザ（波長３０８ｎｍ）光を１１００ｍＪ／cm2
で照射して行う。
ラフィ工程に用いる露光光すなわち第１の単一波長光
は、例えばふっ化クリプトンレーザ（波長２４９ｎｍ）
光を用い、第２の単一波長光は、例えばキセノンクロラ
イドレーザ（波長３０８ｎｍ）光を１１００ｍＪ／cm2
で照射して行う。
【００３４】この方法において、フォトレジスト層１２
と共に、多層膜構造部６の構成膜の特にＳｉＯＮによる
第４の膜４、Ｓｉによる第３の膜３の各膜厚を選定し
て、第１の単一波長のレーザ光すなわちフォトレジスト
層１２に対するパターン露光に用いるレーザ光に対して
定在波効果（多重干渉効果）をほぼ打ち消す構成とす
る。
と共に、多層膜構造部６の構成膜の特にＳｉＯＮによる
第４の膜４、Ｓｉによる第３の膜３の各膜厚を選定し
て、第１の単一波長のレーザ光すなわちフォトレジスト
層１２に対するパターン露光に用いるレーザ光に対して
定在波効果（多重干渉効果）をほぼ打ち消す構成とす
る。
【００３５】例えばＳｉＯ2 による第２の膜２の膜厚
は、１００ｎｍ、Ｓｉによる第３の膜３の膜厚は、５０
ｎｍ、ＳｉＯＮによる第４の膜４の膜厚は、３０ｎｍに
選定することができる。
は、１００ｎｍ、Ｓｉによる第３の膜３の膜厚は、５０
ｎｍ、ＳｉＯＮによる第４の膜４の膜厚は、３０ｎｍに
選定することができる。
【００３６】尚、望ましくは多層膜構造部６において、
第２の単一波長レーザ光すなわち加熱処理のためのレー
ザ光に対しては、高い反射率を示す膜厚選定とする。
第２の単一波長レーザ光すなわち加熱処理のためのレー
ザ光に対しては、高い反射率を示す膜厚選定とする。
【００３７】この第１の実施例の製造方法によれば、フ
ォトリソグラフィによるパターンエッチングを行うに、
その配線ないしは電極形成層すなわち第１の膜１上に、
このフォトリソグラフィで用いる第１の単一光の定在波
効果をほぼ打ち消す構成による多層膜構造部６を形成し
たので、確実に微細パターンの鮮明な露光、したがって
これによって形成した配線ないしは電極、すなわちパタ
ーン部７を、微細パターンといえども確実に形成するこ
とができる。
ォトリソグラフィによるパターンエッチングを行うに、
その配線ないしは電極形成層すなわち第１の膜１上に、
このフォトリソグラフィで用いる第１の単一光の定在波
効果をほぼ打ち消す構成による多層膜構造部６を形成し
たので、確実に微細パターンの鮮明な露光、したがって
これによって形成した配線ないしは電極、すなわちパタ
ーン部７を、微細パターンといえども確実に形成するこ
とができる。
【００３８】そして、熱処理のための第２の単一波長光
に関しては、Ｓｉによる熱吸収層としての第３の膜３が
形成されていること、更に熱分離層の第２の膜２の存在
によって配線ないしは電極形成層の多結晶Ｓｉによる第
１の膜２への効果的な熱の分散、阻止を行うことがで
き、この配線ないしは電極形成層の熱による変形を効果
的に回避できるものである。
に関しては、Ｓｉによる熱吸収層としての第３の膜３が
形成されていること、更に熱分離層の第２の膜２の存在
によって配線ないしは電極形成層の多結晶Ｓｉによる第
１の膜２への効果的な熱の分散、阻止を行うことがで
き、この配線ないしは電極形成層の熱による変形を効果
的に回避できるものである。
【００３９】尚、上述の第１の実施例においては、多層
膜構造部６を熱的分離層となる第２の膜２と、熱吸収層
となる第３の膜３と、半透明の第４の膜４とが積層され
た構成とした場合であるが、更に例えばその第３の膜３
と第４の膜４との間にＳｉＯ 2 による補助層を設ける構
成とし、この補助層を設けた４層構造の多層膜構造部６
において、上述したように、第１の単一波長光に対する
光の定在波効果をほぼ打ち消す構成、第２の単一波長光
による配線ないしは電極形成層への熱の分散と阻止をよ
り効果的に行うことができる。
膜構造部６を熱的分離層となる第２の膜２と、熱吸収層
となる第３の膜３と、半透明の第４の膜４とが積層され
た構成とした場合であるが、更に例えばその第３の膜３
と第４の膜４との間にＳｉＯ 2 による補助層を設ける構
成とし、この補助層を設けた４層構造の多層膜構造部６
において、上述したように、第１の単一波長光に対する
光の定在波効果をほぼ打ち消す構成、第２の単一波長光
による配線ないしは電極形成層への熱の分散と阻止をよ
り効果的に行うことができる。
【００４０】次に、第３の本発明方法による第２の実施
例を、図３および図４を参照して説明する。この場合に
おいてもＬＤＤ（Lightly Doped Drain)型ＭＩＳ−ＦＥ
Ｔを有する単体半導体装置あるいは半導体集積回路を製
造する場合で、半導体基板例えばシリコン基板１０を用
意する。
例を、図３および図４を参照して説明する。この場合に
おいてもＬＤＤ（Lightly Doped Drain)型ＭＩＳ−ＦＥ
Ｔを有する単体半導体装置あるいは半導体集積回路を製
造する場合で、半導体基板例えばシリコン基板１０を用
意する。
【００４１】そして、図３Ａに示すように、例えばその
表面を熱酸化して厚さ例えば１０ｎｍのＳｉＯ2 ゲート
絶縁膜１１を形成し、これの上にＣＶＤ（化学的気相成
長）法等によって厚さ例えば１００ｎｍの不純物がドー
プされたあるいは成膜後に不純物ドープを行った低比抵
抗の多結晶シリコンよりなる配線ないしは電極形成層の
第１の膜１を全面的に形成する。
表面を熱酸化して厚さ例えば１０ｎｍのＳｉＯ2 ゲート
絶縁膜１１を形成し、これの上にＣＶＤ（化学的気相成
長）法等によって厚さ例えば１００ｎｍの不純物がドー
プされたあるいは成膜後に不純物ドープを行った低比抵
抗の多結晶シリコンよりなる配線ないしは電極形成層の
第１の膜１を全面的に形成する。
【００４２】更に、この第１の膜１上に、例えばＳｉＯ
2 による熱分離層の第２の膜２を形成し、これの上に例
えばＳｉによる熱吸収層の第３の膜３と、更に例えばＳ
ｉＯ x Ｎy による光吸収層による第４の膜４とをそれぞ
れＣＶＤ法等によって順次形成する。
2 による熱分離層の第２の膜２を形成し、これの上に例
えばＳｉによる熱吸収層の第３の膜３と、更に例えばＳ
ｉＯ x Ｎy による光吸収層による第４の膜４とをそれぞ
れＣＶＤ法等によって順次形成する。
【００４３】このようにして配線ないしは電極形成層す
なわち第１の膜１上に、第２の膜２、第３の膜３および
第４の膜４による多層膜構造部６を形成する。
なわち第１の膜１上に、第２の膜２、第３の膜３および
第４の膜４による多層膜構造部６を形成する。
【００４４】次にフォトリソグラフィ工程をとる。すな
わち図３Ｂに示すように、多層膜構造部４上すなわち第
４の膜４上に、フォトレジスト層１２を塗布形成する。
そして、このフォトレジスト層１２に第１の単一波長光
例えばエキシマレーザ光照射によるパターン露光を行
い、現像処理をおこなう。
わち図３Ｂに示すように、多層膜構造部４上すなわち第
４の膜４上に、フォトレジスト層１２を塗布形成する。
そして、このフォトレジスト層１２に第１の単一波長光
例えばエキシマレーザ光照射によるパターン露光を行
い、現像処理をおこなう。
【００４５】このようにして図３Ｃに示すように、フォ
トレジスト層１２を、最終的に形成する配線ないしは電
極例えばゲート電極とその配線パターンに対応するパタ
ーンに形成する。
トレジスト層１２を、最終的に形成する配線ないしは電
極例えばゲート電極とその配線パターンに対応するパタ
ーンに形成する。
【００４６】図４Ａに示すように、パターン化されたフ
ォトレジスト層１２を、エッチングレジストとして多層
膜構造部６を構成する各膜４、３、および２と、これの
下の配線ないしは電極形成層の第１の膜１を、例えばＲ
ＩＥ（反応性イオンエッチング）によってエッチングし
てパターン部７を形成する。
ォトレジスト層１２を、エッチングレジストとして多層
膜構造部６を構成する各膜４、３、および２と、これの
下の配線ないしは電極形成層の第１の膜１を、例えばＲ
ＩＥ（反応性イオンエッチング）によってエッチングし
てパターン部７を形成する。
【００４７】図４Ｂに示すように、パターン部７上のフ
ォトレジスト層１２をアッシングあるいは化学的に溶解
して除去する。そして、パターン部７をマスクにしてイ
オン注入によって低不純物濃度のソースないしはドレイ
ン領域（以下Ｓ／Ｄ領域という）を形成する。その後、
パターン部７の側面にサイドウオール１３を被着形成す
る。このサイドウオール１３の形成は、周知の方法すな
わち例えばＳｉＯ2 のＣＶＤおよびエッチングバックに
よって形成する。このサイドウオール１３とパターン部
７をマスクとしてイオン注入によって高不純物濃度のＳ
／Ｄ領域１５を形成し、各領域１４および１５によっ
て、それぞれＳ／Ｄ領域１６を形成する。
ォトレジスト層１２をアッシングあるいは化学的に溶解
して除去する。そして、パターン部７をマスクにしてイ
オン注入によって低不純物濃度のソースないしはドレイ
ン領域（以下Ｓ／Ｄ領域という）を形成する。その後、
パターン部７の側面にサイドウオール１３を被着形成す
る。このサイドウオール１３の形成は、周知の方法すな
わち例えばＳｉＯ2 のＣＶＤおよびエッチングバックに
よって形成する。このサイドウオール１３とパターン部
７をマスクとしてイオン注入によって高不純物濃度のＳ
／Ｄ領域１５を形成し、各領域１４および１５によっ
て、それぞれＳ／Ｄ領域１６を形成する。
【００４８】次に、このようにしてイオン注入した不純
物の活性化およびイオン注入に際して生じた結晶の損傷
を回復させるための熱処理を行う。この熱処理は第２の
単一波長光例えば第２のエキシマレーザ光照射によって
行うが、この熱処理に先立って図４Ｂに示すように、パ
ターン部７上から他部の光照射熱処理を行う部分上に差
し渡って光照射熱処理に用いられる第２の単一波長光に
対し高い透過性を示す例えばＳｉＯ2 によって第５の膜
５を例えばＣＶＤによって形成する。
物の活性化およびイオン注入に際して生じた結晶の損傷
を回復させるための熱処理を行う。この熱処理は第２の
単一波長光例えば第２のエキシマレーザ光照射によって
行うが、この熱処理に先立って図４Ｂに示すように、パ
ターン部７上から他部の光照射熱処理を行う部分上に差
し渡って光照射熱処理に用いられる第２の単一波長光に
対し高い透過性を示す例えばＳｉＯ2 によって第５の膜
５を例えばＣＶＤによって形成する。
【００４９】このようにして目的とするＭＩＳ−ＦＥＴ
を、半導体基板１０上に形成する。
を、半導体基板１０上に形成する。
【００５０】この第２の実施例においても、上述の多層
膜構造部６を、特に例えばフォトレジスト層１２と共に
多層膜構造部６の構成膜の特に第４の膜４、第３の膜３
の各膜厚の選定により第１の単一波長のレーザ光すなわ
ちフォトレジスト層１２に対するパターン露光に用いる
のレーザ光に対して定在波効果をほぼ打ち消す構成とす
る。
膜構造部６を、特に例えばフォトレジスト層１２と共に
多層膜構造部６の構成膜の特に第４の膜４、第３の膜３
の各膜厚の選定により第１の単一波長のレーザ光すなわ
ちフォトレジスト層１２に対するパターン露光に用いる
のレーザ光に対して定在波効果をほぼ打ち消す構成とす
る。
【００５１】そして、この第２の実施例においては、図
４Ｂの工程で形成する例えばＳｉＯ 2 によって第５の膜
５の膜厚を、熱処理に用いる第２の単一波長のレーザ光
すなわち熱処理に用いるレーザ光に対して、その熱処理
を行う半導体基板表面すなわちＳ／Ｄ領域１６表面にお
ける反射率の低下をはかる。すなわち、この第５の膜５
が無反射コーティングの効果を奏するようにする。
４Ｂの工程で形成する例えばＳｉＯ 2 によって第５の膜
５の膜厚を、熱処理に用いる第２の単一波長のレーザ光
すなわち熱処理に用いるレーザ光に対して、その熱処理
を行う半導体基板表面すなわちＳ／Ｄ領域１６表面にお
ける反射率の低下をはかる。すなわち、この第５の膜５
が無反射コーティングの効果を奏するようにする。
【００５２】この第２の実施例において、例えばそれぞ
れＳｉＯ2 による第２の膜２の膜厚は１００ｎｍ、Ｓｉ
による第３の膜３の膜厚は５０ｎｍ、ＳｉＯx Ｎy によ
る第４の膜４の膜厚は、３０ｎｍ、ＳｉＯ2 による第５
の膜５の膜厚は４５ｎｍに選定できる。
れＳｉＯ2 による第２の膜２の膜厚は１００ｎｍ、Ｓｉ
による第３の膜３の膜厚は５０ｎｍ、ＳｉＯx Ｎy によ
る第４の膜４の膜厚は、３０ｎｍ、ＳｉＯ2 による第５
の膜５の膜厚は４５ｎｍに選定できる。
【００５３】尚、望ましくは多層膜構造部６において、
第２の単一波長レーザ光すなわち加熱処理のためのレー
ザ光に対しては、高い反射率を示す膜厚選定とする。
第２の単一波長レーザ光すなわち加熱処理のためのレー
ザ光に対しては、高い反射率を示す膜厚選定とする。
【００５４】この第２の実施例の製造方法による場合に
おいても、フォトリソグラフィによるパターンエッチン
グを行うに、その配線ないしは電極形成層すなわち第１
の膜１上に、このフォトリソグラフィで用いる光の定在
波効果をほぼ打ち消す構成による多層膜構造部６を形成
したので、確実に微細パターンの鮮明な露光、したがっ
てこれによって形成した配線ないしは電極、すなわちパ
ターン部７を、微細パターンといえども確実に形成する
ことができる。そして、熱処理に際しては、その熱処理
のための照射光に対して特にその熱処理を行う例えばＳ
／Ｄ領域を有する基板表面での反射率を低めるようにし
たので、効率良く確実に目的とする熱処理、すなわちこ
の例ではイオン注入の活性化および結晶性の回復処理を
行うことができることになる。
おいても、フォトリソグラフィによるパターンエッチン
グを行うに、その配線ないしは電極形成層すなわち第１
の膜１上に、このフォトリソグラフィで用いる光の定在
波効果をほぼ打ち消す構成による多層膜構造部６を形成
したので、確実に微細パターンの鮮明な露光、したがっ
てこれによって形成した配線ないしは電極、すなわちパ
ターン部７を、微細パターンといえども確実に形成する
ことができる。そして、熱処理に際しては、その熱処理
のための照射光に対して特にその熱処理を行う例えばＳ
／Ｄ領域を有する基板表面での反射率を低めるようにし
たので、効率良く確実に目的とする熱処理、すなわちこ
の例ではイオン注入の活性化および結晶性の回復処理を
行うことができることになる。
【００５５】尚、この第２の実施例においても、多層膜
構造部６を熱的分離層となる第２の膜２と、熱吸収層と
なる第３の膜３と、半透明の第４の膜４とが積層された
構成とした場合であるが、更に例えばその第３の膜３と
第４の膜４との間にＳｉＯ2による補助層を設ける構成
とすることができる。
構造部６を熱的分離層となる第２の膜２と、熱吸収層と
なる第３の膜３と、半透明の第４の膜４とが積層された
構成とした場合であるが、更に例えばその第３の膜３と
第４の膜４との間にＳｉＯ2による補助層を設ける構成
とすることができる。
【００５６】上述した第１および第２のいづれの実施例
においても、サイドウオール１３が形成された状態で、
熱処理のための第２の単一波長光例えば３０３ｎｍの波
長のレーザ光照射がなされるが、サイドウオール１３を
構成するＳｉＯ2 はこの波長の光にたいする透過率が高
いことから、このサイドウオール１３が存在することに
よる光照射による熱処理に問題はない。
においても、サイドウオール１３が形成された状態で、
熱処理のための第２の単一波長光例えば３０３ｎｍの波
長のレーザ光照射がなされるが、サイドウオール１３を
構成するＳｉＯ2 はこの波長の光にたいする透過率が高
いことから、このサイドウオール１３が存在することに
よる光照射による熱処理に問題はない。
【００５７】尚、上述した第１および第２の各実施例に
おいては、ＬＤＤ型のＭＩＳ−ＦＥＴを得る場合である
がＬＤＤ型に限られるものではなく、各種ＭＩＳ−ＦＥ
Ｔ、そのほかの配線ないしは電極の形成と熱処理を必要
とする半導体装置を得る場合に適用できる。また、上述
の各実施例では、配線ないしは電極形成層すなわち第１
の膜１が多結晶シリコンであるが、この多結晶の上に
Ｗ、Ｔｉ等による高融点シリサイドを形成した構成とす
ることもできるなど、上述した構成に限られるものでは
なく種々の変形変更を行うことができる。
おいては、ＬＤＤ型のＭＩＳ−ＦＥＴを得る場合である
がＬＤＤ型に限られるものではなく、各種ＭＩＳ−ＦＥ
Ｔ、そのほかの配線ないしは電極の形成と熱処理を必要
とする半導体装置を得る場合に適用できる。また、上述
の各実施例では、配線ないしは電極形成層すなわち第１
の膜１が多結晶シリコンであるが、この多結晶の上に
Ｗ、Ｔｉ等による高融点シリサイドを形成した構成とす
ることもできるなど、上述した構成に限られるものでは
なく種々の変形変更を行うことができる。
【００５８】
【発明の効果】上述したように、本発明方法によれば、
フォトリソグラフィによってパターン化すべき例えば多
結晶シリコンによる配線ないしは電極を構成する第１の
膜上に、多層膜構造部６を形成して、これの上にフォト
レジスト層１２を形成することによって、このフォトレ
ジスト層１２に対する露光光としての第１の単一波長光
に関して不要な反射光、多重干渉光効果を回避する構成
とするとともに、熱処理にあっての第２の単一波長光に
関しては、これによる配線ないしは電極すなわち第１の
膜１に対する熱の分散および阻止を特に熱吸収層および
熱的分離層としての各第３の膜３および第２の膜２によ
って行うようにしたので、配線ないしは電極形成層の第
１の膜１の加熱、したがって熱変形を効果的に回避する
ことができる。
フォトリソグラフィによってパターン化すべき例えば多
結晶シリコンによる配線ないしは電極を構成する第１の
膜上に、多層膜構造部６を形成して、これの上にフォト
レジスト層１２を形成することによって、このフォトレ
ジスト層１２に対する露光光としての第１の単一波長光
に関して不要な反射光、多重干渉光効果を回避する構成
とするとともに、熱処理にあっての第２の単一波長光に
関しては、これによる配線ないしは電極すなわち第１の
膜１に対する熱の分散および阻止を特に熱吸収層および
熱的分離層としての各第３の膜３および第２の膜２によ
って行うようにしたので、配線ないしは電極形成層の第
１の膜１の加熱、したがって熱変形を効果的に回避する
ことができる。
【００５９】更に、本発明方法において、その光照射に
よる熱処理に際して、その熱処理がなされるべき基板１
０上に、この表面での反射率を低下させるための第５の
膜５を設けるので、その光照射による加熱処理を確実に
行うことができる。したがって熱処理のための光エネル
ギーの低減化をはかることができ、配線ないしは電極へ
の熱的影響の低減化をはかることができる。
よる熱処理に際して、その熱処理がなされるべき基板１
０上に、この表面での反射率を低下させるための第５の
膜５を設けるので、その光照射による加熱処理を確実に
行うことができる。したがって熱処理のための光エネル
ギーの低減化をはかることができ、配線ないしは電極へ
の熱的影響の低減化をはかることができる。
【００６０】上述したように、本発明方法によれば、配
線ないしは電極パターンを確実に形成でき、イオン注入
不純物の活性化、結晶の回復等の熱処理を確実に行うこ
とができるので、目的とする特性を有する信頼性の高い
半導体装置を、確実に高い歩留りをもって製造すること
ができるものである。
線ないしは電極パターンを確実に形成でき、イオン注入
不純物の活性化、結晶の回復等の熱処理を確実に行うこ
とができるので、目的とする特性を有する信頼性の高い
半導体装置を、確実に高い歩留りをもって製造すること
ができるものである。
【図１】本発明製造方法の第１実施例の工程図（その
１）である。Ａは、その一工程における断面図である。
Ｂは、その一工程における断面図である。Ｃは、その一
工程における断面図である。
１）である。Ａは、その一工程における断面図である。
Ｂは、その一工程における断面図である。Ｃは、その一
工程における断面図である。
【図２】本発明製造方法の第１実施例の工程図（その
２）である。Ａは、その一工程における断面図である。
Ｂは、その一工程における断面図である。Ｃは、その一
工程における断面図である。
２）である。Ａは、その一工程における断面図である。
Ｂは、その一工程における断面図である。Ｃは、その一
工程における断面図である。
【図３】本発明製造方法の第２実施例の工程図（その
１）である。Ａは、その一工程における断面図である。
Ｂは、その一工程における断面図である。Ｃは、その一
工程における断面図である。
１）である。Ａは、その一工程における断面図である。
Ｂは、その一工程における断面図である。Ｃは、その一
工程における断面図である。
【図４】本発明製造方法の第２実施例の工程図（その
２）である。Ａは、その一工程における断面図である。
Ｂは、その一工程における断面図である。Ｃは、その一
工程における断面図である。
２）である。Ａは、その一工程における断面図である。
Ｂは、その一工程における断面図である。Ｃは、その一
工程における断面図である。
１ 第１の膜 ２ 第２の膜 ３ 第３の膜 ４ 第４の膜 ５ 第５の膜 ６ 多層膜構造部 ７ パターン部 １０ 半導体基板 １１ ゲート絶縁膜 １２ フォトレジスト層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/265 H01L 21/268
Claims (3)
- 【請求項１】 半導体基板上に、 配線ないしは電極形成層による第１の膜と、該第１の膜
上に多層膜構造部を形成する成膜工程と、 該多層膜構造部上にフォトレジスト層を塗布する工程
と、 その後、第１の単一波長光によって上記フォトレジスト
層に対するパターン露光を伴う上記多層膜構造部とこれ
の下の上記第１の膜とをパターン化するフォトリソグラ
フィ工程と、 第２の単一波長光によって光照射熱処理工程とを採り、 上記多層膜構造部の成膜は、下層側から順次少なくとも
熱的分離層となる第２の膜と、熱吸収層となる第３の膜
と、半透明の第４の膜との積層成膜によることを特徴と
する半導体装置の製造方法。 - 【請求項２】 上記多層膜構造部は、該多層膜構造部の
構成膜の膜厚の選定により上記第１の単一波長光の定在
波効果をほぼ打ち消す構成としたことを特徴とする請求
項１に記載の半導体装置の製造方法。 - 【請求項３】 上記フォトリソグラフィ工程後に、上記
半導体基板上に、上記フォトリソグラフィ工程によって
形成したパターン部と他部とに差し渡って第５の膜を形
成する工程を有し、 該第５の膜の膜厚を、上記第２の単一波長光に対して、
上記半導体基板上での反射率を低下させる膜厚に選定し
たことを特徴とする請求項１または２に記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12763394A JP3232878B2 (ja) | 1994-06-09 | 1994-06-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12763394A JP3232878B2 (ja) | 1994-06-09 | 1994-06-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07335869A JPH07335869A (ja) | 1995-12-22 |
| JP3232878B2 true JP3232878B2 (ja) | 2001-11-26 |
Family
ID=14964926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12763394A Expired - Fee Related JP3232878B2 (ja) | 1994-06-09 | 1994-06-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3232878B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3253604B2 (ja) | 1998-11-13 | 2002-02-04 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2000208767A (ja) | 1998-11-13 | 2000-07-28 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1994
- 1994-06-09 JP JP12763394A patent/JP3232878B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07335869A (ja) | 1995-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5401666A (en) | Method for selective annealing of a semiconductor device | |
| JP4627961B2 (ja) | 半導体装置の作製方法 | |
| JPS6259896B2 (ja) | ||
| JPH10163174A (ja) | 薄膜のパターニング方法 | |
| JP4201856B2 (ja) | 電子デバイスの製造方法 | |
| US20050189340A1 (en) | Silicon layer for uniformizing temperature during photo-annealing | |
| WO2001059823A1 (fr) | Dispositif de recuit pour lampe et substrat du dispositif d'affichage | |
| KR100295426B1 (ko) | 배선형성방법 | |
| JP3232878B2 (ja) | 半導体装置の製造方法 | |
| JP3404766B2 (ja) | 半導体装置の製造方法 | |
| JP2008021827A (ja) | 半導体装置の製造方法 | |
| US5512500A (en) | Method of fabricating semiconductor device | |
| KR100646962B1 (ko) | 결정화 방법 및 그 결정화 방법을 이용한 박막트랜지스터및 그의 제조방법 | |
| KR100188090B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법 | |
| JPH07201990A (ja) | パターン形成方法 | |
| JP3297770B2 (ja) | 半導体装置の製造方法 | |
| JPH03132041A (ja) | 半導体装置の製造方法 | |
| JPH0352254A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| KR0166027B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH07221316A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04290473A (ja) | 半導体装置の製造方法 | |
| JP3608978B2 (ja) | 半導体装置の製造方法 | |
| JPH02224253A (ja) | 薄膜半導体装置の製造方法 | |
| JPH1041207A (ja) | レジストパターンの形成方法 | |
| JPH07193245A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |