JP4201856B2 - 電子デバイスの製造方法 - Google Patents
電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP4201856B2 JP4201856B2 JP06617097A JP6617097A JP4201856B2 JP 4201856 B2 JP4201856 B2 JP 4201856B2 JP 06617097 A JP06617097 A JP 06617097A JP 6617097 A JP6617097 A JP 6617097A JP 4201856 B2 JP4201856 B2 JP 4201856B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- film
- semiconductor film
- opening
- stripe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000010408 film Substances 0.000 claims description 186
- 239000004065 semiconductor Substances 0.000 claims description 87
- 238000000034 method Methods 0.000 claims description 42
- 239000010409 thin film Substances 0.000 claims description 34
- 239000002019 doping agent Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 25
- 150000002500 ions Chemical class 0.000 claims description 24
- 238000002513 implantation Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000002425 crystallisation Methods 0.000 claims description 16
- 230000008025 crystallization Effects 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 238000005984 hydrogenation reaction Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 30
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000005499 laser crystallization Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 239000000155 melt Substances 0.000 description 4
- 230000005693 optoelectronics Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000012925 reference material Substances 0.000 description 3
- -1 silicon ions Chemical class 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- BDVZHDCXCXJPSO-UHFFFAOYSA-N indium(3+) oxygen(2-) titanium(4+) Chemical compound [O-2].[Ti+4].[In+3] BDVZHDCXCXJPSO-UHFFFAOYSA-N 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000013532 laser treatment Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- ZZUFCTLCJUWOSV-UHFFFAOYSA-N furosemide Chemical compound C1=C(Cl)C(S(=O)(=O)N)=CC(C(O)=O)=C1NCC1=CC=CO1 ZZUFCTLCJUWOSV-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000013080 microcrystalline material Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタを具える電子デバイスを製造するにあたり、デバイスの基板上の半導体薄膜の結晶成長を促進するために（例えば、エキシマレーザからの）エネルギービームを用いる電子デバイスの製造方法に関するものである。電子デバイスは大面積イメージセンサ、又はフラットパネルディスプレイ（例えば液晶ディスプレイ）、又は幾つかの他のタイプの大面積電子デバイス（例えば薄膜データストア又はメモリデバイス、又は熱イメージデバイス）とすることができる。本発明はこのような方法により製造されたデバイスにも関するものである。
【０００２】
【従来の技術】
現在、大面積電子アプリケーション用に安価な絶縁基板上に薄膜トランジスタ（以後”ＴＦＴ”という）及び／又は他の半導体回路素子が設けられた薄膜回路の開発が大いに注目されている。非晶質又は多結晶半導体膜（代表的にはシリコン）の個別の半導体アイランドにより製造されるこれらの回路素子はセルマトリクス、例えば米国特許明細書(US-A)５，１３０，８２９に記載されているフラットパネルディスプレイ内のスイッチング素子を構成するものとすることができ、この特許の全内容が参考資料としてここに含まれているものとする。
【０００３】
最近の開発は、例えばこのようなセルマトリクス用の集積駆動回路のような薄膜回路（通常多結晶シリコン）の製造及び集積に向けられている。回路速度を増大するためには、これらの回路のＴＦＴの薄膜アイランドに、良好な結晶品質及び高い移動度の半導体材料を使用するのが有利である。しかし、マトリクスのＴＦＴは非晶質又は微結晶材料で形成してこれらのマトリクスＴＦＴが低い漏れ電流を有するのみとするのが多くの場合望ましい。異なる結晶性を有する２つの半導体膜を堆積する必要なしに、共通膜の所定の区域をエネルギービーム（通常レーザビーム）に露出させることにより高い結晶性を有する区域を形成することが既知である。多結晶シリコンＴＦＴを形成するこのようなプロセスは「Optoelectronics Devices and Technologies」，Vol 7, No 2, pp301-320 (Mita Press) に発表されたJR Ayres等の論文 "Low Temperature Poly-Si For Liquid Crystal Display Addressing"に開示されており、この論文の全内容が参考資料としてここに含まれているものとする。
【０００４】
このようなレーザ結晶化プロセスの変形が特開平(JP-A)６−１４０３２１号公報に提案されており、この公報の全内容が参考資料としてここに含まれているものとする。この特開平６−１４０３２１号公報には、
(a) 基板上に半導体膜、絶縁膜及びマスク膜を順に堆積する工程と、
(b) マスク膜をパターン化して半導体膜の上方に開口有するマスクストライプの格子を形成する工程と、
(c) エネルギービームを格子及びその開口に向け照射し、開口におけるエネルギービーム部分で半導体膜を加熱して半導体膜を開口において及びマスクストライプの下において結晶化させる工程と、
を含む薄膜トランジスタを具える電子デバイスの製造方法が提案されている。
【０００５】
特開平６−１４０３２１号公報に開示されているように、マスクストライプは、例えばクロムからなるレーザ反射膜とすることができ、エネルギービームは波長３０８ｎｍのＸｅＣｌエキシマレーザとすることができる。これらのマスクストライプは半導体膜をマスクストライプ上に入射するエネルギービーム部分からマスクする。マスクストライプ及び開口はそれぞれ数ミクロンの幅にすることができる。マスク格子の開口においてレーザビームに露出するシリコン膜は高い温度に到達するが、マスクストライプによりマスクされたシリコン膜の部分は低い温度にある。その結果生ずる温度分布はシリコン膜に沿って交互に高温部分及び低温部分を有するものとなる。高温及び低温の各部分の幅は数ミクロンである。特開平６−１４０３２１号公報には、高温部分において成長される結晶粒子が低温部分内まで成長してシリコン膜内に大きな結晶粒度を形成することが示されている。半導体膜をこのように結晶化した後に、マスク格子と絶縁膜を除去し、次に結晶化した半導体膜を既知のように更に処理してＴＦＴ構造を与える。
【０００６】
特開平６−１４０３２１号公報は、大きな結晶粒度の形成のために交互に高温及び低温部分を有するこのような温度分布の形成及び使用方法を示す同日出願された一群の日本国出願の一つである。特開平６−１４０３２３では、半導体膜から所定の距離に配置される２つの平行スリットを有する別個のプレートの形態の回折光学素子を用いることにより、半導体膜上の薄膜マスク格子の使用を避けている。２つのスリットを通過するレーザ光は回折されて凸円柱波面を形成し、これらの波面が遠く離れた半導体膜の位置で互いに干渉し、その干渉パターンが交互に高温及び低温部分を有する所望の温度分布を膜内に発生する。特開平６−１４０３２４では、交互に窒化シリコンストライプ及び酸化シリコンストライプを有するパターン上にシリコン膜を設けることにより、半導体膜上の薄膜マスク格子の使用を避けている。窒化シリコンと酸化シリコンの異なる熱特性のために、窒化シリコン上のシリコン膜部分の温度が酸化シリコン上のシリコン膜部分の温度より低くなり、交互に高温及び低温部分を有する所望の温度分布を半導体膜に与えることができる。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、半導体膜を結晶化するプロセスがもっと効率的であるとともい、薄膜トランジスタを形成するその後の製造工程の数が低減された電子デバイスの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、薄膜トランジスタを具える電子デバイスを製造するにあたり、
(a) 基板上に、半導体膜、絶縁膜及びマスク膜を順に堆積する工程、
(b) マスク膜をパターン化して半導体膜の上方に開口を有するマスクストライプの格子を形成する工程、及び
(c) エネルギービームを格子及びその開口に照射し、半導体膜を開口におけるエネルギービーム部分で加熱して半導体膜を開口部分及びマスクストライプの下部の両部分において結晶化する工程、
を具える電子デバイスの製造方法において、
工程(b) における格子のパターン化を、マスクストライプがＴＦＴのチャネル領域を形成すべき半導体膜の区域の上方に位置するとともに、マスクストライプ間の各開口が工程(c) のエネルギービームの波長λより小さい幅を有するように行って、開口におけるエネルギービームの回折と、エネルギービームにより加熱された区域からの熱拡散とにより各マスクストライプの下部のチャネル領域を結晶化し、
(d) 一導電型のドーパントイオンを、マスクストライプにより半導体膜の下側部分をドーパントイオンの注入からマスクしながら、格子の開口において半導体膜内に注入し、半導体膜内の注入ドーパントイオンによりＴＦＴのソース及びドレイン領域及び中間導電領域の導電型決定ドーパント濃度を与え、
(e) 絶縁膜上のマスクストライプの格子の少なくとも一部分をＴＦＴのゲート構造として保持することを特徴とする。
【０００９】
本発明のこのような製造方法においては、絶縁膜の材料及び厚さ及びマスク格子の材料及び寸法を、製造すべき薄膜トランジスタの所望の絶縁ゲート構造と一致するように選択するのみならず、ドーパントイオン注入マスクとして機能するとともにエネルギービームによる半導体膜の効率的な結晶化をもたらすように選択する。一般に、マスクストライプ及び開口の幅は特開平６−１４０３２１号の従来の方法における対応する寸法より著しく（代表的には一桁）小さい寸法に選択する。従って、本発明では例えばマスク格子の各開口をエネルギービームの波長、代表的にはエキシマレーザからの紫外波長、例えばＫｒＦレーザからの２４８ｎｍ（０．２４８μm ）の波長、ＸｅＣｌレーザからの３０８ｎｍ（０．３０８μm ）の波長、又はＸｅＦレーザからの３５１ｎｍ（０．３５１μm ）の波長より小さい幅にする。特開平６−１４０３２１号より小さい寸法を使用することにより、もっと効率のよい結晶成長を達成することができる。本発明では格子の各開口の幅がエネルギービームの波長より小さいために、エネルギービームの回折が各開口において半導体膜内に発生する。そして、マスクストライプの下部における結晶成長が、マスクストライプの下方におけるこのエネルギービームの回折と、薄膜構造内の熱拡散とにより促進される。更に、絶縁膜上のマスクストライプの格子をＴＦＴの絶縁ゲート構造として使用することによりＴＦＴの製造が簡単化され、この絶縁ゲート構造を形成するための追加の堆積工程、フォトリソグラフィ及びエッチング工程が省略される。
【００１０】
得られるＴＦＴ構造は有利な特性を有するものとしうる。例えば、チャネル領域は絶縁ゲート構造とセルフアラインするため、絶縁ゲート構造とソース、ドレイン及び中間領域との間のオーバラップキャパシタンスが最小になる。更に、ＴＦＴ構造を水素含有雰囲気、例えば水素プラズマにさらす際に、絶縁ゲート構造の開口がＴＦＴのチャネル領域の効率の良い水素化を可能にする。また、ＴＦＴの細分されているが長いチャネルはＴＦＴ出力特性を改善し、例えばオフ状態におけるＴＦＴの漏れ電流が減少する。従って、本発明方法により製造されたＴＦＴは、前記OptoelecronicsのJR Ayresの論文に記載されているチャネル長依存問題、即ち単一ゲートフィンガの下部のチャネル長の増大に伴い水素化の有効性が低下する問題（図８ａ）と、チャネル長の減少に伴い出力特性が低下する問題（図１２）の両方を避けることができる。
【００１１】
暗電流を低減するためには、例えば「IEE Proc Circuits Devices Systems 」,Vol.141, No.1, February 1994, pp27-32に発表されているJR Ayresの論文 "Photocurrents in Poly-Si TFTs" から、セルフアラインＴＦＴのゲート／チャネルを複数のフィンガ、例えば各６μm 幅の６つのフィンガに分割することが既知である。このIEE Proc Circuits Devices Systems の論文の全内容が参考資料としてここに含まれているものとする。この既知のＴＦＴと異なり、本発明方法により製造されるＴＦＴは、半導体膜のレーザ結晶化用に設計され、代表的にはこのIEE Proc Circuits Devices Systems の論文に記載されたものより小さい幅の多数のフィンガを有するマルチフィンガゲート構造を有する。
【００１２】
工程(d)において注入されたドーパント濃度は結晶成長工程(c)と別個の加熱工程によりアニールすることができる。従って、注入工程(d)は結晶成長工程(c)の前又は後に実行することができる。しかし、プロセス工程数を減少させて製造プロセスを簡単化するには、注入工程(d)を結晶成長工程(c)の前に実行し、工程(c) のエネルギービームを開口及びマスクストライプの下部の両部分における半導体膜の結晶化のみならず開口内の注入ドーパント濃度のアニーリングに使用するのが有利である。驚いたことに、この注入ドーパント濃度のアニーリングは結晶成長工程(c) 中に、注入ドーパント濃度の拡散を殆ど生ずることなく実行しうることが確かめられた。
【００１３】
欧州特許出願公開（ＥＰ−Ａ）０４２２８６４号から、成分イオン（例えば半導体膜のシリコンイオン）をマスクパターン（例えばフォトレジスト）の開口を経て半導体膜内に注入してこれらの開口内に非晶質部分を生成し、次いで固相結晶化により開口内のこれらの部分を、マスクパターンによりマスクされた結晶質部分からの結晶成長により大きな結晶粒子に再結晶化することが既知である点に注意されたい。このようなプロセスは多くの点で本発明のプロセスと相違し、本発明では結晶成長が開口内の注入領域からマスクストライプの下部の低結晶質部分へ進む。開口内における半導体膜内の注入ドーパントの存在はエネルギービームにより加熱されるこれらの部分における結晶成長の開始を妨げないとともに、マスクストライプの下側部分への結晶成長の拡がりも妨げない。
【００１４】
マスク膜は格子にパターン化するが、下側の絶縁膜は結晶成長工程(c) 及び注入工程(d) 中半導体膜上に連続膜として保持することができる。しかし、絶縁膜は結晶成長及び注入工程(c)及び(d)の前に格子の開口から除去するのが好ましい。例えば、絶縁膜が注入工程(d) 中開口内に存在する場合には、注入イオンを半導体膜内に所望の深さに侵入させるのに高い注入イオンエネルギーが必要とされる。また、（イオンビームの指向性のために）注入領域のエッジがマスクストライプのエッジとセルフアラインするが、マスクストライプのエッジの下方に、注入イオンの小さな側方散乱が存在する。この側方散乱はイオンエネルギーの増大に伴い増大する。従って、イオンエネルギーを低く保つのが有利であり、従って注入工程中に開口内に絶縁膜を存在させないのが有利である。また、絶縁膜が結晶成長工程(c) 中に開口内に存在する場合には、これらの開口内において半導体表面の僅かな粗面化が生ずることが確かめられた。この粗面化を避けるために、結晶成長工程(c) の前に絶縁膜を開口から除去するのが有利である。更に、絶縁膜を結晶成長工程(c) 前にこのようにパターン化することにより、絶縁膜の屈折性側壁が各開口の側面の形成される。この屈折性側壁はマスクストライプの下方の半導体膜に沿う回折ピークの拡がりを拡張してこの区域における結晶成長を更に促進しうる。
【００１５】
マスクストライプは、一般に、半導体膜をこれらのストライプ上に入射するエネルギービームの部分からマスクする材料及び厚さからなるものとする。マスクストライプはそれらの上に入射するエネルギービームを吸収する材料（例えば半導体材料）からなるのとするのが有利である。この場合には、マスクストライプを吸収エネルギービームにより加熱し、下側の半導体膜の結晶成長を中間絶縁膜を介して熱拡散により促進することができる。例えば２４８ｎｍのビーム波長の場合には、マスクストライプを、高い吸収を示すシリコン、又は部分的に吸収及び反射を示すクロム、又は高い反射を示すアルミニウムとすることができる。マスクストライプはエネルギービームを部分的に透過するものとすることもでき、この部分的透過性も下側半導体膜内における吸収によりこの膜内の結晶成長を促進することができる。例えば、酸化インジウムチタン（ＩＴＯ）は薄膜回路を具える大面積電子デバイスに慣用されている電極材料であり、ＩＴＯの絶縁ゲート構造は３５１ｎｍの波長のエネルギービームの７０％を透過する。
【００１６】
マスクストライプは、一般に、半導体膜をこれらのストライプ上に入射するエネルギービームの部分からマスクする材料及び厚さからなるものとする。マスクストライプはそれらの上に入射するエネルギービームを吸収する材料（例えば半導体材料）からなるのとするのが有利である。この場合には、マスクストライプを吸収エネルギービームにより加熱し、下側の半導体膜の結晶成長を中間絶縁膜を介して熱拡散により促進することができる。例えば２４８ｎｍのビーム波長の場合には、マスクストライプを、高い吸収を示すシリコン、又は部分的に吸収及び反射を示すクロム、又は高い反射を示すアルミニウムとすることができる。マスクストライプはエネルギービームを部分的に透過するものとすることもでき、この部分的透過性も下側半導体膜内における吸収によりこの膜内の結晶成長を促進することができる。例えば、酸化インジウムチタン（ＩＴＯ）は薄膜回路を具える大面積電子デバイスに慣用されている電極材料であり、ＩＴＯの絶縁ゲート構造は３５１ｎｍの波長のエネルギービームの７０％を透過する。
【００１７】
【発明の実施の形態】
本発明のこれらの特徴及び他の特徴、及びそれらの利点を、図面を参照して、本発明の実施例につき以下に詳細に説明する。
全ての図は略図であって、一定の率で拡大して書かれていない点に注意されたい。断面図及び平面図の各部の相対寸法及び寸法比は図を明瞭にするために拡大されたり、縮小されている。種々の実施例の対応する構成要素又は類似の構成要素は同一の符号で示されている。
【００１８】
【実施例】
図１〜７は薄膜トランジスタ（ＴＦＴ）のような回路素子が設けられた薄膜回路を具える大面積電子デバイスの製造工程を示す。これらの回路素子はデバイス基板１００、１０１ 上の半導体膜１の個別のアイランド（例えばシリコンアイランド１ａ及び１ｂ）により形成される。その製造方法は次の工程：
(a) 基板１００、１０１ 上に、半導体膜１、絶縁膜２及びマスク膜３を順に堆積する工程（図１及び２）、
(b) マスク膜３をパターン化して半導体膜１の上方に開口３１を有するマスクストライプ３２の格子３０を形成する工程（図３及び４）、及び
(c) エネルギービーム５０を格子３０及びその開口３１に照射し、半導体膜１を開口３１におけるビーム５０の部分で加熱して半導体膜１を開口３１の部分及びマスクストライプ３２の下部の両部分において結晶化する工程（図５）、
を含む。マスクストライプ３２はストライプ３２上に入射するビーム５０の部分を（少なくともある程度）マスクする。
【００１９】
本発明は、この製造方法において、工程(b) における格子３０のパターン化を、マスクストライプ３２がＴＦＴのチャネル領域１１を形成すべき半導体膜１の区域の上方にに位置するとともに、マスクストライプ３２間の各開口３１が工程(c) のエネルギービーム５０の波長λより小さい幅Ｓ１を有するように行って、開口におけるエネルギービーム５０の回折と、エネルギービーム５０により加熱された区域からの熱拡散とにより各マスクストライプ３２の下部のチャネル領域１１の全長を結晶化し、
(d) 一導電型のドーパントイオン４０を、マスクストライプ３２により半導体膜の下側部分をドーパントイオン４０の注入からマスクしながら、格子３０の開口３１における半導体膜１内に注入し( 図４）、半導体膜１内の注入ドーパントイオン４０によりＴＦＴのソース及びドレイン領域１２及び１３及び中間導電領域１４の導電型決定ドーパント濃度を与え、且つ
(e) 少なくとも絶縁膜２上のマスクストライプ３２の格子３０の部分をＴＦＴのゲート構造として保持することを特徴とする。
【００２０】
本発明のこのような方法は、半導体膜１を結晶化する工程とＴＦＴ構造を形成する工程とを併合することにより製造プロセスを簡単化している。更に、半導体膜１を結晶化するプロセスは、格子３０の材料、その開口３１及びマスクストライプ３２の寸法の適切な選択により一層効率的である。エネルギービーム５０はパルスエキシマレーザからの紫外波長ビーム、例えばＫｒＦレーザからの２４８ｎｍの波長、又はＸｅＣＬレーザからの３０８ｎｍの波長、又はＸｅＦレーザからの３５１ｎｍの波長のレーザビームとするのが好ましい。このような場合には、各開口３１が約０．３μm より小さい幅Ｓ１を有し、開口３１間の各マスクストライプ３２が約０．３μm 〜０．７μm の範囲内の幅Ｓ２を有すマスク格子３０を形成することができる。開口３１間の各マスクストライプ３２の幅Ｓ２は隣接する開口３１からの干渉効果を避けるためにビーム５０の波長λより大きくするのが好ましい。
【００２１】
ＴＦＴは、チャネル領域１１と、注入ソース及びドレイン領域１２及び１３と、中間領域１４とが半導体膜１内に並んで形成されたいわゆる”セルフアライン”形である（図６ａ及び６ｂ参照）。ＴＦＴのチャネル領域１１は図５の結晶成長プロセスにより形成された高移動度多結晶材料からなる。工程（ａ）〜（ｃ）におけるマスク格子３０の寸法及び使用は別にして、ＴＦＴを形成するプロセスパラメータは、膜堆積、レーザ結晶化、イオン注入、メタライゼーション及び水素化に関し、前記 OptoelectronicsのJR Ayres等の論文に記載されているパラメータとほぼ同一にすることができる。前記 Optoelectronicsの論文に記載されたＴＦＴはストライプ３２に分割されていない単一ゲート電極を有している。しかし、既に述べたように、例えば前記 IEE Proc Circuits Devices SystemsのJR Ayresの論文から、セルフアラインポリシリコンＴＦＴのゲートを複数のフィンガ、例えば各６μm 幅の６個のフィンガに分割することが既知である。本発明により製造されるＴＦＴはマルチフィンガゲート構造を有するものであるが、このゲート構造は半導体膜のレーザ結晶化用に設計され、代表的には前記IEE Proc Circuits Devices Systems の論文に記載されたＴＦＴより小さい幅の多数のフィンガ３２を有する。従って、例えば本発明により製造される５μm の全チャネル長を有するＴＦＴは代表的には１０以上のマスクストライプ３２をゲートフィンガとして具えることができる。
【００２２】
図１〜７の方法により製造される大面積電子デバイスは、例えばＵＳ−Ａ−５，１３０，８２９に記載されたものに類似の薄膜セルマトリクスを有するとともに、同一の基板１００、１０１上に集積された薄膜駆動回路を有するフラットパネルディスプレイを具えるものとすることができる。図６ａ及び６ｂのＴＦＴはこの駆動回路の一部を構成することができる。また、このデバイスは大面積イメージセンサ又はデータストア又はメモリデバイスを具えるものとすることもできる。デバイス基板１００、１０１は薄膜回路が形成される少なくともその上面が電気的に絶縁されるのが代表的である。基板１００、１０１はこのデバイスのガラス板１００を具えることができる。ガラス板１００を絶縁膜１０１で被覆し、その上に薄膜回路を製造する。代表的には、被膜１０１は約０．５μm 以下の厚さを有する酸化シリコンとすることができる。
【００２３】
図１は基板１００、１０１の被膜１０１上に非晶質又は微晶質シリコン半導体膜１を堆積することを示す。非晶質シリコン膜はプラズマエンハンスト化学気相成長法（ＰＥＳＶＤ）により、又は低圧化学気相成長法（ＬＰＣＶＤ）により既知のように堆積することができる。代表的には、得られるシリコン膜１は水素を含有し、即ちこの膜は一般にα- Ｓｉ：Ｈとして知れている。シリコン膜１の厚さＺは代表的には約０．１μm 以下、例えば約０．０５μm である。次に、既知のフォトリソラフ及びエッチング技術を用いて、シリコン膜１を個別のＴＦＴのためのアイランド１ａ及び１ｂのような個別のアイランドにパターン化する。アイランド１ａはこれにより形成される１つのＴＦＴの全てのチャネル領域１１を収容する。
【００２４】
図２は絶縁膜２及びマスク膜３を堆積する次の工程を示す。膜２及び３のために選択する材料及び厚さは、ＴＦＴの絶縁ゲート構造として使用するというマスク格子３０の目的と一致させる。代表的な例では、絶縁膜２は約０．１５μm の厚さｚを有する酸化シリコン膜とし、マスク膜３は約０．１μm の厚さを有する非晶質シリコン膜とすることができる。或いは、ストライプ３２を金属、例えば約０．０５μm の厚さを有するクロム膜とすることもできる。
【００２５】
次に、フォトリソグラフ及びエッチング工程を用いてマスク格子３０を形成する。開口３１の小さい幅Ｓ１のために、このフォトリソグラフィは深い紫外波長により、又は電子ビームにより、又はｘ線リソグラフにより実行することができる。この場合、フォトレジストとして、又は電子レジストとして、リソグラフ用レジストパターン３５をマスクストライプ３２を形成すべきマスク膜３の区域上に形成する。このリソグラフ用レジストパターン３５は図３に示されている。次にこのパターン３５をエッチングマスクとして用いてマスク膜３に所望の格子構造を形成する。開口３１の小さい幅Ｓ１を考慮して、異方性エッチングプロセス（例えば反応イオンエッチング）を用いる。エッチングプロセスは絶縁膜２の厚さを貫通するまで続けるのが好ましいが、本発明の幾つかの実施例では膜２は図４及び図５の製造工程中連続膜として維持することができる。
【００２６】
図４はドーパントイオン注入工程(d) を示し、この工程ではドーパントイオン４０のビームを薄膜構造に向け印加する。ｎチャネルＴＦＴの場合には、これらのドーパントイオン４０は、例えば燐イオンとすることができる。マスクストライプ３２上に入射したドーパントイオン４０はそこで吸収され、絶縁膜２又は半導体膜１のその下側部分内まで侵入しない。マスクストライプ３２の厚さがドーパントイオン４０を止めるのに不十分である場合には、リソグラフ用レジストパターン３５を、図４の製造工程中、注入マスクの一部分としてマスクストライプ３２上に存続させることができる。このため、レジストパターン３５は図４にオプショナルとして破線輪郭線で示されている。レジストパターン３５は図５の結晶成長工程(c) の前に除去する。しかし、イオン注入されたレジストパターンは除去が難しいため、レジストパターン３５は図４の注入工程前に除去し、十分厚いマスクストライプ３２を注入マスクとして用いるのが好ましい。図４に示す工程では、半導体膜１は開口３１の部分でもマスクストライプ３２の下部でもまだ非晶質信号材料である。
【００２７】
図５は本発明によるレーザ処理工程を示し、この工程ではレーザビーム５０を用いて半導体材料１の結晶成長を行うとともに半導体材料１内に注入されたドーパントイオン４０のアニーリング（従って活性化）を行う。ビーム５０は、例えばパルスＫｒＦエキシマレーザからの２４８ｎｍの紫外波長λのビームとする。平行光ビーム５０を格子３０上に平面波面として入射する。非晶質シリコンのマスクストライプ３２はこのレーザ波長を吸収するが、クロムのマスクストライプ３２はこのレーザ波長の約５０％を吸収し、５０％を反射する。従って、これらのマスクストライプの部分では、双頭矢印で示すようにレーザ光が吸収及び／又は反射される。レーザ光５０は開口３１を透過する。しかし、これらの開口３１の幅Ｓ１はレーザ光５０の波長λより小さいため、レーザ光５０はシリコン膜１内へ放射状円柱波面として回折される。この状態の拡大図を図８に示す。
【００２８】
図８はマスクストライプ３２間の所定の開口３１における平面波面上の２つの点Ｐ１及びＰ２を示す。ホイヘンスの原理により、この平面波面上の各点はこの点から放射状に拡がる波の新しい光源とみなせる。マスクストライプの下方領域へのレーザ光の回折は所定の開口３１における各点光源からのこれらの新しい波の干渉を生ずる。所定の開口３１における２つの光源Ｐ１及びＰ２からの干渉パターン内の第１の最小強度点は膜１上の点Ｐ３に発生し、この点ではＰ１−Ｐ３とＰ２−Ｐ３との光路差Δがλ／２（半波長）である。図８の模式的薄膜構造の下に示す曲線ψは所定の開口３１からマスクストライプ３２の下方の半導体膜１の長さに沿う回折光強度の降下を示す。図８の距離Ｘは開口３１からの光の回折ピークが開口３１から半導体膜１に沿って拡がる距離を示す。回折ピークとはその吸収時に半導体材料が溶融するしきい強度より強い膜１内のレーザ光強度をいう。シリコン膜１は、回折ピークが侵入し、吸収される区域で溶融される。
【００２９】
開口３１を越える回折ピークの拡がり角は開口３１の幅Ｓ１が減少するにつれて増大する。しかし、開口３１を透過する光の最大強度は開口３１の幅Ｓ１が減少するに連れて減少し、限界値は膜１の半導体材料を溶融するしきい強度によりきまる。図８は幅Ｓ１が約０．８λであるほぼ最適な状態を示す。
【００３０】
図８の状態では、絶縁膜２が回折波面を透過し、開口３１内の絶縁膜２の側壁２２おける屈折により開口３１における回折ピークの拡がりＸが増大する点にも注意する必要がある。この屈折がない場合には、２つの点光源Ｐ１及びＰ２からの干渉パターン内の第１の最小強度点はＰ３ではなくＰ４に発生する。従って、この絶縁膜２の屈折率（例えば約１．５）は回折ピークの半導体膜１の長さ方向の拡がりＸを増大するよう作用する。従って、幅狭開口３１における回折と絶縁膜２における屈折との両方で、回折ピークが開口３１のエッジからマスクストライプ３２の下方において（Ｘ−Ｓ１）／２の距離に亘って拡がる。実際には、ＴＦＴ絶縁ゲート構造に好適な材料及び膜厚及び回折開口３１の最適幅Ｓ１の場合には、距離（Ｘ−Ｓ１）／２は絶縁膜２の厚さｚに匹敵することが確かめられた。
【００３１】
約１０ｎｓ（ナノ秒）のパルス持続時間を有するパルスビーム５０を使用する場合には、シリコン膜１内に約０．３μm の熱拡散長に亘って熱移動が発生する。この距離のうちで、温度がシリコン材料を溶融状態に維持するのに十分高い部分は約０．１μm であり、この距離は溶融長ｘとして知られている。約１０ｎｓのレーザパルスの場合には、シリコン膜１内の溶融状態の持続時間は１００ｎｓ程度である。シリコン膜１の厚さＺは溶融長ｘより小さくする。図８は、隣接する開口３１からの回折光ピークがストライプ３２の下方で互いに出会わないで、距離Ｓ３だけ離れた状態を示している。しかし、この距離Ｓ３を溶融長ｘの約２倍以下にすると、この距離Ｓ３に亘る中間シリコン区域を急速に結晶化するに十分な熱移動が依然として発生しうる。この状態において、溶融持続時間中に各マスクストライプ３２の下部における膜１の全長に亘る良好な結晶化を得るためには、２つの回折開口３１間のマスクストライプ３２の幅Ｓ２を（Ｘ＋２ｘ−Ｓ１）より小さくするのが好ましい。図１〜７の特定の例では、ソース及びドレイン領域１２及び１３が形成される膜１の区域上には回折開口３１が（ストライプ３２間に）存在しない。この例では、（中間領域１４とソース領域１２との間及び中間領域１４とドレイン領域１３との間の）最初と最後のストライプ３２’の幅を２ｘ＋（Ｘ−Ｓ１）／２以下の幅に狭くするのが好ましい。
【００３２】
マスクストライプ３２がその上に入射するビーム５０の部分を吸収する半導体材料である場合には、ストライプ３２の少なくとも上側部分がビーム５０により溶融され、ストライプ３２から絶縁膜２を横切って半導体膜１の下側部分に至る熱拡散が存在する。膜２の厚さｚは膜２の材料内における熱拡散長程度とする。ストライプ３２からのこの熱拡散は半導体膜１の下側部分の温度を６００℃以上に上昇させる。従って、隣接開口３１からの回折光ピークがストライプ３２の下で互いに出会わなくても、膜１の溶融部分からの熱拡散及びもしあればストライプ３２の溶融部分からの熱拡散によりストライプ３２の下方の残部への熱移動が発生する。こうして、レーザパルスの極めて短い持続時間中に隣接する開口３１からの結晶成長によりマスクストライプ３２の下方の膜１の全部分が結晶化される。
【００３３】
実際には、ＴＦＴに対し使用される代表的な材料及び寸法の場合には、回折開口３１間のマスクストライプ３２の幅Ｓ２はエネルギービーム５０の波長λより大きく、３λより小さくするのが好ましいことが確かめられた。
【００３４】
図５及び図８のレーザ結晶化処理の特定の例では、パルスＫｒＦレーザからの２４８ｎｍ波長を使用することができ、格子３０上の入射レーザエネルギーを１００〜３００ｍｊ／ｃｍの範囲内とすることができる。レーザパルス持続時間は１０ナノ秒程度とすることができる。単パルス照射を膜１の結晶化に使用することができ、また多数パルス（例えば５又は１０パルス）の照射を使用することもできる。膜１及び２に対し先に挙げた材料及び厚さの特定の例の場合には、マスクストライプ３２間の開口３１の幅Ｓ１を約０．２μm 、開口３１間のマスクストライプ３２の幅Ｓ２を約０．５μm にすることができる。ソース及びドレイン領域と開口３０との間の第１及び最終ストライプ３２’の幅は約０．３μm にすることができる。このレーザ処理におけるマスク格子３０のこれらの寸法の場合には、膜１の非晶質シリコン材料が代表的には０．１〜０．３μm の結晶粒度を有する多結晶シリコン材料に変換される。ｎチャネルＴＦＴにおけるこの多結晶材料の電界効果電子移動度は代表的には、例えば５０−２００ｃｍ2.Ｖ-1. ｓ-1にすることができる。レーザ処理は、更に、注入燐イオンをアニールするとともに活性化し、ＴＦＴのソース及びドレイン領域１２及び１３及びＴＦＴのチャネル領域１１間の中間ｎ型領域１４を形成する。驚いたことに、レーザアニール処理中の熱拡散による注入ドーパントの移動は極めて僅かであった。殆どの場合に何のドーパント拡散もこの処理中に検出されなかった。
【００３５】
図６ａ及び６ｂは金属膜パターンを設けてソース及びドレイン領域１２及び１３への電極接続を形成する工程の２つの例を示す。この金属膜パターンの他の部分は基板１００、１０１上にあって例えばＴＦＴのゲート電極３２への相互接続も形成する。図６ａに示す例では、金属膜パターン６２、６３はＴＦＴのゲート電極を形成する格子パターン３２に対し選択エッチングしうる金属からなる。従って、例えばゲートパターン３２がシリコン又はクロムからなる場合には、ソース、ドレイン及び相互接続金属膜パターン６２、６３をアルミニウムにすることができる。図６ｂは、ソース、ドレイン及び相互接続金属膜６４、６５が絶縁膜パターン６６の窓内でＴＦＴ構造と接触する。この場合には、図５のレーザ処理後に、絶縁膜を基板１００、１０１上の薄膜構造の上に堆積する。次に接点窓を膜６６にエッチングし、次いで金属膜を堆積する。次に金属膜をエッチングにより所望の電極及び相互接続パターン６４、６５にパターン化する。この場合には、格子３２とパターン６４、６５とを同一の材料、例えばアルミニウムで形成することができる。図７はシリコンアイランド１ａ及び１ｂの上及び周囲の金属膜３２及び６４及び６５のレイアウトパターンを示す。
【００３６】
次に、このよに製造したＴＦＴ構造を既知のように水素化して結晶化したシリコンアイランド１ａ，１ｂ等内の粒界をパッシベーションする。水素化は、前記Optoelectronics 及びIEE Proc Circuits, Devices, Systems のJR Ayresの論文に記載されているように、デバイスを３５０℃で水素プラズマにさらすことにより行うことができる。また、水素化は水素雰囲気中でベーキングすることにより行うこともできる。ゲート構造３２内の開口３１はＴＦＴの全チャネル領域１１内への水素の侵入を促進する。
【００３７】
本発明の範囲内において多くの変更及び変形が可能であること明らかである。図１〜７の方法では、マスク格子３０のパターンを図７に示すように最終ＴＦＴ構造の絶縁ゲートパターンと同一にすることができる。この場合には、マスクストライプ３２の格子３０の全体を絶縁膜２上に、ＴＦＴの絶縁ゲート構造として保持することができる。図９及び図１０は変更例を示し、この例では格子３０を図４のイオン注入工程及び図５のレーザ処理工程中、基板１００、１０１上の薄膜構造上の大面積マスクの一部分とする。
【００３８】
図９及び図１０のこの例では、薄膜構造及び基板１００、１０１の上面の全面を、ＴＦＴの中間領域１４に対応する開口３１及びＴＦＴのソース及びドレイン領域１２及び１３に対応する開口３１’を除いて、マスク膜３０で覆う。図４のイオン注入工程中、この大面積マスクを大地に接続する。この構成の利点は、開口３１の外部に衝突するイオン４０を安全に大地に放出させることができ、絶縁基板１００、１０１上の薄膜構造に静電損傷を与える恐れがない点にある。図９及び図１０の大面積マスク３０は、図５の製造工程において、シリコン膜１が開口３１において露出する区域を除いて、基板１００、１０１上の薄膜構造をレーザビーム５０から遮蔽する作用もなす。
【００３９】
図９及び図１０の大面積マスクのソース及びドレイン開口３１’は中間開口３１より幅広にする、即ちビーム５０の波長より幅広にする。本例でも（図４〜７の場合と同様に）、第１及び最終ストライプ３２’をストライプ３２より幅狭にして、ソース及びドレイン領域１２及び１３に隣接する膜１の下側部分の結晶化が得られるようにする必要がある。しかし、図９及び図１０の大面積マスクの開口３１’はマスクストライプ３２間の開口３１と同一の狭い幅Ｓ１にすることもでき、この場合には第１及び最終ストライプ３２’を開口３１間のストライプ３２と同一の幅Ｓ２にする。この場合には、ソース及びドレイン領域１２及び１３に隣接する膜１の下側部分の結晶化が開口３１及び３１’における回折と熱拡散とにより得られる。この場合には、シリコンアイランド１ａ及び１ｂのソース端部及びドレイン端部を覆う大面積マスク３０の部分を除去した後に、第２ドーパントイオン注入工程及び次のアニーリング工程を実行して、ソース及びドレイン金属膜６４及び６５と接触する十分に広いソース及びドレイン領域を形成することができる。
【００４０】
図１〜１０につき上述した実施例では、シリコン膜１のチャネル領域１１がマスクストライプ３２上に入射するレーザビーム５０の部分からマスクされる。例えばシリコン、クロム又はアルミニウムからなるこれらのストライプ３２はレーザビーム５０を透過しないとは限らない。しかし、本発明は、ストライプ３２がビーム５０を部分的に透過する場合、例えばＩＴＯのストライプ３２及び大きな波長のビーム５０を使用する場合にも有利に使用することさできる。開口３１における光回折と、膜１内の熱拡散とが、直接入射ビーム５０の強度が部分的に透過性のストライプ３２により低減されるストライプ３２の下側膜部分の結晶化を促進する。
【００４１】
上述の実施例では、基板１００、１０１はガラス板１００を具えている。しかし、本発明はポリマ材料の基板を用いることもできる。この場合には、ポリマ基板１００をレーザビーム５０からマスクするために、マスク膜（例えば非晶質シリコン）を２つの厚い被覆絶縁層１０１間に挟むのが有利である。
【００４２】
以上の記載から、多くの変更や変形が当業者に可能である。このような変更や変形は、上述した構成要素の代わりに使用しうる、又はこれらの構成要素に加えて使用しうる当該技術分野において既知の等価の構成要素や他の構成要素を含むことができる。特許請求の範囲は構成要素の組合せとして記載されているが、本発明で解決すべき技術的課題の一部又は全部を解決する、しないにかかわらず、本明細書に開示された新規な構成又は構成要素の組合せも本発明の範囲に含まれる。
【図面の簡単な説明】
【図１】本発明製造方法の一製造工程における電子デバイスの断面を示す図である。
【図２】本発明製造方法の次の製造工程における電子デバイスの断面を示す図である。
【図３】本発明製造方法の次の製造工程における電子デバイスの断面を示す図である。
【図４】本発明製造方法の次の製造工程における電子デバイスの断面を示す図である。
【図５】本発明製造方法の次の製造工程における電子デバイスの断面を示す図である。
【図６】本発明製造方法の次の製造工程における電子デバイスの断面を示す図であり、
ａは該方法で製造されるＴＦＴのソース及びドレインの金属膜パターンの一例を示し、
ｂは該方法で製造されるＴＦＴのソース及びドレインの金属膜パターンの他の例を示す。
【図７】図６ａ及び６ｂの薄膜デバイス構造の一部分の平面図であり、ＴＦＴの半導体アイランドパターン、ソース及びドレイン金属膜パターン及びマスク格子絶縁ゲートパターンを示す。
【図８】図５のレーザアニール工程の簡略拡大模式図である。
【図９】本発明方法で使用しうるマスク格子パターンの変形例の平面図である。
【図１０】本発明方法で使用しうるマスク格子パターンの変形例の断面図である。
【符号の説明】
１００、１０１ 基板
１ 半導体膜
１ａ，１ｂ 半導体アイランド
２ 絶縁膜
３ マスク膜
１１ チャネル領域
１２ ソース領域
１３ ドレイン領域
１４ 中間領域
３０ マスク格子
３１ 開口
３２ マスクストライプ
４０ ドーパントイオン
５０ エネルギービーム
【発明の属する技術分野】
本発明は、薄膜トランジスタを具える電子デバイスを製造するにあたり、デバイスの基板上の半導体薄膜の結晶成長を促進するために（例えば、エキシマレーザからの）エネルギービームを用いる電子デバイスの製造方法に関するものである。電子デバイスは大面積イメージセンサ、又はフラットパネルディスプレイ（例えば液晶ディスプレイ）、又は幾つかの他のタイプの大面積電子デバイス（例えば薄膜データストア又はメモリデバイス、又は熱イメージデバイス）とすることができる。本発明はこのような方法により製造されたデバイスにも関するものである。
【０００２】
【従来の技術】
現在、大面積電子アプリケーション用に安価な絶縁基板上に薄膜トランジスタ（以後”ＴＦＴ”という）及び／又は他の半導体回路素子が設けられた薄膜回路の開発が大いに注目されている。非晶質又は多結晶半導体膜（代表的にはシリコン）の個別の半導体アイランドにより製造されるこれらの回路素子はセルマトリクス、例えば米国特許明細書(US-A)５，１３０，８２９に記載されているフラットパネルディスプレイ内のスイッチング素子を構成するものとすることができ、この特許の全内容が参考資料としてここに含まれているものとする。
【０００３】
最近の開発は、例えばこのようなセルマトリクス用の集積駆動回路のような薄膜回路（通常多結晶シリコン）の製造及び集積に向けられている。回路速度を増大するためには、これらの回路のＴＦＴの薄膜アイランドに、良好な結晶品質及び高い移動度の半導体材料を使用するのが有利である。しかし、マトリクスのＴＦＴは非晶質又は微結晶材料で形成してこれらのマトリクスＴＦＴが低い漏れ電流を有するのみとするのが多くの場合望ましい。異なる結晶性を有する２つの半導体膜を堆積する必要なしに、共通膜の所定の区域をエネルギービーム（通常レーザビーム）に露出させることにより高い結晶性を有する区域を形成することが既知である。多結晶シリコンＴＦＴを形成するこのようなプロセスは「Optoelectronics Devices and Technologies」，Vol 7, No 2, pp301-320 (Mita Press) に発表されたJR Ayres等の論文 "Low Temperature Poly-Si For Liquid Crystal Display Addressing"に開示されており、この論文の全内容が参考資料としてここに含まれているものとする。
【０００４】
このようなレーザ結晶化プロセスの変形が特開平(JP-A)６−１４０３２１号公報に提案されており、この公報の全内容が参考資料としてここに含まれているものとする。この特開平６−１４０３２１号公報には、
(a) 基板上に半導体膜、絶縁膜及びマスク膜を順に堆積する工程と、
(b) マスク膜をパターン化して半導体膜の上方に開口有するマスクストライプの格子を形成する工程と、
(c) エネルギービームを格子及びその開口に向け照射し、開口におけるエネルギービーム部分で半導体膜を加熱して半導体膜を開口において及びマスクストライプの下において結晶化させる工程と、
を含む薄膜トランジスタを具える電子デバイスの製造方法が提案されている。
【０００５】
特開平６−１４０３２１号公報に開示されているように、マスクストライプは、例えばクロムからなるレーザ反射膜とすることができ、エネルギービームは波長３０８ｎｍのＸｅＣｌエキシマレーザとすることができる。これらのマスクストライプは半導体膜をマスクストライプ上に入射するエネルギービーム部分からマスクする。マスクストライプ及び開口はそれぞれ数ミクロンの幅にすることができる。マスク格子の開口においてレーザビームに露出するシリコン膜は高い温度に到達するが、マスクストライプによりマスクされたシリコン膜の部分は低い温度にある。その結果生ずる温度分布はシリコン膜に沿って交互に高温部分及び低温部分を有するものとなる。高温及び低温の各部分の幅は数ミクロンである。特開平６−１４０３２１号公報には、高温部分において成長される結晶粒子が低温部分内まで成長してシリコン膜内に大きな結晶粒度を形成することが示されている。半導体膜をこのように結晶化した後に、マスク格子と絶縁膜を除去し、次に結晶化した半導体膜を既知のように更に処理してＴＦＴ構造を与える。
【０００６】
特開平６−１４０３２１号公報は、大きな結晶粒度の形成のために交互に高温及び低温部分を有するこのような温度分布の形成及び使用方法を示す同日出願された一群の日本国出願の一つである。特開平６−１４０３２３では、半導体膜から所定の距離に配置される２つの平行スリットを有する別個のプレートの形態の回折光学素子を用いることにより、半導体膜上の薄膜マスク格子の使用を避けている。２つのスリットを通過するレーザ光は回折されて凸円柱波面を形成し、これらの波面が遠く離れた半導体膜の位置で互いに干渉し、その干渉パターンが交互に高温及び低温部分を有する所望の温度分布を膜内に発生する。特開平６−１４０３２４では、交互に窒化シリコンストライプ及び酸化シリコンストライプを有するパターン上にシリコン膜を設けることにより、半導体膜上の薄膜マスク格子の使用を避けている。窒化シリコンと酸化シリコンの異なる熱特性のために、窒化シリコン上のシリコン膜部分の温度が酸化シリコン上のシリコン膜部分の温度より低くなり、交互に高温及び低温部分を有する所望の温度分布を半導体膜に与えることができる。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、半導体膜を結晶化するプロセスがもっと効率的であるとともい、薄膜トランジスタを形成するその後の製造工程の数が低減された電子デバイスの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、薄膜トランジスタを具える電子デバイスを製造するにあたり、
(a) 基板上に、半導体膜、絶縁膜及びマスク膜を順に堆積する工程、
(b) マスク膜をパターン化して半導体膜の上方に開口を有するマスクストライプの格子を形成する工程、及び
(c) エネルギービームを格子及びその開口に照射し、半導体膜を開口におけるエネルギービーム部分で加熱して半導体膜を開口部分及びマスクストライプの下部の両部分において結晶化する工程、
を具える電子デバイスの製造方法において、
工程(b) における格子のパターン化を、マスクストライプがＴＦＴのチャネル領域を形成すべき半導体膜の区域の上方に位置するとともに、マスクストライプ間の各開口が工程(c) のエネルギービームの波長λより小さい幅を有するように行って、開口におけるエネルギービームの回折と、エネルギービームにより加熱された区域からの熱拡散とにより各マスクストライプの下部のチャネル領域を結晶化し、
(d) 一導電型のドーパントイオンを、マスクストライプにより半導体膜の下側部分をドーパントイオンの注入からマスクしながら、格子の開口において半導体膜内に注入し、半導体膜内の注入ドーパントイオンによりＴＦＴのソース及びドレイン領域及び中間導電領域の導電型決定ドーパント濃度を与え、
(e) 絶縁膜上のマスクストライプの格子の少なくとも一部分をＴＦＴのゲート構造として保持することを特徴とする。
【０００９】
本発明のこのような製造方法においては、絶縁膜の材料及び厚さ及びマスク格子の材料及び寸法を、製造すべき薄膜トランジスタの所望の絶縁ゲート構造と一致するように選択するのみならず、ドーパントイオン注入マスクとして機能するとともにエネルギービームによる半導体膜の効率的な結晶化をもたらすように選択する。一般に、マスクストライプ及び開口の幅は特開平６−１４０３２１号の従来の方法における対応する寸法より著しく（代表的には一桁）小さい寸法に選択する。従って、本発明では例えばマスク格子の各開口をエネルギービームの波長、代表的にはエキシマレーザからの紫外波長、例えばＫｒＦレーザからの２４８ｎｍ（０．２４８μm ）の波長、ＸｅＣｌレーザからの３０８ｎｍ（０．３０８μm ）の波長、又はＸｅＦレーザからの３５１ｎｍ（０．３５１μm ）の波長より小さい幅にする。特開平６−１４０３２１号より小さい寸法を使用することにより、もっと効率のよい結晶成長を達成することができる。本発明では格子の各開口の幅がエネルギービームの波長より小さいために、エネルギービームの回折が各開口において半導体膜内に発生する。そして、マスクストライプの下部における結晶成長が、マスクストライプの下方におけるこのエネルギービームの回折と、薄膜構造内の熱拡散とにより促進される。更に、絶縁膜上のマスクストライプの格子をＴＦＴの絶縁ゲート構造として使用することによりＴＦＴの製造が簡単化され、この絶縁ゲート構造を形成するための追加の堆積工程、フォトリソグラフィ及びエッチング工程が省略される。
【００１０】
得られるＴＦＴ構造は有利な特性を有するものとしうる。例えば、チャネル領域は絶縁ゲート構造とセルフアラインするため、絶縁ゲート構造とソース、ドレイン及び中間領域との間のオーバラップキャパシタンスが最小になる。更に、ＴＦＴ構造を水素含有雰囲気、例えば水素プラズマにさらす際に、絶縁ゲート構造の開口がＴＦＴのチャネル領域の効率の良い水素化を可能にする。また、ＴＦＴの細分されているが長いチャネルはＴＦＴ出力特性を改善し、例えばオフ状態におけるＴＦＴの漏れ電流が減少する。従って、本発明方法により製造されたＴＦＴは、前記OptoelecronicsのJR Ayresの論文に記載されているチャネル長依存問題、即ち単一ゲートフィンガの下部のチャネル長の増大に伴い水素化の有効性が低下する問題（図８ａ）と、チャネル長の減少に伴い出力特性が低下する問題（図１２）の両方を避けることができる。
【００１１】
暗電流を低減するためには、例えば「IEE Proc Circuits Devices Systems 」,Vol.141, No.1, February 1994, pp27-32に発表されているJR Ayresの論文 "Photocurrents in Poly-Si TFTs" から、セルフアラインＴＦＴのゲート／チャネルを複数のフィンガ、例えば各６μm 幅の６つのフィンガに分割することが既知である。このIEE Proc Circuits Devices Systems の論文の全内容が参考資料としてここに含まれているものとする。この既知のＴＦＴと異なり、本発明方法により製造されるＴＦＴは、半導体膜のレーザ結晶化用に設計され、代表的にはこのIEE Proc Circuits Devices Systems の論文に記載されたものより小さい幅の多数のフィンガを有するマルチフィンガゲート構造を有する。
【００１２】
工程(d)において注入されたドーパント濃度は結晶成長工程(c)と別個の加熱工程によりアニールすることができる。従って、注入工程(d)は結晶成長工程(c)の前又は後に実行することができる。しかし、プロセス工程数を減少させて製造プロセスを簡単化するには、注入工程(d)を結晶成長工程(c)の前に実行し、工程(c) のエネルギービームを開口及びマスクストライプの下部の両部分における半導体膜の結晶化のみならず開口内の注入ドーパント濃度のアニーリングに使用するのが有利である。驚いたことに、この注入ドーパント濃度のアニーリングは結晶成長工程(c) 中に、注入ドーパント濃度の拡散を殆ど生ずることなく実行しうることが確かめられた。
【００１３】
欧州特許出願公開（ＥＰ−Ａ）０４２２８６４号から、成分イオン（例えば半導体膜のシリコンイオン）をマスクパターン（例えばフォトレジスト）の開口を経て半導体膜内に注入してこれらの開口内に非晶質部分を生成し、次いで固相結晶化により開口内のこれらの部分を、マスクパターンによりマスクされた結晶質部分からの結晶成長により大きな結晶粒子に再結晶化することが既知である点に注意されたい。このようなプロセスは多くの点で本発明のプロセスと相違し、本発明では結晶成長が開口内の注入領域からマスクストライプの下部の低結晶質部分へ進む。開口内における半導体膜内の注入ドーパントの存在はエネルギービームにより加熱されるこれらの部分における結晶成長の開始を妨げないとともに、マスクストライプの下側部分への結晶成長の拡がりも妨げない。
【００１４】
マスク膜は格子にパターン化するが、下側の絶縁膜は結晶成長工程(c) 及び注入工程(d) 中半導体膜上に連続膜として保持することができる。しかし、絶縁膜は結晶成長及び注入工程(c)及び(d)の前に格子の開口から除去するのが好ましい。例えば、絶縁膜が注入工程(d) 中開口内に存在する場合には、注入イオンを半導体膜内に所望の深さに侵入させるのに高い注入イオンエネルギーが必要とされる。また、（イオンビームの指向性のために）注入領域のエッジがマスクストライプのエッジとセルフアラインするが、マスクストライプのエッジの下方に、注入イオンの小さな側方散乱が存在する。この側方散乱はイオンエネルギーの増大に伴い増大する。従って、イオンエネルギーを低く保つのが有利であり、従って注入工程中に開口内に絶縁膜を存在させないのが有利である。また、絶縁膜が結晶成長工程(c) 中に開口内に存在する場合には、これらの開口内において半導体表面の僅かな粗面化が生ずることが確かめられた。この粗面化を避けるために、結晶成長工程(c) の前に絶縁膜を開口から除去するのが有利である。更に、絶縁膜を結晶成長工程(c) 前にこのようにパターン化することにより、絶縁膜の屈折性側壁が各開口の側面の形成される。この屈折性側壁はマスクストライプの下方の半導体膜に沿う回折ピークの拡がりを拡張してこの区域における結晶成長を更に促進しうる。
【００１５】
マスクストライプは、一般に、半導体膜をこれらのストライプ上に入射するエネルギービームの部分からマスクする材料及び厚さからなるものとする。マスクストライプはそれらの上に入射するエネルギービームを吸収する材料（例えば半導体材料）からなるのとするのが有利である。この場合には、マスクストライプを吸収エネルギービームにより加熱し、下側の半導体膜の結晶成長を中間絶縁膜を介して熱拡散により促進することができる。例えば２４８ｎｍのビーム波長の場合には、マスクストライプを、高い吸収を示すシリコン、又は部分的に吸収及び反射を示すクロム、又は高い反射を示すアルミニウムとすることができる。マスクストライプはエネルギービームを部分的に透過するものとすることもでき、この部分的透過性も下側半導体膜内における吸収によりこの膜内の結晶成長を促進することができる。例えば、酸化インジウムチタン（ＩＴＯ）は薄膜回路を具える大面積電子デバイスに慣用されている電極材料であり、ＩＴＯの絶縁ゲート構造は３５１ｎｍの波長のエネルギービームの７０％を透過する。
【００１６】
マスクストライプは、一般に、半導体膜をこれらのストライプ上に入射するエネルギービームの部分からマスクする材料及び厚さからなるものとする。マスクストライプはそれらの上に入射するエネルギービームを吸収する材料（例えば半導体材料）からなるのとするのが有利である。この場合には、マスクストライプを吸収エネルギービームにより加熱し、下側の半導体膜の結晶成長を中間絶縁膜を介して熱拡散により促進することができる。例えば２４８ｎｍのビーム波長の場合には、マスクストライプを、高い吸収を示すシリコン、又は部分的に吸収及び反射を示すクロム、又は高い反射を示すアルミニウムとすることができる。マスクストライプはエネルギービームを部分的に透過するものとすることもでき、この部分的透過性も下側半導体膜内における吸収によりこの膜内の結晶成長を促進することができる。例えば、酸化インジウムチタン（ＩＴＯ）は薄膜回路を具える大面積電子デバイスに慣用されている電極材料であり、ＩＴＯの絶縁ゲート構造は３５１ｎｍの波長のエネルギービームの７０％を透過する。
【００１７】
【発明の実施の形態】
本発明のこれらの特徴及び他の特徴、及びそれらの利点を、図面を参照して、本発明の実施例につき以下に詳細に説明する。
全ての図は略図であって、一定の率で拡大して書かれていない点に注意されたい。断面図及び平面図の各部の相対寸法及び寸法比は図を明瞭にするために拡大されたり、縮小されている。種々の実施例の対応する構成要素又は類似の構成要素は同一の符号で示されている。
【００１８】
【実施例】
図１〜７は薄膜トランジスタ（ＴＦＴ）のような回路素子が設けられた薄膜回路を具える大面積電子デバイスの製造工程を示す。これらの回路素子はデバイス基板１００、１０１ 上の半導体膜１の個別のアイランド（例えばシリコンアイランド１ａ及び１ｂ）により形成される。その製造方法は次の工程：
(a) 基板１００、１０１ 上に、半導体膜１、絶縁膜２及びマスク膜３を順に堆積する工程（図１及び２）、
(b) マスク膜３をパターン化して半導体膜１の上方に開口３１を有するマスクストライプ３２の格子３０を形成する工程（図３及び４）、及び
(c) エネルギービーム５０を格子３０及びその開口３１に照射し、半導体膜１を開口３１におけるビーム５０の部分で加熱して半導体膜１を開口３１の部分及びマスクストライプ３２の下部の両部分において結晶化する工程（図５）、
を含む。マスクストライプ３２はストライプ３２上に入射するビーム５０の部分を（少なくともある程度）マスクする。
【００１９】
本発明は、この製造方法において、工程(b) における格子３０のパターン化を、マスクストライプ３２がＴＦＴのチャネル領域１１を形成すべき半導体膜１の区域の上方にに位置するとともに、マスクストライプ３２間の各開口３１が工程(c) のエネルギービーム５０の波長λより小さい幅Ｓ１を有するように行って、開口におけるエネルギービーム５０の回折と、エネルギービーム５０により加熱された区域からの熱拡散とにより各マスクストライプ３２の下部のチャネル領域１１の全長を結晶化し、
(d) 一導電型のドーパントイオン４０を、マスクストライプ３２により半導体膜の下側部分をドーパントイオン４０の注入からマスクしながら、格子３０の開口３１における半導体膜１内に注入し( 図４）、半導体膜１内の注入ドーパントイオン４０によりＴＦＴのソース及びドレイン領域１２及び１３及び中間導電領域１４の導電型決定ドーパント濃度を与え、且つ
(e) 少なくとも絶縁膜２上のマスクストライプ３２の格子３０の部分をＴＦＴのゲート構造として保持することを特徴とする。
【００２０】
本発明のこのような方法は、半導体膜１を結晶化する工程とＴＦＴ構造を形成する工程とを併合することにより製造プロセスを簡単化している。更に、半導体膜１を結晶化するプロセスは、格子３０の材料、その開口３１及びマスクストライプ３２の寸法の適切な選択により一層効率的である。エネルギービーム５０はパルスエキシマレーザからの紫外波長ビーム、例えばＫｒＦレーザからの２４８ｎｍの波長、又はＸｅＣＬレーザからの３０８ｎｍの波長、又はＸｅＦレーザからの３５１ｎｍの波長のレーザビームとするのが好ましい。このような場合には、各開口３１が約０．３μm より小さい幅Ｓ１を有し、開口３１間の各マスクストライプ３２が約０．３μm 〜０．７μm の範囲内の幅Ｓ２を有すマスク格子３０を形成することができる。開口３１間の各マスクストライプ３２の幅Ｓ２は隣接する開口３１からの干渉効果を避けるためにビーム５０の波長λより大きくするのが好ましい。
【００２１】
ＴＦＴは、チャネル領域１１と、注入ソース及びドレイン領域１２及び１３と、中間領域１４とが半導体膜１内に並んで形成されたいわゆる”セルフアライン”形である（図６ａ及び６ｂ参照）。ＴＦＴのチャネル領域１１は図５の結晶成長プロセスにより形成された高移動度多結晶材料からなる。工程（ａ）〜（ｃ）におけるマスク格子３０の寸法及び使用は別にして、ＴＦＴを形成するプロセスパラメータは、膜堆積、レーザ結晶化、イオン注入、メタライゼーション及び水素化に関し、前記 OptoelectronicsのJR Ayres等の論文に記載されているパラメータとほぼ同一にすることができる。前記 Optoelectronicsの論文に記載されたＴＦＴはストライプ３２に分割されていない単一ゲート電極を有している。しかし、既に述べたように、例えば前記 IEE Proc Circuits Devices SystemsのJR Ayresの論文から、セルフアラインポリシリコンＴＦＴのゲートを複数のフィンガ、例えば各６μm 幅の６個のフィンガに分割することが既知である。本発明により製造されるＴＦＴはマルチフィンガゲート構造を有するものであるが、このゲート構造は半導体膜のレーザ結晶化用に設計され、代表的には前記IEE Proc Circuits Devices Systems の論文に記載されたＴＦＴより小さい幅の多数のフィンガ３２を有する。従って、例えば本発明により製造される５μm の全チャネル長を有するＴＦＴは代表的には１０以上のマスクストライプ３２をゲートフィンガとして具えることができる。
【００２２】
図１〜７の方法により製造される大面積電子デバイスは、例えばＵＳ−Ａ−５，１３０，８２９に記載されたものに類似の薄膜セルマトリクスを有するとともに、同一の基板１００、１０１上に集積された薄膜駆動回路を有するフラットパネルディスプレイを具えるものとすることができる。図６ａ及び６ｂのＴＦＴはこの駆動回路の一部を構成することができる。また、このデバイスは大面積イメージセンサ又はデータストア又はメモリデバイスを具えるものとすることもできる。デバイス基板１００、１０１は薄膜回路が形成される少なくともその上面が電気的に絶縁されるのが代表的である。基板１００、１０１はこのデバイスのガラス板１００を具えることができる。ガラス板１００を絶縁膜１０１で被覆し、その上に薄膜回路を製造する。代表的には、被膜１０１は約０．５μm 以下の厚さを有する酸化シリコンとすることができる。
【００２３】
図１は基板１００、１０１の被膜１０１上に非晶質又は微晶質シリコン半導体膜１を堆積することを示す。非晶質シリコン膜はプラズマエンハンスト化学気相成長法（ＰＥＳＶＤ）により、又は低圧化学気相成長法（ＬＰＣＶＤ）により既知のように堆積することができる。代表的には、得られるシリコン膜１は水素を含有し、即ちこの膜は一般にα- Ｓｉ：Ｈとして知れている。シリコン膜１の厚さＺは代表的には約０．１μm 以下、例えば約０．０５μm である。次に、既知のフォトリソラフ及びエッチング技術を用いて、シリコン膜１を個別のＴＦＴのためのアイランド１ａ及び１ｂのような個別のアイランドにパターン化する。アイランド１ａはこれにより形成される１つのＴＦＴの全てのチャネル領域１１を収容する。
【００２４】
図２は絶縁膜２及びマスク膜３を堆積する次の工程を示す。膜２及び３のために選択する材料及び厚さは、ＴＦＴの絶縁ゲート構造として使用するというマスク格子３０の目的と一致させる。代表的な例では、絶縁膜２は約０．１５μm の厚さｚを有する酸化シリコン膜とし、マスク膜３は約０．１μm の厚さを有する非晶質シリコン膜とすることができる。或いは、ストライプ３２を金属、例えば約０．０５μm の厚さを有するクロム膜とすることもできる。
【００２５】
次に、フォトリソグラフ及びエッチング工程を用いてマスク格子３０を形成する。開口３１の小さい幅Ｓ１のために、このフォトリソグラフィは深い紫外波長により、又は電子ビームにより、又はｘ線リソグラフにより実行することができる。この場合、フォトレジストとして、又は電子レジストとして、リソグラフ用レジストパターン３５をマスクストライプ３２を形成すべきマスク膜３の区域上に形成する。このリソグラフ用レジストパターン３５は図３に示されている。次にこのパターン３５をエッチングマスクとして用いてマスク膜３に所望の格子構造を形成する。開口３１の小さい幅Ｓ１を考慮して、異方性エッチングプロセス（例えば反応イオンエッチング）を用いる。エッチングプロセスは絶縁膜２の厚さを貫通するまで続けるのが好ましいが、本発明の幾つかの実施例では膜２は図４及び図５の製造工程中連続膜として維持することができる。
【００２６】
図４はドーパントイオン注入工程(d) を示し、この工程ではドーパントイオン４０のビームを薄膜構造に向け印加する。ｎチャネルＴＦＴの場合には、これらのドーパントイオン４０は、例えば燐イオンとすることができる。マスクストライプ３２上に入射したドーパントイオン４０はそこで吸収され、絶縁膜２又は半導体膜１のその下側部分内まで侵入しない。マスクストライプ３２の厚さがドーパントイオン４０を止めるのに不十分である場合には、リソグラフ用レジストパターン３５を、図４の製造工程中、注入マスクの一部分としてマスクストライプ３２上に存続させることができる。このため、レジストパターン３５は図４にオプショナルとして破線輪郭線で示されている。レジストパターン３５は図５の結晶成長工程(c) の前に除去する。しかし、イオン注入されたレジストパターンは除去が難しいため、レジストパターン３５は図４の注入工程前に除去し、十分厚いマスクストライプ３２を注入マスクとして用いるのが好ましい。図４に示す工程では、半導体膜１は開口３１の部分でもマスクストライプ３２の下部でもまだ非晶質信号材料である。
【００２７】
図５は本発明によるレーザ処理工程を示し、この工程ではレーザビーム５０を用いて半導体材料１の結晶成長を行うとともに半導体材料１内に注入されたドーパントイオン４０のアニーリング（従って活性化）を行う。ビーム５０は、例えばパルスＫｒＦエキシマレーザからの２４８ｎｍの紫外波長λのビームとする。平行光ビーム５０を格子３０上に平面波面として入射する。非晶質シリコンのマスクストライプ３２はこのレーザ波長を吸収するが、クロムのマスクストライプ３２はこのレーザ波長の約５０％を吸収し、５０％を反射する。従って、これらのマスクストライプの部分では、双頭矢印で示すようにレーザ光が吸収及び／又は反射される。レーザ光５０は開口３１を透過する。しかし、これらの開口３１の幅Ｓ１はレーザ光５０の波長λより小さいため、レーザ光５０はシリコン膜１内へ放射状円柱波面として回折される。この状態の拡大図を図８に示す。
【００２８】
図８はマスクストライプ３２間の所定の開口３１における平面波面上の２つの点Ｐ１及びＰ２を示す。ホイヘンスの原理により、この平面波面上の各点はこの点から放射状に拡がる波の新しい光源とみなせる。マスクストライプの下方領域へのレーザ光の回折は所定の開口３１における各点光源からのこれらの新しい波の干渉を生ずる。所定の開口３１における２つの光源Ｐ１及びＰ２からの干渉パターン内の第１の最小強度点は膜１上の点Ｐ３に発生し、この点ではＰ１−Ｐ３とＰ２−Ｐ３との光路差Δがλ／２（半波長）である。図８の模式的薄膜構造の下に示す曲線ψは所定の開口３１からマスクストライプ３２の下方の半導体膜１の長さに沿う回折光強度の降下を示す。図８の距離Ｘは開口３１からの光の回折ピークが開口３１から半導体膜１に沿って拡がる距離を示す。回折ピークとはその吸収時に半導体材料が溶融するしきい強度より強い膜１内のレーザ光強度をいう。シリコン膜１は、回折ピークが侵入し、吸収される区域で溶融される。
【００２９】
開口３１を越える回折ピークの拡がり角は開口３１の幅Ｓ１が減少するにつれて増大する。しかし、開口３１を透過する光の最大強度は開口３１の幅Ｓ１が減少するに連れて減少し、限界値は膜１の半導体材料を溶融するしきい強度によりきまる。図８は幅Ｓ１が約０．８λであるほぼ最適な状態を示す。
【００３０】
図８の状態では、絶縁膜２が回折波面を透過し、開口３１内の絶縁膜２の側壁２２おける屈折により開口３１における回折ピークの拡がりＸが増大する点にも注意する必要がある。この屈折がない場合には、２つの点光源Ｐ１及びＰ２からの干渉パターン内の第１の最小強度点はＰ３ではなくＰ４に発生する。従って、この絶縁膜２の屈折率（例えば約１．５）は回折ピークの半導体膜１の長さ方向の拡がりＸを増大するよう作用する。従って、幅狭開口３１における回折と絶縁膜２における屈折との両方で、回折ピークが開口３１のエッジからマスクストライプ３２の下方において（Ｘ−Ｓ１）／２の距離に亘って拡がる。実際には、ＴＦＴ絶縁ゲート構造に好適な材料及び膜厚及び回折開口３１の最適幅Ｓ１の場合には、距離（Ｘ−Ｓ１）／２は絶縁膜２の厚さｚに匹敵することが確かめられた。
【００３１】
約１０ｎｓ（ナノ秒）のパルス持続時間を有するパルスビーム５０を使用する場合には、シリコン膜１内に約０．３μm の熱拡散長に亘って熱移動が発生する。この距離のうちで、温度がシリコン材料を溶融状態に維持するのに十分高い部分は約０．１μm であり、この距離は溶融長ｘとして知られている。約１０ｎｓのレーザパルスの場合には、シリコン膜１内の溶融状態の持続時間は１００ｎｓ程度である。シリコン膜１の厚さＺは溶融長ｘより小さくする。図８は、隣接する開口３１からの回折光ピークがストライプ３２の下方で互いに出会わないで、距離Ｓ３だけ離れた状態を示している。しかし、この距離Ｓ３を溶融長ｘの約２倍以下にすると、この距離Ｓ３に亘る中間シリコン区域を急速に結晶化するに十分な熱移動が依然として発生しうる。この状態において、溶融持続時間中に各マスクストライプ３２の下部における膜１の全長に亘る良好な結晶化を得るためには、２つの回折開口３１間のマスクストライプ３２の幅Ｓ２を（Ｘ＋２ｘ−Ｓ１）より小さくするのが好ましい。図１〜７の特定の例では、ソース及びドレイン領域１２及び１３が形成される膜１の区域上には回折開口３１が（ストライプ３２間に）存在しない。この例では、（中間領域１４とソース領域１２との間及び中間領域１４とドレイン領域１３との間の）最初と最後のストライプ３２’の幅を２ｘ＋（Ｘ−Ｓ１）／２以下の幅に狭くするのが好ましい。
【００３２】
マスクストライプ３２がその上に入射するビーム５０の部分を吸収する半導体材料である場合には、ストライプ３２の少なくとも上側部分がビーム５０により溶融され、ストライプ３２から絶縁膜２を横切って半導体膜１の下側部分に至る熱拡散が存在する。膜２の厚さｚは膜２の材料内における熱拡散長程度とする。ストライプ３２からのこの熱拡散は半導体膜１の下側部分の温度を６００℃以上に上昇させる。従って、隣接開口３１からの回折光ピークがストライプ３２の下で互いに出会わなくても、膜１の溶融部分からの熱拡散及びもしあればストライプ３２の溶融部分からの熱拡散によりストライプ３２の下方の残部への熱移動が発生する。こうして、レーザパルスの極めて短い持続時間中に隣接する開口３１からの結晶成長によりマスクストライプ３２の下方の膜１の全部分が結晶化される。
【００３３】
実際には、ＴＦＴに対し使用される代表的な材料及び寸法の場合には、回折開口３１間のマスクストライプ３２の幅Ｓ２はエネルギービーム５０の波長λより大きく、３λより小さくするのが好ましいことが確かめられた。
【００３４】
図５及び図８のレーザ結晶化処理の特定の例では、パルスＫｒＦレーザからの２４８ｎｍ波長を使用することができ、格子３０上の入射レーザエネルギーを１００〜３００ｍｊ／ｃｍの範囲内とすることができる。レーザパルス持続時間は１０ナノ秒程度とすることができる。単パルス照射を膜１の結晶化に使用することができ、また多数パルス（例えば５又は１０パルス）の照射を使用することもできる。膜１及び２に対し先に挙げた材料及び厚さの特定の例の場合には、マスクストライプ３２間の開口３１の幅Ｓ１を約０．２μm 、開口３１間のマスクストライプ３２の幅Ｓ２を約０．５μm にすることができる。ソース及びドレイン領域と開口３０との間の第１及び最終ストライプ３２’の幅は約０．３μm にすることができる。このレーザ処理におけるマスク格子３０のこれらの寸法の場合には、膜１の非晶質シリコン材料が代表的には０．１〜０．３μm の結晶粒度を有する多結晶シリコン材料に変換される。ｎチャネルＴＦＴにおけるこの多結晶材料の電界効果電子移動度は代表的には、例えば５０−２００ｃｍ2.Ｖ-1. ｓ-1にすることができる。レーザ処理は、更に、注入燐イオンをアニールするとともに活性化し、ＴＦＴのソース及びドレイン領域１２及び１３及びＴＦＴのチャネル領域１１間の中間ｎ型領域１４を形成する。驚いたことに、レーザアニール処理中の熱拡散による注入ドーパントの移動は極めて僅かであった。殆どの場合に何のドーパント拡散もこの処理中に検出されなかった。
【００３５】
図６ａ及び６ｂは金属膜パターンを設けてソース及びドレイン領域１２及び１３への電極接続を形成する工程の２つの例を示す。この金属膜パターンの他の部分は基板１００、１０１上にあって例えばＴＦＴのゲート電極３２への相互接続も形成する。図６ａに示す例では、金属膜パターン６２、６３はＴＦＴのゲート電極を形成する格子パターン３２に対し選択エッチングしうる金属からなる。従って、例えばゲートパターン３２がシリコン又はクロムからなる場合には、ソース、ドレイン及び相互接続金属膜パターン６２、６３をアルミニウムにすることができる。図６ｂは、ソース、ドレイン及び相互接続金属膜６４、６５が絶縁膜パターン６６の窓内でＴＦＴ構造と接触する。この場合には、図５のレーザ処理後に、絶縁膜を基板１００、１０１上の薄膜構造の上に堆積する。次に接点窓を膜６６にエッチングし、次いで金属膜を堆積する。次に金属膜をエッチングにより所望の電極及び相互接続パターン６４、６５にパターン化する。この場合には、格子３２とパターン６４、６５とを同一の材料、例えばアルミニウムで形成することができる。図７はシリコンアイランド１ａ及び１ｂの上及び周囲の金属膜３２及び６４及び６５のレイアウトパターンを示す。
【００３６】
次に、このよに製造したＴＦＴ構造を既知のように水素化して結晶化したシリコンアイランド１ａ，１ｂ等内の粒界をパッシベーションする。水素化は、前記Optoelectronics 及びIEE Proc Circuits, Devices, Systems のJR Ayresの論文に記載されているように、デバイスを３５０℃で水素プラズマにさらすことにより行うことができる。また、水素化は水素雰囲気中でベーキングすることにより行うこともできる。ゲート構造３２内の開口３１はＴＦＴの全チャネル領域１１内への水素の侵入を促進する。
【００３７】
本発明の範囲内において多くの変更及び変形が可能であること明らかである。図１〜７の方法では、マスク格子３０のパターンを図７に示すように最終ＴＦＴ構造の絶縁ゲートパターンと同一にすることができる。この場合には、マスクストライプ３２の格子３０の全体を絶縁膜２上に、ＴＦＴの絶縁ゲート構造として保持することができる。図９及び図１０は変更例を示し、この例では格子３０を図４のイオン注入工程及び図５のレーザ処理工程中、基板１００、１０１上の薄膜構造上の大面積マスクの一部分とする。
【００３８】
図９及び図１０のこの例では、薄膜構造及び基板１００、１０１の上面の全面を、ＴＦＴの中間領域１４に対応する開口３１及びＴＦＴのソース及びドレイン領域１２及び１３に対応する開口３１’を除いて、マスク膜３０で覆う。図４のイオン注入工程中、この大面積マスクを大地に接続する。この構成の利点は、開口３１の外部に衝突するイオン４０を安全に大地に放出させることができ、絶縁基板１００、１０１上の薄膜構造に静電損傷を与える恐れがない点にある。図９及び図１０の大面積マスク３０は、図５の製造工程において、シリコン膜１が開口３１において露出する区域を除いて、基板１００、１０１上の薄膜構造をレーザビーム５０から遮蔽する作用もなす。
【００３９】
図９及び図１０の大面積マスクのソース及びドレイン開口３１’は中間開口３１より幅広にする、即ちビーム５０の波長より幅広にする。本例でも（図４〜７の場合と同様に）、第１及び最終ストライプ３２’をストライプ３２より幅狭にして、ソース及びドレイン領域１２及び１３に隣接する膜１の下側部分の結晶化が得られるようにする必要がある。しかし、図９及び図１０の大面積マスクの開口３１’はマスクストライプ３２間の開口３１と同一の狭い幅Ｓ１にすることもでき、この場合には第１及び最終ストライプ３２’を開口３１間のストライプ３２と同一の幅Ｓ２にする。この場合には、ソース及びドレイン領域１２及び１３に隣接する膜１の下側部分の結晶化が開口３１及び３１’における回折と熱拡散とにより得られる。この場合には、シリコンアイランド１ａ及び１ｂのソース端部及びドレイン端部を覆う大面積マスク３０の部分を除去した後に、第２ドーパントイオン注入工程及び次のアニーリング工程を実行して、ソース及びドレイン金属膜６４及び６５と接触する十分に広いソース及びドレイン領域を形成することができる。
【００４０】
図１〜１０につき上述した実施例では、シリコン膜１のチャネル領域１１がマスクストライプ３２上に入射するレーザビーム５０の部分からマスクされる。例えばシリコン、クロム又はアルミニウムからなるこれらのストライプ３２はレーザビーム５０を透過しないとは限らない。しかし、本発明は、ストライプ３２がビーム５０を部分的に透過する場合、例えばＩＴＯのストライプ３２及び大きな波長のビーム５０を使用する場合にも有利に使用することさできる。開口３１における光回折と、膜１内の熱拡散とが、直接入射ビーム５０の強度が部分的に透過性のストライプ３２により低減されるストライプ３２の下側膜部分の結晶化を促進する。
【００４１】
上述の実施例では、基板１００、１０１はガラス板１００を具えている。しかし、本発明はポリマ材料の基板を用いることもできる。この場合には、ポリマ基板１００をレーザビーム５０からマスクするために、マスク膜（例えば非晶質シリコン）を２つの厚い被覆絶縁層１０１間に挟むのが有利である。
【００４２】
以上の記載から、多くの変更や変形が当業者に可能である。このような変更や変形は、上述した構成要素の代わりに使用しうる、又はこれらの構成要素に加えて使用しうる当該技術分野において既知の等価の構成要素や他の構成要素を含むことができる。特許請求の範囲は構成要素の組合せとして記載されているが、本発明で解決すべき技術的課題の一部又は全部を解決する、しないにかかわらず、本明細書に開示された新規な構成又は構成要素の組合せも本発明の範囲に含まれる。
【図面の簡単な説明】
【図１】本発明製造方法の一製造工程における電子デバイスの断面を示す図である。
【図２】本発明製造方法の次の製造工程における電子デバイスの断面を示す図である。
【図３】本発明製造方法の次の製造工程における電子デバイスの断面を示す図である。
【図４】本発明製造方法の次の製造工程における電子デバイスの断面を示す図である。
【図５】本発明製造方法の次の製造工程における電子デバイスの断面を示す図である。
【図６】本発明製造方法の次の製造工程における電子デバイスの断面を示す図であり、
ａは該方法で製造されるＴＦＴのソース及びドレインの金属膜パターンの一例を示し、
ｂは該方法で製造されるＴＦＴのソース及びドレインの金属膜パターンの他の例を示す。
【図７】図６ａ及び６ｂの薄膜デバイス構造の一部分の平面図であり、ＴＦＴの半導体アイランドパターン、ソース及びドレイン金属膜パターン及びマスク格子絶縁ゲートパターンを示す。
【図８】図５のレーザアニール工程の簡略拡大模式図である。
【図９】本発明方法で使用しうるマスク格子パターンの変形例の平面図である。
【図１０】本発明方法で使用しうるマスク格子パターンの変形例の断面図である。
【符号の説明】
１００、１０１ 基板
１ 半導体膜
１ａ，１ｂ 半導体アイランド
２ 絶縁膜
３ マスク膜
１１ チャネル領域
１２ ソース領域
１３ ドレイン領域
１４ 中間領域
３０ マスク格子
３１ 開口
３２ マスクストライプ
４０ ドーパントイオン
５０ エネルギービーム
Claims (10)
- 薄膜トランジスタを具える電子デバイスを製造する方法であって、
(a) 基板上に、半導体膜、絶縁膜及びマスク膜を順に堆積する工程、
(b) マスク膜をパターン化して開口を有するマスクストライプの格子を形成する格子形成工程、及び
(c) エネルギービームを前記格子及びその開口に照射し、半導体膜を開口におけるエネルギービーム部分で加熱して半導体膜を開口部とマスクストライプの下部にて結晶化する結晶化工程、
を含む電子デバイスの製造方法において、
前記格子形成工程(b) におけるマスク膜のパターン化を、マスクストライプが薄膜トランジスタのチャネル領域を形成すべき半導体膜の区域の上方に位置するとともに、マスクストライプ間の各開口が前記結晶化工程(c) のエネルギービームの波長λより小さい幅を有するように実行し、開口におけるエネルギービームの回折と、エネルギービームにより加熱された部分からの熱拡散とにより各マスクストライプの下部のチャネル領域を結晶化し、
(d) 一導電型のドーパントイオンを、マスクストライプにより半導体膜をドーパントイオンの注入からマスクしながら、格子の開口において半導体膜内に注入し、半導体膜内の注入ドーパントイオンにより薄膜トランジスタのソース及びドレイン領域と前記チャネル領域の間に位置する中間導電領域とに一導電型のドーパント濃度を与える注入工程と、
(e) 絶縁膜上のマスクストライプの格子の少なくとも一部分をＴＦＴのゲート構造として保持する工程とを具えることを特徴とする電子デバイスの製造方法。 - 前記注入工程(d) を前記結晶化工程(c) の前に実行し、前記結晶化工程(c)のエネルギービームを開口部とマスクストライプの下部とにおける半導体膜の結晶化のみならず、前記注入工程(d)で注入された開口部における注入ドーパントのアニーリングにも使用することを特徴とする請求項１記載の方法。
- 格子を、フォトリソグラフ及びエッチング工程によりマスク膜上に設けたリソグラフレジストパターンを用いて形成し、このリソグラフレジストパターンを、前記注入工程(d)におけるドーパントイオンの注入時にマスクの一部分としてマスクストライプ上に存在させ、且つこのリソグラフレジストパターンを前記結晶化工程(c) の前に除去することを特徴とする請求項２記載の方法。
- 絶縁膜を前記結晶化工程(c)又は前記注入工程(d)の前に格子の開口から除去することを特徴とする請求項１〜３の何れかに記載の方法。
- 前記格子形成工程(b) において形成する格子の開口間の各マスクストライプを、前記結晶化工程(c) で使用するエネルギービームの波長λより大きく３λより小さい幅に形成することを特徴とする請求項１〜４の何れかに記載の方法。
- 格子はその上に入射するエネルギービームを吸収する半導体材料からなることを特徴とする請求項１〜５の何れかに記載の方法。
- 格子はその上に入射するエネルギービームを少なくとも部分的に反射する金属からなることを特徴とする請求項１〜５の何れかに記載の方法。
- 水素化プロセスを前記結晶化工程(c)又は前記注入工程(d) の後に実行して水素を格子の開口を経て半導体膜のチャネル領域内に導入することを特徴とする請求項１〜７の何れかに記載の方法。
- マスク膜の堆積前に、半導体膜を個別の半導体アイランドにパターン化し、これらのアイランドの各々が前記薄膜トランジスタの全チャネル領域を含むことを特徴とする請求項１〜８の何れかに記載の方法。
- エネルギービームはエキシマレーザからの紫外波長ビームとし、且つ各開口が０．３μm より小さい幅を有するとともに各マスクストライプが０．３μm 〜０．７μm の範囲内の幅を有する格子を前記格子形成工程(b) において形成することを特徴とする請求項１〜９の何れかに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9606083:5 | 1996-03-22 | ||
| GBGB9606083.5A GB9606083D0 (en) | 1996-03-22 | 1996-03-22 | Electronic device manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1032339A JPH1032339A (ja) | 1998-02-03 |
| JP4201856B2 true JP4201856B2 (ja) | 2008-12-24 |
Family
ID=10790862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06617097A Expired - Fee Related JP4201856B2 (ja) | 1996-03-22 | 1997-03-19 | 電子デバイスの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5930609A (ja) |
| EP (1) | EP0797246B1 (ja) |
| JP (1) | JP4201856B2 (ja) |
| KR (1) | KR100472157B1 (ja) |
| DE (1) | DE69700481T2 (ja) |
| GB (1) | GB9606083D0 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6582996B1 (en) * | 1998-07-13 | 2003-06-24 | Fujitsu Limited | Semiconductor thin film forming method |
| GB2358083B (en) * | 2000-01-07 | 2004-02-18 | Seiko Epson Corp | Thin-film transistor and its manufacturing method |
| GB2358082B (en) | 2000-01-07 | 2003-11-12 | Seiko Epson Corp | Semiconductor transistor |
| SG143981A1 (en) * | 2001-08-31 | 2008-07-29 | Semiconductor Energy Lab | Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device |
| TW589667B (en) * | 2001-09-25 | 2004-06-01 | Sharp Kk | Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof |
| KR100477103B1 (ko) * | 2001-12-19 | 2005-03-18 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법 |
| TW516240B (en) * | 2002-02-18 | 2003-01-01 | Ind Tech Res Inst | Method of fabricating film transistor on a transparent substrate |
| US20040093263A1 (en) * | 2002-05-29 | 2004-05-13 | Doraisamy Malchiel A. | Automated Interview Method |
| KR100454751B1 (ko) | 2002-10-21 | 2004-11-03 | 삼성에스디아이 주식회사 | 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법 |
| US7387922B2 (en) * | 2003-01-21 | 2008-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system |
| KR100894594B1 (ko) * | 2006-11-24 | 2009-04-24 | 삼성모바일디스플레이주식회사 | 표시장치용 소자기판 및 이의 제조방법 |
| JP5600255B2 (ja) * | 2010-01-12 | 2014-10-01 | 株式会社ジャパンディスプレイ | 表示装置、スイッチング回路および電界効果トランジスタ |
| US8952429B2 (en) * | 2010-09-15 | 2015-02-10 | Institute of Microelectronics, Chinese Academy of Sciences | Transistor and method for forming the same |
| TWI435392B (zh) * | 2011-02-24 | 2014-04-21 | Univ Nat Chiao Tung | 具有電晶體的半導體元件及其製法 |
| CN103137484A (zh) * | 2011-11-30 | 2013-06-05 | 广东中显科技有限公司 | 搭桥晶粒多晶硅薄膜晶体管的制造方法 |
| WO2013078641A1 (zh) * | 2011-11-30 | 2013-06-06 | 广东中显科技有限公司 | 搭桥晶粒多晶硅薄膜晶体管及其制造方法 |
| WO2013094547A1 (en) * | 2011-12-23 | 2013-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN102629665B (zh) * | 2012-03-30 | 2015-01-07 | 京东方科技集团股份有限公司 | 制作晶体管的方法、晶体管、阵列基板以及显示器 |
| CN114284865B (zh) * | 2021-12-24 | 2023-07-21 | 中国科学院半导体研究所 | 有源反馈分布式反馈激光器及其制作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2553579B1 (fr) * | 1983-10-12 | 1985-12-27 | Commissariat Energie Atomique | Procede de fabrication d'un transistor en film mince a grille auto-alignee |
| JP2695488B2 (ja) * | 1989-10-09 | 1997-12-24 | キヤノン株式会社 | 結晶の成長方法 |
| GB2245741A (en) * | 1990-06-27 | 1992-01-08 | Philips Electronic Associated | Active matrix liquid crystal devices |
| JPH05289103A (ja) * | 1992-04-08 | 1993-11-05 | Toshiba Corp | 液晶表示装置 |
| EP0589478B1 (en) * | 1992-09-25 | 1999-11-17 | Sony Corporation | Liquid crystal display device |
| JPH06140324A (ja) * | 1992-10-23 | 1994-05-20 | Casio Comput Co Ltd | 半導体薄膜の結晶化方法 |
| JPH06140321A (ja) * | 1992-10-23 | 1994-05-20 | Casio Comput Co Ltd | 半導体薄膜の結晶化方法 |
| JPH06140323A (ja) * | 1992-10-23 | 1994-05-20 | Casio Comput Co Ltd | 半導体薄膜の結晶化方法 |
| JP3150840B2 (ja) * | 1994-03-11 | 2001-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3621151B2 (ja) * | 1994-06-02 | 2005-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1996
- 1996-03-22 GB GBGB9606083.5A patent/GB9606083D0/en active Pending
-
1997
- 1997-03-04 EP EP97200635A patent/EP0797246B1/en not_active Expired - Lifetime
- 1997-03-04 DE DE69700481T patent/DE69700481T2/de not_active Expired - Lifetime
- 1997-03-19 US US08/818,691 patent/US5930609A/en not_active Expired - Lifetime
- 1997-03-19 JP JP06617097A patent/JP4201856B2/ja not_active Expired - Fee Related
- 1997-03-22 KR KR1019970010274A patent/KR100472157B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100472157B1 (ko) | 2005-07-01 |
| DE69700481T2 (de) | 2000-04-06 |
| EP0797246A1 (en) | 1997-09-24 |
| US5930609A (en) | 1999-07-27 |
| EP0797246B1 (en) | 1999-09-08 |
| JPH1032339A (ja) | 1998-02-03 |
| KR970067914A (ko) | 1997-10-13 |
| DE69700481D1 (de) | 1999-10-14 |
| GB9606083D0 (en) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4201856B2 (ja) | 電子デバイスの製造方法 | |
| US5953595A (en) | Method of manufacturing thin film transistor | |
| EP0886319B1 (en) | Method for making a thin film transistor | |
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| JPH10510955A (ja) | 電子デバイスの製造 | |
| JP4299308B2 (ja) | レーザー装置及びこれを利用した薄膜トランジスタの製造方法 | |
| US7651900B2 (en) | Mask for making polysilicon structure, method of making the same, and method of making thin film transistor using the same | |
| EP0822581B1 (en) | A method of manufacturing a thin film transistor | |
| US6440824B1 (en) | Method of crystallizing a semiconductor thin film, and method of manufacturing a thin-film semiconductor device | |
| KR100415798B1 (ko) | 박막트랜지스터를구비한전자디바이스제조방법 | |
| US20020016027A1 (en) | Method of manufacturing semiconductor device | |
| US6043512A (en) | Thin film semiconductor device and method for producing the same | |
| US20010012702A1 (en) | Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display (tft- lcd using the same | |
| EP0646950A2 (en) | Method for processing a thin film | |
| US7517740B2 (en) | Method of crystallizing/activating polysilicon layer and method of fabricating thin film transistor having the same polysilicon layer | |
| KR100303139B1 (ko) | 박막트랜지스터및그제조방법 | |
| JP2000323407A (ja) | 半導体膜，半導体素子およびそれらの製造方法ならびにエネルギービーム照射装置 | |
| JP4357634B2 (ja) | 共用基板上への複数素子構造製造方法 | |
| JP2725669B2 (ja) | 半導体装置の製法 | |
| JPH09326495A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2500484B2 (ja) | 薄膜トランジスタの製法 | |
| JP2546538B2 (ja) | 薄膜トランジスタの製法 | |
| KR100303068B1 (ko) | 다결정 트랜지스터에서 레이져 어닐링으로 소스-드레인 영역의 불순물 활성화 방법 | |
| JPH04337626A (ja) | アモルファスシリコンの結晶化方法 | |
| JPH0750257A (ja) | 半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061018 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070117 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070202 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081008 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |