JP2000323407A - 半導体膜,半導体素子およびそれらの製造方法ならびにエネルギービーム照射装置 - Google Patents

半導体膜,半導体素子およびそれらの製造方法ならびにエネルギービーム照射装置

Info

Publication number
JP2000323407A
JP2000323407A JP11134954A JP13495499A JP2000323407A JP 2000323407 A JP2000323407 A JP 2000323407A JP 11134954 A JP11134954 A JP 11134954A JP 13495499 A JP13495499 A JP 13495499A JP 2000323407 A JP2000323407 A JP 2000323407A
Authority
JP
Japan
Prior art keywords
film
regions
region
semiconductor
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11134954A
Other languages
English (en)
Other versions
JP4501173B2 (ja
Inventor
Haruko Masuya
春子 桝屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13495499A priority Critical patent/JP4501173B2/ja
Publication of JP2000323407A publication Critical patent/JP2000323407A/ja
Application granted granted Critical
Publication of JP4501173B2 publication Critical patent/JP4501173B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 光の反射率または吸収率が異なる複数の領域
を有する下地部の表面に高い均一性を有する多結晶の半
導体膜を形成する。 【解決手段】 ガラス基板11の上にゲート電極13お
よび反射調節膜14が順次積層され、その上に絶縁膜1
5を介してゲート電極13を跨ぐように多結晶Siより
なる半導体膜16が形成されている。ゲート電極13は
高い光の反射率を有するMoなどにより構成されてい
る。反射調節膜14は半導体膜16の側からレーザビー
ムが照射された場合に、光の干渉を利用してゲート電極
13に対応する領域における反射光を弱めるようになっ
ている。これにより、絶縁膜15の上に非晶質Si膜を
形成しレーザビームの照射により半導体膜16を形成す
る際に、ゲート電極13に対応する領域と他の領域との
エネルギー量を均一にすることができ、均一に結晶化さ
れた半導体膜が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光または電子波に
対する反射率または吸収率の異なる複数の領域を有する
下地部の表面に形成された半導体膜、およびそれを備え
た半導体素子、ならびにそれらの製造方法、およびその
製造に用いるエネルギービーム照射装置に関する。
【0002】
【従来の技術】近年、表示装置について高精細および高
画質な表示が求められている。液晶表示装置では、その
要求に応えるために、液晶駆動用のスイッチング素子と
して薄膜トランジスタ(TFT;Thin Film Transisto
r)を利用したアクティブマトリクス方式の液晶表示装
置(AMLCD:Active Matrix Liquid Crystal Displ
ay)が用いられている。
【0003】このAMLCDに用いられるTFTには、
能動層であるチャネル領域に非晶質(アモルファス)シ
リコンを用いるものと、多結晶シリコンを用いるものと
がある。このうち、多結晶シリコンを用いたTFTは、
非晶質シリコンを用いたものに比べてオン抵抗が低く、
応答性や駆動能力に優れており、高精細および高画質な
表示を実現するものとして期待されている。また、この
多結晶シリコンを用いたTFTは、液晶駆動用のスイッ
チング素子としてだけではなく、大型液晶表示装置用の
液晶駆動用素子としても、更には、駆動回路の論理回路
を構成するスイッチング素子としても利用が期待されて
いる。
【0004】ところで、この多結晶シリコンを用いたT
FTは、例えば、非晶質シリコン膜にエネルギービーム
を照射して溶融多結晶化する技術を用いることにより、
低温で形成することができる。例えば、図12に示した
ようにガラス基板111の一面にゲート電極113を介
してチャネル領域116aが形成されるボトムゲート構
造のTFTでは、例えば、ガラス基板111の一面にゲ
ート電極113,絶縁膜115および非晶質シリコン膜
を積層して形成したのち、この非晶質シリコン膜にエキ
シマレーザビームを照射して結晶化し、チャネル領域1
16a,ソース領域116bおよびドレイン領域116
cを構成する多結晶シリコン膜116を形成していた。
【0005】
【発明が解決しようとする課題】しかしながら、このよ
うなボトムゲート構造のTFTでは、多結晶シリコン膜
116のうち、ゲート電極113に対応する領域の結晶
粒径が他の領域に比べて大きくなったり、あるいは小さ
くなったり、極端な場合には融解して消失してしまった
り、あるいは結晶化が不十分であったりして、均一な多
結晶シリコン膜116を得ることができなかった。な
お、これは、非晶質シリコン膜とガラス基板111との
間に、ガラス基板111に比べてレーザ反射率の高い、
あるいはレーザ吸収率の高いゲート電極113が形成さ
れていることが原因しているものと考えられる。
【0006】例えば、図13(A)に示したように、ゲ
ート電極113をガラス基板111よりも高いレーザ反
射率を有するモリブデン(Mo)あるいはタングステン
(W)などの材料により構成する場合には、非晶質シリ
コン膜123のうちゲート電極113に対応する領域で
は、非晶質シリコン膜123の側から照射されたエキシ
マレーザビームEが非晶質シリコン膜123を通過した
のちゲート電極113によって反射され、再度非晶質シ
リコン膜123を照射することとなる。すなわち、ゲー
ト電極113に対応する領域では、エキシマレーザビー
ムEが1回照射される他の領域に比べてより多く熱処理
されてしまう。
【0007】これにより、図13(B)に示したよう
に、ゲート電極113に対応する領域以外の領域におい
て良好な多結晶シリコン膜116が得られる条件でエキ
シマレーザビームEを照射すると、ゲート電極113に
対応する領域116dにおいては、エネルギーの過剰に
より大結晶粒化したり、かえって結晶粒径が小さくなっ
たり、またははじけてしまったりするものと考えられ
る。逆に、ゲート電極113に対応する領域において良
好な多結晶シリコン膜が得られる条件でエキシマレーザ
ビームEを照射すると、他の領域においては、エネルギ
ーの不足により微結晶となったり、または結晶化しなか
ったりするものと考えられる。
【0008】また、図14(A)に示したように、ゲー
ト電極113をガラス基板111よりも高いレーザ吸収
率を有するタンタル(Ta)あるいはクロム(Cr)な
どの材料により構成する場合には、非晶質シリコン膜1
23のうちゲート電極113に対応する領域では、非晶
質シリコン膜123の側から照射されたエキシマレーザ
ビームEが非晶質シリコン膜123を通過したのちゲー
ト電極113により吸収されてしまい、他の領域に比べ
て反射が少ない。更に、ゲート電極113ではエキシマ
レーザビームEを吸収することにより熱が発生するが、
ゲート電極113はガラス基板111よりも熱伝導率の
高い材料により構成されているので、発生した熱はゲー
ト電極113に接続されている図示しない配線を介して
放散されてしまう。よって、ゲート電極113に対応す
る領域は、他の領域に比べて熱処理量が少なくなってし
まう。
【0009】これにより、図14(B)に示したよう
に、ゲート電極113に対応する領域以外の領域におい
て良好な多結晶シリコン膜116が得られる条件でエキ
シマレーザビームEを照射すると、ゲート電極113に
対応する領域116dにおいては、エネルギーの不足に
より微結晶となったり、または結晶化しなかったりする
ものと考えられる。逆に、ゲート電極113に対応する
領域において良好な多結晶シリコン膜が得られる条件で
エキシマレーザビームEを照射すると、他の領域におい
ては、エネルギーの過剰により大結晶粒化したり、かえ
って結晶粒径が小さくなったり、またははじけてしまっ
たりするものと考えられる。
【0010】すなわち、ゲート電極113に対応する領
域と他の領域とで均一な多結晶シリコン膜を得ることが
できず、結晶粒径に依存するオン電流およびシート抵抗
にばらつきが生じてしまい、TFTの特性がばらついて
しまっていた。そのため、このTFTを液晶表示装置の
画素部に用いた場合、表示にむらが発生してしまい、液
晶表示装置の品質に悪影響を与える原因となってしまっ
ていた。
【0011】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、高い均一性を有する半導体膜および
半導体素子ならびにそれらの製造方法およびそれに用い
るエネルギービーム照射装置を提供することにある。
【0012】
【課題を解決するための手段】本発明による半導体膜
は、光または電子波に対する反射率が異なる複数の領域
を有し、かつ領域による反射率の違いを調節する反射調
節膜が設けられた下地部の表面に形成されたものであ
る。
【0013】本発明による他の半導体膜は、光または電
子波に対する反射率が異なる複数の領域を有する下地部
の表面に形成されると共に、複数の方向からエネルギー
ビームが照射されることにより形成されたものである。
【0014】本発明による更に他の半導体膜は、光また
は電子波に対する吸収率が異なる複数の領域を有し、か
つこの複数の領域のうち吸収率の高い高吸収領域に対応
してこの高吸収領域よりも光または電子波に対する高い
反射率を有する反射膜が設けられた下地部の反射膜を間
に介して高吸収領域と反対側の表面に形成されたもので
ある。
【0015】本発明による半導体素子は、光または電子
波に対する反射率が異なる複数の領域を有し、かつ領域
による反射率の違いを調節する反射調節膜が設けられた
下地部と、この下地部の表面に形成された半導体膜とを
備えたものである。
【0016】本発明による他の半導体素子は、光または
電子波に対する反射率が異なる複数の領域を有する下地
部と、この下地部の表面に形成されると共に、複数の方
向からエネルギービームが照射されることにより形成さ
れた半導体膜とを備えたものである。
【0017】本発明による更に他の半導体素子は、光ま
たは電子波に対する吸収率が異なる複数の領域を有し、
かつこの複数の領域のうち吸収率の高い高吸収領域に対
応してこの高吸収領域よりも光または電子波に対する高
い反射率を有する反射膜が設けられた下地部と、この下
地部の前記反射膜を間に介して前記高吸収領域と反対側
の表面に形成された半導体膜とを備えたものである。
【0018】本発明による半導体膜の製造方法は、光ま
たは電子波に対する反射率が異なる複数の領域を有する
下地部の表面に半導体膜を形成するものであって、下地
部に領域による反射率の違いを調節する反射調節膜を設
け、エネルギービームを照射して半導体膜を形成するも
のである。
【0019】本発明による他の半導体膜の製造方法は、
光または電子波に対する反射率が異なる複数の領域を有
する下地部の表面に半導体膜を形成するものであって、
複数の方向からエネルギービームを照射して半導体膜を
形成するものである。
【0020】本発明による更に他の半導体膜の製造方法
は、光または電子波に対する吸収率が異なる複数の領域
を有する下地部の表面に半導体膜を形成するものであっ
て、吸収率の異なる複数の領域のうち吸収率の高い高吸
収領域に対応してこの高吸収領域よりも光または電子波
に対する高い反射率を有する反射膜を下地部に設け、エ
ネルギービームを照射して、反射膜を間に介して高吸収
領域と反対側に半導体膜を形成するものである。
【0021】本発明による半導体素子の製造方法は、光
または電子波に対する反射率が異なる複数の領域を有す
る下地部の表面に半導体膜を形成して半導体素子を製造
するものであって、領域による反射率の違いを調節する
反射調節膜を下地部に設ける工程と、エネルギービーム
を照射して半導体膜を形成する工程とを含むものであ
る。
【0022】本発明による他の半導体素子の製造方法
は、光または電子波に対する反射率が異なる複数の領域
を有する下地部の表面に半導体膜を形成して半導体素子
を製造するものであって、複数の方向からエネルギービ
ームを照射して半導体膜を形成するものである。
【0023】本発明による更に他の半導体素子の製造方
法は、光または電子波に対する吸収率が異なる複数の領
域を有する下地部の表面に半導体膜を形成して半導体膜
を製造するものであって、吸収率の異なる複数の領域の
うち吸収率の高い高吸収領域に対応してこの高吸収領域
よりも光または電子波に対する高い反射率を有する反射
膜を下地部に設ける工程と、エネルギービームを照射
し、反射膜を間に介して高吸収領域と反対側に半導体膜
を形成する工程とを含むものである。
【0024】本発明によるエネルギービーム照射装置
は、被処理体に対して対向する2方向からエネルギービ
ームを照射する照射部を備えたものである。
【0025】本発明による半導体膜では、領域による反
射率の違いを調節する反射調節膜が設けられた下地部の
表面に形成されているので、下地部における反射率の違
いが調節されており、均一な膜が得られる。
【0026】本発明による他の半導体膜では、複数の方
向からエネルギービームが照射されることにより形成さ
れたものであるので、下地部が反射率の異なる複数の領
域を有していても、均一な膜が得られる。
【0027】本発明による更に他の半導体膜では、高吸
収領域に対応して反射膜が設けられた下地部の反射膜を
間に介して高吸収領域と反対側の表面に形成されている
ので、下地部における反射率の違いが調節されており、
均一な膜が得られる。
【0028】本発明による半導体素子は、本発明の半導
体膜を備えたものである。
【0029】本発明による半導体膜の製造方法では、下
地部に領域による反射率の違いを調節する反射調節膜が
設けられ、エネルギービームが照射される。
【0030】本発明による他の半導体膜の製造方法で
は、複数の方向からエネルギービームが照射される。
【0031】本発明による更に他の半導体膜の製造方法
では、高吸収領域に対応して反射膜が下地部に設けら
れ、エネルギービームが照射される。
【0032】本発明による半導体素子の製造方法は、本
発明の半導体膜の製造方法を含むものである。
【0033】本発明によるエネルギービーム照射装置で
は、被処理体に対して対向する2方向からエネルギービ
ームを照射する。
【0034】
【発明の実施の形態】以下、本実施の形態について図面
を参照して詳細に説明する。なお、本発明の半導体膜お
よびその製造方法は、本発明の半導体素子およびその製
造方法に含まれているので、以下の実施の形態において
は、半導体素子およびその製造方法の説明において合わ
せて説明する。また、本発明のエネルギービーム照射装
置は、本発明の半導体膜の製造および本発明の半導体素
子の製造に用いるものであるので、本発明の半導体素子
の製造方法において合わせて説明する。
【0035】(第1の実施の形態)図1は、本発明の第
1の実施の形態に係る半導体素子であるTFTの構成を
表すものである。このTFTは、ガラス基板11の一面
に、バッファ層12を介してゲート電極13および反射
調節膜14が順次積層されると共に、この反射調節膜1
4およびバッファ層12のガラス基板11と反対側に、
絶縁膜15および半導体膜16が順次積層された構造を
有している。
【0036】バッファ層12は、例えば、厚さが1μm
であり、二酸化ケイ素(SiO2 ),窒化ケイ素(Si
3 4 )あるいはケイ素と酸素と窒素との化合物(Si
xy ;以下、酸化窒化ケイ素と言う)、またはそれ
らの複数を用いた積層膜により構成されている。
【0037】ゲート電極13は、例えば、厚さが100
nmであり、後述する製造方法において照射されるレー
ザビームに対する反射率がガラス基板11および絶縁膜
12に比べて高い導電性材料により構成されている。例
えば、モリブデン,アルミニウム(Al),チタン(T
i)およびタングステンなどからなる群のうちの1種、
またはこれらの少なくとも1種を含む合金あるいは化合
物により構成されている。なお、このゲート電極13
は、図示しないが、基板11の一面にバッファ層12を
介して形成された配線に接続されている。
【0038】反射調節膜14は、例えば、後述する製造
方法において半導体膜16の側からレーザビームが照射
された場合に、反射調節膜14と絶縁膜15との界面に
おいて反射する光と、反射調節膜14とゲート電極13
との界面において反射する光との干渉を利用して、ゲー
ト電極13に対応する領域での反射光を低減させる干渉
膜である。この干渉膜は、例えば、窒化チタン(Ti
N),ケイ素と酸素との化合物(SiOx ),ケイ素と
窒素との化合物(SiNx )あるいは水素(H)が添加
された酸化窒化ケイ素などにより構成される。また、そ
れらの複数を用いた積層膜とされていてもよい。干渉膜
の厚さは、例えば、構成材料および照射されるレーザビ
ームの波長に応じて、ゲート電極13に対応する領域で
の反射光が低減するように調節される。具体的には、5
nmから100nmの範囲内において選択される。
【0039】絶縁膜15は、例えば、厚さが100nm
であり、二酸化ケイ素,窒化ケイ素あるいは酸化窒化ケ
イ素、またはそれらの複数を用いた積層膜により構成さ
れている。なお、この絶縁膜15がいわゆるゲート絶縁
膜となる。
【0040】半導体膜16は、例えば、厚さが30nm
であり、多結晶のシリコン(Si)により構成されてい
る。また、この半導体膜16は、ゲート電極13に対応
した領域に電流の通路であるチャネル領域16aを有す
ると共に、このチャネル領域16aに互いに離間して接
続されたソース領域16bとドレイン領域16cとをそ
れぞれ有している。これらソース領域16bおよびドレ
イン領域16cは、例えば、リン(P)などのn型不純
物、またはボロン(B)などのp型不純物が添加さた不
純物領域となっている。
【0041】すなわち、この半導体素子では、ガラス基
板11,絶縁膜12,ゲート電極13,反射調節膜14
および絶縁膜15により下地部が構成され、そのうちゲ
ート電極13が高い反射率を有する高反射領域に該当
し、ガラス基板11および絶縁膜12,15が低い反射
率を有する低反射領域に該当している。また、反射調節
膜14はゲート電極13に対応して設けられ、半導体膜
16は反射調節膜14を間に介して高反射領域であるゲ
ート電極13と反対側の下地部の表面に形成されてい
る。
【0042】なお、この半導体膜16のガラス基板11
と反対側には、例えば、ゲート電極13に対応して二酸
化ケイ素よりなる絶縁膜17が設けられており、この絶
縁膜17を介して全面に窒化ケイ素よりなる保護膜18
が設けられている。半導体膜16のガラス基板11と反
対側には、また、ソース領域16bに対応して保護膜1
8に形成された開口18aを介してソース電極19aが
設けられ、ドレイン領域16cに対応して保護膜18に
形成された開口18bを介してドレイン電極19bが設
けられている。ソース電極19aおよびドレイン電極1
9bは、例えば、アルミニウムなどの金属により構成さ
れている。
【0043】このような構成を有するTFTは、次のよ
うにして製造することができる。
【0044】図2乃至図4はその製造方法を工程順に表
すものである。まず、例えば、図2(A)に示したよう
に、ガラス基板11の一面に、スパッタリング法により
バッファ層12を形成する。次いで、このバッファ層1
2の上に、例えば、スパッタリング法により、ゲート電
極13を形成するための電極層21を後続の工程で照射
するレーザビームに対してガラス基板11およびバッフ
ァ層12よりも高い反射率を有する導電性材料を用いて
形成する。続いて、この電極層21の上に、例えば、ス
パッタリング法により、反射調節膜14を形成するため
の反射調節膜層22を反射調節膜14の説明において述
べた材料および厚さで形成する。
【0045】反射調節膜層22を形成したのち、例え
ば、図2(B)に示したように、リソグラフィ技術を用
い、ゲート電極13の形成予定領域に対応させて反射調
節膜層22および電極層21を選択的に除去し、ゲート
電極23および反射調節膜14をそれぞれ形成する。
【0046】ゲート電極23および反射調節膜14をそ
れぞれ形成したのち、例えば、図3(A)に示したよう
に、反射調節膜14および絶縁膜12の上に、スパッタ
リング法により絶縁膜15を形成する。そののち、例え
ば、この絶縁膜15の上に、スパッタリング法により、
半導体膜16を形成するための非晶質シリコンよりなる
半導体前駆体膜23を半導体膜16の説明において述べ
た厚さで形成する。
【0047】半導体前駆体膜23を形成したのち、例え
ば、図3(B)に示したように、半導体前駆体膜23に
おける吸収率の高い波長のレーザビームEを半導体前駆
体膜23の側から照射する。具体的には、エキシマレー
ザビームを用い、その波長にはXeClの308nm,
KrFの248nmあるいはArFの193nmなどを
用いる。これにより、半導体前駆体膜23が加熱され、
溶融結晶化し、多結晶シリコンよりなる半導体膜16が
形成される。
【0048】なお、ここでは、ゲート電極13と半導体
前駆体膜23との間に反射調節膜14が形成されている
ので、半導体前駆体膜23のうち高反射領域であるゲー
ト電極13に対応する領域では、半導体前駆体膜23の
側から照射されたレーザビームEが、半導体前駆体膜2
3を通過したのち、反射調節膜14と絶縁膜15との界
面および反射調節膜14とゲート電極13との界面にお
いてそれぞれ反射し、干渉により反射光が弱められる。
また、半導体前駆体膜23のうちゲート電極13と対応
しない領域では、レーザビームEが半導体前駆体膜23
を通過したのちほとんど絶縁膜12およびガラス基板1
1を透過してしまい、反射光は少ない。すなわち、ゲー
ト電極13に対応する領域と他の領域との反射率の違い
が反射調節膜14により調節され、半導体前駆体膜23
に与えられるエネルギー量が均一となっている。よっ
て、ここでは、均一な多結晶よりなる半導体膜16が形
成される。
【0049】半導体膜16を形成したのち、例えば、図
4に示したように、半導体膜16の上に、スパッタリン
グ法により二酸化ケイ素膜を形成したのち、その上にフ
ォトレジスト膜24を塗布形成し、このフォトレジスト
膜24に対してガラス基板11の側からg線(波長43
6nm)による露光(裏面露光)を行う。このとき、ゲ
ート電極13がマスクとなり、ゲート電極13と同じ幅
のフォトレジスト膜24が自己整合的に形成される。次
いで、このフォトレジスト膜24をマスクとしてエッチ
ングにより二酸化ケイ素膜を選択的に除去し、ゲート電
極13に対応させて絶縁膜17を形成する。
【0050】そののち、例えば、フォトレジスト膜24
をマスクとして、PH3 (ホスフィン)あるいはジボラ
ン(B2 6 )などのプラズマを用いたプラズマドーピ
ングDにより、またはイオンドーピングDにより不純物
を半導体膜16に選択的に導入する。これにより、ソー
ス領域16bおよびドレイン領域16cがそれぞれ形成
されると共に、それらの間にチャネル領域16aが形成
される。
【0051】半導体膜16に不純物を導入したのち、例
えば、フォトレジスト膜24を除去し、半導体膜16お
よび絶縁膜17の上に保護膜18を形成する。そのの
ち、ソース領域16bおよびドレイン領域16cにそれ
ぞれ対応させて、保護膜18に開口18a,18bをそ
れぞれ形成すると共に、ソース電極19aおよびドレイ
ン電極19bをそれぞれ選択的に形成する。これによ
り、図1に示したTFTが形成される。
【0052】なお、ここでは、半導体前駆体膜23にレ
ーザビームEを照射して半導体膜16を形成したのち、
二酸化ケイ素膜を形成して絶縁膜17を形成し、不純物
の導入を行うようにしたが、半導体前駆体膜23の上に
二酸化ケイ素膜を形成してから二酸化ケイ素膜を介して
レーザビームEを照射して半導体膜16を形成するよう
にしてもよく、不純物の導入を行ってからレーザビーム
Eを照射して半導体膜16を形成するようにしてもよ
い。また、保護膜18を形成してからレーザビームEを
照射して半導体膜16を形成するようにしてもよい。
【0053】このTFTは次のように動作し、作用す
る。
【0054】このTFTでは、ゲート電極13に電圧が
印加されると、チャネル領域16aを流れる電流が変調
される。ここでは、ゲート電極13と半導体膜16との
間に干渉膜よりなる反射調節膜14が設けられているの
で、レーザビームEを照射して半導体膜16を形成する
際のエネルギー量がチャネル領域16a,ソース領域1
6bおよびドレイン領域16cで均一となり、均一で良
好な半導体膜16が形成されている。よって、オン電流
およびシート抵抗のばらつきが低減され、良好な特性が
得られる。
【0055】このように、本実施の形態によれば、ゲー
ト電極13と半導体膜16との間に干渉膜よりなる反射
調節膜14を設けるようにしたので、レーザビームEを
照射して半導体膜16を形成する際に、ゲート電極13
に対応する領域におけるレーザビームEの反射量を干渉
の利用により少なくすることができる。よって、半導体
膜16に与えられるエネルギー量をチャネル領域16
a,ソース領域16bおよびドレイン領域16cで均一
とすることができ、均一で良好な半導体膜16を形成す
ることができる。従って、オン電流およびシート抵抗の
ばらつきが低減され、良好な特性を得ることができる。
【0056】(第2の実施の形態)本実施の形態に係る
TFTは、反射調節膜14の構成が異なることを除き、
第1の実施の形態と同一の構成を有している。よって、
ここでは、図1乃至図4を参照しつつ、対応する構成要
素には同一の符号を付し、同一部分についての詳細な説
明を省略する。
【0057】本実施の形態における反射調節膜14は、
例えば、製造工程において照射されるレーザビームEに
対する吸収率がゲート電極13よりも高い材料よりなる
吸収膜であり、レーザビームEを吸収することにより高
反射領域であるゲート電極13に対応する領域における
反射光を低減させ、ゲート電極13に対応する領域と他
の領域との反射量を同等とするようになっている。この
吸収膜は、例えば、クロム,鉄(Fe),コバルト(C
o)およびタンタルなどからなる群のうちの1種、また
はこれらの少なくとも1種を含む合金あるいは化合物に
より構成されている。この吸収膜の厚さは、ゲート電極
13に対応する領域と他の領域との反射量が同じくなる
ような厚さに調節される。
【0058】このような構成を有するTFTは、例え
ば、半導体膜16を形成する際に、半導体前駆体膜23
の側から照射されたレーザビームEが半導体前駆体膜2
3を通過したのち反射調節膜14により一部が吸収さ
れ、高反射領域であるゲート電極13に対応する領域に
おける反射率が調節されることを除き、第1の実施の形
態と同様にして製造することができる。また、第1の実
施の形態と同様に作用し、同様の効果を得ることができ
る。
【0059】(第3の実施の形態)本実施の形態に係る
TFTは、ゲート電極13を構成する材料が異なり、か
つ反射調節膜14の構成が異なることを除き、第1の実
施の形態と同一の構成を有している。よって、ここで
は、図1乃至図4を参照しつつ、対応する構成要素には
同一の符号を付し、同一部分についての詳細な説明を省
略する。
【0060】本実施の形態におけるゲート電極13は、
例えば、製造方法において照射されるレーザビームEに
対する吸収率がガラス基板11および絶縁膜12に比べ
て高い導電性材料により構成されている。例えば、クロ
ム,鉄,コバルトおよびタンタルなどからなる群のうち
の1種、またはこれらの少なくとも1種を含む合金ある
いは化合物により構成されている。すなわち、ここで
は、ゲート電極13が吸収率の高い高吸収領域に該当
し、他の領域が低吸収領域に該当している。
【0061】反射調節膜14は、例えば、製造工程にお
いて照射されるレーザビームEに対する反射率がゲート
電極13よりも高い材料よりなる反射膜であり、レーザ
ビームEを反射することにより高吸収領域であるゲート
電極13に対応する領域における反射光を増加させ、ゲ
ート電極13に対応する領域と他の領域との反射量を同
等とするようになっている。この反射膜は、例えば、モ
リブデン,アルミニウム,チタンおよびタングステンな
どからなる群のうちの1種、またはこれらの少なくとも
1種を含む合金あるいは化合物により構成されている。
この反射膜の厚さは、高吸収領域であるゲート電極13
に対応する領域と他の領域との反射量が同じくなるよう
な厚さに調節される。例えば、ここでは、ガラス基板1
1および絶縁膜12における反射量が少ないので、反射
膜の厚さをレーザビームEの波長の1/2以下とし、反
射膜での反射量は少なくすることが好ましい。
【0062】このような構成を有するTFTは、例え
ば、半導体膜16を形成する際に、半導体前駆体膜23
の側から照射されたレーザビームEが半導体前駆体膜2
3を通過したのち反射調節膜14により一部が反射さ
れ、高吸収領域であるゲート電極13に対応する領域に
おける反射率が調節されることを除き、第1の実施の形
態と同様にして製造することができる。また、第1の実
施の形態と同様に作用し、同様の効果を得ることができ
る。
【0063】(第4の実施の形態)図5は、本発明の第
4の実施の形態に係るTFTの構成を表すものである。
このTFTは、第1の実施の形態における反射調節膜1
4に代えて、他の反射調節膜34が設けられたことを除
き、第1の実施の形態と同一の構成を有している。よっ
て、ここでは、同一の構成要素には同一の符号を付し、
その詳細な説明を省略する。
【0064】反射調節膜34は、ガラス基板11の半導
体膜16と反対側に設けられており、製造工程において
照射されるレーザビームEに対する反射率がガラス基板
11および絶縁膜12に比べて高い材料により構成され
ている。すなわち、この反射調節膜34は、ガラス基板
11および絶縁膜12,15を通過してきたレーザビー
ムEを反射することにより、高反射領域であるゲート電
極13が形成されていない部分に対応する領域の反射光
を増加させ、ゲート電極13に対応する領域における反
射量を同等とするためのものである。よって、この反射
調節膜34は、ゲート電極13と同等の反射率を有する
材料により構成することが好ましい。ここでは、例え
ば、白金(Pt)または銀(Ag)により構成されてい
る。また、この反射調節膜34は、少なくとも低反射領
域に対応して設けられていればよい。なお、ここではガ
ラス基板11の半導体膜16と反対側の全面に対して設
けられている。
【0065】このような構成を有するTFTは、例え
ば、次のようにして製造することができる。
【0066】図6および図7はその製造方法を工程順に
表すものである。まず、例えば、図6(A)に示したよ
うに、ガラス基板11の一面と対向する他面に、反射調
節膜34を蒸着する。次いで、例えば、図6(B)に示
したように、ガラス基板11の一面に、第1の実施の形
態と同様にして、バッファ層12,ゲート電極13,絶
縁膜15および半導体前駆体膜23を順次積層して形成
する。
【0067】続いて、例えば、図7に示したように、第
1の実施の形態と同様にして、半導体前駆体膜23の側
からレーザビームEを照射し、半導体膜16を形成す
る。なお、ここでは、ガラス基板11の半導体前駆体膜
23と反対側に反射調節膜34が形成されているので、
高反射領域であるゲート電極13が形成されていない部
分に対応する領域では、半導体前駆体膜23の側から照
射されたレーザビームEが、半導体前駆体膜23,絶縁
膜12,15およびガラス基板11を通過したのち、反
射調節膜34により反射され、再び半導体前駆体膜23
に照射される。また、ゲート電極13に対応する領域に
おいても、半導体前駆体膜23の側から照射されたレー
ザビームEが、半導体前駆体膜23を通過したのち、ゲ
ート電極13により反射され、再び半導体前駆体膜23
に照射される。
【0068】よって、反射調節膜34により高反射領域
であるゲート電極13に対応する領域と他の領域との反
射率の違いが調節され、半導体前駆体膜23に与えられ
るエネルギー量が均一となっている。また、半導体前駆
体膜23にはレーザビームEの直接の照射光と反射光と
がそれぞれ照射されることになるので、照射するレーザ
ビームEのエネルギー量(レーザ強度×照射時間)は第
1の実施の形態の約1/2で足りることになる。
【0069】半導体膜16を形成したのち、例えば、第
1の実施の形態と同様にして、絶縁膜17,チャネル領
域16a,ソース領域16b,ドレイン領域16c,保
護膜18,ソース電極19aおよびドレイン電極19b
をそれぞれ形成する。これにより、図5に示したTFT
が形成される。なお、そののち、反射防止膜34を必要
に応じて削除してもよい。
【0070】また、このTFTは、反射調節膜34によ
り絶縁膜12のうちゲート電極13が形成されていない
部分に対応する低反射領域の反射率が調節されることを
除き、第1の実施の形態と同様に作用する。
【0071】このように、本実施の形態によれば、ガラ
ス基板11の半導体膜16と反対側に反射膜よりなる反
射調節膜34を設けるようにしたので、高反射領域であ
るゲート電極13が形成されていない部分に対応する領
域の反射量を増加させることができ、第1の実施の形態
と同様の効果を得ることができる。また、レーザビーム
Eの直接の照射光と反射光とを利用することができるの
で、照射するレーザビームEのエネルギー量を少なくす
ることができる。更に、反射調節膜34をガラス基板1
1の他面に設けるだけでよいので、第1の実施の形態に
比べて簡単に製造することができる。
【0072】(第5の実施の形態)図8は、本発明の第
5の実施の形態に係るTFTの構成を表すものである。
このTFTは、第1の実施の形態における反射調節膜1
4が削除され、半導体膜16の構成が異なることを除
き、第1の実施の形態と同一の構成を有している。よっ
て、ここでは、対応する構成要素には同一の符号を付
し、同一部分についての詳細な説明を省略する。
【0073】この半導体膜16は、レーザビームがガラ
ス基板11の側とその反対側との対向する2方向から照
射されることにより形成されたものであることを除き、
第1の実施の形態と同一の構成を有している。
【0074】このような構成を有するTFTは、例え
ば、次のようにして製造することができる。
【0075】図9は、このTFTの製造に用いるエネル
ギービーム照射装置の構成を表すものである。このエネ
ルギービーム照射装置は、2つのレーザ発振器41,4
2と、このレーザ発振器41,42からそれぞれ発振さ
れたレーザビームを被処理体Mに対して照射する処理部
50とを備えている。この処理部50の内部には、被処
理体Mを支持すると共に、被処理体Mを移動させて処理
部50への挿入および取り出しを行う支持部51が設け
られている。また、処理部50の外部には、処理部50
の内部に挿入する被処理体Mおよび処理部50の内部か
ら取り出した被処理体Mを搬送する搬送ローラ52が設
けられている。
【0076】更に、この処理部50には、レーザ発振器
41,42からそれぞれ発振されたレーザビームを被処
理体Mに照射する照射部53,54が対向する位置に配
設されている。なお、レーザ発振器41,42からそれ
ぞれ発振されたレーザビームは、反射板43,44など
の光学経路を介して照射部53,54に導かれるように
なっている。
【0077】本実施例では、まず、例えば、図10に示
したように、第1の実施の形態と同様にして、ガラス基
板11の一面にバッファ層12,ゲート電極13,絶縁
膜15および半導体前駆体膜23を順次積層して形成す
る。次いで、例えば、図9に示したエネルギービーム照
射装置を用い、図11に示したように、半導体前駆体膜
23の側およびガラス基板11の側の対向する2方向か
らレーザビームEを同時に照射して半導体膜16を形成
する。
【0078】ここにおいて、半導体前駆体膜23の側か
ら照射されたレーザビームE1 は、高反射領域であるゲ
ート電極13に対応する領域では、半導体前駆体膜23
を通過したのちゲート電極13により反射され、再び半
導体前駆体膜23に照射される。また、ゲート電極13
が形成されていない部分に対応する領域では、半導体前
駆体膜23を通過したのちほとんどが絶縁膜12および
ガラス基板11を通過する。一方、ガラス基板11の側
から照射されたレーザビームE2 は、ゲート電極13に
対応する領域では、ガラス基板11を通過したのちゲー
ト電極13により反射され、半導体前駆体膜23には照
射されない。また、他の領域では、ガラス基板11およ
び絶縁膜12を通過したのち、半導体前駆体膜23に照
射される。すなわち、半導体前駆体膜23に与えられる
エネルギー量が均一となっている。
【0079】なお、ここでは、半導体前駆体膜23の側
から照射されるレーザビームE1 は、ゲート電極13に
おいて反射して再び半導体前駆体膜23に照射されるの
で、そのエネルギー量は第1の実施の形態の約1/2で
足りることになる。また、ガラス基板11の側から照射
するレーザビームE2 のエネルギー量は、ガラス基板1
1における散乱を考慮し、半導体前駆体膜23の側から
照射するレーザビームE1 よりも若干強くする方が好ま
しい。
【0080】続いて、例えば、第1の実施の形態と同様
にして、絶縁膜17,チャネル領域16a,ソース領域
16b,ドレイン領域16c,保護膜18,ソース電極
19aおよびドレイン電極19bをそれぞれ形成する。
これにより、図5に示したTFTが形成される。
【0081】なお、ここでは、図9に示したエネルギー
ビーム照射装置を用いてレーザビームE1 ,E2 を照射
するようにしたが、他の装置を用いて照射するようにし
てもよい。例えば、1台のレーザ発振器を用い、半導体
前駆体膜23の側およびガラス基板11の側のうちの一
方からエネルギービームを照射したのち、他の一方から
エネルギービームを照射するようにしてもよい。また、
2台のレーザ発振器を工程の前後で並べて配置し、半導
体前駆体膜23の側およびガラス基板11の側のうちの
一方からエネルギービームを照射したのち、他の一方か
らエネルギービームを照射するようにしてもよい。
【0082】このように、本実施の形態によれば、半導
体前駆体膜23の側とガラス基板11の側との対向する
2方向からレーザビームE1 ,E2 を照射するようにし
たので、第1の実施の形態と同様の効果を得ることがで
きる。また、新たな工程を設ける必要がなく簡単に製造
することができると共に、レーザビームの照射時間を短
くでき、製造時間を短縮することができる。
【0083】また、本実施の形態に係るエネルギービー
ム照射装置によれば、対向する2方向からレーザビーム
を照射する照射部53,54を設けるようにしたので、
容易に本実施の形態に係るTFTを製造することができ
ると共に、製造時間を短縮することができる。
【0084】以上、実施の形態を挙げて本発明を説明し
たが、本発明は上記実施の形態に限定されるものではな
く、種々変形可能である。例えば、上記実施の形態にお
いては、半導体膜16をシリコンにより構成する場合に
ついて説明したが、本発明は、半導体膜をゲルマニウム
(Ge),シリコンゲルマニウム(SiGe)あるいは
化合物半導体などの他の半導体により構成することもで
きる。
【0085】また、上記実施の形態では、レーザビーム
としてエキシマレーザを照射する場合について説明した
が、本発明は、光を照射して半導体膜を形成する場合に
広く適用される。更に、光のみでなく、電子波に対する
反射率あるいは吸収率が異なる領域を有する下地部の表
面に半導体膜を形成する場合において、電子波を照射し
て半導体膜を形成する場合についても適用される。すな
わち、本発明の製造方法およびエネルギービーム照射装
置は、電子ビームなどの他のエネルギービームを用いる
場合にも適用される。その際、エネルギービーム照射装
置は、レーザ発振器41,42に代えて、電子ビーム発
振器などのエネルギービーム発振器を備える。
【0086】加えて、上記実施の形態においては、ガラ
ス基板11を用いる場合について説明したが、石英ガラ
スあるいはプラスチックなどの他の材料よりなる基板を
用いるようにしてもよく、半導体膜が表面に形成される
下地部に光または電子波の反射率または吸収率が異なる
複数の領域が存在すれば、本発明による効果を得ること
ができる。
【0087】更にまた、上記実施の形態においては、半
導体素子としてTFTを説明したが、本発明は、光また
は電子波の反射率または吸収率が異なる複数の領域が存
在する下地部の表面に半導体膜が形成された他の半導体
素子についても広く適用される。
【0088】
【発明の効果】以上説明したように請求項1乃至請求項
5のいずれか1に記載の半導体膜によれば、または請求
項8乃至請求項13のいずれか1に記載の半導体素子に
よれば、または請求項18乃至請求項22のいずれか1
に記載の半導体膜の製造方法によれば、または請求項2
5乃至請求項31のいずれか1に記載の半導体素子の製
造方法によれば、領域による反射率の違いを調節する反
射調節膜を設けるようにしたので、例えば、エネルギー
ビームを照射して半導体膜を形成する際に、下地部の領
域による反射率の違いを調節することができ、半導体膜
に与えられるエネルギー量を均一とすることができる。
よって、均一で良好な半導体膜を得ることができると共
に、特性にばらつきの少ない良好な半導体素子を得るこ
とができるという効果を奏する。
【0089】特に、請求項5記載の半導体膜によれば、
または請求項12記載の半導体素子によれば、または請
求項22記載の半導体膜の製造方法によれば、または請
求項29記載の半導体素子の製造方法によれば、反射調
節膜を低反射領域に少なくとも対応して複数の領域を介
し半導体膜と反対側に設けるようにしたので、例えば、
エネルギービームを照射して半導体膜を形成する際に、
照射するエネルギー量を少なくすることができると共
に、簡単に製造することができるという効果を奏する。
【0090】また、請求項6記載の半導体膜によれば、
または請求項14あるいは請求項15記載の半導体素子
によれば、または請求項23記載の半導体膜の製造方法
によれば、または請求項32あるいは請求項33記載の
半導体素子の製造方法によれば、複数の方向からエネル
ギービームを照射して形成するようにしたので、例え
ば、エネルギービームを照射して半導体膜を形成する際
に、下地部に反射率が異なる複数の領域が存在していて
も、半導体膜に与えられるエネルギー量を均一とするこ
とができる。よって、均一で良好な半導体膜を得ること
ができると共に、特性にばらつきの少ない良好な半導体
素子を得ることができるという効果を奏する。また、簡
単に短い時間で製造することができるという効果も奏す
る。
【0091】更に、請求項7記載の半導体膜によれば、
または請求項16あるいは請求項17記載の半導体素子
によれば、または請求項24記載の半導体膜の製造方法
によれば、または請求項34あるいは請求項35記載の
半導体素子の製造方法によれば、反射膜を高吸収領域に
対応して高吸収膜と半導体膜との間に設けるようにした
ので、例えば、エネルギービームを照射して半導体膜を
形成する際に、下地部の領域による反射率の違いを調節
することができ、半導体膜に与えられるエネルギー量を
均一とすることができる。よって、均一で良好な半導体
膜を得ることができると共に、特性にばらつきの少ない
良好な半導体素子を得ることができるという効果を奏す
る。
【0092】加えて、請求項36記載のエネルギービー
ム照射装置によれば、対向する2方向からエネルギービ
ームを照射するようにしたので、本発明の半導体膜およ
び半導体素子を容易に製造することができると共に、製
造時間を短縮することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るTFTの構成
を表す断面図である。
【図2】図1に示したTFTの製造工程を表す断面図で
ある。
【図3】図2に続く製造工程を表す断面図である。
【図4】図3に続く製造工程を表す断面図である。
【図5】本発明の第4の実施の形態に係るTFTの構成
を表す断面図である。
【図6】図5に示したTFTの製造工程を表す断面図で
ある。
【図7】図6に続く製造工程を表す断面図である。
【図8】本発明の第5の実施の形態に係るTFTの構成
を表す断面図である。
【図9】図8に示したTFTを製造する際に用いるエネ
ルギービーム照射装置を表す構成図である。
【図10】図8に示したTFTの製造工程を表す断面図
である。
【図11】図10に続く製造工程を表す断面図である。
【図12】従来のTFTを表す断面図である。
【図13】従来のTFTにおける問題点を説明するため
の断面図である。
【図14】従来のTFTにおける問題点を説明するため
の断面図である。
【符号の説明】
11,111…ガラス基板、12…バッファ層、13,
113…ゲート電極、14,34…反射調節膜、15,
17,115…絶縁膜、16…半導体膜、16a,11
6a…チャネル領域、16b,116b…ソース領域、
16c,116c…ドレイン領域、18…保護膜、19
a…ソース電極、19b…ドレイン電極、21…電極
層、22…反射調節膜層、23…半導体前駆体膜、24
…フォトレジスト膜、41,42…レーザ発振器、4
3,44…反射板、50…処理部、51…支持部、52
…搬送ローラ、53,54…照射部、116…多結晶シ
リコン膜、123…非晶質シリコン膜
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA02 BA15 BA18 BB07 CA07 DA02 DB07 EA02 EA13 JA02 5F110 AA01 BB01 CC08 DD02 DD13 DD14 DD15 DD19 DD24 EE03 EE04 EE23 EE44 EE50 FF02 FF03 FF04 FF28 GG02 GG13 GG25 GG43 HJ01 HJ13 NN02 NN12 NN23 NN24 NN34 NN43 NN46 NN47 NN54 PP04 PP07 PP11

Claims (36)

    【特許請求の範囲】
  1. 【請求項1】 光または電子波に対する反射率が異なる
    複数の領域を有し、かつ領域による反射率の違いを調節
    する反射調節膜が設けられた下地部の表面に形成された
    ことを特徴とする半導体膜。
  2. 【請求項2】 前記複数の領域のうち反射率の高い高反
    射領域に対応して前記反射調節膜が設けられ、この反射
    調節膜を間に介して前記高反射領域と反対側に形成され
    たことを特徴とする請求項1記載の半導体膜。
  3. 【請求項3】 前記反射調節膜は干渉を利用して反射率
    を調節する干渉膜であることを特徴とする請求項2記載
    の半導体膜。
  4. 【請求項4】 前記反射調節膜は前記高反射領域よりも
    光または電子波に対する高い吸収率を有する吸収膜であ
    ることを特徴とする請求項2記載の半導体膜。
  5. 【請求項5】 前記複数の領域のうち反射率の低い低反
    射領域に少なくとも対応して前記反射調節膜が設けら
    れ、前記複数の領域を間に介して前記反射調節膜と反対
    側に形成されたことを特徴とする請求項1記載の半導体
    膜。
  6. 【請求項6】 光または電子波に対する反射率が異なる
    複数の領域を有する下地部の表面に形成されると共に、
    対向する2方向からエネルギービームが照射されること
    により形成されたことを特徴とする半導体膜。
  7. 【請求項7】 光または電子波に対する吸収率が異なる
    複数の領域を有し、かつこの複数の領域のうち吸収率の
    高い高吸収領域に対応してこの高吸収領域よりも光また
    は電子波に対する高い反射率を有する反射膜が設けられ
    た下地部の前記反射膜を間に介して前記高吸収領域と反
    対側の表面に形成されたことを特徴とする半導体膜。
  8. 【請求項8】 光または電子波に対する反射率が異なる
    複数の領域を有し、かつ領域による反射率の違いを調節
    する反射調節膜が設けられた下地部と、 この下地部の表面に形成された半導体膜とを備えたこと
    を特徴とする半導体素子。
  9. 【請求項9】 前記反射調節膜は、前記複数の領域のう
    ち反射率の高い高反射領域に対応してこの高反射領域と
    前記半導体膜との間に設けられたことを特徴とする請求
    項8記載の半導体素子。
  10. 【請求項10】 前記反射調節膜は干渉を利用して反射
    率を調節する干渉膜であることを特徴とする請求項9記
    載の半導体素子。
  11. 【請求項11】 前記反射調節膜は前記高反射領域より
    も光または電子波に対する高い吸収率を有する吸収膜で
    あることを特徴とする請求項9記載の半導体素子。
  12. 【請求項12】 前記反射調節膜は、前記複数の領域の
    うち反射率の低い低反射領域に少なくとも対応して前記
    複数の領域を間に介して前記半導体膜と反対側に形成さ
    れたことを特徴とする請求項8記載の半導体素子。
  13. 【請求項13】 前記下地部は前記複数の領域のうち反
    射率の高い高反射領域として電極を含むことを特徴とす
    る請求項8記載の半導体素子。
  14. 【請求項14】 光または電子波に対する反射率が異な
    る複数の領域を有する下地部と、 この下地部の表面に形成されると共に、対向する2方向
    からエネルギービームが照射されることにより形成され
    た半導体膜とを備えたことを特徴とする半導体素子。
  15. 【請求項15】 前記下地部は前記複数の領域のうち反
    射率の高い高反射領域として電極を含むことを特徴とす
    る請求項14記載の半導体素子。
  16. 【請求項16】 光または電子波に対する吸収率が異な
    る複数の領域を有し、かつこの複数の領域のうち吸収率
    の高い高吸収領域に対応してこの高吸収領域よりも光ま
    たは電子波に対する高い反射率を有する反射膜が設けら
    れた下地部と、 この下地部の前記反射膜を間に介して前記高吸収領域と
    反対側の表面に形成された半導体膜とを備えたことを特
    徴とする半導体素子。
  17. 【請求項17】 前記下地部は前記複数の領域のうち反
    射率の高い高反射領域として電極を含むことを特徴とす
    る請求項16記載の半導体素子。
  18. 【請求項18】 光または電子波に対する反射率が異な
    る複数の領域を有する下地部の表面に半導体膜を形成す
    る半導体膜の製造方法であって、 下地部に領域による反射率の違いを調節する反射調節膜
    を設け、エネルギービームを照射して半導体膜を形成す
    ることを特徴とする半導体膜の製造方法。
  19. 【請求項19】 反射調節膜を反射率の異なる複数の領
    域のうち反射率の高い高反射領域に対応して設け、この
    反射調節膜を間に介して高反射領域と反対側に半導体膜
    を形成することを特徴とする請求項18記載の半導体膜
    の製造方法。
  20. 【請求項20】 干渉を利用して反射率を調節する干渉
    膜により反射調節膜を形成することを特徴とする請求項
    19記載の半導体膜の製造方法。
  21. 【請求項21】 高反射領域よりも光または電子波に対
    する高い吸収率を有する吸収膜により反射調節膜を形成
    することを特徴とする請求項19記載の半導体膜の製造
    方法。
  22. 【請求項22】 反射調節膜を反射率の異なる複数の領
    域のうち反射率の低い低反射領域に少なくとも対応して
    設け、反射率の異なる複数の領域を間に介して反射調節
    膜と反対側に半導体膜を形成することを特徴とする請求
    項18記載の半導体膜の製造方法。
  23. 【請求項23】 光または電子波に対する反射率が異な
    る複数の領域を有する下地部の表面に半導体膜を形成す
    る半導体膜の製造方法であって、 対向する2方向からエネルギービームを照射して半導体
    膜を形成することを特徴とする半導体膜の製造方法。
  24. 【請求項24】 光または電子波に対する吸収率が異な
    る複数の領域を有する下地部の表面に半導体膜を形成す
    る半導体膜の製造方法であって、 吸収率の異なる複数の領域のうち吸収率の高い高吸収領
    域に対応してこの高吸収領域よりも光または電子波に対
    する高い反射率を有する反射膜を下地部に設け、エネル
    ギービームを照射して、前記反射膜を間に介して前記高
    吸収領域と反対側に半導体膜を形成することを特徴とす
    る半導体膜の製造方法。
  25. 【請求項25】 光または電子波に対する反射率が異な
    る複数の領域を有する下地部の表面に半導体膜を形成し
    て半導体素子を製造する方法であって、 領域による反射率の違いを調節する反射調節膜を下地部
    に設ける工程と、 エネルギービームを照射して半導体膜を形成する工程と
    を含むことを特徴とする半導体素子の製造方法。
  26. 【請求項26】 反射調節膜を反射率の異なる複数の領
    域のうち反射率の高い高反射領域に対応してこの高反射
    領域と半導体膜との間に設けることを特徴とする請求項
    25記載の半導体素子の製造方法。
  27. 【請求項27】 干渉を利用して反射率を調節する干渉
    膜により反射調節膜を形成することを特徴とする請求項
    26記載の半導体素子の製造方法。
  28. 【請求項28】 高反射領域よりも光または電子波に対
    する高い吸収率を有する吸収膜により反射調節膜を形成
    することを特徴とする請求項26記載の半導体素子の製
    造方法。
  29. 【請求項29】 反射調節膜を反射率の異なる複数の領
    域のうち反射率の低い低反射領域に少なくとも対応して
    複数の領域を間に介して半導体膜と反対側に設けること
    を特徴とする請求項25記載の半導体素子の製造方法。
  30. 【請求項30】 半導体膜を形成したのち、反射調節膜
    を除去することを特徴とする請求項29記載の半導体素
    子の製造方法。
  31. 【請求項31】 反射率の異なる複数の領域のうち反射
    率の高い高反射領域として電極を形成することを特徴と
    する請求項25記載の半導体素子の製造方法。
  32. 【請求項32】 光または電子波に対する反射率が異な
    る複数の領域を有する下地部の表面に半導体膜を形成し
    て半導体素子を製造する方法であって、 対向する2方向からエネルギービームを照射して半導体
    膜を形成することを特徴とする半導体素子の製造方法。
  33. 【請求項33】 反射率の異なる複数の領域のうち反射
    率の高い高反射領域として電極を形成することを特徴と
    する請求項32記載の半導体素子の製造方法。
  34. 【請求項34】 光または電子波に対する吸収率が異な
    る複数の領域を有する下地部の表面に半導体膜を形成し
    て半導体膜を製造する方法であって、 吸収率の異なる複数の領域のうち吸収率の高い高吸収領
    域に対応してこの高吸収領域よりも光または電子波に対
    する高い反射率を有する反射膜を下地部に設ける工程
    と、 エネルギービームを照射し、反射膜を間に介して高吸収
    領域と反対側に半導体膜を形成する工程とを含むことを
    特徴とする半導体素子の製造方法。
  35. 【請求項35】 反射率の異なる複数の領域のうち反射
    率の高い高反射領域として電極を形成することを特徴と
    する請求項34記載の半導体素子の製造方法。
  36. 【請求項36】 被処理体に対して対向する2方向から
    エネルギービームを照射する照射部を備えたことを特徴
    とするエネルギービーム照射装置。
JP13495499A 1999-05-14 1999-05-14 半導体膜の製造方法および半導体素子の製造方法 Expired - Fee Related JP4501173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13495499A JP4501173B2 (ja) 1999-05-14 1999-05-14 半導体膜の製造方法および半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13495499A JP4501173B2 (ja) 1999-05-14 1999-05-14 半導体膜の製造方法および半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2000323407A true JP2000323407A (ja) 2000-11-24
JP4501173B2 JP4501173B2 (ja) 2010-07-14

Family

ID=15140464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13495499A Expired - Fee Related JP4501173B2 (ja) 1999-05-14 1999-05-14 半導体膜の製造方法および半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP4501173B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305208A (ja) * 2001-04-06 2002-10-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005085817A (ja) * 2003-09-04 2005-03-31 Mitsubishi Electric Corp 薄膜半導体装置およびその製造方法
JP2009075385A (ja) * 2007-09-21 2009-04-09 Sony Corp 表示装置及び表示装置の製造方法
WO2011161714A1 (ja) * 2010-06-21 2011-12-29 パナソニック株式会社 シリコン薄膜の結晶化方法およびシリコンtft装置の製造方法
US8785302B2 (en) 2009-09-17 2014-07-22 Panasonic Corporation Crystal silicon film forming method, thin-film transistor and display device using the crystal silicon film
WO2020196137A1 (ja) * 2019-03-26 2020-10-01 株式会社ブイ・テクノロジー デバイス基板およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136169A (ja) * 1992-01-27 1993-06-01 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH1197700A (ja) * 1997-09-16 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136169A (ja) * 1992-01-27 1993-06-01 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH1197700A (ja) * 1997-09-16 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305208A (ja) * 2001-04-06 2002-10-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005085817A (ja) * 2003-09-04 2005-03-31 Mitsubishi Electric Corp 薄膜半導体装置およびその製造方法
JP2009075385A (ja) * 2007-09-21 2009-04-09 Sony Corp 表示装置及び表示装置の製造方法
US8785302B2 (en) 2009-09-17 2014-07-22 Panasonic Corporation Crystal silicon film forming method, thin-film transistor and display device using the crystal silicon film
WO2011161714A1 (ja) * 2010-06-21 2011-12-29 パナソニック株式会社 シリコン薄膜の結晶化方法およびシリコンtft装置の製造方法
CN102379027A (zh) * 2010-06-21 2012-03-14 松下电器产业株式会社 硅薄膜的结晶化方法以及硅薄膜晶体管器件的制造方法
JPWO2011161714A1 (ja) * 2010-06-21 2013-08-19 パナソニック株式会社 シリコン薄膜の結晶化方法およびシリコンtft装置の製造方法
US9048220B2 (en) 2010-06-21 2015-06-02 Joled Inc. Method of crystallizing silicon thin film and method of manufacturing silicon thin-film transistor device
WO2020196137A1 (ja) * 2019-03-26 2020-10-01 株式会社ブイ・テクノロジー デバイス基板およびその製造方法

Also Published As

Publication number Publication date
JP4501173B2 (ja) 2010-07-14

Similar Documents

Publication Publication Date Title
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
US7551655B2 (en) Laser irradiation apparatus, laser irradiation method and method for manufacturing semiconductor device
US6602765B2 (en) Fabrication method of thin-film semiconductor device
US6744008B1 (en) Laser apparatus and laser annealing method
US20030022471A1 (en) Semiconductor thin film, method and apparatus for producing the same, and semiconductor device and method of producing the same
US20030104682A1 (en) Semiconductor device, manufacturing method therefor, and semiconductor manufacturing apparatus
JP4299308B2 (ja) レーザー装置及びこれを利用した薄膜トランジスタの製造方法
JP2000068520A (ja) 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
US6680460B1 (en) Apparatus for producing a semiconductor thin film
WO2002031871A1 (fr) Procédé et dispositif de production de film de silicium polycristallin, dispositif à semi-conducteurs, et procédé de fabrication
US20020055207A1 (en) Method for fabricating thin-film transistor
JP2003086505A (ja) 半導体装置の製造方法及び半導体製造装置
US6440824B1 (en) Method of crystallizing a semiconductor thin film, and method of manufacturing a thin-film semiconductor device
JP2002261015A (ja) 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
US20020016027A1 (en) Method of manufacturing semiconductor device
JP4501173B2 (ja) 半導体膜の製造方法および半導体素子の製造方法
JP4769491B2 (ja) 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JPH09260676A (ja) 薄膜トランジスタの製造方法
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
US7517740B2 (en) Method of crystallizing/activating polysilicon layer and method of fabricating thin film transistor having the same polysilicon layer
JP4035019B2 (ja) 半導体装置の製造方法
US7294874B2 (en) Laser irradiation method, method for manufacturing a semiconductor device, and a semiconductor device
JPH0992839A (ja) 薄膜トランジスタおよびその製造方法
JPH0945926A (ja) 多結晶半導体薄膜の形成方法、並びに薄膜トランジスタ及びその製造方法
JPH09199441A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100412

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees