KR100303139B1 - 박막트랜지스터및그제조방법 - Google Patents
박막트랜지스터및그제조방법 Download PDFInfo
- Publication number
- KR100303139B1 KR100303139B1 KR1019980054618A KR19980054618A KR100303139B1 KR 100303139 B1 KR100303139 B1 KR 100303139B1 KR 1019980054618 A KR1019980054618 A KR 1019980054618A KR 19980054618 A KR19980054618 A KR 19980054618A KR 100303139 B1 KR100303139 B1 KR 100303139B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- gate insulating
- active layer
- source
- drain
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010408 film Substances 0.000 claims abstract description 63
- 239000012535 impurity Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000005224 laser annealing Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 230000001681 protective effect Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims 4
- 238000009413 insulation Methods 0.000 claims 1
- 230000004913 activation Effects 0.000 abstract description 10
- 238000002425 crystallisation Methods 0.000 abstract description 3
- 230000008025 crystallization Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 73
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000003213 activating effect Effects 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910017141 AlTa Inorganic materials 0.000 description 2
- 229910016048 MoW Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터 및 그 제조방법에 관한 것으로, 레이저빔 조사에 의한 레이저 어닐작업 진행시, 활성층 전면에 레이저 에너지를 균일하게 공급하게 하기 위하여, 기판과, 상기 기판 상에 불순물 도핑영역과 불순물 비도핑영역를 구비하는 활성층과, 상기 불순물 비도핑영역 상에 형성되는 제 1 두께를 가지는 제 1 게이트절연막과 상기 불순물 도핑영역을 덮도록 형성되되, 제 1 두께보다 작은 제 2 두께를 가지는 제 2 게이트절연막으로 구성되는 게이트절연막과, 상기 게이트절연막 상에 형성되는 게이트전극을 포함하며, 활성층의 활성화 및 결정화를 활성층 전면에 균일하게 그리고 효율적으로 진행할 수 있다.
Description
본 발명은 박막트랜지스터 및 그 제조방법에 관한 것으로 특히, 다결정 실리콘 박막트랜지스터 및 그 제조방법에 관한 것이다.
능동매트릭스(Active Matrix) 방식의 액정표시장치(LCD, Liquid Crystal Display)의 핵심제조기술 중 하나인 박막트랜지스터(TFT, Thin Film Transistor)에는 현재 양산에서 저온공정이 가능하고 대면적 증착이 용이한 비정질 실리콘을 활성층으로 사용하고 있다. 그러나, 현재는 구동회로부와 화소부의 동시 집적이 요구되고 있는 추세에 있어서, 빠른 동작속도를 요구하는 소자를 위해서는 비정질 실리콘의 전기적 이동도는 한계가 있다. 따라서, 이에 대한 대처방안으로 전기적 이동도가 우수한 저온 다결정 실리콘 박막트랜지스터 제조 기술에 대한 연구에 관심이 모아지고 있다.
도 1a부터 도 1b는 종래기술에 따른 박막트랜지스터의 제조공정을 나타낸 것이다.
도 1a를 참조하면, 절연기판(100) 상에 완충막(10)을 형성하고, 완충막(10) 상에 다결정 실리콘 박막을 형성한 다음, 다결정 실리콘 박막을 사진식각하여 활성층(11)을 형성한다.
이어서, 활성층(11) 상에 절연막과 도전층을 순차적으로 증착한 후, 도전층을 사진식각하여 게이트전극(13)을 형성하고, 그 하단의 절연막을 식각하여 게이트절연막(12)을 형성한다.
이어서, 노출된 기판의 전면에 불순물을 도핑하여 소오스영역(11S)과 드레인영역(11D)을 형성한다. 소오스영역(11S)과 드레인영역(11D) 사이에는 불순물 비도핑 영역인 채널영역(11C)이 위치한다.
도 1b를 참조하면, 불순물 도핑영역인 소오스영역(11S)과 드레인영역(11D)을 활성화시키기 위하여 기판 전면에 레이저빔 조사를 통한 레이저 어닐작업을 진행한다. 불순물이 도핑되어 비정질화된 활성층은 레이저 어닐작업에 의하여 결정구조가 복구되는 방식으로 활성화된다.
상술한 바와 같이, 종래의 기술에서는 불순물이 도핑되어 비정질화된 활성층을 복구시키기 위하여 레이저빔을 조사한다. 그런데 활성층 전면을 조사하는 레이저빔은 비투광성물질인 게이트전극(13)의 측면부분 즉, 에지부분에서 회절되거나 반사되어 간섭현상이 일어난다. 따라서, 레이저빔이 직진하여 조사되는 다른 부분에 비하여 상대적으로 레이저 에너지를 적게 받게 된다. 그 결과, 상단이 게이트전극(13)의 에지부분인 활성층 부분 즉, 불순물 도핑영역과 불순물 비도핑영역의 경계부분인 졍션에서는 활성화가 불완전하게 된다. 이러한 졍션부분에서의 불완전한 활성화는 졍션부분에 열운반자(hot carrier)를 쉽게 발생시키고, 졍션 스트레쓰(stress)도 많이 주기 때문에 박막트랜지스터 동작시, 온전류를 감소시키고 오프전류를 증가시키는 원인이 되어 박막트랜지스터 신뢰성을 저하시킨다.
본 발명은 상기 종래 기술의 문제점을 해결할 수 있는 박막트랜지스터 및 그 제조방법을 제공하고자 한다.
본 발명은 레이저빔 조사에 의한 레이저 어닐작업을 진행하여 활성층을 활성화하는 경우, 활정층 전면에 레이저 에너지를 균일하게 공급하게 하기 위하여, 게이트전극을 불순물을 도핑하고 활성화하는 작업을 한 후에 형성하는 박막트랜지스터를 제공하고자 한다.
이를 위한 본 발명은 기판과, 상기 기판 상에 불순물 도핑영역과 불순물 비도핑영역를 구비하는 활성층과, 상기 불순물 비도핑영역 상에 형성되는 제 1 두께를 가지는 제 1 게이트절연막과 상기 불순물 도핑영역을 덮도록 형성되되, 제 1 두께보다 작은 제 2 두께를 가지는 제 2 게이트절연막으로 구성되는 게이트절연막과, 상기 게이트절연막 상에 형성되는 게이트전극을 포함하는 박막트랜지스터이다.
또한, 본 발명은 기판 상에 활성층을 형성하는 공정과, 상기 활성층 상에 위치하되, 상기 제 1 영역 상에는 제 1 두께를 가지는 제 1 게이트절연막영역과 상기 제 2 영역 상에는 제 1 두께보다 작은 제 2 두께를 가지는 제 2 게이트절연막영역을 구비하는 게이트절연막을 형성하는 공정과, 상기 제 1 게이트절연막영역을 마스크로하여 불순물 도핑공정을 진행하여 상기 활성층에 제 1 농도의 불순물을 선택적으로 도핑하는 공정과, 상기 활성층에 제 1 레이저 어닐링 작업을 실시하는 공정과, 상기 게이트절연막 상에 게이트전극을 형성하는 공정을 포함하는 박막트랜지스터 제조방법이다.
도 1a부터 도 1b는 종래 기술에 따른 박막트랜지스터 제조공정도
도 2a부터 도 2f는 본 발명의 제 1 실시예에 따른 박막트랜지스터 제조공정도
도 3은 본 발명의 제 2 실시예에 따른 박막트랜지스터의 단면구조
도 4a부터 도 4c는 본 발명의 제 3 실시예에 따른 박막트랜지스터 제조공정도
도 5a부터 도 5d는 본 발명의 제 4 실시예에 따른 박막트랜지스터 제조공정도
이하, 첨부된 도면과 실시예를 참조하여 본 발명을 설명하면 다음과 같다.
도 2a부터 도 2f는 본 발명의 제 1 실시예에 따른 박막트랜지스터의 제조공정도로, 소오스와 드레인배선이 기판의 최하층에 위치하는 코플라나 구조인 BBC (Buried Bus Coplanar) 구조에 적용하여 나타낸 것이다.
도 2a를 참조하면, 절연기판(200) 상에 2500∼3500Å정도의 제 1 소오스배선(21S) 및 제 1 드레인배선(21D)과 200∼1000Å정도의 제 2 소오스배선(22S) 및 제 2 드레인배선(22D)으로 구성되는 이중층의 소오스배선 및 드레인배선을 형성한다. 이어서, 노출된 기판의 전면을 덮는 완충막(23)을 3000∼4000Å 정도로 증착한다.
절연기판(200)은 광투과성이 있는 유리기판 혹은 석영기판 등을 사용할 수 있다.
이중층의 소오스배선 및 드레인배선은 적층형 혹은, 클래드형(clad type)으로 형성할 수 있다. 클래드형 소오스배선 및 드레인배선을 형성하기 위하여, 절연기판(200)에 제 1 도전층을 증착한 후 사진식각하여 제 1 소오스배선(21S)과 제 1 드레인배선(21D)을 형성한 다음, 제 2 도전층을 증착한 후 사진식각하여 제 2 소오스배선(22S)과 제 2 드레인배선(22D)을 형성한다. 적층형 소오스배선 및 드레인배선을 형성하기 위하여, 절연기판(200)에 제 1 도전층과 제 2 도전층을 연속적으로 증착한 후, 순차적으로 사진식각하여 제 2 소오스배선(22S)과 제 2 드레인배선(22D)을 형성한 다음, 제 1 소오스배선(21S)과 제 1 드레인배선(21D)을 형성한다.
이 때, 제 1 도전층은 박막트랜지스터가 사용될 장치 예를 들어, 액정표시장치의 빠른 신호전달을 위하여 Al, Mo, Cr, Ni, Ti, W, MoW, Ta, AlTa. AlNd과 같은 저저항 금속물질로 형성한다. 제 2 도전층은 Mo, Cr, Ni, Ti, W, MoW, Ta, AlTa. AlNd등과 같이 통상의 금속 도전물질로 형성한다.
완충막(23)은 비정질 실리콘 박막을 결정화하는 과정에서 절연기판(300)의 이물질이 실리콘 박막에 침투하여 실리콘 박막의 결정 특성에 불량을 일으키는 것을 방지하기 위하여 형성한다. APCVD 혹은, PECVD에 의하여 실리콘 산화막 혹은 실리콘 질화막을 증착하여 형성할 수 있다.
도 2b를 참조하면, 완충막(23) 상에 비정질 실리콘 박막을 400∼1000Å 정도로 증착한 다음, 사진식각하여 비정질 실리콘 상태의 활성층(24)을 형성한다. 이어서, 활성층(24)과 노출된 기판의 전면을 덮는 게이트절연막(25)을 1000∼1500Å 정도로 증착한다.
그 다음, 게이트절연막(25) 상에 불순물 도핑에 대하여 블로킹되는 부분을 정의하는 포토레지스트패턴(PR)을 형성한다. 이어서, 포토레지스터패턴(PR)을 마스크로하여 게이트절연막(25)을 소정두께로 식각하되, 식각된 절연막 부분(25-2)을 500Å이상이 존재하도록 남겨둔다. 이 과정에서 게이트절연막(25)은 식각되지 않은 제 1 게이트절연막영역(25-1)과 소정 두께로 식각되어 제 1 게이트절연막영역(25-1)보다 얇아진 제 2 게이트절연막영역(25-2)으로 구성된다.
도 2c를 참조하면, 기판 전면에 고농도 불순물을 사용하는 불순물 도핑작업을 진행하여 활성층(24)에 불순물 도핑영역인 소오스영역(24S)과 드레인영역(24D)을 형성한다. 이 때, 불순물의 주입에너지를 적절하게 조절하여 불순물이 제 1 게이트절연막영역(25-1)은 통과하지 못하고, 제 2 게이트절연막영역(25-2)만을 통과하여 활성층(24)에 불순물이 선택적으로 도핑될수 있도록 한다. 제 1 게이트절연막영역(25-1) 하단에 위치하는 불순물 비도핑영역은 채널영역(24C)으로 정의된다.
도 2d를 참조하면, 기판 전면에 레이저빔 조사를 통한 레이저 어닐링을 실시하여 비정질 실리콘 상태의 활성층(24)에 레이저 에너지를 공급한다. 그 결과, 비정질 실리콘 상태의 활성층(24)은 결정화되어 다결정 실리콘 상태의 활성층(30)이 된다. 다결정 실리콘 상태의 활성층(30)은 결정구조가 복구된 상태이므로, 불순물 도핑에 의하여 손상된 활성층을 활성화시키기 위한 별도의 활성화작업이 필요하지않다. 즉, 본 발명의 제 1 실시예에서는 한 번의 레이저 어닐링 작업에 의하여 활성층의 결정화와 활성화를 동시에 진행하는 효과를 얻는다.
이 때, 레이저 어닐링 작업에 사용되는 레이저빔은 아무런 장애물 예를 들어, 게이트전극이 없는 광투과성 게이트절연막(25)을 투과하여 활성층(24) 전면에 직진하여 입사되므로 레이저빔의 반사나 회절에 기인한 레이저빔의 간섭을 막을 수 있어서, 활성층 전체를 균일하게 활성화시킬 수 있다.
한 편, 레이저 결정화시에는 불순물이 도핑되지 않은 비정질 실리콘보다 불순물이 도핑된 비정질 실리콘에서 실리콘 그레인이 더 크게 형성된다. 또한, 실리콘 산화막은 반반사 특성을 가지고 있어서, 그 두께에 따라 반사정도를 조절할 수 있다. 따라서, 본 발명의 제 1 실시예에서 보인 바와 같이, 불순물 비도핑영역 상단에 제 2 게이트절연막영역(25-2)보다 두꺼운 제 1 게이트절연막영역(25-1)을 형성한 상태에서 레이저 어닐링을 진행하면, 불순물 비도핑영역에서의 레이저 에너지의 흡수를 불순물 도핑영역에서보다 높일수 있다. 그 결과, 불순물 비도핑영역에서 실리콘 그레인의 크기를 증가시킬 수 있게 된다. 따라서, 게이트절연막의 두께를 적절하게 조절한다면, 활성층 전체적으로 실리콘 그레인의 크기를 균일하게 성장시킬 수 있다.
미설명 도면부호 (30S)(30C)(30D)는 다결정 실리콘 상태의 활성층(30)에서의 소오스영역, 채널영역, 드레인영역을 각각 나타낸다.
도 2e를 참조하면, 기판의 노출된 전면에 도전층을 2000∼3000Å 정도로 증착한 다음, 사진식각하여 게이트전극(26)을 형성한다. 도전층은 통상의 금속 예를들어, Al, Mo, Cr, Ti, Ta의 단일층 혹은 이중층으로 형성할 수 있다.
게이트전극(25)을 도면에 보인 바와 같이, 크게 형성할 경우에는 소오스영역(30S)과 드레인영역(30D)에 선택적으로 중첩되기 때문에 온전류 특성이 좋은 오버랩(overlap) 구조의 박막트랜지스터가 제작된다. 또한, 게이트전극(25)을 제 1 게이트절연막영역(25-1)보다 좁게 형성할 경우에는 오프셋영역이 마련되는 오프셋(offset) 구조의 박막트랜지스터가 제작된다.
도 2f를 참조하면, 게이트전극(26) 및 활성층(30)을 보호하는 보호막(27)을 형성한 다음, 보호막(27)과 완충막(23)을 사진식각하여 제 2 소오스배선(22S) 및 제 2 드레인배선(22D)과 소오스영역(30S) 및 드레인영역(30D)을 노출시키는 콘택홀을 각각 형성한다.
이어서, 노출된 기판의 전면에 투명도전층을 형성한 다음, 사진식각하여 제 2 소오스배선(22S)과 소오스영역(30S)을 연결하는 제 1 배선(28-1) 및 제 2 드레인배선(22D)과 드레인영역(30D)을 연결하는 제 2 배선(28-2)을 각각 형성한다. 이 때, 투명도전층 대신에 다른 통상의 금속도전층을 사용하여 제 1 배선(28-1) 및 제 2 배선(28-2)을 형성할 수 있다.
상기 박막트랜지스터 구조를 액정표시장치에 적용하는 경우에는 소오스배선(21S)(22S)을 이용하여 데이터라인을 형성하고, 제 2 배선(28-2)을 이용하여 화소전극을 형성할 수 있다. 또한, 상기 구조에서 드레인배선(21D)(22D)의 형성을 생략하고, 제 2 배선(28-2)만을 드레인영역(22D)에 연결되게 형성할 수 있다.
도 3은 본 발명의 제 2 실시예에 따른 박막트랜지스터의 단면구조를 보인 것으로, 본 발명을 코플라나 구조에 적용한 경우를 나타낸 것이다. 완충막(20) 하부에 소오스배선과 드레인배선이 없는 것을 제외하고는 본 발명의 제 1 실시예의 도 2e에 보인 박막트랜지스터 구조와 제조방법이 근본적으로 동일하다. 편의상 본 발명의 제 1 실시예의 박막트랜지스터와 동일한 성분을 동일 부호로 표시하였다.
도 4a부터 도 4c는 본 발명의 제 3 실시예에 따른 박막트랜지스터의 제조공정도이다.
본 발명의 제 3 실시예에 따른 박막트랜지스터는 본 발명의 제 1 실시예에 따른 박막트랜지스터 구조에 비교하여 엘디디영역이 추가되고, 게이트절연막이 채널영역과 엘디디영역 상에만 형성되어 있다는 차이점이 있다. 편의상 본 발명의 제 1 실시예와 동일한 요소인 부분은 동일 부호로 표시하였다.
도 4a를 참조하면, 본 발명의 제 1 실시예의 도 2a부터 도 2d에 보인 제조공정을 진행하되, 불순물 도핑공정에서 고농도 불순물 대신에 저농도 불순물을 활성층에 선택적으로 도핑하고 레이저 어닐링을 진행하여 다결정 실리콘 상태의 활성층(30)에 엘디디영역(30L)을 형성한다. 앞에서도 언급한 바와 같이, 레이저 어닐링 작업에 사용되는 레이저빔은 아무런 장애물이 없는 광투과성 게이트절연막(25)을 투과하여 활성층 전면에 직진하여 입사되므로 레이저빔의 반사나 회절에 기인한 레이저빔의 간섭을 막을 수 있어서, 활성층의 활성화를 효율적으로 진행할 수 있다. 또한, 불순물 비도핑영역인 채널영역 상단에 위치하되, 제 2 게이트절연막(25-2)보다 두꺼운 제 1 게이트절연막영역(25-1)이 레이저 에너지를 길게 잔류시킴으로써 불순물 비도핑영역에서 실리콘 그레인의 크기를 증가시킬 수있어서, 활성층 전체적으로 실리콘 그레인의 크기가 균일하게 되고, 균일한 결정화를 진행시킬 수 있다.
도 4b를 참조하면, 게이트절연막(25) 상에 도전층을 형성하고 사진식각하여 엘디디영역(30L)에 선택적으로 중첩되는 게이트전극(26)을 형성한다. 이어서, 고농도 불순물을 사용하는 불순물 도핑공정을 진행하여 소오스영역(30S)과 드레인영역(30D)을 형성한다.
그 다음, 노출된 기판의 전면을 덮는 보호막(27)을 증착한 후, 열처리작업을 진행한다. 이 과정에서 고농도 불순물이 도핑되어 결정구조에 손상을 받은 활성층(30)이 활성화되어 결정구조가 복구된다.
도 4c를 참조하면, 보호막(27)을 증착한후의 후속공정을 본 발명의 제 1 실시예와 동일하게 진행하면, 도면에 보인 바와 같은 박막트랜지스터가 제작된다.
도 5a부터 도 5d는 본 발명의 제 4 실시예에 따른 박막트랜지스터의 제조공정도이다.
본 발명의 제 4 실시예에 따른 박막트랜지스터는 본 발명의 제 3 실시예의 박막트랜지스터와 동일한 단면 구조를 가지고 있지만, 다결정 실리콘 상태의 활성층을 먼저 형성하고, 이 후에 불순물 도핑공정을 진행하는 다른 제조공정을 진행한다. 편의상 본 발명의 제 1 실시예와 동일한 요소인 부분은 동일 부호로 표시하였다.
도 5a를 참조하면, 절연기판(200) 상에 제 1 소오스배선(21S)과 제 2 소오스배선(22S) 및 제 1 드레인배선(21D)과 제 2 드레인배선(22D)을 형성하고,완충막(23)을 형성한다.
이어서, 노출된 기판 전면에 비정질 실리콘 박막을 증착한 다음, 레이저 어닐공정을 진행하여 비정질 실리콘 박막을 결정화하여 다결정 실리콘 박막(30ℓ)을 형성한다.
도 5b를 참조하면, 다결정 실리콘 박막(30ℓ)을 사진식각하여 활성층(30)을 형성한 다음, 본 발명의 제 2 실시예에서의 도 2b부터 도 2c에 보인 바와 같이, 게이트절연막(25)을 형성하고, 저농도 불순물을 도핑하여 엘디디영역(30L)을 형성한다.
그 다음, 게이트절연막(25)을 사진식각하여 게이트절연막(25)을 엘디디영역(30L)과 채널영역(30C) 상에만 잔류시키고, 그 이외의 부분은 제거한다. 이어서, 고농도 불순물을 사용하는 불순물 도핑공정을 진행하여 활성층의 노출된 부분에 소오스영역(30S)과 드레인영역(30D)을 형성한다.
도 5cb를 참조하면, 기판 전면에 레이저빔 조사를 통한 레이저 어닐링을 실시하여 두 번의 불순물 도핑에 의하여 손상된 활성층(30)을 활성화시킨다. 앞에서 언급한 바와 같이, 레이저 어닐링 작업에 사용되는 레이저빔은 아무런 장애물이 없는 광투과성 게이트절연막(25)을 투과하여 활성층(30) 전면에 직진하여 입사되므로 레이저빔의 반사나 회절에 기인한 레이저빔의 간섭을 막을 수 있어서, 활성층의 활성화를 효율적으로 진행할 수 있다.
도 5d를 참조하면, 노출된 기판의 전면에 도전층을 증착하고 사진식각하여 게이트전극(26)을 형성한다. 게이트전극(26)은 제 1 게이트절연막영역(25-1) 상에만 위치하게 할 수 있고, 엘디디영역(30L)에 선택적으로 중첩되게 형성할 수 있다.
그 다음, 본 발명의 제 1 실시예에서 보인 바와 같이, 보호막(27)을 증착한후의 후속공정을 동일하게 진행하여 도면에 보인 바와 같은 박막트랜지스터를 제작한다.
본 발명은 레이저빔 조사에 의한 레이저 어닐작업을 진행하여 활성층을 활성화하는 경우, 활정층 전면에 레이저 에너지를 균일하게 공급하게 하기 위하여, 게이트전극을 형성하지 않은 상태에서 불순물을 도핑하고 활성화 작업을 진행한다. 따라서, 레이저 어닐링 작업에 사용되는 레이저빔은 장애물 없이 활성층 전면에 직진하여 균일하게 입사되므로 레이저빔의 반사나 회절에 기인한 레이저빔의 간섭을 막을 수 있어서, 활성층의 활성화를 효율적으로 진행할 수 있다. 또한, 불순물 도핑영역 상단에 위치하는 절연막보다 불순물 비도핑영역 상단에 위치하는 절연막을 두껍게 형성함으로써, 불순물 비도핑영역의 레이저 에너지 흡수를 크게하여 활성층 전체적으로 실리콘 그레인의 크기를 균일하게 성장시킬 수 있어서 박막트랜지스터의 신뢰성을 향상시킬 수 있다.
Claims (20)
- 기판과,상기 기판 상에 불순물 도핑영역과 불순물 비도핑영역를 구비하는 활성층과,상기 불순물 비도핑영역 상에 형성되는 제 1 두께를 가지는 제 1 게이트절연막과 상기 불순물 도핑영역을 덮도록 형성되되, 제 1 두께보다 작은 제 2 두께를 가지는 제 2 게이트절연막으로 구성되는 게이트절연막과,상기 게이트절연막 상에 형성되는 게이트전극을 포함하는 박막트랜지스터.
- 청구항 1에 있어서,상기 게이트전극은 상기 소오스영역과 드레인영역에 선택적으로 중첩되는 박막트랜지스터.
- 청구항 1에 있어서, 상기 기판은,절연기판과,상기 절연기판 상에 형성된 소오스배선 및 드레인배선과,상기 소오스배선 및 드레인배선을 포함하는 기판의 노출된 전면을 덮는 완충막을 포함하는 박막트랜지스터.
- 청구항 3에 있어서,상기 게이트전극을 포함하는 기판의 노출된 전면을 덮는 보호막과,상기 소오스배선과 드레인배선 및 상기 소오스영역과 드레인영역을 각각 노출시키는 콘택홀과,상기 노출된 소오스배선과 상기 소오스영역을 연결하는 제 1 배선 및 상기 드레인배선과 상기 드레인영역을 연결하는 제 2 배선을 더 포함하는 박막트랜지스터.
- 청구항 4에 있어서,상기 불순물 도핑영역은 소오스영역과 드레인영역인 박막트랜지스터.
- 청구항 4에 있어서,상기 불순물 도핑영역은 소오스영역, 드레인영역, 상기 소오스영역과 상기 불순물 비도핑영역 혹은, 상기 드레인영역과 상기 불순물 비도핑영역 사이에 위치하는 엘디디영역인 박막트랜지스터.
- 청구항 6에 있어서,상기 게이트절연막은 상기 불순물 비도핑영역과 상기 엘디디영역 상에 형성되는 박막트랜지스터.
- 청구항 5에 있어서,상기 게이트전극은 상기 소오스영역과 상기 드레인영역에 선택적으로 중첩되는 박막트랜지스터.
- 청구항 6 또는 청구항 7에 있어서,상기 게이트전극은 상기 엘디디영역과 중첩되는 박막트랜지스터.
- 청구항 1에 있어서,상기 제 2 게이트절연막영역의 두께는 500Å이상인 박막트랜지스터.
- 기판 상에 제 1영역과 제 2영역을 갖는 활성층을 형성하는 공정과,상기 활성층 상에 위치하되, 상기 제 1 영역 상에는 제 1 두께를 가지는 제 1 게이트절연막영역과 상기 제 2 영역 상에는 제 1 두께보다 작은 제 2 두께를 가지는 제 2 게이트절연막영역을 구비하는 게이트절연막을 형성하는 공정과,상기 제 1 게이트절연막영역을 마스크로하여 불순물 도핑공정을 진행하여 상기 활성층에 제 1 농도의 불순물을 선택적으로 도핑하는 공정과,상기 활성층에 제 1 레이저 어닐링 작업을 실시하는 공정과,상기 게이트절연막 상에 게이트전극을 형성하는 공정을 포함하는 박막트랜지스터 제조방법.
- 청구항 11에 있어서,상기 게이트절연막은,상기 활성층을 포함하는 기판의 노출된 전면을 덮되, 제 1 두께를 가지는 절연막을 증착하는 공정과,상기 절연막의 상기 제 2 게이트절연막이 될 부분을 제 2 두께로 식각하는 공정에 의하여 형성하는 박막트랜지스터 제조방법.
- 청구항 12에 있어서,상기 제 2 두께는 500Å이상인 박막트랜지스터 제조방법.
- 청구항 13에 있어서, 상기 기판은,절연기판 상에 소오스배선과 드레인배선을 형성하는 공정과,상기 소오스배선과 드레인배선을 포함하는 기판의 노출된 전면을 덮는 완충막을 형성하는 공정에 의하여 형성하는 박막트랜지스터 제조방법.
- 청구항 14에 있어서,상기 게이트를 포함하는 기판의 전면을 덮는 보호막을 증착하는 공정과,상기 소오스배선과 드레인배선 및 상기 소오스영역과 드레인영역을 각각 노출시키는 콘택홀을 형성하는 공정과,상기 노출된 소오스배선과 상기 소오스영역을 연결하는 제 1 배선 및 상기 드레인배선과 상기 드레인영역을 연결하는 제 2 배선을 형성하는 공정을 더 포함하는 박막트랜지스터 제조방법.
- 청구항 11에 있어서,상기 제 2 게이트절연막영역을 선택적으로 식각하여 상기 제 1 농도의 불순물이 선택적으로 도핑된 활성층의 일부를 노출시키는 공정과,상기 활성층의 노출된 부분에 제 2 농도의 불순물을 선택적으로 도핑하는 공정과,상기 제 2 농도의 불순물이 도핑된 활성층에 제 2 레이저 어닐링 작업을 진행하는 공정을 더 포함하는 박막트랜지스터 제조방법.
- 청구항 11에 있어서,상기 활성층을 비정질 실리콘으로 형성하는 박막트랜지스터 제조방법.
- 청구항 11 또는, 청구항 16에 있어서,상기 활성층을 다결정 실리콘으로 형성하는 박막트랜지스터 제조방법.
- 청구항 11에 있어서,상기 제 2 게이트절연막영역의 선택적인 식각은 상기 게이트전극을 마스크로하여 진행하는 박막트랜지스터 제조방법.
- 청구항 11에 있어서,상기 제 2 게이트절연막영역의 선택적인 식각은 사진식각공정에 의하여 진행하는 박막트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980054618A KR100303139B1 (ko) | 1998-12-12 | 1998-12-12 | 박막트랜지스터및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980054618A KR100303139B1 (ko) | 1998-12-12 | 1998-12-12 | 박막트랜지스터및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000039310A KR20000039310A (ko) | 2000-07-05 |
| KR100303139B1 true KR100303139B1 (ko) | 2002-09-17 |
Family
ID=19562531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980054618A KR100303139B1 (ko) | 1998-12-12 | 1998-12-12 | 박막트랜지스터및그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100303139B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100856864B1 (ko) * | 2001-09-24 | 2008-09-04 | 엘지디스플레이 주식회사 | 액정표시장치용 박막트랜지스터의 제조방법 및 그 제조방법에 따른 박막트랜지스터 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100498629B1 (ko) * | 1998-12-16 | 2005-09-20 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의제조방법 |
| KR100542983B1 (ko) * | 2002-01-09 | 2006-01-20 | 삼성에스디아이 주식회사 | 엘디디영역을 갖는 박막 트랜지스터의 제조방법 및 이에따른 박막 트랜지스터 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09107102A (ja) * | 1995-10-09 | 1997-04-22 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
-
1998
- 1998-12-12 KR KR1019980054618A patent/KR100303139B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09107102A (ja) * | 1995-10-09 | 1997-04-22 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100856864B1 (ko) * | 2001-09-24 | 2008-09-04 | 엘지디스플레이 주식회사 | 액정표시장치용 박막트랜지스터의 제조방법 및 그 제조방법에 따른 박막트랜지스터 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000039310A (ko) | 2000-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5821562A (en) | Semiconductor device formed within asymetrically-shaped seed crystal region | |
| EP0217406A2 (en) | Thin-film transistor and method of fabricating the same | |
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| US5930609A (en) | Electronic device manufacture | |
| KR100524622B1 (ko) | 폴리실리콘 반도체층을 포함한 박막트랜지스터 제조방법 | |
| JPH01241862A (ja) | 表示装置の製造方法 | |
| KR100966420B1 (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
| US6614054B1 (en) | Polysilicon thin film transistor used in a liquid crystal display and the fabricating method | |
| KR100343307B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR100333276B1 (ko) | 액정표시장치의 ｔｆｔ 및 그 제조방법 | |
| US7858450B2 (en) | Optic mask and manufacturing method of thin film transistor array panel using the same | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| KR100303139B1 (ko) | 박막트랜지스터및그제조방법 | |
| KR100308854B1 (ko) | 액정표시장치의제조방법 | |
| KR100303140B1 (ko) | 박막트랜지스터제조방법 | |
| US6569718B2 (en) | Top gate thin-film transistor and method of producing the same | |
| JPH0411226A (ja) | 表示装置の製造方法 | |
| KR100989257B1 (ko) | 결정화 방법과 이를 이용한 액정 표시 장치용 어레이 기판및 제조 방법 | |
| KR100498158B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100375091B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100758156B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판 | |
| KR100468901B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100266216B1 (ko) | 박막트랜지스터구조및그제조방법 | |
| JP3293568B2 (ja) | 薄膜トランジスタ | |
| KR101086120B1 (ko) | 금속유도측면결정화된 폴리실리콘 액정표시소자 및 그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 16 |
|
| EXPY | Expiration of term |