KR101086120B1 - 금속유도측면결정화된 폴리실리콘 액정표시소자 및 그제조방법 - Google Patents

금속유도측면결정화된 폴리실리콘 액정표시소자 및 그제조방법 Download PDF

Info

Publication number
KR101086120B1
KR101086120B1 KR1020040041456A KR20040041456A KR101086120B1 KR 101086120 B1 KR101086120 B1 KR 101086120B1 KR 1020040041456 A KR1020040041456 A KR 1020040041456A KR 20040041456 A KR20040041456 A KR 20040041456A KR 101086120 B1 KR101086120 B1 KR 101086120B1
Authority
KR
South Korea
Prior art keywords
active layer
storage line
metal
layer
liquid crystal
Prior art date
Application number
KR1020040041456A
Other languages
English (en)
Other versions
KR20050033412A (ko
Inventor
김수만
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20050033412A publication Critical patent/KR20050033412A/ko
Application granted granted Critical
Publication of KR101086120B1 publication Critical patent/KR101086120B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 금속유도측면결정화 방법에 의해 커패시터 용량을 증가시킨 폴리실리콘 액정표시소자 및 그 제조방법에 관한 것으로써,액티브층과 스토리지 라인의 오버-랩에 의해 형성되는 커패시터의 용량을 극대화하기 위하여 상기 스토리지 라인과 오버-랩되는 액티브층을 모두 결정화시킨다. 이를 위하여 액티브층과 스토리지 라인이 오버-랩되는 스토리지 라인에 개구부를 형성하고 액티브층의 결정화 과정에서 MILC결정화 방법을 적용하여 스토리지 라인 아래의 액티브층 전체를 결정화한다. 특히,상기 스토리지 라인과 액티브층의 오버-랩 영역을 모두 결정화하기 위하여 상기 오버-랩 영역에 형성되는 스토리지 라인에 개구부를 형성하여 MILC를 적용함으로써 액티브층을 결정화하여 스토리지 커패시터의 용량을 극대화하고 안정된 커패시터 용량을 얻을 수 있게 한 것을 특징으로 한다.
금속유도측면결정화, 액티브층, 폴리실리콘, MILC

Description

금속유도측면결정화된 폴리실리콘 액정표시소자 및 그 제조방법{METAL INDUCED LATERAL CRYSTALLIZED POLYCRYSTALLINE LIQUID CRYSTAL DISPLAY DEVICE AND FABRICATING METHOD THEREOF}
도 1은 폴리실리콘 액정표시소자의 단위화소의 구조를 나타내는 평면도.
도 2a~2e는 종래의 폴리실리콘 액정표시소자의 제조공정을 나타내는 수순도.
도 3은 종래의 폴리실리콘 액정표시소자의 스토리지 커패시터부를 확대한 평면도.
도 4는 도 3의 J-J'선을 절단선으로 하여 본 종래의 폴리실리콘 액정표시소자의 커패시터 구조를 도시한 단면도.
도 5는 본 발명의 폴리실리콘 액정표시소자의 구조를 나타내는 평면도.
도 6은 본 발명의 스토리지 커패시터부의 구조를 나타내는 단면도.
도 7a~7e는 본 발명의 폴리실리콘 액정표시소자의 제조공정을 나타내는 수순도.
도 8은 본 발명의 다른 실시 예에 의한 폴리실리콘 액정표시소자의 스토리지 커패시터부를 확대도시한 평면도.
***** 도면의 주요부분에 대한 부호의 설명 *****
501:기판 520:버퍼층
505:액티브층 530:제 1 절연층
504:게이트 전극 503:스토리지 라인
506:개구부 560:금속입자막
540:제 2 절연층 550:보호층
510:화소전극
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로써, 특히 금속유도측면결정화 방법에 의해 커패시턴스 용량이 향상된 폴리실리콘 액정표시소자 및 그 제조방법에 관한 것이다.
오늘날, 액정표시소자는 경박단소하고 휴대성이 우수하여 널리 사용되는 영상표시장치다. 특히, 오늘날에는 대형화 및 고속동작특성의 요구에 따라 이에 부응하는 액정표시소자가 개발되고 있다.
액정표시소자의 동작속도는 단위화소를 구동시키는 스위칭 소자의 동작속도에 크게 의존하며, 상기 스위칭 소자의 동작 속도는 채널을 구성하는 실리콘의 특성에 크게 의존하므로 상기 실리콘 소자의 속도개선을 위한 노력이 진행되고 있다.
액정표시소자는 정보를 표시하는 화면표시부와 상기 화면표시부를 구동시키기 위한 구동회로부로 크게 나뉘어 질 수 있는데, 보통 상기 화면표시부는 액티브층의 재질로 비정질실리콘을 사용하는 박막트랜지스터를 스위칭 소자로 사용한다. 그러나 오늘날에는 고속으로 동작하는 액정표시소자가 요구됨에 따라 비정질 실리콘을 채널층으로 사용하는 박막트랜지스터에 비해 그 스위칭 동작속도가 작게는 수십 배에서 크게는 수백 배에 이르는 폴리실리콘을 박막트랜지스터의 채널층으로 사용하는 액정표시소자가 개발되었다.
통상 폴리실리콘을 형성하는 방법으로는 비정질의 실리콘을 고온의 퍼니스(funace)에서 가열하여 결정화하는 방법이 이용된다. 그러나 폴리실리콘을 채널로 사용하는 액정표시소자의 제조에서 중요한 생산 요소는 결정크기가 균질한 고품질의 폴리실리콘을 생산하는 것인데, 상기 방법은 큰 그레인(grain)크기를 가지는 실리콘을 형성하는데 한계가 있고 결정화가 유리의 전이온도 이상에서 이루어지는 문제가 있어, 유리를 기판으로 사용하는 보통의 액정표시소자의 제조에는 사용할 수 없다.
그러므로 유리의 전이온도 이하에서도 결정화가 가능하고 상대적으로 큰 크기의 결정화가 가능한 엑시머 레이저를 이용한 결정화 방법이 개발되었다.
엑시머 레이저를 결정화의 에너지원으로 사용하는 결정화 방법을 엑시머 레이저 어닐링 방법(Eximer Laser Annealing,이하 ELA)이라 하는데, 상기 방법에 의하면 유리의 전이온도 이하에서 비정질 실리콘의 결정화가 가능하다.
그러나 상기 방법은 고가의 장비인 엑시머 레이저 발생 장치를 사용하여야 하고 유리의 전이온도에서 결정화가 가능하지만 500~700℃의 고온에서 결정화가 이루어지는 문제가 여전히 있다. 또한 한번에 한 장의 기판만이 결정화가 가능하므로 대량생산에 불리한 면이 있다.
상기의 문제점을 극복하기 위하여 개발된 결정화 방법이 금속이온을 결정화의 촉매제로 사용하는 금속유도결정화 방법이다.
금속유도결정화방법(Metal Induced Crystallization, 이하, MIC)은 니켈(Ni)등의 금속을 비정질 실리콘층 상에 얇게 증착하거나 주입하고 가열하여 비정질 실리콘을 결정화는 방법인데, 300~500℃의 저온에서 결정화가 가능하고 대량생산에 유리하다.
그런데 상기 MIC방법은 결정질의 실리콘 내에 금속입자가 남는 문제가 발생하는데, 상기 문제를 개선한 방법이 금속입자가 측면으로 확산하면서 결정화가 진행되는 금속유도측면결정화(Metal Induced Lateral Crystallization, MILC)방법이다. 상기 MILC방법은 비정질실리콘에 증착 또는 주입된 극소량의 금속입자가 측면으로 확산하면서 실리콘의 결정화를 진행하는 것으로 균질하고 디펙트(defect)가 제거된 양호한 결정질의 실리콘을 형성할 수 있다. 상기 MILC현상을 이용하여 실리콘을 결정화하는 경우에는 금속을 포함한 실리사이드 계면이 실리콘층의 상변화가 진행됨에 따라 측면으로 이동하기 때문에 MILC현상을 이용하여 결정화된 실리콘층에는 결정화를 유도하기 위하여 사용된 금속입자가 거의 잔류하지 않게 되어 액티브층으로 적용될 경우 누설전류가 감소하는 등 기타 동작특성이 향상되는 장점이 있다.
이하, 도 1을 통하여 폴리실리콘을 박막트랜지스터의 채널층으로 적용하는 액정표시소자의 개략적 구성을 설명하고 도 2a~2e를 통하여 MILC 방법에 의하여 상기 구조의 액정표시소자를 제조하는 방법에 대해서 살펴본다.
도 1은 액정표시소자 중 화소영역의 단위화소를 도시하고 있다. 액정표시소자의 화면표시부는 서로 평행한 다수의 게이트 라인(101)과 상기 게이트 라인(101)과 서로 수직한 다수의 데이터 라인(102)이 기판상에 형성되고 상기 게이트 라인(101)과 데이터 라인(102)의 교차영역에 각각 형성되는 복수의 단위 화소가 매트릭스 배열을 하고 있다.
그 중에서 도 1은 하나의 단위화소를 도시한 것이다. 도 1에서 도시된 바와 같이, 게이트 라인(101)과 데이터 라인(102)에 의해 정의되는 각각의 단위화소마다 폴리실리콘으로 구성되는 액티브층(104)이 형성되어 있다. 상기 액티브층(104)은 단위화소를 구동시키는 스위칭 소자의 채널과 스토리지 라인(103)과 더불어 스토리지 캐패시터를 형성하는 일 전극을 구성한다.
상기 단위화소에는 상기 액티브층상을 지나는 스토리지 라인(103)이 게이트 라인과 평행하게 형성되어 있다. 도 1에는 도시되지 않았지만 결정화 과정에서 유리 재질인 기판 속에 포함되어 있는 불순물이 기판상에 형성되는 상기 액티브층(104)으로 확산되는 것을 방지하기 위하여 실리콘산화막으로 구성되는 버퍼층이 형성될 수 있다.
도 1에 도시된 액티브층(104)은 상기 버퍼층 상에 형성된다. 또한 상기 액티브층(104)상에는 상기 액티브층(104)과 상기 액티브층(104)의 상부에 형성되는 게이트 라인(101) 또는 스토리지 라인(104)을 절연하기 위한 절연층(미도시)이 형성되어 있다. 특히, 상기 스토리지 라인(103)은 커패시터를 형성할 수 있도록 상기 액티브층(104)과 겹치도록 형성된다.
상기 스토리지 라인(103)은 도 1에서는 도시되지 않았지만 액정 패널의 끝단에 형성되는 패드부를 통하여 공통전극과 서로 연결됨으로써 공통전압을 인가받도록 구성된다.
또한 데이터 라인(102)과 상기 액티브층(104)을 연결하는 소스 전극(107)이 상기 데이터 라인(102)에서 분기되어 형성되고 상기 소스 전극(107)은 제 1 컨택홀(110a)에 의해 상기 액티브층(104)과 연결되어 있다. 또한 단위화소 영역의 전체면적을 통하여 화소전극(106)이 형성되고 상기 화소전극(106)은 액티브층(104)의 상부에 형성되는 보호막의 일측에 형성되는 제 3 컨택홀(110c)을 통하여 드레인 전극(108)과 연결되어 있고, 상기 드레인 전극(108)의 다른 일측은 제 2 컨택홀(110b)를 통하여 상기 액티브층(104)과 연결되어 있다.
다음으로 상기 구조를 가지는 액정표시소자를 형성하는 공정을 도 2a~ 2d를 통하여 설명한다.
도 2a~2d는 도 1의 I-I'를 절단선으로 하고 상기 액정표시소자의 제조 공정을 도시한 것이다.
도 2a에서 도시된 바와 같이, 투명한 기판(201)상에 비정질의 실리콘층(미도시)을 형성한다. 상기 실리콘층을 형성하기 전에 상기 기판(201)상에 포함되어 있을 수 있는 불순물이 상기 실리콘층으로 확산되는 것을 방지하기 위하여 실리콘산화막의 버퍼층(미도시)을 형성할 수 있다.
기판(201) 상에 비정질실리콘층을 형성한 다음, 상기 비정질실리콘층을 소정의 액티브층(202)으로 패터닝한다. 상기 비정질실리콘층을 액티브층으로 패터하는 방법은 사진식각 방법을 적용한다. 즉, 상기 비정질실리콘층상에 감광막(미도시)을 도포하고 포토공정을 진행한 후, 상기 비정질실리콘층을 식각하여 소정의 액티브층(202)을 형성할 수 있다.
상기 방법에 의해 액티브층(202)를 형성한 다음, 상기 액티브층(202)상에 제 1절연층(203)을 형성하고 상기 제 1 절연층(203)상에 게이트 전극(204) 및 스토리지 라인(205)을 형성하기 위한 메탈층을 연속하여 형성한다. 상기 메탈층은 스퍼터링 방법을 통하여 기판 전면에 형성되며, 상기 메탈층 및 제 1 절연층(203)을 사진식각공정을 통해 패터닝하여 게이트 전극(204) 및 스토리지 라인(205)을 형성한다.
사진식각 공정은 노광공정,현상공정,식각공정 등의 일련의 공정으로 이루어 지는 것으로 기판상에 형성된 메탈층을 식각하고 상기 메탈층의 패터닝과 동시에 상기 제 1 절연층(203)을 식각하여 게이트 전극(204) 및 스토리지 라인(205)을 형성한다. 이때, 상기 스토리지 라인(205)은 먼저 형성된 액티브층(202)과 오버-랩되도록 형성된다. 상기의 결과, 액티브층(202)중 게이트 전극(204)및 스토리지 라인(205)에 의해 가려지는 영역외의 액티브 영역은 노출된다.
다음으로 도 2b에서 도시된 바와 같이, 상기 게이트 전극(204) 및 스토리지 라인(205)를 마스크로 적용하여 액티브층 내에 소스 및 드레인 영역을 형성하기 위한 고농도의 불순물 이온 주입 공정을 진행한다.
P형의 박막트랜지스터를 형성하기 위해서는 붕소(B)등의 3족의 불순물 이온을 액티브층(202)에 주입할 수 있고, N형의 박막트랜지스터를 형성하기 위해서는 인(P)등의 5족의 불순물 이온을 주입할 수 있다.
상기 불순물 이온 주입공정이 완료된 후, 니켈(Ni)등의 금속입자를 상기 액티브층(202)상에 얇게 증착하고 MILC방법에 의해 액티브층(202)을 결정화 한다.
도 2c는 상기 액티브층(202)상에 니켈(Ni)등의 금속입자를 얇게 형성하는 공정을 나타낸다.
다음으로 도 2d에 도시된 바와 같이, 상기 액티브층(202) 상에 금속입자를 증착한 후, 상기 액티브층(202)을 포함하는 기판을 퍼니스(funace)를 이용하여 가열하여 결정화를 진행한다.
상기 퍼니스등에서 액티브층상에 니켈등의 금속이온을 증착하고 가열할 경우, 상기 금속입자가 확산되어 액티브층 중 소스 및 드레인 영역(230a,203b)은 상기 금속입자에 의해 결정화가 유도되는 금속유도결정화(MIC)가 이루어지고 상기 게이트 전극 하방의 채널 영역(230c)은 상기 금속입자들이 측면으로 확산하면서 실리사이드를 형성하여 금속유도측면결정화(MILC)된다.
상기 MIC및 MILC공정은 300~500℃의 저온에서 공정이 가능하고 여러장의 기판을 동시에 결정화할 수 있어 대량생산에 유리하다.
특히, 상기 게이트 전극 하방에 형성되는 채널 영역(230c)에는 MILC현상에 의해 결정화가 진행될 수 있으므로 MILC를 위하여 사용되는 금속입자가 거의 존재하지 않는 균질한 결정질을 얻을 수 있는 장점이 있다.
그런데, 상기 MIC결정화 및 MILC결정화가 진행되는 동안, 상기 스토리지 라인(205) 하방의 액티브층도 결정화가 진행된다.
특히, 폴리실리콘 액정표시소자에서는 결정화된 실리콘층과 스토리지 라인이 커패시터의 양 전극으로 사용되는 방법이 주로 사용되는데, 커패시터의 용량을 크게하는 것이 하나의 해결해야할 과제다. 그러므로 상기 커패시터 용량을 증가시키기 위하여 스토리지 라인과 액티브층이 오버-랩되는 면적을 크게 하거나 상기 액티브층에 고농도 불순물을 주입하여 메탈화하는 방법이 적용된다.
그러나 커패시터 용량을 크게 하기 위하여 상기 스토리지 라인의 폭을 증가시키고 상기 MILC방법을 적용하여 결정화를 유도할 경우에는 상기 스토리지 라인과 액티브층의 오버-랩되는 영역중 일부만이 결정화가 진행되어 커패시터 용량을 감소시키는 문제가 있다.
그러므로 커패시터 용량을 크게 하기 위해서는 상기 스토리지 라인과 액티브층의 오버- 랩되는 영역의 액티브층을 모두 결정화해야 하는데, 이와 같이 하기 위해서는 MILC되는 시간을 길게 하면 가능하지만 이때는 생산성을 저하시키는 문제가 있다.
MILC방법에 의해 액티브층(202)를 결정화한 다음, 통상의 방법에 의해 소스/드레인 전극 및 화소전극 형성공정을 진행한다.
즉, 도 2e에 도시된 바와 같이, 액티브층(202)을 결정화한 다음, 상기 액티브층(202)상에 제 2절연막(206)을 형성하고 데이터 라인(미도시) 및 소오스,드레인 전극(207,208)을 형성하는 공정을 실시한다.
즉, 결정화된 액티브층 상에 제 2 절연층(206)을 형성하고 소오스 전극(207) 및 드레인 전극(208)을 형성한다. 소오스(207), 드레인 전극(208)을 형성하기에 앞서, 상기 액티브층(202)와 소오스,드레인 전극을 연결하기 위하여 제 2 절연층(206)을 제거하여 컨택홀(209,210)을 형성한다. 다음으로, 도 2e에서 도시된 바와 같이, 상기 소오스,드레인 전극(207,208)을 보호하고 절연하기 위한 보호막(211)을 형성한다. 상기 보호막(211)을 형성한 다음, 상기 보호막(211)상에 드레인 전극과 화소전극을 연결하기 위한 컨택홀을 형성하고 상기 보호막 상에 화소전극(212)을 더 형성한다.
상기의 결과, 폴리실리콘을 액티브층으로 사용하는 액정표시소자가 완성되는데, 상기에서 잠시 살핀 바와 같이, 상기의 액정표시소자는 스토리지 커패시터의 용량이 일정하지 않거나 소정의 용량을 확보하지 못하는 문제점이 있다. 특히, 스토리지 라인의 폭이 채널의 길이보다 클 경우에는 커패시턴스를 충분히 확보하지 못할 수 있다.
도 3을 참조하여 상기의 문제점을 자세히 살펴본다.
도 3은 도 1에서 도시된 단위화소 중 스토리지 전극부를 확대 도시한 것으로, 액티브층(104) 상에 스토리지 라인(103)이 형성된 것을 볼 수 있다. 또한 도 4는 도 3의 J-J선을 절단선으로 하여 액티브층(104)및 스토리지 라인(103)의 단면도를 나타낸다.
상기 스토리지 라인(103)이 형성된 후, 금속입자를 액티브층 상(104)에 증착하고 가열하여 MILC방법에 의해 결정화를 진행하면 스토리지 라인 하부의 액티브층에서도 MILC에 의해 결정화가 진행된다.
결정화 정도는 시간에 비례하게 되는데, 스토리지 라인의 폭이 채널의 길이보다 클 경우, 채널이 MILC에 의해 결정화 되는 동안, 스토리지 라인(103) 하부의 액티브층은 일부만 결정화가 된다. 즉, 스토리지 라인과 액티브층의 오버-랩 영역의 가장자리(301)만 결정화가 진행되고 가운데는 결정화가 진행되지 않고 남을 수 있다.
커패시터 용량은 도전성이 클수록 크지는데, 비정질실리콘에 비해 결정질의 실리콘이 전기이동도가 크므로 비정질실리콘을 결정화하면 커패시터 용량이 크지게 된다. 또한, 비정질실리콘은 전기이동도가 낮아 커패시터의 일전극으로 사용하기에 어려움이 있다. 그러므로 MILC방법을 적용하여 액티브층을 결정화 할 경우에는 커패시터 용량을 확보하기 위하여 스토리지 라인과 액티브층이 겹치는 영역의 비정질실리콘을 결정화하는 것이 필요하다.
본 발명은 상기 문제점을 극복하기 위하여 안출된 것으로서, MILC방법을 적용하여 결정화된 폴리실리콘을 박막트랜지스터의 액티브층으로 사용하는 액정표시소자의 제조 공정에 있어서, 대용량의 커패시터를 얻고 안정된 커패시터 용량을 가지는 금속유도 측면결정화된 폴리실리콘 액정표시소자 및 그 제조방법을 목적으로 한다. 특히, 본 발명은 채널의 길이보다 큰 폭을 가지는 스토리지 라인을 구비하는 액정표시소자를 MILC방법을 적용하여 결정화 할 경우, 효과적인 커패시터 용량을 얻을 수 있는 금속유도 측면결정화된 폴리실리콘 액정표시소자 및 그 제조방법을 목적으로 한다.
상기 목적을 이루기 위하여, 본 발명의 액정표시소자는 MILC방법을 적용하여 액티브층을 결정화 함에 있어서, 커패시터가 형성되는 액티브층 상의 스토리지 라인에 개구부를 형성하고 MILC결정화를 진행한다.
또한, 본 발명의 폴리실리콘 액정표시소자는 기판; 상기 기판 상의 단위 화소마다 형성되는 액티브층; 상기 액티브층상에 형성되는 게이트 전극; 상기 게이트 전극을 포함하며 서로 평행한 다수의 게이트 라인; 상기 게이트 라인과 서로 수직한 다수의 데이터 라인; 상기 게이트 라인과 평행하며 상기 액티브층과 오버-랩되는 영역에서 개구부를 구비하는 스토리지 라인을 포함하는 것을 특징으로 한다.
그리고, 본 발명의 다른 실시 예에 의한 폴리실리콘 액정표시소자는 기판상에 다수의 게이트 라인 및 데이터 라인에 의해 정의되는 복수의 단위화소; 상기 단위 단위화소마다 형성되는 구동소자; 상기 단위화소마다 형성되는 액티브층; 상기 액티브층과 오버-랩되며 상기 게이트 라인과 평행한 스토리지 라인; 상기 스토리지 라인에서 분기되며 상기 액티브층과 오버-랩되는 다수의 서브 스토리지 라인을 구비하는 것을 특징으로 한다.
더욱이, 본 발명의 금속유도측면결정화된 폴리실리콘 액정표시소자의 제조방법은 기판 상에 액티브층을 형성하는 단계; 상기 액티브층상에 제 1 절연층 및 도전층을 형성하는 단계; 상기 제 1 절연층 및 상기 도전층을 동시에 패터닝하여 게이트 라인 및 개구부를 포함하는 스토리지 라인을 형성하는 단계; 상기 게이트 라인 및 스토리지 라인을 마스크로 적용하여 상기 액티브층 상에 고농도 불순물 이온을 주입하는 단계; 상기 게이트 라인 및 개구부를 포함하는 스토리지 라인이 형성된 액티브층상에 금속입자막을 형성하는 단계; 상기 금속입자막이 형성된 액티브층을 가열하여 금속유도측면결정화하는 단계; 상기 게이트 라인 및 스토리지 라인이 형성된 기판상에 소오스, 드레인 전극을 형성하는 단계; 상기 소오스,드레인 전극이 형성된 기판상에 보호막을 형성하는 단계; 상기 보호막 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 도 5를 참조하여 본 발명의 MILC방법에 의해 결정화된 폴리실리콘 액정표시소자의 구조를 살펴본다.
본 발명의 액정표시소자는 폴리실리콘을 박막트랜지스터의 채널층으로 사용함으로써 박막트랜지스터의 동작특성을 향상시킨다.
통상 채널층으로 사용되는 비정질의 실리콘 박막트랜지스터의 전기 이동도가 0.1 내지 0.2cm2/Vsec 인데 반해 열처리 방법으로 제작된 다결정 실리콘 박막트랜지스터의 전기적 이동도가 10 내지 20cm2/Vsec 정도이며 엑시머 레이저를 이용하여 제작된 다결정 실리콘 박막트랜지스터의 경우는 전기적 이동도가 100cm2/Vsec가 넘는 값을 가진다. 그러므로 고속의 동작특성을 요구하는 액정표시소자를 제조하기 위해서는 박막트랜지스터의 액티브층을 결정화할 필요가 있다.
본 발명은 엑시머 레이저를 사용하여 비정질실리콘을 결정화하는 방법에 있어 단점으로 지적되는 고 비용과 저 생산성을 해결하고 저온에서 결정화를 진행하기 위하여 금속유도측면결정화방법(MILC)에 의해 결정화를 진행하여 액정표시소자를 제조한다.
도 5에서는 MILC방법에 의해 결정화된 폴리실리콘층을 채널층으로 사용하는 액정표시소자 중 박막트랜지스터 부분과 스토리지 커패시터가 형성된 부분을 중심으로 살펴본다.
본 발명의 액정표시소자는 다수의 게이트 라인(501)이 서로 평행하게 기판 상에 형성되고 상기 게이트 라인(501)과 수직한 다수의 데이터 라인(502)이 형성됨으로써 매트릭스 배열을 하는 단위화소를 정의한다. 단위화소는 상기 게이트 라인(501)과 데이터 라인(502)의 교차에 의해 정의되는 영역의 말하며, 도 5는 단위 화소 중 스위칭 소자로써의 박막트랜지스터와 스토리지 커패시터를 형성하는 스토리지 라인이 도시되어 있다.
도 5에서 도시된 바와 같이, 단위화소 영역 중 소정의 영역에 액티브층(505)이 임의의 패턴으로 형성되어 있다. 상기 액티브층(505)의 패턴 형상은 도 5에서 도시된 것에 한정되지 않고 다양한 형태가 가능하다.
상기 액티브층(505)은 박막트랜지스터와 스토리지 커패시터를 형성하는 것으로 화소영역의 외곽 모퉁이에 형성하는 것이 개구율을 향상시키는데 유리하다.
임의의 패턴으로 형성된 액티브층(505)상에 게이트 라인(501)과 스토리지 라인(503)이 서로 평행하게 형성된다. 상기의 구조를 취함으로써 게이트 라인(501)과 스토리지 라인(503)은 같은 층 상에 숏트(short)의 발생없이 형성될 수 있다.
게이트 라인(501)의 일 측으로는 상기 게이트 라인(501)으로부터 분기하여 상기 액티브층(505)과 오버-랩되는 게이트 전극(504)이 형성되어 있다. 또한 상기 게이트 라인(501)에 수직하게 배열되는 데이터 라인(502)이 배열된다.
본 발명의 폴리실리콘 액정표시소자는 액티브층(505)를 모두 결정화하여 스토리지 커패시터의 용량을 극대화 하고자 스토리지 라인(503)과 상기 액티브층(505)가 겹치는 영역의 스토리지 라인의 일부가 절개되어 형성된 개구부(506) 형성되어 있다. 상기 개구부(506)를 통하여 비정질의 실리콘층에 금속입자가 증착되고 다양한 열원에 의해 가열됨으로써 MILC결정화 방법에 의해 스토리지 라인 하방의 비정질 실리콘층이 결정화될 수 있다.
상기 개구부(506)는 장방형으로써 액티브층(505)과 스토리지 라인(503)이 겹치는 영역의 중앙에 형성되며 스토리지 라인(503) 폭의 끝에서 상기 개구부(506)까지의 거리 A 및 B는 동일하고 그 길이는 비정질 실리콘이 수평결정화되는 길이의 두배이하가 되도록 한다. 즉, MILC방법에 의해 결정화되는 비정질실리콘의 길이는 결정화 속도×결정화 시간에 의해 결정되는데, 상기 공식에 의해 결정되는 결정화 길이의 두배이하가 되도록 형성한다.
액티브층(505)에 MILC결정화를 위하여 금속입자를 증착하고 상기 액티브층(505)을 가열하면 게이트 전극(504) 하방 및 스토리지 라인(503) 하방의 액티브층(505)이 금속유도측면결정화가 진행되는 데, 상기 게이트 전극(504)에 의해 가려지는 채널층이 MILC에 의해 모두 결정화되는 동안, 상기 스토리지 라인(503)에 의해 가려지는 액티브층도 모두 결정화되도록 스토리지 라인의 끝단에서 상기 개구부(506)까지의 길이 즉,A,B가 금속유도에 의해 수평결정화되는 길이의 두배 이하가 되게 한다.
그 결과, 상기 개구부(506)를 통해 증착된 금속입자에 의해 상기 개구부(506)와 스토리지 라인의 외측 액티브층의 양측에서 금속유도수평결정화가 진행되어 스토리지 라인(503)의 하방을 결정화 한다. 또한 상기 스토리지 라인(503)과 액티브층(505)의 오버-랩 영역 중 스토리지 라인(503)의 길이측 끝에 서 상기 개구부(506)까지의 길이 C,D는 개구부 측에서 결정화가 진행되므로 액티브층의 수평결정화 길이와 동일하도록 구성할 수 있으며 그 이상이 될 수도 있다. 즉, 상기 C,D의 길이는 A,B의 길이와 동일할 수도 있으며 그 이하가 될 수도 있다. 특히, 액티브층(505)이 스토리지 라인(503)의 밖으로 돌출되지 않을 경우, 상기 A,B,C,D의 길이는 동일하게 구성함으로써 MILC결정화할 수 있다.
또한 상기 스토리지 라인의 폭이 클 경우, 상기 개구부는 단위화소당 복수개를 형성할 수도 있다. 상기와 같이 복수개의 개구부를 형성함으로써 스토리지 라인에 의해 큰 폭으로 가려지는 액티브층을 단위시간내에 모두 결정화할 수 있다. 도 5에서는 미도시되었지만 스토리지 라인(506)과 게이트 라인(501)이 형성된 기판 상에 절연막(미도시)이 형성되어 상부에 형성되는 소오스,드레인 전극 및 데이터 라인과 게이트 라인(501) 및 스토리지 라인(503)을 절연시킨다.
상기 절연층 위에 데이터 라인(502), 소스 전극(502a) 및 드레인 전극(507)을 형성한다. 또한 상기 소스 전극(502a)과 소스 영역을 연결하는 제 1 컨택홀(510a)과 드레인 영역과 상기 드레인 전극(507)을 연결하는 제 2 컨택홀(510b)와 상기 드레인 전극(507)과 화소전극(510)을 연결하는 컨택홀(510c)이 각각 형성되어 있다. 또한, 데이터 라인(502)이 형성된 기판 상에 기판의 평탄화 및 스위칭 소자의 보호를 위하여 보호막(미도시)이 형성되어 있고 상기 보호막 상에 화소전극(510)이 형성되어 있다.
도 5의 L-L선을 절단선으로 했을 때 나타나는 단면을 중심으로 도시한 도 6을 참조하여 상기 개구부(506)를 포함하는 스토리지 커패시터부를 더욱 상세히 설명한다.
도 6에서 도시된 바와 같이, 액티브층(505) 상에 형성되는 스토리지 라인(503)은 개구부(506)를 구비하고 상기 개구부(506)를 통하여 상기 액티브층(505)이 노출되어있다. 상기 스토리지 라인(503)과 액티브층(505)이 겹치는 E영역의 길이는 MILC방법에 의해 액티브층이 모두 결정화 될 수 있도록 수평 결정화 길이의 두배이하가 되도록 한다. 액티브층에 금속입자를 증착하고 상기 액티브층을 가열하여 수평결정화를 시키면 스토리지 라인에 의해 가려지는 액티브영역, 즉, 도 6의 E영역은 금속유도측면결정화(MILC)가 진행되고 액티브층의 직접 노출되어 금속입자가 직접 증착되는 액티브층, 즉, F영역은 금속유도결정화(MIC)가 되어 스토리지 커패시터의 일 전극을 구성하는 액티브층이 모두 결정화된다.
한편, 상기 스토리지 라인(503)은 제 1 절연층(530)에 의해 액티브층(505)와 절연되어 있고 상기 스토리지 라인(503)상에 제 2 절연층(540)과 보호층(550)과 화소전극(510)이 각각 형성되어 있다.
도 7a~7e를 참조하여 본 발명의 폴리실리콘 액정표시소자의 제조 공정으로 살펴본다.
먼저, 투명한 기판(500)상에 비정질의 실리콘층을 PECVD방법에 의해 증착한다. 비정질 실리콘층을 기판 상에 형성하기 전에 기판(500)에 함유되어 있을 수 있는 불순물이 결정화 과정에서 상기 비정실리콘층으로의 확산하는 것을 방지하기 위하여 상기 기판(500)상에 실리콘 산화막으로 구성되는 버퍼층(550)을 먼저 형성할 수 있다.
상기 비정질실리콘층이 형성된 다음, 상기 상기 비정질실리콘층을 일정한 형상으로 패턴닝하는 공정을 진행한다. 상기 비정질실리콘층은 박막트랜지스터의 채널층 및 스토리지 커패시터의 일 전극으로 작용할 액티브층이 된다.
상기 비정질실리콘층을 액티브층(505)으로 패턴닝하기 위하여 비정질 실리콘을 형성한 다음, 기판 전면에 감광막을 도포하고 액티브층 패턴을 포함하는 마스크를 적용하여 노광 공정을 진행한다. 상기 노광공정 후, 상기 감광막의 현상공정, 감광막의 현상후 남은 감광막을 마스크로 적용하여 상기 비정질실리콘층을 식각하는 식각공정을 진행하여 액티브층(505)을 형성한다.
다음으로 상기 액티브층(505)상에 실리콘 산화막 또는 실리콘 질화막으로 구성되는 제 1절연층(530)을 형성한다.
상기 제 1절연층(530)을 형성한 다음, 알루미늄 금속 층 또는 몰리브덴 금속층 또는 알루미늄과 몰리브덴의 이중 층을 스퍼터링 방법을 통하여 형성하고 포토리소그라피 공정을 진행하여 상기 금속층(501a) 및 제 1 절연층(530)을 동시에 식각하여 게이트 전극(504) 및 스토리지 라인(503)을 형성한다. 이때, 상기 스토리지 라인(503)을 형성할 때, 스토리지 라인(503)과 액티브층(505)아 겹치는 영역에서 스토리지 라인의 일부를 제거하여 개구부(506)을 더 형성한다. 상기 개구부(506)은 스토리지 라인을 형성하는 공정에서 동시에 형성될 수도 있고 스토리지 라인이 형성된 다음, 별도로 사진식각 공정을 진행하여 형성할 수 있으나 마스크 수를 줄이기 위하여 스토리지 라인을 형성할 때 함께 형성한다.
도 7b는 상기 공정 결과 형성되는 게이트 전극(504), 스토리지 라인(503) 및 스토리지 라인(503)과 액티브층(505)이 겹치는 영역에 형성되는 개구부(506)가 도시된 것으로 게이트 전극(504) 및 스토리지 라인(503)에 의해 가려지지 않는 액티브층(505)은 식각공정 후, 외부로 노출된다. 특히 상기 스토리지 라인(503)과 액티브층(505)이 겹치는 영역이 결정화 길이의 수배에 이르고 하나의 개구부를 형성하여서는 상기 스토리지 라인과 액티브층(505)이 겹치는 영역을 모두 결정화 할 수 없을 때는 다수의 개구부를 형성하고 MILC결정화를 진행할 수 있다.
다음으로 상기 게이트 전극(504)및 스토리지 라인(503)이 형성된 후, 상기 액티브층(505)내에 소스 및 드레인 영역을 형성하기 위한 고농도 불순물 이온 주입공정을 진행한다.
P형의 박막트랜지스터를 형성하기 위해서는 주입되는 불순물 이온으로 붕소(B)등의 3족 이온을 주입할 수 있고, N형의 박막트랜지스터를 형성하기 위해서는 인(P)등의 5족 불순물 이온을 주입할 수 있다.
다음으로, 도 7c에 도시된 바와 같이, 상기 개구부(506)를 포함하는 스토리지 라인(503)이 형성된 액티브층(505)상에 니켈(Ni)등의 MILC결정화가 가능한 금속입자막(560)를 얇게 형성하고 상기 액티브층(505)을 가열하여 MILC방법에 의한 결정화를 진행한다. 상기 증착되는 금속입자막(560)의 두께는 임의로 정할 수 있으며 대략 1~1000Å 바람직하게는 10~200Å내에서 정해질 수 있다.
또한, 상기 증착되는 금속으로 니켈 대신에 팔라듐(Pd), 티타늄(Ti), 은 (Ag), 금(Au), 알루미늄(Al), 주석(Sn), 안티몬(Sb), 구리(Cu), 코발트(Co), 크롬(Cr), 몰리브덴(Mo), 루테늄(Ru), 로듐(Rh), 카드뮴(Cd), 백금(Pt)등의 금속이 사용될 수 있다. 상기 액티브층을 가열하는 방법으로는 퍼니스(funace)등에서 가열하는 방법이나, 자외선 가열기등으로 상기 액티브층을 수분이내로 가열하는 고속어닐링방법(RTA)이나, 엑시머레이저를 사용하여 아주 짧은 시간 가열하는 엑시머 레이저 어닐링(ELA)방법등이 적용될 수 있다.
본 발명은 일 실시 예로서 RTA방법에 의한 가열온도보다 낮은 300~700℃의 온도에서 비정질실리콘을 결정질 실리콘으로 결정화하는 MILC에 의해 상기 액티브층(505)를 결정화 한다.
특히, 상기 가열방법 중 어느하나에 의해 상기 액티브층(505)이 가열되면 MILC를 위해 금속입자가 직접 증착된 액티브층(505)영역, 즉, 도 7d의 F영역은 금속입자가 액티브층(505)내로 직접 침투하여 비정질실리콘으로 구성되는 액티브층을 결정화하는 금속유도결정화(MIC)가 일어나고, 게이트 전극(504) 및 스토리지 라인(503)에 의해 가려진 액티브층 영역, 즉, 도 7d의 E영역은 상기 액티브층(505)상에 주입된 금속입자가 측면으로 확산하면서 결정화를 유도하는 금속유도측면결정화(MILC)가 진행되어 액티브층 전체를 결정화한다.
그 결과, 스토리지 라인 아래의 비정질 실리콘은 완전히 결정화되어 상부의 스토리지 전극과 더불어 용량이 향상된 스토리지 커패시터가 형성된다. 즉, 커패시터 용량은 면적 및 유전상수에 비례하는 데, 상기 방법에 의해 스토리지 라인의 일부를 절개하여 개구부를 만들고 상기 스토리지 라인의 하부의 액티브층을 모두 결정화하면 스토리지 라인의 일부 절개에 의해 커패시터를 형성하는 면적을 일부 감 소하지만 액티브층이 비정질실리콘에서 결정질실리콘으로 변하여 증가되는 유전상수값이 더 크므로 전체적으로 커패시터 용량이 증가한다.
통상, 유전상수값은 전기 전도도에 비례하며 상기에서 비정질실리콘에 비해 결정질실리콘은 전기 전도도에 있어 수십배에서 수 백배에 이르므로 상기 MILC결정화에 의해 커패시턴스가 크게 증가할 수 있다.
한편 상기 MILC에 의한 결정화 과정에서 소스 및 드레인 영역을 형성하기 위하여 주입된 불순물 이온의 활성화가 동시에 이루어 질수 있다.
다음으로 상기 MILC에 의해 결정화가 진행된 다음, 상기 도 7e에서 도시된 바와 같이, 제 2 절연막(540)을 기판 전면에 증착하고 소스 및 드레인 영역 상부에 컨택홀을 형성한다. 상기 컨택홀을 형성한 다음, 도전층을 형성하고 패턴닝하여 소스 및 드레인 전극(502a,507)을 형성한다.
다음으로 상기 소스 및 드레인 전극(502a,507)을 형성한 다음, 상기 소스 및 드레인 전극(502a,507) 상에 유기막 또는 무기막으로 구성될 수 있는 보호막(550)을 더 형성하고 상기 보호막(550)상에 ITO(Indium Tin Oxide)로 구성되는 화소전극(510)을 형성하여 액정표시소자를 완성한다. 이때, 도 7e에는 도시되지 않았으나 상기 화소전극(510)은 상기 보호막(550)에 형성되는 컨택홀을 통하여 상기 드레인 전극(507)과 연결된다.
본 발명은 MILC방법에 의해 비정질 실리콘을 결정화하는 과정에서 스토리지 라인에 의해 가려지는 비정질 실리콘층을 완전히 결정화하여 커패시터 용량을 극대화하고자 하는것을 목적으로 한다.
한편, 스토리지 라인에 의해 가려지는 비정질을 실리콘층을 금속유도측면결정화 방법을 이용하여 결정화할 수 있는 다른 구조를 도 8을 참조하여 살펴본다.
커패시터의 용량은 커패시터를 형성하기 위해 대향하는 두 전극의 면적에 비례하고 두 전극사이의 거리에 반비례하며 물질의 유전상수값에 비례하기 때문에 큰 값의 커패시터를 형성하기 위하여 도8에서와 같이 스토리지 라인으로부터 분기하는 다수의 서브 스토리지 라인(503a)을 형성한다. 또한, 상기 서브스토리지 라인(503a)의 폭은 금속유도측면결정화(MILC) 길이의 두배가 되게 형성한다. 그 뿐아니라 상기 스토리지 라인의 폭 또한 금속유도측면결정화(MILC) 길이의 두배가 되도록 형성한다.
MILC에 의해 결정화되는 길이는 단위시간당 결정화 속도 X 결정화 진행 시간으로 정의될 수 있으므로 상기 스토리지 라인(503) 및 서브 스토리지 라인(503a)의 폭이 MILC에 의한 결정화 길이의 2배 이하가 되면 MILC에 의하 결정화되는 동안 상기 스토리지 라인(503) 및 서브 스토리지 라인(503a) 하방의 액티브층(505)를 모두 결정화 할 수 있다.
특히, MILC에 의한 결정화는 채널 영역을 MILC에 의해 결정화하여 누설전류등이 감소되어 동작특성이 향상된 박막트랜지스터를 형성하고자 하는 것으로, 길이 방향으로 채널이 모두 결정화되는 동안, 상기 스토리지 라인(503)및 서브 스토리지 라인(503a)하방의 액티브층이 모두 결정화될 수 있도록 스토리지 라인의 폭이 상기 채널 길이의 2배이하가 되게 형성할 수 있다. 상기 조건에서는 채널이 MILC에 의해 결정화 되는 동안, 상기 스토리지 라인(503) 및 서브 스토리지 라인(503a)하방의 액티브층(505)이 모두 결정화될 수 있다.
도 8에 의해 예시된 바와 같이, 본 발명의 다른 실시 예에 의해 MILC결정화되면 스토리지 라인(503)에서 분기하는 다수의 서브 스토리지 라인(503a)에 의해 커패시터의 면적이 증가하고 MILC에 의해 결정화가 진행되므로 또한 커패시터 용량을 증대시킬 수 있다.
본 발명의 폴리실리콘 액정표시소자는 도 8에서와 같이 스토리지 라인으로 부터 분기되는 다수의 서브 스토리지 라인을 구비하는 것에 제한되는 것이 아니라 액티브층과 오버-랩되는 스토리지 라인의 폭이 금속유도측면결정화되는 길이의 두배이하가 되도록 구성하는 어떠한 구조라도 가능하다.
삭제
MILC에 의해 결정화를 진행할 경우에는 스토리지 라인에 의해 액티브층이 가려지므로 스토리지 라인 하방의 액티브층이 결정화되지 못하여 충분한 커패시터 용량을 얻을 수 없는 문제가 있는데, 상기에서 살펴본 바와 같이, MILC에 의해 액정표시소자를 형성함에 있어서, 액티브층과 겹치는 스토리지 라인의 일부에 개구부를 형성함으로써 MILC에 의해 비정질실리콘층이 결정화될 때, 스토리지 라인과 액티브층이 겹치는 영역의 액티브층을 MILC에 의해 모두 결정화할 수 있어 비정질실리콘에 비해 향상된 유전상수값을 얻을 수 있어, 결과적으로 커패시터 용량을 향상시킬 수 있다.
또한, MILC에 의해 결정화가 진행되므로 채널 영역에 불순물 이온 등이 제거된 양질의 결정질 실리콘이 형성되어 동작특성이 향상된 박막트랜지스터를 형성할 수 있다.

Claims (15)

  1. 기판 상에 다수의 게이트 라인 및 데이터 라인의 교차에 의해 정의되는 복수의 단위화소;
    상기 단위화소마다 형성되는 구동소자;
    상기 기판상에 형성되며, 금속유도 측면 결정화된 액티브층;
    상기 게이트 라인과 평행하게 형성되며, 상기 액티브층과 오버랩되는 스토리지 라인;
    상기 액티브층과 오버랩되는 상기 스토리지 라인의 중앙부가 절개되어 형성되며 상기 스토리지 라인의 하부의 액티브층을 노출시키는 개구부; 및
    상기 스토리지 라인과 상기 액티브층 사이에 형성되는 절연층을 포함하며,
    상기 개구부는 상기 액티브층과 상기 스토리지 라인이 겹치는 영역의 중앙에 형성되며, 상기 스토리지 라인 폭 방향의 양단 끝에서 상기 개구부까지의 거리는 서로 동일하며, 그 길이가 비정질 실리콘이 수평 결정화되는 길이의 두 배 이하인 것을 특징으로 하는 금속유도 측면결정화된 폴리실리콘 액정표시소자.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서, 상기 개구부는 상기 스토리지 라인과 액티브층의 오버랩되는 영역에 복수 개가 형성되는 것을 특징으로 하는 금속유도 측면결정화된 폴리실리콘 액정표시소자.
  5. 제 1항에 있어서, 상기 개구부를 포함하는 스토리지 라인과 상기 액티브층이 오버-랩되는 영역의 스토리지 라인의 폭은 상기 스토리지 라인의 하부에 형성된 금속유도 측면결정화 길이의 두 배 이하인 것을 특징으로 하는 금속유도 측면결정화된 폴리실리콘 액정표시소자.
  6. 제 1항에 있어서, 상기 개구부는 장방형인 것을 특징으로 하는 금속유도 측면결정화된 폴리실리콘 액정표시소자.
  7. 제 1항에 있어서, 상기 구동소자는 금속유도 측면결정화된 채널층을 구비하는 것을 특징으로 하는 금속유도 측면결정화된 폴리실리콘 액정표시소자.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 기판 상에 액티브층을 형성하는 단계;
    상기 액티브층 상에 제 1 절연층 및 도전층을 형성하는 단계;
    상기 제 1 절연층 및 상기 도전층을 동시에 패터닝하여 게이트 라인과 함께, 이 게이트라인과 평행하게 배치되며, 상기 액티브층과 오버랩되는 중앙부가 절개되어 형성되며 상기 액티브층을 노출시키는 개구부를 구비한 스토리지 라인을 형성하되, 상기 개구부는 상기 액티브층과 상기 스토리지 라인이 겹치는 영역의 중앙에 형성하며, 상기 스토리지 라인 폭 방향의 양단 끝에서 상기 개구부까지의 거리는 서로 동일하며, 그 길이가 비정질 실리콘이 수평 결정화되는 길이의 두 배 이하가 되도록 하는 단계;
    상기 게이트 라인 및 스토리지 라인을 마스크로 적용하여 상기 액티브층 상에 고농도 불순물 이온을 주입하는 단계;
    상기 게이트 라인 및 개구부를 포함하는 스토리지 라인이 형성된 액티브층상에 금속입자막을 형성하는 단계;
    상기 금속입자막이 형성된 액티브층을 가열하여 금속유도측면결정화하는 단계;
    상기 게이트 라인 및 스토리지 라인이 형성된 기판상에 소오스 전극과 드레인 전극을 형성하는 단계;
    상기 소오스전극과 드레인 전극이 형성된 기판상에 보호막을 형성하는 단계;
    상기 보호막 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 금속유도 측면결정화된 폴리실리콘 액정표시소자 제조방법.
  12. 제 11항에 있어서, 상기 개구부를 포함하는 스토리지 라인을 형성하는 단계는
    게이트 라인 및 스토리지 라인이 형성된 기판 상에 감광막을 도포하는 단계;
    상기 감광막을 노광하는 단계;
    상기 감광막을 현상하여 상기 스토리지 라인 상에 개구부 패턴을 포함하는 감광막 패턴을 형성하는단계;
    상기 개구부 패턴을 포함하는 감광막을 마스크로 적용하여 상기 스토리지 라인의 일부를 식각하여 상기 액티브층을 노출시키는 개구부를 형성하는 단계를 포함하는 것을 특징으로 하는 금속유도 측면결정화된 폴리실리콘 액정표시소자 제조방법.
  13. 제 11항에 있어서, 상기 금속유도 측면결정화하는 단계는 상기 액티브층을 퍼니스에서 가열하는 방식, RTA방법에 의해 가열하는 방식 또는 레이저 조사에 의해 가열하는 방식 중 선택하여 상기 액티브층을 가열하는 단계를 포함하는 것을 특징으로 하는 금속유도 측면결정화된 폴리실리콘 액정표시소자 제조방법.
  14. 제 11항에 있어서, 상기 액티브층 상에 형성되는 금속입자막은 니켈(Ni), 팔라듐(Pd), 티타늄(Ti), 은(Ag), 금(Au), 알루미늄(Al), 주석(Sn), 안티몬(Sb), 구리(Cu), 코발트(Co), 크롬(Cr), 몰리브덴(Mo), 루테늄(Ru), 로듐(Rh), 카드뮴(Cd), 백금(Pt) 중 어느 하나인 것을 특징으로 하는 금속유도 측면결정화된 폴리실리콘 액정표시소자 제조방법.
  15. 제 11항에 있어서, 상기 금속유도 측면결정화를 위한 상기 액티브층을 가열하는 단계에서 상기 액티브층 상에 주입된 고농도 불순물 이온이 활성화되는 것을 특징으로 하는 금속유도 측면결정화된 폴리실리콘 액정표시소자 제조방법.
KR1020040041456A 2003-10-06 2004-06-07 금속유도측면결정화된 폴리실리콘 액정표시소자 및 그제조방법 KR101086120B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030069191 2003-10-06
KR20030069191 2003-10-06

Publications (2)

Publication Number Publication Date
KR20050033412A KR20050033412A (ko) 2005-04-12
KR101086120B1 true KR101086120B1 (ko) 2011-11-25

Family

ID=37237651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040041456A KR101086120B1 (ko) 2003-10-06 2004-06-07 금속유도측면결정화된 폴리실리콘 액정표시소자 및 그제조방법

Country Status (1)

Country Link
KR (1) KR101086120B1 (ko)

Also Published As

Publication number Publication date
KR20050033412A (ko) 2005-04-12

Similar Documents

Publication Publication Date Title
US7407841B2 (en) Liquid crystal display panel and method of fabricating thereof
CN102074502B (zh) 制造阵列基板的方法
KR100543061B1 (ko) 구동회로부 일체형 액정표시장치용 어레이 기판의 제조방법
KR100616708B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
US5751020A (en) Structure of a liquid crystal display unit having exposed channel region
US6599786B1 (en) Array substrate for liquid crystal display and the fabrication method of the same
JP4634147B2 (ja) 薄膜トランジスタを備えた電子装置の製造方法
KR20000031708A (ko) 실리콘 박막을 결정화하는 방법과 이를 이용한 액정표시장치 제조방법
KR101265329B1 (ko) 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법
KR100303711B1 (ko) 다결정/비정질 실리콘 이중 활성층을 가지는 박막트랜지스터 및
KR101086120B1 (ko) 금속유도측면결정화된 폴리실리콘 액정표시소자 및 그제조방법
KR100897720B1 (ko) 액정표시장치의 제조방법
JP3901903B2 (ja) 薄膜トランジスタの作製方法
KR100905051B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조 방법
KR100303139B1 (ko) 박막트랜지스터및그제조방법
KR20040019609A (ko) 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법
JPH04217230A (ja) 液晶表示素子およびその製造方法
KR101086136B1 (ko) 폴리실리콘 액정표시소자 제조방법
KR101045461B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101186515B1 (ko) 폴리 실리콘 액정표시소자의 구조 및 그 제조방법
JP4322969B2 (ja) 結晶性珪素膜の作製方法
KR100386235B1 (ko) 액정표시판넬제조방법
JP3293568B2 (ja) 薄膜トランジスタ
KR20040060501A (ko) 액정표시장치용 박막 트랜지스터의 제조방법
KR19990080208A (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 9