KR101045461B1 - 액정 표시 장치용 어레이 기판 및 그 제조 방법 - Google Patents

액정 표시 장치용 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101045461B1
KR101045461B1 KR1020040021981A KR20040021981A KR101045461B1 KR 101045461 B1 KR101045461 B1 KR 101045461B1 KR 1020040021981 A KR1020040021981 A KR 1020040021981A KR 20040021981 A KR20040021981 A KR 20040021981A KR 101045461 B1 KR101045461 B1 KR 101045461B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
layer
semiconductor layer
liquid crystal
Prior art date
Application number
KR1020040021981A
Other languages
English (en)
Other versions
KR20050096563A (ko
Inventor
이경묵
오재영
이준석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040021981A priority Critical patent/KR101045461B1/ko
Publication of KR20050096563A publication Critical patent/KR20050096563A/ko
Application granted granted Critical
Publication of KR101045461B1 publication Critical patent/KR101045461B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/23—Construction or mounting of dials or of equivalent devices; Means for facilitating the use thereof
    • H04M1/233—Construction or mounting of dials or of equivalent devices; Means for facilitating the use thereof including a pointing device, e.g. roller key, track ball, rocker switch or joystick
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/22—Illumination; Arrangements for improving the visibility of characters on dials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2250/00—Details of telephonic subscriber devices
    • H04M2250/12—Details of telephonic subscriber devices including a sensor for measuring a physical value, e.g. temperature or motion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2250/00—Details of telephonic subscriber devices
    • H04M2250/52—Details of telephonic subscriber devices including functional features of a camera

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 마스크를 저감하는 액정 표시 장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
본 발명은 다결정 실리콘(poly-silicon)을 이용한 액정 표시 장치를 제조하는 데 있어서, 게이트 배선과 화소 전극을 하나의 마스크로 형성함으로써 마스크 수를 줄이고 제조 공정 및 제조 비용을 감소시키고 생산 수율을 향상시킨다.
또한, 본 발명은 패드부를 투명한 도전성 전극으로 형성하여 리워크(rework)와 전식 방지를 가능하게 하는 패드 구조를 가지며, 상기 패드 구조를 투명한 도전성 전극 물질로 형성함으로써 패드부의 전식 및 불량을 감소시켜 제품의 신뢰성을 향상시키는 장점이 있다.
패드부, 게이트 배선, 데이터 패드, 회절 노광, 2중 구조

Description

액정 표시 장치용 어레이 기판 및 그 제조 방법{array substrate and the fabrication method for LCD}
도 1a 및 도 1b는 종래 액정표시장치에 구비되는 박막트랜지스터의 구조를 보여주는 단면도.
도 2는 종래 액정표시장치에 구비되는 화소부의 박막트랜지스터 및 구동회로부의 박막트랜지스터의 제조공정을 보여주는 공정 흐름도.
도 3은 본 발명에 따른 액정 표시 장치용 어레이 기판의 개략적인 평면도.
도 4는 도 3에서 A-A', B-B', C-C'로 자른 단면을 보여주는 도면.
도 5a 및 도 5b는 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법 중 제 1 마스크 공정으로 형성된 게이트 패턴들과 화소 전극을 도시한 평면도 및 단면도.
도 6a 및 도 6b는 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법에서 제 2 내지 제 4 마스크를 이용하여 반도체층 패턴을 형성하는 기판의 평면도 및 단면도.
도 7은 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법 중 제 5 마스크 공정으로 형성된 기판을 도시한 단면도.
도 8a 및 도 8b는 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법 중 제 6 마스크 공정으로 소스 및 드레인 전극, 데이터 배선이 형성된 기판을 도시한 평면도 및 단면도.
도 9는 본 발명에 따른 액정 표시 장치용 어레이 기판을 제조하는 데 있어서, 데이터 패드와 데이터 배선 연결 구조의 다양한 실시예를 보여주는 도면.
<도면의 주요부분에 대한 부호 설명>
200 : 기판 202a : 투명한 도전성 전극층
202b : 게이트 금속층 214 : 버퍼층
220 : 게이트 절연막 221 : 게이트 배선
222 : 게이트 전극 226 : 소스 전극
228 : 드레인 전극 232 : 보호막
233 : 게이트 패드 234 : 화소 전극
235 : 데이터 패드 241 : 반도체층
241a, 241c : 소스 및 드레인 영역 241b : 액티브 영역
261 : 데이터 배선 275 : 캐패시터 전극
본 발명은 평판 표시 장치(Flat Panel Display device)에 관한 것이다.
통상, 평판 표시 장치는 액정 표시 장치(Liquid Crystal Display Device : LCD), 플라즈마 디스플레이 패널(PDP), 전계 방출디스플레이(FED) 등을 포함한다.
오늘날, 상기 액정 표시 장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 디스플레이 소자로 각광받고 있다.
상기 액정표시장치는 박막트랜지스터(Thin Film Transistor ; TFT)를 포함하는 어레이 기판과 컬러 필터(color filter)기판 사이에 액정을 주입하여, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상효과를 얻는 비발광 소자에 의한 화상표시장치를 뜻한다.
현재의 평판 디스플레이 분야에서는 능동구동 액정표시 소자(AMLCD : Active Matrix Liquid Crystal Display)가 주류를 이루고 있다. AMLCD에서는 박막 트랜지스터 하나가 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용된다.
이러한 박막트랜지스터 소자로는 수소화된 비정질 실리콘(amorphous-Silicon:H ; 이하 비정질 실리콘이라 약칭함)이 주로 이용되는데, 이는 대면적으로 제작이 용이하여 생산성이 높고, 350℃ 이하의 낮은 기판 온도에서 증착이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.
그러나, 수소화된 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond) 및 댕글링 본드(danglingbond)가 존재하여 빛 조사나 전기장 인가시 준 안정상태로 변화되어 박막트랜지스터 소자로 활용시 안정성이 문제로 대두되고 있다.
특히, 비정질 실리콘은 빛 조사에 의해 특성이 저하되는 문제점이 있고, 표시화소 구동 소자의 전기적 특성(낮은 전계효과 이동도 : 0.1∼1.0㎠/V·s)과 신뢰 성 저하로 인해 구동회로에 쓰기 어렵다는 단점이 있다.
즉, 비정질 실리콘 박막트랜지스터 기판은 TCP(Tape Carrier Package) 구동 IC(Integrated Circuit)를 이용하여 절연기판과 PCB(Printed Circuit Board)를 연결하며, 구동 IC 및 실장비용이 원가에 많은 부분을 차지한다.
더욱이, 액정표시장치용 액정패널의 해상도가 높아지면, 박막트랜지스터 기판의 게이트 배선 및 데이터 배선을 상기 TCP와 연결하는 기판 외부의 패드 피치(Pitch)가 짧아져 TCP 본딩 자체가 어려워 진다.
그러나, 다결정 실리콘은 비정질 실리콘에 비하여 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있어, 이 다결정 실리콘으로 기판에 직접 구동회로를 만들면 구동 IC 비용도 줄일 수 있고 실장도 간단해 진다.
또한, 다결정 실리콘은 비정질 실리콘보다 전계효과 이동도가 높아 고해상도 패널의 스위칭 소자로 유리하고, 비정질 실리콘에 비하여 광전류가 적어 빛이 많이 조사되는 디스플레이 장치에도 적용할 수 있다.
그러면, 도 1a 및 도 1b를 참조하여 종래 액정표시장치에 구비되는 박막트랜지스터의 구조에 대하여 살펴 보기로 한다.
도 1a의 화소부 박막트랜지스터부(I)는, 절연기판(100) 상부에 버퍼층(114)이 기판 전면에 걸쳐 형성되어 있고, 이 상부에는 반도체층(116)이 형성되어 있고, 상기 반도체층(116) 상의 중앙부에는 게이트 절연막(118), 게이트 전극(120)이 차례대로 적층되어 있다.
그리고, 상기 게이트 전극(120) 상부에는, 제 1, 2 반도체층 콘택홀(122a, 122b)을 포함하는 층간 절연막(124 ;interlayer)이 형성되어 있으며, 상기 제 1, 2 반도체층 콘택홀(122a, 122b)과 각각 연결되며, 상기 게이트 전극(120)과 일정간격 오버랩되는 위치에 소스 및 드레인 전극(126, 128)이 서로 일정간격 이격되어 형성되어 있다.
여기서, 상기 소스 및 드레인 전극(126, 128) 상부에는 드레인 콘택홀(130)을 포함하는 보호층(132)이 형성되어 있고, 상기 보호층(132) 상부에는 상기 드레인 콘택홀(130)을 통해 드레인 전극(128)과 연결되어 화소 전극(134)이 형성되어 있다.
또한 상기 반도체층(116)은, 상기 게이트 절연막(118)과 대응되는 영역은 활성화층(116a)을 이루고, 상기 소스 및 드레인 전극(126, 128)과 접촉되는 부분은 n+ 도핑 처리된 n형 불순물층(116c)을 이루며, 상기 활성화층(116a)과 n형 불순물층(116c) 사이의 드레인 전극(128)과 게이트 전극(120) 간의 정션(junction) 부분에는 LDD(Lightly Doped Drain)층(116b)이 위치한다.
상기 LDD층(116b)은 핫 캐리어(hot carrier)들을 분산시키기 위한 목적으로, 낮은 농도로 도핑 처리하여 누설 전류의 증가를 막고 온 상태의 전류 손실을 막는 역할을 한다.
한편, 도 1b에 나타낸 바와 같이, 상기 구동회로부의 박막트랜지스터는 n형 이온도핑 처리에 의한 채널(channel)을 갖는 박막트랜지스터부(II)와, p형 이온도핑 처리에 의한 채널을 갖는 박막트랜지스터부(Ⅲ)로 구성되며, 설명의 편의상 동일한 소자에 대해서는 II, Ⅲ 순서대로 부호를 함께 기재한다.
도 1b에 도시된 바와 같이, 버퍼층(114)이 형성된 기판(100) 상에는 n형 반도체층(140)과 p형 반도체층(142)이 서로 일정간격 이격되어 형성되어 있다.
그리고, n형 및 p형 반도체층(140, 142) 상부에는 각각 게이트 절연막(144a, 144b) 및 게이트 전극(146a, 146b)이 형성되어 있고, 상기 게이트 전극(146a, 146b) 상부에는 기판 전면에 걸쳐 반도체층 콘택홀(147a, 147b, 147c, 147d)을 포함하는 층간 절연막(124)이 형성되어 있다.
또한, 상기 층간 절연막(124) 상부에는 반도체층 콘택홀(147a, 147b, 147c, 147d)을 통해 각각 n형 및 p형 반도체층(140, 142)과 연결되어, 각각 소스 및 드레인 전극((150a, 152a),(150b, 152b))이 형성되어 있고, 상기 소스 및 드레인 전극((150a, 152a),(150b, 152b)) 상부에는 기판 전면에 걸쳐 보호층(132)이 형성되어 있다.
상기 n형 반도체층(140)은 상기 도 1a의 반도체층(116)과 같이 게이트 절연막(144a)과 접촉하는 영역을 활성화층(140a)으로 하고, 상기 소스 및 드레인 전극(150a, 152a)과 접촉하는 영역을 포함하여 n형 불순물층(140c)으로 하며, 그 사이 영역을 LDD층(140b)으로 구성한다.
또한, 상기 p형 반도체층(142)은 양전기로 충전된 캐리어를 이용하는 방식이므로, n형 박막트랜지스터부(II) 보다 캐리어의 열화 및 누설전류의 영향이 크지 않으므로, 별도의 LDD층을 구성하지 않고, 상기 제 2 게이트 절연막(144b)과 접촉하는 영역을 활성화층(142a)으로 하고, 상기 활성화층(142a)의 외곽영역을 p형 불순물층(142b)으로 구성하여 이루어진다.
이하, 도 2를 참조하여 종래 액정표시장치에 구비되는 화소부의 박막트랜지스터 및 구동회로부의 박막트랜지스터의 제조공정에 대하여 간략하게 살펴보기로 한다. 도 2는 종래 액정표시장치의 제조방법을 나타낸 공정 흐름도이다.
도 2에 나타낸 제조공정의 각 단계에서는 감광성 포토 레지스트(PR ; photo resist)를 이용한 포토리소그래피(Photolithography) 공정(이하, 마스크 공정으로 약칭함)이 수반된다.
도시된 바와 같이, 먼저 절연기판 상에 활성화층(active layer)을 형성한다(단계 S101).
좀 더 부연하여 설명하면, 먼저 투명 절연기판 상에 약 3000Å 두께의 버퍼층(buffer layer)을 형성한다. 여기서, 상기 버퍼층을 이루는 물질로는 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx)과 같은 무기절연막이 주로 이용된다.
이후, 상기 버퍼층이 형성된 기판 상에 약 550Å 두께로 비정질 실리콘(a-Si)을 증착하고, 탈수소화(dehydrogenation) 과정을 거친 후, 결정화 단계를 통해 다결정 또는 단결정 실리콘과 같은 결정질 실리콘을 형성한다.
그리고, 이 결정질 실리콘에 대하여 제 1 마스크 공정에 의해 활성화층으로 형성하는 단계이다.
이후, 게이트 절연막 및 게이트 전극을 형성하는 공정이 수행된다(단계 S102). 여기서는, 상기 활성화층이 형성된 기판 상에, 약 1000Å의 실리콘 질화막, 2000Å의 몰리브덴(Mo)을 연속해서 증착한 후, 제 2 마스크 공정을 통해 게이트 절연막 및 게이트 전극을 형성한다.
그리고, n형 반도체층을 형성하는 단계가 수행된다(단계 S103). 여기서는, 상기 게이트 절연막 및 게이트 전극이 형성된 기판 상에, n- 도핑처리를 하여 LDD층을 형성한 후, 제 3 마스크 공정을 통해 n+ 도핑이 처리된 n형 불순물층을 형성한다.
이어서, p형 반도체층을 형성하는 단계가 수행된다(단계 S104). 여기서는, 상기 n형 불순물층이 형성된 기판 상에, 제 4 마스크 공정을 통해 p+ 도핑처리된 p형 불순물층을 형성한다.
그리고, 층간 절연막을 형성하는 단계가 수행된다(단계 S105). 여기서는, 상기 p형 불순물층이 형성된 기판 상에, 약 7000Å의 실리콘 질화막 또는 실리콘 산화막과 같은 무기절연막을 증착한 후, 제 5 마스크 공정에 의해 반도체층과의 접촉을 위한 콘택홀을 층간 절연막에 형성한다.
다음으로는, 소스 및 드레인 전극을 형성하는 단계가 수행된다(단계 S106). 이 단계에서는, 상기 층간 절연막이 형성된 기판 상에, 약 500Å의 몰리브덴과, 약 3000Å의 알루미늄 네오듐(AlNd)을 차례대로 증착한다.
그리고, 제 6 마스크 공정에 의해 일괄 에칭을 수행하여, 상기 단계 S105에서 형성된 콘택홀을 통해 불순물층과 연결되는 소스 및 드레인 전극을 형성한다.
이후, 보호층을 형성하는 단계가 수행된다(단계 S107).
이 단계에서는, 상기 소스 및 드레인 전극이 형성된 기판 상에, 약 4000Å의 실리콘 질화막을 증착하고, 이 실리콘 질화막의 수소화 열처리과정을 거친다.
이때, 상기 수소화 열처리 과정은, 어닐링 단계를 포함하여 실리콘 질화막에 포함된 수소를 저면에 몰아주기 위한 공정으로서, 일반적으로 380℃에서 질소(N2)가스를 이용하여 1 회 실시된다.
그리고, 화소부 박막트랜지스터부(I)에 있어서는, 제 7 마스크 공정에 의해 상기 드레인 전극과의 접촉을 위한 드레인 콘택홀을 보호층에 형성한다.
이어서, 화소 전극을 형성하는 단계가 수행된다(단계 S108).
이 단계에서는, 화소부 박막트랜지스터부(I)에 해당하는 공정으로서, 상기 보호층이 형성된 기판 상에 약 400Å 두께의 ITO(Indium Tin Oxide)를 증착한다.
그리고, 제 8 마스크 공정에 의해 단계 S107에서 형성된 상기 드레인 콘택홀을 통해 드레인 전극과 연결되는 화소전극을 형성한다.
이상에서 설명된 액정표시장치 및 그 제조방법에 의하면, 총 8 번의 마스크 공정을 필요로 하게 된다.
그런데, 이용되는 마스크 공정의 숫자가 줄어들게 되는 경우에는, 액정표시장치의 제조 공정이 보다 단순해질 수 있게 된다. 또한, 액정표시장치의 제조 공정이 보다 단순해짐에 따라 제조 원가가 절감되는 효과가 발생된다.
이에 따라, 액정표시장치를 제조함에 있어, 이용되는 마스크 공정의 숫자를 줄일 수 있는 새로운 제조 공정에 대한 연구가 활발하게 진행되고 있는 실정이다.
본 발명은 다결정 실리콘(poly-silicon)을 이용한 액정 표시 장치를 제조하는 데 있어서, 게이트 배선과 화소 전극을 하나의 마스크로 형성함으로써 마스크 수를 줄이는 액정 표시 장치용 어레이 기판 및 그 제조 방법을 제공하는 데 목적이 있다.
또한, 본 발명은 패드부를 투명한 도전성 전극으로 형성하여 리워크(rework)와 전식 방지가 가능한 액정 표시 장치용 어레이 기판 및 그 제조 방법을 제공하는 데 다른 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 어레이 기판은, 기판 상에 투명한 도전성 전극 물질로 형성되는 게이트 전극, 게이트 패드, 데이터 패드 및 화소 전극과 상기 투명한 도전성 전극 물질 상에 게이트 금속층이 적층된 구조로 형성되는 게이트 배선과; 상기 게이트 전극과 화소 전극 위의 일부에 형성된 게이트 절연막과; 상기 게이트 절연막 상에서 상기 게이트 전극에 대응되는 위치에 액티브 영역, 소스 영역, 드레인 영역을 이루는 다결정 반도체층과; 상기 다결정 반도체층 상에서 액티브 영역을 포함하여 덮는 보호막과; 상기 게이트 배선과 직교하며, 상기 게이트 배선에서 연장되어 상기 다결정 반도체층의 소스 영역과 접속하는 소스 전극과, 상기 다결정 반도체층의 드레인 영역 및 화소 전극과 접속하는 드레인 전극을 포함하여 이루어지는 것을 특징으로 한다.
상기 데이터 배선은 데이터 패드와 전기적으로 접속되는 것을 특징으로 한다.
상기 투명한 도전성 전극 물질은 인듐-주석-옥사이드(Indium-Tin-Oxide), 인듐-아연-옥사이드(Indium-Zinc-Oxide), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc- Oxide)들 중 어느 하나로 형성되는 것을 특징으로 한다.
상기 게이트 금속층은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 알루미늄 합금(Al alloy), 텅스텐(W)계 금속중 적어도 어느 하나로 형성된 것을 특징으로 한다.
상기 화소 전극과 소정 오버랩되며 상기 게이트 절연막을 사이에 두고 캐패시터(capacitor)를 형성하는 캐패시터 전극이 더 형성된 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법은, 기판 상에 투명한 도전성 전극 물질과 게이트 금속층을 2중으로 적층하는 단계와; 상기 적층된 투명한 도전성 전극 물질과 게이트 금속층 상에 완전 노광부와 부분 노광부를 가지는 회절 마스크를 이용한 회절 노광 방법을 이용하여 상기 투명한 도전성 전극 물질로 형성되는 게이트 전극, 게이트 패드, 데이터 패드 및 화소 전극을 형성하고, 상기 투명한 도전성 전극 물질과 게이트 금속층이 적층된 구조의 게이트 배선을 형성하는 단계와; 상기 게이트 전극과 화소 전극 위의 일부에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에서 비정질 실리콘을 도포하고 다결정 실리콘으로 결정화하는 단계와; 상기 게이트 전극에 대응되는 위치에서 상기 다결정 실리콘에 액티브 영역, 소스 영역, 드레인 영역을 이루는 다결정 반도체층을 형성하는 단계와; 상기 다결정 반도체층 상에서 액티브 영역을 포함하여 덮는 보호막을 형성하는 단계와; 상기 게이트 배선과 직교하는 데이터 배선에서 연장되어 상기 다결정 반도체층의 소스 영역과 접속하는 소스 전극과, 상기 다결정 반도체층의 드레인 영역 및 화소 전극과 접속하는 드레인 전극 을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
여기서, 상기 소스 전극 및 드레인 전극을 형성하는 단계에 있어서,
상기 데이터 배선에서 연장되는 일단은 상기 데이터 패드와 전기적으로 접속되는 것을 특징으로 한다.
상기 투명한 도전성 전극 물질은 인듐-주석-옥사이드(Indium-Tin-Oxide), 인듐-아연-옥사이드(Indium-Zinc-Oxide), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide)들 중 어느 하나로 형성되는 것을 특징으로 한다.
상기 게이트 금속층은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 알루미늄 합금(Al alloy), 텅스텐(W)계 금속중 적어도 어느 하나로 형성되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명의 구체적인 실시예에 대해서 상세히 설명한다.
도 3은 본 발명에 따른 액정 표시 장치용 어레이 기판의 개략적인 평면도이고, 도 4는 도 3에서 A-A', B-B', C-C'로 자른 단면을 보여주는 도면이다.
도 3 및 도 4에 도시된 바와 같이, 본 발명에 따른 액정 표시 장치용 어레이 기판에서는 투명한 절연 기판(200) 위에 버퍼층(214)을 형성하고, 상기 버퍼층(214)상에 가로 방향을 가지는 게이트 배선(221)과, 게이트 배선(221)에서 연장된 게이트 전극(222), 게이트 패드(233)가 형성되어 있다.
그리고, 상기 게이트 패드(233)와 동일한 물질로 이루어지는 데이터 패드(235)가 형성되어 있다.
상기 게이트 배선(221)은 투명한 도전성 물질과 금속 물질의 2중 구조로 이루어지며, 상기 게이트 전극(222), 게이트 패드(233) 및 데이터 패드(235)는 투명한 도전성 물질로 이루어진다.
그리고, 상기 게이트 배선(221)과 추후 형성될 데이터 배선(261)이 교차하여 정의되는 화소 영역에 투명한 도전성 물질로 이루어지는 화소 전극(234)이 형성된다.
상기 투명한 도전성 물질은 인듐-주석-옥사이드(Indium-Tin-Oxide), 인듐-아연-옥사이드(Indium-Zinc-Oxide), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide)들 중 어느 하나로 형성된다.
상기 금속 물질은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 알루미늄 합금(Al alloy), 텅스텐(W)계 금속중 적어도 하나인 것을 특징으로 한다.
상기 게이트 배선(221)과 게이트 전극(222) 상부에는 게이트 절연막(230)이 형성되어 있고 상기 화소 전극(234) 일부와 게이트 배선(221)에 중첩되도록 다결정 실리콘층으로 이루어지는 캐패시터 전극(275)이 형성되어 있으며, 상기 게이트 전극(222) 위에 반도체층(241)이 순차적으로 형성되어 있다.
그리고, 상기 반도체층(241), 캐패시터 전극(275) 상에는 보호막(232)이 형성되어 있고, 상기 상기 게이트 배선(221)과 직교하는 데이터 배선(261), 데이터 배선(261)에서 연장된 소스 전극(226), 게이트 전극(222)을 중심으로 소스 전극(226)과 마주 대하고 있는 드레인 전극(228)이 형성되어 있다.
그리고, 상기 드레인 전극(228)은 상기 화소 전극(234)으로 연장되어 전기적으로 연결된다.
이때, 상기 고립된(isolated) 형태로 형성되어 있는 투명한 도전성 전극으로 이루어지는 데이터 패드(235)는 상기 데이터 배선(261)과 전기적으로 연결된다.
이하, 본 발명에 따른 액정 표시 장치용 어레이 기판을 제조하는 방법에 대해서 좀 더 구체적으로 설명한다.
도 5는 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법 중 제 1 마스크 공정으로 형성된 게이트 패턴들과 화소 전극을 도시한 평면도 및 단면도이다.
도 5a는 본 발명에 따른 액정 표시 장치용 어레이 기판에서 제 1 마스크를 이용하여 제조하는 공정을 보여주는 평면도이고, 도 5b는 도 5a에서 데이터 패드, 게이트 패드, 박막 트랜지스터를 각각 A-A', B-B', C-C'로 자른 단면도이다.
도 5a 및 도 5b에 도시된 바와 같이, 본 발명에 따른 액정 표시 장치용 어레이 기판에서, 투명한 절연 기판(200) 상에 버퍼층(214)을 형성하고, 상기 버퍼층(214) 상에 스퍼터링 등의 증착방법을 통해서 투명 도전성 전극층(202a)과 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo)과 같은 금속으로 구성되는 게이트 금속층(202b)이 순서대로 증착된다.
그리고, 상기 제 1 마스크를 이용한 포토리쏘그래피 공정과 식각 공정을 이용하여 게이트 전극(222), 게이트 배선(221), 게이트 패드(233) 및 데이터 패드(235)와 같은 게이트 패턴들과 투명한 도전성 전극층(202a)으로 이루어지는 화 소 전극(234)이 일괄 형성된다.
이때, 상기 제 1 마스크는 회절 마스크를 사용하며 회절 노광 방법을 이용하여 형성한다.
여기서, 상기 게이트 전극(222), 게이트 패드(233) 및 데이터 패드(235), 화소 전극(234)은 투명한 도전성 전극층(202a)으로 이루어지도록 게이트 금속층(202b)을 제거하며, 상기 게이트 배선(221)은 투명한 도전성 전극층(202a)과 게이트 금속층(202b)의 2중 구조로 이루어지도록 한다.
즉, 언급한 바와 같이 회절 마스크를 사용하여 포토리쏘그래피 공정을 수행하는데, 상기 회절 마스크를 이용한 회절 노광 방법은 광이 그대로 통과시키는 부분과 격자로 이루어져 광의 회절 및 소멸 현상을 이용하여 광을 일부만 통과시키는 부분과 광을 완전히 차단시키는 부분으로 이루어지는 회절 마스크를 사용하여 2번의 식각 공정을 거쳐 패터닝하는 방법이다.
이와 같은 회절 노광 방법을 이용하여 게이트 전극(222), 화소 전극(234), 게이트 패드(233) 및 데이터 패드(235)의 게이트 금속층(202b)을 선택적으로 제거한다.
그리고, 도 5b에 도시된 바와 같이, 상기 게이트 패턴들 상에 실리콘 질화막(SiNx), 실리콘 산화막(SiO2)등의 절연 물질로 이루어지는 게이트 절연막(220)과 비정질 실리콘(a-si)을 차례로 증착한다.
구체적으로는, 상기 게이트 절연막(220)이 형성된 기판(200) 상에 수백 Å 두께로 비정질 실리콘(a-Si)을 증착한다.
그리고, 탈수소화(dehydrogenation) 과정을 거친 후 , 레이저 결정화 단계를 거쳐 다결정 실리콘(poly silicon)을 형성하고, 이 다결정 실리콘을 이용하여 반도체층(241)을 형성한다. 바람직하게는 상기 비정질 실리콘을 약 550Å 두께로 증착한다.
상기 레이저 결정화 단계에서, 비정질 실리콘 박막에 기판 온도를 250℃ 정도로 가열하면서 엑시머 레이저를 가해서 성장시키는 레이저 열처리(laser annealing) 방법과, 비정질 실리콘을 고온에서 장시간 열처리하여 형성하는 고상 결정화(solid phase crystallization : SPC) 방법 등이 있으며, 그 외에도 비정질 실리콘 상에 금속을 증착하여 금속을 씨드로 다결정 실리콘을 형성하는 금속유도 결정화(metal induced crystallization : MIC) 방법 등이 있다.
도 6a 및 도 6b는 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법에서 제 2 내지 제 4 마스크를 이용하여 반도체층 패턴을 형성하는 기판의 평면도 및 단면도이다.
도 6a 및 도 6b에 도시된 바와 같이, 상기 다결정 실리콘이 형성된 기판(200) 상에 포토 레지스트 패턴을 형성하여 이를 제 2, 3 마스크로 이용하여 반도체층(241)에 n+ 또는 p+이온을 도핑한 후, 레이져 등을 이용하여 활성화함으로써 반도체층(241)의 일부가 소스/드레인 영역(241a, 241c)이 되도록 한다.
그리고, 도시하지는 않았지만, 상기 다결정화된 반도체층 일부에 저농도 이온(n-)주입을 실시하여 표면에 저농도 이온주입 영역 LDD를 형성한다.
그리고, 제 4 마스크를 이용한 포토리쏘그래피 방법을 이용하여 반도체층(241) 패턴을 형성함으로써 반도체층(241)과 캐패시터 전극(275)을 형성한다.
이때, 상기 반도체층(241) 패턴과 함께 게이트 절연막(220)도 동일한 식각 공정에서 패터닝하여 게이트 패드(233)와 데이터 패드(235)를 노출시킨다.
언급한 바와 같이, 상기 반도체층(241)은 액티브 영역(241b)과 불순물이 고농도로 도핑된 소스 및 드레인 영역(241a, 241c) 사이에 불순물이 저농도로 도핑된 LDD 영역을 형성하기도 한다.
도 6b에 도시된 바와 같이, 상기 반도체층(241)이 형성된 기판(200) 전면에 보호막(232)을 증착하고, 탈 수소(H)화 공정과 활성화(activation) 공정을 진행한다.
구체적으로는, 400℃ ~ 500℃에서 탈수소화(hydrogen evolution) 과정을 거치고 레이저를 이용하여 반도체층(241)의 소스 및 드레인 영역(241a, 241c)에 도핑된 이온을 활성화시킨다.
도 7은 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법 중 제 5 마스크 공정으로 형성된 기판을 도시한 단면도이다.
도 7에 도시된 바와 같이, 기판(200) 상에 형성된 보호막(232)을 제 5 마스크를 이용한 포토리쏘그래피 방법으로 패터닝하여 반도체층(241)의 일부와 캐패시터 전극(275)이 덮이도록 보호막(232)을 형성한다.
도 8a 및 도 8b는 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법 중 제 6 마스크 공정으로 소스 및 드레인 전극, 데이터 배선이 형성된 기판을 도시한 평면도 및 단면도이다.
도 8a 및 도 8b에 도시된 바와 같이, 상기 기판(200) 전면에 데이터 금속층을 스퍼터링 등의 증착 방법을 이용하여 증착하고, 제 6 마스크를 이용한 포토리쏘그래피 공정과 식각 공정을 수행하여 데이터 금속층을 패터닝함으로써 소스 및 드레인 전극(226, 228)과 데이터 배선(261)을 형성한다.
상기 데이터 배선(261)은 상기 게이트 배선(221)과 직교하여 형성되며 상기 데이터 배선(261)은 기 형성된 데이터 패드(235)와 오버랩되어 전기적으로 연결되도록 한다.
그리고, 상기 데이터 배선(261)에서 연장되어 형성된 소스 전극(226)과, 상기 게이트 전극(222)을 중심으로 상기 소스 전극(226)과 마주 대하고 일정 간격 이격하는 드레인 전극(228)이 형성된다.
상기 드레인 전극(228)은 상기 화소 전극(234)과 오버랩되어 전기적으로 연결된다.
또한, 상기 소스 전극(226)은 상기 반도체층(241)의 소스 영역(241a)과 접촉하며, 상기 드레인 전극(228)은 상기 반도체층(241)의 드레인 영역(241c)과 접촉한다.
이와 같이, 마스크를 저감하는 액정 표시 장치는 제조 비용을 감소시킬 뿐 아니라, 데이터 패드 및 게이트 패드를 형성하는 금속층이 공기중에 노출됨으로써 발생할 수 있는 전식 및 리워크(rework)가 어려운 문제점 등을 상기 데이터 패드 및 게이트 패드를 투명한 도전성 전극을 이용하여 형성함으로써 해결한다.
도 9는 본 발명에 따른 액정 표시 장치용 어레이 기판을 제조하는 데 있어서, 데이터 패드와 데이터 배선 연결 구조의 다양한 실시예를 보여주는 도면이다.
도 9의 (a) 내지 (d)에 도시된 바와 같이, 데이터 패드(235)와 소정 영역 오버랩되어 연결되는 데이터 배선(261) 일단의 구조에 있어서, 가지 모양과 같이 다양한 형태로 형성함으로써 콘택 특성을 향상시킨다.
본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 액정 표시 장치용 어레이 기판 및 그의 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 액정 표시 장치용 어레이 기판을 제조하는 데 있어서, 게이트 배선 형성시에 투명한 도전성 전극층과 게이트 금속층을 이중으로 적층하고 회절 노광하여 게이트 패턴들과 화소 전극을 일괄 형성함으로써 마스크 수를 저감하여 제조 공정을 감소시킬 수 있으며 생산 수율을 향상시키는 효과가 있다.
또한, 본 발명에 따르면 패드부를 투명한 도전성 전극 물질로 형성함으로써 패드부의 전식 및 불량을 감소시켜 제품의 신뢰성을 향상시키는 효과가 있다.

Claims (11)

  1. 기판 상에 형성된 버퍼층과;
    상기 버퍼층 상에 투명한 도전성 전극 물질로 형성되는 게이트 전극, 게이트 패드, 데이터 패드 및 화소 전극과;
    상기 버퍼층 상에 상기 투명한 도전성 전극 물질과 게이트 금속층의 적층 구조로 형성되는 게이트 배선과;
    상기 게이트 전극 상에 형성되며 상기 게이트 패드와 데이터 패드를 노출하는 게이트 절연막과;
    상기 게이트 절연막 상에 배치되며, 상기 게이트 절연막과 동일한 패턴 형상을 가지고, 상기 게이트 전극에 대응되는 위치에 액티브 영역, 소스 영역, 드레인 영역을 이루는 다결정 반도체층과;
    상기 다결정 반도체층 상에서 액티브 영역을 포함하여 덮는 보호막과;
    상기 게이트 배선과 직교하는 데이터 배선과, 상기 데이터 배선에서 연장되어 상기 다결정 반도체층의 소스 영역과 접속하는 소스 전극과, 상기 다결정 반도체층의 드레인 영역 및 화소 전극과 접속하는 드레인 전극을 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
  2. 제 1항에 있어서,
    상기 데이터 배선은 데이터 패드와 전기적으로 접속되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
  3. 제 1항에 있어서,
    상기 투명한 도전성 전극 물질은 인듐-주석-옥사이드(Indium-Tin-Oxide), 인 듐-아연-옥사이드(Indium-Zinc-Oxide), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide)들 중 어느 하나로 형성된 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
  4. 제 1항에 있어서,
    상기 게이트 금속층은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 알루미늄 합금(Al alloy), 텅스텐(W)계의 금속 중 어느 하나로 형성된 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
  5. 제 1항에 있어서,
    상기 화소 전극과 오버랩된 캐패시터 전극을 더 포함하며, 상기 캐패시터 전극과 오버랩된 상기 화소전극상에 상기 게이트 절연막이 더 배치되어 캐패시터(capacitor)를 형성하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판.
  6. 기판 상에 버퍼층을 형성하는 단계와;
    상기 버퍼층 상에 투명한 도전성 전극 물질과 게이트 금속층을 2중으로 적층하는 단계와;
    상기 적층된 투명한 도전성 전극 물질과 게이트 금속층 상에 완전 노광부와 부분 노광부를 가지는 회절 마스크를 이용한 회절 노광 방법을 이용하여 상기 투명한 도전성 전극 물질로 형성되는 게이트 전극, 게이트 패드, 데이터 패드 및 화소 전극을 형성하고, 상기 투명한 도전성 전극 물질과 게이트 금속층이 적층된 구조의 게이트 배선을 형성하는 단계와;
    상기 게이트 전극상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에서 비정질 실리콘을 도포하고 다결정 실리콘으로 결정화하는 단계와;
    상기 게이트 전극에 대응되는 위치에서 상기 다결정 실리콘에 액티브 영역, 소스 영역, 드레인 영역을 이루는 다결정 반도체층을 형성하는 단계와;
    상기 다결정 반도체층과 상기 게이트 절연막을 동일한 식각 공정으로 패터닝하여 다결정 반도체층 패턴을 형성하며 상기 게이트 절연막으로부터 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 단계;
    상기 다결정 반도체층 상에서 액티브 영역을 포함하여 덮는 보호막을 형성하는 단계와;
    상기 게이트 배선과 직교하는 데이터 배선에서 연장되어 상기 다결정 반도체층의 소스 영역과 접속하는 소스 전극과, 상기 다결정 반도체층의 드레인 영역 및 화소 전극과 접속하는 드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  7. 제 6항에 있어서,
    상기 소스 전극 및 드레인 전극을 형성하는 단계에 있어서,
    상기 데이터 배선에서 연장되는 일단은 상기 데이터 패드와 전기적으로 접속되는 것을 특징으로 하는 액정 표시장치용 어레이 기판의 제조 방법.
  8. 제 6항에 있어서,
    상기 투명한 도전성 전극 물질은 인듐-주석-옥사이드(Indium-Tin-Oxide), 인듐-아연-옥사이드(Indium-Zinc-Oxide), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide)들 중 어느 하나로 형성되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  9. 제 6항에 있어서,
    상기 게이트 금속층은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 알루미늄 합금(Al alloy), 텅스텐(W)계의 금속 중 어느 하나로 형성되는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
  10. 제 1 항에 있어서,
    상기 데이터 패드와 오버랩된 데이터 배선의 일단은 상기 데이터 배선의 일단에서 분기된 가지 형태를 갖는 액정 표시 장치용 어레이 기판.
  11. 제 6항에 있어서,
    상기 다결정 반도체층과 상기 게이트 절연막을 동일한 식각 공정으로 패터닝하여 다결정 반도체층 패턴을 형성하며 상기 게이트 절연막으로부터 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 단계에서,
    상기 게이트 절연막을 사이에 두고 상기 화소전극과 오버랩된 캐패시터 전극이 더 형성되는 액정 표시 장치용 어레이 기판의 제조 방법.
KR1020040021981A 2004-03-31 2004-03-31 액정 표시 장치용 어레이 기판 및 그 제조 방법 KR101045461B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040021981A KR101045461B1 (ko) 2004-03-31 2004-03-31 액정 표시 장치용 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040021981A KR101045461B1 (ko) 2004-03-31 2004-03-31 액정 표시 장치용 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050096563A KR20050096563A (ko) 2005-10-06
KR101045461B1 true KR101045461B1 (ko) 2011-07-01

Family

ID=37276621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040021981A KR101045461B1 (ko) 2004-03-31 2004-03-31 액정 표시 장치용 어레이 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101045461B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000031060A (ko) * 1998-11-03 2000-06-05 윤종용 액정 표시 장치 및 그 제조 방법
KR20010001362A (ko) * 1999-06-03 2001-01-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20030016014A (ko) * 2001-08-20 2003-02-26 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000031060A (ko) * 1998-11-03 2000-06-05 윤종용 액정 표시 장치 및 그 제조 방법
KR20010001362A (ko) * 1999-06-03 2001-01-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20030016014A (ko) * 2001-08-20 2003-02-26 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법

Also Published As

Publication number Publication date
KR20050096563A (ko) 2005-10-06

Similar Documents

Publication Publication Date Title
KR101108369B1 (ko) 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
KR100584715B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR100584716B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR101790176B1 (ko) 어레이 기판의 제조방법
KR100543061B1 (ko) 구동회로부 일체형 액정표시장치용 어레이 기판의 제조방법
US7344926B2 (en) Liquid crystal display device and method of manufacturing the same
KR20070045824A (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
KR20070049740A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20080077846A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100724485B1 (ko) 액정표시장치의 박막트랜지스터 제조방법
KR101045461B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
US8018545B2 (en) Method of fabricating a liquid crystal display device
KR100938886B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR101226975B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판 및 그제조방법
KR101087750B1 (ko) 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
KR100482162B1 (ko) 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법
KR100956938B1 (ko) 액정표시장치 및 그 제조방법
KR100915148B1 (ko) 구동회로 일체형 액정표시장치의 스위칭 소자 및구동소자의제조방법
KR20040077160A (ko) 구동회로 일체형 액정표시장치용 구동소자 및 스위칭소자의 제조방법
KR20040060501A (ko) 액정표시장치용 박막 트랜지스터의 제조방법
KR20030025998A (ko) 액정표시장치용 박막트랜지스터의 제조방법
KR20070003192A (ko) 액정표시장치의 박막트랜지스터 제조방법
KR101040490B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20040051074A (ko) 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법
KR101148526B1 (ko) 액정표시장치의 박막트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 9