KR100542983B1 - 엘디디영역을 갖는 박막 트랜지스터의 제조방법 및 이에따른 박막 트랜지스터 - Google Patents
엘디디영역을 갖는 박막 트랜지스터의 제조방법 및 이에따른 박막 트랜지스터 Download PDFInfo
- Publication number
- KR100542983B1 KR100542983B1 KR1020020001263A KR20020001263A KR100542983B1 KR 100542983 B1 KR100542983 B1 KR 100542983B1 KR 1020020001263 A KR1020020001263 A KR 1020020001263A KR 20020001263 A KR20020001263 A KR 20020001263A KR 100542983 B1 KR100542983 B1 KR 100542983B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- thin film
- gate insulating
- film transistor
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000010408 film Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000004380 ashing Methods 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910008599 TiW Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 LDD영역을 갖는 박막 트랜지스터의 제조방법 및 이에 따른 박막 트랜지스터가 개시되어 있다.
본 발명에 따른 LDD영역을 갖는 박막 트랜지스터의 제조방법은, 기판 상에 반도체층을 형성하는 단계, 상기 반도체층을 포함하는 기판 상에 게이트절연막을 형성하는 단계, 상기 게이트절연막 상에 상기 반도체층의 측부를 개방하고 중앙부를 폐쇄하는 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 게이트절연막을 소정깊이로 식각하여 상기 게이트절연막에 제 1 홈 및 제 2 홈을 형성하는 단계, 상기 제 1 홈 및 제 2 홈 사이의 상기 게이트절연막 상에 게이트전극을 형성하는 단계 및 상기 게이트전극을 마스크로 사용하여 상기 반도체층 내부에 불순물을 주입하여 고농도 소오스영역/드레인영역 및 저농도 소오스영역/드레인영역을 동시에 형성하는 단계를 포함하여 이루어지고, 본 발명에 따른 LDD영역을 갖는 박막 트랜지스터는, 기판 상에 형성된 반도체층, 상기 반도체층을 포함한 상기 기판 상에 형성되고, 소정간격 이격되어 상기 반도체층 상부에 제 1 홈 및 제 2 홈이 형성된 게이트절연막, 상기 제 1 홈 및 제 2 홈 사이의 상기 게이트절연막 상에 형성된 게이트전극 및 상기 게이트전극 양측의 상기 반도체층에 형성된 고농도 소오스영역/드레인영역 및 저농도 소오스영역/드레인영역을 구비하여 이루어지는 것을 특징으로 한다.
따라서, 이온주입공정의 마스크로 사용되는 포토레지스트 패턴을 형성하기 위하여 수행되는 포토레지스트 도포, 노광 및 현상공정의 수행에 의해서 발생될 수 있는 잠재 불량요인을 제거할 수 있고, 상기 이온주입공정의 마스크로 사용되는 포토레지스트 패턴을 애싱한 후, 기판 상에 잔존하는 포토레지스트에 의해서 완성된 박막 트랜지스터의 성능이 열화되는 등의 문제점을 해결할 수 있고, 1번의 이온주입공정에 의해서 LDD구조를 갖는 소오스영역/드레인영역을 형성할 수 있으므로 공정이 매우 간단한 효과가 있다.
Description
도1은 종래의 LDD영역을 갖는 박막 트랜지스터의 제조방법을 설명하기 위한 공정 단면도이다.
도2a 내지 도2e는 본 발명의 일 실시예에 따른 LDD영역을 갖는 박막 트랜지스터의 제조방법 및 이에 따른 박막 트랜지스터를 설명하기 위한 공정 단면도들이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 30 : 기판 12, 32 : 버퍼층
14, 34 : 반도체층 16, 36 : 게이트절연막
18, 42 : 게이트전극 22a, 44a : 고농도 소오스영역
22b, 44b : 고농도 드레인영역 20a, 46a : 저농도 소오스영역
20b, 46b : 저농도 드레인영역 38 : 포토레지스트 패턴
40a, 40b : 홈
본 발명은 LDD영역을 갖는 박막 트랜지스터의 제조방법 및 이에 따른 박막 트랜지스터에 관한 것으로써, 보다 상세하게는 게이트전극을 자기정렬 마스크로 사용하여 LDD영역을 형성하는 LDD영역을 갖는 박막 트랜지스터의 제조방법 및 이에 따른 박막 트랜지스터에 관한 것이다.
일반적으로, 능동표시소자에는 스위칭소자로 기능하는 박막 트랜지스터가 구비되고, 상기 박막 트랜지스터는 오프상태에서의 누설전류를 방지하는 것이 가장 근본적인 문제이다.
이와 같은 박막 트랜지스터의 누설전류를 방지하기 위한 수단으로서 LDD(Lightly Doped Drain) 구조 또는 오프셋(off-set)구조가 이용되고 있다.
종래의 LDD구조를 갖는 박막 트랜지스터의 제조방법은, 버퍼층(Buffer layer : 12)이 형성된 기판(10) 상에 폴리실리콘막을 증착한 후, 상기 폴리실리콘막을 패터닝하여 반도체층(14)을 형성한다.
이어서, 상기 반도체층(14)이 형성된 기판(10) 전면에 게이트절연막(16)을 형성하고, 상기 게이트절연막(16) 상에 게이트 전극물질을 전면 증착하여 패터닝함으로써 게이트전극(18)을 형성한다.
다음으로, 상기 게이트전극(18)을 마스크로 사용하여 P+형 불순물을 이온주입하여 게이트전극(18) 양측의 반도체층(14) 내부에 저농도 소오스영역/드레인영역(20a, 20b)을 형성한다.
계속해서, 상기 게이트전극(18)의 외곽 소정부를 폐쇄하는 소정의 포토레지 스트 패턴을 형성한 후, 상기 소정의 토레지스트 패턴을 마스크로 사용하여 N+불순물을 저농도 소오스영역/드레인영역(20a, 20b)에 이온주입하여 고농도 소오스영역/드레인영역(22a, 22b)을 형성함으로써 LDD구조의 박막 트랜지스터를 형성한다.
이때, 상기 포토레지스트 패턴은 기판(10) 상에 포토레지스트를 도포하고, 상기 도포된 포토레지스트를 노광 및 현상함으로써 형성할 수 있으며, 상기 고농도 소오스영역/드레인영역(22a, 22b)을 형성한 후, 상기 포토레지스트 패턴은 애싱(Ashing)에 의해서 제거된다.
그런데, 종래의 LDD구조를 갖는 박막 트랜지스터의 제조방법은, 상기 저농도 소오스영역/드레인영역 내부에 불순물을 이온주입할 때 포토레지스트 패턴을 마스크로 사용함으로써 기판 상에 포토레지스트를 도포하고, 상기 도포된 포토레지스트를 노광 및 현상하는 공정이 필연적으로 수행되었다.
또한, 상기 포토레지스트 패턴을 마스크로 사용하여 이온주입공정을 완료한 후, 애싱에 의해서 포토레지스트 패턴을 제거하였다.
따라서, 공정이 매우 번거롭고 포토레지스트 패턴 형성 및 제거 과정에 공정불량요인이 항상 내재되는 문제점이 있었다.
특히, 상기 포토레지스트 패턴은 애싱에 의해서 완전히 제거되지 못하고 기판 상에 잔존함으써 완성된 박막 트랜지스터의 열화원인으로 작용하는 문제점이 있었다.
본 발명의 목적은, 포토레지지스트 패턴 형성공정을 생략함으로써 포토레지 스트 패턴의 형성 및 제거 과정에 발생할 수 있는 문제점을 해결할 수 있는 LDD구조를 갖는 박막 트랜지스터의 제조방법 및 이에 따른 박막 트랜지스터를 제공하는 데 있다.
본 발명의 다른 목적은, 게이트전극을 자기정렬 마스크로 사용하여 1번의 이온주입공정으로 LDD영역을 형성함으로써 공정이 매무 간단한 박막 트랜지스터의 제조방법 및 이에 따른 박막 트랜지스터를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 LDD구조를 갖는 박막 트랜지스터의 제조방법은, 기판 상에 반도체층을 형성하는 단계; 상기 반도체층을 포함하는 기판 상에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에 상기 반도체층의 측부를 개방하고 중앙부를 폐쇄하는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 게이트절연막을 소정깊이로 식각하여 상기 게이트절연막에 제 1 홈 및 제 2 홈을 형성하는 단계; 상기 제 1 홈 및 제 2 홈 사이의 상기 게이트절연막 상에 게이트전극을 형성하는 단계; 및 상기 게이트전극을 마스크로 사용하여 상기 반도체층 내부에 불순물을 주입하여 고농도 소오스영역/드레인영역 및 저농도 소오스영역/드레인영역을 동시에 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 한다.
여기서, 상기 상기 제 1 홈 및 제 2 홈을 건식식각에 의해서 형성할 수 있고, 상기 이온주입농도는 1E12ions/㎠ 내지 1E16ions/㎠로 이루어질 수 있다.
그리고, 본 발명에 따른 LDD구조를 갖는 박막 트랜지스터는, 기판 상에 형성 된 반도체층; 상기 반도체층을 포함한 상기 기판 상에 형성되고, 소정간격 이격되어 상기 반도체층 상부에 제 1 홈 및 제 2 홈이 형성된 게이트절연막; 상기 제 1 홈 및 제 2 홈 사이의 상기 게이트절연막 상에 형성된 게이트전극; 및 상기 게이트전극 양측의 상기 반도체층에 형성된 고농도 소오스영역/드레인영역 및 저농도 소오스영역/드레인영역;을 구비하여 이루어지는 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 구체적인 실시예를 설명하고자 한다.
도2a 내지 도2e는 본 발명의 실시예에 따른 LDD구조를 갖는 박막 트랜지스터의 제조방법 및 이에 따른 박막 트랜지스터를 설명하기 위한 공정 단면도들이다.
본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터의 제조방법은, 도2a에 도시된 바와 같이 유리 등의 기판(30) 상에 산화막 등으로 얇은 버퍼층(32)을 형성한 후, 상기 버퍼층(32) 상에 폴리실리콘층을 형성하여 패터닝함으로써 반도체층(34)을 형성한다.
이때, 상기 버퍼층(32)은 금속 이온(Metal ion) 등의 불순물이 액티브 채널(Active channel)로 확산되는 것을 방지하기 위하여 형성하는 것이며, 상기 버퍼층(32)은 CVD(Chemical Vapor Deposition), 스퍼터링(Sputtering) 등에 의해서 형성할 수 있다.
그리고, 상기 폴리실리콘층은 기판(30) 상에 CVD, 스퍼터링 등에 의해서 비정질실리콘층을 형성한 후, 상기 기판(30)을 430℃ 정도의 온도에서 가열하여 비정질실리콘층 내부에 함유된 수소(H)성분을 제거하는 탈수소처리를 수행하고, 상기 탈수소처리된 비정질실리콘층에 SPC(Solid Phase Crystalization), MILC(Metal Induced Lateral Crystalization), ELA(Eximer Laser Anealing) 등을 수행함으로써 형성할 수 있다.
다음으로, 도2b에 도시된 바와 같이 상기 반도체층(34)이 형성된 기판(30) 상에 산화막, 질화막 및 상기 산화막 및 질화막의 적층막 등으로 이루어지는 게이트절연막(36)을 형성하고, 상기 게이트절연막(36) 상에 하부의 반도체층(34)의 측부를 개방하고 중앙부를 폐쇄하는 포토레지스트 패턴(38)을 형성한다.
이때, 상기 게이트절연막(36)은 CVD, 스퍼터링(Sputtering) 등에 의해서 형성할 수 있으며, 상기 포토레지스트 패턴(38)은 기판(30) 상에 포토레지스트를 코팅한 후, 노광 및 현상함으로써 형성할 수 있다.
계속해서, 도2c에 도시된 바와 같이 상기 포토레지스트 패턴(38)을 마스크로 사용하여 습식식각 또는 건식식각에 의해서 게이트절연막(36)을 식각하여 게이트절연막(36)에 제 1 홈(40a) 및 제 2 홈(40b)을 형성한다.
이때, 상기 제 1 홈(40a) 및 제 2 홈(40b)은 주변부 게이트절연막(36)과 비교하여 소정깊이 함몰 형성됨으로써 후속 이온주입공정 과정에 게이트절연막(36)의 두께차에 따른 불순물의 이온주입양을 조절하도록 형성하는 것이다.
다음으로, 도2d에 도시된 바와 같이 상기 게이트절연막(36) 상에 형성된 제 1 홈(40a) 및 제 2 홈(40b) 사이 즉, 상기 제 1 홈(40a) 및 제 2 홈(40b)과 소정간격 이격된 위치의 게이트절연막(36) 상에 게이트전극(42)을 형성한다.
이때, 상기 게이트전극(42)은 MoW 합금, AlNd 합금, Mo, TiW, Cr 및 Al 또 는 상기 MoW 합금, AlNd 합금, Mo, TiW, Cr 및 Al의 적층구조로 이루어질 수 있고, 상기 게이트전극(42)은 기판 상에 소정의 도전성 물질을 도포한 후, 노광, 현상 및 식각공정을 수반하는 포토리소그래피공정에 의해서 형성할 수 있다.
마지막으로, 도2e에 도시된 바와 같이 상기 게이트전극(42)이 형성된 기판(30) 상에 소정의 에너지로 1E12ions/㎠ 내지 1E16ions/㎠의 불순물을 반도체층(34) 내부에 이온주입함으로써 반도체층(34)에 고농도 소오스영역/드레인영역(44a, 44b) 및 저농도 소오스영역/드레인영역(46a, 46b)을 동시에 형성한다.
이때, 상기 고농도 소오스영역/드레인영역(44a, 44b) 및 저농도 소오스영역/드레인영역(46a, 46b)은 게이트절연막(36)에 함몰 형성된 제 1 홈(40a) 및 제 2 홈(40b)에 의해서 게이트절연막(36)의 두께 차가 발생함으로써 형성할 수 있는 것이다.
즉, 제 1 홈(40a) 및 제 2 홈(40b)이 형성된 게이트절연막(36)은 주변부보다 상대적으로 두께가 얇으므로 인해서 보다 많은 양의 이온 불순물이 하부의 반도체층(34)에 주입될 수 있어서 고농도 소오스영역/드레인영역(44a, 44b)이 형성되는 것이고, 상기 제 1 홈(40a) 및 제 2 홈(40b) 주변부의 게이트절연막(36)은 제 1 홈(40a) 및 제 2 홈(40b)이 형성된 게이트절연막(36)보다 상대적으로 두께가 두꺼워서 보다 적은 양의 불순물이 하부의 반도체층(34)에 주입될 수 있어서 저농도 소오스영역/드레인영역(46a, 46b)이 형성되는 것이다.
그리고, 상기 불순물의 이온주입은 이온샤워(Ion shower) 또는 이온 임플란 터(Ion implanter) 방식에 의해서 수행될 수 있다.
이상, 설명한 바와 같이 본 발명에 따른 LDD구조를 갖는 박막 트랜지스터의 제조방법에 의하면 이온주입공정을 위한 마스크로 사용되는 포토레지스트 패턴 형성공정을 생략하고, 게이트전극을 자기정렬 마스크로 사용하여 1번의 이온주입공정에 의해서 LDD구조의 박막 트랜지스터를 형성할 수 있다.
따라서, 이온주입공정의 마스크로 사용되는 포토레지스트 패턴을 형성하기 위하여 수행되는 포토레지스트 도포, 노광 및 현상공정의 수행에 의해서 발생될 수 있는 잠재 불량요인을 제거할 수 있는 효과가 있다.
또한, 상기 이온주입공정의 마스크로 사용되는 포토레지스트 패턴을 애싱한 후, 기판 상에 포토레지스트가 잔존함으로써 완성된 박막 트랜지스터가 열화되는 것을 방지할 수 있는 효과가 있다.
그리고, 1번의 이온주입공정에 의해서 LDD구조를 갖는 소오스영역/드레인영역을 형성할 수 있으므로 공정이 매우 간단한 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (4)
- 기판 상에 반도체층을 형성하는 단계;상기 반도체층을 포함하는 기판 상에 게이트절연막을 형성하는 단계;상기 게이트절연막 상에 상기 반도체층의 측부를 개방하고 중앙부를 폐쇄하는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 마스크로 사용하여 상기 게이트절연막을 소정깊이로 식각하여 상기 게이트절연막에 제 1 홈 및 제 2 홈을 형성하는 단계;상기 제 1 홈 및 제 2 홈 사이의 상기 게이트절연막 상에 게이트전극을 형성하는 단계; 및상기 게이트전극을 마스크로 사용하여 상기 반도체층 내부에 불순물을 주입하여 고농도 소오스영역/드레인영역 및 저농도 소오스영역/드레인영역을 동시에 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 LDD구조를 갖는 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 제 1 홈 및 제 2 홈을 건식식각에 의해서 형성하는 것을 특징으로 하는 LDD구조를 갖는 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 이온주입농도는 1E12ions/㎠ 내지 1E16ions/㎠로 이 루어지는 것을 특징으로 하는 LDD구조를 갖는 박막 트랜지스터의 제조방법.
- 기판 상에 형성된 반도체층;상기 반도체층을 포함한 상기 기판 상에 형성되고, 소정간격 이격되어 상기 반도체층 상부에 제 1 홈 및 제 2 홈이 형성된 게이트절연막;상기 제 1 홈 및 제 2 홈 사이의 상기 게이트절연막 상에 형성된 게이트전극; 및상기 게이트전극 양측의 상기 반도체층에 형성된 고농도 소오스영역/드레인영역 및 저농도 소오스영역/드레인영역;을 구비하여 이루어지는 것을 특징으로 하는 LDD영역을 갖는 박막 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020001263A KR100542983B1 (ko) | 2002-01-09 | 2002-01-09 | 엘디디영역을 갖는 박막 트랜지스터의 제조방법 및 이에따른 박막 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020001263A KR100542983B1 (ko) | 2002-01-09 | 2002-01-09 | 엘디디영역을 갖는 박막 트랜지스터의 제조방법 및 이에따른 박막 트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030060527A KR20030060527A (ko) | 2003-07-16 |
| KR100542983B1 true KR100542983B1 (ko) | 2006-01-20 |
Family
ID=32217474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020001263A KR100542983B1 (ko) | 2002-01-09 | 2002-01-09 | 엘디디영역을 갖는 박막 트랜지스터의 제조방법 및 이에따른 박막 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100542983B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101451580B1 (ko) * | 2008-06-24 | 2014-10-16 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488063B1 (ko) * | 2002-04-15 | 2005-05-06 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR100591151B1 (ko) * | 2003-12-31 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그의 제조 방법 |
| KR100667936B1 (ko) * | 2004-11-19 | 2007-01-11 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이 박막 트랜지스터를구비한 평판 표시 장치 |
| KR102442615B1 (ko) * | 2015-07-09 | 2022-09-14 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120249A (ja) * | 1991-12-24 | 1994-04-28 | Semiconductor Energy Lab Co Ltd | Ｍｏｓトランジスタ作製方法およびその構造 |
| JPH06333948A (ja) * | 1993-05-25 | 1994-12-02 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製法 |
| KR20000031174A (ko) * | 1998-11-04 | 2000-06-05 | 윤종용 | 다결정 규소 박막 트랜지스터 기판의 제조 방법 |
| KR20000039310A (ko) * | 1998-12-12 | 2000-07-05 | 구본준 | 박막트랜지스터 및 그 제조방법 |
-
2002
- 2002-01-09 KR KR1020020001263A patent/KR100542983B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120249A (ja) * | 1991-12-24 | 1994-04-28 | Semiconductor Energy Lab Co Ltd | Ｍｏｓトランジスタ作製方法およびその構造 |
| JPH06333948A (ja) * | 1993-05-25 | 1994-12-02 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製法 |
| KR20000031174A (ko) * | 1998-11-04 | 2000-06-05 | 윤종용 | 다결정 규소 박막 트랜지스터 기판의 제조 방법 |
| KR20000039310A (ko) * | 1998-12-12 | 2000-07-05 | 구본준 | 박막트랜지스터 및 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101451580B1 (ko) * | 2008-06-24 | 2014-10-16 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030060527A (ko) | 2003-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7118954B1 (en) | High voltage metal-oxide-semiconductor transistor devices and method of making the same | |
| KR19980016968A (ko) | 셀프얼라인 박막트랜지스터 제조방법 | |
| KR100307459B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100542983B1 (ko) | 엘디디영역을 갖는 박막 트랜지스터의 제조방법 및 이에따른 박막 트랜지스터 | |
| US10916641B2 (en) | Thin film transistor, method of manufacturing thin film transistor, and manufacturing system | |
| KR100552296B1 (ko) | 다결정규소박막트랜지스터기판의제조방법 | |
| KR100590265B1 (ko) | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 | |
| KR102228288B1 (ko) | 탑 게이트 박막 트랜지스터의 제조 방법 | |
| KR100670039B1 (ko) | 엘디디 영역을 가지는 다결정 규소 박막 트랜지스터의 제조 방법 | |
| JP3923600B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR0156120B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100489588B1 (ko) | 탑게이트형박막트랜지스터의제조방법 | |
| KR100307458B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100304911B1 (ko) | 박막트랜지스터제조방법 | |
| KR100443519B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20010017084A (ko) | 반도체장치의 듀얼 게이트산화막 형성 방법 | |
| KR100256234B1 (ko) | 반도체 소자의 실리사이드막 형성 방법 | |
| KR100438666B1 (ko) | 전계효과트랜지스터제조방법 | |
| KR100261172B1 (ko) | 반도체소자 제조방법 | |
| KR100542304B1 (ko) | 액정 표시 장치-박막 트랜지스터의 제조방법 | |
| KR100542980B1 (ko) | 엘디디영역을 갖는 씨모스 박막 트랜지스터의 제조방법 | |
| KR20020076625A (ko) | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 | |
| KR100256259B1 (ko) | 반도체 소자의 공통 게이트 형성방법 | |
| KR100573648B1 (ko) | 실리사이드 형성 방법 | |
| KR20090114919A (ko) | 센터오프셋 구조를 구비한 역 스테거드형 다결정 실리콘박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20191223 Year of fee payment: 15 |