KR970067914A - 전자 디바이스 제조방법 - Google Patents

전자 디바이스 제조방법 Download PDF

Info

Publication number
KR970067914A
KR970067914A KR1019970010274A KR19970010274A KR970067914A KR 970067914 A KR970067914 A KR 970067914A KR 1019970010274 A KR1019970010274 A KR 1019970010274A KR 19970010274 A KR19970010274 A KR 19970010274A KR 970067914 A KR970067914 A KR 970067914A
Authority
KR
South Korea
Prior art keywords
masking
semiconductor film
openings
grid
energy beam
Prior art date
Application number
KR1019970010274A
Other languages
English (en)
Other versions
KR100472157B1 (ko
Inventor
니켈 데이빗 영
Original Assignee
요트.게.아.롤페즈
필립스 일렉트로닉스 엔. 브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아.롤페즈, 필립스 일렉트로닉스 엔. 브이. filed Critical 요트.게.아.롤페즈
Publication of KR970067914A publication Critical patent/KR970067914A/ko
Application granted granted Critical
Publication of KR100472157B1 publication Critical patent/KR100472157B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

대면적 전자 디바이스를 제조하는데 있어서 TFT와 같은 박막 회로 소자들이 디바이스 기판(100,101)상에 결정회된 반도체막(1)의 격리된 돌기부(1a,1b)와 함께 형성된다. 상기 방법은 상기 마스킹 스트라입(32) 아래 및 상기 개구(31)들에서 모두 반도체막(1)을 결정화하도록 반도체막(1)을 가열하기 위해, 반도체막(1)상에 형성된 개구(31)들에서 모두 반도체막(10을 결정화하도록 반도체막(1)을 가열하기 위해 반도체막(1)상에 형성된 개구(31)들 및 마스킹 스트라입(32)의 그리드(30)에 에너지 빔(50)을 향하게 하는 단계를 포함한다. 마스킹 스트라입(32)은 TFT의 채널 영역(11)이 형성되는 반도체막(1)의 영역들 위에 위치된다. 마스킹 스트라입(32)들간의 각각의 개구(31)는 단계(c)의 에너지 빔(50)의 파장보다 작은 폭 S1을 갖는다. 각 마스킹 스트라입(32)아래의 채널 영역(11)의 길이는 개구들에서 에너지 빔(50)의 회절 및 에너지 빔(50)에 의해 가열된 영역으로부터의 열방산에 의해 결정화된다. 상기 방법은 또한, 마스킹 스트라입(32)을 이용하여 주입에 대해 하부 영역을 마스킹하는 동안 개구(31)에서 반도체막(1)에 도펀트 이온(40)을 주입하고, 이것에 의해 TFT의 소스 및 드레인 영역(12,13)과 중간 전도 영역(14)을 위해 도펀트 농도를 제공하는 단계를 포함한다. 적어도 절연막(2)상의 마스킹 스트라입(32)들의 일부 그리드(30)는 TFT의 절연 게이트 구조로서 계속 유지된다. 이러한 방법은 반도체막(1)을 결정화하고 TFT 구조를 형성하기 위한 단계들을 조합함으로써 제조 공정을 단순화하고, 결정화 공정은 그리드(30)의 재료 및 치수, 개구(31), 및 마스킹 스트라입(32)들의 적절한 선택에 의해 더 효율적으로 된다.

Description

전자 디바이스 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도5는 발명을 따르는 방법에 의한 제조에 있어 연속되는 단계들에서의 전자 디바이스 구조의 일부를 도시하는 횡단면도이다.

Claims (10)

  1. 박막트랜지스터를 포함하는 전자 디바이스를 제조하기 위해,(a) 기판상에 반도체막, 절연막, 및 마스킹막을 연속해서 증착하는 단계,(b) 상기 마스킹막을 패터닝하여 상기 반도체막 위에 개구들을 갖는 마스킹 스트라입(stripe)들의 그리드를 형성하는 단계, (c) 에너지 빔이 상기 그리드 및 개구들을 향하게 하여 상기 개구들에서 상기 에너지 빔의 영역으로 상기 반도체막을 가열하므로 상기 개구들에서 및 상기 마스킹 스트라입들 아래에서 모두 상기 반도체막을 결정화하는 단계를 포함하는 제조방법에 있어서 상기 개구들에서 상기 에너지 빔의 회절 및 상기 에너지 빔에 의해 가열된 영역으로부터의 열방산에 의해 각 마스킹 스트라입 아래에 채널 영역을 결정화하기 위하여 상기 박막트랜지스터의 상기 채널 영역이 형성되고 상기 단계 (c)의 상기 에너지 빔의 파장보다 작은 폭을 상기 마스킹 스트라입들 간의 각각의 개구에 제공하는 상기 반도체막의 영역들 위에 상기 마스킹 스트라입들이 위치하도록 상기 단계(b)에서 상기 그리드를 패터닝하는 단계, (d) 상기 마스킹 스트라입들을 이용하여 도펀트 이온의 주입에 대해 상기 반도체막의 하부 영역을 마스킹하는 동안에 상기 그리드에 있는 상기 개구들에서 상기 반도체막에 소정의 전도성 특성을 갖는 도펀트 이온을 주입하고, 상기 반도체막에서 상기 주입된 도펀트 이온은 상기 박칵트랜지스터의 중간 전도 영역들과 소스 및 드레인 영역들을 위해 도펀트 농도를 결정해 주는 소정의 전도성 유형을 제공하는 단계, 및 (e) 상기 박막트랜지스터의 절연 게이트 구조로서 상기 절연막 상에 적어도 마스킹 스트라입들의 상기 그리드의 일부를 계속 유지하는 단계를 포함하는 것을 특징으로 하는 전자 디바이스 제조방법.
  2. 제1항에 있어서 상기 주입 단계 (d)는 상기 결정 성장 단계 (c)이전에 실행되고, 상기 에너지 빔은 상기 개구들에서 상기 주입된 도펀트 농도를 어닐링 하는데 소용되고 상기 개구들에서 및 상기 마스킹 스트라입들 하에서 모두 상기 반도체막을 결정화하는 단계를 더 포함하는 것을 특징으로 하는 전자 디바이스 제조방법.
  3. 제2항에 있어서 상기 그리드가 포토리소그래픽 및 에칭 공정을 이용하여 상기 마스킹 스트라입들의 영역상에 리소그래필 패턴과 함께 형성되고, 상기 리소그래픽 레지스트 패턴은 단계(d)동안에 주입 마스크의 일부로서 상기 마스킹 스트라입들 상에 있게 되고, 상기 리소그래픽 페지스트 패턴은 상기 결정성장 단계(c)이전에 제거되는 것을 특징으로 하는 전자 디바이스 제조방법.
  4. 제1항 내지 제3항중 어느 한항에 있어서 상기 절연막은 살기 결정 성장 및 주입 단계 (c)와 (d); 이전에 상기 그리드의 개구들로부터 제거되는 것을 특징으로 하는 전자 디바이스 제조방법.
  5. 제1항 내지 제4항중 어느 한항에 있어서 상기 단계(b) 동안에 상기 개구들 간의 각각의 마스킹 스트라입은 λ가 상기 단계(c)에서 상기 에너지 빔의 파장일 때 λ보다 크고 3λ보다 작은 폭으로 형성되는 것을 특징으로 하는 전자 디바이스 제조방법.
  6. 제1항 내지 제5항중 어느 한항에 있어서 상기 마스킹 스트라입은 입사된 상기 에너지 빔을 흡수하는 반도체 재료를 포함하는 것을 특징으로 하는 전자 디바이스 제조방법.
  7. 제1항 내지 제5항중 어느 한항에 있어서 상기 마스킹 스트라입은 적어도 입사된 상기 에너지 빔을 일부는 반사하는 금속으로 되는 것을 특징으로 하는 전자 디바이스 제조방법.
  8. 제1항 내지 제7항중 어느 한항에 있어서 상기 결정 성장 및 주입 단계 (c)와 (d) 이후에 수소 첨가 공정이 실행되어 상기 그리드의 개구들을 통해 상기 반도체막의 상기 채널 영역들 내로 수소가 도입되는 것을 특징으로 하는 전자 디바이스 제조방법.
  9. 제1항 내지 제8항중 어느 한항에 있어서 상기 마스킹막을 증착하기 이전에 상기 반도체막이 격리된 반도체 돌기부들 내로 패터닝되고 상기 돌기부들중 하나는 상기 박막트랜지스터의 모든 채널 영역들을 수용하는 것을 특징으로 하는 전자 디바이스 제조방법.
  10. 제1항 내지 제9항중 어느 한항에 있어서 상기 에너지 밤은 엑시머 레이저로부터의 자외선 파장으로 되어 있고, 상기 그리드는 0.3㎛보다 작은 폭을 갖는 각각의 개구 및 0.3㎛ 내지 0.7㎛의 범위 내의 폭을 갖는 상기 개구들 간의 각각의 마스킹 스트라입과 더불어 단계(b)에서 형성되는 것을 특징으로 하는 전자 디바이스 제조방법.
KR1019970010274A 1996-03-22 1997-03-22 전자디바이스제조방법 KR100472157B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9606083.5 1996-03-22
GBGB9606083.5A GB9606083D0 (en) 1996-03-22 1996-03-22 Electronic device manufacture

Publications (2)

Publication Number Publication Date
KR970067914A true KR970067914A (ko) 1997-10-13
KR100472157B1 KR100472157B1 (ko) 2005-07-01

Family

ID=10790862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970010274A KR100472157B1 (ko) 1996-03-22 1997-03-22 전자디바이스제조방법

Country Status (6)

Country Link
US (1) US5930609A (ko)
EP (1) EP0797246B1 (ko)
JP (1) JP4201856B2 (ko)
KR (1) KR100472157B1 (ko)
DE (1) DE69700481T2 (ko)
GB (1) GB9606083D0 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582996B1 (en) * 1998-07-13 2003-06-24 Fujitsu Limited Semiconductor thin film forming method
GB2358083B (en) * 2000-01-07 2004-02-18 Seiko Epson Corp Thin-film transistor and its manufacturing method
GB2358082B (en) 2000-01-07 2003-11-12 Seiko Epson Corp Semiconductor transistor
SG143981A1 (en) * 2001-08-31 2008-07-29 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
TW589667B (en) * 2001-09-25 2004-06-01 Sharp Kk Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
TW516240B (en) * 2002-02-18 2003-01-01 Ind Tech Res Inst Method of fabricating film transistor on a transparent substrate
US20040093263A1 (en) * 2002-05-29 2004-05-13 Doraisamy Malchiel A. Automated Interview Method
KR100454751B1 (ko) 2002-10-21 2004-11-03 삼성에스디아이 주식회사 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
KR100894594B1 (ko) * 2006-11-24 2009-04-24 삼성모바일디스플레이주식회사 표시장치용 소자기판 및 이의 제조방법
JP5600255B2 (ja) * 2010-01-12 2014-10-01 株式会社ジャパンディスプレイ 表示装置、スイッチング回路および電界効果トランジスタ
US8952429B2 (en) * 2010-09-15 2015-02-10 Institute of Microelectronics, Chinese Academy of Sciences Transistor and method for forming the same
TWI435392B (zh) * 2011-02-24 2014-04-21 Univ Nat Chiao Tung 具有電晶體的半導體元件及其製法
CN103137484A (zh) * 2011-11-30 2013-06-05 广东中显科技有限公司 搭桥晶粒多晶硅薄膜晶体管的制造方法
WO2013078641A1 (zh) * 2011-11-30 2013-06-06 广东中显科技有限公司 搭桥晶粒多晶硅薄膜晶体管及其制造方法
WO2013094547A1 (en) * 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102629665B (zh) * 2012-03-30 2015-01-07 京东方科技集团股份有限公司 制作晶体管的方法、晶体管、阵列基板以及显示器
CN114284865B (zh) * 2021-12-24 2023-07-21 中国科学院半导体研究所 有源反馈分布式反馈激光器及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2553579B1 (fr) * 1983-10-12 1985-12-27 Commissariat Energie Atomique Procede de fabrication d'un transistor en film mince a grille auto-alignee
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
GB2245741A (en) * 1990-06-27 1992-01-08 Philips Electronic Associated Active matrix liquid crystal devices
JPH05289103A (ja) * 1992-04-08 1993-11-05 Toshiba Corp 液晶表示装置
EP0589478B1 (en) * 1992-09-25 1999-11-17 Sony Corporation Liquid crystal display device
JPH06140324A (ja) * 1992-10-23 1994-05-20 Casio Comput Co Ltd 半導体薄膜の結晶化方法
JPH06140321A (ja) * 1992-10-23 1994-05-20 Casio Comput Co Ltd 半導体薄膜の結晶化方法
JPH06140323A (ja) * 1992-10-23 1994-05-20 Casio Comput Co Ltd 半導体薄膜の結晶化方法
JP3150840B2 (ja) * 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
KR100472157B1 (ko) 2005-07-01
DE69700481T2 (de) 2000-04-06
EP0797246A1 (en) 1997-09-24
US5930609A (en) 1999-07-27
EP0797246B1 (en) 1999-09-08
JPH1032339A (ja) 1998-02-03
JP4201856B2 (ja) 2008-12-24
DE69700481D1 (de) 1999-10-14
GB9606083D0 (en) 1996-05-22

Similar Documents

Publication Publication Date Title
KR970067914A (ko) 전자 디바이스 제조방법
US5956603A (en) Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
US5618741A (en) Manufacture of electronic devices having thin-film transistors
KR100215845B1 (ko) 반도체소자 제조방법
US6472280B2 (en) Method for forming a spacer for semiconductor manufacture
KR930001504A (ko) 절연 게이트 박막 트랜지스터 제조 방법
KR960006093A (ko) 반도체장치 및 그의 제조방법
KR987000685A (ko) 박막 회로를 구비한 전자 장치 제조 방법(Electronin device manufacture)
US20060071216A1 (en) Thin film transistor having a short channel formed by using an exposure mask with slits
US5552614A (en) Self-aligned thin film transistor with sidewall spacers
US5702960A (en) Method for manufacturing polysilicon thin film transistor
US6171914B1 (en) Synchronized implant process to simplify NLDD/PLDD stage and N+/P+stage into one implant
KR100544114B1 (ko) 박막트랜지스터의 제조방법
JPH07131027A (ja) 薄膜半導体装置の製造方法
KR100637116B1 (ko) 박막트랜지스터의 제조방법
KR100504537B1 (ko) 박막 트랜지스터의 제조 방법
KR100542304B1 (ko) 액정 표시 장치-박막 트랜지스터의 제조방법
KR100307458B1 (ko) 박막트랜지스터 제조방법
KR100325077B1 (ko) 실리사이드막을구비한박막트랜지스터의형성방법
KR920006737B1 (ko) 싱글폴리 및 싱글메탈의 이피롬쎌 및 그 제조방법
JPH09148458A (ja) 浮遊ゲートを有する半導体素子の製造方法
JPH0521463A (ja) 薄膜トランジスタの製造方法
KR100198607B1 (ko) 마스크 롬 제조방법
TW200832621A (en) Method of making EEPROM transistors
KR0161848B1 (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140124

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150126

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee