CN100466234C - 薄膜晶体管的制造方法 - Google Patents
薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN100466234C CN100466234C CNB2005101300907A CN200510130090A CN100466234C CN 100466234 C CN100466234 C CN 100466234C CN B2005101300907 A CNB2005101300907 A CN B2005101300907A CN 200510130090 A CN200510130090 A CN 200510130090A CN 100466234 C CN100466234 C CN 100466234C
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- drain
- source
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管的制造方法。在基板上形成缓冲层。在缓冲层上形成第一与第二多晶硅岛状物。在基板上形成栅绝缘层。在栅绝缘层上分别形成第一与第二栅极。在基板上形成牺牲层。在牺牲层上形成光刻胶层。利用光刻胶层为掩膜,移除第一多晶硅岛状物上方的牺牲层。进行第一离子植入工序,以于第一多晶硅岛状物内形成第一源极/漏极。移除光刻胶层,然后进行第二离子植入工序,以于第二多晶硅岛状物内形成第二源极/漏极,同时第二离子植入工序使离子植入在第一栅极两侧下方的缓冲层内。移除该牺牲层,然后进行浅掺杂离子植入工序。
Description
技术领域
本发明涉及一种薄膜晶体管的制造方法,且特别涉及一种低温多晶硅薄膜晶体管的制造方法。
背景技术
早期的多晶硅薄膜晶体管(poly-silicon thin film transistor,poly-siliconTFT)的制作采用固相结晶(solid phase crystallization,SPC)工艺,由于其工艺温度高达摄氏1000度,所以必需采用熔点较高的石英基板。此外,由于石英基板成本比玻璃基板贵上许多,且在基板尺寸受限的情况下,因此过去只能发展小型面板(面板大约仅有2至3英寸)。近年来随着激光技术的不断进步,准分子激光退火(excimer laser annealing,ELA)工艺也应用于多晶硅薄膜晶体管的制造工艺中。
准分子激光退火工艺主要是使用激光束照射于非晶硅层(amorphoussilicon layer,a-Si layer),使得非晶硅层熔融(melting)后再结晶(recrystallization)成为多晶硅层(poly-silicon layer)。由于采用准分子激光退火工艺的多晶硅薄膜晶体管制造工艺可在温度摄氏600度以下完成全部工艺,因此此种工艺所形成的多晶硅薄膜晶体管又被称为低温多晶硅薄膜晶体管(low temperature poly-silicon TFT,LTPS TFT)。
图1A至图1C为公知低温多晶硅薄膜晶体管的制造方法的示意图。请先参照图1A,公知的低温多晶硅薄膜晶体管的制造方法包括下列步骤。首先,在基板110上形成缓冲层(buffer layer)120,然后在缓冲层120上形成第一多晶硅岛状物(poly-silicon island)130a与第二多晶硅岛状物130b。接着,在第一多晶硅岛状物130a与第二多晶硅岛状物130b上形成栅绝缘层140。再来,在栅绝缘层140上形成第一栅极150a与第二栅极150b。
请参照图1B,在基板110上形成光刻胶层210,以覆盖第二多晶硅岛状物130b与第二栅极150b。然后,进行第一离子植入工序(ion implantationprocess)S110,以在第一多晶硅岛状物130a内形成第一源极/漏极132a,而第一源极/漏极132a之间即是第一通道区(channel region)134a。
请参照图1C,在形成第一源极/漏极132a之后,移除光刻胶层210。然后,在基板110上形成光刻胶层220,以覆盖第一多晶硅岛状物130a与第一栅极150a。接着,进行第二离子植入工序S120,以在第二多晶硅岛状物130b内形成第二源极/漏极132b,而第二源极/漏极132b之间即是第二通道区134b。再来,移除光刻胶层220,至此大致完成公知低温多晶硅薄膜晶体管的制造。值得注意的是,为了形成第一源极/漏极132a与第二源极/漏极132b,此公知的低温多晶硅薄膜晶体管的制造方法必须分别形成光刻胶层210与220。换言之,此公知的低温多晶硅薄膜晶体管的制造方法必须使用两道光刻掩膜才能完成第一源极/漏极132a与第二源极/漏极132b的制造。因此,为了减少光刻掩膜数,发展出另一种公知低温多晶硅薄膜晶体管的制造方法。
图2A至图2B为另一公知低温多晶硅薄膜晶体管的制造方法的示意图。请先参照图2A,公知的低温多晶硅薄膜晶体管的制造方法包括下列步骤。首先,如同上述制造方法在基板110上依次形成缓冲层120、第一多晶硅岛状物130a、第二多晶硅岛状物130b、栅绝缘层140、第一栅极150a与第二栅极150b。然后,进行第一离子植入工序S110,以在第一多晶硅岛状物130a内形成第一源极/漏极132a,而第一源极/漏极132a之间即是第一通道区134a。值得注意的是,第一次离子植入工序S110同样将硼离子植入第二多晶硅岛状物130b内。
请参照图2B,然后,在基板110上形成光刻胶层230,以覆盖第一多晶硅岛状物130a与第一栅极150a。接着,进行第二离子植入工序S130,以在第二多晶硅岛状物130b内形成第二源极/漏极132c,而第二源极/漏极132c之间即是第二通道区134c。再来,移除光刻胶层230,至此大致完成公知低温多晶硅薄膜晶体管的制造。值得注意的是,此种制造方法虽然可以减少一道光刻掩膜,然而第一次离子植入工序S110同样将硼离子植入第二多晶硅岛状物130b内。换言之,先前所植入的硼离子将会影响第二次离子植入工序S130所植入的磷离子。此外,上述两种制造方法均无法形成浅掺杂漏极(Light Doped Drain,LDD)的结构,以改善漏电流的现象。
发明内容
鉴于上述情况,本发明的目的就是提供一种薄膜晶体管的制造方法,以减少所使用的光刻掩膜数,并形成具有浅掺杂漏极的结构的薄膜晶体管。
基于上述目的或其它目的,本发明提出一种薄膜晶体管的制造方法,其包括下列步骤。首先,在基板上形成缓冲层,然后在缓冲层上形成第一多晶硅岛状物与第二多晶硅岛状物。在基板上形成栅绝缘层,并覆盖住第一多晶硅岛状物与第二多晶硅岛状物。在第一多晶硅岛状物上方的栅绝缘层上形成第一栅极,并且在第二多晶硅岛状物上方的栅绝缘层上形成第二栅极。然后,在基板上形成牺牲层,并覆盖第一栅极与第二栅极。在第二多晶硅岛状物上方的牺牲层上形成光刻胶层,然后利用光刻胶层为掩膜,移除第一多晶硅岛状物上方的牺牲层。接着,进行第一离子植入工序,以于第一栅极两侧下方的第一多晶硅岛状物内形成第一源极/漏极,而第一源极/漏极之间即是第一通道区。移除光刻胶层,然后进行第二离子植入工序,以于第二栅极两侧下方的第二多晶硅岛状物内形成第二源极/漏极,而第二源极/漏极之间即是第二通道区,同时第二离子植入工序使离子植入在第一栅极两侧下方的缓冲层内。移除该牺牲层,然后进行浅掺杂离子植入工序,以在第二源极/漏极与第二通道区之间形成浅掺杂漏极。
依照本发明实施例,牺牲层的材质可以是氮化硅(silicone nitride)。
依照本发明实施例,牺牲层的厚度可以是介于50至2000埃(angstrom)之间。
依照本发明实施例,第二离子植入工序所植入的离子浓度可以是介于1E14至1E15ions/cm2之间。
依照本发明实施例,第二离子植入工序所使用的植入能量可以是介于10至200keV之间。
依照本发明实施例,在形成该浅掺杂漏极之后,此薄膜晶体管的制造方法还可以在基板上形成图案化介电层,其中图案化介电层暴露出部分第一源极/漏极与部分第二源极/漏极。然后,在图案化介电层上形成第一源极/漏极导体层以及第二源极/漏极导电层,其中第一源极/漏极导体层分别与第一源极/漏极电连接,而第二源极/漏极导体层分别与第二源极/漏极电连接。
依照本发明实施例,于栅绝缘层上形成第一栅极与第二栅极之后,此薄膜晶体管的制造方法还可以利用第一栅极与第二栅极作为掩膜,部分地蚀刻栅绝缘层,以使第一栅极与第二栅极底下的栅绝缘层的厚度大于其它部分的栅绝缘层的厚度。
依照本发明实施例,于栅绝缘层上形成第一栅极与第二栅极之后,此薄膜晶体管的制造方法还可以利用第一栅极与第二栅极作为掩膜,蚀刻栅绝缘层,以移除未被第一栅极与第二栅极覆盖的栅绝缘层。
依照本发明实施例,在形成栅绝缘层之后与形成第一栅极与第二栅极之前,此薄膜晶体管的制造方法还可以进行第三离子植入工序,以于一多晶硅岛状物内植入离子。
依照本发明实施例,在形成栅绝缘层之后与形成第一栅极与第二栅极之前,此薄膜晶体管的制造方法还可以进行第四离子植入工序,以于第二多晶硅岛状物内植入离子。
基于上述,本发明在形成第一源极/漏极之前,先形成覆盖第二栅极的牺牲层与光刻胶层。在形成第一源极/漏极之后,移除光刻胶层并进行第二离子植入工序,以于第二多晶硅岛状物内形成第二源极/漏极。此时,由于牺牲层覆盖于第二栅极上,因此不同区域的离子植入深度并不相同。换言之,第二离子植入工序将离子植入于第二多晶硅岛状物内与第一多晶硅岛状物下方的缓冲层内,因此在第一多晶硅岛状物未覆盖光刻胶层的情况下,第二离子植入工序所植入的离子对于第一多晶硅岛状物的电性影响能够降低。此外,与公知技术相比,本发明所需的光刻掩膜数较少。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1A至图1C为公知低温多晶硅薄膜晶体管的制造方法的示意图。
图2A至图2B为另一公知低温多晶硅薄膜晶体管的制造方法的示意图。
图3A至图3E为依照本发明第一较佳实施例的薄膜晶体管的制造方法的示意图。
图4A至图4F为依照本发明第二较佳实施例的薄膜晶体管的制造方法的示意图。
图5A至图5E为依照本发明第三较佳实施例的薄膜晶体管的制造方法的示意图。
主要元件标记说明
110、310:基板
120、320:缓冲层
130a、330a:第一多晶硅岛状物
130b、330b:第二多晶硅岛状物
132a、332a、432a、532a:第一源极/漏极
132b、132c、332b、432b、532b:第二源极/漏极
134a、334a、434a、534a:第一通道区
134b、134c、334b、434b、534b:第二通道区
140、340、440、540:栅绝缘层
150a、350a:第一栅极
150b、350b:第二栅极
210、220、230、610:光刻胶层
300、400、500:薄膜晶体管
336b、436b、536b:浅掺杂漏极
360:牺牲层
370:图案化介电层
380a:第一源极/漏极导体层
380b:第二源极/漏极导体层
S110、S210、S310、S410:第一离子植入工序
S120、S130、S220、S320、S420:第二离子植入工序
S230、S330、S430:浅掺杂离子植入工序
具体实施方式
第一实施例
图3A至图3E为依照本发明第一较佳实施例的薄膜晶体管的制造方法的示意图。请参照图3A,本实施例的薄膜晶体管的制造方法包括下列步骤。首先,在基板310上形成缓冲层320,其中形成缓冲层320的方法可以是低压化学气相沉积(low pressure CVD,LPCVD)工艺或是等离子体增强化学气相沉积(plasma enhanced CVD,PECVD)工艺。更详细而言,缓冲层320例如是单层氧化硅或是氧化硅/氮化硅的双层结构。此外,基板310可以是玻璃基板、石英基板或是塑料基板。
然后,在缓冲层320上形成第一多晶硅岛状物330a与第多晶硅岛状物330b。更详细而言,形成第一多晶硅岛状物330a与第二多晶硅岛状物330b的步骤例如是先在基板310上形成非晶硅层(图中未表示),而非晶硅层的厚度可以是介于100埃至1000埃之间,较佳的厚度为500埃。此外,形成非晶硅层的方式例如是化学气相沉积(chemical vapor deposition,CVD)工艺或等离子体加强化学气相沉积(PECVD)工艺。接着,对于此非晶硅层进行激光退火(laser annealing)工艺,以使非晶硅层转变成多晶硅层。然后,对于此多晶硅层进行光刻(photolithography)工艺与蚀刻(etching)工艺,以在基板310上形成第一多晶硅岛状物330a与第二多晶硅岛状物330b。
上述激光退火工艺例如是准分子激光、固态激光(solid-state laser)或二极管激发式固态激光(diode pumped solid state laser,DPSS)。更特别地,在对于非晶硅层进行激光退火工艺之前,还可先进行去氢(dehydrogenation)工艺,以降低非晶硅层内的氢含量。值得一提的是,适当厚度的缓冲层320不仅能够避免基板310内的金属离子扩散至后续形成的第一多晶硅岛状物330a与第二多晶硅岛状物330b中,还可降低激光退火工艺的冷却速率,以形成较大的硅结晶颗粒。此外,上述缓冲层320也可以改善基板310内的金属离子扩散至多晶硅岛状物330内的现象。
请继续参照图3A,接着,在基板310上形成栅绝缘层340,并覆盖住第一多晶硅岛状物330a与第二多晶硅岛状物330b。此外,栅绝缘层340的材质可以是氧化硅或其它绝缘材料。更详细而言,形成氧化硅的方式可以是采用PECVD工艺,并配合SiH4/N2O或TEOS/O2等反应气体。值得一提的是,为了调整第一多晶硅岛状物330a与第二多晶硅岛状物330b的电性质,在栅绝缘层340之后,也可以分别对于第一多晶硅岛状物330a与第二多晶硅岛状物330b进行离子植入工序,也就是通道掺杂(channeldoping)工序。
然后,在第一多晶硅岛状物330a上方的栅绝缘层340上形成第一栅极350a,并在第二多晶硅岛状物330b上方的栅绝缘层340上形成第二栅极350b。更详细而言,形成第一栅极350a与第二栅极350b的方式可以是先在栅绝缘层340上以溅镀(sputtering)工艺或物理气相沉积(physics vapordeposition,PVD)工艺形成栅极材料层(图中未表示),其中栅极材料层的材质可以是铬(Cr)或是其它金属材质,而栅极材料层的厚度可以是介于1000埃至8000埃之间,栅极材料层的较佳厚度为4000埃。接着,再对此栅极材料层进行光刻工艺与蚀刻工艺,以形成第一栅极350a与第二栅极350b。
在形成第一栅极350a与第二栅极350b之后,在基板310上形成牺牲层360,并覆盖第一栅极350a、第二栅极350b与栅绝缘层340,其中牺牲层360的厚度可以是介于50埃至2000埃,而较佳的厚度例如是1000埃。此外,牺牲层360的材质例如是氮化硅(silicon nitride),而形成氮化硅的方式例如是采用PECVD工艺,并配合反应气体SiH4/NH3。
请参照图3B,在第二多晶硅岛状物350b上方的牺牲层360上形成光刻胶层610,然后利用光刻胶层610为掩膜,移除第一多晶硅岛状物350a
上方的牺牲层360。当牺牲层360的材质为氮化硅时,移除牺牲层360的方式例如是使用磷酸(phosphoric acid)进行蚀刻工艺。接着,进行第一离子植入工序S210,以于第一栅极350a两侧下方的第一多晶硅岛状物330a中形成第一源极/漏极332a,而第一源极/漏极332a之间即是第一通道区334a。
此外,第一离子植入工序S210所植入的离子可以P型掺杂物,其中p型掺杂物可以是硼离子。另外,硼离子的掺杂浓度可以是介于2E14至2E15ions/cm2,而较佳的掺杂浓度例如是1E15ions/cm2。此外,较佳的植入能量例如是30keV。
请参照图3C,在形成第一源极/漏极332a之后,移除光刻胶层610。接着,进行第二离子植入工序S220,以于第二栅极350b两侧下方的第二多晶硅岛状物330b中形成第二源极/漏极332b,而第二源极/漏极332b之间即是第二通道区334b。此外,第二离子植入工序S220所植入的离子可以是n型掺杂物,其中n型掺杂物可以是磷离子。另外,磷离子的掺杂浓度例如是介于1E14至1E15ions/cm2,而较佳的浓度例如是5E14 ions/cm2。另外,植入能量例如是10至200keV,而较佳的植入能量例如是125keV。
值得注意的是,由于牺牲层360的影响,因此第二离子植入工序S220不仅将离子植入第二多晶硅岛状物330b内,还穿越第一多晶硅岛状物330a而植入缓冲层320内。换言之,对于第一多晶硅岛状物330a而言,第一离子植入工序S210所植入的离子与第二离子植入工序S220所植入的离子并不会互相影响,也就是说由于牺牲层360的影响,因此不同区域的掺杂深度并不相同。此外,由于牺牲层360具有掩膜的功能,因此第二离子植入工序S220所形成的第二源极/漏极332b的边缘不会与第二栅极350b的边缘对齐。
接着,请参照图3D,移除牺牲层360之后,以第二栅极350b为掩膜进行浅掺杂离子植入工序S230,以在第二源极/漏极332b与通道区334b之间形成浅掺杂漏极336b,其用以改善热载流子效应(hot carrier effect)。至此,初步完成薄膜晶体管的制造。此外,浅掺杂离子植入工序S230所植入的离子可以是n型掺杂物,其中n型掺杂物可以是磷离子。另外,磷离子的掺杂浓度例如是介于1E13至1E14ions/cm2,而较佳的浓度例如是5E13ions/cm2。另外,植入能量例如是10至100keV之间,而较佳的植入能量可以是65keV。
与公知技术相比,本发明先采用牺牲层360以及第二栅极350b作为掩膜以先形成第二源极/漏极332b,并于移除牺牲层360之后,则可以直接利用第二栅极350b作为掩膜而形成浅掺杂漏极336b,因此本发明无须使用另外一道光刻掩膜工序来定义出浅掺杂漏极336b。
请参照图3E,在形成浅掺杂漏极336b之后,在基板310上形成图案化介电层370,其中图案化介电层370暴露出部分第一源极/漏极332a与部分第二源极/漏极332b。更详细而言,形成图案化介电层370的方式可以是先以CVD工艺在基板310上形成介电层,而此介电层的材质例如是氧化硅、氮化硅或其它绝缘材料。此外,此介电层的厚度可以是介于2000埃至8000埃之间,较佳为4000埃。在形成介电层之后,对于上述工艺所形成的结构体进行热工艺,其可以是快速加热退火工艺(rapid thermalannealing,RTA),其温度范围例如是摄氏500至650度,而较佳的温度例如是摄氏600度。此外,退火时间可以是介于10至120秒之间,而较佳的退火时间可以是70秒。接着,对于此介电层进行光刻工艺与蚀刻工艺,以形成图案化介电层370。
然后,在图案化介电层370上形成第一源极/漏极导体层380a与第二源极/漏极导体层380b,以完成薄膜晶体管300的制造,其中第一源极/漏极导体层380a分别与第一源极/漏极332a电连接,而第二源极/漏极导体层380b分别与第二源极/漏极332b电连接。更详细而言,形成第一源极/漏极导体层380a与第二源极/漏极导体层380b的方式可以是先以溅镀工艺或PVD工艺在图案化介电层370上形成源极/漏极导体材料层,其中源极/漏极导体材料层的材质可以是铬(Cr)或是其它金属材质。此外,源极/漏极导体材料层的厚度可以是介于1000埃至8000埃之间,较佳为4000埃。接着,再对此源极/漏极导体材料层进行光刻工艺与蚀刻工艺,以形成第一源极/漏极导体层380a与第二源极/漏极导体层380b。
第二实施例
图4A至图4F为依照本发明第二较佳实施例的薄膜晶体管的制造方法的示意图。请参照图4A,第二实施例与第一实施例相似,其不同之处在于:在依次形成缓冲层320、第一多晶硅岛状物330a、第二多晶硅岛状物330b、栅绝缘层440、第一栅极350a与第二栅极350b之后,利用第一栅极350a与第二栅极350b作为掩膜,部分地蚀刻栅绝缘层440,以使第一栅极350a与第二栅极350b底下的栅绝缘层440的厚度大于其它部分的栅绝缘层440的厚度。更详细而言,蚀刻后的栅绝缘层440的厚度较佳为400埃。
图4B至图4F的步骤与先前图3A至图3E相似,其包括形成牺牲层360、形成光刻胶层610、移除部分牺牲层360、形成第一源极/漏极432a与在第一源极/漏极432a之间的第一通道区434a、形成第二源极/漏极432b与在第二源极/漏极432b之间的第二通道区434b、在第二源极/漏极432b与第二通道区434b之间形成浅掺杂漏极436b、形成图案化介电层370、形成第一源极/漏极导体层380a以及第二源极/漏极导电层380b等步骤,以完成薄膜晶体管400的制造。
与第一实施例相比,由于栅绝缘层440的厚度较薄,因此第一离子植入工序S310的植入能量可以是介于5keV至100keV之间,较佳的植入能量为20keV。此外,第二离子植入工序S320的较佳的植入能量为80keV。另外,浅掺杂离子植入工序S330的植入能量可以是介于5keV至100keV之间,较佳的植入能量为40keV。
值得注意的是,如同第一实施例,由于牺牲层360覆盖于第二多晶硅岛状物330b上,因此在第二离子植入工序S320中,第二离子植入工序S320所植入的离子贯穿第一多晶硅岛状物330a并植入第一多晶硅岛状物330a下方的缓冲层320内。换言之,第二离子植入工序S320所植入的离子对于第一多晶硅岛状物330a的电性质量的影响能够降低。此外,由于第二离子植入工序S320使用较低的植入能量,因此第二子植入工序S320对于第一多晶硅岛状物330a的晶格结构的损伤较小。
第三实施例
图5A至图5E为依照本发明第三较佳实施例的薄膜晶体管的制造方法的示意图。请参照图5A,第三实施例与第一实施例相似,其不同之处在于:在依次形成缓冲层320、第一多晶硅岛状物330a、第二多晶硅岛状物330b、栅绝缘层540、第一栅极350a与第二栅极350b之后,利用第一栅极350a与第二栅极350b作为掩膜,完全蚀刻未被第一栅极350a与第二栅极350b覆盖的栅绝缘层540。
图5B至图5E的步骤亦与先前图3B至图3E相似,其包括形成牺牲层360、形成光刻胶层610、移除部分牺牲层360、形成第一源极/漏极532a与在第一源极/漏极532a之间的第一通道区534a、形成第二源极/漏极532b与在第二源极/漏极532b之间的第二通道区534b、在第二源极/漏极532b与第二通道区534b之间形成浅掺杂漏极536b、形成图案化介电层370、形成第一源极/漏极导体层380a以及第二源极/漏极导电层380b等步骤,以完成薄膜晶体管500的制造。
特别地,与第二实施例相比,由于完全移除未被第一栅极350a与第二栅极350b覆盖的栅绝缘层540,因此第一离子植入工序S410的植入能量可以是介于5keV至100keV,较佳的植入能量为10keV。此外,第二离子植入工序S420的植入能量可以是介于10keV至200keV,较佳的植入能量为65keV。另外,浅掺杂离子植入工序S430的植入能量可以是介于5keV至100keV,较佳的植入能量为10keV。
综上所述,与公知技术相比,由于本发明在进行第一与第二离子植入工序前,先在第二栅极上形成牺牲层,而在第二离子植入工序时,第二离子植入工序所植入的离子能够贯穿第一多晶硅岛状物而植入位于第一多晶硅岛状物下方的缓冲层内,因此第二离子植入工序所植入的离子对于第离子植入工序植入于第一多晶硅岛状物内的离子的影响能够减轻。换言之,与公知技术相比,本发明不仅能够减少一道光刻掩膜,还可以改善掺杂硼离子与掺杂磷离子之间的互相影响。
此外,本发明所形成的牺牲层还可以作为浅掺杂漏极的掩膜,因此可以省去一道浅掺杂漏极植入的光刻掩膜工序。
另外,随着离子植入设备的植入能量的限制,本发明亦提出不同的制造方法,不仅能够适用于较低植入能量的离子植入设备,还可改善离子植入工艺对于多晶硅岛状物的晶格结构所造成的损伤。
虽然本发明已以较佳实施例披露如上,然其并非用以限定本发明,任何所属技术领域的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与改进,因此本发明的保护范围当视权利要求所界定者为准。
Claims (10)
1.一种薄膜晶体管的制造方法,其特征是包括:
在基板上形成缓冲层;
在该缓冲层上形成第一多晶硅岛状物与第二多晶硅岛状物;
在该基板上形成栅绝缘层,并覆盖住该第一多晶硅岛状物与该第二多晶硅岛状物;
在该第一多晶硅岛状物上方的该栅绝缘层上形成第一栅极,并且在该第二多晶硅岛状物上方的该栅绝缘层上形成第二栅极;
在该基板上形成牺牲层,并覆盖该第一栅极与该第二栅极;
在该第二多晶硅岛状物上方的该牺牲层上形成光刻胶层;
利用该光刻胶层为掩膜,移除该第一多晶硅岛状物上方的该牺牲层;
进行第一离子植入工序,以于该第一栅极两侧下方的该第一多晶硅岛状物内形成第一源极/漏极,而该第一源极/漏极之间即是第一通道区;
移除该光刻胶层;
进行第二离子植入工序,以于该第二栅极两侧下方的该第二多晶硅岛状物内形成第二源极/漏极,而该第二源极/漏极之间即是第二通道区,同时该第二离子植入工序使离子植入在该第一栅极两侧下方的该缓冲层内;
移除该牺牲层;以及
进行浅掺杂离子植入工序,以在该第二源极/漏极与该第二通道区之间形成浅掺杂漏极。
2.根据权利要求1所述的薄膜晶体管的制造方法,其特征是该牺牲层的材质包括氮化硅。
3.根据权利要求1所述的薄膜晶体管的制造方法,其特征是该牺牲层的厚度介于50至2000埃之间。
4.根据权利要求1所述的薄膜晶体管的制造方法,其特征是该第二离子植入工序所植入的离子浓度介于1E14至1E15ions/cm2之间。
5.根据权利要求1所述的薄膜晶体管的制造方法,其特征是该第二离子植入工序所使用的植入能量介于10至200keV之间。
6.根据权利要求1所述的薄膜晶体管的制造方法,其特征是在形成该浅掺杂漏极之后,还包括:
在该基板上形成图案化介电层,其中该图案化介电层暴露出部分该第
一源极/漏极与部分该第二源极/漏极;以及
在该图案化介电层上形成第一源极/漏极导体层以及第二源极/漏极导电层,其中该第一源极/漏极导体层分别与该第一源极/漏极电连接,而该第二源极/漏极导体层分别与该第二源极/漏极电连接。
7.根据权利要求1所述的薄膜晶体管的制造方法,其特征是于该栅绝缘层上形成该第一栅极与该第二栅极之后,还包括:
利用该第一栅极与该第二栅极作为掩膜,部分地蚀刻该栅绝缘层,以使该第一栅极与该第二栅极底下的该栅绝缘层的厚度大于其它部分的该栅绝缘层的厚度。
8.根据权利要求1所述的薄膜晶体管的制造方法,其特征是于该栅绝缘层上形成该第一栅极与该第二栅极之后,还包括:
利用该第一栅极与该第二栅极作为掩膜,蚀刻该栅绝缘层,以移除未被该第一栅极与该第二栅极覆盖的该栅绝缘层。
9.根据权利要求1所述的薄膜晶体管的制造方法,其特征是在形成该栅绝缘层之后与形成该第一栅极与该第二栅极之前,还包括进行第三离子植入工序,以于该第一多晶硅岛状物内植入离子。
10.根据权利要求1所述的薄膜晶体管的制造方法,其特征是在形成该栅绝缘层之后与形成该第一栅极与该第二栅极之前,还包括进行第四离子植入工序,以于该第二多晶硅岛状物内植入离子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101300907A CN100466234C (zh) | 2005-12-08 | 2005-12-08 | 薄膜晶体管的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101300907A CN100466234C (zh) | 2005-12-08 | 2005-12-08 | 薄膜晶体管的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1979815A CN1979815A (zh) | 2007-06-13 |
CN100466234C true CN100466234C (zh) | 2009-03-04 |
Family
ID=38130916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101300907A Expired - Fee Related CN100466234C (zh) | 2005-12-08 | 2005-12-08 | 薄膜晶体管的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100466234C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104882482A (zh) * | 2015-03-31 | 2015-09-02 | 上海和辉光电有限公司 | 一种半导体结构及其制备方法 |
CN111725138B (zh) * | 2019-03-22 | 2023-05-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1460979A (zh) * | 2002-03-22 | 2003-12-10 | 株式会社日立显示器 | 显示装置 |
CN1525554A (zh) * | 2003-02-26 | 2004-09-01 | 友达光电股份有限公司 | 低温多晶硅薄膜晶体管的制作方法 |
US20040175868A1 (en) * | 2003-02-25 | 2004-09-09 | Toppoly Optoelectronics Corp. | Manufacturing method of cmos thin film transistor |
US20040241919A1 (en) * | 2003-05-28 | 2004-12-02 | Chih-Chin Chang | Method of forming a CMOS thin film transistor device |
CN1670930A (zh) * | 2005-04-29 | 2005-09-21 | 友达光电股份有限公司 | 具有轻掺杂漏极的金属氧化物半导体的制作方法 |
-
2005
- 2005-12-08 CN CNB2005101300907A patent/CN100466234C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1460979A (zh) * | 2002-03-22 | 2003-12-10 | 株式会社日立显示器 | 显示装置 |
US20040175868A1 (en) * | 2003-02-25 | 2004-09-09 | Toppoly Optoelectronics Corp. | Manufacturing method of cmos thin film transistor |
CN1525554A (zh) * | 2003-02-26 | 2004-09-01 | 友达光电股份有限公司 | 低温多晶硅薄膜晶体管的制作方法 |
US20040241919A1 (en) * | 2003-05-28 | 2004-12-02 | Chih-Chin Chang | Method of forming a CMOS thin film transistor device |
CN1670930A (zh) * | 2005-04-29 | 2005-09-21 | 友达光电股份有限公司 | 具有轻掺杂漏极的金属氧化物半导体的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1979815A (zh) | 2007-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5283827B2 (ja) | 半導体装置の製造方法 | |
US7501332B2 (en) | Doping method and manufacturing method for a semiconductor device | |
KR100458086B1 (ko) | 반도체소자의 콘택 형성 방법 및 그를 이용한 피모스소자의 제조 방법 | |
JP2009130243A (ja) | 半導体装置の製造方法 | |
CN100466234C (zh) | 薄膜晶体管的制造方法 | |
US7615430B2 (en) | Field effect transistor and method of manufacturing a field effect transistor | |
JP2005322893A (ja) | 不純物添加方法及び半導体装置の製造方法 | |
KR20050067534A (ko) | 플러그이온주입을 포함하는 반도체소자의 콘택 형성 방법 | |
US7351627B2 (en) | Method of manufacturing semiconductor device using gate-through ion implantation | |
US7192815B2 (en) | Method of manufacturing a thin film transistor | |
CN101388343A (zh) | 薄膜晶体管及其制造方法 | |
US7560354B2 (en) | Process of forming an electronic device including a doped semiconductor layer | |
CN100401484C (zh) | 薄膜晶体管的制造方法 | |
KR100806797B1 (ko) | 반도체 소자의 제조 방법 | |
KR20040008631A (ko) | 반도체소자의 제조 방법 | |
US7425477B2 (en) | Manufacturing method of thin film transistor including implanting ions through polysilicon island and into underlying buffer layer | |
CN1326252C (zh) | 薄膜晶体管的制造方法 | |
KR100855281B1 (ko) | 반도체소자의 제조방법 | |
JP4337555B2 (ja) | 半導体装置の製造方法 | |
KR100690996B1 (ko) | 반도체 소자의 게이트 제조방법 | |
KR20020048692A (ko) | 반도체 소자의 제조 방법 | |
JP2005039184A (ja) | 半導体素子の製造方法 | |
KR20050051177A (ko) | 반도체소자의 트랜지스터 제조방법 | |
KR100606924B1 (ko) | 반도체 소자의 제조방법 | |
CN102054677A (zh) | 偏移侧墙及mos晶体管的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090304 Termination date: 20191208 |