CN101388343A - 薄膜晶体管及其制造方法 - Google Patents

Abstract

本发明涉及一种薄膜电薄膜晶体管的制造方法。在基板上依序形成多晶硅岛状物、栅绝缘层与栅极。在栅极两侧下方的多晶硅岛状物内形成一浅掺杂漏极区，而栅极正下方的多晶硅岛状物为一沟道区。进行一金属氧化制程，以在栅极上形成一栅极氧化层。在于栅极氧化层两侧下方的多晶硅岛状物内形成一源极/漏极。在栅绝缘层上形成一介电层。移除部分介电层与栅绝缘层，以暴露出部分源极/漏极，并形成一图案化介电层与一图案化栅绝缘层。在图案化介电层上形成一源极/漏极导体层，其中源极/漏极导体层分别与源极/漏极电性连接。因此，此薄膜晶体管制造方法所需的掩模数较少。

Description

薄膜晶体管及其制造方法

技术领域

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种薄膜晶体管及其制造方法。

背景技术

随着高科技的发展，数字化的影像装置已经成为在一般日常生活中所常见的产品，而目前在这些数字化的影像装置中最受注目的当属于液晶显示器(Liquid Crystal Display，LCD)。在主动矩阵式的液晶显示器中，其驱动元件可以是薄膜晶体管(thin film transistor)或二极管等，而薄膜晶体管又可依其沟道区的材质分为非晶硅(amorphous silicon，a-Si)薄膜晶体管以及多晶硅(poly-silicon)薄膜晶体管。其中，由于多晶硅薄膜晶体管相较于非晶硅薄膜晶体管其消耗功率小且电子迁移率(electron mobility)大，因此逐渐受到市场的重视。

图1A至图1E绘示美国专利第6,452,241号的多晶硅薄膜晶体管的制造方法的示意图。请参考图1A，现有的多晶硅薄膜晶体管的制造方法包括下列步骤。首先，在基板110上形成一多晶硅岛状物(poly-silicon island)120。

请参考图1B，在多晶硅岛状物120上形成一图案化光刻胶层210。然后，以图案化光刻胶层210为遮罩进行一离子植入制程(ion implantation process)S110，以在多晶硅岛状物120内形成源极/漏极122，而源极/漏极122之间即是一沟道区(channel region)124。然后，移除图案化光刻胶层210。

请参考图1C，在基板110上形成一栅绝缘层130，以覆盖多晶硅岛状物120。然后，在多晶硅岛状物120上方的栅绝缘层130形成一栅极140。然后，以栅极140为遮罩，进行一浅掺杂漏极离子植入制程(light doped drain ionimplantation process)S120，以在栅极140两侧下方的多晶硅岛状物120内形成一浅掺杂漏极区126，且浅掺杂漏极区126位于源极/漏极122与沟道区124之间。

请参考图1D，在栅绝缘层130上形成一介电层150，以覆盖栅极140。

请参考图1E，对于介电层150与栅绝缘层130进行一图案化制程，以暴露出部分源极/漏极122，并形成一图案化介电层150a与一图案化栅绝缘层130a。然后，在图案化介电层150a形成一源极/漏极导体层160，其中源极/漏极导体层160分别与源极/漏极122电性连接。

为了形成浅掺杂漏极区126必须额外形成一图案化光刻胶层210，而此图案化光刻胶层210需要一道掩模。由于此种现有技术所使用掩模数较多，因此成本也就较高。此外，由于掩模间的对位误差，栅极140通常无法形成于正确的位置，因此沟道区124两侧的浅掺杂漏极区126便会不对称，而产生电性上的问题。

发明内容

有鉴于此，本发明的目的之一是提供一种薄膜晶体管的制造方法，以减少掩模数。

本发明另一目的是提供一种薄膜晶体管，其具有较佳的电性品质。

本发明提出一种薄膜晶体管的制造方法，其包括下列步骤。在一基板上形成一多晶硅岛状物。在基板上形成一栅绝缘层，并覆盖住多晶硅岛状物。在多晶硅岛状物上方的栅绝缘层上形成一栅极。进行一浅掺杂离子植入制程，以于栅极两侧下方的多晶硅岛状物内形成一浅掺杂漏极区，而栅极正下方的多晶硅岛状物即是一沟道区。进行一金属氧化制程，以在栅极上形成一栅极氧化层。进行一离子植入制程，以于栅极氧化层两侧下方的多晶硅岛状物内形成一源极/漏极，而浅掺杂漏极区位于源极/漏极与沟道区之间。在栅绝缘层上形成一介电层，以覆盖栅极氧化层。移除部分介电层与栅绝缘层，以暴露出部分源极/漏极，并形成一图案化介电层与一图案化栅绝缘层。在图案化介电层上形成一源极/漏极导体层，其中源极/漏极导体层分别与源极/漏极电性连接。

在本发明的薄膜晶体管的制造方法中，金属氧化制程是阳极氧化制程(anode oxidation process)。

在本发明的薄膜晶体管的制造方法中，阳极氧化制程所施加的电压介于5至200伏特之间。

在本发明的薄膜晶体管的制造方法中，电压所施加的时间介于10至120分钟之间。

在本发明的薄膜晶体管的制造方法中，栅极的材质包括铝、钽、钛或其合金。

在本发明的薄膜晶体管的制造方法中，金属氧化制程是热氧化制程(thermal annealing process)。

在本发明的薄膜晶体管的制造方法中，热氧化制程的温度介于摄氏350至550度之间。

在本发明的薄膜晶体管的制造方法中，热氧化制程的时间介于2至24小时之间。

在本发明的薄膜晶体管的制造方法中，栅极的材质包括铜、铝、铬、钼、钽、钛或其合金。

在本发明的薄膜晶体管的制造方法中，在形成多晶硅岛状物之前，薄膜晶体管的制造方法还包括先在基板上形成一缓冲层。

本发明提出一种薄膜晶体管，其包括一基板、一多晶硅岛状物、一图案化栅绝缘层、一栅极、一栅极氧化层、一浅掺杂漏极区、一源极/漏极、一图案化介电层与一源极/漏极导体层。其中，多晶硅岛状物配置于基板上。图案化栅绝缘层配置于基板上，并暴露出部分多晶硅岛状物。栅极配置于多晶硅岛状物上方的图案化栅绝缘层上，而栅极氧化层配置于图案化栅绝缘层上，并覆盖栅极。浅掺杂漏极区配置于栅极两侧下方的多晶硅岛状物内，且栅极正下方的多晶硅岛状物即是一沟道区。源极/漏极配置于栅极氧化层两侧下方的多晶硅岛状物内，而图案化栅绝缘层暴露出部分源极/漏极，且浅掺杂漏极区位于源极/漏极与沟道区之间。图案化介电层配置于图案化栅绝缘层上，并暴露出图案化栅绝缘层所暴露出的源极/漏极。源极/漏极导体层配置于图案化介电层上，其中源极/漏极导体层分别与源极/漏极电性连接。

在本发明的薄膜晶体管中，浅掺杂漏极区位于栅极氧化层下方，且栅极氧化层的边缘与浅掺杂漏极区的边缘对齐。

在本发明的薄膜晶体管中，栅极氧化层的厚度是介于100至1000纳米之间。

在本发明的薄膜晶体管中，栅极氧化层的厚度是介于400至600纳米之间。

在本发明的薄膜晶体管中，栅极的厚度是介于100至3000纳米之间。

在本发明的薄膜晶体管中，栅极的材质包括铝、钽、钛或其合金。

在本发明的薄膜晶体管中，栅极的材质包括铜、铝、铬、钼、钽、钛或其合金。

在本发明的薄膜晶体管中，薄膜晶体管还包括一缓冲层，其配置于多晶硅岛状物与基板之间。

基于上述，本发明分别采用栅极与由金属氧化制程所形成栅极氧化层为遮罩进行离子植入制程，以形成源极/漏极与浅掺杂漏极区，因此相较于现有技术所需的两道掩模，本发明的薄膜晶体管的制造方法只需一道掩模便可形成源极/漏极与浅掺杂漏极区。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1A至图1E绘示美国专利第6,452,241号的多晶硅薄膜晶体管的制造方法的示意图。

图2A至图2F绘示依照本发明的一实施例的一种薄膜晶体管的制造方法的示意图。

主要元件符号说明

110：基板

120：多晶硅岛状物

122：源极/漏极

124：沟道区

126：浅掺杂漏极区

130：栅绝缘层

130a：图案化栅绝缘层

140：栅极

150：介电层

150a：图案化介电层

160：源极/漏极导体层

210：图案化光刻胶层

S110：离子植入制程

S120：浅掺杂漏极离子植入制程

300：薄膜晶体管

310：基板

320：缓冲层

330：多晶硅岛状物

332：源极/漏极

334：沟道区

336：浅掺杂漏极区

340：栅绝缘层

340a：图案化栅绝缘层

350：栅极

360：栅极氧化层

370：介电层

370a：图案化介电层

380：源极/漏极导体层

S210：浅掺杂离子植入制程

S220：金属氧化制程

S230：离子植入制程

具体实施方式

图2A至图2F绘示依照本发明的一实施例的一种薄膜晶体管的制造方法的示意图。请参考图2A，本实施例的薄膜晶体管的制造方法包括下列步骤。首先，形成一多晶硅岛状物330于基板310上。更详细而言，形成多晶硅岛状物330的步骤例如是先在基板310上形成一非晶硅层(未绘示)，而形成非晶硅层的方式例如是化学气相沉积(chemical vapor deposition，CVD)制程或等离子加强化学气相沉积(PECVD)制程。接着，对于此非晶硅层进行一激光退火(laserannealing)制程，以使非晶硅层转变成多晶硅层。然后，对于此多晶硅层进行微影(photolithography)制程与蚀刻(etching)制程，以在基板310上形成多晶硅岛状物330。

此外，为了降低基板310内的金属离子扩散至多晶硅岛状物320内的情形，在形成上述的非晶硅层之前，也可以先在基板310上形成一缓冲层320。此外，形成缓冲层320的方法可以是低压化学气相沉积(low pressure CVD，LPCVD)制程或是等离子加强化学气相沉积(plasma enhanced CVD，PECVD)制程。

请参考图2B，形成一栅绝缘层340在基板310上，并覆盖住多晶硅岛状物330。更详细而言，形成栅绝缘层340的方式可以是采用PECVD制程。另外，为了调整多晶硅岛状物330的电性性质，在形成栅绝缘层340之后，也可以对于多晶硅岛状物330进行沟道掺杂(channel doping)制程。

请继续参考图2B，形成一栅极350在多晶硅岛状物330上方的栅绝缘层340上。更详细而言，形成栅极350的方式可以是先在栅绝缘层340上以溅镀(sputtering)制程或物理气相沉积(physics vapor deposition，PVD)制程形成一栅极材料层(未绘示)。接着，再对此栅极材料层进行微影制程与蚀刻制程，以形成栅极350。

请继续参考图2B，进行一浅掺杂离子植入制程S210，以于栅极350两侧下方的多晶硅岛状物330内形成一浅掺杂漏极区336，而栅极350正下方的多晶硅岛状物330即是一沟道区334。此外，浅掺杂离子植入制程S210所植入的离子可以是n型掺杂物，其中n型掺杂物可以是磷离子。

请参考图2C，进行一金属氧化制程S220，以在栅极350上形成一栅极氧化层360。更详细而言，金属氧化制程S220可以是阳极氧化制程或热氧化制程。就阳极氧化制程而言，此制程所施加的电压可以是介于5至200伏特之间，而此电压所施加的时间可以是介于10至120分钟之间。此外，此阳极氧化制程所搭配的栅极350的材质可以是铝、钽、钛或其合金。

另外，就热氧化制程而言，此制程所施加的温度可以是介于摄氏350至550度之间，而此制程的时间可以是介于2至24小时之间。此外，此热氧化制程所搭配的栅极350的材质可以是铜、铝、铬、钼、钽、钛或其合金。

请参考图2D，进行一离子植入制程S230，以于栅极氧化层360两侧下方的多晶硅岛状物330内形成一源极/漏极332，而浅掺杂漏极区336位于源极/漏极332与沟道区334之间。此外，离子植入制程S230所植入的离子可以是n型掺杂物，其中n型掺杂物可以是磷离子。更详细而言，由于此离子植入制程S230是以栅极氧化层360为遮罩，因此源极/漏极332的边缘与栅极氧化层360对齐，且源极/漏极332与沟道区334之间尚有浅掺杂漏极336区。换言之，相较于现有技术需要两道掩模才能形成浅掺杂漏极区126与源极/漏极122，本实施例的薄膜晶体管的制造方法只需要一道掩模便能形成浅掺杂漏极区336与源极/漏极332。此外，由于源极/漏极332乃是以栅极氧化层360为遮罩进行离子植入制程S230所形成，因此沟道区334两侧的浅掺杂漏极区336较为对称。

请参考图2E，形成一介电层370在栅绝缘层340上，以覆盖栅极350与栅极氧化层360。更详细而言，形成介电层370的方式可以是CVD制程。

请参考图2F，移除部分介电层370与栅绝缘层340，以暴露出部分源极/漏极332，并形成一图案化介电层370a与一图案化栅绝缘层340a。此外，移除部分介电层370与栅绝缘层340的方法包括微影制程与蚀刻制程。然后，在图案化介电层370a上形成一源极/漏极导体层380，其中源极/漏极380导体层分别与源极/漏极332电性连接。更详细而言，形成源极/漏极导体层380的方式可以是先以溅镀制程或PVD制程在图案化介电层370a上形成一源极/漏极导体材料层。接着，再对此源极/漏极导体材料层进行微影制程与蚀刻制程，以形成源极/漏极导体层380。有关于此薄膜晶体管300的结构部分将详述如后。

请继续参考图2F，本实施例的薄膜晶体管300包括一基板310、一多晶硅岛状物330、一图案化栅绝缘层340a、一栅极350、一栅极氧化层360、一浅掺杂漏极区336、一源极/漏极332、一图案化介电层370a与一源极/漏极导体层380。其中，多晶硅岛状物330配置于基板310上，而基板310可以是玻璃(glass)基板、石英(quartz)基板或是塑胶(plastic)基板。此外，为了降低基板310内的金属离子扩散至多晶硅岛状物320内的情形，薄膜晶体管300也可以包括一缓冲层320，其配置于基板310与多晶硅岛状物330之间，而缓冲层320可以是单层氧化硅或是氧化硅/氮化硅的双层结构。

图案化栅绝缘层340a配置于缓冲层320上，并暴露出部分多晶硅岛状物330，而图案化栅绝缘层340a材质可以是氧化硅或其他绝缘材料。栅极350配置于多晶硅岛状物330上方的图案化栅绝缘层340a上，而栅极350的厚度可以是介于100至3000纳米之间。另外，当栅极氧化层360以阳极氧化制程所形成时，栅极350的材质可以是铝、钽、钛或其合金。或者，当栅极氧化层360以热氧化制程所形成时，栅极350的材质可以是铜、铝、铬、钼、钽、钛或其合金。

栅极氧化层360配置于图案化栅绝缘层340a上，并覆盖栅极350。此外，栅极氧化层360的厚度是介于100至1000纳米之间，较佳是介于400至600纳米之间。浅掺杂漏极区336与源极/漏极332均配置于多晶硅岛状物330内，其中浅掺杂漏极区336配置于栅极350两侧下方的多晶硅岛状物330内，且栅极350正下方的多晶硅岛状物330即是一沟道区334。另外，源极/漏极332配置于栅极氧化层360两侧下方的多晶硅岛状物330内，且浅掺杂漏极区336位于源极/漏极332与沟道区334之间。再者，图案化栅绝缘层340a暴露出部分源极/漏极332。

更详细而言，由于浅掺杂漏极区336乃是以栅极350为遮罩进行离子植入制程所形成，因此浅掺杂漏极区336的边缘与栅极350的边缘为对齐。或者，浅掺杂漏极区336的图案与栅极350的图案成互补。此外，由于源极/漏极332乃是以栅极氧化层360为遮罩进行离子植入制程所形成，因此源极/漏极332的边缘与栅极氧化层360为对齐。或者，源极/漏极332的图案与栅极氧化层360的图案成互补。换言之，浅掺杂漏极区336位于栅极氧化层360下方，且栅极氧化层360的边缘与浅掺杂漏极区336的边缘对齐。

请继续参考图2F，图案化介电层370a配置于图案化栅绝缘层340a上，并暴露出图案化栅绝缘层340a所暴露出的源极/漏极332。此外，图案化介电层370a的材质可以是氧化硅、氮化硅或其他绝缘材料。源极/漏极导体层380配置于图案化介电层370a上，其中源极/漏极导体层380分别与源极/漏极332电性连接。此外，源极/漏极导体层380的材质可以是铬(Cr)或是其他金属材质。

综上所述，本发明的薄膜晶体管及其制造方法至少包括下列优点：

一、相较于现有技术需要两道掩模才能形成源极/漏极与浅掺杂漏极区，本发明分别采用栅极与由金属氧化制程所形成栅极氧化层为遮罩进行离子植入制程，以形成源极/漏极与浅掺杂漏极区，因此相较于现有技术，本发明的薄膜晶体管的制造方法只需一道掩模。

二、相较于现有技术可能产生掩模间的对位误差无法形成对称的浅掺杂漏极区，本发明采用栅极氧化层为遮罩进行离子植入制程，因此沟道区两侧的浅掺杂漏极区较为对称。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (18)

1.一种薄膜晶体管的制造方法，其特征在于包括：

形成一多晶硅岛状物于一基板上；

形成一栅绝缘层于该基板上，并覆盖住该多晶硅岛状物；

形成一栅极于该多晶硅岛状物上方的该栅绝缘层上；

进行一浅掺杂离子植入制程，以于该栅极两侧下方的该多晶硅岛状物内形成一浅掺杂漏极区，而该栅极正下方的该多晶硅岛状物为一沟道区；

进行一金属氧化制程，以在该栅极上形成一栅极氧化层；

进行一离子植入制程，以于该栅极氧化层两侧下方的该多晶硅岛状物内形成一源极/漏极，而该浅掺杂漏极区位于该源极/漏极与该沟道区之间；

形成一介电层于该栅绝缘层上，以覆盖该栅极氧化层；

移除部分该介电层与该栅绝缘层，以暴露出部分该源极/漏极，并形成一图案化介电层与一图案化栅绝缘层；以及

形成一源极/漏极导体层于该图案化介电层上，其中该源极/漏极导体层分别与该源极/漏极电性连接。

2.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，该金属氧化制程包括阳极氧化制程。

3.如权利要求2所述的薄膜晶体管的制造方法，其特征在于，该阳极氧化制程所施加的电压是介于5至200伏特之间。

4.如权利要求3所述的薄膜晶体管的制造方法，其特征在于，该电压所施加的时间是介于10至120分钟。

5.如权利要求2所述的薄膜晶体管的制造方法，其特征在于，该栅极的材质包括铝、钽、钛或其合金。

6.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，该金属氧化制程包括热氧化制程。

7.如权利要求6所述的薄膜晶体管的制造方法，其特征在于，该热氧化制程的温度是介于摄氏350至550度之间。

8.如权利要求6所述的薄膜晶体管的制造方法，其特征在于，该热氧化制程的时间是介于2至24小时之间。

9.如权利要求6所述的薄膜晶体管的制造方法，其特征在于，该栅极的材质包括铜、铝、铬、钼、钽、钛或其合金。

10.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，在形成该多晶硅岛状物之前，还包括在该基板上形成一缓冲层。

11.一种薄膜晶体管，其特征在于包括：

一基板；

一多晶硅岛状物，配置于该基板上；

一图案化栅绝缘层，配置于该基板上，并暴露出部分该多晶硅岛状物；

一栅极，配置于该多晶硅岛状物上方的该图案化栅绝缘层上；

一栅极氧化层，配置于该图案化栅绝缘层上，并覆盖该栅极；

一浅掺杂漏极区，配置于该栅极两侧下方的该多晶硅岛状物内，且该栅极正下方的该多晶硅岛状物为一沟道区；

一源极/漏极，配置于该栅极氧化层两侧下方的该多晶硅岛状物内，而该图案化栅绝缘层暴露出部分该源极/漏极，且该浅掺杂漏极区位于该源极/漏极与该沟道区之间；

一图案化介电层，配置于该图案化栅绝缘层上，并暴露出该图案化栅绝缘层所暴露出的该源极/漏极；以及

一源极/漏极导体层，配置于该图案化介电层上，其中该源极/漏极导体层分别与该源极/漏极电性连接。

12.如权利要求11所述的薄膜晶体管，其特征在于，该浅掺杂漏极区位于该栅极氧化层下方，且该栅极氧化层的边缘与该浅掺杂漏极区的边缘对齐。

13.如权利要求11所述的薄膜晶体管，其特征在于，该栅极氧化层的厚度是介于100至1000纳米之间。

14.如权利要求13所述的薄膜晶体管，其特征在于，该栅极氧化层的厚度是介于400至600纳米之间。

15.如权利要求11所述的薄膜晶体管，其特征在于，该栅极的厚度是介于100至3000纳米之间。

16.如权利要求11所述的薄膜晶体管，其特征在于，该栅极的材质包括铝、钽、钛或其合金。

17.如权利要求11所述的薄膜晶体管，其特征在于，该栅极的材质包括铜、铝、铬、钼、钽、钛或其合金。

18.如权利要求11所述的薄膜晶体管，其特征在于，还包括一缓冲层，配置于该多晶硅岛状物与该基板之间。

Images